KR20230038933A - 실리콘 선택적 식각액 조성물 - Google Patents

실리콘 선택적 식각액 조성물 Download PDF

Info

Publication number
KR20230038933A
KR20230038933A KR1020210121626A KR20210121626A KR20230038933A KR 20230038933 A KR20230038933 A KR 20230038933A KR 1020210121626 A KR1020210121626 A KR 1020210121626A KR 20210121626 A KR20210121626 A KR 20210121626A KR 20230038933 A KR20230038933 A KR 20230038933A
Authority
KR
South Korea
Prior art keywords
silicon
weight
etchant composition
acid
composition
Prior art date
Application number
KR1020210121626A
Other languages
English (en)
Inventor
오정식
김태호
김기영
이명호
송명근
강필구
강영미
오은석
Original Assignee
주식회사 이엔에프테크놀로지
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이엔에프테크놀로지, 에스케이하이닉스 주식회사 filed Critical 주식회사 이엔에프테크놀로지
Priority to KR1020210121626A priority Critical patent/KR20230038933A/ko
Priority to US17/903,104 priority patent/US20230092160A1/en
Priority to CN202211096569.3A priority patent/CN115806823A/zh
Publication of KR20230038933A publication Critical patent/KR20230038933A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 금속막 및 실리콘(Si)이 노출된 표면에서 실리콘을 선택적으로 식각하기 위한 조성물에 관한다.
본 발명에 따르면, 금속막과 실리콘이 노출되어 있는 반도체 표면으로부터 실리콘의 선택적 식각비를 향상시킬 수 있다.

Description

실리콘 선택적 식각액 조성물{COMPOSITION FOR THE SELECTIVE ETCHING OF SILICON}
본 발명은 금속막 및 실리콘(Si)이 노출된 표면에서 실리콘을 선택적으로 식각하기 위한 조성물에 관한다.
텅스텐(tungsten, W)은 반도체 분야에서 대표적인 플러그(plug) 금속으로 사용되고 있다.
한편, 실리콘 산성 식각액은 예를 들면, 불산과 같은 식각종 및 질산, 황산 등과 같은 산화종을 포함한다.
이러한 산성 식각액은 반도체 제조 공정 중, 벌크(bulk)로 실리콘을 식각하는 과정에서 텅스텐 막질에 대한 실리콘의 선택성이 낮기 때문에 불량률이 증가한다는 문제점이 있다. 특히, 텅스텐과 같은 금속이 비선택적으로 식각됨에 따라 하부 패턴이 노출되고 단락이 발생하는 등의 후속 공정에 불량이 발생할 수 있다. 산성 식각액이 가지는 이러한 문제점은 반도체 패킹(packaging), 실리콘 관통 전극(Through Silicon Via, TSV) 등의 공정에서 산성 식각액의 적용에 제한적인 요인이 된다.
그러므로, 금속막에 대한 식각 속도가 매우 낮고, 실리콘만을 선택적으로 식각할 수 있는 조성물에 대한 연구가 필요하다.
본 발명의 목적은 금속막에 대한 실리콘의 식각 선택비가 향상된 조성물을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명은,
불소 화합물;
질산;
초산;
인산; 및
유기 아민 화합물을 포함하는, 실리콘 선택적 식각액 조성물을 제공한다.
일 구현예에 따르면, 상기 불소 화합물은 불산, 중불화 암모늄, 불화나트륨, 불화칼륨, 불화 알루미늄, 불붕산, 불화 암모늄, 중불화나트륨, 중불화칼륨 및 테트라플루오로붕산암모늄 중 하나 이상을 포함할 수 있다.
일 구현예에 따르면, 상기 유기 아민 화합물은 폴리에틸렌이민, 옥틸아민, 폴리프로필렌이민, 펜타에틸렌헥사민, N,N'-비스(2-아미노에틸)-1,3-프로판디아민, N-(2-아미노에틸)-1,3-프로판디아민, N-(3-아미노프로필)-1,3-프로판디아민, 스퍼민, 스퍼미딘, 1,4-비스(3-아미노프로필)피페라진, 1-(2-아미노에틸)피페라진, 트리스(2-아미노에틸)아민, 측쇄형 또는 덴드라이트형 폴리아미도아민, 덴드라이트형 폴리(프로필렌이민)(DAB-am-16), 폴리(L-라이신) 및 키토산 중 하나 이상을 포함할 수 있다.
일 구현예에 따르면, 상기 유기 아민 화합물은 폴리에틸렌이민을 포함할 수 있다.
일 구현예에 따르면, 상기 유기 아민 화합물의 분자량은 Mw 300 내지 20,000일 수 있다.
본 발명의 일 구현예에 따르면, 실리콘의 식각 속도가 3um/min 이상이고, 금속막에 대한 실리콘 식각 선택비가 100 이상일 수 있다.
본 발명의 다른 구현예에 따르면,
불소 화합물 0.5 내지 10중량%;
질산 15 내지 55중량%;
초산 1 내지 20중량%;
인산 5 내지 15중량%; 및
유기 아민 화합물 0.001 내지 10중량%를 혼합하는 단계를 포함하는, 실리콘 선택적 식각액 조성물의 제조방법을 제공한다.
본 발명의 또 다른 구현예에 따르면, 상기한 바와 같은 실리콘 선택적 식각액 조성물을 이용하여 제조된 반도체 소자를 제공한다.
기타 본 발명에 따른 구현예들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.
본 발명에 따르면, 금속막과 실리콘이 동시에 노출되어 있는 반도체 표면으로부터 실리콘의 선택적 식각비를 향상시킬 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 내에서 특별한 언급이 없는 한, "내지"라는 표현은 해당 수치를 포함하는 표현으로 사용된다. 구체적으로 예를 들면, "1 내지 2"라는 표현은 1 및 2를 포함할 뿐만 아니라 1과 2 사이의 수치를 모두 포함하는 것을 의미한다.
반도체 분야에서 실리콘은 산화제 및 산화 보조제로부터 생성되는 산화종에 의해 실리콘 산화막으로 산화된다. 산화된 실리콘 산화막은 식각제와의 접촉으로 식각되는 메커니즘을 가진다. 실리콘의 식각 시 하부 패턴 및 배선 단락 불량을 최소화하기 위해서는 금속막에 대한 실리콘의 선택적 식각량을 고려해야 한다.
본 발명에서는 첨가제 구성의 특정 조합을 제공함으로 인하여 금속막에 대한 실리콘의 선택적 식각 효과를 향상하고자 하였다.
이하, 본 발명의 구현예에 따른 실리콘 선택적 식각액 조성물에 대하여 보다 상세하게 설명한다.
구체적으로 본 발명은,
불소 화합물;
질산;
초산;
인산; 및
유기 아민 화합물을 포함하는, 실리콘 선택적 식각액 조성물을 제공한다.
일 구현예에 따르면, 불소 화합물은 해리되어 규소와 친화력이 강한 F- 또는 HF2-를 발생시키는 화합물로, 실리콘 산화막을 식각하는 역할을 한다. 불소 화합물의 종류로는 불산(HF), 중불화 암모늄(ammonium bifluoride, ABF, NH4HF2), 불화나트륨(sodium fluoride, NaF), 불화칼륨(potassium fluoride, KF), 불화 알루미늄(aluminium fluoride, AlF3), 불붕산(fluoroboric acid, HBF4), 불화 암모늄(ammonium fluoride, NH4F), 중불화나트륨(sodium bifluoride, NaHF2), 중불화칼륨(potassium bifluoride, KHF2) 및 테트라플루오로붕산암모늄(ammonium tetrafluoroborate, NH4BF4) 중 하나 이상을 포함할 수 있다. 구체적으로 예를 들면 불산, 불화 암모늄 및 중불화 암모늄 중 하나 이상을 포함할 수 있다.
불소 화합물의 함량은 0.5 내지 10중량%, 예를 들면 2중량% 이상, 4중량% 이상, 5중량% 이상, 또한 8중량% 이하, 7중량% 이하 포함할 수 있으며, 이와 같은 함량 범위에서 금속막 대비 실리콘 막을 식각하는데 적합하다.
일 구현예에 따르면, 금속막은 텅스텐(W), 티타늄 질화막(TiN), 티타늄(Ti), 금(Au), 몰리브데늄(Mo), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 하나 이상을 포함할 수 있고, 구체적으로 예를 들면 텅스텐을 포함할 수 있다.
본 발명의 질산은 실리콘을 산화시켜 실리콘을 더욱 효과적으로 식각하도록 하는 역할을 할 수 있다. 질산의 함량은 질산 15 내지 55중량%, 예를 들면 20중량% 이상, 30중량% 이상, 40중량% 이상, 50중량% 이상, 또한 예를 들면 55중량%으로 포함할 수 있다.
본 발명의 초산은 질산의 분해를 방지하는 역할을 할 수 있다. 초산의 함량은 1 내지 20중량%, 예를 들면 2중량% 이상, 3중량% 이상, 또한 예를 들면 15중량% 이하, 10중량% 이하, 8중량% 이하, 6중량% 이하일 수 있다.
본 발명은 첨가제로 인산 및 유기 아민 화합물을 포함할 수 있다.
인산은 점도를 제어하는 역할을 할 수 있다. 인산의 함량은 5 내지 15중량%, 예를 들면 6중량% 이상, 8중량% 이상, 또한 예를 들면 13중량% 이하 포함할 수 있다.
유기 아민 화합물은 금속에 대한 실리콘의 식각 선택비를 향상시키는 역할을 한다. 유기 아민 화합물은 양이온성 첨가제를 포함할 수 있고, 예를 들면, 폴리에틸렌이민(polyethyleneimine, PEI), 옥틸아민(octylamine), 폴리프로필렌이민(poly(propylene imine), PPI), 펜타에틸렌헥사민(pentaethylene hexamine), N,N'-비스(2-아미노에틸)-1,3-프로판디아민(N,N'-Bis(2-aminoethyl)-1,3-propanediamine), N-(2-아미노에틸)-1,3-프로판디아민(N-(2-aminoethyl)-1,3-propanediamine), N-(3-아미노프로필)-1,3-프로판디아민(N-(3-aminopropyl)-1,3-propanediamine), 스퍼민(spermine), 스퍼미딘(spermidine), 1,4-비스(3-아미노프로필)피페라진(1,4-bis(3-aminopropyl)piperazine), 1-(2-아미노에틸)피페라진(1-(2-aminoethyl)piperazine), 트리스(2-아미노에틸)아민(tris(2-aminoethyl)amine), 측쇄형(branched) 또는 덴드라이트형(dendrite) 폴리아미도아민(polyamidoamine, PAMAM), 덴드라이트형 폴리(프로필렌이민)(dendritic polypropylenimine, DAB-am-16), 폴리(L-라이신) (poly(L-Lysine), PLL) 및 키토산(chitosan) 중 하나 이상을 포함할 수 있고, 구체적으로 예를 들면 폴리에틸렌이민, 폴리프로필렌이민, 옥틸아민 또는 이들의 조합을 포함할 수 있고, 특히, 예를 들면 폴리에틸렌이민을 포함할 수 있다.
일 구현예에 따르면, 상기 유기 아민 화합물이 폴리에틸렌이민인 경우, 분자량은 Mw 300 내지 20,000, 예를 들면 Mw 400 이상, Mw 500이상, Mw 600 이상, 또한 예를 들면 Mw 15,000 이하, Mw 12,000 이하, Mw 10,000 이하일 수 있다.
또한, 유기 아민 화합물의 함량은 0.001 내지 10중량%, 예를 들면 0.005중량% 이상, 0.01중량% 이상, 0.03중량% 이상, 또한 예를 들면 5중량% 이하, 3중량% 이하, 1중량% 이하로 포함할 수 있다.
본 발명은 인산 및 유기 아민 화합물을 포함함으로 인하여 금속막에 대한 실리콘의 선택적 식각량을 향상시킬 수 있다. 특히, 유기 아민 화합물로 인하여 금속 표면에 물리적 흡착을 할 수 있으므로 금속의 산화 속도를 감소시킨다. 결과적으로, 금속 막질의 식각 속도를 낮추어 금속막에 대한 실리콘의 선택적 식각비를 효과적으로 개선할 수 있다.
일 구현예에 따르면, 금속막 및 실리콘이 표면에 동시에 노출된 기판을 본 발명에 따라 처리한 경우, 실리콘의 식각 속도는 3um/min 이상, 5um/min 이상, 예를 들면 6um/min 이상, 8um/min 이상, 또한 예를 들면 30um/min 이하, 20um/min 이하, 15um/min 이하일 수 있다.
또한, 금속막, 예를 들면 텅스텐(W) 막에 대한 실리콘(Si) 식각 선택비 Si/W는 예를 들면 100 이상, 300 이상, 500 이상, 또한 예를 들면 1200 이하, 1100 이하, 1000 이하일 수 있다.
일 구현예에 따르면, 조성물 총 중량이 100중량%가 되도록 하는 나머지 양의 물을 포함할 수 있다. 사용되는 물은 특별히 한정되지 않지만 탈이온수를 사용할 수 있고, 바람직하게는 물 속 이온이 제거된 정도를 보여주는 물의 비저항 값이 18㏁/㎝ 이상인 탈이온수를 사용할 수 있다.
일 구현예에 따르면, 본 발명의 조성물은 식각 성능을 향상시키기 위하여, 통상의 식각액 조성물에 사용되는 임의의 첨가제를 더 포함할 수 있다. 예를 들면, 안정제, 계면활성제, 킬레이트제, 산화방지제, 부식방지제 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 하나 이상을 더 포함할 수 있다.
안정제는 식각 안정제일 수 있으며, 식각 조성물 또는 식각 대상물이 불필요한 반응에 의해 수반될 수 있는 부반응 또는 부산물의 발생을 억제하기 위하여 포함될 수 있다.
계면활성제는 식각액 조성물의 젖음성 향상, 첨가제의 거품 특성 개선 및 기타 유기 첨가제에 대한 용해성을 높여 주는 목적으로 추가 첨가될 수 있다. 상기 계면활성제는 비이온성 계면활성제, 음이온성 계면활성제, 양이온성 계면활성제, 양쪽성 계면활성제에서 선택되는 1종 혹은 2종 이상에 대하여 조성물의 총 중량에 대해 0.0005 내지 5중량%로 첨가할 수 있으며, 바람직하게는 조성물의 총 중량에 대해 0.001 내지 2중량% 첨가할 수 있다. 계면활성제 함량이 조성물 총 중량에 대해 0.0005중량% 이하인 경우 효과를 기대할 수 없으며, 5중량% 이상으로 첨가할 경우 용해도 문제가 발생하거나 과도한 거품 발생으로 인해 공정상의 문제를 발생시킬 수 있다.
킬레이트제는 식각액 조성물의 금속 불순물에 대한 용해성을 높여 주거나, 균일한 식각 표면을 형성하는 목적으로 추가 첨가될 수 있다. 상기 킬레이트제는 조성물의 총 중량에 대해 0.1 내지 5중량%로 첨가할 수 있으며, 바람직하게는 카르복시기와 히드록시기를 동시에 갖는 유기산일 수 있다.
산화방지제 및 부식방지제는 반도체 소자의 재료 등으로 사용되는 금속 또는 금속 화합물의 보호를 위하여 포함될 수 있다. 상기 산화방지제 및 부식방지제로는 업계에서 사용되는 것이면 제한 없이 사용 가능하며, 예를 들면 아졸계 화합물을 포함할 수 있으나, 이에 제한되지는 않으며, 조성물 총 중량에 대하여 0.01 내지 10중량%로 첨가할 수 있다.
본 발명의 다른 구현예에 따르면, 상기한 바와 같은 실리콘 선택적 식각액 조성물을 이용하여 제조된 반도체 소자 또는 반도체 장치를 제공한다. 또한, 본 발명의 실리콘 선택적 식각액 조성물을 이용하여 반도체 소자 또는 반도체 장치를 제조하는 방법을 제공할 수 있다.
본 발명의 조성물을 이용한 식각 방법은 통상의 방법에 따라 실시될 수 있으며, 특별히 제한되지는 않는다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
실시예 및 비교예
표 1과 같은 조성으로 실리콘 선택적 식각액 조성물을 제조하였다. 각각의 조성물은 조성물 총 중량이 100중량%가 되도록 하는 양의 물을 포함한다.
함량 (wt%)
불산 질산 인산 초산 첨가제 첨가제 종류
비교예 1 6.8 52.0 0.0 4.8
비교예 2 6.8 15.0 9.7 4.8
비교예 3 1.0 52.0 9.7 4.8
비교예 4 6.8 52.0 9.7 4.8
비교예 5 6.8 52.0 9.7 4.8 0.1 Dodecyl Benzene sulfonic acid
실시예 1 6.8 52.0 9.7 4.8 0.05 PEI-600
실시예 2 6.8 52.0 9.7 4.8 0.1 PEI-600
실시예 3 6.8 52.0 9.7 4.8 0.2 PEI-600
실시예 4 6.8 52.0 9.7 4.8 0.1 PEI-10000
실시예 5 6.8 52.0 9.7 4.8 0.2 PEI-10000
실시예 6 6.8 52.0 9.7 4.8 0.1 Octylamine
실험예 1: 식각 속도 평가
각각의 조성물에 따른 식각 속도를 확인하기 위하여 표면에 텅스텐(W) 및 실리콘이 모두 노출되어 있는 평가 기판을 20 x 20mm로 절단하여, 각각의 기판의 두께 및 무게를 측정하였다. 온도가 25℃로 유지된 항온조 내에 각각의 실시예 및 비교예에 따른 식각액 조성물을 투입하고 평가 기판을 15분간 침지하여 식각 공정을 진행하였다. 식각이 완료된 후에 초순수로 세정한 후 건조 장치를 이용하여 잔여 식각액 조성물 및 수분을 완전히 건조시켰다. 이후, 건조된 기판의 무게를 측정하고 평가 전 및 후의 무게 변화를 산출하고, 하기 수학식 1을 통해 식각 속도를 측정하였다.
[수학식 1]
(초기 기판 두께×무게 감소율)/처리 시간 = 식각속도
그 결과는 표 2에 나타내었다.
식각 속도(um/min) 선택비
Si W Si/W
비교예 1 2.12 0.02 106
비교예 2 0.00 0.00 0.00
비교예 3 0.00 0.00 0.00
비교예 4 10.13 0.23 44
비교예 5 7.41 0.22 33
실시예 1 10.05 0.02 505
실시예 2 10.09 0.01 770
실시예 3 10.03 0.01 865
실시예 4 10.01 0.01 715
실시예 5 10.03 0.01 772
실시예 6 10.3 0.07 147
표 2에 나타난 바와 같이, 비교예들의 경우 식각이 충분하게 이루어지지 않았다. 비교예 2 및 3의 경우 금속 및 실리콘 모두에서 식각이 거의 이루어지지 않았고, 비교예 1의 경우에는 실리콘 식각 선택비는 높지만, 실리콘의 식각 속도가 약 2um/min으로 실시예에 비하여 약 5배 정도 낮은 속도를 나타내고 있다. 또한, 비교예 4 및 5의 경우에는 식각 선택비가 식각액 조성물에 적합할 정도로 충분히 높지 않았다.
반면, 양이온성 계면활성제를 포함하는 실시예에 따른 결과는 모두 실리콘의 식각 속도가 10 um/min 이상이면서 동시에 Si/W 선택비가 100 이상임을 확인하였다.
특히, 폴리에틸렌이민을 포함하는 실시예 1 내지 5의 경우 실리콘의 식각 선택비가 700 이상으로 우수함이 확인된다.
그러므로, 본 발명에 따른 식각액 조성물은 금속막의 식각 속도를 낮추어, 금속막에 대한 실리콘의 식각 선택성을 효과적으로 향상시킨다.
이상으로 본 발명의 특정한 부분을 상세히 기술한 바, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어서 이러한 구체적인 기술은 단지 바람직한 구현예일뿐이며, 이에 본 발명의 범위가 제한되는 것이 아님은 명백하다. 본 발명이 속한 기술분야에서 통상의 지식을 가진 자라면 상기 내용을 바탕으로 본 발명의 범주 내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다. 따라서, 본 발명의 실질적인 범위는 첨부된 특허청구범위와 그의 등가물에 의하여 정의된다고 할 것이다.

Claims (8)

  1. 불소 화합물;
    질산;
    초산;
    인산; 및
    유기 아민 화합물을 포함하는, 실리콘 선택적 식각액 조성물.
  2. 제1항에 있어서,
    상기 불소 화합물이 불산, 중불화 암모늄, 불화나트륨, 불화칼륨, 불화 알루미늄, 불붕산, 불화 암모늄, 중불화나트륨, 중불화칼륨 및 테트라플루오로붕산암모늄 중 하나 이상을 포함하는 것인, 실리콘 선택적 식각액 조성물.
  3. 제1항에 있어서,
    상기 유기 아민 화합물이 폴리에틸렌이민, 옥틸아민, 폴리프로필렌이민, 펜타에틸렌헥사민, N,N'-비스(2-아미노에틸)-1,3-프로판디아민, N-(2-아미노에틸)-1,3-프로판디아민, N-(3-아미노프로필)-1,3-프로판디아민, 스퍼민, 스퍼미딘, 1,4-비스(3-아미노프로필)피페라진, 1-(2-아미노에틸)피페라진, 트리스(2-아미노에틸)아민, 측쇄형 또는 덴드라이트형 폴리아미도아민, 덴드라이트형 폴리(프로필렌이민)(DAB-am-16), 폴리(L-라이신) 및 키토산 중 하나 이상을 포함하는 것인, 실리콘 선택적 식각액 조성물.
  4. 제1항에 있어서,
    상기 유기 아민 화합물이 폴리에틸렌이민을 포함하는 것인, 실리콘 선택적 식각액 조성물.
  5. 제1항에 있어서,
    상기 유기 아민 화합물의 분자량이 Mw 300 내지 20,000인 것인, 실리콘 선택적 식각액 조성물.
  6. 제1항에 있어서,
    실리콘의 식각 속도가 3um/min 이상이고,
    금속막에 대한 실리콘 식각 선택비가 100 이상인 것인, 실리콘 선택적 식각액 조성물.
  7. 불소 화합물 0.5 내지 10중량%;
    질산 15 내지 55중량%;
    초산 1 내지 20중량%;
    인산 5 내지 15중량%; 및
    유기 아민 화합물 0.001 내지 10중량%를 혼합하는 단계를 포함하는, 실리콘 선택적 식각액 조성물의 제조방법.
  8. 제1항의 실리콘 선택적 식각액 조성물을 이용하여 제조된 반도체 소자.
KR1020210121626A 2021-09-13 2021-09-13 실리콘 선택적 식각액 조성물 KR20230038933A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210121626A KR20230038933A (ko) 2021-09-13 2021-09-13 실리콘 선택적 식각액 조성물
US17/903,104 US20230092160A1 (en) 2021-09-13 2022-09-06 Composition for the selective etching of silicon
CN202211096569.3A CN115806823A (zh) 2021-09-13 2022-09-08 硅选择性蚀刻液组合物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210121626A KR20230038933A (ko) 2021-09-13 2021-09-13 실리콘 선택적 식각액 조성물

Publications (1)

Publication Number Publication Date
KR20230038933A true KR20230038933A (ko) 2023-03-21

Family

ID=85482595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210121626A KR20230038933A (ko) 2021-09-13 2021-09-13 실리콘 선택적 식각액 조성물

Country Status (3)

Country Link
US (1) US20230092160A1 (ko)
KR (1) KR20230038933A (ko)
CN (1) CN115806823A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG129274A1 (en) * 2003-02-19 2007-02-26 Mitsubishi Gas Chemical Co Cleaaning solution and cleaning process using the solution
US11035044B2 (en) * 2017-01-23 2021-06-15 Versum Materials Us, Llc Etching solution for tungsten and GST films
US11499236B2 (en) * 2018-03-16 2022-11-15 Versum Materials Us, Llc Etching solution for tungsten word line recess
CN114667332A (zh) * 2019-10-09 2022-06-24 恩特格里斯公司 湿式蚀刻组合物及方法

Also Published As

Publication number Publication date
CN115806823A (zh) 2023-03-17
US20230092160A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US10711227B2 (en) TiN hard mask and etch residue removal
TWI722504B (zh) 用於TiN硬遮罩的移除及蝕刻殘留物的清潔的組合物
EP2798669B1 (en) Compositions and methods for selectively etching titanium nitride
EP2975108B1 (en) Copper corrosion inhibition system
CN105739251B (zh) 具有高wn/w蚀刻选择性的剥离组合物
KR100706822B1 (ko) 절연 물질 제거용 조성물, 이를 이용한 절연막의 제거 방법및 기판의 재생 방법
EP3076424B1 (en) Selectively removing titanium nitride hard mask
CN104730870B (zh) 用于除去氮化钛硬掩模和蚀刻残留物的组合物
KR100593668B1 (ko) 세정액 조성물 및 이를 이용한 반도체 장치의 세정방법
KR20230038933A (ko) 실리콘 선택적 식각액 조성물
KR20150088356A (ko) 실리콘계 화합물막 식각액 조성물
KR20230031592A (ko) 실리콘 선택적 식각액 조성물
TW202340403A (zh) 拋光組成物及使用其之方法
KR102179756B1 (ko) 질화 금속막 식각액 조성물
KR20230102276A (ko) 실리콘 선택적 식각액 조성물
KR102397090B1 (ko) 니켈계 및 질화티타늄계 금속 제거용 조성물
KR20240062625A (ko) 실리콘 선택적 식각액 조성물
CN110095952A (zh) 一种用于选择性移除氮化钛硬掩模和/或蚀刻残留物的组合物
KR102668574B1 (ko) 식각 조성물
KR20200111361A (ko) TiOx 잔류물 제거용 조성물
KR20080029412A (ko) 반도체 기판 세정액 및 이를 이용한 반도체 기판의 세정방법
JP5125636B2 (ja) 半導体ドライプロセス後の残渣除去液及びそれを用いた残渣除去方法
KR20240055256A (ko) 실리콘 선택적 식각액 조성물
KR20240057696A (ko) 실리콘 산화질화막 선택적 식각 조성물
KR20240057829A (ko) 실리콘 산화질화막 선택적 식각 조성물