KR20230038664A - 세정된 패키징 기판 및 세정된 패키징 기판 제조방법 - Google Patents

세정된 패키징 기판 및 세정된 패키징 기판 제조방법 Download PDF

Info

Publication number
KR20230038664A
KR20230038664A KR1020227045847A KR20227045847A KR20230038664A KR 20230038664 A KR20230038664 A KR 20230038664A KR 1020227045847 A KR1020227045847 A KR 1020227045847A KR 20227045847 A KR20227045847 A KR 20227045847A KR 20230038664 A KR20230038664 A KR 20230038664A
Authority
KR
South Korea
Prior art keywords
substrate
packaging substrate
packaging
glass
cleaned
Prior art date
Application number
KR1020227045847A
Other languages
English (en)
Inventor
김성진
Original Assignee
앱솔릭스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앱솔릭스 인코포레이티드 filed Critical 앱솔릭스 인코포레이티드
Publication of KR20230038664A publication Critical patent/KR20230038664A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00—Cleaning by methods involving the use of air flow or gas flow
    • B08B5/02—Cleaning by the force of jets, e.g. blowing-out cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B6/00—Cleaning by electrostatic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00—Cleaning by methods involving the use of air flow or gas flow
    • B08B5/04—Cleaning by suction, with or without auxiliary action
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning In General (AREA)
  • Chemical & Material Sciences (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

세정된 패키징 기판의 제조방법이 제시된다. 상기 방법은, 유리기판 또는 이를 포함하는 패키징 기판의 제조 공정에 적용된다. 상기 방법은 대상기판을 챔버 내에 배치하는 준비공정; 상기 대상기판의 적어도 일 면 상에 이온화된 공기를 분사하고 입자성 이물질을 이탈시키는 제거공정;을 포함하여 세정된 패키징 기판을 제조한다. 상기 대상기판은 유리 패키징 기판; 또는 패키징 기판이고, 상기 패키징 기판은 상기 유리 패키징 기판 및 상기 패키징용 유리기판의 적어도 일 면 상에 배치되는 재분배층을 포함한다.

Description

세정된 패키징 기판 및 세정된 패키징 기판 제조방법
이하 설명은 세정된 패키징 기판 제조방법 및 세정된 패키징 기판에 관련된다.
관련된 출원들에 대한 상호참조
이 출원은 2021년 9월 10일 출원된 미국 가출원 제63/242,619호의 우선권을 주장하고, 이의 전 개시사항은 모든 목적을 위해 참조되어 여기에 병합된다.
전자부품을 제작하는데 있어, 반도체 웨이퍼에 회로를 구현하는 것을 전 공정 (FE:Front-End)이라 하고, 웨이퍼를 실제 제품에서 사용할 수 있는 상태로 조립하는 것을 후 공정(BE:Back-End) 이라 한다. 상기 후 공정에 패키징 공정이 포함된다.
최근, 전자제품의 급속한 발전을 가능하게 한 반도체 산업의 4가지 핵심기술로는, 반도체 기술, 반도체 패키징 기술, 제조공정 기술, 소프트웨어 기술이 있다. 마이크로 이하 나노 단위의 선폭, 천만 개 이상의 셀(Cell)과 같은 반도체 기술은, 고속 구동과 열 방출에서 결과를 얻을 수 있으나, 패키징 기술에 의해 충분히 뒷받침되지 못하고 있다. 이에, 패키징된 반도체의 전기적 성능은 반도체 기술 자체의 성능보다는 패키징 기술과 전기적 접속에 의해 결정될 수 있다.
예를 들어, 유리기판이 하이엔드용 패키징 기판으로 적용될 수 있다. 유리 기판에 관통구멍을 형성하고 도전성 물질을 이 관통구멍에 적용해, 소자와 마더보드 사이에 배선길이가 짧아질 수 있고, 우수한 전기적 특징을 얻을 수 있다.
유리기판에 미세한 관통구멍 등을 형성하고, 재배선층을 연결하는 등을 구현하기 위해서는 엄격한 클리닝 공정 진행이 필수적이다. 먼지 등의 이물질은 특히 세선(fine line)을 적용하는 경우 더 치명적이다.
구현예의 목적은 세정된 패키징 기판의 제조방법 및 세정된 패키징 기판을 제공하는 것이다.
이 요약은 구체적인 설명에서 아래에 더 설명할 개념을 간략히 소개한다. 이 요약은 권리로 청구된 주제의 핵심 특징이나 주요 특징을 제시하는 것을 의도하거나 권리로 청구된 주제의 범위를 결정하는 것에 도움을 주고자 하는 것은 아니다.
일 구현예로, 세정된 패키징 기판 제조 방법은, 준비공정에서 챔버 내에 대상기판을 위치시키고; 제거공정에서 입자성 불순물들을 분리하기 위해 상기 대상기판의 적어도 일면 상에 이온화된 공기를 분사하고, 세정된 패키징 기판을 얻는 것을 포함한다. 상기 대상기판은 유리 패키징 기판 및 패키징 기판 중 적어도 하나이고, 상기 패키징 기판은 상기 유리 패키징 기판과 상기 유리 패키징 기판의 적어도 일면 상에 배치된 재배선층을 포함한다.
상기 제거공정은 연엑스선을 상기 대상기판에 조사하여 이온화된 공기에 의한 정전기 발생의 억제하게 구성될 수 있다.
상기 제거공정에서 챔버의 분위기는, 중력과 반대되는 방향의 힘이 적용된 공기의 흐름을 가질 수 있다.
상기 제거공정에서 분사되는 상기 이온화된 공기는 불활성 가스와 건조공기 중 하나일 수 있다.
상기 제거공정에서 상기 기판의 잔류대위전위는 0 V일 수 있다.
상기 제거공정에서 상기 챔버 내의 공간은 0.9 기압 이하의 저압 분위기로 유지될 수 있다.
상기 제거공정에서 상기 이온화된 공기의 분사는 상기 기판의 일면과 상기 기판의 타면 중 하나 위에서 수행될 수 있고, 상기 공기는 상기 기판의 일면을 기준으로 30 도 내지 150 도의 각도로 흐를 수 있다.
상기 유리 패키지 기판은 이의 두께 방향으로 관통하는 관통비아를 포함할 수 있고, 상기 관통비아는 최대 길이가 300 ㎛ 이하인 개구를 가질 수 있다.
상기 패키징 기판의 상기 재분배층은 블라인드 비아를 포함할 수 있다. 상기 블라인드 비아는 최대 길이가 20 ㎛ 이하인 개구를 포함할 수 있다.
다른 특징과 측면들은 후술하는 구체적인 설명에 의해 명확해질 것이다.
이하의 상세한 설명은 여기에 설명된 방법, 장지 및/또는 시스템의 충분한 이해를 돕기 위해 제공된다. 그러나, 여기 설명된 방법, 장지 및/또는 시스템의 다양한 변화, 변형, 그리고 균등물들은 이 출원의 개시사항을 이해하여 명확해질 것이다. 예시적으로, 여기에 설명된 과정들의 순서는 예시에 불과하고, 여기에 명시된 것에 한정되지 않고, 어떤 순서에서 발생하는 필수적인 과정을 제외하는 것을 포함한다는 것이 이 출원의 개시사항을 이해한 후에 명확해질 것이다. 또한, 이 출원의 개시사항을 이해한 후, 알게되는 특징에 대한 설명은 명확성을 향상시키기 위해 생략될 수 있고, 특징이나 그 기재의 생략이 이들이 일반적인 지식이라는 것을 인정하는 의도가 아니라는 것 언급한다.
여기에서 설명하는 특징들은 다른 형태로 변형될 수 있고, 여기에 설명된 예시들로 한정해서 해석되지 않는다. 또, 여기서 설명되는 예시들은 여기에서 설명되는 상기 방법, 장치 및/또는 시스템의 시행 가능한 다양한 방법들 중에서 일부를 묘사하는 것에 불과하며, 이는 이 출원의 개시사항을 이해한 후 분명해질 것이다.
제1”, “제2” 또는 "제3"과 같은 용어들은 다양한 구성, 요소, 영역, 층, 또는 부품들을 설명하기 위해 사용되고, 이들 구성, 요소, 영역, 층 또는 부품들은 이러한 용어에 한정되지 않는다. 오히려, 이들 용어들은 하나의 구성, 요소, 영역, 층 또는 부품과 다른 구성, 요소, 영역, 층 또는 부품을 구별할 목적으로만 사용된다. 따라서, 일 실시예에서 참조된 제1 구성, 요소, 영역, 층 또는 부품은 상기 예시들이 제시하는 것으로부터 제외되지 않고, 제2 구성, 요소, 영역, 층 또는 부품으로써 역시 참조될 수 있다.
본 명세서에서, 층 영역, 또는 기판과 같은 어떤 구성이 다른 구성 "위에", "연결되어" 또는 "결합되어"라고 설명할 때, 이는 직접적으로 "위에", "연결되어" 또는 "결합되어" 있는 것을 의미할 수도 있고, 또는 하나 또는 그 이상의 다른 구성이 이들 사이에 개입된 것을 의미할 수도 있다. 반대로, 어떤 구성이 다른 구성과 "직접 위에", "직접 연결되고" 또는 "직접 결합되고" 라고 설명되면, 이들 사이에는 다른 구성이 개입되지 않을 수 있다. 유사하게, "사이에"와 "직접 사이에(immediately between)", 그리고 "옆에"와 "바로 옆에(immediately adjacent to, 직접 인접하게)"도 위에서 설명한 것과 유사하게 이해될 수 있다.
여기에서 설명되는 용어들은 개개의 실시예들을 설명할 목적으로 여기에 제시되나, 그 기재에 한정되지 않는다. 여기서 사용되는 바와 같이, 특별한 다른 설명이 없다면, 단수의 표현들은 복수의 형태 표현도 포함한다. 여기 사용되는 바와 같이, "및/또는"이라는 표현은 둘 이상의 연관지어 나열된 아이템들 중에서 어느 하나 또는 조합들 중 어느 하나를 포함한다. 여기 사용되는 바와 같이, "포함하다" 또는 "갖다"라는 용어는 언급된 특징, 숫자, 과정, 요소, 구성 및/또는 이들의 조합의 존재를 특정하고, 다른 특징, 숫자, 과정, 요소, 구성 및/또는 이들의 조합의 추가 또는 존재를 제외하지 않는다. 실시예나 구성에 대해 "할 수 있다"는 표현의 사용(예를 들어, 어떤 예시나 구성이 포함하거나 구성할 수 있다는 것과 관련해)은 적어도 하나의 예시 또는 구성에 어떤 특징이 포함되거나 구성되어 존재하고, 모든 구현예들이 이에 한정되는 것이 아니라는 것을 의미한다.
다르게 정의된 바가 없다면, 기술적이고 과학적인 용어를 포함해 모든 용어들은, 이 기술 분야의 통상의 지식을 가진 자가, 여기에 개시된 내용을 이해한 후에 일관성을 유지하면서 일반적으로 이해하는 의미와 동일하게 사용된다.
일반적으로 사용되는 사전에 정의된 용어들과 같은 용어들은 관련 기술 및 본 발명의 맥락에서 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명확하게 정의되지 않는 한 이상화되거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
이 출원에서, "A 및/또는 B"의 기재는, "A, B, 또는, A 및 B"를 의미한다.
이 출원에서, "제1", "제2", "A" 또는 "B"와 같은 용어는 같은 용어들을, 특별한 언급이 없는 한, 이들을 서로 구분하기 위해 사용된다.
하나 이상의 구현예는 세정된 패키징 기반 제조 방법과 세정된 패키징 기판을 제공한다.
하나 이상의 구현예에서, 세정된 패키징 기반 제조 방법과 세정된 패키징 기판은 세정 과정에서 정전기의 영향으로 발생할 수 있는 기판의 손상을 최소화할 수 있고, 복잡한 구조나 작은 홀들을 갖는 기판으로부터 이물질을 효과적으로 제거할 수 있다.
하나 이상의 구현예에서, 단수 형태는 특별한 언급이 없는 한 단수 형태뿐만 아니라 복수의 형태를 포함하는 것으로 문맥적으로 해석된다.
고성능의 소자를 패키지하는 패키징 기판은 기판 하단의 보드와 기판 상단의 소자의 배선 스케일의 차이를 조절하는 것이 필요하다. 이를 달성하기 위해, 프리플레그를 2단 이상으로 적용하거나, 프리플레그와 실리콘 기판을 2단으로 적용하는 등의 방식 등 적용되었다. 이는 패키징 기판의 하단에 배치되는 보드와 상부에 배치되는 소자 사이의 배선 스케일의 차이를 2 단의 기판을 통해 비교적 쉽게 조절할 수 있기 때문이다. 다만, 이러한 방식의 접근은 박막화되는 반도체 소자 패키징의 요구를 만족시키기는 어렵다.
고성능 반도체 소자의 패키징 기판은 지지층으로써 1층의 유리기판을 적용할 수 있다. 이 때, 하나의 패키징 기판 내에 여러 종류의 크기를 갖는 선이나 비아가 배치되는 것이 필요하다. 세선화된 재배선층이 적용되고, 비아의 크기가 작아지며, 패키징 기판의 작은 면적 내에 복잡한 배선 패턴의 구현이 가능하려면, 정밀한 이물질의 컨트롤이 필요하다. 따라서, 패키징 기판의 제조 공정에서 세정 공정의 중요성도 커지고 있다.
패키징 기판의 코어로 유리기판이 적용될 수 있다. 응력이 제어된 반도체 패키징용 유리기판을 적용하면, 보다 얇은 두께로 세선의 구현이 가능하다. 다만, 유리기판은, 충격이나 응력불균형에 취약하다. 따라서, 유리기판 내에 에너지의 불균형이 발생하는 경우 기판 자체가 깨질 수 있고, 이는 공정 챔버 전체의 클리닝을 수행해야 하는 불편함을 가져올 수 있다.
따라서, 유리기판이나 이를 코어로 적용하는 패키징 기판에 응력의 불균형 발생, 충격의 발생 등을 최소화하면서 효율적으로 이물질을 제거하는 세정 방법의 적용이 필요하다.
이하, 구현예를 보다 상세하게 설명한다.
세정된 패키징 기판의 제조방법은, 유리기판 또는 이를 포함하는 패키징 기판의 제조공정에 적용되는 것으로, 준비공정 및 제거공정을 포함한다.
상기 준비공정은 대상기판을 챔버 내에 배치하는 공정이다.
상기 대상기판의 배치는, 상기 대상기판을 미리 정해진 위치에 배치하는 것과 함께, 이에 제한되지 않으나, 공기 분사 등과 같은 요소와의 상호작용에 의해서도 이탈되지 않도록 고정하는 것을 의미한다.
상기 고정 과정은 상기 챔버 내에 구비된 선반에 상기 대상기판을 배치하는 것일 수 있다. 상기 고정 과정은 상기 챔버 내에 구비된 다단의 선반에 대상기판을 배치하는 것일 수 있다.
상기 제거공정은 상기 대상기판의 적어도 일 면 상에 이온화된 공기를 분사하고 입자성 이물질을 이탈시켜 패키징용 세정된 기판을 제조하는 공정이다.
상기 대상기판은 패키징용 유리기판; 또는 패키징용 기판이다.
상기 유리 패키징 기판은 반도체용 유리기판일 수 있고, 예시적으로, 보로실리케이트 유리기판, 무알카리 유리기판 등일 수 있다.
상기 유리 패키징 기판은 이의 두께 방향으로 관통하는 관통비아를 포함할 수 있다. 상기 관통비아는 약 300 ㎛ 이하의 최대 길이를 갖는 개구(opening)를 포함할 수 있다. 상기 관통비아는 약 0.5 내지 약 1.5 의 종횡비를 가질 수 있고, 상기 종횡비는 관통비아의 높이(유리 기판의 두께에 대응함) 대비 개구의 최대 길이의 비율이다.
상기 관통비아의 개구가 좁거나 종횡비가 큰 경우, 비아 내부까지 충분한 세정이 가능하도록 보다 세심한 제거공정의 적용이 필요하다.
상기 유리기판은 이의 두께 방향으로 일부 또는 전부가 함몰된 캐비티를 포함할 수 있다.
상기 제거공정은 유리기판의 표면 만이 아니라, 비아의 내부, 캐비티의 측면과 저면 등에도 충분한 이물 제거가 가능할 수 있다.
상기 패키징 기판은 상기 유리 패키징 기판 및 상기 패키징용 유리기판의 적어도 일 면 상에 배치되는 재분배층을 포함한다.
상기 재분배층은 상기 유리 패키징 기판의 일면 상에 배치될 수 있다.
상기 재분배층은 상기 패키징용 유리기판의 일면과 타면 상에 각각 배치될 수 있다.
상기 패키징 기판의 재분배층은 블라인드 비아를 포함할 수 있다.
상기 블라인드 비아는 최대 길이가 약 20 ㎛ 이하인 개구를 포함할 수 있고, 최대 길이가 약 12 ㎛ 이하인 개구를 포함할 수 있다.
상기 유리 패키징 기판의 일면 상에 배치된 재분배층은 유리기판인 코어를 통해 상기 유리 패키징 기판의 타면과 연결될 수 있다. 상기 타면은 버프 또는 유사한 장치를 통해 외부 요소와 연결될 수 있다. 상기 타면은 타면 상에 배치되는 재분배선, 버프 또는 유사한 장치를 통해 외부 요소와 연결될 수 있다.
상기 재분배층은 세선인 전기전도성층을 포함할 수 있다. 상기 세선이라 함은 폭이 약 4 ㎛ 미만인 전기전도성층을 의미한다. 구체적으로, 폭과 간격이 각각 약 4 ㎛ 미만으로 적용되는 전기전도성층이 수 있고, 약 1 ㎛ 내지 약 4 ㎛인 것일 수 있다.
상기 대상기판의 두께는 약 1,500 ㎛ 이하일 수 있고 약 300 ㎛ 내지 약 1,200 ㎛, 350 ㎛ 내지 900 ㎛, 또는 350 ㎛ 내지 700 ㎛일 수 있다.
재분배층 형성은, 절연층의 형성, 비아의 형성, 도금, 식각 등이 반복되는 다수의 단계 운영으로 진행된다. 비아의 형성, 절연층의 형성, 그 후의 평탄화, 도금과 식각 후의 불필요한 이물질의 제거 등 각 단계에서 세정 공정의 진행이 필요하다.
이러한 과정에서, 일부에라도 먼지 등과 같은 이물질이 함입된 상태로 공정이 진행되면, 브릿지 결함, 오픈 결함, 엣치 결함 등 결함을 발생시킬 수 있다. 이를 방지하기 위해서는, 복잡한 기판 표면의 모폴로지나, 기판 표면의 소재의 차이와 무관하게 이물질의 충분한 제거가 필요하다.
특히, 상기 패키징 유리 기판은 절연체의 특성을 갖는 재료로, 깨지거나 산산히 조각난 유리와 같은 손상이 발생할 수 있다. 따라서, 챔버 내부까지 클리닝되어야 할 수 있다. 또한, 손상은 유리기판 그 자체에 발생할 수 있다. 더욱이, 한 장의 유리기판의 내부에 전하의 불균형이 일정 수준 이상으로 발생하면, 유리기판 자체가 깨질 수 있다. 따라서, 공정 과정에서 충격만이 아니라, 클리닝 공정 중에 이온의 관리, 정전기의 관리까지 필요하다.
상기 제거공정은 상기 대상기판에 상기 이온화된 공기를 분사하여 입자성 이물질을 이탈시킨다.
상기 공기의 분사는 노즐을 통해 진행될 수 있다.
상기 분사되는 공기는 이온화된 공기를 분사하는 방식으로 적용될 수도, 공기를 분사한 후 기판 표면에서 이온화되도록 처리될 수도 있다.
상기 분사되는 공기는 불활성 기체 또는 건조공기일 수 있다.
상기 불활성 기체는 질소 가스, 아르곤 가스 등이 적용될 수 있으나, 이에 한정되는 것은 아니다.
상기 제거공정에서 상기 공기의 분사는 상기 기판의 일면 상에서 또는 상기 기판의 타면 상에 이루어질 수 있다.
상기 공기는 상기 기판의 일면을 기준으로 약 30 도 내지 약 150 도의 각도로 유입될 수 있다. 약 30 도 내지 약 85 도의 각도로 유입될 있고, 또는 약 95 도 내지 약 150 도의 각도로 유입될 수 있다. 공기의 유입 각도는 노즐의 각도를 통해 가늠할 수 있다.
기판 표면에서의 이물질의 제거에는, 공기에 의해 표면에서 이탈시키는 것이 중요하다. 또한, 이탈된 이물질이 다시 기판 표면에 붙지 않도록 제어하는 것 역시 중요하다.
정전기 또는 전하의 불균형의 발생은, 공기의 분사에 의해 대상기판의 표면에서 발생할 수 있다. 이는 상기 대상기판이 절연체일 때 더 심한 경향을 갖는다.
이온화된 공기의 분사와 함께, 챔버 내에 공기의 흐름 제어 및/또는 자외선의 조사의 방법을 적용해, 정전기의 발생을 억제하고, 기판이 실질적으로 손상되지 않으면서 효율적인 이물제거가 가능할 수 있다.
챔버 내의 공기의 흐름 제어는, 중력과 반대되는 방향의 힘이 적용된 공기의 흐름을 형성하는 것을 의미한다. 좋게는, 부분적으로 난류(터뷸런스)가 형성될 수 있다. 챔버 내의 공기의 흐름으로 난류를 적용하는 경우, 분사되는 공기에 의해 이탈된 이물질이 난류를 따라 챔버 내를 이동하여 효율적으로 제거될 수 있고, 기판에 재부착을 억제할 수 있다.
상기 제거공정에서 상기 챔버 내의 공간은 0.9 기압 이하의 저압 분위기로 유지될 수 있다.
상기 제거공정은 상기 대상기판에 연엑스선을 조사하며 정전기 발생을 억제하면서 진행될 수 있다.
정전기를 억제하는 방법으로는 다양한 방법이 있다.
소프트 엑스레이, 전자기 이오나이저, 자외선 램프, 상압 플라즈마 등의 방식을 이용할 수 있다. 하나 이상의 예시에서 연엑스선(soft x-ray) 방식을 적용할 수 있다.
소프트 엑스레이를 이용한 정전기 억제는 대상기판 부근의 공기 분자의 전리에 의해 이온이나 전자를 형성할 수 있고, 대상기판 표면의 정전기를 조절할 수 있다. 광조사 방식을 적용할 수 있어서, 플라즈마 방식과 달리, 이온을 전달하기 위한 별도의 장치가 필요하지 않다는 장점도 갖는다. 또한, 산소를 포함하는 분위기에서 조사하더라도, 실질적인 양으로 오존을 생성하지 않기 때문에, 자외선 램프를 적용하는 것 보다 유리하다.
소프트 엑스레이는 파장이 약 1 옹스트롬 내지 약 700 옹스트롬인 빛을 적용할 수 있고, 약 1 옹스트롬 내지 약 10 옹스트롬의 빛을 적용할 수 있다. 또한, 전리 에너지는 약 10 keV 이하로 적용될 수 있고, 약 1 keV 내지 약 10 keV로 적용될 수 있다. 소프트 엑스레이는 대상기판과 약 50 cm 이내의 거리에서 조사될 수 있고, 약 2 cm 내지 약 30 cm 거리에서 조사될 수 있다. 이러한 경우 정전기를 보다 효과적으로 조절할 수 있다.
상기 제거공정은 잔류대위전위를 실질적으로 약 0 V으로 할 수 있다. 이 경우, 정전기에 의한 이물질의 재흡작을 억제하고, 이온화 또는 정전기에 의해 발생하는 기판의 손상을 안정적으로 막을 수 있다.
상기 세정된 패키징 기판의 제조방법은 기판 자체의 손상이나 변형이 실질적으로 나타나지 않으면서, 신뢰성 높게 대상기판으로부터 이물질을 제거할 수 있다. 또한, 고절연체인 유리기판 등에도 안정적으로 효율적으로 적용이 가능하다.
다른 구현예에서 패키징 기판의 제조방법은, 유리기판 준비단계; 기판 전기전도성층 형성단계; 절연층 형성단계; 도전층 형성단계; 세정단계; 및 검사단계를 포함할 수 있다.
유리기판을 준비하는 준비단계는 반도체 패키징용으로 적용되는 유리기판을 마련하는 단계이다. 이 유리기판은 얇은 판상이고, 필요에 따라 캐비티 및/또는 비아를 포함할 수 있다. 캐비티는 유리기판의 일부가 함몰된 것을 지칭하는 것으로, 함몰된 부분이 유리기판을 관통할 수 있고, 관통하지 않아 일부 남아있을 수도 있다.
유리기판의 준비단계는 유리기판을 준비하되, 세척되거나 정전기가 제거된 것을 준비한다. 다음 단계로 진행하기 전에 추가적으로 세척 또는 정전기 제거 공정이 더 진행될 수 있다.
여기서 세척단계는 위에서 설명한 제거공정이 적용될 수 있고, 정전기 제거는 예시적으로 위에서 언급한 연엑스레이를 활용하는 단계가 적용될 수 있으며, 이는 동시에 적용될 수도, 순차로 적용될 수도 있다.
기판 상에 전기전도성층을 형성하는 단계는 상기 유리기판의 표면에 미리 정해진 패턴의 전기전도성층을 형성하는 단계이다.
유리기판은 비아나 캐비티를 가질 수 있고, 비아의 내부와 캐비티의 벽면에 미리 정해진 바에 따라 전기전도성층이 형성될 수 있다.
상기 전기전도성층의 형성은 예시적으로 도금, 스퍼터링 등을 통한 구리 또는 구리합금 층의 형성 방식으로 진행될 수 있다. 예시적으로, 미리 정해진 위치에 프라이머층을 형성하고, 절연층 등을 형성한 후에 전기전도성층이 형성되어야 할 부분을 일부 제거하고, 구리 도금을 진행하여, 의도하는 형태와 두께의 전기전도성층을 형성할 수 있다. 필요에 따라, 구리도금층의 평탄화를 진행할 수도 있다.
절연층 형성단계는 전기전도성층들 사이에 절연층을 함입시키는 단계로, 나노입자가 함입된 고분자 수지를 경화시켜 진행할 수 있다. 상기 절연층은 표면(상면)이 평탄화되는 것이 좋다.
도전층을 형성하는 단계는 상기 절연층 상에 필요한 위치에 전기전도성층을 형성하는 단계이다. 상기 전기전도성층의 형성은 예시적으로 도금, 스퍼터링 등을 통한 구리 또는 구리합금 층의 형성 방식으로 진행될 수 있다. 예시적으로, 미리 정해진 위치에 프라이머층을 형성하고, 절연층 등을 형성한 후에 전기전도성층이 형성되어야 할 부분을 일부 제거하고, 구리 도금을 진행하여, 의도하는 형태와 두께의 전기전도성층을 형성할 수 있다. 필요에 따라, 구리도금층의 평탄화를 진행할 수도 있다.
세정단계는 위에서 말한 세정단계로, 공기의 흐름을 통한 먼지의 제거 및/또는 정전기의 제거가 적용될 수 있다.
검사단계는, 기판이나 도선에 결함은 없는지, 혹시 공정 과정에서 발생할 수 잇는 이물질이 잘 제거되었는지 확인하는 단계이다. 전문 검사장비를 통해 진행될 수 있으며, 검사장비에서 검사를 통과하지 못한 것으로 평가받은 패키징 기판은 세정단계를 재차 거치거나 폐기될 수 있다.
절연층 형성단계와 도전층을 형성하는 단계 사이에는 선택적으로 비아형성단계 및 세정단계가 더 포함될 수 있다.
절연층을 형성하는 단계와 도전층을 형성하는 단계 사이에는 선택적으로 비아형성단계, 비아전도성층 형성단계 및 세정단계가 더 포함될 수 있다.
절연층을 형성하는 단계와 도전층을 형성하는 단계 사이에는 선택적으로 비아형성단계, 세정단계, 비아전도성층 형성단계 및 세정단계가 더 포함될 수 있다.
비아형성단계는 상하로 배치된 도전층을 서로 연결하는 등의 목적으로 비아를 형성한다. 예시적으로, 상기 비아는 절연층의 일부 식각을 미리 정해진 위치에 미리 정해진 크기로 진행하여 형성할 수 있다. 예시적으로, 상기 식각으로 레이저 식각, 플라즈마 식각 등이 적용될 수 있다. 상기 식각 후에는 선태적으로 식각 잔유물을 제거하거나, 제거되었는지 여부를 확인하는 단계가 더 포함될 수 있다.
비아전도성층 형성단계는 상기 비아에 도전층을 형성하는 단계이다. 상기 도전층은 비아의 내경 표면을 따라 비교적 일정한 두께로 형성될 수 있다. 상기 도전층은 상기 비아를 모두 채우는 형태로 형성될 수 있다. 상기 도전층의 형성은 위에서 언급한 전기전도성층의 형성 과정과 유사하므로 그 기재를 생략한다.
상기 절연층 형성단계와 상기 도전층 형성단계는 필요에 따라 수회 반복하여 진행될 수 있다. 또한, 상기 절연층 형성단계와 상기 도전층 형성단계 사이에 추가되는 단계들도 필요에 따라 수회 반복하여 진행될 수 있다.
각 단계에 대한 설명은 위의 설명과 중복되므로 그 기재를 생략한다.
예시적으로, 상기 유리기판은 캐비티 구조를 갖는 유리기판일 수 있다.
이 때, 기판 상에 전기전도성층 형성단계와 절연층 형성단계 사이에는 캐비티 등에 소자(캐비티 내에 배치되는 소자라는 의미에서, 캐비티 소자라 칭함)를 배치하는 단계가 더 포함될 수 있다.
상기 캐비티 소자는 MLCC 등의 커패시터가 적용될 수 있으나, 이에 한정되는 것은 아니다.
캐비티 등에 소자를 배치하는 단계는, 미리 정해진 위치에 캐비티 소자를 배치하고, 절연층, 도전층, 절연층 등을 미리 정해진 위치에 형성하는 과정을 포함할 수 있다.
상기 검사단계의 전 또는 후에는 솔더볼 부착단계가 더 포함될 수 있다.
솔더볼 부착단계는 상기 기판의 상면 및/또는 하면에 배치되는 솔더볼을 부착하는 단계이다.
솔더볼은 패키징 기판과 외부의 소자를 직접 연결하는 것으로, 아래 과정으로 진행될 수 있다.
솔더볼이 형성될 위치에 패드를 마련하는 과정, 상기 패드 상면을 오픈하여 기판의 일면에 절연막을 형성하는 과정, 상기 패트 상면에 금속 마스킹층을 마련하고, 버프 및 금속볼을 위치시기는 과정 등이 순차로 적용될 수 있다.
상기 패드는 예시적으로 알루미늄이 적용될 수 있으나 이에 한정되는 것은 아니다. 상기 금속 마스킹층은 예시적으로 구리합금, 티타늄 등의 층이 1층 이상 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 금속볼은 예시적으로 주석 볼을 적용할 수 있으나, 이에 한정되는 것은 아니다.
패키징 기판의 제조방법은 기판 자체의 손상이나 변형이 실질적으로 나타나지 않으면서, 신뢰성 높게 대상기판으로부터 이물질을 제거할 수 있다. 또한, 고절연체인 유리기판 등에도 안정적으로 효율적으로 적용이 가능하다.
다른 구현예에 따른 패키징 기판은, 위에서 설명한 방식으로 세정된다. 세정된 패키징 기판은, 브릿지 결함, 오픈 결함, 에치 결함 등을 효율적으로 억제하며, 신뢰성이 향상된 패키징 기판을 제공할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것은 자명하다. 여기에 설명된 예들은 설명적인 의미에서만 고려되어야 하며, 권리를 제한할 목적으로 고려되어서는 안된다. 각 예에서 특징 또는 양상에 대한 설명은 다른 예에서 유사한 특징 또는 양상에 적용 가능한 것으로 간주된다. 만약 기술된 기술들이 다른 순서로 수행되는 경우, 및/또는 만약 설명된 시스템, 구성, 장치 또는 회로의 구성요소들이 다른 방법으로 결합되는 경우, 및/또는 다른 구성요소 또는 그 등가물로 대체되거나 보완되는 경우, 적절한 결과가 달성될 수 있다.
따라서 개시의 범위는 상세한 설명이 아니라 청구범위와 그 등가물에 의해 정의되며, 청구범위 내의 모든 변형과 그 등가물은 개시에 포함되는 것으로 해석된다.

Claims (10)

  1. 준비공정에서 챔버 내에 대상기판을 위치시키고,
    제거공정에서 입자성 불순물들을 분리하기 위해 상기 대상기판의 적어도 일면 상에 이온화된 공기를 분사하고, 세정된 패키징 기판을 얻고,
    상기 대상기판은 유리 패키징 기판 및 패키징 기판 중 적어도 하나이고,
    상기 패키징 기판은 상기 유리 패키징 기판과 상기 유리 패키징 기판의 적어도 일면 상에 배치된 재배선층을 포함하는, 세정된 패키징 기판의 제조방법.
  2. 제1항에 있어서,
    상기 제거공정은 연엑스선을 상기 대상기판에 조사하여 이온화된 공기에 의한 정전기 발생의 억제하게 구성되는, 방법.
  3. 제1항에 있어서,
    상기 제거공정에서 챔버의 분위기는, 중력과 반대되는 방향의 힘이 적용된 공기의 흐름을 갖는, 방법.
  4. 제1항에 있어서,
    상기 제거공정에서 분사되는 상기 이온화된 공기는 불활성 가스와 건조공기 중 하나인, 방법.
  5. 제1항에 있어서,
    상기 제거공정에서 상기 기판의 잔류대위전위는 0 V인, 방법.
  6. 제1항에 있어서,
    상기 제거공정에서 상기 챔버 내의 공간은 0.9 기압 이하의 저압 분위기로 유지되는, 방법.
  7. 제1항에 있어서,
    상기 제거공정에서 상기 이온화된 공기의 분사는 상기 기판의 일면과 상기 기판의 타면 중 하나 위에서 수행되고, 상기 공기는 상기 기판의 일면을 기준으로 30 도 내지 150 도의 각도로 유입되는, 방법.
  8. 제1항에 있어서,
    상기 유리 패키지 기판은 이의 두께 방향으로 관통하는 관통비아를 포함하고,
    상기 관통비아는 최대 길이가 300 ㎛ 이하인 개구를 갖는, 방법.
  9. 제1항에 있어서,
    상기 패키징 기판의 상기 재분배층은 블라인드 비아를 포함하고,
    상기 블라인드 비아는 최대 길이가 20 ㎛ 이하인 개구를 포함하는, 방법.
  10. 제1항에 따른 세정된 패키징 기판의 제조방법으로 제조된 패키징 기판.
KR1020227045847A 2021-09-10 2022-09-07 세정된 패키징 기판 및 세정된 패키징 기판 제조방법 KR20230038664A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163242619P 2021-09-10 2021-09-10
US63/242,619 2021-09-10
PCT/US2022/042677 WO2023038915A1 (en) 2021-09-10 2022-09-07 Cleaned packaging substrate and cleaned packaging substrate manufacturing method

Publications (1)

Publication Number Publication Date
KR20230038664A true KR20230038664A (ko) 2023-03-21

Family

ID=85507746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227045847A KR20230038664A (ko) 2021-09-10 2022-09-07 세정된 패키징 기판 및 세정된 패키징 기판 제조방법

Country Status (7)

Country Link
US (1) US20230411172A1 (ko)
EP (1) EP4168187A1 (ko)
JP (1) JP2023544467A (ko)
KR (1) KR20230038664A (ko)
CN (1) CN116113507A (ko)
TW (1) TWI825975B (ko)
WO (1) WO2023038915A1 (ko)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2061090U (zh) * 1989-12-29 1990-08-29 曹国斌 高压静电喷涂设备增效器
JP2005034782A (ja) * 2003-07-17 2005-02-10 Sony Corp 洗浄装置及び洗浄方法
TWI232492B (en) * 2004-06-04 2005-05-11 Au Optronics Corp A process chamber equipped with a cleaning function
JP4751275B2 (ja) * 2006-08-23 2011-08-17 近藤工業株式会社 軟ｘ線式静電除去装置に使用する軟ｘ線遮蔽シートおよびその製造方法
KR20080109495A (ko) * 2007-06-13 2008-12-17 엘지디스플레이 주식회사 이온 에어 나이프 및 그를 이용한 기판 세정 시스템
KR20100038382A (ko) * 2007-07-09 2010-04-14 콘도 고교 가부시키가이샤 반도체 웨이퍼 수납용기 내로의 드라이에어 또는 질소가스 충전 장치 및 그 장치를 이용한 웨이퍼 정전 제거장치
JP5217636B2 (ja) * 2008-05-29 2013-06-19 富士通株式会社 プリント板の製造方法、および該製造方法により得られるプリント板、ならびにプリント板の製造装置
JP5217668B2 (ja) * 2008-06-13 2013-06-19 東京エレクトロン株式会社 被処理体の移載機構及び被処理体の処理システム
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
US9956755B2 (en) * 2011-04-12 2018-05-01 Tokyo Electron Limited Separation method, separation apparatus, and separation system
US9138785B2 (en) * 2012-07-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhanced cleaning and inspection
JP2015082563A (ja) * 2013-10-22 2015-04-27 日東電工株式会社 半導体装置の製造方法、シート状樹脂組成物及びダイシングテープ一体型シート状樹脂組成物
US10971476B2 (en) * 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
KR102164671B1 (ko) * 2014-08-20 2020-10-12 삼성전자주식회사 이온 발생기 및 이를 갖는 기판 이송 시스템
KR102042267B1 (ko) * 2017-02-24 2019-11-08 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US10854442B2 (en) * 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Orientation chamber of substrate processing system with purging function
TWI813718B (zh) * 2018-07-18 2023-09-01 日商東京威力科創股份有限公司 顯像處理裝置及顯像處理方法
US11647577B2 (en) * 2020-02-13 2023-05-09 Applied Materials, Inc. Ionized gas vent to reduce on wafer static charge and particles
US11232951B1 (en) * 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US20230063304A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Hybrid organic and non-organic interposer with embedded component and methods for forming the same

Also Published As

Publication number Publication date
TWI825975B (zh) 2023-12-11
TW202316545A (zh) 2023-04-16
US20230411172A1 (en) 2023-12-21
WO2023038915A1 (en) 2023-03-16
CN116113507A (zh) 2023-05-12
EP4168187A1 (en) 2023-04-26
JP2023544467A (ja) 2023-10-24

Similar Documents

Publication Publication Date Title
JP5904556B2 (ja) 無機インターポーザ上のパッケージ貫通ビア（ｔｐｖ）構造およびその製造方法
JP6058868B1 (ja) 電気回路機構を有する構造体内の反りの低減
US20220051972A1 (en) Packaging substrate and semiconductor device comprising same
US9769927B2 (en) Structural body and method for manufacturing same
US20160190028A1 (en) Method and structure for fan-out wafer level packaging
TWI500090B (zh) 半導體封裝件之製法
US20230307304A1 (en) Packaging substrate and semiconductor device comprising the same
US20240128177A1 (en) Packaging substrate and semiconductor apparatus comprising same
KR20230038664A (ko) 세정된 패키징 기판 및 세정된 패키징 기판 제조방법
US20230207442A1 (en) Packaging substrate and semiconductor device comprising same
TWI730617B (zh) 半導體加工設備及採用靜電放電防止層的方法
US9312175B2 (en) Surface modified TSV structure and methods thereof
US10903157B2 (en) Semiconductor device having a glass substrate core layer
US6787484B2 (en) Method of reducing visible light induced arcing in a semiconductor wafer manufacturing process
US10879079B2 (en) Decapsulation of electronic devices
US11189558B2 (en) Process to yield ultra-large integrated circuits and associated integrated circuits
EP4057324A1 (en) Packaging substrate and semiconductor apparatus comprising same
KR101159677B1 (ko) 반도체 소자의 안티퓨즈의 제조 방법
JP6951901B2 (ja) 電子デバイス装置製造用積層体の製造方法
CN106158620A (zh) 用于光辅助工艺中的损坏减小的系统和方法
KR20070056750A (ko) 반도체소자의 비아홀 디개싱 방법
KR20240056442A (ko) 전자부품용 기판, 상기 전자부품용 기판의 제조방법 및 이를 포함하는 표시 장치 및 반도체 장치
JPH03141686A (ja) 高密度配線板の製造方法