KR20230033085A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230033085A
KR20230033085A KR1020210113486A KR20210113486A KR20230033085A KR 20230033085 A KR20230033085 A KR 20230033085A KR 1020210113486 A KR1020210113486 A KR 1020210113486A KR 20210113486 A KR20210113486 A KR 20210113486A KR 20230033085 A KR20230033085 A KR 20230033085A
Authority
KR
South Korea
Prior art keywords
sub
pixel
pixels
layer
color filter
Prior art date
Application number
KR1020210113486A
Other languages
English (en)
Inventor
조성민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210113486A priority Critical patent/KR20230033085A/ko
Priority to US17/829,901 priority patent/US20230062159A1/en
Priority to CN202222260646.6U priority patent/CN218831193U/zh
Priority to CN202211033736.XA priority patent/CN115734649A/zh
Publication of KR20230033085A publication Critical patent/KR20230033085A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Physics & Mathematics (AREA)

Abstract

전자 장치는 제1 화소가 배치된 차광 영역 및 투과 영역을 포함하는 제1 영역 및 상기 제1 영역과 인접하고 제2 화소가 배치된 제2 영역을 포함하는 표시 패널. 적어도 하나의 절연층 및 도전층을 포함하고, 상기 표시 패널 상에 배치되는 입력 센서, 상기 절연층 상에 배치되는 블랙 매트릭스, 상기 절연층 상에 배치되며, 상기 제1 화소와 중첩하는 제1 컬러필터층, 및 상기 절연층 상에 배치되며, 상기 제2 화소와 중첩하는 제2 컬러필터층을 포함하고, 상기 제1 컬러필터층의 두께는, 상기 제2 컬러필터층의 두께보다 얇다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 전자 장치에 관한 것으로, 투과율이 향상된 영역을 포함하는 전자 장치에 관한 것이다.
전자 장치는 표시 패널 및 전자 모듈 등 다양한 전자 부품들로 구성된 장치일 수 있다. 전자 모듈은 카메라, 적외선 감지 센서 또는 근접 센서 등을 포함할 수 있다. 전자 모듈은 표시 패널 아래에 배치될 수 있다. 표시 패널의 일부 영역의 투과율은 표시 패널의 다른 일부 영역의 투과율보다 높을 수 있다. 전자 모듈은 표시 패널의 일부 영역을 통해 외부 입력을 수신하거나, 표시 패널의 일부 영역을 통해 출력을 제공할 수 있다.
본 발명은 일부 영역의 투과율이 향상된 표시 패널을 제공하는 것을 일 목적으로 한다.
본 발명은 표시 영역의 전 영역에 대하여 기 설정된 휘도에 대한 수명이 균일하며, 특히, 전자 모듈에 대응하는 표시 영역에 대한 수명이 증가된 표시 패널을 제공하는 것을 일 목적으로 한다.
본 발명에 따른 전자 장치는, 제1 화소가 배치된 차광 영역 및 투과 영역을 포함하는 제1 영역 및 상기 제1 영역과 인접하고 제2 화소가 배치된 제2 영역을 포함하는 표시 패널, 적어도 하나의 절연층 및 도전층을 포함하고, 상기 표시 패널 상에 배치되는 입력 센서, 상기 절연층 상에 배치되는 블랙 매트릭스, 상기 절연층 상에 배치되며, 상기 제1 화소와 중첩하는 제1 컬러필터층, 및 상기 절연층 상에 배치되며, 상기 제2 화소와 중첩하는 제2 컬러필터층을 포함하고, 상기 제1 컬러필터층의 두께는, 상기 제2 컬러필터층의 두께보다 얇다.
본 발명의 일 실시예에 따르면, 상기 제1 컬러필터층의 두께는 상기 제2 컬러필터층의 두께의 60% 이상 90% 이하인 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 컬러필터층의 두께와 상기 제2 컬러필터층의 두께 차이는 0.3 마이크로미터 이상 1.5 마이크로미터 이하인 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 화소 및 상기 제2 화소 각각은, 서로 다른 색의 광을 제공하는 제1 내지 제3 서브 화소들을 포함하고, 상기 제1 컬러필터층 및 상기 제2 컬러필터층 각각은, 제1 내지 제3 서브 컬러필터들을 포함하고, 상기 제1 내지 제3 서브 컬러필터들은, 상기 제1 내지 제3 서브 화소들에 각각 중첩하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 내지 제3 서브 컬러필터들의 두께는 서로 상이한 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 컬러필터층의 상기 제1 서브 컬러필터와 상기 제2 컬러필터층의 상기 제1 서브 컬러필터의 두께 차이는, 상기 제1 컬러필터층의 상기 제2 서브 컬러필터와 상기 제2 컬러필터층의 상기 제2 서브 컬러필터의 두께 차이와 유사한 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 컬러필터층의 상기 제3 서브 컬러필터와 상기 제2 컬러필터층의 상기 제3 서브 컬러필터의 두께 차이는, 상기 제1 컬러필터층의 상기 제1 서브 컬러필터와 상기 제2 컬러필터층의 상기 제1 서브 컬러필터의 두께 차이보다 큰 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 화소의 상기 제1 내지 제3 서브 화소들의 배열 형태는, 상기 제2 화소의 상기 제1 내지 제3 서브 화소들의 배열 형태와 상이한 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 화소는, 두 개의 상기 제1 서브 화소들, 두 개의 상기 제2 서브 화소들, 및 네 개의 상기 제3 서브 화소들을 포함하고, 상기 네 개의 제1 서브 화소들은 제1 방향으로 이격 배열되고, 상기 제2 서브 화소들 중 어느 하나의 제2 서브 화소와 상기 제3 서브 화소들 중 어느 하나의 제3 서브 화소는 상기 제1 서브 화소들을 사이에 두고 상기 제1 방향과 교차하는 제2 방향을 따라 이격 배열되고, 상기 제2 서브 화소들 중 다른 하나의 제2 서브 화소는 상기 어느 하나의 제3 서브 화소와 상기 제1 방향으로 이격 배열되고, 상기 제3 서브 화소들 중 다른 하나의 제3 서브 화소는 상기 어느 하나의 제2 서브 화소와 상기 제1 방향으로 이격 배열된 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 화소의 상기 제1 서브 화소들 각각은, 상기 제1 방향으로 연장된 단변 및 상기 제2 방향으로 연장된 장변을 포함하고, 상기 제1 화소의 상기 제2 서브 화소들 및 상기 제3 서브 화소들 각각은, 상기 제1 방향으로 연장된 장변 및 상기 제2 방향으로 연장된 단변을 포함하며, 상기 제2 서브 화소들 각각의 상기 단변은, 상기 제3 서브 화소들 각각의 상기 단변과 마주하고, 상기 제2 서브 화소들 각각의 상기 장변 및 상기 제3 서브 화소들 각각의 상기 장변은, 상기 제1 서브 화소들 중 서로 인접한 두 개의 제1 서브 화소들의 단변들과 마주하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 화소의 상기 제1 서브 화소들 중 어느 하나는, 상기 제1 방향으로 연장된 복수의 우측 변들 및 상기 우측 변들 중 인접한 우측 변들 사이를 연결하며 상기 제1 방향 및 상기 제2 방향 각각의 사선 방향으로 연장된 제1 연결 변들을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 화소의 상기 제3 서브 화소들 중 어느 하나는, 상기 제1 방향으로 연장된 복수의 좌측 변들 및 상기 좌측 변들 중 인접한 좌측 변들 사이를 연결하며 상기 사선 방향과 교차하는 방향으로 연장된 제2 연결 변들을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제2 화소는, 상기 제2 방향 내에서 이격된 두 개의 상기 제1 서브 화소들 및 상기 제2 방향으로 이격하여 배열된 상기 제2 서브 화소 및 상기 제3 서브 화소를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 화소의 상기 제1 및 제2 서브 화소들은 제1 방향으로 이격 배열되고, 상기 제3 서브 화소는 상기 제1 및 제2 서브 화소들과 상기 제1 방향과 교차하는 제2 방향으로 이격 배열되고, 상기 제1 화소의 상기 제1 및 제2 서브 화소들 각각은 상기 제1 방향으로 연장된 단변 및 상기 제2 방향으로 연장된 장변을 포함하고, 상기 제3 서브 화소는 상기 제1 방향으로 연장된 장변 및 상기 제2 방향으로 연장된 단변을 포함하며, 상기 제3 서브 화소의 상기 장변은, 상기 제1 및 제2 서브 화소 각각의 상기 단변과 중첩하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제2 화소의 형상은 원형 및 사각형 중 어느 하나인 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 및 제2 화소 각각은, 트랜지스터들 및 상기 트랜지스터들 중 적어도 어느 하나와 연결된 발광 다이오드를 포함하고, 상기 표시 패널은, 베이스층, 상기 베이스층 상에 배치된 버퍼층, 상기 버퍼층 및 상기 트랜지스터들 사이에 배치된 차광층을 더 포함하고, 상기 차광층은, 상기 제1 영역의 상기 차광 영역과 중첩하고, 상기 투과 영역과 비중첩한 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 표시 패널은, 상기 차광층 상에 배치된 무기 절연층들 및 상기 무기 절연층들 상에 배치된 유기 절연층을 더 포함하고, 상기 무기 절연층들은, 상기 투과 영역과 중첩하고 상기 버퍼층의 적어도 일부를 노출시키는 투과 개구부가 정의되고, 상기 유기 절연층은, 상기 투과 개구부에 배치되어 상기 노출된 버퍼층을 커버하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 및 제2 컬러필터층 및 블랙 매트릭스 각각은, 상기 제1 영역의 상기 차광 영역 및 상기 제2 영역에 중첩하고, 상기 제1 영역의 상기 투과 영역에 비 중첩하는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 표시 패널은, 상기 제1 및 제2 컬러필터층 상에 배치된 오버 코트층을 더 포함하고, 상기 블랙 매트릭스의 상면의 적어도 일부는 상기 제1 및 제2 컬러필터층에 의해 커버되고, 상기 투과 영역에 인접한 상기 블랙 매트릭스의 상기 상면의 일부는, 상기 제1 컬러필터층에 의해 커버되고, 상기 상면의 나머지 일부는 상기 오버 코트층에 의해 커버되는 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 상기 제1 영역과 중첩하고, 상기 표시 패널 하부에 배치되는 전자 모듈을 더 포함하고, 상기 전자 모듈은, 발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 것을 특징으로 한다.
본 발명은, 전자 모듈과 중첩하는 영역에 배치된 컬러필터층이 전자 모듈과 비중첩한 영역에 배치된 컬러필터층보다 얇게 배치됨에 따라, 전자 모듈과 중첩하는 영역에서의 광 투과율을 높임으로써 휘도 수명을 증가시킬 수 있다. 이에 따라, 표시 영역의 전 영역에서 동일한 휘도 수명을 갖는 전자 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2b는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4는 도 2a의 PP' 영역을 확대한 평면도이다.
도 5a는 도 4의 I-I'를 따라 절단한 단면도이다.
도 5b는 도 4의 II-II'를 따라 절단한 단면도이다.
도 6a는 도 4의 III-III'를 따라 절단한 단면도이다.
도 6b는 도 4의 IV-IV'를 따라 절단한 단면도이다.
도 7은 도 4의 QQ' 영역을 확대한 평면도이다.
도 8a는 본 발명의 일 실시예에 따른 표시 영역의 평면도이다.
도 8b는 본 발명의 일 실시예에 따른 표시 영역의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 2a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 2b는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다. 도 3은 본 발명의 일 실시에에 따른 화소의 등가 회로도이다.
전자 장치(1000)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(1000)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(1000)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(1000)는 스마트 폰으로 예시적으로 도시 되었다.
전자 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 전자 장치(1000)의 전면(front surface)과 대응될 수 있으며, 윈도우(100)의 전면(FS)과 대응될 수 있다.
이하, 전자 장치(1000)의 표시면, 전면, 및 윈도우(100)의 전면은 동일한 참조 부호를 사용하기로 한다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계와 복수의 아이콘들을 도시하였다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 전면과 배면 사이의 제3 방향(DR3)에서의 이격 거리는 후술할 표시 모듈(300, 도 2a 참조)의 제3 방향(DR3)에서의 두께와 대응될 수 있다.
본 발명의 일 실시예에 따른 전자 장치(1000)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시 되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(1000)는 전자 장치(1000)의 구조에 따라 전자 장치(1000)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 실시예에서, 제1 영역(A1)은 투광 영역(TA) 내부에 정의될 수 있다. 제1 영역(A1)은 후술하는 전자 모듈(400)과 중첩하는 영역일 수 있다. 도 2a에는 제1 영역(A1)을 우측 상단에 하나의 원 형상으로 도시 되었으나 이에 한정되는 것은 아니며, 전자 모듈(400)의 개수 및 형상에 따라 제1 영역은 표시 모듈(300)에 다양한 개수 및 형상으로 제공될 수 있으며 어느 하나의 실시예로 한정되지 않는다.
전자 장치(1000)는 제1 영역(A1)을 통해 전자 모듈(400)에 필요한 외부 신호를 수신하거나, 전자 모듈(400)로부터 출력되는 신호를 외부에 제공할 수 있다. 본 발명에 따르면, 제1 영역(A1)이 투광 영역(TA)과 중첩하게 제공됨으로써, 투광 영역(TA)을 형성하기 위한 베젤 영역(BZA)의 면적이 감소될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
도 2a를 참조하면, 전자 장치(1000)는 윈도우(100), 하우징(200), 표시 모듈(300), 및 전자 모듈(400)을 포함한다. 본 실시예에서, 윈도우(100)와 하우징(200)은 결합되어 전자 장치(1000)의 외관을 구성한다.
윈도우(100)는 절연 패널을 포함할 수 있다. 예를 들어, 윈도우(100)는 유리, 플라스틱, 또는 이들의 조합으로 구성될 수 있다.
윈도우(100)의 전면(FS)은 상술한 바와 같이, 전자 장치(1000)의 전면을 정의한다. 투광 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투광 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투광 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투광 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투광 영역(TA)에 인접하며, 투광 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투광 영역(TA)을 정의하는 투명 기판과 별도로 제공되는 베젤층에 의해 정의되거나, 투명 기판에 삽입 또는 착색되어 형성된 잉크층에 의해 정의될 수 있다.
표시 모듈(300)은 전자 패널(EP), 및 구동 회로(IC)를 포함할 수 있다.
전자 패널(EP)은 영상(IM)을 표시하고 사용자의 입력(TC, 도 1 참조)을 감지할 수 있다. 전자 패널(EP)의 전면(IS)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 표시 영역(DA)은 영상(IM)이 표시되는 영역이며, 동시에 사용자의 입력(TC)이 감지되는 영역일 수 있다. 표시 영역(DA)은 후술하는 복수의 화소들(PXij)이 배치되는 영역일 수 있다.
투광 영역(TA)은 적어도 표시 영역(DA)과 중첩한다. 예를 들어, 투광 영역(TA)은 표시 영역(DA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투광 영역(TA)을 통해 영상(IM)을 시인하거나, 사용자의 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA) 내에서 영상(IM)이 표시되는 영역과 사용자의 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
비표시 영역(NDA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)에 인접한다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 비표시 영역(NDA)은 영상(IM)이 표시되지 않는 영역일 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
본 실시예에서, 전자 패널(EP)은 표시 영역(DA) 및 비표시 영역(NDA)이 윈도우(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(EP) 중 비표시 영역(NDA)의 일부는 휘어질 수 있다. 예를 들어, 비표시 영역(NDA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에 보여지는 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(EP)은 표시 영역(DA)의 일부가 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서 비표시 영역(NDA)은 생략될 수도 있다.
표시 영역(DA)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 본 발명에서, 제1 영역(A1)은 제2 영역(A2)에 비해 상대적으로 높은 광 투과율을 가질 수 있다. 제1 영역(A1)은 전자 모듈(400)이 하우징(200) 내부에 배치되는 영역과 중첩하는 영역으로 정의될 수 있다. 본 실시예에서, 제1 영역(A1)은 원 형상으로 도시 되었으나, 다각형, 타원, 적어도 하나의 곡선을 가진 도형 등 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 영역(A2)은 제1 영역(A1)에 인접한다. 본 실시예에서, 제2 영역(A2)은 제1 영역(A1)의 전체를 에워싸는 형상으로 도시되었으나, 이는 예시적으로 도시한 것이고, 제2 영역(A2)은 제1 영역(A1)의 가장자리 중 일부에만 인접하여 정의될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2b를 참조하면, 표시 모듈(300)의 전자 패널(EP)은 표시 패널(310) 및 입력 센서(320)를 포함할 수 있다. 표시 패널(310)은 영상(IM, 도 1 참조)을 생성하는 구성일 수 있다. 표시 패널(310)이 생성하는 영상(IM)은 투광 영역(TA, 도 2a 참조)을 통해 표시면(IS, 도 2a 참조)에 표시되어 외부에서 사용자에게 시인 된다.
입력 센서(320)는 외부에서 인가되는 사용자의 입력(TC, 도 1 참조)을 감지한다. 상술한 바와 같이, 입력 센서(320)는 윈도우(100, 도 1 참조)에 제공되는 사용자의 입력(TC)을 감지할 수 있다.
다시, 도 2a를 참조하면, 전자 패널(EP)은 평면부(FN) 및 벤딩부(BN)를 포함할 수 있다. 평면부(FN)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면과 실질적으로 평행한 상태로 조립될 수 있다. 표시 영역(DA)은 평면부(FN)에 제공될 수 있다.
벤딩부(BN)는 평면부(FN)로부터 연장되어 벤딩될 수 있다. 벤딩부(BN)는 평면부(FN)로부터 벤딩되어 평면부(FN)의 배면 측에 위치하도록 조립될 수 있다. 벤딩부(BN)는 조립될 때, 평면부(FN)와 평면상에서 중첩되므로, 전자 장치(1000)의 베젤 영역(BZA)이 감소될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 전자 패널(EP)에 있어서, 벤딩부(BN)는 생략될 수도 있다.
구동 회로(IC)는 벤딩부(BN)에 실장될 수 있다. 구동 회로(IC)는 칩 형태로 제공된 실시예로 도시되었으나, 이에 한정되지 않고, 별도의 회로 기판에 제공되어 연성 필름 등을 통해 전자 패널(EP)에 전기적으로 연결될 수도 있다.
구동 회로(IC)는 표시 영역(DA)과 전기적으로 연결되어 표시 영역(DA)에 전기적 신호를 전달한다. 예를 들어, 구동 회로(IC)는 데이터 구동 회로를 포함할 수 있고, 표시 영역(DA)에 배치된 화소들에 데이터 신호들을 제공할 수 있다. 또는, 구동 회로(IC)는 터치 구동 회로를 포함할 수 있고, 표시 영역(DA)에 배치된 입력 센서와 전기적으로 연결될 수도 있다. 한편, 이는 예시적으로 설명한 것이고, 구동 회로(IC)는 상술한 회로들 외에도 다양한 회로를 포함하거나 다양한 전기적 신호들을 표시 영역(DA)에 제공하도록 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 미 도시되었으나, 전자 장치(1000)는 전자 패널(EP) 및 구동 회로(IC)에 전기적으로 연결된 메인 회로 기판을 더 포함할 수도 있다. 메인 회로 기판은 전자 패널(EP)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 메인 회로 기판은 리지드한 인쇄 회로 기판(Printed circuit board, PCB)일 수 있으나, 이에 한정되지는 않고, 플렉서블한 회로 기판일 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 모듈(400)은 표시 모듈(300)의 하측에 배치된다. 전자 모듈(400)은 제1 영역(A1)을 통해 전달되는 외부 입력을 수신하거나 제1 영역(A1)을 통해 신호를 출력할 수 있다. 본 발명에 따르면, 상대적으로 투과율이 높은 제1 영역(A1)을 표시 영역(DA) 내부에 제공함으로써, 전자 모듈(400)을 표시 영역(DA)에 중첩하여 배치시킬 수 있다. 이에 따라, 베젤 영역(BZA)의 증가가 방지될 수 있다.
도 2b를 참조하면, 전자 장치(1000)는 표시 모듈(300), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 표시 모듈(300), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다.
전원공급 모듈(PM)은 전자 장치(1000)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(1000)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자 모듈(EM1)은 표시 모듈(300)의 전자 패널(EP, 도 2a 참조)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(1000)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 표시 모듈(300)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 모듈(300)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 모듈(300)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 전자 패널(EP)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 물체(예를 들어, 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
본 발명의 일 실시예에 따르면, 도 2a에 도시한 전자 모듈(400)은 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(400)은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(400)은 제1 영역(A1)을 통해 수신되는 외부 피사체를 감지하거나 제1 영역(A1)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 전자 모듈(400)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 한편, 도시되지 않았으나, 전자 모듈(400)은 별도의 접착제를 통해 표시 모듈(300)의 전자 패널(EP)에 부착될 수도 있다.
다시, 도 2a를 참조하면, 하우징(200)은 윈도우(100)와 결합된다. 하우징(200)은 윈도우(100)와 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(300) 및 전자 모듈(400)은 내부 공간에 수용될 수 있다.
하우징(200)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(200)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(200)은 내부 공간에 수용된 전자 장치(1000)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3은 표시 모듈(300)에 일 실시예로 도시된 화소(PXij)의 등가회로도이다. 도 3에 도시된 화소(PXij)의 등가회로도는, 크기의 차이만 있을 뿐, 제1 영역(A1)에 배치된 제1 화소 및 제2 영역(A2)에 배치된 제2 화소에도 동일하게 적용될 수 있다.
도 3에는 제1 그룹의 주사 라인들(SL1 내지 SLn) 중 i번째 주사 라인(SLi)에 연결되고, 복수 개의 데이터 라인들(DL1 내지 DLm) 중 j번째 데이터 라인(DLj)에 연결된 화소(PXij)를 예시적으로 도시하였다.
본 실시예에서, 화소 구동회로는 제1 내지 제7 트랜지스터들(T1 내지 T7) 및 커패시터(Cst)를 포함할 수 있다. 제1 내지 제7 트랜지스터들(T1 내지 T7)은 P타입의 트랜지스터로 설명된다. 다만, 이에 제한되지 않고, 제1 내지 제7 트랜지스터들(T1 내지 T7)은 P타입의 트랜지스터 또는 N타입의 트랜지스터 중 어느 하나로 구현할 수 있다.
또한, 본 발명의 일 실시예에서, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 생략될 수 있다. 또한, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 산화물을 포함하는 반도체층을 포함하며, 나머지는 실리콘을 포함하는 반도체층을 포함할 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터일 수 있고, 제2 트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 커패시터(Cst)는 제1 전원전압(ELVDD)을 수신하는 제1 전압라인(PL)과 기준 노드(RD) 사이에 접속된다. 커패시터(Cst)는 기준 노드(RD)에 접속하는 제1 전극(Cst1) 및 제1 전압라인(PL)에 접속하는 제2 전극(Cst2)을 포함한다.
제1 트랜지스터(T1)는 제1 전압라인(PL)과 발광 다이오드(OLED)의 하나의 전극 사이에 접속된다. 제1 트랜지스터(T1)의 소스(S1)는 제1 전압라인(PL)과 전기적으로 연결된다. 제1 트랜지스터(T1)의 소스(S1)와 제1 전압라인(PL) 사이에는 다른 트랜지스터가 배치되거나 생략될 수 있다.
본 명세서에서 "트랜지스터와 신호라인 또는 트랜지스터와 트랜지스터 사이에 전기적으로 연결된다"는 것은 "트랜지스터의 소스, 드레인, 게이트가 신호 라인과 일체의 형상을 갖거나, 연결전극을 통해서 연결된 것"을 의미한다.
제1 트랜지스터(T1)의 드레인(D1)은 발광 다이오드(OLED)의 애노드와 전기적으로 연결된다. 제1 트랜지스터(T1)의 드레인(D1)과 발광 다이오드(OLED)의 애노드 사이에는 다른 트랜지스터가 배치되거나 생략될 수 있다. 제1 트랜지스터(T1)의 게이트(G1)는 기준 노드(RD)에 전기적으로 연결된다.
제2 트랜지스터(T2)는 j번째 데이터 라인(DLj)과 제1 트랜지스터(T1)의 소스 사이에 접속된다. 제2 트랜지스터(T2)의 소스(S2)는 j번째 데이터 라인(DLj)에 전기적으로 연결되고, 제2 트랜지스터(T2)의 드레인(D2)은 제1 트랜지스터(T1)의 소스(S1)에 전기적으로 연결된다. 본 실시예에서, 제2 트랜지스터(T2)의 게이트(G2)는 제1 그룹의 i번째 주사 라인(SLi)에 전기적으로 연결될 수 있다.
제3 트랜지스터(T3)는 기준 노드(RD)와 제1 트랜지스터(T1)의 드레인(D1) 사이에 접속된다. 제3 트랜지스터(T3)의 드레인(D3)은 제1 트랜지스터(T1)의 드레인(D1)에 전기적으로 연결되고, 제3 트랜지스터(T3)의 소스(S3)는 기준 노드(RD)에 전기적으로 연결된다. 본 실시예에서, 제3 트랜지스터(T3)의 게이트(G3)는 제2 그룹의 i번째 주사 라인(GLi)에 전기적으로 연결될 수 있다.
제4 트랜지스터(T4)는 기준 노드(RD)와 제2 전압라인(RL) 사이에 접속된다. 제4 트랜지스터(T4)의 드레인(D4)은 기준 노드(RD)에 전기적으로 연결되고, 제4 트랜지스터(T4)의 소스(S4)는 제2 전압라인(RL)에 전기적으로 연결된다. 본 실시예에서, 제4 트랜지스터(T4)의 게이트(G4)는 제3 그룹의 i번째 주사 라인(HLi)에 전기적으로 연결될 수 있다.
제5 트랜지스터(T5)는 제1 전압라인(PL)와 제1 트랜지스터(T1)의 소스(S1) 사이에 접속된다. 제5 트랜지스터(T5)의 소스(S5)는 제1 전압라인(PL)에 전기적으로 연결되고, 제5 트랜지스터(T5)의 드레인(D5)은 제1 트랜지스터(T1)의 소스(S1)에 전기적으로 연결된다. 제5 트랜지스터(T5)의 게이트(G5)는 i번째 발광 라인(ELi)에 전기적으로 연결될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 드레인(D1)과 발광 다이오드(OLED) 사이에 접속된다. 제6 트랜지스터(T6)의 소스(S6)는 제1 트랜지스터(T1)의 드레인(D1)에 전기적으로 연결되고, 제6 트랜지스터(T6)의 드레인(D5)은 발광 다이오드(OLED)의 애노드에 전기적으로 연결된다. 본 실시예에서, 제6 트랜지스터(T6)의 게이트(G6)는 i번째 발광 라인(ELi)에 전기적으로 연결될 수 있다.
제7 트랜지스터(T7)는 제6 트랜지스터(T6)의 드레인(D6)과 제2 전압라인(RL) 사이에 접속된다. 제7 트랜지스터(T7)의 소스(S7)는 제6 트랜지스터(T6)의 드레인(D6)에 전기적으로 연결되고, 제7 트랜지스터(T7)의 드레인(D7)은 제2 전압라인(RL)에 전기적으로 연결된다. 본 실시예에서, 제7 트랜지스터(T7)의 게이트(G7)는 제1 그룹의 i+1번째 주사 라인(SLi+1)에 전기적으로 연결될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 영역의 평면도이다. 도 5a는 도 4의 I-I'를 따라 절단한 단면도이다. 도 5b는 도 4의 II-II'를 따라 절단한 단면도이다.
도 4를 참조하면, 본 발명에 따른 표시 모듈(300, 도 2a 참조)의 표시 영역(DA, 도 2a 참조)은 제1 영역(A1) 및 제2 영역(A2)을 포함할 수 있다. 표시 모듈(300)은 제1 영역(A1)에 배치되는 제1 화소(EP1M) 및 제2 영역(A2)에 배치되는 제2 화소(EP2M)를 포함할 수 있다. 제1 화소(EP1M) 및 제2 화소(EP2M)는 서로 다른 발광 면적을 가질 수 있으며, 제1 화소(EP1M) 및 제2 화소(EP2M)는 서로 다른 배열 형태를 가질 수 있다.
제1 화소(EP1M)는 제1 영역(A1) 내에서 복수로 제공되어 제1 방향(DR1) 및 제2 방향(DR2)을 따라 서로 이격 배열될 수 있다. 제1 화소(EP1M)는 복수의 서브 화소들(E11M, E12M, E13M)을 포함할 수 있다. 일 실시예에 따르면, 제1 화소(EP1M)는 제1-1 서브 화소들(E11M), 제1-2 서브 화소들(E12M), 및 제1-3 서브 화소들(E13M)을 포함할 수 있다.
제1-1 서브 화소들(E11M)은 제1-2 서브 화소들(E12M)을 사이에 두고 제2 방향(DR2)으로 이격되고, 이격된 두 개의 제1-1 서브 화소들(E11M)은 제4 방향(DR4)을 따라 대각선 방향으로 배치될 수 있다. 본 실시예에서, 제1-1 서브 화소들(E11M)은 청색 광을 제공할 수 있다.
제1-2 서브 화소들(E12M)은 제1-1 서브 화소들(E11M) 및 제1-3 서브 화소들(E13M) 사이에 배치될 수 있다. 제1-2 서브 화소들(E12M)은 4개로 제공되어 제1 방향(DR1)을 따라 이격 배열될 수 있다. 본 실시예에서, 제1-2 서브 화소들(E12M)은 녹색 광을 제공할 수 있다.
제1-3 서브 화소들(E13M)은 제1-2 서브 화소들(E12M)을 사이에 두고 제2 방향(DR2)으로 이격되고, 이격된 두 개의 제1-3 서브 화소들(E13M)은 제5 방향(DR5)을 따라 대각선 방향으로 배치될 수 있다. 본 실시예에서, 제1-3 서브 화소들(E13M)은 적색 광을 제공할 수 있다.
본 실시예에서, 제1-2 서브 화소들(E12M)을 기준으로 좌측에 배치된 하나의 제1-3 서브 화소(E13M)는 제1 방향(DR1)으로 하나의 제1-1 서브 화소(E11M) 상에 배치될 수 있으며, 제1-2 서브 화소들(E12M)을 기준으로 우측에 배치된 다른 하나의 제1-3 서브 화소(E13M)는 제1 방향(DR1)으로 다른 하나의 제1-1 서브 화소(E11M)의 하부에 배치될 수 있다.
제1 영역(A1)에 배치된 서브 화소들(E11M, E12M, E13M) 각각의 발광 면적은, 제1-2 서브 화소(E12M), 제1-3 서브 화소(E13M), 제1-1 서브 화소(E11M) 순으로 갈수록 넓어질 수 있다.
제2 화소(EP2M)는 복수의 서브 화소들(E21M, E22M, E23M)을 포함할 수 있다. 제2 화소(EP2M)는 제2-1 서브 화소(E21M), 제2-2 서브 화소(E22M), 및 제2-3 서브 화소(E23M)를 포함할 수 있다.
제2-1 내지 제2-3 서브 화소들(E21M, E22M, E23M)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 서로 이격 배열될 수 있다. 제2-1 내지 제2-3 서브 화소들(E21M, E22M, E23M)은 다이아몬드 형태로 배열될 수 있다. 본 실시예에서, 제2 영역(A2)에 배치된 서브 화소들(E21M, E22M, E23M)의 배열 구조를 펜-타일™ 구조라 명칭될 수 있다.
복수의 제2-2 서브 화소들(E22M)은 제1 방향(DR1)으로 이격될 수 있다. 제2-1 서브 화소(E21M) 및 제2-3 서브 화소(E23M)는 서로 제2 방향(DR2)으로 교번하게 배열될 수 있다. 제2-3 서브 화소(E23M)는 제2-2 서브 화소(E22M)를 기준으로 제4 방향(DR4)을 따라 이격되고, 제2-1 서브 화소(E21M)는 제2-2 서브 화소(E22M)를 기준으로 제5 방향(DR5)을 따라 이격될 수 있다.
본 실시예에 따르면, 제2-1 서브 화소(E21M)는 청색 광을 제공할 수 있다. 제2-2 서브 화소(E22M)는 녹색 광을 제공할 수 있다. 제2-3 서브 화소(E23M)는 적색 광을 제공할 수 있다.
본 실시예에 따르면, 제2-1 내지 제2-3 서브 화소들(E21M, E22M, E23M) 각각은 원 형상을 가질 수 있다. 제2 영역(A2)에서, 제2-2 서브 화소(E22M)의 직경(R22), 제2-3 서브 화소(E23M)의 직경(R23), 제2-1 서브 화소(E21M)의 직경(R21) 순으로 갈수록 증가할 수 있다. 즉, 제2 영역(A2)에 배치된 서브 화소들(E21M, E22M, E23M) 각각의 발광 면적은, 제2-2 서브 화소(E22M), 제2-3 서브 화소(E23M), 제2-1 서브 화소(E21M) 순으로 갈수록 넓어질 수 있다.
본 발명에 따르면, 제1 영역(A1)은 차광 영역(BA) 및 투과 영역(BT)으로 구분될 수 있다. 차광 영역(BA)은 화소(PXij, 도 2a 참조)를 구성하는 도전 물질들이 패터닝된 영역으로, 전자 모듈(400, 도 2a 참조)이 광을 송/수신 할 경우, 도전 물질들에 의해 반사된 광이 전자 모듈(400)의 성능을 저하시킬 수 있다.
본 발명에 따르면, 제1 영역(A1) 중 차광 영역(BA)에 중첩하고, 투과 영역(BT)에 비 중첩하는 후술할 차광층(BML, 도 5a 참조)이 배치됨에 따라, 상기 문제를 개선할 수 있다. 도 4에는 제1 영역(A1) 중 차광층(BML)이 배치된 차광 영역(BA)을 투과 영역(BT)에 비해 상대적으로 진한 색으로 도시하였다.
도 5a는, 전자 패널(EP, 도 2a 참조)의 표시 영역(DA, 도 2a 참조)의 단면을 나타낸 것이며, 제1 영역(A1) 및 제2 영역(A2)에 대한 단면을 나타낸 것이다. 도 5a는, 설명의 편의를 위해 제1 영역(A1) 및 제2 영역(A2)의 경계 부근에 대한 단면은 물결 표시로 생략하고 도시한 것이다. 도 5a에 도시된 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)는, 도 3에서 설명한 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)에 대응될 수 있다.
본 실시예에 따르면, 표시 모듈(300, 도 2a 참조)은 표시 패널(310), 입력 센서(320), 블랙 매트릭스(BM), 컬러필터층들(CF1, CF2), 및 오버 코트층(OC)을 포함할 수 있다.
표시 패널(310)은 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFL)을 포함할 수 있다. 표시 패널(310)은 반사 방지층, 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 복수 개의 절연층들과 회로 소자를 포함한다. 이하, 절연층들은 유기층 및/또는 무기층을 포함할 수 있다. 본 실시예에서, 절연층들은 제1 내지 제5 절연층들(10 내지 50)을 포함하는 무기 절연층들 및 무기 절연층들 상에 배치되는 적어도 하나의 유기 절연층을 포함할 수 있다. 일 실시예에 따르면, 유기 절연층은 제6 절연층(60) 및 제6 절연층(60) 상에 배치된 제7 절연층(70)을 포함할 수 있다.
회로 소자층(DP-CL)의 절연층, 반도체층, 및 도전층은 코팅, 증착 등의 방식으로 형성될 수 있다. 이후, 절연층, 반도체층, 및 도전층은 포토리소그래피의 방식으로 선택적으로 패터닝될 수 있다. 이러한 방식으로 반도체 패턴, 도전 패턴, 신호 라인 등을 형성할 수 있다.
회로 소자층(DP-CL)은 베이스층(BS)을 포함할 수 있다. 베이스층(BS)은 베이스층(BS)을 제외한 회로 소자층(DP-CL)의 나머지 구성들이 배치되는 기저층일 수 있다. 베이스층(BS)은 유기물을 포함하는 층 및 무기물을 포함하는 층이 교번하여 적층된 구조를 가질 수 있다. 예를 들어, 베이스층(BS)은 제1 베이스층(PI1), 제1 배리어층(BI), 및 제2 베이스층(PI2)을 포함할 수 있다.
제1 베이스층(PI1)은 유기물을 포함할 수 있다. 예를 들어, 제1 베이스층(PI1)은 폴리이미드(polyimide: PI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate: PET), 폴리아릴레이트(polyarylate), 폴리카보네이트(polycarbonate: PC), 폴리에테르이미드(polyetherimide: PEI) 및 폴리에테르술폰(polyethersulfone: PES) 중 어느 하나를 포함할 수 있다.
제1 배리어층(BI)은 제1 베이스층(PI1) 상에 배치될 수 있다. 제1 배리어층(BI)은 무기물을 포함할 수 있다. 예를 들어, 제1 배리어층(BI)은 실리콘 옥사이드, 실리콘 옥시나이트라이드, 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제2 베이스층(PI2)은 제1 배리어층(BI) 상에 배치될 수 있다. 제2 베이스층(PI2)은 유기물을 포함할 수 있다. 제2 베이스층(PI2)에 포함된 유기물은 제1 베이스층(BI1)에 포함된 유기물과 동일할 수 있다.
다만, 이에 한정되는 것은 아니고, 베이스층(BS)은 단층으로 제공될 수 있다. 이때, 베이스층(BS)은 합성수지 필름을 포함할 수 있다. 합성수지 필름은 열 경화성 수지를 포함할 수 있다. 특히, 합성수지 필름은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그 밖에, 베이스층(BS)은 유리, 금속, 또는 유/무기 복합재료 등을 포함할 수 있다.
제2 배리어층(BRL)은 베이스층(BS) 상에 배치될 수 있다. 제2 배리어층(BRL)은 무기물을 포함할 수 있다. 예를 들어, 제2 배리어층(BRL)은 실리콘 옥사이드, 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
버퍼층(BFL)은 제2 배리어층(BRL) 상에 배치될 수 있다. 버퍼층(BFL)은 제2 배리어층(BRL)과 반도체 패턴 및/또는 도전 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘 옥사이드 및 실리콘 나이트라이드 중 적어도 어느 하나를 포함할 수 있다. 또한, 버퍼층(BFL)은 단층 또는 다층구조로 이루어진 실리콘 옥시나이트라이층을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 이하, 버퍼층(BFL) 상에 직접 배치된 반도체 패턴은 제1 반도체 패턴으로 정의된다. 제1 반도체 패턴은 실리콘 반도체를 포함할 수 있다. 제1 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나, 이에 제한되지 않고, 제1 반도체 패턴은 비정질실리콘을 포함할 수도 있다.
도 5a에는 제1 반도체 패턴의 일부분을 도시한 것일 뿐 화소(PXij, 도 3 참조)의 다른 영역에 제1 반도체 패턴이 더 배치될 수 있다. 제1 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 제1 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.
제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 및 드레인(D1)이 제1 반도체 패턴으로부터 형성된다. 제1 트랜지스터(T1)의 소스(S1) 및 드레인(D1)은 액티브(A1)를 사이에 두고 서로 이격되어 형성된다.
버퍼층(BFL) 상에는 연결 신호 라인(SCL)이 배치될 수 있다. 연결 신호 라인(SCL)은 평면 상에서 제6 트랜지스터(T6, 도 3 참조)의 드레인(D6, 도 3 참조)에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 상에 배치되어, 제1 반도체 패턴 및 연결 신호 라인(SCL)을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 제1 트랜지스터(T1)의 게이트(G1)가 배치된다. 게이트(G1)는 금속 패턴의 일부일 수 있다. 제1 트랜지스터(T1)의 게이트(G1)는 제1 트랜지스터(T1)의 액티브(A1)에 중첩한다. 제1 반도체 패턴을 도핑하는 공정에서 제1 트랜지스터(T1)의 게이트(G1)는 마스크 역할을 할 수 있다.
제1 절연층(10) 상에 게이트(G1)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서, 제2 절연층(20)은 단층의 실리콘 나이트라이드층 일 수 있다.
제2 절연층(20) 상에 상부전극(UE)이 배치될 수 있다. 상부전극(UE)은 게이트(G1)와 중첩할 수 있다. 상부전극(UE)은 금속 패턴의 일부분이거나 도핑된 반도체 패턴의 일부분일 수 있다. 게이트(G1)의 일부분과 그에 중첩하는 상부전극(UE)은 커패시터(Cst, 도 3 참조)를 정의할 수 있다.
별도로 도시하지 않았으나, 커패시터(Cst, 도 3 참조)의 제1 전극(Cst1, 도 3 참조)과 제2 전극(Cst2, 도 3 참조)은 게이트(G1) 및 상부전극(UE)과 동일한 공정을 통해 형성될 수 있다. 이에 따라, 제1 절연층(10) 상에 제1 전극(Cst1)이 배치되고, 제1 전극(Cst1)은 게이트(G1)와 전기적으로 연결될 수 있다. 제1 전극(Cst1)은 게이트(G1)와 일체의 형상을 가질 수 있다.
제3 절연층(30)은 제2 절연층(20) 상에 배치되고, 상부전극(UE)을 커버할 수 있다. 본 실시예에서, 제3 절연층(30)은 교번하게 적층된 복수 개의 실리콘 옥사이드층들과 실리콘 나이트라이드층들을 포함할 수 있다. 별도로 도시하지 않았으나, 제2, 제5, 제6, 및 제7 트랜지스터(T2, T5, T6, T7, 도 3 참조) 각각의 소스(S2, S5, S6, S7, 도 3 참조), 드레인(D2, D5, D6, D7, 도 3 참조) 및 게이트(G2, G5, G6, G7, 도 3 참조)는 제1 트랜지스터(T1)의 소스(S1), 드레인(D1), 및 게이트(G1)와 각각 동일한 공정을 통해서 형성될 수 있다.
제3 절연층(30) 상에 반도체 패턴이 배치된다. 이하, 제3 절연층(30) 상에 직접 배치된 반도체 패턴은 제2 반도체 패턴으로 정의된다. 제2 반도체 패턴은 금속 산화물을 포함할 수 있다. 산화물 반도체는 결정질 또는 비정질 산화물 반도체를 포함할 수 있다.
예를 들어, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 혼합물을 포함할 수 있다. 산화물 반도체는 인듐-주석 산화물(ITO), 인듐-갈륨-아연 산화물(IGZO), 아연 산화물(ZnO), 인듐-아연 산화물(IZnO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-아연-주석 산화물(IZTO), 아연-주석 산화물(ZTO) 등을 포함할 수 있다.
도 5a에 도시된 것과 같이, 제3 트랜지스터(T3)의 소스(S3), 액티브(A3), 및 드레인(D3)은 제2 반도체 패턴으로부터 형성된다. 소스(S3) 및 드레인(D3)은 금속 산화물 반도체로부터 환원된 금속을 포함한다. 소스(S3) 및 드레인(D3)은 제2 반도체 패턴의 상면으로부터 소정의 두께를 갖고, 상기 환원된 금속을 포함하는 금속층을 포함할 수 있다.
도 5a에는 별도로 도시하지 않았으나, 제2 영역(A2)의 제3 절연층(30) 상에도 제2 반도체 패턴이 배치될 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치되고, 제2 반도체 패턴을 커버할 수 있다. 본 실시예에서, 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제4 절연층(40) 상에 제3 트랜지스터(T3)의 게이트(G3)가 배치된다. 게이트(G3)는 금속패턴의 일부일 수 있다. 제3 트랜지스터(T3)의 게이트(G3)는 제3 트랜지스터(T3)의 액티브(A3)에 중첩한다.
제5 절연층(50)은 제4 절연층(40) 상에 배치되며, 제3 트랜지스터(T3)의 게이트(G3)를 커버할 수 있다. 본 실시예에서, 제5 절연층(50)은 실리콘 옥사이드층 및 실리콘 나이트라이드층을 포함할 수 있다. 제5 절연층(50)은 교번하게 적층된 복수 개의 실리콘 옥사이드층들과 실리콘 나이트라이드층들을 포함할 수 있다.
별도로 도시하지 않았으나, 제4 트랜지스터(T4, 도 3 참조)의 소스(S4, 도 3 참조), 드레인(D4, 도 3 참조), 및 게이트(G4, 도 3 참조)는 제3 트랜지스터(T3)의 소스(S3), 드레인(D3), 및 게이트(G3)와 각각 동일한 공정을 통해서 형성될 수 있다.
제5 절연층(50) 상에 적어도 하나의 절연층이 더 배치된다. 본 실시예에서, 제6 절연층(60) 및 제7 절연층(70)이 제5 절연층(50) 상에 배치될 수 있다. 제6 절연층(60) 및 제7 절연층(70) 각각은 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제6 절연층(60) 및 제7 절연층(70) 각각은 단층의 폴리이미드계 수지층일 수 있다.
이에 제한되지 않고, 제6 절연층(60) 및 제7 절연층(70) 각각은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수도 있다.
제5 절연층(50) 상에 제1 연결전극(CNE1)이 배치될 수 있다. 제1 연결전극(CNE1)은 제1 내지 제5 절연층(10 내지 50)을 관통하는 제1 컨택홀(CH1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제6 절연층(60) 상에 제2 연결전극(CNE2)이 배치될 수도 있다. 제2 연결전극(CNE2)은 제6 절연층(60)을 관통하는 제2 컨택홀(CH-60)을 통해 제1 연결전극(CNE1)과 연결된다. 제7 절연층(70)은 제6 절연층(60) 상에 배치되며, 제2 연결전극(CNE2)을 커버할 수 있다.
발광 다이오드(OLED-A, OLED-B)는 제7 절연층(70) 상에 배치될 수 있다. 발광 다이오드(OLED-A, OLED-B)는 제1 전극(AE), 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제7 절연층(70) 상에 배치된다. 제1 전극(AE)은 제7 절연층(70)을 관통하는 제3 컨택홀(CH-70)을 통해 제2 연결전극(CNE2)에 연결된다. 제7 절연층(70) 상에 화소 정의막(PDL)이 배치된다.
본 실시예에 따르면, 화소 정의막(PDL)은 제1 영역(A1)의 차광 영역(BA) 및 제2 영역(A2)에 배치될 수 있다. 제1 영역(A1)에 배치된 화소 정의막(PDL)은 제1 전극(AE)의 적어도 일부를 노출시키는 제1 발광 개구부(OP-P1)가 정의될 수 있고, 제2 영역(A2)에 배치된 화소 정의막(PDL)은 제1 전극(AE)의 적어도 일부를 노출시키는 제2 발광 개구부(OP-P2)가 정의될 수 있다.
화소 정의막(PDL)의 제1 발광 개구부(OP-P1)는 제1 영역(A1)에서 발광 영역(LA)을 정의할 수 있고, 화소 정의막(PDL)의 제2 발광 개구부(OP-P2)는 제2 영역(A2)에서 발광 영역(LA)을 정의할 수 있다. 비발광 영역(NLA)은 발광 영역(LA)에 인접하며 발광 영역(LA)을 제외한 나머지 영역으로 정의될 수 있고, 비발광 영역(NLA)은 발광 영역(LA)을 에워 쌓을 수 있다.
본 실시예에서, 화소 정의막(PDL)은 광을 흡수하는 성질을 가질 수 있다. 예를 들어, 화소 정의막(PDL)은 블랙의 색상을 가질 수 있다. 화소 정의막(PDL)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
정공 제어층(HCL)은 발광 영역(LA)과 비발광 영역(NLA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PXij)에 공통으로 형성될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 제1 및 제2 발광 개구부(OP-P1, OP-P2)에 대응하는 영역에만 배치될 수 있다. 발광층(EML)은 복수 개의 화소들(PXij) 각각에 분리되어 형성될 수 있다.
본 실시예에서, 패터닝된 발광층(EML)을 예시적으로 도시하였으나, 발광층(EML)은 복수 개의 화소들(PXij)에 공통적으로 배치될 수 있다. 이때, 발광층(EML)은 백색 광 또는 청색 광을 생성할 수 있다. 또한, 발광층(EML)은 다층구조를 가질 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 전자 제어층(ECL) 및 제2 전극(CE)은 복수 개의 화소들(PXij)에 공통적으로 배치된다.
제1 영역(A1)에서, 발광 다이오드(OLED-A) 및 발광 다이오드(OLED-A)에 연결된 제1 내지 제7 트랜지스터들(T1 내지 T7, 도 3 참조)은 하나의 제1 화소(EP1M, 도 4 참조)를 구성할 수 있다.
제2 영역(A2)에서, 발광 다이오드(OLED-B) 및 발광 다이오드(OLED-B)에 연결된 제1 내지 제7 트랜지스터들(T1 내지 T7)은 하나의 제2 화소(EP2M, 도 4 참조)를 구성할 수 있다.
박막 봉지층(TFL)은 제2 전극(CE) 상에 배치될 수 있다. 박막 봉지층(TFL)은 복수 개의 화소들(PXij)에 공통적으로 배치된다. 본 실시예에서, 박막 봉지층(TFL)은 제2 전극(CE)을 직접 커버한다.
박막 봉지층(TFL)은 제1 무기층(81), 유기층(82), 및 제2 무기층(83)을 포함할 수 있다. 다만 이에 한정되지 않고, 박막 봉지층(TFL)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기층(81)은 제2 전극(CE)와 접촉할 수 있다. 제1 무기층(81)은 외부 수분이나 산소가 발광층(EML)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(81)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(81)은 증착 공정을 통해 형성될 수 있다.
유기층(82)은 제1 무기층(81) 상에 배치되어 제1 무기층(81)에 접촉할 수 있다. 유기층(82)은 제1 무기층(81) 상에 평탄면을 제공할 수 있다. 제1 무기층(81) 상면에 형성된 굴곡이나 제1 무기층(81) 상에 존재하는 파티클(particle) 등은 유기층(82)에 의해 커버되어, 제1 무기층(81)의 상면의 표면 상태가 유기층(82) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 유기층(82)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기층(83)은 유기층(82) 상에 배치되어 유기층(82)을 커버한다. 제2 무기층(83)은 제1 무기층(81) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(83)은 유기층(82)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(83)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(83)은 증착 공정을 통해 형성될 수 있다.
입력 센서(320)는 박막 봉지층(TFL) 상에 직접 형성될 수 있다. 입력 센서(320)는 복수의 도전 패턴들(MS1, MS2), 및 적어도 하나의 감지 절연층(91, 92, 93)을 포함할 수 있다. 일 실시예에 따르면, 감지 절연층(91, 92, 93)은 제1 감지 절연층(91), 제2 감지 절연층(92), 및 제3 감지 절연층(93)을 포함할 수 있다. 제1 감지 절연층(91), 제2 감지 절연층(92), 및 제3 감지 절연층(93) 각각은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다.
제1 감지 절연층(91)은 박막 봉지층(TFL) 상에 배치된다. 제1 도전 패턴들(MS1)은 제1 감지 절연층(91) 상에 배치되고, 제2 감지 절연층(92)에 의해 커버될 수 있다. 제2 도전 패턴들(MS2)은 제2 감지 절연층(92) 상에 배치되고, 제3 감지 절연층(93)에 의해 커버될 수 있다.
도전 패턴들(MS1, MS2) 각각은 도전성을 가진다. 도전 패턴들(MS1, MS2) 각각은 단일의 층으로 제공되거나, 복수의 층으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 본 발명에 따른 도전 패턴들(MS1, MS2) 중 적어도 어느 하나의 도전 패턴들은 평면상에서 메쉬 라인들로 제공될 수 있다.
도전 패턴들(MS1, MS2)을 구성하는 메쉬 라인들은 평면상에서 발광층(EML)과 이격될 수 있다. 따라서, 입력 센서(320)가 표시 패널(310) 상에 직접 형성되더라도, 표시 패널(310)의 화소들(PXij)에서 형성된 광이 입력 센서(320)의 간섭 없이 사용자에게 제공될 수 있다.
블랙 매트릭스(BM)는 제3 감지 절연층(93) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 도전 패턴들과 중첩하여 배치될 수 있다. 이에 따라, 블랙 매트릭스(BM)는 도전 패턴들에 의한 외부광 반사를 방지할 수 있다. 블랙 매트릭스(BM)를 구성하는 물질은 광을 흡수하는 물질이라면 특별히 한정되지 않는다. 블랙 매트릭스(BM)는 블랙 컬러를 갖는 층으로, 일 실시예에서, 블랙 매트릭스(BM)는 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
도 5a에는 블랙 매트릭스(BM)가 제3 감지 절연층(93) 상에 배치된 것을 도시하였으나, 이에 한정되지 않는다. 예를 들어, 입력 센서(320)의 제3 감지 절연층(93)은 생략될 수 있고, 블랙 매트릭스(BM)는 제2 감지 절연층(92) 상에 배치되어, 제2 도전 패턴들(MS2)을 커버할 수 있다.
블랙 매트릭스(BM)에는 복수의 개구부들이 정의될 수 있다. 복수의 개구부들은 제1 영역(A1)에 포함된 제1 차광 개구부(OP-BM1) 및 제2 영역(A2)에 포함된 제2 차광 개구부(OP-BM2)가 포함될 수 있다. 블랙 매트릭스(BM)의 제1 차광 개구부(OP-BM1)는 대응되는 화소 정의막(PDL)의 제1 발광 개구부(OP-P1)와 중첩할 수 있다. 블랙 매트릭스(BM)의 제2 차광 개구부(OP-BM2)는 대응되는 화소 정의막(PDL)의 제2 발광 개구부(OP-P2)와 중첩할 수 있다.
블랙 매트릭스(BM)의 제1 차광 개구부(OP-BM1) 및 제2 차광 개구부(OP-BM2)는 각각 화소 영역(PXA)을 정의할 수 있다. 화소 영역(PXA)은 발광 다이오드(OLED-A, OLED-B)에서 생성된 광이 외부로 방출되는 영역으로 정의될 수 있다. 화소 영역(PXA)의 면적이 클수록 이미지의 휘도가 증가될 수 있다. 비화소 영역(NPXA)은 화소 영역(PXA)에 인접하며 화소 영역(PXA)을 제외한 나머지 영역으로 정의될 수 있고, 비화소 영역(NPXA)은 화소 영역(PXA)을 에워 쌓을 수 있다.
제1 영역(A1)에서, 블랙 매트릭스(BM)의 제1 차광 개구부(OP-BM1)의 단면상에서의 폭은 대응되는 화소 정의막(PDL)의 제1 발광 개구부(OP-P1)의 폭보다 클 수 있다. 제2 영역(A2)에서, 블랙 매트릭스(BM)의 제2 차광 개구부(OP-BM2)의 단면상에서의 폭은 대응되는 화소 정의막(PDL)의 제2 발광 개구부(OP-P2)의 폭보다 클 수 있다.
즉, 평면상에서, 블랙 매트릭스(BM)의 제1 차광 개구부(OP-BM1)의 면적은 대응되는 화소 정의막(PDL)의 제1 발광 개구부(OP-P1)의 면적보다 클 수 있다. 또한, 평면상에서, 블랙 매트릭스(BM)의 제2 차광 개구부(OP-BM2)의 면적은 대응되는 화소 정의막(PDL)의 제2 발광 개구부(OP-P2)의 면적보다 클 수 있다.
컬러필터층들(CF1, CF2)은 제3 감지 절연층(93) 상에 배치되며, 블랙 매트릭스(BM)를 커버할 수 있다. 컬러필터층들(CF1, CF2)은 발광층(EML)에서 제공되는 광에 대응되는 광을 선택적으로 투과시킬 수 있다.
본 실시예에 따르면, 컬러필터층들(CF1, CF2)은 제1 영역(A1)에 중첩하는 제1 컬러필터층(CF1) 및 제2 영역(A2)에 중첩하는 제2 컬러필터층(CF2)을 포함할 수 있다.
본 발명에서, 제1 컬러필터층(CF1)은 단면상에서 제1 두께(TH1)를 가질 수 있다. 제2 컬러필터층(CF2)은 단면상에서 제2 두께(TH2)를 가질 수 있다. 본 명세서 상에서, 컬러필터층의 두께는 제3 감지 절연층(93)과 접촉된 컬러필터층의 일면으로부터 컬러필터층의 상기 일면과 대향되는 타면까지의 거리로 정의한다. 구체적으로, 컬러필터층들(CF1, CF2) 각각의 두께는, 컬러필터층 중 화소 영역(PXA)과 중첩하는 영역에서의 컬러필터층의 두께일 수 있다. 예를 들어, 상기 컬러필터층의 두께는 화소 영역(PXA)과 중첩하는 영역 내에서의 최소 두께에 해당할 수 있다.
본 발명에서, 제1 컬러필터층(CF1)의 제1 두께(TH1)는 제2 컬러필터층(CF2)의 제2 두께(TH2)보다 작을 수 있다. 제1 두께(TH1)는 제2 두께(TH2)의 60% 내지 90%의 값을 가질 수 있다.
본 발명에 따르면, 컬러필터층의 두께를 제1 및 제2 영역(A1, A2)에서 서로 다르게 설정함으로써, 표시 패널(310)에서 제공되는 광의 휘도 수명을 조절할 수 있다. 이때, 휘도 수명은 제조 후 처음 측정된 휘도 값의 90% 내지 97%의 범위 내의 휘도가 유지될 수 있는 시간을 의미한다.
휘도 수명은 전류 밀도에 반비례하므로, 발광 개구부들(OP-P1, OP-P2)의 면적 및 컬러필터층들(CF1, CF2)에서의 광 투과율에 의해 결정될 수 있다. 본 발명에서, 제1 영역(A1)의 투과 영역(BT, 도 4 참조)은 제품에 요구되는 카메라 성능에 따라 먼저 설정되므로, 차광 영역(BA)은 상기 기 설정된 투과 영역(BT)을 제외한 영역으로 설정될 수 있다. 즉, 제1 영역(A1)에서, 차광 영역(BA) 내의 발광 개구부들(OP-P1, OP-P2)의 면적을 증가시키는 데에는 한계가 존재한다.
따라서, 본 발명에 따르면, 제1 영역(A1)에 배치된 제1 컬러필터층(CF1)의 제1 두께(TH1)를 감소시킴으로써, 제1 발광 개구부(OP-P1)를 통해 제공된 광에 대한 투과율을 높일 수 있고, 이를 통해, 제1 발광 개구부(OP-P1)의 면적 증가 없이도 휘도 수명을 증가시킬 수 있다.
제1 및 제2 컬러필터층(CF1, CF2)의 두께 차이가 존재하지 않는 경우, 제1 영역(A1) 및 제2 영역(A2)에서의 휘도 수명이 상이한 문제가 발생될 수 있다. 본 발명에 따르면, 상대적으로 제2 영역(A2)보다 낮은 휘도 수명을 갖는 제1 영역(A1)에서의 휘도 수명을 증가시킴으로써, 제2 영역(A2)에서의 휘도 수명과 일치시킬 수 있고, 표시 품질이 향상된 전자 장치(1000, 도 1 참조)를 제공할 수 있다.
일 실시예에 따르면, 제1 두께(TH1) 및 제2 두께(TH2)의 차이는 0.3 마이크로미터 이상 1.5 마이크로미터 이하일 수 있다. 제1 두께(TH1) 및 제2 두께(TH2)의 차이가 0.3 마이크로미터 미만인 경우, 제1 컬러필터층(CF1) 및 제2 컬러필터층(CF2)의 광 투과율 차이가 충분하지 않음으로써, 제1 및 제2 영역(A1, A2)의 휘도 수명의 차이를 감소시키는 데에 충분하지 않을 수 있다. 이는, 제1 두께(TH1)가 제2 두께(TH2)의 90%를 초과하는 값을 가질 경우에도 유사하게 적용될 수 있다.
제1 두께(TH1) 및 제2 두께(TH2)의 차이가 1.5 마이크로미터 초과인 경우, 제1 두께(TH1)가 얇아짐으로써 제1 컬러필터층(CF1)의 기능이 원활하지 않을 수 있거나, 제2 두께(TH2)가 두꺼워짐으로써 제2 컬러필터층(CF2)의 증착 공정이 어려울 수 있다. 이는, 1 두께(TH1)가 제2 두께(TH2)의 60% 미만의 값을 가질 경우에도 유사하게 적용될 수 있다.
오버 코트층(OC)은 컬러필터층들(CF1, CF2) 및 블랙 매트릭스(BM) 상에 배치될 수 있다. 오버 코트층(OC)은 컬러필터층들(CF1, CF2)와 블랙 매트릭스(BM)의 형성 과정에서 생성된 요철을 감싸고 평탄면을 제공하는 층일 수 있다. 즉, 오버 코트층(OC)은 평탄화층일 수 있다. 도 2a에서 설명한 윈도우(100)는 접착층에 의해 평탄면을 제공하는 오버 코트층(OC) 상에 결합될 수 있다.
본 실시예에 따르면, 제1 영역(A1)의 차광 영역(BA)에는 차광층(BML)이 배치될 수 있다. 차광층(BML)은 제1 영역(A1) 중 차광 영역(BA)과 중첩하고, 투과 영역(BT)과 비중첩할 수 있다. 차광층(BML)은 제2 배리어층(BRL) 및 버퍼층(BFL) 사이에 배치될 수 있다.
차광층(BML)은 도 5b에서 후술할 제2 전극(CE)의 개구(CE-OP)를 형성할 때, 마스크 기능을 하는 패턴일 수 있다. 예를 들어, 베이스층(BS)의 배면으로부터 제2 전극(CE)을 향해 조사된 광은 도 5b에서 후술할 차광층(BML)의 개구(BML-OP)를 통과하여 제2 전극(CE)의 일부분에 도달될 수 있다. 즉, 차광층(BML)의 개구(BML-OP)를 통과한 광에 의해 제2 전극(CE)의 일부분이 제거될 수 있다. 상기 광은 레이저 빔일 수 있다. 이때, 차광층(BML)은 차광층(BML) 상에 배치된 구성들이 레이저 빔으로부터 손상되는 것을 방지할 수 있다.
또한, 차광층(BML)은 제2 배리어층(BRL) 상에 배치되어 외부 광에 의해 베이스층(BS) 및 제2 배리어층(BRL) 상에 배치된 도전 물질들이 전자 모듈(400, 도 2a 참조)로 시인되는 문제를 개선할 수 있다. 이에 따라, 전자 모듈(400)이 표시 영역(DA, 도 2a 참조) 내부에 배치되더라도, 베이스층(BS) 및 제2 배리어층(BRL) 상에 배치된 도전 물질들과의 간섭을 최소화 함에 따라, 전자 모듈(400)의 성능이 향상된 전자 장치(1000)를 제공할 수 있다.
도 5b를 참조하면, 제1 영역(A1)은 제1 화소(EP1M)가 포함된 차광 영역(BA) 및 차광 영역(BA)과 인접한 투과 영역(BT)을 포함할 수 있다. 투과 영역(BT)은 광 투과율을 향상 시키기 위해 도전 물질들이나 절연층들을 패터닝 하거나 미증착한 영역으로 정의될 수 있다.
본 실시예에서, 표시 패널(310, 도 5a 참조)에 포함된 차광층(BML), 제1 내지 제7 절연층들(10 내지 70) 중 제1 절연층(10), 제2 절연층(20), 제3 절연층(30), 제4 절연층(40), 제5 절연층(50), 및 제7 절연층(70)이 투과 영역(BT)에서 미증착 되거나, 증착 후 패터닝되어 제거된 형태로 제공될 수 있다. 이에 따라, 차광 영역(BA)과 중첩하는 차광층(BML), 제1 내지 제5 절연층(10 내지 50), 및 제7 절연층(70)은 투과 영역(BT)과 비 중첩할 수 있다.
이때, 차광층(BML)의 개구(BML-OP)를 정의하는 측면은 패터닝 되지 않는 버퍼층(BFL)에 의해 커버될 수 있다. 차광층(BML)의 개구(BML-OP)에 의해 노출된 배리어층(BRL) 또한 버퍼층(BFL)에 의해 커버될 수 있다.
또한, 제1 내지 제5 절연층들(10 내지 50)에는 패터닝 되어 형성된 측면들에 의해 투과 개구부(IL-OP)가 정의되며, 투과 개구부(IL-OP)를 정의하는 측면들은, 유기 절연층 중 패터닝 되지 않는 제6 절연층(60)에 의해 커버될 수 있다.
또한, 발광 다이오드(OLED-A)의 구성들 중 제2 전극(CE)도 투과 영역(BT)에서 미증착 되거나, 증착 후 패터닝되어 제거된 형태로 제공될 수 있다.
일 실시예에 따르면, 정공 제어층(HCL) 및 전자 제어층(ECL)은 패터닝되지 않고, 투과 영역(BT)과 중첩하여 배치될 수 있다. 이때, 제2 전극(CE)의 개구(CE-OP)를 정의하는 측면은 제1 감지 절연층(81)에 의해 커버될 수 있다.
또한, 블랙 매트릭스(BM) 및 제1 컬러필터층(CF1)은 투과 영역(BT)과 비 중첩할 수 있다. 이때, 오버 코트층(OC)은 투과 영역(BT)에서 제3 감지 절연층(93) 상에 배치되며, 제3 감지 절연층(93)과 접촉될 수 있다.
본 실시예에서, 투과 영역(BT)에는 베이스층 부분(BS-P), 제2 배리어층 부분(BRL-P), 버퍼층 부분(BFL-P), 제6 절연층 부분(60-P), 정공 제어층 부분(HCL-P), 전자 제어층 부분(ECL-P), 제1 무기층 부분(81-P), 유기층 부분(82-P), 제2 무기층 부분(83-P), 제1 감지 절연층 부분(91-P), 제2 감지 절연층 부분(92-P), 제3 감지 절연층 부분(93-P), 및 제3 감지 절연층 부분(93-P)을 커버하는 오버 코트층(OC)이 배치될 수 있다.
투과 영역(BT)에서 미증착되거나 증착 후 패터닝된 절연층들의 단차를 보상하기 위해, 박막 봉지층(TFL) 중 유기층(82)은 영역들마다 서로 다른 두께를 가질 수 있다. 예를 들어, 유기층(82) 중 투과 영역(BT)과 중첩하는 유기층의 두께는, 유기층(82) 중 제2 영역(A2) 및 차광 영역(BA)과 중첩하는 유기층의 최대 두께보다 클 수 있다.
본 발명에 따르면, 제1 영역(A1)은 제2 영역(A2)보다 광 투과율이 높은 영역이며, 제1 영역(A1) 중 투과 영역(BT)에서 가장 높은 광 투과율을 가질 수 있다.
본 실시예에 따르면, 블랙 매트릭스(BM) 중 투과 영역(BT)에 인접한 블랙 매트릭스의 상면(B-U)의 일부는 제1 컬러필터층(CF1)에 의해 커버될 수 있다. 블랙 매트릭스(BM) 중 투과 영역(BT)에 인접한 블랙 매트릭스의 상면의 나머지 일부는 제1 컬러필터층(CF1)으로부터 노출되어 오버 코트층(OC)에 의해 커버될 수 있다.
도 6a는 도 4의 III-III'를 따라 절단한 단면도이다. 도 6b는 도 4의 IV-IV'를 따라 절단한 단면도이다. 도 6a는 제1 영역(A1)에 포함된 제1 화소(EP1M)에 대한 단면도이고, 도 6b는 제2 영역(A2)에 포함된 제2 화소(EP2M)에 대한 단면도이다. 도 6a 및 도 6b 모두 도 5a에서 설명한 회로 소자층(DP-CL) 중 베이스층(BS), 배리어층(BRL), 차광층(BML), 버퍼층(BFL), 및 제1 내지 제6 절연층들(10 내지 60)의 구성을 생략하고 도시하였다. 또한, 제1 및 제2 화소들(EP1M, EP2M)의 구성들 중 트랜지스터들(T1 내지 T7, 도 3 및 도 5a 참조)을 생략하고 도시하였다. 도 1 내지 도 5b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 4에서 설명한 바와 같이, 제1 영역(A1)의 차광 영역(BA)에서, 제1 화소(EP1M)는 제1-1 서브 화소들(E11M), 제1-2 서브 화소들(E12M), 및 제1-3 서브 화소들(E13M)을 포함할 수 있다. 도 6a에서는, 제1-1 서브 화소들(E11M) 중 하나의 제1-1 서브 화소, 제1-2 서브 화소들(E12M) 중 하나의 제1-2 서브 화소, 및 제1-3 서브 화소들(E13M) 중 하나의 제1-3 서브 화소에 대한 단면을 도시하였다.
제1-1 서브 화소(E11M)에 포함된 제1 전극(AE-B)은 화소 정의막(PDL)에 정의된 제1-1 발광 개구부(OP-B1)에 의해 적어도 일부가 노출될 수 있다. 제1-2 서브 화소(E12M)에 포함된 제1 전극(AE-G)은 화소 정의막(PDL)에 정의된 제1-2 발광 개구부(OP-G1)에 의해 적어도 일부가 노출될 수 있다. 제1-3 서브 화소(E13M)에 포함된 제1 전극(AE-R)은 화소 정의막(PDL)에 정의된 제1-3 발광 개구부(OP-R1)에 의해 적어도 일부가 노출될 수 있다.
일 실시예에 따르면, 단면상에서, 제1-3 발광 개구부(OP-R1)의 폭은 제1-1 발광 개구부(OP-B1)의 폭보다 크고, 제1-2 발광 개구부(OP-G1)의 폭보다 작을 수 있다. 다만, 이에 한정되지 않고, 제1-1 내지 제1-3 발광 개구부들(OP-R1, OP-G1, OP-B1)의 폭은 제1 컬러필터층(CF1)의 재료 및 두께에 따라 가변될 수 있고, 어느 하나의 실시예로 한정되는 것은 아니다. 예를 들어, 제1-1 발광 개구부(OP-B1)의 폭 및 제1-3 발광 개구부(OP-R1)의 폭은 동일할 수 있다.
본 실시예에서, 제1 컬러필터층(CF1)은 제1-1 서브 컬러필터(CF1-B), 제1-2 서브 컬러필터(CF1-G), 및 제1-3 서브 컬러필터(CF1-R)를 포함할 수 있다.
제1-1 서브 컬러필터(CF1-B)는 제1-1 서브 화소(E11M)의 발광층(EML-B)과 중첩하여 배치될 수 있다. 일 실시예에 따르면, 제1-1 서브 컬러필터(CF1-B)는 청색 광을 제공하는 제1-1 서브 화소(E11M) 상에 배치되어 청색 광을 투과시킬 수 있다.
제1-2 서브 컬러필터(CF1-G)는 제1-2 서브 화소(E12M)의 발광층(EML-G)과 중첩하여 배치될 수 있다. 일 실시예에 따르면, 제1-2 서브 컬러필터(CF1-G)는 녹색 광을 제공하는 제1-2 서브 화소(E12M) 상에 배치되어 녹색 광을 투과시킬 수 있다.
제1-3 서브 컬러필터(CF1-R)는 제1-3 서브 화소(E13M)의 발광층(EML-R)과 중첩하여 배치될 수 있다. 일 실시예에 따르면, 제1-3 서브 컬러필터(CF1-R)는 적색 광을 제공하는 제1-3 서브 화소(E13M) 상에 배치되어 적색 광을 투과시킬 수 있다.
제1-1 서브 컬러필터(CF1-B)의 단면상에서의 두께는 제1-1 두께(T1-B)로 정의될 수 있다. 제1-2 서브 컬러필터(CF1-G)의 단면상에서의 두께는 제1-2 두께(T1-G)로 정의될 수 있다. 제1-3 서브 컬러필터(CF1-R)의 단면상에서의 두께는 제1-3 두께(T1-R)로 정의될 수 있다.
일 실시예에 따르면, 제1-2 두께(T1-G)는 제1-1 두께(T1-B) 및 제1-3 두께(T1-R)보다 클 수 있고, 제1-1 두께(T1-B)는 제1-3 두께(T1-R)보다 클 수 있다. 다만, 이에 한정되는 것은 아니며, 제1-1 내지 제1-3 컬러필터들(CF1-B, CF1-G, CF1-R)의 재료에 따라 제1-1 내지 제1-3 두께들(T1-B, T1-G, T1-R) 및 제1-1 내지 제1-3 두께들(T1-B, T1-G, T1-R) 간의 대소 관계는 가변될 수 있다. 예를 들어, 제1-1 두께(T1-B) 및 제1-3 두께(T1-R)는 유사할 수 있다.
도 6b를 참조하면, 제2 영역(A2)에는 제2 화소(EP2M)가 포함될 수 있다. 제2 화소(EP2M)는 도 4에서 설명한 바와 같이, 제2-1 서브 화소(E21M), 제2-2 서브 화소(E22M), 및 제2-3 서브 화소(E23M)를 포함할 수 있다.
제2-1 서브 화소(E21M)에 포함된 제1 전극(AE-B)은, 화소 정의막(PDL)에 정의된 제2-1 발광 개구부(OP-B2)에 의해 적어도 일부가 노출될 수 있다. 제2-2 서브 화소(E22M)에 포함된 제1 전극(AE-G)은, 화소 정의막(PDL)에 정의된 제2-2 발광 개구부(OP-G2)에 의해 적어도 일부가 노출될 수 있다. 제2-3 서브 화소(E23M)에 포함된 제1 전극(AE-R)은, 화소 정의막(PDL)에 정의된 제2-3 발광 개구부(OP-R2)에 의해 적어도 일부가 노출될 수 있다.
일 실시예에 따르면, 단면상에서, 제2-3 발광 개구부(OP-R2)의 폭은 제2-2 발광 개구부(OP-G2)의 폭보다 크고, 제2-1 발광 개구부(OP-B2)의 폭보다 작을 수 있다.
본 실시예에서, 제2 컬러필터층(CF2)은 제2-1 서브 컬러필터(CF2-B), 제2-2 서브 컬러필터(CF2-G), 및 제2-3 서브 컬러필터(CF2-R)를 포함할 수 있다.
제2-1 서브 컬러필터(CF2-B)는 제2-1 서브 화소(E21M)의 발광층(ECL-B)과 중첩하여 배치될 수 있다. 일 실시예에 따르면, 제2-1 서브 컬러필터(CF2-B)는 청색 광을 제공하는 제2-1 서브 화소(E21M) 상에 배치되어 청색 광을 투과시킬 수 있다.
제2-2 서브 컬러필터(CF2-G)는 제2-2 서브 화소(E22M)의 발광층(ECL-G)과 중첩하여 배치될 수 있다. 일 실시예에 따르면, 제2-2 서브 컬러필터(CF2-G)는 녹색 광을 제공하는 제2-2 서브 화소(E22M) 상에 배치되어 녹색 광을 투과시킬 수 있다.
제2-3 서브 컬러필터(CF2-R)는 제2-3 서브 화소(E23M)의 발광층(ECL-R)과 중첩하여 배치될 수 있다. 일 실시예에 따르면, 제2-3 서브 컬러필터(CF2-R)는 적색 광을 제공하는 제2-3 서브 화소(E23M) 상에 배치되어 적색 광을 투과시킬 수 있다.
제2-1 서브 컬러필터(CF2-B)의 단면상에서의 두께는 제2-1 두께(T2-B)로 정의될 수 있다. 제2-2 서브 컬러필터(CF2-G)의 단면상에서의 두게는 제2-2 두께(T2-G)로 정의될 수 있다. 제2-3 서브 컬러필터(CF2-R)의 단면상에서의 두게는 제2-3 두께(T2-R)로 정의될 수 있다.
일 실시예에 따르면, 제2-1 두께(T2-B)는 제2-3 두께(T2-R)보다 크고 제2-2 두께(T2-G)보다 작을 수 있다. 다만, 이에 한정되는 것은 아니며, 제2-1 내지 제2-3 컬러필터들(CF2-B, CF2-G, CF2-R)의 재료에 따라 제2-1 내지 제2-3 두께들(T2-B, T2-G, T2-R) 및 제2-1 내지 제2-3 두께들(T2-B, T2-G, T2-R) 간의 대소 관계는 가변될 수 있다. 예를 들어, 제2-1 두께(T2-B) 및 제2-3 두께(T2-R)는 유사할 수 있다.
본 발명에 따르면, 도 6a에 도시한 제1-1 서브 컬러필터(CF1-B)의 제1-1 두께(T1-B)는 도 6b에 도시한 제2-1 서브 컬러필터(CF2-B)의 제2-1 두께(T2-B)보다 작을 수 있다. 도 6a에 도시한 제1-2 서브 컬러필터(CF1-G)의 제1-2 두께(T1-G)는 도 6b에 도시한 제2-2 서브 컬러필터(CF2-G)의 제2-2 두께(T2-G)보다 작을 수 있다. 도 6a에 도시한 제1-3 서브 컬러필터(CF1-R)의 제1-3 두께(T1-R)는 도 6b에 도시한 제2-3 서브 컬러필터(CF2-R)의 제2-3 두께(T2-R)보다 작을 수 있다.
본 발명에서, 제1 케이스는, 제1 휘도에 대하여 제1 휘도 수명을 갖도록 설계된 제1 및 제2 컬러필터층들(CF1, CF2)로 정의될 수 있다. 제2 케이스는, 제1 케이스의 제1 휘도보다 높은 제2 휘도에 대하여 제1 휘도 수명보다 긴 제2 휘도 수명을 갖도록 설계된 제1 및 제2 컬러필터층들(CF1, CF2)로 정의될 수 있다.
제2 케이스에서의 제1 컬러필터층(CF1) 및 제2 컬러필터층(CF2)의 두께 차는 제1 케이스에서의 제1 컬러필터층(CF1) 및 제2 컬러필터층(CF2)의 두께 차보다 클 수 있다. 즉, 제1-1 두께(T1-R) 및 제2-1 두께(T2-R)의 차이, 제1-2 두께(T1-G) 및 제2-2 두께(T2-G)의 차이, 및 제1-3 두께(T1-B) 및 제2-3 두께(T2-B)의 차이 각각은 제1 케이스에서보다 제2 케이스에서 더 클 수 있다.
따라서, 제2 케이스는, 제1 케이스에 비해 차광 영역(BA)에서 증가된 휘도로 화면이 제공될 수 있고, 증가된 휘도에 대한 수명 또한 증가될 수 있다. 이를 통해, 제2 케이스의 제1 및 제2 컬러필터층들(CF1, CF2)을 포함하는 경우, 전자 모듈(400, 도 2a 참조)이 표시 영역(DA, 도 2a 참조) 내에 배치됨과 동시에 표시 품질이 향상된 전자 장치(1000, 도 1 참조)를 제공할 수 있다. 이에 대한 자세한 설명은, 도 7과 함께 후술한다.
일 실시예에 따르면, 제1 케이스에서, 제1-1 두께(T1-B) 및 제2-1 두께(T2-B)의 차이, 제1-2 두께(T1-G) 및 제2-2 두께(T2-G)의 차이, 및 제1-3 두께(T1-R) 및 제2-3 두께(T2-R)의 차이는 서로 유사한 값을 가질 수 있다.
본 명세서 상에서, 제1 및 제2 컬러필터들(CF1, CF2)의 두께 차이가 0.01 마이크로미터 이상 0.1 마이크로미터 이하인 경우, 상기 두께 차이는 공정 과정 중 발생된 오차에 해당하는 값으로 보아, 서로 유사한 값에 해당한 것으로 본다.
반면, 제2 케이스에서, 제1-1 두께(T1-B) 및 제2-1 두께(T2-B)의 차이와 제1-2 두께(T1-G) 및 제2-2 두께(T2-G)의 차이는 서로 유사한 값을 가질 수 있고, 제1-3 두께(T1-R) 및 제2-3 두께(T2-R)의 차이는 제1-1 두께(T1-B) 및 제2-1 두께(T2-B)의 차이와 제1-3 두께(T1-R) 및 제2-3 두께(T2-R)의 차이보다 클 수 있다.
도 7은 도 4의 QQ' 영역을 확대한 평면도이다. 도 7은 제1 영역(A1)의 차광 영역(BA)에 배치된 하나의 제1 화소(EP1M)를 확대하여 도시한 평면도이다. 표시 패널(310, 도 5a 참조)의 표시 소자층(DP-OLED, 도 5a 참조) 중 화소 정의막(PDL) 및 화소 정의막(PDL)에 정의된 제1 발광 개구부(OP-P1, 도 5a 참조)에 의해 노출된 제1 전극들(AE, 도 5a 참조)을 도시한 것이다. 즉, 제1 발광 개구부(OP-P1)에 의해 정의된 발광 영역(LA, 도 5a 참조)을 도시하였다.
도 7을 참조하면, 제1 화소(EP1M)는 두 개의 제1-1 서브 화소들(E11M), 네 개의 제1-2 서브 화소들(E12M), 및 두 개의 제1-3 서브 화소들(E13M)을 포함할 수 있다.
일 실시예에 따르면, 제1-1 서브 화소들(E11M)은 제1-2 서브 화소들(E12M)로부터 좌측으로 이격된 제1 좌측 화소(E11-L) 및 제1-2 서브 화소들(E12M)로부터 우측으로 이격된 제1 우측 화소(E11-R)를 포함할 수 있다.
제1-2 서브 화소들(E12M)은 제1 방향(DR1)으로 순차 배열된 제1 중앙 화소(E12-1), 제2 중앙 화소(E12-2), 제3 중앙 화소(E12-3), 및 제4 중앙 화소(E12-4)를 포함할 수 있다.
제1-3 서브 화소들(E13M)은 제1-2 서브 화소들(E12M)로부터 좌측으로 이격된 제2 좌측 화소(E13-L) 및 제1-2 서브 화소들(E12M)로부터 우측으로 이격된 제2 우측 화소(E13-R)를 포함할 수 있다.
일 실시예에 따르면, 제1-1 서브 화소들(E11M) 중 제1 좌측 화소(E11-L)는 제1 방향(DR1)으로 연장된 제1-1 장변(L-B1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장된 제1-1 단변(S-B1)을 포함할 수 있다. 제1-1 서브 화소들(E11M) 중 제1 우측 화소(E11-R)는 제1 방향(DR1)으로 연장된 제1-2 장변(L-B2) 및 제2 방향(DR2)으로 연장된 제1-2 단변(S-B2)을 포함할 수 있다.
제1-2 서브 화소들(E12M)의 제1 내지 제4 중앙 화소들(E12-1, E12-2, E12-3, E12-4) 각각은 제1 방향(DR1)으로 연장된 제2 단변(S-G) 및 제2 방향(DR2)으로 연장된 제2 장변(L-G)을 포함하는 직사각의 형상을 가질 수 있다.
제1-3 서브 화소들(E13M) 중 제2 좌측 화소(E13-L)는 제1 방향(DR1)으로 연장된 제3-1 장변(L-R1) 및 제2 방향(DR2)으로 연장된 제3-1 단변(S-R1)을 포함할 수 있다. 제1-3 서브 화소들(E13M) 중 제2 우측 화소(E13-R)는 제1 방향(DR1)으로 연장된 제3-2 장변(L-R2) 및 제2 방향(DR2)으로 연장된 제3-2 단변(S-R2)을 포함할 수 있다.
일 실시예에 따르면, 제1-1 서브 화소들(E11M) 중 제1 좌측 화소(E11-L)의 제1-1 단변(S-B1)은, 제3-1 서브 화소들(E13M) 중 제2 좌측 화소(E13-L)의 제3-1 단변(S-R1)과 마주할 수 있다. 이때, 제1-1 단변(S-B1) 및 제3-1 단변(S-R1)은 서로 동일한 폭을 가질 수 있다. 다만, 이에 한정되지 않고, 제1-1 단변(S-B1)은 제3-1 단변(S-R1)보다 긴 폭을 가질 수 있다.
제1-1 서브 화소들(E11M) 중 제1 우측 화소(E11-R)의 제1-2 단변(S-B2)은, 제3-1 서브 화소들(E13M) 중 제2 우측 화소(E13-R)의 제3-2 단변(S-R2)과 마주할 수 있다. 이때, 제1-2 단변(S-B2) 및 제3-2 단변(S-R2)은 서로 동일한 폭을 가질 수 있다. 다만, 이에 한정되지 않고, 제1-2 단변(S-B2)은 제3-2 단변(S-R2)보다 긴 폭을 가질 수 있다.
제1-1 서브 화소들(E11M) 중 제1 좌측 화소(E11-L)의 제1-1 장변(L-B1)은, 제1-2 서브 화소들(E12M) 중 제3 중앙 화소(E12-1)의 제2 단변(S-G) 및 제4 중앙 화소(E12-2)의 제2 단변(S-G)과 마주할 수 있다.
제1-1 서브 화소들(E11M) 중 제1 우측 화소(E11-R)의 제1-2 장변(L-B2)은, 제1-2 서브 화소들(E12M) 중 제1 중앙 화소(E12-3)의 제2 단변(S-G) 및 제2 중앙 화소(E12-4)의 제2 단변(S-G)과 마주할 수 있다.
제1-3 서브 화소들(E13M) 중 제2 좌측 화소(E13-L)의 제3-1 장변(L-R1)은, 제1-2 서브 화소들(E12M) 중 제1 중앙 화소(E12-1)의 제2 단변(S-G) 및 제2 중앙 화소(E12-2)의 제2 단변(S-G)의 일부와 마주할 수 있다.
제1-3 서브 화소들(E13M) 중 제2 우측 화소(E13-R)의 제3-2 장변(L-R2)은, 제1-2 서브 화소들(E12M) 중 제3 중앙 화소(E12-3)의 제2 단변(S-G)의 일부 및 제4 중앙 화소(E12-4)의 제2 단변(S-G)과 마주할 수 있다.
이때, 제1 좌측 화소(E11-L)의 제1-1 장변(L-B1) 및 제1 우측 화소(E11-R)의 제1-2 장변(L-B2) 각각은 제2 좌측 화소(E13-L)의 제3-1 장변(L-R1) 및 제2 우측 화소(E13-R)의 제3-2 장변(L-R2)보다 긴 폭을 가질 수 있다.
제1-1 서브 화소들(E11M) 중 제1 우측 화소(E11-R)는, 투과 영역(BT)과 인접하고, 제1 방향(DR1)으로 연장되며 서로 제5 방향(DR5)으로 이격된 복수의 우측 변들(BR1, BR2, BR3), 투과 영역(BT)과 인접하며 제1-2 장변(L-B2)으로부터 제2 방향(DR2)으로 연장된 제1 상측 변(U1), 및 제5 방향(DR5)으로 연장된 복수의 제1 연결 변들(C11, C12)을 포함할 수 있다. 제1 연결 변들(C11, C12)은 우측 변들(BR1, BR2, BR3) 중 인접한 우측 변들 사이를 연결할 수 있다.
일 실시예에 따르면, 제1 우측 화소(E11-R)는 우측 변들(BR1, BR2, BR3) 및 이들을 연결하는 제1 연결 변들(C11, C12)에 의해 정의된 단차 영역을 포함하며, 단차 영역은 계단 형상과 유사한 형상을 가질 수 있다. 제1 우측 화소(E11-R)는 복수의 단차 영역들을 포함할 수 있고, 단차 영역들은 투과 영역(BT)과 인접한 부분에 형성될 수 있다.
제1-3 서브 화소들(E13M) 중 제2 좌측 화소(E13-L)는, 투과 영역(BT)과 인접하고, 제1 방향(DR1)으로 연장되며 서로 제4 방향(DR4)으로 이격된 복수의 좌측 변들(RL1, RL2, RL3), 투과 영역(BT)과 인접하며 제3-1 장변(L-R1)으로부터 제2 방향(DR2)으로 연장된 제2 상측 변(U2), 및 제4 방향(DR4)으로 연장된 복수의 제2 연결 변들(C21, C22)을 포함할 수 있다. 제2 연결 변들(C21, C22)은 좌측 변들(RL1, RL2, RL3) 중 인접한 좌측 변들 사이를 연결할 수 있다.
일 실시예에 따르면, 제2 좌측 화소(E13-L)는 좌측 변들(RL1, RL2, RL3) 및 이들을 연결하는 제2 연결 변들(C21, C22)에 의해 정의된 단차 영역을 포함하며, 단차 영역은 계단 형상과 유사한 형상을 가질 수 있다. 제2 좌측 화소(E13-L)는 복수의 단차 영역들을 포함할 수 있고, 단차 영역들은 투과 영역(BT)과 인접한 부분에 형성될 수 있다.
도 7은 제1 우측 화소(E11-R) 및 제3 좌측 화소(E31-L)의 단차 영역의 형상을 예시적으로 도시한 것으로, 이에 한정되지 않고, 투과 영역(BT)의 설계에 맞게 변경될 수 있다.
제1-1 서브 화소들(E11M) 중 제1 좌측 화소(E11-L)는, 투과 영역(BT)과 인접한 제1 방향(DR1)으로 연장된 제1 하측 변(L1), 제1-1 장변(L-B1)으로부터 제2 방향(DR2)으로 연장된 제2 하측 변(L2) 및 제5 방향(DR5)으로 연장되며 제1 하측 변(L1) 및 제2 하측 변(L2)을 연결하는 제3 연결 변(C3)을 포함할 수 있다.
제1 좌측 화소(E11-L)는 제1 및 제2 방향(DR1, DR2)으로 연장된 변들을 갖는 직사각 형상에서 좌측 하단의 일부가 제거된 오각 형상을 가질 수 있다.
제1-3 서브 화소들(E13M) 중 제3 우측 화소(E13-R)는, 투과 영역(BT)과 인접한 제1 방향(DR1)으로 연장된 제3 하측 변(L3), 제3-2 장변(L-R2)으로부터 제2 방향(DR2)으로 연장된 제4 하측 변(L4), 및 제5 방향(DR5)으로 연장되며 제3 하측 변(L3) 및 제4 하측 변(L4)을 연결하는 제4 연결 변(C4)을 포함할 수 있다.
제3 우측 화소(E13-R)는 제1 및 제2 방향(DR1, DR2)으로 연장된 변들을 갖는 직사각 형상에서 우측 하단의 일부가 제거된 오각 형상을 가질 수 있다.
일 실시예에 따르면, 제1 우측 화소(E11-R)의 제1 상측 변(U1), 제1 중앙 화소(E12-1)의 제2 장변(L-G) 중 투과 영역(BT)에 인접한 장변, 및 제3 좌측 화소(E13-L)의 제2 상측 변(U2)은 제2 방향(DR2)을 기준으로 일렬로 정렬될 수 있다. 또한, 제1 좌측 화소(E11-L)의 제2 하측 변(L2), 제4 중앙 화소(E12-4)의 제2 장변(L-G) 중 투과 영역(BT)에 인접한 장변, 및 제3 우측 화소(E13-R)의 제4 하측 변(L4)은 제2 방향(DR2)을 기준으로 일렬로 정렬될 수 있다.
다만, 이에 한정되는 것은 아니며, 예를 들어, 제1 우측 화소(E11-R)의 제1 상측 변(U1) 및 제3 좌측 화소(E13-L)의 제2 상측 변(U2)은 제1 중앙 화소(E12-1) 의 제2 단변(S-G)과 중첩하게 배치될 수 있다. 제1 좌측 화소(E11-L)의 제2 하측 변(L2) 및 제3 우측 화소(E13-R)의 제4 하측 변(L4)은 제4 중앙 화소(E12-4)의 제2 단변(S-G)과 중첩하게 배치될 수 있다.
도 6b에서 설명한 제2 케이스에서, 제1-1 서브 화소들(E11M) 중 제1 좌측 화소(E11-L)의 제1-1 단변(S-B1) 및 제1-1 장변(L-B1)과 제1-1 서브 화소들(E11M) 중 제1 우측 화소(E11-R)의 제1-2 단변(S-B2) 및 제1-2 장변(L-B2)은 제1 케이스에 비해 큰 폭을 가질 수 있다.
제2 케이스에서, 제1-2 서브 화소들(E12M) 각각의 제2 단변(S-G) 및 제2 장변(L-G)은 제1 케이스에 비해 큰 폭을 가질 수 있다.
제2 케이스에서, 제1-3 서브 화소들(E13M) 중 제3 좌측 화소(E13-L)의 제3-1 단변(S-R1) 및 제3-1 장변(L-R1)과 제1-3 서브 화소들(E13M) 중 제3 우측 화소(E13-R)의 제3-2 단변(S-R2) 및 제3-2 장변(L-R2)은 제1 케이스에 비해 큰 폭을 가질 수 있다.
제2 케이스에서의 제1-1 내지 제1-3 서브 화소들(E11M, E12M, E13M)의 일 변의 폭과 제1 케이스에서의 대응되는 서브 화소의 일 변의 폭 차이는 0.2 마이크로미터 이상 15 마이크로미터 이하일 수 있다. 즉, 제2 케이스에서, 제1-1 내지 제1-3 서브 화소들(E11M, E12M, E13M) 각각의 제1 발광 개구부(OP-P1)의 면적은 제1 케이스보다 클 수 있다.
이때, 제2 케이스에서, 제1-1 내지 제1-3 서브 화소들(E11M, E12M, E13M) 간의 거리는 제1 케이스에 비해 짧을 수 있다. 즉, 서브 화소들 사이에 배치된 화소 정의막(PDL)의 폭은 감소할 수 있다.
즉, 제2 케이스는 제1 케이스보다 제1 및 제2 컬러필터층들(CF1, CF2)의 두께 차이가 크고, 차광 영역(BA)에 배치된 화소 정의막(PDL)의 제1 발광 개구부들(OP-P1)의 면적이 크다. 이를 통해, 제2 케이스가 적용된 전자 장치(1000, 도 1 참조)는, 제1 케이스보다 차광 영역(BA)에서 높은 휘도를 갖는 광을 제공할 수 있고, 제1 케이스보다 높은 휘도를 갖는 광에 대한 수명이 증가될 수 있다.
따라서, 본 발명에 따른 전자 장치(1000)는, 컬러필터층들(CF1, CF2)의 두께 제어와 제1 발광 개구부들(OP-P1)의 면적 제어를 동시에 진행함으로써, 전자 모듈(400)의 성능 향상뿐만 아니라 표시 모듈(300)에서 제공하는 화면의 표시 품질 또한 향상시킬 수 있다.
도 8a는 본 발명의 일 실시예에 따른 표시 영역의 평면도이다. 도 8b는 본 발명의 일 실시예에 따른 표시 영역의 평면도이다. 도 8a 및 도 8b 각각은 도 2a의 PP' 영역을 확대한 평면을 도시한 것이다.
도 8a를 참조하면, 제1 영역(A1-1)에 포함된 제1 화소(EP1M-1)는 도 4에 도시된 제1 화소(EP1M)의 형상 및 배치와 상이할 수 있다. 본 실시예에서, 제1 영역(A1-1)에 배치된 제1 화소(EP1M-1)는 하나의 제1-1 서브 화소(E11M-1), 하나의 제1-2 서브 화소(E12M-1), 및 하나의 제1-3 서브 화소(E13M-1)를 포함할 수 있다.
제1-1 서브 화소(E11M-1)는 제1 방향(DR1)으로 연장된 장변 및 제2 방향(DR2)으로 연장된 단변을 포함하는 직사각 형상을 가질 수 있다. 제1-2 및 제1-3 서브 화소들(E12M-1, E13M-1) 각각은 제1 방향(DR1)으로 연장된 단변 및 제2 방향(DR2)으로 연장된 장변을 포함하는 직사각 형상을 가질 수 있다.
일 실시예에 따르면, 제1-2 서브 화소(E12M-1) 및 제1-3 서브 화소(E13M-1)는 제1 방향(DR1)으로 이격 배열될 수 있다. 제1-1 서브 화소(E11M-1)는 제1-2 서브 화소(E12M-1) 및 제1-3 서브 화소(E13M-1) 각각으로부터 제2 방향(DR2)으로 이격하여 배치될 수 있다. 이때, 제1-1 서브 화소(E11M-1)의 장변은 제1-2 서브 화소(E12M-1)의 단변 및 제1-3 서브 화소(E13M-1)의 단변과 마주할 수 있다.
도 8b를 참조하면, 제2 영역(A2-2)에 포함된 제2 화소(EP2M-2)는 도 4 및 도 8a에 도시된 제2 화소(EP2M)의 형상과 상이할 수 있다. 이때, 제2 화소(E12M-2)의 제2-1 내지 제2-3 서브 화소들(E21M-2, E22M-2, E23M-2)의 배치 관계는 동일하게 펜-타일™ 구조일 수 있다.
예를 들어, 제2-1 서브 화소(E21M-2)는 제4 방향(DR4) 및 제5 방향(DR5)으로 정의된 정사각 형상을 가질 수 있다. 제2-1 서브 화소(E21M-2)는 제1 영역(A1)에 배치된 서브 화소들(E11M, E12M, E13M) 중 동일 색을 제공하는 제1-1 서브 화소들(E11M)을 기준으로 마름모 형상을 가질 수 있다.
제2-2 서브 화소(E22M-2)는 제4 방향(DR4) 및 제5 방향(DR5)으로 정의된 직사각 형상을 가질 수 있다. 제2-2 서브 화소(E21M-2)는 제1 영역(A1)에 배치된 서브 화소들(E11M, E12M, E13M) 중 동일 색을 제공하는 제1-2 서브 화소들(E11M)을 기준으로 마름모 형상을 가질 수 있다.
제2-3 서브 화소(E23M-2)는 제4 방향(DR4) 및 제5 방향(DR5)으로 정의된 정사각 형상을 가질 수 있다. 제2-3 서브 화소(E23M-2)는 제1 영역(A1)에 배치된 서브 화소들(E11M, E12M, E13M) 중 동일 색을 제공하는 제1-3 서브 화소들(E12M)을 기준으로 마름모 형상을 가질 수 있다.
제2 화소(EP2M-2)의 서브 화소들(E21M-2, E22M-2, E23M-2) 각각의 발광 면적은, 제2-2 서브 화소(E22M-2), 제2-3 서브 화소(E23M-2), 제2-1 서브 화소(E21M-2) 순으로 갈수록 넓어질 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1000: 전자 장치
300: 표시 모듈
310: 표시 패널
320: 입력 센서
400: 전자 모듈
A1: 제1 영역
A2: 제2 영역
BA: 차광 영역
BT: 투과 영역
EP1M: 제1 화소
EP2M: 제2 화소
CF1: 제1 컬러필터층,
CF2: 제2 컬러필터층
CF1-B, CF1-G, CF1-R: 제1-1 내지 제1-3 서브 컬러필터들
CF2-B, CF2-G, CF2-R: 제2-1 내지 제2-3 서브 컬러필터들
BM: 블랙 매트릭스

Claims (20)

  1. 제1 화소가 배치된 차광 영역 및 투과 영역을 포함하는 제1 영역 및 상기 제1 영역과 인접하고 제2 화소가 배치된 제2 영역을 포함하는 표시 패널;
    적어도 하나의 절연층 및 도전층을 포함하고, 상기 표시 패널 상에 배치되는 입력 센서;
    상기 절연층 상에 배치되는 블랙 매트릭스;
    상기 절연층 상에 배치되며, 상기 제1 화소와 중첩하는 제1 컬러필터층; 및
    상기 절연층 상에 배치되며, 상기 제2 화소와 중첩하는 제2 컬러필터층을 포함하고,
    상기 제1 컬러필터층의 두께는, 상기 제2 컬러필터층의 두께보다 얇은 전자 장치.
  2. 제1 항에 있어서,
    상기 제1 컬러필터층의 두께는 상기 제2 컬러필터층의 두께의 60% 이상 90% 이하인 전자 장치.
  3. 제1 항에 있어서,
    상기 제1 컬러필터층의 두께와 상기 제2 컬러필터층의 두께 차이는 0.3 마이크로미터 이상 1.5 마이크로미터 이하인 전자 장치.
  4. 제1 항에 있어서,
    상기 제1 화소 및 상기 제2 화소 각각은, 서로 다른 색의 광을 제공하는 제1 내지 제3 서브 화소들을 포함하고,
    상기 제1 컬러필터층 및 상기 제2 컬러필터층 각각은, 제1 내지 제3 서브 컬러필터들을 포함하고,
    상기 제1 내지 제3 서브 컬러필터들은, 상기 제1 내지 제3 서브 화소들에 각각 중첩하는 전자 장치.
  5. 제4 항에 있어서,
    상기 제1 내지 제3 서브 컬러필터들의 두께는 서로 상이한 전자 장치.
  6. 제4 항에 있어서,
    상기 제1 컬러필터층의 상기 제1 서브 컬러필터와 상기 제2 컬러필터층의 상기 제1 서브 컬러필터의 두께 차이는, 상기 제1 컬러필터층의 상기 제2 서브 컬러필터와 상기 제2 컬러필터층의 상기 제2 서브 컬러필터의 두께 차이와 유사한 전자 장치.
  7. 제6 항에 있어서,
    상기 제1 컬러필터층의 상기 제3 서브 컬러필터와 상기 제2 컬러필터층의 상기 제3 서브 컬러필터의 두께 차이는, 상기 제1 컬러필터층의 상기 제1 서브 컬러필터와 상기 제2 컬러필터층의 상기 제1 서브 컬러필터의 두께 차이보다 큰 전자 장치.
  8. 제4 항에 있어서,
    상기 제1 화소의 상기 제1 내지 제3 서브 화소들의 배열 형태는, 상기 제2 화소의 상기 제1 내지 제3 서브 화소들의 배열 형태와 상이한 전자 장치.
  9. 제8 항에 있어서,
    상기 제1 화소는,
    두 개의 상기 제1 서브 화소들, 네 개의 상기 제2 서브 화소들, 및 두 개의 상기 제3 서브 화소들을 포함하고,
    상기 네 개의 제2 서브 화소들은 제1 방향으로 이격 배열되고,
    상기 제1 서브 화소들 중 어느 하나의 제1 서브 화소와 상기 제3 서브 화소들 중 어느 하나의 제3 서브 화소는 상기 1 서브 화소들을 사이에 두고 상기 제1 방향과 교차하는 제2 방향을 따라 이격 배열되고,
    상기 제1 서브 화소들 중 다른 하나의 제1 서브 화소는 상기 어느 하나의 제3 서브 화소와 상기 제1 방향으로 이격 배열되고,
    상기 제3 서브 화소들 중 다른 하나의 제3 서브 화소는 상기 어느 하나의 제1 서브 화소와 상기 제1 방향으로 이격 배열된 전자 장치.
  10. 제9 항에 있어서,
    상기 제1 화소의 상기 제2 서브 화소들 각각은, 상기 제1 방향으로 연장된 단변 및 상기 제2 방향으로 연장된 장변을 포함하고,
    상기 제1 화소의 상기 제1 서브 화소들 및 상기 제3 서브 화소들 각각은, 상기 제1 방향으로 연장된 장변 및 상기 제2 방향으로 연장된 단변을 포함하며,
    상기 제1 서브 화소들 각각의 상기 단변은, 상기 제3 서브 화소들 각각의 상기 단변과 마주하고,
    상기 제1 서브 화소들 각각의 상기 장변 및 상기 제3 서브 화소들 각각의 상기 장변은, 상기 제2 서브 화소들 중 서로 인접한 두 개의 제2 서브 화소들의 단변들과 마주하는 전자 장치.
  11. 제9 항에 있어서,
    상기 제1 화소의 상기 제1 서브 화소들 중 어느 하나는, 상기 제1 방향으로 연장된 복수의 우측 변들 및 상기 우측 변들 중 인접한 우측 변들 사이를 연결하며 상기 제1 방향 및 상기 제2 방향 각각의 사선 방향으로 연장된 제1 연결 변들을 포함하는 전자 장치.
  12. 제11 항에 있어서,
    상기 제1 화소의 상기 제3 서브 화소들 중 어느 하나는, 상기 제1 방향으로 연장된 복수의 좌측 변들 및 상기 좌측 변들 중 인접한 좌측 변들 사이를 연결하며 상기 사선 방향과 교차하는 방향으로 연장된 제2 연결 변들을 포함하는 전자 장치.
  13. 제9 항에 있어서,
    상기 제2 화소는,
    상기 제2 방향으로 이격된 두 개의 상기 제2 서브 화소들 및 상기 제2 방향으로 이격하여 배열된 상기 제1 서브 화소 및 상기 제3 서브 화소를 포함하는 전자 장치.
  14. 제4 항에 있어서,
    상기 제1 화소의 상기 제2 및 제3 서브 화소들은 제1 방향으로 이격 배열되고, 상기 제1 서브 화소는 상기 제2 및 제3 서브 화소들과 상기 제1 방향과 교차하는 제2 방향으로 이격 배열되고,
    상기 제1 화소의 상기 제2 및 제3 서브 화소들 각각은 상기 제1 방향으로 연장된 단변 및 상기 제2 방향으로 연장된 장변을 포함하고, 상기 제1 서브 화소는 상기 제1 방향으로 연장된 장변 및 상기 제2 방향으로 연장된 단변을 포함하며,
    상기 제1 서브 화소의 상기 장변은, 상기 제2 및 제3 서브 화소들 각각의 상기 단변과 중첩하는 전자 장치.
  15. 제1 항에 있어서,
    상기 제2 화소의 형상은 원형 및 사각형 중 어느 하나인 전자 장치.
  16. 제1 항에 있어서,
    상기 제1 및 제2 화소 각각은,
    트랜지스터들 및 상기 트랜지스터들 중 적어도 어느 하나와 연결된 발광 다이오드를 포함하고,
    상기 표시 패널은,
    베이스층, 상기 베이스층 상에 배치된 버퍼층, 상기 버퍼층 및 상기 트랜지스터들 사이에 배치된 차광층을 더 포함하고,
    상기 차광층은, 상기 제1 영역의 상기 차광 영역과 중첩하고, 상기 투과 영역과 비 중첩한 전자 장치
  17. 제16 항에 있어서,
    상기 표시 패널은,
    상기 차광층 상에 배치된 무기 절연층들 및 상기 무기 절연층들 상에 배치된 유기 절연층을 더 포함하고,
    상기 무기 절연층들은, 상기 투과 영역과 중첩하고 상기 버퍼층의 적어도 일부를 노출시키는 투과 개구부를 정의하고,
    상기 유기 절연층은, 상기 투과 개구부에 배치되어 상기 노출된 버퍼층을 커버하는 전자 장치.
  18. 제1 항에 있어서,
    상기 제1 및 제2 컬러필터층 및 블랙 매트릭스 각각은,
    상기 제1 영역의 상기 차광 영역 및 상기 제2 영역에 중첩하고, 상기 제1 영역의 상기 투과 영역에 비 중첩하는 전자 장치.
  19. 제1 항에 있어서,
    상기 표시 패널은,
    상기 제1 및 제2 컬러필터층 상에 배치된 오버 코트층을 더 포함하고,
    상기 블랙 매트릭스의 상면의 적어도 일부는 상기 제1 및 제2 컬러필터층에 의해 커버되고,
    상기 투과 영역에 인접한 상기 블랙 매트릭스의 상면의 일부는, 상기 제1 컬러필터층에 의해 커버되고, 상기 상면의 나머지 일부는 상기 오버 코트층에 의해 커버되는 전자 장치.
  20. 제1 항에 있어서,
    상기 제1 영역과 중첩하고, 상기 표시 패널의 하부에 배치되는 전자 모듈을 더 포함하고,
    상기 전자 모듈은,
    발광 모듈, 수광 모듈, 및 카메라 모듈 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 전자 장치.
KR1020210113486A 2021-08-26 2021-08-26 전자 장치 KR20230033085A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210113486A KR20230033085A (ko) 2021-08-26 2021-08-26 전자 장치
US17/829,901 US20230062159A1 (en) 2021-08-26 2022-06-01 Electronic device
CN202222260646.6U CN218831193U (zh) 2021-08-26 2022-08-26 电子装置
CN202211033736.XA CN115734649A (zh) 2021-08-26 2022-08-26 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210113486A KR20230033085A (ko) 2021-08-26 2021-08-26 전자 장치

Publications (1)

Publication Number Publication Date
KR20230033085A true KR20230033085A (ko) 2023-03-08

Family

ID=85286362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210113486A KR20230033085A (ko) 2021-08-26 2021-08-26 전자 장치

Country Status (3)

Country Link
US (1) US20230062159A1 (ko)
KR (1) KR20230033085A (ko)
CN (2) CN115734649A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084199A (zh) * 2021-03-10 2022-09-20 三星显示有限公司 电子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381216B (zh) * 2009-03-20 2013-01-01 Au Optronics Corp 顯示面板、光電裝置及其製造方法
CN110137213A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构及其显示方法、显示基板
KR101992916B1 (ko) * 2016-09-30 2019-06-25 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
TWI628639B (zh) * 2017-12-28 2018-07-01 友達光電股份有限公司 顯示面板
CN109037287A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 子像素排列结构、掩膜装置、显示面板及显示装置
KR102645189B1 (ko) * 2018-11-20 2024-03-08 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
CN115734649A (zh) 2023-03-03
US20230062159A1 (en) 2023-03-02
CN218831193U (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN109388292B (zh) 显示装置
US10355237B2 (en) Electronic device and display module provided therein
US11934599B2 (en) Display device
KR20210012086A (ko) 표시 장치
CN218831193U (zh) 电子装置
KR20220117384A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
KR20220083916A (ko) 표시 장치
CN218831212U (zh) 显示装置
KR102505333B1 (ko) 전자장치 및 이에 구비된 표시모듈
KR20240095554A (ko) 표시 장치
CN114899202A (zh) 一种显示面板和显示装置
KR20230010889A (ko) 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널 제조 방법
KR20220127716A (ko) 전자 장치
KR20220147194A (ko) 표시 장치
KR20220097681A (ko) 표시장치
US20220293689A1 (en) Electronic device
CN220402269U (zh) 显示设备
CN218831233U (zh) 显示装置
US11871623B2 (en) Display device and method of manufacturing the same
US11822169B2 (en) Display device
KR20230166165A (ko) 전자 장치
KR20230020051A (ko) 표시 장치
KR20220091648A (ko) 표시 장치
KR20240055916A (ko) 표시 장치
KR20240059824A (ko) 표시장치 및 이를 포함하는 전자장치

Legal Events

Date Code Title Description
A201 Request for examination