KR20230032233A - 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자 - Google Patents

기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자 Download PDF

Info

Publication number
KR20230032233A
KR20230032233A KR1020210114826A KR20210114826A KR20230032233A KR 20230032233 A KR20230032233 A KR 20230032233A KR 1020210114826 A KR1020210114826 A KR 1020210114826A KR 20210114826 A KR20210114826 A KR 20210114826A KR 20230032233 A KR20230032233 A KR 20230032233A
Authority
KR
South Korea
Prior art keywords
functionalized
layer
memory device
boron nitride
hexagonal boron
Prior art date
Application number
KR1020210114826A
Other languages
English (en)
Other versions
KR102611057B1 (ko
Inventor
박하민
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020210114826A priority Critical patent/KR102611057B1/ko
Publication of KR20230032233A publication Critical patent/KR20230032233A/ko
Application granted granted Critical
Publication of KR102611057B1 publication Critical patent/KR102611057B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자를 제공한다.
메모리 소자는 기판 상부에 형성된 채널층; 상기 채널층의 양 단부에 연결된 소스 전극부 및 드레인 전극부; 상기 채널층 상부에 형성된 게이트 스토리지 스택; 및 상기 게이트 스토리지 스택 상부에 형성된 게이트 전극부를 포함하며, 상기 게이트 스토리지 스택은 하나 이상의 층으로 형성된 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 포함하는 것을 특징으로 한다.

Description

기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자{memory device with charge storage layer based on functionalized hexagonal boron nitride}
본 발명은 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자에 관한 것이다.
비휘발성 메모리 소자는 게이트 전극과 반도체 기판 사이에 터널링(tunnelling) 산화막, 전하 저장층 및 블로킹(blocking) 절연막이 들어 있는 구조를 가지고 있다. 블로킹 절연막은 비휘발성 메모리 소자에서 전하 저장층에 저장된 전하가 게이트 전극으로 빠져나가거나 게이트 전극으로부터 들어오는 것을 막아주는 역할을 한다.
또한, 비휘발성 메모리 소자는 전하 저장층에 따라 플로팅 게이트 타입(floating gate type) 메모리 소자와 플로팅 트랩 타입(floating trap type) 메모리 소자로 구분된다. 플로팅 게이트 타입 메모리 소자는 반도체 기판과 게이트 전극 사이에 절연층에 의해 고립된 도전체인 플로팅 게이트를 전하 저장층으로 형성하고, 플로팅 게이트 내에 자유전하(free carriers)의 형태로 전하를 저장하는 방법을 이용한다. 반면 플로팅 트랩 타입 메모리 소자는 게이트 전극과 반도체 기판 사이의 트랩층인 비도전성 전하 저장층이 가지는 트랩에 전하를 저장하는 방법을 이용한다.
이에 대하여 대한민국 등록 특허공보 제10-1347286호(비휘발성 메모리 소자)에는 종래 비휘발성 메모리 소자에 대한 기술이 소개되고 있다.
SiO2는 그동안 가공기술이 발달하고 절연성이 좋아서 반도체 소자의 베이스 물질로 사용되어 왔으나, 일반적 실리콘 소재는 딱딱한 재질의 기판으로 제작되어 유연한 제품 개발에 한계가 있었다. 새로운 수요에 대응할 수 있으며, SiO2를 대체할 유연하고 구부리더라도 저장 정보가 소실되지 않은 특성을 가지는 새로운 물질의 개발을 필요로 한다.
또한, 사물인터넷, 인공지능, 뉴로모픽 컴퓨팅 우주 개발 등의 미래 기술 실현을 위해서는, 고전적인 실리콘 소재를 대체할 2차원 물질을 활용하여 다양한 환경에서 적응할 수 있는 우수한 물리 기계적 강도 및 전기적 특성을 가진 반도체 소자의 개발이 요구된다.
대한민국 등록 특허공보 제10-1347286호(비휘발성 메모리 소자)
1. A. Bhattacharya, S. Bhattacharya, and G. P. Das, "Band gap engineering by functionalization of BN sheet" Phys. Rev. B 85, 035415 - Published 9 January 2012. 2. Ram Sevak Singh, Roland Yingjie Tay, Wai Leong Chow1, Siu Hon Tsang, Govind Mallick, and Edwin Hang Tong Teo, "gap effects of hexagonal boron nitride using oxygen plasma"Appl. Phys. Lett. 104, 163101 (2014
본 발명의 목적은 메모지 소재에 실리콘 소재 대신 2차원 소재를 활용하여 기계적으로 유연성을 가지며 강인하고 전기적 특성이 우수한 기능화된 육방정계 질화 붕소(hexagonal boron nitride, h-BN) 기반의 전하 저장층을 가지는 메모리 소자를 제공하는 것이다.
본 발명의 일 측면에 따르면, 메모리 소자는 기판 상부에 형성된 채널층; 상기 채널층의 양 단부에 연결된 소스 전극부 및 드레인 전극부; 상기 채널층 상부에 형성된 게이트 스토리지 스택; 및 상기 게이트 스토리지 스택 상부에 형성된 게이트 전극부를 포함하며, 상기 게이트 스토리지 스택은 하나 이상의 층으로 형성된 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 포함하는 것을 특징으로 한다.
본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는 전이 금속 디칼코겐 화합물(TMD), 그래핀(graphene) 소재와 함께 반데르발스 이종접합을 이룰 수 있어서, 화학 반응을 통해 증착하는 절연막과 달리 미반응 전구체를 포함하는 잔여물이 없는 깨끗한 계면을 형성할 수 있다.
본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는, TMD, graphene을 포함하는 2차원 소재들의 전기적인 특성을 최적화할 수 있는 절연막인 육방정계 질화 붕소(h-BN)를 사용함으로써, 전하 저장층 외 구성 요소들의 전기적인 특성을 최적화할 수 있다.
기계적으로 취약한 oxide, nitride 계열 절연막들과 달리, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는 기계적으로 강인한 육방정계 질화 붕소(h-BN) 물질로 형성되어 유연 소자로의 활용성이 높은 효과를 가진다.
도 1은 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자의 예를 도시한 것이다.
도 2a, 2b는 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층의 구조를 설명하기 위한 도면이다.
도 3은 육방정계 질화 붕소(h-BN) 기능화 그룹에 대한 밴드 갭 특성을 도시한 것이다.
도 4는 육방정계 질화 붕소(h-BN) 물질에 Oxygen plasma 노출시간에 따른 밴드 갭 특성을 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 작동을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속될 수 있지만, 그 구성 요소와 그 다른 구성요소 사이에 또 다른 구성 요소가 '연결', '결합' 또는 '접속'될 수도 있다고 이해되어야 할 것이다.
이하 본 발명의 구현에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자에 관해 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자의 예를 도시한 것이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는, 기판(40): 상기 기판 상부에 형성된 채널층(30): 상기 채널층(30)의 양 단부에 연결된 소스 전극부(S) 및 드레인 전극부(D): 상기 채널층(30) 상부에 형성된 게이트 스토리지 스택(H20): 및 상기 게이트 스토리지 스택(H20) 상부에 형성된 게이트 전극부(G10)를 포함한다.
본 발명의 일 실시 예에 따르면, 상기 기판(40)은 PI, SiO2, 육방정계 질화 붕소(hexagonal boron nitride, 이하 “h-BN”이라 한다.) 중 어느 하나의 재질로 형성되며, 상기 채널층(30)은 2차원 반도체 물질인 전이 금속 디칼코겐 화합물(Transition Metal Dichalcogenides, TMD)로 형성되는 것을 특징으로 한다.
전이 금속 디칼코게나이드(TMD, 예: MoS2, WSe2)는 대량 결정체의 간접 밴드 갭에서 단층 나노 시트의 직접 밴드 갭으로의 전이를 겪을 수 있는 조정 가능한 밴드 갭을 나타내는 다수의 적층 물질이다. 따라서 이러한 2D-TMD는 SiO2를 대체할 수 있는 물질로 사용될 수 있다.
본 발명의 일 실시 예에 따른 게이트 전극부(G10) 소스 전극부(S) 및 드레인 전극부(D)는 각각 그래핀 전극층을 포함한다. 그래핀은 우수한 전기적, 광학적, 기계적 성질을 가지며, 그래핀 필름의 전사, 패터닝, 에칭 등의 공정을 이용하여 대면적의 투명 전극 및 플렉시블한 전극층의 제조가 용이하다.
또한, 상기 게이트 스토리지 스택(H20)은 하나 이상의 층으로 형성된 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 포함하는 것을 특징으로 한다.
도 1은 본 발명의 일 실시 예의 예시로써, 게이트 스토리지 스택(H20)에 하나의 층으로 형성된 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층이 도시되었으나, 다양한 실시 예에서는 상기 게이트 스토리지 스택(H20)에 복수의 층으로 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층이 형성될 수 있다.
상기 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층은 내부에 기능화된 n-BN 내부층(F25, CTL)이 형성되고, 상기 기능화된 n-BN 내부층(F25)을 육방정계 질화 붕소(h-BN) 물질로 둘러싸도록 형성된 외벽층(T15)을 포함하는 것을 특징으로 한다.
도 2a, 2b는 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층의 구조를 설명하기 위한 도면이다.
도 2a, 2b를 참조하면 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층(H20)은 육방정계 질화 붕소(h-BN) 물질로 둘러싸인 외벽층(T15)의 내부에 기능화된 h-BN 내부층(F25)이 형성된다.
즉, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층은 기존에 ONO(oxide/ nitride/oxide) 구조로 형성된 전하 저장층 구조를 h-BN 층(T15)/ 기능화 n-BN 내부층(F25)/ h-BN 층(T15) 구조로 개선한 것을 특징으로 한다.
그래핀, 육방정계 질화 붕소(h-BN)는 상온, 상압에서 안정적이고 유연성을 가지면서 대면적 공정이 가능한 대표적인 2차원 물질이다. MoS2, 그래핀 등과 반 데르 발스 접합을 통해서 계면을 이루었을 때, 낮은 트랩 밀도 및 기계적 스트레인 특성을 가진다. 또한, 기존의 SiO2 등과 비교하여 MoS2, 그래핀 등과의 결합 시 전기적인 성능을 가장 최적화할 수 있는 절연막으로 사용될 수 있다. 따라서 2D 트랜지스터의 게이트 절연막으로 기존의 SiO2를 대체할 수 있는 적합한 물질로 분석된다.
본 발명의 일 실시 예에 따른 기능화된 h-BN 내부층(F25)은 밴드 갭 범위 및 용도에 따라 에어갭 층, 또는 산화물(oxidation), 질화물(nitridation), 수소화물(hydrogenation), 탄화물(carbonization) 및 플루오르화물(flurorination) 중 어느 하나로 형성된 화합물층을 포함할 수 있다.
본 발명의 일 실시 예에 따른 기능화된 h-BN 내부층(F25)의 상, 하 높이 폭은 0.3 ~ 10 nm인 것을 특징으로 한다.
도 3은 육방정계 질화 붕소(h-BN) 기능화 그룹에 대한 밴드 갭 특성을 도시한 것이다.
도 3은 “A. Bhattacharya, S. Bhattacharya, and G. P. Das, “Band gap engineering by functionalization of BN sheet” Phys. Rev. B 85, 035415 - Published 9 January 2012 논문에서 발췌한 것이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 기능화된 h-BN 기반의 전하 저장층은 기능화된 h-BN 층(F25)의 구성 물질을 변경하여 밴드 갭의 범위를 1~ 6eV, 밴드 offset의 범위를 0~2eV까지 선택적으로 조절하여 제조하는 것을 특징으로 한다.
도 4는 h-BN 물질에 Oxygen plasma 노출시간에 따른 밴드 갭 특성을 도시한 것이다.
도 4는 “Ram Sevak Singh, Roland Yingjie Tay, Wai Leong Chow1, Siu Hon Tsang, Govind Mallick, and Edwin Hang Tong Teo, “Band gap effects of hexagonal boron nitride using oxygen plasma”, Appl. Phys. Lett. 104, 163101 (2014)에서 발췌한 것이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 기능화된 h-BN 기반의 전하 저장층은 기능화된 h-BN 내부층(F25)에 Oxygen plasma 방법을 적용하여 밴드 갭의 범위를 6.0~ 4.25eV로 선택적으로 조절하여 제조할 수 있다.
본 발명의 일 실시 예에 따른 기능화된 h-BN 기반의 전하 저장층을 가지는 메모리 소자는, 온도, 압력, 플라즈마 밀도를 포함하는 기능화 방법의 조절에 의하여 program/erase 동작의 최적화를 위한 band-offset 조절이 가능하다.
본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는 전이 금속 디칼코겐 화합물(TMD), 그래핀(graphene) 소재와 함께 반데르발스 이종접합을 이룰 수 있어서, 화학 반응을 통해 증착하는 절연막과 달리 미반응 전구체를 포함하는 잔여물이 없는 깨끗한 계면을 형성할 수 있다.
본 발명의 일 실시 예에 따르면, TMD, graphene은 육방정계 질화 붕소(h-BN)과 맞닿아 있을 때 mobility, stability 등의 성능이 향상되는 것으로 분석된다.
따라서, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는, TMD, graphene을 포함하는 2차원 소재들의 전기적인 특성을 최적화할 수 있는 절연막인 육방정계 질화 붕소(h-BN)를 사용함으로써, 전하 저장층 외 구성 요소들의 전기적인 특성을 최적화할 수 있다.
기계적으로 취약한 oxide, nitride 계열 절연막들과 달리, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는 기계적으로 강인한 육방정계 질화 붕소(h-BN) 물질로 형성되어 유연 소자로의 활용성이 높은 효과를 가진다.
G10: 게이트 전극부
H20: 게이트 스토리지 스택
F25: 기능화된 n-BN 내부층
T15; 외벽층
30: 채널층
40: 기판
S: 소스전극부
D: 드레인 전극부

Claims (13)

  1. 기판 상부에 형성된 채널층;
    상기 채널층의 양 단부에 연결된 소스 전극부 및 드레인 전극부;
    상기 채널층 상부에 형성된 게이트 스토리지 스택; 및
    상기 게이트 스토리지 스택 상부에 형성된 게이트 전극부를 포함하며,
    상기 게이트 스토리지 스택은 하나 이상의 층으로 형성된 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 포함하는 것을 특징으로 하는 메모리 소자.
  2. 제1항에 있어서,
    상기 전하 저장층은,
    내부에 기능화된 n-BN 내부층이 형성되고, 상기 기능화된 n-BN 내부층을 육방정계 질화 붕소(h-BN) 물질로 둘러싸도록 형성된 외벽층을 포함하는 것을 특징으로 하는 메모리 소자.
  3. 제2항에 있어서,
    상기 채널층은 전이 금속 디칼코겐 화합물(Transition Metal Dichalcogenides)로 형성되는 것을 특징으로 하는 메모리 소자.
  4. 제2항에 있어서,
    상기 게이트 전극부 소스 전극부 및 드레인 전극부는 각각 그래핀 전극층을 포함하여 형성된 것을 특징으로 하는 메모리 소자.
  5. 제4항에 있어서,
    상기 기능화된 h-BN 내부층의 높이는 0.3 ~ 10nm인 것을 특징으로 하는 메모리 소자.
  6. 제4항에 있어서,
    상기 기능화된 h-BN 내부층은 에어갭 층으로 형성된 것을 특징으로 하는 메모리 소자
  7. 제4항에 있어서,
    상기 기능화된 h-BN 내부층은 산화물(oxidation)로 형성된 화합물층을 포함하는 것을 특징으로 하는 메모리 소자.
  8. 제4항에 있어서,
    상기 기능화된 h-BN 내부층은 질화물(nitridation)로 형성된 화합물층을 포함하는 것을 특징으로 하는 메모리 소자.
  9. 제4항에 있어서,
    상기 기능화된 h-BN 내부층은 탄화물(carbonization)로 형성된 화합물층을 포함하는 것을 특징으로 하는 메모리 소자.
  10. 제4항에 있어서,
    상기 기능화된 h-BN 내부층은 플루오르화물(flurorination)로 형성된 화합물층을 포함하는 것을 특징으로 하는 메모리 소자.
  11. 제4항에 있어서,
    상기 기능화된 h-BN 내부층은 수소화물(hydrogenation)로 형성된 화합물층을 포함하는 것을 특징으로 하는 메모리 소자.
  12. 제4항에 있어서,
    상기 메모리 소자는
    밴드 갭의 범위를 1~ 6eV, 밴드 offset의 범위를 0~2eV인 것을 특징으로 하는 메모리 소자.
  13. 제4항에 있어서,
    상기 기판은 PI, 또는 육방정계 질화 붕소(h-BN) 재질로 형성된 것을 특징으로 하는 메모리 소자.
KR1020210114826A 2021-08-30 2021-08-30 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자 KR102611057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210114826A KR102611057B1 (ko) 2021-08-30 2021-08-30 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210114826A KR102611057B1 (ko) 2021-08-30 2021-08-30 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자

Publications (2)

Publication Number Publication Date
KR20230032233A true KR20230032233A (ko) 2023-03-07
KR102611057B1 KR102611057B1 (ko) 2024-01-08

Family

ID=85512941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210114826A KR102611057B1 (ko) 2021-08-30 2021-08-30 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자

Country Status (1)

Country Link
KR (1) KR102611057B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110010019A (ko) * 2009-07-23 2011-01-31 고려대학교 산학협력단 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법
KR101347286B1 (ko) 2007-12-20 2014-01-03 삼성전자주식회사 비휘발성 메모리 소자
KR20170096508A (ko) * 2016-02-16 2017-08-24 성균관대학교산학협력단 터널링 랜덤 액세스 메모리
WO2020180680A1 (en) * 2019-03-04 2020-09-10 Boron Nitride Power Llc Radical anion functionalization of two-dimensional materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347286B1 (ko) 2007-12-20 2014-01-03 삼성전자주식회사 비휘발성 메모리 소자
KR20110010019A (ko) * 2009-07-23 2011-01-31 고려대학교 산학협력단 투명 기판 또는 플렉시블 기판을 이용한 투명 또는 플렉서블한 비휘발성 메모리 소자 제조 방법
KR20170096508A (ko) * 2016-02-16 2017-08-24 성균관대학교산학협력단 터널링 랜덤 액세스 메모리
WO2020180680A1 (en) * 2019-03-04 2020-09-10 Boron Nitride Power Llc Radical anion functionalization of two-dimensional materials

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1. A. Bhattacharya, S. Bhattacharya, and G. P. Das, "Band gap engineering by functionalization of BN sheet" Phys. Rev. B 85, 035415 - Published 9 January 2012.
2. Ram Sevak Singh, Roland Yingjie Tay, Wai Leong Chow1, Siu Hon Tsang, Govind Mallick, and Edwin Hang Tong Teo, "gap effects of hexagonal boron nitride using oxygen plasma"Appl. Phys. Lett. 104, 163101 (2014

Also Published As

Publication number Publication date
KR102611057B1 (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
CN111602227B (zh) 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法
Khazaei et al. OH-terminated two-dimensional transition metal carbides and nitrides as ultralow work function materials
KR101624980B1 (ko) 비휘발성 메모리 소자
JP4928890B2 (ja) 不揮発性半導体記憶装置
CN103646962B (zh) 非易失性半导体存储器件
US20230268439A1 (en) Electronic device including ferroelectric layer
US6989565B1 (en) Memory device having an electron trapping layer in a high-K dielectric gate stack
US20080169501A1 (en) Flash memory device with hybrid structure charge trap layer and method of manufacturing same
US9356112B2 (en) Charge trapping dielectric structures
JP2006237604A (ja) 不揮発性メモリ素子及びその製造方法
JP2006114902A (ja) 複数層のトンネリング障壁層を備える不揮発性メモリ素子及びその製造方法
KR20090095393A (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
KR20180037167A (ko) 비휘발성 메모리 소자 및 이의 제조방법
US20220068925A1 (en) Semiconductor device
US10727297B2 (en) Complimentary metal-oxide-semiconductor circuit having transistors with different threshold voltages and method of manufacturing the same
US20080157171A1 (en) Dielectric barrier for nanocrystals
CN101611489B (zh) 半导体装置
JP2012009700A (ja) 半導体記憶装置及びその製造方法
US20090325370A1 (en) Field-effect transistor structure and fabrication method thereof
US11799010B2 (en) Transistor including electride electrode
KR102611057B1 (ko) 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자
Hou et al. Fabrication and characterization of p-channel charge trapping type FOI-FinFET memory with MAHAS structure
TWI426610B (zh) 電荷儲存元件及其製造方法
US20210083069A1 (en) Semiconductor device and method for manufacturing the same
CN101325158B (zh) 半导体器件及形成其栅极的方法

Legal Events

Date Code Title Description
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2023101000690; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20230330

Effective date: 20230602

GRNO Decision to grant (after opposition)
GRNT Written decision to grant