KR20230022856A - 가접착방법, 디바이스 웨이퍼 가공방법, 가접착용 적층체 및 디바이스 웨이퍼 가공용 적층체 - Google Patents

가접착방법, 디바이스 웨이퍼 가공방법, 가접착용 적층체 및 디바이스 웨이퍼 가공용 적층체 Download PDF

Info

Publication number
KR20230022856A
KR20230022856A KR1020227042376A KR20227042376A KR20230022856A KR 20230022856 A KR20230022856 A KR 20230022856A KR 1020227042376 A KR1020227042376 A KR 1020227042376A KR 20227042376 A KR20227042376 A KR 20227042376A KR 20230022856 A KR20230022856 A KR 20230022856A
Authority
KR
South Korea
Prior art keywords
temporary bonding
wafer
support
main surface
temporary
Prior art date
Application number
KR1020227042376A
Other languages
English (en)
Inventor
타모츠 오오와다
쇼헤이 타가미
미츠오 무토
마사히토 타나베
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20230022856A publication Critical patent/KR20230022856A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • C09J179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09J179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/10—Block or graft copolymers containing polysiloxane sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/42—Block-or graft-polymers containing polysiloxane sequences
    • C08G77/452—Block-or graft-polymers containing polysiloxane sequences containing nitrogen-containing sequences
    • C08G77/455—Block-or graft-polymers containing polysiloxane sequences containing nitrogen-containing sequences containing polyamide, polyesteramide or polyimide sequences
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은, 회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖는 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 방법으로서, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층을 개재하여, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하는 것을 특징으로 하는 가접착방법이다. 이에 따라, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행하는 것이 가능한 가접착방법을 제공할 수 있다.

Description

가접착방법, 디바이스 웨이퍼 가공방법, 가접착용 적층체 및 디바이스 웨이퍼 가공용 적층체
본 발명은, 가접착방법, 디바이스 웨이퍼 가공방법, 가접착용 적층체 및 디바이스 웨이퍼 가공용 적층체에 관한 것이다.
3차원의 반도체 실장은, 보다 더 고밀도, 대용량화를 실현하기 위해 필수가 되고 있다. 3차원 실장기술이란, 1개의 반도체칩을 박화하고, 나아가 이것을 실리콘 관통전극(TSV; through siliconvia) 등에 의해 결선(結線)하면서 다층으로 적층해 가는 반도체 제작기술이다. 이것을 실현하기 위해서는, 반도체회로를 형성한 웨이퍼를 비회로형성면(「이면」이라고도 한다) 연삭에 의해 박형화하고, 나아가 이면에 TSV를 포함하는 전극형성을 행하는 공정이 필요하다. 종래, 실리콘기판의 이면연삭공정에서는, 연삭면의 반대측에 보호테이프를 붙여, 연삭시의 웨이퍼 파손을 방지하고 있다. 그러나, 이 테이프는 유기 수지 필름을 지지기재에 이용하고 있어, 유연성이 있는 반면, 강도나 내열성이 불충분하여, TSV형성공정이나 이면에서의 배선층형성공정을 행하기에는 적합하지 않다.
이에, 반도체 웨이퍼를 실리콘, 유리 등의 지지체를 접착층을 개재하여 접합함으로써, 이면연삭, TSV나 이면전극형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다. 이때 중요한 것이, 웨이퍼를 지지체에 접합할 때의 접착층이다. 이것은 웨이퍼를 지지체에 강고하게 접합할 수 있고, 이후의 공정에 견딜만큼의 충분한 내구성이 필요하며, 나아가 마지막에 박형 웨이퍼를 지지체로부터 간편하게 박리할 수 있는 것이 필요하다. 이와 같이, 마지막에 박리하는 점에서, 본 명세서에서는, 이 접착층을 가접착층이라고 부르기로 한다.
지금까지 공지된 가접착층과 그의 박리방법으로는, 광흡수성 물질을 포함하는 접착재에 고강도의 광을 조사하고, 접착재층을 분해함으로써 지지체로부터 접착재층을 박리하는 기술(특허문헌 1), 및, 열용융성의 탄화수소계 화합물을 접착제에 이용하여, 가열용융상태에서 접합·박리를 행하는 기술(특허문헌 2)이 제안되어 있다. 전자의 기술은 레이저발진기로부터의 강한 광에 의해, 레이저흡수층을 어블레이션시킴으로써 박형 웨이퍼를 지지체로부터 간편하게 박리시키는 기술이며, 박리시에는 박화웨이퍼에 거의 응력을 작용시키지 않는 기술이다. 또한 후자의 기술은, 기판의 가열에 의해 접착재를 열분해시키는 기술이며, 지지체를 첩합한 후에 행하는 TSV형성이나 배선형성에 프로세스온도가, 접착재가 열분해를 일으키지 않는 범위(200℃ 정도 이하)에 있어서는, 매우 우수한 가접착기술이다.
또한, 실리콘점착제를 가접착재층에 이용하는 기술이 제안되어 있다(특허문헌 3). 이것은 웨이퍼를 지지체에 부가경화형의 실리콘점착제를 이용하여 접합하고, 박리시에는 실리콘 수지를 용해, 혹은 분해하는 약제에 침지하여 웨이퍼를 지지체로부터 분리하는 것이다.
일본특허공개 2004-64040호 공보 일본특허공개 2006-328104호 공보 미국특허 제7541264호 공보 미국특허출원공개 제2015/0368519호 공보 미국특허 제9,566,722호 공보
APPLIED MATERIAL & INTERFACES, Vol.1, No.4, pp.849-855, 2009 J.Adhesion Sci.Technol., Vol.17, No.8, pp.1055-1073
기존의 가접착기술에서 사용하는 재료는, 기본적으로 박화하고자 하는 웨이퍼와 지지체를 첩합하는(접착하는) 기능은 물론, 또한, 가공 후의 박화웨이퍼와 지지체를 분리시키는 기능에 있어서 오히려 그 특징을 갖는 것이다. 참고로 하는 특허문헌에서는, 레이저어블레이션이나 열분해, 용매에의 용해작용을 이용하고 있다. 그러나, 이들 특허문헌에 기재된 기술에 있어서의 가접착층은, 한 번 첩합에 사용하고, 그 후 박리하면 다시 첩합하는 기능을 발휘하는 것이 아니다. 그 때문에, 가접착층이었던 재료는, 일반적으로 박리 후 세정제거로 없어지는 것이다. 따라서, 새로운 첩합에는 새로운 가접착층을 형성할 필요가 있다. 즉, 종래의 가접착기술에 있어서의 가접착층은, 반복하여 사용할 수 없었다.
게다가, 특허문헌 1에 있어서의 레이저어블레이션을 행하는 전용장치는 매우 고가이다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행하는 것이 가능한 가접착방법, 이 가접착방법으로 웨이퍼와 지지체를 가접착하여 웨이퍼의 가공을 행하는 디바이스 웨이퍼 가공방법, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행하는 것이 가능한 가접착용 적층체, 그리고 이 가접착 적층체를 포함하는 디바이스 웨이퍼 가공용 적층체를 제공하는 것을 목적으로 한다.
상기 과제를 달성하기 위해, 본 발명에서는, 회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖는 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 방법으로서, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층을 개재하여, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하는 것을 특징으로 하는 가접착방법을 제공한다.
본 발명의 가접착방법이면, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층을 개재하여 가접착을 행하기 때문에, 박화가공, 전극형성, 금속배선형성 및 보호막형성 등의 가공 중에 웨이퍼가 지지체로부터 분리되는 것을 방지할 수 있는 한편, 상기 가공 후에는 고가의 기계 등을 이용하지 않고도 웨이퍼를 지지체로부터 용이하게 박리할 수 있다. 또한, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체는, 웨이퍼와 지지체의 가접착을 해방(解放)한 후, 추가적인 가접착에 재차 사용할 수 있다. 즉, 본 발명의 가접착방법에 따르면, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행할 수 있다. 따라서, 본 발명의 가접착방법에 따르면, 예를 들어 박형 디바이스 웨이퍼를 고생산성이며 저비용으로 제조할 수 있다.
상기 건식 접착성 섬유구조체로서, 상기 복수의 기둥상 구조가 열경화성 수지로 형성되어 있는 것을 이용하는 것이 바람직하다.
복수의 기둥상 구조가 열경화성 수지로 형성되어 있는 건식 접착성 섬유구조체는, 진공프로세스 및 열프로세스에 대하여 우수한 내성을 나타낼 수 있다. 그 때문에, 이러한 건식 접착성 섬유구조체를 이용함으로써, 박형 디바이스 웨이퍼의 생산성 및 비용 퍼포먼스를 더욱 향상시킬 수 있다.
상기 건식 접착성 섬유구조체로서, 상기 복수의 기둥상 구조가 실리콘변성 폴리이미드로 형성되어 있는 것을 이용하는 것이 바람직하다.
이러한 건식 접착성 섬유구조체는, 복수의 기둥상 구조가 우수한 내열성 및 우수한 가요성을 나타낼 수 있다. 그 때문에, 이러한 건식 접착성 섬유구조체를 이용함으로써, 박형 디바이스 웨이퍼의 생산성을 더욱 향상시킬 수 있다.
또한, 디바이스 웨이퍼 가공방법으로서, 본 발명의 가접착방법에 의해, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하고, 가접착된 상기 웨이퍼의 상기 제2 주면을 가공하는 것을 특징으로 하는 디바이스 웨이퍼 가공방법을 제공한다.
본 발명의 디바이스 웨이퍼 가공방법은, 본 발명의 가접착방법에 의해 웨이퍼와 지지체의 가접착을 행하고, 이와 같이 하여 가접착된 웨이퍼의 제2 주면을 가공하기 때문에, 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
상기 웨이퍼의 상기 제2 주면을 가공한 후, 상기 가접착층에 의한 가접착을 해방하고, 이어서, 상기 가접착층을, 다른 가접착에 있어서 반복하여 사용할 수 있다.
본 발명의 가접착방법, 및 본 발명의 디바이스 웨이퍼의 가공방법에서 이용하는 건식 접착성 섬유구조체를 포함하는 가접착층은, 가접착 및 박리에 있어서 반복하여 사용할 수 있다.
상기 웨이퍼의 상기 제2 주면을 가공한 후, 상기 가접착층에 의한 가접착을 해방하고, 이어서, 상기 웨이퍼와는 별개의 기재를 상기 지지체에 가접착층을 개재하여 가접착할 수 있다.
본 발명의 디바이스 웨이퍼의 가공방법에서는, 1개의 웨이퍼의 가공 후, 가접착층을 반복하여 이용해서, 이 웨이퍼와는 별개의 기재를 지지체에 가접착할 수도 있다.
또한, 본 발명에서는, 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 데에 사용하는 가접착용 적층체로서, 상기 지지체와, 상기 지지체 상에 형성된 상기 가접착층을 포함하고, 상기 가접착층은, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 것을 특징으로 하는 가접착용 적층체를 제공한다.
본 발명의 가접착용 적층체이면, 가접착층이 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하기 때문에, 박화가공, 전극형성, 금속배선형성 및 보호막형성 등의 가공 중에 웨이퍼가 지지체로부터 분리되는 것을 방지할 수 있는 한편, 상기 가공 후에는 고가의 기계 등을 이용하지 않고도 웨이퍼를 지지체로부터 용이하게 박리할 수 있다. 또한, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체는, 웨이퍼와 지지체의 가접착을 해방한 후, 추가적인 가접착에 재차 사용할 수 있다. 즉, 본 발명의 가접착용 적층체를 이용함으로써, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행할 수 있다. 따라서, 본 발명의 가접착용 적층체를 이용하면, 예를 들어 박형 디바이스 웨이퍼를 고생산성이며 저비용으로 제조할 수 있다.
상기 복수의 기둥상 구조가, 열경화성 수지로 형성되어 있는 것이 바람직하다.
열경화성 수지로 형성되어 있는 기둥상 구조는, 진공프로세스 및 열프로세스에 대하여 우수한 내성을 나타낼 수 있다. 그 때문에, 이러한 기둥상 구조를 포함하는 가접착용 적층체를 이용함으로써, 박형 디바이스 웨이퍼의 생산성 및 비용 퍼포먼스를 더욱 향상시킬 수 있다.
상기 복수의 기둥상 구조는, 실리콘 수지, 폴리이미드 수지, 에폭시 수지, 아크릴 수지, 폴리에스테르, 폴리아미드 수지, 페놀 수지, 불소 수지, 폴리우레탄, 폴리카보네이트, 폴리스티렌, SBR, NBR 등의 고무 등을 들 수 있다. 내열성이나 가요성을 발현시키기 위해서는, 실리콘변성 폴리이미드로 형성되어 있는 것이 바람직하다.
이러한 기둥상 구조는, 우수한 내열성 및 우수한 가요성을 나타낼 수 있다. 그 때문에, 이러한 기둥상 구조를 포함하는 가접착용 적층체를 이용함으로써, 박형 디바이스 웨이퍼의 생산성을 더욱 향상시킬 수 있다.
상기 지지체 상에 형성된, 상기 건식 접착성 섬유구조체를 둘러싸는 가드링을 추가로 포함하는 것이 바람직하다.
이러한 가드링을 포함하는 것이면, 예를 들어 웨이퍼의 제2 주면이 웨트프로세스에 가해져도, 웨이퍼의 제1 주면측에 가공용의 액체가 침입하는 것을 방지할 수 있다.
또한, 본 발명에서는, 본 발명의 가접착용 적층체와, 회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖고, 상기 제1 주면이 상기 지지체 상의 상기 가접착층을 개재하여 상기 지지체에 가접착된 웨이퍼를 포함하는 것을 특징으로 하는 디바이스 웨이퍼 가공용 적층체를 제공한다.
본 발명의 디바이스 웨이퍼 가공용 적층체이면, 가접착층이 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하기 때문에, 웨이퍼의 제2 주면의 가공 중에 웨이퍼가 지지체로부터 분리되는 것을 방지할 수 있음과 함께, 가공 후, 고가의 장치를 이용하지 않고도, 웨이퍼를 지지체로부터 용이하게 박리할 수 있다. 또한, 가공 후, 가접착층을 다른 가접착에 반복하여 사용할 수 있다. 따라서, 본 발명의 디바이스 웨이퍼 가공용 적층체를 이용하면, 예를 들어 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
이상과 같이, 본 발명의 가접착방법에 따르면, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행할 수 있다. 따라서, 본 발명의 가접착방법에 따르면, 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
또한, 본 발명의 디바이스 웨이퍼 가공방법에 따르면, 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
나아가, 본 발명의 가접착용 적층체에 따르면, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행할 수 있다. 따라서, 본 발명의 가접착용 적층체에 따르면, 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
그리고, 본 발명의 디바이스 웨이퍼 가공용 적층체에 따르면, 박형 디바이스 웨이퍼를 높은 생산성으로 제조할 수 있어, 그 이용가치는 매우 높다.
도 1은 본 발명의 가접착용 적층체의 일례를 나타내는 개략 부분단면도이다.
도 2는 본 발명의 가접착용 적층체를 웨이퍼에 가접착한 예를 나타내는 개략 부분단면도이다.
도 3은 본 발명의 가접착용 적층체의 다른 일례를 나타내는 개략 평면도이다.
도 4는 본 발명의 디바이스 웨이퍼 가공용 적층체의 일례를 나타내는 개략 평면도이다.
상기 서술한 바와 같이, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행하는 것이 가능한 가접착방법의 개발이 요구되고 있었다.
본 발명자들은, 상기 과제에 대하여 예의 검토를 거듭한 결과, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층을 개재하여, 웨이퍼의 가공해야 할 제2 주면과는 반대측의 제1 주면과 지지체를 가접착함으로써, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있음과 함께, 이러한 가접착 및 박리를 반복하여 행하는 것이 가능해지는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, 회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖는 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 방법으로서, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층을 개재하여, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하는 것을 특징으로 하는 가접착방법이다.
또한, 본 발명은, 디바이스 웨이퍼 가공방법으로서, 상기 본 발명의 가접착방법에 의해, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하고, 가접착된 상기 웨이퍼의 상기 제2 주면을 가공하는 것을 특징으로 하는 디바이스 웨이퍼 가공방법이다.
나아가, 본 발명은, 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 데에 사용하는 가접착용 적층체로서, 상기 지지체와, 상기 지지체 상에 형성된 상기 가접착층을 포함하고, 상기 가접착층은, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 것을 특징으로 하는 가접착용 적층체이다.
그리고, 본 발명은, 상기 본 발명의 가접착용 적층체와, 회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖고, 상기 제1 주면이 상기 지지체 상의 상기 가접착층을 개재하여 상기 지지체에 가접착된 웨이퍼를 포함하는 것을 특징으로 하는 디바이스 웨이퍼 가공용 적층체이다.
한편, 예를 들어, 특허문헌 4 및 비특허문헌 1에는, 건식 접착성 섬유구조체가 개시되어 있다. 또한, 예를 들어, 특허문헌 5 및 비특허문헌 2에는, 건식 접착성 섬유구조체의 제조방법이 개시되어 있다. 그러나, 이들 문헌은, 건식 접착성 섬유구조체를 디바이스 웨이퍼 제조프로세스에 있어서의 가접착에 적용하는 것을 전혀 언급하고 있지 않다.
이하, 본 발명에 대하여 상세히 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
[가접착용 적층체]
본 발명의 가접착용 적층체는, 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 데에 사용하는 가접착용 적층체로서, 상기 지지체와, 상기 지지체 상에 형성된 상기 가접착층을 포함하고, 상기 가접착층은, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 것을 특징으로 한다.
복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 것인 가접착층은, 기둥상 구조의 선단이 웨이퍼의 표면에 접함으로써, 웨이퍼와 지지체의 가접착을 행할 수 있다. 이론에 얽매이는 것은 바람직하지 않으나, 기둥상 구조의 선단이 웨이퍼의 표면에 접함으로써, 복수의 기둥상 구조의 선단과 웨이퍼의 표면 사이에 분자간력이 발현되고, 이 분자간력에 의해 가접착이 행해지는 것으로 추측된다.
이러한 가접착은, 웨이퍼의 예를 들어 박화가공, 전극형성, 금속배선형성 및 보호막형성 등의 가공 중에, 웨이퍼가 지지체로부터 분리되는 것을 방지할 수 있는 충분한 강도의 가접착을 웨이퍼와 지지체 사이에 제공할 수 있다.
한편, 이 가접착은, 가공 후에는, 고가의 장치를 이용하지 않고도, 웨이퍼를 지지체로부터 용이하게 박리할 수 있는 것이다. 구체적인 박리방법으로는, 예를 들어, 웨이퍼 또는 지지체의 일방을 수평으로 고정해 두고, 타방을 수평방향으로부터 일정한 각도를 부여하여 들어 올리는 방법, 연삭된 웨이퍼의 연삭면에 보호필름을 붙이고, 웨이퍼와 보호필름을 필 방식으로 웨이퍼 가공체로부터 박리하는 방법, 및 핀셋으로 웨이퍼의 일부를 들어 올려 박리하는 방법 등을 들 수 있다. 본 발명에는, 이들 박리방법 중 어느 것이나 적용가능하다. 물론 상기 방법으로 한정되지는 않는다.
또한, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 것인 가접착층은, 일단 가접착을 해방해도, 다른 가접착에 있어서 재차 사용할 수 있다. 이것은, 건식 접착성 섬유구조체에 의한 가접착이, 분자간력을 이용한 것이고, 가령 일단 박리해도, 복수의 기둥상 구조의 선단을 가접착 대상에 접촉시키면, 재차 분자간력이 발현되어, 추가적인 가접착을 행할 수 있기 때문이라고 추측된다.
게다가, 본 발명의 가접착용 적층체의 가접착층은, 가접착 대상이 반드시 평탄하지 않아도 강하게 접착할 수 있다. 가접착층이 가접착하는 제1 주면은, 회로를 포함하고 있기 때문에, 통상 평탄하지 않다. 본 발명의 가접착용 적층체의 가접착층은, 회로를 포함한 제1 주면에도 강하게 접착할 수 있다.
또한, 본 발명의 가접착용 적층체의 가접착층에 의한 가접착은, 분자간력에 기초한 가접착이기 때문에, 접착제를 이용하는 경우와 같이, 추가의 열경화처리를 필요로 하지 않는다.
그리고, 본 발명의 가접착용 적층체의 가접착층에 의한 가접착은, 분자간력에 기초한 가접착이기 때문에, 반복된 사용시의 세정도 반드시 필요하지 않다. 요컨대, 본 발명에 따르면 종래법에서 필요했던 세정이 필요없어, 반도체장치 제조공정의 시간단축, 세정비용을 삭감하는 것이 가능한 가접착 프로세스를 제공할 수 있다.
이와 같이, 본 발명의 가접착용 적층체를 이용함으로써, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행할 수 있다. 따라서, 본 발명의 가접착용 적층체를 이용하면, 예를 들어 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
다음으로, 도 1~도 3을 참조하면서, 본 발명의 가접착용 적층체를 보다 구체적으로 설명한다.
도 1은, 본 발명의 가접착용 적층체의 일례를 나타내는 개략 부분단면도이다.
도 1에 나타내는 가접착용 적층체(20)는, 지지체(3)와, 지지체(3) 상에 형성된 가접착층(2)을 포함한다. 가접착층(2)은, 미세한 복수의 기둥상 구조(22)를 갖는 건식 접착성 섬유구조체(21)를 포함한다.
지지체(3)의 재료는, 특별히 한정되지 않고, 예를 들어, 실리콘이나, 유리, 석영 등을 이용할 수 있다. 즉, 지지체(3)로는, 예를 들어, 실리콘 웨이퍼나, 유리판, 석영 웨이퍼 등의 기판을 사용할 수 있는데 전혀 제약은 없다. 본 발명에 있어서는, 지지체(3)를 통과하여 가접착층(2)에 방사에너지선 등을 조사할 필요가 없기 때문에, 지지체(3)는, 광투과성을 갖지 않는 것이어도 된다.
기둥상 구조(22)는, 예를 들어, 미세하고 가요인 섬유일 수 있다. 복수의 기둥상 구조(22)의 각각은, 지지체(3)와는 반대를 향한, 선단(23)을 갖고 있다. 도 1에 나타내는 기둥상 구조(22)의 선단(23)은, 상방을 향하여 말단이 넓어지는 폭광(幅廣) 형상을 갖고 있다.
미세한 섬유란, 예를 들어 수지재료를 연신시켜 가느다란 통상으로 가공한 것이며, 연신시키는 방법으로는, 사출성형, 압출성형 등을 사용할 수 있다. 또한 미세한 섬유를 얻는 다른 방법으로는, Si기판에 드라이에칭에 의해 원기둥상의 형(型)을 형성하고, 형성된 원기둥형에 수지재료를 흘려 넣어 원기둥상의 수지 즉 미세한 섬유를 형성할 수도 있다.
미세한 섬유의 형성방법은, 상기 방법으로 한정하는 것은 아니다.
또한, 미세섬유의 소재는 바람직하게는 수지재료가 좋은데, 그 외에도 카본섬유, 유리섬유 또는 기타 복합 콤퍼짓(コンポジット)재료로 이루어지는 것이고, 내열성, 내약품성, 가요성 등이 발현되면 소재는 상관없다.
기둥상 구조(22)는, 예를 들어 수지로 형성할 수 있다. 바람직한 수지로는, 에폭시 수지, 아크릴 수지, 실리콘 수지, 폴리에스테르, 폴리이미드 수지, 폴리아미드 수지, 페놀 수지, 불소 수지, 폴리우레탄, 폴리카보네이트, 폴리스티렌, SBR, NBR 등의 고무 등을 들 수 있다.
특히, 기둥상 구조(22)가 열경화성 수지로 형성되어 있는 것이 바람직하다. 열경화성 수지로 형성되어 있는 기둥상 구조(22)는, TSV형성, 웨이퍼이면 배선공정과 같은 공정에 대한 공정적합성이 높고, 구체적으로는 CVD(화학적 기상성장)와 같은 진공프로세스나, 웨이퍼열프로세스 내성이 우수하며, 박형 디바이스 웨이퍼의 생산성을 더욱 높일 수 있다.
예를 들어 실리콘변성 폴리이미드로 형성된 기둥상 구조(22)는, 가요성을 나타낼 수 있는 것에 더하여, 재료 중에 폴리이미드 골격을 가져, 300℃ 정도 이상의 내열성을 발현할 수 있다.
한편, 특허문헌 2에 있어서의 200℃ 정도에서 열분해되는 접착제로 웨이퍼와 지지체를 첩합한 경우에는, TSV형성이나 재배선프로세스에 있어서, 열분해온도 이상의 프로세스온도에는 내성이 없는 것이 된다.
복수의 기둥상 구조(22)는, 지지체(3) 상에 직접 형성되어 있을 수도 있으나, 예를 들어 도 1에 나타내는 바와 같이, 베이스부(24) 상에 지지되어 있을 수도 있다. 즉, 도 1에 나타내는 태양에 따른 가접착용 적층체(20)에서는, 건식 접착성 섬유구조체(2)가, 지지체(3) 상에 형성된 베이스부(24)와, 베이스부(24) 상에 지지된 복수의 기둥상 구조(22)를 포함한다. 베이스부(24)는, 복수의 기둥상 구조(22)의 재료와 동일한 재료로 형성되어 있을 수도 있고, 상이한 재료로 형성되어 있을 수도 있다.
복수의 기둥상 구조(22)는, 예를 들어 도 1에 나타내는 바와 같이, 지지체(3) 표면에 예를 들어 규칙적으로 배열되는 것이 바람직하다. 또한, 복수의 기둥상 구조(22)를, 예를 들어 도 2에 나타내는 바와 같이, 가접착의 대상인 웨이퍼(10)(디바이스 웨이퍼가 되는 웨이퍼)의 제1 주면(11)측에 마련된 전극구조(회로)(13)를 계획적으로 피할 수 있는 일정한 피치로, 지지기판(3) 상에 형성함으로써, 보다 안정적인 가접착을 행할 수 있다. 즉, 복수의 기둥상 구조(22)는, 웨이퍼(10)의 제1 주면(11)에 형성된 디바이스패턴과 역패턴으로 배열될 수도 있다.
복수의 기둥상 구조(22)는, 지지체(3) 상에 규칙적으로, 조밀하게 배치되어 있는 것이 바람직하다. 이러한 배치에 의해, 보다 안정적인 가접착을 행할 수 있다. 복수의 기둥상 구조(22)는, 100개/mm2 이상 5000개/mm2 이하, 바람직하게는 250개/mm2 이상 1500개/mm2의 밀도로 형성되어 있는 것이 바람직하다.
나아가, 복수의 기둥상 구조(22)는, 웨이퍼(10)의 제1 주면(11)의 표면에, 이 제1 주면의 표면 형상에 추종하도록 접할 수 있다. 그 때문에, 예를 들어 도 2에 나타내는 바와 같이 웨이퍼(10)의 제1 주면(11)이 오목부(11a) 및 볼록부(11b)를 갖는 경우, 즉 웨이퍼(10)가 고단차기판인 경우에도, 복수의 기둥상 구조(22)는 웨이퍼(10)의 제1 주면(11)에 대하여 안정적인 가접착을 행할 수 있다.
복수의 기둥상 구조(22)의 각각의 형상은, 기둥상이면 특별히 제한없이 사용할 수 있으며, 예를 들어 원기둥 및 각기둥 중 어느 것이어도 된다. 도 1에 나타내는 바와 같이, 기둥상 구조(22)의 선단(23)이 폭광 형상(스패출러 형상)이면, 더욱 흡착력이 높아지기 때문에 바람직하다. 기둥상 구조(22)의 선단(23)과 주부(主部)(25)의 단면적의 비는 1:1~1:2인 것이 바람직하다. 즉, 기둥상 구조는, 웨이퍼에 접하는 선단(23)을 상부로 한 경우, 상부가 하부보다 폭이 넓게 되어 있는 것이 바람직하다. 기둥상 구조(22)의 선단(23)은, 흡반(吸盤)과 같은 구조를 갖고 있을 수도 있다.
한편, 기둥상 구조(22)의 각각은, 예를 들어 높이를 1μm~1mm로 할 수 있고, 바람직하게는 높이가 10μm~500μm인 기둥상 구조이다. 또한, 기둥상 구조(22)의 각각은, 예를 들어 직경이 10nm~100μm인 바닥면을 갖는 것으로 할 수 있고, 바람직하게는 직경이 1000nm~20μm인 바닥면을 갖는 것이다. 한편, 기둥상 구조(22)의 각각의 선단(23)은, 예를 들어, 20nm~200μm의 직경을 가질 수 있다.
본 발명의 가접착용 적층체(20)는, 가접착 대상인 웨이퍼와의 가접착력을 컨트롤할 수 있다. 구체적으로는, 예를 들어, 지지기판(3)과 웨이퍼의 가접착력을, 기둥상 구조(22)의 선단(23)의 직경의 대소나, 단위면적당 기둥상 구조(22)의 개수, 및 기둥상 구조(22)의 주부(25)의 직경으로 규정할 수 있다.
지지기판(3)과 웨이퍼가 가접착된 후에, TSV나 재배선을 형성하는 프로세스에 있어서는, 프로세스 장치에서의 핸들링, CMP프로세스에서의 셰어응력 등이 가해지기 때문에, 이 응력에 저항하는 가접착력이 지지기판(3)과 웨이퍼 사이에 필요하게 된다. 한편, 지지기판(3)은 최종적으로 박리되는 것이기 때문에, 필요 이상의 가접착력을 부여하는 것은 피해야 한다. 본 발명의 가접착용 적층체(20)는, 가접착 대상인 웨이퍼(10)와의 가접착력을 컨트롤할 수 있기 때문에, 가공 중의 응력에 견디기에 충분한 한편, 최종적으로 용이하게 박리할 수 있을 정도로 억제된 가접착력을 발현할 수 있다.
가접착층(2) 상에서의, 예를 들어 25mm 폭의 폴리이미드 테이프 시험편과의 180°필박리력이, 2gf 이상 50gf 이하인 것이 바람직하다. 왜냐하면, 이러한 필박리력을 갖는 가접착용 적층체(20)이면, 예를 들어 웨이퍼 연삭시에 웨이퍼의 어긋남이 발생할 우려가 없으며, 또한 박리가 용이하기 때문이다.
가접착용 적층체(20)는, 예를 들어 도 3에 나타내는 바와 같이, 지지체(3) 상에 형성된, 건식 접착성 섬유구조체(21)를 둘러싸는 가드링(4)을 추가로 포함하는 것이 바람직하다.
가접착층(2)을 개재하여 가접착한 웨이퍼와 지지체(3)의 첩합면 내에는, 가접착층이 건식 접착성 섬유구조체인 점에서, 간극이 발생하게 된다. 지지체(3)와 웨이퍼의 첩합 후에는, 웨이퍼가 레지스트의 박리금속의 에칭, 디바이스 웨이퍼의 세정 등의 웨트프로세스에 가해지는 경우도 많은데, 상술한 이 간극에 액체가 침입하는 것이 문제가 되는 경우가 있다. 상기 가드링(4)을 지지체(3) 상에 설치함으로써, 상기 간극에 가공용의 액체가 침입하는 것을 방지할 수 있다.
지지체(3)의 평면 형상은 특별히 한정되지 않고, 가접착층(2)과 동일한 평면 형상일 수도 있고, 가접착층(2)보다 큰 평면 형상일 수도 있다. 원형의 가드링(4)을 마련하는 경우, 지지체(3)의 평면 형상은, 가접착층(2)의 건식 접착성 섬유구조체(21)를 둘러싸는 가드링(4)의 외주 형상과 동일한 평면 형상일 수도 있고, 도 3에 나타내는 바와 같이, 가드링(4)의 외주 형상보다 큰 평면 형상일 수도 있다.
지금까지 가접착용 적층체(20)는, 예를 들어 직경 200mm나 300mm의 원형을 예로 들었으나, 가접착용 적층체(20)는 정사각형이나 직사각형의 패널 형상이어도 상관없다.
지지체(3)의 면적에 대한, 기둥상 구조(22)가 형성되어 있는 면적의 비율은, 0.02%~50%인 것이 바람직하고, 1%~25%인 것이 보다 바람직하다.
[디바이스 웨이퍼 가공용 적층체]
본 발명의 디바이스 웨이퍼 가공용 적층체는, 본 발명의 가접착용 적층체와, 회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖고, 상기 제1 주면이 상기 지지체 상의 상기 가접착층을 개재하여 상기 지지체에 가접착된 웨이퍼를 포함하는 것을 특징으로 한다.
본 발명의 디바이스 웨이퍼 가공용 적층체는, 앞서 설명한 본 발명의 가접착용 적층체를 포함한다. 따라서, 본 발명의 디바이스 웨이퍼 가공용 적층체는, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층에 의한 가접착에 의해, 웨이퍼의 제2 주면의 가공 중에 웨이퍼가 지지체로부터 분리되는 것을 방지할 수 있음과 함께, 가공 후, 고가의 장치를 이용하지 않고도, 웨이퍼를 지지체로부터 용이하게 박리할 수 있다. 또한, 앞서 설명한 바와 같이, 가공 후, 가접착층을 다른 가접착에 반복하여 사용할 수 있다. 따라서, 본 발명의 디바이스 웨이퍼 가공용 적층체를 이용하면, 예를 들어 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
다음으로, 도 4를 참조하면서, 본 발명의 디바이스 웨이퍼 가공용 적층체를 구체적으로 설명한다.
도 4에 나타낸 디바이스 웨이퍼 가공용 적층체(1)는, 가접착용 적층체(20)와, 웨이퍼(10)를 포함한다.
가접착용 적층체(20)는, 도 1 및 도 2를 참조하면서 설명한, 지지체(3)와, 지지체(3) 상에 형성된 가접착층(2)을 포함한다. 또한, 가접착층(2)은, 도 1에 나타낸, 복수의 기둥상 구조(22)를 갖는 건식 접착성 섬유구조체(21)를 포함한다.
웨이퍼(10)는, 도 2에 나타낸 구조를 갖는다. 즉, 웨이퍼(10)는, 회로(13)를 포함하는 제1 주면(11)과 제1 주면(11)과는 반대측의 가공해야 할 제2 주면(12)을 갖는다. 제1 주면(11)은, 오목부(11a)와, 볼록부(11b)를 포함한다. 웨이퍼(10)의 제1 주면(11)은, 회로형성면이라고 부를 수 있다. 웨이퍼(10)의 제2 주면(12)은, 회로비형성면이라고 부를 수 있다.
본 발명을 적용할 수 있는 웨이퍼(10)는, 통상, 반도체 웨이퍼이다. 이 반도체 웨이퍼의 예로는, 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 이 웨이퍼의 두께는, 특별히 제한은 없는데, 전형적으로는 600~800μm, 보다 전형적으로는 625~775μm이다.
도 4에 나타낸 디바이스 웨이퍼 가공용 적층체(1)에서는, 도 2에 나타낸 바와 같이, 웨이퍼(10)의 제1 주면(11)이 지지체(3) 상의 가접착층(2)을 개재하여 지지체(3)에 가접착되어 있다. 본 발명의 디바이스 웨이퍼 가공용 적층체(1)이면, 웨이퍼(10)의 제1 주면(11)에 도 2에 나타내는 바와 같이 오목부(11a) 및/또는 볼록부(11b)를 갖는 고단차기판이었다고 해도, 복수의 기둥상 구조(22)의 선단(23)이 제1 주면(11)의 표면에 추수(追隨)할 수 있기 때문에, 도 4에 나타내는 바와 같이, 웨이퍼(10)의 제2 주면(12)을, 지지체(3)와 대략 평행한 상태에서, 이 지지체(3)와 가접착한 것으로 할 수 있다. 그 때문에, 본 발명의 디바이스 웨이퍼 가공용 적층체(1)는, TSV형성, 웨이퍼이면 배선공정에 대한 우수한 공정적합성을 나타낼 수 있다.
[가접착방법]
본 발명의 가접착방법은, 회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖는 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 방법으로서, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층을 개재하여, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하는 것을 특징으로 한다.
본 발명의 가접착방법은, 예를 들어, 앞서 설명한 본 발명의 가접착 적층체를 이용하여 실시할 수 있다.
앞서 설명한 바와 같이, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층을 개재한 웨이퍼의 제1 주면과 지지체의 가접착은, 웨이퍼의 제2 주면의 예를 들어 박화가공, 전극형성, 금속배선형성 및 보호막형성 등의 가공 중에, 웨이퍼가 지지체로부터 분리되는 것을 방지할 수 있는 충분한 강도의 가접착을 웨이퍼와 지지체 사이에 제공할 수 있다. 한편, 이 가접착은, 가공 후에는, 고가의 장치를 이용하지 않고도, 웨이퍼를 지지체로부터 용이하게 박리할 수 있는 것이다.
또한, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 것인 가접착층은, 일단 가접착을 해방해도, 다른 가접착에 있어서 재차 사용할 수 있다.
이와 같이, 본 발명의 가접착방법에 따르면, 웨이퍼와 지지체의 충분한 강도의 가접착 및 지지체로부터의 웨이퍼의 용이한 박리를 행할 수 있으며, 또한 가접착 및 박리를 반복하여 행할 수 있다. 따라서, 본 발명의 가접착방법에 따르면, 예를 들어 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
가접착시에, 가접착층과 웨이퍼를, 첩합장치를 사용하여 첩합할 수도 있다. 첩합에 있어서는, 바람직하게는 실온~100℃, 보다 바람직하게는 실온~80℃의 온도영역에서, 웨이퍼와 가접착층을 균일하게 압착(바람직하게는 0보다 크고~5MPa, 더욱 바람직하게는 1Pa~1MPa)할 수 있다. 예를 들어 이 첩합에 의해, 웨이퍼가 지지체에 가접착층을 개재하여 가접착된 웨이퍼 가공체(적층체기판), 즉 앞서 설명한 디바이스 웨이퍼 가공용 적층체를 형성할 수 있다. 그 후에 일체의 가열처리 등은 필요로 하지 않는다.
웨이퍼 첩합장치로는, 시판되는 웨이퍼 접합장치, 예를 들어 EVG사의 EVG520IS, 850TB, SUSS사의 XBC300 등을 들 수 있다.
[디바이스 웨이퍼 가공방법]
본 발명의 디바이스 웨이퍼 가공방법은, 본 발명의 가접착방법에 의해, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하고, 가접착된 상기 웨이퍼의 상기 제2 주면을 가공하는 것을 특징으로 한다.
본 발명의 디바이스 웨이퍼 가공방법에서는, 본 발명의 가접착방법에 의해 가접착을 행한 후에 웨이퍼의 제2 주면의 가공을 행하기 때문에, 앞서 설명한 바와 같이, 예를 들어 박형 디바이스 웨이퍼를 높은 생산성 및 낮은 비용으로 제조할 수 있다.
또한, 앞서 서술하였는데, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 것인 가접착층은, 일단 가접착을 해방해도, 다른 가접착에 있어서 재차 사용할 수 있다. 즉, 본 발명에서는, 1개의 웨이퍼의 제2 주면을 가공한 후, 가접착층에 의한 가접착을 해방하고, 이어서, 가접착층을 다른 가접착에 있어서 반복하여 사용할 수 있다.
상기 다른 가접착에서는, 가공한 웨이퍼와는 별개의 실리콘 웨이퍼를 지지체로서 가접착할 수도 있고, 또는 실리콘 웨이퍼 이외의 기재를 가접착할 수도 있다. 즉, 본 발명에서는, 웨이퍼의 제2 주면을 가공한 후, 가접착층에 의한 가접착을 해방하고, 이어서, 가공한 웨이퍼와는 별개의 기재를 지지체에 가접착층을 개재하여 상기와 동일한 첩합 조건으로 가접착할 수 있다. 실리콘 웨이퍼 이외의 지지체로는, 예를 들어, 금속기판, 유리기판이나 석영기판 등을 들 수 있다.
또한, 지지체는, 정사각형이나 직사각형의 패널 형상이어도 상관없다. 지지체 상에서 가접착되는 기판도, 실리콘, 유리, 금속, 수지 등 제한을 두는 것은 아니다.
다음으로, 본 발명의 디바이스 웨이퍼 가공방법의 구체예를 설명한다.
본 발명의 디바이스 웨이퍼 가공방법의 일례는, 이하의 (a)~(d)의 공정을 갖는다.
[공정(a)]
공정(a)은, 회로를 포함하는 제1 주면(회로형성면; 표면)과 이 제1 주면과는 반대측의 가공해야 할 제2 주면(회로비형성면; 이면)을 갖는 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 공정이다. 즉, 공정(a)은, 본 발명의 가접착방법에 의해, 웨이퍼의 제1 주면과 지지체의 가접착을 행하는 공정이다.
[공정(b)]
다음으로, 지지체에 가접착된 웨이퍼의 제2 주면(회로비형성면)을 연삭 또는 연마하는 공정, 즉, 첩합하여 얻어진 디바이스 웨이퍼 가공용 적층체의 웨이퍼 이면측을 연삭하여, 이 웨이퍼의 두께를 얇게 하는 공정(b)에 가해진다. 웨이퍼의 제2 주면의 연삭가공의 방식에는 특별히 제한은 없고, 공지의 연삭방식이 채용된다. 연삭은, 웨이퍼와 지석(다이아몬드 등)에 물을 뿌려 냉각하면서 행하는 것이 바람직하다. 웨이퍼의 제2 주면을 연삭가공하는 장치로는, 예를 들어 (주)디스코제 DAG-810(상품명) 등을 들 수 있다. 또한, 웨이퍼의 제2 주면을 CMP연마할 수도 있다.
본 발명의 제조방법에 의해 얻어지는 박형 웨이퍼의 두께는, 전형적으로는 5~300μm, 보다 전형적으로는 10~100μm이다.
[공정(c)]
다음으로, 제2 주면을 연삭한 웨이퍼 가공체, 즉, 이면연삭에 의해 박형화된 웨이퍼의 제2 주면에 추가적인 가공을 실시하는 공정(c)이다. 이 공정(c)에는 웨이퍼 레벨로 이용되는 다양한 프로세스가 포함된다. 예로는, 전극형성, 금속배선형성, 보호막형성 등을 들 수 있다. 보다 구체적으로는, 전극 등의 형성을 위한 금속스퍼터링, 금속스퍼터링층을 에칭하는 웨트에칭, 금속배선형성의 마스크로 하기 위한 레지스트의 도포, 노광, 및 현상에 의한 패턴의 형성, 레지스트의 박리, 드라이에칭, 금속도금의 형성, TSV형성을 위한 실리콘에칭, 실리콘 표면의 산화막형성 등, 종래 공지의 프로세스를 들 수 있다.
[공정(d)]
다음으로, 상기 공정에서 가공을 실시한 웨이퍼를 지지체로부터 박리하는 공정, 즉 박형화한 웨이퍼에 다양한 가공을 실시한 후, 다이싱하기 전에 웨이퍼를 지지체로부터 박리하는 공정이다. 환언하면, 이 공정(d)은, 가접착층에 의한 가접착을 해방하는 공정이다.
이 박리공정은, 일반적으로 실온으로부터 60℃ 정도의 비교적 저온의 조건에서 실시된다. 구체적인 방법으로는, 예를 들어, 디바이스 웨이퍼 가공용 적층체의 웨이퍼 또는 지지체의 일방을 수평으로 고정해 두고, 타방을 수평방향으로부터 일정한 각도를 부여하여 들어 올리는 방법, 연삭된 웨이퍼의 연삭면에 보호필름을 붙이고, 웨이퍼와 보호필름을 필 방식으로 지지체로부터 박리하는 방법, 및 핀셋으로 웨이퍼의 일부를 들어 올려 박리하는 방법 등을 들 수 있다. 본 발명에는, 이들 박리방법 중 어느 것이나 적용가능하다. 물론 상기 방법으로 한정되지는 않는다.
가접착층에 의한 가접착을 해방(박리)함으로써, 회로를 포함하는 제1 주면과, 이 제1 주면과는 반대측의 가공이 실시된 제2 주면을 갖는, 디바이스 웨이퍼를 얻을 수 있다.
또한, 본 발명의 디바이스 웨이퍼의 가공방법에서는, 지지체로부터의 디바이스 웨이퍼의 박리 후에, 지지체 표면, 및 디바이스 웨이퍼 표면 모두 세정을 하지 않아도 된다.
[다른 공정]
공정(d) 후, 가접착층을 다른 가접착에 있어서 반복하여 사용할 수 있다. 다른 가접착의 대상은, 예를 들어 웨이퍼 이외의 기재로 할 수 있다. 구체예를 들면, 가공한 웨이퍼에 유리기판이나 석영기판 등의 다른 기판을 적층하는 데에, 가접착층에 의한 가접착을 이용할 수 있다.
혹은, 공정(d) 후, 가공한 웨이퍼와는 별개의 추가적인 웨이퍼를 가공하기 위해, 추가적인 웨이퍼의 가공해야 할 제2 주면과는 반대측의 제1 주면을 지지체에 가접착층을 개재하여 가접착할 수 있다.
본 발명에서 이용하는 가접착층은, 가접착의 해방 후에 세정이 불필요하기 때문에, 효율적으로, 추가적인 가접착에 있어서 반복하여 사용할 수 있다.
[건식 접착성 섬유구조체의 제조방법]
여기서, 본 발명에서 이용하는 가접착층의 건식 접착성 섬유구조체의 제조방법의 예를 설명한다. 그러나, 본 발명에서 이용하는 가접착층의 건식 접착성 섬유구조체의 제조방법은, 이하의 방법으로 한정되는 것은 아니다.
(제1의 예)
제1의 예는, 복수의 기둥상 구조를, 실리콘, 유리 등으로 이루어지는 지지체의 표면에 전사시키는 방법이다.
구체적으로는, 예를 들어 Si기판에 드라이에칭에 의해 원기둥상의 형을 형성하고, 형성된 원기둥의 형에 수지재료를 흘려 넣어 원기둥상의 수지 즉 미세한 섬유를 형성할 수도 있다. 실리콘 중의 원형의 형으로 성형된 원기둥상의 수지를, PET 등의 시트상 기재에, 건식 접착성 섬유구조체의 폭넓은 선단을 접촉시켜 전사를 행한다. PET 상의 전사된 건식 접착성 섬유구조체의 타방의 선단을 지지체에 접합한 후에 PET 등의 시트상 기재를 박리함으로써 제공할 수 있다.
그때, 지지체에의 접합은 예를 들어, 고융점땜납을 사용하여 타방의 선단을 접합한다. 혹은, 지지체의 표면을 실란커플링처리, 양극산화, 화학적 표면조화 등의 처리 후에, 미세하고 가요인 기둥상 구조를 열, 압력을 가하면서 지지체 표면에 전사시킴으로써, 지지체와 강고한 접합이 가능해진다.
(제2의 예)
실리콘, 유리 등으로 이루어지는 지지체의 표면에 건식 접착성 섬유구조체를 형성하는 다른 방법으로는, 예를 들어 사출성형에 의해, 얇은 필름과 미세한 기둥상 구조를 일괄로 성형할 수 있다.
그 후에 미세한 기둥상 구조를 포함하는 필름재료를, 지지체에 첩합함으로써, 지지체와, 지지체 상에 형성된 가접착층의 복합체를 제공할 수 있다.
(제3의 예)
다공질을 갖는 수지에 원하는 수지를 흘려 넣고, 정형(整形)가공함으로써, 표면에 기둥상 구조를 갖는 구조체를 얻는 것도 가능하다.
(제4의 예)
또한, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체는, 예를 들어 비특허문헌 2에 기재되어 있는 바와 같이, 마이크로스케일 또는 나노스케일의 요철을 갖는 형을 이용한 임프린트법으로 얻을 수도 있다.
또한, 지금까지 앞서 나타낸, 폭넓은 선단을 갖는 미세하고 가요인 기둥상 구조로는, 기둥상 구조의 편방의 선단만이 폭넓은 구조가 아니라, 양단이 폭넓은 구조를 갖는 가요인 기둥상 구조여도 상관없다. 그때는, 첩합 후 디바이스 웨이퍼의 박화 후에, 지지체를 박리시키게 되는데, 당연히 박리시키고자 하는 면과 박리시키고자 하지 않는 면이 발생하고, 이 경우 박리시키고자 하는 면의 건식 접착성 섬유구조체 전체의 흡착력을, 박리시키고자 하지 않는 면의 건식 접착성 섬유구조체 전체의 흡착력보다 약하게 하면 된다. 흡착력의 강약은, 앞서 설명한 바와 같이 제어할 수 있다.
실시예
이하, 실시예를 이용하여 본 발명을 구체적으로 설명하는데, 본 발명은 이것으로 한정되는 것은 아니다.
(실시예 1)
일방의 주면인 제1 주면에 높이 10μm, 직경 40μm의 구리포스트(전극구조)가 전체면에 형성된 직경 200mm 실리콘 웨이퍼(두께: 725μm, 디바이스 웨이퍼가 되는 웨이퍼)를, 가접착의 대상으로 하였다.
우선, 상기 웨이퍼의 제1 주면의 전극구조 이외의 영역에 건식 접착성 섬유구조체의 기둥상 구조를 접촉시켜 가접착시키기 위해, 직경 200mm(두께: 500μm)의 유리기판 지지체 전체면에 실란커플링재를 스핀코트도포한 것을 준비하였다.
지지기판 상에 형성하는 건식 접착성 섬유구조체의 준비로서, 두께 725μm의 직경 300mm 실리콘기판면 내에 포토레지스트막을 형성하고, 정법(定法)에 따라 마스크를 개재하여 실리콘기판 중에 원기둥상의 형구멍을 형성하기 위한 패턴을 형성하였다. 실리콘과 선택비가 있는 레지스트패턴을 이용하여 보쉬법에 따른 드라이에칭에 의해, 실리콘 중에 직경 20미크론, 깊이 50미크론의 원기둥상의 세공을 형성하였다. 세공형성용의 레지스트를 박리한 후, 건식 접착성 섬유구조체의 폭광부분을 형성하기 위해, 재차 레지스트패턴을 형성하였다. 레지스트 개구부의 중심위치는 실리콘 중 세공의 중심과 일치하며, 개구직경은 30미크론으로 하였다. 다음으로 실리콘 중의 세공과 개구부의 레지스트패턴 중에, 실리콘변성 폴리이미드 수지를 스크린인쇄로 흘려 넣고, 실리콘기판을 100℃에서 60분 가열하였다. 다음으로 레지스트패턴을 박리한 후 190℃ 4시간의 하드베이크를 행하여 실리콘변성 폴리이미드 수지를 경화시켰다.
다음으로 표면에 점착층이 있는 두께 100μm의 PET 필름을, 실리콘기판 상에 형성된 건식 접착성 섬유구조체의 폭광부분 표면에 라미네이트 후에 압착하고, 건식 접착성 섬유구조체를 PET 필름 상에 전사하였다. 전사된 건식 접착성 섬유구조체를 SEM으로 확인한 결과, 원기둥부의 직경이 20μm이고, 규칙적으로 구비된 폭넓은 선단부의 직경이 30μm이고, 높이가 20μm이며, 설계대로였다.
이때의 건식 접착성 섬유구조체의 밀도(평면 SEM으로 배율 2000배로 관찰)는 약 300개/mm2였다.
복수의 기둥상 구조를 갖는 PET 필름을, 얼라인먼트를 취하면서 실란커플링제가 도포된 유리지지기판에 80Pa의 음압, 온도 110℃의 조건으로 진공라미네이트하였다. 라미네이트된 지지기판은 대기 중에 취출되고, 표면의 PET 필름을 박리시켜, 최종적으로 건식 접착성 섬유구조체를 포함하는 가접착층이 부착된 유리지지기판(가접착용 적층체)을 얻었다.
상기 가접착용 적층체의 기둥상 구조가 형성된 면에, 가접착의 대상인, 일방의 주면인 제1 주면에 높이 10μm, 직경 40μm의 구리포스트가 전체면에 형성된 직경 200mm 실리콘 웨이퍼(두께: 725μm)를, 웨이퍼 첩합장치 내에서, 챔버 내 압력 10Pa 미만, 스테이지온도 70℃, 하중 0.21MPa로 60초의 조건으로 첩합을 행하였다. 이때, 가접착층의 복수의 기둥상 구조의 선단이 웨이퍼의 제1 주면에 접촉하도록 하였다. 이에 따라, 디바이스 웨이퍼 가공용 적층체를 제작하였다.
한편, 여기서, 기판접착 후의 이상을 육안으로 판별하기 위해 지지체로서 유리판을 사용하였으나, 웨이퍼 등의 광을 투과하지 않는 실리콘기판도 사용가능하다.
첩합장치로서, EVG사의 웨이퍼 접합장치 EVG520IS를 이용하여 행하였다. 한편, 첩합 후의 육안확인에서는, 첩합의 품질에 문제는 관찰되지 않았다.
다음으로, 그라인더(DISCO제, DAG810)로 다이아몬드지석을 이용하여 실리콘 웨이퍼의 이면(제1 주면과는 반대측의 제2 주면) 연삭을 행하였다. 최종기판두께 50μm까지 그라인드한 후, 광학현미경(100배)으로 크랙, 박리 등의 이상의 유무를 조사하였으나, 이상은 관찰되지 않았다.
나아가, 실리콘 웨이퍼를 이면연삭한 후의 가공체를 CVD장치에 도입하고, 2μm의 SiO2막의 생성실험을 행하여, 그때의 외관이상의 유무를 조사하였다. 두꺼운 산화막의 성막 후에도 외관이상이 발생하지 않았다. 여기서 사용한 플라즈마CVD장치는 PD270STL(삼코사제)이고, 출력RF 500W, 내압 40Pa, 가스종은 TEOS(테트라에틸오르토실리케이트):O2=20sccm:680sccm이었다.
마지막으로, 지지기판의 박리성을 확인하였다. 구체적으로는 이하에 따라 시험을 하였다. CVD내성시험을 끝낸 디바이스 웨이퍼 가공체의 50μm까지 박형화한 웨이퍼측에 다이싱프레임을 이용하여 다이싱테이프를 붙이고, 이 다이싱테이프면을 진공흡착에 의해, 흡착판에 세트하였다. 그 후, 실온에서, 유리의 1점을 핀셋으로 들어올림으로써, 유리기판을 박리하였다. 결과적으로, 두께가 50μm인 웨이퍼를 균열되는 일 없이 박리할 수 있었다.
박리 후, 즉 가접착 해방 후의 가접착용 적층체를 이용하여, 다른 실리콘 웨이퍼의 가접착을 (상기와 동일한 조건으로)행하여, 다른 1개의 디바이스 웨이퍼 가공용 적층체를 제작하였다. 재차의 가접착 전에는, 가접착층의 세정을 행하지 않았다. 이어서, 이 다른 1개의 디바이스 웨이퍼 가공용 적층체에 대하여, 상기와 동일하게 이면연삭, CVD내성시험, 박리시험을 행하였는데, 이상이나 균열은 관찰되지 않았다.
이와 같이, 실시예 1에서는, 이면연삭 및 CVD와 같은 가공에 견디기에 충분한 가접착강도를 실현할 수 있었던 한편, 가공 후에는 지지체로부터 웨이퍼를 용이하게 박리할 수 있었다. 또한, 실시예 1에서는, 가접착층에 의한 가접착 해방 후, 세정을 하지 않고, 가접착층을 재차 사용할 수 있었다.
(실시예 2)
다음으로, 팬아웃패널 레벨 패키지의 칩 퍼스트 프로세스에의 적용에 대하여 검토를 행하였다.
수지기판(90mm×90mm, 두께 500미크론)으로서, 일방의 주면인 제1 주면에 직경 15μm, 높이 15μm의 저융점금속으로 이루어지는 범프(전극구조)가 전체면에 형성되고, 타방의 면인 제2 주면에는 가로세로 10미크론의 알루미늄패드가 전체면에 형성되고, 제1 주면과 제2 주면은 수지기판을 관통하는 전극으로 결선되어 있는 디바이스 구조체를 가접착의 대상으로 하였다.
상기 수지기판을 가접합하는 지지기판으로서, AGC제의 크기 300mm×100mm, 두께 700미크론의 유리기판을 사용하였다.
지지기판 상에 형성하는 건식 접착성 섬유구조체의 준비로서, 두께 725μm의 직경 300mm 실리콘기판면 내에 포토레지스트막을 형성하고, 정법에 따라 마스크를 개재하여 실리콘기판 중에 원기둥상의 형구멍을 형성하기 위한 패턴을 형성하였다. 실리콘과 선택비가 있는 레지스트패턴을 이용하여 보쉬법에 따른 드라이에칭에 의해, 실리콘 중에 직경 20미크론, 깊이 50미크론의 원기둥상의 세공을 형성하였다. 세공형성용의 레지스트를 박리한 후, 건식 접착성 섬유구조체의 폭광부분을 형성하기 위해, 재차 레지스트패턴을 형성하였다. 레지스트 개구부의 중심위치는 실리콘 중 세공의 중심과 일치하며, 개구직경은 30미크론 레지스트두께를 3미크론으로 하였다. 다음으로 실리콘 중의 세공과 개구부의 레지스트패턴 중에, 불소 수지를 스크린인쇄로 흘려 넣고, 실리콘기판을 100℃에서 60분 가열하였다. 다음으로 레지스트패턴을 박리한 후 150℃ 1시간의 하드베이크를 행하여 불소 수지를 경화시켰다.
다음으로 표면에 점착층이 있는 두께 100μm의 PET 필름을, 실리콘기판 상에 형성된 건식 접착성 섬유구조체의 폭광부분 표면에 라미네이트 후에 압착하여, 건식 접착성 섬유구조체를 PET 필름 상에 전사하였다. 전사된 건식 접착성 섬유구조체를 SEM으로 확인한 결과, 원기둥부, 폭광부의 직경 및 높이는 설계대로이며, 실시예 1과 동일하였다. 이 작업을 반복하여 행하고, 최종적으로 300mm×100mm의 PET 필름 전체면에 건식 접착성 섬유구조체를 전사하였다. 이때의 건식 접착성 섬유구조체의 밀도는 약 300개/mm2였다.
다음으로, 300mm×100mm의 유리지지기판 전체면에 실란커플링재를 슬롯코트하여 건조시키고, 나아가 전체면의 기둥상 구조를 갖는 PET 필름을, 얼라인먼트를 취하면서 실란커플링제가 도포된 유리지지기판에 80Pa의 음압, 온도 110℃의 조건으로 진공라미네이트하였다. 라미네이트된 지지기판은 대기 중에 취출되고, 표면의 PET 필름을 박리시켜, 최종적으로 건식 접착성 섬유구조체를 포함하는 가접착층이 부착된 유리지지기판(가접착용 적층체)을 얻었다.
상기 가접착용 적층체의 기둥상 구조가 형성된 면에, 가접착의 대상인 수지기판(90mm×90mm, 두께 500미크론)으로서, 일방의 주면인 제1 주면에 직경 15μm, 높이 15μm의 저융점금속으로 이루어지는 범프(전극구조)가 전체면에 형성되고, 타방의 면인 제2 주면에는 가로세로 30미크론의 알루미늄패드가 전체면에 형성되고, 제1 주면과 제2 주면은 수지기판을 관통하는 전극으로 결선되어 있는 디바이스 구조체를 기판첩합장치 내에서, 스테이지온도 70℃, 하중 0.21MPa로 60초의 조건으로 첩합을 행하였다. 이때, 가접착층의 복수의 기둥상 구조의 선단이 웨이퍼의 제1 주면에 범프구조를 피하면서 접촉하도록 하였다. 이 가접착층이 부착된 유리지지기판 상에는 합계 3매의 수지기판을 탑재하였다(디바이스 웨이퍼 가공용 적층체의 완성).
다음으로 이 유리를 지지체로 하는 디바이스 가공용 적층체에 대하여 컴프레션장치를 사용하여, 몰드재료로 봉지를 행하였다. 봉지에는 신에쓰화학공업제 필름몰드재료 SINR-DF5770을 사용하고, 디바이스 상의 막두께를 100미크론으로 하였다.
다음으로, 그라인더(DISCO제, DFG8020)로 지석을 이용하여 몰드재료의 연삭을 행하고, 최종적으로 제2 주면의 알루미늄패드를 노출시킬 때까지 연삭을 행하였다. 그라인드한 후의 알루미늄패드 표면을, 광학현미경(100배)으로 크랙, 박리 등의 이상의 유무를 조사하였으나, 이상은 관찰되지 않았다.
나아가, 알루미늄패드가 노출된 평면에, 감광성 필름재료 50미크론 두께의 SINR-DF3170SP(신에쓰화학제)를 몰드 필름과 동일하게 진공라미네이터로 라미네이트하였다. 라미네이트 조건은 100℃·80Pa였다. 제1 주면 상의 알루미늄패드부를 개구하기 위해, 마스크를 사용한 정법에 따라 포토리소그래피를 행하였다. 프로세스 조건은, 프리베이크 100℃·300초, i선노광으로 노광량 1100mJ/cm2, 노광 후 가열 130℃·300초였다. PEGMEA에서의 현상에 의해, 알루미늄패드 상에 직경 20미크론의 개구패턴을 얻었다.
마지막으로 유리지지체 상에서의 일련의 프로세스 후, 원래대로 3매의 디바이스로 잘라서 나누기 위해, 다이싱장치로 몰드층을 커트하여 개편화(個片化)를 행하였다. 개편화한 디바이스는 건식 접착성 섬유구조체를 포함하는 가접착층으로부터 용이하게 떼어내는 것이 가능하였다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (11)

  1. 회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖는 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 방법으로서,
    복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 가접착층을 개재하여, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하는 것을 특징으로 하는 가접착방법.
  2. 제1항에 있어서,
    상기 건식 접착성 섬유구조체로서, 상기 복수의 기둥상 구조가 열경화성 수지로 형성되어 있는 것을 이용하는 것을 특징으로 하는 가접착방법.
  3. 제1항 또는 제2항에 있어서,
    상기 건식 접착성 섬유구조체로서, 상기 복수의 기둥상 구조가 실리콘변성 폴리이미드로 형성되어 있는 것을 이용하는 것을 특징으로 하는 가접착방법.
  4. 디바이스 웨이퍼 가공방법으로서,
    제1항 내지 제3항 중 어느 한 항에 기재된 가접착방법에 의해, 상기 웨이퍼의 상기 제1 주면과 상기 지지체의 가접착을 행하고,
    가접착된 상기 웨이퍼의 상기 제2 주면을 가공하는 것
    을 특징으로 하는 디바이스 웨이퍼 가공방법.
  5. 제4항에 있어서,
    상기 웨이퍼의 상기 제2 주면을 가공한 후, 상기 가접착층에 의한 가접착을 해방(解放)하고,
    이어서, 상기 가접착층을, 다른 가접착에 있어서 반복하여 사용하는 것을 특징으로 하는 디바이스 웨이퍼 가공방법.
  6. 제4항에 있어서,
    상기 웨이퍼의 상기 제2 주면을 가공한 후, 상기 가접착층에 의한 가접착을 해방하고,
    이어서, 상기 웨이퍼와는 별개의 기재를 상기 지지체에 가접착층을 개재하여 가접착하는 것을 특징으로 하는 디바이스 웨이퍼 가공방법.
  7. 웨이퍼를 지지체에 가접착층을 개재하여 가접착하는 데에 사용하는 가접착용 적층체로서,
    상기 지지체와, 상기 지지체 상에 형성된 상기 가접착층을 포함하고,
    상기 가접착층은, 복수의 기둥상 구조를 갖는 건식 접착성 섬유구조체를 포함하는 것을 특징으로 하는 가접착용 적층체.
  8. 제7항에 있어서,
    상기 복수의 기둥상 구조가, 열경화성 수지로 형성되어 있는 것을 특징으로 하는 가접착용 적층체.
  9. 제7항 또는 제8항에 있어서,
    상기 복수의 기둥상 구조가, 실리콘변성 폴리이미드로 형성되어 있는 것을 특징으로 하는 가접착용 적층체.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 지지체 상에 형성된, 상기 건식 접착성 섬유구조체를 둘러싸는 가드링을 추가로 포함하는 것을 특징으로 하는 가접착용 적층체.
  11. 제7항 내지 제10항 중 어느 한 항에 기재된 가접착용 적층체와,
    회로를 포함하는 제1 주면과 상기 제1 주면과는 반대측의 가공해야 할 제2 주면을 갖고, 상기 제1 주면이 상기 지지체 상의 상기 가접착층을 개재하여 상기 지지체에 가접착된 웨이퍼
    를 포함하는 것을 특징으로 하는 디바이스 웨이퍼 가공용 적층체.
KR1020227042376A 2020-06-12 2021-04-26 가접착방법, 디바이스 웨이퍼 가공방법, 가접착용 적층체 및 디바이스 웨이퍼 가공용 적층체 KR20230022856A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020102386 2020-06-12
JPJP-P-2020-102386 2020-06-12
PCT/JP2021/016677 WO2021251018A1 (ja) 2020-06-12 2021-04-26 仮接着方法、デバイスウエハ加工方法、仮接着用積層体及びデバイスウエハ加工用積層体

Publications (1)

Publication Number Publication Date
KR20230022856A true KR20230022856A (ko) 2023-02-16

Family

ID=78845557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227042376A KR20230022856A (ko) 2020-06-12 2021-04-26 가접착방법, 디바이스 웨이퍼 가공방법, 가접착용 적층체 및 디바이스 웨이퍼 가공용 적층체

Country Status (7)

Country Link
US (1) US20230178412A1 (ko)
EP (1) EP4166620A1 (ko)
JP (2) JP7478234B2 (ko)
KR (1) KR20230022856A (ko)
CN (1) CN115699251A (ko)
TW (1) TW202147534A (ko)
WO (1) WO2021251018A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064040A (ja) 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
US20150368519A1 (en) 2013-02-08 2015-12-24 Nanogriptech, Inc. The design of microfibers with mushroom-shaped tips for optimal adhesion
US9566722B2 (en) 2012-04-13 2017-02-14 Nanogriptech, Inc. Method of molding simple or complex micro and/or nanopatterned features on both planar or non-planar molded objects and surfaces and the molded objects produced using same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050271869A1 (en) 2004-06-07 2005-12-08 Jackson Warren B Hierarchically-dimensioned-microfiber-based dry adhesive materials
US8524092B2 (en) 2006-12-14 2013-09-03 Carnegie Mellon University Dry adhesives and methods for making dry adhesives
JP4528359B2 (ja) 2008-04-16 2010-08-18 日東電工株式会社 繊維状柱状構造体集合体およびそれを用いた粘着部材
US11339469B2 (en) 2016-01-13 2022-05-24 Applied Materials, Inc. Vacuum processing system with holding arrangement
WO2017140788A1 (en) 2016-02-19 2017-08-24 Swisscom Ag System for reuseable high-strength adhesive mounts
KR102492533B1 (ko) 2017-09-21 2023-01-30 삼성전자주식회사 지지 기판, 이를 이용한 반도체 패키지의 제조방법 및 이를 이용한 전자 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064040A (ja) 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
US9566722B2 (en) 2012-04-13 2017-02-14 Nanogriptech, Inc. Method of molding simple or complex micro and/or nanopatterned features on both planar or non-planar molded objects and surfaces and the molded objects produced using same
US20150368519A1 (en) 2013-02-08 2015-12-24 Nanogriptech, Inc. The design of microfibers with mushroom-shaped tips for optimal adhesion

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
APPLIED MATERIAL & INTERFACES, Vol.1, No.4, pp.849-855, 2009
J.Adhesion Sci.Technol., Vol.17, No.8, pp.1055-1073

Also Published As

Publication number Publication date
TW202147534A (zh) 2021-12-16
CN115699251A (zh) 2023-02-03
JP7478234B2 (ja) 2024-05-02
US20230178412A1 (en) 2023-06-08
JP2024059775A (ja) 2024-05-01
EP4166620A1 (en) 2023-04-19
WO2021251018A1 (ja) 2021-12-16
JPWO2021251018A1 (ko) 2021-12-16

Similar Documents

Publication Publication Date Title
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
US9991150B2 (en) Procedure of processing a workpiece and an apparatus designed for the procedure
KR101096142B1 (ko) 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
KR101239282B1 (ko) 캐리어 기판으로부터 가역적으로 장착된 디바이스 웨이퍼를 제거하는 장치 및 방법
US8846499B2 (en) Composite carrier structure
US10103048B2 (en) Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
EP3159919B1 (en) A procedure of processing a workpiece and an apparatus designed for the procedure
TWI699413B (zh) 暫時接著方法及薄型晶圓之製造方法
US9355881B2 (en) Semiconductor device including a dielectric material
JP2004296935A (ja) 半導体装置の製造方法
US20160167358A1 (en) Support for bonding a workpiece and method thereof
JP2016219776A (ja) キャリア−ワークピース接合スタックの分離方法
JP5090789B2 (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
KR20130130834A (ko) 웨이퍼 레벨 싱귤레이션 방법 및 시스템
TW201203341A (en) Wafer processing method
JP2014096422A (ja) 基板支持部材、基板処理装置、基板支持部材の製造方法、及び基板処理方法
KR20230022856A (ko) 가접착방법, 디바이스 웨이퍼 가공방법, 가접착용 적층체 및 디바이스 웨이퍼 가공용 적층체
JP4835583B2 (ja) ダイアタッチフィルム付きの半導体装置の製造方法
CN109411359B (zh) 用于处理半导体装置结构的方法和设备
CN116417352B (zh) 一种半导体封装结构的制备方法
CN113764968B (zh) 一种去除外延片衬底的方法
JP2012169411A (ja) 半導体装置の製造方法
CN112530813A (zh) 临时键合方法

Legal Events

Date Code Title Description
A201 Request for examination