KR20230014758A - 반도체 제조 장치용 부재 및 그 제법 - Google Patents

반도체 제조 장치용 부재 및 그 제법 Download PDF

Info

Publication number
KR20230014758A
KR20230014758A KR1020227045178A KR20227045178A KR20230014758A KR 20230014758 A KR20230014758 A KR 20230014758A KR 1020227045178 A KR1020227045178 A KR 1020227045178A KR 20227045178 A KR20227045178 A KR 20227045178A KR 20230014758 A KR20230014758 A KR 20230014758A
Authority
KR
South Korea
Prior art keywords
plate
upper plate
semiconductor manufacturing
manufacturing apparatus
electrode
Prior art date
Application number
KR1020227045178A
Other languages
English (en)
Inventor
히로시 다케바야시
조요 이토
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Priority claimed from PCT/JP2021/037206 external-priority patent/WO2022168368A1/ja
Publication of KR20230014758A publication Critical patent/KR20230014758A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0203—Protection arrangements
    • H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/026—Shields
    • H01J2237/0262—Shields electrostatic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2007—Holding mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 제조 장치용 부재(10)는, 웨이퍼 배치면(22)을 갖고, 전극을 내장하지 않은 세라믹제의 상부 플레이트(20)와, 상부 플레이트(20) 중 웨이퍼 배치면(22)과는 반대측의 면에 설치되고, 정전 전극으로서 이용되는 도전재제의 중간 플레이트(30)와, 중간 플레이트(30) 중 상부 플레이트(20)가 설치된 면과는 반대측의 면에 접합되는 세라믹제의 하부 플레이트(40)를 구비한다.

Description

반도체 제조 장치용 부재 및 그 제법
본 발명은, 반도체 제조 장치용 부재 및 그 제법에 관한 것이다.
종래, 반도체 제조 장치용 부재로서, 정전 전극 및 히터 전극을 내장하는 세라믹제의 상부 플레이트와, 상부 플레이트의 웨이퍼 배치면과는 반대측의 면에 제1 금속 접합층을 통해 접합되는 금속 매트릭스 재료제의 중간 플레이트와, 중간 플레이트의 상부 플레이트와 접합되는 면과는 반대측의 면에 제2 금속 접합층을 통해 접합되는 세라믹제의 하부 플레이트를 구비한 것이 알려져 있다(예컨대 특허문헌 1). 특허문헌 1에서는, 상부 팩 플레이트가 상부 플레이트에 상당하고, 하부 팩 플레이트가 중간 플레이트에 상당하며, 백킹 플레이트가 하부 플레이트에 상당한다.
특허문헌 1: 일본 특허 공표 제2018-518833호 공보
그러나, 전술한 반도체 제조 장치용 부재에서는, 정전 전극이 상부 플레이트에 내장되기 때문에, 상부 플레이트 중 정전 전극보다 상측의 부분(유전체층)의 두께에 불균일이 발생할 우려가 있었다. 구체적으로는, 정전 전극은 상부 플레이트 중 웨이퍼 배치면측에 매설되는 것이나 정전 전극과 상부 플레이트를 구성하는 세라믹의 열팽창 계수에 차이가 있는 것 등에 의해, 상부 플레이트의 면을 연삭할 때에 상부 플레이트가 변형하여 유전체층의 두께에 불균일이 발생하는 경우가 있었다. 유전체층의 두께가 면 내에서 불균일해지면, 웨이퍼 흡착력이 면 내에서 불균일해지거나 플라즈마를 발생시킨 경우에 플라즈마 밀도가 면 내에서 불균일해지기 때문에 바람직하지 않다. 유전체층의 두께가 얇으면 이들이 현저해지기 쉽다.
본 발명은 이러한 과제를 해결하기 위해서 이루어진 것으로, 상부 플레이트와 중간 플레이트와 하부 플레이트를 접합한 반도체 제조 장치용 부재에 있어서, 상부 플레이트가 얇아도 상부 플레이트의 두께의 균일성이 양호한 것을 제공하는 것을 주목적으로 한다.
본 발명의 반도체 제조 장치용 부재는,
웨이퍼 배치면을 갖고, 전극을 내장하지 않은 세라믹제의 상부 플레이트와,
상기 상부 플레이트 중 상기 웨이퍼 배치면과는 반대측의 면에 설치되고, 정전 전극 및 RF 전극으로서 이용되는 도전재제의 중간 플레이트와,
상기 중간 플레이트 중 상기 상부 플레이트가 설치된 면과는 반대측의 면에 접합되는 세라믹제의 하부 플레이트
를 구비하는 것이다.
이 반도체 제조 장치용 부재에서는, 전극이 내장되지 않은 세라믹제의 상부 플레이트는, 정전 척의 유전체층으로서 기능한다. 상부 플레이트는, 전극이 내장되지 않기 때문에, 전극이 내장되는 경우에 비해 플랫하게 하기 쉽다. 그 때문에, 상부 플레이트(즉 유전체층)가 얇아도 상부 플레이트의 두께의 균일성이 양호해진다. 그에 의해, 상부 플레이트와 중간 플레이트의 접합성이 양호해지고, 접합 후의 잔류 응력도 저감된다. 또한, 중간 플레이트에 RF 전압을 인가하여 플라즈마를 발생시켰을 때에 플라즈마 밀도가 상부 플레이트의 면 내에서 불균일해지는 것을 방지할 수 있다.
또한, 본 명세서에 있어서, 「상」 「하」는, 절대적인 위치 관계를 나타내는 것이 아니라, 상대적인 위치 관계를 나타내는 것이다. 그 때문에, 반도체 제조 장치용 부재의 방향에 따라, 「상」 「하」는, 「하」 「상」이 되거나, 「좌」 「우」가 되거나, 「전」 「후」가 되거나 한다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 상부 플레이트의 두께는, 0.05 ㎜ 이상 1.5 ㎜ 이하여도 좋다. 이 범위 내에서 원하는 흡탈착 특성이 얻어지는 두께로 설정하는 것이 바람직하다. 상부 플레이트의 두께를 전술한 범위로 함으로써 상부 플레이트의 정전 용량이 커지고, 그에 따라 상부 플레이트의 임피던스가 작아지기 때문에, 플라즈마 생성의 관점에서 유리해진다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 하부 플레이트는, 히터 전극을 내장해도 좋다. 이렇게 하면, 히터 전극을 내장한 하부 플레이트와 웨이퍼 배치면 사이에는 중간 플레이트가 개재되기 때문에, 열이 중간 플레이트에 의해 확산되어 웨이퍼에 전해진다. 그 때문에, 웨이퍼의 균열성(均熱性)이 양호해진다. 이 경우, 상기 하부 플레이트는, 상기 중간 플레이트가 설치되는 면과 상기 히터 전극 사이에 쉴드 전극을 내장해도 좋다. 이렇게 하면, 히터 전극에 RF 전류가 유입되는 것을 쉴드 전극이 방지하기 때문에, RF 전류가 히터 전극의 온도 제어에 악영향을 미치는 것을 방지할 수 있다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 중간 플레이트의 직경은, 상기 상부 플레이트의 직경보다 커도 좋다. 이렇게 하면, 중간 플레이트의 직경이 상부 플레이트의 직경과 비교하여 동일하거나 작은 경우에 비해, 플라즈마 발생 영역이 넓어지기 때문에, 웨이퍼를 균일하게 플라즈마로 처리하기 쉬워진다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 중간 플레이트 중 외부로 노출되어 있는 면은, 절연막에 의해 덮여져도 좋다. 이렇게 하면, 중간 플레이트 중 외부로 노출되는 면이 부식되는 것을 방지할 수 있다. 또한, 본 발명의 반도체 제조 장치용 부재가, 상부 플레이트와 중간 플레이트를 접합하는 제1 금속 접합층이나 하부 플레이트와 중간 플레이트를 접합하는 제2 금속 접합층을 갖는 경우에는, 제1 금속 접합층 중 외부로 노출되는 부분이나 제2 금속 접합층 중 외부로 노출되는 부분도 절연막에 의해 덮여지는 것이 바람직하다. 이렇게 하면, 이들 부분이 부식되는 것을 방지할 수 있다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 중간 플레이트는, 금속과 세라믹의 복합 재료제 또는 금속제여도 좋고, 상기 하부 플레이트는, 상기 상부 플레이트와 동일한 세라믹제여도 좋다.
본 발명의 반도체 제조 장치용 부재는, 상기 반도체 제조 장치용 부재를 두께 방향으로 관통하는 관통 구멍을 구비해도 좋고, 상기 관통 구멍에는 방전 방지 처리가 실시되어도 좋다. 이렇게 하면, 웨이퍼를 처리하는 동안에 관통 구멍을 통해 방전이 일어나는 것을 억제할 수 있다. 또한, 방전 방지 처리로서는, 예컨대, 관통 구멍의 내벽 중 도전재가 노출되는 부분을 절연막 또는 절연관으로 피복하는 처리나, 관통 구멍이 가스 구멍인 경우에 그 구멍 중 적어도 상부 플레이트를 관통하는 부분에 통기성 플러그를 수지로 접착 고정하는 처리 등을 들 수 있다.
본 발명의 반도체 제조 장치용 부재의 제법은,
(a) 웨이퍼 배치면을 갖고 전극을 내장하지 않은 세라믹제의 상부 플레이트와, 세라믹제의 하부 플레이트와, 도전재제의 중간 플레이트를 준비하는 공정과,
(b) 상기 중간 플레이트의 상면과 상기 상부 플레이트의 상기 웨이퍼 배치면과는 반대측의 면 사이에 제1 금속 접합재를 배치하고, 상기 중간 플레이트의 하면과 상기 하부 플레이트의 상면 사이에 제2 금속 접합재를 배치하며, 그 상태에서 가압 가열한 후 실온으로 복귀시킴으로써 접합체를 얻는 공정
을 포함하는 것으로 해도 좋고,
(a) 세라믹제의 상부 플레이트를 도전재제의 중간 플레이트의 상면에 용사에 의해 형성하는 공정과,
(b) 상기 중간 플레이트의 하면과 세라믹제의 하부 플레이트의 상면 사이에 금속 접합재를 배치하고, 그 상태에서 가압 가열한 후 실온으로 복귀시킴으로써 접합체를 얻는 공정
을 포함하는 것으로 해도 좋다.
이러한 반도체 제조 장치용 부재의 제법은, 전술한 반도체 제조 장치용 부재를 제조하는 데 적합하다.
도 1은 반도체 제조 장치용 부재(10)의 단면도이다.
도 2는 웨이퍼 배치면(22)의 평면도이다.
도 3은 히터 전극(44)의 일례를 도시한 평면도이다.
도 4는 반도체 제조 장치용 부재(10)를 냉각 장치(50)에 부착한 모습을 도시한 단면도이다.
도 5는 반도체 제조 장치용 부재(10)의 제조 공정도이다.
도 6은 반도체 제조 장치용 부재(110)의 단면도이다.
도 7은 반도체 제조 장치용 부재(210)의 단면도이다.
도 8은 반도체 제조 장치용 부재(310)의 단면도이다.
도 9는 관통 구멍(34)에 방전 방지 처리를 실시한 일례를 도시한 부분 단면도이다.
도 10은 관통 구멍(34)에 방전 방지 처리를 실시한 일례를 도시한 부분 단면도이다.
도 11은 관통 구멍(34)에 방전 방지 처리를 실시한 일례를 도시한 부분 단면도이다.
본 발명의 적합한 실시형태를, 도면을 참조하면서 이하에 설명한다. 도 1은 반도체 제조 장치용 부재(10)의 단면도[부재(10)의 중심을 지나는 수직면으로 절단했을 때의 단면도], 도 2는 웨이퍼 배치면(22)의 평면도, 도 3은 히터 전극(44)의 일례를 도시한 평면도이다.
반도체 제조 장치용 부재(10)는, 도 1에 도시된 바와 같이, 상부 플레이트(20)와, 중간 플레이트(30)와, 하부 플레이트(40)와, 제1 및 제2 금속 접합층(31, 32)을 구비한다.
상부 플레이트(20)는, 플라즈마 처리를 실시하는 실리콘제의 웨이퍼(W)와 같은 직경의 원반형이며 세라믹(예컨대 알루미나나 질화알루미늄)제의 플레이트이고, 전극을 내장하지 않는다. 상부 플레이트(20)의 직경은 특별히 한정하는 것은 아니지만, 예컨대 250 ㎜∼350 ㎜로 해도 좋다. 상부 플레이트(20)의 상면은, 웨이퍼 배치면(22)으로 되어 있다. 웨이퍼 배치면(22)에는, 도 2에 도시된 바와 같이, 외연(外緣)을 따라 시일 밴드(22a)가 형성되고, 전면(全面)에 복수의 원형 돌기(22b)가 형성된다. 시일 밴드(22a) 및 원형 돌기(22b)는 동일한 높이이고, 그 높이는 예컨대 수 ㎛∼수10 ㎛이다.
중간 플레이트(30)는, 원반형의 플레이트이고, 그 직경은, 상부 플레이트(20) 및 하부 플레이트(40)의 직경보다 크다. 중간 플레이트(30)는, 상부 플레이트(20)의 웨이퍼 배치면(22)과는 반대측의 면(23)에 제1 금속 접합층(31)을 통해 접합된다. 중간 플레이트(30)의 재료로서는, 도전 재료(복합 재료나 금속 등)를 들 수 있다. 복합 재료로서는, 금속 매트릭스 복합 재료[메탈·매트릭스·컴포지트(MMC)라고도 함] 등을 들 수 있다. MMC로서는, Si, SiC 및 Ti를 포함하는 재료(SiSiCTi라고도 함)나 SiC 다공질체에 Al 및/또는 Si를 함침시킨 재료 등을 들 수 있다. 금속으로서는, Ti나 Mo 등을 들 수 있다.
중간 플레이트(30)는, 도시하지 않은 급전 단자를 통해 외부의 직류(DC) 전원(70)(도 4 참조)에 의해 DC 전압을 인가할 수 있게 되어 있다. 상부 플레이트(20)는 유전체층으로서 기능한다. 상부 플레이트(20)의 두께는, 웨이퍼(W)를 흡착하는 힘을 고려하여 소정의 두께(예컨대 50 ㎛∼500 ㎛)로 조정된다. 중간 플레이트(30)에 DC 전압이 인가되면 상부 플레이트(20)의 웨이퍼 배치면(22)에 배치된 웨이퍼(W)는 웨이퍼 배치면(22)에 흡착 고정되고, DC 전압의 인가를 해제하면 웨이퍼(W)의 웨이퍼 배치면(22)에의 흡착 고정이 해제된다. 웨이퍼 배치면(22)에 흡착된 웨이퍼(W)의 이면은, 시일 밴드(22a)의 상면 및 원형 돌기(22b)의 상면에 접촉한다. 또한, 웨이퍼(W)의 이면과 웨이퍼 배치면(22) 중 시일 밴드(22a)나 원형 돌기(22b)가 형성되지 않은 부분 사이에는 공간이 생긴다. 이 공간에는, 반도체 제조 장치용 부재(10)를 상하 방향으로 관통하는 도시하지 않은 가스 공급로를 통해 전열 가스(예컨대 He 가스)가 공급된다. 이 전열 가스에 의해 상부 플레이트(20)와 웨이퍼(W)의 열교환이 효율적으로 행해진다.
중간 플레이트(30)는, 도시하지 않은 급전 단자를 통해 외부의 고주파(RF) 전원(74)(도 4 참조)에 의해 RF 전압을 인가할 수 있게 되어 있다. 반도체 제조 장치용 부재(10)의 웨이퍼 배치면(22)의 상방에는, 웨이퍼 배치면(22)과 간격을 두고 도시하지 않은 샤워 헤드를 구비하는 상부 전극이 배치된다. 상부 전극은, 그라운드에 접속되고, 웨이퍼 배치면(22)과 상부 전극 사이의 공간에 반응 가스를 공급한다. 이 공간에 반응 가스를 공급하면서 중간 플레이트(30)에 RF 전압을 인가하면, 상부 플레이트(20)와 상부 전극 사이에서 플라즈마가 발생한다.
하부 플레이트(40)는, 상부 플레이트(20)와 같은 직경의 원판형이며 세라믹제의 플레이트이고, 히터 전극(44)을 내장한다. 하부 플레이트(40)는, 중간 플레이트(30) 중 상부 플레이트(20)와 접합된 면과는 반대측의 면에 제2 금속 접합층(32)을 통해 접합된다. 히터 전극(44)은, 도 3에 도시된 바와 같이, 하부 플레이트(40)를 평면에서 보았을 때의 영역의 거의 전면에 걸쳐 일단(44a)으로부터 타단(44b)까지 일필휘지의 요령으로 패턴 형성되고, 전압을 인가하면 발열하여 웨이퍼(W)를 가열한다. 히터 전극(44)이 배선된 영역은, 평면에서 보아 원형 영역이다. 히터 전극(44)은, 일단(44a) 및 타단(44b)에 접속되는 도시하지 않은 급전 단자를 통해 히터 전원에 의해 전압을 인가할 수 있게 되어 있다.
상부 플레이트(20) 및 하부 플레이트(40)의 재료가 알루미나인 경우, 중간 플레이트(30)의 재료는, SiSiCTi나 금속 Ti가 바람직하다. 상부 플레이트(20)의 재료가 알루미나인 경우, 상부 플레이트(20)의 두께는, 0.05 ㎜ 이상 0.65 ㎜ 이상이 바람직하고, 0.2 ㎜ 이상 0.4 ㎜ 이하가 보다 바람직하다. 상부 플레이트(20) 및 하부 플레이트(40)의 재료가 질화알루미늄인 경우, 중간 플레이트(30)의 재료는, SiC 다공질체에 Si를 함침시킨 재료나 금속 Mo가 바람직하다. 상부 플레이트(20)의 재료가 질화알루미늄인 경우, 상부 플레이트(20)의 두께는, 0.1 ㎜ 이상 1.5 ㎜ 이하가 바람직하고, 0.3 ㎜ 이상 0.7 ㎜ 이하가 보다 바람직하다.
제1 및 제2 금속 접합층(31, 32)은, 예컨대 Al-Si-Mg계 또는 Al-Mg계 재료 등의 Al 함유 재료로 구성된다. 제1 및 제2 금속 접합층(31, 32)의 두께는, 특별히 한정하는 것은 아니지만, 1 ㎛∼300 ㎛가 바람직하고, 50 ㎛∼150 ㎛가 보다 바람직하다. 또한, 제1 금속 접합층(31)의 외주는, 상부 플레이트(20)의 외주로부터 비어져 나오지 않는 것이 바람직하고, 제2 금속 접합층(32)의 외주는, 하부 플레이트(40)의 외주로부터 비어져 나오지 않는 것이 바람직하다. 제1 및 제2 금속 접합층(31, 32)은, 예컨대 열적 압축 접합(TCB: Thermal compression bonding)에 의해 형성된다. TCB란, 접합 대상의 2개의 부재 사이에 금속 접합재를 끼워 넣고, 금속 접합재의 고상선 온도 이하의 온도로 가열한 상태에서 2개의 부재를 가압 접합하는 공지된 방법을 말한다.
다음으로, 반도체 제조 장치용 부재(10)의 사용예에 대해 설명한다. 도 4는 반도체 제조 장치용 부재(10)를 냉각 장치(50)에 부착한 모습을 도시한 단면도이다. 먼저, 반도체 제조 장치용 부재(10)를, 도시하지 않은 진공 챔버 내에 설치된 냉각 장치(50)에 부착한다. 냉각 장치(50)는, 알루미늄 등의 금속제의 원반 부재이고, 내부에 냉매를 순환시킬 수 있는 냉매 통로(52)를 갖는다. 냉각 장치(50)의 상면의 중앙에는, 원형홈(54)이 형성된다. 원형홈(54)에는, 하부 플레이트(40)가 삽입된다. 냉각 장치(50)는, 원형홈(54)의 주위를 둘러싸는 환형면(56)을 갖는다. 반도체 제조 장치용 부재(10)는, 중간 플레이트(30)의 하면의 외주부와 환형면(56) 사이에 링형의 시일 부재(57)를 배치하여 원형홈(54)에 하부 플레이트(40)를 삽입한 상태에서, 클램프 링(60)에 의해 냉각 장치(50)에 고정된다. 시일 부재(57)의 외경은, 원형홈(54)의 직경보다 크고 중간 플레이트(30)의 직경보다 작다. 시일 부재(57)로서는, 예컨대 금속 개스킷 등을 들 수 있다. 클램프 링(60)은, 냉각 장치(50)의 환형면(56)에 배치된다. 클램프 링(60)의 내주면에는 단차(62)가 형성되고, 이 단차(62)가 중간 플레이트(30)의 외주부의 상면을 위로부터 누른다. 또한, 클램프 링(60)은, 나사(65)를 삽입 관통시킬 수 있는 세로 구멍(64)이나 나사(67)와 나사 결합 가능한 나사 구멍(66)을 갖는다. 나사(65)는, 세로 구멍(64)에 상방으로부터 삽입되어 냉각 장치(50)의 환형면(56)에 형성되는 나사 구멍(58)에 나사 결합된다. 나사(67)는, 냉각 장치(50)를 상하 방향으로 관통하는 나사 삽입 구멍(59)에 하방으로부터 삽입되어 클램프 링(60)의 이면에 형성되는 나사 구멍(66)에 나사 결합된다. 이러한 나사(65, 67)는, 클램프 링(60)의 둘레 방향으로 등간격으로 복수(예컨대 8개) 형성된다. 이에 의해, 원형홈(54)과 하부 플레이트(40)와 시일 부재(57)에 의해 둘러싸인 공간(S)은 밀폐된다. 밀폐된 공간(S)에는, 전열 시트 또는 전열 가스가 충전된다. 이와 같이, 반도체 제조 장치용 부재(10)의 중간 플레이트(30) 중 상부 플레이트(20)나 하부 플레이트(40)로부터 외측으로 비어져 나온 부분은, 냉각 장치(50)에 장착하기 위한 플랜지로서 이용된다. 그 후, 중간 플레이트(30)를, 필터 회로(72)를 통해 DC 전원(70)에 접속하고, 필터 회로(76)를 통해 RF 전원(74)에 접속한다. 필터 회로(72)는, 중간 플레이트(30)로부터 RF 전류가 DC 전원(70)으로 유입되는 것을 방지한다. 필터 회로(76)는, 중간 플레이트(30)로부터 DC 전류가 RF 전원(74)으로 유입되는 것을 방지한다.
냉각 장치(50)에 반도체 제조 장치용 부재(10)를 부착한 후, 웨이퍼(W)를 웨이퍼 배치면(22)에 배치한다. 그리고, 진공 챔버 내를 진공 펌프에 의해 감압하여 소정의 진공도가 되도록 조정하고, 중간 플레이트(30)에 DC 전원(70)을 이용하여 DC 전압을 가하여 웨이퍼(W)를 웨이퍼 배치면(22)에 흡착 고정한다. 웨이퍼(W)는 간극없이 웨이퍼 배치면(22)의 시일 밴드(22a)나 원형 돌기(22b)(도 2 참조)에 밀착된다. 이에 의해, 웨이퍼(W)의 이면과 웨이퍼 배치면(22) 중 시일 밴드(22a)나 원형 돌기(22b)가 형성되지 않은 부분 사이의 공간은, 밀폐된다. 이 공간에는 전열 가스가 공급된다. 전열 가스는 봉입되기 때문에, 상부 플레이트(20)와 웨이퍼(W) 사이에서 효율적으로 열전도가 행해진다. 다음으로, 진공 챔버 내를 소정 압력(예컨대 수10 ㎩∼수100 ㎩)의 반응 가스 분위기로 한다. 반응 가스는, 도시하지 않은 상부 전극의 샤워 헤드로부터 공급된다. 이 상태에서, 중간 플레이트(30)에 RF 전원(74)을 이용하여 RF 전압을 가하여 상부 전극과 상부 플레이트(20) 사이에 플라즈마를 발생시킨다. 그리고, 발생한 플라즈마에 의해 웨이퍼(W)의 표면의 에칭을 행한다. 도시하지 않은 컨트롤러는, 웨이퍼(W)의 온도가 미리 설정된 목표 온도가 되도록, 히터 전극(44)에 공급하는 전력을 제어한다.
다음으로, 반도체 제조 장치용 부재(10)의 제조예에 대해 설명한다. 도 5는 반도체 제조 장치용 부재(10)의 제조 공정도이다. 이하에는, 상부 플레이트(20) 및 하부 플레이트(40)의 재료가 알루미나이고, 중간 플레이트(30)의 재료가 SiSiCTi인 경우를 예로 들어 설명한다.
먼저, 상부 플레이트(20)와, 중간 플레이트(30)와, 하부 플레이트(40)를 준비한다(도 5a 참조). 이 공정을 공정 (a)라고 칭한다.
상부 플레이트(20)는, 이하와 같이 하여 제조할 수 있다. 여기서는, 알루미나제의 상부 플레이트(20)의 제조예에 대해 설명한다. 먼저, 원반형의 알루미나제의 MC 시트를 준비한다. MC란, 몰드 캐스트의 약자이며, 세라믹 원료 분말(여기서는 알루미나 원료 분말)과 몰드화제를 포함하는 세라믹 슬러리를 성형형(成形型) 내에 주입하고, 그 성형형 내에서 몰드화제를 화학 반응시켜 세라믹 슬러리를 몰드화시킴으로써 성형체를 얻는 주지의 방법을 말한다. 몰드화제로서는, 예컨대, 이소시아네이트 및 폴리올을 포함하고, 우레탄 반응에 의해 몰드화하는 것으로 해도 좋다. 다음으로 MC 시트를 핫프레스법에 의해 소성함으로써 알루미나 소결체를 얻는다. 얻어진 알루미나 소결체의 양면에 연삭 가공 또는 블라스트 가공 등을 실시함으로써 형상이나 두께를 조정하여, 평판형의 상부 플레이트(20)를 얻는다(도 5a 참조). 이 시점에서는, 웨이퍼 배치면(22)에 시일 밴드(22a)나 원형 돌기(22b)는 형성하지 않는다. 또한, 알루미나제의 MC 시트 대신에, 그린 시트를 이용해도 좋다.
중간 플레이트(30)는, 이하와 같이 하여 제조할 수 있다. 여기서는, SiSiCTi제의 중간 플레이트(30)의 제조예에 대해 설명한다. 먼저, SiSiCTi제의 원반 부재를 제작한다. 예컨대, 평균 입경이 10 ㎛ 이상 25 ㎛ 이하인 탄화규소 원료 입자를 39 질량%∼51 질량% 함유하고, Ti 및 Si가 포함되도록 선택된 1종 이상의 원료를 함유하며, 탄화규소를 제외한 원료에서 유래하는 Si 및 Ti에 대해 Si/(Si+Ti)의 질량비가 0.26∼0.54인 분체 혼합물을 제작한다. 원료로서는, 예컨대 탄화규소와 금속 Si와 금속 Ti를 이용할 수 있다. 그 경우, 탄화규소를 39 질량%∼51 질량%, 금속 Si를 16 질량%∼24 질량%, 금속 Ti를 26 질량%∼43 질량%가 되도록 혼합하는 것이 바람직하다. 다음으로, 얻어진 분체 혼합물을 일축 가압 성형에 의해 원반형의 성형체를 제작하고, 그 성형체를 불활성 분위기 하에서 핫프레스에 의해 1370℃∼1460℃에서 소결시킴으로써, SiSiCTi제의 원반 부재를 얻는다. 또한, 핫프레스 시의 프레스압은, 예컨대 50 kgf/㎠∼300 kgf/㎠로 설정한다. 다음으로, 얻어진 원반 부재를 연삭 가공 등에 의해 형상이나 두께를 조정하여, 중간 플레이트(30)를 얻는다(도 5a 참조). 중간 플레이트(30)의 구체적인 제조 조건에 대해서는, 예컨대 일본 특허 제5666748호 공보에 기재되어 있는 조건을 참고로 하여 설정하면 된다.
하부 플레이트(40)는, 이하와 같이 하여 제조할 수 있다. 여기서는, 알루미나제의 하부 플레이트(40)의 제조예에 대해 설명한다. 먼저, 원반형의 알루미나제의 제1 및 제2 MC 시트를 준비한다. 다음으로, 제2 MC 시트의 표면에 히터 전극(44)을 형성한다. 히터 전극(44)의 형성 방법으로서는, 예컨대 스크린 인쇄, PVD, CVD, 도금 등을 이용할 수 있다. 다음으로, 제2 MC 시트의 히터 전극(44)이 형성된 면에, 제1 MC 시트를 적층하여 적층체로 한다. 다음으로, 적층체를 핫프레스법에 의해 소성함으로써 히터 전극(44)을 내장한 알루미나 소결체를 얻는다. 얻어진 알루미나 소결체의 양면에 연삭 가공 또는 블라스트 가공 등을 실시함으로써 형상이나 두께를 조정하여, 평판형의 하부 플레이트(40)를 얻는다(도 5a 참조). 또한, 알루미나제의 MC 시트 대신에, 그린 시트를 이용해도 좋다.
다음으로, 하부 플레이트(40)의 상면에, 하부 플레이트(40)와 같은 직경의 평판형의 제2 금속 접합재(302)를 얹고, 그 위에 중간 플레이트(30)를 얹으며, 또한 중간 플레이트(30)의 상면에 상부 플레이트(20)와 같은 직경의 평판형의 제1 금속 접합재(301)를 얹고, 상부 플레이트(20)의 하면이 제2 금속 접합재(302)와 접촉하도록 얹는다. 이에 의해, 상부 플레이트(20)와 하부 플레이트(40) 사이에, 중간 플레이트(30)가 각 금속 접합재(301, 302)를 통해 끼워진 상태의 샌드위치 적층체가 얻어진다. 다음으로, 제1 및 제2 금속 접합재(301, 302)의 고상선 온도 이하(예컨대, 고상선 온도로부터 20℃ 뺀 온도 이상 고상선 온도 이하)의 온도에서 샌드위치 적층체를 가압하여, 상부 플레이트(20)와 중간 플레이트(30)와 하부 플레이트(40)를 TCB 접합하고(도 5b 참조), 그 후 실온으로 복귀시킨다. 이에 의해, 제1 금속 접합재(301)가 제1 금속 접합층(31)이 되고, 제2 금속 접합재(302)가 제2 금속 접합층(32)이 된, 접합체(80)가 얻어진다(도 5c 참조). 이 공정을 공정 (b)라고 칭한다. 제1 및 제2 금속 접합재(301, 302)로서는, Al-Mg계 접합재나 Al-Si-Mg계 접합재를 사용할 수 있다. 예컨대, Al-Si-Mg계 접합재(88.5 중량%의 Al, 10 중량%의 Si, 1.5 중량%의 Mg를 함유하고, 고상선 온도가 약 560℃)를 이용하여 TCB 접합하는 경우, 진공 분위기 하에, 540℃∼560℃(예컨대 550℃)로 가열한 상태에서 상부 플레이트(20)를 0.5 ㎏/㎟∼2.0 ㎏/㎟(예컨대 1.5 ㎏/㎟)의 압력으로 수시간 걸쳐 가압한다. 제1 및 제2 금속 접합재(301, 302)는, 두께가 100 ㎛ 전후의 것을 이용하는 것이 바람직하다.
다음으로, 접합체(80)의 상부 플레이트(20)의 웨이퍼 배치면(22)에, 시일 밴드(22a) 및 원형 돌기(22b)를 형성하기 위한 패턴 마스크를 접착하고, 블라스트 미디어를 분사하여 블라스트 가공을 행한다. 블라스트 가공에 의해 웨이퍼 배치면(22)에는 시일 밴드(22a)나 원형 돌기(22b)가 형성된다. 이 공정을 공정 (c)라고 칭한다. 그 후, 마스크를 떼어내어, 반도체 제조 장치용 부재(10)를 얻는다(도 5d 참조).
이상 상세히 서술한 반도체 제조 장치용 부재(10)에서는, 전극이 내장되지 않은 세라믹제의 상부 플레이트(20)는, 정전 척의 유전체층으로서 기능한다. 상부 플레이트(20)는, 전극이 내장되지 않기 때문에, 전극이 내장되는 경우에 비해 플랫하게 하기 쉽다. 그 때문에, 상부 플레이트(20)(즉 유전체층)가 얇아도 상부 플레이트(20)의 두께의 균일성이 양호해진다. 그에 의해, 상부 플레이트(20)와 중간 플레이트(30)의 접합성이 양호해지고, 접합 후의 잔류 응력도 저감된다. 또한, 중간 플레이트(30)에 RF 전압을 인가하여 플라즈마를 발생시켰을 때에 플라즈마 밀도가 상부 플레이트(20)의 면 내에서 불균일해지는 것을 방지할 수 있다.
또한, 상부 플레이트(20)의 두께는, 0.05 ㎜ 이상 1.5 ㎜ 이하로 하고, 이 범위 내에서 원하는 흡탈착 특성이 얻어지는 두께로 설정하는 것이 바람직하다. 여기서, 중간 플레이트(30)로부터 상부 플레이트(20) 및 플라즈마 분위기를 경유하여 도시하지 않은 상부 전극에 이르는 RF 경로에 있어서, 상부 플레이트(20)가 두꺼우면 정전 용량(C)이 작아진다. 정전 용량(C)이 작아지면, 상부 플레이트(20)의 임피던스(Z)는 1/(jωC)의 항을 포함하기 때문에 높아진다. 그 때문에, 상부 플레이트(20)가 두꺼우면 RF 손실이 커져, 플라즈마 생성의 관점에서는 불리해진다. 이에 대해, 상부 플레이트(20)의 두께를 전술한 범위 내에서 설정하면, RF 손실이 작아져, 플라즈마 생성의 관점에서는 유리해진다. 상부 플레이트(20)의 두께를 흡탈착 특성 및 전기적 절연성을 얻기 위한 최저한의 두께로 한 경우에도, 이와 마찬가지이다. 또한, 주파수가 작을수록 ω가 작아져 1/(jω)의 값이 커지기 때문에, 정전 용량(C)의 영향이 현저해진다.
또한, 세라믹제의 하부 플레이트(40)는, 히터 전극(44)을 내장한다. 히터 전극(44)을 내장한 하부 플레이트(40)와 웨이퍼 배치면(22) 사이에는 중간 플레이트(30)가 개재되기 때문에, 열이 중간 플레이트(30)에 의해 확산되어 웨이퍼(W)에 전해진다. 그 때문에, 웨이퍼(W)의 균열성이 양호해진다.
또한, 중간 플레이트(30)의 직경은, 상부 플레이트(20)의 직경보다 크다. 그 때문에, 중간 플레이트(30)의 직경이 상부 플레이트(20)의 직경과 비교하여 동일하거나 작은 경우에 비해, 플라즈마 발생 영역이 넓어진다. 그 결과, 웨이퍼(W)를 균일하게 플라즈마로 처리하기 쉬워진다.
그리고 또한, 반도체 제조 장치용 부재(10)의 제법은, (a) 웨이퍼 배치면(22)을 갖고 전극이 내장되지 않은 상부 플레이트(20)와, 히터 전극(44)이 내장되는 하부 플레이트(40)와, 도전재제의 중간 플레이트(30)를 준비하는 공정과, (b) 중간 플레이트(30)의 상면과 상부 플레이트(20)의 하면[웨이퍼 배치면(22)과는 반대측의 면] 사이에 제1 금속 접합재(301)를 배치하고, 중간 플레이트(30)의 하면과 하부 플레이트(40)의 상면 사이에 제2 금속 접합재(302)를 배치하며, 그 상태에서 가압 가열한 후 실온으로 복귀시킴으로써 접합체(80)를 얻는 공정을 포함한다. 이 제법은, 전술한 반도체 제조 장치용 부재(10)를 제조하는 데 적합하다.
또한, 본 발명은 전술한 실시형태에 조금도 한정되는 일은 없고, 본 발명의 기술적 범위에 속하는 한 여러 가지 양태로 실시할 수 있는 것은 물론이다.
예컨대, 도 6에 도시된 반도체 제조 장치용 부재(110)와 같이, 하부 플레이트(40)에 쉴드 전극(46)을 내장해도 좋다. 도 6에서는, 전술한 실시형태와 동일한 구성 요소에는 동일한 부호를 붙였다. 쉴드 전극(46)은, 하부 플레이트(40)의 상면[중간 플레이트(30)가 설치되는 면]과 히터 전극(44) 사이에 내장된다. 이렇게 하면, 히터 전극(44)에 RF 전류가 유입되는 것을 쉴드 전극(46)이 방지하기 때문에, RF 전류가 히터 전극(44)의 온도 제어에 악영향을 미치는 것을 방지할 수 있다.
혹은, 도 7에 도시된 반도체 제조 장치용 부재(210)와 같이, 중간 플레이트(30) 중 외부로 노출되는 면이나 제1 및 제2 금속 접합층(31, 32) 중 외부로 노출되는 부분은, 절연막(33)에 의해 덮여져도 좋다. 도 7에서는, 전술한 실시형태와 동일한 구성 요소에는 동일한 부호를 붙였다. 절연막(33)으로서는, 예컨대 세라믹 용사막 등을 들 수 있다. 이렇게 하면, 중간 플레이트(30) 중 외부로 노출되는 면이나 제1 및 제2 금속 접합층(31, 32) 중 외부로 노출되는 부분이 부식되는 것을 방지할 수 있다.
혹은, 도 8에 도시된 반도체 제조 장치용 부재(310)와 같이, 상부 플레이트(20)를 중간 플레이트(30)의 상면에 제1 금속 접합층(31)을 통하지 않고 설치해도 좋다. 도 8에서는, 전술한 실시형태와 동일한 구성 요소에는 동일한 부호를 붙였다. 구체적으로는, 중간 플레이트(30)의 상면에 세라믹 용사막을 형성하고, 그 세라믹 용사막을 상부 플레이트(20)로 해도 좋다. 세라믹 용사막으로서는, 예컨대 알루미나 용사막이나 이트리아 용사막 등을 들 수 있다. 반도체 제조 장치용 부재(310)의 제법의 일례로서는, (a) 상부 플레이트(20)를 중간 플레이트(30)의 상면에 용사에 의해 형성하는 공정과, (b) 중간 플레이트(30)의 하면과 하부 플레이트(40)의 상면 사이에 금속 접합재를 배치하고, 그 상태에서 가압 가열한 후 실온으로 복귀시킴으로써 접합체를 얻는 공정을 포함하는 제법을 들 수 있다.
전술한 실시형태에 있어서, 반도체 제조 장치용 부재(10)는, 도 9 내지 도 11에 도시된 바와 같이 반도체 제조 장치용 부재(10)를 두께 방향으로 관통하는 관통 구멍(34)을 구비하고, 그 관통 구멍(34)에는 방전 방지 처리가 실시되어도 좋다. 예컨대, 도 9에 도시된 바와 같이, 관통 구멍(34)의 내벽 중 제1 금속 접합층(31), 중간 플레이트(30) 및 제2 금속 접합층(32)이 노출되는 부분을 절연막(35)으로 피복해도 좋다. 또한, 도 10에 도시된 바와 같이, 관통 구멍(34)에 절연관(36)을 삽입하여, 관통 구멍(34)의 내벽 중 제1 금속 접합층(31), 중간 플레이트(30) 및 제2 금속 접합층(32)이 노출되는 부분을 절연관(36)으로 피복해도 좋다. 이때, 절연관(36)의 외주면을 수지로 접착 고정해도 좋다. 또한, 관통 구멍(34)이 가스 구멍인 경우에는, 도 11에 도시된 바와 같이, 관통 구멍(34) 중 적어도 상부 플레이트(20)를 관통하는 부분에 절연재를 포함하는 통기성 플러그(37)를 삽입해도 좋다. 이때, 통기성 플러그(37)의 주위를 수지로 접착 고정해도 좋다. 도 9 내지 도 11의 구성을 채용하면, 웨이퍼(W)를 처리하는 동안에 관통 구멍(34)을 통해 방전이 일어나는 것을 억제할 수 있다. 또한, 도 9 내지 도 11에서는, 전술한 실시형태와 동일한 구성 요소에는 동일한 부호를 붙였다. 또한, 도 9 및 도 10의 관통 구멍(34)은, 특별히 용도를 한정하는 것은 아니며, 예컨대 리프트핀 구멍이어도 좋고 가스 구멍이어도 좋다.
전술한 실시형태에서는, 상부 플레이트(20)와 중간 플레이트(30) 사이에 제1 금속 접합층(31)을 형성하고, 중간 플레이트(30)와 하부 플레이트(40) 사이에 제2 금속 접합층(32)을 형성하였으나, 이들 금속 접합층(31, 32) 대신에 수지 접합층을 형성해도 좋다. 수지 접합층으로서는, 실리콘계 수지 등을 들 수 있다. 수지 접합층은, 페이스트재를 이용하여 형성해도 좋고, 시트재를 이용하여 형성해도 좋다.
전술한 실시형태에서는, 공정 (a)에서 준비한 상부 플레이트(20)에는 시일 밴드(22a) 및 원형 돌기(22b)를 형성하지 않았으나, 이 단계에서 상부 플레이트(20)에 시일 밴드(22a) 및 원형 돌기(22b)를 블라스트 가공에 의해 형성해도 좋다. 그 경우, 공정 (c)는 불필요해진다.
전술한 실시형태에서는, 상부 플레이트(20)의 직경을 웨이퍼(W)의 직경과 동일하게 하였으나, 상부 플레이트(20)의 직경을 웨이퍼(W)의 직경보다 크게 해도 좋고, 상부 플레이트(20)의 직경을 웨이퍼(W)의 직경보다 작게 해도 좋다.
전술한 실시형태에서는, 히터 전극(44)은 하부 플레이트(40)를 평면에서 본 영역의 거의 전면을 덮도록 형성하였으나, 하부 플레이트(40)를 평면에서 본 영역을 중앙의 원형 존과 그 외측의 환형 존으로 나누고, 존마다 히터 전극을 형성해도 좋다. 또한, 환형 존을 더욱 복수의 존으로 분할하고, 분할한 존마다 히터 전극을 형성해도 좋다.
전술한 실시형태에 있어서, 하부 플레이트(40)에 히터 전극(44)을 1층 형성하였으나, 하부 플레이트(40)에 히터 전극(44)을 다층(상하 방향으로 다단)으로 형성해도 좋다.
전술한 실시형태에서는, 하부 플레이트(40)에 히터 전극(44)을 내장하였으나, 하부 플레이트(40)에 전극을 내장하지 않아도 좋다.
실시예
이하에 본 발명의 적합한 실시예에 대해 설명한다. 본 발명은 이하의 실시예에 의해 조금도 한정되는 것이 아니다. 실험예 1∼10이 본 발명의 실시예에 상당한다. 이들의 결과를 표 1 및 표 2에 나타낸다.
Figure pct00001
Figure pct00002
[실험예 1]
전술한 실시형태의 반도체 제조 장치용 부재(10)를, 전술한 제법에 의해 제조하였다. 상부 플레이트(20), 중간 플레이트(30) 및 하부 플레이트(40)의 재질이나 치수는 표 1에 나타낸 바와 같다. 상부 플레이트(20), 중간 플레이트(30) 및 하부 플레이트(40)를 각각 제작한 후, 상부 플레이트(20)와 중간 플레이트(30) 사이에 제1 금속 접합재(301)를 배치하고, 하부 플레이트(40)와 중간 플레이트(30) 사이에 제2 금속 접합재(302)를 배치하며, TCB에 의해 상부 플레이트(20)와 중간 플레이트(30)와 하부 플레이트(40)를 접합하였다. 제1 및 제2 금속 접합재(301, 302)로서는, Al-Si-Mg계 접합재를 이용하였다. 또한, 실험예 1에서는, 웨이퍼(W)의 흡탈착 특성 및 전기적 절연성을 얻기 위해서, 알루미나제의 상부 플레이트(20)의 두께를 0.3 ㎜로 하였다.
상부 플레이트(20)는, 전극을 내장하지 않기 때문에, 접합 전에 있어서의 상부 플레이트(20)의 변형은 보이지 않고, 그 후의 TCB 접합 시의 접합성도 양호하며, 접합 후의 잔류 응력도 해소되었다. 또한, 정전 전극 및 RF 전극으로서 기능하는 중간 플레이트(30)로부터 상부 플레이트(20)의 상면까지의 거리의 관리가 간소화되었다. 또한, 중간 플레이트(30)로부터 상부 플레이트(20) 및 플라즈마 분위기를 경유하여 도시하지 않은 상부 전극에 이르는 RF 경로에 있어서, 상부 플레이트(20)의 정전 용량이 커졌기 때문에, RF 손실이 작아졌다. 그 때문에, 저주파 RF의 인가에도 대응 가능해졌다. 또한, 상부 플레이트(20)의 두께를 0.3 ㎜로부터 3 ㎜로 변경한 실험에서는, 상부 플레이트의 정전 용량이 실험예 1의 10%밖에 없었기 때문에, RF 손실이 커졌다.
[실험예 2∼4]
실험예 2∼4에서는, 상부 플레이트(20)의 두께를 표 1과 같이 변경한 것 이외에는, 실험예 1과 동일하게 하여 반도체 제조 장치용 부재(10)를 제작하였다. 실험예 2∼4에 있어서도, 상부 플레이트(20)는, 전극을 내장하지 않기 때문에, 접합 전에 있어서의 상부 플레이트(20)의 변형은 보이지 않고, 그 후의 TCB 접합 시의 접합성도 양호하며, 접합 후의 잔류 응력도 해소되었다. 또한, 정전 전극 및 RF 전극으로서 기능하는 중간 플레이트(30)로부터 상부 플레이트(20)의 상면까지의 거리의 관리가 간소화되었다. 또한, 중간 플레이트(30)로부터 상부 플레이트(20) 및 플라즈마 분위기를 경유하여 도시하지 않은 상부 전극에 이르는 RF 경로에 있어서, 상부 플레이트(20)의 정전 용량이 커졌기 때문에, RF 손실이 작아졌다. 그 때문에, 저주파 RF의 인가에도 대응 가능해졌다. 단, 실험예 4에서는, 상부 플레이트(20)의 두께가 1.5 ㎜를 초과하기 때문에, 실험예 1∼3과 비교하면 정전 용량이 작아졌다. 그 때문에, 상부 플레이트(20)의 두께는, 0.05 ㎜ 이상 1.5 ㎜ 이하가 바람직하다.
[실험예 5]
전술한 반도체 제조 장치용 부재(310)(도 8 참조)를, 표 1의 실험예 5에 나타낸 조건을 채용하여 제조하였다. 실험예 5에서는, 상부 플레이트(20)를 중간 플레이트(30)의 상면에 용사에 의해 형성하고, 그 중간 플레이트(30)의 하면과 하부 플레이트(40)의 상면 사이에 금속 접합재를 배치하여 TCB 접합을 행하였다.
실험예 5에서도, 상부 플레이트(20)는, 전극을 내장하지 않기 때문에, 접합 전에 있어서의 상부 플레이트(20)의 변형은 보이지 않고, 그 후의 TCB 접합 시의 접합성도 양호하며, 접합 후의 잔류 응력도 해소되었다. 또한, 정전 전극 및 RF 전극으로서 기능하는 중간 플레이트(30)로부터 상부 플레이트(20)의 상면까지의 거리의 관리가 간소화되었다. 또한, 중간 플레이트(30)로부터 상부 플레이트(20) 및 플라즈마 분위기를 경유하여 도시하지 않은 상부 전극에 이르는 RF 경로에 있어서, 정전 용량이 커졌기 때문에, RF 손실이 작아졌다. 그 때문에, 저주파 RF의 인가에도 대응 가능해졌다. 또한, 알루미나 용사막의 상부 플레이트(20)의 두께를 0.05 ㎜, 1.5 ㎜, 1.6 ㎜로 변경한 반도체 제조 장치용 부재(310)를 실험예 5에 준하여 제작하여 평가한 결과, 실험예 2∼4와 동일한 결과가 얻어졌다.
[실험예 6]
전술한 실시형태의 반도체 제조 장치용 부재(10)를, 표 2의 실험예 6에 나타낸 조건을 채용하여, 실험예 1과 동일하게 하여 제조하였다. 또한, 실험예 6에서는, 웨이퍼(W)의 흡탈착 특성 및 전기적 절연성을 얻기 위해서, AlN제의 상부 플레이트(20)의 두께를 0.5 ㎜로 하였다.
실험예 6에서도, 상부 플레이트(20)는, 전극을 내장하지 않기 때문에, 접합 전에 있어서의 상부 플레이트(20)의 변형은 보이지 않고, 그 후의 TCB 접합 시의 접합성도 양호하며, 접합 후의 잔류 응력도 해소되었다. 또한, 정전 전극 및 RF 전극으로서 기능하는 중간 플레이트(30)로부터 상부 플레이트(20)의 상면까지의 거리의 관리가 간소화되었다. 또한, 중간 플레이트(30)로부터 상부 플레이트(20) 및 플라즈마 분위기를 경유하여 도시하지 않은 상부 전극에 이르는 RF 경로에 있어서, 정전 용량이 커졌기 때문에, RF 손실이 작아졌다. 그 때문에, 저주파 RF의 인가에도 대응 가능해졌다. 또한, 상부 플레이트(20)의 두께를 0.5 ㎜로부터 3 ㎜로 변경한 실험에서는, 정전 용량이 실험예 6의 17% 정도밖에 없었기 때문에, RF 손실이 커졌다.
[실험예 7∼10]
실험예 7∼10에서는, 상부 플레이트(20) 및 하부 플레이트(40)의 재질로서 AlN을 이용하고, 상부 플레이트(20)의 두께를 표 2와 같이 변경한 것 이외에는, 실험예 5와 동일하게 하여 반도체 제조 장치용 부재(310)를 제작하였다. 실험예 7∼10에 있어서도, 상부 플레이트(20)는, 전극을 내장하지 않기 때문에, 접합 전에 있어서의 상부 플레이트(20)의 변형은 보이지 않고, 그 후의 TCB 접합 시의 접합성도 양호하며, 접합 후의 잔류 응력도 해소되었다. 또한, 정전 전극 및 RF 전극으로서 기능하는 중간 플레이트(30)로부터 상부 플레이트(20)의 상면까지의 거리의 관리가 간소화되었다. 또한, 중간 플레이트(30)로부터 상부 플레이트(20) 및 플라즈마 분위기를 경유하여 도시하지 않은 상부 전극에 이르는 RF 경로에 있어서, 상부 플레이트(20)의 정전 용량이 커졌기 때문에, RF 손실이 작아졌다. 그 때문에, 저주파 RF의 인가에도 대응 가능해졌다. 단, 실험예 10에서는, 상부 플레이트(20)의 두께가 1.5 ㎜를 초과하고 있었기 때문에, 실험예 6∼9와 비교하면 정전 용량이 작아졌다. 그 때문에, 상부 플레이트(20)의 두께는 0.05 ㎜ 이상 1.5 ㎜ 이하가 바람직하다.
본 출원은 2021년 2월 4일에 출원된 일본국 특허 출원 제2021-16207호를 우선권 주장의 기초로 하고, 인용에 의해 그 내용 모두가 본 명세서에 포함된다.
본 발명은, 웨이퍼를 처리하는 웨이퍼 처리 장치 등의 반도체 제조 장치용 부재에 이용 가능하다.
10, 110, 210, 310: 반도체 제조 장치용 부재 20: 상부 플레이트
22: 웨이퍼 배치면 22a: 시일 밴드
22b: 원형 돌기 30: 중간 플레이트
31: 제1 금속 접합층 32: 제2 금속 접합층
33: 절연막 34: 관통 구멍
35: 절연막 36: 절연관
37: 통기성 플러그 40: 하부 플레이트
44: 히터 전극 44a: 일단
44b: 타단 46: 쉴드 전극
50: 냉각 장치 52: 냉매 통로
54: 원형홈 56: 환형면
57: 시일 부재 58: 나사 구멍
59: 나사 삽입 구멍 60: 클램프 링
62: 단차 64: 세로 구멍
65: 나사 66: 나사 구멍
67: 나사 70: DC 전원
72: 필터 회로 74: RF 전원
76: 필터 회로 80: 접합체
301: 제1 금속 접합재 302: 제2 금속 접합재

Claims (10)

  1. 웨이퍼 배치면을 갖고, 전극을 내장하지 않은 세라믹제의 상부 플레이트와,
    상기 상부 플레이트 중 상기 웨이퍼 배치면과는 반대측의 면에 설치되고, 정전 전극 및 RF 전극으로서 이용되는 도전재제의 중간 플레이트와,
    상기 중간 플레이트 중 상기 상부 플레이트가 설치된 면과는 반대측의 면에 접합되는 세라믹제의 하부 플레이트
    를 구비하는 것인, 반도체 제조 장치용 부재.
  2. 제1항에 있어서,
    상기 상부 플레이트의 두께는, 0.05 ㎜ 이상 1.5 ㎜ 이하인 것인, 반도체 제조 장치용 부재.
  3. 제1항 또는 제2항에 있어서,
    상기 하부 플레이트는, 히터 전극을 내장하는 것인, 반도체 제조 장치용 부재.
  4. 제3항에 있어서,
    상기 하부 플레이트는, 상기 중간 플레이트가 설치되는 면과 상기 히터 전극 사이에 쉴드 전극을 내장하는 것인, 반도체 제조 장치용 부재.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 중간 플레이트의 직경은, 상기 상부 플레이트의 직경보다 큰 것인, 반도체 제조 장치용 부재.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 중간 플레이트 중 외부로 노출되는 면은, 절연막에 의해 덮여지는 것인, 반도체 제조 장치용 부재.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 중간 플레이트는, 금속과 세라믹의 복합 재료제 또는 금속제이고, 상기 하부 플레이트는, 상기 상부 플레이트와 동일한 세라믹제인 것인, 반도체 제조 장치용 부재.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 반도체 제조 장치용 부재를 두께 방향으로 관통하는 관통 구멍
    을 구비하고,
    상기 관통 구멍에는, 방전 방지 처리가 실시되는 것인, 반도체 제조 장치용 부재.
  9. (a) 웨이퍼 배치면을 갖고 전극을 내장하지 않은 세라믹제의 상부 플레이트와, 세라믹제의 하부 플레이트와, 도전재제의 중간 플레이트를 준비하는 공정과,
    (b) 상기 중간 플레이트의 상면과 상기 상부 플레이트의 상기 웨이퍼 배치면과는 반대측의 면 사이에 제1 금속 접합재를 배치하고, 상기 중간 플레이트의 하면과 상기 하부 플레이트의 상면 사이에 제2 금속 접합재를 배치하며, 그 상태에서 가압 가열한 후 실온으로 복귀시킴으로써 접합체를 얻는 공정
    을 포함하는 것인, 반도체 제조 장치용 부재의 제법.
  10. (a) 세라믹제의 상부 플레이트를 도전재제의 중간 플레이트의 상면에 용사에 의해 형성하는 공정과,
    (b) 상기 중간 플레이트의 하면과 세라믹제의 하부 플레이트의 상면 사이에 금속 접합재를 배치하고, 그 상태에서 가압 가열한 후 실온으로 복귀시킴으로써 접합체를 얻는 공정
    을 포함하는 것인, 반도체 제조 장치용 부재의 제법.
KR1020227045178A 2021-02-04 2021-10-07 반도체 제조 장치용 부재 및 그 제법 KR20230014758A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-016207 2021-02-04
JP2021016207 2021-02-04
PCT/JP2021/037206 WO2022168368A1 (ja) 2021-02-04 2021-10-07 半導体製造装置用部材及びその製法

Publications (1)

Publication Number Publication Date
KR20230014758A true KR20230014758A (ko) 2023-01-30

Family

ID=81387408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227045178A KR20230014758A (ko) 2021-02-04 2021-10-07 반도체 제조 장치용 부재 및 그 제법

Country Status (4)

Country Link
US (1) US20230125679A1 (ko)
JP (1) JP7060771B1 (ko)
KR (1) KR20230014758A (ko)
CN (1) CN115210860A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024090276A1 (ja) * 2022-10-24 2024-05-02 東京エレクトロン株式会社 基板支持器及びプラズマ処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018518833A (ja) 2015-05-19 2018-07-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高温プロセス用の金属接合されたバッキングプレートを有する静電パックアセンブリ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636583Y2 (ja) * 1987-07-07 1994-09-21 住友金属工業株式会社 静電チャック
JPH09172056A (ja) * 1995-12-20 1997-06-30 Souzou Kagaku:Kk 半導体基板のプラズマ処理装置
US6790375B1 (en) * 1998-09-30 2004-09-14 Lam Research Corporation Dechucking method and apparatus for workpieces in vacuum processors
JP2003264223A (ja) * 2002-03-08 2003-09-19 Rasa Ind Ltd 静電チャック部品および静電チャック装置およびその製造方法
CN107004626B (zh) * 2014-11-20 2019-02-05 住友大阪水泥股份有限公司 静电卡盘装置
JP6380177B2 (ja) * 2015-03-12 2018-08-29 住友大阪セメント株式会社 静電チャック装置
JP6615134B2 (ja) * 2017-01-30 2019-12-04 日本碍子株式会社 ウエハ支持台

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018518833A (ja) 2015-05-19 2018-07-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高温プロセス用の金属接合されたバッキングプレートを有する静電パックアセンブリ

Also Published As

Publication number Publication date
JP7060771B1 (ja) 2022-04-26
CN115210860A (zh) 2022-10-18
US20230125679A1 (en) 2023-04-27
JPWO2022168368A1 (ko) 2022-08-11

Similar Documents

Publication Publication Date Title
KR102689787B1 (ko) 반도체 제조 장치용 부재 및 그 제법
KR20180041587A (ko) 반도체 제조 장치용 부재 및 그 제법
KR102636389B1 (ko) 반도체 제조 장치용 부재 및 그 제법
KR20230014758A (ko) 반도체 제조 장치용 부재 및 그 제법
WO2022168368A1 (ja) 半導体製造装置用部材及びその製法
TWI847343B (zh) 半導體製造裝置用構件
JP7429208B2 (ja) ウエハ載置台
US20230111137A1 (en) Wafer placement table
JP7546160B1 (ja) ウエハ載置台
TWI856498B (zh) 半導體製造裝置用構件
US20230057107A1 (en) Wafer placement table
US20230197500A1 (en) Wafer placement table
US20240274413A1 (en) Wafer placement table
US20230317433A1 (en) Wafer placement table
TW202403950A (zh) 晶圓載置台
KR20240032690A (ko) 웨이퍼 배치대
TW202316591A (zh) 半導體製造裝置用構件
TW202433656A (zh) 晶圓載置台
TW202331920A (zh) 半導體製造裝置用構件

Legal Events

Date Code Title Description
E902 Notification of reason for refusal