KR102636389B1 - 반도체 제조 장치용 부재 및 그 제법 - Google Patents

반도체 제조 장치용 부재 및 그 제법 Download PDF

Info

Publication number
KR102636389B1
KR102636389B1 KR1020210116264A KR20210116264A KR102636389B1 KR 102636389 B1 KR102636389 B1 KR 102636389B1 KR 1020210116264 A KR1020210116264 A KR 1020210116264A KR 20210116264 A KR20210116264 A KR 20210116264A KR 102636389 B1 KR102636389 B1 KR 102636389B1
Authority
KR
South Korea
Prior art keywords
plate
upper plate
lower plate
semiconductor manufacturing
placement surface
Prior art date
Application number
KR1020210116264A
Other languages
English (en)
Other versions
KR20220083560A (ko
Inventor
히로시 다케바야시
조요 이토
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20220083560A publication Critical patent/KR20220083560A/ko
Application granted granted Critical
Publication of KR102636389B1 publication Critical patent/KR102636389B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heater elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12—Heater elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14—Heater elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/141—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds
    • H05B3/143—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds applied to semiconductors, e.g. wafers heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H05B3/22—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
    • H05B3/28—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material
    • H05B3/283—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor embedded in insulating material the insulating material being an inorganic material, e.g. ceramic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 제조 장치용 부재(10)는, 오목 형상의 웨이퍼 배치면(22)을 가지고, 정전 전극(24)을 내장하는 세라믹제의 상부 플레이트(20)와, 상부 플레이트(20)의 웨이퍼 배치면(22)과는 반대측의 면에 제1 금속 접합층(31)을 개재하여 접합된 중간 플레이트(30)와, 중간 플레이트(30)의 상부 플레이트(20)와 접합된 면과는 반대측의 면에 제2 금속 접합층(32)을 개재하여 접합된 하부 플레이트(40)를 구비한다. 중간 플레이트(30)의 열팽창 계수는, 상부 플레이트(20) 및 하부 플레이트(40)의 열팽창 계수보다 크다.

Description

반도체 제조 장치용 부재 및 그 제법{SEMICONDUCTOR-MANUFACTURING APPARATUS MEMBER AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 제조 장치용 부재 및 그 제법에 관한 것이다.
종래, 웨이퍼 배치면을 갖는 세라믹제의 정전 척과, 둘레 가장자리에 비해서 중앙이 움패인 형상의 오목면에 정전 척이 금속 접합된 지지 기판을 구비한 반도체 제조 장치용 부재가 알려져 있다(예컨대 특허문헌 1 참조). 이 반도체 제조 장치용 부재에서는, 정전 척은, 지지 기판의 오목면과 동형상으로 변형된 상태로 접합되어 있다. 또한, 정전 척의 세라믹과 지지 기판을 구성하는 복합 재료의 열팽창 계수차의 절대값은 0.2×10-6/K 이하이다. 이러한 반도체 제조 장치용 부재에 따르면, 정전 척의 웨이퍼 배치면이 오목면이기 때문에, 웨이퍼 배치면에 웨이퍼를 안정적으로 유지할 수 있게 된다.
특허문헌 1: 일본 특허 제6741548호 공보
그러나, 특허문헌 1에서는 지지 기판의 오목면을 정밀도 좋게 마무리하는 것이 어려웠다. 그 때문에, 치수 정밀도가 높은 오목 형상의 웨이퍼 배치면을 얻는 것은 어려웠다.
본 발명은 이러한 과제를 해결하기 위해 이루어진 것이며, 치수 정밀도가 높은 오목 형상 또는 볼록 형상의 웨이퍼 배치면을 구비한 반도체 제조 장치용 부재를 제공하는 것을 주목적으로 한다.
본 발명의 반도체 제조 장치용 부재는,
오목 형상 또는 볼록 형상의 웨이퍼 배치면을 가지고, 정전 전극을 내장하는 세라믹제의 상부 플레이트와,
상기 상부 플레이트의 상기 웨이퍼 배치면과는 반대측의 면에 제1 금속 접합층을 개재하여 접합된 중간 플레이트와,
상기 중간 플레이트의 상기 상부 플레이트와 접합된 면과는 반대측의 면에 제2 금속 접합층을 개재하여 접합된 하부 플레이트,
를 구비하고,
상기 중간 플레이트의 열팽창 계수는, 상기 상부 플레이트 및 상기 하부 플레이트의 열팽창 계수보다 큰 것이다.
이 반도체 제조 장치용 부재에서는, 중간 플레이트의 열팽창 계수는 상부 플레이트 및 하부 플레이트의 열팽창 계수보다 크다. 그 때문에, 중간 플레이트와 상부 플레이트의 열팽창차와, 중간 플레이트와 하부 플레이트의 열팽창차를 이용하여, 웨이퍼 배치면을 치수 정밀도가 높은 오목 형상 또는 볼록 형상으로 할 수 있다.
본 발명의 반도체 제조 장치용 부재에 있어서, 상기 중간 플레이트는, 금속과 세라믹의 복합 재료제 또는 금속제여도 좋고, 상기 하부 플레이트는, 상기 상부 플레이트와 동일한 세라믹제이며, 상기 상부 플레이트와 상이한 두께를 가지고 있어도 좋다. 이렇게 하면, 중간 플레이트의 열팽창 계수를, 상부 플레이트 및 하부 플레이트의 열팽창 계수보다 크게 하기 쉽다. 또한, 상부 플레이트와 하부 플레이트는 동일한 세라믹제이지만 두께가 상이하기 때문에, 웨이퍼 배치면을 오목 형상 또는 볼록 형상으로 하기 쉽다.
이 경우, 상기 웨이퍼 배치면은, 오목 형상이어도 좋고, 상기 상부 플레이트는, 상기 하부 플레이트보다 얇아도 좋다. 또는, 상기 웨이퍼 배치면은, 볼록 형상이어도 좋고, 상기 상부 플레이트는, 상기 하부 플레이트보다 두꺼워도 좋다.
또한, 상기 상부 플레이트 및 상기 하부 플레이트 중 적어도 한쪽은, 저항 발열체를 내장하고 있어도 좋다. 이렇게 하면, 반도체 제조 장치용 부재를 정전 척 히터로서 이용할 수 있다. 상기 하부 플레이트는, 저항 발열체를 내장하고 있어도 좋고, 상기 저항 발열체가 배선된 영역의 직경은, 상기 상부 플레이트의 직경 이상이어도 좋다. 이렇게 하면, 저항 발열체는 상부 플레이트의 웨이퍼 배치면 전체면을 가열할 수 있기 때문에, 웨이퍼의 균열성이 높아진다.
본 발명의 반도체 제조 장치용 부재의 제법은,
(a) 하부 플레이트와, 웨이퍼 배치면을 가지고 정전 전극을 내장하는 세라믹제의 상부 플레이트와, 열팽창 계수가 상기 상부 플레이트 및 상기 하부 플레이트보다 큰 중간 플레이트를 준비하는 공정과,
(b) 상기 중간 플레이트의 상면과 상기 상부 플레이트의 상기 웨이퍼 배치면과는 반대측의 면 사이에 제1 금속 접합재를 배치하며, 상기 중간 플레이트의 하면과 상기 하부 플레이트의 상면 사이에 제2 금속 접합재를 배치하고, 그 상태에서 가압 가열한 후 실온으로 되돌림으로써 접합체를 얻는 공정,
을 포함하는 것이다.
이 반도체 제조 장치용 부재의 제법에 따르면, 공정 (b)에서 생기는 중간 플레이트와 상부 플레이트의 열팽창차나 중간 플레이트와 하부 플레이트의 열팽창차를 이용하여, 웨이퍼 배치면을 정밀도 좋게 오목 형상 또는 볼록 형상으로 할 수 있다.
본 발명의 반도체 제조 장치용 부재의 제법에 있어서, 상기 공정 (a)에서는, 상기 하부 플레이트를 준비하는 데 있어서, 상기 하부 플레이트의 두께가 미리 정해진 목표 두께가 되도록 가공해 두어도 좋다. 이와 같이 접합체를 얻기 전에 하부 플레이트의 두께를 목표 두께로 함으로써, 웨이퍼 배치면을 정밀도 좋게 오목 형상 또는 볼록 형상으로 할 수 있다.
본 발명의 반도체 제조 장치용 부재의 제법에 있어서, 상기 공정 (b)에서는, 상기 접합체를 얻은 후, 상기 하부 플레이트의 두께가 상기 상부 플레이트의 두께와 다른 미리 정해진 목표 두께가 되도록 상기 하부 플레이트를 가공하여도 좋다. 이와 같이 접합체를 얻은 후에 하부 플레이트의 두께를 목표 두께로 함으로써, 웨이퍼 배치면을 정밀도 좋게 오목 형상 또는 볼록 형상으로 할 수 있다.
본 발명의 반도체 제조 장치용 부재의 제법에 있어서, 상기 공정 (b)에서는, 상기 접합체를 얻은 후, 상기 상부 플레이트의 형상이 미리 정해진 오목 형상 또는 볼록 형상이 되도록 상기 하부 플레이트의 두께를 조정하여도 좋다. 이렇게 하면, 웨이퍼 배치면을 한층 더 정밀도 좋게 오목 형상 또는 볼록 형상으로 할 수 있다.
도 1은 반도체 제조 장치용 부재(10)의 단면도이다.
도 2는 웨이퍼 배치면(22)의 평면도이다.
도 3은 웨이퍼 배치면(22)의 확대 단면도이다.
도 4는 반도체 제조 장치용 부재(10)를 냉각 장치(50)에 부착한 모습을 나타내는 단면도이다.
도 5는 반도체 제조 장치용 부재(10)의 제조 공정도이다.
도 6은 반도체 제조 장치용 부재(110)의 단면도이다.
도 7은 웨이퍼 배치면(122)의 확대 단면도이다.
도 8은 반도체 제조 장치용 부재(210)의 단면도이다.
본 발명의 적합한 실시형태를, 도면을 참조하면서 이하에 설명한다. 도 1은 반도체 제조 장치용 부재(10)의 단면도(부재(10)의 중심을 통과하는 수직면으로 절단하였을 때의 단면도)이고, 도 2는 웨이퍼 배치면(22)의 평면도이고, 도 3은 웨이퍼 배치면(22)의 확대 단면도이다.
반도체 제조 장치용 부재(10)는, 상부 플레이트(20)와, 중간 플레이트(30)와, 하부 플레이트(40)와, 제1 및 제2 금속 접합층(31, 32)을 구비하고 있다.
상부 플레이트(20)는, 플라즈마 처리를 실시하는 실리콘제의 웨이퍼(W)와 동직경의 원반형이며 세라믹(예컨대 알루미나나 질화알루미늄)제의 플레이트이고, 정전 전극(24)과 저항 발열체(26)를 내장하고 있다. 그 때문에, 상부 플레이트(20)는, 정전 척으로서 기능하며 히터로서도 기능한다. 상부 플레이트(20)의 직경은 특별히 한정하는 것은 아니지만, 예컨대 250∼350 ㎜로 하여도 좋다. 상부 플레이트(20)의 상면은, 웨이퍼 배치면(22)으로 되어 있다.
웨이퍼 배치면(22)은, 도 3에 나타내는 바와 같이, 오목 형상(외주부에 비해서 중앙부가 움패인 형상)으로 되어 있다. 이 웨이퍼 배치면(22)에 배치되는 웨이퍼(W)는, 오목 형상의 것을 이용한다. 즉, 웨이퍼 배치면(22)은, 오목 형상의 웨이퍼(W)를 본떠 형성되어 있다. 웨이퍼 배치면(22) 중 가장 움패여 있는 개소의 깊이(웨이퍼 배치면(22)의 최대 높이와 최소 높이의 차, 평면도라고도 한다)는 1∼500 ㎛가 바람직하고, 30∼300 ㎛가 보다 바람직하다. 웨이퍼 배치면(22)에는, 도 2 및 도 3에 나타내는 바와 같이, 바깥 가장자리를 따라 시일 밴드(22a)가 형성되고, 전체면에 복수의 원형 돌기(22b)가 형성되어 있다. 시일 밴드(22a) 및 원형 돌기(22b)는 동일한 높이이며, 그 높이는 예컨대 수 ㎛∼수10 ㎛이다.
정전 전극(24)은, 도시하지 않는 급전 단자를 통해 외부 전원에 의해 직류 전압을 인가 가능한 원형의 면전극이다. 상부 플레이트(20) 중 웨이퍼 배치면(22)과 정전 전극(24) 사이의 부분이 유전체층(28)으로서 기능한다. 유전체층(28)의 두께는, 웨이퍼(W)를 흡착하는 힘을 고려하여 소정의 두께(예컨대 50∼500 ㎛)로 조정되어 있다. 이 정전 전극(24)에 직류 전압이 인가되면 웨이퍼 배치면(22)에 배치된 웨이퍼(W)는 웨이퍼 배치면(22)에 흡착 고정되고, 직류 전압의 인가를 해제하면 웨이퍼의 웨이퍼 배치면(22)에의 흡착 고정이 해제된다. 웨이퍼 배치면(22)에 흡착된 웨이퍼(W)의 이면은, 도 3에 나타내는 바와 같이, 시일 밴드(22a)의 상면 및 원형 돌기(22b)의 상면에 접촉한다. 또한, 웨이퍼(W)의 이면과 웨이퍼 배치면(22) 중 시일 밴드(22a)나 원형 돌기(22b)가 마련되지 않은 부분 사이에는 공간(S1)이 생긴다. 이 공간(S1)에는, 반도체 제조 장치용 부재(10)를 상하 방향으로 관통하는 도시하지 않는 가스 공급로를 통해 전열 가스(예컨대 He 가스)가 공급된다. 이 전열 가스에 의해 상부 플레이트(20)와 웨이퍼(W)의 열교환이 효율적으로 행해진다. 저항 발열체(26)는, 상부 플레이트(20)의 전체면에 걸쳐 배선되도록 일필휘지의 요령으로 패턴 형성되며, 전압을 인가하면 발열하여 웨이퍼(W) 를 가열한다. 저항 발열체(26)가 배선된 영역은, 평면에서 보아 원형이다. 정전 전극(24) 및 저항 발열체(26)는, 모두 웨이퍼 배치면(22)과 평행하게 마련되어 있다. 또한, 「평행」이란, 완전히 평행한 경우 외에, 완전히 평행이 아니어도 공차의 범위 내이면 평행하다고 간주한다.
중간 플레이트(30)는, 원반형의 플레이트이며, 그 직경은, 상부 플레이트(20) 및 하부 플레이트(40)의 직경보다 크다. 중간 플레이트(30)는, 상부 플레이트(20)의 웨이퍼 배치면(22)과는 반대측의 면에 제1 금속 접합층(31)을 개재하여 접합되어 있다. 중간 플레이트(30)의 열팽창 계수는, 상부 플레이트(20) 및 하부 플레이트(40)의 열팽창 계수보다 크다. 여기서, 열팽창 계수는, 예컨대 40∼570℃의 선열팽창 계수로 하여도 좋다. 중간 플레이트(30)의 재료로서는, 복합 재료나 금속 등을 들 수 있다. 복합 재료로서는, 세라믹스/금속 복합 재료(메탈·매트릭스·컴포지트(MMC)라고도 한다)를 들 수 있다. MMC로서는, Si, SiC 및 Ti를 포함하는 재료(SiSiCTi라고도 한다)나 SiC 다공질체에 Al 및/또는 Si를 함침시킨 재료 등을 들 수 있다. 금속으로서는, Ti나 Mo 등을 들 수 있다. 중간 플레이트(30)의 재료는, 상부 플레이트(20) 및 하부 플레이트(40)의 열팽창 계수보다 큰 열팽창 계수를 갖는 것을 선정한다.
하부 플레이트(40)는, 중간 플레이트(30)의 상부 플레이트(20)와 접합된 면과는 반대측의 면에 제2 금속 접합층(32)을 개재하여 접합되어 있다. 하부 플레이트(40)는, 금속제여도 MMC제여도 세라믹제여도 좋지만, 세라믹제인 것이 바람직하다. 본 실시형태에서는, 하부 플레이트(40)는 상부 플레이트(20)의 세라믹과 동일한 재료이며, 상부 플레이트(20)는 하부 플레이트(40)보다 얇다. 이렇게 함으로써, 상부 플레이트(20)의 웨이퍼 배치면(22)은 오목 형상이 된다. 또한, 중간 플레이트(30)는, 상부 플레이트(20)나 하부 플레이트(40)보다 두꺼운 것이 바람직하다. 예컨대, 상부 플레이트(20)의 두께를 1 ㎜ 이상 3 ㎜ 이하로 하고, 하부 플레이트(40)의 두께를 6 ㎜ 이상 10 ㎜ 이하로 하고, 중간 플레이트(30)의 두께를 10 ㎜ 초과 20 ㎜ 이하로 하여도 좋다.
상부 플레이트(20) 및 하부 플레이트(40)의 재료가 알루미나인 경우, 중간 플레이트(30)의 재료는 SiSiCTi나 금속 Ti가 바람직하다. 상부 플레이트(20) 및 하부 플레이트(40)의 재료가 질화알루미늄인 경우, 중간 플레이트(30)의 재료는 SiC 다공질체에 Si를 함침시킨 재료나 금속 Mo가 바람직하다. 단, 중간 플레이트(30)의 열팽창 계수가 상부 플레이트(20) 및 하부 플레이트(40)의 열팽창 계수보다 크다고 하는 관계를 만족하는 것 같은 재료의 조합이면, 특별히 이 조합에 한정되지 않는다.
제1 및 제2 금속 접합층(31, 32)은, 예컨대 Al-Si-Mg계 또는 Al-Mg계 재료 등의 Al 함유 재료로 구성되어 있다. 제1 및 제2 금속 접합층(31, 32)의 두께는, 특별히 한정하는 것은 아니지만, 1∼300 ㎛가 바람직하고, 50∼150 ㎛가 보다 바람직하다. 또한, 제1 금속 접합층(31)의 외주는 상부 플레이트(20)의 외주로부터 비어져 나오지 않는 것이 바람직하고, 제2 금속 접합층(32)의 외주는 하부 플레이트(40)의 외주로부터 비어져 나오지 않는 것이 바람직하다. 제1 및 제2 금속 접합층(31, 32)은, 예컨대 TCB(Thermal compression bonding)에 의해 형성된다. TCB란, 접합 대상의 2개의 부재 사이에 금속 접합재를 끼우고, 금속 접합재의 고상선 온도 이하의 온도로 가열한 상태에서 2개의 부재를 가압 접합하는 공지의 방법을 말한다.
다음에, 반도체 제조 장치용 부재(10)의 사용예에 대해서 설명한다. 도 4는 반도체 제조 장치용 부재(10)를 냉각 장치(50)에 부착한 모습을 나타내는 단면도이다. 먼저, 반도체 제조 장치용 부재(10)를, 도시하지 않는 진공 챔버 내에 설치된 냉각 장치(50)에 부착한다. 냉각 장치(50)는, 알루미늄 등의 금속제의 원반 부재이며, 내부에 냉매를 순환 가능한 냉매 통로(52)를 가지고 있다. 냉각 장치(50)의 상면의 중앙에는, 원형홈(54)이 마련되어 있다. 원형홈(54)에는, 하부 플레이트(40)가 삽입된다. 냉각 장치(50)는, 원형홈(54)의 주위를 둘러싸는 환형면(56)을 가지고 있다. 반도체 제조 장치용 부재(10)는, 중간 플레이트(30)의 이면의 외주부와 환형면(56) 사이에 링형의 시일 부재(57)를 배치하여 원형홈(54)에 하부 플레이트(40)를 삽입한 상태에서, 클램프 링(60)에 의해 냉각 장치(50)에 고정된다. 시일 부재(57)의 외직경은, 원형홈(54)의 직경보다 크며 중간 플레이트(30)의 직경보다 작다. 시일 부재(57)로서는, 예컨대 금속 개스킷 등을 들 수 있다. 클램프 링(60)은, 냉각 장치(50)의 환형면(56)에 배치된다. 클램프 링(60)의 내주면에는 단차(62)가 마련되고, 이 단차(62)가 중간 플레이트(30)의 외주부의 상면을 위로부터 누른다. 또한, 클램프 링(60)은, 나사(71)를 삽입 관통 가능한 세로 구멍(64)이나 나사(72)와 나사 결합 가능한 나사 구멍(66)을 갖는다. 나사(71)는, 세로 구멍(64)에 상방으로부터 삽입되어 냉각 장치(50)의 환형면(56)에 마련된 나사 구멍(58)에 나사 결합된다. 나사(72)는, 냉각 장치(50)를 상하 방향으로 관통하는 나사 삽입 구멍(59)에 하방으로부터 삽입되어 클램프 링(60)의 이면에 마련된 나사 구멍(66)에 나사 결합된다. 이러한 나사(71, 72)는, 클램프 링(60)의 둘레 방향에 등간격으로 복수(예컨대 8개) 마련되어 있다. 이에 의해, 원형홈(54)과 하부 플레이트(40)와 시일 부재(57)에 의해 둘러싸인 공간(S2)은 밀폐된다. 밀폐된 공간(S2)에는, 전열 시트 또는 전열 가스가 충전된다. 이와 같이, 반도체 제조 장치용 부재(10)의 중간 플레이트(30) 중 상부 플레이트(20)나 하부 플레이트(40)로부터 외측으로 비어져 나온 부분은, 냉각 장치(50)에 장착하기 위한 플랜지로서 이용된다.
냉각 장치(50)에 반도체 제조 장치용 부재(10)를 부착한 후, 오목 형상의 웨이퍼(W)를 웨이퍼 배치면(22)에 배치한다. 그리고, 진공 챔버 내를 진공 펌프에 의해 감압하여 소정의 진공도가 되도록 조정하고, 정전 전극(24)에 직류 전압을 걸어 웨이퍼(W)를 웨이퍼 배치면(22)에 흡착 고정한다. 웨이퍼 배치면(22)은 오목 형상으로 되어 있기 때문에, 오목 형상의 웨이퍼(W)는 간극없이 웨이퍼 배치면(22)의 시일 밴드(22a)나 원형 돌기(22b)에 밀착하고, 공간(S1)은 밀폐된다. 이 공간(S1)에는 전열 가스가 공급된다. 전열 가스는 봉입되기 때문에, 상부 플레이트(20)와 웨이퍼(W) 사이에서 효율적으로 열전도가 행해진다. 다음에, 진공 챔버 내를 소정 압력(예컨대 수10∼수100 ㎩)의 반응 가스 분위기로 하고, 이 상태에서, 플라즈마를 발생시킨다. 그리고, 발생한 플라즈마에 의해 웨이퍼(W)의 표면의 에칭을 행한다. 도시하지 않는 컨트롤러는, 웨이퍼(W)의 온도가 미리 설정된 목표 온도가 되도록, 저항 발열체(26)에 공급하는 전력을 제어한다.
다음에, 반도체 제조 장치용 부재(10)의 제조예에 대해서 설명한다. 도 5는 반도체 제조 장치용 부재(10)의 제조 공정도이다. 이하에는, 상부 플레이트(20) 및 하부 플레이트(40)의 재료가 알루미나이며, 중간 플레이트(30)의 재료가 SiSiCTi인 경우를 예로 들어 설명한다.
먼저, 상부 플레이트(20)와, 중간 플레이트(30)와, 하부 플레이트(40)를 준비한다(도 5의 (a) 참조). 이 공정을 공정 (a)라고 칭한다.
상부 플레이트(20)는, 이하와 같이 하여 제조할 수 있다. 여기서는, 알루미나제의 상부 플레이트(20)의 제조예에 대해서 설명한다. 먼저, 원반형의 알루미나제의 제1 및 제2 그린 시트를 준비하여, 제1 그린 시트의 표면에 정전 전극(24)을 형성하고, 제2 그린 시트의 표면에 저항 발열체(26)를 형성한다. 정전 전극(24)이나 저항 발열체(26)의 형성 방법으로서는, 예컨대 스크린 인쇄, PVD, CVD, 도금 등을 이용할 수 있다. 다음에, 제1 그린 시트의 정전 전극(24)이 형성된 면에, 별도의 알루미나제의 그린 시트(제3 그린 시트)를 적층하고, 그 위에 제2 그린 시트를 저항 발열체(26)가 제3 그린 시트와 접하도록 적층하여 적층체로 한다. 또는, 금형에 제1 그린 시트를 정전 전극(24)이 위가 되도록 배치하고, 그 정전 전극(24)이 형성된 면에, 조립한 알루미나 과립을 소정의 두께가 되도록 빈틈없이 깔고, 그 위에 제2 그린 시트를 저항 발열체(26)가 알루미나 과립의 층과 접하도록 적층하고, 일괄 프레스하여 적층체로 하여도 좋다. 다음에, 적층체를 핫 프레스법에 따라 소성함으로써 정전 전극(24) 및 저항 발열체(26)가 매설된 알루미나 소결체를 얻는다. 얻어진 알루미나 소결체의 양면에 연삭 가공 또는 블라스트 가공 등을 실시함으로써 형상이나 두께를 조정하여, 평판형의 상부 플레이트(20)를 얻는다(도 5의 (a) 참조). 이 시점에서는, 유전체층(28)의 두께는 미리 정해진 소정의 두께가 되도록 가공되지만, 웨이퍼 배치면(22)에 시일 밴드(22a)나 원형 돌기(22b)는 형성하지 않는다. 또한, 알루미나제의 그린 시트 대신에, 캐스팅법(예컨대 몰드 캐스트법)에 따라 제작된 알루미나 성형체를 이용하여도 좋다. 또는, 제1 및 제2 그린 시트 대신에 알루미나 소결체를 이용하거나, 제3 그린 시트 대신에 알루미나 소결체를 이용하거나 하여도 좋다. 상부 플레이트(20)의 구체적인 제조 조건에 대해서는, 예컨대 일본 특허 공개 제2006-196864호 공보에 기재되어 있는 조건을 참고로 하여 설정하면 좋다.
중간 플레이트(30)는, 이하와 같이 하여 제조할 수 있다. 여기서는, SiSiCTi제의 중간 플레이트(30)의 제조예에 대해서 설명한다. 먼저, SiSiCTi제의 원반 부재를 제작한다. 예컨대, 평균 입경이 10 ㎛ 이상 25 ㎛ 이하인 탄화규소 원료 입자를 39∼51 질량％ 함유하며, Ti 및 Si가 포함되도록 선택된 1종 이상의 원료를 함유하고, 탄화규소를 제외한 원료에 유래하는 Si 및 Ti에 대해서 Si/(Si+Ti)의 질량비가 0.26∼0.54인 분체 혼합물을 제작한다. 원료로서는, 예컨대 탄화규소와 금속 Si와 금속 Ti를 이용할 수 있다. 그 경우, 탄화규소를 39∼51 질량％, 금속 Si를 16∼24 질량％, 금속 Ti를 26∼43 질량％가 되도록 혼합하는 것이 바람직하다. 다음에, 얻어진 분체 혼합물을 일축 가압 성형에 의해 원반형의 성형체를 제작하고, 그 성형체를 불활성 분위기 하에서 핫 프레스에 의해 1370∼1460℃에서 소결시킴으로써, SiSiCTi제의 원반 부재를 얻는다. 또한, 핫 프레스 시의 프레스압은, 예컨대 50∼300 ㎏f/㎠로 설정한다. 다음에, 얻어진 원반 부재를 연삭 가공 등에 의해 형상이나 두께를 조정하여, 중간 플레이트(30)를 얻는다(도 5의 (a) 참조). 상부 플레이트(20)가 알루미나제인 경우, 알루미나의 40∼570℃의 선열팽창 계수는 7.7×10-6/K이다. 그 때문에, 중간 플레이트(30)로서는 40∼570℃의 선열팽창 계수가 7.7×10-6/K를 넘는 것을 제작한다. 중간 플레이트(30)의 구체적인 제조 조건에 대해서는, 예컨대 일본 특허 제5666748호 공보에 기재되어 있는 조건을 참고로 하여 설정하면 좋다.
하부 플레이트(40)는, 이하와 같이 하여 제조할 수 있다. 여기서는, 알루미나제의 하부 플레이트(40)의 제조예에 대해서 설명한다. 먼저, 원반형의 알루미나 성형체를 제작하고, 그 알루미나 성형체를 소성하여 알루미나 소결체로 하고, 얻어진 알루미나 소결체의 양면에 연삭 가공 또는 블라스트 가공 등을 실시함으로써 형상이나 두께를 조정하여, 평판형의 하부 플레이트(40)를 얻는다(도 5의 (a) 참조). 본 실시형태에서는, 하부 플레이트(40)의 두께를, 미리 정해진 목표 두께(상부 플레이트(20)의 두께를 넘는 두께)로 조정해 둔다.
다음에, 하부 플레이트(40)의 상면에, 하부 플레이트(40)와 동직경의 평판형의 제2 금속 접합재(302)를 싣고, 그 위에 중간 플레이트(30)를 싣고, 또한 중간 플레이트(30)의 상면에 상부 플레이트(20)와 동직경의 평판형의 제1 금속 접합재(301)를 싣고, 상부 플레이트(20)의 웨이퍼 배치면(22)과는 반대측의 면이 제1 금속 접합재(301)와 접촉하도록 싣는다. 이에 의해, 상부 플레이트(20)와 하부 플레이트(40) 사이에, 중간 플레이트(30)가 각 금속 접합재(301, 302)를 개재하여 끼워진 상태의 샌드위치 적층체가 얻어진다. 다음에, 제1 및 제2 금속 접합재(301, 302)의 고상선 온도 이하(예컨대, 고상선 온도로부터 20℃ 뺀 온도 이상 고상선 온도 이하)의 온도에서 샌드위치 적층체를 가압하여, 상부 플레이트(20)와 중간 플레이트(30)와 하부 플레이트(40)를 TCB 접합하고(도 5의 (b) 참조), 그 후 실온으로 되돌린다. 이에 의해, 제1 금속 접합재(301)가 제1 금속 접합층(31)이 되고, 제2 금속 접합재(302)가 제2 금속 접합층(32)이 된 접합체(80)가 얻어진다(도 5의 (c) 참조). 이 공정을 공정 (b)라고 칭한다. 제1 및 제2 금속 접합재(301, 302)로서는, Al-Mg계 접합재나 Al-Si-Mg계 접합재를 사용할 수 있다. 예컨대, Al-Si-Mg계 접합재(88.5 중량％의 Al, 10 중량％의 Si, 1.5 중량％의 Mg를 함유하고, 고상선 온도가 약 560℃)를 이용하여 TCB 접합하는 경우, 진공 분위기 하, 540∼560℃(예컨대 550℃)로 가열한 상태에서 상부 플레이트(20)를 0.5∼2.0 ㎏/㎟(예컨대 1.5 ㎏/㎟)의 압력으로 수시간 걸쳐 가압한다. 제1 및 제2 금속 접합재(301, 302)는 두께가 100 ㎛ 전후인 것을 이용하는 것이 바람직하다. 접합체(80)의 상부 플레이트(20)의 웨이퍼 배치면(22)은, 중간 플레이트(30)의 열팽창 계수가 상부 플레이트(20) 및 하부 플레이트(40)의 열팽창 계수보다 크고, 상부 플레이트(20)가 하부 플레이트(40)보다 얇음으로써, 오목 형상이 된다.
다음에, 접합체(80)의 상부 플레이트(20)의 웨이퍼 배치면(22)에, 시일 밴드(22a) 및 원형 돌기(22b)를 형성하는 부분에 구멍을 뚫은 패턴 마스크를 접착하고, 블라스트 미디어를 분사하여 블라스트 가공을 행한다(도 5의 (c) 참조). 블라스트 가공에 의해 웨이퍼 배치면(22)에는 시일 밴드(22a)나 원형 돌기(22b)가 형성된다. 그 후, 마스크를 벗겨, 반도체 제조 장치용 부재(10)를 얻는다(도 5의 (d) 참조). 필요에 따라, 하부 플레이트(40)의 바닥면을 플랫으로 가공하여도 좋고, 웨이퍼 배치면(22)의 오목 형상이 목표의 오목 형상이 되도록 하부 플레이트(40)의 두께를 연삭 가공에 의해 조정하거나 하여도 좋다.
이상 상세하게 서술한 반도체 제조 장치용 부재(10)에 따르면, 중간 플레이트(30)의 열팽창 계수가 상부 플레이트(20) 및 하부 플레이트(40)의 열팽창 계수보다 크기 때문에, 중간 플레이트(30)와 상부 플레이트(20)의 열팽창차와, 중간 플레이트(30)와 하부 플레이트(40)의 열팽창차를 이용하여, 웨이퍼 배치면(22)을 치수 정밀도가 높은 오목 형상으로 할 수 있다.
또한, 중간 플레이트(30)는, 금속과 세라믹의 복합 재료제 또는 금속제이며, 상부 플레이트(20)와 하부 플레이트(40)는, 동일한 세라믹제이기 때문에, 중간 플레이트(30)의 열팽창 계수를, 상부 플레이트(20) 및 하부 플레이트(40)의 열팽창 계수보다 크게 하기 쉽다. 또한, 상부 플레이트(20)는 하부 플레이트(40)보다 얇기 때문에, 웨이퍼 배치면(22)을 오목 형상으로 하기 쉽다.
또한, 상부 플레이트(20)는, 정전 전극(24) 및 저항 발열체(26)를 내장하고 있다. 그 때문에, 반도체 제조 장치용 부재(10)를 정전 척 히터로서 이용할 수 있다. 또한, 웨이퍼 배치면(22)의 오목 형상을, 상부 플레이트(20)에 내장된 정전 전극(24) 및 저항 발열체(26)에 의해 조정할 수도 있다.
더욱 또한, 반도체 제조 장치용 부재(10)의 제법은, (a) 하부 플레이트(40)와, 웨이퍼 배치면(22)을 가지고 정전 전극(24)을 내장하는 세라믹제의 상부 플레이트(20)와, 열팽창 계수가 상부 플레이트(20) 및 하부 플레이트(40)보다 큰 중간 플레이트(30)를 준비하는 공정과, (b) 중간 플레이트(30)의 상면과 상부 플레이트(20)의 웨이퍼 배치면(22)과는 반대측의 면 사이에 제1 금속 접합재(301)를 배치하며, 중간 플레이트(30)의 하면과 하부 플레이트(40)의 상면 사이에 제2 금속 접합재(302)를 배치하고, 그 상태에서 가압 가열한 후 실온으로 되돌림으로써 접합체를 얻는 공정을 포함한다. 이렇게 하면, 공정 (b)에서 생기는 중간 플레이트(30)와 상부 플레이트(20)의 열팽창차나 중간 플레이트(30)와 하부 플레이트(40)의 열팽창차를 이용하여, 웨이퍼 배치면(22)을 정밀도 좋게 오목 형상으로 할 수 있다.
그리고 또한, 공정 (a)에서는, 하부 플레이트(40)를 준비하는 데 있어서, 하부 플레이트(40)의 두께가 목표 두께가 되도록 가공한다. 이와 같이 접합체(80)를 얻기 전에 하부 플레이트(40)의 두께를 목표 두께로 함으로써, 웨이퍼 배치면(22)을 정밀도 좋게 오목 형상으로 할 수 있다.
또한, 본 발명은 전술한 실시형태에 조금도 한정되는 일없이, 본 발명의 기술적 범위에 속하는 한 여러 가지의 양태로 실시할 수 있는 것은 물론이다.
예컨대, 전술한 실시형태에서는, 공정 (a)에서 하부 플레이트(40)의 두께를 목표 두께로 조정하였지만, 공정 (a)에서는 하부 플레이트(40)의 두께를 목표 두께보다 두껍게 형성해 두고, 공정 (b)에서 접합체(80)를 얻은 후, 하부 플레이트(40)의 두께가 목표 두께가 되도록 하부 플레이트(40)를 가공하여도 좋다. 이렇게 하여도, 정밀도 좋게 웨이퍼 배치면(22)을 오목 형상으로 할 수 있다. 또는, 공정 (b)에서 접합체(80)를 얻은 후, 웨이퍼 배치면(22)이 미리 정해진 오목 형상이 되도록 하부 플레이트(40)의 두께를 조정하여도 좋다. 이렇게 하면, 웨이퍼 배치면(22)을 한층 더 정밀도 좋게 오목 형상으로 할 수 있다.
전술한 실시형태에서는, 공정 (a)에서 준비한 상부 플레이트(20)에는 시일 밴드(22a) 및 원형 돌기(22b)를 형성하지 않았지만, 이 단계에서 상부 플레이트(20)에 시일 밴드(22a) 및 원형 돌기(22b)를 블라스트 가공에 의해 형성하여도 좋다.
전술한 실시형태에서는, 웨이퍼 배치면(22)을 오목 형상으로 하고, 상부 플레이트(20)와 하부 플레이트(40)는 동일한 세라믹제이며 상부 플레이트(20)는 하부 플레이트(40)보다 얇게 하였지만, 특별히 이것에 한정되지 않는다. 예컨대, 도 6 및 도 7에 나타내는 반도체 제조 장치용 부재(110)와 같이, 상부 플레이트(120)의 웨이퍼 배치면(122)을 볼록 형상(외주부에 비해서 중앙부가 돌출한 형상)으로 하고, 상부 플레이트(120)와 하부 플레이트(140)는 동일한 세라믹제이며 상부 플레이트(120)는 하부 플레이트(140)보다 두껍게 하여도 좋다. 또한, 도 6 및 도 7에 있어서 전술한 실시형태와 동일한 구성 요소에 대해서는 동일한 부호를 붙였다. 이 경우, 웨이퍼 배치면(122)에 배치되는 웨이퍼(W)는 볼록 형상의 것을 이용한다. 즉, 웨이퍼 배치면(122)은 볼록 형상의 웨이퍼(W)를 본떠 형성된다. 그 때문에, 볼록 형상의 웨이퍼(W)는 간극없이 웨이퍼 배치면(122)의 시일 밴드(22a)나 원형 돌기(22b)에 밀착하고, 공간(S1)은 밀폐된다. 반도체 제조 장치용 부재(110)에서는, 예컨대, 상부 플레이트(120)의 두께를 3 ㎜ 이상 5 ㎜ 이하로 하고, 하부 플레이트(140)의 두께를 1 ㎜ 이상 3 ㎜ 이하로 하고, 중간 플레이트(30)의 두께를 10 ㎜ 초과 20 ㎜ 이하로 하여도 좋다.
여기서, 웨이퍼 배치면(122)이 볼록 형상인 반도체 제조 장치용 부재(110)는, 전술한 실시형태의 제법에 준하여 제조할 수 있다. 구체적으로는, 공정 (a)에 있어서, 하부 플레이트(140)를 준비하는 데 있어서, 하부 플레이트(40)의 두께가 미리 정해진 목표 두께(상부 플레이트(120)보다 얇은 값)가 되도록 가공해 둔다. 이와 같이 접합체를 얻기 전에 하부 플레이트(140)의 두께를 목표 두께로 함으로써, 웨이퍼 배치면(122)을 정밀도 좋게 볼록 형상으로 할 수 있다. 또는, 공정 (b)에 있어서, 접합체를 얻은 후, 하부 플레이트(140)의 두께가 목표 두께(상부 플레이트(120)보다 얇은 값)가 되도록 하부 플레이트(140)를 가공하여도 좋다. 이렇게 하여도, 웨이퍼 배치면(122)을 정밀도 좋게 볼록 형상으로 할 수 있다. 또한, 공정 (b)에 있어서, 접합체를 얻은 후, 웨이퍼 배치면(122)이 미리 정해진 볼록 형상이 되도록 하부 플레이트(140)의 두께를 조정하여도 좋다. 이렇게 하면, 웨이퍼 배치면(122)을 한층 더 정밀도 좋게 볼록 형상으로 할 수 있다. 또한, 하부 플레이트(140)의 하면은 최종적으로는 플랫이 되도록 가공하여도 좋다.
전술한 실시형태에서는, 상부 플레이트(20)에 저항 발열체(26)를 매설하였지만, 도 8에 나타내는 반도체 제조 장치용 부재(210)와 같이, 상부 플레이트(220)에는 저항 발열체(26)를 매설하지 않고, 하부 플레이트(240)에 저항 발열체(226)를 매설하여도 좋다. 이 경우, 저항 발열체(226)가 매설된 영역(평면에서 보아 원형 영역)의 직경(D2)은, 상부 플레이트(220)의 직경(D1) 이상인 것이 바람직하다. 이렇게 하면, 상부 플레이트(220)의 직경(D1)과 동일한 직경을 갖는 웨이퍼(W)를 가열할 때에 균일하게 가열할 수 있다.
전술한 실시형태에서는, 상부 플레이트(20)의 직경을 웨이퍼(W)의 직경과 동일하게 하였지만, 상부 플레이트(20)의 직경을 웨이퍼(W)의 직경보다 크게 하여도 좋고, 상부 플레이트(20)의 직경을 웨이퍼(W)의 직경보다 작게 하여도 좋다.
실시예
이하에 본 발명의 적합한 실시예에 대해서 설명한다. 본 발명은 이하의 실시예에 의해 조금도 한정되는 것이 아니다. 실험예 1, 3∼6, 8∼11, 13∼15가 본 발명의 실시예에 상당하고, 실험예 2, 7, 12가 비교예에 상당한다. 이들의 결과를 표 1에 나타낸다.
[실험예 1]
전술한 실시형태의 반도체 제조 장치용 부재(10)를, Al2O3제의 상부 플레이트(20) 및 하부 플레이트(40)와, SiSiCTi제의 중간 플레이트(30)를 준비하여, 전술한 제조 방법에 따라 제조하였다. Al2O3의 40∼570℃의 선열팽창 계수는 7.7×10-6/K, SiSiCTi의 40∼570℃의 선열팽창 계수는 7.8×10-6/K였다. 제1 및 제2 금속 접합재(301, 302)로서는 Al-Si-Mg계 접합재를 이용하여, TCB에 의해 상부 플레이트(20)와 중간 플레이트(30)와 하부 플레이트(40)를 접합하였다. 상부 플레이트(20)의 두께는, 접합 전에 2 ㎜가 되도록 조정하였다. 또한, 유전체층(28)의 두께와 웨이퍼 배치면(22)으로부터 저항 발열체(26)까지의 거리는, 모든 실험예에서 동일한 값으로 하였다. 중간 플레이트(30)의 두께 및 하부 플레이트(40)의 두께는, 접합 전에, 각각 15 ㎜, 8 ㎜가 되도록 조정하였다. 그 결과, 얻어진 반도체 제조 장치용 부재(10)는, 오목 형상의 웨이퍼 배치면(22)을 가지고, 웨이퍼 배치면(22)의 평면도(웨이퍼 배치면(22)의 최대 높이와 최소 높이의 차)는 0.06 ㎜였다.
[실험예 2]
실험예 1에 있어서, 접합 전의 상부 플레이트 및 하부 플레이트의 두께를 함께 4 ㎜로 변경한 것 이외에는, 실험예 1과 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 플랫한 웨이퍼 배치면을 가지고, 그 평면도는 0.00 ㎜였다.
[실험예 3]
실험예 1에 있어서, 접합 전의 상부 플레이트의 두께를 4 ㎜, 하부 플레이트의 두께를 2 ㎜로 변경한 것 이외에는, 실험예 1과 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 볼록 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.03 ㎜였다.
[실험예 4]
실험예 1에 있어서, 접합 전의 하부 플레이트의 두께를 10 ㎜로 변경하고, 접합 후에 하부 플레이트의 두께가 8 ㎜가 되도록 연삭한 것 이외에는, 실험예 1과 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 오목 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.06 ㎜였다.
[실험예 5]
실험예 3에 있어서, 접합 전의 하부 플레이트의 두께를 4 ㎜로 변경하고, 접합 후에 하부 플레이트의 두께가 2 ㎜가 되도록 하부 플레이트의 바닥면을 연삭한 것 이외에는, 실험예 3과 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 볼록 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.03 ㎜였다.
[실험예 6]
실험예 1에 있어서, 중간 플레이트를 금속 Ti제로 변경한 것 이외에는, 실험예 1과 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 금속 Ti의 40∼570℃의 선열팽창 계수는 11.1×10-6/K였다. 얻어진 반도체 제조 장치용 부재는, 오목 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.30 ㎜였다.
[실험예 7]
실험예 2에 있어서, 중간 플레이트를 금속 Ti제로 변경한 것 이외에는, 실험예 2와 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 플랫한 웨이퍼 배치면을 가지고, 그 평면도는 0.00 ㎜였다.
[실험예 8]
실험예 3에 있어서, 중간 플레이트를 금속 Ti제로 변경한 것 이외에는, 실험예 3과 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 볼록 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.15 ㎜였다.
[실험예 9]
실험예 4에 있어서, 중간 플레이트를 금속 Ti제로 변경한 것 이외에는, 실험예 4와 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 오목 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.30 ㎜였다.
[실험예 10]
실험예 5에 있어서, 중간 플레이트를 금속 Ti제로 변경한 것 이외에는, 실험예 5와 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 볼록 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.15 ㎜였다.
[실험예 11]
실험예 1에 있어서, 상부 플레이트 및 하부 플레이트를 AlN제로 하고, 중간 플레이트를 금속 Mo제로 변경한 것 이외에는, 실험예 1과 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. AlN의 40∼570℃의 선열팽창 계수는 5.9×10-6/K, 금속 Mo의 40∼570℃의 선열팽창 계수는 6.1×10-6/K였다. 얻어진 반도체 제조 장치용 부재는, 오목 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.18 ㎜였다.
[실험예 12]
실험예 2에 있어서, 상부 플레이트 및 하부 플레이트를 AlN제로 하고, 중간 플레이트를 금속 Mo제로 변경한 것 이외에는, 실험예 2와 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 플랫의 웨이퍼 배치면을 가지고, 그 평면도는 0.00 ㎜였다.
[실험예 13]
실험예 3에 있어서, 상부 플레이트 및 하부 플레이트를 AlN제로 하고, 중간 플레이트를 금속 Mo제로 변경한 것 이외에는, 실험예 3과 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 볼록 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.09 ㎜였다.
[실험예 14]
실험예 4에 있어서, 상부 플레이트 및 하부 플레이트를 AlN제로 하고, 중간 플레이트를 금속 Mo제로 변경한 것 이외에는, 실험예 4와 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 오목 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.18 ㎜였다.
[실험예 15]
실험예 5에 있어서, 상부 플레이트 및 하부 플레이트를 AlN제로 하고, 중간 플레이트를 금속 Mo제로 변경한 것 이외에는, 실험예 5와 동일하게 하여 반도체 제조 장치용 부재를 제조하였다. 그 결과, 얻어진 반도체 제조 장치용 부재는, 볼록 형상의 웨이퍼 배치면을 가지고, 그 평면도는 0.09 ㎜였다.
본 출원은 2020년 12월 11일에 출원된 일본국 특허 출원 제2020-205755호를 우선권 주장의 기초로 하고 있으며, 인용에 의해 그 내용의 전부가 본 명세서에 포함된다.

Claims (10)

  1. 오목 형상 또는 볼록 형상의 웨이퍼 배치면을 가지고, 정전 전극을 내장하는 세라믹제의 상부 플레이트와,
    상기 상부 플레이트의 상기 웨이퍼 배치면과는 반대측의 면에 제1 금속 접합층을 개재하여 접합된 중간 플레이트와,
    상기 중간 플레이트의 상기 상부 플레이트와 접합된 면과는 반대측의 면에 제2 금속 접합층을 개재하여 접합된 하부 플레이트
    를 구비하고,
    상기 중간 플레이트의 열팽창 계수는, 상기 상부 플레이트 및 상기 하부 플레이트의 열팽창 계수보다 크며,
    상기 하부 플레이트는 저항 발열체를 내장하고,
    상기 저항 발열체가 배선된 영역의 직경은, 상기 상부 플레이트의 직경 이상인 것인, 반도체 제조 장치용 부재.
  2. 제1항에 있어서,
    상기 중간 플레이트는, 금속과 세라믹의 복합 재료제 또는 금속제이고,
    상기 하부 플레이트는, 상기 상부 플레이트와 동일한 세라믹제이며, 상기 상부 플레이트와 상이한 두께를 갖는 것인, 반도체 제조 장치용 부재.
  3. 제2항에 있어서,
    상기 웨이퍼 배치면은, 오목 형상이고,
    상기 상부 플레이트는, 상기 하부 플레이트보다 얇은 것인, 반도체 제조 장치용 부재.
  4. 제2항에 있어서,
    상기 웨이퍼 배치면은, 볼록 형상이고,
    상기 상부 플레이트는, 상기 하부 플레이트보다 두꺼운 것인, 반도체 제조 장치용 부재.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 상부 플레이트는 저항 발열체를 내장하는 것인, 반도체 제조 장치용 부재.
  6. 삭제
  7. (a) 하부 플레이트와, 웨이퍼 배치면을 가지고 정전 전극을 내장하는 세라믹제의 상부 플레이트와, 열팽창 계수가 상기 상부 플레이트 및 상기 하부 플레이트보다 큰 중간 플레이트를 준비하는 공정과,
    (b) 상기 중간 플레이트의 상면과 상기 상부 플레이트의 상기 웨이퍼 배치면과는 반대측의 면 사이에 제1 금속 접합재를 배치하며, 상기 중간 플레이트의 하면과 상기 하부 플레이트의 상면 사이에 제2 금속 접합재를 배치하고, 그 상태에서 가압 가열한 후 실온으로 되돌림으로써 접합체를 얻는 공정
    을 포함하며,
    상기 하부 플레이트는 저항 발열체를 내장하고,
    상기 저항 발열체가 배선된 영역의 직경은, 상기 상부 플레이트의 직경 이상인 것인, 반도체 제조 장치용 부재의 제법.
  8. 제7항에 있어서, 상기 공정 (a)에서는, 상기 하부 플레이트를 준비하는 데 있어서, 상기 하부 플레이트의 두께가 미리 정해진 목표 두께가 되도록 가공해 두는 것인, 반도체 제조 장치용 부재의 제법.
  9. 제7항 또는 제8항에 있어서, 상기 공정 (b)에서는, 상기 접합체를 얻은 후, 상기 하부 플레이트의 두께가 상기 상부 플레이트의 두께와 상이한 미리 정해진 목표 두께가 되도록, 상기 하부 플레이트를 가공하는 것인, 반도체 제조 장치용 부재의 제법.
  10. 제7항 또는 제8항에 있어서, 상기 공정 (b)에서는, 상기 접합체를 얻은 후, 상기 상부 플레이트의 형상이 미리 정해진 오목 형상 또는 볼록 형상이 되도록 상기 하부 플레이트의 두께를 조정하는 것인, 반도체 제조 장치용 부재의 제법.
KR1020210116264A 2020-12-11 2021-09-01 반도체 제조 장치용 부재 및 그 제법 KR102636389B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020205755A JP7368343B2 (ja) 2020-12-11 2020-12-11 半導体製造装置用部材及びその製法
JPJP-P-2020-205755 2020-12-11

Publications (2)

Publication Number Publication Date
KR20220083560A KR20220083560A (ko) 2022-06-20
KR102636389B1 true KR102636389B1 (ko) 2024-02-13

Family

ID=81898139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210116264A KR102636389B1 (ko) 2020-12-11 2021-09-01 반도체 제조 장치용 부재 및 그 제법

Country Status (5)

Country Link
US (1) US20220189812A1 (ko)
JP (1) JP7368343B2 (ko)
KR (1) KR102636389B1 (ko)
CN (1) CN114628308A (ko)
TW (1) TWI802982B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010052015A (ja) 2008-08-28 2010-03-11 Nhk Spring Co Ltd 異材接合体の製造方法およびその方法による異材接合体
JP2018006737A (ja) * 2016-06-28 2018-01-11 日本特殊陶業株式会社 保持装置および保持装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172056A (ja) * 1995-12-20 1997-06-30 Souzou Kagaku:Kk 半導体基板のプラズマ処理装置
US6280584B1 (en) * 1998-07-29 2001-08-28 Applied Materials, Inc. Compliant bond structure for joining ceramic to metal
US6490146B2 (en) * 1999-05-07 2002-12-03 Applied Materials Inc. Electrostatic chuck bonded to base with a bond layer and method
JP2002057207A (ja) * 2000-01-20 2002-02-22 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体およびその製造方法ならびに半導体製造装置
JP4008401B2 (ja) 2003-09-22 2007-11-14 日本碍子株式会社 基板載置台の製造方法
KR100820756B1 (ko) * 2006-04-20 2008-04-10 주식회사 아이피에스 박막증착용 히터 및 그 히터가 구비된 박막증착장치
JP5434636B2 (ja) 2010-01-29 2014-03-05 住友電気工業株式会社 静電チャックを備えた基板保持体
TWI582061B (zh) 2014-09-04 2017-05-11 Ngk Insulators Ltd Wafer fixed table and its preparation method
US10008399B2 (en) * 2015-05-19 2018-06-26 Applied Materials, Inc. Electrostatic puck assembly with metal bonded backing plate for high temperature processes
JP6741548B2 (ja) 2016-10-14 2020-08-19 日本碍子株式会社 半導体製造装置用部材及びその製法
US10957572B2 (en) 2018-05-02 2021-03-23 Applied Materials, Inc. Multi-zone gasket for substrate support assembly
JP6627936B1 (ja) * 2018-08-30 2020-01-08 住友大阪セメント株式会社 静電チャック装置および静電チャック装置の製造方法
JP6702526B1 (ja) 2019-02-20 2020-06-03 住友大阪セメント株式会社 静電チャック装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010052015A (ja) 2008-08-28 2010-03-11 Nhk Spring Co Ltd 異材接合体の製造方法およびその方法による異材接合体
JP2018006737A (ja) * 2016-06-28 2018-01-11 日本特殊陶業株式会社 保持装置および保持装置の製造方法

Also Published As

Publication number Publication date
TW202224084A (zh) 2022-06-16
TWI802982B (zh) 2023-05-21
JP2022092824A (ja) 2022-06-23
JP7368343B2 (ja) 2023-10-24
KR20220083560A (ko) 2022-06-20
US20220189812A1 (en) 2022-06-16
CN114628308A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
KR102376826B1 (ko) 반도체 제조 장치용 부재 및 그 제법
JP7414751B2 (ja) 半導体製造装置用部材及びその製法
KR102636389B1 (ko) 반도체 제조 장치용 부재 및 그 제법
US20230125679A1 (en) Member for semiconductor manufacturing apparatus and method for manufacturing the same
TWI822204B (zh) 晶圓放置座
WO2022168368A1 (ja) 半導体製造装置用部材及びその製法
US20240079217A1 (en) Wafer placement table
US20240079218A1 (en) Wafer placement table
WO2024004040A1 (ja) ウエハ載置台
WO2023037698A1 (ja) ウエハ載置台
TW202410282A (zh) 晶圓載置台
JP2023027640A (ja) ウエハ載置台
TW202316590A (zh) 晶圓載置台
KR20240060512A (ko) 웨이퍼 배치대
KR20230051062A (ko) 웨이퍼 배치대
CN116959942A (zh) 晶片载放台

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant