KR20230009196A - 스토리지 장치, 및 이의 동작 방법 - Google Patents

스토리지 장치, 및 이의 동작 방법 Download PDF

Info

Publication number
KR20230009196A
KR20230009196A KR1020210089918A KR20210089918A KR20230009196A KR 20230009196 A KR20230009196 A KR 20230009196A KR 1020210089918 A KR1020210089918 A KR 1020210089918A KR 20210089918 A KR20210089918 A KR 20210089918A KR 20230009196 A KR20230009196 A KR 20230009196A
Authority
KR
South Korea
Prior art keywords
ufs
storage
storage controller
devices
data
Prior art date
Application number
KR1020210089918A
Other languages
English (en)
Inventor
박영우
남태덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210089918A priority Critical patent/KR20230009196A/ko
Priority to US17/708,771 priority patent/US20230007903A1/en
Publication of KR20230009196A publication Critical patent/KR20230009196A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 개시의 실시 예에 따른 스토리지 장치는 외부 호스트 장치와 결합되는 복수의 핀들을 포함하는 커넥터, 컨트롤러 소켓, 및 제1 내지 제4 슬롯들을 포함하는 인쇄 회로 기판, 제1 내지 제4 슬롯들 각각에 탈착 가능하게 장착되는 제1 내지 제4 UFS 장치들, 및 컨트롤러 소켓에 실장되고, 제1 내지 제4 UFS 장치들을 제어하도록 구성된 스토리지 컨트롤러를 포함하고, 제1 및 제2 UFS 장치들은 제1 채널을 통해 스토리지 컨트롤러와 통신하고, 제3 및 제4 UFS 장치들은 제2 채널을 통해 스토리지 컨트롤러와 통신한다.

Description

스토리지 장치, 및 이의 동작 방법{STORAGE DEVICE AND METHOD OF OPERATION THEREOF}
본 개시는 반도체 메모리에 관한 것으로, 좀 더 상세하게는 스토리지 장치, 및 이의 동작 방법에 관한 것이다.
반도체 메모리는 SRAM, DRAM 등과 같이 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 휘발성 메모리 장치 및 플래시 메모리 장치, PRAM, MRAM, RRAM, FRAM 등과 같이 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 불휘발성 메모리 장치로 구분된다.
플래시 메모리 장치는 컴퓨팅 시스템의 대용량 저장 매체로서 널리 사용된다. 최근에는 플래시 메모리 장치의 고속 동작을 지원하기 위한 다양한 기술들이 개발되고 있다. 일 예로서, JEDEC 표준에 의해 정의된 UFS(Universal Flash Storage) 인터페이스는 종래의 플래시 메모리 기반의 저장 장치보다 향상된 동작 속도를 지원할 수 있다.
본 개시의 목적은 향상된 성능을 갖는 스토리지 장치, 및 이의 동작 방법을 제공하는데 있다.
본 개시의 실시 예에 따른 스토리지 장치는 외부 호스트 장치와 결합되는 복수의 핀들을 포함하는 커넥터, 컨트롤러 소켓, 및 제1 내지 제4 슬롯들을 포함하는 인쇄 회로 기판, 제1 내지 제4 슬롯들 각각에 탈착 가능하게 장착되는 제1 내지 제4 UFS 장치들, 및 컨트롤러 소켓에 실장되고, 제1 내지 제4 UFS 장치들을 제어하도록 구성된 스토리지 컨트롤러를 포함하고, 제1 및 제2 UFS 장치들은 제1 채널을 통해 스토리지 컨트롤러와 통신하고, 제3 및 제4 UFS 장치들은 제2 채널을 통해 스토리지 컨트롤러와 통신한다.
본 개시의 실시 예에 따른 탈착 가능한 복수의 UFS 장치들 및 스토리지 컨트롤러를 포함하는 스토리지 장치의 동작 방법에 있어서, 복수의 UFS 장치들 중 새로운 UFS 장치가 삽입된 경우, 스토리지 컨트롤러에 의해, 검출 신호를 수신하는 단계, 스토리지 컨트롤러에 의해, 검출 신호에 응답하여, 새로운 UFS 장치와 초기화 동작을 수행하는 단계, 스토리지 컨트롤러에 의해, 초기화 동작을 수행한 후에, 상태 정보를 메모리에 저장하는 단계, 및 스토리지 컨트롤러에 의해, 상태 정보를 외부 호스트로 전달하는 단계를 포함하고, 상태 정보는 복수의 UFS 장치들에 관한 정보 및 저장 공간의 크기에 관한 정보를 포함한다.
본 개시의 실시 예에 따른 스토리지 장치는 외부 호스트 장치와 결합되는 복수의 핀들을 포함하는 커넥터, 컨트롤러 소켓, 제1 내지 제4 슬롯들, 및 복수의 메모리 소켓들을 포함하는 인쇄 회로 기판, 제1 내지 제4 슬롯들 각각에 탈착 가능하게 장착되는 제1 내지 제4 UFS 장치들, 복수의 메모리 소켓들 각각에 실장되는 복수의 불휘발성 메모리 장치들, 및 컨트롤러 소켓에 실장되고, 제1 내지 제4 UFS 장치들을 제어하도록 구성된 UFS 인터페이스 회로 및 복수의 불휘발성 메모리 장치들을 제어하도록 구성된 불휘발성 메모리 인터페이스 회로를 포함하는 스토리지 컨트롤러를 포함하고, 제1 및 제2 UFS 장치들은 제1 채널을 통해 스토리지 컨트롤러와 통신하고, 제3 및 제4 UFS 장치들은 제2 채널을 통해 스토리지 컨트롤러와 통신한다.
본 개시의 실시 예에 따른 스토리지 장치는 내장된 불휘발성 메모리 장치 대신에 탈착 가능한 UFS 장치들을 포함할 수 있다. 이에 따라, UFS 장치들을 추가 삽입함에 따라, 스토리지 장치의 저장 공간의 크기가 증가될 수 있다. 따라서, 향상된 성능을 갖는 스토리지 장치, 및 이의 동작 방법이 제공된다.
도 1은 본 개시의 일 실시 예에 따른 호스트-스토리지 시스템을 나타내는 블록도이다.
도 2는 도 1의 UFS 인터페이스 회로 및 UFS 장치를 좀 더 상세하게 보여주는 블록도이다.
도 3a 및 도 3b는 도 1의 스토리지 장치를 좀 더 상세하게 보여주는 블록도이다.
도 4는 도 1의 스토리지 장치를 좀 더 상세하게 보여주는 블록도이다.
도 5a 및 도 5b는 도 4의 스토리지 장치에 대하여, 채널을 공유하는 UFS 장치들을 구분하는 방법을 설명하는 도면이다.
도 6은 도 1의 스토리지 장치를 좀 더 상세하게 보여주는 블록도이다.
도 7a는 UFS 카드(card)의 폼 팩터(form factor)에 대해 설명하기 위한 도면이다.
도 7b 및 도 7c는 본 개시에 따른 스토리지 장치의 예를 보여주는 도면이다.
도 8은 본 개시에 따른 스토리지 장치의 예를 보여주는 도면이다.
도 9는 본 개시에 따른 스토리지 장치의 예를 보여주는 도면이다.
도 10은 도 1의 스토리지 컨트롤러의 동작의 예를 보여주는 순서도이다.
도 11은 도 10의 S420 단계를 좀 더 구체적으로 보여주는 순서도이다.
이하에서, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 용이하게 실시할 수 있을 정도로, 본 개시의 실시 예들이 명확하고 상세하게 기재될 것이다.
상세한 설명에서 사용되는 부 또는 유닛(unit), 모듈(module), 엔진(engine) 등의 용어를 참조하여 설명되는 구성 요소들 및 도면에 도시된 기능 블록들은 소프트웨어, 또는 하드웨어, 또는 그것들의 조합의 형태로 구현될 수 있다. 예시적으로, 소프트웨어는 기계 코드, 펌웨어, 임베디드 코드, 및 애플리케이션 소프트웨어일 수 있다. 예를 들어, 하드웨어는 전기 회로, 전자 회로, 프로세서, 컴퓨터, 집적 회로, 집적 회로 코어들, 압력 센서, 관성 센서, 멤즈(MEMS; microelectromechanical system), 수동 소자, 또는 그것들의 조합을 포함할 수 있다.
또한, 다르게 정의되지 않는 한, 본문에서 사용되는 기술적 또는 과학적인 의미를 포함하는 모든 용어들은 본 개시가 속하는 기술 분야에서의 통상의 기술자에 의해 이해될 수 있는 의미를 갖는다. 일반적으로 사전에서 정의된 용어들은 관련된 기술 분야에서의 맥락적 의미와 동등한 의미를 갖도록 해석되며, 본문에서 명확하게 정의되지 않는 한, 이상적 또는 과도하게 형식적인 의미를 갖도록 해석되지 않는다.
도 1은 본 개시의 일 실시 예에 따른 호스트-스토리지 시스템(1000)을 나타내는 블록도이다. 호스트-스토리지 시스템(1000)은 호스트(1100) 및 스토리지 장치(1200)를 포함할 수 있다. 또한, 스토리지 장치(1200)는 스토리지 컨트롤러(1210) 및 복수의 UFS 장치들(1300)을 포함할 수 있다. 또한, 본 개시의 일 실시 예에 따라, 호스트(1100)는 호스트 컨트롤러(1110) 및 호스트 메모리(1120)를 포함할 수 있다. 호스트 메모리(1120)는 스토리지 장치(1200)로 전송될 데이터, 혹은 스토리지 장치(1200)로부터 전송된 데이터를 임시로 저장하기 위한 버퍼 메모리로서 기능할 수 있다.
스토리지 장치(1200)는 호스트(1100)로부터의 요청에 따라 데이터를 저장하기 위한 저장 매체들을 포함할 수 있다. 일 예로서, 스토리지 장치(1200)는 SSD(Solid State Drive), 임베디드(embedded) 메모리 및 착탈 가능한 외장(external) 메모리 중 적어도 하나를 포함할 수 있다. 스토리지 장치(1200)가 SSD인 경우, 스토리지 장치(1200)는 NVMe(non-volatile memory express) 표준을 따르는 장치일 수 있다. 스토리지 장치(1200)가 임베디드 메모리 혹은 외장(external) 메모리인 경우, 스토리지 장치(1200)는 UFS(universal flash storage) 혹은 eMMC(embedded multi-media card) 표준을 따르는 장치일 수 있다. 호스트(1100)와 스토리지 장치(1200)는 각각 채용된 표준 프로토콜에 따른 패킷을 생성하고 이를 전송할 수 있다.
스토리지 장치(1200)는 착탈 또는 탈착 가능한 외장(external) 메모리를 포함할 수 있다. 특히, 스토리지 장치(1200)는 탈착 가능한 복수의 UFS 장치들(1300)을 포함할 수 있다. 복수의 UFS 장치들(1300) 각각은 플래시 메모리를 포함할 때, 상기 플래시 메모리는 2D NAND 메모리 어레이나 3D(또는 수직형, Vertical) NAND(VNAND) 메모리 어레이를 포함할 수 있다. 다른 예로서, 스토리지 장치(1200)는 다른 다양한 종류의 불휘발성 메모리들을 포함할 수도 있다. 예를 들어, 스토리지 장치(1200)는 MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torgue MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase RAM), 저항 메모리(Resistive RAM) 및 다른 다양한 종류의 메모리가 적용될 수 있다.
일 실시예에 따라, 호스트 컨트롤러(1110)와 호스트 메모리(1120)는 별도의 반도체 칩으로 구현될 수 있다. 또는, 일부 실시 예들에서, 호스트 컨트롤러(1110)와 호스트 메모리(1120)는 동일한 반도체 칩에 집적될 수 있다. 일 예로서, 호스트 컨트롤러(1110)는 애플리케이션 프로세서(Application Processor)에 구비되는 다수의 모듈들 중 어느 하나일 수 있으며, 상기 애플리케이션 프로세서는 시스템 온 칩(System on Chip, SoC)으로 구현될 수 있다. 또한, 호스트 메모리(1120)는 상기 애플리케이션 프로세서 내에 구비되는 임베디드 메모리이거나, 또는 상기 애플리케이션 프로세서의 외부에 배치되는 불휘발성 메모리 또는 메모리 모듈일 수 있다.
호스트 컨트롤러(1110)는 호스트 메모리(1120)의 버퍼 영역의 데이터(예컨대, 기록 데이터)를 복수의 UFS 장치들(1300)에 저장하거나, 복수의 UFS 장치들(1300)의 데이터(예컨대, 독출 데이터)를 버퍼 영역에 저장하는 동작을 관리할 수 있다.
스토리지 컨트롤러(1210)는 호스트 인터페이스 회로(1211), UFS 인터페이스회로(1400) 및 CPU(central processing unit)(1213)를 포함할 수 있다. 또한, 스토리지 컨트롤러(1210)는 플래시 변환 레이어(Flash Translation Layer; FTL)(1214), 패킷 매니저(1215), 버퍼 메모리(1216), ECC(error correction code)(1217) 엔진 및 AES(advanced encryption standard) 엔진(1218)을 더 포함할 수 있다. 스토리지 컨트롤러(1210)는 플래시 변환 레이어(FTL)(1214)가 로딩되는 워킹 메모리(미도시)를 더 포함할 수 있으며, CPU(1213)가 플래시 변환 레이어를 실행하는 것에 의해 복수의 UFS 장치들(1300)에 대한 데이터 기록 및 독출 동작이 제어될 수 있다. 즉, 스토리지 컨트롤러(1210)는 탈착 가능한 복수의 UFS 장치들(1300)을 제어하도록 구성될 수 있다.
CPU(1213)는 복수의 UFS 장치(1300)들에 대한 입출력을 위해 입출력 요청(input-output request, IOR)을 생성할 수 있다. 입출력 요청(IOR)은 데이터의 독출(read) 요청(또는 읽기 요청), 저장(write) 요청(또는 쓰기 요청) 및/또는 소거(discard) 요청 등을 의미할 수 있으나, 반드시 이에 한정되는 것은 아니다. CPU(1213)는 입출력 요청(IOR)을 UFS 인터페이스 회로(1400)로 전송할 수 있다.
호스트 인터페이스 회로(1211)는 호스트(1100)와 패킷(packet)을 송수신할 수 있다. 호스트(1100)로부터 호스트 인터페이스 회로(1211)로 전송되는 패킷은 커맨드(command) 혹은 복수의 UFS 장치들(1300)에 기록될 데이터 등을 포함할 수 있으며, 호스트 인터페이스 회로(1211)로부터 호스트(1100)로 전송되는 패킷은 커맨드에 대한 응답(response) 혹은 복수의 UFS 장치들(1300)로부터 독출된 데이터 등을 포함할 수 있다. UFS 인터페이스 회로(1400)는 복수의 UFS 장치들(1300)에 기록될 데이터를 복수의 UFS 장치들(1300)로 송신하거나, 복수의 UFS 장치들(1300)로부터 독출된 데이터를 수신할 수 있다. 이러한 UFS 메모리 인터페이스 회로(1400)는 UFS(universal flash storage)와 같은 표준 규약을 준수하도록 구현될 수 있다.
이하에서, 설명의 편의를 위하여, "커맨드", "요청", "패킷", "명령" 등의 용어들이 상호 교환적으로 사용된다. 이러한 용어들은 실시 예들의 맥락에 따라 동일한 의미를 갖거나 또는 서로 다른 의미를 가질 수 있으며, 각 용어들의 의미는 기재될 실시 예들의 맥락에 따라 이해될 것이다.
플래시 변환 계층(1214)은 어드레스 매핑(address mapping), 웨어-레벨링(wear-leveling), 가비지 콜렉션(garbage collection)과 같은 여러 기능을 수행할 수 있다. 어드레스 매핑 동작은 호스트(1100)로부터 수신한 논리 어드레스(logical address)를, 복수의 UFS 장치들(1300) 내에 데이터를 실제로 저장하는 데 사용되는 물리 어드레스(physical address)로 바꾸는 동작이다. 웨어-레벨링은 복수의 UFS 장치들(1300) 내의 블록(block)들이 균일하게 사용되도록 하여 특정 블록의 과도한 열화를 방지하기 위한 기술로, 예시적으로 물리 블록(physical block)들의 소거 카운트들을 밸런싱하는 펌웨어 기술을 통해 구현될 수 있다. 가비지 콜렉션은, 블록의 유효 데이터를 새 블록에 복사한 후 기존 블록을 소거(erase)하는 방식을 통해 복수의 UFS 장치들(1300) 내에서 사용 가능한 용량을 확보하기 위한 기술이다.
패킷 매니저(1215)는 호스트(1100)와 협의된 인터페이스의 프로토콜에 따른 패킷(Packet)을 생성하거나, 호스트(1100)로부터 수신된 패킷(Packet)으로부터 각종 정보를 파싱할 수 있다. 또한, 버퍼 메모리(1216)는 복수의 UFS 장치들(1300)에 기록될 데이터 혹은 복수의 UFS 장치들(1300)로부터 독출될 데이터를 임시로 저장할 수 있다. 버퍼 메모리(1216)는 스토리지 컨트롤러(1210) 내에 구비되는 구성일 수 있으나, 스토리지 컨트롤러(1210)의 외부에 배치되어도 무방하다.
ECC 엔진(1217)은 복수의 UFS 장치들(1300)로부터 독출되는 독출 데이터에 대한 오류 검출 및 정정 기능을 수행할 수 있다. 보다 구체적으로, ECC 엔진(1217)은 복수의 UFS 장치들(1300)에 기입될 기입 데이터에 대하여 패리티 비트(parity bit)들을 생성할 수 있으며, 이와 같이 생성된 패리티 비트들은 기입 데이터와 함께 복수의 UFS 장치들(1300) 내에 저장될 수 있다. 복수의 UFS 장치들(1300)로부터의 데이터 독출 시, ECC 엔진(1217)은 독출 데이터와 함께 복수의 UFS 장치들(1300)로부터 독출되는 패리티 비트들을 이용하여 독출 데이터의 에러를 정정하고, 에러가 정정된 독출 데이터를 출력할 수 있다.
AES 엔진(1218)은, 스토리지 컨트롤러(1210)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)를 이용하여 수행할 수 있다.
스토리지 장치(1200)는 임베디드(embedded) 또는 내장된 메모리 대신에 탈착 가능한 복수의 UFS 장치들(1300)을 포함할 수 있다. 이에 따라, 스토리지 장치(1200)의 저장 공간의 크기는 가변될 수 있다. 예를 들어, 스토리지 장치(1200)가 UFS 장치를 하나도 포함하지 않는 경우(즉, 모든 UFS 장치가 스토리지 장치와 분리된 경우), 스토리지 장치(1200)의 저장 공간의 크기는 최소일 수 있다. 스토리지 장치(1200)에 새로운 UFS 장치가 장착됨에 따라, 스토리지 장치(1200)의 저장 공간의 크기는 증가될 수 있다. 스토리지 장치(1200)가 최대 가능한 UFS 장치를 포함하는 경우, 스토리지 장치(1200)의 저장 공간의 크기는 최대일 수 있다.
일 실시 예에서, 스토리지 장치(1200)는 UFS 장치가 삽입되거나 분리되는 이벤트 또는 스토리지 장치의 저장 공간의 크기가 변화되는 이벤트를 호스트(1100)에게 통지할 수 있다. 예를 들어, 스토리지 장치(1200)는 새로운 UFS 장치가 삽입된 경우, 새로운 UFS 장치 삽입 여부 및 증가된 저장 공간의 크기를 호스트(1100)에게 통지할 수 있다. 즉, 스토리지 장치(1200)는 비동기 이벤트 요청(asynchronous event request)을 통해서 상태 정보를 호스트(1100)에게 통지할 수 있다.
예를 들어, 상태 정보는 UFS 장치 상태에 관한 정보 및 저장 공간의 크기에 관한 정보를 포함할 수 있다. UFS 장치 상태에 관한 정보는 스토리지 장치에 장착된 UFS 장치들의 개수에 관한 정보, 장착된 UFS 장치들이 삽입된 슬롯들의 정보, 새롭게 장착되거나 분리된 UFS 장치에 관한 정보 등을 포함할 수 있다. 저장 공간의 크기에 관한 정보는 UFS 장치가 삽입되어 증가된 저장 공간의 크기, UFS 장치가 분리되어 감소된 저장 공간의 크기, 총 저장 공간의 크기, UFS 장치들 각각의 저장 공간의 크기 등을 포함할 수 있다.
일 실시 예에서, 스토리지 장치(1200)는 상태 정보를 호스트(1100)에게 전송할 수 있다. 예를 들어, 스토리지 장치(1200)는 새로운 UFS 장치가 장착된 경우, 상태 정보를 로그에 업데이트할 수 있다. 스토리지 장치(1200)는 비동기 이벤트 요청 완료(completion)를 호스트(1100)에게 전송할 수 있다. 호스트(1100)는 비동기 이벤트 요청 완료에 응답하여, 로그 페이지 얻기(Get Log Page) 커맨드를 스토리지 장치(1200)로 전송할 수 있다. 스토리지 장치(1200)는 로그 페이지 얻기 커맨드를 수신할 수 있다. 스토리지 장치(1200)는 로그 페이지 얻기 커맨드에 응답하여, 상태 정보가 포함된 로그 데이터 및 로그 페이지 얻기 완료를 호스트(1100)에게 전송할 수 있다. 본 개시의 실시예에 따른 구성 및 효과는 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
도 2는 도 1의 UFS 인터페이스 회로 및 UFS 장치를 좀 더 상세하게 보여주는 블록도이다. UFS 인터페이스 회로(1400) 및 복수의 UFS 장치들(1300) 각각은 JEDEC(Joint Electron Device Engineering Council)에서 발표하는 UFS 표준(standard)을 통해 통신할 수 있다. 도면의 간결성 및 설명의 편의를 위하여, 복수의 UFS 장치들(1300) 중 제1 UFS 장치(1301)만 도 2에 도시된다. 복수의 UFS 장치들(1300) 중 제1 UFS 장치(1301)를 제외한 나머지 UFS 장치들은 도 2 도시되지 않았지만, 제1 UFS 장치(1301)와 마찬가지로 이하의 설명들이 적용될 수 있다.
도 2를 참조하면, UFS 인터페이스 회로(1400)와 제1 UFS 장치(1301)는 제1 채널(CH1)을 통해 상호 연결될 수 있다. UFS 인터페이스 회로(1400)는 UFS 컨트롤러(1410), UIC(UFS interconnect) 레이어(1420)를 포함할 수 있다. 제1 UFS 장치(1301)는 UFS 장치 컨트롤러(1310), 불휘발성 메모리(1320), 스토리지 인터페이스(1330), 장치 메모리(1340), UIC 레이어(1350) 및 레귤레이터(1360)를 포함할 수 있다. 불휘발성 메모리(1320)는 복수의 메모리 유닛(1321)으로 구성될 수 있으며, 이와 같은 메모리 유닛(1321)은 2D 구조 혹은 3D 구조의 V-NAND 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 불휘발성 메모리를 포함할 수도 있다. UFS 장치 컨트롤러(1310)와 불휘발성 메모리(1320)는 스토리지 인터페이스(1330)를 통해 서로 연결될 수 있다. 스토리지 인터페이스(1330)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
UFS 컨트롤러(1410)는 입출력 요청을 UFS 표준에 의해 정의된 UFS 명령으로 변환할 수 있다. UFS 컨트롤러(1410)는 변환된 UFS 명령을 UIC 레이어(1420)와 제1 채널(CH1)을 통해 제1 UFS 장치(1301)의 UIC 레이어(1350)로 전송할 수 있다. 이 과정에서, UFS 컨트롤러(1410)의 UFS 레지스터(1411)는 명령 큐(command queue, CQ)로서의 역할을 수행할 수 있다.
UFS 인터페이스 회로(1400)의 UIC 레이어(1420)는 MIPI M-PHY(1421)와 MIPI UniPro(1422)를 포함할 수 있으며, 제1 UFS 장치(1301) 측의 UIC 레이어(1350) 또한 MIPI M-PHY(1351)와 MIPI UniPro(1352)을 포함할 수 있다.
제1 채널(CH1)은 기준 클럭(REF_CLK)을 전송하는 라인, 제1 UFS 장치(1301)에 대한 하드웨어 리셋 신호(RESET_n)를 전송하는 라인, 차동 입력 신호 쌍(DIN_t와 DIN_c)을 전송하는 한 쌍의 라인 및 차동 출력 신호 쌍(DOUT_t와 DOUT_c)을 전송하는 한 쌍의 라인을 포함할 수 있다.
UFS 인터페이스 회로(1400)로부터 제1 UFS 장치(1301)로 제공되는 기준 클럭(REF_CLK)의 주파수 값은 19.2MHz, 26MHz, 38.4MHz 및 52MHz의 네 개의 값 중 하나일 수 있으나, 반드시 이에 한정되지는 않는다. UFS 인터페이스 회로(1400)는 동작 중에도, 즉 UFS 인터페이스 회로(1400)와 제1 UFS 장치(1301) 사이에서 데이터 송수신이 수행되는 중에도 기준 클럭(REF_CLK)의 주파수 값을 변경할 수 있다. 제1 UFS 장치(1301)는 위상 동기 루프(phase-locked loop, PLL) 등을 이용하여, UFS 인터페이스 회로(1400)로부터 제공받은 기준 클럭(REF_CLK)으로부터 다양한 주파수의 클럭을 생성할 수 있다. 또한, UFS 인터페이스 회로(1400)는 기준 클럭(REF_CLK)의 주파수 값을 통해 UFS 인터페이스 회로(1400)와 제1 UFS 장치(1301) 간의 데이터 레이트(data rate)의 값을 설정할 수도 있다. 즉, 상기 데이터 레이트의 값은 기준 클럭(REF_CLK)의 주파수 값에 의존하여 결정될 수 있다.
제1 채널(CH1)은 복수의 레인들(multiple lanes)을 지원할 수 있으며, 각 레인은 차동(differential) 라인 쌍으로 구현될 수 있다. 예컨대, 제1 채널(CH1)은 하나 이상의 수신 레인(receive lane)과 하나 이상의 송신 레인(transmit lane)을 포함할 수 있다. 도 2에서, 차동 입력 신호 쌍(DIN_T와 DIN_C)을 전송하는 한 쌍의 라인은 수신 레인을, 차동 출력 신호 쌍(DOUT_T와 DOUT_C)을 전송하는 한 쌍의 라인은 송신 레인을 각각 구성할 수 있다. 도 2에서는 하나의 송신 레인과 하나의 수신 레인을 도시하였지만, 송신 레인과 수신 레인의 수는 변경될 수 있다.
수신 레인 및 송신 레인은 직렬 통신(serial communication) 방식으로 데이터를 전송할 수 있으며, 수신 레인과 송신 레인이 분리된 구조에 의해 UFS 인터페이스 회로(1400)와 제1 UFS 장치(1301) 간의 풀 듀플렉스(full-duplex) 방식의 통신이 가능하다. 즉, 제1 UFS 장치(1301)는 수신 레인을 통해 UFS 인터페이스 회로(1400)로부터 데이터를 수신받는 동안에도, 송신 레인을 통해 UFS 인터페이스 회로(1400)로 데이터를 송신할 수 있다. 또한, UFS 인터페이스 회로(1400)로부터 제1 UFS 장치(1301)로의 명령과 같은 제어 데이터와, UFS 인터페이스 회로(1400)가 제1 UFS 장치(1301)의 불휘발성 메모리(1320)에 저장하고자 하거나 불휘발성 메모리(1320)로부터 독출하고자 하는 사용자 데이터는 동일한 레인을 통해 전송될 수 있다. 이에 따라, UFS 인터페이스 회로(1400)와 제1 UFS 장치(1301) 간에는 한 쌍의 수신 레인과 한 쌍의 송신 레인 외에 데이터 전송을 위한 별도의 레인이 더 구비될 필요가 없다.
제1 UFS 장치(1301)의 UFS 장치 컨트롤러(1310)는 제1 UFS 장치(1301)의 동작을 전반적으로 제어할 수 있다. UFS 장치 컨트롤러(1310)는 논리적인 데이터 저장 단위인 LU(logical unit)(1311)를 통해 불휘발성 메모리(1320)를 관리할 수 있다. LU(1311)의 개수는 8개일 수 있으나, 이에 한정되는 것은 아니다. UFS 장치 컨트롤러(1310)는 플래시 변환 계층(flash translation layer, FTL)을 포함할 수 있으며, FTL의 어드레스 매핑(address mapping) 정보를 이용하여 UFS 인터페이스 회로(1400)로부터 전달된 논리적인 데이터 주소, 예컨대 LBA(logical block address)를 물리적인 데이터 주소로, 예컨대 PBA(physical block address)로 변환할 수 있다. 사용자 데이터(user data)의 저장을 위한 논리 블록(logical block)은 소정 범위의 크기를 가질 수 있다. 예컨대, 논리 블록의 최소 크기는 4Kbyte로 설정될 수 있다.
UFS 인터페이스 회로(1400)로부터의 명령이 UIC 레이어(1350)를 통해 제1 UFS 장치(1301)로 입력되면, UFS 장치 컨트롤러(1310)는 입력된 명령에 따른 동작을 수행하고, 상기 동작이 완료되면 완료 응답을 UFS 인터페이스 회로(1400)로 전송할 수 있다.
일례로서, UFS 인터페이스 회로(1400)가 제1 UFS 장치(1301)에 사용자 데이터를 저장하고자 할 경우, UFS 인터페이스 회로(1400)는 데이터 저장 명령을 제1 UFS 장치(1301)로 전송할 수 있다. 사용자 데이터를 전송받을 준비가 되었다(ready-to-transfer)는 응답을 제1 UFS 장치(1301)로부터 수신하면, UFS 인터페이스 회로(1400)는 사용자 데이터를 제1 UFS 장치(1301)로 전송할 수 있다. UFS 장치 컨트롤러(1310)는 전송받은 사용자 데이터를 장치 메모리(1340) 내에 임시로 저장하고, FTL의 어드레스 매핑 정보에 기초하여 장치 메모리(1340)에 임시로 저장된 사용자 데이터를 불휘발성 메모리(1320)의 선택된 위치에 저장할 수 있다.
또 다른 예로서, UFS 인터페이스 회로(1400)가 제1 UFS 장치(1301)에 저장된 사용자 데이터를 독출하고자 할 경우, UFS 인터페이스 회로(1400)는 데이터 독출 명령을 제1 UFS 장치(1301)로 전송할 수 있다. 명령을 수신한 UFS 장치 컨트롤러(1310)는 상기 데이터 독출 명령에 기초하여 불휘발성 메모리(1320)로부터 사용자 데이터를 독출하고, 독출된 사용자 데이터를 장치 메모리(1340) 내에 임시로 저장할 수 있다. 이러한 독출 과정에서, UFS 장치 컨트롤러(1310)는 내장된 ECC(error correction code) 엔진(미도시)을 이용하여, 독출된 사용자 데이터의 에러를 검출하고 정정할 수 있다. 보다 구체적으로, ECC 엔진은 불휘발성 메모리(1320)에 기입될 기입 데이터에 대하여 패리티 비트(parity bit)들을 생성할 수 있으며, 이와 같이 생성된 패리티 비트들은 기입 데이터와 함께 불휘발성 메모리(1320) 내에 저장될 수 있다. 불휘발성 메모리(1320)로부터의 데이터 독출 시, ECC 엔진은 독출 데이터와 함께 불휘발성 메모리(1320)로부터 독출되는 패리티 비트들을 이용하여 독출 데이터의 에러를 정정하고, 에러가 정정된 독출 데이터를 출력할 수 있다.
그리고, UFS 장치 컨트롤러(1310)는 장치 메모리(1340) 내에 임시로 저장된 사용자 데이터를 UFS 인터페이스 회로(1400)로 전송할 수 있다. 아울러, UFS 장치 컨트롤러(1310)는 AES(advanced encryption standard) 엔진(미도시)을 더 포함할 수 있다. AES 엔진은, UFS 장치 컨트롤러(1310)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 수행할 수 있다.
UFS 인터페이스 회로(1400)는 명령 큐로 기능할 수 있는 UFS 레지스터(1411)에 제1 UFS 장치(1301)로 송신될 명령들을 순서에 따라 저장하고, 상기 순서대로 제1 UFS 장치(1301)에 명령을 송신할 수 있다. 이 때, UFS 인터페이스 회로(1400)는 이전에 송신된 명령이 아직 제1 UFS 장치(1301)에 의해 처리 중인 경우에도, 즉 이전에 송신된 명령이 제1 UFS 장치(1301)에 의해 처리가 완료되었다는 통지를 받기 전에도 명령 큐에 대기 중인 다음 명령을 제1 UFS 장치(1301)로 송신할 수 있으며, 이에 따라 제1 UFS 장치(1301) 역시 이전에 송신된 명령을 처리하는 중에도 다음 명령을 UFS 인터페이스 회로(1400)로부터 수신할 수 있다. 이와 같은 명령 큐에 저장될 수 있는 명령의 최대 개수(queue depth)는 예컨대 32개일 수 있다. 또한, 명령 큐는 헤드 포인터(head point)와 테일 포인터(tail pointer)를 통해 큐에 저장된 명령 열의 시작과 끝을 각각 나타내는 원형 큐(circular queue) 타입으로 구현될 수 있다.
복수의 메모리 유닛(1321) 각각은 메모리 셀 어레이(미도시)와 상기 메모리 셀 어레이의 작동을 제어하는 제어 회로(미도시)를 포함할 수 있다. 상기 메모리 셀 어레이는 2차원 메모리 셀 어레이 또는 3차원 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 셀을 포함하며, 각각의 메모리 셀은 1비트의 정보를 저장하는 셀(single level cell, SLC)일 수도 있지만, MLC(multi level cell), TLC(triple level cell), QLC(quadruple level cell)와 같이 2비트 이상의 정보를 저장하는 셀일 수도 있다. 3차원 메모리 셀 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직으로 배향되는(vertically oriented) 수직 NAND 스트링을 포함할 수 있다.
제1 UFS 장치(1301)에는 전원 전압으로서 VCC, VCCQ, VCCQ2 등이 입력될 수 있다. VCC는 제1 UFS 장치(1301)를 위한 주 전원 전압으로서, 2.4~3.6V의 값을 가질 수 있다. VCCQ는 낮은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 UFS 장치 컨트롤러(1310)를 위한 것이며. 1.14~1.26V의 값을 가질 수 있다. VCCQ2는 VCC보다는 낮지만 VCCQ보다는 높은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 MIPI M-PHY(1351)와 같은 입출력 인터페이스를 위한 것이며, 1.7~1.95V의 값을 가질 수 있다. 상기 전원 전압들은 레귤레이터(1360)를 거쳐 제1 UFS 장치(1301)의 각 구성 요소들을 위해 공급될 수 있다. 레귤레이터(1360)는 전술한 전원 전압들 중 서로 다른 것에 각각 연결되는 단위 레귤레이터의 집합으로 구현될 수 있다.
상술된 바와 같이, UFS 인터페이스 회로(1400)는 JEDEC 표준에 의해 정의된 UFS(universal flash storage) 인터페이스를 기반으로 UFS 장치들(1300) 각각과 통신할 수 있다. 예를 들어, UFS 인터페이스 회로(1400) 및 UFS 장치들(1300) 각각은 UFS 프로토콜 정보 단위(UPIU)(UFS protocol information unit)의 형태를 갖는 패킷을 교환할 수 있다. UPIU는 UFS 인터페이스 회로(1400) 및 UFS 장치들(1300) 각각 사이의 인터페이스(예를 들어, UFS 인터페이스)에 의해 정의된 다양한 정보를 포함할 수 있다. 그러나 본 개시의 범위가 이에 한정되는 것은 아니다. 이하에서, 설명의 편의를 위하여, 커맨드, UPIU, 데이터의 용어가 서로 상호 교환적으로 사용되며, 각각의 용어들은 상세한 설명에 기재된 실시 예들에 따라 서로 동일한 의미 또는 다른 의미로 사용될 수 있다.
도 3a 및 도 3b는 도 1의 스토리지 장치를 좀 더 상세하게 보여주는 블록도이다. 도 3a 및 도 3b를 참조하면, 스토리지 장치(1200a)는 스토리지 컨트롤러(1210) 및 복수의 UFS 장치들(1300)을 포함할 수 있다. 복수의 UFS 장치들(1300)은 4개의 UFS 장치들(1301~1304)을 포함할 수 있다. 단, 본 개시의 범위가 이에 한정되는 것은 아니며, 복수의 UFS 장치들(1300)의 개수는 구현 방식에 따라 증가되거나 감소될 수 있다.
스토리지 컨트롤러(1210)는 복수의 채널들(CH1~CH4)을 통해 UFS 장치들(1300) 각각과 신호들을 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 채널들(CH1~CH4)을 통해 UFS 장치들(1300) 각각으로 커맨드, 데이터, 또는 UPIU 등을 UFS 장치들(1300) 각각으로 전송하거나, UFS 장치들(1300) 각각으로부터 데이터를 수신할 수 있다.
도 3a를 참조하면, 일 실시 예에서, 복수의 UFS 장치들(1300) 각각은 채널을 공유하지 않고, 대응하는 채널을 통해 스토리지 컨트롤러(1210)와 연결될 수 있다. 예를 들어, 제1 UFS 장치(1301)는 제1 채널(CH1)을 통해 스토리지 컨트롤러(1210)와 연결될 수 있고, 제2 UFS 장치(1302)는 제2 채널(CH2)을 통해 스토리지 컨트롤러(1210)와 연결될 수 있고, 제3 UFS 장치(1303)는 제3 채널(CH3)을 통해 스토리지 컨트롤러(1210)와 연결될 수 있고, 제4 UFS 장치(1304)는 제4 채널(CH4)을 통해 스토리지 컨트롤러(1210)와 연결될 수 있다.
복수의 채널들(CH1~CH4) 각각은 기준 클럭(REF_CLK)을 전송하는 라인, UFS 장치들(1300) 각각에 대한 하드웨어 리셋 신호(RESET_n)를 전송하는 라인, 차동 입력 신호 쌍(DIN_t와 DIN_c)을 전송하는 한 쌍의 라인 및 차동 출력 신호 쌍(DOUT_t와 DOUT_c)을 전송하는 한 쌍의 라인을 포함할 수 있다.
상술된 바와 같이, 제1 내지 제4 UFS 장치들(1301~1304) 각각은 대응하는 라인을 통해 대응하는 기준 클럭(REF_CLK), 대응하는 하드웨어 리셋 신호(RESET_n)를 수신할 수 있다. 예를 들어, 제1 UFS 장치(1301)는 제1 라인을 통해 제1 기준 클럭을 수신하고, 제2 UFS 장치(1302)는 제2 라인을 통해 제2 기준 클럭을 수신할 수 있다. 제1 UFS 장치(1301)는 제3 라인을 통해 제1 하드웨어 리셋 신호를 수신하고, 제2 UFS 장치(1302)는 제4 라인을 통해 제2 하드웨어 리셋 신호를 수신할 수 있다.
스토리지 컨트롤러(1210)는 서로 다른 채널들을 통해 병렬적으로 복수의 UFS 장치들(1300) 각각을 제어할 수 있다. 즉, 스토리지 컨트롤러(1210)와 복수의 UFS 장치들(1300) 각각을 연결하는 채널들의 분리된 구조에 의해, 동시에 통신이 가능할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 채널(CH1)을 통해 제1 UFS 장치(1301)와 데이터를 송수신 하는 동안에도, 제2 채널(CH2)을 통해 제2 UFS 장치(1302)와 데이터를 송수신 할 수 있다.
도 3b를 참조하면, 일 실시 예에서, 복수의 UFS 장치들(1300) 각각은 기준 클럭(REF_CLK)을 전송하는 라인, 및 하드웨어 리셋 신호(RESET_n)를 전송하는 라인을 공유할 수 있다.
도 3b의 제1 내지 제4 UFS 장치들(1301~1304) 각각은 모두 제1 라인을 통해 기준 클럭(REF_CLK)을 수신할 수 있다. 제1 내지 제4 UFS 장치들(1301~1304) 각각은 모두 제3 라인을 통해 하드웨어 리셋 신호(RESET_n)를 수신할 수 있다.
제1 내지 제4 UFS 장치들(1301~1304) 각각은 기준 클럭(REF_CLK) 및 하드웨어 리셋 신호(RESET_n)를 제외한 다른 신호들은 대응하는 라인을 통해 신호를 송수신할 수 있다. 즉, 제1 내지 제4 UFS 장치들(1301~1304) 각각은 대응하는 입/출력 신호들을 통해 스토리지 컨트롤러(1210)와 연결될 수 있다.
예를 들어, 제1 UFS 장치(1301)는 제1 입력 신호(DIN1) 및 제1 출력 신호(DOUT1)를 통해 스토리지 컨트롤러(1210)와 연결될 수 있고, 제2 UFS 장치(1302)는 제2 입력 신호(DIN2) 및 제2 출력 신호(DOUT2)를 통해 스토리지 컨트롤러(1210)와 연결될 수 있고, 제3 UFS 장치(1303)는 제3 입력 신호(DIN3) 및 제3 출력 신호(DOUT3)를 통해 스토리지 컨트롤러(1210)와 연결될 수 있고, 제4 UFS 장치(1304)는 제4 입력 신호(DIN2) 및 제4 출력 신호(DOUT4)를 통해 스토리지 컨트롤러(1210)와 연결될 수 있다. 제1 입력 신호들은(DINT1)은 차동 입력 신호 쌍을 포함하고, 제1 출력 신호들(DOUT1)은 차동 출력 신호 쌍을 포함할 수 있다. 나머지 입력 신호들(DIN2~DIN4) 및 출력 신호들(DOUT2~DOUT4)은 이와 유사하므로, 상세한 설명은 생략된다.
상술된 바와 같이, 도 3b의 복수의 UFS 장치들(1300)은 하드웨어 리셋 신호(RESET_n) 및 기준 클럭(REF_CLK)을 공유하고, 입력 신호 및 출력 신호를 공유하지 않을 수 있다.
도 4는 도 1의 스토리지 장치를 좀 더 상세하게 보여주는 블록도이다. 도 4를 참조하면, 스토리지 장치(1200b)는 스토리지 컨트롤러(1210) 및 복수의 UFS 장치들(1300)을 포함할 수 있다. 복수의 UFS 장치들(1300)은 4개의 UFS 장치들(1301~1304)을 포함할 수 있다. 단, 본 개시의 범위가 이에 한정되지 아니하며, 복수의 UFS 장치들(1300)의 개수 및 하나의 채널에 연결된 UFS 장치들의 개수는 구현 방식에 따라 증가되거나 감소될 수 있다.
도 4를 참조하면, 스토리지 컨트롤러(1210)는 복수의 채널들(CH1, CH2)을 통해 UFS 장치들(1300) 각각과 신호들을 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 채널들(CH1, CH2)을 통해 UFS 장치들(1300) 각각으로 커맨드, 데이터, 또는 UPIU 등을 UFS 장치들(1300) 각각으로 전송하거나, UFS 장치들(1300) 각각으로부터 데이터를 수신할 수 있다.
일 실시 예에서, 복수의 UFS 장치들(1300) 각각은 채널을 공유할 수 있다. 예를 들어, 제1 및 제2 UFS 장치들(1301, 1302)은 제1 채널(CH1)을 통해 스토리지 컨트롤러(1210)와 연결될 수 있다. 제3 및 제4 UFS 장치들(1303, 1304)은 제2 채널(CH2)을 통해 스토리지 컨트롤러(1210)와 연결될 수 있다.
제1 및 제2 채널들(CH1, CH2) 각각은 기준 클럭(REF_CLK)을 전송하는 라인, UFS 장치(1300)에 대한 하드웨어 리셋 신호(RESET_n)를 전송하는 라인, 차동 입력 신호 쌍(DIN_t와 DIN_c)을 전송하는 한 쌍의 라인 및 차동 출력 신호 쌍(DOUT_t와 DOUT_c)을 전송하는 한 쌍의 라인을 포함할 수 있다.
일 실시 예에서, 스토리지 컨트롤러(1210)는 각각의 채널을 통해 해당 채널에 연결된 UFS 장치들 중 하나를 선택하고, 선택된 UFS 장치와 신호들을 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 채널(CH1)에 연결된 UFS 장치들(1301, 1302) 중 제1 UFS 장치(1301)를 선택할 수 있다. 스토리지 컨트롤러(1210)는 선택된 제1 UFS 장치(1301)로 제1 채널(CH1)을 통해 커맨드, 데이터, UPIU 등을 전송하거나, 선택된 제1 UFS 장치(1301)로부터 데이터를 수신할 수 있다. 스토리지 컨트롤러(1210)는 제1 채널(CH1)을 통해 제1 UFS 장치(1301)와 통신하는 동안, 제1 채널을(CH1)을 통해 제2 UFS 장치(1302)와 통신하지 못할 수 있다.
스토리지 컨트롤러(1210)는 서로 다른 채널들을 통해 UFS 장치들(1300) 각각으로 신호들을 병렬적으로 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 채널(CH1)을 통해 제1 UFS 장치(1301)로 커맨드를 전송하는 동안, 제2 채널(CH2)을 통해 제3 UFS 장치(1303)로 커맨드를 전송할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 채널(CH1)을 통해 제1 UFS 장치(1301)로 데이터를 수신하는 동안 제2 채널(CH2)을 통해 제3 UFS 장치(1302)로 데이터를 수신할 수 있다.
도 3a 및 도 3b와 다르게, 도 4의 스토리지 장치(1200b)는 채널을 공유하므로, 채널을 공유하는 UFS 장치들에 대해서는 병렬적으로 신호들을 송수신할 수 없다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 채널(CH1)을 통해 제1 UFS 장치(1301)로 커맨드를 전송하는 동안, 제1 채널(CH1)을 통해 제2 UFS 장치(1302)로 커맨드를 전송할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 채널(CH1)을 통해 제1 UFS 장치(1301)로부터 데이터를 수신하는 동안, 제1 채널(CH1)을 통해 제2 UFS 장치(1302)로 데이터를 수신할 수 없다.
도 5a 및 도 5b는 도 4의 스토리지 장치에 대하여, 채널을 공유하는 UFS 장치들을 구분하는 방법을 설명하는 도면이다. 도 2, 도 4, 및 도 5a를 참조하면, 스토리지 장치(1200b)는 스토리지 컨트롤러(1210) 및 제1 내지 제4 UFS 장치들(1301~1304)을 포함할 수 있다. 제1 및 제2 UFS 장치들(1301, 1302)을 제1 채널(CH1)을 통해 스토리지 컨트롤러(1210)와 통신하고, 제3 및 제4 UFS 장치들(1303, 1304)은 제2 채널(CH2)을 통해 스토리지 컨트롤러(1210)와 통신할 수 있다. 설명의 편의를 위하여, 앞서 설명된 구성요소들에 대한 상세한 설명은 생략된다.
스토리지 컨트롤러(1210)는 복수의 UFS 장치들(1301~1304) 각각으로 대응하는 칩 인에이블 신호들(nCE1~nCE4)을 더 전송할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 칩 인에이블 라인을 통해 제1 칩 인에이블 신호(nCE1)를 제1 UFS 장치(1301)로 전송할 수 있다. 스토리지 컨트롤러(1210)는 제2 칩 인에이블 라인을 통해 제2 칩 인에이블 신호(nCE2)를 제2 UFS 장치(1302)로 전송할 수 있다. 스토리지 컨트롤러(1210)는 제3 칩 인에이블 라인을 통해 제3 칩 인에이블 신호(nCE3)를 제3 UFS 장치(1303)로 전송할 수 있다. 스토리지 컨트롤러(1210)는 제4 칩 인에이블 라인을 통해 제4 칩 인에이블 신호(nCE4)를 제4 UFS 장치(1304)로 전송할 수 있다.
일 실시 예에서, 복수의 UFS 장치들(1301~1304) 각각은 칩 인에이블 신호에 따라 스토리지 컨트롤러(1210)와 패킷을 송수신할 수 있다. 예를 들어, 칩 인에이블 신호가 활성화(예를 들어, 로우 레벨)된 경우, 복수의 UFS 장치들(1301~1304) 각각은 스토리지 컨트롤러(1210)와 패킷들을 송수신할 수 있다.
다시 말해서, 스토리지 컨트롤러(1210)는 칩 인에이블 신호를 통해 채널을 공유하는 UFS 장치들 중 하나를 선택할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 채널(CH1)을 공유하는 제1 및 제2 UFS 장치들(1301, 1302) 중 제1 UFS 장치(1301)를 선택할 수 있다. 스토리지 컨트롤러(1210)는 제1 칩 인에이블 신호를 활성화하고(예를 들어, 로우 레벨로 설정하고), 제2 칩 인에이블 신호를 비활성화하고(예를 들어, 하이 레벨로 설정하고), 제1 채널(CH1)을 통해 제1 UFS 장치(1301)로 커맨드를 전송하거나 데이터를 송수신할 수 있다.
도 5b를 참조하여, 칩 인에이블 신호 대신에, 칩 선택 커맨드를 통해 채널을 공유하는 UFS 장치들 중 하나를 선택하는 방법이 설명된다. 일 실시 예에서, 초기화 과정에서, 스토리지 컨트롤러(1210)는 복수의 UFS 장치들(1300) 각각에게 칩 식별자(ID; identification)를 설정할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 UFS 장치(1301)의 칩 식별자는 '00'으로 설정하고, 제2 UFS 장치(1302)의 칩 식별자는 '01'로 설정하고, 제3 UFS 장치(1303)의 칩 식별자는 '10'으로 설정하고, 제4 UFS 장치(1304)의 칩 식별자는 '11'로 설정할 수 있다. 복수의 UFS 장치들(1300) 각각은 설정된 칩 식별자를 메모리에 저장할 수 있다. 예를 들어, 제1 UFS 장치(1301)는 '00'을 자신의 칩 식별자로 저장할 수 있다. 단 본 개시의 범위는 이에 한정되지 아니하며, 복수의 UFS 장치들(1301~1304) 각각의 칩 식별자의 값들은 변경될 수 있다.
일 실시 예에서, 호스트(1100)는 스토리지 장치(1200)로 쓰기 요청 및 데이터를 전송할 수 있다. 스토리지 장치(1200)는 쓰기 요청 및 데이터를 수신할 수 있다. 스토리지 장치(1200)는 쓰기 요청에 응답하여, 데이터를 저장할 공간을 결정할 수 있다. 예를 들어, 스토리지 장치(1200)는 수신한 데이터를 저장할 복수의 UFS 장치들(1300) 중 어느 하나를 선택할 수 있다. 이하에서, 스토리지 컨트롤러(1210)는 복수의 UFS 장치들(1300) 중 제1 UFS 장치(1301)에 데이터를 저장하는 것으로 가정한다.
S110 단계에서, 스토리지 컨트롤러(1210)는 칩 선택 커맨드(Chip Select CMD)를 포함하는 CMD UPIU를 제1 UFS 장치(1301)로 전송할 수 있다. 일 실시 예에서, 칩 선택 커맨드는 선택할 칩 식별자를 포함할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 UFS 장치(1301)로 쓰기 커맨드 및 데이터를 전송하기 위하여 제1 UFS 장치(1301)를 선택할 수 있다. 스토리지 컨트롤러(1210)는 칩 선택 커맨드의 동작 코드 필드(operation code) 및 칩 식별자(예를 들어, '00')을 포함하는 칩 선택 커맨드를 제1 UFS 장치(1301)로 제1 채널(CH1)을 통해 전송할 수 있다.
일 실시 예에서, 채널을 공유하는 복수의 UFS 장치들(1300) 각각은, 할당된(또는 저장된) 칩 식별자 및 칩 선택 커맨드에 포함된 칩 식별자를 비교하여, 채널을 통해 수신하는 커맨드 및 데이터가 자신의 것인지 판단할 수 있다. 예를 들어, 칩 선택 커맨드에 포함된 칩 식별자가 '00'인 경우, 제1 UFS 장치(1301)는 할당된 칩 식별자 및 칩 선택 커맨드에 포함된 칩 식별자를 비교할 수 있다. 제1 UFS 장치(1301)는 할당된 칩 식별자 및 칩 선택 커맨드에 포함된 칩 식별자가 동일하므로, 제1 채널(CH1)을 통해 전송되는 커맨드 및 데이터가 자신의 것인지 판별할 수 있다. 반면에, 제2 UFS 장치(1302)는 할당된 칩 식별자(예를 들어, '01') 및 칩 선택 커맨드에 포함된 칩 식별자(예를 들어, '00')가 상이하므로, 제1 채널(CH1)을 통해 전송되는 커맨드 및 데이터가 자신의 것이 아니라고 판별할 수 있다.
S120 단계에서, 스토리지 컨트롤러(1210)는 쓰기 커맨드(WR CMD)를 포함하는 CMD UPIU를 제1 UFS 장치(1301)로 전송할 수 있다.
S130 단계에서, 스토리지 컨트롤러(1210) 및 제1 UFS 장치(1301)는 데이터 트랜잭션을 수행할 수 있다. 예를 들어, 제1 UFS 장치(1301)는 RTT UPIU(Ready to Transfer UPIU)(또는 전송 준비 UPIU)를 스토리지 컨트롤러(1210)로 전송할 수 있다. RTT UPIU는 제1 UFS 장치(1301)가 수신할 수 있는 데이터 범위에 대한 정보를 포함할 수 있다. 스토리지 컨트롤러(1210)는 RTT UPIU에 응답하여, 쓰기 데이터를 포함하는 DATA OUT UPIU(또는 데이터 아웃 UPIU)를 제1 UFS 장치(1301)로 전송할 수 있다. 상술된 동작이 반복 수행됨으로써, 쓰기 데이터가 스토리지 컨트롤러(1210)로부터 제1 UFS 장치(1301)로 전송될 수 있다.
모든 쓰기 데이터의 수신이 완료된 이후에, S140 단계에서, 제1 UFS 장치(1301)는 RESPONSE UPIU(또는 응답 UPIU)를 스토리지 컨트롤러(1210)로 전송할 수 있다. RESPONSE UPIU는 S120 단계에서 수신된 쓰기 커맨드에 대한 동작이 완료되었음을 가리키는 정보를 포함할 수 있다.
상술된 바와 같이, 스토리지 컨트롤러(1210)는 칩 인에이블 신호(nCE)를 사용하는 대신에, 칩 선택 커맨드를 통해 채널을 공유하는 복수의 UFS 장치들 중 하나를 선택할 수 있다. 스토리지 컨트롤러(1210)는 칩 선택 커맨드를 통해 통신할 UFS 장치를 선택한 후에, 쓰기 커맨드 및 데이터를 전송할 수 있다.
상술된 실시 예는 쓰기 동작을 기준으로 설명되었으나, 본 개시의 범위가 이에 한정되는 것은 아니다. 예를 들어, 읽기 동작 시, 쓰기 동작과 마찬가지로, 스토리지 컨트롤러(1210)는 칩 선택 커맨드 및 칩 식별자를 포함하는 커맨드 UPIU를 UFS 장치로 전송할 수 있다. 스토리지 컨트롤러(1210)는 칩 선택 커맨드를 전송한 후에, 읽기 커맨드를 UFS 장치로 전송하고, UFS 장치로부터 데이터를 수신할 수 있다.
도 6은 도 1의 스토리지 장치를 좀 더 상세하게 보여주는 블록도이다. 도 1 및 도 6을 참조하면, 스토리지 장치(1200c)는 스토리지 컨트롤러(1210), 복수의 불휘발성 메모리 장치들(1220), 및 복수의 UFS 장치들(1300)을 포함할 수 있다. 도면의 간결성 및 설명의 편의를 위하여, 도 1에서 설명된 구성 요소들과 동일하거나 또는 유사한 구성 요소들에 대한 상세한 설명 또는 참조 번호들은 생략된다.
일 실시 예에서, 스토리지 장치(1200c)는 도 1과 다르게 탈착이 가능한 복수의 UFS 장치들(1300) 외에 내장된(또는 임베디드) 불휘발성 메모리 장치들(1220)을 더 포함할 수 있다. 스토리지 장치(1200c)의 복수의 불휘발성 메모리 장치들(1220) 각각은 플래시 메모리를 포함할 때, 상기 플래시 메모리는 2D NAND 메모리 어레이나 3D(또는 수직형, Vertical) NAND(VNAND) 메모리 어레이를 포함할 수 있다. 다른 예로서, 스토리지 장치(1200c)는 다른 다양한 종류의 불휘발성 메모리들을 포함할 수도 있다. 예를 들어, 스토리지 장치(1200c)는 MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torgue MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase RAM), 저항 메모리(Resistive RAM) 및 다른 다양한 종류의 메모리가 적용될 수 있다.
일 실시 예에서, 스토리지 컨트롤러(1210)는 불휘발성 메모리 인터페이스 회로(1212)를 더 포함할 수 있다. 불휘발성 메모리 인터페이스 회로(1212) 복수의 불휘발성 메모리들(1220)에 기록될 데이터를 복수의 불휘발성 메모리들(1220)로 송신하거나, 복수의 불휘발성 메모리들(1220)로부터 독출된 데이터를 수신할 수 있다. 이러한 불휘발성 메모리 인터페이스 회로(1212)는 토글(Toggle) 혹은 온파이(Open NAND Flash Interface; ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
상술된 바와 같이, 내장된 복수의 불휘발성 메모리 장치들(1220)은 불휘발성 메모리 인터페이스 회로(1212)를 통해 스토리지 컨트롤러(1210)와 통신하고, 탈착 가능한 복수의 UFS 장치들(1300)은 UFS 인터페이스 회로(1400)를 통해 스토리지 컨트롤러(1210)와 통신할 수 있다.
도 7a는 UFS 카드(card)의 폼 팩터(form factor)에 대해 설명하기 위한 도면이다. 도 1의 복수의 UFS 장치들(1300) 각각이 UFS 카드(2000) 형태로 구현된 경우, UFS 카드(2000)의 외형은 도 7a에 도시된 바를 따를 수 있다.
도 7a를 참조하면, UFS 카드(2000)의 저면도(bottom view)를 예시적으로 보여주고 있다. 도 7a를 참조하면, UFS 카드(2000)의 저면에는 UFS 슬롯과의 전기적 접촉을 위한 복수 개의 핀(pin)이 형성될 수 있으며, 각 핀의 기능에 대해서는 후술한다.
UFS 카드(2000)의 저면에는 스토리지 컨트롤러(1210)와의 전기적 연결을 위해 복수의 핀이 형성될 수 있으며, 도 7a에 의하면 핀의 개수는 총 12개일 수 있다. 각 핀은 직사각형 형상을 가질 수 있으며, 핀에 대응되는 신호명(signal name)은 도 7a에 표시된 바와 같다. 각 핀에 대한 개략적인 정보에 대해서는 아래의 표 1을 참조할 수 있다.
번호 신호명 설명
1 Vss 그라운드(GND)
2 DIN_C 호스트로부터 UFS 카드(4000)로 입력되는 차동 입력 신호 (DIN_C는 negative node, DIN_T는 positive node)
3 DIN_T
4 Vss 1번과 같음
5 DOUT_C UFS 카드(4000)로부터 호스트로 출력되는 차동 출력 신호 (DOUT_C는 negative node, DOUT_T는 positive node)
6 DOUT_T
7 Vss 1번과 같음
8 REF_CLK 호스트로부터 UFS 카드(4000)로 제공되는 기준 클럭
9 VCCQ2 주로 PHY 인터페이스 혹은 컨트롤러를 위해 제공되는, Vcc에 비해 상대적으로 낮은 값을 갖는 전원 전압
10 C/D(GND) 카드 검출(Card Detection)용 신호
11 Vss 1번과 같음
12 Vcc 주 전원 전압
도 7b 및 도 7c는 본 개시에 따른 스토리지 장치의 예를 보여주는 도면이다. 도면의 간결성을 위하여, 스토리지 장치의 일부 구성이 도시된다. 그러나, 본 개시의 범위가 이에 한정되는 것은 아니며, 스토리지 장치(1200d)는 다른 구성 요소들(예를 들어, 버퍼 메모리, 추가적인 불휘발성 메모리 장치, 보조 전원 장치 등을) 더 포함할 수 있다.도1, 도 7b 및 도 7c를 참조하면, 스토리지 장치(1200d)는 인쇄 회로 기판(PCB1), 스토리지 컨트롤러(1210), 제1 UFS 장치(1301)를 포함할 수 있다. 인쇄 회로 기판(PCB1)은 커넥터(CN), 컨트롤러 소켓(미도시), 및 제1 슬롯(SL1)을 포함할 수 있다. 스토리지 컨트롤러(1210), 및 제1 UFS 장치(1301)는 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
일 실시 예에서, 컨트롤러 소켓은 스토리지 컨트롤러(1210)가 실장되는 영역, 구성, 또는 장치일 수 있다. 제1 슬롯(SL1)은 제1 UFS 장치(1301)가 실장되는 영역, 구성, 또는 장치일 수 있다. 스토리지 컨트롤러(1210) 및 제1 UFS 장치(1301)는 인쇄 회로 기판(PCB1)에 제공되는 배선 패턴들(미도시)에 의해 서로 연결될 수 있다.
인쇄 회로 기판(PCB1)은 외부 호스트(1100)와 결합되는 복수의 핀들을 포함하는 커넥터(CN)를 포함할 수 있다. 커넥터(CN)에서 복수의 핀들의 개수와 배치는 스토리지 장치(1200)와 외부 호스트(1100) 사이의 통신 인터페이스에 따라 달라질 수 있다. 예를 들어, 스토리지 장치(1200)는 USB(Universal Serial Bus), PCI-Express(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 특히, SATA 표준은 SATA-1 뿐만 아니라 SATA-2, SATA-3, e-SATA (external SATA) 등의 모든 SATA 계열 표준을 포괄한다. PCIe 표준은 PCIe 1.0 뿐만 아니라, PCIe 2.0, PCIe 2.1, PCIe 3.0, PCIe 4.0 등 모든 PCIe 계열 표준을 포괄한다. SCSI 표준은 병렬 SCSI, 시리얼 결합 SA-SCSI(SAS), iSCSI 등 모든 SCSI 계열 표준을 포괄한다. 몇몇 실시예에서, 커넥터(CN)는 M.2 인터페이스, mSATA 인터페이스, 또는 2.5″인터페이스를 지원하도록 구성된 커넥터일 수 있다.
예를 들어, 스토리지 장치(1200)는 커넥터(CN)를 통해 외부 호스트(1100)로부터 공급받는 전원에 의해 동작할 수 있다. 스토리지 장치(1200)는 외부 호스트(1100)로부터 공급받는 전원을 스토리지 컨트롤러(1200) 및 제1 UFS 장치(1301)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다.
스토리지 컨트롤러(1210)는 컨트롤러 소켓에 실장 또는 장착된 이후에 다시 분리가 불가능할 수 있다. 반면에, 제1 UFS 장치(1301)는 제1 슬롯(SL1)에 탈착 가능하게 배치될 수 있다.
예를 들어, 제1 UFS 장치(1301)는 제1 방향(D1)으로 제1 슬롯(SL1)에 장착될 수 있다. 또는 제1 UFS 장치(1301)는 제1 방향(D1)의 반대 방향으로 제1 슬롯(SL1)으로부터 분리될 수 있다. 일 실시 예에서, 제1 UFS 장치(1301)가 제1 슬롯(SL1)에 삽입되는 동작만으로 제1 UFS 장치(1301)와 물리적, 전기적으로 접속될 수 있다
도 7a에 도시된 바와 같이, UFS 카드(2000)는 전원, 신호, 및/또는 데이터를 입출력할 수 있는 복수의 핀들을 포함할 수 있다. 제1 슬롯(SL1)은 UFS 카드(2000)의 복수의 핀들에 전기적으로 연결되는 슬롯핀(또는 슬롯 단자)들을 포함할 수 있다. 스토리지 컨트롤러(1210)는 제1 슬롯(SL1)을 통해 제1 UFS 장치(1301)와의 데이터 교환을 제어할 수 있다.
일 실시 예에서, 제1 슬롯(SL1)은 제1 UFS 장치(1301)의 삽입이 가능하고, 제1 UFS 장치(1301)와 접촉되도록 제공될 수 있다. 제1 슬롯(SL1)은 제1 UFS 장치(1301)에 전기적으로 연결되도록 구성될 수 있다. 제1 UFS 장치(1301)는 제1 슬롯(SL1) 내로 삽입되어 슬롯핀들과 접촉함으로써 동작될 수 있다.
도 8은 본 개시에 따른 스토리지 장치의 예를 보여주는 도면이다. 도 8을 참조하면, 스토리지 장치(1200a)는 스토리지 컨트롤러(1210), 인쇄 회로 기판(PCB2), 및 제1 내지 제4 UFS 장치들(1301~1304)을 포함할 수 있다. 인쇄 회로 기판(PCB2)은 커넥터(CN), 컨트롤러 소켓(미도시), 및 제1 내지 제4 슬롯들(SL1~SL4)을 포함할 수 있다. 설명의 편의를 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다.
도 7의 스토리지 장치(1200d)는 1개의 슬롯(SL1)을 포함하는 반면에, 도 8의 스토리지 장치(1200a)는 4개의 슬롯들(SL1~SL4)을 포함할 수 있다. 이에 따라, 스토리지 장치(1200a)는 제1 내지 제4 UFS 장치들(1301~1304)을 삽입할 수 있다.
일 실시 예에서, 스토리지 장치(1200a)는 제1 내지 제4 슬롯들(SL1~SL4)을 포함하지만, 제1 UFS 장치(1301)만 삽입될 수 있다. 이 경우, 스토리지 장치(1200a)는 호스트(1100)로부터 수신된 데이터를 제1 UFS 장치(1301)에만 저장할 수 있다. 스토리지 장치(1200a)의 저장 공간의 크기는 제1 UFS 장치(1301)의 저장 공간의 크기와 동일할 수 있다.
이후에, 제2 UFS 장치(1302)가 추가적으로 제2 슬롯(SL2)에 삽입될 수 있다. 스토리지 장치(1200a)는 호스트(1100)로부터 수신된 데이터를 제1 또는 제2 UFS 장치들(1301, 1302)에 저장할 수 있다. 스토리지 장치(1200a)의 저장 공간의 크기는 제1 UFS 장치(1301)의 저장 공간의 크기 및 제2 UFS 장치(1302)의 저장 공간의 크기에 대한 합과 동일할 수 있다.
다시 말해서, 스토리지 장치(1200a)에 UFS 장치들이 추가적으로 삽입됨으로써, 스토리지 장치(1200a)의 저장 공간의 크기는 증가될 수 있다. 즉, 스토리지 장치(1200a)는 저장 공간의 크기가 미리 결정되지 않고 가변될 수 있다. 스토리지 장치(1200a)의 저장 공간의 크기는 삽입된 UFS 장치들의 개수, 삽입된 UFS 장치들 각각의 저장 공간의 크기 등에 따라 결정될 수 있다.
도 9는 본 개시에 따른 스토리지 장치의 예를 보여주는 도면이다. 도 9를 참조하면, 스토리지 장치(1200c)는 스토리지 컨트롤러(1210), 인쇄 회로 기판(PCB3), 복수의 UFS 장치들(1301~1304), 및 복수의 불휘발성 메모리 장치들(1221~1224)을 포함할 수 있다. 설명의 편의를 위하여, 앞서 설명된 구성 요소들에 대한 상세한 설명은 생략된다.
인쇄 회로 기판(PCB3)은 커넥터(CN), 컨트롤러 소켓(미도시), 제1 내지 제4 슬롯들(SL1~SL4), 및 제1 내지 제4 메모리 소켓들(미도시)을 포함할 수 있다. 메모리 소켓은 불휘발성 메모리 장치가 실장되는 영역, 구성, 또는 장치일 수 있다. 예를 들어, 제1 메모리 소켓은 제1 불휘발성 메모리 장치(1221)가 실장되는 영역, 구성 또는 장치이고, 제2 메모리 소켓은 제2 불휘발성 메모리 장치(1222)가 실장되는 영역, 구성, 또는 장치이고, 제3 메모리 소켓은 제3 불휘발성 메모리 장치(1223)가 실장되는 영역, 구성, 또는 장치이고, 제4 메모리 소켓은 제4 불휘발성 메모리 장치(1224)가 실장되는 영역, 구성, 또는 장치일 수 있다.
제1 내지 제4 불휘발성 메모리 장치들(1221~1224)은 제1 내지 제4 UFS 장치들(1301~1304)과 다르게 탈착 불가능할 수 있다. 즉, 제1 내지 제4 불휘발성 메모리 장치들(1221~1224)은 제작 시(또는 양산 시) 대응하는 메모리 소켓에 실장 또는 장착된 이후에 다시 분리가 불가능할 수 있다.
이에 따라, 스토리지 장치(1200c)의 최소 저장 공간의 크기는 제1 내지 제4 불휘발성 메모리 장치들(1221~1224)에 따라 결정될 수 있다. 예를 들어, 제1 내지 제4 UFS 장치들(1301~1304) 모두가 삽입되지 않은 경우, 스토리지 장치(1200c)는 호스트(1100)로부터 수신한 데이터를 제1 내지 제4 불휘발성 메모리 장치들(1221~1224)에만 저장할 수 있다. 스토리지 장치(1200c)의 저장 공간의 크기는 제1 내지 제4 불휘발성 메모리 장치들(1221~1224)의 저장 공간에 따라 결정될 수 있다.
이후에, 제1 UFS 장치(1301)가 스토리지 장치(1200c)에 삽입될 수 있다. 스토리지 장치(1200c)는 제1 내지 제4 불휘발성 메모리 장치들(1221~1224) 뿐만 아니라 제1 UFS 장치(1301)에 호스트(1100)로부터 수신한 데이터를 저장할 수 있다. 제1 UFS 장치(1301)가 삽입됨에 따라, 스토리지 장치(1200c)의 저장 공간의 크기는 증가될 수 있다.
도 10은 도 1의 스토리지 컨트롤러의 동작의 예를 보여주는 순서도이다. 도 10을 참조하여, 복수의 슬롯들(SL1~SL4)에 UFS 장치가 새롭게 장착되는 경우, 스토리지 컨트롤러의 동작이 설명된다. 이하에서, 제1 UFS 장치(1301)가 새롭게 장착되는 것으로 가정한다.
도 1, 도 7a, 및 도 10을 참조하면, S210 단계에서, 스토리지 컨트롤러(1210)는 검출 신호를 수신할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 GPIO(general purpose input/output) 핀을 통해 입력되는 검출 신호를 통해 새로운 UFS 장치가 장착되었는지 여부를 인지할 수 있다. 검출 신호는 새로운 UFS 장치가 대응하는 슬롯에 장착 여부 및 복수의 슬롯들(SL1~SL4) 중 새로운 UFS 장치가 장착된 슬롯을 가리키는 신호일 수 있다.
일 실시 예에서, 스토리지 컨트롤러(1210)는 제1 내지 제4 GPIO 핀들을 통해 복수의 슬롯들과 연결될 수 있다. 예를 들어, 제1 GPIO 핀은 제1 슬롯(SL1)과 연결되고, 제2 GPIO 핀은 제2 슬롯(SL2)과 연결되고, 제3 GPIO 핀은 제3 슬롯(SL3)과 연결되고, 제4 GPIO 핀은 제4 슬롯(SL4)과 연결될 수 있다. 제1 슬롯(SL1)에 제1 UFS 장치(1301)가 삽입된 경우, 제1 GPIO 핀을 통해 입력되는 검출 신호가 활성화될 것이다. 나머지 슬롯들(SL2~SL4)도 이와 유사하므로, 상세한 설명은 생략된다.
일 실시 예에서, 복수의 슬롯들(SL1~SL4)은 표 1의 카드 검출 핀(C/D)을 통해, 슬롯에 새로운 UFS 장치가 장착되었음을 판별할 수 있다. 예를 들어, 제1 슬롯(SL1)에 제1 UFS 장치(1301)가 삽입된 경우, 제1 슬롯(SL1)은 카드 검출 핀(C/D)을 통해 제1 UFS 장치(1301)가 삽입되었음을 인지할 수 있다. 제1 슬롯(SL1)은 검출 신호를 제1 GPIO 핀을 통해 스토리지 컨트롤러(1210)로 출력할 수 있다.
S220 단계에서, 스토리지 컨트롤러(1210)는 새로운 UFS 장치와 초기화 동작을 수행할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 제1 GPIO 핀을 통해 검출 신호를 수신한 경우, 제1 슬롯(SL1)에 제1 UFS 장치(1301)가 장착되었음을 인지할 수 있다. 스토리지 컨트롤러(1210)는 검출 신호에 응답하여, 제1 UFS 장치(1301)를 제어할 수 있도록 초기화 동작을 수행할 수 있다.
일 실시 예에서, 스토리지 컨트롤러(1210)는 초기화 동작에서 새로운 UFS 장치의 칩 식별자를 설정할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 새로운 UFS 장치에 대한 고유한 칩 식별자를 할당할 수 있다. 스토리지 컨트롤러(1210)를 할당한 칩 식별자를 새로운 UFS 장치로 전송할 수 있다. 새로운 UFS 장치는 할당된 칩 식별자를 스토리지 컨트롤러(1210)로부터 수신할 수 있다. 새로운 UFS 장치는 할당된 칩 식별자를 메모리에 저장할 수 있다.
S230 단계에서, 스토리지 컨트롤러(1210)는 초기화 동작을 완료한 후에, 상태 정보를 메모리에 저장할 수 있다. 상태 정보는 복수의 UFS 장치들(1300)에 대한 정보 또는 불량 분석에 사용될 수 있는 현재 상태 정보를 가리킬 수 있다. 예를 들어, 상태 정보는 UFS 장치 상태에 관한 정보 및 저장 공간의 크기에 관한 정보를 포함할 수 있다.
예를 들어, UFS 장치 상태에 관한 정보는 복수의 슬롯에 장착된 UFS 장치들의 개수, UFS 장치들이 삽입된 슬롯들의 식별자, 새롭게 삽입된 UFS 장치의 정보 등을 포함할 수 있다. 저장 공간의 크기에 관한 정보는 새롭게 삽입된 UFS 장치의 저장 공간의 크기, UFS 장치들 각각의 저장 공간의 크기, 및 스토리지 장치(1200)의 전체 저장 공간의 크기 등을 포함할 수 있다.
스토리지 컨트롤러(1210)는 상태 정보를 버퍼 메모리(1216) 또는 이미 사용 중인 UFS 장치에 저장할 수 있다. 또는 스토리지 컨트롤러(1210)는 상태 정보를 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EFuse, EEPROM (Electrically Erasable and Programmable ROM), MASKROM, Serial PROM, Flash Memory, OTP(One Time Programming) 메모리, Serial Flash 등과 같은 다양한 메모리 장치들 중 적어도 하나에 저장할 수 있다.
S240 단계에서, 스토리지 컨트롤러(1210)는 호스트(1100)로 통지 동작을 수행할 수 있다. 스토리지 컨트롤러(1210)는 호스트(1100)로 새로운 UFS 장치 장착 여부(또는 저장 공간의 크기 변화 여부) 및 상태 정보를 전달할 수 있다. 예를 들어, 스토리지 컨트롤러(1210)는 비동기 이벤트 요청 완료를 통해 새로운 UFS 장치가 삽입되었음을 알릴 수 있다. 또는 스토리지 컨트롤러(1210)는 비동기 이벤트 요청 완료를 통해 스토리지 장치(1200)의 저장 공간의 크기가 변화하였음을 알릴 수 있다. 스토리지 컨트롤러(1210)는 로그 페이지 얻기 완료를 통해 상태 정보를 호스트(1100)로 전달할 수 있다.
도 11은 도 10의 S420 단계를 좀 더 구체적으로 보여주는 순서도이다. 도 1, 도 2, 및 도 11을 참조하며, S205 단계에서 호스트(1100)는 스토리지 장치(1200)로 비동기 이벤트 요청 커맨드(Asynchronous Event Request)를 전송할 수 있다. 비동기 이벤트 요청 커맨드는 타임아웃이 없는 커맨드 일 수 있다. 스토리지 장치(1200)는 비동기 이벤트 요청 커맨드를 수신하면, 바로 완료(Completion)를 전송하는 것이 아니라 이벤트가 발생하면 완료를 전송할 수 있다.
일 실시 예에서, S205 단계는 S210 단계 이전에 수행될 수 있다. 비동기 이벤트 요청 커맨드는 타임아웃이 없는 커맨드이므로, 스토리지 장치(1200)는 새로운 UFS 장치가 장착되기 전에, 비동기 이벤트 요청 커맨드를 수신할 수 있다.
스토리지 컨트롤러(1210)는 새로운 UFS 장치가 장착된 경우(즉, 이벤트가 발생한 경우), 스토리지 컨트롤러(1210)는 새로운 UFS 장치에 대하여 초기화 동작을 수행하여, 새로운 UFS 장치를 사용할 준비를 할 수 있다. 스토리지 컨트롤러(1210)는 상태 정보를 메모리에 저장할 수 있다.
S241 단계에서, 스토리지 장치(1200)는 상태 정보를 로그에 업데이트 할 수 있다. 즉, 스토리지 장치(1200)는 UFS 장치들에 관한 정보 및 저장 공간의 크기에 관한 정보를 포함하는 상태 정보를 로그에 업데이트 할 수 있다. 도 1을 참조하면, 로그는 스토리지 컨트롤러(1210)의 버퍼 메모리(1216) 및/또는 이미 장착된 UFS 장치들에 저장될 수 있다.
S242 단계에서, 스토리지 장치(1200)는 호스트(1100)로 이벤트가 발생했음을 알려주기 위해서 비동기 이벤트 요청 완료를 전송할 수 있다. 예를 들어, 이벤트는 새로운 UFS 장치가 장착된 상태 또는 저장 공간의 크기가 변화된 상태를 가리킬 수 있다.
일 실시 예에서, 비동기 이벤트 요청 완료는 로그 식별자와 이벤트 타입 정보를 포함할 수 있다. 스토리지 장치(1200)는 비동기 이벤트 요청 완료를 통해서 호스트(1100)가 업데이트한 로그를 독출하도록 할 수 있다. 예를 들어, 로그 식별자 및 이벤트 타입 정보는 UFS 장치 탈착(또는 저장 공간의 크기 변화)과 관련되어 새롭게 정의될 수 있다.
일 실시 예에서, 스토리지 장치(1200)는 상태 정보를 포함하는 비동기 이벤트 요청 완료를 호스트(1100)로 전송할 수 있다. 이 경우, 후술하는 로그 페이지 얻기 과정을 수행하지 않을 수 있다.
S243 단계에서, 호스트(1100)는 스토리지 장치(1200)로 로그 페이지 얻기 커맨드(Get Log Page CMD)를 전송할 수 있다. 로그 페이지 얻기 커맨드는 로그 식별자, 로그 데이터 사이즈, 및 스토리지 장치(1200)로부터 읽은 로그 데이터가 저장될 호스트 메모리 주소 등이 포함될 수 있다.
S244 단계에서, 스토리지 장치(1200)는 로그 페이지 얻기 완료를 전송할 수 있다. 로그 페이지 얻기 커맨드에 포함된 호스트 메모리 주소에 로그 데이터를 기입한 후에 로그 페이지 얻기 완료를 전달할 수 있다.
스토리지 장치(1200)는 호스트(1100)로 새로운 UFS 장치가 장착되었음을 또는 저장 공간의 크기가 변화 하였음을 통지할 수 있다. 즉, 스토리지 장치(1200)는 UFS 장치들의 상태 및 변화된 저장 공간의 크기를 호스트(1100)로 알릴 수 있다. 이에 따라, 호스트(1100)는 스토리지 장치(1200)의 저장 공간의 변화를 인지할 수 있으며, 스토리지 장치(1200)의 상태 정보를 제공받을 수 있다.
상술된 바와 같이, 본 개시의 실시 예에 따른 스토리지 장치는(1200)는 탈착가능한 복수의 UFS 장치들을 포함할 수 있다. 즉, SSD의 새로운 폼 팩터에 UFS 카드를 장착할 수 있다. 이에 따라, UFS 카드의 사용처가 확대될 수 있다.
상술된 내용은 본 개시를 실시하기 위한 구체적인 실시 예들이다. 본 개시는 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 개시는 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 개시의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
1000: 호스트-스토리지 시스템
1100: 호스트
1200: 스토리지 장치
1300: 복수의 UFS 장치들

Claims (10)

  1. 외부 호스트 장치와 결합되는 복수의 핀들을 포함하는 커넥터, 컨트롤러 소켓, 및 제1 내지 제4 슬롯들을 포함하는 인쇄 회로 기판;
    상기 제1 내지 제4 슬롯들 각각에 탈착 가능하게 장착되는 제1 내지 제4 UFS 장치들; 및
    상기 컨트롤러 소켓에 실장되고, 상기 제1 내지 제4 UFS 장치들을 제어하도록 구성된 스토리지 컨트롤러를 포함하고,
    상기 제1 및 제2 UFS 장치들은 제1 채널을 통해 상기 스토리지 컨트롤러와 통신하고, 상기 제3 및 제4 UFS 장치들은 제2 채널을 통해 상기 스토리지 컨트롤러와 통신하는 스토리지 장치.
  2. 제 1 항에 있어서,
    상기 스토리지 컨트롤러는 제1 칩 인에이블 신호를 통해 상기 제1 UFS 장치를 선택하고, 제2 칩 인에이블 신호를 통해 상기 제2 UFS 장치를 선택하고, 제3 칩 인에이블 신호를 통해 상기 제3 UFS 장치를 선택하고, 제4 칩 인에이블 신호를 통해 상기 제4 UFS 장치를 선택하도록 구성된 스토리지 장치.
  3. 제 2 항에 있어서,
    상기 제1 내지 제4 UFS 장치들은 대응하는 칩 인에이블 신호가 활성화된 경우, 연결된 채널을 통해 상기 스토리지 컨트롤러로부터 커맨드 또는 데이터를 수신하거나 상기 스토리지 컨트롤러로 데이터를 전송하도록 구성된 스토리지 장치.
  4. 제 1 항에 있어서,
    상기 스토리지 컨트롤러는 상기 외부 호스트 장치로부터 쓰기 커맨드를 수신하고, 상기 수신된 쓰기 커맨드에 응답하여, 상기 외부 호스트 장치로부터 상기 쓰기 커맨드에 대응하는 데이터를 수신하고, 상기 데이터가 저장될 제1 내지 제4 UFS 장치들 중 하나를 선택하고, 선택된 UFS 장치로 칩 선택 커맨드, 쓰기 커맨드, 및 상기 데이터를 전송하도록 구성된 스토리지 장치.
  5. 제 4 항에 있어서,
    상기 칩 선택 커맨드는 상기 선택된 UFS 장치의 칩 식별자에 관한 정보를 포함하는 스토리지 장치.
  6. 제 4 항에 있어서,
    상기 스토리지 컨트롤러는 상기 제1 내지 제4 UFS 장치들에 대한 초기화 동작에서, 상기 제1 내지 제4 UFS 장치들 각각에 대한 칩 식별자를 설정하도록 구성되고,
    상기 제1 내지 제4 UFS 장치들 각각은 설정된 칩 식별자를 저장하도록 구성된 스토리지 장치.
  7. 제 6 항에 있어서,
    상기 제1 내지 제4 UFS 장치들은 저장된 칩 식별자 및 상기 칩 선택 커맨드에 포함된 칩 식별자를 비교하여, 채널을 통해 수신하는 커맨드 또는 데이터가 자신의 것인지 판별하도록 구성된 스토리지 장치.
  8. 탈착 가능한 복수의 UFS 장치들 및 스토리지 컨트롤러를 포함하는 스토리지 장치의 동작 방법에 있어서,
    상기 복수의 UFS 장치들 중 새로운 UFS 장치가 삽입된 경우, 상기 스토리지 컨트롤러에 의해, 검출 신호를 수신하는 단계;
    상기 스토리지 컨트롤러에 의해, 상기 검출 신호에 응답하여, 상기 새로운 UFS 장치와 초기화 동작을 수행하는 단계;
    상기 스토리지 컨트롤러에 의해, 상기 초기화 동작을 수행한 후에, 상태 정보를 메모리에 저장하는 단계; 및
    상기 스토리지 컨트롤러에 의해, 상기 상태 정보를 외부 호스트로 전달하는 단계를 포함하고,
    상기 상태 정보는 상기 복수의 UFS 장치들에 관한 정보 및 저장 공간의 크기에 관한 정보를 포함하는 동작 방법.
  9. 제 8 항에 있어서,
    상기 상태 정보를 외부 호스트로 전달하는 단계는:
    상기 외부 호스트로 비동기 이벤트 요청 완료를 전송하는 단계;
    상기 외부 호스트로 로그 페이지 얻기 커맨드를 수신하는 단계; 및
    상기 상태 정보를 포함하는 로그 데이터 및 로그 페이지 얻기 완료를 상기 외부 호스트로 전송하는 단계를 포함하는 동작 방법.
  10. 제 8 항에 있어서,
    상기 스토리지 장치는 상기 스토리지 컨트롤러가 실장되는 컨트롤러 소켓, 및 상기 복수의 UFS 장치들이 실장되는 복수의 슬롯들을 포함하는 인쇄 회로 기판을 더 포함하고,
    상기 검출 신호를 수신하는 단계는:
    상기 새로운 UFS 장치가 삽입된 슬롯의 카드 검출 핀을 통해 상기 새로운 UFS 장치가 삽입되었음을 판별하는 단계;
    상기 새로운 UFS 장치가 삽입되었음이 판별된 경우, 상기 새로운 UFS 장치가 삽입된 슬롯과 연결된 GPIO 핀(general purpose input/output)을 통해 검출 신호를 출력하는 단계; 및
    상기 스토리지 컨트롤러에 의해, 상기 GPIO 핀을 통해 상기 검출 신호를 수신하는 단계를 포함하는 동작 방법.
KR1020210089918A 2021-07-08 2021-07-08 스토리지 장치, 및 이의 동작 방법 KR20230009196A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210089918A KR20230009196A (ko) 2021-07-08 2021-07-08 스토리지 장치, 및 이의 동작 방법
US17/708,771 US20230007903A1 (en) 2021-07-08 2022-03-30 Storage device and method of operation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210089918A KR20230009196A (ko) 2021-07-08 2021-07-08 스토리지 장치, 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230009196A true KR20230009196A (ko) 2023-01-17

Family

ID=84799846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210089918A KR20230009196A (ko) 2021-07-08 2021-07-08 스토리지 장치, 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US20230007903A1 (ko)
KR (1) KR20230009196A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11860714B1 (en) * 2022-10-20 2024-01-02 Micron Technology, Inc. Error notification using an external channel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745268B1 (en) * 2000-08-11 2004-06-01 Micron Technology, Lnc. Capacitive multidrop bus compensation
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
TWI387879B (zh) * 2008-09-05 2013-03-01 Acer Inc 儲存空間管理方法及應用該方法之電腦系統
US20130094271A1 (en) * 2011-08-22 2013-04-18 Mosaid Technologies Incorporated Connection of multiple semiconductor memory devices with chip enable function
CN103699463B (zh) * 2012-09-28 2017-12-05 联想企业解决方案(新加坡)有限公司 一种使用Xeon处理器的服务器的内存测试方法和系统
US9760482B2 (en) * 2014-10-28 2017-09-12 Toshiba Memory Corporation Reconstruct drive for dynamic resizing
KR102528557B1 (ko) * 2016-01-12 2023-05-04 삼성전자주식회사 다중 연결 포트를 갖는 반도체 장치, 메모리 시스템의 동작 방법 및 스토리지 시스템의 통신 방법

Also Published As

Publication number Publication date
US20230007903A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US10534738B2 (en) Host bus adaptor with configurable interface
EP3869315B1 (en) Storage device and storage system including the same
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
US11543987B2 (en) Storage system and method for retention-based zone determination
US12014079B2 (en) Operation method of universal flash storage host and operation method of universal flash storage system
US20220222011A1 (en) Processor using host memory buffer and storage system including the processor
CN113535612A (zh) 动态存储器控制器及其使用方法
CN113641601A (zh) 存储设备的链路启动方法、存储设备、主机及其实现系统
US9720604B2 (en) Block storage protocol to RAM bypass
US20230007903A1 (en) Storage device and method of operation thereof
US11169584B2 (en) Dual-connector storage system and method for simultaneously providing power and memory access to a computing device
KR20220135786A (ko) 메모리 시스템에 포함된 복수의 메모리 장치에서 수행되는 동작에 대해 스케줄링하는 장치 및 방법
CN114730293A (zh) 用于使用主机中的为读取数据分配的存储器作为主机存储器缓冲器的存储系统和方法
US11847325B2 (en) Semiconductor integrated apparatus, operating method thereof and data processing apparatus including the same
CN114730301B (zh) 用于多协议处理的存储系统和方法
CN111414314B (zh) 数据存储装置、其操作方法及其控制器
KR20220032816A (ko) 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법
US11921653B2 (en) Data storage device and method for lane detection and configuration
US20240354029A1 (en) Operation method of universal flash storage host and operation method of universal flash storage system
US12067293B2 (en) Data storage device and method for host multi-command queue grouping based on write-size alignment in a multi-queue-depth environment
US11899598B2 (en) Data storage device and method for lane selection based on thermal conditions
US20230244402A1 (en) Storage device and operating method of storage device
US11294587B2 (en) Data storage device capable of maintaining continuity of logical addresses mapped to consecutive physical addresses, electronic device including the same, and method of operating the data storage device
US20210004325A1 (en) Data storage device and operating method thereof
KR20210106319A (ko) 스토리지 장치 및 이를 포함하는 스토리지 시스템