KR20230003120A - 동기식의 정확한 재료 특성 측정을 위한 통합 측정 시스템 및 방법 - Google Patents

Abstract

측정 시스템은 소스 신호를 샘플에 제공하는 소스 유닛 및 전압 소스 및/또는 전류 소스 및 메모리를 포함한다. 시스템은 또한 소스 신호에 응답할 수 있는 측정 신호를 샘플로부터 획득하도록 구성되는 측정 유닛 및 전압 측정 유닛, 전류 측정 유닛 및/또는 커패시턴스 측정 유닛, 및 메모리를 포함한다. 시스템은 또한 디지털 신호 프로세싱 유닛을 포함하는 제어 유닛; 소스 컨버터; 및 측정 컨버터를 포함한다. 시스템은 디지털 신호 프로세싱 유닛, 소스 컨버터, 측정 컨버터, 소스 유닛 및 측정 유닛의 클록들을 동기화시키도록 구성되는 동기화 유닛; 제어 유닛을 포함하는 시스템의 양태들을 캘리브레이션하기 위한 캘리브레이션 유닛; 및 제어 유닛에 대해 공통 레퍼런스 전압을 공급하도록 구성되는 레퍼런스 전압 공급부를 더 포함한다.

Description

동기식의 정확한 재료 특성 측정을 위한 통합 측정 시스템 및 방법

관련된 출원들에 대한 상호 참조

본 출원은 발명의 명칭이 "SYNCHRONOUS SOURCE MEASURE SYSTEMS AND METHODS" 이고 2020년 7월 28일자로 출원된 Fortney 의 미국 가특허 출원 번호 제 63/057,745 호; 발명의 명칭이 "ADVANCED ANALOG-TO-DIGITAL CONVERSION SYSTEMS AND METHODS" 이고 2020년 4월 28일자로 출원된 Fortney 의 미국 가특허 출원 번호 제 63/016,747 호; 및 발명의 명칭이 "ADVANCED DIGITAL-TO-ANALOG SIGNAL GENERATION SYSTEMS AND METHODS" 이고 2020년 6월 3일자로 출원된 Fortney 의 미국 가특허 출원 번호 제 63/034,052 호를 우선권으로 주장하며, 이들 각각은 그 전체가 참조로서 본원에 포함된다.

기술 분야

본 개시는 신호 소싱 및 신호 측정을 위한 전자 기기, 분석 기구, 소프트웨어 및 인프라구조에 관한 것이다. 보다 구체적으로, 본 개시는 높은 레벨들의 잡음 및 간섭을 야기할 수 있는 도전과제가 되는 실험 조건들 하에서 재료들 및 디바이스 특성화 및 다른 애플리케이션들에 대한 신호들을 측정할 수 있는 시스템들에 관한 것이다.

재료 및 디바이스 특성 측정 (예를 들어, 전자 수송 특성들, 이를 테면, 홀 (Hall), 이동성 및 캐리어 농도) 은 종종 잡음, 간섭 및 부유 신호들 (stray signals) 에 매우 민감하다. 예를 들어, 초전도성 특성은 통상적으로 과도한 잡음 없이 이들 특성을 관찰하는데 필요한 극저온 (예를 들어, 4 K 미만) 에서 측정된다. 이들 측정은 또한 매우 높은 필드 강도 (예를 들어, 5 T 초과) 를 요구할 수 있으며, 이는 실험 설정을 복잡하게 할 수 있다. 이러한 절충적인 조건 하에서 잡음, 간섭 및 부유 신호를 처리하는 것은 신뢰성 있고 정확한 데이터를 얻는 데 매우 중요하다.

이러한 특성들을 측정하기 위한 실험 세트업들은 현재 몇몇 상이한 유형의 장비 (예를 들어, 락-인 증폭기들, 다른 증폭기들, 전류원들, 전압계들, 전류계들, A/D (Analog to Digital) 변환기들, 및 다른 디바이스들) 를 요구한다. 락-인 증폭기들은, 예를 들어, 높은 간섭/잡음 조건들 하에서 신호들을 측정하기 위해 필수적이다. 이들은 알려진 반송파로 측정된 신호를 추출하고, 관계없거나 간섭하는 신호를 스크리닝한다. 락-인은 일반적으로 위에서 언급한 다른 장치와 함께 실험실 랙에 설치하기 위해 설계된 별도의 컴포넌트들로서 통상 판매된다. 실제로, 각각의 장비 피스는 별개의 독립형 유닛으로서 실험 세트업에 통합된다. 연구자들은 유닛을 물리적 및 전기적으로 연결함으로써 실험 세트업을 생성한다.

서로 다른 장비 유닛들로부터 실험적인 세트업들의 사용자 생성은 시스템-와이드 잡음 완화를 어렵게 하고, 불가능하지는 않다면 임시적으로 (ad-hoc) 한다. 각각의 유닛은 독립적으로 그리고 개별적으로 잡음에 기여한다. 각각의 유닛은 고유하고 종종 예측불가능한 간섭 민감성을 갖는다. 각각의 유닛은 상이한 정착 또는 과도 효과를 제공한다. 이러한 상이한 기여와 민감성은 개별적으로 해결되어야 한다. 캘리브레이션은 개별적으로 행해져야 한다. 따라서, 간섭/잡음 완화 및 캘리브레이션의 복잡성은 측정에 관련된 디바이스들의 수에 따라 비례한다. 그 수는 비교적 적당한 재료 특성 실험에서도 쉽게 그리고 빠르게 커질 수 있다. 이는 그러한 측정 시스템의 정확성에 대한 엄격한 제한을 설정한다.

장비 유닛들이 종종 상이한 상업적 공급자들로부터 기원하기 때문에, 호환성 문제들이 시스템-전역 잡음 및 간섭 완화를 제한한다. 하나 이상의 유닛들이 협업하여 작업하는 것을 수반하는 완화 기법들은 불가능하거나 실현불가능할 수 있다. 예를 들어, 디지털 간섭이 민감한 측정을 혼동하더라도, 시스템 전반의 스크리닝 오프 (screening off) 또는 셧다운 (shutting down) 이 불가능할 수 있다. 각각의 유닛은 통상적으로 그 자신의 클록을 갖기 때문에, 정밀한 동기화가 어렵거나 불가능할 수 있다. (예를 들어, BNC 커넥터 및 케이블에 의한 그리고 통상의 기구 랙을 사용한) 표준 연결은 문제를 유발한다. 각각의 연결은 추가적인 임피던스 및/또는 잡음을 가져온다. 와이어는 간섭을 부가한다. 임의의 수의 소스들로부터의 부유 커패시턴스는 측정들을 방해한다.

이들 문제는 측정의 반복성 및 정확성을 저하시킨다. 상이한 실험 설정은 동일한 샘플에 대한 동일한 측정에 대해 상이한 결과를 생성할 수 있다. 따라서, 시스템-전반의 잡음 완화, 간섭 거부, 소스/측정 동기화, 뿐만 아니라 캘리브레이션을 제공하는 정확하고, 일관되고, 신뢰성 있는 재료 측정 시스템에 대한 충족되지 않은 필요성이 존재한다. 또한, 과도한 연결들, 와이어들, 및 디지털 전자기기들의 간섭에 의해 생성되는 것들을 포함하는 잡음 및 간섭 소스들의 수를 감소시킬 필요성이 충족되지 않는다.

본 개시의 양태들은 소스 신호를 샘플에 제공하도록 구성되는 소스 유닛을 포함하는 측정 시스템을 포함한다. 소스 유닛은 전압 소스, 전류 소스 및 소스 캘리브레이션을 저장하도록 구성되는 메모리 중 적어도 하나를 포함한다. 시스템은 소스 신호에 응답할 수 있는 측정 신호를 샘플로부터 취득하도록 구성되는 측정 유닛을 포함한다. 측정 유닛은 전압 측정 유닛, 전류 측정 유닛 및 커패시턴스 측정 유닛 중 적어도 하나 및 측정 캘리브레이션을 저장하는 메모리를 포함한다. 시스템은 디지털 신호 프로세싱 유닛을 포함하는 제어 유닛, 디지털 신호 프로세싱 유닛과 소스 유닛 사이에 연결된 소스 컨버터를 포함한다. 시스템은 디지털 신호 프로세싱 유닛과 측정 유닛 사이에 연결된 측정 컨버터, 디지털 신호 프로세싱 유닛의 클록을 동기화시키도록 구성되는 동기화 유닛, 소스 컨버터, 및 측정 컨버터, 제어 유닛을 포함한 시스템을 캘리브레이션하기 위한 캘리브레이션 유닛, 및 제어 유닛에 공통 레퍼런스 전압을 공급하도록 구성되는 레퍼런스 전압 공급부를 포함한다.

제어 유닛은 소스 유닛과 측정 유닛에 의해 수행된 자체-캘리브레이션으로부터의 캘리브레이션 데이터, 저장된 팩토리 캘리브레이션으로부터의 캘리브레이션 데이터, 원격 소스로부터 인터넷을 통한 캘리브레이션 데이터, 사용자 입력으로부터의 캘리브레이션 데이터, 소스 유닛으로부터의 소스 캘리브레이션 데이터; 및 측정 유닛으로부터의 측정 캘리브레이션 데이터 중 적어도 하나를 획득하도록 구성될 수도 있다. 제어 유닛은 소스 및 측정 캘리브레이션들을 주기적으로 획득하도록 구성될 수도 있다. 제어 유닛은 소스 유닛이 소스 신호를 샘플에 제공하지 못할 수도 있을 때 소스 유닛의 메모리로부터의 소스 캘리브레이션, 및 측정 유닛이 샘플로부터 측정 신호를 획득하지 못할 수도 있을 때 측정 유닛의 메모리로부터 측정 캘리브레이션 중 적어도 하나를 획득하도록 구성될 수도 있다. 제어 유닛은 소스 및 측정 캘리브레이션들을 동시에 획득하도록 구성될 수도 있다. 디지털 신호 프로세싱 유닛은 제어 유닛, 소스 유닛, 및 측정 유닛 중 적어도 하나에 대한 캘리브레이션 데이터를 저장할 수도 있다. 전류 소스 유닛은 감지 저항기를 통하여 소스 신호와 연관된 소스 전류를 측정하고 소스 전류의 크기에 따라 감지 저항기의 저항 범위를 변경하도록 구성될 수도 있다. 시스템은 소스 전류가 임계 전류를 초과하지 않는지의 여부 및 소스 전류가 임계 전류를 초과할 때를 결정하고, 소스 전류가 임계 전류 아래로 들어오도록 소스 유닛 및 측정 유닛 중 적어도 하나의 피드백 엘리먼트를 변경하도록 구성되는 전류 소스 보호 유닛을 포함할 수도 있다.

동기화 유닛은 내부 클록 신호에 대하여 디지털 신호 프로세싱 유닛, 소스 컨버터, 및 측정 컨버터를 동기시키도록 구성될 수도 있다. 디지털 신호 프로세싱 유닛은 측정 유닛 및 소스 유닛 중 적어도 하나로부터 기원하는 데이터에 대한 타임스탬프들을 제공하도록 구성될 수도 있다. 측정 유닛으로부터의 데이터는 측정 신호를 포함할 수도 있다. 소스 유닛으로부터의 데이터는 소스 신호를 포함할 수도 있다. 소스 유닛은 소스 신호를 제공할 때 비-아날로그 회로부를 비활성화하도록 구성될 수도 있다. 측정 유닛은 측정 신호를 제공할 때 비-아날로그 회로부를 비활성화하도록 구성될 수도 있다.

디지털 신호 프로세싱 유닛은 측정 신호 및 소스 신호 중 적어도 하나에 대하여 다음의 것: 락-인 분석, 교류/직류 (AC/DC) 측정, 인덕턴스 (L), 커패시턴스 (C), 및 저항 (R) (LCR) 측정, 시간/스코프 도메인 프리젠테이션, 주파수 도메인 분석, 잡음 분석, AC/DC 소싱, 제어 루핑, 및 하나 보다 많은 소스로부터 소스 신호를 제공하는 것 중 적어도 하나를 수행하도록 구성될 수도 있다.

소스 유닛 및 제어 유닛 사이의 인터페이스는 측정 유닛 사이의 인터페이스와 낮은 임피던스 버퍼링된 아날로그 신호들을 포함할 수도 있다. 제어 유닛은 낮은 임피던스 송신 및 높은 임피던스 수신 회로부를 갖는 전압 모드 아날로그 신호 인터페이스 및 높은 출력 임피던스 송신 및 낮은 임피던스 수신 회로부와의 전류 모드 아날로그 신호 인터페이스 중 적어도 하나를 포함할 수도 있다. 소스 유닛, 측정 유닛, 및 제어 유닛 중 적어도 하나 사이의 인터페이스 신호들은 송신 또는 수신 회로부를 위한 차동 접근법을 포함할 수도 있다.

소스 유닛과 제어 유닛 사이의 인터페이스의 적어도 하나는 낮은 임피던스 버퍼링된 아날로그 신호를 포함할 수도 있고 측정 유닛과 제어 유닛 사이의 인터페이스는 낮은 임피던스 버퍼링된 아날로그 신호들을 포함할 수도 있다. 측정 및 소스 유닛들은 제어 유닛 및 디지털 신호 프로세싱 유닛으로부터 원격으로 위치될 수도 있다. 시스템은 측정 및 소스 유닛들 중 적어도 하나에 전력 공급 필터를 포함할 수도 있다. 시스템은 제어 유닛을 측정 유닛에 연결하는 제 1 케이블 및 제어 유닛을 소스 유닛에 연결하는 제 2 케이블을 포함할 수도 있다.

측정 유닛 및 소스 유닛 중 적어도 하나에서의 디지털 신호들은 제어 유닛으로부터 분리될 수도 있다. 소스 및 측정 컨버터들 중 적어도 하나는 아날로그 입력 신호를 증폭하도록 구성되는 이득 체인, 아날로그 입력 신호와 다수의 아날로그-투-디지털 컨버터 (ADC) 출력들 사이의 이득을 선택하도록 구성되는 범위 선택기로서, 여기서 각각의 ADC 출력은 경로를 갖고, 각각의 출력 경로의 이득은 이득 체인에서 이득 스테이지들로 구성될 수도 있는, 범위 선택기, 및 다수의 ADC 출력들을 단일의 믹싱된 출력으로 결합하도록 구성되는 믹서를 포함할 수도 있다.

ADC 출력 경로들은 높은 범위 또는 낮은 범위 경로의 어느 것으로 독립적으로 구성될 수 있는 두 개의 ADC 출력 경로들로서, 여기서 낮은 범위 경로는 아날로그 입력 신호를 변환하기 위한 제 1 이득을 갖고, 높은 범위 경로는 아날로그 입력 신호를 변환하기 위한 제 2 이득을 갖고, 제 2 이득은 제 1 이득보다 더 낮은, 두 개의 ADC 출력 경로들, 더 낮은 범위의 출력을 더 높은 범위의 출력과 결합하도록 구성되는 믹싱 디바이스, 및 높은 범위 경로 및 낮은 범위 경로로부터 결합된 이득의 양을 변경하도록 구성되는 디바이스를 포함할 수 있다.

소스 컨버터는 둘 이상의 주파수 컴포넌트들을 생성하도록 결합된 둘 이상의 디지털-투-아날로그 컨버터들 (DAC) 을 포함할 수도 있다. 소스 컨버터는 실질적으로 낮은 주파수 신호들을 생성하기 위한 제 1 경로를 포함할 수도 있고, 제 1 경로는 DAC들 중 제 1 DAC 를 포함한다. 소스 컨버터는 실질적으로 높은 주파수 신호들을 생성하기 위한 제 2 경로를 포함할 수도 있고, 제 2 경로는 DAC들 중 제 2 DAC 를 포함한다. 소스 컨버터는 입력 신호를 프로세싱하기 위한 데이터 프로세서, 제 1 및 제 2 경로들의 출력들을 소스 신호로 결합하도록 구성되는 결합 회로, 소스 신호를 감지하도록 구성되는 피드백 부분 및 입력 신호에 따라 소스 신호를 유지하도록 피드백 부분을 채택하도록 구성되는 서보루프를 포함할 수 있다.

시스템은 복수의 소스 유닛들 및 복수의 측정 유닛들 중 적어도 하나를 포함할 수도 있다. 디지털 신호 프로세싱 유닛은 락-인 신호 프로세싱을 수행하도록 구성될 수도 있다. 락-인 신호 프로세싱은 동기화 유닛과 동기화될 수도 있다. 락-인 신호 프로세싱은 기본 주파수 및 고조파 주파수 중 적어도 하나를 프로세싱할 수도 있다. 제어 유닛은 소스 유닛과 측정 유닛 사이의 위상 관계를 설정하도록 구성될 수도 있다. 락-인 신호 프로세싱은 제어 유닛과, 소스 유닛 및 측정 유닛 중 적어도 하나 사이의 통신을 위한 락-인 레퍼런스를 제공하는 것을 포함할 수도 있다. 소스 유닛은 아날로그 신호를 통하여 제어 유닛으로 DC 피드백을 제공하도록 구성될 수도 있다. 디지털 신호 프로세싱 유닛은 DC 피드백을 디지털로 변환하고 디지털 DC 피드백 값에 따라 DC 측정 신호를 설정하도록 구성될 수도 있다.

제어 유닛은 DC 신호를 사용하여 소스 신호의 파라미터를 측정하도록 구성될 수도 있다. DC 피드백 신호는 낮은 주파수 AC 신호일 수도 있다. 제어 유닛은 측정 유닛 및 소스 유닛 중 적어도 하나의 것의 유형을 진단하고 유형에 따라 디지털 신호 프로세싱 유닛을 구성하도록 구성될 수도 있다. 제어 유닛은 측정 신호의 부분으로서 DC 바이어스를 출력하도록 구성될 수도 있다. 소스 유닛은 소스 신호의 전압을 전압 임계 아래로 제한하는 것 그리고 소스 신호의 전류를 전류 임계 아래로 제한하는 것 중 적어도 하나를 수행하도록 구성될 수도 있다. 시스템은 정전기 차폐 및 자기 차폐 중 적어도 하나를 포함하는, 소스 유닛 및 측정 유닛 중 적어도 하나에 대한 인클로저를 포함할 수도 있다.

제어 유닛은 소스 및 측정 신호들 및 제어 정보를 전달하는 단일의 인터페이스를 포함할 수도 있다. 제어 유닛은 채널 캘리브레이션, 심리스 범위화, 스펙트럼 분석기 잡음 분석 및 고조파 하베스팅을 위한 구형파 또는 임의적 파 복조 중 적어도 하나를 수행하도록 구성될 수도 있다. 시스템은 구성가능 디스플레이를 포함할 수도 있다. 제어 유닛은 실시간 오실로스코프 판독을 디스플레이하도록 구성될 수도 있다. 제어 유닛은 주파수 스펙트럼 판독을 디스플레이하도록 구성될 수도 있다. 제어 유닛은 보다 정확한 저항기 범위로 신호를 적용하는 것, 보다 정확한 범위에 걸쳐 적용된 신호를 측정하는 것, 덜 정확한 저항기 범위로 신호를 적용하는 것, 덜 정확한 범위에 걸쳐 적용된 신호를 측정하는 것, 및 더 정확한 범위에 걸쳐 측정된 적용된 신호 및 덜 정확한 범위에 걸쳐 측정된 적용된 신호를 사용하여 덜 정확한 저항기 범위를 캘리브레이션하는 것에 의해 팩토리 및 자체 캘리브레이션 중 적어도 하나를 수행하도록 구성될 수도 있다.

제어 유닛은 측정 유닛에서의 오프셋 에러를 측정하는 것, 측정 유닛의 메모리에 오프셋 에러를 저장하는 것, 측정 유닛과 연관된 증폭기를 레퍼런스 전압에 연결하는 것, 제어 유닛을 통하여, 레퍼런스 전압을 증폭기에 인가하는 것으로부터 이득 에러를 측정하는 것, 측정 유닛의 메모리에 측정된 이득 에러를 저장하는 것, 제어 유닛을 통하여, 측정 유닛의 메모리로부터 저장된 이득 에러 중 적어도 하나를 판독하는 것, 및 전압 측정을 수정하도록 저장된 이득 에러 및 오프셋 에러 중 적어도 하나에 인가하는 것에 의해 측정 유닛에 대한 전압 측정 모드 캘리브레이션을 수행하도록 구성될 수도 있다.

제어 유닛은 제어 유닛의 입력 커넥터들을 연결해제하는 것, 측정 유닛의 입력 커넥터들을 접지부에 연결하는 것, 측정 유닛을 전압 측정 모드에서 구성하는 것, 측정 유닛을 통하여 전압 측정 모드에서 증폭기의 전압 오프셋 에러들을 측정하는 것, 측정된 전압 오프셋을 대략 제로로 감소시키도록 아날로그 수정을 적용하는 것, 측정 유닛을 전류 측정 모드로 스위칭하고 측정 유닛들에 대한 입력들을 플로팅하는 것, 측정 유닛을 높은 전류 범위에서 구성하고 결과적인 전압을 제어 유닛에서 측정함으로써 제어 유닛을 통하여 측정 유닛과 제어 유닛 사이에 전압 오프셋 에러를 결정하는 것, 측정 유닛의 전류 측정이 대략 제로로 될 때까지 누설 전류를 조정하는 것, 제어 유닛을 통하여 조정된 누설 전류 및 전압 오프셋 에러를 측정 유닛의 메모리에 저장하는 것, 제어 유닛을 통하여 조정된 누설 전류 및 전압 오프셋 에러들 중 적어도 하나를 판독하는 것, 및 측정 유닛의 전류 측정을 수정하기 위해 조정된 누설 전류 및 전압 오프셋 에러 중 적어도 하나를 인가하는 것에 의해 측정 유닛의 전류 모드 측정 캘리브레이션을 수행하도록 구성될 수도 있다.

소스 유닛은 측정 신호를 취득하도록 구성될 수도 있고 측정 유닛은 소스 신호를 제공하도록 구성될 수도 있다. 시스템은 소스 및 측정 신호들을 스캐닝하기 위한 스위치들의 세트를 제공하도록 구성되는 매트릭스 스위칭 제어 유닛을 포함할 수도 있다. 전원 공급부는 공통 접지부에 레퍼런싱되는 제어 유닛, 소스 유닛, 및 측정 유닛에 전력을 공급하도록 구성될 수도 있다.

본 개시의 양태들은 전압 소스 및 전류 소스 중 적어도 하나를 포함하는 소스 유닛을 통하여 샘플에 소스 신호를 제공하는 단계를 포함하는 방법을 포함한다. 소스 유닛은 소스 캘리브레이션을 저장하도록 구성되는 메모리를 포함한다. 본 방법은 측정 유닛을 통하여 소스 신호에 응답하여 측정 신호를 샘플로부터 취득하는 단계를 포함한다. 측정 유닛은 전압 측정 유닛, 전류 측정 유닛 및 커패시턴스 측정 유닛 중 적어도 하나 및 측정 캘리브레이션을 저장하는 메모리를 포함한다. 본 방법은 제어 유닛에 의해 측정 유닛으로부터 측정 신호를 수신하는 단계를 포함할 수도 있다. 제어 유닛은 디지털 신호 프로세싱 유닛, 디지털 신호 프로세싱 유닛과 소스 유닛 사이에 연결되는 소스 컨버터, 및 디지털 신호 프로세싱 유닛과 측정 유닛 사이에 연결되는 측정 컨버터를 포함한다. 제어 유닛은 디지털 신호 프로세싱 유닛, 소스 컨버터, 및 측정 컨버터의 클록들을 동기화시키도록 구성되는 동기화 유닛을 포함한다. 제어 유닛은 제어 유닛 및 제어 유닛에 대한 공통 레퍼런스 전압을 공급하도록 구성되는 레퍼런스 전압 공급부를 포함하는 시스템의 양태들을 캘리브레이션하기 위한 캘리브레이션 유닛을 포함한다.

도 1 은 본 개시의 맥락 내에서 하나의 예시적인 M81 플랫폼 또는 시스템 (100) 을 도시한다.
도 2 는 본 개시의 맥락 내에서 M81 플랫폼 또는 시스템 (200) 의 다른 변형안을 도시한다.
도 3a 는 본 개시의 맥락 내에서 M81 플랫폼 또는 시스템 (300) 의 다른 것을 도시한다.
도 3b 는 헤드 (102) 및 포드들 (104) 이 전압을 측정하도록 구성되는 측정 유닛 또는 포드의 캘리브레이션을 위하여 함께 동작할 수 있는 방식을 도시하는 플로우차트 (330) 의 제 1 부분이다.
도 3c 는 도 3b 의 플로우차트 (330) 의 계속이다.
도 3d 는 헤드 (102) 및 포드들 (104) 이 전류를 측정하도록 구성되는 측정 유닛 또는 포드의 캘리브레이션을 위하여 함께 동작할 수 있는 방식을 도시하는 플로우차트 (340) 의 제 1 부분이다.
도 3e 는 도 3d 의 플로우차트 (340) 의 계속이다.
도 3f 는 헤드 (102) 에 의해 구동되는 소스 포드 (104)(또는 소스 모드에서의 포드 (104)) 의 예시적인 캘리브레이션 루틴 (360) 을 도시하는 플로우차트 (360) 의 제 1 부분이다.
도 3g 는 도 3f 의 플로우차트 (360) 의 제 2 부분이다.
도 4 는 본 개시의 맥락 내에서 소스 포드들 (104) 의 수 개의 예시적인 특징들을 예시한다.
도 5a 는 시스템들 (100, 200, 및 300) 에서의 1 μA 전류 소스에 대한 잡음의, 더 통상적인 세트업에서의 잡음과의 직접 비교를 예시한다.
도 5b 는 본 개시의 맥락 내에서 포드 (104) 로부터의 신호 A 의 블로우업을 도시한다.
도 5c 는 도 5a 로부터의 블로우 업 신호 B 를 도시한다.
도 6a 는 본 개시의 공유된 동기화 클록 (302) 을 사용하는 것에 의해 회피될 수도 있는 것인, 통상적인 기기 랙에서의 불일치되는 시간 베이스들의 효과를 예시한다.
도 6b 는 통상적인 기기 랙에서 불일치된 시간 베이스들의 다른 효과들을 예시한다.
도 7 은 시스템들 (100, 200, 및 300) 의 변형에서 예시적인 헤드 유닛 (102) 과 예시적인 소스 포드 (104) 사이의 소스 신호 체인 (700) 을 예시한다.
도 8 은 예시적인 소스 신호 체인 (800) 을 예시하며, 여기서, 교류 (AC)(802) 및 직류 (DC)(804) 입력들은 시스템들 (100, 200, 및 300) 의 변형에서 믹서 (806) 에 의해 디지털 방식으로 함께 추가된다.
도 9 는 예시적인 소스 신호 체인 (900) 을 예시하며, 여기서, AC (902) 및 DC (904) 입력들은 시스템들 (100, 200, 및 300) 의 변형에서 DAC들 (906 및 908) 에 의해 개별적으로 변환된다.
도 10 은 다른 예시적인 소스 신호 체인 (1000) 을 예시하며, 여기서, AC 회로 ("AC 구성") 은 시스템들 (100, 200, 및 300) 의 변형에서 DC 회로의 정확도에 영향을 주는 것이 방지된다.
도 11 은 본 개시의 맥락 내에서 DC 피드백 루프를 갖는 다른 예시적인 소스 신호 체인 (1100) 을 예시한다.
도 12 는 본 개시의 맥락 내에서 디지털화된 피드백을 갖는 다른 예시적인 소스 신호 체인 (1200) 을 예시한다.
도 13 은 본 개시의 맥락 내에서 디지털 방식으로 합성된 소스 채널 (1300) 의 하나의 예시적인 변동을 예시한다.
도 14 는 본 개시의 맥락 내에서 디지털 소스 (1300) 와 연계하여 사용될 수 있는 소스 웨이브 테이블 (1400) 의 예시적인 변형을 도시한다.
도 15 는 본 개시의 맥락 내에서 디지털 소스 (1300) 와 연계하여 사용될 수 있는 소스 웨이브 테이블 (1400) 을 플롯팅하는 것에 의해 생성된 파형 (1500) 이다.
도 16a 는 도 15 에서의 파형을 필터링하는 저대역 통과로부터 계단식 파형을 도시한다.
도 16b 는 도 16a 에서의 파형의 평활화된 버전을 도시한다.
도 17 은 본 개시의 맥락 내에서 측정 포드들 (104) 의 예시적인 특징들을 설명한다.
도 18 은 예시적인 헤드 유닛과 예시적인 측정 포드 (104) 사이의 측정 신호 체인을 예시한다.
도 19 는 심리스 (연속적인) 범위화 (1902) 에 의한 전압 측정을 본 개시의 맥락 내에서 통상적인 세트업 (1904) 에 의해 이루어진 동일한 측정과 비교한다.
도 20 은 본 개시의 맥락 내에서 듀얼 증폭 체인들을 통하여 심리스 범위화 (2000) 를 구현하는 하나의 변형의 블록 다이어그램이다.
도 21 은 본 개시의 맥락 내에서 심리스 범위화에서 사용되는 다른 예시적인 증폭 체인 (2100) 의 블록 다이어그램을 도시한다.
도 22a 는 본 개시의 맥락 내에서 심리스 범위화와 연계하여 사용될 수도 있는 자동-범위화 알고리즘 (2200) 의 개략적 예를 제공한다.
도 22b 는 자동-범위화 알고리즘 (2200) 에 의해 사용되는 예시적인 실험 데이터를 도시한다.
도 22c 는 자동-범위화 알고리즘 (2220) 을 세부 설명한 플로우차트의 제 1 부분이다.
도 22d 는 자동-범위화 알고리즘 (2220) 을 세부 설명한 플로우차트의 제 2 부분이다.
도 23 은 본 개시의 맥락 내에서 복조된 신호 (2308) 를 생성하기 위해 측정된 신호 (2302) 를 알려진 레퍼런스 소스 (2306) 로 곱하기 위한 락-인 기법 (2304) 을 예시한다.
도 24 는 곱해진 신호들 사이의 위상 차이 (θ) 를 도시한다.
도 25 는 M81 (100, 200, 및 300) 변형들이 또한 위상 고정 루프 (PLL)(2500) 를 활용할 수 있는 방식을 도시한다.
도 26 은 본 개시의 맥락 내에서 예시적인 레퍼런스 출력 (2600) 을 도시한다.
도 27 은 M81 (100, 200, 및 300) 변형들이 측정 디지털 신호 프로세서 (DSP)(2700) 를 활용할 수 있는 방식을 도시한다.
도 28a 는 소스/측정 포드들 (104) 을 위한 하우징을 예시한다.
도 28b 는 소스/측정 포드들 (104) 을 위한 하우징을 예시한다.
도 29a 는 헤드 (102) 를 위한 예시적인 디스플레이이다.
도 29b 는 헤드 (102) 를 위한 다른 예시적인 디스플레이이다.

본원에 개시된 "M81"로서 지칭되는 플랫폼 또는 시스템은 통상적인 ad-hoc, 랙-기반 시스템들에서 가능하지 않은 시스템적 잡음 및 간섭 완화를 허용한다. 이는 소스 및/또는 측정 증폭기 포드들, 락-인 증폭기 능력들, 디지털 멀티미터들 (DMMs), DC/AC 및 다른 신호 생성기 등을 시간 동기화된 동작 및 진보된 소싱 및 측정과 결합하는 일체형 (all-in-one) 실험 플랫폼을 제공한다.

용어 "M81"는 용어 "시스템" 과 상호교환적으로 사용된다. 따라서, 도 1, 2, 및 3 에 도시된 시스템들을 지칭하는 어구 "시스템들 (100, 200, 및 300)" 은 용어 "M81 100, 200, 및 300"와 동의어이다. 용어 "M81"은 본원에 개시되거나 일반적으로 진보된 개념들로 달리 포괄되는 여러 시스템들을 설명하기 위해 일반적으로 사용될 것이다.

M81 은 재료 측정 시스템들에서 잡음 및 간섭을 완화하기 위해 다수의 혁신적인 솔루션을 포함한다. 이는 잡음 감소를 위한, 시스템 전반의 원격의 지동 및 주기적 캘리브레이션을 포함한다. 이는 그 개별적인 컴포넌트들의 각각을 개별적으로 캘리브레이션하기 보다는, 전체적인 시스템-전반의 측정 및 신호 체인들을 캘리브레이션한다. 이는 통상적인 랙 기반 시스템들에서 실현될 수 있는 훨씬 더 정확한 캘리브레이션을 제공한다. 측정 동안에 디지털 전자장치의 그 시스템 전반의 제어된 셧 다운은 간섭을 방지한다. 시스템 전반의 클록은 소싱, 측정 및 분석을 동기화한다. 이는 저장된 디지털 신호 모델들로부터 여기/입력 신호들을 제공한다. 이는 AC 및 DC 컴포넌트들 양쪽을 포함한 하이브리드 신호 체인을 통하여 이들 아날로그 신호들을 샘플들에 피드하고, 컴포넌트들 양쪽 모두는 개별적으로 구성된 이득을 갖는다. 신호 체인들은 샘플 스테이지로부터의 피드백에 기초하여 출력을 안정화할 수 있다. 시스템은 샘플에/로부터의 입력 및 출력 전류를 매칭하는 밸런싱된 전류 소싱을 포함하며, 이는 큰 변동들로부터 샘플 및 시스템을 보호한다. "심리스 범위화" 기법은 글리치 및 과도현상 (transient) 이 몇 자릿수에 걸쳐 변화할 때 측정들을 보호한다. 이들 및 다른 솔루션들은 아래 세부 설명된다. 하나의 M81 변경의 맥락에서 설명된 특징들 및 능력들은 본 개시에 의해 명시적으로 논의되든 또는 함축되든 간에 M81 의 다른 변형들에 적용한다.

측정 시스템 개요

도 1 은 기기 "헤드" 또는 제어 유닛 (102) 및 및 수개의 예시적인 원격 "포드" (104) 를 포함하는 하나의 예시적인 M81 플랫폼 또는 시스템 (100) 을 도시한다. 도 1 에 도시된 바와 같이, 포드들 (104) 은 샘플 스테이지 (106) 상에서 샘플 (도시 생략) 에 프로브 신호들을 제공할 수 있는 소스 유닛들 (104a-104c) 일 수도 있다. 단어 "포드" 및 "유닛"은 본 명세서에서 "소스 포드"에 대한 참조가 "소스 유닛"에 대한 참조와 동의어이고 "측정 포드"에 대한 참조가 "측정 유닛"에 대한 참조와 동의어이도록 상호교환적으로 사용된다. 이와 유사하게, 단어 "헤드" 및 "제어 유닛"은 동의어로 사용된다. 샘플 스테이지 (106) 는 저온유지장치 (cryostat), 펠티어 냉각기, 전력 공급기들, 히트 싱크들, 보조 전자장치들, 및/또는 기계적 포지셔닝 시스템들, 밸런싱 시스템, 공압 테이블, 가중치들 등과 같은 여러 컴포넌트들 (107) 을 포함할 수 있다.

포드들 (104) 은 샘플로부터 신호들을 측정하도록 구성되는 측정 유닛들 (104d) 을 포함할 수 있다. 이 변형예에서, 시스템 (100) 은 신호 소스들로서 작용하는 3개의 원격 포드들 (104a-c) 및 신호 측정기로서 작용하는 하나의 원격 포드 (104d) 를 포함한다. 이 구성은 단지 예시적인 것으로 이해되어야 한다. 실제로, 소스 포드들 (104a-c) 은 측정 포드들 (예를 들어, 104d) 로서 기능할 수 있고, 그 반대도 가능하다. 변형들에서, 각각의 포드 (104) 는 특정 유형 또는 구성 (예를 들어, 측정, 소스, 및/또는 아래의 도 4 및 도 17에 도시된 특정 특징 세트들) 을 가질 수 있다. 이들 변형들에서, 헤드 (102) 는 연결시 포드 (104) 의 유형을 검출가능할 수도 있다. 포드 (104) 유형 검출 시에, 헤드 (102) 는 그 후 검출된 포드 유형에 적합한 방식으로 그 자체 및 시스템의 나머지를 구성할 수 있다. 예를 들어, 헤드 (102) 는 검출된 포드 유형에 적합한 자체-캘리브레이션 및/또는 시스템 전반의 캘리브레이션을 수행할 수 있다. 헤드 (102) 는 검출된 포드 유형에 따라 다른 구성들 (예를 들어, 이는 디지털 신호 프로세싱 유닛 (326) 등을 구성할 수 있음) 을 수행할 수 있다.

시스템 (100) 은 임의의 적절한 수의 소스 및 측정 포드들 (104) 을 포함할 수 있다. 다른 변형들에서, M81 은 포드 (104) 를 필요로 하지 않고 헤드 유닛 (102) 을 포함할 수 있다. 시스템 (100) 은 아래의 다른 변형들 (예를 들어, 변형들 (200 및 300)) 에서 설명된 특징들 중 임의의 것을 포함할 수 있음에 유의한다. 이들은, 예를 들어, 아래의 도 3a의 맥락에서 설명되는 공유 동기화 클록 (302) 을 포함한다.

도 1 은 다수의 연결부들 (예를 들어, 포드들 (104) 에 대한 4개의 연결부들 (102a) 및 다수의 전방 패널 연결부들 (102b)) 을 갖는 헤드 (102) 를 도시하지만, 변형들에서 그것은 외부 세계와 단지 하나의 인터페이스만을 가질 수 있다. 예를 들어, 헤드 (102) 는 헤드가 포드들 (104) 로/로부터 데이터 및 제어 정보를 송신 및 수신할 수 있게 하는 단일 범용 시리얼 버스 (USB) 연결부를 가질 수 있다. 데이터는 포드들 (104) 을 통해 소스 신호를 제공하는 것, 포드들 (104) 로부터 측정 신호들을 취출하는 것, 이들 신호들을 프로세싱하는 것, 측정들로부터 다른 피드백을 획득하는 것, 프로세싱된 피드백을 포함하는 프로세싱된 데이터를 포드들 (104) 에 제공하는 것에 관한 데이터를 포함할 수 있다. 제어 정보는 본 명세서에 개시된 임의의 캘리브레이션, 진단 및 구성 정보를 포함할 수 있다. 예를 들어, 제어 정보는 샘플에 특정 입력 신호들을 제공하고, 특정 출력을 추출하고, 시스템 (100) 에서 디바이스를 캘리브레이션하고/하거나 샘플 스테이지 (106) 의 극저온 특성들을 포함하는 샘플 스테이지 (106) 의 양태를 제어하기 위한 명령들을 포함할 수 있다. 이는 시스템 (100) 내의 임의의 유닛으로부터의 캘리브레이션 정보를 포함할 수 있다.

도 1 은 헤드 (102) 가 디스플레이 (102c) 를 포함하는 것을 추가로 도시한다. 디스플레이 (102c) 는 터치 스크린일 수 있다. 이는 본 명세서에 설명된 데이터, 신호들, 프로세싱된 정보, 및 제어 기능들 중 임의의 것을 디스플레이하도록 구성될 수 있다는 의미에서 구성가능할 수 있다. 디스플레이 (102c) 는, 예를 들어, 시스템 (100) 의 양태들이 오실로스코프로서 사용될 때 오실로스코프 기능을 디스플레이하도록 구성될 수 있다. 이들 오실로스코프 판독들은 실시간으로 디스플레이될 수도 있다. 디스플레이 (102c) 는 또한 예를 들어, 주파수 스펙트럼일 수도 있다. 디스플레이 (102c) 는 측정 포드들 (104) 에 의해 수집된 임의의 데이터를 포함하는 다른 데이터를 디스플레이하도록 구성될 수 있다. 디스플레이 (102c) 는 시스템 (100) 내의 임의의 유닛의 상태, 시스템 (100) 내의 임의의 유닛으로의 그리고 그로부터의 임의의 통신의 상태, 및 샘플 (106) 로의/로부터의 임의의 측정 또는 신호 소싱에 관한 진단 정보를 디스플레이하도록 추가로 구성될 수 있다. 디스플레이는 사용자에 의해 또는 원격 인터페이스를 통해 구성될 수 있는 다수의 파라미터를 동시에 디스플레이하도록 구성될 수 있다. 디스플레이 (102c) 는 또한 무엇보다도 신호 잡음, 간섭, 및/또는 스펙트럼 분석을 디스플레이하도록 구성될 수 있다. 디스플레이 (102c) 는 시스템 (100) 의 임의의 양태와 상호작용하기 위한 그래픽 사용자 인터페이스 (GUI) 의 임의의 특징들을 디스플레이하도록 추가로 구성될 수 있다.

도 1 은 헤드 (102) 가 케이스 또는 인클로저 (102d) 를 포함할 수 있음을 도시한다. 케이스 또는 인클로저 (102d) 는 정전기 차폐를 제공하는 재료 (예를 들어, 플라스틱 또는 고무) 를 포함할 수 있다. 전자파 차폐를 위한 금속 재질을 더 포함할 수 있다. 케이스는 임의의 적합한 재료로 제조될 수 있다. 이는 필요에 따라 임의의 기계적 또는 전기적 인터페이스를 포함할 수 있다. 예를 들어, 케이스 (102d) 는 실험실 랙 호환 가능하도록 후크(hook), 패스너(fastener) 또는 홈(groove)을 포함할 수 있다. 테이블 또는 바탕 화면에 단독으로 기립하도록 풋, 포스트 또는 스탠드를 포함할 수 있다. 이는 벽 또는 천장 등을 포함할 수도 있다.

다른 변형들은 임의의 적절한 수의 헤드들, 소스 포드들 및 측정 포드들 (104) 을 포함한다. 예를 들어, 도 2 는 다른 예시적인 변형 (200) 을 도시하며, 여기서 헤드 유닛 (102) 은 3 개의 측정형 포드들 (104e) 및 3 개의 소스형 포드들 (104f) 을 지원할 수 있는 6 개의 채널들을 가질 수 있다. 이 변형예에서, M81은 또한 선택적 컴퓨터 (108) 및 샘플 스테이지 (106) 내의 3 개의 예시적인 피시험 디바이스 (DUT)(110) 에 연결된 것으로 도시되어 있다. 또한, 이 구성은 단지 예시적인 것이다. 동일한 수의 측정 (104e) 및 소스 (104f) 포드에 대한 요건은 없다. 하나의 소스 (104f) 는 예를 들어, 모든 3개의 DUT (110) 에 대한 여기 신호를 제공할 수 있다.

본원에서, 약어 "DUT"는 "샘플"과 상호교환적으로 사용될 것이다. DUT 또는 "샘플"은 디바이스 또는 재료의 샘플일 수 있다는 것이 이해되어야 한다. 종종, 본 명세서에 개시된 재료 측정의 맥락에서, 디바이스 (예를 들어, 트랜지스터) 는 생성된 디바이스 내의 재료 (예를 들어, 반도체 재료) 를 테스트하는 명시적 목적을 위해 생성된다.

도 3a 는 M81의 다른 변형예 (300) 를 하이-레벨 다이어그램으로서 도시한다. 도 3a 는 변형예 (300) 의 컴포넌트들 사이의 정보 공유를 도시한다. 예를 들어, 도 3a 는 헤드 또는 제어 유닛 (102) 이 아날로그에서 디지털로 그리고 그 반대로 신호 변환을 어떻게 처리할 수 있는지를 도시한다. 도 3a 에 도시된 소스 및 측정 포드들 (104) 은 고유하지 않다. 이들은 서로 다른 응용 프로그램에 사용될 수 있다.

도 3a 는 또한 소스 채널들 (304) 및 측정 채널들 (306) 각각에 연결된 공유된 동기화 클록 (302) 을 도시한다. 클록 (302) 은 헤드 (102) 자체뿐만 아니라, 측정 및 소스 포드들 (104), 소스 (304) 및 측정 채널들 (306) 내의 임의의 변환기들 또는 다른 전자 장치들로부터 유도된 신호들 각각에 공유된 동기화를 제공할 수 있다. 공유 클록을 갖는 것은 시스템 (300) 내의 모든 컴포넌트들의 자동 동기화를 허용하여, 이러한 컴포넌트들 중 어느 하나 사이의 동기화 글리치들 또는 결함들에 의해 생성되는 문제들을 회피한다. 공유 동기화 클록 (302) 은 헤드 (102) 에 대한 외부 또는 내부 클록에 동기화될 수 있다. 소스 (304) 및 측정 (206) 채널들은 또한 케이블 길이 및 외부 RF 잡음에 대해 면역되는 아날로그 신호들을 갖는 포드들 (104) 과 헤드 (102) 사이의 인터페이스를 포함할 수 있다. 공유된 동기화 클록 (302), 소스 (304), 및 측정 (306) 채널들의 이들 기능들 모두는 아래에서 더 상세히 논의될 것이다.

또한 도 3a 에 도시된 바와 같이, 헤드 (102) 는 헤드 (102) 가 다른 하드웨어 (314) 에 연결될 수 있게 하는 포트들 (예를 들어, 모니터 출력, 레퍼런스 입력 및 레퍼런스 출력 포트들 (308), 디지털 I/O 포트들(310), 및 보조 I/O 포트들(312))을 가질 수 있다. 다른 하드웨어 (314) 는 시스템 (300) 으로부터 데이터를 수집 및 분석하고 및/또는 입력을 공급하기에 적합한 임의의 것을 포함할 수 있다. 이러한 연결들에 의해 가능하게 되는 다른 하드웨어 (314) 의 예들은 실험실 오실로스코프들, 프로그래밍 가능 로직 제어기들 (PLC들), 랩톱 또는 다른 컴퓨터들, 모니터들, 스위치들의 매트릭스들, 레퍼런스 신호 입력들 등을 포함한다. 도 3a 는 또한 헤드 (102) 가 USB, 이더넷, 범용 인터페이스 버스 (GPIB), 셀룰러 데이터, 및 무선 네트워킹 기술 (Wi-Fi) 을 포함하는 적합한 연결 메커니즘 (316) 에 의해 외부 컴퓨터 (108) 에 어떻게 연결될 수 있는지를 도시한다. 특히 그 디지털 회로의 헤드 (102) 의 동작이 DUT (110) 의 위치에서의 측정에 대해 간섭을 거의 또는 전혀 일으키지 않도록 헤드 (102) 와 포드 (104) 사이에 적절한 거리 (318) 가 유지될 수 있다.

도 3a 는 또한 헤드가 캘리브레이션 메모리 (320) 를 갖고 포드들이 시스템의 임의의 양태의 캘리브레이션을 저장하기 위한 캘리브레이션 메모리 (322) 를 갖는 것을 도시한다. 예를 들어, 캘리브레이션 메모리들 (320 및 322) 은 포드들 (104) 각각 및/또는 헤드 (102) 그 자체에 대한 캘리브레이션 정보를 저장할 수도 있다. 캘리브레이션 메모리들 (320 및 322) 은 다음 정보: 마스터 레퍼런스의 실제 전압, 이득 보상 인자 팩터들 (측정 소스), 오프셋 보상 팩터들 (측정 및 소스), 바이어스 전류 보상 팩터들, 전압 보상, 및 공통 모드 감소 팩터들을 포함할 수 있다.

캘리브레이션 정보는 임의의 적절한 수단에 의해 입력될 수도 있다. 예를 들어, 캘리브레이션 정보는 캘리브레이션 메모리들 (320 및 322) 상에 팩토리 설치될 수도 있다. 이는 인터넷으로부터 다운로딩될 수도 및/또는 사용자 입력을 통하여 제공될 수도 있다. 헤드 (102) 및 포드들 (104) 을 포함하는 컴포넌트들 각각은 자체 캘리브레이션 절차를 수행하는 것으로부터 정보를 제공할 수 있다. 헤드 (102) 는 포드들 (104) 에 캘리브레이션을 제공할 수 있고, 그 반대도 가능하다. 캘리브레이션 정보는 시스템 (300) 에 연결되지만 도시되지 않은 다른 디바이스들 (예를 들어, 진단 장비, 외부 컴퓨터, 멀티미터 등) 에 추가로 저장될 수 있다. 캘리브레이션 메모리들 (320 및 322) 중 어느 하나에 대한 캘리브레이션 정보는 주기적으로 업데이트될 수 있다. 임의의 디바이스 (예를 들어, 헤드 (102) 또는 포드들 (104)) 의 메모리 상에 저장된 캘리브레이션 정보는 그 디바이스가 사용 중이 아닐 때 (예를 들어, 캘리브레이션을 통해) 업데이트될 수 있다. 헤드 (102) 및 포드들 (104) 에 대한 캘리브레이션들은 디지털 신호 프로세싱 유닛 (324) 에 의해 저장될 수 있다. 캘리브레이션은 상이한 범위들의 캘리브레이션을 위한 다수의 방법들 및 컴포넌트들을 포함할 수 있다. 예를 들어, 매우 상이한 저항 정확도들 및 온도 의존성들을 갖는 저항기들의 이점들은 온도 및 시간에 따라 더 많이 드리프트하는 저항기들 또는 덜 정확한 저항기들을 사용하는 범위들을 캘리브레이션하기 위해 활용될 수 있다. GΩ 저항기들은 매우 낮은 전류 잡음을 제공하기 때문에 유리하게는 특정 캘리브레이션 양태들에 사용될 수 있다. 그러나, GΩ 저항기들의 저항 값은 항상 정밀하게 알려진 것이 아니며, 시간에 따라 다소 불안정할 수 있다. MΩ 범위 저항기들은, 그들의 캘리브레이션들이 더 큰 전류와 연관된 더 많은 잡음을 겪을지라도, 시간에 따라 더 안정적이다. 따라서, MΩ 범위 저항기들 (100 MΩ) 은 GΩ 의 저 저항 이점 및 MΩ 의 높은 안정성 이점을 사용하여 GΩ 범위를 캘리브레이션하는데 사용될 수 있거나 그 반대도 가능하다. 더 낮은 값의 저항기에서도 마찬가지일 수 있다. 예를 들어, 통상적인 10 Ω 저항기는 1 Ω 저항기와 비교하여 더 나은 정확도 및 드리프트를 갖는다. 종종 1Ω 저항기의 사용은 외부 감지 엘리먼트로서 또는 소스 또는 측정 회로의 일부로서 더 큰 전류를 측정하는데 유리하다.

위에서 논의된 바와 같이, 시스템들 (100, 200, 및 300) 은 다수의 상이한 방식들로 캘리브레이션될 수 있다. 도 1 에 도시되지 않았지만, 각각의 포드 (104) 는 정밀 신호 소스 및 측정 디바이스 (예를 들어, 외부 전압계, 전류계, 전류 소스, 전압 소스) 에 대한 연결을 허용하는 입력/출력을 갖는다. 이들 입력/출력은 전통적인 랙 시스템 상의 개별 구성요소에 대해 행해지는 것과 같이 포드 (104) 자체에서 국부적 캘리브레이션을 허용한다.

그러나, M81 시스템들(100, 200, 및 300) 은 또한 전체 내부 캘리브레이션을 제공한다. 이는 헤드 (102) 내의 민감한 전자기기들의 사용이 전체 시스템 (100, 200, 및 300) 전반에 걸쳐 포드들 (104) 로의/로부터의 측정 오프셋들/에러들/변동들에 대해 캘리브레이션하도록 허용한다. 즉, 전체 내부 캘리브레이션은 측정/소스로부터 분석 전자 장치 및 그 역으로 캘리브레이션 신호 체인의 모든 특이성을 캘리브레이션한다. 이는 훨씬 더 높은 정밀도를 제공한다. 이는 또한 훨씬 더 수행하기 용이하다. 전체 시스템에 대한 캘리브레이션 기능은 스크린 (102c) 상의 GUI 및/또는 케이스 (102d) 상의 버튼을 통해 개시될 수 있다. 이들은 자동으로 및 주기적으로 실행되도록 설정할 수 있다. 전체 내부 캘리브레이션의 보다 구체적인 기능은 아래에서 논의된다.

도 3b 및 도 3c 는 헤드 (102) 및 포드들 (104) 이 캘리브레이션을 위해 어떻게 함께 동작할 수 있는지 그리고 이들 양쪽이 메모리들 (320 및 322) 에 캘리브레이션을 측정, 업데이트 및 저장하는 플로우차트 (330) 이다. 구체적으로, 플로우차트, 알고리즘, 또는 루틴 (본 명세서에서 상호교환적으로 사용됨) (330) 은 포드 (104) 가 샘플 (110) 로부터의 전압 신호를 측정하도록 구성될 때 측정 포드(104) 로부터 헤드 (102) 에서 수신된 측정들을 캘리브레이션한다. 루틴 (330) 은 주로 헤드 (102) 에 의해 구동된다.

도 3b 를 참조하면, 단계 (333) 에서, 오프셋 에러가 포드 (104) 의 적어도 하나의 하드웨어 입력 구성에 대해 포드 (104) 에서 측정된다. 하드웨어 구성들은 일반적으로 사용되는 측정 포드의 유형 및 그의 연관된 특징들에 관한 것이다 (예를 들어, 도 17의 특징 리스트 참조). 통상적으로, 상이한 하드웨어 입력 구성들은 캘리브레이션되는 에러에 영향을 미치는 상이한 컴포넌트들을 포함한다. 예를 들어, 상이한 하드웨어 구성들은 신호들을 프로세싱하기 위해 상이한 피드백 저항기들, 이득/증폭기 구성들, 또는 다른 컴포넌트들(예를 들어, DAC들)을 사용하는 것을 요구할 수 있다. 특정 하드웨어 구성에 대한 오프셋 에러는 하드웨어 구성에 의해 측정된 전압과 실제 (알려진) 입력 전압 사이의 차이이다. 단계 (333) 에서, 포드 (104) 에 대한 입력들은 외부 측정으로부터 연결해제되고 접지부에 연결되어 실제의 알려진 입력 전압이 0임을 보장할 수 있다. 다른 알려진 입력 전압 (예를 들어, 마스터 레퍼런스 (MR) 와 같은 알려진 안정적인 전압 레퍼런스) 이 사용될 수 있다. 오프셋 에러는 그 다음 이들 조건 하에서 측정된 전압이다. 오프셋 에러는 포드 (104) 의 메모리에 캘리브레이션 수정으로서 저장된다. 단계 (334) 에서, 헤드 (102) 는 포드 (104) 의 메모리로부터 오프셋 에러 캘리브레이션을 판독한다. 단계 (335) 에서, 헤드 (102) 는 단계 (334) 에서 측정된 오프셋 에러에 기초하여 오프셋 수정을 하드웨어 구성에 대한 전압 측정에 적용할 수 있다. 대안적으로, 단계 (334) 는 스킵될 수도 있고 수정은 단계 (339) 까지 적용되지 않을 수도 있다. 단계 (336) 에서, 헤드 (102) 는 마스터 레퍼런스 (MR) 로부터의 레퍼런스 전압을 증폭기 입력들에 연결한다. 마스터 레퍼런스 (MR) 는, 예를 들어, 시스템의 어느 곳이든, 예를 들어 헤드 (102) 에 있을 수 있는 안정적이고 신뢰성 있는 전압 레퍼런스일 수 있다. 레퍼런스 전압은 예를 들어, 양의 풀 스케일, 음의 풀 스케일, 양의 중간 스케일 및 음의 중간 스케일일 수도 있다. 선택된 전압 레퍼런스는 포드 (104) 의 하드웨어 구성에 적합하다.

도 3c 를 참조하면, 단계 (337) 에서, 헤드 (102) 는 단계 (336) 에서 증폭기 입력들에 레퍼런스 전압을 인가함으로써 하드웨어 구성에 대한 이득 에러를 측정한다. 이득 에러는, 예를 들어, 예상, 기대 또는 요구된 이득과 측정된 이득 사이의 차이를 취함으로써 측정된다. 많은 팩터들이 이득 에러들 및 이득 에러들의 변화에 기여할 수도 있다. 예를 들어, 계측 증폭기 토폴로지의 피드백 저항기들은 시간 및 온도에 따라 약간 변할 수 있다. 증폭기가 아래에서 설명되는 이유들로 변경되면, 새로운 증폭기들은 루틴 (330) 에 의해 보상되어야 하는 상이한 이득 에러들을 가질 것이다.

헤드 (102) 는 단계 (338) 에서 이득 에러를 포드 (104) 의 메모리에 캘리브레이션으로서 저장한다. 단계 (339) 에서, 헤드 (102) 는 포드 (104) 의 메모리에 저장된 이득 에러를 판독하고 포드 (104) 의 적어도 하나의 하드웨어 구성에 대한 전압 측정에 이득 수정을 적용한다. 이득 수정을 적용하기 위한 하나의 일반적인 기법은 전압 측정 예상 결과들에 이득 에러의 역수를 곱하는 것이다. 이득 에러 수정을 사용하는 임의의 다른 적절한 방법이 고려된다. 이러한 이득 수정 또는 캘리브레이션이 완료된 후, 입력들은 외부 신호들에 재연결되고 측정들이 시작될 수 있다. 이 스테이지에서, 헤드 (102) 는 또한 전압 측정을 위한 수정으로서 단계 (334) 의 오프셋 에러 캘리브레이션을 적용할 수 있다. 이득 수정 및 오프셋 에러 수정들은 헤드 (102) 가 알고리즘 (330) 을 재실행함으로써 캘리브레이션을 재개시할 때까지 포드 (104) 에 의한 모든 전압 측정들에 적용될 수 있다.

도 3d 및 도 3e는 샘플 (110) 로부터의 전류 신호를 측정하도록 구성되는 포드 (104) 를 캘리브레이션하기 위해 헤드 (102) 및 포드들 (104) 이 어떻게 함께 작동할 수 있는지를 보여주는 다른 플로우차트 (340) 이다. 루틴 (340) 은 주로 헤드 (102) 에 의해 구동된다.

도 3d 를 참조하면, 단계 (341) 에서, 포드 (104) 로의 입력들은 가능한 스위칭 과도현상들로부터 외부 샘플을 보호하기 위해 프론트 엔드 증폭기로부터 연결해제되고 접지부에 연결된다. 단계 (343) 에서, 측정 포드 (104) 는 프론트 엔드 증폭기 입력들이 접지에 연결될 때 프론트 엔드 증폭기에 대한 전압 오프셋 에러들을 판독하기 위해 이득 (예를 들어, 전압 증폭기 토폴로지) 을 갖는 전압 측정 모드로 구성된다. 이는 단계 (333) 에서 상세히 설명된 전압 오프셋 에러 측정과 유사하다. 전압 오프셋 에러들은 (증폭기 입력이 접지로 설정되기 때문에) 측정된 전압과 제로 사이의 차이이다. 이것은 샘플에 연결될 "프론트 엔드" 증폭기, 또는 증폭기의 전압 오프셋이다. 제 1 증폭 스테이지, 또는 프론트 엔드 증폭기는 테스트 중인 디바이스에 연결되고, 종종 오프셋들 및 누설 전류들에 대한 주요 기여자이다. 예시적인 "프론트 엔드" 증폭기들은 증폭기들 (720 및 810, 912, 1018 및 1114)(도 7, 8, 9, 10, 11 및 18) 이다. 프론트 엔드 증폭기는 하나 이상의 증폭기를 포함할 수 있다.

단계 (344) 에서, 헤드 (102) 는 포드 (104) 가 대략 제로 전압 (예를 들어, 단지 수 십분의 1 볼트, 수 mV 또는 수 μV) 을 측정할 때까지 단계 (343) 에서 측정된 프론트 엔드 증폭기 전압 오프셋 에러들을 감소시키기 위해 아날로그 수정을 적용한다. 아날로그 오프셋 수정은, 예를 들어, 전압 오프셋 에러들을 감소, 최소화 또는 제거하기 위해 동일하고 반대인 전압을 인가하는 것을 포함할 수 있다. 단계 (345) 에서, 헤드 (102) 는 측정 포드 (104) 를 전류 측정 모드로 전환한다. 단계 (345) 에서, 포드 (104) 입력들은 접지부로부터 연결해제되고 플로팅 상태로 유지될 수 있다. 단계 (346) 에서, 헤드 (102) 는 (예를 들어, 더 낮은 피드백 저항기로 스위칭하는 것에 의해) 높은 전류 범위 또는 심지어 가장 높은 전류 범위에서 측정 포드 (104) 를 구성하고 헤드 (102) 에서 결과적인 전압을 측정하는 것에 의해 측정 포드 (104) 와 헤드 (102) 사이의 전압 오프셋 에러들을 결정한다. 프론트 엔드 증폭기의 전압 오프셋 에러가 단계 (344) 에서 이전에 제로화되었기 때문에, 프론트 엔드 증폭기는 가장 낮은 오프셋 전류를 제공하도록 설정된다. 측정된 나머지 오프셋들은 프론트 엔드 증폭기와 측정 컨버터들 사이의 이득 컴포넌트들에서의 전압 오프셋들에 기인한다. 프론트 엔드 증폭기를 높은 전류 범위로 설정하는 것은 전류 오프셋에 대한 작은 이득을 초래하는데, 이는 오프셋 전류들이 피드백 저항기를 통과하여 흐르는 것이 프론트 엔드 증폭기의 출력에서 작은 전압들을 초래하기 때문이다. 큰 이득 또는 필터링이 측정되고 있는 신호를 증폭하도록 요구될 때 멀티 스테이지 증폭기들이 통상적으로 사용된다. 이들은 예를 들어, 도 7 의 시스템 (700) 에서 또는 도 20 및 도 21 에서 헤드 (102) 에 전용된 증폭기들의 어느 것을 포함한다. 단계 (346) 에서, 측정 포드 (104) 의 프론트 엔드 증폭기와 단계 (346) 에서 측정된 헤드 (102) 사이의 전압 오프셋 에러가 결정된다. 이 전압 오프셋 에러는 포드 (104) 로부터 헤드 (102) 로 측정된 신호를 송신하는 것으로부터 발생하는 에러들을 캘리브레이션하는데 사용될 것이다.

이제 도 3e 를 참조하면, 단계 (347) 에서, 헤드 (102) 는 포드 (104) 가 대략 제로 전류 (예를 들어, 단지 수 십 분의 일 암페어 (A), 수 mA 또는 몇 수 μA) 를 측정할 때까지, 전류 범위들 중 하나 이상에 대해 (예를 들어, 프론트 엔드 증폭기의 피드백 저항기를 통해) 누설 전류를 조정한다. 범위들 중 하나 이상에 대한 누설 전류 보상은 포드 (104) 내로 흐르는 전류가 없을 때 측정된 전류를 감소시키거나, 최소화시키거나, 또는 제로화하기 위해 측정된 전류의 반대 방향으로 인가되는 전류이다. 헤드 (102) 는 누설 전류를 조정하기 위한, 예를 들어 순 측정된 전류가 제로일 때까지 회로에 보상 전류를 연결하는 컨버터를 배치하기 위한 아날로그 기법을 사용할 수 있다. 누설 전류 조정은 하드웨어 입력 구성에 대해 수행될 수 있다. 단계 (348) 에서, 헤드 (102) 는 단계 (347) 의 누설 전류 및/또는 단계 (343) 의 전압 오프셋 에러들을 캘리브레이션 수정들로서 포드 (104) 상의 메모리에 저장한다. 단계 (349) 에서, 헤드 (102) 는 단계 (348) 에서 포드 (104) 의 메모리에 저장된 캘리브레이션 수정들을 판독하고 캘리브레이션 수정들 중 적어도 하나를 포드 (104) 의 각각의 하드웨어 구성에 대한 측정에 적용한다. 전류 측정 이득 에러들은 또한 마스터 전압 레퍼런스 (MR) 로부터 또는 포드 (104) 에 위치된 안정된 전류 소스로부터 유도된 정확한 전류 소스를 사용하는 것에 의해 캘리브레이션될 수 있다. 단계 (349) 의 캘리브레이션 수정들은 헤드 (102) 가 알고리즘 (340) 을 재실행함으로써 캘리브레이션을 재개시할 때까지 포드 (104) 에 의한 모든 전압 측정들에 적용될 수 있다.

도 3f 및 도 3g 는 헤드 (102) 에 의해 구동되는 소스 포드 (104)(또는 소스 모드에서의 포드 (104)) 의 예시적인 캘리브레이션 루틴 (360) 을 도시하는 다른 플로우차트를 제시한다. 캘리브레이션 루틴 (350) 과 달리, 이 캘리브레이션은 완전히 캘리브레이션된 측정 채널을 통해 헤드 (102) 에 의해 측정된 소스 신호들을 실제 소스 신호와 비교한다.

단계 (361) 에서, 헤드 (102) 는 마스터 레퍼런스 (351a) 에 대해 측정 채널을 캘리브레이션한다. 이는 그 자신의 측정 능력을 캘리브레이션하는 헤드 (102) 에 대한 내부 캘리브레이션이다.

단계 (362) 에서, 헤드 (102) 는 소스 포드 (104) 에 양의 풀 소스 신호를 인가하도록 커맨드한다. 이 높은 진폭 신호는 소싱 정확도를 캘리브레이션하는 데 사용될 것이다. 단계 (363) 에서 헤드 (102) 는 단계 (361) 에서 캘리브레이션된 측정 채널을 이용하여 단계 362에서 생성된 양의 풀 소스 신호를 측정한다. 단계 (364) 에서, 헤드 (102) 는 소스 포드 (104) 에 양의 풀 스케일 소스 신호를 인가하도록 커맨드한다. 단계 (365) 에서, 헤드 (102) 는 단계 (361) 에서 캘리브레이션된 측정 채널을 사용하여 단계 (364) 에서 생성된 음의 풀 스케일 소스 신호를 측정한다. 단계 (366) 에서, 헤드 (102) 는 소스 포드 (104) 에 제로로 된 소스 신호를 인가하도록 커맨드한다. 이 신호는 단계 (361) 에서 캘리브레이션된 측정 채널을 사용하여 단계 (367) 에서 헤드 (102) 에 의해 측정된다.

단계 (368) 에서, 헤드 (102) 는 양의 풀, 음의 풀 및 제로로 된 소스 신호들의 측정값들 (즉, 단계들 (363, 365 및 367) 에서 측정된 값들) 을 양의 풀, 음의 풀, 및 제로로 된 소스 신호들의 대응하는 커맨드된 값들과 비교하여 (각각 단계들 (362, 364 및 366) 에서) 에러를 결정한다. 마지막으로, 단계 (369) 에서, 헤드 (102) 는 단계 (368) 에서 결정된 에러를 사용하여 소스 포드 (104) 에 대한 측정된 신호 캘리브레이션을 생성 및 저장한다. 캘리브레이션은 샘플에 신호를 정밀하게 공급하는데 사용될 수 있다.

도 3a 로 돌아가면, 도면은 헤드 (102) 가 어떻게 디지털 신호 프로세싱 유닛 (324) 을 갖는지를 도시한다. 디지털 신호 프로세싱 유닛 (324) 이 시스템 (300) 의 다른 양태에 연결된 것으로서 도 3a 에 도시되지 않지만, 이는 다수의 가변 연결부들을 가질 수 있다. 예를 들어, 이는 공유 동기화 클록 (302) 에 연결될 수 있고 그 클록과 동기화될 수 있다. 이는 디지털 I/O (310), 소스 (304) 및 측정 (306) 채널들, 보조 I/O 인터페이스 (316) 로부터의 신호들을 추가로 수용 및 프로세싱할 수 있다. 일반적으로, 디지털 신호 프로세싱 유닛 (324) 은 이들 컴포넌트들의 어느 것으로부터 신호들을 프로세싱하고 프로세싱된 신호들을 이들 컴포넌트들의 어느 것으로 제공할 수도 있다. 디지털 신호 프로세싱 유닛 (324) 은 포드들(104) 및/또는 헤드(102) 로부터 기원되는 데이터에 대해, 공유된 동기화 클록 (302) 과의 동기화를 사용하여 타임스탬프들을 제공할 수 있다.

디지털 신호 프로세싱 유닛 (324) 은 시스템 (300) 에 여러 기능들을 제공할 수도 있다. 예를 들어, 이는 샘플 (110) 측정 신호에 대하여 락-인 (lock-in) 분석, 교류/직류 (AC/DC) 측정, 인덕턴스 (L), 커패시턴스 (C), 저항(R)(LCR) 측정, 시간/범위 도메인 표현, 주파수 도메인 분석, 및 잡음 분석 중 어느 하나를 제공할 수 있다. 이들 동작들 중 일부의 세부사항들은 아래 설명된다. 디지털 신호 프로세싱 유닛 (324) 은 또한 샘플 (110) 소스 신호에 대해: AC/DC 소싱, 제어 루핑을 제공하는 것, 및 하나 보다 많은 소스로부터의 소스 신호를 제공할 수 있다.

도 3a 는 또한 전원 공급부 (326) 를 갖는 헤드 (102) 를 도시한다. 전원 공급부 (326) 는 단지 헤드 (102) 이외의 시스템의 다른 컴포넌트들을 공급할 수 있다. 일부 애플리케이션들에서, 예를 들어, 포드들 (104) 및 헤드 (102) 각각, 및 가능하게는 다른 하드웨어 (314) 의 일부가 전원 공급부 (326) 를 모두 공유하는 것이 유리하다. 이는 간섭 방지뿐만 아니라 잡음 및 간섭 완화에 유리할 수 있다. 전원 공급부 (326) 는 헤드 (102) 및 포드들 (104) 에 대한 공통 접지부와 같은, 시스템 (도시되지 않음) 내의 공통 접지부를 참조할 수 있다. 이는 또한 포드들(104) 중 적어도 하나에 대한 전원 공급 필터를 포함할 수 있다.

도 3a 에 명시적으로 도시되지는 않았지만, 헤드 (102) 는 시스템들 (100, 200 및 300) 내의 모든 컴포넌트들에 의해 사용될 단일 전압 레퍼런스를 공급할 수 있다. 레퍼런스 전압은 본 명세서에 설명된 캘리브레이션들에서, 잡음 결정 및 완화에서, 그리고 본 개시에 의해 명시적으로 설명되거나 암시되든 간에 다른 적합한 애플리케이션들에 대해 측정들을 스케일링하기 위해 사용될 수 있다. 다른 시스템-전역 레퍼런스들이 또한 유사한 목적들을 위해 제공될 수 있다.

M81 플랫폼들/시스템들 (100, 200, 및 300) 중 하나의 맥락에서 설명된 임의의 특징은 다른 것들 중 임의의 것을 적용하고/하거나 그와 호환가능한 것으로 이해되어야 한다. 이러한 특징들은 M81 플랫폼/시스템 (100, 200, 300) 에 통상적인 기기 랙의 관점을 포함하는 통상적인 실험실 세트업에 비해 여러 이점을 부여한다. 예를 들어, 이들은 매우 낮은 잡음을 나타낼 수 있다. 이는 포드들 (104) 내의 민감한 아날로그 회로들이 헤드 내의 잡음 디지털 회로들로부터 분리되기 때문이다 (예를 들어, 도 3a의 분리 거리 (318) 참조). M81 플랫폼들/시스템들 (100, 200, 및 300) 은 고도로 구성가능/재구성가능할 수 있다. 변형들에서, 헤드 (102) 에 연결된 포드들 (104) 의 조합은 매우 다양한 실험을 위해 구성될 수 있다. 시스템은 디지털 및 전원 회로가 민감한 아날로그 회로로부터 분리되도록 설계되고, 민감한 아날로그 회로에서의 디지털 기능들은 포드들 (104) 이 잡음 및 간섭을 최소화하기 위해 측정을 하는 동안 중단되거나 셧다운된다.

M81 시스템들 (100, 200, 및 300) 은 또한 포드들 (104), 헤드 (102), 및 시스템에 포함된 임의의 다른 디바이스 사이에서 통신하는 다수의 방식들을 지원할 수 있다. 이러한 통신 방법에는 SCPI (Standard Commands for Programmable Instruments) 및 쿼리들을 사용하는 것을 포함한다. 다양한 변형예에서, 통신 방법은 USB 시리얼; 이더넷 또는 Wi-Fi를 통한 TCP; 범용 인터페이스 버스 (GPIB); 등을 포함할 수 있다. 데이터 스트리밍 버퍼에 관하여, 정보는 M81의 다양한 변형들로부터, 예를 들어, 초 당 최대 10,000 개의 샘플들에서 판독될 수 있다. 여러 변형예들에서, 임의의 채널에 대해, 버퍼는 다음: 소스 진폭; 소스 오프셋; 소스 주파수; 소스 범위; 소스 컴플라이언스; 소스 감지 에러들; DC 판독; RMS 판독; 하이 피크; 로우 피크; 피크 투 피크; 동위상 판독 (I); 이상위상 판독 (Q); 락-인 크기; 락-인 위상 차이; 측정 범위; 오버로드 상태; 정착 상태; 로크; 락-인 레퍼런스 주파수 등의 임의의 조합을 포함할 수 있다.

본 명세서에 설명된 M81 시스템들 (100, 200, 및 300) 은 다양한 애플리케이션들에서 활용될 수 있다. 예를 들어, 고체 상태 전자 장치에서: DC 및 AC 저항률, 다이오드 및 트랜지스터 I/V 곡선들, PIN (P-형, 진성 및 N-형 재료) 다이오드 동작 체제들, 서브임계 MOSFET 특성화, 커패시터 유전체 흡수, 딥-레벨 트랜지언트 분광법 등에 적용된다. 양자 및 초전도 재료에서: 초전도 재료의 I/V, 박막 운동 인덕턴스, 스핀 홀 자기저항, 이상 홀 효과, 자기 터널 접합에서의 필드 및 각도 의존성, 스핀-토크 강자성 공진 등에 적용된다.

M81 (100, 200, 및 300) 시스템들의 변형예들은 하이브리드 소싱이 가능한 포드들 (104) 을 갖는다. 이는, 변형예들에서, 소스 포드 (104) 출력들이 DC 구성된 신호 체인을 AC 구성된 신호 체인과 결합할 수 있다는 것을 의미한다. 신호 체인들은 고정밀 AC 신호들과 DC 오프셋들의 결합들을 독립적으로 가능하게 한다. M81 (100, 200, 및 300) 의 변형예들은 또한 측정 모드에 있는 동안 심리스 범위화가 가능하다. 이는, 변형예들에서, 측정 포드들 (104) 이 2개 이상의 범위화 증폭기들 및 2개의 아날로그 투 디지털 컨버터들을 가질 수 있다는 것을 의미한다. 이 배열은 측정된 신호가 다수의 자릿수들에 걸쳐 측정 범위들을 횡단할 때 측정들에 영향을 달리 주는 글리치들을 억제할 수 있다. M81 (100, 200, 및 300) 의 변형예들은 또한 각각의 소스 및 측정 포드 (104) 가 서로 또는 외부 레퍼런스에 대해 참조될 수 있다는 의미에서 유연한 락-인을 지원할 수 있다. M81 (100, 200, 및 300) 의 변형예들은 또한 외부 위상 관계들을 지원할 수 있다. 이는 변형예들에서, 각각의 소스 포드 (104) 의 위상 시프트가 동일한 레퍼런스를 사용하면서 독립적으로 구성될 수 있다는 것을 의미한다. 이들 이점들 각각은 하기에서 더 자세하게 설명될 것이다.

신호 소싱

특징의 개요

M81 플랫폼/시스템 (100, 200, 및 300) 은 본 명세서에 설명된 임의의 유형의 소스 포드 (104) 를 활용할 수 있다. 도 4 는 예시적인 특징들을 갖는 몇몇 예시적인 소스 포드 구성들을 도시한다. 예를 들어, 강화된 결합 소스/측정 포드는 각각에 대한 채널을 사용함으로써 소스 및 측정 포드들의 능력들을 결합할 수 있다. 정밀 소스 포드는 빌트인 전류 또는 전압 리드백을 갖는 I (전류) 또는 V (전압) 소스를 포함할 수 있다. 이는 그렇지 않으면 엄격한 전력 제한을 갖는 극저온 실험을 교란할 환경적 잡음을 거부하는 것을 보조할 수 있다. 소스 포드들 (104) 은 추가로 후술되는 바와 같이, 밸런싱된 전류 소싱 (balanced current sourcing; BCS) 을 포함할 수 있으며, 이는 제공된 바와 같이 동일한 양의 전류가 반환되는 것을 보장할 수 있다. 이는 서지에 민감한 장비를 보호하는 데 도움이 된다.

도 4 는 특정 응용들에 대해 실용적일 수 있는 특징들의 조합들을 예시한다는 것이 이해되어야 한다. 일부 경우들에서, 도 4 에 도시된 것보다 더 많거나 더 적은 특징들을 포함하는 것이 유리할 수 있다. 예를 들어, 일부 경우들에서, 공통 모드 잡음 거부 (common mode noise rejection) 를 제공하기 위해 개선된 결합 소스/측정 포드들 및 정밀 소스 포드들이 유리할 수 있다. 일부 경우들에서, 밸런싱된 전류 소스 포드가 하이브리드 AD/DC 소싱을 수용하는 것이 유리할 수 있다. 이러한 변형예들 모두는 현재의 개시내용의 본 개시 내용의 맥락 내에서 고려되어야 한다.

소스 신호들의 잡음 감소

도 5a 는 M81 (예를 들어, 시스템들 (100, 200, 및 300)) 의 시그널링 잡음과 더 통상적인 세트업과의 직접 비교를 예시한다. 보다 구체적으로, 도 5a 는 예시적인 M81 전류 소스 포드 (104)(도 5a에서 "A"로 라벨링됨) 및 보다 통상의 실험실 전류 소스 (도 5a에서 "B"로 라벨링된 통상의 상용 전류 소스) 의 잡음의 스크린 캡처이다. 양쪽 소스는 1 μA 범위에서 전류를 전달하고 있다. 도 5b 는 M81 포드(104) 로부터의 신호 (A) 의 블로우업을 도시한다. 도 5c 는 도 5a 의 동일 섹션으로부터의 신호 B 의 블로우업을 도시한다. 도 5b 및 5c 의 비교는 포드 (104) 신호 A에 대한 유리한 신호 대 잡음비를 나타낸다. 특히, 신호 A 의 1 μA 신호 진폭 (502) 은 신호 A 의 예시적인 잡음 진폭 (504) 보다 몇 배 더 크다. 이와 대조적으로, 신호 B 의 1 μA 신호 진폭은 그 잡음 진폭 (506) 내에 본질적으로 매립되고, 이는 신호 A 의 신호 진폭 (502) 보다 몇 배 더 크다. 이는 또한 신호 A 의 잡음 진폭 (504) 의 몇배 더 많다.

동기화

M81 시스템 (100, 200, 및 300) 은 공유된 동기화 클록 (302)(도 3a) 을 통해 본질적으로 동기화된다. 특히, 동기화는 소스 포드들 (104) 로부터 샘플들 (110) 로 전송된 신호들이 측정 포드들 (104) 뿐만 아니라, 헤드 (102) 자체 내의 분석 하드웨어 (예를 들어, 디지털 신호 프로세서 (322)) 와 동기화될 수 있게 한다.

도 6a 및 도 6b 는 공유된 동기화 클록 (302) 을 사용하는 것에 의해 회피될 수도 있는 것인, 통상적인 기기 랙에서 불일치되는 시간 베이스들의 효과를 예시한다. 통상의 기기 랙에서, 소스 신호 (602) 의 클록들 및 타임스탬프들, 및 샘플 측정 신호 클록 1 (604) 및 샘플링된 측정 신호 클록 2 (606) 는 도 6a 에 도시된 바와 같이 오정렬될 수 있다.

또한, 클록 (604 및 606) 사이의 오정렬들은 시간에 따라 진전될 수 있다. 예를 들어, 상이한 오정렬 (610, 612, 및 614) 및 상이한 시간 (t1, t3, 및 t3) 을 비교한다. 이들 오정렬은 t1, t3, 및 t3 에서 616, 618, 및 620에서 도 6b 에 도시된 측정된 신호 (608) 에서의 차이를 초래한다. 이들 주파수 및 위상 차는 데이터 분석시 상당한 문제를 생성할 수 있다. 이들은 부정확성과 오류를 초래한다. 시간 변동이 비체계적인것으로 보일 수 있기 때문에 문제가 음습적이고 수정하기가 어려울 수 있다. 도 6a 및 도 6b 가 측정된 신호 및 소스 신호의 맥락에서 동기화 문제를 제시하지만, 이는 단지 예시적인 것으로 이해되어야 한다. 동기화의 결여는 실험적 측정보다 더 큰 문제를 일으킬 수 있다. 이는 또한 시스템 전역 명령들, 캘리브레이션 및 데이터 분석을 혼동하고 방해할 수 있다.

동기화 문제들은 모든 소스들 및 측정 포드들 (104) 및 헤드 (102) 와 헤드 (102) 사이에 하나의 클록 샘플 클록 (예를 들어, 클록 (302)) 을 공유하는 M81 (100, 200, 및 300) 시스템에 의해 회피된다. 이는 본질적으로 그리고 자동으로 모든 계측을 동기화하여, 도 6a 및 도 6b 에 도시된 소스 신호와 측정된 신호 사이의 불일치들을 회피한다.

하이브리드 소싱

"하이브리드 소싱"은 AC 및 DC 컴포넌트들 양쪽으로부터 아날로그 출력 소스 신호들을 생성한다. 기법은 AC 와 DC 신호들에 대한 별개의 이득 경로들을 생성하는 것에 의해 AC 와 DC 소싱 전자장치 양쪽 모두의 이점을 활용할 수 있다. 이는 또한 기존의 단일의 컨버터 소싱보다 낮은 수준의 잡음, 높은 해상도 및 더 큰 유연성을 갖는 소스 신호를 구성할 수 있다. M81 (100, 200, 및 300) 의 변형들은, 아래에서 논의되고 본 명세서에 참고로 포함된 공동 계류중인 미국 가특허 출원 제63/034,052호에서 더 상세히 논의되는 바와 같이, 하이브리드 소싱 능력을 갖는다.

도 7 은 시스템들 (100, 200, 및 300) 의 변형예에서 예시적인 헤드 유닛 (102) 과 예시적인 소스 포드 (104) 사이의 소스 신호 체인 (700) 을 예시한다. 도 7 에서 헤드 (102) 의 일부로서 도시된 컴포넌트들 (즉, 컴포넌트들 (702, 706-714, 722, 및 726-730))은 도 3a 에 도시된 디지털 신호 프로세싱 유닛 (324) 의 일부일 수 있다.

도 7 에 도시된 바와 같이, M81 은 소스 채널들 (702) 을 포함한다. 도 7 에 도시된 예시적인 경우에, 3개의 소스 채널들 (702) 이 있지만, 임의의 적절한 수의 소스 채널들이 가능한 것으로 이해되어야 한다. 소스 채널들 (702) 은 위상 고정 루프 (PLL)(706) 를 통해 레퍼런스 신호 (704) 에 공급된다. 소스 채널들 (702) 은 또한 다른 포드들 (104) 로부터의 측정 채널들 (710) 뿐만 아니라 다른 소스 채널들 (708) 로부터의 신호들을 포함할 수 있다. 입력 신호들 (708, 710 및 704) 은 그 후 레퍼런스 선택부 (712) 에 의해 소싱을 위하여 선택될 수 있다. 파형 형상, 진폭, 주파수 및 위상을 포함한 선택된 신호의 여러 양태들은 AC 구성된 디지털 투 아날로그 컨버터 (DAC)(714) 에 전송될 수 있다. AC 구성된 DAC (714) 의 동작이 하기에서 추가로 논의될 것이다. AC 구성된 소스 신호는 적절한 증폭을 통해 샘플 (110)에 대한 DC 구성된 신호와 결합될 수 있다.

AC 및 DC 구성 신호 양쪽은 개별 증폭뿐만 아니라, 그들 각각의 DAC들을 통해 독립적인 구성을 가질 수 있다. DC 구성 신호는 샘플 소스 신호를 조정하기 위해 결합된 신호로부터 DC 피드백으로부터 도출된다. 하이브리드 소싱에서 피드백 및 독립적인 AC 및 DC 구성을 통합하는 것은 소스 신호의 분해능 및 업데이트 레이트들을 개선할 수 있다. 실시간 피드백 및 독립적인 구성은 에러 소스들, 이를 테면, 오프셋 에러들, 이득 에러들, 차동 비선형성 에러들, 적분 비선형성 에러들, 캘리브레이션 에러들, 출력 잡음, 동적 범위, 출력 대역폭, 소스 임피던스, 출력 구동 능력들, 스위칭 잡음, 위상 에러들, 드리프트 대 시간 및 드리프트 대 온도 등을 회피하거나 최소화할 수 있다.

도 7 은 예시적인 하이브리드 소스 (700) 구성을 도시한다. 샘플 소스 신호 (즉, 체인 (700) 에 의해 DUT (110) 로 전송된 신호) 는 AC 신호 ("AC 구성 신호") 및 DC 신호 ("DC 구성 신호") 의 조합이다. 이들 신호들은 신호의 글리칭을 회피하기 위해 동적으로 범위화될 수 있는 가변 이득 (720) 을 통해 샘플 소스 신호를 생성하도록 결합된다. DC 구성 신호는 AC 구성 신호 및 DC 구성 신호의 조합으로부터 DC 피드백에 기초하여 생성된다.

보다 구체적으로, AC 구성 DAC (714) 는 AC 구성된 소스 신호를 소스 포드 (104) 내의 증폭기 (716) 에 제공하고, 여기서 이는 718 에 의해 DC 구성된 소스 신호와 결합되고, 범위화된 증폭기 (720) 에, 이어서 샘플 (DUT)(110) 상에 제공된다. AC 구성된 DAC (714) 에 제공되는 소스의 파형 형상, 진폭, 주파수, 및 위상은 사용자 선호도 및/또는 프로토콜 (예를 들어, 측정 또는 진단) 에 따라 헤드 (102) 에 의해 사전-프로그래밍되고, 사용자에 의해 선택되고, 및/또는 옵션들 중에서 선택될 수 있다. 718 의 출력은 또한 증폭기 (724) 를 통해 헤드 (102) 의 DC 구성된 ADC (726) 에 DC 피드백으로서 제공된다. 그 후, DC 피드백 신호는 오프셋 (728) 을 통해 DC 구성된 DAC (730) 로 전송되고, 그 후 증폭기 (732) 를 통해 718 로 라우팅된다.

도 7 에 도시된 바와 같이, 범위화된 증폭기 (720) 의 범위는, 다른 설정들과 함께, 헤드 (102) 의 범위들 및 다른 설정 엘리먼트 (722) 를 통해 전송된 "범위들 및 다른 설정들" 신호를 통해 선택될 수 있다. 범위 및 다른 설정들은 사용자 선호도 및/또는 프로토콜 (예를 들어, 측정 또는 진단) 에 따라 헤드 (102) 에 의해 사전-프로그래밍되고, 사용자에 의해 선택되고, 및/또는 옵션들 중에서 선택될 수 있다.

소스 포드 (104) 는 분석, 데이터의 통신, 커맨드 정보, 전력 조절, 타이밍, 및 외부 디바이스들과의 통신을 포함하는 다양한 기능들을 수행할 수 있는 디지털 (비-아날로그) 회로를 더 포함할 수 있다. 변형들에서, 소스 포드 (104) 는 그 소스 신호를 제공하거나 측정을 수행하는 동안 이 비-아날로그 회로부를 비활성화하는 능력을 갖는다. 이렇게 하면 신호 또는 측정에서 간섭 및 잡음의 양을 감소시킨다. 동일한 이유로, 소스 포드 (104) 내의 디지털 신호들은 측정 포드 (104) 및 헤드 (102) 로부터 절연될 수 있다.

하이브리드 소싱을 더 상세히 설명하기 전에, 보다 통상의 비-하이브리드 소스를 고려하는 것이 유용하다. 도 8 은 AC (802) 및 DC (804) 입력들이 806 에 의해 디지털적으로 함께 추가되는 하나의 그러한 비-하이브리드 소스 신호 체인 (800) 을 예시한다. 체인 (800) 은 AC (802) 및 DC (804) 입력들이 일반적으로 동일하거나 유사한 범위에 있을 때에 적합하다. 이 구성에서, DC 신호에 비해 작은 AC 신호들은 단지 몇 비트의 분해능을 갖는다. DAC (808)는 AC/DC 결합 신호를 아날로그로 변환하고, 이를 가변 증폭기 (720), 증폭기 (810), 및 이어서 샘플 (110) 에 제공한다. 도 8 이 도 7 에 도시된 바와 같이 DC 피드백 메커니즘을 명시적으로 나타내지는 않지만, 예를 들어 DC 입력 (804) 을 통한 이러한 피드백을 포함할 수 있다는 것이 이해되어야 한다.

체인 (800) 이 시스템 (100, 200 및 300) 과 함께 포함될 수 있지만, 일부 단점을 갖는다. 체인 (800) 은 AC 및 DC 입력 신호들에 동시에 이득을 제공해야 한다. 따라서, AC 및 DC 신호 체인들의 독립적인 구성에 대한 기회가 없다. 또한 이득 구성에 대한 위도가 거의 없다. 체인 (800) 에서의 유일한 유연성은 AC 및 DC 양쪽을 위해 동시에 구성되어야 하는 가변 이득 (720) 으로부터 기원한다.

이와 대조적으로, 도 9-12 는 훨씬 더 유연하고 정확성을 제공하는 하이브리드 소싱에 대한 예시적인 대안적인 접근법들을 도시한다. 이들 시스템 각각은 DC 및 AC 신호 경로를 독립적으로 구성할 수 있다. 이들은 소스 신호 체인 (700) 및 시스템 (100, 200 및 300) 과 함께 사용될 수 있다. 하이브리드 소싱을 위해 사용될 수 있는 다른 접근법들이 미국 가특허 출원 제 63/034,052 호에 제시되어 있다.

도 9 는 예시적인 소스 신호 체인 (900) 을 예시하며, 여기서, AC (902) 및 DC (904) 입력들은 AC 및 DC 구성이 병렬로 발생하는 동안 결합된 구성 ("Must Configure Both") 으로 각각 DAC들 (906 및 908) 에 의해 개별적으로 변환된다. 이는 AC (902) 및 DC (904) 입력들이 개별적으로 그리고 독립적으로 구성되고 범위화될 수 있게 하여, 궁극적으로 샘플 (110) 로 전송된 신호에 대한 AC(902) 및 DC(904) 기여들에 대한 범위들을 정의하는 데 더 큰 유연성을 제공한다. 각각의 AC (902) 및 DC (904) 입력은 또한 각각 가변 이득 (720a 및 720b) 에 개별적으로 인가된다. 가변 이득들 (720a 및 720b) 은 범위들 및 다른 설정들 (722)(도 7) 에 의해, 또는 사용자 선호도, 프로토콜에 의해 설정될 수 있거나 사전 설정될 수 있다. DC 이득 (720b) 은 시스템 (700) 및 도 7의 맥락에서 개시된 바와 같이, 샘플 (110) 로의 출력에 의존할 수도 또는 의존하지 않을 수도 있다. 가변 증폭 후에, AC 및 DC 신호 양쪽이 합산되고 (910), 증폭기 (912) 로 그리고 샘플 (110) 상으로 전송된다.

도 10 은 AC 및 DC 구성들이 분리형이고 병렬로 된 다른 예시적인 소스 신호 체인 (1000) 을 도시한다. 체인 (1000) 에서, AC 회로 ("AC 구성") 는 DC 회로의 정확도에 영향을 미치는 것이 방지된다. 이 경우, AC 및 DC 경로들의 대역폭은 이들이 합산되어 샘플 (110) 로 전송될 때 플랫한 주파수 응답을 획득하기 위해 천이 주파수와 실질적으로 상이한 것이 유리하다.

도 10 에 도시된 바와 같이, 먼저 1006 에서의 AC (1002) 및 DC (1004) 입력들의 합산이 DC 구성 경로에서 DAC (1008) 로 전송된다. AC (1002) 입력은 AC 구성 경로에서 DAC (1010) 로 전송된다. 이어서, AC 및 DC 신호 양쪽 모두는 가변 증폭기 (각각, 720a 및 720b) 에 의해 증폭된다. DC 및 AC 구성 회로들에 대한 이득들 (720a, 720b) 은 상이하며 각각에 대해 구성될 수 있다. 이들은 도 9의 맥락에서 이득들 (720a 및 720b) 에 대해 위에서 설명된 것과 동일한 방식으로 설정될 수 있다. 다음으로, AC 구성 신호는 저주파수 성분들을 제거하기 위해 고대역 통과 필터링된다 (1012). DC 구성 신호는 고주파 성분들을 제거하기 위해 저대역 통과 필터링된다 (1014). 그 후, 필터링된 AC 및 DC 신호들은 1016 에서 합산된다. 합산된 신호는 1018 에서 증폭되고 샘플 (110) 로 전송된다.

도 11 은 DC 피드백 루프를 갖는 다른 예시적인 소스 신호 체인 (1100) 을 예시한다. AC 및 DC 입력들 (1102 및 1104) 은 각각 합산되고 (1106), DAC (1108) 를 통해 DC 구성 경로로 전송된다. AC 입력 (1102) 은 DAC (1110) 를 통해 AC 구성 경로에 피드된다. 그 후, AC 구성 경로는 720b에 의해 증폭된 후, DC 구성 경로로부터의 신호와 합산 (1112) 되기 전에 가변 증폭기 (720a) 를 통과한다. 이득들 (720a 및 720b) 은 도 9 및 도 10 의 맥락에서, 위에서 논의된 바와 같이 설정될 수 있다. 그 다음, 합 (1112) 은 증폭기 (1114) 를 통해 샘플 (110) 로 공급된다.

DC 피드백은 다음과 같이 달성된다. DAC (1108) 로부터의 DC 구성 경로는 DAC (1108) 프로세싱 후에 DC 입력 신호와 합산되고 (1116), 그 후 1118 을 통해 가변 증폭기 (720c) 에 합산된다. 이득 (720c) 은 720a 및 720b 에 대해 위에서 논의된 바와 같이 설정될 수 있다. 후속하여, DC 구성 신호는 1112 에서 AC 구성 신호와 합산된다. 이 피드백 루프는 본질적으로 AC 경로를 DC 경로에 대한 교란으로서 취급하여, 샘플(110)로의 플랫한 주파수 출력을 허용한다.

도 12 는 DC 피드백이 ADC 를 사용하여 디지털화된 피드백인 다른 예시적인 소스 신호 체인 (1200) 을 예시한다. 이는 더 적은 DC 부정확성을 도입하고, DC DAC 분해능을 강화시킨다. 체인 (1200) 은 또한 ADC들이 전형적으로 DAC들보다 더 정확하고 더 양호한 제어를 제공한다는 사실을 활용한다.

체인 (1200) 에서의 AC 구성 경로는 도 11 에서의 체인 (1100) 에서의 것과 동일하다. 체인 (1200) 의 DC 구성 경로는 주로 DC 피드백에 ADC (1202) 를 포함하는 것에 의해 주로 체인 (1100) 의 것과 상이하다. 그러나 다른 미묘한 일부 차이도 있다. 구체적으로, 샘플 (110) 로부터의 DC 피드백은 가변 증폭기 (720c) 를 통해 ADC (1202) 에 공급되고, 여기서 이는 아날로그 신호로 변환된다. 그 후, 그 신호는 1106 으로부터의 DC 결합된 DC 입력/AC 입력 신호와 합산된다 (1204). 후속하여, 결합된 신호는 1206 을 통해 DAC (1108), 증폭기 (720b) 에 공급되고, 그 후 1112에서 AC 구성된 신호와 합산된다. 이득들 (720a, 720b, 및 720c) 은 모두 도 11과 관련하여 전술한 바와 같이 설정될 수 있다.

밸런싱된 전류 소스

도 7 을 다시 참조하면, 소스 포드 (104) 는 밸런싱된 전류 소싱 (BCS) 능력들 (732) 을 더 포함할 수 있다. BCS (732) 는 2001년 10월 4일에 출원되고 발명의 명칭이 "DIFFERENTIAL CURRENT SOURCE WITH ACTIVE COMMON MODE REDUCTION"인, Pomeroy 의 미국 특허 번호 6,501,255 ('255 특허) 에 더 상세히 설명되고 그 전체 내용은 본 명세서에 참고로 포함된다.

간략하게, 측정 시스템들 (예를 들어, 시스템들 (100, 200 및 300)) 은 입력/출력 사이의 전류 스파이크들 및/또는 비대칭들을 야기하는 일관성없는 로딩에 취약할 수 있다. 이들 스파이크는 해당 시스템의 컴포넌트들에 손상을 줄 수 있다. 단일의 종단 전류 소스들의 다른 문제점은 로드가 소스들 리턴에 접지되면 출력 전류 리턴이 제어되지 않는다는 것이다. 단일의 종단 전류 소스는 또한 부하 상에 공통 모드 전압을 생성한다. 이러한 전류 소스에서, 출력과 리턴은 상이한 임피던스들을 가지며, 이는 언밸런싱된 로드 (unbalanced load) 를 생성한다. 상이한 임피던스를 갖는 리드들로의 공통 모드 잡음 커플링은 원하는 전류 여기에 부정적인 영향을 미칠 수 있는 정상 모드 잡음을 야기하도록 반응한다. 회로부를 실질적으로 변경하거나 재배선하지 않고 플로팅 및 접지된 로드 모두가 처리될 수 있는 재료 측정 맥락에서 전류 밸런싱이 필요하다. BCS (732) 는 이러한 요구를 해결한다.

'255 특허에서 논의된 바와 같이, BCS (732) 는 부하의 각각의 측면으로 반대 방향으로 동일한 전류를 전달하는 2개의 수정된 Howland 전류 소스들로 로드를 구동한다. 시스템 (100, 200 및 300) 의 맥락에서, BCS (732) 는 소스 포드 (104) 로부터 샘플로 전송된 소스 신호 (도 7 에서 "샘플 소스 신호") 와 연관된 소스 전류를 측정하기 위해 감지 저항기를 사용한다. 그 후 이는 측정된 소스 전류의 크기에 따라 감지 저항기의 저항 범위를 변경한다. BCS (732) 는 또한 이러한 소스 신호 측정값에 기초하여 소스 및 측정 포드들 (104) 중 일방 (또는 양방) 의 저항을 변경함으로써 부하를 밸런싱할 수 있다. 예를 들어, 측정된 소스 전류가 임계값을 초과할 때, BCS (732) 는 전류를 임계값 미만으로 낮추기 위해 하나 또는 양쪽의 포드들 (104) 의 저항을 증가 또는 감소시킬 수 있다. 임계 전류는, 예를 들어, 시스템 (100, 200, 및 300) 의 컴포넌트들 중 하나 이상에 손상이 가해질 수 있는 전류를 나타낼 수 있다.

디지털 소스 합성

M81 (100, 200 및 300) 의 변형은 직접 디지털 합성을 사용하여 소스 신호를 생성할 수 있다. 직접 디지털 신호는 소스 신호에 비해 더 큰 일관성 및 제어를 제공한다. 디지털 신호는 또한 더 적은 가변성 및 드리프트를 갖는 경향이 있다. 이러한 문제들은 궁극적으로 출력 신호에서 잡음 또는 모호성을 초래하기 때문에, 직접 디지털 합성을 사용하면 측정의 정확도 및 재현성을 향상시킬 수 있다. 특정 예들이 아래에서 설명되지만, 디지털 소스 신호를 제공하기 위한 임의의 적합한 메커니즘이 본 명세서에 설명된 변형들 중 임의의 변형과 함께 사용될 수 있다는 것이 이해되어야 한다.

도 13 은 디지털 방식으로 합성된 소스 채널 (1300) 의 하나의 예시적인 변동을 예시한다. 디지털 합성된 소스 채널 (1300) 은 도 3a 에 도시된 디지털 신호 프로세싱 유닛 (324) 의 일부일 수 있다.

소스는 주로 파형 테이블 (1302) 로부터 도출될 수 있다. 테이블 (1302) 은 다수의 입력들 (1304) 에 기초하여 파형을 생성하는 알고리즘 (소프트웨어 또는 펌웨어) 일 수 있다. 입력들 (1304) 은 테이블 (1302) 이 소스에 대한 특정 파형을 선택하도록 지시할 수 있다. 입력들 (1304) 은 무엇보다도 주파수, 위상 시프트, 및 래그를 선택할 수 있다. 이들 입력들 (1304) 각각은 모든 변형예에서 반드시 사용되는 것은 아니다. 입력들 (1304) 은 로컬로 저장될 수 있거나, 사용자에 의해 직접 입력될 수 있거나, 다른 소프트웨어에 의해 및/또는 측정 또는 진단 프로토콜들에 따라 생성될 수 있다.

레퍼런스 신호들 (1306) 은 또한 테이블 (1302) 에 대한 입력들로서 포함될 수 있다. 참조 신호들 (1306) 은 락-인 증폭기들로부터의 소스 레퍼런스들 (예를 들어, 채널들 1-3 로부터의 소스 락-인 레퍼런스들) 및 위상-고정 루프 (PLL) 레퍼런스를 포함한다. 레퍼런스들 (1306) 은 mux (1308) 에 의해 선택될 수 있고 멀티플렉서 (mux)(1310) 로 전송될 수 있으며, 여기서 이들은 파형 설정들 (1304) 및 추가적인 레퍼런스들 (1316) 과 결합된다. 레퍼런스들 (1306) 은 사용자, 다른 소프트웨어에 의해 및/또는 측정 또는 진단 프로토콜들에 따라 선택될 수 있다. 이들은 그 후 소스 신호로서 출력하기 위해 특정 파형의 선택을 위해 테이블 (1302) 로 전송된다. 테이블 (1302) 로부터의 출력 파형은 이어서 본 명세서에 설명된 임의의 신호 처리 방법에 의해 추가로 프로세싱 (1302) 되고 소스 포드 (104) 에 제공될 수 있다. 채널 (1300) 은 또한 입력들 (1304) 을 통해 직접 선택되기보다는, 선택적인 위상 시프트 (1304) 와 관련하여 락-인 레퍼런스를 사용할 수 있다. 이 경우, 소스의 주파수 및 위상은 락-인 레퍼런스 신호 (lock-in reference signal)(예를 들어, 레퍼런스 (1312)) 에 의해 결정될 수 있다. 선택적인 위상 시프트 (1304) 는 레퍼런스 (1312) 와의 위상 관계를 설정할 수 있다. 외부 위상 관계는 채널마다 상이하게 구성될 수 있다.

도 14 및 도 15 는 디지털 소스 (1300) 의 엘리먼트 (1302) 에 의해 제공될 수 있는 소스 파 테이블 (1400) 의 예시적인 변형을 도시한다. 도 15 에서의 파형 (1500) 은 테이블 (1400) 의 데이터를 플롯팅하는 것에 의해 생성된다. 도 15 는 상대 단위로 파형 (1500) 의 단일 주기를 플롯한다.

하나의 변형예에서, 소스 신호 공급 알고리즘은 파형의 하나 이상의 주기들을 나타내는 테이블 (1400) 을 통해 반복적으로 증분될 수 있다. 테이블 (1400) 은 파형 진폭 (출력) 대 시간 (포지션) 을 둘 다 정규화된 단위로 제공한다. 정규화된 단위를 사용하는 것은 필수요건은 아니다. 입력들 (1304) 에 기초하여 파형의 전압 또는 시간 의존성을 스케일링하는 것은 편리하다. 이러한 방식으로, 테이블 (1400) 은 파형 (1500) 의 형상을 결정한다. 위상 증분 (엘리먼트 (1304), 도 13) 으로 불리는 테이블 (1400) 을 통해 알고리즘이 순환하는 레이트는 파형 (1500) 의 주파수를 결정한다.

테이블 (1400) 의 "포지션"은 정수만큼 변경될 필요가 없다. 특정 변형예에서, 예를 들어, 더 높은 해상도 위상 어큐뮬레이터 (엘리먼트 (1304), 도 13) 는 파형 (1500) 의 위상을 추적하는데 사용될 수 있다. 위상 어큐뮬레이터 (1304) 는 이 위상을 테이블 (1400) 내의 포지션으로 트랜슬레이션하기 위해 비-정수 양들만큼 증분시킬 수 있다.

도 15 의 파형 (1500) 은 테이블 (1302) 자체에 의해 또는 소스 프로세싱 (1302) 에서 평활화될 수도 및/또는 연속적으로 이루어질 수 있다. 저대역 통과 평활화를 위해, 시간 (t_w) 에서의 비제로 폭을 갖는 이산 출력 값들은 도 14의 테이블에서의 값들을 대체할 수 있다. 도 16a 에 도시된 바와 같이, 이는 "계단형" 출력 파형 (1602) 을 생성한다. 아날로그 저대역 통과 필터를 1602 에 적용하는 것은 도 16b 에 도시된 평활한 파형 (1604) 을 생성한다. AC 파형 (1604) 은 DC 오프셋 설정 (도시 생략) 과 결합될 수 있고, 소스 프로세싱 (1302) 시 폐루프 DC 소싱 시스템으로 피드될 수 있다. 이는 도 8-13의 맥락에서 위에서 논의된 하이브리드 소싱 변형들의 일부일 수 있다.

어드밴스드 측정 기법

M81 플랫폼들/시스템들(100, 200, 및 300) 은 다수의 상이한 특징들을 갖는 측량 포드들 (104) 을 활용할 수 있다. 사용되는 포드 (104) 의 특정 유형 및 그의 측정 특징들은 애플리케이션 및/또는 실용적인 고려사항들에 의존할 수 있다. 도 17 은 그들의 특징 세트들을 갖는 몇몇 예시적인 측정 포드 (104) 변형들을 제시한다. "강화된 결합 소스/측정 포드"는 각각에 대한 채널을 사용함으로써 소스 및 측정 포드들의 능력들을 결합할 수 있다. "전압 측정 포드"는 단일 단부일 수 있거나 다수의 차수의 크기를 통해 연속성을 갖는 차동 전압 측정을 가질 수 있다. "전류 측정 포드"는 가상 접지부로 전류를 측정하는 트랜스임피던스 증폭기를 포함할 수 있다. 도 17 이 특정 응용들에 대해 실용적일 수 있는 특징들의 조합들을 예시하지만, 일부 경우들에서, 도 17 에 도시된 것보다 더 많은 특징들을 포함하는 것이 유리할 수 있다는 것이 이해되어야 한다. 예를 들어, 전압, 전류, 최저 잡음을 갖는 소스/측정 포드들, 아날로그 필터들, 심리스 (seamless) 및심리스는 범위화를 측정하기 위해 개선된 결합 소스/측정 포드들에 대해 일부 경우들에서 유리할 수 있다. 이러한 변형예들 모두는 현재의 개시 내용의 맥락 내에서 고려되어야 한다.

도 18 은 시스템들 (100, 200, 및 300) 의 변형에서 예시적인 헤드 유닛 (102) 과 예시적인 소스 포드 (104) 사이의 측정 신호 체인 (1800) 을 예시한다. 헤드 (102) 에서의 신호 체인 (1800) 의 부분들 (즉, 1802, 1806-1816) 은 도 3a 에 도시된 디지털 신호 프로세싱 유닛 (324) 의 부분일 수 있다.

도 18 에 도시된 바와 같이, 헤드 (102) 는 측정 채널들 (1802) 을 포함한다. 예시적인 경우에, 2개의 입력 측정 채널이 있으며, 하나는 범위 A 에 대한 것이고, 하나는 범위 B 에 대한 것이며, 각각은 그의 연관된 ADC 를 갖는다. 특정 측정 및 관련된 범위의 수에 따라 임의의 적절한 수의 측정 채널이 가능하며, 이는 실질적으로 2보다 클 수 있다 (예를 들어, 3개, 4개 또는 그 이상). 측정 채널들 (1802) 은 도 18 에 도시된 바와 같이 다수의 가변 증폭기들 (720) 및 아날로그 필터들 (1804) 을 통해 측정 포드 (104) 로부터 획득될 수 있다. 증폭기들 (720) 에 대한 이득은 도 10-12 의 이득들 (720a-720c) 의 맥락에서 설명된 바와 같이 설정될 수 있다. 채널들 (1802) 은 범위 믹싱 신호 (1808) 와 결합 (1806) 될 수 있고, 도 23 과 관련하여 아래에서 더 상세히 설명되는 바와 같이, 락-인을 통해 복조 (1810) 를 위해 전송될 수 있다. 복조는 레퍼런스 신호들 (예를 들어, 레퍼런스 (락-인) 및 레퍼런스 +90도 (락-인)(1812)) 에 의해 통지될 수 있고, 신호 리파인먼트를 위해 디지털 필터들 (1814) 처리가 수행될 수 있다. 디지털 필터들 (1814) 은, 예를 들어, 유한 임펄스 응답 및 무한 임펄스 응답일 수 있다.

도 18 에 도시된 바와 같이, 범위 믹서 (1808) 는, 특히 범위들 A 및 B 각각에 대해, 측정된 샘플 신호의 이득 및 프로세싱을 조정하기 위해 궁극적으로 증폭기들 (720) 및 아날로그 필터들 (1804) 에 피드백되는 범위들 및 설정들 (1816) 에 대한 출력을 추가로 제공할 수 있다. 이 프로세스는 연속 측정 범위화 및/또는 범위 믹싱이라 한다. 그 목적은, 측정 포드 (104) 가 측정된 샘플 신호의 범위의 변화를 조정하기 위해 그의 포착 파라미터들을 변경해야 할 때 달리 발생할 수 있는 글리치들 또는 측정 불일치들에 대해 보장하는 것이다. 범위 믹서 (1808) 의 동작 및 범위 A와 B 사이의 연속 범위가 아래에서 더 논의될 것이다.

측정 포드 (104) 는 분석, 데이터의 통신, 커맨드 정보, 전력 조절, 타이밍, 및 외부 디바이스들과의 통신을 포함하는 다양한 기능들을 수행할 수 있는 디지털 (비-아날로그) 회로를 더 포함할 수 있다. 변형들에서, 측정 포드 (104) 는 그 소스 신호를 제공하거나 측정을 수행하는 동안 이 비-아날로그 회로부를 비활성화하는 능력을 갖는다. 이렇게 하면 신호 또는 측정에서 간섭 및 잡음의 양을 감소시킨다. 동일한 이유로, 측정 포드 (104) 내의 디지털 신호들은 소스 포드 (104) 및 헤드 (102) 로부터 절연될 수 있다.

연속 측정 범위화

재료 측정, 특히 극저온에서 수행되고 전자 구조와 관련된 특성을 포함하는 것은 수십 및 몇 자릿수에 걸친 범위일 수 있다. 이러한 넓은 범위는 전통적인 측정 장비에 대해 부과할 수 있다. 종종 상이한 범위들에서 값들을 측정하기 위해 상이한 장비가 필요하다. 단일 실험에서 다수의 범위를 커버하기 위해 상이한 장비들 사이의 스위칭은 측정된 데이터에서 글리치들을 야기할 수 있다. 다수의 팩터들이 이들 글리치들을 야기하는데, 예를 들어, 상이한 범위 측정 시스템들 사이의 정확성 및 이득 차이들이다. 또한, 범위 변경은 시간에 따른 측정 불연속성들을 초래하여, 수집된 데이터의 갭들을 초래할 수 있다. 어느 경우도 바람직하지 않다. 양쪽 모두가 측정의 전체 정확도를 저하시킨다. 이들 문제들을 처리하기 위해, M81 (100, 200, 및 300) 의 변형들은, 아래에서 논의되고 공동 계류중인 미국 가특허 출원 제63/016,745호에서 더 상세히 논의되는 바와 같이, "심리스 범위화"를 갖는다.

도 19 는 M81 (100, 200, 및 300) 에서 심리스 (연속) 범위화 (1902) 를 갖는 전압 측정값을 심리스 범위화 능력들이 없는 통상의 세트업 (1904) 에 의해 이루어진 동일한 측정치와 비교한다. 도 19 는 통상의 범위화 (1904) 가 어떻게 범위 천이 (Δt) 에 걸쳐 측정된 데이터 (1904) 에서 불연속성 (D) 을 생성하는지를 도시한다. 이는 상이한 측정 프로파일들 (예를 들어, 정확도, 이득 등) 을 갖는 상이한 세트의 디바이스들이 범위들 (r1 및 r2) 내의 데이터를 측정하기 위해 사용되기 때문이다. 또한, 범위들 (r1 및 r2) 사이의 스위칭은 "워밍업 (warming up)" 또는 천이된 범위에 걸친 측정에 전용된 장비의 사용을 개시하는 것 (도 19에 도시된 예시적인 경우에 r2) 으로부터 야기되는 과도 신호들, 잡음, 또는 글리치들을 수반할 수 있다.

도 19 는 또한, M81 플랫폼들/시스템들 (100, 200, 및 300) 에 포함된 심리스 범위화 능력들에 의해 천이 (Δt) 가 어떻게 평활화될 수 있는지를 도시한다 (연속 범위화 측정 데이터 (1902)). 이러한 평활화 효과는 연속 범위화 데이터 (1902) 에 의한 불연속성 (D) 의 회피로서 도 19 에 개략적으로 표현된다. 단지 2 개의 예시적인 범위들 (r1 및 r2) 이 도 19 의 맥락에서 논의되지만, 연속 범위화 기법이 특정 측정과 관련된 임의의 적합한 수의 범위들에 적용될 수 있다는 것이 이해되어야 한다. 예를 들어, 범위들의 수는 일부 경우에 3개, 4개 또는 그 이상일 수 있다. 이들 경우들 각각에서, 연속 범위화는 범위 변화의 방향에 관계없이 (즉, 범위 변화가 측정된 값에서 도 19 에 도시된 바와 같은 증가 또는 감소 (도시되지 않음) 를 수반하는지 여부에 관계없이) 각각의 범위 변화 사이의 매끄러운 천이를 보장하도록 구성될 수 있다.

연속 범위화는 독립적으로 및/또는 동시에 적용될 수 있는 별개의 신호 증폭/이득 체인들을 사용하여 2개의 범위들 (r1 및 r2) 을 해결한다. 특정 구현들은 도 20 및 도 21 의 맥락에서 아래에서 논의될 것이다. 각각의 범위 r1 및 r2를 개별적으로 및/또는 동시에 어드레싱하는 것은 활성 증폭 변화에 의해 수집되는 데이터에 기초하여 비-활성 범위 (즉, 측정에 현재 사용되지 않는 범위, 예를 들어, t < t_TR일 때 범위 r2 또는 t > t_TR일 때 범위 r1) 에 대한 증폭 체인의 구성을 허용한다. 비활성 범위에 대한 증폭 체인을 활성 범위 측정과 동시에 온라인 상태로 유지하는 것은 비활성 범위가 최종적으로 착수될 때 스타트업 과도현상 (startup transient) 을 회피할 수 있다. 이는 또한 "범위 믹싱"을 허용하며, 여기서 각각의 범위에 대한 이득 체인들은 범위 r1 로부터 r2 로의 (그리고 그 반대로의) 천이 Δt 에 걸쳐 데이터의 평활한 변화를 용이하게 하기 위해 조합하여 적용된다. 즉, 양쪽 범위들로부터의 증폭 체인들이 범위 천이 (Δt) 에 걸쳐 데이터를 평활화하는데 적용될 수 있다. 이는 예를 들어, 소프트웨어 믹서를 통해 수행될 수 있고/있거나 이어서 r1 로부터 r2 로 그리고 그 반대로 평활하게 천이할 수 있다.

도 20 은 이중 증폭 체인들을 통해 심리스 범위화를 구현하는 하나의 변형 (2000) 이다. 변형예들 (2000) 은 예를 들어, 도 18 에 도시된 범위 믹서 (1808) 에 의해 구현될 수도 있다.

도 20 에 도시된 바와 같이, 더 낮은 이득 체인 (2002) 및 더 높은 이득 체인 (2004) 은 1) 상이한 ADC들 (각각 2008a 및 2008b) 및 2) 더 높은 이득 체인 (2004) 에서의 추가 증폭기 (2006) 와 상이하여, 더 낮은 이득 체인 (2002) 보다 더 높은 이득을 제공한다. ADC들 (2008a 및 2008b) 로부터의 출력들은 믹서 (2010) 에 의해 결합되고, 범위화 측정들을 위한 측정 포드 (104) 의 취득 루틴에서 사용된다. 체인 (2000) 에서, 조합은 팩터 (α) 로 가중처리될 수 있다. α 는 도 19 에서 불연속성 (D) 을 회피하기 위해 (예를 들어, 범위 믹싱을 사용하여) 범위 천이 (Δt) 에 걸쳐 평활한 천이를 보장하기 위해 동적으로 선택될 수 있다. α 는 사용자에 의해 설정될 수 있지만 종종 범위화 알고리즘 (예를 들어, 도 22a 에 도시된 알고리즘 (2200) 에 의해 설정된다.

도 21 은 심리스 범위화에서 사용되는 다른 예시적인 증폭 체인 (2100) 을 도시한다. 변형예들 (2100) 은 예를 들어, 도 18 에 도시된 범위 믹서 (1808) 에 의해 구현될 수도 있다.

체인 (2100) 은 더 낮은 이득 부분 (2102) 및 더 높은 이득 부분 (2104) 을 포함하고 이는 1) 상이한 ADC들 (각각 2108a 및 2108b) 및 2) 그 더 낮은 이득 부분 (2102) 보다 더 높은 이득을 부여하는 더 높은 이득 부분 (2104) 에서의 추가적인 증폭기 (2106), 및 3) 더 낮은 이득 부분 (2102) 및 더 높은 이득 부분 (2104) 이 mux들 (2114a 및 2114b) 각각을 통하여 이득 스테이지들 (2112) 에 연결되는 것을 제외하고는 동일하다.

도 21 에 도시된 바와 같이, 이득 스테이지들 (2112a 및 2112b) 로부터 더 낮은 이득 부분 및 더 높은 이득 부분 (2102 및 2104) 에 공급되는 증폭은 각각 mux들 (2114a 및 2114b) 을 통해 선택될 수 있다. 이러한 방식으로, 체인 (2100) 은 체인 (2000) 보다 믹서 (2110) 에 조합을 제공하기 위해 더 적은 전용 증폭기들을 사용할 수 있다. 더 낮은 이득 부분 및 더 높은 이득 부분 (2102 및 2104) 에 대해 동일한 이득 스테이지들 (2112a 및 2112b)(및 증폭기들) 을 사용하는 것은 단지 더 효율적인 것은 아니다. 또한 다른 증폭기들 간의 글리치나 비호환성으로 인해 발생할 수 있는 시스템 내 잡음을 덜 도입한다. 예를 들어, 각각의 증폭기는 어느 범위가 적용되는지에 관계없이 일정하게 사용중에 있을 때 회피되는 과도현상을 가질 수 있다.

체인 (2000) 의 경우에서와 같이, 체인 (2100) 에서의 조합은 팩터 (α) 로 가중처리될 수 있다. α 는 도 19 에서 불연속성 (D) 을 회피하기 위해 (예를 들어, 범위 믹싱을 사용하여) 범위 천이 (Δt) 에 걸쳐 평활한 천이를 보장하기 위해 동적으로 선택될 수 있다. α 는 사용자에 의해 설정될 수 있지만 종종 범위화 알고리즘 (예를 들어, 도 22a 에 도시된 알고리즘 (2200)) 에 의해 설정된다.

체인들 (2000 및 2100) 뿐만 아니라 다른 체인들을 포함하는 변형예들에서, 심리스 범위화는 자동-범위화를 포함할 수 있다. 도 22a 는 심리스 범위화와 연계하여 사용될 수도 있는 자동-범위화 알고리즘 (2200) 의 개략적 예를 제공한다. 도 22c 는 플로우차트의 형태로 된 알고리즘 (2200) 을 도시한다. 이것은 디지털 신호 프로세싱 유닛 (324) 내의 다른 컴포넌트들 중에서 도 18 의 범위 믹서 (1808) 에 의해 구현될 수 있다.

알고리즘 (2200) 은 도 22b 에 도시된 측정된 신호 (2250) 가 범위 (r1, r2, 및 r3) 로부터 증가함에 따라 범위를 변화시킨다. 신호 (2250) 는 t = t_TR(1-2) 에서 범위 r1로부터 r2로 천이하고 t_TR(3-4)에서 범위 r2 로부터 r3 으로 천이한다. 도 22a 는 이들 천이에 걸쳐 범위 (r1, r2 및 r3) 에 전용된 이득 체인을 적용하는 관점에서 알고리즘 (2200) 의 응답을 도시한다.

도 22a 및 도 22c 에 도시된 바와 같이, 알고리즘 (2200) 은, r1 에서 r2 로의 천이 (t_TR(1-2)) 이전에, 주기 (2202) 동안 100% r1에 대해 구성된 이득을 제공한다 (예를 들어, 2개의 범위들 중 더 높은 이득을 더 낮은 이득에 제공하기 위해 도 20 의 체인 (2000) 에서의 더 높은 이득 부분 (2004) 으로부터 도출함). 도 22a 및 도 22c 는 또한 알고리즘 (2200) 이 측정된 신호가 천이 (t_TR(1-2)) 에 접근함에 따라 r1 및 r2 에 대한 이득 프로파일들을 믹싱하는 것을 도시한다 (예를 들어, 더 높은 이득 부분 (2004) 및 더 낮은 이득 부분 (2004) 으로부터 도출함). 이 사전-천이 (r1/r2) 믹싱 주기는 2204 로 라벨링된다. 위에서 논의된 바와 같이, 믹싱은 r1/r2 범위 천이 동안 데이터에서의 글리치들 및/또는 갭들을 회피한다. t_TR(1-2) 에서 r1/r2 천이 후에, 알고리즘 (2200) 은 믹싱없이 r2 이득을 적용한다 (예를 들어, 도 20 의 체인 (2000) 에서 더 낮은 이득 부분 (2002) 으로부터 도출함). 도 22a, 도 22b, 및 도 22c 는 동일한 방식으로, 즉, 먼저 주기 (2208) 동안 r2 및 r3에 대한 이득 프로파일들을 믹싱한 다음, 주기 (2210) 동안에만 r3 구성된 이득을 제공하는 것에 의해 t_TR(3-4)에서 r2 로부터 r3 으로 알고리즘이 변화함을 도시한다.

도 22a 는 또한 주기 (2206) (r2 단독) 동안 히스테리시스의 영역 (2212) 을 도시한다. 히스테리시스 (2212) 동안에, 기대되는 범위화가 없다. (즉, 이득 체인의 오직 하나의 이득 부분, 이 경우에, r2 에 대한 이득 체인만이 활성이다). 이는 잡음 또는 신호 변동에 기인하여 범위들 간에 앞뒤로 스위칭하는 것을 회피한다. 측정된 신호 (2250) 가 r3 에 더 가깝게 에징되면, 히스테리시스 주기 (2212) 가 종료한다. 주기 (2214) 는 r2 로부터 r3 으로의 범위 변화가 r3 에 대한 이득 체인 (도시 생략) 을 결합하는 것에 의해 예상되는 주기를 나타낸다. r3 에 대응하는 이득 체인은 위에 논의된 바와 같이 천이들을 회피하기 위해 그리고 캘리브레이션 목적으로 2214 동안에 결합된다. r1/r2 천이에 대해 범위 상향 부분들의 히스테리시스 또는 예상이 도시되지 않았지만, 이들은 또한 그 천이에 적용될 수 있다는 것이 이해되어야 한다.

도 22a 는 측정된 신호가 증가함에 따른 알고리즘 (2200) 의 동작을 도시하지만, 알고리즘은 측정 신호가 감소하는 동일한 방식을 (예를 들어, 더 높은 범위 r3 으로부터 더 낮은 범위 r2로, 그 다음 가장 낮은 범위 r1 으로) 적용한다는 것이 이해되어야 한다. 이는 도 22d 의 플로우차트 (2220) 를 통해 도시된다. 이 경우, 알고리즘 (2200) 은 범위 상향 기간들을 예상하기보다는 범위 하향 기간들을 예상한다 (예를 들어, t_TR(2-3) 에서 r3으로부터 r2 로 하향 천이하는 것 (차트 (2220) 에서의 단계 (2224) 등)). 도 22a, 22b, 및 22c 가 3개의 예시적인 범위 r1, r2, 및 r3 중에서 범위 변화를 처리하는 알고리즘 (2200 및 2220) 을 도시하지만, 동일한 방식으로 실험에 적합한 임의의 수의 범위 중에서 범위 변화를 처리할 수 있다는 것이 이해되어야 한다. 알고리즘들 (2200 및 2220) 의 다른 변형들은 많은 다른 알고리즘들 및/또는 범위/파라미터 설정들 및 임의의 적절한 수의 범위 천이들을 포함할 수 있다.

락-인 측정

M81 (100, 200, 및 300) 변형들은 무엇보다도, 잡음 측정 신호들로부터 측정값들을 정확하게 추출하기 위한 락-인 측정 능력들을 갖는 헤드들 (102) 을 포함할 수 있다. 도 23 은 디지털 신호 프로세싱 유닛 (324) 에 의해 구현될 수 있는 하나의 예시적인 변형예 (2300) 를 도시한다. 변형예 (2300) 에서, 측정된 신호 (2302) 는 복조 신호 (2308) 를 생성하기 위해 알려진 레퍼런스 소스 (2306) 와 곱해질 수 있다 (2304). 복조 후에, 저대역 통과 필터 (2310) 는 잡음을 제거할 수 있고 판독값 (2312) 을 생성할 수 있다.

하나의 예시적인 구현에서, 샘플 (110) 저항 (R1) 은 소싱 AC 전류 및 측정된 전압 (2302) 에 의해 측정될 수 있다. 측정된 전압 판독값들 (2302) 을 레퍼런스 신호 (2306) 로서 전류 소스 (104) 출력으로 곱하는 것 (2304) 은 도 23 의 락-인 기법을 통하여 저항 (R1) 을 통과하는 전류에 의해 생성된 전압만의 추출을 허용할 수 있다.

락-인 기법 (2300) 은 다음 신호 프로세싱 개념들의 이점을 활용한다. 이 경우 상이한 주파수 (

) 로 두 개의 반복하는 신호들을 곱하는 것이 제로로 평균화하기 때문에, 신호 증배는 자체적으로 신호 추출에 도움이 된다:

그러나, 증배된 신호들이 동일한 주파수 (

) 를 가질 때, 신호들의 곱은 신호 진폭의 절반으로 평균화될 것이다:

따라서, 도 23 의 락-인 기법 (2300) 은 레퍼런스 (2306) 신호를 포함하지 않는 잡음 및 간섭으로부터 측정 신호들 (2302) 을 절연시키는데 사용될 수 있다.

M81 (100, 200, 및 300) 변형예들은 또한 신호 추출을 위해 고조파들 (즉, 레퍼런스 주파수의 배수들) 을 복조할 수 있다. 이는 신호들 (1902 및 1904) 에 대해 도 24 에 도시된 바와 같이 신호들 사이에 위상차 (θ)가 있을 때 특히 유용하다.

레퍼런스 신호와 측정된 신호 사이에 위상차 θ가 존재하면 (도 24), 단일 락-인 판독값의 값은 θ 에 의존한다:

M81 (100, 200, 및 300) 변형예들은 θ 에 매칭하는 복조 위상 시프트를 사용하는 것에 의해 이러한 위상 의존성을 해석할 수 있다. 복조 위상 천이는 다음과 같이 진행된다. 먼저, 2-상 측정이 위상차의 양을 결정한다. 측정된 신호는 레퍼런스 및 90도 위상 시프트된 레퍼런스 양쪽으로 곱해질 수 있다. 이는 동위상 (I) 및 이상 위상 (Q) 신호 부분을 생성한다:

그 후, 위상 차이의 양은 식 (1) 및 (2) 를 사용하여 계산될 수 있다:

(3) 을 통하여 계산된 위상 차이는 레퍼런스 신호에 보조 위상 (φ) 으로서 적용될 수 있다. 이는 동위상의 판독값과 이상 위상 성분의 제로화를 가져온다.

M81 (100, 200, 및 300) 변형예들은 복조 위상을 자동으로 계산하고 적용할 수 있다.

도 25 는 헤드 (102) 가 또한 2300 에 공급될 레퍼런스를 달성하기 위해 위상 고정 루프 (PLL)(2500) 를 사용할 수 있는 방법을 도시한다. PLL (2500) 은 디지털 신호 프로세싱 유닛 (324) 의 일부일 수 있다.

레퍼런스는 외부 신호 (2504), 전력선 주파수 (2506) 중 하나, 및/또는 3개의 측정 채널 신호 (2508) 중 하나로부터 mux (2502) 를 통해 (사용자 또는 알고리즘에 의해) 선택된다. 일부 변형예들에서, 사용자는 저주파수 신호들을 인가하기 위해 고대역 통과 필터 (2512) 를 바이패스할 수 있다 (2510). 사용자는 입력 신호를 반전 (180° 시프트) 하도록 선택할 수 있다.

PLL (2500) 의 변형예들에서, 하나의 신호가 주어진 시간에 레퍼런스를 생성하기 위해 사용될 수 있다. PLL (2500) 은 레퍼런스의 주파수 및 위상이 입력 신호의 주파수 및 위상과 일치하는 것을 보장할 수 있다. 독립적 주파수 (k_f) 및 위상 제어 루프 (k_p) 는 입력 신호에 따른 변화를 추적할 수 있다. 고대역 통과 필터 (2512) 는 레퍼런스 구형파 또는 AC 신호 +/- 5V 상에서 락-인 (locking in) 을 허용할 수 있다. mux (2502) 는 레퍼런스로서 측정 채널들 중 하나를 선택할 수 있다.

M81 (100, 200, 및 300) 변형예들은 레퍼런스 출력을 활용할 수 있다. 하나의 예시적인 레퍼런스 출력 (2600) 이 도 26 에 도시되어 있다. 레퍼런스 출력 (2600) 은 디지털 신호 프로세싱 유닛 (324) 에 의해 구현될 수도 있다.

사용자는 mux (2608) 를 통하여 소스 레퍼런스 (2602) 또는 PLL 레퍼런스 (2604) 중 하나를 출력하도록 선택할 수 있다. 타이머 주변기기 (2610)(예를 들어, 특정 양의 시간 또는 클록 사이클 후의 트리거) 또는 다른 타이밍 디바이스는 샘플링 클록 (예를 들어, 도 3a 에서 공유된 동기화 클록 (302)) 과 동기화되는 신호를 생성할 수 있다. 일부 변형예들에서, 사용자는 또한, 선택적 인버터 (2612) 를 통하여 신호를 반전하도록 선택할 수 있다. 변형예들에서, 하나의 레퍼런스 신호는 한번에 전송될 수 있다.

M81 (100, 200, 및 300) 변형예들은 디지털 신호 프로세싱 유닛 (324) 에 의해 구현되는 측정 디지털 신호 프로세서/프로세싱 (DSP) 을 활용할 수 있다. 하나의 예시적인 변형예 (2700) 가 도 27 에 도시되어 있다. 예를 들어, 신호 입력에 관하여, A 및 B 측정 채널들은 각각 2개의 독립적인 ADC들 (2552 및 2554) 에 의해 판독될 수 있다. ADC들 (2552 및 2554) 로 전송된 신호들은 도 19-22c 의 맥락에서 위에 자세하게 설명된 바와 같이 심리스 판독을 위하여 통합될 수 있다.

두 개의 신호들 (A 및 B) 중 더 큰 것은 도 25 의 문맥에서 설명된 PLL, 이를 테면, PLL (2500) 로 전송될 수도 있다. 피크 검출은 심리스 범위화 알고리즘, 이를 테면, 도 22a 및 도 22c 에 설명된 알고리즘 (2200) 및/또는 도 22c 의 알고리즘 (2220) 에서 자동 범위화 결정들을 행하기 위해 사용될 수 있다. 옵션적/구성가능한 디지털 필터들 (2756) 이 측정에 적용될 수 있다. 일 변형예에서, 필터는 저대역 통과, 고대역 통과, 대역 통과, 또는 노치 필터링을 위해 구성될 수 있는 캐스케이드형 바이쿼드 (cascaded biquad) 이다. 일부 변형예들에서, AC/DC 측정들을 행할 때, 스위치들 (2758 및 2760) 은 이들의 상위 신호들 (2758a 및 2760a) 각각을 선택할 수 있다. 이는 측정이 곱셈기 (2762) 에서 자체 곱해진 다음, 곱셈기 (2764) 에서 1 로 곱해지는 (즉, 미변경되는) 것을 야기한다. 평균화 후에, 상부 신호 (2768) 는 A 및 B 로부터의 RMS 측정 판독값이다. 하위 신호 (2770) 는 DC 판독값이다. 피크 검출 (2766) 은 어떤 유형의 측정이 이루어지는지에 관계없이 동일하게 유지될 수 있다. 측정들은 포드의 유형 및 그 범위에 기초하여 적절한 단위들로 변환될 수 있다.

PLL (2500) 과의 변동들에 관하여, 사용자는 어느 레퍼런스 신호를 사용할지를 선택할 수 있고, 또한 복조 고조파 및 위상을 설정할 수 있다. 레퍼런스로부터 2개의 파형이 생성될 수 있다. 예를 들어, 도 24 에 도시된 바와 같이, 파형들 (1902 및 1904) 은 90°위상이 다르다. 락-인 측정을 갖는 변형예들에서, 스위치들 (2758, 2760) 은 그들의 하위 신호들, 즉 2758b 및 2760b 를 선택한다. 평균화 후에, 상단 신호 (2768) 는 Q (직교위상) 표시이고 하단 신호 (2770) 는 I (동위상) 표시이다 (각각 위의 식 2 및 식 1). 패킷 빌더 (2772) 는 공유된 동기화 클록 (302) 을 통해 동기화되고 신호들을 동기식으로 타임스탬핑할 수 있고, 헤드 (102) 의 나머지 부분에서 신호들을 버퍼링할 수 있다.

M81 (100, 200 및 300) 시스템 통합

통합된 시스템으로서, M81 (100, 200, 및 300) 변형의 변형예들은 도 28a 및 도 28b 에 각각 도시된 포드 마운팅, 이를 테면, 마운팅 (2802 및 2804) 을 포함할 수 있다. 도 28a 는 마운팅들 (2802 및 2804) 이 2 개의 하프들 (예를 들어, 하프들 (2802a 및 2802b)) 을 가질 수 있고 클램셸 구성으로 함께 맞추어지는 방식을 도시한다. 다른 구성들이 또한 본 개시의 문맥 내에서 가능하다. 마운팅들 (2802 및 2804) 은 정전기 차폐를 위한 재료들 (예를 들어, 플라스틱, 수지, 고무 등) 을 포함할 수 있다. 마운팅들 (2802 및 2804) 은 스틸, 뮤 금속 (mu metal), 또는 다른 자기 합금들과 같은 자기 차폐를 위한 재료들을 포함할 수 있다. 포드들 (104) 은 하우징들 (2802, 2804) 을 통해 함께 적층되고 랙 마운트될 수 있다.

이들 마운팅은 일반적으로 도 28b 의 BNC 연결 (2806a) 과 같은 다수의 관통 연결부를 포함한다. BNC 연결 (2806a) 만이 도시되어 있지만, 임의의 수의 적절한 연결들이 이용가능하다는 것이 이해되어야 한다. 도 28b 는 그러한 연결부들을 수용할 수 있는 다수의 추가적인 관통 홀들 (2806b) 을 도시한다. 관통 홀 (2806b) 은 연결부에 의해 점유될 수 있다. 이들은 또한 도 28b 에 도시된 바와 같이, 비어 있을 수 있고 내부 노출을 방지하기 위한 캡을 가질 수 있다. 적절한 연결부들은 동축 타입, 트라이악스 타입 등을 포함한다. 도 28b 에 도시된 바와 같이, 마운팅들 (2802 및 2804) 은 또한 샘플 스테이지 (예를 들어, 도 1 의 샘플 스테이지(106))의 랙 또는 섹션과 같은 픽스처 상에 마운트하기 위한 슬라이드 마운트들 (2808) 을 포함할 수 있다. 슬라이드 마운트들 (2808) 이 도면들에 도시되어 있지만, 적절한 마운팅 시스템 (예를 들어, 볼트, 스냅-핏, 가이드 레일들, 나사들 등) 이 사용될 수 있다는 것이 이해되어야 한다. 도 28a 및 도 28b 는 또한 마운팅들 (2802, 2804) 이 기립할 수 있는 풋들 (2802c, 2802d, 2804c, 및 2804d) 을 도시한다.

도 29a 및 도 29b 는 소스 (도 29a) 및 측정 (도 29b) 구성들에서의 터치 스크린 (102c) 의 세부사항을 도시한다. 소스 및 측정 구성들이 도 29a 및 도 29b 에 개별적으로 도시되어 있지만 이들은 반드시 분리될 필요가 있는 것을 아님을 이해해야 한다. 소스 및 측정 구성들은 본원에 개시된 다른 표시자들, 진단들 또는 정보와 함께 뿐만 아니라 서로 동일한 시간에 그리고 동일한 스크린 (102c) 상에 도시될 수도 있다. 일 예로서, 헤드 (102) 는 오실로스코프 기능을 포함할 수 있고, 도 29a 및 도 29b 의 측정 및 소스 디스플레이들과 동일한 스크린 (102c) 상에 파형을 디스플레이할 수 있다.

102c 이 터치 스크린이기 때문에, 도 29a 및 도 29b의 다양한 엘리먼트들은 터치 입력에 의해 조정될 수 있다. 예를 들어, 도 29a 는 소스 모드 (2902) 가 (예를 들어, I (전류) 로부터 V (전압) 로 변화하기 위해) 터치로부터 어떻게 조정될 수 있는지를 도시한다. 도 29a 는 소스 범위 (2904), 소스 레벨 (2906), 순응 한계 (2908), 감지 라인들 (2910), 및 측정 모드 (2912) 가 모두 터치에 의해 조정될 수 있는 방법을 도시한다. 도 29b 는 측정 모드 (2914), 평균 시간 (2916), 및 범위 (2918) 방식을 도시한다. 추가적으로, 스크린 (102c) 은 입력 전류 및 전압 (도 29a 및 도 29b 에 도시됨) 을 허용할 수 있다. 일반적으로, 본 명세서에 설명된 임의의 측정들 및 설정들은 도 29a 및 도 29b에 명시적으로 도시되든 그렇지 않든 전면 패널 터치 스크린 (102c) 을 통해 보여지고 구성될 수 있다.

본 발명의 다양한 양태, 개념 및 특징은 예시적인 구현예와 조합하여 구현된 바와 같이 본원에서 설명되고 예시될 수 있지만, 이들 다양한 양태, 개념 및 특징은 개별적으로 또는 이들의 다양한 조합 및 하위 조합으로 많은 대안적인 구현예에서 사용될 수 있다. 본원에서 명시적으로 제외하지 않는 한, 모든 이러한 조합 및 하위 조합은 본 발명의 범위 내에 있는 것으로 의도된다. 또한, 본원의 다양한 양태들, 개념들 및 특징들 --다른 재료들, 구조들, 구성들, 방법들, 회로들, 디바이스들 및 구성요소들, 소프트웨어, 하드웨어, 제어 로직, 형성, 장착 및 기능하도록 하는 대안예들 등 -- 이 본원에 설명될 수 있지만, 이러한 설명은 현재 공지되거나 추후 개량될 수 있는 이용가능한 다른 실시형태들의 완전하거나 포괄적인 리스트가 되도록 의도하지 않는다. 당업자는, 비록 이러한 실시형태들이 본원에 명백하게 개시되어 있지 않더라도, 진보적인 양태들, 개념들 또는 특징들 중 하나 이상을 추가의 실시형태들에 용이하게 채택할 수 있고 그리고 본 발명의 범위내에서 사용할 수 있다. 추가적으로, 본원의 일부 특징들, 개념들 또는 특징들이 바람직한 배열 또는 방법으로 본원에 설명될 수 있더라도, 이러한 설명은 명시적으로 언급되지 않는 한 이러한 특징이 요구되거나 필요하다는 것을 제시하려고 의도하지 않는다. 또한, 예시적인 또는 대표적인 값들 및 범위들이 본원의 개시를 이해하는데 도움이 되도록 포함될 수 있고; 하지만, 이러한 값들 및 범위들은 한정적인 의미로 해석되어서는 안되며, 명시적으로 언급된 경우에만 임계값들 또는 범위들인 것으로 의도된다. 또한, 예시적인 또는 대표적인 값들 및 범위들이 본원의 개시를 이해하는데 도움이 되도록 포함될 수 있고; 하지만, 이러한 값들 및 범위들은 한정적인 의미로 해석되어서는 안되며, 명시적으로 언급된 경우에만 임계값들 또는 범위들인 것으로 의도된다. 특정된 값의 "근사값" 또는 "약"으로서 식별된 파라미터들은, 달리 명시적으로 언급되지 않는 한, 특정된 값 및 특정된 값의 10% 내에 있는 값들 양쪽 모두를 포함하도록 의도된다. 또한, 본 출원에 첨부된 도면은 스케일링될 수 있지만, 반드시 그럴 필요는 없으며, 따라서 도면에서 명백한 다양한 비율 및 비율을 교시하는 것으로 이해될 수 있다. 더욱이, 다양한 양태들, 특징들 및 개념들이 본원에서 진보적이거나 본원의 일부를 형성하는 것으로 명시 적으로 식별될 수 있지만, 이러한 식별은 배타적인 것으로 의도되지 않고, 오히려 특정 발명으로서 또는 특정 발명의 일부로서 명시적으로 식별되지 않고서도 본원에 완전히 기재된 진보적인 양태들, 개념들 및 특징들일 수 있고, 본 발명은 그 대신에 첨부된 청구항들에 서술된다. 예시적인 방법들 또는 공정들의 설명은 모든 경우에 요구되는 것으로 모든 단계를 포함하는 것으로 제한되지 않고, 명시적으로 언급되지 않는 한 이러한 단계들이 요구되거나 필요한 것으로 해석되는 것은 아니다.

Claims (22)

1. 측정 시스템으로서,
   소스 신호를 샘플에 제공하도록 구성되는 소스 유닛으로서,
   전압 소스 및 전류 소스 중 적어도 하나; 및
   소스 캘리브레이션을 저장하도록 구성되는 메모리
   를 포함하는, 상기 소스 유닛;
   상기 소스 신호에 응답하여 측정 신호를 샘플로부터 취득하도록 구성되는 측정 유닛으로서,
   전압 측정 유닛, 전류 측정 유닛, 및 커패시턴스 측정 유닛 중 적어도 하나; 및
   측정 캘리브레이션을 저장하도록 구성되는 메모리
   를 포함하는, 상기 측정 유닛; 및
   제어 유닛으로서,
   디지털 신호 프로세싱 유닛;
   상기 디지털 신호 프로세싱 유닛과 상기 소스 유닛 사이에 연결된 소스 컨버터;
   상기 디지털 신호 프로세싱 유닛과 상기 측정 유닛 사이에 연결된 측정 컨버터;
   상기 디지털 신호 프로세싱 유닛, 상기 소스 컨버터, 및 상기 측정 컨버터의 클록들을 동기화시키도록 구성되는 동기화 유닛;
   상기 제어 유닛을 포함한 상기 시스템을 캘리브레이션하기 위한 캘리브레이션 유닛; 및
   상기 제어 유닛에 대해 공통 레퍼런스 전압을 공급하도록 구성되는 레퍼런스 전압 공급부
   를 포함하는, 측정 시스템.
2. 제 1 항에 있어서,
   상기 제어 유닛은:
   소스 및 측정 유닛들에 의해 수행된 자체-캘리브레이션으로부터의 캘리브레이션 데이터;
   저장된 팩토리 캘리브레이션으로부터의 캘리브레이션 데이터;
   원격 소스로부터 인터넷을 통한 캘리브레이션 데이터;
   사용자 입력으로부터의 캘리브레이션 데이터;
   상기 소스 유닛으로부터의 소스 캘리브레이션 데이터; 및
   상기 측정 유닛으로부터의 측정 캘리브레이션 데이터
   중 적어도 하나를 획득하도록 구성되는, 측정 시스템.
3. 제 1 항 또는 제 2 항에 있어서,
   상기 제어 유닛은:
   주기적인 소스 및 측정 캘리브레이션;
   상기 소스 유닛이 상기 소스 신호를 상기 샘플에 제공하지 않을 때 상기 소스 유닛의 상기 메모리로부터의 소스 캘리브레이션;
   상기 측정 유닛이 상기 샘플로부터 측정 신호를 취득하지 않을 때 상기 측정 유닛의 상기 메모리로부터의 측정 캘리브레이션; 및
   동시적인 소스 및 측정 캘리브레이션
   중 적어도 하나를 획득하도록 구성되는, 측정 시스템.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 디지털 신호 프로세싱 유닛은 상기 제어 유닛, 소스 유닛, 및 측정 유닛 중 적어도 하나에 대한 캘리브레이션 데이터를 저장하고;
   측정 및 소스 유닛들은 상기 제어 유닛 및 상기 디지털 신호 프로세싱 유닛으로부터 원격으로 위치되고;
   상기 시스템은 상기 제어 유닛을 상기 측정 유닛에 연결하는 제 1 케이블 및 상기 제어 유닛을 상기 소스 유닛에 연결하는 제 2 케이블을 포함하고;
   상기 측정 유닛 및 소스 유닛 중 적어도 하나에서의 디지털 신호들은 상기 제어 유닛으로부터 절연되고;
   상기 측정 유닛과 제어 유닛 사이의 측정 인터페이스 및 상기 소스 유닛과 상기 제어 유닛 사이의 소스 인터페이스는 케이블 내에서 서로 절연되고;
   상기 시스템은 복수의 소스 유닛들을 포함하고;
   상기 시스템은 복수의 측정 유닛들을 포함하고;
   상기 소스 유닛은 상기 측정 신호를 취득하도록 구성되고; 그리고
   상기 측정 유닛은 소스 신호를 제공하도록 구성되는, 측정 시스템.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   전류 소스 유닛은 감지 저항기를 통하여 소스 신호와 연관된 소스 전류를 측정하고 상기 소스 전류의 크기에 따라 상기 감지 저항기의 저항 범위를 변경하도록 구성되는, 측정 시스템.
6. 제 5 항에 있어서,
   소스 전류가 임계 전류를 초과하지 않는지의 여부 및 소스 전류가 임계 전류를 초과할 때를 결정하고, 소스 전류가 임계 전류 아래로 들어오도록 상기 소스 유닛 및 상기 측정 유닛 중 적어도 하나의 피드백 엘리먼트를 변경하도록 구성되는 전류 소스 보호 유닛; 및
   소스 전압이 임계 전압을 초과하지 않는지의 여부 및 소스 전압이 임계 전압을 초과할 때를 결정하고, 소스 전압이 임계 전압 아래로 들어오도록 상기 소스 유닛 및 상기 측정 유닛 중 적어도 하나의 피드백 엘리먼트를 변경하도록 구성되는 전압 소스 보호 유닛
   중 적어도 하나를 더 포함하는, 측정 시스템.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
   상기 동기화 유닛은 내부 클록 신호에 대하여 디지털 신호 프로세싱 유닛, 소스 컨버터, 및 측정 컨버터를 동기화하도록 구성되는, 측정 시스템.
8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
   상기 디지털 신호 프로세싱 유닛은 측정 신호 및 소스 신호 중 적어도 하나에 대한 타임스탬프들을 제공하도록 구성되는, 측정 시스템.
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
   상기 소스 유닛은 소스 신호를 제공할 때 비-아날로그 회로부를 비활성화하도록 구성되고;
   상기 측정 유닛은 측정 신호를 제공할 때 비-아날로그 회로부를 비활성화하도록 구성되는 것
   중 적어도 하나인, 측정 시스템.
10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 디지털 신호 프로세싱 유닛은 측정 신호 및 소스 신호 중 적어도 하나에 대하여 하기:
    락-인 분석;
    교류/직류 (AC/DC) 측정;
    인덕턴스 (L), 커패시턴스 (C), 및 저항 (R) (LCR) 측정;
    시간/스코프 도메인 프리젠테이션;
    주파수 도메인 분석;
    잡음 분석;
    AC/DC 소싱;
    제어 루핑; 및
    하나 보다 많은 소스로부터의 소스 신호를 제공하는 것
    중 적어도 하나를 수행하도록 구성되는, 측정 시스템.
11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 소스 유닛과 상기 제어 유닛 사이의 인터페이스의 적어도 하나는 낮은 임피던스 버퍼링된 아날로그 신호들을 포함하고, 상기 측정 유닛과 상기 제어 유닛 사이의 인터페이스는:
    낮은 임피던스 송신 및 높은 임피던스 수신 회로부와의 전압 모드 아날로그 신호 인터페이스; 및
    높은 출력 임피던스 송신 및 낮은 임피던스 수신 회로부와의 전류 모드 아날로그 신호 인터페이스
    중 적어도 하나를 포함하는, 측정 시스템.
12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    전원 공급부는 공통 접지부에 레퍼런싱되는 상기 제어 유닛, 상기 소스 유닛, 및 상기 측정 유닛에 전력을 공급하도록 구성되고;
    시스템은 상기 측정 유닛 및 상기 소스 유닛 중 적어도 하나에 전력 공급 필터를 포함하고; 그리고
    상기 측정 유닛 및 상기 소스 유닛 중 적어도 하나는 상기 제어 유닛으로부터의 절연된 전력 컨버터, 절연된 외부 전력 소스, 및 배터리 전력 중 적어도 하나로부터 급전되는 것
    중 적어도 하나인, 측정 시스템.
13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    소스 컨버터 및 측정 컨버터 중 적어도 하나는:
    아날로그 입력 신호를 증폭하도록 구성되는 이득 체인;
    아날로그 입력 신호와 다수의 아날로그-투-디지털 컨버터 (ADC) 출력들 사이의 이득을 선택하도록 구성되는 범위 선택기로서, 각각의 ADC 출력은 경로를 갖고, 각각의 출력 경로의 이득은 이득 체인에서의 이득 스테이지들로 구성된, 상기 범위 선택기; 및
    상기 다수의 ADC 출력들을 단일의 믹싱된 출력으로 결합하도록 구성되는 믹서를 포함하는, 측정 시스템.
14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    소스 컨버터는:
    하나 이상의 주파수 컴포넌트들을 생성하도록 결합된 둘 이상의 디지털-투-아날로그 컨버터들 (DAC);
    DAC들 중 제 1 DAC 를 포함하고, 실질적으로 낮은 주파수 신호들을 생성하기 위한 제 1 경로;
    DAC들 중 제 2 DAC 를 포함하고, 실질적으로 높은 주파수 신호들을 생성하기 위한 제 2 경로;
    입력 신호를 프로세싱하기 위한 데이터 프로세서;
    제 1 및 제 2 경로들의 출력들을 소스 신호에 결합하도록 구성되는 결합 회로;
    소스 신호를 감지하도록 구성되는 피드백 부분; 및
    입력 신호에 따라 소스 신호를 실질적으로 유지하기 위해 피드백 부분을 채택하도록 구성되는 서보 루프를 포함하는, 측정 시스템.
15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 디지털 신호 프로세싱 유닛은 락-인 신호 프로세싱을 수행하도록 구성되고, 상기 락-인 신호 프로세싱은:
    동기화 유닛과 동기화되고;
    기본 주파수 및 고조파 주파수 중 적어도 하나를 프로세싱하고; 그리고
    소스 유닛과 측정 유닛 중 적어도 하나와 제어 유닛 사이의 통신을 위한 락-인 레퍼런스를 제공하는 것을 포함하는 것
    중 적어도 하나인, 측정 시스템.
16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 제어 유닛은, DC 신호 및 저주파 AC 신호 중 하나인 피드백 신호를 사용하여 상기 소스 신호의 파라미터를 측정하도록 구성되는, 측정 시스템.
17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제어 유닛은 측정 유닛 및 소스 유닛 중 적어도 하나의 것의 유형을 진단하고 상기 유형에 따라 디지털 신호 프로세싱 유닛을 구성하도록 구성되는, 측정 시스템.
18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    정전기 차폐 및 자기 차폐 중 적어도 하나를 포함하는, 소스 유닛 및 측정 유닛 중 적어도 하나에 대한 인클로저; 및
    실시간 오실로스코프 판독값들을 디스플레이하고; 그리고
    주파수 스펙트럼 판독값들을 디스플레이하는 것
    중 적어도 하나로 구성되는 구성가능 디스플레이
    중 적어도 하나를 더 포함하는, 측정 시스템.
19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제어 유닛은:
    신호를 더 정확한 저항기 범위에 적용하는 것;
    더 정확한 범위에 걸쳐 적용된 신호를 측정하는 것;
    신호를 덜 정확한 저항기 범위에 적용하는 것;
    덜 정확한 범위에 걸쳐 적용된 신호를 측정하는 것; 및
    상기 더 정확한 범위에 걸쳐 측정되는 적용된 신호와 상기 덜 정확한 범위에 걸쳐 측정되는 적용된 신호를 사용하여 상기 덜 정확한 저항기 범위를 캘리브레이션하는 것
    에 의해 팩토리 및 자체 캘리브레이션 중 적어도 하나를 수행하도록 구성되는, 측정 시스템.
20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제어 유닛은:
    측정 유닛에서 오프셋 에러를 측정하는 것;
    측정 유닛의 메모리에 오프셋 에러를 저장하는 것;
    레퍼런스 전압에 측정 유닛과 연관된 증폭기를 연결하는 것;
    상기 제어 유닛을 통하여, 증폭기에 레퍼런스 전압을 인가하는 것으로부터 이득 에러를 측정하는 것;
    상기 측정 유닛의 메모리에 측정된 상기 이득 에러를 저장하는 것;
    상기 제어 유닛을 통하여, 상기 측정 유닛의 메모리로부터의 저장된 상기 이득 에러 중 적어도 하나를 판독하는 것; 및
    전압 측정을 수정하기 위해 오프셋 에러 및 상기 이득 에러 중 적어도 하나를 적용하는 것
    에 의해 측정 유닛에 대한 전압 측정 모드 캘리브레이션을 수행하는 것,
    제어 유닛의 입력 커넥터들을 연결 해제하는 것;
    측정 유닛의 입력 커넥터들을 접지부에 연결하는 것;
    측정 유닛을 전압 측정 모드로 구성하는 것;
    전압 측정 모드에서 측정 유닛을 통하여 증폭기의 전압 오프셋 에러들을 측정하는 것;
    측정된 전압 오프셋을 대략 제로로 감소시키도록 아날로그 수정을 적용하는 것;
    상기 측정 유닛을 전류 측정 모드로 스위칭하고 측정 유닛에 대한 입력들을 플로팅하는 것;
    측정 유닛을 높은 전류 범위로 구성하고 제어 유닛에서 결과적인 전압을 측정하는 것에 의해, 제어 유닛을 통하여, 측정 유닛과 제어 유닛 사이의 전압 오프셋 에러들을 결정하는 것;
    측정 유닛의 전류 측정값이 대략 제로일 때까지 누설 전류를 조정하는 것;
    상기 제어 유닛을 통하여, 조정된 누설 전류 및 전압 오프셋 에러들 중 적어도 하나를 상기 측정 유닛의 메모리에 저장하는 것;
    상기 제어 유닛을 통하여, 조정된 누설 전류 및 전압 오프셋 에러들 중 적어도 하나를 판독하는 것;
    측정 유닛의 전류 측정값을 수정하기 위해, 조정된 누설 전류 및 전압 오프셋 에러 중 적어도 하나를 적용하는 것
    에 의해 측정 유닛에 대한 전류 모드 측정 캘리브레이션을 수행하는 것
    중 적어도 하나를 행하도록 구성되는, 측정 시스템.
21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 제어 유닛은:
    마스터 전압 레퍼런스에 대해 측정 채널을 캘리브레이션하고;
    소스 신호 대신에 양의 신호를 적용하도록 소스 유닛에 커맨드하고;
    캘리브레이션된 측정 채널을 통하여, 커맨드된 양의 신호를 측정하여 측정된 양의 신호를 산출하고;
    소스 신호 대신에 음의 신호를 적용하도록 소스 유닛에 커맨드하고;
    캘리브레이션된 측정 채널을 통하여, 적용된 음의 신호를 측정하여 측정된 음의 신호를 산출하고; 그리고
    소스 신호 대신에 제로 신호를 적용하도록 소스 유닛에 커맨드하고;
    캘리브레이션된 측정 채널을 통하여, 적용된 제로 신호를 측정하여 측정된 제로 신호를 산출하고; 그리고
    커맨드된 양의, 음의 및 제로 신호들과 측정된 양의, 음의 및 제로 신호들 중 적어도 하나 사이의 차이에 기초하여 소스 유닛 캘리브레이션을 생성하도록 구성되는, 측정 시스템.
22. 방법으로서,
    소스 유닛을 통하여 샘플에 소스 신호를 제공하는 단계로서, 상기 소스 유닛은:
    전압 소스 및 전류 소스 중 적어도 하나; 및
    소스 캘리브레이션을 저장하도록 구성되는 메모리
    를 포함하는, 상기 소스 신호를 제공하는 단계;
    측정 유닛을 통하여 소스 신호에 응답하여 측정 신호를 샘플로부터 취득하는 단계로서, 상기 측정 유닛은:
    전압 측정 유닛, 전류 측정 유닛, 및 커패시턴스 측정 유닛 중 적어도 하나; 및
    측정 캘리브레이션을 저장하도록 구성되는 메모리
    를 포함하는, 상기 측정 신호를 샘플로부터 취득하는 단계; 및
    제어 유닛에 의해 측정 유닛으로부터 측정 신호를 수신하는 단계로서, 상기 제어 유닛은:
    디지털 신호 프로세싱 유닛;
    상기 디지털 신호 프로세싱 유닛과 상기 소스 유닛 사이에 연결된 소스 컨버터;
    상기 디지털 신호 프로세싱 유닛과 상기 측정 유닛 사이에 연결된 측정 컨버터;
    상기 디지털 신호 프로세싱 유닛, 상기 소스 컨버터, 및 상기 측정 컨버터의 클록들을 동기화시키도록 구성되는 동기화 유닛;
    상기 제어 유닛을 포함한 시스템의 양태들을 캘리브레이션하기 위한 캘리브레이션 유닛; 및
    상기 제어 유닛에 대해 공통 레퍼런스 전압을 공급하도록 구성되는 레퍼런스 전압 공급부
    를 포함하는, 상기 측정 신호를 수신하는 단계
    를 포함하는, 방법.

Images