KR20220165531A - 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법 - Google Patents

적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법 Download PDF

Info

Publication number
KR20220165531A
KR20220165531A KR1020210074285A KR20210074285A KR20220165531A KR 20220165531 A KR20220165531 A KR 20220165531A KR 1020210074285 A KR1020210074285 A KR 1020210074285A KR 20210074285 A KR20210074285 A KR 20210074285A KR 20220165531 A KR20220165531 A KR 20220165531A
Authority
KR
South Korea
Prior art keywords
signal processing
image signal
pcb body
pcb
chip
Prior art date
Application number
KR1020210074285A
Other languages
English (en)
Inventor
하민기
김환
Original Assignee
(주)에이지피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이지피 filed Critical (주)에이지피
Priority to KR1020210074285A priority Critical patent/KR20220165531A/ko
Publication of KR20220165531A publication Critical patent/KR20220165531A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N5/2251—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 하나의 PCB 바디에 이미지 신호처리 칩 및 이미지 센서 회로를 적층 하여 한 번의 공정으로 이미지 처리와 관련된 2개의 칩을 패키징할 수 있도록 하는 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법을 제안한다. 상기 적층 구조의 이미지 신호처리 패키지는, 가장자리가 댐으로 둘러싸인 PCB 바디, 상기 PCB 바디의 상부에 설치되는 이미지센서 칩, 상기 댐의 상부에 설치되는 커버 글래스, 상기 PCB 바디의 하부에 설치되는 이미지 신호처리 칩 및 상기 이미지 신호처리 칩을 덮는 언더 필 에폭시를 포함하며, 상기 이미지센서 칩 및 상기 이미지 신호처리 칩은 상기 PCB 바디에 설치된 배선을 통해 신호를 송수신한다.

Description

적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법 {Image signal processing package with piled structure and manufacturing method for the package}
본 발명은 적층 구조의 패키지에 관한 것으로, 특히 이미지센서 회로와 이미지 신호 처리회로를 적층 하여 패키징한 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법에 관한 것이다.
이미지센서(Image Sensor)는 외부에서 들어온 빛(영상)을 전기 신호로 변환해 이미지로 보여주는 반도체 장치로, 특히 CMOS 구조를 가진 저소비전력형의 이미지센서는 스마트폰용 카메라뿐 아니라 스마트TV, 의학용 소형 촬영장비, 보안시스템 등 디지털 기기에 탑재되고 있다.
이미지센서는 패키징 되어 메인 보드 PCB(Printed Circuit Board, 이하 메인 보드)에 탑재되는데, 패키징할 때 이미지센서의 전면은 개방된다. 이미지센서에서 검출된 전기신호는 이미지 신호 처리장치(Image Signal Processor)에서 처리되며 이미지 신호 처리장치도 메인 보드에 탑재된다.
도 1은 메인 보드에 탑재되는 이미지센서 및 이미지 신호 처리 장치의 예를 설명한다.
도 1을 참조하면, 메인 보드(110)의 상부에 이미지센서 패키지(120) 및 이미지 신호 처리 장치(130)가 서로 이웃하여 탑재된 상태를 확인할 수 있다. 도 1에는 자세하게 도시되어 있지 않지만, 내부 배선이 형성되어 있는 메인 보드(110)의 상부에는 커패시터(Capacitor) 등 다양한 수동소자들이 탑재되어 있어 메인 보드(110)에 이미지센서 패키지(120) 및 이미지 신호 처리 장치(130)가 차지하는 면적도 무시할 수 없을 정도이다.
대한민국 공개특허: 10-2016-0051424호(2016년05월11일) 대한민국 등록특허: 10-1673585호(2016년11월01일)
본 발명이 해결하고자 하는 기술적 과제는, 하나의 PCB 바디에 이미지 신호처리 칩 및 이미지 센서 회로를 적층 하여 한 번의 공정으로 이미지 처리와 관련된 2개의 칩을 패키징할 수 있도록 하는 적층 구조의 이미지 신호처리 패키지를 제공하는 것에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 하나의 PCB 바디에 이미지 신호처리 칩 및 이미지 센서 회로를 적층 하여 한 번의 공정으로 이미지 처리와 관련된 2개의 칩을 패키징할 수 있도록 하는 적층 구조의 이미지 신호처리 패키지의 제조방법을 제공하는 것에 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 적층 구조의 이미지 신호처리 패키지는, 가장자리가 댐으로 둘러싸인 PCB 바디, 상기 PCB 바디의 상부에 설치되는 이미지센서 칩, 상기 댐의 상부에 설치되는 커버 글래스, 상기 PCB 바디의 하부에 설치되는 이미지 신호처리 칩 및 상기 이미지 신호처리 칩을 덮는 언더 필 에폭시를 포함하며, 상기 이미지센서 칩 및 상기 이미지 신호처리 칩은 상기 PCB 바디에 설치된 배선을 통해 신호를 송수신한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 면(one aspect)에 따른 적층 구조의 이미지 신호처리 패키지 제조방법은, 복수의 PCB 바디를 결합한 PCB 어레이를 로딩하는 단계, 이미지 신호처리 칩을 상기 PCB 바디의 하부에 고정하는 단계, 상기 이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더 볼을 상기 PCB 바디의 하부 가장자리에 마운트하는 단계, 이미지센서 칩을 상기 PCB 바디의 상부에 고정하는 단계, 커버 글래스를 상기 PCB 바디의 가장자리를 둘러싸는 댐의 상부에 안착하는 단계 및 상기 모든 단계를 마쳐 생성된 적층 구조의 이미지 신호처리 패키지를 분리하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일 면(another aspect)에 따른 적층 구조의 이미지 신호처리 패키지 제조방법은, 복수의 PCB 바디를 결합한 PCB 어레이를 로딩하는 단계, 상기 PCB 어레이를 절단하여 개개의 PCB 바디로 분리하는 단계, 이미지 신호처리 칩을 상기 PCB 바디의 하부에 고정하는 단계, 상기 이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더 볼을 상기 PCB 바디의 하부 가장자리에 마운트하는 단계, 이미지센서 칩을 상기 PCB 바디의 상부에 고정하는 단계 및 커버 글래스를 댐에 안착하는 단계를 포함한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법은, 이미지센서 칩 및 이미지 신호처리 칩이 근접하여 위치하기 때문에 한편으로는 신호의 전달 거리가 짧아 신호의 누설을 최소로 함과 동시에 신호의 전달 속도가 빠르며, 다른 한편으로는 메인 보드에서 이미지센서 칩(203) 및 이미지 신호처리 칩이 차지하는 면적을 종래에 비해 50% 감소시킬 수 있으며, 종래에는 이미지센서 칩 및 이미지 신호처리 칩이 별도로 패키지되어야 했지만, 본 발명에서는 하나의 패키지만으로 구현하였다는 점에서 패키지 공정에 소요되는 비용 및 시간을 절약할 수 있다는 장점이 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 메인 보드에 탑재되는 이미지센서 및 이미지 신호 처리 장치의 예를 설명한다.
도 2는 본 발명에 따른 적층 구조의 이미지 신호처리 패키지의 일 실시 예이다.
도 3은 본 발명에 따른 적층 구조의 이미지 신호처리 패키지의 제조방법의 일 실시 예이다.
도 4는 본 발명에 따른 적층 구조의 이미지 신호처리 패키지의 제조방법의 다른 일 실시 예이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 적층 구조의 이미지 신호처리 패키지의 일 실시 예이다.
도 2를 참조하면, 본 발명에 따른 적층 구조의 이미지 신호처리 패키지(200)는, PCB 바디(201), 이미지센서 칩(203), 커버 글래스(205), 이미지 신호처리 칩(209), 언더 필 에폭시(210) 및 솔더 볼(211)을 포함한다.
PCB 바디(201, PCB body)를 중심으로 적층 구조의 이미지 신호처리 패키지(200)를 설명한다.
이미지센서 칩(203, Image sensor chip)의 하부는 접착제 1(202)을 이용하여 PCB 바디(201)의 상부에 고정되고, 이미지센서 칩(203)의 상부로부터 일정거리 떨어진 위치에 커버 글래스(205, cover glass)가 설치된다. 이미지 센서 칩(203)의 패드(미도시)와 관련된 PCB 바디(201)의 전극은 본딩 와이어(204, Bonding Wire)에 의해 전기적으로 연결된다. PCB 바디(201)의 내부에는 배선이 형성되어 있고, PCB 바디(201)의 가장자리에는 댐(206)이 형성되어 커버 글래스(205)와 함께 이미지센서 칩(203)를 밀봉한다. 커버 글래스(205)는 접착제 2(207)에 의해 댐(206)의 상부에 고정된다.
이미지 신호처리 칩(209, Image Signal Processing Chip)은 PCB 바디(201)의 하부 면에 고정된다. 이미지 신호처리 칩(209)과 PCB 바디(201) 사이에 위치하는 범퍼(208)는, 한편으로는 이미지 신호처리 칩(209)과 PCB 바디(201)의 내부 배선(미도시)을 전기적으로 연결하고 다른 한편으로는 이미지 신호처리 칩(209)과 PCB 바디(201)의 충돌을 방지하는 기능(Bumper)을 수행한다. 이미지센서 칩(203)의 밀봉은 커버 글래스(205)와 댐(206)이 수행하지만, 이미지 신호처리 칩(209)은 언더 필 에폭시(210, Under Fill Epoxy)로 감싸도록 하여 외부의 충격으로부터 보호하는 것이 바람직하다.
이미지센서 칩(203) 및 이미지 신호처리 칩(209)은 PCB 바디(201)에 설치된 배선(미도시)을 통해 신호를 송수신하는 것이 바람직하다.
PCB 바디(201)의 하부 가장자리에는 이미지센서 칩(203) 및 이미지 신호처리 칩(209)과 메인 보드와의 정보를 송수신하는데 사용되는 솔더 볼(211)이 형성된다. 따라서, 이미지센서 칩(203) 및 이미지 신호처리 칩(209)은 PCB 바디(201)의 상부 및 하부의 중앙부에 위치하도록 하는 것이 바람직하다. 솔더 볼(211)은 메인 보드(110)와 적층 구조의 이미지 신호처리 패키지(200)를 전기적으로 연결하는 수단이다.
백 그라인딩 공정(Back-side grinding process) 시 이미지 신호처리 칩(209)의 두께를 얇게 하면 할수록 언더 필 에폭시를 도포하는 공정이 수월해지고 솔더 볼(211)의 크기의 선택 폭도 넓힐 수 있을 것이다.
도 2에 도시된 적층 구조의 이미지 신호처리 패키지(200)는, 이미지센서 칩(203) 및 이미지 신호처리 칩(209)이 근접하여 위치하기 때문에 한편으로는 신호의 전달 거리가 짧아 신호의 누설을 최소로 함과 동시에 신호의 전달 속도가 빠르며, 다른 한편으로는 메인 보드에서 이미지센서 칩(203) 및 이미지 신호처리 칩(209)이 차지하는 면적을 종래에 비해 50% 감소시킬 수 있다.
또한, 종래에는 이미지센서 칩(203) 및 이미지 신호처리 칩(209)이 별도로 패키지되어야 했지만, 본 발명에서는 하나의 패키지만으로 구현하였다는 점에서 패키지 공정에 소요되는 비용 및 시간을 절약할 수 있다.
도 3은 본 발명에 따른 적층 구조의 이미지 신호처리 패키지의 제조방법의 일 실시 예이다.
도 3을 참조하면, 일 실시 예에 따른 적층 구조의 이미지 신호처리 패키지의 제조방법(300)은 PCB 어레이를 로딩하는 단계(S310), 이미지 신호처리 칩을 PCB 바디의 하부에 고정하는 단계(S320), 이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더볼을 PCB 바디의 하부 가장자리에 마운트하는 단계(S330), 이미지센서 칩을 PCB 바디의 상부에 고정하는 단계(S340), 커버 글래스를 댐에 안착하는 단계(S350) 및 패키지를 분리하는 단계(S360)를 포함한다.
PCB 어레이를 로딩하는 단계(S310)에서는 복수의 PCB 바디가 서로 결합한 PCB 어레이(Array)를 사용한다.
이미지 신호처리 칩을 PCB 바디의 하부에 고정하는 단계(S320)에서는 PCB 바디(201)의 하부와 이미지 신호처리 칩(209) 사이에 위치하는 범퍼(208)를 이용한다.
이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더볼을 PCB 바디의 하부 가장자리에 마운트하는 단계(S330)에서는 언더 필 에폭시(210)를 이미지 신호처리 칩(209) 전체를 덮도록 한다.
이미지센서 칩을 PCB 바디의 상부에 고정하는 단계(S340)에서는, 접착제 1(202)을 이용하여 이미지센서 칩(203)을 PCB 바디(201)의 상부에 접착하고, 이미지센서 칩(203)의 패드(미도시)와 PCB 바디(201)의 전극을 본딩 와이어(204)로 연결하는 과정을 수행한다.
커버 글래스를 댐에 안착하는 단계(S350)에서는 접착제 2(207)를 이용하여 커버 글래스(205)를 댐(207)의 상부에 고정한다. 이때 커버 글래스(205)는 하나의 PCB 바디(201)가 아니라 복수의 PCB 바디(201)의 상부를 모두 덮는 크기를 가지도록 하는 것이 바람직하다.
패키지를 분리하는 단계(S360)에서는 서로 결합하는 복수의 PCB 바디를 절단 수단을 이용하여 분리한다. 분리되는 위치는 붉은색 점선으로 표시되어 있다.
도 4는 본 발명에 따른 적층 구조의 이미지 신호처리 패키지의 제조방법의 다른 일 실시 예이다.
도 4를 참조하면, 다른 일 실시 예에 따른 적층 구조의 이미지 신호처리 패키지의 제조방법(400)은 PCB 어레이를 로딩하는 단계(S410), PCB 어레이를 분리하는 단계(S420), 이미지 신호처리 칩을 PCB 바디의 하부에 고정하는 단계(S430), 이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더볼을 PCB 바디의 하부 가장자리에 마운트하는 단계(S440), 이미지센서 칩을 PCB 바디의 상부에 고정하는 단계(S450), 및 커버 글래스를 댐에 안착하는 단계(S460)를 포함한다.
PCB 어레이를 로딩하는 단계(S410)에서는 복수의 PCB 바디가 서로 결합한 PCB 어레이(Array)를 사용한다.
PCB 어레이를 분리하는 단계(S420)에서는 서로 결합하는 복수의 PCB 바디를 절단 수단을 이용하여 분리한다. 분리되는 위치는 붉은색 점선으로 표시되어 있다.
이미지 신호처리 칩을 PCB 바디의 하부에 고정하는 단계(S430)에서는 PCB 바디(201)의 하부와 이미지 신호처리 칩(209) 사이에 위치하는 범퍼(208)를 이용한다.
이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더볼을 PCB 바디의 하부 가장자리에 마운트하는 단계(S440)에서는 언더 필 에폭시(210)를 이미지 신호처리 칩(209) 전체를 덮도록 한다.
이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더볼을 PCB 바디의 하부 가장자리에 마운트하는 단계(S450)에서는, 접착제 1(202)을 이용하여 이미지센서 칩(203)을 PCB 바디(201)의 상부에 접착하고, 이미지센서 칩(203)의 패드(미도시)와 PCB 바디(201)의 전극을 본딩 와이어(204)를 연결하는 과정을 수행한다.
커버 글래스를 댐에 안착하는 단계(S460)에서는 접착제 2(207)를 이용하여 커버 글래스(205)를 댐(207)의 상부에 고정한다. 이때 커버 글래스(205)는 분리된 PCB 바디(201) 각각의 상부에 설치된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 기술자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방 가능함은 명백한 사실이다.
201: PCB 바디
202: 접착제 1
203: 이미지센서 칩
204: 본딩 와이어
205: 커버 글래스
206: 댐
207: 접착제 2
208: 범퍼 (& 커넥터)
209: 이미지 신호처리 칩
210: 언더 필 에폭시
211: 솔더 볼

Claims (11)

  1. 가장자리가 댐으로 둘러싸인 PCB 바디;
    상기 PCB 바디의 상부에 설치되는 이미지센서 칩;
    상기 댐의 상부에 설치되는 커버 글래스;
    상기 PCB 바디의 하부에 설치되는 이미지 신호처리 칩; 및
    상기 이미지 신호처리 칩을 덮는 언더 필 에폭시를 포함하며,
    상기 이미지센서 칩 및 상기 이미지 신호처리 칩은 상기 PCB 바디에 설치된 배선을 통해 신호를 송수신하는 적층 구조의 이미지 신호처리 패키지.
  2. 제1항에서,
    상기 이미지센서 칩의 하부 면은 접착제 1을 이용하여 상기 PCB 바디의 상부 면에 고정되고,
    상기 커버 글래스는 접착제 2를 이용하여 상기 댐의 상부 면에 고정되는 적층 구조의 이미지 신호처리 패키지.
  3. 제1항에서, 상기 이미지 신호처리 칩은,
    범퍼를 이용하여 상기 PCB 바디의 하부에 고정되며,
    상기 범퍼는 상기 이미지 신호처리 칩과 상기 PCB 바디의 하부 면의 충격 방지 및 상기 이미지 신호처리 칩과 상기 PCB 바디의 내부 배선과의 전기적 연결 기능을 수행하는 적층 구조의 이미지 신호처리 패키지.
  4. 복수의 PCB 바디를 결합한 PCB 어레이를 로딩하는 단계;
    이미지 신호처리 칩을 상기 PCB 바디의 하부에 고정하는 단계;
    상기 이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더 볼을 상기 PCB 바디의 하부 가장자리에 마운트하는 단계;
    이미지센서 칩을 상기 PCB 바디의 상부에 고정하는 단계;
    커버 글래스를 상기 PCB 바디의 가장자리를 둘러싸는 댐의 상부에 안착하는 단계; 및
    상기 모든 단계를 마쳐 생성된 적층 구조의 이미지 신호처리 패키지를 분리하는 단계를
    포함하는 적층 구조의 이미지 신호처리 패키지의 제조방법.
  5. 제4항에서, 상기 이미지 신호처리 칩을 상기 PCB 바디의 하부에 고정하는 단계는,
    범퍼를 이용하여 상기 PCB 바디의 하부에 상기 이미지 신호처리 칩을 고정하며,
    상기 범퍼는, 한편으로는 상기 PCB 바디 내부의 배선과 상기 이미지 신호처리 칩의 패드를 전기적으로 연결하고 다른 한편으로는 상기 PCB 바디의 하부와 상기 이미지 신호처리 칩의 충격을 방지하는 적층 구조의 이미지 신호처리 패키지의 제조방법.
  6. 제4항에서, 상기 이미지센서 칩을 상기 PCB 바디의 상부에 고정하는 단계는,
    접착제 1을 이용하여 상기 이미지센서 칩을 상기 PCB 바디의 상부에 접착하고, 상기 이미지센서 칩의 패드와 상기 PCB 바디의 전극을 본딩 와이어로 연결하는 적층 구조의 이미지 신호처리 패키지의 제조방법.
  7. 제4항에서, 상기 커버 글래스를 댐에 안착하는 단계는,
    접착제 2를 이용하여 상기 커버 글래스를 상기 댐의 상부에 고정하며, 상기 커버 글래스는 하나의 복수의 PCB 바디의 상부를 덮는 크기를 가지는 적층 구조의 이미지 신호처리 패키지의 제조방법.
  8. 복수의 PCB 바디를 결합한 PCB 어레이를 로딩하는 단계;
    상기 PCB 어레이를 절단하여 개개의 PCB 바디로 분리하는 단계;
    이미지 신호처리 칩을 상기 PCB 바디의 하부에 고정하는 단계;
    상기 이미지 신호처리 칩에 언더 필 에폭시를 도포하고 솔더 볼을 상기 PCB 바디의 하부 가장자리에 마운트하는 단계;
    이미지센서 칩을 상기 PCB 바디의 상부에 고정하는 단계; 및
    커버 글래스를 댐에 안착하는 단계를
    포함하는 적층 구조의 이미지 신호처리 패키지의 제조방법.
  9. 제8항에서, 상기 이미지 신호처리 칩을 상기 PCB 바디의 하부에 고정하는 단계는,
    범퍼를 이용하여 상기 PCB 바디의 하부에 상기 이미지 신호처리 칩을 고정하며,
    상기 범퍼는, 한편으로는 상기 PCB 바디 내부의 배선과 상기 이미지 신호처리 칩의 패드를 전기적으로 연결하고 다른 한편으로는 상기 PCB 바디의 하부와 상기 이미지 신호처리 칩의 충격을 방지하는 적층 구조의 이미지 신호처리 패키지의 제조방법.
  10. 제8항에서, 상기 이미지센서 칩을 상기 PCB 바디의 상부에 고정하는 단계는,
    접착제 1을 이용하여 상기 이미지센서 칩을 상기 PCB 바디의 상부에 접착하고, 상기 이미지센서 칩의 패드와 상기 PCB 바디의 전극을 본딩 와이어로 연결하는 적층 구조의 이미지 신호처리 패키지의 제조방법.
  11. 제8항에서, 상기 커버 글래스를 댐에 안착하는 단계는,
    접착제 2를 이용하여 상기 커버 글래스를 상기 댐의 상부에 고정하며, 상기 커버 글래스는 하나의 복수의 PCB 바디의 상부를 덮는 크기를 가지는 적층 구조의 이미지 신호처리 패키지의 제조방법.
KR1020210074285A 2021-06-08 2021-06-08 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법 KR20220165531A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210074285A KR20220165531A (ko) 2021-06-08 2021-06-08 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210074285A KR20220165531A (ko) 2021-06-08 2021-06-08 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20220165531A true KR20220165531A (ko) 2022-12-15

Family

ID=84439406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210074285A KR20220165531A (ko) 2021-06-08 2021-06-08 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR20220165531A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051424A (ko) 2014-11-03 2016-05-11 삼성전기주식회사 적층 패키지
KR101673585B1 (ko) 2009-04-09 2016-11-16 엘지이노텍 주식회사 다중 적층 패키지 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101673585B1 (ko) 2009-04-09 2016-11-16 엘지이노텍 주식회사 다중 적층 패키지 및 이의 제조방법
KR20160051424A (ko) 2014-11-03 2016-05-11 삼성전기주식회사 적층 패키지

Similar Documents

Publication Publication Date Title
US10008533B2 (en) Semiconductor package
WO2019090935A1 (zh) 光学模组及其加工方法、及终端设备
KR100476558B1 (ko) 이미지 센서 모듈 및 그 제작 공정
US7425463B2 (en) Stacked die package for peripheral and center device pad layout device
US9716193B2 (en) Integrated optical sensor module
US7372135B2 (en) Multi-chip image sensor module
CN108010931B (zh) 一种光学指纹芯片的封装结构以及封装方法
KR20100049283A (ko) 반도체 패키지 및 그 제조 방법
US20130320513A1 (en) Semiconductor package and fabrication method thereof
US8927316B2 (en) Camera module and method of manufacturing the camera module
KR20210050587A (ko) 다수의 반도체 다이 기와식 스택을 포함하는 반도체 소자 어셈블리
US20170179182A1 (en) Semiconductor package and method of fabricating the same
US20180308890A1 (en) Image sensing chip packaging structure and packaging method therefor
CN100524736C (zh) 堆叠型晶片封装结构
US20220093664A1 (en) Reliable semiconductor packages
US20220005779A1 (en) Semiconductor device and manufacturing method thereof
US20080017940A1 (en) Image sensing module
JP6066658B2 (ja) 半導体装置
CN109417081B (zh) 芯片封装结构、方法和电子设备
KR20220165531A (ko) 적층 구조의 이미지 신호처리 패키지 및 적층 구조의 이미지 신호처리 패키지의 제조방법
US20130330881A1 (en) Double-sided adhesive tape, semiconductor packages, and methods of fabricating the same
KR101286571B1 (ko) 반도체 패키지 제조방법 및 반도체 패키지
US20180294302A1 (en) Image sensing chip packaging structure and method
US20100237461A1 (en) Semiconductor package substrate including fuses, semiconductor device package, semiconductor module and electronic apparatus including the same
KR20070105553A (ko) 적층형 패키지 구조체

Legal Events

Date Code Title Description
E601 Decision to refuse application