KR20220162068A - 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자 - Google Patents

성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자 Download PDF

Info

Publication number
KR20220162068A
KR20220162068A KR1020220063835A KR20220063835A KR20220162068A KR 20220162068 A KR20220162068 A KR 20220162068A KR 1020220063835 A KR1020220063835 A KR 1020220063835A KR 20220063835 A KR20220063835 A KR 20220063835A KR 20220162068 A KR20220162068 A KR 20220162068A
Authority
KR
South Korea
Prior art keywords
film
film formation
substrate
thin film
inorganic precursor
Prior art date
Application number
KR1020220063835A
Other languages
English (en)
Inventor
김종문
정재선
천기준
연창봉
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to US18/288,228 priority Critical patent/US20240240318A1/en
Priority to JP2023571180A priority patent/JP2024518597A/ja
Priority to CN202280032422.XA priority patent/CN117295846A/zh
Priority to PCT/KR2022/007539 priority patent/WO2022255734A1/ko
Priority to TW111120157A priority patent/TWI820730B/zh
Publication of KR20220162068A publication Critical patent/KR20220162068A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 성막 재료, 성막 조성물, 이를 활용한 성막 방법 및 이로부터 제조된 반도체 소자에 관한 것으로, 본 발명에 따르면 성장률을 낮추어 복잡한 구조를 갖는 기판 위에 박막을 형성하는 경우에도 컨포멀한 박막을 제공하고, 박막 내 불순물을 감소시키고 박막의 밀도를 크게 향상시켜 종래 고온 공정에서 하부 전극의 산화로 인해 발생되던 누설 전류를 크게 저감시키는 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자를 제공하는 효과가 있다.

Description

성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자{FILM FORMING MATERIAL, FILM FORMING COMPOSITION, FILM FORMING METHOD USING THEM, AND SEMICONDUCTOR DEVICE PREPARED THEREFROM}
본 발명은 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자에 관한 것으로, 보다 상세하게는 성막 조성물에 포함되는 성막 재료를 통해 박막 형성 속도를 제어하는 동시에 기판에 잔류를 원치 않는 성분과의 리간드 교환을 유도함으로써 바텀 업 방식으로 고순도 컨포멀한 치밀(conformal and denser) 박막을 제조하며, 기판과 화학 반응을 통해 형성되는 막질을 개선시켜 결정성을 향상시키고, 박막내의 불순물 농도를 감소시켜 누설 전류 발생을 저감시킨 것으로, 이를 이용한 성막 방법 및 이로부터 제조된 반도체 기판에 관한 것이다.
최근 반도체 기술 분야에서 반도체 소자의 소형화를 통해 보다 향상된 기술을 추구함으로써 적합한 소재와 공정 기술에 대한 연구가 활발히 진행되고 있다. 특히 반도체 공정 중 DRAM(Dynamic Random Access Memory)용 축전기 (Capacitor)에 사용되는 고유전(high-k) 물질인 TiO2, ZrO2, HfO2, Al2O3 등의 산화물 박막 제조 공정이 많이 연구되고 있다.
반도체 제조에서 금속 산화물 박막 제조 공정으로 유기금속 화학기상 증착법(MOCVD)과 원자층 증착법(ALD)이 많이 사용되고 있으며, 화학기상 증착법과 원자층 증착을 통한 금속산화물 박막 형성시 여러 가지 한계점을 보이고 있다. 우선 반도체 소자의 소형화와 고온 공정에 의한 하부전극 산화로 인한 누설전류 발생, 그리고 한정된 온도에서 박막의 결정화도가 낮아 정전용량의 한계를 보이고 있다.
DRAM용 축전기는 높은 커패시턴스 및 10-7 A/cm2 이하의 누설 전류를 필요로 하며, 특히 누설 전류는 계속 감소하는 DRAM 셀의 엄격한 요구 사항을 충족하고 박막의 유전막을 제공함에 있어 주요한 변수에 해당한다(W.Jeon, Journal of Materials Research 35(7), 1 (2019) 및 J.Lee, D.Park, S.Yew, S. Shin, J. Noh, H. Kim, B. Choi, IEEE Electron Device Letters 38 (11) (2017)).
Niinisto 등은 CpHf(NMe2)3와 오존을 사용하여 250 내지 400 ℃ 조건에서 HfO2의 ALD를 통해 두께 8.6 nm의 비정질 박막과 단사정(monoclinic) 박막을 500 ℃에서 후(post) 어닐링한 경우, 1V에 1 x 10-7 A/cm2의 누설 전류 세기를 보고하였다(J. Niinisto, M. Mantymaki, K. Kukli, L. Costelle, E. Puukilainen, M. Ritala, M. Leskela, Journal of Crystal Growth, 312, 245 (2010)).
그러나, ZrO2 및 HfO2 등에 계면 관련 누설 전류 전도 대신 트랩-지지 터널링(TAT) 또는 Poole-Frenkel (P-F) 방출과 같은 벌크 관련 누설 전도 메카니즘이 지배적인 것으로 공지되어 있으며(W.Y. Choi, G.Yoon, W.Y.Chung, Y.Cho, S. SHin and K.H.Ahn, Micromachines 10, 256 (2019)), 특히 캐리어 전도 메카니즘은 결정립계, 내부 불순물(산소 결핍 등), 증착 공정중 박막에 편입되는 외부 불순물과 같은 유전막 결함의 벌크 특성에 크게 좌우되는 것으로 알려져있다.
따라서 고유전의 다른 유전 물질 또는 다른 일함수를 갖는 금속 전극을 사용하기보단 벌크 ZrO2 및 HfO2 내 해당 결함제공원인을 줄이는 기술이 효과적이다.
본 발명에 따른 박막은 블로킹제와 리간드 교환반응제를 동시에 제공하는 성막 재료를 통하여 기판에 잔류를 원치 않는 성분과의 리간드 교환을 유도하고 막질(film quality)과 필름 컴포멀특성(film conformality)을 개선하는 동시에 누설 전류를 저감하며, 반도체 소자의 신뢰성을 250℃와 같은 저온에서도 확보하고자 한다.
본 발명은 복잡한 구조를 갖는 기판 위에 박막을 형성하는 경우에도 성장률을 낮추어 컨포멀한 박막을 제공하는 동시에 박막 내 불순물을 감소시키고 박막의 밀도를 크게 향상시켜 누설 전류를 저감시킨 것을 목적으로 한다.
또한, 본 발명은 고유전율(high-k)을 갖는 박막의 막질을 저온 조건에서 제공함으로써 반도체 소자의 신뢰성을 확보하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명은 블로킹제와 리간드 교환반응제를 포함하는 성막 재료를 제공한다.
상기 블로킹제는 성막 공정 내에서 성막 재료로부터 형성된 탄소수 2 내지 15의 불포화 탄화수소일 수 있다.
상기 리간드 교환반응제는 성막 공정 내에서 성막 재료로부터 형성되어 무기 전구체의 리간드와 교환 반응하는 할로겐화 수소 또는 할로겐 기체일 수 있다.
상기 성막 재료는 하기 화학식 1
[화학식 1]
AnBmXoYiZj
(상기 A는 탄소 또는 규소이고, 상기 B는 수소 또는 탄소수 1 내지 3의 알킬이며, 상기 X는 불소(F), 염소(Cl), 브롬(Br) 및 아이오딘(I) 중 1종 이상이고, 상기 Y와 Z은 독립적으로 산소, 질소, 황 및 플루오린으로 이루어진 군으로부터 선택된 1종 이상이며 서로 같지 않고, 상기 n은 1 내지 15의 정수이며, 상기 o는 1 이상의 정수이고, m은 0 내지 2n+1이고, 상기 i와 j는 0 내지 3의 정수이다.)로 표시되는 분지형, 환형 또는 방향족 화합물일 수 있다.
또한, 본 발명은 펄스(pulse) 전구체를 포함하는 바텀 업(bottom up) 박막 조성물을 제공한다.
상기 펄스 전구체는 전술한 성막 재료(이하 유기 전구체라고도 함) 및 무기 전구체를 포함하는 하이브리드 전구체일 수 있다.
상기 무기 전구체는 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
상기 무기 전구체는 하기 화학식 2a
[화학식 2a]
Figure pat00001
(상기 M1은 Zr, Hf, Si, Ge 또는 Ti이며, 상기 X1, X2, X3는 독립적으로 -NR1R2 또는 -OR3이고, 상기 R1 내지 R3은 독립적으로 탄소수 1 내지 6의 알킬기이며, 상기 n은 1 또는 2이다.)로 표시되는 화합물;
하기 화학식 2b
[화학식 2b]
Figure pat00002
(상기 M은 Zr, Hf, Si, Ge 또는 Ti이며, R1은 독립적으로 수소, 탄소수 1 내지 4의 알킬기이고, 상기 n은 0 내지 5의 정수이며, X'1, X'2 및 X'3은 독립적으로 -NR1R2 또는 -OR3이고, 상기 R'1 내지 R'3은 독립적으로 탄소수 1 내지 6의 알킬기이다.)로 표시되는 화합물; 및
하기 화학식 2c
[화학식 2c]
Figure pat00003
(상기 M1은 Zr, Hf, Si, Ge 또는 Ti이며, X11 및 X12는 각각 서로 독립적으로 알킬기 또는 -NR3R4 및 -OR5로 이루어진 군에서 선택되는 어느 하나이며, 상기 R1 내지 R5는 각각 서로 독립적으로 탄소수 1 내지 6의 알킬기이고, 상기 n1 및 n2는 각각 서로 독립적으로 0 내지 5의 정수이다.)로 표시되는 화합물로 이루어진 군으로부터 1종 이상 선택된 박막 잔류 전구체일 수 있다.
상기 무기 전구체와 상기 성막 재료는 1 : 99 내지 99 : 1의 중량비를 가질 수 있다.
상기 조성물은 반응가스 펄스를 포함할 수 있다.
상기 반응가스 펄스는 산화제 펄스, 질화제 펄스 또는 환원제 펄스일 수 있다.
상기 성막 조성물은 바텀 업 성막 또는 선택적 영역 성막용 조성물일 수 있다.
또한, 본 발명은
전술한 성막 재료를 챔버 내로 주입하여 로딩(loading)된 기판 상에 증착하는 단계;
상기 기판 상에 무기 전구체를 주입하여 증착하는 단계; 및
상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함하며,
상기 무기 전구체는 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 1종 이상 선택된 물질을 포함하는 것을 특징으로 하는 성막 방법을 제공한다.
또한, 본 발명은
무기 전구체를 챔버 내로 주입하여 로딩(loading)된 기판 상에 증착하는 단계;
상기 기판 상에 전술한 성막 재료를 주입하여 증착하는 단계; 및
상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함하며,
상기 무기 전구체는 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 1종 이상 선택된 물질을 포함하는 것을 특징으로 하는 성막 방법을 제공한다.
또한, 본 발명은
전술한 성막 재료와 무기 전구체를 챔버 내로 주입하여 로딩(loading)된 기판 상에 증착하는 단계; 및
상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함하며,
상기 무기 전구체는 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 1종 이상 선택된 물질을 포함하는 것을 특징으로 하는 성막 방법을 제공한다.
상기 성막 방법은, 상기 성막 재료로부터 형성된 블로킹제 및 리간드 교환반응제가 기판 상에 증착되는 단계; 및 상기 리간드 교환반응제가 상기 무기 전구체의 리간드를 교환 반응하는 단계를 포함할 수 있다.
상기 무기 전구체는 기판에 잔류하고, 상기 성막 재료는 기판에 미잔류할 수 있다.
상기 기판은 종횡비(aspect ratio)가 10:1 이상일 수 있다.
상기 성막 재료와 상기 무기 전구체는 펄스 상으로 제공될 수 있다.
상기 성막 방법은 200 내지 800 ℃ 하에 수행될 수 있다.
상기 반응가스 펄스는 산화제, 환원제 또는 질화제의 펄스를 사용할 수 있다.
상기 성막 방법은 원자층증착법, 화학기상증착법, 플라즈마원자층층착법, 또는 플라즈마화학기상증착법으로 수행될 수 있다.
상기 성막 방법은 바텀 업(bottom up) 성막일 수 있다.
상기 성막 방법은 금속 산화물 박막, 금속 질화물 박막, 금속 박막, 또는 이들의 2 이상 박막이 선택적 영역을 갖는 박막을 형성할 수 있다.
또한, 본 발명은 전술한 성막 재료와 상기 전구체를 포함하는 펄스(pulse) 전구체를 포함하는 바텀 업(bottom up) 박막 조성물을 챔버 내로 주입하여, 상기 챔버 내에 로딩(loading)된 기판 표면에 상기 무기 전구체를 바텀 업 증착시키는 단계를 포함하는 것을 특징으로 하는 바텀 업 박막 형성 방법을 제공한다.
상기 기판 상에 상기 무기 전구체를 바텀 업 증착시키는 단계는, 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계; 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계; 및 기판 상에 반응가스 펄스를 주입하고 퍼징하는 단계를 포함할 수 있다.
상기 기판 상에 상기 무기 전구체를 바텀 업 증착시키는 단계는, 기판 상에 상기 무기 전구체 펄스를 주입하고 퍼징하는 단계; 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계; 및 기판 상에 반응가스 펄스를 주입하고 퍼징하는 단계를 포함할 수 있다.
상기 기판 상에 상기 무기 전구체를 바텀 업 증착시키는 단계는, 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계; 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계; 기판 상에 반응가스 펄스를 주입하고 퍼징하는 단계; 및 상기 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계를 포함할 수 있다.
상기 기판 상에 상기 무기 전구체를 바텀 업 증착시키는 단계는, 기판 상에 상기 무기 전구체와 상기 유기 전구체를 동시 주입하고 퍼징하는 단계; 및 기판 상에 반응가스 펄스를 주입하고 퍼징하는 단계를 포함할 수 있다.
상기 기판은 종횡비(aspect ratio)가 10:1 이상일 수 있다.
상기 성막 재료와 상기 무기 전구체는 펄스 상으로 제공될 수 있다.
상기 성막 방법은 200 내지 800 ℃ 하에 수행될 수 있다.
상기 반응가스 펄스는 산화제, 환원제 또는 질화제의 펄스를 사용할 수 있다.
상기 무기 전구체는 기판에 잔류하고, 상기 성막 재료는 기판에 미잔류할 수 있다.
상기 바텀 업 박막 형성 방법은 원자층증착법, 화학기상증착법, 플라즈마원자층층착법, 또는 플라즈마화학기상증착법으로 수행될 수 있다.
상기 바텀 업 박막 형성 방법은 금속 산화물 박막, 금속 질화물 박막, 금속 박막, 비금속 산화물 박막, 비금속 질화물 박막, 기타 유전성 박막 또는 이들의 2 이상 박막이 선택적 영역을 갖는 박막을 형성할 수 있다. 이때 비금속이란 당업계에서 공지된 금속을 제외한 물질을 지칭하는 것으로, 일례로 실리콘 등을 들 수 있다.
또한, 본 발명은 전술한 성막 방법으로 제조됨을 특징으로 하는 반도체 기판을 제공한다.
상기 반도체 기판은 저 저항 금속 게이트 인터커넥트(low resistive metal gate interconnects), 고 종횡비 3D 금속-절연체-금속(MIM) 커패시터(high aspect ratio 3D metal-insulator-metal capacitor), DRAM 트렌치 커패시터(DRAM trench capacitor), 3D 게이트-올-어라운드(GAA; Gate-All-Around) 또는 3D NAND일 수 있다.
또한, 본 발명은 전술한 반도체 기판을 포함함을 특징으로 하는 반도체 소자를 제공한다.
본 발명에 따르면, 성막 공정 도중 블로킹제와 리간드 교환반응제를 동시에 제공할 수 있는 성막 재료를 제공하는 효과가 있다.
본 발명에 따르면, 상기 성막 재료를 통하여 기판에 잔류를 원치 않는 성분과의 리간드 교환을 유도하고 복잡한 구조를 갖는 기판 위에 박막을 형성하는 경우에도 컨포멀한 박막을 제공하는 성막 조성물을 제공하는 효과가 있다.
본 발명에 따르면, 성막 도중 생성되는 공정 부산물과 잔류를 원치않는 성분들을 보다 효과적으로 제거하고, 증착 속도를 저감시켜 성막률을 적절히 낮추어 박막의 결정성을 개선시킴으로써 박막의 품질을 개선시키는 성막 조성물을 제공하는 효과가 있다.
본 발명에 따르면, 복잡한 구조를 갖는 기판 위에 박막을 형성하는 경우에도 바텀 업 방식으로 컨포멀한 박막을 제공하는 바텀 업 박막 조성물을 제공하는 효과가 있다.
본 발명에 따르면, 바텀 업 박막 형성시 공정 부산물을 보다 효과적으로 제거하고, 증착 속도를 저감시켜 박막 성장률을 적절히 낮추어 박막의 결정성을 개선시킴으로써 박막의 품질을 개선시키는 박막 조성물을 제공하는 효과가 있다.
본 발명에 따르면, 박막 내 불순물을 감소시키고 박막의 밀도를 크게 향상시켜 종래 고온 공정에서 하부 전극의 산화로 인해 발생되던 누설 전류를 저감시키는 성막 조성물을 제공할 수 있고, 나아가 이를 이용한 성막 방법 및 이로부터 제조된 반도체 소자를 제공하는 효과가 있다.
도 1은 본 발명에 따른 성막 조성물을 이용한 성막 사이클을 개략적으로 도시한 도면으로, 좌측 도면은 성막 재료 투입 후 무기 전구체 투입의 성막 사이클(이하 제1 공정이라고도 함), 우측 도면은 성막 조성물 중 무기 전구체 투입 후 성막 재료 투입의 성막 사이클(이하 제2 공정이라고도 함)을 나타낸다.
도 2는 본 발명의 실시예 1 내지 3, 실시예 6 내지 8의 바텀 업 박막과, 비교예 1 내지 6(Ref. HfO2) 바텀 업 박막의 증착 속도를 나타내는 GPC 분석 그래프이다.
도 3은 종횡비(길이/직경) 22.6:1의 트렌치 구조를 갖는 기판 상에 320℃ 하에 본 발명의 실시예 1과 비교예 1에 따라 증착시킨 HfO2 박막의 top에서 200 nm 아래 지점과 bottom에서 100 nm 위의 지점에서의 단면에 대한 TEM 사진이다.
도 4는 본 발명의 실시예 1에 따른 성막 재료로부터 성막 공정 도중 생성된 블로킹제와 리간드 교환반응제가 기판 상에 증착된 다음 무기 전구체가 흡착되는 제1 공정을 개략적으로 설명하는 흐름도이다.
도 5는 상기 도 4에서 블로킹제와 리간드 교환반응제가 기판 상에 증착된 다음 무기 전구체가 흡착되는 제1 공정의 생성물에서 무기 전구체의 리간드인 디알킬아민과 Cp가 각각 리간드 교환반응제에 의해 리간드 교환되고, 반응 가스에 의한 금속 산화막이 생성되는 공정을 개략적으로 설명하는 흐름도이다.
도 6은 320℃(a 도면, 실시예 1과 비교예 1), 300℃(b 도면, 실시예 2와 비교예 2), 250℃(c 도면, 실시예 3과 비교예 3)의 증착 온도에서 제조한 바텀 업 박막의 깊이에 따른 탄소(C), 아이오딘(I) 원소 등의 감소율을 나타내는 SIMS 분석 그래프이다.
도 7은 본 발명의 실시예 1 내지 3과 비교예 1 내지 3의 320℃, 300℃, 250℃의 증착 온도에서 제조한 바텀 업 박막의 필름 밀도 분석 그래프이다.
도 8은 본 발명의 실시예 3과 비교예 3의 250℃의 증착 온도에서 제조한 바텀 업 박막의 박막의 깊이에 따른 성분 함량(원자 %)을 확인한 XPS 분석 그래프이다.
도 9는 본 발명의 실시예 3과 비교예 1 및 비교예 3의 250℃의 증착 온도에서 제조한 바텀 업 박막의 XRD 패턴 분석 그래프이다.
이하 본 기재의 성막 조성물, 바텀 업 박막 조성물, 이를 이용한 성막 방법, 이로부터 제조된 반도체 기판과 반도체 소자를 상세하게 설명한다.
본 발명에서 사용하는 용어 "블로킹제"는 달리 특정하지 않는 한, 무기 전구체와 경쟁적으로 기판 상에 흡착되어 성막 속도를 제어하거나 무기 전구체의 치밀한 흡착을 저해하는 역할을 수행하는 첨가제를 지칭한다. 구체적인 예를 하기 도 4(b)에서 확인할 수 있다. 하기 도 4는 성막 재료로부터 성막 공정 도중 생성된 블로킹제와 리간드 교환반응제가 기판 상에 증착된 다음 무기 전구체가 흡착되는 제1 공정을 개략적으로 설명하는 흐름도이다. 하기 도 4에서 보듯이, (a)에서 기판 상에 주입된 성막 재료는 (b)에 나타낸 바와 같이 블로킹제와 리간드 교환반응제로 나뉘어 기판상에 각각 약하게 흡착됨에 따라 이후 (c)에서 제공된 무기 전구체가 흡착될 자리를 저감하게 된다.
본 발명에서 사용하는 용어 "리간드 교환반응제"는 달리 특정하지 않는 한, 무기 전구체의 리간드와 교환반응을 수행하는 첨가제를 지칭한다. 구체적인 예를 하기 도 5(a) 및 5(b)에서 각각 확인할 수 있다. 하기 도 5는 상기 도 4에서 블로킹제와 리간드 교환반응제가 기판 상에 증착된 다음 무기 전구체가 흡착되는 제1 공정의 생성물에서 무기 전구체의 리간드인 디알킬아민과 Cp가 각각 리간드 교환반응제에 의해 리간드 교환되고, 반응 가스에 의한 금속 산화막이 생성되는 공정을 개략적으로 설명하는 흐름도이다.
하기 도 5에서 보듯이, 전술한 블로킹제와 리간드 교환반응제가 기판 상에 증착된 다음 무기 전구체가 흡착되는 제1 공정의 생성물(도 4(d) 또는 도 5(a)에 해당)에서 무기 전구체의 리간드인 디알킬아민과 교환반응(도 5(a)에 해당) 및 무기 전구체의 또다른 리간드인 Cp와 교환반응(도 5(b)에 해당)을 수행하여 해당 자리에 할로겐이 잔류하게 되며, 이후 주입된 반응 가스와의 반응에 의해 금속 산화막을 생성하게 된다.
본 발명에서 사용하는 용어 "바텀 업"은 달리 특정하지 않는 한, 트렌치 구조를 갖는 기판에서 하부에서부터 성장을 지칭하는 것으로, 여기서 트렌치 구조를 갖는 기판은 일례로 종횡비(aspect ratio)가 10:1 이상, 또는 20:1 이상을 지칭할 수 있다.
상기 종횡비(aspect ratio)는, 달리 특정하지 않는 한 상기 트렌치 구조의 길이/직경(L/D)의 비를 지칭하는 것으로, 여기서 길이와 직경은 해당 기술분야에서 통상 지칭하는 부분들을 각각 정의한다.
본 발명자들은 챔버 내부에 로딩된 기판 표면에 무기 전구체와 성막 재료를 포함하는 성막 조성물을 이용하여 성막하는 경우에 250℃와 같은 저온에서 사용하더라도 증착 후 형성되는 박막의 상하부 성장률이 크게 낮아지며, 결과 고종횡비를 가진 트렌치 구조에서 컨포멀특성이 크게 향상되는 것을 확인하였다. 또한, 예상과 달리 탄소와 아이오딘의 잔류량이 저감하고, 박막의 밀도 및 불순물 등이 크게 개선되는 결과를 확인하였고, 이를 토대로 더욱 연구에 매진하여 본 발명을 완성하게 되었다.
상기 성막 방법은 일 실시예로, 무기 전구체와 성막 재료를 각각 또는 동시에 기화하여 챔버 내 로딩된 기판 표면에 흡착시키는 단계; 상기 챔버 내부를 퍼지 가스로 퍼징하는 단계; 상기 챔버 내부에 반응가스를 공급하는 단계; 및 상기 챔버 내부를 퍼지 가스로 퍼징하는 단계;를 포함할 수 있고, 이러한 경우 성막률이 적절히 낮아지고, 성막시 증착 온도가 낮아지더라도 박막의 밀도, 결정성, 컨포멀특성과 유전특성이 개선되고 누설 전류가 효과적으로 저감되어 막질이 크게 향상되는 이점이 있다.
상기 성막 방법은 바람직한 일 실시예로, 펄스(pulse) 전구체를 포함하는 바텀 업(bottom up) 박막 조성물을 챔버 내로 주입하여 로딩(loading)된 기판 표면에 증착하되, 상기 펄스 전구체는 무기 전구체와 유기 전구체를 포함하며, 상기 무기 전구체와 상기 유기 전구체를 기판 상에 동시 주입한 다음 반응가스 펄스를 주입하여 증착시키는 단계를 포함할 수 있고, 이러한 경우 박막 성장률이 적절히 낮아지고, 박막 형성 시 증착 온도가 낮아지더라도 바텀 업 박막의 밀도, 결정성, 컨포멀특성과 유전특성이 개선되고 누설 전류가 효과적으로 저감되어 막질이 크게 향상되는 이점이 있다.
상기 성막 방법은 바람직한 다른 실시예로, 성막 재료를 챔버 내로 주입하여 로딩(loading)된 기판 상에 증착하는 단계; 상기 기판 상에 무기 전구체를 주입하여 증착하는 단계; 및 상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함할 수 있고, 이러한 경우 성막률이 적절히 낮아지고, 성막시 증착 온도가 낮아지더라도 박막의 밀도, 결정성, 컨포멀특성과 유전특성이 개선되고 누설 전류가 효과적으로 저감되어 막질이 크게 향상되는 이점이 있다.
상기 성막 방법은 바람직한 다른 실시예로, 무기 전구체를 챔버 내로 주입하여 로딩(loading)된 기판 상에 증착하는 단계; 상기 기판 상에 성막 재료를 주입하여 증착하는 단계; 및 상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함할 수 있고, 이러한 경우 성막률이 적절히 낮아지고, 성막시 증착 온도가 낮아지더라도 박막의 밀도, 결정성, 컨포멀특성과 유전특성이 개선되고 누설 전류가 효과적으로 저감되어 막질이 크게 향상되는 이점이 있다.
상기 성막 방법은 바람직한 또 다른 실시예로, 챔버 내로 주입하여 로딩(loading)된 기판 표면에 성막 재료와 무기 전구체를 주입하여 증착하는 단계; 및 상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함할 수 있고, 이러한 경우 성막률이 적절히 낮아지고, 성막시 증착 온도가 낮아지더라도 박막의 밀도, 결정성, 컨포멀특성과 유전특성이 개선되고 누설 전류가 효과적으로 저감되어 막질이 크게 향상되는 이점이 있다.
상기 성막 방법은 바람직한 또 다른 실시예로, 기판 상에 성막 재료를 주입하여 퍼지하는 단계; 상기 기판 상에 무기 전구체를 주입하여 퍼지하는 단계; 상기 기판 상에 반응가스 펄스를 주입하여 퍼지하고 상기 무기 전구체를 증착시키는 단계; 및 상기 기판 상에 상기 성막 재료를 주입하여 퍼지하는 단계를 포함할 수 있고, 이러한 경우 성막률이 적절히 낮아지고, 성막시 증착 온도가 낮아지더라도 박막의 밀도, 결정성, 컨포멀특성과 유전특성이 개선되고 누설 전류가 효과적으로 저감되어 막질이 크게 향상되는 이점이 있다.
상기 성막 방법에 의해 제조된 박막은 바텀 업 박막일 수 있고, 이러한 박막 내에서 상기 무기 전구체는 잔류하고 증착되어 박막을 형성하나 성막 재료는 잔류하지 않는 것을 특징으로 한다.
상기 무기 전구체, 성막 재료, 반응가스, 퍼지에 사용되는 가스는 독립적으로 바람직하게 VFC 방식, DLI 방식 또는 LDS 방식으로 상기 챔버 내로 이송될 수 있고, 보다 바람직하게는 LDS 방식으로 상기 챔버 내로 이송되는 것이다.
상기 챔버는 CVD 챔버 또는 ALD 챔버일 수 있으나, 이에 한정하는 것은 아니다.
본 발명의 일 실시예에 있어서, 상기 성막 재료는 블로킹제와 리간드 교환반응제를 포함할 수 있다.
상기 블로킹제는 앞서 살펴본 도 4(b)에서 보듯이, 성막 공정 내에서 성막 재료로부터 형성된 탄소수 2 내지 15의 불포화 탄화수소일 수 있고, 3차 구조를 갖는 탄소수 2 내지 15의 불포화 탄화수소인 것이 무기 전구체가 기판에 흡착하기 위한 접근을 차단하는 블로킹 효과를 극대화할 수 있어 바람직하다.
상기 리간드 교환반응제는 앞서 살펴본 도 5(a)와 (b)에서 보듯이, 성막 공정 내에서 성막 재료로부터 형성되어 무기 전구체의 리간드와 교환 반응하는 할로겐화 수소 또는 할로겐 기체일 수 있고, 할로겐화 수소인 것이 무기 전구체가 기판에 흡착하기 위한 접근을 차단하는 블로킹 효과와 인접하여 흡착된 무기 전구체의 리간드와 교환 반응을 수행하는 효과를 동시에 극대화할 수 있어 바람직하다.
이때 할로겐으로는 F, Cl, Br, 또는 I를 사용할 수 있으며, 추후 반응가스와의 반응성 등을 고려할 때 I 또는 Br을 사용하는 것이 바람직할 수 있다.
본 발명에서 사용하는 성막 재료로는 후술하는 무기 전구체와 반응성이 실질적으로 없고 박막 내에 미잔류하는 물질을 지칭하는 것으로, 일례로 하기 화학식 1,
[화학식 1]
AnBmXoYiZj
(상기 A는 탄소 또는 규소이고, 상기 B는 수소 또는 탄소수 1 내지 3의 알킬이며, 상기 X는 불소(F), 염소(Cl), 브롬(Br) 및 아이오딘(I) 중 1종 이상이고, 상기 Y와 Z은 독립적으로 산소, 질소, 황 및 플루오린으로 이루어진 군으로부터 선택된 1종 이상이며 서로 같지 않고, 상기 n은 1 내지 15의 정수이며, 상기 o는 1 이상의 정수이고, m은 0 내지 2n+1이고, 상기 i와 j는 0 내지 3의 정수이다.)로 표시되는 분지형, 환형 또는 방향족 화합물인 것을 특징으로 하는데, 이 경우 박막에 미잔류하는 전구체로서 작용하여 본 발명이 목적하는 효과가 잘 발현되며 고 유전율을 제공하는 이점이 있다.
본 발명에서 사용하는 용어 "미잔류"는 달리 특정하지 않는 한, XPS로 성분 분석 시 C 원소 0.1 원자%(atom %), N 원소 0.1 원자%(atom%) 미만으로 존재하는 경우를 지칭한다.
상기 성막 재료는 바람직하게는 순도 99.9% 이상의 화합물, 순도 99.95% 이상의 화합물, 또는 순도 99.99% 이상의 화합물일 수 있으며, 참고로 순도 99% 미만의 화합물을 사용할 경우에는 불순물을 형성할 수 있어 가급적 99% 이상의 물질을 사용하는 것이 좋다.
상기 성막 재료에서 형성된 블로킹제와 리간드 교환반응제의 예를 들어보면, 성막 재료가 tert-부틸 아이오다이드인 경우, 상기 블로킹제는 2-메틸 프로펜이고 상기 리간드 교환반응제는 아이오딘화 수소일 수 있다.
상기 성막 재료는 Vapor Flow Controller (VFC) and/or Liquid Delivery System (LDS)를 사용하여 펄스(pulse) 상으로 공급될 수 있으며, 이때 펄스 상이란 당업계에서 사용하는 펄스 상태이면 무방하다.
본 발명의 일 실시예에 있어서, 상기 성막 조성물은 상기 성막 재료와 함께 무기 전구체를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 성막 조성물은 바텀 업 박막 조성물일 수 있다.
본 발명의 일 실시예에 있어서, 상기 바텀 업 박막 조성물은 펄스(pulse) 전구체를 포함할 수 있다.
본 발명에서 펄스(pulse) 전구체는 Vapor Flow Controller (VFC) 및/또는 Liquid Delivery System (LDS)를 사용하여 펄스 상으로 공급될 수 있는 전구체를 지칭하며, 이때 펄스 상이란 당 업계에서 통상 사용하는 펄스 상태라면 무방하다.
상기 펄스 전구체는 일례로 무기 전구체와 유기 전구체를 포함하는 하이브리드 전구체일 수 있다.
본 발명에서 사용하는 무기 전구체로는 박막에 잔류하고 전도성 개선을 도울 수 있는 물질을 지칭하는 것으로, 일례로 하기 화학식 2로 나타내는 물질일 수 있다.
[화학식 2]
MxLy
(상기 x는 1 내지 3의 정수이며, 상기 M은 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 선택될 수 있고, 상기 y는 1 내지 6의 정수이며, 상기 L은 각각 독립적으로 H, C, N, O, F, P, S, Cl, Br 또는 I이거나, H, C, N, O, F, P, S, Cl 및 Br로 이루어진 군으로부터 선택된 2종 이상의 조합으로 이루어진 리간드이다.), 이 경우 본 발명이 목적하는 효과가 잘 발현되며 고 유전율을 갖는 이점이 있다.
바람직한 실시예로서, 상기 무기 전구체는 하기 화학식 2a
[화학식 2a]
Figure pat00004
(상기 M1은 Zr, Hf, Si, Ge 또는 Ti이며, 상기 X1, X2, X3는 독립적으로 -NR1R2 또는 -OR3이고, 상기 R1 내지 R3은 독립적으로 탄소수 1 내지 6의 알킬기이며, 상기 n은 1 또는 2이다.)로 표시되는 화합물;
하기 화학식 2b
[화학식 2b]
Figure pat00005
(상기 M은 Zr, Hf, Si, Ge 또는 Ti이며, R1은 독립적으로 수소, 탄소수 1 내지 4의 알킬기이고, 상기 n은 0 내지 5의 정수이며, X'1, X'2 및 X'3은 독립적으로 -NR1R2 또는 -OR3이고, 상기 R'1 내지 R'3은 독립적으로 탄소수 1 내지 6의 알킬기이다.)로 표시되는 화합물; 및
하기 화학식 2c
[화학식 2c]
Figure pat00006
(상기 M1은 Zr, Hf, Si, Ge 또는 Ti이며, X11 및 X12는 각각 서로 독립적으로 알킬기 또는 -NR3R4 및 -OR5로 이루어진 군에서 선택되는 어느 하나이며, 상기 R1 내지 R5는 각각 서로 독립적으로 탄소수 1 내지 6의 알킬기이고, 상기 n1 및 n2는 각각 서로 독립적으로 0 내지 5의 정수이다.)로 표시되는 화합물로 이루어진 군으로부터 1종 이상 선택된 박막 잔류 전구체인 것이 열적 안정성과 반응성 측면에서 바람직하다.
상기 무기 전구체와 상기 성막 재료는 1 : 99 내지 99 : 1의 중량비, 1 : 90 내지 90 : 1의 중량비, 1 : 85 내지 85 : 1의 중량비, 또는 1 : 80 내지 80 : 1의 중량비를 갖는 것일 수 있다.
상기 조성물은 반응가스의 펄스를 포함하며, 상기 반응가스는 산화제, 질화제 및 환원제로부터 선택된 1종 이상일 수 있다.
상기 산화제, 질화제, 환원제는 해당 기술분야에서 통상 사용하는 물질들일 수 있으며, 일례로 산화제는 O3, O2 또는 이들의 혼합, 질화제는 NH3, N2H2, N2 또는 이들의 혼합, 환원제는 H2 등일 수 있으며 이에 한정하는 것은 아니다.
본 발명의 성막 방법에서 성막 재료를 사용하여 기판 상에 무기 전구체를 증착시키는 단계를 포함한다.
본 발명의 성막 방법에서 상기 기판 상에 상기 무기 전구체를 증착시키는 단계는, 일례로 성막 재료로부터 형성된 블로킹제 및 리간드 교환반응제가 기판 상에 증착되는 단계; 및 상기 리간드 교환반응제가 상기 무기 전구체의 리간드를 교환 반응하여 기판 상에 무기 전구체를 증착시키는 단계를 포함할 수 있다.
본 발명의 성막 방법에서 상기 기판 상에 상기 무기 전구체를 증착시키는 단계는, 바람직한 예로 성막 재료로부터 형성된 블로킹제 및 리간드 교환반응제가 기판 상에 증착되는 단계; 상기 리간드 교환반응제가 상기 무기 전구체의 리간드를 교환 반응하는 단계; 및 상기 기판 상에 반응가스의 펄스를 주입하여 무기 전구체를 증착하는 단계를 포함할 수 있다.
이때 상기 무기 전구체는 성막 재료의 주입 이후 투입되거나 성막 재료의 주입 이전에 투입되거나 혹은 성막 재료의 주입과 동시에 투입될 수 있다.
본 발명의 바텀 업 성막 방법에서 상기 기판 상에 상기 무기 전구체를 바텀 업 증착시키는 단계는 바람직한 예로, 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계; 기판 상에 상기 무기 전구체 펄스를 주입하고 퍼징하는 단계; 및 기판 상에 반응가스 펄스를 주입하고 퍼징하는 단계를 포함할 수 있다.
이때, 상기 무기 전구체는 성막 재료의 주입 이후 투입되는 경우에 하기 도 4 및 도 5에 나타낸 흐름에 따라 블로킹 반응과 리간드 교환 반응을 수행할 수 있다.
본 발명의 바텀 업 성막 방법에서 상기 기판 상에 상기 무기 전구체를 바텀 업 증착시키는 단계는 또 다른 바람직한 예로, 기판 상에 상기 무기 전구체 펄스를 주입하고 퍼징하는 단계; 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계; 및 기판 상에 반응가스 펄스를 주입하고 퍼징하는 단계를 포함할 수 있다.
또한, 본 발명의 바텀 업 성막 방법에서 상기 기판 상에 상기 무기 전구체를 바텀 업 증착시키는 단계는 또 다른 바람직한 예로, 기판 상에 상기 성막 재료 펄스를 주입하고 퍼징하는 단계; 기판 상에 상기 무기 전구체 펄스를 주입하고 퍼징하는 단계; 기판 상에 반응가스 펄스를 주입하고 퍼징하는 단계; 및 상기 기판 상에 성막 재료 펄스를 주입하고 퍼징하는 단계;를 포함할 수 있다.
나아가, 본 발명의 바텀 업 성막 방법에서 상기 기판 상에 상기 무기 전구체를 바텀 업 증착시키는 단계는 또 다른 바람직한 예로, 기판 상에 상기 무기 전구체 펄스와 상기 성막 재료 펄스를 동시에 주입하고 퍼징하는 단계; 및 기판 상에 반응가스 펄스를 주입하고 퍼징하는 단계를 포함할 수 있다.
상기 기판은 종횡비(aspect ratio)가 10:1 이상, 또는 20:1 이상을 갖는 트렌치 구조의 기판을 지칭할 수 있다.
상기 성막 방법은 일례로 증착 온도가 200 내지 800 ℃이고, 구체적인 예로 200 내지 600 ℃이고, 바람직하게는 250 내지 450 ℃이며, 구체적인 예로는 250 내지 420 ℃, 250 내지 320 ℃, 380 내지 420 ℃ 또는 400 내지 450 ℃이고, 이 범위 내에서 박막 품질 및 스텝 커버리지 등이 크게 개선되는 이점이 있다.
상기 성막 방법은 일례로 반응 가스로 환원제, 질화제 또는 산화제를 사용할 수 있고, 필요에 따라서는 일부 선택된 영역과 나머지 영역에 각각 상이한 반응 가스를 적용할 수도 있다.
상기 성막 방법은 일례로 원자층증착법 또는 화학기상증착법으로 수행될 수 있고, 필요에 따라서는 플라즈마 원자층증착법 또는 플라즈마 화학기상증착법으로 수행될 수 있다.
상기 성막 방법은 일례로 금속 산화물 박막, 금속 질화물 박막, 금속 박막, 비금속 산화물 박막, 비금속 질화물 박막, 기타 유전성 박막 또는 이들의 2 이상 박막이 선택적 영역을 갖는 박막을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 전술한 성막 방법으로 제조됨을 특징으로 하는 박막을 제공할 수 있다.
상기 박막은 확산방지막(barrier), 에칭정지막(etch stop), 차지트랩(charge trap), 선택적 영역 증착막(selective area deposition), 바텀 업 박막 등으로 사용될 수 있다.
본 발명의 일 실시예에 따르면, 전술한 성막 방법으로 제조됨을 특징으로 하는 반도체 기판을 제공할 수 있다.
상기 반도체 기판은 저 저항 금속 게이트 인터커넥트(low resistive metal gate interconnects), 고 종횡비 3D 금속-절연체-금속(MIM) 커패시터(high aspect ratio 3D metal-insulator-metal capacitor), DRAM 트렌치 커패시터(DRAM trench capacitor), 3D 게이트-올-어라운드(GAA; Gate-All-Around) 또는 3D NAND일 수 있다.
나아가, 본 발명의 다른 실시예에 따르면, 전술한 반도체 기판을 포함함을 특징으로 하는 반도체 소자를 제공할 수 있다.
일례로, 본 발명에 따른 박막을 포함하는 커패시터는 2층 내지 3층 이상 적층되어 제공될 수 있으며, 이때 각 층을 구성하는 무기 전구체는 그 종류를 달리하여 적층될 수 있으나, 필요에 따라서는 동일한 종류를 사용하여 적층할 수도 있다.
일례로, 반도체 기판 상부에 하부 전극, 유전막, 제2 전극이 순차 형성되어 커패시터를 형성할 수 있다.
이때 하부 전극은 DRAM 소자 또는 기타 소자의 스토리지 전극 또는 디커플링 커패시터의 전극일 수 있다.
상기 하부 전극은 일례로 넓은 표면적을 확보할 수 있는 실린더 형상 또는 필라 형상 등으로 제조될 수 있고, 도전층 또는 금속층으로 형성될 수도 있다.
상기 유전막은 금속 산화막일 수 있으며, 본 발명에 따른 성막 조성물을 사용하여 증착되는 경우에, 하부 단차 또는 토폴로지(topology)를 갖는 하부 전극 상에 형성되더라도 고른 두께와 적절한 접착성을 갖는 이점이 있다.
상기 유전막 상부에 형성되는 상부 전극은 하부 전극과 동일한 도전층 또는 금속층으로 구성될 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예 및 도면을 제시하나, 하기 실시예 및 도면은 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
[실시예]
실시예 1
하기 도 1의 좌측 도면에 나타낸 박막 제조 사이클을 사용하여 종횡비 22.6:1(길이:직경)의 트렌치 구조를 갖는 SiO2 기판 상에 HfO2 바텀 업 박막을 적층하였다.
도 1의 좌측 도면은 본 발명에 따른 바텀 업 박막 조성물 중에서 성막 재료 펄스 투입 후 무기 전구체 펄스 투입 실험에 해당하는 것으로, 제1 공정이라 지칭한다.
구체적으로, 성막 재료 펄스를 3초 주입한 다음 6초간 퍼지하고, 무기 전구체 펄스를 3초 주입한 다음 6초 퍼지한 다음 반응가스 펄스를 3초 주입한 다음 6초 퍼지하는 사이클을 포함한다.
전술한 HfO2 바텀 업 박막은 샤워 헤드(shower head)가 구비된 12 inch의 ALD 시스템에서 증착 공정을 수행하였다.
상기 무기 전구체는 하기 화학식 3-1로 나타내는 화합물인 CpHf를 준비하였다. 상기 CpHf는 Sigma 사에서 구입하여 정제 없이 사용하였다.
[화학식 3-1]
Figure pat00007
상기 성막 재료는 하기 화학식 3-2로 나타내는 화합물인 TBI를 준비하였다. 상기 TBI는 출원인이 합성한 다음 99.9% 순도로 정제하여 사용하였다.
[화학식 3-2]
Figure pat00008
준비된 성막 재료를 캐니스터에 담아 상온에서 LMFC(Liquid Mass Flow Controller)를 이용하여 0.01 g/min의 유속으로 90℃로 가열된 기화기로 공급하였다. 준비된 CpHf를 별도의 캐니스터에 담아 0.1 g/min의 유속으로 170℃로 가열된 별도의 기화기로 공급하였다.
기화기에서 증기상으로 기화된 성막 재료를 3초 동안 Si 웨이퍼 상에 SiO2를 100 nm 성장시킨 위에 TiN을 20 nm 두께로 성장시킨 기판이 로딩된 증착 챔버에 투입한 후 아르곤 가스를 300sccm으로 6초 동안 공급하여 아르곤 퍼징을 실시하였다. 금속 산화막이 형성될 기판을 320℃로 가열하였으며, 이때 반응 챔버내 압력은 0.74 Torr로 제어하였다.
다음으로, 기화기에서 증기상으로 기화된 CpHf를 3초 동안 증착 챔버에 투입한 후 아르곤 가스를 300sccm으로 6초 동안 공급하여 아르곤 퍼징을 실시하였다. 금속 산화막이 형성될 기판을 320℃로 가열하였으며, 이때 반응 챔버내 0.74 Torr로 제어하였다.
이어서, 반응성 가스로서 오존을 1000 sccm을 3초 동안 상기 반응 챔버에 투입한 후, 6초 동안 아르곤 퍼징을 실시하였다. 금속 산화막이 형성될 기판을 320℃로 가열하였으며, 이때 반응 챔버내 0.74 Torr로 제어하였다.
이와 같은 공정을 100회 반복하여 자기-제한 원자층인 HfO2 박막을 형성하였다.
실시예 2
실시예 1에서 기판의 가열 온도를 300 ℃로 조절한 것을 제외하고는 실시예 6과 동일한 방법으로 HfO2 박막을 형성하였다.
실시예 3
실시예 1에서 기판의 가열 온도를 250 ℃로 조절한 것을 제외하고는 실시예 6과 동일한 방법으로 HfO2 박막을 형성하였다.
실시예 4
실시예 1에서 무기 전구체를 하기 화학식 3-3으로 나타낸 화합물인 TEMAHf(Tetrakis(ethylmethylamino) Hafniumb)로 대체한 것을 제외하고는 실시예 1과 동일한 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다.
[화학식 3-3]
Figure pat00009
실시예 5
실시예 1에서 성막 재료를 하기 화학식 3-4로 나타낸 화합물인 TBB로 대체한 것을 제외하고는 실시예 1과 동일 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다. 상기 TBB는 출원인이 합성한 다음 99.9% 순도로 정제하여 사용하였다.
[화학식 3-4]
Figure pat00010
실시예 6
실시예 1에서 사용한 도 1의 좌측 도면에 나타낸 박막 제조 사이클을 도 1의 우측 도면에 나타낸 박막 제조 사이클로 변경한 것을 제외하고는 실시예 1과 동일한 공정을 반복하였다.
구체적으로, 도 1의 우측 도면에 나타낸 성막 사이클을 사용하여 종횡비 22.6:1 (길이:직경)의 트렌치 구조를 갖는 SiO2 기판 상에 HfO2 바텀 업 박막을 적층하였다.
도 1의 우측 도면은 본 발명에 따른 무기 전구체 펄스 투입 후 성막 재료 펄스 투입 실험에 해당하는 것으로, 제2 공정이라 지칭한다.
구체적으로, 무기 전구체 펄스를 3초 주입한 다음 6초간 퍼지하고, 성막 재료 펄스를 3초 주입한 다음 6초 퍼지한 다음 반응가스 펄스를 3초 주입한 다음 6초 퍼지하는 사이클을 포함한다. 금속 산화막이 형성될 기판을 320℃로 가열하였으며, 이때 반응 챔버내 0.74 Torr로 제어하였다.
실시예 7
실시예 6에서 기판의 가열 온도를 300 ℃로 조절한 것을 제외하고는 실시예 6과 동일한 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다.
실시예 8
실시예 6에서 기판의 가열 온도를 250 ℃로 조절한 것을 제외하고는 실시예 6과 동일한 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다.
실시예 9
실시예 1에서 무기 전구체를 하기 화학식 3-5로 나타낸 화합물인 CpZr로 대체하고 성막 재료를 0.1 g/min의 유속으로 투입하며 기판의 가열 온도를 320 ℃로 조절한 것을 제외하고는 실시예 1과 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
[화학식 3-5]
Figure pat00011
실시예 10
실시예 9에서 기판의 가열 온도를 300 ℃로 조절한 것을 제외하고는 실시예 9와 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
실시예 11
실시예 9에서 기판의 가열 온도를 250 ℃로 조절한 것을 제외하고는 실시예 9와 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
실시예 12
실시예 6에서 무기 전구체를 하기 화학식 3-5로 나타낸 화합물인 CpZr로 대체하고 성막 재료를 0.1 g/min의 유속으로 투입하며 기판의 가열 온도를 320 ℃로 조절한 것을 제외하고는 실시예 1과 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
실시예 13
실시예 12에서 기판의 가열 온도를 300 ℃로 조절한 것을 제외하고는 실시예 12와 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
실시예 14
실시예 12에서 기판의 가열 온도를 250 ℃로 조절한 것을 제외하고는 실시예 12와 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
비교예 1
실시예 1에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 1과 동일한 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다.
비교예 2
실시예 2에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 2와 동일한 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다.
비교예 3
실시예 3에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 3과 동일한 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다.
비교예 4
실시예 6에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 6과 동일한 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다.
비교예 5
실시예 7에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 7과 동일한 방법으로 자기-제한 원자층인 HfO2 박막을 형성하였다.
비교예 6
실시예 8에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 8과 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
비교예 7
실시예 9에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 9와 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
비교예 8
실시예 10에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 9와 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
비교예 9
실시예 11에서 성막 재료를 투입하지 않은 것을 제외하고는 실시예 9와 동일한 방법으로 자기-제한 원자층인 ZrO2 박막을 형성하였다.
[실험예]
1) 증착평가
실시예 1 내지 3, 5 내지 8과 비교예 1 내지 4는 무기 전구체를 CpHf으로, 실시예 4와 비교예 5는 무기 전구체를 TEMAHf으로, 그리고 실시예 9 내지 14와 비교예 6 내지 7은 무기 전구체를 CpZr으로 변경하여 실험한 것인데, 전체적으로 성막 재료가 무기 전구체보다 먼저 투입되는 경우 증착 속도가 감소하였고, 성막 재료가 무기 전구체보다 나중에 투입되면 증착 속도가 증가하는 경향을 보였다(하기 표 1 및 하기 도 2 참조).
그 경향성은 실시예 1 내지 6과 비교예 1 내지 3에서 보듯이, 저온의 경우가 더 컸다.
또한, 이러한 경향성은 실시예 1 내지 8과 비교예 1 내지 3, 실시예 9 내지 14와 비교예 6 내지 7에서 보듯이 ZrO2 박막의 경우가 더 컸다.
구분 성막 재료 무기 전구체 증착 속도 (Å/cycle)
실시예 1 Tert-butyl iodide CpHf 0.564
실시예 2 Tert-butyl iodide CpHf 0.583
실시예 3 Tert-butyl iodide CpHf 0.628
실시예 6 Tert-butyl iodide CpHf 0.845
실시예 7 Tert-butyl iodide CpHf 0.849
실시예 8 Tert-butyl iodide CpHf 0.942
실시예 9 Tert-butyl iodide CpZr -
실시예 10 Tert-butyl iodide CpZr 0.643
실시예 11 Tert-butyl iodide CpZr 0.705
실시예 12 Tert-butyl iodide CpZr -
실시예 13 Tert-butyl iodide CpZr 0.870
실시예 14 Tert-butyl iodide CpZr 0.896
비교예 1 X CpHf 0.716
비교예 2 X CpHf 0.712
비교예 3 X CpHf 0.685
비교예 6 X CpZr 0.755
비교예 7 X CpZr 0.737
2) 불순물 저감특성
C 저감률(%)은 하기 수학식 2로 계산하였다.
[수학식 2]
C 저감률 =
Figure pat00012
하기 도 6에서 알 수 있는 바와 같이, 본 발명에 따른 성막 재료를 사용하면서 무기 전구체를 Hf 박막 전구체로 사용한 실시예 1 내지 3는 성막 재료를 사용하지 않은 비교예 1(Ref HfO2)에 비하여 박막내 오염 물질인 C 강도(intensity)가 크게 감소하여 불순물 저감특성이 매우 뛰어남을 확인할 수 있었다.
보다 구체적으로 설명하면, 무기 전구체로 CpHf를 320 ℃에서 사용한 실시예 1(도면 6(a)에 해당)는 대조군인 비교예 1(C(Counts/s)=8227) 대비 박막내 오염 물질인 C 강도가 76% 감소하였고, 무기 전구체로 CpHf를 300 ℃에서 사용한 실시예 2(도면 6(b)에 해당)는 대조군인 비교예 2 대비 박막 내 오염 물질인 C 강도가 66% 감소하였으며, 무기 전구체로 CpHf를 250 ℃에서 사용한 실시예 3(도면 6(c)에 해당)는 대조군인 비교예 3(C(Counts/s)=13745) 대비 박막내 오염 물질인 C 강도가 40%감소하여, 본 발명에 따른 Hf 박막은 불순물 저감특성이 매우 뛰어남을 다시 한번 확인할 수 있었다.
3) 박막 밀도
도 7에 나타낸 바와 같이, 실시예 2(박막 밀도 9.40 g/cm3), 실시예 3(박막 밀도 8.0 g/cm3)는 각각 이들의 레퍼런스에 해당하는 비교예 2(9.0 g/cm3) 및 비교예 3(7.7 g/cm3) 대비하여 X선 반사측정(XRR) 분석에 의거하여 측정된 박막 밀도가 크게 증가하는 것을 확인하였다.
이로부터 본 발명에 따른 Hf 및 Zr 박막이 DRAM 커패시턴스와 같이 고 종횡비를 갖는 집적화된 구조체에서 결정성을 개선하고, 최종적으로 전기적 특성을 개선시킬 수 있음을 알 수 있다.
전술한 실시예 1과 실시예 3, 그리고 비교예 3에서 증착된 7nm 두께 XRD 패턴을 하기 도 9에 나타내었다.
하기 도 9에서 보듯이, 매우 약한 회절 패턴으로 표시되는 비정질이 관찰되었고, 320 도에서 결정상으로의 상 전이가 관찰되지 않았다. 참고로, 매우 얇은 증착 박막은 대부분 비정질 상태인 것으로 알려져 있어 적절한 박막이 제조된 것을 확인하였다.
4)정전 용량
실시예 1과 비교예 1에서 각각 제조된 HfO2 박막에 대한 정전 용량을 측정하였다.
구체적으로, 측정하고자 하는 유전막의 Top 및 Bottom에 Metal 박막을 성막시키고 Top과 Bottom의 Metal을 서로 전기적으로 연결시키고, 1MHz 주파수에서 CV Measurement 장비를 이용하여 측정하고 하기 표 2에 나타내었다.
5)누설 전류
실시예 1과 비교예 1에서 각각 제조된 HfO2 박막에 대한 누설 전류를 3MV/cm에서 측정하였다.
구체적으로, I-V Parameter Analyzer (모델: 4200-SCS; 제조업체: KEITHLEY) 장비를 이용하여 Voltage Sweep Mode (0-15V) 방식으로 측정하고 하기 표 2에 나타내었다.
6) 유전상수
실시예 1과 비교예 1에서 각각 제조된 HfO2 박막에 대한 유전 상수를 측정하였다.
구체적으로, C-V Parameter Analyzer (모델: E4980A, LCR Meter: 20 Hz ~ 2 MHz, 제조업체: KEYSIGHT) 장비를 이용하여 DC-Bias Sweep Mode 방식으로 측정하고 하기 표 2에 나타내었다.
구분 정전 용량(F) 누설 전류(A/cm2) 유전 상수
실시예 1 2.67 x 10 -10 5.18 x 10-8 15.1
비교예 1 2.54 x 10 -10 1.13 x 10-6 14.4
상기 표 2에 나타난 바와 같이, 본 발명에 따른 성막 재료를 사용한 실시예 1은 이를 사용하지 않은 비교예 1과 비교하여, 유전 상수와 정전 용량이 향상되고, 누설 전류가 현저히 저감된 결과를 확인할 수 있었다.
구체적으로 누설 전류의 경우에는 DRAM 누설 전류 한계보다 낮은 5.18 x 10-8 A/cm2으로서 95%에 상당하는 개선이 확인되었으며, 이렇게 크게 저감된 누설 전류는 앞서 확인한 박막 불순물 및 박막 밀도의 개선에 기인한 것으로 여겨진다.
7) 바텀 업 컨포멀특성
실시예 1과 비교예 1에서 각각 제조된 HfO2 박막에 대한 바텀 업 컨포멀 특성을 확인하였다.
구체적으로, 종횡비(길이/직경) 22.6:1의 트렌치 구조를 갖는 기판 상에 320℃ 하에 본 발명의 실시예 1과 비교예 1에 따라 HfO2 박막을 증착시켰다.
상기 HfO2 박막의 Top 및 Bottom에 Metal 박막을 성막시키고 top에서 200 nm 아래 지점과 bottom에서 100 nm 위의 지점에서의 단면에 대한 TEM 사진을 하기 도 3에 나타내었다.
하기 도 3에서 보듯이, 본 발명에 따른 성막 재료를 사용한 실시예 1은 Top 두께 5.17 nm와 Bottom 두께 4.99 nm로서 97%의 컨포멀 특성을 나타낸 반면(도 3b), 이를 사용하지 않은 비교예 1은 Top 두께 7.98nm와 Bottom 두께 6.96 nm로서 87%의 컨포멀 특성을 나타내는 것으로부터(도 3a), 개선된 바텀 업 컨포멀특성을 확인할 수 있었다.
이와 같은 본 발명에 따른 결과들은 우수한 박막 품질, 높은 박막 정합성(conformality) 및 뛰어난 전기적 성능을 달성하기 위한 ALD에서 하이브리드 전구체 펄스의 유망한 능력에 대하여 확실한 증거가 된다.
본 발명의 ALD 공정에서 보조 전구체 펄스에 대한 혁신적인 접근 방식은 미래 기술 노드(future technology node)를 위한 저 저항 금속 게이트 인터커넥트(low resistive metal gate interconnects), 고 종횡비 3D 금속-절연체-금속(MIM) 커패시터(high aspect ratio 3D metal-insulator-metal capacitor), DRAM 트렌치 커패시터(DRAM trench capacitor) 등과 같은 응용 분야, 및 3D 게이트-올-어라운드(GAA; Gate-All-Around) 및 3D NAND와 같은 다른 3D 장치 아키텍처에서 다양한 기회를 제공할 수 있다.

Claims (23)

  1. 블로킹제와 리간드 교환반응제를 포함하는 성막 재료.
  2. 제1항에 있어서,
    상기 블로킹제는 성막 공정 내에서 성막 재료로부터 형성된 탄소수 2 내지 15의 불포화 탄화수소인 것을 특징으로 하는 성막 재료.
  3. 제1항에 있어서,
    상기 리간드 교환반응제는 성막 공정 내에서 성막 재료로부터 형성되어 무기 전구체의 리간드와 교환 반응하는 할로겐화 수소 또는 할로겐 기체인 것을 특징으로 하는 성막 재료.
  4. 제1항에 있어서,
    상기 성막 재료는 하기 화학식 1
    [화학식 1]
    AnBmXoYiZj
    (상기 A는 탄소 또는 규소이고, 상기 B는 수소 또는 탄소수 1 내지 3의 알킬이며, 상기 X는 불소(F), 염소(Cl), 브롬(Br) 및 아이오딘(I) 중 1종 이상이고, 상기 Y와 Z은 독립적으로 산소, 질소, 황 및 플루오린으로 이루어진 군으로부터 선택된 1종 이상이며 서로 같지 않고, 상기 n은 1 내지 15의 정수이며, 상기 o는 1 이상의 정수이고, m은 0 내지 2n+1이고, 상기 i와 j는 0 내지 3의 정수이다.)로 표시되는 분지형, 환형 또는 방향족 화합물인 것을 특징으로 하는 성막 재료.
  5. 제1항의 성막 재료 및 무기 전구체를 포함하는 성막 조성물.
  6. 제5항에 있어서,
    상기 무기 전구체는 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 선택된 1종 이상을 포함하는 것을 특징으로 하는 성막 조성물.
  7. 제5항에 있어서,
    상기 무기 전구체는 하기 화학식 2a
    [화학식 2a]
    Figure pat00013

    (상기 M1은 Zr, Hf, Si, Ge 또는 Ti이며, 상기 X1, X2, X3는 독립적으로 -NR1R2 또는 -OR3이고, 상기 R1 내지 R3은 독립적으로 탄소수 1 내지 6의 알킬기이며, 상기 n은 1 또는 2이다.)로 표시되는 화합물;
    하기 화학식 2b
    [화학식 2b]
    Figure pat00014

    (상기 M은 Zr, Hf, Si, Ge 또는 Ti이며, R1은 독립적으로 수소, 탄소수 1 내지 4의 알킬기이고, 상기 n은 0 내지 5의 정수이며, X'1, X'2 및 X'3은 독립적으로 -NR1R2 또는 -OR3이고, 상기 R'1 내지 R'3은 독립적으로 탄소수 1 내지 6의 알킬기이다.)로 표시되는 화합물; 및
    하기 화학식 2c
    [화학식 2c]
    Figure pat00015

    (상기 M1은 Zr, Hf, Si, Ge 또는 Ti이며, X11 및 X12는 각각 서로 독립적으로 알킬기 또는 -NR3R4 및 -OR5로 이루어진 군에서 선택되는 어느 하나이며, 상기 R1 내지 R5는 각각 서로 독립적으로 탄소수 1 내지 6의 알킬기이고, 상기 n1 및 n2는 각각 서로 독립적으로 0 내지 5의 정수이다.)로 표시되는 화합물로 이루어진 군으로부터 1종 이상 선택된 박막 잔류 전구체인 것을 특징으로 하는 성막 조성물.
  8. 제5항에 있어서,
    상기 무기 전구체와 상기 성막 재료는 1 : 99 내지 99 : 1의 중량비를 갖는 것을 특징으로 하는 성막 조성물.
  9. 제5항에 있어서,
    상기 조성물은 반응가스의 펄스를 포함하며, 상기 반응가스는 산화제, 질화제 및 환원제로부터 선택된 1종 이상인 것을 특징으로 하는 성막 조성물.
  10. 제5항에 있어서,
    상기 조성물은 바텀 업 성막 또는 선택적 영역 성막용 조성물인 것을 특징으로 하는 성막 조성물.
  11. 제1항의 성막 재료를 챔버 내로 주입하여 로딩(loading)된 기판 상에 증착하는 단계;
    상기 기판 상에 무기 전구체를 주입하여 증착하는 단계; 및
    상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함하며,
    상기 무기 전구체는 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 1종 이상 선택된 물질을 포함하는 것을 특징으로 하는 성막 방법.
  12. 무기 전구체를 챔버 내로 주입하여 로딩(loading)된 기판 상에 증착하는 단계;
    상기 기판 상에 제1항의 성막 재료를 주입하여 증착하는 단계; 및
    상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함하며,
    상기 무기 전구체는 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 1종 이상 선택된 물질을 포함하는 것을 특징으로 하는 성막 방법.
  13. 제1항의 성막 재료와 무기 전구체를 챔버 내로 주입하여 로딩(loading)된 기판 상에 증착하는 단계; 및
    상기 기판 상에 반응가스 펄스를 주입하여 증착하는 단계를 포함하며,
    상기 무기 전구체는 Li, Be, C, P, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, As, Se, Rb, Sr, Y, Zr, Nb, Mo, Te, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, Ce, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Th, Pa, U, Cs, Ba, La, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Pt, At 및 Tn으로 이루어진 군에서 1종 이상 선택된 물질을 포함하는 것을 특징으로 하는 성막 방법.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 기판은 종횡비(aspect ratio)가 10:1 이상인 것을 특징으로 하는 성막 방법.
  15. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 성막 방법은 200 내지 500 ℃ 하에 수행되는 것을 특징으로 하는 성막 방법.
  16. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 성막 방법은,
    상기 성막 재료로부터 형성된 블로킹제 및 리간드 교환반응제가 기판 상에 증착되는 단계; 및
    상기 리간드 교환반응제가 상기 무기 전구체의 리간드를 교환 반응하는 단계를 포함하는 것을 특징으로 하는 성막 방법.
  17. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 성막 방법은 원자층증착법, 화학기상증착법, 플라즈마원자층증착법 또는 플라즈마화학기상증착법으로 수행되는 것을 특징으로 하는 성막 방법.
  18. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 성막 방법은 금속 산화물 박막, 금속 질화물 박막, 금속 박막, 비금속 산화물 박막, 비금속 질화물 박막 또는 이들의 2 이상 박막이 선택적 영역을 갖는 박막을 형성하는 것을 특징으로 하는 성막 방법.
  19. 제11항 내지 제13항 중 어느 한 항의 성막 방법으로 제조됨을 특징으로 하는 박막.
  20. 제19항에 있어서,
    상기 박막은 확산방지막(barrier), 에칭정지막(etch stop), 차지트랩(charge trap), 선택적 영역 증착막(selective area deposition), 또는 바텀 업 박막인 것을 특징으로 하는 박막.
  21. 제19항의 박막을 포함함을 특징으로 하는 반도체 기판.
  22. 제21항에 있어서,
    상기 반도체 기판은 저 저항 금속 게이트 인터커넥트(low resistive metal gate interconnects), 고 종횡비 3D 금속-절연체-금속(MIM) 커패시터(high aspect ratio 3D metal-insulator-metal capacitor), DRAM 트렌치 커패시터(DRAM trench capacitor), 3D 게이트-올-어라운드(GAA; Gate-All-Around) 또는 3D NAND인 것을 특징으로 하는 반도체 기판.
  23. 제21항의 반도체 기판을 포함함을 특징으로 하는 반도체 소자.
KR1020220063835A 2021-05-31 2022-05-25 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자 KR20220162068A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US18/288,228 US20240240318A1 (en) 2021-05-31 2022-05-27 Film-forming material, film-forming composition, film-forming method using film-forming material and film-forming composition, and semiconductor device fabricated using film-forming method
JP2023571180A JP2024518597A (ja) 2021-05-31 2022-05-27 成膜材料、成膜組成物、これらを用いた成膜方法及びこれから製造された半導体素子
CN202280032422.XA CN117295846A (zh) 2021-05-31 2022-05-27 成膜材料、成膜组合物、使用它们的成膜方法以及由此制备的半导体器件
PCT/KR2022/007539 WO2022255734A1 (ko) 2021-05-31 2022-05-27 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자
TW111120157A TWI820730B (zh) 2021-05-31 2022-05-31 成膜材料、包含其的成膜組合物、使用其的成膜方法、由其製造的薄膜、半導體基板及半導體裝置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210069947 2021-05-31
KR20210069947 2021-05-31

Publications (1)

Publication Number Publication Date
KR20220162068A true KR20220162068A (ko) 2022-12-07

Family

ID=84441280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220063835A KR20220162068A (ko) 2021-05-31 2022-05-25 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자

Country Status (1)

Country Link
KR (1) KR20220162068A (ko)

Similar Documents

Publication Publication Date Title
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
US9231047B2 (en) Capacitors and methods with praseodymium oxide insulators
KR102635125B1 (ko) 증착 억제제 및 이를 이용한 유전막 형성 방법
KR102527535B1 (ko) 박막 형성용 성장 조절제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
TWI820730B (zh) 成膜材料、包含其的成膜組合物、使用其的成膜方法、由其製造的薄膜、半導體基板及半導體裝置
KR20220162068A (ko) 성막 재료, 성막 조성물, 이들을 이용한 성막 방법 및 이로부터 제조된 반도체 소자
KR20220155922A (ko) 바텀 업 박막 조성물, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 소자
KR20220109350A (ko) 박막 형성용 성장 조절제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
JP2024508455A (ja) 金属薄膜前駆体組成物、これを用いた薄膜形成方法、及びこれから製造された半導体基板
KR20220120505A (ko) 보조 전구체, 박막 전구체 조성물, 박막 형성 방법, 및 이로부터 제조된 반도체 기판
CN117295846A (zh) 成膜材料、成膜组合物、使用它们的成膜方法以及由此制备的半导体器件
EP4253595A1 (en) Oxide film reaction surface control agent, method for forming oxide film by using same, and semiconductor substrate and semiconductor device manufactured therefrom
KR20240049771A (ko) 유전막 활성화제, 이를 사용하여 제조된 반도체 기판 및 반도체 소자
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR20230002104A (ko) 보조 전구체, 박막 및 반도체 소자
JP2024507836A (ja) 補助前駆体、薄膜前駆体組成物、薄膜形成方法、及びこれから製造された半導体基板
KR20230120970A (ko) 박막 차폐 물질, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202401506A (zh) 薄膜形成方法、由此製造的半導體基板以及半導體裝置
KR20230139760A (ko) 계단율 개선제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202432873A (zh) 介電膜活化劑、使用其製造的半導體基板以及半導體裝置
CN118871617A (zh) 遮蔽化合物、利用其的薄膜形成方法、由该方法制备的半导体基板及半导体器件
KR20230143547A (ko) 박막 차폐제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자