KR20220143995A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20220143995A
KR20220143995A KR1020210049584A KR20210049584A KR20220143995A KR 20220143995 A KR20220143995 A KR 20220143995A KR 1020210049584 A KR1020210049584 A KR 1020210049584A KR 20210049584 A KR20210049584 A KR 20210049584A KR 20220143995 A KR20220143995 A KR 20220143995A
Authority
KR
South Korea
Prior art keywords
pattern
layer
sensing
group
patterns
Prior art date
Application number
KR1020210049584A
Other languages
English (en)
Inventor
나혜석
강영구
박현성
서동진
서유덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210049584A priority Critical patent/KR20220143995A/ko
Priority to US17/582,859 priority patent/US11609669B2/en
Priority to CN202210391311.XA priority patent/CN115220591A/zh
Publication of KR20220143995A publication Critical patent/KR20220143995A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04186—Touch location disambiguation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0441—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for receiving changes in electrical potential transmitted by the digitiser, e.g. tablet driving signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04114—Touch screens adapted for alternating or simultaneous interaction with active pens and passive pointing devices like fingers or passive pens

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전자 장치는, 표시층, 상기 표시층 상에 배치되고, 서로 이격된 제1 감지 패턴 및 제2 감지 패턴을 포함하는 센서층을 포함하고, 상기 제1 감지 패턴은, 제1 사선 방향에서 서로 이격된 제1-1 패턴 및 제1-2 패턴을 포함하는 제1-1 그룹, 상기 제1-1 그룹을 사이에 두고, 상기 제1 사선 방향과 교차하는 제2 사선 방향에서 서로 이격된 제1-3 패턴 및 제1-4 패턴을 포함하는 제1-2 그룹, 상기 제2 감지 패턴은, 상기 제1-1 그룹과 인접하고, 상기 제2 사선 방향에서 서로 이격된 제2-1 패턴 및 제2-2 패턴을 포함하는 제2-1 그룹, 상기 제2-1 그룹을 사이에 두고 상기 제1 사선 방향에서 서로 이격된 제2-3 패턴 및 제2-4 패턴을 포함하는 제2-2 그룹을 포함한다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 센싱 감도가 향상된 센서층을 포함하는 전자 장치에 관한 것이다.
전자 장치는 영상을 표시하는 표시층 및 외부 입력을 감지하는 센서층을 포함할 수 있다. 센서층은 복수의 전극들을 포함할 수 있다. 최근 다양한 형상의 액티브 영역을 갖는 전자 장치들이 개발되면서, 웨어러블 전자 장치에도 외부 입력을 감지하는 센서층이 포함된다.
본 발명은 강성 및 센싱 감도가 향상된 센서층을 포함하는 전자 장치를 제공하는 것을 일 목적으로 한다.
전자 장치는, 표시층, 상기 표시층 상에 배치되고, 서로 이격된 제1 감지 패턴 및 제2 감지 패턴을 포함하는 센서층을 포함하고, 상기 제1 감지 패턴은, 제1 사선 방향에서 서로 이격된 제1-1 패턴 및 제1-2 패턴을 포함하는 제1-1 그룹, 상기 제1-1 그룹을 사이에 두고, 상기 제1 사선 방향과 교차하는 제2 사선 방향에서 서로 이격된 제1-3 패턴 및 제1-4 패턴을 포함하는 제1-2 그룹, 상기 제2 감지 패턴은, 상기 제1-1 그룹과 인접하고, 상기 제2 사선 방향에서 서로 이격된 제2-1 패턴 및 제2-2 패턴을 포함하는 제2-1 그룹, 상기 제2-1 그룹을 사이에 두고 상기 제1 사선 방향에서 서로 이격된 제2-3 패턴 및 제2-4 패턴을 포함하는 제2-2 그룹을 포함한다.
상기 제1 감지 패턴은, 상기 제1 사선 방향에서 상기 제2-2 그룹을 사이에 두고 서로 이격된 제1-5 패턴 및 제1-6 패턴을 포함하는 제1-3 그룹을 포함하고, 상기 제2 감지 패턴은,
상기 제2 사선 방향에서 상기 제1-2 그룹을 사이에 두고 서로 이격된 제2-5 패턴 및 제2-6 패턴을 포함하는 제2-3 그룹을 포함하는 것을 특징으로 할 수 있다.
상기 제1 감지 패턴은, 상기 제2 사선 방향에서 상기 제2-3 그룹을 사이에 두고 서로 이격된 제1-7 패턴 및 제1-8 패턴을 포함하는 제1-4 그룹을 포함하고, 상기 제2 감지 패턴은,
상기 제1 사선 방향에서 상기 제1-3 그룹을 사이에 두고 서로 이격된 제2-7 패턴 및 제2-8 패턴을 포함하는 제2-4 그룹을 포함하는 것을 특징으로 할 수 있다.
상기 제1-3 패턴, 상기 제1-4 패턴, 상기 제2-5 패턴, 및 상기 제2-6 패턴은, 상기 제1 사선 방향으로 연장되고, 상기 제2-3 패턴, 상기 제2-4 패턴, 상기 제1-5 패턴, 및 상기 제1-6 패턴은, 상기 제2 사선 방향으로 연장되는 것을 특징으로 할 수 있다.
상기 제1 감지 패턴에 포함된 패턴들 및 상기 제2 감지 패턴에 포함된 패턴들 각각의 사이에 배치된 연장 패턴들을 포함하는 것을 특징으로 할 수 있다.
상기 제1 감지 패턴의 연장 패턴들 및 상기 제2 감지 패턴의 연장 패턴들은, 시계 방향을 따라 서로 교번하여 배치되고, 이격된 것을 특징으로 하는 전자 장치.
상기 제1 감지 패턴에 포함된 패턴들 및 상기 제2 감지 패턴에 포함된 패턴들 사이에 배치되는 더미 패턴을 더 포함하는 것을 특징으로 할 수 있다.
상기 제1 감지 패턴은, 상기 제1-1 패턴과 상기 제1-2 패턴 사이에 배치되고, 일체의 형상을 갖는 제1 브릿지 패턴을 포함하는 것을 특징으로 할 수 있다.
상기 제2 감지 패턴은, 상기 제2-1 패턴과 상기 제2-2 패턴 사이에 배치되고, 상기 제1 브릿지 패턴과 다른 층 상에 배치된 제2 브릿지 패턴을 포함하는 것을 특징으로 할 수 있다.
상기 센서층은, 상기 표시층 상에 직접 배치된 제1 감지 절연층, 상기 제1 감지 절연층 상에 배치된 제1 도전층, 상기 제1 감지 절연층 상에 배치되어 상기 제1 도전층을 커버하는 제2 감지 절연층, 및 상기 제2 감지 절연층 상에 배치된 제2 도전층을 포함하고, 상기 제1 도전층은, 상기 제2 브릿지 패턴으로 구성되고, 상기 제2 도전층은, 상기 제1 감지 패턴 및 상기 제2 감지 패턴 중 상기 제2 브릿지 패턴을 제외한 나머지 패턴들로 구성되는 것을 특징으로 할 수 있다.
상기 제2 브릿지 패턴은, 상기 제2 감지 절연층에 정의된 컨택홀을 통해 상기 제2-1 패턴 및 상기 제2-2 패턴과 연결되는 것을 특징으로 할 수 있다.
상기 제1 감지 패턴 및 상기 제2 감지 패턴은, 상기 제1 사선 방향 및 상기 제2 사선 방향으로 연장되고, 메쉬 개구부를 정의하는 복수의 메쉬 라인들을 포함하는 것을 특징으로 할 수 있다.
상기 제1-1 패턴, 상기 제1-2 패턴, 상기 제2-1 패턴, 및 상기 제2-2 패턴 각각의 면적은, 상기 제1-2 그룹 및 상기 제2-2 그룹에 포함된 패턴들의 면적보다 작은 것을 특징으로 할 수 있다.
상기 제1-1 그룹 및 상기 제2-1 그룹이 배치된 영역은 마름모 형상이고, 상기 제1-2 그룹 및 상기 제2-2 그룹은 상기 마름모 형상을 에워 쌓는 것을 특징으로 할 수 있다.
상기 제1-1 패턴, 상기 제2-2 패턴, 상기 제1-1 패턴, 및 상기 제2-1 패턴은 시계 방향을 따라 순차 배열되고, 상기 제1-3 패턴은 상기 상기 제2-2 패턴과 마주하고, 상기 제1-4 패턴은 상기 제2-1 패턴과 마주하고, 상기 제2-3 패턴은 상기 제1-1 패턴과 마주하고, 상기 제2-4 패턴은, 상기 1-2 패턴과 마주하는 것을 특징으로 할 수 있다.
상기 표시층은, 베이스층, 상기 베이스층 상에 배치되고 트랜지스터를 포함하는 회로층, 상기 트랜지스터와 연결된 발광 소자를 포함하는 발광 소자층, 및 상기 발광 소자를 커버하는 봉지층을 포함하고, 상기 센서층은, 상기 봉지층 상에 직접 배치되는 것을 특징으로 할 수 있다.
상기 표시층은, 베이스층, 상기 베이스층 상에 배치되고 트랜지스터를 포함하는 회로층, 상기 트랜지스터와 연결된 발광 소자를 포함하는 발광 소자층, 상기 발광 소자층 상에 배치되는 봉지 기판, 및 상기 봉지 기판의 엣지에 배치되어 상기 회로층과 상기 봉지 기판을 접합시키는 결합 부재를 포함하고, 상기 센서층은, 상기 봉지 기판 상에 배치되는 것을 특징으로 할 수 있다.
본 발명에 따른 전자 장치는, 제1 사선 방향에서 서로 이격된 제1-1 패턴 및 제1-2 패턴을 포함하는 제1-1 그룹, 상기 제1-1 그룹을 사이에 두고, 상기 제1 사선 방향과 교차하는 제2 사선 방향에서 서로 이격된 제1-3 패턴 및 제1-4 패턴을 포함하는 제1-2 그룹, 상기 제2 사선 방향에서 서로 이격된 제2-1 패턴 및 제2-2 패턴을 포함하는 제2-1 그룹; 및
상기 제1 사선 방향에서 서로 이격된 제2-3 패턴 및 제2-4 패턴을 포함하는 제2-2 그룹을 포함하고, 상기 제1-1 패턴, 상기 제2-2 패턴, 상기 제1-1 패턴, 및 상기 제2-1 패턴은 시계 방향을 따라 순차 배열되고, 상기 제1-3 패턴은 상기 제2-2 패턴과 마주하고, 상기 제1-4 패턴은 상기 제2-1 패턴과 마주하고, 상기 제2-3 패턴은 상기 제1-1 패턴과 마주하고, 상기 제2-4 패턴은, 상기 1-2 패턴과 마주한다.
상기 제1 감지 패턴에 포함된 패턴들 및 상기 제2 감지 패턴에 포함된 패턴들 각각의 사이에 배치된 연장 패턴들 포함하는 것을 특징으로 할 수 있다.
상기 제1 감지 패턴에 포함된 패턴들 및 상기 제2 감지 패턴에 포함된 패턴들 사이에 배치되는 더미 패턴을 더 포함하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 액티브 펜이 틸트된 각도에서 입력되더라도, 영역에 무관하게 일정한 Cap을 제공할 수 있다. 이에 따라, Linearity 특성이 향상된 센서층을 포함한 전자 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 인터페이스 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치와 입력 장치 사이의 동작을 설명하기 위한 평면도이다.
도 3a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시층 및 표시 구동부의 블록도이다.
도 6은 본 발명의 일 실시예에 따른 센서층 및 센서 구동부의 블록도이다.
도 7은 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 8은 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 10은 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다.
도 11은 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 12a는 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다.
도 12b는 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다.
도 12c는 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다.
도 13은 도 12a의 QQ'영역을 도시한 평면도이다.
도 14는 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 제1 모드로 동작하는 센서층을 설명하기 위한 도면들이다.
도 16은 본 발명의 일 실시예에 따른 제2 모드로 동작하는 센서층을 설명하기 위한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 인터페이스 장치의 사시도이다.
도 1을 참조하면, 인터페이스 장치(IFS)는 전자 장치(1000) 및 입력 장치(2000)를 포함할 수 있다. 전자 장치(1000)는 입력 장치(2000)에 의한 입력을 감지할 수 있다. 본 명세서에서 전자 장치(1000)와 입력 장치(2000)는 인터페이스 장치(IFS)로 지칭된다. 인터페이스 장치(IFS)는 전자 시스템, 터치 시스템, 입출력 시스템, 펜 태블릿, 또는 펜 단말기로 지칭될 수 있다.
전자 장치(1000)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(1000)는 휴대폰, 폴더블 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 전자 장치(1000)가 태블릿인 것을 예시적으로 도시하였다.
전자 장치(1000)에는 액티브 영역(1000A) 및 주변 영역(1000NA)이 정의될 수 있다. 전자 장치(1000)는 액티브 영역(1000A)을 통해 영상을 표시할 수 있다. 액티브 영역(1000A)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 면을 포함할 수 있다. 주변 영역(1000NA)은 액티브 영역(1000A)의 주변을 둘러쌀 수 있다.
전자 장치(1000)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 전자 장치(1000)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 장치와 입력 장치 사이의 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 전자 장치(1000)는 외부에서 인가되는 입력들을 감지할 수 있다. 예를 들어, 전자 장치(1000)는 입력 장치(2000)에 의한 제1 입력과 터치(3000)에 의한 제2 입력을 모두 감지할 수 있다. 입력 장치(2000)는 구동 신호를 제공하는 액티브 타입의 입력 수단으로, 예를 들어 액티브 펜일 수 있다. 터치(3000)는 사용자 신체, 패시브 펜과 같이 정전용량에 변화를 제공할 수 있는 입력 수단을 모두 포함할 수 있다.
전자 장치(1000)와 입력 장치(2000)는 서로 양방향 통신할 수 있다. 전자 장치(1000)는 입력 장치(2000)로 업링크신호(ULS)를 제공하고, 입력 장치(2000)는 전자 장치(1000)로 다운링크신호(DLS)를 제공할 수 있다. 예를 들어, 업링크신호(ULS)는 패널 정보, 프로토콜 버전 등의 정보를 포함할 수 있으나, 특별히 이에 제한되는 것은 아니다.
다운링크신호(DLS)는 동기화 신호 또는 입력 장치(2000)의 상태 정보를 포함할 수 있다. 예를 들어, 다운링크신호(DLS)는 입력 장치(2000)의 좌표 정보, 입력 장치(2000)의 배터리 정보, 입력 장치(2000)의 기울기 정보, 및/또는 입력 장치(2000)에 저장된 다양한 정보 등을 포함할 수 있으나, 특별히 이에 제한되는 것은 아니다.
전자 장치(1000)는 표시층(100), 센서층(200), 표시 구동부(100C), 센서 구동부(200C), 및 메인 구동부(1000C)를 포함할 수 있다.
표시층(100)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시층(100)은 발광형 표시층일 수 있으며, 예를 들어, 표시층(100)은 유기발광 표시층, 퀀텀닷 표시층, 마이크로 엘이디 표시층, 또는 나노 엘이디 표시층일 수 있다.
센서층(200)은 표시층(100) 위에 배치될 수 있다. 센서층(200)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 센서층(200)은 입력 장치(2000)에 의한 제1 입력과 터치(3000)에 의한 제2 입력을 감지할 수 있다.
메인 구동부(1000C)는 전자 장치(1000)의 전반적인 동작을 제어할 수 있다. 예를 들어, 메인 구동부(1000C)는 표시 구동부(100C) 및 센서 구동부(200C)의 동작을 제어할 수 있다. 메인 구동부(1000C)는 적어도 하나의 마이크로 프로세서를 포함할 수 있으며, 메인 구동부(1000C)는 호스트로 지칭될 수도 있다.
표시 구동부(100C)는 표시층(100)을 구동할 수 있다. 메인 구동부(1000C)은 그래픽 컨트롤러를 더 포함할 수 있다. 표시 구동부(100C)는 메인 구동부(1000C)로부터 영상 데이터(RGB) 및 제어 신호(D-CS)를 수신할 수 있다. 제어 신호(D-CS)는 다양한 신호를 포함할 수 있다. 예를 들어 제어 신호(D-CS)는 입력수직동기신호, 입력수평동기신호, 메인 클럭, 및 데이터 인에이블 신호 등을 포함할 수 있다. 표시 구동부(100C)는 제어 신호(D-CS)을 근거로 표시층(100)에 신호를 제공하는 타이밍을 제어하기 위한 수직동기신호 및 수평동기신호를 생성할 수 있다.
센서 구동부(200C)는 센서층(200)을 구동할 수 있다. 센서 구동부(200C)는 메인 구동부(1000C)로부터 제어 신호(I-CS)를 수신할 수 있다. 제어 신호(I-CS)는 센서 구동부(200C)의 구동 모드를 결정하는 모드 결정신호 및 클럭 신호를 포함할 수 있다.
센서 구동부(200C)는 제어 신호(I-CS)를 근거로, 입력 장치(2000)에 의한 제1 입력을 감지하는 제1 모드 또는 터치(3000)에 의한 제2 입력을 감지하는 제2 모드로 동작할 수 있다. 센서 구동부(200C)는 모드 결정신호에 근거하여, 도 15a, 도 15b, 및 도 16에서 후술하는 제1 모드 또는 제2 모드로 동작할 수 있다.
센서 구동부(200C)는 센서층(200)으로부터 수신한 신호에 근거하여 제1 입력 또는 제2 입력의 좌표정보를 산출하고, 좌표정보를 갖는 좌표 신호(I-SS)를 메인 구동부(1000C)에 제공할 수 있다. 메인 구동부(1000C)는 좌표 신호(I-SS)에 근거하여 사용자 입력에 대응하는 동작을 실행시킨다. 예컨대, 메인 구동부(1000C)는 표시층(100)에 새로운 어플리케이션 이미지가 표시되도록 표시 구동부(100C)를 동작시킬 수 있다.
도 3a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 3b는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 3a를 참조하면, 표시층(100)은 베이스층(110), 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 상기 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 상기 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 상기 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 실리콘 옥사이드층 및 상기 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.
상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 상기 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~" 계 수지는 "~~" 의 작용기를 포함하는 것을 의미한다.
회로층(120)은 베이스층(110) 위에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(110) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이 후, 회로층(120)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인 이 형성될 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다.
센서층(200)은 표시층(100) 위에 배치될 수 있다. 센서층(200)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
센서층(200)은 연속된 공정을 통해 표시층(100) 위에 형성될 수 있다. 이 경우, 센서층(200)은 표시층(100) 위에 직접 배치된다고 표현될 수 있다. 직접 배치된다는 것은 센서층(200)과 표시층(100) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(200)과 표시층(100) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다.
또는, 센서층(200)은 표시층(100)과 접착 부재를 통해 서로 결합될 수 있다. 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다.
도시되지 않았으나, 전자 장치(1000)는 센서층(200) 위에 배치된 반사 방지층 및 광학층을 더 포함할 수도 있다. 반사 방지층은 전자 장치(1000)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 광학층은 표시층(100)으로부터 입사된 광의 방향을 제어하여 전자 장치(1000)의 정면 휘도를 향상시킬 수 있다.
도 3b는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 3b를 참조하면, 전자 장치(1000_1)는 표시층(100_1) 및 센서층(200_1)을 포함할 수 있다. 표시층(100_1)은 베이스 기판(110_1), 회로층(120_1), 발광 소자층(130_1), 봉지 기판(140_1), 및 결합 부재(150_1)를 포함할 수 있다.
베이스 기판(110_1) 및 봉지 기판(140_1) 각각은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있으나, 특별히 이에 제한되는 것은 아니다.
결합 부재(150_1)는 베이스 기판(110_1)과 봉지 기판(140_1) 사이에 배치될 수 있다. 결합 부재(150_1)는 봉지 기판(140_1)을 베이스 기판(110_1) 또는 회로층(120_1)에 결합시킬 수 있다. 결합 부재(150_1)는 무기물 또는 유기물을 포함할 수 있다. 예를 들어, 무기물은 프릿 실(frit seal)을 포함할 수 있고, 유기물은 광 경화성 수지 또는 광 가소성 수지를 포함할 수 있다. 다만, 결합 부재(150_1)를 구성하는 물질이 상기 예에 제한되는 것은 아니다.
센서층(200_1)은 봉지 기판(140_1) 위에 직접 배치될 수 있다. 직접 배치된다는 것은 센서층(200_1)과 봉지 기판(140_1) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(200_1)과 표시층(100_1) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다. 다만, 이에 제한되는 것은 아니며, 센서층(200_1)과 봉지 기판(140_1) 사이에는 접착층이 더 배치될 수도 있다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 4를 참조하면, 베이스층(110)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시층(100)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(110)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드, 실리콘나이트라이드, 및 살리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘옥사이드층과 실리콘나이트라이드층이 교대로 적층된 구조를 포함할 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘, 저온다결정실리콘, 또는 산화물 반도체를 포함할 수도 있다.
도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로도는 다양한 형태로 변형될 수 있다. 도 4에서는 화소에 포함되는 하나의 트랜지스터(100PC) 및 발광 소자(100PE)를 예시적으로 도시하였다.
트랜지스터(100PC)의 소스(SC), 액티브(AL), 및 드레인(DR)이 반도체 패턴으로부터 형성될 수 있다. 소스(SC) 및 드레인(DR)은 단면 상에서 액티브(AL)로부터 서로 반대 방향으로 연장될 수 있다. 도 4에는 반도체 패턴으로부터 형성된 연결 신호 배선(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 배선(SCL)은 평면 상에서 트랜지스터(100PC)의 드레인(DR)에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다.
제1 절연층(10)뿐만 아니라 후술하는 회로층(120)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(100PC)의 게이트(GT)는 제1 절연층(10) 위에 배치된다. 게이트(GT)는 금속 패턴의 일부분일 수 있다. 게이트(GT)는 액티브(AL)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GT)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(GT)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서, 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 배선(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자(100PE)를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 이하에서, 발광 소자(100PE)가 유기 발광 소자인 것을 예로 들어 설명하나, 특별히 이에 제한되는 것은 아니다.
발광 소자(100PE)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 접속될 수 있다.
화소 정의막(70)은 제6 절연층(60) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
액티브 영역(1000A, 도 1 참조)은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들은 수분 및 산소로부터 발광 소자층(130)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다. 무기층들은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
센서층(200)은 제1 감지 절연층(201), 제1 도전층(202), 제2 감지 절연층(203), 제2 도전층(204), 및 제3 감지 절연층(205)을 포함할 수 있다.
제1 감지 절연층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 제1 감지 절연층(201)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 제1 감지 절연층(201)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(202) 및 제2 도전층(204) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제2 감지 절연층(203) 및 제3 감지 절연층(205) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
제2 감지 절연층(203) 및 제3 감지 절연층(205) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시층 및 표시 구동부의 블록도이다.
도 5를 참조하면, 표시층(100)은 복수의 스캔 배선들(SL1-SLn), 복수의 데이터 배선들(DL1-DLm), 및 복수의 화소들(PX)를 포함할 수 있다. 복수 개의 화소들(PX) 각각은 복수의 데이터 배선들(DL1-DLm) 중 대응하는 데이터 배선과 연결되고, 복수의 스캔 배선들(SL1-SLn) 중 대응하는 스캔 배선과 연결된다. 본 발명의 일 실시예에서 표시층(100)은 발광 제어 배선들을 더 포함하고, 표시 구동부(100C)는 발광 제어 배선들에 제어신호들을 제공하는 발광 구동 회로를 더 포함할 수 있다. 표시층(100)의 구성은 특별히 제한되지 않는다.
표시 구동부(100C)는 신호 제어 회로(100C1), 스캔 구동 회로(100C2), 및 데이터 구동 회로(100C3)를 포함할 수 있다.
신호 제어 회로(100C1)는 메인 구동부(1000C, 도 2 참조) 로부터 영상 데이터(RGB) 및 제어 신호(D-CS)를 수신할 수 있다. 제어 신호(D-CS)는 다양한 신호를 포함할 수 있다. 예를 들어, 제어 신호(D-CS)는 입력수직동기신호, 입력수평동기신호, 메인 클럭, 및 데이터 인에이블 신호 등을 포함할 수 있다.
신호 제어 회로(100C1)는 제어 신호(D-CS)에 기초하여 제1 제어 신호(CONT1) 및 수직동기신호(Vsync)를 생성하고, 제1 제어 신호(CONT1) 및 수직동기신호(Vsync)를 스캔 구동 회로(100C2)로 출력할 수 있다. 수직동기신호(Vsync)는 제1 제어 신호(CONT1)에 포함될 수 있다.
신호 제어 회로(100C1)는 제어 신호(D-CS)에 기초하여 제2 제어 신호(CONT2) 및 수평동기신호(Hsync)를 생성하고, 제2 제어 신호(CONT2) 및 수평동기신호(Hsync)를 데이터 구동 회로(100C3)로 출력할 수 있다. 수평동기신호(Hsync)는 제2 제어 신호(CONT2)에 포함될 수 있다.
또한, 신호 제어 회로(100C1)는 영상 데이터(RGB)를 표시층(100) 의 동작 조건에 맞게 처리한 데이터 신호(DS)를 데이터 구동 회로(100C3)로 출력할 수 있다. 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)는 스캔 구동 회로(100C2) 및 데이터 구동 회로(100C3)의 동작에 필요한 신호로써 특별히 제한되지 않는다.
스캔 구동 회로(100C2)는 제1 제어 신호(CONT1) 및 수직동기신호(Vsync)에 응답해서 복수 개의 스캔 배선들(SL1-SLn)을 구동한다. 본 발명의 일 실시예에서, 스캔 구동 회로(100C2)는 표시층(100) 내의 회로층(120, 도 4 참조)과 동일한 공정으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 스캔 구동 회로(100C2)는 집적 회로 (Integrated circuit, IC)로 구현되어서 표시층(100)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩 온 필름(chip on film: COF) 방식으로 실장되어서 표시층(100)과 전기적으로 연결될 수 있다.
데이터 구동 회로(100C3)는 신호 제어 회로(100C1)로부터의 제2 제어 신호(CONT2), 수평동기신호(Hsync), 및 데이터 신호(DS)에 응답해서 복수의 데이터 배선들(DL1-DLm)을 구동하기 위한 계조 전압들을 출력할 수 있다. 데이터 구동 회로(100C3)는 집적 회로로 구현되어 표시층(100)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩온 필름 방식으로 실장되어서 표시층(100)과 전기적으로 연결될 수 있으나, 특별히 한정되는 것은 아니다. 예를 들어, 데이터 구동 회로(100C3)는 표시층(100) 내의 회로층(120, 도 4 참조)과 동일한 공정으로 형성될 수도 있다.
도 6은 본 발명의 일 실시예에 따른 센서층 및 센서 구동부의 블록도이다.
도 6을 참조하면, 센서층(200)은 복수의 제1 전극들(210) 및 복수의 제2 전극들(220)을 포함할 수 있다. 복수의 제2 전극들(220)은 복수의 제1 전극들(210)과 교차할 수 있다. 미 도시되었으나, 센서층(200)은 복수의 제1 전극들(210) 및 복수의 제2 전극들(220)에 연결된 복수의 신호배선들을 더 포함할 수 있다.
도 6에는 복수의 제1 전극들(210) 및 복수의 제2 전극들(220)을 선(line) 형상으로 도시하였으나, 이는 설명의 편의를 위해 선(line)으로 도시한 것이며, 본 발명에 따른 복수의 제1 전극들(210) 및 복수의 제2 전극들(220) 각각은 대칭적으로 패터닝된 감지 패턴들을 포함할 수 있다. 이에 관한 설명은 후술한다.
센서 구동부(200C)는 메인 구동부(1000C, 도 2 참조)로부터 제어 신호(I-CS)를 수신하고, 메인 구동부(1000C, 도 2 참조)로 좌표 신호(I-SS)를 제공할 수 있다. 또한, 센서 구동부(200C)는 영상 정보 데이터(DIS)를 수신할 수 있다. 영상 정보 데이터(DIS)는 표시 구동부(100C, 도 2 참조) 또는 메인 구동부(1000C, 도 2 참조)에서 제공될 수 있다.
영상 정보 데이터(DIS)는 영상 데이터(RGB, 도 5 참조)를 근거로 산출될 수 있다. 예를 들어, 영상 정보 데이터(DIS)는 표시층(100, 도 5 참조)에 표시 될 영상에 대한 노이즈 정보를 포함할 수 있다. 센서 구동부(200C)는 노이즈 정보를 포함하는 영상 정보 데이터(DIS)를 근거로 출력 신호를 생성할 수 있고, 이를 센서층(200)에 출력할 수 있다.
센서 제어 회로(200C1)는 신호 생성 회로(200C2) 및 스위칭 회로(200C4)의 동작을 제어하고, 입력 검출 회로(200C3)로부터 수신된 구동신호로부터 외부입력의 좌표를 산출하거나, 입력 검출 회로(200C3)로부터 수신된 변조신호로부터 액티브 펜에서 송신한 정보를 분석한다.
신호 생성 회로(200C2)는 TX 신호로 일컬어지는 출력 신호(또는 구동 신호)를 센서층(200)으로 제공할 수 있다. 신호 생성 회로(200C2)는 동작 모드에 부합하는 출력 신호를 센서층(200)으로 출력한다.
입력 검출 회로(200C3)는 센서층(200)으로부터 수신한, RX 신호(또는 감지 신호)로 일컬어지는, 아날로그 신호를 디지털 신호로 변환할 수 있다. 입력 검출 회로(200C3)는 수신한 아날로그 신호를 증폭한 후 필터링한다. 입력 검출 회로(200C3)는 이후 필터링된 신호를 디지털 신호로 변환할 수 있다.
스위칭 회로(200C4)는 센서 제어 회로(200C1)의 제어에 따라 센서층(200)과 신호 생성 회로(200C2) 및/또는 입력 검출 회로(200C3)의 전기적 연결관계를 선택적으로 제어할 수 있다. 스위칭 회로(200C4)는 센서 제어 회로(200C1)의 제어에 따라 복수의 제1 전극들(210) 및 복수의 제2 전극들(220) 중 어느 하나의 그룹을 신호 생성 회로(200C2)에 연결시키거나, 복수의 제1 전극들(210) 및 복수의 제2 전극들(220) 각각을 신호 생성 회로(200C2)에 연결시킬 수 있다. 또는 스위칭 회로(200C4)는 복수의 제1 전극들(210) 및 복수의 제2 전극들(220) 중 하나의 그룹 또는 모두를 입력 검출 회로(200C3)에 연결시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 센서층의 평면도이다. 도 8은 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다. 도 8은 도 7의 센싱 유닛(TU)을 확대한 것이다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 센서층(200)은 표시층(100) 상에 배치된 감지 패턴들(TE1, TE2), 감지 배선들(TL1, TL2, TL3), 및 감지 패드들(PDT)을 포함할 수 있다. 감지 패턴들(TE1, TE2)은 액티브 영역(AA) 내에 배치되고, 감지 배선들(TL1, TL2, TL3) 및 감지 패드들(PDT)은 주변 영역(NAA)에 배치될 수 있다. 액티브 영역(AA)은 외부 입력 또는 액티브 펜을 센싱할 수 있는 영역으로 정의될 수 있다.
도 6에서 설명한 복수의 전극들(210, 220) 각각은 하나의 센싱 유닛(TU)에 포함된 감지 패턴들(TE1, TE2)의 조합으로 이루어질 수 있다.
이하, 본 발명에서 제1 전극(210) 중 하나의 센싱 유닛(TU) 내부에 배치된 패턴들은 제1 감지 패턴(TE1)으로 정의하고, 제2 전극(220) 중 하나의 센싱 유닛(TU) 내부에 배치된 패턴들을 제2 감지 패턴(TE2)으로 정의한다.
본 실시예에서 센싱 유닛(TU)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 사각형 형상을 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 센싱 유닛(TU)은 제1 사선 방향(DG1) 및 제2 사선 방향(DG2)으로 정의되는 마름모 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서, 센싱 유닛(TU)에 배치된 제1 감지 패턴(TE1)은 제1-1 패턴(T1-1), 제1-2 패턴(T1-2), 제1-3 패턴(T1-3), 제1-4 패턴(T1-4), 제1 브릿지 패턴(BR1), 및 제1 연장 패턴(RT1)을 포함할 수 있다. 제1-1 패턴(T1-1) 및 제1-2 패턴(T1-2)은 제1-1 그룹(G1-1)으로 정의될 수 있고, 제1-3 패턴(T1-3) 및 제1-4 패턴(T1-4)은 제1-2 그룹(G1-2)으로 정의될 수 있다.
본 실시예에서, 센싱 유닛(TU)에 배치된 제2 감지 패턴(TE2)은 제2-1 패턴(T2-1), 제2-2 패턴(T2-2), 제2-3 패턴(T2-3), 제2-4 패턴(T2-4), 제2 브릿지 패턴(BR2), 및 제2 연장 패턴(RT2)을 포함할 수 있다. 제2-1 패턴(T2-1) 및 제2-2 패턴(T2-2)은 제2-1 그룹(G2-1)으로 정의될 수 있고, 제2-3 패턴(T2-3) 및 제2-4 패턴(T2-4)은 제2-2 그룹(G2-2)으로 정의될 수 있다.
제1 감지 패턴(TE1)의 제1-1 패턴(T1-1) 및 제1-2 패턴(T1-2)은 제1 사선 방향(DG1)에서 서로 이격될 수 있다. 제1-1 패턴(T1-1)과 제1-2 패턴(T1-2) 사이에는 제1 브릿지 패턴(BR1)이 배치될 수 있다. 제1-1 패턴(T1-1), 제1-2 패턴(T1-2), 및 제1 브릿지 패턴(BR1)은 실질적으로 하나의 패턴으로 형성될 수 있으며, 설명의 편의를 위해 구분하여 설명하였다.
제1 감지 패턴(TE1)의 제1-3 패턴(T1-3) 및 제1-4 패턴(T1-4)은 제2 사선 방향(DG2)에서 제1-1 그룹(G1-1) 및 제2-1 그룹(G2-1)을 사이에 두고 서로 이격될 수 있다. 제1-3 패턴(T1-3)은 제2-2 패턴(T2-2)과 마주하고, 제1-4 패턴(T1-4)은 제2-1 패턴(T2-1)과 마주할 수 있다.
제1-3 패턴(T1-3)과 제1-4 패턴(T1-4)은 제1-1 그룹(G1-1)과 제1 연장 패턴(RT1)을 통해 연결될 수 있다. 이에 따라, 제1-3 패턴(T1-3)과 제1-4 패턴(T1-4)은 제2 사선 방향(DG2)에서 제2-1 그룹(G2-1)을 사이에 두고 이격되더라도, 제1-1 그룹(G1-1)과 동일 신호를 인가 받을 수 있다.
제2 감지 패턴(TE2)의 제2-1 패턴(T2-1) 및 제2-2 패턴(T2-2)은 제2 사선 방향(DG2)에서 서로 이격될 수 있다. 제2 브릿지 패턴(BR2)은 제2-1 패턴(T2-1)과 제2-2 패턴(T2-2) 사이를 연결할 수 있다.
본 실시예에서 제2 브릿지 패턴(BR2)은 제1 감지 패턴(TE1) 및 제2 감지 패턴(TE2)에서 제2 브릿지 패턴(BR2)을 제외한 나머지 패턴들과 상이한 층에 배치될 수 있다. 예를 들어, 제2 브릿지 패턴(BR2)은 도 4에서 설명한 제1 도전층(202)에 포함된 구성일 수 있다. 따라서, 제2 브릿지 패턴(BR2)은 제1 감지 절연층(201) 상에 배치되고, 제2 감지 절연층(203)에 의해 커버될 수 있다.
제2 사선 방향(DG2)에서 서로 이격된 제2-1 패턴(T2-1) 및 제2-2 패턴(T2-2)은 제2 감지 절연층(203)에 정의된 컨택홀(CNT)을 통해 제2 브릿지 패턴(BR2)과 연결될 수 있다. 따라서, 제1 브릿지 패턴(BR1)이 제1-1 패턴(T1-1)과 제1-2 패턴(T1-2)을 가로지르더라도, 다른 층 상에 배치된 제2 브릿지 패턴(BR2)을 통해 용이하게 연결될 수 있다.
제2 감지 패턴(TE2)의 제2-3 패턴(T2-3) 및 제2-4 패턴(T2-4)은 제1 사선 방향(DG1)에서 제1-1 그룹(G1-1) 및 제2-1 그룹(G2-1)을 사이에 두고 서로 이격될 수 있다. 제2-3 패턴(T2-3)은 제1-1 패턴(T1-1)과 마주하고, 제2-4 패턴(T2-4)은 제1-2 패턴(T1-2)과 마주할 수 있다.
제2-3 패턴(T2-3)과 제2-4 패턴(T2-4)은 제2-1 그룹(G2-1)과 제2 연장 패턴(RT2)을 통해 연결될 수 있다. 이에 따라, 제2-3 패턴(T2-3)과 제2-4 패턴(T2-4)은 제1 사선 방향(DG1)에서 제1-1 그룹(G1-1)을 사이에 두고 이격되더라도, 제2-1 그룹(G2-1)과 동일 신호를 인가 받을 수 있다.
본 실시예에서 제1 연장 패턴(RT1)은 복수로 제공되고, 제1 연장 패턴들은 제2 감지 패턴(TE2) 및 더미 패턴(DMP)에 의해 이격된 제1 감지 패턴(TE1)의 패턴들 사이에 배치될 수 있다. 제2 연장 패턴(RT2) 복수로 제공되고, 제2 연장 패턴들은 제1 감지 패턴(TE1) 및 더미 패턴(DMP)에 의해 이격된 제2 감지 패턴(TE2)의 패턴들 사이에 배치될 수 있다.
제1 연장 패턴들 및 제2 연장 패턴들은 대응되는 패턴들 사이에 배치되어, 시계 방향을 따라 서로 이격되어 배치될 수 있다.
본 실시예에 따르면, 제1-1 패턴(T1-1), 제2-2 패턴(T2-2), 제1-2 패턴(T1-2), 및 제2-1 패턴(T2-1)은 시계 방향을 따라 순차 배열될 수 있다.
이때, 제1-3 패턴(T1-3)은 제2-2 패턴(T2-2)과 마주하고, 제1-4 패턴(T1-4)은 제2-1 패턴(T2-1)과 마주하고, 제2-3 패턴(T2-3)은 제1-1 패턴(T1-1)과 마주하고, 제2-4 패턴(T2-4)은 1-2 패턴(T1-2)과 마주할 수 있다.
본 실시예에서 센서층(200)은 더미 패턴(DMP)을 더 포함할 수 있다. 더미 패턴(DMP)은 서로 다른 신호를 인가받는 패턴들 사이에 배치될 수 있다. 더미 패턴(DMP)은 도 4에서 설명한 제2 감지 절연층(203) 상에 배치될 수 잇다.
더미 패턴(DMP)은 제 1 더미 패턴(DM1) 및 제2 더미 패턴(DM2)을 포함할 수 있다. 제1 더미 패턴(DM1)은 복수로 제공되고, 제1 사선 방향(DG1) 및 제2 사선 방향(DG2)으로 연장되어 서로 다른 신호를 인가 받는 패턴들 사이에 배치될 수 있다. 제2 더미 패턴(DMP2)은 복수로 제공되어 센싱 유닛(TU) 중 모서리에 배치될 수 있다.
감지 배선들(TL1, TL2, TL3)은 주변 영역(NAA)에 배치될 수 있다. 감지 배선들(TL1, TL2, TL3)은 제1 감지 배선(TL1), 제2 감지 배선(TL2), 및 제3 감지 배선(TL3)을 포함할 수 있다.
제1 감지 배선(TL1)은 제2 감지 패턴(TE2)에 연결될 수 있다. 제2 감지 배선(TL2)은 제1 감지 패턴(TE1)의 일 단에 연결되고, 제3 감지 배선(TL3)은 제1 감지 패턴(TE1)의 타 단에 연결될 수 있다. 제1 감지 패턴(TE1)의 타 단은 제1 전극(210)의 일 단과 제2 방향(DR2)에서 대향된 부분일 수 있다.
본 발명의 일 실시예에 따른 제1 감지 배선(TL1)은 제2 감지 배선(TL2) 및 제3 감지 배선(TL3)에 연결될 수 있다. 이에 따라, 제2 감지 배선(TL2)에 비해 상대적으로 긴 길이를 가진 제1 감지 배선(TL1)에 대하여 영역에 따른 감도를 균일하게 유지할 수 있다. 다만, 이는 예시적인 것으로 본 발명의 일 실시예에 따른 제3 감지 배선(TL3)은 생략될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(PDT)은 주변 영역(NAA)에 배치될 수 있다. 감지 패드들(PDT)은 제1 감지 패드(TP1), 제2 감지 패드(TP2), 및 제3 감지 패드(TP3)를 포함할 수 있다. 제1 감지 패드(TP1)는 제1 감지 배선(TL1)에 연결되어 제2 감지 패턴(TE2)과 전기적으로 연결될 수 있다. 제2 감지 패드(TP2)는 제2 감지 배선(TL2)에 연결되고, 제3 감지 패드(TP3)는 제3 감지 배선(TL3)에 연결될 수 있다. 따라서, 제2 감지 패드(TP2) 및 제3 감지 패드(TP3)는 제1 감지 패턴(TE1)과 전기적으로 연결될 수 있다.
도 7에 도시된 것과 같이, 본 발명에 따르면, 복수의 센싱 유닛들을 제1 방향(DR1) 및 제2 방향(DR2)으로 배열 시킬 경우, 일 센싱 유닛(TU)을 둘러싼 센싱 유닛들은, 유사한 형상 및 면적을 갖는 패턴 형상들이 제공될 수 있다. 이에 따라, 액티브 펜의 입력에 의해 제1 감지 패턴(TE1)과 제2 감지 패턴(TE2) 사이에 형성된 Cap(Capacitance)은, 센싱 유닛(TU)의 중심 영역 만 아니라, 외각 영역에서도 일정하게 유지될 수 있다. 따라서, 액티브 펜이 틸트된 각도에서 입력되더라도, 영역에 무관하게 일정한 Cap을 제공할 수 있다. 이에 따라, Linearity 특성이 향상된 센서층(200)을 포함한 전자 장치(1000)을 제공할 수 있다.
도 9는 본 발명의 일 실시예에 따른 센서층의 평면도이다. 도 10은 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다. 도 1 내지 도 8에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며 중복된 설명은 생략한다.
도 9 및 도 10을 참조하면, 본 발명의 일 실시예에 따른 센서층(200-A)은 표시층(100) 상에 배치된 감지 패턴들(TE1-A, TE2-A), 감지 배선들(TL1, TL2, TL3), 및 감지 패드들(PDT)을 포함할 수 있다. 감지 패턴들(TE1-A, TE2-A)은 액티브 영역(AA) 내에 배치되고, 감지 배선들(TL1, TL2, TL3) 및 감지 패드들(PDT)은 주변 영역(NAA)에 배치될 수 있다. 액티브 영역(AA)은 외부 입력 또는 액티브 펜을 센싱할 수 있는 영역으로 정의될 수 있다.
본 실시예에서, 센싱 유닛(TU-A)에 배치된 제1 감지 패턴(TE1-A)은 제1-1 패턴(T1-1), 제1-2 패턴(T1-2), 제1-3 패턴(T1-3), 제1-4 패턴(T1-4), 제1-5 패턴(T1-5), 제1-6 패턴(T1-6), 제1 브릿지 패턴(BR1), 및 제1 연장 패턴(RT1)을 포함할 수 있다.
제1-1 패턴(T1-1) 및 제1-2 패턴(T1-2)은 제1-1 그룹(G1-1)으로 정의될 수 있고, 제1-3 패턴(T1-3) 및 제1-4 패턴(T1-4)은 제1-2 그룹(G1-2)으로 정의될 수 있다. 제1-5 패턴(T1-5) 및 제1-6 패턴(T1-6)은 제1-3 그룹(G1-3)으로 정의될 수 있다.
본 실시예에서, 센싱 유닛(TU-A)에 배치된 제2 감지 패턴(TE2-A)은 제2-1 패턴(T2-1), 제2-2 패턴(T2-2), 제2-3 패턴(T2-3), 제2-4 패턴(T2-4), 제2-5 패턴(T2-5), 제2-6 패턴(T2-6), 제2 브릿지 패턴(BR2), 및 제2 연장 패턴(RT2)을 포함할 수 있다.
제2-1 패턴(T2-1) 및 제2-2 패턴(T2-2)은 제2-1 그룹(G2-1)으로 정의될 수 있고, 제2-3 패턴(T2-3) 및 제2-4 패턴(T2-4)은 제2-2 그룹(G2-2)으로 정의될 수 있다. 제2-5 패턴(T2-5) 및 제2-6 패턴(T2-6)은 제2-3 그룹(G2-3)으로 정의될 수 있다.
본 실시예의 제1-1 그룹(G1-1), 제1-2 그룹(G1-2), 제2-1 그룹(G2-1), 및 제2-2 그룹(G2-2)은 도 7 및 도 8에서 설명한 제1-1 그룹(G1-1), 제1-2 그룹(G1-2), 제2-1 그룹(G2-1), 및 제2-2 그룹(G2-2)과 대응될 수 있다. 또한, 본 실시예의 브릿지 패턴들(BR1, BR2)도 도 7 및 도 8에서 설명한 브릿지 패턴들(BR1, BR2)과 대응될 수 있다.
제1 감지 패턴(TE1-A)의 제1-5 패턴(T1-5) 및 제1-6 패턴(T1-6)은 제1 사선 방향(DG1)에서 제1-1 그룹(G1-1), 제1-2 그룹(G1-2), 제2-1 그룹(G2-1), 및 제2-2 그룹(G2-2)을 사이에 두고 서로 이격될 수 있다. 제1-5 패턴(T1-5)은 제2-3 패턴(T2-3)과 마주하고, 제1-6 패턴(T1-6)은 제2-4 패턴(T2-4)과 마주할 수 있다.
제2 감지 패턴(TE2-A)의 제2-5 패턴(T2-5) 및 제2-6 패턴(T2-6)은 제2 사선 방향(DG2)에서 제1-1 그룹(G1-1), 제1-2 그룹(G1-2), 제2-1 그룹(G2-1), 및 제2-2 그룹(G2-2)을 사이에 두고 서로 이격될 수 있다. 제2-5 패턴(T2-5)은 제1-4 패턴(T1-4)과 마주하고, 제2-6 패턴(T2-6)은 제1-3 패턴(T1-3)과 마주할 수 있다.
더미 패턴(DMP-A)은 제 1 더미 패턴(DM1), 제2 더미 패턴(DM2), 및 제3 터미 패턴(DM3)을 포함할 수 있다. 제1 더미 패턴(DMP)과 제2 더미 패턴(DMP2)은 복수로 제공되고, 제1 사선 방향(DG1) 및 제2 사선 방향(DG2)으로 연장되어 서로 다른 신호를 인가받는 패턴들 사이에 배치될 수 있다. 제3 더미 패턴(DMP3)은 복수로 제공되어 센싱 유닛(TU-A) 중 모서리에 배치될 수 있다.
도 11은 본 발명의 일 실시예에 따른 센서층의 평면도이다. 도 12a는 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다. 도 12b는 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다. 도 12c는 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다. 도 13은 도 12a의 QQ'영역을 도시한 평면도이다.
도 11 내지 도 12c을 참조하면, 본 발명의 일 실시예에 따른 센서층(200-B)은 표시층(100) 상에 배치된 감지 패턴들(TE1-B, TE2-B), 감지 배선들(TL1, TL2, TL3), 및 감지 패드들(PDT)을 포함할 수 있다. 감지 패턴들(TE1-B, TE2-B)은 액티브 영역(AA) 내에 배치되고, 감지 배선들(TL1, TL2, TL3) 및 감지 패드들(PDT)은 주변 영역(NAA)에 배치될 수 있다. 액티브 영역(AA)은 외부 입력 또는 액티브 펜을 센싱할 수 있는 영역으로 정의될 수 있다.
본 실시예에서, 센싱 유닛(TU-B)에 배치된 제1 감지 패턴(TE1-B)은 제1-1 패턴(T1-1), 제1-2 패턴(T1-2), 제1-3 패턴(T1-3), 제1-4 패턴(T1-4), 제1-5 패턴(T1-5), 제1-6 패턴(T1-6), 제1-7 패턴(T1-7), 제1-8 패턴(T1-8), 제1 브릿지 패턴(BR1), 및 제1 연장 패턴(RT1)을 포함할 수 있다.
제1-1 패턴(T1-1) 및 제1-2 패턴(T1-2)은 제1-1 그룹(G1-1)으로 정의될 수 있고, 제1-3 패턴(T1-3) 및 제1-4 패턴(T1-4)은 제1-2 그룹(G1-2)으로 정의될 수 있다. 제1-5 패턴(T1-5) 및 제1-6 패턴(T1-6)은 제1-3 그룹(G1-3)으로 정의될 수 있고, 제1-7 패턴(T1-7) 및 제1-8 패턴(T1-8)은 제1-4 그룹(G1-4)으로 정의될 수 있다.
본 실시예에서, 센싱 유닛(TU-B)에 배치된 제2 감지 패턴(TE2-B)은 제2-1 패턴(T2-1), 제2-2 패턴(T2-2), 제2-3 패턴(T2-3), 제2-4 패턴(T2-4), 제2-5 패턴(T2-5), 제2-6 패턴(T2-6), 제2-7 패턴(T2-7), 제2-8 패턴(T2-8), 제2 브릿지 패턴(BR2), 및 제2 연장 패턴(RT2)을 포함할 수 있다.
제2-1 패턴(T2-1) 및 제2-2 패턴(T2-2)은 제2-1 그룹(G2-1)으로 정의될 수 있고, 제2-3 패턴(T2-3) 및 제2-4 패턴(T2-4)은 제2-2 그룹(G2-2)으로 정의될 수 있다. 제2-5 패턴(T2-5) 및 제2-6 패턴(T2-6)은 제2-3 그룹(G2-3)으로 정의될 수 있고, 제2-7 패턴(T2-7) 및 제2-8 패턴(T2-8)은 제2-4 그룹(G2-4)으로 정의될 수 있다.
본 실시예의 제1-1 그룹(G1-1), 제1-2 그룹(G1-2), 제1-3 그룹(G1-3), 제2-1 그룹(G2-1), 제2-2 그룹(G2-2) 및 제2-3 그룹(G2-3)은 도 7 내지 도 10에서 설명한 제1-1 그룹(G1-1), 제1-2 그룹(G1-2), 제1-3 그룹(G1-3), 제2-1 그룹(G2-1), 제2-2 그룹(G2-2) 및 제2-3 그룹(G2-3)과 대응될 수 있다. 또한, 본 실시예의 브릿지 패턴들(BR1, BR2)도, 도 7 및 도 8에서 설명한 브릿지 패턴들(BR1, BR2)과 대응될 수 있다.
도 12a 및 도 12b를 참조하면, 제1 감지 패턴(TE1-B)의 제1-7 패턴(T1-7) 및 제1-8 패턴(T1-8)은 제2 사선 방향(DG2)에서 제1-1 그룹(G1-1), 제1-2 그룹(G1-2), 제1-3 그룹(G1-3), 제2-1 그룹(G2-1), 제2-2 그룹(G2-2), 및 제2-3 그룹(G2-3)을 사이에 두고 서로 이격될 수 있다. 제1-7 패턴(T1-7)은 제2-6 패턴(T2-6)과 마주하고, 제1-8 패턴(T1-8)은 제2-5 패턴(T2-5)과 마주할 수 있다.
제1-1 패턴(T1-1) 및 제1-2 패턴(T1-2) 사이에는 제1 브릿지 패턴(BR1)이 배치되고, 제1-1 내지 제1-8 패턴들(T1-1 내지 T1-8) 사이에는 제1 연장 패턴(RT1)이 배치될 수 있다.
도 12a 및 도 12c를 참조하면, 제2 감지 패턴(TE2-B)의 제2-7 패턴(T2-7) 및 제2-8 패턴(T2-8)은 제1 사선 방향(DG1)에서 제1-1 그룹(G1-1), 제1-2 그룹(G1-2), 제1-3 그룹(G1-3), 제2-1 그룹(G2-1), 제2-2 그룹(G2-2), 및 제2-3 그룹(G2-3)을 사이에 두고 서로 이격될 수 있다. 제2-7 패턴(T2-7)은 제1-5 패턴(T1-5)과 마주하고, 제2-8 패턴(T2-8)은 제1-6 패턴(T1-6)과 마주할 수 있다.
제2-1 패턴(T2-1)과 제2-2 패턴(T2-2)은 제2 감지 절연층(203, 도 4 참조)에 정의된 컨택홀(CNT)을 통해 제1 감지 절연층(201, 도 4 참조) 상에 배치된 제2 브릿지 패턴(BR2)에 의해 연결될 수 있다. 제2 브릿지 패턴(BR2)은 평면상에서 제1 브릿지 패턴(BR1)의 적어도 일부와 중첩할 수 있다.
제2-1 내지 제2-8 패턴들(T2-1 내지 T2-8) 사이에는 제2 연장 패턴(RT2)이 배치될 수 있다. 따라서, 제1-1 내지 제1-8 패턴들(T1-1 내지 T1-8)과 제2-1 내지 제2-8 패턴들(T2-1 내지 T2-8)은 각각이 서로 이격되고, 시계 방향을 따라 배열되더라도, 하나의 센싱 유닛(TU) 내에서 동일층인 제2 감지 절연층(203, 도 4 참조) 상에 배치될 수 있다. 이에 따라, 제2 브릿지 패턴(BR2)과 제2-1 그룹(G2-1)을 연결 시키기 위한 컨택홀(CNT) 이외에, 감지 패턴들(TE1, TE2)을 연결하기 위한 별도의 컨택홀을 형성하는 공정을 생략할 수 있으며, 이에 따라, 공정 비용 및 시간을 절약시킬 수 있다.
본 실시예에서, 제1-3 패턴(T1-3), 제1-4 패턴(T1-4), 제2-5 패턴(T2-5), 및 제2-6 패턴(T2-6)은 제1 사선 방향(DG1)으로 연장되고, 제2-3 패턴(T2-3), 제2-4 패턴(T2-4), 제1-5 패턴(T1-5), 및 제1-6 패턴(T1-6)은 제2 사선 방향(DG2)으로 연장될 수 있다.
도 13을 참조하면, 일 실시예에 따른 제1 연장 패턴(RT1)은 복수로 제공될 수 있다. 제1 연장 패턴(RT1)에 관한 실시예를 도시하였으나, 도 13에서 설명하는 실시예는 제2 연장 패턴(RT2)에도 적용될 수 있다.
제1 연장 패턴(RT1)은 사선 패턴(RD-A) 및 직선 패턴(RD-B)을 포함할 수 있다. 사선 패턴(RD-A)은 제1 사선 방향(DG1)을 따라 연장된 제1 사선 라인(R1) 및 제2 사선 라인(R2)을 포함할 수 있다. 제1 사선 라인(R1)과 제2 사선 라인(R2)은 플로팅 더미 패턴(PDM)을 사이에 두고 서로 이격될 수 있다. 사선 패턴(RD-A)은 도 12a에 도시된 것과 같이 제1 사선 방향(DG1)에서 서로 이격된 패턴들 사이를 연결할 수 있다.
직선 패턴(RD-B)은 제1 방향(DR1)을 연장된 제1 직선 라인(R3) 및 제2 직선 라인(R4)을 포함할 수 있다. 제1 직선 라인(R3)과 제2 직선 라인(R4)은 플로팅 더미 패턴(PDM)을 사이에 두고 서로 이격될 수 있다. 직선 패턴(RD-B)은 도 12a에 도시된 것과 같이 제1 방향(DR1)에서 서로 이격된 패턴들 사이를 연결할 수 있다.
본 실시예에 따르면, 이격된 패턴들 사이를 연결하는 패턴이 복수로 제공됨에 따라, 하나의 라인이 단선되더라도, 나머지 라인들에 의해 인접 패턴들이 용이하게 연결될 수 있다. 이에 따라, 신뢰성이 향상된 센서층(200-B)을 제공할 수 있다.
도 14는 본 발명의 일 실시예에 따른 하나의 센싱 영역을 도시한 평면도이다. 도 1 내지 도 13에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 14를 참조하면, 본 실예에 따른 감지 패턴들(TE1-M, TE2-M), 및 더미 패턴(DMP-M) 각각은 메쉬 라인(MSL)으로 제공될 수 있다. 메쉬 라인(MSL)은 제1 사선 방향(DG1)으로 연장된 제1 메쉬 라인(MS1) 및 제2 사선 방향(DG2)으로 연장된 제2 메쉬 라인(MS2)을 포함할 수 있다.
제1 메쉬 라인(MS1) 및 제2 메쉬 라인(MS2)은 복수로 제공되고, 서로 연결되어 메쉬 개구부(MS-OP)를 정의할 수 있다. 메쉬 개구부(MS-OP)는 제1 메쉬 라인(MS1) 및 제2 메쉬 라인(MS2)은 도 4에서 설명한 비발광 영역(NPXA)과 중첩하도록 제2 감지 절연층(203) 상에 배치되고, 메쉬 개구부(MS-OP)는 발광 영역(PXA)과 중첩하도록 형성될 수 있다.
본 실시예에 따르면, 발광 소자(100PE, 도 4 참조)에서 생성된 광은, 제1 메쉬 라인(MS1) 및 제2 메쉬 라인(MS2)의 간섭 없이, 메쉬 개구부(MS-OP)를 통과하여 사용자에게 제공될 수 있다. 이에 따라, 광 손실이 감소된 전자 장치(1000)을 제공할 수 있다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 제1 모드로 동작하는 센서층을 설명하기 위한 도면들이다. 도 16은 본 발명의 일 실시예에 따른 제2 모드로 동작하는 센서층을 설명하기 위한 도면이다. 도 1 내지 도 8에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 15a 및 도 15b를 참조하면, 제1 모드는 전자 장치(1000, 도 1 참조)와 입력 장치(2000, 도 1 참조)가 서로 데이터를 송수신하는 모드일 수 있다. 도 15a에 도시된 동작은 전자 장치(1000, 도 1 참조)에서 입력 장치(2000, 도 1 참조)로 업링크신호를 제공하는 동작일 수 있다. 도 7b에 도시된 동작은 입력 장치(2000, 도 1 참조)에서 전자 장치(1000, 도 1 참조)로 다운링크신호를 제공하는 동작일 수 있다.
도 15a를 참조하면, 제1 감지 패턴(TE1) 및 제2 감지 패턴(TE2) 각각은 센서 구동부(200C)로부터 제공된 업링크신호(S1a, S1b)를 입력 장치(2000, 도 1 참조)로 제공하기 위한 송신 전극으로 활용될 수 있다. 도 15a에서는 제1 감지 패턴(TE1)과 제2 감지 패턴(TE2)이 모두 송신 전극으로 활용되는 것을 일 예로 도시하였으나, 특별히 이에 제한되는 것은 아니다. 예를 들어, 제1 감지 패턴(TE1) 또는 제2 감지 패턴(TE2)이 송신 전극으로 활용될 수도 있다.
도 15b를 참조하면, 제1 감지 패턴(TE1) 및 제2 감지 패턴(TE2) 각각은 입력 장치(2000, 도 1 참조)로부터 유도된 감지 신호들(S2a, S2b)을 센서 구동부(200C)로 전달하기 위한 수신 전극으로 활용될 수 있다. 센서 구동부(200C)는 제1 감지 패턴(TE1)으로부터 제1 감지 신호(S2a)를 수신하고, 제2 감지 패턴(TE2)으로부터 제2 감지 신호(S2b)를 수신할 수 있다.
도 16을 참조하면, 제2 모드에서 센서 구동부(200C)는 터치(3000, 도 2 참조)에 의한 제2 입력을 감지할 수 있다. 제2 모드에서 센서 구동부(200C)는 제1 감지 패턴(TE1)과 제2 감지 패턴(TE2) 사이에 형성된 상호 정전 용량의 변화량을 감지하여 외부 입력을 감지할 수 있다.
센서 구동부(200C)는 제1 감지 패턴(TE1)으로 출력 신호(S3)를 제공하고, 센서 구동부(200C)는 제2 감지 패턴(TE2)으로부터 감지 신호(S4)를 수신할 수 있다. 즉, 제2 모드에서 제1 감지 패턴(TE1)은 송신 전극으로 기능할 수 있고, 제2 감지 패턴(TE2)은 수신 전극으로 기능할 수 있다. 하지만, 이에 특별히 제한되는 것은 아니다. 예를 들어, 제1 감지 패턴(TE1)이 수신 전극으로 기능하고, 제2 감지 패턴(TE2)이 송신 전극으로 기능할 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1000: 전자 장치 2000: 입력 장치
100: 표시층 100C: 표시 구동부
200: 센서층 200C: 센서 구동부
210: 제1 감지 전극 220: 제2 감지 전극
1000C: 메인 제어부 DIS: 영상 정보 데이터
ULS: 업링크신호 DLS: 다운링크신호
TE1: 제1 감지 패턴 TE2: 제2 감지 패턴

Claims (20)

  1. 표시층;
    상기 표시층 상에 배치되고, 서로 이격된 제1 감지 패턴 및 제2 감지 패턴을 포함하는 센서층을 포함하고,
    상기 제1 감지 패턴은,
    제1 사선 방향에서 서로 이격된 제1-1 패턴 및 제1-2 패턴을 포함하는 제1-1 그룹;
    상기 제1-1 그룹을 사이에 두고, 상기 제1 사선 방향과 교차하는 제2 사선 방향에서 서로 이격된 제1-3 패턴 및 제1-4 패턴을 포함하는 제1-2 그룹;
    상기 제2 감지 패턴은,
    상기 제1-1 그룹과 인접하고, 상기 제2 사선 방향에서 서로 이격된 제2-1 패턴 및 제2-2 패턴을 포함하는 제2-1 그룹;
    상기 제2-1 그룹을 사이에 두고 상기 제1 사선 방향에서 서로 이격된 제2-3 패턴 및 제2-4 패턴을 포함하는 제2-2 그룹을 포함하는 전자 장치.
  2. 제1 항에 있어서,
    상기 제1 감지 패턴은,
    상기 제1 사선 방향에서 상기 제2-2 그룹을 사이에 두고 서로 이격된 제1-5 패턴 및 제1-6 패턴을 포함하는 제1-3 그룹을 포함하고,
    상기 제2 감지 패턴은,
    상기 제2 사선 방향에서 상기 제1-2 그룹을 사이에 두고 서로 이격된 제2-5 패턴 및 제2-6 패턴을 포함하는 제2-3 그룹을 포함하는 것을 특징으로 하는 전자 장치.
  3. 제2 항에 있어서,
    상기 제1 감지 패턴은,
    상기 제2 사선 방향에서 상기 제2-3 그룹을 사이에 두고 서로 이격된 제1-7 패턴 및 제1-8 패턴을 포함하는 제1-4 그룹을 포함하고,
    상기 제2 감지 패턴은,
    상기 제1 사선 방향에서 상기 제1-3 그룹을 사이에 두고 서로 이격된 제2-7 패턴 및 제2-8 패턴을 포함하는 제2-4 그룹을 포함하는 것을 특징으로 하는 전자 장치.
  4. 제2 항에 있어서,
    상기 제1-3 패턴, 상기 제1-4 패턴, 상기 제2-5 패턴, 및 상기 제2-6 패턴은, 상기 제1 사선 방향으로 연장되고,
    상기 제2-3 패턴, 상기 제2-4 패턴, 상기 제1-5 패턴, 및 상기 제1-6 패턴은, 상기 제2 사선 방향으로 연장되는 것을 특징으로 하는 전자 장치.
  5. 제3 항에 있어서,
    상기 제1 감지 패턴에 포함된 패턴들 및 상기 제2 감지 패턴에 포함된 패턴들 각각의 사이에 배치된 연장 패턴들을 포함하는 것을 특징으로 하는 전자 장치.
  6. 제5 항에 있어서,
    상기 제1 감지 패턴의 연장 패턴들 및 상기 제2 감지 패턴의 연장 패턴들은,
    시계 방향을 따라 서로 교번하여 배치되고, 이격된 것을 특징으로 하는 전자 장치.
  7. 제5 항에 있어서,
    상기 제1 감지 패턴에 포함된 패턴들 및 상기 제2 감지 패턴에 포함된 패턴들 사이에 배치되는 더미 패턴을 더 포함하는 것을 특징으로 하는 전자 장치.
  8. 제1 항에 있어서,
    상기 제1 감지 패턴은,
    상기 제1-1 패턴과 상기 제1-2 패턴 사이에 배치되고, 일체의 형상을 갖는 제1 브릿지 패턴을 포함하는 것을 특징으로 하는 전자 장치.
  9. 제8 항에 있어서,
    상기 제2 감지 패턴은,
    상기 제2-1 패턴과 상기 제2-2 패턴 사이에 배치되고, 상기 제1 브릿지 패턴과 다른 층 상에 배치된 제2 브릿지 패턴을 포함하는 것을 특징으로 하는 전자 장치.
  10. 제9 항에 있어서,
    상기 센서층은,
    상기 표시층 상에 직접 배치된 제1 감지 절연층;
    상기 제1 감지 절연층 상에 배치된 제1 도전층;
    상기 제1 감지 절연층 상에 배치되어 상기 제1 도전층을 커버하는 제2 감지 절연층; 및
    상기 제2 감지 절연층 상에 배치된 제2 도전층을 포함하고,
    상기 제1 도전층은,
    상기 제2 브릿지 패턴으로 구성되고,
    상기 제2 도전층은,
    상기 제1 감지 패턴 및 상기 제2 감지 패턴 중 상기 제2 브릿지 패턴을 제외한 나머지 패턴들로 구성되는 것을 특징으로 하는 전자 장치.
  11. 제10 항에 있어서,
    상기 제2 브릿지 패턴은,
    상기 제2 감지 절연층에 정의된 컨택홀을 통해 상기 제2-1 패턴 및 상기 제2-2 패턴과 연결되는 것을 특징으로 하는 전자 장치.
  12. 제1 항에 있어서,
    상기 제1 감지 패턴 및 상기 제2 감지 패턴은, 상기 제1 사선 방향 및 상기 제2 사선 방향으로 연장되고, 메쉬 개구부를 정의하는 복수의 메쉬 라인들을 포함하는 것을 특징으로 하는 전자 장치.
  13. 제1 항에 있어서,
    상기 제1-1 패턴, 상기 제1-2 패턴, 상기 제2-1 패턴, 및 상기 제2-2 패턴 각각의 면적은,
    상기 제1-2 그룹 및 상기 제2-2 그룹에 포함된 패턴들의 면적보다 작은 것을 특징으로 하는 전자 장치.
  14. 제1 항에 있어서,
    상기 제1-1 그룹 및 상기 제2-1 그룹이 배치된 영역은 마름모 형상이고,
    상기 제1-2 그룹 및 상기 제2-2 그룹은 상기 마름모 형상을 에워 쌓는 것을 특징으로 하는 전자 장치.
  15. 제14 항에 있어서,
    상기 제1-1 패턴, 상기 제2-2 패턴, 상기 제1-1 패턴, 및 상기 제2-1 패턴은 시계 방향을 따라 순차 배열되고,
    상기 제1-3 패턴은 상기 상기 제2-2 패턴과 마주하고,
    상기 제1-4 패턴은 상기 제2-1 패턴과 마주하고,
    상기 제2-3 패턴은 상기 제1-1 패턴과 마주하고,
    상기 제2-4 패턴은, 상기 1-2 패턴과 마주하는 것을 특징으로 하는 전자 장치.
  16. 제1 항에 있어서,
    상기 표시층은,
    베이스층, 상기 베이스층 상에 배치되고 트랜지스터를 포함하는 회로층, 상기 트랜지스터와 연결된 발광 소자를 포함하는 발광 소자층, 및 상기 발광 소자를 커버하는 봉지층을 포함하고,
    상기 센서층은,
    상기 봉지층 상에 직접 배치되는 것을 특징으로 하는 전자 장치.
  17. 제1 항에 있어서,
    상기 표시층은,
    베이스층, 상기 베이스층 상에 배치되고 트랜지스터를 포함하는 회로층, 상기 트랜지스터와 연결된 발광 소자를 포함하는 발광 소자층, 상기 발광 소자층 상에 배치되는 봉지 기판, 및 상기 봉지 기판의 엣지에 배치되어 상기 회로층과 상기 봉지 기판을 접합시키는 결합 부재를 포함하고,
    상기 센서층은,
    상기 봉지 기판 상에 배치되는 것을 특징으로 하는 전자 장치.
  18. 제1 사선 방향에서 서로 이격된 제1-1 패턴 및 제1-2 패턴을 포함하는 제1-1 그룹;
    상기 제1-1 그룹을 사이에 두고, 상기 제1 사선 방향과 교차하는 제2 사선 방향에서 서로 이격된 제1-3 패턴 및 제1-4 패턴을 포함하는 제1-2 그룹;
    상기 제2 사선 방향에서 서로 이격된 제2-1 패턴 및 제2-2 패턴을 포함하는 제2-1 그룹; 및
    상기 제1 사선 방향에서 서로 이격된 제2-3 패턴 및 제2-4 패턴을 포함하는 제2-2 그룹을 포함하고,
    상기 제1-1 패턴, 상기 제2-2 패턴, 상기 제1-1 패턴, 및 상기 제2-1 패턴은 시계 방향을 따라 순차 배열되고,
    상기 제1-3 패턴은 상기 제2-2 패턴과 마주하고,
    상기 제1-4 패턴은 상기 제2-1 패턴과 마주하고,
    상기 제2-3 패턴은 상기 제1-1 패턴과 마주하고,
    상기 제2-4 패턴은, 상기 1-2 패턴과 마주하는 전자 장치.
  19. 제18 항에 있어서,
    상기 제1 감지 패턴에 포함된 패턴들 및 상기 제2 감지 패턴에 포함된 패턴들 각각의 사이에 배치된 연장 패턴들 포함하는 것을 특징으로 하는 전자 장치.
  20. 제18 항에 있어서,
    상기 제1 감지 패턴에 포함된 패턴들 및 상기 제2 감지 패턴에 포함된 패턴들 사이에 배치되는 더미 패턴을 더 포함하는 것을 특징으로 하는 전자 장치.
KR1020210049584A 2021-04-16 2021-04-16 전자 장치 KR20220143995A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210049584A KR20220143995A (ko) 2021-04-16 2021-04-16 전자 장치
US17/582,859 US11609669B2 (en) 2021-04-16 2022-01-24 Electronic device
CN202210391311.XA CN115220591A (zh) 2021-04-16 2022-04-14 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210049584A KR20220143995A (ko) 2021-04-16 2021-04-16 전자 장치

Publications (1)

Publication Number Publication Date
KR20220143995A true KR20220143995A (ko) 2022-10-26

Family

ID=83602333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210049584A KR20220143995A (ko) 2021-04-16 2021-04-16 전자 장치

Country Status (3)

Country Link
US (1) US11609669B2 (ko)
KR (1) KR20220143995A (ko)
CN (1) CN115220591A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101726623B1 (ko) 2010-03-16 2017-04-14 엘지디스플레이 주식회사 터치 패널
TWI490745B (zh) * 2013-03-26 2015-07-01 Eturbo Touch Technology Inc 觸控面板及該觸控面板製作方法
CN104793833B (zh) * 2015-05-18 2017-11-24 合肥鑫晟光电科技有限公司 触控基板及其制作方法和显示装置
GB2559569B (en) * 2017-02-09 2020-05-20 Solomon Systech Ltd Touch sensor
KR102325815B1 (ko) * 2017-06-01 2021-11-12 엘지디스플레이 주식회사 터치를 감지하는 센싱부, 그를 포함하는 표시장치 및 그의 제조방법
KR102351618B1 (ko) * 2017-08-28 2022-01-17 삼성디스플레이 주식회사 표시장치
KR20200109644A (ko) 2019-03-13 2020-09-23 현대모비스 주식회사 원형 터치 패널 및 이의 제조 방법
KR20210157944A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 전자 장치
KR20220008997A (ko) 2020-07-14 2022-01-24 삼성디스플레이 주식회사 전자장치
CN114153336A (zh) * 2020-09-08 2022-03-08 京东方科技集团股份有限公司 触控结构、触控显示基板和触控显示装置

Also Published As

Publication number Publication date
US20220334676A1 (en) 2022-10-20
US11609669B2 (en) 2023-03-21
CN115220591A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
US11782566B2 (en) Electronic device
KR102521628B1 (ko) 표시 장치
KR20220045584A (ko) 표시장치
KR20220033558A (ko) 전자 장치
KR20220045585A (ko) 전자 장치
KR20220143995A (ko) 전자 장치
US11467692B2 (en) Electronic device
KR20210127296A (ko) 전자 장치
KR20220045603A (ko) 전자 장치
US11770961B2 (en) Electronic device with uplink signal to first area in a first mode
US11797136B2 (en) Electronic device
KR20220021977A (ko) 표시장치
US11449164B1 (en) Display device
KR20220062194A (ko) 표시 장치
US20220050535A1 (en) Input device and interface device including the same
KR20220140084A (ko) 전자 장치
KR20240015228A (ko) 표시장치
KR20240050983A (ko) 표시 장치
KR20220072023A (ko) 표시 장치 및 이의 구동 방법
KR20230174333A (ko) 입력 감지 패널 및 이를 포함한 표시 장치
KR20210155844A (ko) 표시 장치
KR20220021064A (ko) 전자 장치 및 이를 포함하는 인터페이스 장치
KR20220111818A (ko) 표시 장치 및 이의 구동방법
KR20220014370A (ko) 입력 장치 및 이를 포함하는 인터페이스 장치
KR20220058698A (ko) 전자 장치