KR20240050983A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240050983A
KR20240050983A KR1020230000488A KR20230000488A KR20240050983A KR 20240050983 A KR20240050983 A KR 20240050983A KR 1020230000488 A KR1020230000488 A KR 1020230000488A KR 20230000488 A KR20230000488 A KR 20230000488A KR 20240050983 A KR20240050983 A KR 20240050983A
Authority
KR
South Korea
Prior art keywords
synchronization signal
section
display
signal
vertical
Prior art date
Application number
KR1020230000488A
Other languages
English (en)
Inventor
소용섭
정금동
박상훈
이다은
이보환
전병규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/446,195 priority Critical patent/US20240119877A1/en
Priority to CN202311316499.2A priority patent/CN117877420A/zh
Publication of KR20240050983A publication Critical patent/KR20240050983A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 표시 패널, 표시 패널 상에 배치되고, 센싱 프레임을 기준으로 입력을 감지하는 입력 센서, 수직 동기 신호 및 수평 동기 신호를 수신하고, 상기 수직 동기 신호 및 상기 수평 동기 신호에 따라 상기 표시 패널의 구동을 제어하는 표시 컨트롤러, 및 복수의 샘플링 구간을 포함하는 전송 신호를 상기 입력 센서로 제공하는 센서 컨트롤러를 포함한다. 표시 컨트롤러는 상기 수직 동기 신호 및 상기 수평 동기 신호 중 적어도 하나를 이용하여 상기 표시 패널의 주파수 정보를 상기 센서 컨트롤러로 제공하고, 상기 센서 컨트롤러는 상기 주파수 정보에 기초하여 상기 센싱 프레임에 포함된 상기 샘플링 구간들의 개수를 조절한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 소비전력을 저감할 수 있는 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시 장치를 구비한다. 표시 장치는 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력 센서를 구비할 수 있다.
본 발명의 목적은 가변 주파수 구동 시 입력 센서에서 소비되는 전력을 저감할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 특징에 따른 표시 장치는 표시 프레임을 기준으로 영상을 표시하는 표시 패널, 상기 표시 패널 상에 배치되고, 센싱 프레임을 기준으로 입력을 감지하는 입력 센서, 수직 동기 신호 및 수평 동기 신호를 수신하고, 상기 수직 동기 신호 및 상기 수평 동기 신호에 따라 상기 표시 패널의 구동을 제어하는 표시 컨트롤러, 및 상기 수직 동기 신호 및 상기 수평 동기 신호 중 적어도 하나를 수신하고, 복수의 샘플링 구간을 포함하는 전송 신호를 상기 입력 센서로 제공하는 센서 컨트롤러를 포함한다.
상기 표시 컨트롤러는 상기 수직 동기 신호 및 상기 수평 동기 신호 중 적어도 하나를 이용하여 상기 표시 프레임의 주파수 정보를 상기 센서 컨트롤러로 제공하고, 상기 센서 컨트롤러는 상기 주파수 정보에 기초하여 상기 센싱 프레임에 포함된 상기 샘플링 구간들의 개수를 조절한다.
본 발명에 따르면, 가변 주파수 모드에서 수직 동기 신호 및 수평 동기 신호 중 적어도 하나를 이용하여 구동 주파수에 대한 주파수 정보를 센서 컨트롤러로 제공한다. 따라서, 디스플레이 노이즈가 상대적으로 작은 블랭크 구간들에서 전송 신호들에 포함된 샘플링 구간의 개수를 감소시킬 수 있고, 그 결과, 표시 장치의 전체적인 소비 전력을 저감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 동작을 설명하기 위한 도면이다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널 및 표시 컨트롤러의 블록도이다.
도 6은 본 발명의 일 실시예에 따른 입력 센서 및 센서 컨트롤러의 블록도이다.
도 7은 본 발명의 일 실시예에 따른 주파수별 표시 패널 및 입력 센서의 동작을 나타낸 도면이다.
도 8a는 본 발명의 일 실시예에 따른 제1 센싱 프레임 동안 출력되는 전송 신호들을 나타낸 파형도이다.
도 8b는 본 발명의 일 실시예에 따른 제2 센싱 프레임 동안 출력되는 전송 신호들을 나타낸 파형도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치와 입력 장치를 나타낸 블록도이다.
도 10은 본 발명의 일 실시예에 따른 주파수별 표시 패널 및 입력 센서의 동작을 나타낸 도면이다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 주파수 정보를 구현하기 위해 조합된 수직 동기 신호 및 수평 동기 신호를 나타낸 파형도들이다.
도 12는 본 발명의 일 실시예에 따른 수직 동기 신호의 제1 지속 시간과 수평 동기 신호의 제2 지속 시간의 조합에 따라 구동 주파수를 나타낸 테이블이다.
도 13a는 본 발명의 일 실시예에 따른 수직 동기 신호, 코드 정보를 포함하는 수평 동기 신호 및 기준 클럭 신호를 나타낸 파형도이다.
도 13b는 본 발명의 일 실시예에 따른 코드 정보에 따라 구동 주파수를 나타낸 테이블이다.
도 14는 본 발명의 일 실시예에 따른 수직 동기 신호, 수평 동기 신호 및 코드 정보를 포함하는 코드 신호를 나타낸 파형도이다.
도 15는 본 발명의 일 실시예에 따른 수직 동기 신호, 코드 정보를 포함하는 수평 동기 신호 및 기준 클럭 신호를 나타낸 파형도이다.
도 16은 본 발명의 일 실시예에 따른 수직 동기 신호, 수평 동기 신호 및 코드 정보를 포함하는 코드 신호를 나타낸 파형도이다.
도 17은 본 발명의 일 실시예에 따른 수직 동기 신호, 수평 동기 신호 및 코드 정보를 포함하는 직접 확산 변조 신호를 나타낸 파형도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “상에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(1000)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 표시 장치(1000)는 휴대폰, 폴더블 휴대폰, 노트북, 텔레비전, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1에서는 표시 장치(1000)가 휴대폰인 것을 예시적으로 도시하였다.
표시 장치(1000)에는 액티브 영역(AA) 및 주변 영역(NAA)이 정의될 수 있다. 표시 장치(1000)는 액티브 영역(AA)을 통해 영상을 표시할 수 있다. 액티브 영역(AA)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 면을 포함할 수 있다. 주변 영역(NAA)은 액티브 영역(AA)의 주변을 둘러쌀 수 있다.
표시 장치(1000)의 두께 방향은 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 제3 방향(DR3)과 나란할 수 있다. 따라서, 표시 장치(1000)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 표시 장치(1000)는 표시 패널(100), 입력 센서(200), 표시 컨트롤러(100C), 센서 컨트롤러(200C), 및 메인 컨트롤러(1000C)를 포함할 수 있다.
표시 패널(100)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시 패널(100)은 발광형 표시 패널일 수 있으며, 예를 들어, 표시 패널(100)은 유기발광 표시패널, 무기발광 표시패널, 퀀텀닷 표시패널, 마이크로 엘이디 표시패널, 또는 나노 엘이디 표시패널일 수 있다.
입력 센서(200)는 표시 패널(100) 위에 배치될 수 있다. 입력 센서(200)는 외부에서 인가되는 외부 입력(2000)을 감지할 수 있다. 외부 입력(2000)은 정전 용량에 변화를 제공할 수 있는 입력 수단을 통한 입력을 모두 포함할 수 있다. 예를 들어, 입력 센서(200)는 사용자의 신체(예를 들어, 손가락)과 같은 패시브 타입의 입력 수단에 의한 입력뿐만 아니라, 신호를 송신 및 수신하는 액티브 타입의 입력 수단에 의한 입력도 감지할 수 있다.
메인 컨트롤러(1000C)는 표시 장치(1000)의 전반적인 동작을 제어할 수 있다. 예를 들어, 메인 컨트롤러(1000C)는 표시 컨트롤러(100C) 및 센서 컨트롤러(200C)의 동작을 제어할 수 있다. 메인 컨트롤러(1000C)는 적어도 하나의 마이크로 프로세서를 포함할 수 있으며, 메인 컨트롤러(1000C)는 호스트로 지칭될 수도 있다. 메인 컨트롤러(1000C)는 그래픽 컨트롤러를 더 포함할 수 있다.
표시 컨트롤러(100C)는 표시 패널(100)을 구동할 수 있다. 표시 컨트롤러(100C)는 메인 컨트롤러(1000C)로부터 영상 신호(RGB) 및 표시 제어 신호(D-CS)를 수신할 수 있다. 표시 제어 신호(D-CS)는 다양한 신호를 포함할 수 있다. 예를 들어 표시 제어 신호(D-CS)는 수직 동기 신호, 수평 동기 신호, 메인 클럭, 및 데이터 인에이블 신호 등을 포함할 수 있다. 표시 컨트롤러(100C)는 표시 제어 신호(D-CS)를 근거로 표시 패널(100)의 구동을 제어하는 스캔 제어 신호 및 데이터 제어 신호를 생성할 수 있다.
센서 컨트롤러(200C)는 입력 센서(200)의 구동을 제어할 수 있다. 센서 컨트롤러(200C)는 메인 컨트롤러(1000C)로부터 센싱 제어 신호(I-CS)를 수신할 수 있다. 센싱 제어 신호(I-CS)는 센서 컨트롤러(200C)의 구동 모드를 결정하는 모드 결정신호 및 클럭 신호를 포함할 수 있다. 메인 컨트롤러(1000C)는 센싱 제어 신호(I-CS) 이외에, 표시 제어 신호(D-CS) 중 일부 신호, 예를 들어 수직 동기 신호 및 수평 동기 신호 중 적어도 하나를 센서 컨트롤러(200C)에 제공할 수 있다.
센서 컨트롤러(200C)는 입력 센서(200)로부터 수신한 신호에 근거하여 입력의 좌표정보를 산출하고, 좌표정보를 갖는 좌표 신호(I-SS)를 메인 컨트롤러(1000C)에 제공할 수 있다. 메인 컨트롤러(1000C)는 좌표 신호(I-SS)에 근거하여 사용자 입력에 대응하는 동작을 실행시킨다. 예컨대, 메인 컨트롤러(1000C)는 표시 패널(100)에 새로운 어플리케이션 이미지가 표시되도록 표시 컨트롤러(100C)를 동작시킬 수 있다.
센서 컨트롤러(200C)는 입력 센서(200)로부터 수신한 신호에 근거하여 표시 장치(1000)의 표면(FS)에 근접한 오브젝트의 접근 또는 펜과 같은 입력 장치를 이용한 입력 등을 더 감지할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a를 참조하면, 표시 장치(1000)는 표시 패널(100) 및 입력 센서(200)를 포함할 수 있다. 표시 패널(100)은 베이스층(110), 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 실리콘 옥사이드층 및 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.
제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함할 수 있다. 또한, 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함할 수 있다.
회로층(120)은 베이스층(110) 위에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 배선 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(110) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이후, 회로층(120)에 포함된 반도체 패턴, 도전 패턴, 및 신호 배선이 형성될 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다.
입력 센서(200)는 표시 패널(100) 위에 배치될 수 있다. 입력 센서(200)는 외부에서 인가되는 외부 입력(2000, 도 2 참조)을 감지할 수 있다. 외부 입력(2000)은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
입력 센서(200)는 연속된 공정을 통해 표시 패널(100) 위에 형성될 수 있다. 이 경우, 입력 센서(200)는 표시 패널(100) 위에 직접 배치된다고 표현될 수 있다. 직접 배치된다는 것은 입력 센서(200)와 표시 패널(100) 사이에 제3의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 입력 센서(200)와 표시 패널(100) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다. 선택적으로, 입력 센서(200)는 표시 패널(100)과 접착 부재를 통해 서로 결합될 수 있다. 접착 부재는 통상의 접착제 또는 점착제를 포함할 수 있다.
도시되지 않았으나, 표시 장치(1000)는 입력 센서(200) 위에 배치된 반사 방지층 및 광학층을 더 포함할 수도 있다. 반사 방지층은 표시 장치(1000)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 광학층은 표시 패널(100)로부터 입사된 광의 방향을 제어하여 표시 장치(1000)의 정면 휘도를 향상시킬 수 있다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b를 참조하면, 표시 장치(1001)는 표시 패널(101) 및 입력 센서(201)를 포함할 수 있다. 표시 패널(101)은 베이스 기판(111), 회로층(121), 발광 소자층(131), 봉지 기판(141), 및 결합 부재(151)를 포함할 수 있다.
베이스 기판(111) 및 봉지 기판(141) 각각은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있으나, 특별히 이에 제한되는 것은 아니다.
결합 부재(151)는 베이스 기판(111)과 봉지 기판(141) 사이에 배치될 수 있다. 결합 부재(151)는 봉지 기판(141)을 베이스 기판(111) 또는 회로층(121)에 결합시킬 수 있다. 결합 부재(151)는 무기물 또는 유기물을 포함할 수 있다. 예를 들어, 무기물은 프릿 실(frit seal)을 포함할 수 있고, 유기물은 광 경화성 수지 또는 광 가소성 수지를 포함할 수 있다. 다만, 결합 부재(151)를 구성하는 물질이 상기 예에 제한되는 것은 아니다.
입력 센서(201)는 봉지 기판(141) 위에 직접 배치될 수 있다. 직접 배치된다는 것은 입력 센서(201)와 봉지 기판(141) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 입력 센서(201)와 표시 패널(101) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다. 다만, 이에 제한되는 것은 아니며, 입력 센서(201)와 봉지 기판(141) 사이에는 접착 부재가 더 배치될 수도 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4를 참조하면, 베이스층(110)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시 패널(100)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(110)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드, 실리콘나이트라이드, 및 살리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘옥사이드층과 실리콘나이트라이드층이 교대로 적층된 구조를 포함할 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘, 저온다결정실리콘, 또는 산화물 반도체를 포함할 수도 있다.
도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 실질적으로 전극 또는 신호 배선의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호 배선일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자(ED)를 포함하는 등가회로를 가질 수 있으며, 화소의 등가 회로도는 다양한 형태로 변형될 수 있다. 도 4에서는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광 소자(ED)를 예시적으로 도시하였다.
트랜지스터(TR)의 소스(SC), 채널(AL), 및 드레인(DR)이 반도체 패턴으로부터 형성될 수 있다. 소스(SC) 및 드레인(DR)은 단면 상에서 채널(AL)로부터 서로 반대 방향으로 연장될 수 있다. 도 4에는 반도체 패턴으로부터 형성된 연결 신호 배선(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 배선(SCL)은 평면 상에서 트랜지스터(TR)의 드레인(DR)에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(120)에 포함되는 절연층들 각각은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TR)의 게이트(GT)는 제1 절연층(10) 위에 배치된다. 게이트(GT)는 금속 패턴의 일부분일 수 있다. 게이트(GT)는 액티브(AL)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GT)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(GT)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서, 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층 포함하는 다층 구조를 가질 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 제1 컨택홀(CNT1)을 통해 연결 신호 배선(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 제2 컨택홀(CNT2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자(ED)를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 이하에서, 발광 소자(ED)가 유기 발광 소자인 것을 예로 들어 설명하나, 특별히 이에 제한되는 것은 아니다.
발광 소자(ED)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다. 제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 제3 컨택홀(CNT3)을 통해 제2 연결 전극(CNE2)에 접속될 수 있다.
화소 정의막(70)은 제6 절연층(60) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
액티브 영역(AA, 도 1 참조)은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 복수 개로 형성된 경우, 복수 개의 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층들(EL)은 일체의 형상으로 서로 연결되어, 화소들에 공통으로 제공될 수도 있다. 이 경우, 일체의 형상으로 제공된 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들은 수분 및 산소로부터 발광 소자층(130)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다. 무기층들은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
입력 센서(200)는 베이스 절연층(210), 제1 도전층(220), 감지 절연층(230), 제2 도전층(240), 및 커버 절연층(250)을 포함할 수 있다.
베이스 절연층(210)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스 절연층(210)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스 절연층(210)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(220) 및 제2 도전층(240) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
감지 절연층(230) 및 커버 절연층(250) 중 적어도 어느 하나는 무기층을 포함할 수 있다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
감지 절연층(230) 및 커버 절연층(250) 중 적어도 어느 하나는 유기층을 포함할 수 있다. 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
입력 센서(200)와 제2 전극(CE) 사이에는 기생 정전 용량(Cb)이 발생될 수 있다. 기생 정전 용량(Cb)은 베이스 정전 용량으로 지칭될 수도 있다. 입력 센서(200)와 제2 전극(CE)의 거리가 가까워짐에 따라 기생 정전 용량(Cb) 값은 증가될 수 있다. 기생 정전 용량(Cb)이 커지면 커질수록 기준 값 대비 정전 용량의 변화량의 비율이 작아질 수 있다. 정전 용량의 변화량은 입력 수단, 예를 들어, 사용자 신체에 의한 외부 입력(2000)에 의해 발생하는 정전 용량의 변화가 반영된 값일 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널 및 표시 컨트롤러의 블록도이다.
도 5를 참조하면, 표시 패널(100)은 복수의 스캔 라인들(SL1 내지 SLn), 복수의 데이터 라인들(DL1 내지 DLm), 및 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX) 각각은 복수의 데이터 라인들(DL1 내지 DLm) 중 대응하는 데이터 라인과 연결되고, 복수의 스캔 라인들(SL1 내지 SLn) 중 대응하는 스캔 라인과 연결된다. 본 발명의 일 실시예에서 표시 패널(100)은 발광 제어 라인들을 더 포함하고, 표시 컨트롤러(100C)는 발광 제어 라인들에 발광 제어 신호들을 제공하는 발광 구동 회로를 더 포함할 수 있다. 표시 패널(100)의 구성은 특별히 제한되지 않는다.
복수의 스캔 라인들(SL1 내지 SLn) 각각은 제1 방향(DR1)을 따라 연장되고, 복수의 스캔 라인들(SL1 내지 SLn)은 제2 방향(DR2)으로 이격되어 배열될 수 있다. 복수의 데이터 라인들(DL1 내지 DLm) 각각은 제2 방향(DR2)을 따라 연장되고, 복수의 데이터 라인들(DL1 내지 DLm) 각각은 제1 방향(DR1)으로 이격되어 배열될 수 있다.
표시 컨트롤러(100C)는 신호 제어 회로(100C1), 스캔 구동 회로(100C2), 및 데이터 구동 회로(100C3)를 포함할 수 있다.
신호 제어 회로(100C1)는 메인 컨트롤러(1000C, 도 2 참조)로부터 영상 신호(RGB) 및 표시 제어 신호(D-CS)를 수신할 수 있다. 표시 제어 신호(D-CS)는 다양한 신호를 포함할 수 있다. 예를 들어, 표시 제어 신호(D-CS)는 수직 동기 신호, 수평 동기 신호, 메인 클럭, 및 데이터 인에이블 신호 등을 포함할 수 있다.
신호 제어 회로(100C1)는 표시 제어 신호(D-CS)에 기초하여 스캔 제어 신호(CONT1)를 생성하고, 스캔 제어 신호(CONT1)를 스캔 구동 회로(100C2)로 출력할 수 있다. 스캔 제어 신호(CONT1)는 수직개시신호 및 클럭 신호 등을 포함할 수 있다. 신호 제어 회로(100C1)는 표시 제어 신호(D-CS)에 기초하여 데이터 제어 신호(CONT2)를 생성하고, 데이터 제어 신호(CONT2)를 데이터 구동 회로(100C3)로 출력할 수 있다. 데이터 제어 신호(CONT2)에는 수평개시신호 및 출력 인에이블 신호 등이 포함될 수 있다.
또한, 신호 제어 회로(100C1)는 영상 신호(RGB)를 표시 패널(100)의 동작 조건에 맞게 처리하여 영상 데이터(DS) 생성하고, 생성된 영상 데이터(DS)를 데이터 구동 회로(100C3)로 출력할 수 있다. 스캔 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)는 스캔 구동 회로(100C2) 및 데이터 구동 회로(100C3)의 동작에 필요한 신호로써 특별히 제한되지 않는다.
스캔 구동 회로(100C2)는 스캔 제어 신호(CONT1)에 응답해서 복수의 스캔 라인들(SL1 내지 SLn)을 구동한다. 본 발명의 일 실시예에서, 스캔 구동 회로(100C2)는 표시 패널(100) 내의 회로층(120, 도 4 참조)과 동일한 공정을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다. 선택적으로, 스캔 구동 회로(100C2)는 집적 회로 (Integrated circuit, IC)로 구현되어서 표시 패널(100)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩 온 필름(chip on film: COF) 방식으로 실장되어서 표시 패널(100)과 전기적으로 연결될 수 있다.
데이터 구동 회로(100C3)는 신호 제어 회로(100C1)로부터의 데이터 제어 신호(CONT2) 및 영상 데이터(DS)에 응답해서 복수의 데이터 라인들(DL1 내지 DLm)로 데이터 전압(또는 데이터 신호)을 출력할 수 있다. 데이터 구동 회로(100C3)는 집적 회로로 구현되어 표시 패널(100)의 소정 영역에 직접 실장되거나 별도의 회로 기판에 칩 온 필름 방식으로 실장되어서 표시 패널(100)과 전기적으로 연결될 수 있으나, 특별히 한정되는 것은 아니다. 선택적으로, 데이터 구동 회로(100C3)는 표시 패널(100) 내의 회로층(120, 도 4 참조)과 동일한 공정을 통해 형성될 수도 있다.
도 6은 본 발명의 일 실시예에 따른 입력 센서 및 센서 컨트롤러의 블록도이다.
도 6을 참조하면, 입력 센서(200)는 복수의 전송 전극들(TE1 내지 TE4)(또는 제1 감지 전극들) 및 복수의 수신 전극들(RE1 내지 RE6)(또는 제2 감지 전극들)을 포함할 수 있다. 복수의 전송 전극들(TE1 내지 TE4)은 제2 방향(DR2)을 따라 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 복수의 수신 전극들(RE1 내지 RE6)은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)으로 배열될 수 있다. 복수의 전송 전극들(TE1 내지 TE4)은 복수의 수신 전극들(RE1 내지 RE6)과 교차할 수 있다. 복수의 전송 전극들(TE1 내지 TE4)과 복수의 수신 전극들(RE1 내지 RE6) 사이에는 정전 용량이 형성될 수 있다.
입력 센서(200)는 복수의 전송 전극들(TE1 내지 TE4)에 연결된 복수의 제1 신호배선들 및 복수의 수신 전극들(RE1 내지 RE6)에 연결된 복수의 제2 신호배선들을 더 포함할 수 있다.
입력 센서(200)는 센싱 영역(200A) 및 비센싱 영역(200NA)을 포함한다. 센싱 영역(200A)은 도 1에 도시된 액티브 영역(AA)에 대응하고, 비센싱 영역(200NA)은 도 1에 도시된 주변 영역(NAA)에 대응할 수 있다. 센싱 영역(200A)은 복수의 전송 전극들(TE1 내지 TE4) 및 복수의 수신 전극들(RE1 내지 RE6)이 배치되어, 실질적으로 입력을 센싱하는 영역일 수 있다. 비센싱 영역(200NA)은 제1 및 제2 신호배선들이 배치되어, 실질적으로 입력을 센싱하지 않는 영역일 수 있다.
복수의 전송 전극들(TE1 내지 TE4) 각각은 제1 감지 부분(211) 및 브릿지 부분(212)을 포함할 수 있다. 서로 인접한 2 개의 제1 감지 부분들(211)은 브릿지 부분(212)에 의해 서로 전기적으로 연결될 수 있으나, 특별히 이에 제한되는 것은 아니다. 제1 감지 부분(211) 및 브릿지 부분(212)은 서로 다른 층 상에 배치될 수 있다.
복수의 수신 전극들(RE1 내지 RE6) 각각은 제2 감지 부분(221) 및 연결 부분(222)을 포함할 수 있다. 제2 감지 부분(221)과 연결 부분(222)은 서로 일체의 형상을 가지며, 동일한 층 상에 배치될 수 있다. 복수의 전송 전극들(TE1 내지 TE4) 각각은 메쉬 형상을 가질 수 있고, 복수의 수신 전극들(RE1 내지 RE6) 각각은 메쉬 형상을 가질 수 있다.
제1　및 제2　감지 부분들(211, 221), 브릿지 부분(212) 및 연결 부분(222)은 금속층을 포함할 수 있다. 제1　및 제2　감지 부분들(211, 221), 브릿지 부분(212) 및 연결 부분(222) 각각은 메쉬 형상을 가질 수 있다.　
도 6에 도시된 바와 같이, 센서 컨트롤러(200C)는 메인 컨트롤러(1000C, 도 2 참조)로부터 센싱 제어 신호(I-CS)를 수신할 수 있고, 메인 컨트롤러(1000C)로 좌표 신호(I-SS)를 제공할 수 있다.
센서 컨트롤러(200C)는 집적 회로(Integrated circuit, IC)로 구현되어서 입력 센서(200)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩 온 필름(chip on film: COF) 방식으로 실장되어서 입력 센서(200)와 전기적으로 연결될 수 있다.
센서 컨트롤러(200C)는 센서 제어 회로(200C1), 신호 생성 회로(200C2), 및 입력 검출 회로(200C3)를 포함할 수 있다. 센서 제어 회로(200C1)는 센싱 제어 신호(I-CS)를 근거로 신호 생성 회로(200C2) 및 입력 검출 회로(200C3)의 동작을 제어할 수 있다.
신호 생성 회로(200C2)는 전송 신호들(TS)을 입력 센서(200), 예를 들어, 전송 전극들(TE1 내지 TE4)로 출력할 수 있다. 입력 검출 회로(200C3)는 센싱 신호들(SS)을 입력 센서(200)의 수신 전극들(RE1 내지 RE6)로부터 수신할 수 있다. 입력 검출 회로(200C3)는 아날로그 신호를 디지털 신호로 변환할 수 있다. 예를 들어, 입력 검출 회로(200C3)는 수신한 아날로그 형태의 센싱 신호들(SS)을 증폭한 후 필터링하고, 필터링된 신호를 디지털 신호로 변환할 수 있다.
센서 제어 회로(200C1)는 입력 검출 회로(200C3)로부터 수신된 디지털 신호에 기초하여 좌표 신호(I-SS)를 생성할 수 있다. 구체적으로, 센서 제어 회로(200C1)는 상기한 디지털 신호를 이용하여 좌표 신호(I-SS)를 생성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 주파수별 표시 패널 및 입력 센서의 동작을 나타낸 도면이다. 도 8a는 본 발명의 일 실시예에 따른 제1 센싱 프레임 동안 출력되는 전송 신호들을 나타낸 파형도이고, 도 8b는 본 발명의 일 실시예에 따른 제2 센싱 프레임 동안 출력되는 전송 신호들을 나타낸 파형도이다.
도 2 및 도 7을 참조하면, 표시 패널(100)은 구동 주파수가 고정되는(즉, 가변되지 않는) 노멀 주파수 모드에서 동작하거나 구동 주파수가 가변되는 가변 주파수 모드에서 동작할 수 있다. 가변 주파수 모드에서, 구동 주파수는 프레임 레이트에 맞춰 가변될 수 있다. 도 7은 가변 주파수 모드에서, 표시 패널(100)의 구동 주파수가 제1 구동 주파수(예를 들어, 120Hz), 제2 구동 주파수(예를 들어, 60Hz) 및 제3 구동 주파수(예를 들어, 30Hz)로 가변되는 경우를 예시적으로 나타냈다. 그러나, 구동 주파수가 제1 내지 제3 구동 주파수로 가변되는 것에 한정되지 않으며, 구동 주파수는 1Hz 내지 480Hz의 범위 내에서 다양하게 가변될 수 있다.
가변 주파수 모드에서 입력 센서(200)의 센싱 주파수는 가변되지 않고 고정될 수 있다. 도 7에서는 본 발명의 일 예로, 240Hz로 고정된 센싱 주파수를 도시하였으나, 센싱 주파수는 이에 한정되지 않고, 센싱 주파수는 120Hz 또는 480Hz 등으로 고정될 수도 있다. 센싱 주파수는 표시 패널(100)의 제1 구동 주파수보다 높거나 같은 주파수를 가질 수 있다. 본 발명의 일 예로, 제1 구동 주파수는 표시 패널(100)이 동작할 수 있는 가장 높은 구동 주파수일 수 있다. 대안적으로, 제1 구동 주파수는 240Hz 또는 480Hz일 수 있다. 제1 구동 주파수는 기준 주파수 또는 최대 주파수로 지칭될 수 있다. 제2 구동 주파수는 제1 구동 주파수보다 낮은 주파수일 수 있다.
가변 주파수 모드에서, 표시 패널(100)이 제1 구동 주파수로 동작하는 경우, 표시 패널(100)은 제1 표시 프레임(DF1)을 기준으로 영상을 표시할 수 있다. 제1 표시 프레임(DF1)은 제1 표시 구간(DP1) 및 제1 블랭크 구간(BP1)을 포함할 수 있다. 제1 표시 구간(DP1)은 표시 패널(100)로 데이터 신호가 출력되는 구간일 수 있고, 제1 블랭크 구간(BP1)은 데이터 신호가 출력되지 않는 구간일 수 있다.
가변 주파수 모드에서, 표시 패널(100)이 제2 구동 주파수로 동작하는 경우, 표시 패널(100)은 제2 표시 프레임(DF2)을 기준으로 영상을 표시할 수 있다. 제2 구동 주파수는 제1 구동 주파수보다 낮고, 이 경우 제2 표시 프레임(DF2)의 지속 시간은 제1 표시 프레임(DF1)의 지속 시간보다 클 수 있다. 예를 들어, 제1 구동 주파수가 120Hz이고 제2 구동 주파수가 60Hz인 경우, 제2 표시 프레임(DF2)의 지속 시간은 제1 표시 프레임(DF1)의 지속 시간보다 2배 클 수 있다.
제2 표시 프레임(DF2)은 제2 표시 구간(DP2) 및 제2 블랭크 구간(BP2)을 포함할 수 있다. 제2 표시 구간(DP2)은 제1 표시 구간(DP1)의 지속 시간과 동일한 지속 시간을 가질 수 있다. 제2 블랭크 구간(BP2)은 제1 블랭크 구간(BP1)의 지속 시간보다 큰 지속 시간을 가질 수 있다.
가변 주파수 모드에서, 표시 패널(100)이 제3 구동 주파수로 동작하는 경우, 표시 패널(100)은 제3 표시 프레임(DF3)을 기준으로 영상을 표시할 수 있다. 제3 구동 주파수는 제1 및 제2 구동 주파수보다 낮고, 이 경우 제3 표시 프레임(DF3)의 지속 시간은 제1 및 제2 표시 프레임(DF1, DF2)의 지속 시간보다 클 수 있다. 예를 들어, 제1 구동 주파수가 120Hz이고, 제2 구동 주파수가 60Hz이며, 제3 구동 주파수는 30Hz일 수 있다. 이 경우, 제3 표시 프레임(DF3)의 지속 시간은 제2 표시 프레임(DF2)의 지속 시간보다 2배 클 수 있다.
제3 표시 프레임(DF3)은 제3 표시 구간(DP3) 및 제3 블랭크 구간(BP3)을 포함할 수 있다. 제3 표시 구간(DP3)은 제1 표시 구간(DP1)의 지속 시간과 동일한 지속 시간을 가질 수 있다. 제3 블랭크 구간(BP3)은 제2 블랭크 구간(BP2)의 지속 시간보다 큰 지속 시간을 가질 수 있다. 이처럼, 구동 주파수가 낮아질수록 데이터 신호가 출력되지 않는 블랭크 구간들(BP1, BP2, BP3)의 지속 시간은 증가할 수 있다.
표시 구간들(DP1, DP2, DP3)은 데이터 신호가 표시 패널(100)로 인가되는 구간이므로, 블랭크 구간들(BP1, BP2, BP3)보다 표시 구간들(DP1, DP2, DP3)동안 입력 센서(200)와 표시 패널(100) 사이의 기생 커패시턴스에 의해 커플링이 증가할 수 있다. 상대적으로, 표시 구간들(DP1, DP2, DP3)에서는 입력 센서(200)에 작용하는 디스플레이 노이즈가 크고, 블랭크 구간들(BP1, BP2, BP3)에서는 디스플레이 노이즈가 작을 수 있다.
가변 주파수 모드에서, 입력 센서(200)는 제1 센싱 프레임(SF1) 또는 제2 센싱 프레임(SF2)을 기준으로 입력을 센싱할 수 있다. 제1 센싱 프레임(SF1)은 표시 구간들(DP1, DP2, DP3)에 대응하여 활성화되고, 제2 센싱 프레임(SF2)은 블랭크 구간들(BP1, BP2, BP3)에 대응하여 활성화될 수 있다. 제2 센싱 프레임(SF2)은 상대적으로 디스플레이 노이즈가 작은 블랭크 구간들(BP1, BP2, BP3)에서 활성화되므로, 제2 센싱 프레임(SF2)의 지속 시간은 제1 센싱 프레임(SF1)의 지속 시간보다 작을 수 있다. 즉, 디스플레이 노이즈가 작은 블랭크 구간들(BP1, BP2, BP3)에서는 상대적으로 짧은 센싱 프레임이 제공됨에 따라, 표시 장치(1000)의 전체적인 소비 전력을 저감할 수 있다.
도 6, 도 7 및 도 8a를 참조하면, 제1 센싱 프레임(SF1) 동안 제1 내지 제4 전송 전극(TE1 내지 TE4)에는 제1 내지 제4 전송 신호(TS1 내지 TS4)가 각각 인가될 수 있다. 도 8a에서는 4개의 전송 전극(TE1 내지 TE4)에 각각 인가되는 4개의 전송 신호(TS1 내지 TS4)를 도시하였으나, 전송 신호의 개수는 이에 한정되지 않는다. 입력 센서(200)에 구비되는 전송 전극들의 개수에 대응하여 전송 신호들의 개수가 결정될 수 있다. 본 발명의 일 예로, 전송 전극의 개수는 전송 신호의 개수보다 p배 클 수 있다. p는 1 이상의 정수일 수 있다. 예를 들어, 8개의 전송 전극이 구비되더라도 전송 신호의 개수는 4개일 수 있으며, 이 경우, 2개의 전송 전극에 동일한 전송 신호가 인가될 수 있다.
제1 내지 제4 전송 신호(TS1 내지 TS4)는 순차적으로 발생될 수 있다. 즉, 제1 전송 신호(TS1)는 제1 센싱 구간(TP1)을 포함하고, 제2 전송 신호(TS2)는 제1 센싱 구간(TP1)에 후행하는 제2 센싱 구간(TP2)을 포함한다. 제3 전송 신호(TS3)는 제2 센싱 구간(TP2)에 후행하는 제3 센싱 구간(TP3)을 포함하고, 제4 전송 신호(TS4)는 제3 센싱 구간(TP3)에 후행하는 제4 센싱 구간(TP4)을 포함한다. 제1 내지 제4 센싱 구간(TP1 내지 TP4)은 서로 비중첩할 수 있다.
제1 내지 제4 센싱 구간(TP1 내지 TP4)에 각각 대응하여 제1 내지 제4 전송 신호(TS1 내지 TS4)는 제1 전압(V1)과 제2 전압(V2) 사이에서 스윙할 수 있다. 제1 내지 제4 센싱 구간(TP1 내지 TP4) 각각은 복수의 샘플링 구간을 포함할 수 있다. 본 발명의 일 예로, 샘플링 구간들 각각은 제2 전압(V2)을 갖는 구간일 수 있다. 도 8a는 각 센싱 구간(TP1 내지 TP4)이 12개의 샘플링 구간을 포함하는 것을 예시적으로 도시하였으나, 각 센싱 구간(TP1 내지 TP4)에 포함되는 샘플링 구간의 개수는 특별히 한정되지 않는다. 예를 들어, 각 센싱 구간(TP1 내지 TP4)에는 수십 또는 수백 개의 샘플링 구간이 포함될 수 있다.
도 6, 도 7 및 도 8b를 참조하면, 제2 센싱 프레임(SF2) 동안 제1 내지 제4 전송 전극(TE1 내지 TE4)에는 제1 내지 제4 전송 신호(TS1a 내지 TS4a)가 각각 인가될 수 있다. 제1 내지 제4 전송 신호(TS1a 내지 TS4a)는 제1 내지 제4 센싱 구간(TP1a 내지 TP4a)을 각각 포함할 수 있다. 제1 내지 제4 센싱 구간(TP1a 내지 TP4a) 각각은 복수의 샘플링 구간을 포함할 수 있다. 제1 내지 제4 센싱 구간(TP1a 내지 TP4a)에 포함된 샘플링 구간의 개수는 제1 내지 제4 센싱 구간(TP1 내지 TP4)에 포함된 샘플링 구간의 개수와 상이할 수 있다. 예를 들어, 제1 내지 제4 센싱 구간(TP1a 내지 TP4a)에 포함된 샘플링 구간의 개수는 제1 내지 제4 센싱 구간(TP1 내지 TP4)에 포함된 샘플링 구간의 개수보다 작을 수 있다.
도 8b는 각 센싱 구간(TP1a 내지 TP4a)이 6개의 샘플링 구간을 포함하는 것을 예시적으로 도시하였으나, 각 센싱 구간(TP1a 내지 TP4a)에 포함되는 샘플링 구간의 개수는 특별히 한정되지 않는다. 예를 들어, 각 센싱 구간(TP1a 내지 TP4a)에 포함되는 샘플링 구간의 개수는 제1 내지 제4 센싱 구간(TP1 내지 TP4)에 포함된 샘플링 구간의 개수의 1/2, 1/3, 2/3 등의 수준일 수 있다.
각 센싱 구간(TP1a 내지 TP4a)에 포함되는 샘플링 구간의 개수가 감소하면, 전체적으로 각 센싱 구간(TP1a 내지 TP4a)의 지속 시간이 감소할 수 있고, 그 결과 제2 센싱 프레임(SF2)의 지속 시간이 감소할 수 있다. 이처럼, 샘플링 구간의 개수 감소로, 제2 센싱 프레임(SF2)은 제1 센싱 프레임(SF1)의 지속 시간보다 작은 지속 시간을 가질 수 있다.
결과적으로, 샘플링 구간의 개수(즉, 샘플링 횟수)가 감소하면, 입력 센서(200)에서 소비되는 전력이 저감될 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치와 입력 장치를 나타낸 블록도이고, 도 10은 본 발명의 일 실시예에 따른 주파수별 표시 패널 및 입력 센서의 동작을 나타낸 도면이다. 단, 도 9 및 도 10에 도시된 구성 요소 중 도 2및 도 7에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 9를 참조하면, 표시 장치(1000)는 입력 장치(3000)와 통신을 수행할 수 있다.
입력 센서(200)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 입력 센서(200)는 사용자의 신체(2000)에 의한 제1 입력 및 입력 장치(3000)에 의한 제2 입력을 감지할 수 있다.
센서 컨트롤러(200C)는 사용자의 신체(2000)에 의한 제1 입력을 감지하는 제1 모드 또는 입력 장치(3000)에 의한 제2 입력을 감지하는 제2 모드로 동작할 수 있다. 센서 컨트롤러(200C)는 모드 결정신호에 근거하여 입력 센서(200)를 제1 모드 또는 제2 모드로 제어할 수 있다.
입력 장치(3000)는 하우징(3100), 전원(3200), 펜 컨트롤러(3300), 통신 모듈(3400) 및 팁 전극(또는 펜 전극)(3500)을 포함할 수 있다. 다만, 입력 장치(3000)을 구성하는 구성 요소들이 상기 나열된 구성 요소들에 제한되는 것은 아니다. 예를 들어, 입력 장치(3000)는 신호 송신 모드 또는 신호 수신 모드로 전환하는 전극 스위치, 압력을 감지하는 압력 센서, 소정의 정보를 저장하는 메모리, 또는 회전을 감지하는 회전 센서 등을 더 포함할 수도 있다.
하우징(3100)은 펜 형상을 가질 수 있고, 내부에 수용 공간이 형성될 수 있다. 하우징(3100) 내부에 정의된 수용 공간에는 전원(3200), 펜 컨트롤러(3300), 통신 모듈(3400) 및 팁 전극(3500)이 수용될 수 있다.
전원(3200)은 입력 장치(3000) 내부의 펜 컨트롤러(3300), 통신 모듈(3400) 등에 전원을 공급할 수 있다. 전원(3200)은 배터리 또는 고용량 커패시터를 포함할 수 있다.
펜 컨트롤러(3300)는 입력 장치(3000)의 동작을 제어할 수 있다. 펜 컨트롤러(3300)는 주문형 반도체(ASIC, Application-specific integrated circuit)일 수 있다. 펜 컨트롤러(3300)는 설계된 프로그램에 따라서 동작하도록 구성될 수 있다.
통신 모듈(3400)은 수신 회로(3410) 및 송신 회로(3420)를 포함할 수 있다. 수신 회로(3410)는 입력 센서(200)로부터 제공되는 업링크 신호(ULS)를 수신할 수 있다. 송신 회로(3420)는 다운링크 신호(DLS)를 입력 센서(200)로 출력할 수 있다. 수신 회로(3410)는 입력 센서(200)으로부터 제공된 신호를 펜 컨트롤러(3300)에 의해 처리 가능한 신호로 변조할 수 있고, 송신 회로(3420)는 펜 컨트롤러(3300)로부터 제공된 신호를 수신하여 입력 센서(200)에 의해 센싱 가능한 신호로 변조할 수 있다.
펜 전극(3500)은 통신 모듈(340)과 전기적으로 연결될 수 있다. 펜 전극(3500)의 일부분은 하우징(3100)으로부터 돌출될 수 있다. 또는, 입력 장치(3000)는 하우징(3100)으로부터 노출된 펜 전극(2500)을 커버하는 커버 하우징을 더 포함할 수도 있다. 또는, 펜 전극(3500)은 하우징(3100) 내부에 내장될 수도 있다.
도 9 및 도 10을 참조하면, 가변 주파수 모드에서, 입력 센서(200)는 제1 센싱 프레임(SF1) 또는 제2 센싱 프레임(SF2)을 기준으로 제1 입력을 센싱할 수 있다. 또한, 가변 주파수 모드에서, 입력 센서(200)는 업링크 구간(ULP) 동안 입력 장치(300) 측으로 업링크 신호(ULS)를 전송할 수 있다. 따라서, 업링크 구간(ULP) 동안 입력 센서(200)는 입력 장치(3000)의 접근 및 존재를 판단할 수 있다.
제1 센싱 프레임(SF1)은 표시 구간들(DP1, DP2, DP3)에 대응하여 활성화되고, 제2 센싱 프레임(SF2)은 블랭크 구간들(BP1, BP2, BP3)에 대응하여 활성화될 수 있다. 표시 패널(100)이 제1 구동 주파수로 동작할 경우, 상대적으로 제1 블랭크 구간(BP1)의 지속 시간이 짧기 때문에, 업링크 구간(ULP)은 제1 표시 구간(DP1)에 대응하여 위치할 수 있다.
표시 패널(100)이 제1 구동 주파수보다 낮은 제2 또는 제3 구동 주파수로 동작할 경우, 제2 및 제3 블랭크 구간(BP2, BP3)의 지속 시간은 제1 블랭크 구간(BP1)의 지속 시간보다 증가한다. 따라서, 업링크 구간(ULP)이 제2 및 제3 블랭크 구간(BP2, BP3)에 대응하여 위치할 수 있는 충분한 지속 시간이 확보될 수 있다.
업링크 신호(ULS)는 상대적으로 전송 신호들(TS1 내지 TS4)(도 8a 참조)보다 큰 진폭으로 스윙하는 신호일 수 있다. 업링크 신호(ULS)가 전송되는 업링크 구간(ULP)이 블랭크 구간들(BP2, BP3)에 대응하여 위치할 경우, 표시 패널(100)에 표시되는 영상에 업링크 신호(ULS)에 의한 플리커 불량이 나타나는 현상을 방지할 수 있다.
위와 같이, 제2 센싱 프레임(SF2)의 지속 시간 및 업링크 구간(ULP)의 발생 위치 등을 조절하기 위해, 본 발명의 일 실시예에 따른 센서 컨트롤러(200C)는 표시 패널(100)의 구동 주파수에 대한 정보(이하, 주파수 정보)를 수신해야 한다.
이하, 센서 컨트롤러(200C)가 주파수 정보를 수신하는 실시예들에 대해 구체적으로 설명하기로 한다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 주파수 정보를 구현하기 위해 조합된 수직 동기 신호 및 수평 동기 신호를 나타낸 파형도들이고, 도 12는 본 발명의 일 실시예에 따른 수직 동기 신호의 제1 지속 시간과 수평 동기 신호의 제2 지속 시간의 조합에 따라 구동 주파수를 나타낸 테이블이다.
도 6, 도 11a 내지 도 11d를 참조하면, 센서 컨트롤러(200C)는 메인 컨트롤러(1000C)(도 2 참조) 또는 표시 컨트롤러(100C)(도 2 참조)로부터 수직 동기 신호(VSYNC) 및 수평 동기 신호(HSYNC) 중 적어도 하나를 수신할 수 있다. 수직 동기 신호(VSYNC)는 표시 프레임(DF)의 개시 시점을 결정하는 신호이다. 여기서, 표시 프레임(DF)은 도 7에 도시된 제1 내지 제3 표시 프레임(DF1, DF2, DF3) 중 하나일 수 있다. 수직 동기 신호(VSYNC)는 표시 프레임(DF)에 위치하는 수직 액티브 구간(VAP1, VAP2, VAP3) 및 수직 비액티브 구간(VNAP1, VNAP2)을 포함할 수 있다. 본 발명의 일 예로, 수직 액티브 구간(VAP1, VAP2, VAP3)은 로우 레벨 구간이고, 수직 비액티브 구간(VNAP1, VNAP2)은 하이 레벨 구간일 수 있으나, 이에 한정되지 않는다. 대안적으로, 수직 액티브 구간(VAP1, VAP2, VAP3)이 하이 레벨 구간이고, 수직 비액티브 구간(VNAP1, VNAP2)이 로우 레벨 구간일 수 있다. 표시 컨트롤러(100C)는 구동 주파수에 따라 수직 액티브 구간(VAP1, VAP2, VAP3)의 지속 시간을 조절할 수 있다.
수평 동기 신호(HSYNC)는 수직 액티브 구간(VAP1, VAP2, VAP3) 내에 위치하는 수평 액티브 구간(HAP1 내지 HAP10)을 포함할 수 있다. 본 발명의 일 예로, 수평 액티브 구간(HAP1 내지 HAP10)은 로우 레벨 구간일 수 있으나, 이에 한정되지 않는다. 대안적으로, 수평 액티브 구간(HAP1 내지 HAP10)이 하이 레벨 구간일 수 있다. 표시 컨트롤러(100C)는 구동 주파수에 따라 수평 액티브 구간(HAP1 내지 HAP10)의 지속 시간을 조절할 수 있다.
수평 동기 신호(HSYNC)는 하나의 수평 주사 구간(HSP)을 기준으로 활성화될 수 있다. 즉, 수평 주사 구간(HSP)은 수평 동기 신호(HSYNC)의 한 주기로 정의될 수 있다. 본 발명의 일 예로, 수직 액티브 구간(VAP1, VAP2, VAP3)은 수평 주사 구간(HSP)의 n배에 대응하는 지속 시간을 가질 수 있다. 여기서, n은 1이상의 정수일 수 있다.
도 11a 내지 도 11c, 도 12를 참조하면, 본 발명의 일 예로, 수직 동기 신호(VSYNC)는 제1 수직 액티브 구간(VAP1), 제2 수직 액티브 구간(VAP2) 및 제3 수직 액티브 구간(VAP3) 중 하나를 가질 수 있다. 본 발명의 일 예로, 제1 수직 액티브 구간(VAP1)는 수평 주사 구간(HSP)의 1배에 대응하고, 제2 수직 액티브 구간(VAP2)은 수평 주사 구간(HSP)의 2배에 대응하며, 제3 수직 액티브 구간(VAP3)은 수평 주사 구간(HSP)의 3배에 대응할 수 있다. 도 11a 내지 도 11c에서는 제1 내지 제3 수직 액티브 구간(VAP1, VAP2, VAP3) 각각이 수평 주사 구간(HSP)의 정수배인 것을 도시하였으나, 본 발명은 이에 한정되지 않을 수 있다.
본 발명의 일 예로, 수평 동기 신호(HSYNC)는 제1 내지 제10 수평 액티브 구간(HAP1 내지 HAP10) 중 하나를 가질 수 있다. 제1 내지 제10 수평 액티브 구간(HAP1 내지 HAP10)은 대략 200ns의 간격을 가질 수 있다. 예를 들어, 제1 수평 액티브 구간(HAP1)이 300ns인 경우 제2 수평 액티브 구간(HAP2)은 500ns일 수 있다.
주파수 정보는 수직 액티브 구간의 지속 시간 및 수평 액티브 구간의 지속 시간의 조합으로 구현될 수 있다. 예를 들어, 수직 액티브 구간의 지속 시간 및 수평 액티브 구간의 지속 시간의 조합으로 10Hz부터 240Hz를 10Hz 단위로 표현할 수 있다. 10Hz는 제1 수직 액티브 구간(VAP1)과 제1 수평 액티브 구간(HAP1)의 조합으로 구현되며, 20Hz는 제1 수직 액티브 구간(VAP1)과 제2 수평 액티브 구간(HAP2)의 조합으로 구현된다. 110Hz는 제2 수직 액티브 구간(VAP2)과 제1 수평 액티브 구간(HAP1)의 조합으로 구현되며, 120Hz는 제2 수직 액티브 구간(VAP2)과 제2 수평 액티브 구간(HAP2)의 조합으로 구현된다.
수직 액티브 구간의 개수를 4개 이상으로 증가시키거나, 수평 액티브 구간들 사이의 간격을 200ns 미만으로 조절할 경우, 표현할 수 있는 주파수 정보의 개수가 증가할 수 있다. 예를 들어, 수평 액티브 구간들 사이의 간격을 100ns 미만으로 조절할 경우, 하나의 수직 액티브 구간에 20개의 수평 액티브 구간들이 대응될 수 있고, 이 경우, 5Hz 단위로 10Hz부터 240Hz 사이의 주파수를 표현할 수 있다.
본 발명의 일 예로, 수평 액티브 구간은 복수의 수평 액티브 범위 중 하나에 대응할 수 있다. 복수의 수평 액티브 범위 각각은 200ns로 설정될 수 있다. 예를 들어, 복수의 수평 액티브 범위 중 제1 수평 액티브 범위는 200ns 내지 399ns로 설정되고, 제2 수평 액티브 범위는 400ns 내지 599ns로 설정될 수 있다. 즉, 제1 수평 액티브 구간(HAP1)이 제1 수평 액티브 범위 중 하나의 값을 갖는 경우, 10Hz, 110Hz 또는 210Hz 중 하나로 인식될 수 있다. 또한, 제2 수평 액티브 구간(HAP2)이 제2 수평 액티브 범위 중 하나의 값을 갖는 경우, 20Hz, 120Hz 또는 220Hz 중 하나로 인식될 수 있다.
수평 액티브 구간의 개시 시점은 수직 액티브 구간의 개시 시점보다 기준 셋업 시간(RST)만큼 지연된다. 예를 들어, 제1 및 제2 수평 액티브 구간(HAP1, HAP2)의 개시 시점은 제1 수직 액티브 구간(VAP1)의 개시 시점보다 기준 셋업 시간(RST)만큼 지연된 시점일 수 있다. 기준 셋업 시간(RST)은 대략 100ns로 설정될 수 있으나, 이에 한정되는 것은 아니다.
도 13a는 본 발명의 일 실시예에 따른 수직 동기 신호, 코드 정보를 포함하는 수평 동기 신호 및 기준 클럭 신호를 나타낸 파형도이고, 도 13b는 본 발명의 일 실시예에 따른 코드 정보에 따라 구동 주파수를 나타낸 테이블이다.
도 13a 및 도 13b를 참조하면, 수직 동기 신호(VSYNC)는 표시 프레임(DF) 내에 위치하는 수직 액티브 구간(VAP) 및 수직 비액티브 구간(VNAP)을 포함한다. 표시 컨트롤러(100C)(도 2 참조)는 수직 액티브 구간(VAP)에 대응하여 수평 동기 신호(HSYNC)에 주파수 정보를 임베디드하여 센서 컨트롤러(200C)로 제공할 수 있다.
수평 동기 신호(HSYNC)는 수직 비액티브 구간(VNAP) 내에서 하나의 수평 주사 구간(HSP)을 기준으로 활성화될 수 있다. 즉, 수평 주사 구간(HSP)은 수평 동기 신호(HSYNC)의 한 주기로 정의될 수 있다. 본 발명의 일 예로, 수직 액티브 구간(VAP)은 수평 주사 구간(HSP)의 n배에 대응하는 지속 시간을 가질 수 있다. 여기서, n은 1이상의 정수일 수 있다. 본 발명의 일 예로, 수직 액티브 구간(VAP)은 수평 주사 구간(HSP)의 지속 시간의 9배에 대응하는 지속 시간을 가질 수 있다.
주파수 정보는 m 비트 신호이고, 수평 동기 신호(HSYNC)는 수직 액티브 구간(VAP) 내에 위치하는 m 개의 코드 구간들(CP1 내지 CP8)을 포함할 수 있다. m은 1 이상의 정수일 수 있다. 주파수 정보가 m 비트 신호일 경우, 2m개의 구동 주파수를 표현할 수 있다. m 개의 코드 구간들(CP1 내지 CP8) 각각의 지속 시간은 수평 주사 구간(HSP)의 지속 시간과 동일할 수 있다.
도 13a 및 도 13b에서는 m이 8인 경우를 도시하였으나, 이에 특별히 한정되지는 않는다. 도 13b에 도시된 바와 같이, 주파수 정보가 8비트 신호이더라도 8개의 비트(B[7] 내지 B[0]) 중 6개의 비트(B[5] 내지 B[0])만을 이용하여 구동 주파수를 나타낼 수 있다. 이 경우, 8개의 코드 구간(CP1 내지 CP8)(이하, 제1 내지 제8 코드 구간이라 함) 중 6개의 코드 구간(CP1 내지 CP6)(즉, 제1 내지 제6 코드 구간)만의 상태를 이용하여 주파수 정보를 표현할 수 있다.
예를 들어, 주파수 정보가 "000001"인 경우, 구동 주파수는 4Hz일 수 있다. 이 경우, 수평 동기 신호(HSYNC)는 제1 내지 제6 코드 구간(CP1 내지 CP6) 중 제2 내지 제6 코드 구간(CP2 내지 CP6)동안 로우 상태를 갖고, 제1 코드 구간(CP1)동안 하이 상태를 가질 수 있다. "000010"인 경우, 구동 주파수는 8Hz일 수 있다. 이 경우, 수평 동기 신호(HSYNC)는 제1, 제3 내지 제6 코드 구간(CP1, CP3 내지 CP6)동안 로우 상태를 갖고, 제2 코드 구간(CP2)동안 하이 상태를 가질 수 있다. "111111"인 경우, 구동 주파수는 256Hz일 수 있다. 이 경우, 수평 동기 신호(HSYNC)는 제1 내지 제6 코드 구간(CP1 내지 CP6)동안 하이 상태를 가질 수 있다. 제7 및 제8 코드 구간(CP7, CP8)은 주파수 정보를 표현하는데 사용하지 않고, 예비 상태로 남겨둔 경우를 도시하였으나, 대안적으로 8개의 코드 구간(CP1 내지 CP8)을 모두 활용하여 주파수 정보를 표현할 수 있다.
수평 동기 신호(HSYNC)는 수직 액티브 구간(VAP) 내에 위치하는 더미 코드 구간(DCP)을 더 포함할 수 있다. 더미 코드 구간(DCP)은 주파수 정보의 오류 발생 여부를 체크하기 위한 패러티 비트(B[P])로 활용될 수 있다. 더미 코드 구간(DCP)의 지속 시간은 m개의 코드 구간들(CP1 내지 CP8) 각각의 지속 시간과 동일할 수 있다.
센서 컨트롤러(200C)(도 2참조)는 클럭 신호(Clk)에 기초하여 m개의 코드 구간들(CP1 내지 CP8) 각각에서 수평 동기 신호(HSYNC)가 하이 상태 또는 로우 상태를 갖는지를 판단할 수 있다. 클럭 신호(Clk)는 센서 컨트롤러(200C)의 내부에 존재하는 내부 클럭 신호이거나, 외부(예를 들어, 표시 컨트롤러(100C)로부터 제공된 외부 클럭 신호일 수 있다.
클럭 신호(Clk)는 m 개의 코드 구간들(CP1 내지 CP8) 각각에 대응하는 주기를 가질 수 있다. 즉, 코드 구간들(CP1 내지 CP8) 각각의 지속 시간은 클럭 신호(Clk)의 한 주기(Tc)와 동일할 수 있다.
본 발명의 일 예로, 센서 컨트롤러(200C)는 클럭 신호(Clk)의 라이징 시점에서 수평 동기 신호(HSYNC)의 상태를 판단할 수 있다. 클럭 신호(Clk)의 라이징 시점에서 수평 동기 신호(HSYNC)가 하이 상태인 경우, "1"로 인식하고, 수평 동기 신호(HSYNC)가 로우 상태인 경우, "0"으로 인식할 수 있다. 대안적으로, 센서 컨트롤러(200C)는 클럭 신호(Clk)와 반전된 위상을 갖는 반전 클럭 신호를 이용하여 반전 클럭 신호의 폴링 시점에서 수평 동기 신호(HSYNC)의 상태를 판단할 수 있다.
m 개의 코드 구간들(CP1 내지 CP8) 중 가장 먼저 발생되는 코드 구간(즉, 제8 코드 구간(CP8))의 개시 시점은 수직 액티브 구간(VAP)의 개시 시점보다 기준 셋업 시간(RST)만큼 지연될 수 있다. 예를 들어, 제8 코드 구간(CP8)의 개시 시점은 수직 액티브 구간(VAP)의 개시 시점보다 기준 셋업 시간(RST)만큼 지연된 시점일 수 있다. 기준 셋업 시간(RST)은 대략 100ns로 설정될 수 있으나, 이에 한정되는 것은 아니다.
도 14는 본 발명의 일 실시예에 따른 수직 동기 신호, 수평 동기 신호 및 코드 정보를 포함하는 코드 신호를 나타낸 파형도이다.
도 14를 참조하면, 수직 동기 신호(VSYNC)는 표시 프레임(DF) 내에 위치하는 수직 액티브 구간(VAP) 및 수직 비액티브 구간(VNAP)을 포함한다. 수직 액티브 구간(VAP)은 수평 주사 구간(HSP)의 n배에 대응하는 지속 시간을 가질 수 있다. 여기서, n은 1이상의 정수일 수 있다. 본 발명의 일 예로, 수직 액티브 구간(VAP)은 수평 주사 구간(HSP)의 지속 시간의 9배에 대응하는 지속 시간을 가질 수 있다.
표시 컨트롤러(100C)(도 2 참조)는 수직 액티브 구간(VAP)에 대응하여 코드 신호(Code_S)에 주파수 정보를 임베디드하여 센서 컨트롤러(200C)로 제공할 수 있다. 주파수 정보는 m 비트 신호이고, 코드 신호(Code_S)는 수직 액티브 구간(VAP) 내에 위치하는 m 개의 코드 구간들(CP1 내지 CP8)을 포함할 수 있다. m은 1 이상의 정수일 수 있다. 주파수 정보가 m 비트 신호일 경우, 2m개의 구동 주파수를 표현할 수 있다. 코드 신호(Code_S)는 수직 액티브 구간(VAP)에만 활성화되고, 수직 비액티브 구간(VNAP)에는 비활성화 상태로 유지될 수 있다.
코드 신호(Code_S)는 수직 액티브 구간(VAP) 내에 위치하는 더미 코드 구간(DCP)을 더 포함할 수 있다. 더미 코드 구간(DCP)은 주파수 정보의 오류 발생 여부를 체크하기 위한 패러티 비트(B[P])로 활용될 수 있다.
센서 컨트롤러(200C)(도 2참조)는 수평 동기 신호(HSYNC)에 기초하여 m개의 코드 구간들(CP1 내지 CP8) 각각에서 코드 신호(Code_S)가 하이 상태 또는 로우 상태를 갖는지를 판단할 수 있다. 수평 동기 신호(HSYNC)는 수직 액티브 구간(VAP) 내에서 제1 기준 구간(Th)을 주기로 하여 활성화될 수 있다. 제1 기준 구간(Th)은 m 개의 코드 구간들(CP1 내지 CP8) 각각에 대응하는 지속 시간을 가질 수 있다. 본 발명의 일 예로, 제1 기준 구간(Th)은 수평 주사 구간(HSP)에 대응하는 지속 시간을 가질 수 있다.
센서 컨트롤러(200C)는 수평 동기 신호(HSYNC)의 폴링 시점에서 코드 신호(Code_S)의 상태를 판단할 수 있다. 수평 동기 신호(HSYNC)의 폴링 시점에서 코드 신호(Code_S)가 하이 상태인 경우, "1"로 인식하고, 코드 신호(Code_S)가 로우 상태인 경우, "0"으로 인식할 수 있다.
제1 기준 구간(Th)의 개시 시점은 수직 액티브 구간(VAP)의 개시 시점보다 기준 셋업 시간(RST)만큼 지연될 수 있다. 예를 들어, 기준 셋업 시간(RST)은 대략 100ns로 설정될 수 있으나, 이에 한정되는 것은 아니다.
도 15는 본 발명의 일 실시예에 따른 수직 동기 신호, 코드 정보를 포함하는 수평 동기 신호 및 기준 클럭 신호를 나타낸 파형도이다.
도 15를 참조하면, 수직 동기 신호(VSYNC)는 표시 프레임(DF) 내에 위치하는 수직 액티브 구간(VAPa) 및 수직 비액티브 구간(VNAPa)을 포함한다. 표시 컨트롤러(100C)(도 2 참조)는 수직 액티브 구간(VAPa)에 대응하여 수평 동기 신호(HSYNC)에 주파수 정보를 임베디드하여 센서 컨트롤러(200C)로 제공할 수 있다.
수평 동기 신호(HSYNC)는 수직 비액티브 구간(VNAPa) 내에서 하나의 수평 주사 구간(HSPa)을 기준으로 활성화될 수 있다. 즉, 수평 주사 구간(HSPa)은 수평 동기 신호(HSYNC)의 한 주기로 정의될 수 있다. 본 발명의 일 예로, 수직 액티브 구간(VAPa)은 수평 주사 구간(HSPa)의 n배에 대응하는 지속 시간을 가질 수 있다. 여기서, n은 1이상의 정수일 수 있다. 본 발명의 일 예로, 수직 액티브 구간(VAPa)은 수평 주사 구간(HSPa)의 지속 시간과 동일한 지속 시간을 가질 수 있다.
주파수 정보는 m 비트 신호이고, 수평 동기 신호(HSYNC)는 수직 액티브 구간(VAPa) 내에 위치하는 m 개의 코드 구간들(CPa)을 포함할 수 있다. m은 1 이상의 정수일 수 있다. 주파수 정보가 m 비트 신호일 경우, 2m개의 구동 주파수를 표현할 수 있다. m 개의 코드 구간들(CPa) 각각의 지속 시간은 수평 주사 구간(HSPa)의 지속 시간의 1/m배보다 작거나 같을 수 있다.
수평 동기 신호(HSYNC)는 수직 액티브 구간(VAPa) 내에 위치하는 더미 코드 구간(DCPa)을 더 포함할 수 있다. 더미 코드 구간(DCPa)은 주파수 정보의 오류 발생 여부를 체크하기 위한 패러티 비트(B[P])로 활용될 수 있다. 더미 코드 구간(DCPa)의 지속 시간은 m개의 코드 구간들(CPa) 각각의 지속 시간과 동일할 수 있다. 하나의 더미 코드 구간(DCPa)이 수직 액티브 구간(VAPa) 내에 위치할 경우, m 개의 코드 구간들(CPa) 각각의 지속 시간은 수평 주사 구간(HSPa)의 지속 시간의 1/(m+1)과 같을 수 있다.
센서 컨트롤러(200C)(도 2참조)는 클럭 신호(clk_a)에 기초하여 m개의 코드 구간들(CPa) 각각에서 수평 동기 신호(HSYNC)가 하이 상태 또는 로우 상태를 갖는지를 판단할 수 있다. 클럭 신호(Clk_a)는 센서 컨트롤러(200C)의 내부에 존재하는 내부 클럭 신호이거나, 외부(예를 들어, 표시 컨트롤러(100C)로부터 제공된 외부 클럭 신호일 수 있다.
클럭 신호(Clk_a)는 m 개의 코드 구간들(CPa) 각각에 대응하는 주기를 가질 수 있다. 즉, 코드 구간들(CPa) 각각의 지속 시간은 클럭 신호(Clk_a)의 한 주기(Tc_a)와 동일할 수 있다.
본 발명의 일 예로, 센서 컨트롤러(200C)는 클럭 신호(Clk_a)의 라이징 시점에서 수평 동기 신호(HSYNC)의 상태를 판단할 수 있다. 클럭 신호(Clk_a)의 라이징 시점에서 수평 동기 신호(HSYNC)가 하이 상태인 경우, "1"로 인식하고, 수평 동기 신호(HSYNC)가 로우 상태인 경우, "0"으로 인식할 수 있다.
m 개의 코드 구간들(CPa) 중 가장 먼저 발생되는 첫번째 코드 구간의 개시 시점은 수직 액티브 구간(VAPa)의 개시 시점보다 기준 셋업 시간(RSTa)만큼 지연될 수 있다. 예를 들어, 첫번째 코드 구간(CPa)의 개시 시점은 수직 액티브 구간(VAPa)의 개시 시점보다 기준 셋업 시간(RSTa)만큼 지연된 시점일 수 있다. 기준 셋업 시간(RSTa)은 대략 100ns로 설정될 수 있으나, 이에 한정되는 것은 아니다.
도 16은 본 발명의 일 실시예에 따른 수직 동기 신호, 수평 동기 신호 및 코드 정보를 포함하는 코드 신호를 나타낸 파형도이다.
도 16을 참조하면, 수직 동기 신호(VSYNC)는 표시 프레임(DF) 내에 위치하는 수직 액티브 구간(VAPa) 및 수직 비액티브 구간(VNAPa)을 포함한다. 수직 액티브 구간(VAPa)은 수평 주사 구간(HSPa)과 동일한 지속 시간을 가질 수 있다.
표시 컨트롤러(100C)(도 2 참조)는 수직 액티브 구간(VAP)에 대응하여 코드 신호(Code_S)에 주파수 정보를 임베디드하여 센서 컨트롤러(200C)로 제공할 수 있다. 주파수 정보는 m 비트 신호이고, 코드 신호(Code_S)는 수직 액티브 구간(VAPa) 내에 위치하는 m 개의 코드 구간들(CPa)을 포함할 수 있다. m은 1 이상의 정수일 수 있다. 주파수 정보가 m 비트 신호일 경우, 주파수 정보는 2m개의 구동 주파수를 표현할 수 있다. 코드 신호(Code_S)는 수직 액티브 구간(VAPa)에만 활성화되고, 수직 비액티브 구간(VNAPa)에는 비활성화 상태로 유지될 수 있다.
코드 신호(Code_S)는 수직 액티브 구간(VAPa) 내에 위치하는 더미 코드 구간(DCPa)을 더 포함할 수 있다. 더미 코드 구간(DCPa)은 주파수 정보의 오류 발생 여부를 체크하기 위한 패러티 비트(B[P])로 활용될 수 있다. 더미 코드 구간(DCPa)의 지속 시간은 m개의 코드 구간들(CPa) 각각의 지속 시간과 동일할 수 있다. 하나의 더미 코드 구간(DCPa)이 수직 액티브 구간(VAPa) 내에 위치할 경우, m 개의 코드 구간들(CPa) 각각의 지속 시간은 수평 주사 구간(HSPa)의 지속 시간의 1/(m+1)과 같을 수 있다.
센서 컨트롤러(200C)(도 2참조)는 수평 동기 신호(HSYNC)에 기초하여 m개의 코드 구간들(CPa) 각각에서 코드 신호(Code_S)가 하이 상태 또는 로우 상태를 갖는지를 판단할 수 있다. 수평 동기 신호(HSYNC)는 수직 액티브 구간(VAPa) 내에서 제2 기준 구간(Th_a)을 주기로 하여 활성화될 수 있다. 제2 기준 구간(Th_a)은 m 개의 코드 구간들(CPa) 각각에 대응하는 지속 시간을 가질 수 있다. 본 발명의 일 예로, 제2 기준 구간(Th_a)은 수평 주사 구간(HSPa)보다 작은 지속 시간을 가질 수 있다. 제2 기준 구간(Th_a)의 지속 시간은 수평 주사 구간(HSPa)의 지속 시간의 1/(m+1)과 같을 수 있다.
센서 컨트롤러(200C)는 수평 동기 신호(HSYNC)의 폴링 시점에서 코드 신호(Code_S)의 상태를 판단할 수 있다. 수평 동기 신호(HSYNC)의 폴링 시점에서 코드 신호(Code_S)가 하이 상태인 경우, "1"로 인식하고, 코드 신호(Code_S)가 로우 상태인 경우, "0"으로 인식할 수 있다.
제2 기준 구간(Th_a)의 개시 시점은 수직 액티브 구간(VAPa)의 개시 시점보다 기준 셋업 시간(RSTa)만큼 지연될 수 있다. 예를 들어, 기준 셋업 시간(RSTa)은 대략 100ns로 설정될 수 있으나, 이에 한정되는 것은 아니다.
도 17은 본 발명의 일 실시예에 따른 수직 동기 신호, 수평 동기 신호 및 코드 정보를 포함하는 직접 확산 변조 신호를 나타낸 파형도이다.
도 17을 참조하면, 표시 컨트롤러(100C)(도 2 참조)는 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC) 및 직접 확산 변조 신호(DMS)를 센서 컨트롤러(200C)(도 2 참조)로 제공할 수 있다. 특히, 표시 컨트롤러(100C)는 직접 확산 변조 신호(DMS)에 주파수 정보를 임베디드하여 센서 컨트롤러(200C)로 제공할 수 있다.
주파수 정보가 mXk 비트 신호인 경우, 주파수 정보는 m개의 메인 코드(MB[7] 내지 MB[0])를 포함하고, m개의 메인 코드(MB[7] 내지 MB[0]) 각각은 k개의 서브 비트(SB[5] 내지 SB[0])를 포함할 수 있다. 여기서, m 및 k는 1 이상의 정수일 수 있다. 도 17에서는 m이 8이고, k가 6인 경우를 예시적으로 도시하였으나, 이에 특별히 한정되지 않는다. 주파수 정보가 mXk 비트 신호일 경우, 주파수 정보는 2m개의 구동 주파수를 표현할 수 있다.
직접 확산 변조 신호(DMS)는 m개의 메인 코드 구간들(MCP)을 포함할 수 있다. m개의 메인 코드 구간들(MCP) 각각은 k개의 서브 코드 구간(SCP)을 포함하고, 직접 확산 변조 신호(DMS)가 k개의 서브 코드 구간(SCP) 각각에서 하이 상태 또는 로우 상태를 갖느냐에 따라 구동 주파수가 결정될 수 있다.
수직 동기 신호(VSYNC)는 표시 프레임(DF) 내에 위치하는 수직 액티브 구간(VAP) 및 수직 비액티브 구간(VNAP)을 포함한다. m개의 메인 코드 구간들(MCP) 중 일부는 수직 액티브 구간(VAP)에 중첩하고, 나머지 일부는 수직 비액티브 구간(VNAP)에 중첩할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 대안적으로, m개의 메인 코드 구간들(MCP)은 수직 액티브 구간(VAP)에 중첩하고 수직 비액티브 구간(VNAP)에 비중첩할 수 있다.
센서 컨트롤러(200C)는 수평 동기 신호(HSYNC)에 기초하여 직접 확산 변조 신호(DMS)로부터 주파수 정보를 판독할 수 있다. 구체적으로, 센서 컨트롤러(200C)는 수평 동기 신호(HSYNC)에 기초하여 k개의 서브 코드 구간들(SCP) 각각에서 직접 확산 변조 신호(DMS)가 하이 상태 또는 로우 상태를 갖는지를 판단한다.
수평 동기 신호(HSYNC)는 수직 비액티브 구간(VNAP) 내에서 수평 주사 구간(HSP)을 주기로 활성화된다. 본 발명의 일 예로, m개의 서브 코드 구간들(SCP)의 지속 시간은 수평 주사 구간(HSP)의 지속 시간과 동일할 수 있다.
센서 컨트롤러(200C)는 수평 동기 신호(HSYNC)의 폴링 시점에서 직접 확산 변조 신호(DMS)의 상태를 판단할 수 있다. 수평 동기 신호(HSYNC)의 폴링 시점에서 직접 확산 변조 신호(DMS)가 하이 상태인 경우, "1"로 인식하고, 직접 확산 변조 신호(DMS)가 로우 상태인 경우, "0"으로 인식할 수 있다.
본 발명의 일 예로, 서브 비트들(SB[5] 내지 SB[0])에 의해 메인 코드들(MB[7] 내지 MB[0]) 각각은 "0" 또는 "1"의 값을 가질 수 있다. 예를 들어, 서브 비트들(SB[5] 내지 SB[0])이 "100110"인 경우, 메인 코드는 "0"의 값을 갖고, 서브 비트들(SB[5] 내지 SB[0])이 "011001"인 경우, 메인 코드는 "1"의 값을 가질 수 있다.
이처럼, 주파수 정보를 메인 코드들(MB[7] 내지 MB[0]) 및 서브 비트들(SB[5] 내지 SB[0])의 조합으로 표현할 경우, 주파수 정보를 좀더 정확하게 전달할 수 있다. 예를 들어, 신호 간섭에 의해 서브 비트들(SB[5] 내지 SB[0]) 중 하나 또는 2개의 비트에 에러가 발생하더라 나머지 서브 비트들로 메인 코드의 값을 유추함으로써, 주파수 정보가 잘못 인식되는 경우를 감소시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
1000: 표시 장치 100: 표시 패널
200: 입력 센서 100C: 표시 컨트롤러
200C: 센서 컨트롤러 1000C: 메인 컨트롤러
VSYNC: 수직 동기 신호 HSYNC: 수평 동기 신호
DP1, DP2: 표시 구간 BP1, BP2, BP3: 블랭크 구간
SF1: 제1 센싱 프레임 SF2: 제2 센싱 프레임
VAP1: 수직 액티브 구간 VNAP1: 수직 비액티브 구간
HAP1: 수평 액티브 구간 HSP: 수평 주사 구간
CP1 내지 CP8: m개의 코드 구간 DCP: 더미 코드 구간
Clk: 클럭 신호 RST: 기준 셋업 시간

Claims (24)

  1. 표시 프레임을 기준으로 영상을 표시하는 표시 패널;
    상기 표시 패널 상에 배치되고, 센싱 프레임을 기준으로 입력을 감지하는 입력 센서;
    수직 동기 신호 및 수평 동기 신호를 수신하고, 상기 수직 동기 신호 및 상기 수평 동기 신호에 따라 상기 표시 패널의 구동을 제어하는 표시 컨트롤러; 및
    상기 수직 동기 신호 및 상기 수평 동기 신호 중 적어도 하나를 수신하고, 복수의 샘플링 구간을 포함하는 전송 신호를 상기 입력 센서로 제공하는 센서 컨트롤러를 포함하고,
    상기 표시 컨트롤러는 상기 수직 동기 신호 및 상기 수평 동기 신호 중 적어도 하나를 이용하여 상기 표시 프레임의 주파수 정보를 상기 센서 컨트롤러로 제공하고,
    상기 센서 컨트롤러는 상기 주파수 정보에 기초하여 상기 센싱 프레임에 포함된 상기 샘플링 구간들의 개수를 조절하는 표시 장치.
  2. 제1항에 있어서, 상기 표시 프레임 중 표시 구간에 대응하는 제1 센싱 프레임 동안 발생되는 샘플링 구간들의 개수는 상기 표시 프레임 중 블랭크 구간에 대응하는 제2 센싱 프레임 동안 발생되는 샘플링 구간들의 개수보다 큰 표시 장치.
  3. 제2항에 있어서,
    상기 표시 구간의 지속 시간은 상기 표시 프레임의 상기 주파수에 따라 가변되지 않고, 상기 블랭크 구간의 지속 시간은 상기 표시 프레임의 상기 주파수에 따라 가변되는 표시 장치.
  4. 제1항에 있어서,
    상기 수직 동기 신호는 상기 표시 프레임 내에 위치하는 수직 액티브 구간을 포함하고, 상기 수평 동기 신호는 상기 수직 액티브 구간 내에 위치하는 수평 액티브 구간을 포함하며,
    상기 표시 컨트롤러는 상기 표시 프레임의 상기 주파수에 따라 상기 수직 액티브 구간의 제1 지속 시간 및 상기 수평 액티브 구간의 제2 지속 시간 중 적어도 하나를 가변시켜 상기 표시 프레임의 상기 주파수 정보를 상기 센서 컨트롤러로 제공하는 표시 장치.
  5. 제4항에 있어서, 상기 주파수 정보는,
    상기 수직 액티브 구간의 상기 제1 지속 시간 및 상기 수평 액티브 구간의 상기 제2 지속 시간의 조합으로 구현되는 표시 장치.
  6. 제5항에 있어서,
    상기 수평 동기 신호는 하나의 수평 주사 구간을 기준으로 활성화되고,
    상기 수직 액티브 구간의 상기 제1 지속 시간은 수평 주사 구간의 n 배로 설정되며,
    상기 n은 1 이상의 정수인 표시 장치.
  7. 제6항에 있어서,
    상기 수평 액티브 구간의 개시 시점은 상기 수직 액티브 구간의 개시 시점보다 기준 셋업 시간만큼 지연되는 표시 장치.
  8. 제1항에 있어서,
    상기 수직 동기 신호는 상기 표시 프레임 내에 위치하는 수직 액티브 구간 및 수직 비액티브 구간을 포함하고,
    상기 표시 컨트롤러는 상기 수직 액티브 구간에 대응하여 상기 수평 동기 신호에 상기 주파수 정보를 임베디드하여 상기 센서 컨트롤러로 제공하고,
    상기 수평 동기 신호는 상기 수직 비액티브 구간 내에서 하나의 수평 주사 구간을 기준으로 활성화되는 표시 장치.
  9. 제8항에 있어서,
    상기 주파수 정보는 m 비트 신호이고, 상기 수평 동기 신호는 상기 수직 액티브 구간 내에 위치하는 m 개의 코드 구간들을 포함하고,
    상기 m 개의 코드 구간들 각각에서 상기 수평 동기 신호가 하이 상태 또는 로우 상태를 갖느냐에 따라 상기 주파수 정보가 결정되고,
    상기 m 은 1 이상의 정수인 표시 장치.
  10. 제9항에 있어서,
    상기 수평 동기 신호는 상기 수직 액티브 구간 내에 위치하는 더미 코드 구간을 더 포함하고,
    상기 더미 코드 구간은 상기 주파수 정보의 오류 발생 여부를 체크하기 위한 패러티 비트로 활용되는 표시 장치.
  11. 제9항에 있어서, 상기 센서 컨트롤러는,
    클럭 신호에 기초하여 상기 m 개의 코드 구간들 각각에서 상기 수평 동기 신호가 하이 상태 또는 로우 상태를 갖는지를 판단하고,
    상기 클럭 신호는 상기 m 개의 코드 구간들 각각에 대응하는 주기를 갖는 표시 장치.
  12. 제9항에 있어서,
    상기 m 개의 코드 구간들 중 가장 먼저 발생되는 코드 구간의 개시 시점은 상기 수직 액티브 구간의 개시 시점보다 기준 셋업 시간만큼 지연되는 표시 장치.
  13. 제8항에 있어서, 상기 수직 액티브 구간의 지속 시간은,
    상기 수평 주사 구간의 n배에 대응하는 크기를 갖고,
    상기 n은 1 이상의 정수인 표시 장치.
  14. 제1항에 있어서,
    상기 수직 동기 신호는 상기 표시 프레임 구간 내에 위치하는 수직 액티브 구간 및 수직 비액티브 구간을 포함하고,
    상기 표시 컨트롤러는 상기 수직 액티브 구간에 대응하여 코드 신호에 상기 주파수 정보를 임베디드하여 상기 센서 컨트롤러로 제공하고,
    상기 코드 신호는 상기 수직 비액티브 구간 동안 비활성화 상태를 유지하는 표시 장치.
  15. 제14항에 있어서,
    상기 주파수 정보는 m 비트 신호이고, 상기 코드 신호는 상기 수직 액티브 구간 내에 위치하는 m개의 코드 구간들을 포함하고,
    상기 m개의 코드 구간들 각각에서 상기 코드 신호가 하이 상태 또는 로우 상태를 갖느냐에 따라 상기 주파수 정보가 결정되고,
    상기 m은 1 이상의 정수인 표시 장치.
  16. 제14항에 있어서,
    상기 코드 신호는 상기 수직 액티브 구간 내에 위치하는 더미 코드 구간을 더 포함하고,
    상기 더미 코드 구간은 상기 주파수 정보의 오류 발생 여부를 체크하기 위한 패러티 비트로 활용되는 표시 장치.
  17. 제15항에 있어서,
    상기 수평 동기 신호는 상기 수직 액티브 구간 내에서 기준 구간을 주기로 활성화되고,
    상기 센서 컨트롤러는,
    상기 수평 동기 신호에 기초하여 상기 m개의 코드 구간들 각각에서 상기 코드 신호가 하이 상태 또는 로우 상태를 갖는지를 판단하는 표시 장치.
  18. 제17항에 있어서,
    상기 수평 동기 신호는 상기 수직 비액티브 구간 내에서 수평 주사 구간을 주기로 활성화되고,
    상기 기준 구간 및 상기 m개의 코드 구간들 각각은 상기 수평 주사 구간과 동일한 지속 시간을 갖는 표시 장치.
  19. 제17항에 있어서,
    상기 수평 동기 신호는 상기 수직 비액티브 구간 내에서 수평 주사 구간을 주기로 활성화되고,
    상기 기준 구간 및 상기 m개의 코드 구간들 각각은 상기 수평 주사 구간의 1/m배보다 작거나 같은 지속 시간을 갖는 표시 장치.
  20. 제17항에 있어서,
    상기 기준 구간의 개시 시점은 상기 수직 액티브 구간의 개시 시점보다 기준 셋업 시간만큼 지연되는 표시 장치.
  21. 제17항에 있어서,
    상기 수직 액티브 구간의 지속 시간은,
    상기 수평 주사 구간의 n배에 대응하는 크기를 갖고,
    상기 n은 1 이상의 정수인 표시 장치.
  22. 제1항에 있어서,
    상기 표시 컨트롤러는 직접 확산 변조 신호에 상기 주파수 정보를 임베디드하여 상기 센서 컨트롤러로 제공하고,
    상기 센서 컨트롤러는 상기 수평 동기 신호에 기초하여 상기 직접 확산 변조 신호로부터 상기 주파수 정보를 판독하는 표시 장치.
  23. 제22항에 있어서,
    상기 주파수 정보는 m 비트 신호이고, 상기 직접 확산 변조 신호는 m개의 메인 코드 구간들을 포함하고,
    상기 m개의 메인 코드 구간들 각각은 k개의 서브 코드 구간을 포함하고,
    상기 직접 확산 변조 신호가 k개의 서브 코드 구간 각각에서 하이 상태 또는 로우 상태를 갖느냐에 따라 상기 주파수 정보가 결정되고,
    상기 m 및 k는 1 이상의 정수인 표시 장치.
  24. 제23항에 있어서, 상기 센서 컨트롤러는,
    상기 수평 동기 신호에 기초하여 상기 k개의 서브 코드 구간들 각각에서 상기 직접 확산 변조 신호가 하이 상태 또는 로우 상태를 갖는지를 판단하고,
    상기 수평 동기 신호는 상기 k개의 서브 코드 구간들 각각에 대응하는 주기를 갖는 표시 장치.
KR1020230000488A 2022-10-11 2023-01-03 표시 장치 KR20240050983A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/446,195 US20240119877A1 (en) 2022-10-11 2023-08-08 Display device
CN202311316499.2A CN117877420A (zh) 2022-10-11 2023-10-11 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220129548 2022-10-11
KR1020220129548 2022-10-11

Publications (1)

Publication Number Publication Date
KR20240050983A true KR20240050983A (ko) 2024-04-19

Family

ID=90882169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230000488A KR20240050983A (ko) 2022-10-11 2023-01-03 표시 장치

Country Status (1)

Country Link
KR (1) KR20240050983A (ko)

Similar Documents

Publication Publication Date Title
CN114594873A (zh) 显示装置
US11467692B2 (en) Electronic device
US11543907B2 (en) Electronic device
KR20220036422A (ko) 전자 장치 및 전자 장치의 검사 방법
US11749190B2 (en) Electronic device and driving method of electronic device
US11893187B2 (en) Display device in which transmission signals are varyingly generated based on a synchronization signal
KR20240050983A (ko) 표시 장치
KR20220043964A (ko) 전자 장치 및 이를 포함하는 인터페이스 장치
CN117877420A (zh) 显示装置
US20240119877A1 (en) Display device
US11561643B2 (en) Electronic device and interface device including the same
US11740735B2 (en) Electronic device
US11537235B2 (en) Display device including display driving part to output compensation signal to data lines
CN114840099A (zh) 显示装置
US20230419913A1 (en) Display device
US20220334676A1 (en) Electronic device
KR20220147179A (ko) 전자 장치
KR20240039635A (ko) 전자 장치
KR20220045586A (ko) 전자 장치
CN115966155A (zh) 电子装置
KR20230081798A (ko) 전자 장치
KR20240065498A (ko) 표시 장치
KR20240050553A (ko) 표시 장치
KR20220062194A (ko) 표시 장치
KR20220091700A (ko) 전자 장치