KR20220062194A

KR20220062194A - 표시 장치

Info

Publication number: KR20220062194A
Application number: KR1020200147860A
Authority: KR
Inventors: 김수원; 구자승; 김형철; 오예린
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-11-06
Filing date: 2020-11-06
Publication date: 2022-05-16
Also published as: US20220147214A1; US11720202B2; CN114442836A

Abstract

표시 장치는 표시층, 및 제1 영역, 제2 영역, 및 제3 영역이 정의된 센서층을 포함하는 표시 패널, 상기 표시 패널의 제1 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제1 구동칩, 및 상기 표시 패널의 제2 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제2 구동칩을 포함할 수 있다. 상기 센서층은 복수의 전극들, 상기 제1 영역에 배치되고 상기 제1 구동칩과 전기적으로 연결된 복수의 제1 교차 전극들, 상기 제2 영역에 배치되고 상기 제1 구동칩 및 상기 제2 구동칩과 전기적으로 연결된 복수의 제2 교차 전극들, 및 상기 제3 영역에 배치되고 상기 제2 구동칩과 전기적으로 연결된 복수의 제3 교차 전극들을 포함하고, 상기 제1 패드 영역 및 상기 제2 패드 영역 각각은 상기 제2 영역으로부터 상기 제1 방향으로 이격될 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 센싱 성능이 개선된 표시 장치에 관한 것이다.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시 장치를 구비한다. 표시 장치들은 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 센서층(또는, 입력 센서)를 구비할 수 있다.

본 발명은 센싱 성능이 향상된 표시 장치를 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 표시 장치는 영상을 표시하는 표시층, 및 상기 표시층 위에 배치되며 외부로부터의 입력을 센싱하며 제1 영역, 상기 제1 영역과 제1 방향으로 인접한 제2 영역, 및 상기 제2 영역과 상기 제1 방향으로 인접한 제3 영역이 정의된 센서층을 포함하는 표시 패널, 상기 표시 패널의 제1 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제1 구동칩, 및 상기 표시 패널의 제2 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제2 구동칩을 포함할 수 있다. 상기 센서층은 각각이 상기 제1 영역, 상기 제2 영역, 및 상기 제3 영역에 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되어 배열된 복수의 전극들, 상기 제1 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제1 구동칩과 전기적으로 연결된 복수의 제1 교차 전극들, 상기 제2 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제1 구동칩 및 상기 제2 구동칩과 전기적으로 연결된 복수의 제2 교차 전극들, 및 상기 제3 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제2 구동칩과 전기적으로 연결된 복수의 제3 교차 전극들을 포함하고, 상기 제1 패드 영역 및 상기 제2 패드 영역 각각은 상기 제2 영역으로부터 상기 제1 방향으로 이격될 수 있다.

상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제1 내지 제3 영역들을 사이에 두고 서로 이격될 수 있다.

상기 표시 장치는 상기 제1 구동칩 및 상기 제2 구동칩이 실장되며, 상기 제1 패드 영역 및 상기 제2 패드 영역에 부착된 회로필름을 더 포함할 수 있다.

상기 회로필름은 상기 제1 구동칩과 상기 복수의 제2 교차 전극들 중 어느 하나를 연결하는 제1 연결 배선, 및 상기 제2 구동칩과 상기 복수의 제2 교차 전극들 중 다른 하나를 연결하는 제2 연결 배선을 포함할 수 있다.

상기 표시 장치는 상기 제1 구동칩이 실장되며, 상기 제1 패드 영역에 부착된 제1 회로 필름, 및 상기 제2 구동칩이 실장되며, 상기 제2 패드 영역에 부착되고, 상기 제1 회로 필름에 전기적으로 연결된 제2 회로 필름을 더 포함할 수 있다.

상기 센서층에는 액티브 영역 및 상기 액티브 영역 주변의 주변 영역이 정의되고, 상기 복수의 전극들, 상기 복수의 제1 교차 전극들, 상기 복수의 제2 교차 전극들, 및 상기 복수의 제3 교차 전극들은 상기 액티브 영역에 배치되고, 상기 센서층은 상기 주변 영역에 배치되며, 상기 액티브 영역을 에워싸고, 상기 복수의 제2 교차 전극들 중 어느 하나의 제2 교차 전극과 전기적으로 연결된 제1 연결 배선, 및 상기 주변 영역에 배치되며, 상기 액티브 영역을 에워싸고, 상기 복수의 제2 교차 전극들 중 다른 하나의 제2 교차 전극과 전기적으로 연결된 제2 연결 배선을 더 포함할 수 있다.

상기 제1 구동칩 및 상기 제2 구동칩 각각은 상기 제1 연결 배선 및 상기 제2 연결 배선과 전기적으로 연결될 수 있다.

상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제3 영역으로부터 상기 제1 방향으로 이격되고, 상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제2 방향으로 인접하고, 상기 제1 구동칩 및 상기 제2 구동칩이 실장되며, 상기 제1 패드 영역 및 상기 제2 패드 영역에 부착된 회로필름을 더 포함할 수 있다.

상기 회로필름은 상기 복수의 제2 교차 전극들 중 어느 하나의 제2 교차 전극과 상기 제2 구동칩에 전기적으로 연결된 제1 배선, 상기 복수의 제2 교차 전극들 중 다른 하나의 제2 교차 전극과 상기 제1 구동칩에 전기적으로 연결된 제2 배선, 상기 제1 배선과 상기 제1 구동칩을 연결하는 제1 연결 배선, 및 상기 제2 배선과 상기 제2 구동칩을 연결하는 제2 연결 배선을 포함할 수 있다.

상기 표시 패널은 상기 제1 패드 영역에 배치된 복수의 제1 패드들, 및 상기 제2 패드 영역에 배치된 복수의 제2 패드들을 포함하고, 상기 복수의 제1 패드들은 상기 제2 방향으로 서로 이격되어 배열되고, 상기 복수의 제2 패드들은 상기 제2 방향으로 서로 이격되어 배열될 수 있다.

상기 표시 패널에는 폴딩 영역이 정의되고, 상기 폴딩 영역은 상기 제2 방향을 따라 연장하는 폴딩축을 기준으로 폴딩 및 언폴딩되고, 상기 폴딩축은 상기 제2 영역과 중첩할 수 있다.

본 발명의 일 실시예에 따르면 표시 장치는 영상을 표시하는 표시층, 및 상기 표시층 위에 배치되며 외부로부터의 입력을 센싱하며 제1 영역, 상기 제1 영역과 제1 방향으로 인접한 제2 영역, 및 상기 제2 영역과 상기 제1 방향으로 인접한 제3 영역이 정의된 센서층을 포함하는 표시 패널, 상기 표시 패널의 제1 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제1 구동칩, 및 상기 표시 패널의 제2 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제2 구동칩을 포함하고, 상기 표시 패널은 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 폴딩축을 기준으로 폴딩 및 언폴딩되고, 상기 폴딩축은 상기 제2 영역과 중첩하고, 상기 표시 패널은 상기 제1 패드 영역에 배치된 복수의 제1 패드들, 및 상기 제2 패드 영역에 배치된 복수의 제2 패드들을 더 포함하고, 상기 복수의 제1 패드들은 상기 제2 방향으로 서로 이격되어 배열되고, 상기 복수의 제2 패드들은 상기 제2 방향으로 서로 이격되어 배열될 수 있다.

상기 센서층은 각각이 상기 제1 영역, 상기 제2 영역, 및 상기 제3 영역에 배치되며, 상기 제2 방향으로 서로 이격되어 배열된 복수의 전극들, 상기 제1 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제1 구동칩과 전기적으로 연결된 복수의 제1 교차 전극들, 상기 제2 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제1 구동칩 및 상기 제2 구동칩과 전기적으로 연결된 복수의 제2 교차 전극들, 및 상기 제3 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제2 구동칩과 전기적으로 연결된 복수의 제3 교차 전극들을 포함할 수 있다.

상기 센서층은 상기 복수의 제2 교차 전극들 중 어느 하나의 제2 교차 전극에 전기적으로 연결된 제1 연결 배선, 및 상기 복수의 제2 교차 전극들 중 다른 하나의 제2 교차 전극과 전기적으로 연결된 제2 연결 배선을 더 포함하고, 상기 제1 연결 배선 및 상기 제2 연결 배선 각각은 상기 복수의 전극들, 상기 복수의 제1 교차 전극들, 상기 복수의 제2 교차 전극들, 및 상기 복수의 제3 교차 전극들을 에워쌀 수 있다.

상기 제1 구동칩 및 상기 제2 구동칩이 실장되며, 상기 제1 패드 영역 및 상기 제2 패드 영역에 부착된 회로필름을 더 포함할 수 있다.

상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제3 영역으로부터 상기 제1 방향으로 이격되고, 상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제2 방향으로 인접할 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 복수의 전극들 및 상기 복수의 전극들과 교차하는 복수의 제1, 제2, 및 제3 교차 전극들을 포함하는 센서층, 복수의 제1 패드들을 통해 상기 복수의 제1 교차 전극들 및 상기 복수의 제2 교차 전극들과 전기적으로 연결된 제1 구동칩, 및 복수의 제2 패드들을 통해 상기 복수의 제2 교차 전극들 및 상기 복수의 제3 교차 전극들과 전기적으로 연결된 제2 구동칩을 포함하고, 상기 센서층은 상기 복수의 제1 교차 전극들이 배치된 제1 영역, 상기 복수의 제2 교차 전극들이 배치된 제2 영역, 및 상기 복수의 제3 교차 전극들이 배치된 제3 영역이 정의되고, 상기 제1 영역, 상기 제2 영역, 및 상기 제3 영역은 제1 방향을 따라 인접하고, 상기 제2 영역은 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 폴딩축을 기준으로 폴딩 및 언폴딩되고, 상기 복수의 제1 패드들은 상기 제2 영역으로부터 상기 제1 방향으로 이격되고, 상기 복수의 제2 패드들은 상기 제2 영역으로부터 상기 제1 방향으로 이격되고, 상기 복수의 제1 패드들 및 상기 복수의 제2 패드들은 상기 제2 방향으로 이격될 수 있다.

상기 제1 구동칩 및 상기 제2 구동칩이 실장되며, 상기 복수의 제1 패드들 및 상기 복수의 제2 패드들에 부착된 회로필름을 더 포함하고, 상기 회로필름은 상기 제1 구동칩과 상기 복수의 제2 교차 전극들 중 어느 하나를 연결하는 제1 연결 배선, 및 상기 제2 구동칩과 상기 복수의 제2 교차 전극들 중 다른 하나를 연결하는 제2 연결 배선을 포함할 수 있다.

상술한 바에 따르면, 센서층은 복수의 구동칩들에 의해 제어될 수 있다. 센서층의 전극들 중 일부, 예를 들어, 경계 전극들은 복수의 구동칩들에 모두 연결될 수 있다. 경계 전극들과 복수의 구동칩들을 연결하는 연결 배선들의 경로를 최소화 또는 저항을 최소화하여 센서층의 센싱 감도를 향상시킬 수 있다.

예를 들어, 경계 전극들과 복수의 구동칩들을 연결하는 연결 배선들은 회로 필름에 배치될 수 있다. 이 경우, 회로 필름에 제공된 연결 배선들의 저항은 수 옴 수준으로 낮은 저항을 가질 수 있다. 그에 따라, 복수의 구동칩들이 동일한 경계 전극으로부터 신호를 수신하는 타이밍의 차이가 감소 또는 제거될 수 있다. 또한, 연결 배선들이 회로 필름에 제공됨에 따라 연결 배선들로 유입되는 노이즈는 감소될 수 있다. 따라서, 센서층의 센싱 감도가 향상될 수 있다.

예를 들어, 연결 배선들은 센서층의 주변 영역에 제공될 수 있다. 이 경우, 경계 전극들과 복수의 구동칩들 연결하는 연결 배선들은 액티브 영역을 에워싸는 형상을 가질 수 있다. 그에 따라, 연결 배선들의 경로, 또는 길이는 감소될 수 있고, 연결 배선들로 노이즈 유입 확률이 감소 또는 최소화될 수 있다.

도 1a는 본 발명의 실시예에 따른 표시 장치의 사시도이다.
도 1b는 도 1a에 도시된 표시 장치의 폴딩 상태를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치와 입력 장치 사이의 동작을 설명하기 위한 도면이다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 센서층 및 센서 구동부의 블록도이다.
도 6은 본 발명의 일 실시예에 따른 센서층 및 센서 구동부의 블록도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다.
도 12a는 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다.
도 12b는 도 12a에 도시된 표시 패널 및 회로 필름의 배면도이다.
도 13은 도 5에 도시된 센싱 단위를 확대하여 도시한 평면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 사전적 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1a는 본 발명의 실시예에 따른 표시 장치의 사시도이다. 도 1b는 도 1a에 도시된 표시 장치의 폴딩 상태를 도시한 도면이다.

도 1a 및 도 1b를 참조하면, 표시 장치(1000)는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 표시면(DS)을 포함할 있다. 표시 장치(1000)는 표시면(DS)을 통해 이미지(IM)를 사용자에게 제공할 수 있다.

표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 이미지(IM)를 표시하고, 비표시 영역(NDA)은 이미지(IM)를 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 변형될 수 있다.

이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다. 이하, 제1 내지 제3 방향들(DR1, DR2, DR3)은 제1 내지 제3 방향축들이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.

표시 장치(1000)는 폴딩 영역(FA) 및 복수 개의 비폴딩 영역들(NFA1, NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1, NFA2)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다. 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)은 제1 방향(DR1)을 따라 표시 장치(1000)에 순차적으로 정의될 수 있다.

도 1a에는 하나의 폴딩 영역(FA)과 두 개의 비폴딩 영역들(NFA1, NFA2)이 예시적으로 도시되었으나, 폴딩 영역(FA) 및 비폴딩 영역들(NFA1, NFA2)의 개수는 이에 한정되지 않는다. 예를 들어, 표시 장치(1000)는 2개보다 많은 복수 개의 비폴딩 영역들 및 비폴딩 영역들 사이에 배치된 복수 개의 폴딩 영역들을 포함할 수 있다.

도 1b를 참조하면, 표시 장치(1000)는 폴딩되거나 언폴딩되는 접이식(폴더블) 표시 장치(1000)일 수 있다. 예를 들어, 폴딩 영역(FA)은 제2 방향(DR2)에 평행한 폴딩축(FX)을 기준으로 휘어져, 표시 장치(1000)가 폴딩될 수 있다. 폴딩축(FX)은 표시 장치(1000)의 단변에 평행한 단축으로 정의될 수 있으나, 특별히 이에 제한되는 것은 아니다.

표시 장치(1000)의 폴딩 시, 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역들(NFA2)은 서로 마주보고, 표시 장치(1000)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(in-folding)될 수 있다.

본 발명의 일 실시예에서 표시 장치(1000)는 표시면(DS)이 외부에 노출되도록 아웃-폴딩(outer-folding)될 수 있다. 또는 본 발명의 일 실시예에서, 표시 장치(1000)는 인-폴딩 및 아웃-폴딩 동작이 반복되도록 구성될 수 있으나, 이에 제한되지 않는다. 본 발명의 일 실시예에서 표시 장치(1000)는 펼침 동작, 인-폴딩 동작, 및 아웃-폴딩 동작 중 어느 하나를 선택할 수 있도록 구성될 수 있다.

도 2는 본 발명의 일 실시예에 따른 표시 장치와 입력 장치 사이의 동작을 설명하기 위한 도면이다.

도 2를 참조하면, 표시 장치(1000)는 외부에서 인가되는 입력들을 감지할 수 있다. 예를 들어, 표시 장치(1000)는 입력 장치(2000)에 의한 제1 입력과 터치(3000)에 의한 제2 입력을 모두 감지할 수 있다. 입력 장치(2000)는 구동 신호를 제공하는 액티브 타입의 입력 수단으로, 예를 들어 액티브 펜일 수 있다. 터치(3000)는 사용자 신체, 패시브 펜과 같이 정전용량에 변화를 제공할 수 있는 입력 수단을 모두 포함할 수 있다.

표시 장치(1000)와 입력 장치(2000)는 서로 양방향 통신할 수 있다. 표시 장치(1000)는 입력 장치(2000)로 업링크신호(ULS)를 제공하고, 입력 장치(2000)는 표시 장치(1000)로 다운링크신호(DLS)를 제공할 수 있다. 예를 들어, 업링크신호(ULS)는 패널 정보, 프로토콜 버전 등의 정보를 포함할 수 있으나, 특별히 이에 제한되는 것은 아니다. 다운링크신호(DLS)는 동기화 신호 또는 입력 장치(2000)의 상태 정보를 포함할 수 있다. 예를 들어, 다운링크신호(DLS)는 입력 장치(2000)의 좌표 정보, 입력 장치(2000)의 배터리 정보, 입력 장치(2000)의 기울기 정보, 및/또는 입력 장치(2000)에 저장된 다양한 정보 등을 포함할 수 있으나, 특별히 이에 제한되는 것은 아니다.

표시 장치(1000)는 표시 패널(DP), 표시 구동부(100C), 센서 구동부(200C), 및 메인 구동부(1000C)를 포함할 수 있다. 표시 패널(DP)은 표시층(100) 및 센서층(200)을 포함할 수 있다.

표시층(100)은 영상을 실질적으로 생성하는 구성일 수 있다. 표시층(100)은 발광형 표시층일 수 있으며, 예를 들어, 표시층(100)은 유기발광 표시층, 퀀텀닷 표시층, 마이크로 엘이디 표시층, 또는 나노 엘이디 표시층일 수 있다.

센서층(200)은 표시층(100) 위에 배치될 수 있다. 센서층(200)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 센서층(200)은 입력 장치(2000)에 의한 제1 입력과 터치(3000)에 의한 제2 입력을 감지할 수 있다. 센서층(200)은 표시층(100)에 부착된 외장형 센서일 수도 있고, 센서층(200)은 표시층(100)의 제조 공정 중에 연속하여 형성된 일체형 센서일 수 있다.

메인 구동부(1000C)는 표시 장치(1000)의 전반적인 동작을 제어할 수 있다. 예를 들어, 메인 구동부(1000C)는 표시 구동부(100C) 및 센서 구동부(200C)의 동작을 제어할 수 있다. 메인 구동부(1000C)는 적어도 하나의 마이크로 프로세서를 포함할 수 있으며, 메인 구동부(1000C)는 호스트로 지칭될 수도 있다.

표시 구동부(100C)는 표시층(100)을 구동할 수 있다. 메인 구동부(1000C)은 그래픽 컨트롤러를 더 포함할 수 있다. 표시 구동부(100C)는 메인 구동부(1000C)로부터 영상 데이터(RGB) 및 제어 신호(D-CS)를 수신할 수 있다. 제어 신호(D-CS)는 다양한 신호를 포함할 수 있다. 예를 들어 제어 신호(D-CS)는 입력수직동기신호, 입력수평동기신호, 메인 클럭, 및 데이터 인에이블 신호 등을 포함할 수 있다. 표시 구동부(100C)는 제어 신호(D-CS)을 근거로 표시층(100)에 신호를 제공하는 타이밍을 제어하기 위한 수직동기신호 및 수평동기신호를 생성할 수 있다.

센서 구동부(200C)는 센서층(200)을 구동할 수 있다. 센서 구동부(200C)는 메인 구동부(1000C)로부터 제어 신호(I-CS)를 수신할 수 있다. 제어 신호(I-CS)는 센서 구동부(200C)의 구동 모드를 결정하는 모드 결정신호 및 클럭 신호를 포함할 수 있다. 센서 구동부(200C)는 제어 신호(I-CS)를 근거로, 입력 장치(2000)에 의한 제1 입력을 감지하는 제1 모드 또는 터치(3000)에 의한 제2 입력을 감지하는 제2 모드로 동작할 수 있다. 센서 구동부(200C)는 모드 결정신호에 근거하여, 제1 모드 또는 제2 모드로 동작할 수 있다.

센서 구동부(200C)는 센서층(200)으로부터 수신한 신호에 근거하여 제1 입력 또는 제2 입력의 좌표정보를 산출하고, 좌표정보를 갖는 좌표 신호(I-SS)를 메인 구동부(1000C)에 제공할 수 있다. 메인 구동부(1000C)는 좌표 신호(I-SS)에 근거하여 사용자 입력에 대응하는 동작을 실행시킨다. 예컨대, 메인 구동부(1000C)는 표시층(100)에 새로운 어플리케이션 이미지가 표시되도록 표시 구동부(100C)를 동작시킬 수 있다.

도 3a는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.

도 3a를 참조하면, 표시층(100)은 베이스층(110), 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.

베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.

베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 상기 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 상기 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 상기 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 실리콘 옥사이드층 및 상기 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.

상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 상기 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 "~~" 계 수지는 "~~" 의 작용기를 포함하는 것을 의미한다.

회로층(120)은 베이스층(110) 위에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 절연층, 반도체층, 및 도전층이 베이스층(110) 위에 형성되고, 이후, 복수 회의 포토리소그래피 공정을 통해 절연층, 반도체층, 및 도전층이 선택적으로 패터닝될 수 있다. 이 후, 회로층(120)에 포함된 반도체 패턴, 도전 패턴, 및 신호 라인 이 형성될 수 있다.

발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.

봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다.

센서층(200)은 표시층(100) 위에 배치될 수 있다. 센서층(200)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.

센서층(200)은 연속된 공정을 통해 표시층(100) 위에 형성될 수 있다. 이 경우, 센서층(200)은 표시층(100) 위에 직접 배치된다고 표현될 수 있다. 직접 배치된다는 것은 센서층(200)과 표시층(100) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(200)과 표시층(100) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다.

도 3b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.

도 3b를 참조하면, 표시 패널(DP-1)은 표시층(100), 센서층(200), 및 표시층(100)과 센서층(200) 사이에 배치된 접착층(ADH)을 포함할 수 있다. 접착층(ADH)에 의해 센서층(200)은 표시층(100)에 결합될 수 있다. 도 3b와 같이 센서층(200)이 표시층(100)에 결합되는 경우, 센서층(200)은 외장형 센서층(200)이라 지칭될 수 있다.

접착층(ADH)은 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착층(ADH)은 감압접착필름(PSA, Pressure Sensitive Adhesive film), 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin)와 같은 투명한 접착층일 수 있다.

도 4는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 4에 도시된 표시 패널(DP)은 도 3a에 도시된 표시 패널(DP)의 구체적인 단면도이다. 도 3b에 도시된 표시 패널(DP-1)의 경우, 도 4의 도시에서 표시층(100)과 센서층(200) 사이에 접착층(ADH, 도 3b 참조)이 더 배치된 구조에 대응될 수 있다.

도 4를 참조하면, 베이스층(110)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시층(100)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.

버퍼층(BFL)은 베이스층(110)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드, 실리콘나이트라이드, 및 살리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘옥사이드층과 실리콘나이트라이드층이 교대로 적층된 구조를 포함할 수 있다.

반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘, 저온다결정실리콘, 또는 산화물반도체를 포함할 수도 있다.

도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.

제1 영역의 전도성은 제2 영역의 전도성보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.

화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로도는 다양한 형태로 변형될 수 있다. 도 4에서는 화소에 포함되는 하나의 트랜지스터(100PC) 및 발광 소자(100PE)를 예시적으로 도시하였다.

트랜지스터(100PC)의 소스(SC), 액티브(AL), 및 드레인(DR)이 반도체 패턴으로부터 형성될 수 있다. 소스(SC) 및 드레인(DR)은 단면 상에서 액티브(AL)로부터 서로 반대 방향으로 연장될 수 있다. 도 4에는 반도체 패턴으로부터 형성된 연결 신호 배선(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 배선(SCL)은 평면 상에서 트랜지스터(100PC)의 드레인(DR)에 연결될 수 있다.

제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(120)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.

트랜지스터(100PC)의 게이트(GT)는 제1 절연층(10) 위에 배치된다. 게이트(GT)는 금속 패턴의 일부분일 수 있다. 게이트(GT)는 액티브(AL)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GT)는 마스크로 기능할 수 있다.

제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(GT)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서, 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.

제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.

제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 배선(SCL)에 접속될 수 있다.

제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.

제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.

제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.

발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자(100PE)를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 이하에서, 발광 소자(100PE)가 유기 발광 소자인 것을 예로 들어 설명하나, 특별히 이에 제한되는 것은 아니다.

발광 소자(100PE)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.

제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 접속될 수 있다.

화소 정의막(70)은 제6 절연층(60) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.

표시 영역(DA, 도 1a 참조)은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.

발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.

제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다.

도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.

봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.

무기층들은 수분 및 산소로부터 발광 소자층(130)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다. 무기층들은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.

센서층(200)은 베이스층(201), 제1 도전층(202), 감지 절연층(203), 제2 도전층(204), 및 커버 절연층(205)을 포함할 수 있다.

베이스층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스층(201)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스층(201)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.

제1 도전층(202) 및 제2 도전층(204) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.

단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.

다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.

감지 절연층(203) 및 커버 절연층(205) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.

감지 절연층(203) 및 커버 절연층(205) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.

도 5는 본 발명의 일 실시예에 따른 센서층 및 센서 구동부의 블록도이다.

도 2 및 도 5를 참조하면, 센서층(200)에는 액티브 영역(200A) 및 주변 영역(200NA)이 정의될 수 있다. 액티브 영역(200A)은 외부 입력을 센싱하는 영역일 수 있고, 주변 영역(200NA)은 액티브 영역(200A) 주변에 정의될 수 있다. 주변 영역(200NA)은 액티브 영역(200A)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 액티브 영역(200A)의 형상과 주변 영역(200NA)의 형상은 변형될 수 있다.

센서층(200)은 액티브 영역(200A)에 배치된 복수의 전극들(210) 및 복수의 교차 전극들(220)을 포함할 수 있다. 복수의 전극들(210) 각각은 제1 방향(DR1)을 따라 연장되고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 이격되어 배열될 수 있다. 복수의 교차 전극들(220)은 복수의 전극들(210)과 절연 교차될 수 있다. 복수의 교차 전극들(220) 각각은 제2 방향(DR2)을 따라 연장되고, 제1 방향(DR1)을 따라 이격되어 배열될 수 있다.

센서 구동부(200C)는 제1 구동칩(200C1), 제2 구동칩(200C2), 및 마이크로 컨트롤러(200C3)를 포함할 수 있다. 제1 구동칩(200C1), 제2 구동칩(200C2), 및 마이크로 컨트롤러(200C3)는 서로 분리된 별개의 칩일 수 있다. 마이크로 컨트롤러(200C3)는 제1 구동칩(200C1), 및 제2 구동칩(200C2)과 별개된 칩일 수 있으나, 이에 제한되지 않는다. 예를 들어, 마이크로 컨트롤러(200C3)는 제1 구동칩(200C1) 또는 제2 구동칩(200C2)에 내장될 수도 있다.

하나의 센서층(200)은 제1 구동칩(200C1) 및 제2 구동칩(200C2)에 의해 제어될 수 있다. 예를 들어, 하나의 센서층(200)은 제1 구동칩(200C1)에 의해 센싱되는 영역, 제2 구동칩(200C2)에 의해 센싱되는 영역, 및 제1 구동칩(200C1) 및 제2 구동칩(200C2)에 의해 센싱되는 영역으로 정의될 수 있다.

예를 들어, 센서층(200)의 액티브 영역(200A)에는 제1 영역(200A1), 제2 영역(200A2), 및 제3 영역(200A3)이 정의될 수 있다. 제2 영역(200A2)은 제1 영역(200A1)과 제1 방향(DR1)으로 인접하고, 제3 영역(200A3)은 제2 영역(200A2)과 제1 방향(DR1)으로 인접할 수 있다. 즉, 제1 방향(DR1)을 따라, 제1 영역(200A1), 제2 영역(200A2), 및 제3 영역(200A3)이 순차적으로 정의될 수 있다.

제1 구동칩(200C1)에 의해 센싱되는 영역은 제1 영역(200A1), 제2 구동칩(200C2)에 의해 센싱되는 영역은 제3 영역(200A3), 제1 및 제2 구동칩들(200C1, 200C2)에 의해 센싱되는 영역은 제2 영역(200A2)으로 정의될 수 있다. 제2 영역(200A2)은 경계 영역으로 정의될 수도 있다.

제1 구동칩(200C1) 및 제2 구동칩(200C2)에 의해 센서층(200)은 제1 모드 또는 제2 모드로 동작할 수 있다. 하지만, 이에 제한되는 것은 아니며, 센서층(200)은 제2 모드로만 동작할 수도 있다.

제1 모드는 표시 장치(1000)와 입력 장치(2000)가 서로 데이터를 송수신하는 모드일 수 있다. 제1 모드에서 복수의 전극들(210) 및 복수의 교차 전극들(220) 각각은 센서 구동부(200C)로부터 제공된 업링크신호를 입력 장치(2000)로 제공하기 위한 송신 전극으로 활용될 수 있으나, 특별히 이에 제한되는 것은 아니다. 예를 들어, 복수의 전극들(210) 또는 복수의 교차 전극들(220)이 송신 전극으로 활용될 수도 있다.

제2 모드에서 센서 구동부(200C)는 터치(3000)에 의한 제2 입력을 감지할 수 있다. 제2 모드에서 센서 구동부(200C)는 복수의 전극들(210)과 복수의 교차 전극들(220) 사이에 형성된 상호 정전 용량의 변화량을 감지하여 외부 입력을 감지할 수 있다.

센서 구동부(200C)는 복수의 전극들(210)로 TX 신호를 제공하고, 센서 구동부(200C)는 복수의 교차 전극들(220)으로부터 RX 신호를 수신할 수 있다. 즉, 제2 모드에서 복수의 전극(210)은 송신 전극으로 기능할 수 있고, 복수의 교차 전극들(220)은 수신 전극으로 기능할 수 있다.

복수의 전극들(210) 각각은 제1 영역(200A1), 제2 영역(200A2), 및 제3 영역(200A3) 모두에 배치될 수 있다. 복수의 교차 전극들(220)은 제1 영역(200A1)에 배치된 제1 교차 전극들(221), 제2 영역(200A2)에 배치된 제2 교차 전극들(222), 및 제3 영역(200A3)에 배치된 제3 교차 전극들(223)을 포함할 수 있다.

복수의 전극들(210)은 모두 제1 구동칩(200C1)에 전기적으로 연결되거나, 모두 제2 구동칩(200C2)에 연결되거나, 또는 일부는 제1 구동칩(200C1)에 다른 일부는 제2 구동칩(200C2)에 연결될 수 있다.

제1 교차 전극들(221)은 제1 구동칩(200C1)에 전기적으로 연결되고, 제2 교차 전극들(222)은 제1 구동칩(200C1) 및 제2 구동칩(200C2)에 전기적으로 연결되고, 제3 교차 전극들(223)은 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

제1 구동칩(200C1)과 제2 구동칩(200C2)은 서로 분리된 별개의 칩이기 때문에, 제1 구동칩(200C1)에 의해 센싱되는 값과 제2 구동칩(200C2)에 의해 센싱되는 값 사이에는 편차가 있을 수 있다. 이 경우, 경계 영역, 예를 들어, 제2 영역(200A2)에 배치된 제2 교차 전극들(222)이 제1 구동칩(200C1) 및 제2 구동칩(200C2) 모두와 연결됨에 따라, 상기 편차가 감소될 수 있고, 그에 따라 센서층(200)의 센싱 성능이 개선될 수 있다.

도 5에서는 제2 교차 전극들(222)의 개수가 2 개인 것을 예를 들어 도시하였으나, 이에 특별히 제한되는 것은 아니다. 예를 들어, 제1 구동칩(200C1) 및 제2 구동칩(200C2) 모두에 연결되는 제2 교차 전극들(222)의 개수는 2개 이상일 수도 있다. 하나의 센서층(200)이 복수의 구동칩들에 의해 구동되는 경우, 표시 패널(DP)의 사이즈가 증가되더라도 센서층(200)이 적용될 수 있다.

마이크로 컨트롤러(200C3)는 센서 구동부(200C)의 호스트 컨트롤러 역할을 할 수 있다. 예를 들어, 마이크로 컨트롤러(200C3)는 제1 구동칩(200C1) 및 제2 구동칩(200C2)의 동작 타이밍을 제어하고, 제1 구동칩(200C1) 및 제2 구동칩(200C2)이 획득한 데이터를 취합하여 메인 구동부(1000C)로 제공하는 역할을 할 수 있다. 마이크로 컨트롤러(200C3)는 제2 교차 전극들(222)로부터 제1 구동칩(200C1)이 획득한 감지 신호 및 제2 교차 전극들(222)로부터 제2 구동칩(200C2)이 획득한 감지 신호를 연산하여, 제1 구동칩(200C1)과 제2 구동칩(200C2)에 의한 센싱 편차를 감소시킬 수 있다.

표시 패널(DP) 또는 센서층(200)은 복수의 제1 패드들(PD1) 및 복수의 제2 패드들(PD2)을 포함할 수 있다. 복수의 제1 패드들(PD1)은 제1 패드 영역(PDA1)에 배치되고, 복수의 제2 패드들(PD2)은 제2 패드 영역(PDA2)에 배치될 수 있다. 제1 구동칩(200C1)은 복수의 제1 패드들(PD1)을 통해 센서층(200)과 전기적으로 연결되고, 제2 구동칩(200C2)은 복수의 제2 패드들(PD2)을 통해 센서층(200)과 전기적으로 연결될 수 있다.

제1 패드 영역(PDA1) 및 제2 패드 영역(PDA2) 각각은 제2 영역(200A2)으로부터 제1 방향(DR1)으로 이격될 수 있다. 복수의 제1 패드들(PD1) 및 복수의 제2 패드들(PD2) 각각은 제2 방향(DR2)을 따라 배열될 수 있다.

폴딩축(FX)은 제2 영역(200A2)과 중첩하며, 제2 방향(DR2)을 따라 연장될 수 있다. 복수의 제1 패드들(PD1) 및 복수의 제2 패드들(PD2) 각각은 폴딩축(FX)의 연장 방향과 동일한 방향, 예를 들어, 제2 방향(DR2)을 따라 배열될 수 있다. 제1 패드 영역(PDA1)과 제2 패드 영역(PDA2)은 폴딩축(FX)에 대해 제1 방향(DR1)으로 이격될 수 있다. 예를 들어, 제1 패드 영역(PDA1)과 제2 패드 영역(PDA2)은 제1 내지 제3 영역들(200A1, 200A2, 200A3)을 사이에 두고 서로 이격될 수 있다.

도 6은 본 발명의 일 실시예에 따른 센서층 및 센서 구동부의 블록도이다. 도 6을 설명함에 있어서, 도 5에서 설명된 구성 요소와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고, 도 5와 차이가 있는 부분에 대해 중점적으로 설명된다.

도 2 및 도 6을 참조하면, 센서 구동부(200C)는 제1 구동칩(200C1a), 제2 구동칩(200C2a), 및 마이크로 컨트롤러(200C3a)를 포함할 수 있다.

표시 패널(DPa) 또는 센서층(200a)은 복수의 제1 패드들(PD1a) 및 복수의 제2 패드들(PD2a)을 포함할 수 있다. 복수의 제1 패드들(PD1a)은 제1 패드 영역(PDA1a)에 배치되고, 복수의 제2 패드들(PD2a)은 제2 패드 영역(PDA2a)에 배치될 수 있다. 제1 구동칩(200C1a)은 복수의 제1 패드들(PD1a)을 통해 센서층(200a)과 전기적으로 연결되고, 제2 구동칩(200C2a)은 복수의 제2 패드들(PD2a)을 통해 센서층(200a)과 전기적으로 연결될 수 있다.

제1 패드 영역(PDA1a) 및 제2 패드 영역(PDA2a) 각각은 제2 영역(200A2)으로부터 제1 방향(DR1)으로 이격될 수 있다. 제1 패드 영역(PDA1a)과 제2 패드 영역(PDA2a)은 제3 영역(200A3)에 대해 제1 방향(DR1)으로 이격되고, 제1 패드 영역(PDA1a)과 제2 패드 영역(PDA2a)은 제2 방향(DR2)으로 서로 인접할 수 있다.

복수의 제1 패드들(PD1a) 및 복수의 제2 패드들(PD2a) 각각은 제2 방향(DR2)을 따라 배열될 수 있다. 제1 패드들(PD1a)과 제2 패드들(PD2a)은 폴딩축(FX)의 연장 방향과 동일한 방향으로 나란히 배열될 수 있다.

도 7은 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다.

도 5 및 도 7을 참조하면, 표시 패널(DP)에는 회로 필름(FPC)이 부착될 수 있다. 회로 필름(FPC)은 플렉서블한 회로 필름일 수 있다. 회로 필름(FPC)은 제1 패드 영역(PDA1) 및 제2 패드 영역(PDA2)에 결합될 수 있다. 도 7에서는 회로 필름(FPC)의 형상을 예시적으로 도시하였으나, 회로 필름(FPC)의 형상이 도 7에 도시된 예에 제한되는 것은 아니다. 예를 들어, 회로 필름(FPC)이 제1 패드 영역(PDA1)과 제2 패드 영역(PDA2)에 결합될 수 있다면, 회로 필름(FPC)의 형상은 다양한 형태로 변형될 수 있을 것이다.

본 발명의 일 실시예에서, 제1 패드 영역(PDA1)이 정의된 표시 패널(DP)의 일부분 및 제2 패드 영역(PDA2)이 정의된 표시 패널(DP)의 일부분은 표시 패널(DP)의 배면을 향해 벤딩될 수 있다. 이 경우, 표시 장치(1000, 도 1a 참조)의 비표시 영역(NDA, 도 1a 참조)의 면적이 감소될 수 있다. 이와 대응되는 내용은 도 12a 및 도 12b에서 구체적으로 설명된다.

제1 구동칩(200C1), 제2 구동칩(200C2), 및 마이크로 컨트롤러(200C3)는 회로 필름(FPC) 상에 실장될 수 있다. 제1 구동칩(200C1)은 제1 패드 영역(PDA1)에 제공된 복수의 제1 패드들(PD1)을 통해 표시 패널(DP), 예를 들어, 센서층(200)과 전기적으로 연결될 수 있다. 제2 구동칩(200C2)은 제2 패드 영역(PDA2)에 제공된 복수의 제2 패드들(PD2)을 통해 표시 패널(DP), 예를 들어, 센서층(200)과 전기적으로 연결될 수 있다.

제1 교차 전극들(221)은 제1 구동칩(200C1)에 전기적으로 연결되고, 제2 교차 전극들(222)은 제1 구동칩(200C1) 및 제2 구동칩(200C2) 모두에 전기적으로 연결되고, 제3 교차 전극들(223)은 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

제2 교차 전극들(222)은 경계 전극이라 지칭될 수 있다. 예를 들어, 교차 전극들(220) 중 제2 교차 전극들(222)의 일 측에 배치된 모든 교차 전극들은 제1 구동칩(200C1)에 전기적으로 연결되고, 교차 전극들(220) 중 제2 교차 전극들(222)의 타 측에 배치된 모든 교차 전극들은 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

제2 교차 전극들(222)은 제1 교차 전극들(221)에 인접한 제1 경계 전극(222a) 및 제3 교차 전극들(223)에 인접한 제2 경계 전극(222b)을 포함할 수 있다. 제1 경계 전극(222a)과 제2 경계 전극(222b) 사이에는 폴딩축(FX)이 정의될 수 있다.

복수의 전극들(210)은 모두 제2 구동칩(200C2)에 전기적으로 연결될 수 있다. 하지만, 이에 특별히 제한되는 것은 아니다. 예를 들어, 복수의 전극들(210)은 모두 제1 구동칩(200C1)에 전기적으로 연결될 수도 있고, 복수의 전극들(210) 중 일부는 제1 구동칩(200C1)에 전기적으로 연결되고, 복수의 전극들(210) 중 다른 일부는 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

센서층(200)의 주변 영역(200NA)에는 트레이스 배선들(21r, 22r1, 22r2a, 22r2b, 22r3)이 배치될 수 있다. 예를 들어, 트레이스 배선들(21r, 22r1, 22r2a, 22r2b, 22r3)은 제1 트레이스 배선들(21r), 제2 트레이스 배선들(22r1), 제3 트레이스 배선(22r2a), 제4 트레이스 배선(22r2b), 및 제5 트레이스 배선들(22r3)을 포함할 수 있다.

제1 트레이스 배선들(21r)은 복수의 전극들(210)에 각각 일대일 대응하여 연결될 수 있다. 제1 트레이스 배선들(21r) 각각은 제2 패드들(PD2) 중 대응하는 제2 패드에 연결될 수 있다. 따라서, 복수의 전극들(210)은 대응하는 제2 패드들(PD2)을 경유하여 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

제2 트레이스 배선들(22r1)은 복수의 제1 교차 전극들(221)에 연결될 수 있다. 예를 들어, 하나의 제1 교차 전극(221)은 2 개의 제2 트레이스 배선들(22r1)과 연결될 수 있다. 제1 교차 전극(221)의 일단에는 하나의 제2 트레이스 배선(22r1)이 연결되고, 제1 교차 전극(221)의 타단에는 다른 하나의 제2 트레이스 배선(22r1)이 연결될 수 있다. 도 7에서는 동일한 제1 교차 전극(221)에 연결된 2 개의 제2 트레이스 배선들(22r1)이 하나의 제1 패드(PD1)에 연결된 것을 예로 들어 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 2 개의 제2 트레이스 배선들(22r1)은 2 개의 제1 패드들(PD1)에 각각 연결될 수도 있다. 복수의 제1 교차 전극들(221)은 대응하는 제1 패드들(PD1)을 경유하여 제1 구동칩(200C1)에 전기적으로 연결될 수 있다.

제3 트레이스 배선(22r2a)은 제1 경계 전극(222a)에 연결될 수 있다. 제3 트레이스 배선(22r2a)은 제1 패드들(PD1) 중 어느 하나의 제1 패드에 연결될 수 있다. 따라서, 제1 경계 전극(222a)은 대응하는 하나의 제1 패드(PD1)를 경유하여 제1 구동칩(200C1)에 전기적으로 연결될 수 있다.

제4 트레이스 배선(22r2b)은 제2 경계 전극(222b)에 연결될 수 있다. 제4 트레이스 배선(22r2b)은 제2 패드들(PD2) 중 어느 하나의 제2 패드에 연결될 수 있다. 따라서, 제2 경계 전극(222b)은 대응하는 하나의 제2 패드(PD2)를 경유하여 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

제5 트레이스 배선들(22r3)은 복수의 제3 교차 전극들(223)에 연결될 수 있다. 예를 들어, 하나의 제3 교차 전극(223)은 2 개의 제5 트레이스 배선들(22r3)과 연결될 수 있다. 제3 교차 전극(223)의 일단에는 하나의 제5 트레이스 배선(22r3)이 연결되고, 제3 교차 전극(223)의 타단에는 다른 하나의 제5 트레이스 배선(22r3)이 연결될 수 있다. 도 7에서는 동일한 제3 교차 전극(223)에 연결된 2 개의 제5 트레이스 배선들(22r3)이 하나의 제2 패드(PD2)에 연결된 것을 예로 들어 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 2 개의 제5 트레이스 배선들(22r3)은 2 개의 제2 패드들(PD2)에 각각 연결될 수도 있다. 복수의 제3 교차 전극들(223)은 대응하는 제2 패드들(PD2)을 경유하여 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

회로 필름(FPC)은 제1 연결 배선(CNL1), 제2 연결 배선(CNL2), 제3 연결 배선(CCLx), 및 제4 연결 배선(CCLy)을 포함할 수 있다. 또한, 도시되지 않았으나, 회로 필름(FPC)은 통신 배선들을 더 포함할 수 있다. 예를 들어, 회로 필름(FPC)은 I2C, SPI, 또는 USB 통신을 위한 배선들을 더 포함할 수 있다.

제1 구동칩(200C1)과 제2 경계 전극(222b)은 제1 연결 배선(CNL1)에 의해 전기적으로 연결될 수 있다. 제2 구동칩(200C2)과 제1 경계 전극(222a)은 제2 연결 배선(CNL2)에 의해 전기적으로 연결될 수 있다. 제1 구동칩(200C1)과 마이크로 컨트롤러(200C3)는 제3 연결 배선(CCLx)에 의해 전기적으로 연결될 수 있다. 제2 구동칩(200C2)과 마이크로 컨트롤러(200C3)는 제4 연결 배선(CCLy)에 의해 전기적으로 연결될 수 있다.

회로 필름(FPC) 상에 제공된 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2) 각각의 저항은 수 옴(ohm, Ω) 수준으로 낮은 저항을 가질 수 있다. 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2) 각각의 저항이 감소됨에 따라, 제1 구동칩(220C1)이 제1 경계 전극(222a)으로부터 신호를 수신하는 타이밍과 제2 구동칩(220C2)이 제1 경계 전극(222a)으로부터 신호를 수신하는 타이밍의 차이는 감소될 수 있다. 또한, 제1 구동칩(220C1)이 제2 경계 전극(222b)으로부터 신호를 수신하는 타이밍과 제2 구동칩(220C2)이 제2 경계 전극(222b)으로부터 신호를 수신하는 타이밍의 차이도 감소될 수 있다. 따라서, 센서층(200)의 센싱 감도가 향상될 수 있다.

회로 필름(FPC)는 그라운드를 가질 수 있고, 이에 따라 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2)으로 유입된 노이즈는 상기 그라운드에 의해 차폐될 수 있다. 또한, 회로 필름(FPC)은 표시층(100, 도 2 참조) 위에 직접 배치되지 않는다. 즉, 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2)이 노이즈원인 표시층(100, 도 2 참조)과 이격되기 때문에, 표시층(100, 도 2 참조)에 의한 노이즈 영향이 감소 또는 최소화되어, 센서층(200)의 센싱 감도가 향상될 수 있다.회로 필름(FPC)은 표시 패널(DP) 아래에 배치되는 구성에 해당하기 때문에, 센서층(200)의 주변 영역(200N)의 형상과 면적을 조절하는 것보다 회로 필름(FPC)의 형상과 면적을 조절하는 것이 보다 용이할 수 있다. 따라서, 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2)을 회로 필름(FPC) 상에 형성하는 것이 센서층(200)의 주변 영역(200N) 상에 형성하는 것보다 설계 자유도가 더 높을 수 있다.

도 8은 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다. 도 8을 설명함에 있어서, 도 7에서 설명된 구성 요소와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고, 도 7과 차이가 있는 부분에 대해 중점적으로 설명된다.

도 5 및 도 8을 참조하면, 표시 패널(DP)에는 제1 회로 필름(FPC1) 및 제2 회로 필름(FPC2)이 부착될 수 있다. 제1 회로 필름(FPC1)은 제1 패드 영역(PDA1)에 부착되고, 제2 회로 필름(FPC2)은 제2 패드 영역(PDA2)에 부착될 수 있다. 제1 회로 필름(FPC1)과 제2 회로 필름(FPC2)은 서로 전기적으로 연결될 수 있다.

제1 구동칩(200C1)은 제1 회로 필름(FPC1) 상에 실장되고, 제2 구동칩(200C2) 및 마이크로 컨트롤러(200C3)는 제2 회로 필름(FPC2) 상에 실장될 수 있다.

제1 회로 필름(FPC1)은 제1 연결 배선(CNL11), 제2 연결 배선(CNL21), 및 제3 연결 배선(CCLx1)을 포함할 수 있다. 제2 회로 필름(FPC2)은 제1 연결 배선(CNL12), 제2 연결 배선(CNL22), 제3 연결 배선(CCLx2), 및 제4 연결 배선(CCLy)을 포함할 수 있다.

제1 구동칩(200C1)과 제2 경계 전극(222b)은 제1 연결 배선(CNL11) 및 제1 연결 배선(CNL12)을 통해 전기적으로 연결될 수 있다. 제2 구동칩(200C2)과 제1 경계 전극(222a)은 제2 연결 배선(CNL21) 및 제2 연결 배선(CNL22)을 통해 전기적으로 연결될 수 있다. 제1 구동칩(200C1)과 마이크로 컨트롤러(200C3)는 제3 연결 배선(CCLx1) 및 제3 연결 배선(CCLx2)에 의해 전기적으로 연결될 수 있다. 제2 구동칩(200C2)과 마이크로 컨트롤러(200C3)는 제4 연결 배선(CCLy)에 의해 전기적으로 연결될 수 있다.

도 9는 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다. 도 9를 설명함에 있어서, 도 7에서 설명된 구성 요소와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고, 도 7과 차이가 있는 부분에 대해 중점적으로 설명된다.

도 5 및 도 9를 참조하면, 표시 패널(DPb)에는 회로 필름(FPC-1)이 부착될 수 있다. 회로 필름(FPC-1)은 제1 패드 영역(PDA1) 및 제2 패드 영역(PDA2)에 부착될 수 있다.

센서층(200-1)은 제1 연결 배선(CNL1a) 및 제2 연결 배선(CNL2a)을 더 포함할 수 있다. 제1 연결 배선(CNL1a) 및 제2 연결 배선(CNL2a) 각각은 주변 영역(200NA)에 배치되며, 액티브 영역(200A)을 에워쌀 수 있다. 제1 연결 배선(CNL1a) 및 제2 연결 배선(CNL2a) 각각은 복수의 전극들(210) 및 복수의 교차 전극들(220) 모두를 에워쌀 수 있다.

제1 연결 배선(CNL1a)은 제2 교차 전극들(222) 중 어느 하나와 전기적으로 연결되고, 제2 연결 배선(CNL2a)은 제2 교차 전극들(222) 중 다른 하나와 전기적으로 연결될 수 있다. 예를 들어, 제1 연결 배선(CNL1a)은 제1 경계 전극(222a)에 전기적으로 연결될 수 있고, 제2 연결 배선(CNL2a)은 제2 경계 전극(222b)에 전기적으로 연결될 수 있다.

제1 구동칩(200C1)은 제1 연결 배선(CNL1a) 및 제2 연결 배선(CNL2a)과 전기적으로 연결되고, 제2 구동칩(200C2)은 제1 연결 배선(CNL1a) 및 제2 연결 배선(CNL2a)과 전기적으로 연결될 수 있다. 즉, 제1 경계 전극(222a)은 제1 연결 배선(CNL1a)을 통해 제1 구동칩(200C1) 및 제2 구동칩(200C2)에 모두 연결되고, 제2 경계 전극(222b)은 제2 연결 배선(CNL2a)을 통해 제1 구동칩(200C1) 및 제2 구동칩(200C2)에 모두 연결될 수 있다. 제1 및 제2 경계 전극들(222a, 222b)과 제1 및 제2 구동칩들(200C1, 200C2)을 연결하는 제1 및 제2 연결 배선들(CNL1a, CNL2a)은 액티브 영역(200A)을 에워싸는 형상을 가질 수 있다. 제1 및 제2 연결 배선들(CNL1a, CNL2a)의 경로, 또는 길이들은 감소될 수 있고, 그에 따라, 제1 및 제2 연결 배선들(CNL1a, CNL2a)로 노이즈가 유입 확률이 감소 또는 최소화될 수 있다.

도 10은 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다. 도 10을 설명함에 있어서, 도 7에서 설명된 구성 요소와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고, 도 7과 차이가 있는 부분에 대해 중점적으로 설명된다.

도 6 및 도 10을 참조하면, 표시 패널(DPa)에는 회로 필름(FPC-2)이 부착될 수 있다. 회로 필름(FPC-2)은 플렉서블한 회로 필름일 수 있다. 회로 필름(FPC-2)은 제1 패드 영역(PDA1a) 및 제2 패드 영역(PDA2a)에 결합될 수 있다.

제1 패드 영역(PDA1a) 및 제2 패드 영역(PDA2a)은 폴딩 영역(FA, 도 1a 참조)과 비중첩할 수 있다. 예를 들어, 제1 패드 영역(PDA1a) 및 제2 패드 영역(PDA2a)은 폴딩축(FX)으로부터 제1 방향(DR1)으로 이격되어 정의될 수 있다. 제1 패드 영역(PDA1a) 및 제2 패드 영역(PDA2a)은 제2 방향(DR2)으로 인접할 수 있다.

복수의 제1 패드들(PD1a) 및 복수의 제2 패드들(PD2a)은 제2 방향(DR2)을 따라 서로 이격되어 배열될 수 있다. 복수의 제1 패드들(PD1a) 및 복수의 제2 패드들(PD2a)의 배열 방향은 폴딩축(FX)의 연장 방향과 동일할 수 있다.

복수의 전극들(210)은 모두 제1 구동칩(200C1)에 전기적으로 연결될 수 있다. 하지만, 이에 특별히 제한되는 것은 아니다. 예를 들어, 복수의 전극들(210)은 모두 제2 구동칩(200C2)에 전기적으로 연결될 수도 있고, 복수의 전극들(210) 중 일부는 제1 구동칩(200C1)에 전기적으로 연결되고, 복수의 전극들(210) 중 다른 일부는 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

센서층(200a)의 주변 영역(200NA)에는 트레이스 배선들(21r, 22r1, 22r2a1, 22r2b2, 22r3)이 배치될 수 있다. 예를 들어, 트레이스 배선들(21r, 22r1, 22r2a1, 22r2b2, 22r3)은 제1 트레이스 배선들(21r), 제2 트레이스 배선들(22r1), 제3 트레이스 배선(22r2a1), 제4 트레이스 배선(22r2b2), 및 제5 트레이스 배선들(22r3)을 포함할 수 있다.

전극들(210)은 제1 트레이스 배선들(21r)을 경유하여 제1 구동칩(200C1)에 전기적으로 연결될 수 있다. 제1 교차 전극들(221)은 제2 트레이스 배선들(22r1)을 경유하여 제1 구동칩(200C1)에 전기적으로 연결될 수 있다. 제2 교차 전극들(222) 중 제1 경계 전극(222a)은 제3 트레이스 배선(22r2a1)을 경유하여 제1 구동칩(200C1) 및 제2 구동칩(200C2) 모두에 전기적으로 연결될 수 있다. 제2 교차 전극들(222) 중 제2 경계 전극(222b)은 제4 트레이스 배선(22r2b2)을 경유하여 제1 구동칩(200C1) 및 제2 구동칩(200C2) 모두에 전기적으로 연결될 수 있다. 제3 교차 전극들(223)은 제5 트레이스 배선들(22r3)을 경유하여 제2 구동칩(200C2)에 전기적으로 연결될 수 있다.

회로 필름(FPC-2)에는 제1 구동칩(200C1), 제2 구동칩(200C2), 및 마이크로 컨트롤러(200C3)가 모두 실장될 수 있다. 회로 필름(FPC-2)은 제1 배선(CL1), 제2 배선(CL2), 제1 연결 배선(CNL1b), 제2 연결 배선(CNL2b), 제3 연결 배선(CCLxa), 및 제4 연결 배선(CCLya)을 포함할 수 있다.

제1 배선(CL1)은 제1 경계 전극(222a)과 제2 구동칩(200C2)을 전기적으로 연결하는 배선일 수 있다. 제2 배선(CL2)은 제2 경계 전극(222b)과 제1 구동칩(200C1)을 전기적으로 연결하는 배선일 수 있다. 제1 연결 배선(CNL1b)은 제1 배선(CL1)과 제1 구동칩(200C1)을 전기적으로 연결할 수 있고, 제2 연결 배선(CNL2b)은 제2 배선(CL2)과 제2 구동칩(200C2)을 전기적으로 연결할 수 있다.

도 11은 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다. 도 11을 설명함에 있어서, 도 10에서 설명된 구성 요소와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 병기하고, 도 10과 차이가 있는 부분에 대해 중점적으로 설명된다.

도 11을 참조하면, 센서층(200a-1)은 회로 필름(FPC-3)과 전기적으로 연결될 수 있다.

제1 연결 배선(CNL1c) 및 제2 연결 배선(CNL2c)은 센서층(200a-1)에 제공될 수 있다. 예를 들어, 제1 연결 배선(CNL1c) 및 제2 연결 배선(CNL2c)은 주변 영역(200NA)에 제공될 수 있다.

제1 연결 배선(CNL1c)은 제3 트레이스 배선(22r2a1)과 전기적으로 연결될 수 있다. 또한, 제1 연결 배선(CNL1c)은 제1 패드들(PD1a) 중 대응하는 제1 패드(PD1a)에 전기적으로 연결될 수 있다. 따라서, 제1 경계 전극(222a)은 제1 연결 배선(CNL1c)을 경유하여 제1 구동칩(200C1)과 전기적으로 연결될 수 있다.

제2 연결 배선(CNL2c)은 제4 트레이스 배선(22r2b2)과 전기적으로 연결될 수 있다. 또한, 제2 연결 배선(CNL2c)은 제2 패드들(PD2a) 중 대응하는 제2 패드(PD2a)에 전기적으로 연결될 수 있다. 따라서, 제2 경계 전극(222b)은 제2 연결 배선(CNL2c)을 경유하여 제2 구동칩(200C2)과 전기적으로 연결될 수 있다.

도 12a는 본 발명의 일 실시예에 따른 표시 패널 및 회로 필름을 도시한 평면도이다. 도 12b는 도 12a에 도시된 표시 패널 및 회로 필름의 배면도이다.

도 12a 및 도 12b를 참조하면, 표시 패널(DPc)의 제1 패드 영역(PDA1b)이 정의된 일부분 및 표시 패널(DPc)의 제2 패드 영역(PDA2b)이 정의된 일부분은 표시 패널(DPc)의 배면을 향해 벤딩될 수 있다. 따라서, 도 12a와 같이 정면에서 표시 패널(DPc)을 보았을 때, 제1 패드 영역(PDA1b) 및 제2 패드 영역(PDA2b)은 보이지 않을 수 있다. 제1 패드 영역(PDA1b) 및 제2 패드 영역(PDA2b)이 표시 패널(DPc)의 배면에 배치됨에 따라, 표시 장치(1000, 도 1a 참조)의 비표시 영역(NDA, 도 1a 참조)의 면적이 감소될 수 있다.

회로 필름(FPCa)은 표시 패널(DPc)의 배면에 배치되며, 표시 패널(DPc)에 결합될 수 있다. 예를 들어, 회로 필름(FPCa)은 제1 패드 영역(PDA1b) 및 제2 패드 영역(PDA2b)에 결합될 수 있다. 회로 필름(FPCa)은 플렉서블한 회로 필름일 수 있다. 표시 패널(DPc)이 폴딩축(FX)을 기준으로 폴딩 및 언폴딩될 때, 회로 필름(FPCa)도 표시 패널(DPc)과 함께 폴딩 및 언폴딩될 수 있다.

제1 구동칩(200C1), 제2 구동칩(200C2), 및 마이크로 컨트롤러(200C3)는 회로 필름(FPCa) 상에 실장될 수 있다. 제1 구동칩(200C1), 제2 구동칩(200C2), 및 마이크로 컨트롤러(200C3)는 폴딩축(FX)과 중첩하지 않는 영역, 및 폴딩 영역(FA, 도 1 참조)과 중첩하지 않는 영역에 배치될 수 있다.

도 12b에서는 회로 필름(FPCa)의 형상을 예시적으로 도시하였으나, 회로 필름(FPCa)의 형상이 도 7에 도시된 예에 제한되는 것은 아니다. 예를 들어, 회로 필름(FPCa)이 제1 패드 영역(PDA1b)과 제2 패드 영역(PDAb)에 결합될 수 있다면, 회로 필름(FPC)의 형상은 다양한 형태로 변형될 수 있을 것이다.

도 12a 및 도 12b에서는 표시 패널(DPc)의 제1 패드 영역(PDA1b) 및 제2 패드 영역(PDA2b)이 표시 패널(DPc)의 배면을 향해 밴딩된 것을 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 표시 패널(DPc)의 제1 패드 영역(PDA1b) 및 제2 패드 영역(PDA2b)은 도 7과 같이 표시 패널(DPc)의 배면으로 밴딩되지 않을 수 있고, 회로 필름(FPCa)만 표시 패널(DPc)의 배면에 배치될 수도 있다. 이 경우, 회로 필름(FPCa)의 일부분은 표시 패널(DPc)의 상면을 향해 벤딩되어, 제1 패드 영역(PDA1b) 및 제2 패드 영역(PDA2b)에 결합될 수 있다.

도 13은 도 5에 도시된 센싱 단위를 확대하여 도시한 평면도이다.

도 13을 참조하면, 하나의 전극(210)의 일부분 및 하나의 교차 전극(220)의 일부분은 하나의 센싱 단위(200U)로 정의될 수 있다.

교차 전극(220)은 교차 패턴들(221p) 및 교차 패턴들(221p)에 전기적으로 연결된 브릿지 패턴들(222p)을 포함할 수 있다. 교차 패턴들(221p)은 전극(210)을 사이에 두고 이격될 수 있다. 브릿지 패턴들(222p)은 전극(210)과 중첩할 수 있고, 브릿지 패턴들(222p)은 전극(210)과 절연 교차할 수 있다.

교차 패턴들(221p) 및 전극(210)은 서로 동일한 층 상에 배치될 수 있고, 브릿지 패턴들(222p)은 교차 패턴들(221p) 및 전극(210)과 상이한 층 상에 배치될 수 있다. 예를 들어, 교차 패턴들(221p) 및 전극(210)은 제2 도전층(204, 도 4 참조)에 포함될 수 있고, 브릿지 패턴들(222p)은 제1 도전층(202, 도 4 참조)에 포함될 수 있으며, 이 구조는 바텀 브릿지 구조라 지칭될 수 있다. 하지만, 본 발명이 특별히 이에 제한되는 것은 아니다. 예를 들어, 교차 패턴들(221p) 및 전극(210)은 제1 도전층(202, 도 4 참조)에 포함될 수 있고, 브릿지 패턴들(222p)은 제2 도전층(204, 도 4 참조)에 포함될 수 있으며, 이 구조는 탑 브릿지 구조라 지칭될 수 있다.

또한, 센서층(200, 도 4 참조)은 교차 패턴들(221p) 및 전극(210)이 배치되지 않은 영역에 배치된 더미 패턴(200D)을 더 포함할 수 있다. 더미 패턴(200D)은 외부에서 전극(210) 및 교차 전극(220)이 시인되는 것을 방지하기 위해 제공되는 구성일 수 있으며, 더미 패턴(200D)은 전기적으로 플로팅된 패턴일 수 있다. 더미 패턴(200D)은 플로팅 패턴 또는 패턴으로 지칭될 수도 있다. 더미 패턴(200D)은 교차 패턴들(221p) 및 전극(210)과 동일한 층 상에 배치될 수 있다.

교차 패턴들(221p), 전극(210), 및 더미 패턴(200D) 각각은 메쉬 구조를 가질 수 있다. 이 경우, 교차 패턴들(221p), 전극(210), 및 더미 패턴(200D) 각각에는 개구가 정의될 수 있다. 다만, 이에 한정되는 것은 아니며, 교차 패턴들(221p), 전극(210), 및 더미 패턴(200D) 각각은 투명한 통전극으로 구성될 수도 있다.

도 14는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.

도 14를 참조하면, 표시 장치(1000x)는 리지드 표시 장치일 수 있다. 표시 장치(1000x)는 표시 패널(DPx)을 포함할 수 있다. 표시 패널(DPx)의 센서층은 복수의 구동칩들에 의해 제어될 수 있다. 복수의 구동칩들은 제1 구동칩(200C1, 도 5 참조) 및 제2 구동칩(200C2, 도 5 참조)을 포함할 수 있다. 제1 구동칩(200C1, 도 5 참조) 및 제2 구동칩(200C2, 도 5 참조) 모두에 의해 센싱되는 센서층의 일부분은 경계 영역(BA)으로 정의될 수 있다. 예를 들어, 경계 영역(BA)은 앞서 도 5 내지 도 11에서 설명된 제2 영역(200A2)에 대응될 수 있다.

표시 패널(DPx)에는 제1 패드 영역(PDA1x) 및 제2 패드 영역(PDA2x)이 정의될 수 있다. 제1 패드 영역(PDA1x) 및 제2 패드 영역(PDA2x) 각각은 경계 영역(BA)의 연장 방향, 예를 들어, 제1 방향(DR1), 과 교차하는 방향, 예를 들어, 제2 방향(DR2), 으로 이격될 수 있다. 제1 패드 영역(PDA1x) 및 제2 패드 영역(PDA2x) 각각에는 복수의 패드들이 배치될 수 있고, 복수의 패드들은 제1 방향(DR1)으로 이격되어 배열될 수 있다.

제1 구동칩(200C1, 도 5 참조)은 제1 패드 영역(PDA1x)을 통해 센서층에 전기적으로 연결되고, 제2 구동칩(200C2, 도 5 참조)은 제2 패드 영역(PDA2x)을 통해 센서층에 전기적으로 연결될 수 있다. 또는, 제1 구동칩(200C1a, 도 6 참조) 및 제2 구동칩(200C2a, 도 6 참조) 모두는 제1 패드 영역(PDA1x) 또는 제2 패드 영역(PDA2x)에 연결될 수 있다.

도 15는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.

도 15를 참조하면, 표시 장치(1000y)는 폴딩되거나 언폴딩되는 접이식(폴더블) 표시 장치(1000y)일 수 있다. 표시 장치(1000y)는 표시 패널(DPy)을 포함할 수 있다. 예를 들어, 표시 패널(DPy)은 제1 방향(DR1)에 평행한 폴딩축(FXx)을 기준으로 휘어질 수 있다.

표시 패널(DPy)의 센서층은 복수의 구동칩들에 의해 제어될 수 있다. 복수의 구동칩들은 제1 구동칩(200C1, 도 5 참조) 및 제2 구동칩(200C2, 도 5 참조)을 포함할 수 있다. 제1 구동칩(200C1, 도 5 참조) 및 제2 구동칩(200C2, 도 5 참조) 모두에 의해 센싱되는 센서층의 일부분은 경계 영역(BA)으로 정의될 수 있다. 예를 들어, 경계 영역(BA)은 앞서 도 5 내지 도 11에서 설명된 제2 영역(200A2)에 대응될 수 있다. 경계 영역(BA)의 연장 방향은 폴딩축(FXx)의 연장 방향, 예를 들어, 제1 방향(DR1), 과 동일할 수 있다. 폴딩축(FXx)은 경계 영역(BA)과 중첩할 수 있다.

표시 패널(DPy)에는 제1 패드 영역(PDA1y) 및 제2 패드 영역(PDA2y)이 정의될 수 있다. 제1 패드 영역(PDA1y) 및 제2 패드 영역(PDA2y) 각각은 경계 영역(BA)으로부터 제2 방향(DR2)으로 이격될 수 있다. 제1 패드 영역(PDA1x) 및 제2 패드 영역(PDA2x) 각각에는 복수의 패드들이 배치될 수 있고, 복수의 패드들은 제1 방향(DR1)으로 이격되어 배열될 수 있다.

제1 구동칩(200C1, 도 5 참조)은 제1 패드 영역(PDA1y)을 통해 센서층에 전기적으로 연결되고, 제2 구동칩(200C2, 도 5 참조)은 제2 패드 영역(PDA2y)을 통해 센서층에 전기적으로 연결될 수 있다. 또는, 제1 구동칩(200C1a, 도 6 참조) 및 제2 구동칩(200C2a, 도 6 참조) 모두는 제1 패드 영역(PDA1y) 또는 제2 패드 영역(PDA2y)에 연결될 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

1000: 표시 장치 DP: 표시 패널
100: 표시층 200: 센서층
200A1: 제1 영역 200A2: 제2 영역
200A3: 제3 영역 210: 전극들
221: 제1 교차 전극들 222: 제2 교차 전극들
223: 제3 교차 전극들 PDA1: 제1 패드 영역
PDA2: 제2 패드 영역 200C1: 제1 구동칩
200C2: 제2 구동칩

Claims

영상을 표시하는 표시층, 및 상기 표시층 위에 배치되며 외부로부터의 입력을 센싱하며 제1 영역, 상기 제1 영역과 제1 방향으로 인접한 제2 영역, 및 상기 제2 영역과 상기 제1 방향으로 인접한 제3 영역이 정의된 센서층을 포함하는 표시 패널;
상기 표시 패널의 제1 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제1 구동칩; 및
상기 표시 패널의 제2 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제2 구동칩을 포함하고,
상기 센서층은,
각각이 상기 제1 영역, 상기 제2 영역, 및 상기 제3 영역에 배치되며, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되어 배열된 복수의 전극들;
상기 제1 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제1 구동칩과 전기적으로 연결된 복수의 제1 교차 전극들;
상기 제2 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제1 구동칩 및 상기 제2 구동칩과 전기적으로 연결된 복수의 제2 교차 전극들; 및
상기 제3 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제2 구동칩과 전기적으로 연결된 복수의 제3 교차 전극들을 포함하고, 상기 제1 패드 영역 및 상기 제2 패드 영역 각각은 상기 제2 영역으로부터 상기 제1 방향으로 이격된 표시 장치.
제1 항에 있어서,
상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제1 내지 제3 영역들을 사이에 두고 서로 이격된 표시 장치.
제2 항에 있어서,
상기 제1 구동칩 및 상기 제2 구동칩이 실장되며, 상기 제1 패드 영역 및 상기 제2 패드 영역에 부착된 회로필름을 더 포함하는 표시 장치.
제3 항에 있어서,
상기 회로필름은,
상기 제1 구동칩과 상기 복수의 제2 교차 전극들 중 어느 하나를 연결하는 제1 연결 배선; 및
상기 제2 구동칩과 상기 복수의 제2 교차 전극들 중 다른 하나를 연결하는 제2 연결 배선을 포함하는 표시 장치.
제2 항에 있어서,
상기 제1 구동칩이 실장되며, 상기 제1 패드 영역에 부착된 제1 회로 필름; 및
상기 제2 구동칩이 실장되며, 상기 제2 패드 영역에 부착되고, 상기 제1 회로 필름에 전기적으로 연결된 제2 회로 필름을 더 포함하는 표시 장치.
제1 항에 있어서,
상기 센서층에는 액티브 영역 및 상기 액티브 영역 주변의 주변 영역이 정의되고, 상기 복수의 전극들, 상기 복수의 제1 교차 전극들, 상기 복수의 제2 교차 전극들, 및 상기 복수의 제3 교차 전극들은 상기 액티브 영역에 배치되고,
상기 센서층은,
상기 주변 영역에 배치되며, 상기 액티브 영역을 에워싸고, 상기 복수의 제2 교차 전극들 중 어느 하나의 제2 교차 전극과 전기적으로 연결된 제1 연결 배선; 및
상기 주변 영역에 배치되며, 상기 액티브 영역을 에워싸고, 상기 복수의 제2 교차 전극들 중 다른 하나의 제2 교차 전극과 전기적으로 연결된 제2 연결 배선을 더 포함하는 표시 장치.
제6 항에 있어서,
상기 제1 구동칩 및 상기 제2 구동칩 각각은 상기 제1 연결 배선 및 상기 제2 연결 배선과 전기적으로 연결된 표시 장치.
제1 항에 있어서,
상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제3 영역으로부터 상기 제1 방향으로 이격되고, 상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제2 방향으로 인접하고,
상기 제1 구동칩 및 상기 제2 구동칩이 실장되며, 상기 제1 패드 영역 및 상기 제2 패드 영역에 부착된 회로필름을 더 포함하는 표시 장치.
제8 항에 있어서,
상기 회로필름은,
상기 복수의 제2 교차 전극들 중 어느 하나의 제2 교차 전극과 상기 제2 구동칩에 전기적으로 연결된 제1 배선;
상기 복수의 제2 교차 전극들 중 다른 하나의 제2 교차 전극과 상기 제1 구동칩에 전기적으로 연결된 제2 배선;
상기 제1 배선과 상기 제1 구동칩을 연결하는 제1 연결 배선; 및
상기 제2 배선과 상기 제2 구동칩을 연결하는 제2 연결 배선을 포함하는 표시 장치.
제1 항에 있어서,
상기 표시 패널은,
상기 제1 패드 영역에 배치된 복수의 제1 패드들; 및
상기 제2 패드 영역에 배치된 복수의 제2 패드들을 포함하고, 상기 복수의 제1 패드들은 상기 제2 방향으로 서로 이격되어 배열되고, 상기 복수의 제2 패드들은 상기 제2 방향으로 서로 이격되어 배열된 표시 장치.
제1 항에 있어서,
상기 표시 패널에는 폴딩 영역이 정의되고, 상기 폴딩 영역은 상기 제2 방향을 따라 연장하는 폴딩축을 기준으로 폴딩 및 언폴딩되고, 상기 폴딩축은 상기 제2 영역과 중첩하는 표시 장치.
영상을 표시하는 표시층, 및 상기 표시층 위에 배치되며 외부로부터의 입력을 센싱하며 제1 영역, 상기 제1 영역과 제1 방향으로 인접한 제2 영역, 및 상기 제2 영역과 상기 제1 방향으로 인접한 제3 영역이 정의된 센서층을 포함하는 표시 패널;
상기 표시 패널의 제1 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제1 구동칩; 및
상기 표시 패널의 제2 패드 영역을 통해 상기 센서층과 전기적으로 연결된 제2 구동칩을 포함하고,
상기 표시 패널은 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 폴딩축을 기준으로 폴딩 및 언폴딩되고, 상기 폴딩축은 상기 제2 영역과 중첩하고,
상기 표시 패널은 상기 제1 패드 영역에 배치된 복수의 제1 패드들, 및 상기 제2 패드 영역에 배치된 복수의 제2 패드들을 더 포함하고, 상기 복수의 제1 패드들은 상기 제2 방향으로 서로 이격되어 배열되고, 상기 복수의 제2 패드들은 상기 제2 방향으로 서로 이격되어 배열된 표시 장치.
제12 항에 있어서,
상기 센서층은,
각각이 상기 제1 영역, 상기 제2 영역, 및 상기 제3 영역에 배치되며, 상기 제2 방향으로 서로 이격되어 배열된 복수의 전극들;
상기 제1 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제1 구동칩과 전기적으로 연결된 복수의 제1 교차 전극들;
상기 제2 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제1 구동칩 및 상기 제2 구동칩과 전기적으로 연결된 복수의 제2 교차 전극들; 및
상기 제3 영역에 배치되고, 상기 제1 방향으로 서로 이격되어 배열되며, 상기 제2 구동칩과 전기적으로 연결된 복수의 제3 교차 전극들을 포함하는 표시 장치.
제13 항에 있어서,
상기 센서층은,
상기 복수의 제2 교차 전극들 중 어느 하나의 제2 교차 전극에 전기적으로 연결된 제1 연결 배선; 및
상기 복수의 제2 교차 전극들 중 다른 하나의 제2 교차 전극과 전기적으로 연결된 제2 연결 배선을 더 포함하고, 상기 제1 연결 배선 및 상기 제2 연결 배선 각각은 상기 복수의 전극들, 상기 복수의 제1 교차 전극들, 상기 복수의 제2 교차 전극들, 및 상기 복수의 제3 교차 전극들을 에워싸는 표시 장치.
제13 항에 있어서,
상기 제1 구동칩 및 상기 제2 구동칩이 실장되며, 상기 제1 패드 영역 및 상기 제2 패드 영역에 부착된 회로필름을 더 포함하는 표시 장치.
제15 항에 있어서,
상기 회로필름은,
상기 제1 구동칩과 상기 복수의 제2 교차 전극들 중 어느 하나를 연결하는 제1 연결 배선; 및
상기 제2 구동칩과 상기 복수의 제2 교차 전극들 중 다른 하나를 연결하는 제2 연결 배선을 포함하는 표시 장치.
제13 항에 있어서,
상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제1 내지 제3 영역들을 사이에 두고 서로 이격된 표시 장치.
제13 항에 있어서,
상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제3 영역으로부터 상기 제1 방향으로 이격되고, 상기 제1 패드 영역 및 상기 제2 패드 영역은 상기 제2 방향으로 인접하는 표시 장치.
복수의 전극들 및 상기 복수의 전극들과 교차하는 복수의 제1, 제2, 및 제3 교차 전극들을 포함하는 센서층;
복수의 제1 패드들을 통해 상기 복수의 제1 교차 전극들 및 상기 복수의 제2 교차 전극들과 전기적으로 연결된 제1 구동칩; 및
복수의 제2 패드들을 통해 상기 복수의 제2 교차 전극들 및 상기 복수의 제3 교차 전극들과 전기적으로 연결된 제2 구동칩을 포함하고,
상기 센서층은 상기 복수의 제1 교차 전극들이 배치된 제1 영역, 상기 복수의 제2 교차 전극들이 배치된 제2 영역, 및 상기 복수의 제3 교차 전극들이 배치된 제3 영역이 정의되고, 상기 제1 영역, 상기 제2 영역, 및 상기 제3 영역은 제1 방향을 따라 인접하고, 상기 제2 영역은 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 폴딩축을 기준으로 폴딩 및 언폴딩되고,
상기 복수의 제1 패드들은 상기 제2 영역으로부터 상기 제1 방향으로 이격되고, 상기 복수의 제2 패드들은 상기 제2 영역으로부터 상기 제1 방향으로 이격되고, 상기 복수의 제1 패드들 및 상기 복수의 제2 패드들은 상기 제2 방향으로 이격되어 배열된 표시 장치.
제19 항에 있어서,
상기 제1 구동칩 및 상기 제2 구동칩이 실장되며, 상기 복수의 제1 패드들 및 상기 복수의 제2 패드들에 부착된 회로필름을 더 포함하고,
상기 회로필름은 상기 제1 구동칩과 상기 복수의 제2 교차 전극들 중 어느 하나를 연결하는 제1 연결 배선, 및 상기 제2 구동칩과 상기 복수의 제2 교차 전극들 중 다른 하나를 연결하는 제2 연결 배선을 포함하는 표시 장치.
제19 항에 있어서,
상기 센서층은,
상기 복수의 제2 교차 전극들 중 어느 하나의 제2 교차 전극에 전기적으로 연결된 제1 연결 배선; 및
상기 복수의 제2 교차 전극들 중 다른 하나의 제2 교차 전극과 전기적으로 연결된 제2 연결 배선을 더 포함하고, 상기 제1 연결 배선 및 상기 제2 연결 배선 각각은 상기 복수의 전극들, 상기 복수의 제1 교차 전극들, 상기 복수의 제2 교차 전극들, 및 상기 복수의 제3 교차 전극들을 에워싸는 표시 장치.