KR20220136997A - 고체 촬상 소자 및 촬상 장치 - Google Patents

고체 촬상 소자 및 촬상 장치 Download PDF

Info

Publication number
KR20220136997A
KR20220136997A KR1020227023306A KR20227023306A KR20220136997A KR 20220136997 A KR20220136997 A KR 20220136997A KR 1020227023306 A KR1020227023306 A KR 1020227023306A KR 20227023306 A KR20227023306 A KR 20227023306A KR 20220136997 A KR20220136997 A KR 20220136997A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
region
current
imaging device
solid
Prior art date
Application number
KR1020227023306A
Other languages
English (en)
Inventor
유스케 무라카와
신 기타노
마코토 나카무라
타쿠야 하나다
코야 츠치모토
유키 노다
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20220136997A publication Critical patent/KR20220136997A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/378—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/351—
    • H04N5/3745—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 개시에 관한 고체 촬상 소자는 복수의 제1 광전 변환 소자와, 복수의 제2 광전 변환 소자와, 복수의 전류 전압 변환 회로(320, 320A)와, 복수의 어드레스 이벤트 검출 회로(231, 231A)를 구비한다. 복수의 제1 광전 변환 소자는 제1 영역에 나란히 배치된다. 복수의 제2 광전 변환 소자는 제1 영역에 인접하는 제2 영역에 나란히 배치된다. 복수의 전류 전압 변환 회로(320, 320A)는 복수의 제1 광전 변환 소자 및 복수의 제2 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환한다. 복수의 어드레스 이벤트 검출 회로(231, 231A)는 복수의 전류 전압 변환 회로(320, 320A)로부터 출력되는 전압의 변화를 각각 검출한다. 제2 광전 변환 소자에 접속되는 전류 전압 변환 회로(320A) 및 어드레스 이벤트 검출 회로(231A)의 적어도 일방은 제2 광전 변환 소자로부터 출력되는 전류에 의거한 신호의 출력을 억제한다.

Description

고체 촬상 소자 및 촬상 장치
본 개시는 고체 촬상 소자 및 촬상 장치에 관한 것이다.
근래, 화소 어드레스마다 그 화소의 광량이 임계치를 초과한 취지를 어드레스 이벤트로서 리얼 타임으로 검출하는 어드레스 이벤트 검출 회로를 화소마다 마련한 비동기형의 고체 촬상 소자가 제안되어 있다(예를 들면 특허 문헌 1 참조).
특허 문헌 1: 일본 특표2016-533140호 공보
그렇지만, 상기 종래 기술에서는 이러한 비동기형의 고체 촬상 소자에서 유효 화소로부터 출력되는 신호의 품질을 향상시키는 것이 곤란했었다.
그래서, 본 개시에서는 유효 화소로부터 출력되는 신호의 품질을 향상시킬 수 있는 고체 촬상 소자 및 촬상 장치를 제안한다.
본 개시에 의하면 고체 촬상 소자가 제공된다. 고체 촬상 소자는 복수의 제1 광전 변환 소자와, 복수의 제2 광전 변환 소자와, 복수의 전류 전압 변환 회로와, 복수의 어드레스 이벤트 검출 회로를 구비한다. 복수의 제1 광전 변환 소자는 제1 영역에 나란히 배치된다. 복수의 제2 광전 변환 소자는 상기 제1 영역에 인접하는 제2 영역에 나란히 배치된다. 복수의 전류 전압 변환 회로는 상기 복수의 제1 광전 변환 소자 및 상기 복수의 제2 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환한다. 복수의 어드레스 이벤트 검출 회로는 상기 복수의 전류 전압 변환 회로로부터 출력되는 전압의 변화를 각각 검출한다. 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 상기 제2 광전 변환 소자로부터 출력되는 전류에 의거한 신호의 출력을 억제한다.
도 1은 본 개시의 실시 형태에 관한 촬상 장치의 한 구성례를 도시하는 블록도.
도 2는 본 개시의 실시 형태에 관한 고체 촬상 소자의 적층 구조를 설명하기 위한 도면.
도 3은 본 개시의 실시 형태에 관한 수광 기판의 평면 구성을 설명하기 위한 도면.
도 4는 본 개시의 실시 형태에 관한 회로 기판의 평면 구성을 설명하기 위한 도면.
도 5는 본 개시의 실시 형태에 관한 유효 화소의 구성을 설명하기 위한 도면.
도 6은 본 개시의 실시 형태에 관한 유효 화소의 회로 구성을 도시하는 도면.
도 7은 본 개시의 실시 형태에 관한 유효 화소의 구성을 설명하기 위한 도면.
도 8은 본 개시의 실시 형태에 관한 고체 촬상 소자의 단면 구성을 도시하는 도면.
도 9는 본 개시의 실시 형태에 관한 고체 촬상 소자의 평면 구성을 도시하는 도면.
도 10은 본 개시의 실시 형태에 관한 유효 화소 및 더미 화소의 회로 구성을 도시하는 도면.
도 11은 본 개시의 실시 형태의 변형례 1에 관한 고체 촬상 소자의 단면 구성을 도시하는 도면.
도 12는 본 개시의 실시 형태의 변형례 2에 관한 고체 촬상 소자의 평면 구성을 도시하는 도면.
도 13은 본 개시의 실시 형태의 변형례 3에 관한 고체 촬상 소자의 평면 구성을 도시하는 도면.
도 14는 본 개시의 실시 형태의 변형례 4에 관한 고체 촬상 소자의 평면 구성을 도시하는 도면.
도 15는 본 개시의 실시 형태의 변형례 5에 관한 유효 화소의 회로 구성을 도시하는 도면.
도 16은 어드레스 이벤트 검출부의 제2 구성례를 도시하는 블록도.
도 17은 본 개시에 관한 기술이 적용되는 촬상 시스템에서의 촬상 장치로서 이용되는 제2 구성례에 관한 촬상 장치, 즉, 스캔 방식의 촬상 장치의 구성의 한 예를 도시하는 블록도.
도 18은 본 개시의 실시 형태에 관한 거리 측정 시스템의 구성의 한 예를 도시하는 개략도.
도 19는 회로 구성의 한 예를 도시하는 블록도.
이하에 본 개시의 각 실시 형태에 관해 도면에 의거하여 상세히 설명한다. 또한, 이하의 각 실시 형태에서 동일한 부위에는 동일한 부호를 붙임에 의해 중복되는 설명을 생략한다.
종래부터, 수직 동기 신호 등의 동기 신호에 동기하여 화상 데이터(프레임)를 촬상하는 동기형의 고체 촬상 소자가 촬상 장치 등에서 이용되고 있다. 이 일반적인 동기형의 고체 촬상 소자에서는 동기 신호의 주기(예를 들면 1/60초)마다에서만 화상 데이터를 취득할 수 없기 때문에 교통이나 로봇 등에 관한 분야에서 보다 고속의 처리가 요구된 경우에 대응하는 것이 곤란하다.
그래서, 화소 어드레스마다 그 화소의 광량이 임계치를 초과한 취지를 어드레스 이벤트로서 리얼 타임으로 검출하는 어드레스 이벤트 검출 회로를 화소마다 마련한 비동기형의 고체 촬상 소자가 제안되어 있다. 이 고체 촬상 소자에서는 포토 다이오드와, 어드레스 이벤트를 검출하기 위한 복수의 트랜지스터가 화소마다 배치된다.
그렇지만, 상기 종래 기술에서는 유효 화소 영역 이외의 전위가 흐트러짐에 의해 유효 화소에 공급되는 전원 전압에 변동이 생기기 때문에 어드레스 이벤트 검출 회로가 오동작하는 경우가 있었다. 즉, 상기 종래 기술에서는 유효 화소로부터 출력되는 신호의 품질을 향상시키는 것이 곤란했었다.
그래서, 상술한 문제점을 극복하고, 유효 화소로부터 출력되는 신호의 품질을 향상시킬 수 있는 기술의 실현이 기대되고 있다.
[촬상 장치의 구성]
최초에 실시 형태에 관한 촬상 장치(100)의 구성에 관해 도 1을 참조하면서 설명한다. 도 1은 본 개시의 실시 형태에 관한 촬상 장치(100)의 한 구성례를 도시하는 블록도이다.
실시 형태에 관한 촬상 장치(100)는 촬상 렌즈(110)와, 고체 촬상 소자(200)와, 기록부(120)와, 제어부(130)를 구비한다. 이 촬상 장치(100)로서는 웨어러블 디바이스에 탑재되는 카메라나 차량 탑재 카메라 등이 상정된다.
촬상 렌즈(110)는 광학계의 한 예이고, 피사체로부터의 입사광을 취입하여 고체 촬상 소자(200)의 촬상면상에 결상시킨다.
고체 촬상 소자(200)는 DVS(Dynamic Vision Sensor)라고도 호칭되고, 복수의 화소의 각각에 관해 휘도의 변화량의 절대치가 임계치를 초과한 취지를 어드레스 이벤트로서 검출한다. 이 어드레스 이벤트는 예를 들면 휘도의 상승량이 상한 임계치를 초과한 취지를 나타내는 온 이벤트와, 휘도의 저하량이 상한 임계치 미만의 하한 임계치를 하회한 취지를 나타내는 오프 이벤트를 포함한다.
그리고, 고체 촬상 소자(200)는 어드레스 이벤트의 검출 결과를 나타내는 검출 신호를 화소마다 생성한다. 각각의 검출 신호는 온 이벤트의 유무를 나타내는 온 이벤트 검출 신호(VCH)(도 6 참조)와, 오프 이벤트의 유무를 나타내는 오프 이벤트 검출 신호(VCL)(도 6 참조)를 포함한다.
고체 촬상 소자(200)는 검출 신호로 이루어지는 화상 데이터에 대해 화상 인식 처리 등의 소정의 신호 처리를 실행하고, 그 처리 후의 데이터를 기록부(120)에 신호선(209)을 통하여 출력한다.
기록부(120)는 고체 촬상 소자(200)로부터의 데이터를 기록한다. 제어부(130)는 고체 촬상 소자(200)를 제어하여 이러한 고체 촬상 소자(200)에 화상 데이터를 촬상시킨다.
[고체 촬상 소자의 구성]
이어서, 실시 형태에 관한 고체 촬상 소자(200)의 구성에 관해 도 2∼도 10을 참조하면서 설명한다. 도 2는 본 개시의 실시 형태에 관한 고체 촬상 소자(200)의 적층 구조를 설명하기 위한 도면이다.
실시 형태에 관한 고체 촬상 소자(200)는 회로 기판(202)과, 이러한 회로 기판(202)에 적층되는 수광 기판(201)을 구비한다. 수광 기판(201) 및 회로 기판(202)은 비아나 Cu-Cu 접합, 범프 등의 접속부를 통하여 전기적으로 접속된다.
도 3은 본 개시의 실시 형태에 관한 수광 기판(201)의 평면 구성을 설명하기 위한 도면이다. 도 3에 도시하는 바와 같이, 수광 기판(201)은 수광부(210)와, 비아 배치부(221)와, 비아 배치부(222)를 가진다.
수광부(210)에는 복수의 수광 회로(211)가 2차원 격자형상으로 배열된다. 이러한 수광 회로(211)는 입사광을 광전 변환하여 광 전류를 생성하고, 그 광 전류를 전류 전압 변환하여 전압 신호를 출력하는 것이다. 이들 수광 회로(211)의 각각에는 행 어드레스 및 열 어드레스로 이루어지는 화소 어드레스가 할당된다.
비아 배치부(221) 및 비아 배치부(222)에는 회로 기판(202)(도 4 참조)과 접속되는 비아가 배치된다.
도 4는 본 개시의 실시 형태에 관한 회로 기판(202)의 평면 구성을 설명하기 위한 도면이다. 도 4에 도시하는 바와 같이, 회로 기판(202)은 어드레스 이벤트 검출부(230)와, 신호 처리 회로(240)와, 행 구동 회로(251)와, 열 구동 회로(252)와, 비아 배치부(261)와, 비아 배치부(262)를 가진다.
어드레스 이벤트 검출부(230)에는 복수의 어드레스 이벤트 검출 회로(231)가 2차원 격자형상으로 배열된다. 어드레스 이벤트 검출 회로(231)는 수광 회로(211)로부터의 전압 신호를 양자화하고, 이러한 양자화된 전압 신호를 검출 신호로서 출력한다.
어드레스 이벤트 검출 회로(231)의 각각에는 화소 어드레스가 할당되고, 동일 어드레스의 수광 회로(211)와 전기적으로 접속된다. 또한, 실시 형태에서 동일 어드레스의 수광 회로(211) 및 어드레스 이벤트 검출 회로(231)는 평면시로 같은 위치에 배치된다.
신호 처리 회로(240)는 어드레스 이벤트 검출부(230)로부터의 검출 신호에 대해 소정의 신호 처리를 실행한다. 예를 들면 신호 처리 회로(240)는 이러한 검출 신호를 화소 신호로서 2차원 격자형상으로 배열하고, 화소마다 2비트의 정보를 갖는 화상 데이터를 취득한다. 그리고, 신호 처리 회로(240)는 취득된 화상 데이터에 대해 화상 인식 처리 등의 신호 처리를 실행한다.
행 구동 회로(251)는 행 어드레스를 선택하고, 선택된 행 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(230)에 출력시킨다. 열 구동 회로(252)는 열 어드레스를 선택하고, 선택된 열 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(230)에 출력시킨다. 비아 배치부(261) 및 비아 배치부(262)에는 수광 기판(201)(도 3 참조)과 접속되는 비아가 배치된다.
도 5는 본 개시의 실시 형태에 관한 유효 화소(310)의 구성을 설명하기 위한 도면이다. 도 5에 도시하는 바와 같이, 유효 화소(310)의 각각은 동일한 화소 어드레스가 할당된 수광 기판(201) 내의 수광 회로(211)와, 회로 기판(202) 내의 어드레스 이벤트 검출 회로(231)로 구성된다.
전술한 바와 같이, 수광 기판(201) 및 회로 기판(202)에는 복수의 수광 회로(211)와, 복수의 어드레스 이벤트 검출 회로(231)가 2차원 격자형상으로 배열되어 있다. 또한, 동일 어드레스의 수광 회로(211) 및 어드레스 이벤트 검출 회로(231)는 평면시로 같은 위치에 배치된다.
즉, 실시 형태에 관한 고체 촬상 소자(200)에서는 한 조(組)의 수광 회로(211) 및 어드레스 이벤트 검출 회로(231)로 구성되는 유효 화소(310)가, 2차원 격자형상으로 배열된다. 그리고, 한 조의 수광 회로(211)와 어드레스 이벤트 검출 회로(231) 사이가, 접합부(203)에서 비아나 Cu-Cu 접합, 범프 등의 접속부를 통하여 전기적으로 접속된다.
도 6은 본 개시의 실시 형태에 관한 유효 화소(310)의 회로 구성을 도시하는 도면이다. 도 6에 도시하는 바와 같이, 유효 화소(310)는 포토 다이오드(311)와, 전류 전압 변환 회로(320)와, 버퍼(330)와, 감산기(340)와, 양자화기(350)와, 전송 회로(360)를 구비한다.
본 개시의 실시 형태에서는 이러한 유효 화소(310)의 각 부 중, 포토 다이오드(311)와, 전류 전압 변환 회로(320)의 N형 트랜지스터(321, 322)가 수광 회로(211)에 포함된다. 또한, 유효 화소(310)의 각 부 중, 버퍼(330)와, 감산기(340)와, 양자화기(350)와, 전송회로(360)가 어드레스 이벤트 검출 회로(231)에 포함된다
즉, 본 개시의 실시 형태에서는 유효 화소(310)가, 포토 다이오드(311)와, 전류 전압 변환 회로(320)와, 어드레스 이벤트 검출 회로(231)를 가진다.
포토 다이오드(311)는 입사광을 광전 변환하여 광 전류를 생성한다. 그리고, 포토 다이오드(311)는 생성한 광 전류를 전류 전압 변환 회로(320)에 공급한다.
전류 전압 변환 회로(320)는 포토 다이오드(311)로부터의 광 전류를 그 대수(對數)의 전압 신호로 변환한다. 그리고, 전류 전압 변환 회로(320)는 변환한 전압 신호를 버퍼(330)에 공급한다.
버퍼(330)는 전류 전압 변환 회로(320)로부터 보내지는 전압 신호를 보정하여 이 보정된 신호를 감산기(340)에 출력한다. 실시 형태에 관한 유효 화소(310)에서는 이러한 버퍼(330)에 의해 후단을 구동하는 구동력을 향상시킬 수 있음과 함께, 후단의 스위칭 동작에 수반하는 노이즈의 아이솔레이션을 확보할 수 있다.
감산기(340)는 버퍼(330)로부터 보내지는 보정 신호의 변화량을 감산 처리에 의해 구한다. 그리고, 감산기(340)는 구한 변화량을 미분 신호로서 양자화기(350)에 공급한다.
양자화기(350)는 미분 신호와 소정의 임계치의 비교에 의해 아날로그의 미분 신호를 디지털의 검출 신호로 변환(즉, 양자화)한다. 실시 형태에 관한 양자화기(350)는 미분 신호와 상한 임계치 및 하한 임계치의 각각을 비교하고, 그러한 비교 결과를 2비트의 검출 신호로서 전송 회로(360)에 공급한다.
전송 회로(360)는 열 구동 회로(252)로부터의 열 구동 신호에 따라, 검출 신호를 신호 처리 회로(240)에 전송한다.
각 부의 구체적인 회로 구성에 관해 이하에 설명한다. 전류 전압 변환 회로(320)는 N형 트랜지스터(321)와, N형 트랜지스터(322)와, P형 트랜지스터(323)를 가진다. N형 트랜지스터(321), N형 트랜지스터(322) 및 P형 트랜지스터(323)로는 예를 들면 MOS(Metal-Oxide-Semiconductor) 트랜지스터가 이용된다.
N형 트랜지스터(321)의 소스는 포토 다이오드(311)의 캐소드에 접속되고, 드레인은 전원 전압(VDD)의 단자에 접속된다. 포토 다이오드(311)의 애노드는 접지 전위의 단자에 접속된다. P형 트랜지스터(323) 및 N형 트랜지스터(322)는 전원 전압(VDD)의 단자와 접지 전위의 단자 사이에서 이 순서로 직렬로 접속된다.
P형 트랜지스터(323)와 N형 트랜지스터(322)의 접속점은 N형 트랜지스터(321)의 게이트와 버퍼(330)의 입력 단자에 접속된다. N형 트랜지스터(321)와 포토 다이오드(311)의 접속점은 N형 트랜지스터(322)의 게이트에 접속된다. P형 트랜지스터(323)의 게이트에는 소정의 바이어스 전압(Vblog)이 인가된다.
그리고, N형 트랜지스터(321)는 포토 다이오드(311)에서 생성된 광 전류를 게이트와 소스 사이의 전압으로 변환하고, N형 트랜지스터(322)는 이러한 광 전류에 응한 전위의 게이트와 접지 전위의 소스 사이의 전압을 증폭하여 드레인으로부터 출력한다.
또한, P형 트랜지스터(323)는 바이어스 전압(Vblog)에 의거하는 정전류를 N형 트랜지스터(322)에 공급한다. 이와 같은 구성에 의해 전류 전압 변환 회로(320)는 포토 다이오드(311)로부터의 광 전류를 전압 신호로 변환한다.
또한, 실시 형태에 관한 고체 촬상 소자(200)에서는 포토 다이오드(311)와, N형 트랜지스터(321)와, N형 트랜지스터(322)가 수광 기판(201)에 배치되고, P형 트랜지스터(323) 이후의 회로가 회로 기판(202)에 배치된다.
도 7은 본 개시의 실시 형태에 관한 유효 화소(310)의 구성을 설명하기 위한 도면이다. 도 7에 도시하는 바와 같이, 수광 기판(201)의 P웰 영역에는 포토 다이오드(311)가 매입되고, N형 트랜지스터(321)의 백 게이트 및 N형 트랜지스터(322)의 백 게이트가 형성된다.
N형 트랜지스터(321)의 드레인에는 전원 전압(VDD)이 공급되고, P웰 영역(즉, 포토 다이오드(311)의 애노드)의 전위 및 N형 트랜지스터(322)의 소스의 전위는 접지 전위이다. 또한, 인접하는 유효 화소(310)의 각각의 P웰 영역은 1점 쇄선의 부분에 형성되는 화소 분리부(410)(도 8 참조)로 분리되어 있다.
도 6의 설명으로 돌아간다. 버퍼(330)는 P형 트랜지스터(331)와 P형 트랜지스터(332)를 가진다. P형 트랜지스터(331) 및 P형 트랜지스터(332)로는 예를 들면 MOS 트랜지스터가 이용된다.
P형 트랜지스터(331) 및 P형 트랜지스터(332)는 전원 전압(VDD)의 단자와 접지 전위의 단자 사이에서 이 순서로 직렬로 접속된다. P형 트랜지스터(331)의 게이트에는 소정의 바이어스 전압(Vbsf)이 인가된다. P형 트랜지스터(332)의 게이트는 전류 전압 변환 회로(320)의 출력 단자에 접속된다.
이와 같은 구성에 의해 버퍼(330)는 보정된 전압 신호를 P형 트랜지스터(331)와 P형 트랜지스터(332)의 접속점으로부터 감산기(340)에 출력한다.
감산기(340)는 콘덴서(341)와, P형 트랜지스터(342)와, 콘덴서(343)와, P형 트랜지스터(344)와, N형 트랜지스터(345)를 가진다. P형 트랜지스터(342), P형 트랜지스터(344) 및 N형 트랜지스터(345)로는 예를 들면 MOS 트랜지스터가 이용된다.
P형 트랜지스터(344) 및 N형 트랜지스터(345)는 전원 전압(VDD)의 단자와 기준 전위의 단자 사이에서 이 순서로 직렬로 접속된다. N형 트랜지스터(345)의 게이트에는 소정의 바이어스 전압(Vba)이 인가된다.
P형 트랜지스터(344) 및 N형 트랜지스터(345)는 P형 트랜지스터(344)의 게이트를 입력 단자, P형 트랜지스터(344)와 N형 트랜지스터(345)의 접속점을 출력 단자로 한 경우에 입력 신호를 반전하여 출력하는 인버터로서 기능한다.
콘덴서(341)의 일단은 버퍼(330)의 출력 단자에 접속되고, 타단은 인버터의 입력 단자(즉, P형 트랜지스터(344)의 게이트)에 접속된다. 콘덴서(343)의 일단은 인버터의 입력 단자에 접속되고, 타단은 인버터의 출력 단자(즉, P형 트랜지스터(344)와 N형 트랜지스터(345)의 접속점)에 접속된다.
P형 트랜지스터(342)는 콘덴서(343)의 양단을 접속하는 경로를 행 구동 회로(251)로부터 출력되는 행 구동 신호에 따라 개폐한다.
P형 트랜지스터(342)를 온 했을 때에는 콘덴서(341)의 버퍼(330)측에 전압 신호(Vinit)가 입력되고, 그 역측은 가상 접지 단자가 된다. 이 가상 접지 단자의 전위를 편의상 제로로 한다.
이때, 콘덴서(341)에 축적되어 있는 전하(Qinit)는 콘덴서(341)의 용량을 C1로 하면 이하의 식(1)에 의해 표시된다. 한편, 콘덴서(343)의 양단은 단락되어 있기 때문에 그 축적 전하는 제로가 된다.
Qinit=C1×Vinit …(1)
다음으로, P형 트랜지스터(342)가 오프 되어, 콘덴서(341)의 버퍼(330)측의 전압이 변화하여 Vafter가 된 경우를 생각하면 콘덴서(341)에 축적되는 전하(Qafter)는 이하의 식(2)에 의해 표시된다.
Qafter=C1×Vafter …(2)
한편, 콘덴서(343)에 축적되는 전하(Q2)는 콘덴서(343)의 용량을 C2, 출력 전압을 Vout로 하면 이하의 식(3)에 의해 표시된다.
Q2=-C2×Vout …(3)
이때, 콘덴서(341) 및 콘덴서(343)의 총 전하량은 변화하지 않기 때문에 이하의 식(4)이 성립된다.
Qinit=Qafter+Q2 …(4)
그리고, 상기 식(4)에 식(1)∼(3)을 대입하여 변형하면 이하의 식(5)이 얻어진다.
Vout=-(C1/C2)×(Vafter-Vinit) …(5)
상기 식(5)은 전압 신호의 감산 동작을 나타내고, 감산 결과의 이득은 C1/C2가 된다. 통상, 이득을 최대화하는 것이 요구되기 때문에 용량(C1)을 크게, 용량(C2)을 작게 설계하는 것이 바람직하다. 한편으로, 용량(C2)이 너무 작으면 kTC 노이즈가 증대하고, 노이즈 특성이 악화될 우려가 있기 때문에 용량(C2)의 용량 삭감은 노이즈를 허용할 수 있는 범위로 제한된다.
또한, 유효 화소(310)마다 감산기(340)가 탑재되기 때문에 용량(C1)이나 용량(C2)에는 면적상의 제약이 있다. 이들을 고려하여 예를 들면 용량(C1)은 20∼200펨토패럿(fF)의 값으로 설정되고, 용량(C2)은 1∼20펨토패럿(fF)의 값으로 설정된다.
양자화기(350)는 P형 트랜지스터(351)와, N형 트랜지스터(352)와, P형 트랜지스터(353)와, N형 트랜지스터(354)를 가진다. P형 트랜지스터(351), N형 트랜지스터(352), P형 트랜지스터(353) 및 N형 트랜지스터(354)로는 예를 들면 MOS 트랜지스터가 이용된다.
P형 트랜지스터(351) 및 N형 트랜지스터(352)는 전원 전압(VDD)의 단자와 접지 전위의 단자 사이에서 이 순서로 직렬로 접속된다. P형 트랜지스터(353) 및 N형 트랜지스터(354)는 전원 전압(VDD)의 단자와 기준 전위의 단자 사이에서 이 순서로 직렬로 접속된다.
또한, P형 트랜지스터(351)의 게이트 및 P형 트랜지스터(353)의 게이트는 감산기(340)의 출력 단자에 접속된다. N형 트랜지스터(352)의 게이트에는 상한 임계치를 나타내는 바이어스 전압(Vbon)이 인가되고, N형 트랜지스터(354)의 게이트에는 하한 임계치를 나타내는 바이어스 전압(Vboff)이 인가된다.
P형 트랜지스터(351) 및 N형 트랜지스터(352)의 접속점은 전송 회로(360)에 접속된다. 양자화기(350)에서는 이러한 접속점의 전압이 온 이벤트 검출 신호(VCH)로서 전송 회로(360)에 출력된다.
P형 트랜지스터(353) 및 N형 트랜지스터(354)의 접속점은 전송 회로(360)에 접속된다. 양자화기(350)에서는 이러한 접속점의 전압이 오프 이벤트 검출 신호(VCL)로서 출력된다.
이와 같은 구성에 의해 양자화기(350)는 미분 신호가 상한 임계치를 초과한 경우에 하이 레벨의 온 이벤트 검출 신호(VCH)를 출력하고, 미분 신호가 하한 임계치를 하회한 경우에 로우 레벨의 오프 이벤트 검출 신호(VCL)를 출력한다. 즉, 실시 형태에 관한 고체 촬상 소자(200)는 온 이벤트 및 오프 이벤트의 양방의 유무를 동시에 검출할 수 있다.
도 8은 본 개시의 실시 형태에 관한 고체 촬상 소자(200)의 단면 구성을 도시하는 도면이고, 주로 고체 촬상 소자(200)의 주변부의 단면 구조에 관해 나타내고 있다. 도 8에 도시하는 바와 같이, 고체 촬상 소자(200)는 유효 화소 영역(R1)과, 더미 화소 영역(R2)과, 전원 공급 영역(R3)과, 패드 영역(R4)을 가진다. 유효 화소 영역(R1)은 제1 영역의 한 예이고, 더미 화소 영역(R2)은 제2 영역의 한 예이다.
유효 화소 영역(R1)은 적층된 수광부(210) 및 어드레스 이벤트 검출부(230)가 마련되는 영역이다. 유효 화소 영역(R1)에는 복수의 유효 화소(310)가 2차원 격자형상으로 배열되어 있다.
도 9에 도시하는 바와 같이, 더미 화소 영역(R2)은 유효 화소 영역(R1)의 사방을 둘러싸도록 마련되는 영역이다. 도 9는 본 개시의 실시 형태에 관한 고체 촬상 소자(200)의 평면 구성을 도시하는 도면이다.
또한, 도 8에 도시하는 바와 같이, 더미 화소 영역(R2)에는 복수의 더미 화소(310A)가 나란히 배열되어 있다. 이러한 더미 화소(310A)는 유효 화소(310)와 기본적인 구성은 같은 한편, 외부에는 신호를 출력하지 않는 화소이다. 이러한 더미 화소(310A)의 상세에 관해서는 후술한다.
실시 형태에 관한 고체 촬상 소자(200)에서는 유효 화소 영역(R1)의 사방을 둘러싸도록 더미 화소 영역(R2)을 형성함에 의해 유효 화소 영역(R1)의 중앙으로부터 연부까지의 프로세스의 규칙성을 확보할 수 있다. 따라서, 실시 형태에 의하면 고체 촬상 소자(200)의 제조 수율을 향상시킬 수 있다.
도 9에 도시하는 바와 같이, 전원 공급 영역(R3)은 더미 화소 영역(R2)의 사방을 둘러싸도록 마련되는 영역이다. 전원 공급 영역(R3)은 외부로부터 접지 전위가 인가되는 접지 배선(421)과, 외부로부터 전원 전압(VDD)이 인가되는 전원 배선(422)과, 외부로부터 기판 전압(VSUB)이 인가되는 전원 배선(423)을 가진다. 접지 배선(421) 및 전원 배선(422, 423)은 예를 들면 더미 화소 영역(R2)의 주위에 링형상으로 형성된다.
접지 배선(421)은 복수의 유효 화소(310) 등에 접지 전위를 공급한다. 전원 배선(422)은 복수의 유효 화소(310) 등에 전원 전압(VDD)을 공급한다. 전원 배선(423)은 고체 촬상 소자(200)의 유효 화소 영역(R1) 및 더미 화소 영역(R2) 이외의 부위에 전원 전압(VDD)과 동전위의 기판 전압(VSUB)을 공급한다.
실시 형태에 관한 고체 촬상 소자(200)에서는 전원 배선(422)과는 별도로 전원 배선(423)을 마련함에 의해 유효 화소(310)가 동작할 때 등에 전원 전압(VDD)이 변동하는 경우에도, 안정된 기판 전압(VSUB)을 고체 촬상 소자(200)의 주변부에 공급할 수 있다. 따라서, 실시 형태에 의하면 고체 촬상 소자(200)를 안정적으로 동작시킬 수 있다.
도 8의 설명으로 돌아간다. 패드 영역(R4)은 전원 공급 영역(R3)의 주위에 마련되는 영역이고, 콘택트 홀(424)과, 본딩 패드(425)를 가진다. 콘택트 홀(424)은 수광 기판(201)의 광 입사측의 면으로부터 회로 기판(202)의 도중까지 수광 기판(201) 및 회로 기판(202)의 두께 방향을 따라 형성된다.
본딩 패드(425)는 콘택트 홀(424)의 저부(底部)에 마련된다. 실시 형태에서는 콘택트 홀(424)을 통하여 본딩 패드(425)에 본딩 와이어 등이 접합됨에 의해 기록부(120)(도 1 참조) 또는 제어부(130)(도 1 참조)와 고체 촬상 소자(200)의 각 부가 전기적으로 접속된다.
유효 화소 영역(R1)에 배치되는 유효 화소(310)의 구성에 관해 도 8을 참조하면서 더욱 설명한다. 고체 촬상 소자(200)는 수광 기판(201)과 회로 기판(202)이 적층하여 구성되고, 이러한 수광 기판(201)과 회로 기판(202)의 계면에는 접합부(203)가 마련된다.
수광 기판(201)은 반도체층(201a)과 절연층(201b)을 가진다. 반도체층(201a)은 실리콘 등의 반도체 재료로 구성되다. 이러한 반도체층(201a)에는 유효 화소(310)나 더미 화소(310A)마다 포토 다이오드(311)나 N형 트랜지스터(321)(도 7 참조), N형 트랜지스터(322)(도 7 참조) 등이 형성된다.
또한, 반도체층(201a)에는 인접하는 유효 화소(310)나 더미 화소(310A)끼리의 사이를 구획 짓도록 화소 분리부(410)가 형성된다. 화소 분리부(410)는 인접하는 유효 화소(310)나 더미 화소(310A)끼리의 사이를 전기적 및 광학적으로 분리한다.
화소 분리부(410)는 예를 들면 유효 화소(310)나 더미 화소(310A)를 개별적으로 둘러쌈과 함께, 반도체층(201a)을 관통하도록 형성된다.
반도체층(201a)에서의 광 입사측의 면에는 평탄화막(411)이 형성되고, 이러한 평탄화막(411)에서의 광 입사측의 면에는 온 칩 렌즈(412)가 형성된다. 평탄화막(411)은 온 칩 렌즈(412)를 탑재하는 면을 평탄화한다.
온 칩 렌즈(412)는 예를 들면 유효 화소(310)나 더미 화소(310A)에 개별적으로 마련되고, 입사광을 집광하여 유효 화소(310)나 더미 화소(310A)에 유도한다.
절연층(201b)은 산화 실리콘(SiOx)이나 질화 실리콘(SiN), 산질화 실리콘(SiON) 등의 절연 재료로 구성되고, 반도체층(201a)에서의 광 입사측과는 반대측의 면에 마련된다.
또한, 절연층(201b)에는 배선층이나 비아 등으로 구성되는 배선부(401)가 형성된다. 이러한 배선부(401)는 반도체층(201a)에 마련되는 포토 다이오드(311)나 N형 트랜지스터(321), N형 트랜지스터(322)와 도 6에 도시한 배선 구성으로 전기적으로 접속된다.
배선부(401)는 비아(402)를 통하여 제1 패드(403)와 전기적으로 접속된다. 제1 패드(403)는 수광 기판(201)에서의 광 입사측의 면과는 반대측의 면(즉, 회로 기판(202)과의 계면)에 노출하여 마련되고, 구리 또는 구리 합금으로 구성된다.
회로 기판(202)은 수광 기판(201)과의 계면측에 절연층(202a)을 가진다. 절연층(202a)은 산화 실리콘이나 질화 실리콘, 산질화 실리콘 등의 절연 재료로 구성된다.
또한, 절연층(202a)은 제2 패드(404)를 가진다. 제2 패드(404)는 회로 기판(202)에서의 광 입사측의 면(즉, 수광 기판(201)과의 계면)에 노출되어 마련되고, 구리 또는 구리 합금으로 구성된다.
제2 패드(404)는 비아(405)를 통하여 배선부(406)와 전기적으로 접속된다. 배선부(406)는 P형 트랜지스터(332)(도 6 참조)의 게이트 및 P형 트랜지스터(323)(도 6 참조)의 소스에 전기적으로 접속된다. 그리고, 실시 형태에서는 제1 패드(403)와 제2 패드(404)가 Cu-Cu 접합으로 직접 접합된다.
도 10은 본 개시의 실시 형태에 관한 유효 화소(310) 및 더미 화소(310A)의 회로 구성을 도시하는 도면이다.
상술한 바와 같이, 유효 화소 영역(R1)에 배치되는 유효 화소(310)에서는 포토 다이오드(311)에서 생성되는 광 전류를 전류 전압 변환 회로(320)에서 전압 신호로 변환하고, 이러한 전압 신호를 어드레스 이벤트 검출 회로(231)에 출력한다. 유효 화소 영역(R1)에 배치되는 포토 다이오드(311)는 제1 광전 변환 소자의 한 예이다.
한편으로, 더미 화소 영역(R2)에 배치되는 더미 화소(310A)에서는 포토 다이오드(311A)에서 생성되는 광 전류에 의거한 어드레스 이벤트 검출 신호(온 이벤트 검출 신호(VCH) 및 오프 이벤트 검출 신호(VCL))의 출력이 억제되어 있다. 더미 화소 영역(R2)에 배치되는 포토 다이오드(311A)는 제2 광전 변환 소자의 한 예이다.
예를 들면 도 10에 도시하는 바와 같이, 더미 화소(310A)에 속하는 전류 전압 변환 회로(320A)에서 N형 트랜지스터(321A) 및 N형 트랜지스터(322A)의 각 단자가 전부 단락되고, 이러한 각 단자의 전위가 전원 전압(VDD)으로 고정화되어 있다.
여기서, 전류 전압 변환 회로(320A)의 N형 트랜지스터(321A)는 전류 전압 변환 회로(320)의 N형 트랜지스터(321)에 대응하는 트랜지스터이다. 또한, 전류 전압 변환 회로(320A)의 N형 트랜지스터(322A)는 전류 전압 변환 회로(320)의 N형 트랜지스터(322)에 대응하는 트랜지스터이다.
또한, N형 트랜지스터(321A) 및 N형 트랜지스터(322A)의 각 단자는 예를 들면 도 8에 도시하는 바와 같이, 절연층(201b)에 형성되는 1층째의 금속 배선에 의해 단락되어 있다.
이와 같이, N형 트랜지스터(321A, 322A)의 각 단자의 전위가 고정화되어 있기 때문에 더미 화소(310A)에 속하는 전류 전압 변환 회로(320A)는 포토 다이오드(311A)로부터의 광 전류에 의거하는 어드레스 이벤트 검출 신호의 출력을 억제할 수 있다.
그리고, 실시 형태에서는 더미 화소(310A)로부터의 어드레스 이벤트 검출 신호의 출력이 억제되어 있기 때문에 더미 화소(310A)의 동작에 의해 전원 전압(VDD)에 변동이 생기는 것을 억제할 수 있다.
이에 의해 유효 화소(310)의 양자화기(350)(도 6 참조)에 공급되는 전원 전압(VDD)의 변동이 억제되기 때문에 이러한 양자화기(350)가 전원 전압(VDD)의 변동에 의해 오동작하고, 잘못된 어드레스 이벤트 검출 신호가 출력되는 것을 억제할 수 있다.
따라서, 실시 형태에 의하면 유효 화소(310)로부터 출력되는 어드레스 이벤트 검출 신호의 품질을 향상시킬 수 있다.
또한, 실시 형태에서 더미 화소(310A)에 속하는 전류 전압 변환 회로(320A)의 전위를 고정화하는 수단은 N형 트랜지스터(321A, 322A)의 각 단자에 전원 전압(VDD)을 공급하는 경우로 한정되지 않는다.
예를 들면 N형 트랜지스터(321A, 322A)의 각 단자에 도시하지 않은 외부 전원으로부터 소정의 전압을 공급하여 전류 전압 변환 회로(320A)의 전위를 고정화해도 좋다.
이에 의해서도, 유효 화소(310)의 양자화기(350)에 공급되는 전원 전압(VDD)의 변동이 억제되기 때문에 이러한 양자화기(350)가 전원 전압(VDD)의 변동에 의해 오동작하고, 잘못된 어드레스 이벤트 검출 신호가 출력되는 것을 억제할 수 있다.
따라서, 실시 형태에 의하면 유효 화소(310)로부터 출력되는 어드레스 이벤트 검출 신호의 품질을 향상시킬 수 있다.
또한, 실시 형태에서 포토 다이오드(311A)로부터의 광 전류에 의거하는 어드레스 이벤트 검출 신호의 출력을 억제하는 수단은 전류 전압 변환 회로(320A)의 전위를 고정화하는 경우로 한정되지 않는다.
예를 들면 더미 화소(310A)에 속하는 어드레스 이벤트 검출 회로(231A)의 전위를 고정화함에 의해 포토 다이오드(311A)로부터의 광 전류에 의거하는 어드레스 이벤트 검출 신호의 출력을 억제해도 좋다.
이에 의해서도, 유효 화소(310)의 양자화기(350)에 공급되는 전원 전압(VDD)의 변동이 억제되기 때문에 이러한 양자화기(350)가 전원 전압(VDD)의 변동에 의해 오동작하고, 잘못된 어드레스 이벤트 검출 신호가 출력되는 것을 억제할 수 있다.
따라서, 실시 형태에 의하면 유효 화소(310)로부터 출력되는 어드레스 이벤트 검출 신호의 품질을 향상시킬 수 있다.
또한, 실시 형태에서는 전류 전압 변환 회로(320A)의 전위와 어드레스 이벤트 검출 회로(231A)의 전위를 양방 고정화함으로써, 포토 다이오드(311A)로부터의 광 전류에 의거하는 어드레스 이벤트 검출 신호의 출력을 억제해도 좋다.
또한, 실시 형태에서는 전류 전압 변환 회로(320A) 또는 어드레스 이벤트 검출 회로(231A)의 전위를 고정화하는 것과는 다른 수단으로, 포토 다이오드(311A)로부터의 광 전류에 의거하는 어드레스 이벤트 검출 신호의 출력을 억제해도 좋다.
또한, 실시 형태에서는 전원 공급 영역(R3)의 전위를 고정화해도 좋다. 예를 들면 실시 형태에서는 도 8에 도시하는 바와 같이, 전원 공급 영역(R3)에 위치하는 반도체층(201a)과 접지 배선(421)을 전기적으로 접속함에 의해 전원 공급 영역(R3)의 전위를 고정화할 수 있다.
그리고, 실시 형태에서는 전원 공급 영역(R3)의 전위를 고정화함에 의해 이러한 전원 공급 영역(R3)에 위치하는 전원 배선(422)의 전위(즉, 전원 전압(VDD))에 변동이 생기는 것을 억제할 수 있다.
이에 의해 유효 화소(310)의 양자화기(350)에 공급되는 전원 전압(VDD)의 변동이 억제되기 때문에 이러한 양자화기(350)가 전원 전압(VDD)의 변동에 의해 오동작하고, 잘못된 어드레스 이벤트 검출 신호가 출력되는 것을 억제할 수 있다.
따라서, 실시 형태에 의하면 유효 화소(310)로부터 출력되는 어드레스 이벤트 검출 신호의 품질을 향상시킬 수 있다. 또한, 전원 공급 영역(R3)의 전위는 접지 전위에 고정화된 경우로 한정되지 않고, 전원 전압이나 외부 전원 등에 의해 전위가 고정화되어도 좋다.
또한, 실시 형태에서는 전원 공급 영역(R3)의 내부가 화소 분리부(410)로 분리되어 있지 않으면 좋다. 즉, 실시 형태에서는 전원 공급 영역(R3)이 전기적으로 일체로 구성되면 좋다.
이에 의해 전원 공급 영역(R3) 전체의 전위를 용이하게 고정화할 수 있다. 따라서, 실시 형태에 의하면 전원 공급 영역(R3)에 위치하는 전원 배선(422)의 전위에 변동이 생기는 것을 용이하게 억제할 수 있다.
[각종 변형례]
이어서, 실시 형태의 각종 변형례에 관해 도 11∼도 15를 참조하면서 설명한다. 도 11은 본 개시의 실시 형태의 변형례 1에 관한 고체 촬상 소자(200)의 단면 구성을 도시하는 도면이고, 실시 형태의 도 8에 대응하는 도면이다.
도 11에 도시하는 바와 같이, 더미 화소(310A)에 마련되는 N형 트랜지스터(321A)(도 10 참조) 및 N형 트랜지스터(322A)(도 10 참조)의 각 단자는 절연층(201b)에 형성되는 2층째의 금속 배선에 의해 단락되어 있어도 좋다.
도 12는 본 개시의 실시 형태의 변형례 2에 관한 고체 촬상 소자(200)의 평면 구성을 도시하는 도면이고, 실시 형태의 도 9에 대응하는 도면이다. 도 12에 도시하는 바와 같이, 변형례 2에서는 더미 화소 영역(R2)이 유효 화소 영역(R1)의 사방을 둘러싸도록 마련됨과 함께, 전원 공급 영역(R3)이 더미 화소 영역(R2)의 3방향을 둘러싸도록 마련된다.
도 13은 본 개시의 실시 형태의 변형례 3에 관한 고체 촬상 소자(200)의 평면 구성을 도시하는 도면이다. 도 13에 도시하는 바와 같이, 변형례 3에서는 더미 화소 영역(R2)이 유효 화소 영역(R1)의 사방을 둘러싸도록 마련됨과 함께, 전원 공급 영역(R3)이 더미 화소 영역(R2)의 2변을 따라 마련된다.
도 14는 본 개시의 실시 형태의 변형례 4에 관한 고체 촬상 소자(200)의 평면 구성을 도시하는 도면이다. 도 14에 도시하는 바와 같이, 변형례 4에서는 더미 화소 영역(R2)이 유효 화소 영역(R1)의 사방을 둘러싸도록 마련됨과 함께, 전원 공급 영역(R3)이 더미 화소 영역(R2)의 한 변을 따라 마련된다.
도 15는 본 개시의 실시 형태의 변형례 5에 관한 유효 화소(310)의 회로 구성을 도시하는 도면이고, 선택된 온 이벤트 및 오프 이벤트의 어느 일방의 유무를 검출하는 양자화기(350)에 관해 나타내고 있다.
변형례 5에 관한 양자화기(350)는 P형 트랜지스터(351)와, N형 트랜지스터(352)와, 스위치(355)를 가진다. P형 트랜지스터(351) 및 N형 트랜지스터(352)는 전원 전압(VDD)의 단자와 접지 전위의 단자 사이에서 이 순서로 직렬로 접속된다.
또한, P형 트랜지스터(351)의 게이트는 감산기(340)의 출력 단자에 접속된다. N형 트랜지스터(352)의 게이트는 스위치(355)에 접속된다.
그리고, 제어부(130)는 스위치(355)를 전환함에 의해 N형 트랜지스터(352)의 게이트에 상한 임계치를 나타내는 바이어스 전압(Vbon) 또는 하한 임계치를 나타내는 바이어스 전압(Vboff)을 인가할 수 있다. P형 트랜지스터(351) 및 N형 트랜지스터(352)의 접속점(356)은 전송 회로(360)에 접속된다.
그리고, N형 트랜지스터(352)의 게이트에 바이어스 전압(Vbon)이 인가되어 있는 경우, 변형례 5에 관한 양자화기(350)에서는 접속점(356)의 전압이 온 이벤트 검출 신호(VCH)로서 전송 회로(360)에 출력된다.
한편으로, N형 트랜지스터(352)의 게이트에 바이어스 전압(Vboff)이 인가되어 있는 경우, 변형례 5에 관한 양자화기(350)에서는 접속점(356)의 전압이 오프 이벤트 검출 신호(VCL)로서 전송 회로(360)에 출력된다.
이와 같은 구성에 의해 변형례 5에 관한 양자화기(350)는 제어부(130)에 의해 온 이벤트가 선택되어 있는 경우에 미분 신호가 상한 임계치를 초과하면 하이 레벨의 온 이벤트 검출 신호(VCH)를 출력한다.
한편으로, 변형례 5에 관한 양자화기(350)는 제어부(130)에 의해 오프 이벤트가 선택되어 있는 경우에 미분 신호가 하한 임계치를 하회하면 로우 레벨의 오프 이벤트 검출 신호(VCL)를 출력한다.
예를 들면 변형례 5에 관한 고체 촬상 소자(200)에서는 제어부(130) 등의 지령에 의해 도시하지 않은 광원을 점등시킬 때에 제어부(130)가 온 이벤트를 선택함에 의해 온 이벤트 검출 신호(VCH)를 효율적으로 출력할 수 있다.
또한, 변형례 5에 관한 고체 촬상 소자(200)에서는 제어부(130) 등의 지령에 의해 도시하지 않은 광원을 소등시킬 때에 제어부(130)가 오프 이벤트를 선택함에 의해 오프 이벤트 검출 신호(VCL)를 효율적으로 출력할 수 있다.
여기까지 설명한 변형례 5에서는 양자화기(350)를 구성하는 트랜지스터의 수를 줄일 수 있기 때문에 고체 촬상 소자(200)의 칩 면적을 삭감할 수 있음과 함께, 고체 촬상 소자(200)의 소비 전력을 저감할 수 있다.
[효과]
실시 형태에 관한 고체 촬상 소자(200)는 복수의 제1 광전 변환 소자(포토 다이오드(311))와, 복수의 제2 광전 변환 소자(포토 다이오드(311A))와, 복수의 전류 전압 변환 회로(320, 320A)와, 복수의 어드레스 이벤트 검출 회로(231, 231A)를 구비한다. 복수의 제1 광전 변환 소자(포토 다이오드(311))는 제1 영역(유효 화소 영역(R1))에 나란히 배치된다. 복수의 제2 광전 변환 소자(포토 다이오드(311A))는 제1 영역(유효 화소 영역(R1))에 인접하는 제2 영역(더미 화소 영역(R2))에 나란히 배치된다. 복수의 전류 전압 변환 회로(320, 320A)는 복수의 제1 광전 변환 소자(포토 다이오드(311)) 및 복수의 제2 광전 변환 소자(포토 다이오드(311A))로부터 출력되는 전류를 각각 전압으로 변환한다. 복수의 어드레스 이벤트 검출 회로(231, 231A)는 복수의 전류 전압 변환 회로(320, 320A)로부터 출력되는 전압의 변화를 각각 검출한다. 제2 광전 변환 소자(포토 다이오드(311A))에 접속되는 전류 전압 변환 회로(320A) 및 어드레스 이벤트 검출 회로(231A)의 적어도 일방은 제2 광전 변환 소자로부터 출력되는 전류에 의거한 신호의 출력을 억제한다.
이에 의해 유효 화소(310)로부터 출력되는 어드레스 이벤트 검출 신호의 품질을 향상시킬 수 있다.
또한, 실시 형태에 관한 고체 촬상 소자(200)에서 제2 영역(더미 화소 영역(R2))은 제1 영역(유효 화소 영역(R1))을 둘러싸도록 마련된다.
이에 의해 고체 촬상 소자(200)의 제조 수율을 향상시킬 수 있다.
또한, 실시 형태에 관한 고체 촬상 소자(200)에서 제2 광전 변환 소자(포토 다이오드(311A))에 접속되는 전류 전압 변환 회로(320A) 및 어드레스 이벤트 검출 회로(231A)의 적어도 일방은 내부의 전위가 고정화되어 있다.
이에 의해 포토 다이오드(311A)로부터 출력되는 광 전류에 의거한 어드레스 이벤트 검출 신호의 출력을 억제할 수 있다.
또한, 실시 형태에 관한 고체 촬상 소자(200)에서 제2 광전 변환 소자(포토 다이오드(311A))에 접속되는 전류 전압 변환 회로(320A)는 복수의 트랜지스터( N형 트랜지스터(321A, 322A))를 가진다. 그리고, 복수의 트랜지스터(N형 트랜지스터(321A, 322A))가 단락됨으로써, 제2 광전 변환 소자(포토 다이오드(311A))에 접속되는 전류 전압 변환 회로(320A) 내의 전위가 고정화되어 있다.
이에 의해 포토 다이오드(311A)로부터 출력되는 광 전류에 의거한 어드레스 이벤트 검출 신호의 출력을 억제할 수 있다.
또한, 실시 형태에 관한 고체 촬상 소자(200)에서 제2 광전 변환 소자(포토 다이오드(311A))에 접속되는 전류 전압 변환 회로(320A) 및 어드레스 이벤트 검출 회로(231A)의 적어도 일방은 외부 전압에 의해 내부의 전위가 고정화되어 있다.
이에 의해 포토 다이오드(311A)로부터 출력되는 광 전류에 의거한 어드레스 이벤트 검출 신호의 출력을 억제할 수 있다.
또한, 실시 형태에 관한 고체 촬상 소자(200)는 제2 영역(더미 화소 영역(R2))의 외측에 마련되고, 전원 배선(422, 423) 및 접지 배선(421)이 형성되는 전원 공급 영역(R3)을 또한 구비한다.
이에 의해 유효 화소(310)로부터 출력되는 어드레스 이벤트 검출 신호의 품질을 향상시킬 수 있다.
또한, 실시 형태에 관한 고체 촬상 소자(200)에서 전원 공급 영역(R3)은 내부의 전위가 고정화되어 있다.
이에 의해 전원 공급 영역(R3)에 위치하는 전원 배선(422)의 전위(즉, 전원 전압(VDD))에 변동이 생기는 것을 억제할 수 있다.
또한, 실시 형태에 관한 고체 촬상 소자(200)에서 전원 공급 영역(R3)은 전기적으로 일체로 구성된다.
이에 의해 전원 공급 영역(R3)에 위치하는 전원 배선(422)의 전위에 변동이 생기는 것을 용이하게 억제할 수 있다.
[어드레스 이벤트 검출부의 제2 구성례]
도 16은 어드레스 이벤트 검출부(1000)의 제2 구성례를 도시하는 블록도이다. 도 16에 도시하는 바와 같이, 본 구성례에 관한 어드레스 이벤트 검출부(1000)는 전류 전압 변환부(1331), 버퍼(1332), 감산기(1333), 양자화기(1334) 및 전송부(1335) 외에 기억부(1336) 및 제어부(1337)를 갖는 구성으로 되어 있다.
기억부(1336)는 양자화기(1334)와 전송부(1335) 사이에 마련되어 있고, 제어부(1337)로부터 공급되는 샘플 신호에 의거하여 양자화기(1334)의 출력, 즉, 콤퍼레이터(1334a)의 비교 결과를 축적한다. 기억부(1336)는 스위치, 플라스틱, 용량 등의 샘플링 회로라도 좋고, 래치나 플립플롭 등의 디지털 메모리 회로라도 좋다.
제어부(1337)는 콤퍼레이터(1334a)의 반전(-) 입력 단자에 대해 소정의 임계치 전압(Vth)을 공급한다. 제어부(1337)로부터 콤퍼레이터(1334a)에 공급되는 임계치 전압(Vth)은 시분할로 다른 전압치라도 좋다. 예를 들면 제어부(1337)는 광 전류의 변화량이 상한의 임계치를 초과한 취지를 나타내는 온 이벤트에 대응하는 임계치 전압(Vth1) 및 그 변화량이 하한의 임계치를 하회한 취지를 나타내는 오프 이벤트에 대응하는 임계치 전압(Vth2)을 다른 타이밍에 공급함으로써, 하나의 콤퍼레이터(1334a)로 복수 종류의 어드레스 이벤트의 검출이 가능해진다.
기억부(1336)는 예를 들면 제어부(1337)로부터 콤퍼레이터(1334a)의 반전(-) 입력 단자에 오프 이벤트에 대응하는 임계치 전압(Vth2)이 공급되고 있는 기간에 온 이벤트에 대응하는 임계치 전압(Vth1)을 이용한 콤퍼레이터(1334a)의 비교 결과를 축적하도록 해도 좋다. 또한, 기억부(1336)는 화소(2030)(도 17 참조)의 내부에 있어도 좋고, 화소(2030)의 외부에 있어도 좋다. 또한, 기억부(1336)는 어드레스 이벤트 검출부(1000)의 필수의 구성 요소가 아니다. 즉, 기억부(1336)는 없어도 좋다.
[제2 구성례에 관한 촬상 장치(스캔 방식)]
상술한 제1 구성례에 관한 촬상 장치(100)는 비동기형이 판독 방식으로 이벤트를 판독하는 비동기형의 촬상 장치이다. 단, 이벤트의 판독 방식으로서는 비동기형의 판독 방식으로 한정되는 것이 아니고, 동기형의 판독 방식이라도 좋다. 동기형의 판독 방식이 적용되는 촬상 장치는 소정의 프레임 레이트로 촬상을 행하는 통상의 촬상 장치와 같은 스캔 방식의 촬상 장치이다.
도 17은 본 개시에 관한 기술이 적용되는 촬상 시스템에서의 촬상 장치(2000)로서 이용되는 제2 구성례에 관한 촬상 장치, 즉, 스캔 방식의 촬상 장치의 구성의 한 예를 도시하는 블록도이다.
도 17에 도시하는 바와 같이, 본 개시의 촬상 장치로서의 제2 구성례에 관한 촬상 장치(2000)는 화소 어레이부(2021), 구동부(2022), 신호 처리부(2025), 판독 영역 선택부(2027) 및 신호 생성부(2028)를 구비하는 구성으로 되어 있다.
화소 어레이부(2021)는 복수의 화소(2030)를 포함한다. 복수의 화소(2030)는 판독 영역 선택부(2027)의 선택 신호에 응답하여 출력 신호를 출력한다. 복수의 화소(2030)의 각각에 관해서는 화소 내에 양자화기 콤퍼레이터를 갖는 구성으로 할 수도 있다. 복수의 화소(2030)는 광의 강도의 변화량에 대응하는 출력 신호를 출력한다. 복수의 화소(2030)는 도 17에 도시하는 바와 같이, 행렬형상으로 2차원 배치되어 있어도 좋다.
구동부(2022)는 복수의 화소(2030)의 각각을 구동하여 각 화소(2030)에서 생성된 화소 신호를 신호 처리부(2025)에 출력시킨다. 그리고, 구동부(2022) 및 신호 처리부(2025)에 관해서는 계조 정보를 취득하기 위한 회로부이다. 따라서, 이벤트 정보만을 취득하는 경우는 구동부(2022) 및 신호 처리부(2025)는 없어도 좋다.
판독 영역 선택부(2027)는 화소 어레이부(2021)에 포함되는 복수의 화소(2030) 중의 일부를 선택한다. 구체적으로는 판독 영역 선택부(2027)는 화소 어레이부(2021)의 각 화소(2030)로부터의 리퀘스트에 응하여 선택 영역을 결정한다. 예를 들면 판독 영역 선택부(2027)는 화소 어레이부(2021)에 대응하는 2차원 행렬의 구조에 포함되는 행 중의 어느 하나 또는 복수의 행을 선택한다. 판독 영역 선택부(2027)는 미리 설정된 주기에 응하여 하나 또는 복수의 행을 순차적으로 선택한다. 또한, 판독 영역 선택부(2027)는 화소 어레이부(2021)의 각 화소(2030)로부터의 리퀘스트에 응하여 선택 영역을 결정해도 좋다.
신호 생성부(2028)는 판독 영역 선택부(2027)에 의해 선택된 화소의 출력 신호에 의거하여 선택된 화소 중의 이벤트를 검출한 활성 화소에 대응하는 이벤트 신호를 생성한다. 이벤트는 광의 강도가 변화하는 이벤트이다. 활성 화소는 출력 신호에 대응하는 광의 강도의 변화량이 미리 설정된 임계치를 초과하는 또는 하회하는 화소이다. 예를 들면 신호 생성부(2028)는 화소의 출력 신호를 기준 신호와 비교하고, 기준 신호보다도 큰 또는 작은 경우에 출력 신호를 출력하는 활성 화소를 검출하고, 당해 활성 화소에 대응하는 이벤트 신호를 생성한다.
신호 생성부(2028)에 관해서는 예를 들면 신호 생성부(2028)에 들어오는 신호를 조정하는 열 선택 회로를 포함하는 구성으로 할 수 있다. 또한, 신호 생성부(2028)에 관해서는 이벤트를 검출한 활성 화소의 정보의 출력뿐만 아니라, 이벤트를 검출하지 않는 비활성 화소의 정보도 출력하는 구성으로 할 수 있다.
신호 생성부(2028)로부터는 출력선(2015)을 통하여 이벤트를 검출한 활성 화소의 어드레스 정보 및 타임 스탬프 정보(예를 들면 (X, Y, T))가 출력된다. 단, 신호 생성부(2028)로부터 출력되는 데이터에 관해서는 어드레스 정보 및 타임 스탬프 정보뿐만 아니라, 프레임 형식의 정보(예를 들면 (0, 0, 1, 0, …))라도 좋다.
[거리 측정 시스템]
본 개시의 실시 형태에 관한 거리 측정 시스템은 스트럭처드·라이트 방식의 기술을 이용하여 피사체까지의 거리를 측정하기 위한 시스템이다. 또한, 본 개시의 실시 형태에 관한 거리 측정 시스템은 3차원(3D) 화상을 취득하는 시스템으로서 이용할 수도 있고, 이 경우에는 3차원 화상 취득 시스템이라고 할 수 있다. 스트럭처드·라이트 방식에서는 점상(点像)의 좌표와 그 점상이 어느 광원(이른바, 점광원)으로부터 투영된 것인가를 패턴 매칭으로 동정(同定)함에 의해 거리 측정이 행해진다.
도 18은 본 개시의 실시 형태에 관한 거리 측정 시스템의 구성의 한 예를 도시하는 개략도이고, 도 19는 회로 구성의 한 예를 도시하는 블록도이다.
본 실시 형태에 관한 거리 측정 시스템(3000)은 광원부로서 면 발광 반도체 레이저, 예를 들면 수직 공진기형 면 발광 레이저(VCSEL)(3010)를 이용하고, 수광부로서, DVS라고 불리는 이벤트 검출 센서(3020)를 이용하고 있다. 수직 공진기형 면 발광 레이저(VCSEL)(3010)는 피사체에 대해 소정의 패턴의 광을 투영한다. 본 실시 형태에 관한 거리 측정 시스템(3000)은 수직 공진기형 면 발광 레이저(3010) 및 이벤트 검출 센서(3020) 외에 시스템 제어부(3030), 광원 구동부(3040), 센서 제어부(3050), 광원측 광학계(3060) 및 카메라측 광학계(3070)를 구비하고 있다.
시스템 제어부(3030)는 예를 들어 프로세서(CPU)에 의해 구성되어 있고, 광원 구동부(3040)를 통하여 수직 공진기형 면 발광 레이저(3010)를 구동하고, 센서 제어부(3050)를 통하여 이벤트 검출 센서(3020)를 구동한다. 보다 구체적으로는 시스템 제어부(3030)는 수직 공진기형 면 발광 레이저(3010)와 이벤트 검출 센서(3020)를 동기시켜서 제어한다.
상기 구성의 본 실시 형태에 관한 거리 측정 시스템(3000)에서 수직 공진기형 면 발광 레이저(3010)로부터 출사되는 미리 정해진 패턴의 광은 광원측 광학계(3060)를 투과시켜서 피사체(측정 대상물)(3100)에 대해 투영된다. 이 투영된 광은 피사체(3100)에서 반사된다. 그리고, 피사체(3100)에서 반사된 광은 카메라측 광학계(3070)를 투과시켜서 이벤트 검출 센서(3020)에 입사한다. 이벤트 검출 센서(3020)는 피사체(3100)에서 반사되는 광을 수광하고, 화소의 휘도 변화가 소정의 임계치를 초과한 것을 이벤트로서 검출한다. 이벤트 검출 센서(3020)가 검출한 이벤트 정보는 거리 측정 시스템(3000)의 외부의 어플리케이션 프로세서(3200)에 공급된다. 어플리케이션 프로세서(3200)는 이벤트 검출 센서(3020)가 검출한 이벤트 정보에 대해 소정의 처리를 행한다.
이상, 본 개시의 실시 형태에 관해 설명했지만, 본 개시의 기술적 범위는 상술한 실시 형태 그대로로 한정되는 것이 아니고, 본 개시의 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다. 또한, 다른 실시 형태 및 변형례에 걸치는 구성 요소를 적절히 조합시켜도 좋다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시로서 한정되는 것이 아니라, 또한 다른 효과가 있어도 좋다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 제1 영역에 나란히 배치되는 복수의 제1 광전 변환 소자와,
상기 제1 영역에 인접하는 제2 영역에 나란히 배치되는 복수의 제2 광전 변환 소자와,
상기 복수의 제1 광전 변환 소자 및 상기 복수의 제2 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환하는 복수의 전류 전압 변환 회로와,
상기 복수의 전류 전압 변환 회로로부터 출력되는 전압의 변화를 각각 검출하는 복수의 어드레스 이벤트 검출 회로를 구비하고,
상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 상기 제2 광전 변환 소자로부터 출력되는 전류에 의거한 신호의 출력을 억제하는 고체 촬상 소자.
(2) 상기 제2 영역은 상기 제1 영역을 둘러싸도록 마련되는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 내부의 전위가 고정화되어 있는 상기 (1) 또는 (2)에 기재된 고체 촬상 소자.
(4) 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로는 복수의 트랜지스터를 가지고,
상기 복수의 트랜지스터가 단락됨으로써, 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 내의 전위가 고정화되어 있는 상기 (3)에 기재된 고체 촬상 소자.
(5) 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 외부 전압에 의해 내부의 전위가 고정화되어 있는 상기 (3)에 기재된 고체 촬상 소자.
(6) 상기 제2 영역의 외측에 마련되고, 전원 배선 및 접지 배선이 형성되는 전원 공급 영역을 또한 구비하는 상기 (1)∼(5)의 어느 하나에 기재된 고체 촬상 소자.
(7) 상기 전원 공급 영역은 내부의 전위가 고정화되어 있는 상기 (6)에 기재된 고체 촬상 소자.
(8) 상기 전원 공급 영역은 전기적으로 일체로 구성되는 상기 (6) 또는 (7)에 기재된 고체 촬상 소자.
(9) 고체 촬상 소자와,
피사체로부터의 입사광을 취입하여 상기 고체 촬상 소자의 촬상면상에 결상시키는 광학계와,
상기 고체 촬상 소자를 제어하는 제어부를 구비하고,
상기 고체 촬상 소자는,
제1 영역에 나란히 배치되는 복수의 제1 광전 변환 소자와,
상기 제1 영역에 인접하는 제2 영역에 나란히 배치되는 복수의 제2 광전 변환 소자와,
상기 복수의 제1 광전 변환 소자 및 상기 복수의 제2 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환하는 복수의 전류 전압 변환 회로와,
상기 복수의 전류 전압 변환 회로로부터 출력되는 전압의 변화를 각각 검출하는 복수의 어드레스 이벤트 검출 회로를 가지고,
상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 상기 복수의 제2 광전 변환 소자로부터 출력되는 전류에 의거한 신호의 출력을 억제하는 촬상 장치.
(10) 상기 제2 영역은 상기 제1 영역을 둘러싸도록 마련되는 상기 (9)에 기재된 촬상 장치.
(11) 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 내부의 전위가 고정화되어 있는 상기 (9) 또는 (10)에 기재된 촬상 장치.
(12) 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로는 복수의 트랜지스터를 가지고,
상기 복수의 트랜지스터가 단락됨으로써, 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 내의 전위가 고정화되어 있는 상기 (11)에 기재된 촬상 장치.
(13) 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 외부 전압에 의해 내부의 전위가 고정화되어 있는 상기 (11)에 기재된 촬상 장치.
(14) 상기 제2 영역의 외측에 마련되고, 전원 배선 및 접지 배선이 형성되는 전원 공급 영역을 또한 구비하는 상기 (9)∼(13)의 어느 하나에 기재된 촬상 장치.
(15) 상기 전원 공급 영역은 내부의 전위가 고정화되어 있는 상기 (14)에 기재된 촬상 장치.
(16) 상기 전원 공급 영역은 전기적으로 일체로 구성되는 상기 (14) 또는 (15)에 기재된 촬상 장치.
100: 촬상 장치 110: 촬상 렌즈(광학계의 한 예)
130: 제어부 200: 고체 촬상 소자
231, 231A: 어드레스 이벤트 검출 회로 310: 유효 화소
310A: 더미 화소
311: 포토 다이오드(제1 광전 변환 소자의 한 예)
311A: 포토 다이오드(제2 광전 변환 소자의 한 예)
320, 320A: 전류 전압 변환 회로 421: 접지 배선
422, 423: 전원 배선
R1: 유효 화소 영역(제1 영역의 한 예)
R2: 더미 화소 영역(제2 영역의 한 예)
R3: 전원 공급 영역

Claims (9)

  1. 제1 영역에 나란히 배치되는 복수의 제1 광전 변환 소자와,
    상기 제1 영역에 인접하는 제2 영역에 나란히 배치되는 복수의 제2 광전 변환 소자와,
    상기 복수의 제1 광전 변환 소자 및 상기 복수의 제2 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환하는 복수의 전류 전압 변환 회로와,
    상기 복수의 전류 전압 변환 회로로부터 출력되는 전압의 변화를 각각 검출하는 복수의 어드레스 이벤트 검출 회로를 구비하고,
    상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 상기 제2 광전 변환 소자로부터 출력되는 전류에 의거한 신호의 출력을 억제하는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 제2 영역은 상기 제1 영역을 둘러싸도록 마련되는 것을 특징으로 하는 고체 촬상 소자.
  3. 제1항에 있어서,
    상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 내부의 전위가 고정화되어 있는 것을 특징으로 하는 고체 촬상 소자.
  4. 제3항에 있어서,
    상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로는 복수의 트랜지스터를 가지고,
    상기 복수의 트랜지스터가 단락됨으로써, 상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 내의 전위가 고정화되어 있는 것을 특징으로 하는 고체 촬상 소자.
  5. 제3항에 있어서,
    상기 제2 광전 변환 소자에 접속되는 상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 외부 전압에 의해 내부의 전위가 고정화되어 있는 것을 특징으로 하는 고체 촬상 소자.
  6. 제1항에 있어서,
    상기 제2 영역의 외측에 마련되고, 전원 배선 및 접지 배선이 형성되는 전원 공급 영역을 또한 구비하는 것을 특징으로 하는 고체 촬상 소자.
  7. 제6항에 있어서,
    상기 전원 공급 영역은 내부의 전위가 고정화되어 있는 것을 특징으로 하는 고체 촬상 소자.
  8. 제6항에 있어서,
    상기 전원 공급 영역은 전기적으로 일체로 구성되는 것을 특징으로 하는 고체 촬상 소자.
  9. 고체 촬상 소자와,
    피사체로부터의 입사광을 취입하여 상기 고체 촬상 소자의 촬상면상에 결상시키는 광학계와,
    상기 고체 촬상 소자를 제어하는 제어부를 구비하고,
    상기 고체 촬상 소자는,
    제1 영역에 나란히 배치되는 복수의 제1 광전 변환 소자와,
    상기 제1 영역에 인접하는 제2 영역에 나란히 배치되는 복수의 제2 광전 변환 소자와,
    상기 복수의 제1 광전 변환 소자 및 상기 복수의 제2 광전 변환 소자로부터 출력되는 전류를 각각 전압으로 변환하는 복수의 전류 전압 변환 회로와,
    상기 복수의 전류 전압 변환 회로로부터 출력되는 전압의 변화를 각각 검출하는 복수의 어드레스 이벤트 검출 회로를 가지고,
    상기 전류 전압 변환 회로 및 상기 어드레스 이벤트 검출 회로의 적어도 일방은 상기 복수의 제2 광전 변환 소자로부터 출력되는 전류에 의거한 신호의 출력을 억제하는 것을 특징으로 하는 촬상 장치.
KR1020227023306A 2020-01-31 2021-01-15 고체 촬상 소자 및 촬상 장치 KR20220136997A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020015826 2020-01-31
JPJP-P-2020-015826 2020-01-31
PCT/JP2021/001376 WO2021153287A1 (ja) 2020-01-31 2021-01-15 固体撮像素子および撮像装置

Publications (1)

Publication Number Publication Date
KR20220136997A true KR20220136997A (ko) 2022-10-11

Family

ID=77078346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227023306A KR20220136997A (ko) 2020-01-31 2021-01-15 고체 촬상 소자 및 촬상 장치

Country Status (6)

Country Link
US (1) US20230033688A1 (ko)
EP (1) EP4099686A4 (ko)
JP (1) JPWO2021153287A1 (ko)
KR (1) KR20220136997A (ko)
CN (1) CN115004689A (ko)
WO (1) WO2021153287A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016533140A (ja) 2013-09-16 2016-10-20 クロノカム 動的な、単一光ダイオードの画素回路およびその作動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771535B2 (ja) * 2005-05-17 2011-09-14 キヤノン株式会社 撮像装置及び制御方法
KR102136055B1 (ko) * 2014-01-08 2020-07-21 삼성전자 주식회사 오픈-루프 증폭기를 포함하는 비전 센서 칩, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US10728450B2 (en) * 2014-09-30 2020-07-28 Qualcomm Incorporated Event based computer vision computation
US20180146149A1 (en) * 2016-11-21 2018-05-24 Samsung Electronics Co., Ltd. Event-based sensor, user device including the same, and operation method of the same
KR102612194B1 (ko) * 2016-12-14 2023-12-11 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센싱 방법
KR102181951B1 (ko) * 2017-10-30 2020-11-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자
KR102544592B1 (ko) * 2018-01-05 2023-06-15 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
TWI820078B (zh) * 2018-01-23 2023-11-01 日商索尼半導體解決方案公司 固體攝像元件
JP7148269B2 (ja) * 2018-05-02 2022-10-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP2020088676A (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016533140A (ja) 2013-09-16 2016-10-20 クロノカム 動的な、単一光ダイオードの画素回路およびその作動方法

Also Published As

Publication number Publication date
JPWO2021153287A1 (ko) 2021-08-05
EP4099686A1 (en) 2022-12-07
WO2021153287A1 (ja) 2021-08-05
US20230033688A1 (en) 2023-02-02
EP4099686A4 (en) 2023-07-19
CN115004689A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
US10957724B2 (en) Single-photon avalanche diode image sensor with photon counting and time-of-flight detection capabilities
TWI803506B (zh) 像素及該像素的運作方法
JP6796777B2 (ja) 固体撮像素子、及び撮像装置
US7626620B2 (en) Photoelectric conversion unit stacked structure
TW201911855A (zh) 具有堆疊基板的光感測器的偵測電路
KR20170017803A (ko) 광전 변환 디바이스, 거리 측정 장치 및 정보 처리 시스템
US11553151B2 (en) Solid-state imaging device, method of controlling solid-state imaging device, and electronic device
US11743611B2 (en) Image sensor controlling a conversion gain imaging device having the same, and method of operating the same
JP6774224B2 (ja) 固体撮像装置及び撮像システム
KR20170094693A (ko) 이미지 센서
WO2021161791A1 (ja) 固体撮像装置および撮像装置
US20200043968A1 (en) Methods and apparatus for a global shutter scanned, stacked image sensor capable of simultaneous integration of electrons and holes
US20190297292A1 (en) Methods and apparatus for an image sensor capable of simultaneous integration of electrons and holes
KR20150052665A (ko) 센싱 픽셀 및 이를 포함하는 이미지 센서
KR20220136997A (ko) 고체 촬상 소자 및 촬상 장치
US20240072093A1 (en) Solid-state imaging element and imaging device
US20230052364A1 (en) Solid-state imaging device and imaging apparatus
US7067860B2 (en) Solid-state imaging device
US20230058625A1 (en) Solid-state imaging element and imaging system
US20230058009A1 (en) Solid-state image sensor