KR102181951B1 - 고체 촬상 소자 - Google Patents

고체 촬상 소자 Download PDF

Info

Publication number
KR102181951B1
KR102181951B1 KR1020197021695A KR20197021695A KR102181951B1 KR 102181951 B1 KR102181951 B1 KR 102181951B1 KR 1020197021695 A KR1020197021695 A KR 1020197021695A KR 20197021695 A KR20197021695 A KR 20197021695A KR 102181951 B1 KR102181951 B1 KR 102181951B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
voltage
signal line
capacitance
Prior art date
Application number
KR1020197021695A
Other languages
English (en)
Other versions
KR20200017379A (ko
Inventor
아츠미 니와
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20200017379A publication Critical patent/KR20200017379A/ko
Application granted granted Critical
Publication of KR102181951B1 publication Critical patent/KR102181951B1/ko

Links

Images

Classifications

    • H04N5/3745—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/51—Control of the gain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/379—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

광전류를 전압 신호로 변환하는 고체 촬상 소자에 있어서, 전류 전압 변환 회로의 안정성을 향상시킨다.　 포토 다이오드는, 입사광을 광전 변환하여 광전류를 생성한다. 변환 트랜지스터는, 광전류를 전압 신호로 변환하여 게이트로부터 출력한다. 전류원 트랜지스터는, 소정의 정전류를 게이트에 접속된 출력 신호선에 공급한다. 전압 공급 트랜지스터는, 출력 신호선으로부터의 소정의 정전류에 따른 일정 전압을 변환 트랜지스터의 소스에 공급한다. 용량은, 변환 트랜지스터의 게이트와 소스 사이에 접속된다.

Description

고체 촬상 소자
본 기술은, 고체 촬상 소자에 관한 것이다. 상세하게는, 어드레스 이벤트를 검출하는 고체 촬상 소자에 관한 것이다.
종래부터, 수직 동기 신호 등의 동기 신호에 동기하여 화상 데이터(프레임)를 촬상하는 동기형의 고체 촬상 소자가 촬상 장치 등에 있어 이용되고 있다. 이 일반적인 동기형의 고체 촬상 소자에서는, 동기 신호의 주기(예를 들면, 1/60초)로만 화상 데이터를 취득할 수 있기 때문에, 교통이나 로봇 등에 관한 분야에 있어서, 보다 고속 처리가 요구된 경우에 대응하는 것이 곤란하게 된다. 따라서, 화소의 광량이 역치를 넘은 사실을 이벤트로서 리얼 타임으로 검출하는 어드레스 이벤트 검출 회로를 화소마다 설치한 비동기형의 고체 촬상 소자가 제안되어 있다(예를 들면, 특허문헌 1 참조). 이 어드레스 이벤트 검출 회로에는, 루프 형상으로 접속된 2개의 N형 트랜지스터를 포함하는 전류 전압 변환 회로가 설치되고, 그 회로에 의해 포토 다이오드로부터의 광전류가 전압 신호로 변환된다.
일본 특허출원공표 제2016-533140호 공보
상술한 비동기형의 고체 촬상 소자에서는, 동기형의 고체 촬상 소자보다 훨씬 고속으로 데이터를 생성하여 출력할 수 있다. 이 때문에, 예를 들면, 교통 분야에 있어서, 사람이나 장애물을 화상 인식하는 처리를 고속으로 실행하여, 안전성을 향상시킬 수 있다. 그러나, 전류 전압 변환 회로 내의 2개의 N형 트랜지스터가 루프 형상으로 접속되어 있기 때문에, 이 루프 형상의 회로가 부귀환 회로가 되어, 일정한 조건 하에서 전압 신호가 발진할 우려가 있다. 이와 같이, 상술한 종래 기술에서는, 전류 전압 변환 회로가 불안정하게 된다고 하는 문제가 있다.
본 기술은 이러한 상황을 감안하여 이루어진 것으로, 광전류를 전압 신호로 변환하는 고체 촬상 소자에 있어서, 전류 전압 변환 회로의 안정성을 향상시키는 것을 목적으로 한다.
본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것으로, 그 제1 측면은, 입사광을 광전 변환하여 광전류를 생성하는 포토 다이오드와, 상기 광전류를 전압 신호로 변환하여 게이트로부터 출력하는 변환 트랜지스터와, 소정의 정전류를 상기 게이트에 접속된 출력 신호선에 공급하는 전류원 트랜지스터와, 상기 출력 신호선으로부터의 상기 소정의 정전류에 따른 일정한 전압을 상기 변환 트랜지스터의 소스에 공급하는 전압 공급 트랜지스터와, 상기 변환 트랜지스터의 상기 게이트와 상기 소스 사이에 접속된 용량을 구비하는 고체 촬상 소자이다. 이에 의해, 출력 신호의 위상 지연이 보상되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 전압 공급 트랜지스터의 게이트는, 상기 변환 트랜지스터의 소스와 입력 신호선을 거쳐서 접속되고, 상기 용량은, 상기 입력 신호선과 상기 출력 신호선 사이의 배선간 용량이어도 된다. 이에 의해, 배선간 용량에 의해 출력 신호의 위상 지연이 보상되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 입력 신호선과 상기 출력 신호선은 서로 다른 배선층에 배선되어도 된다. 이에 의해, 다른 배선층에 배선된 신호선 사이에 용량이 생기는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 입력 신호선과 상기 출력 신호선은 동일한 배선층에 배선되어도 된다. 이에 의해, 동일한 배선층에 배선된 신호선 사이에 용량이 생기는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 용량은, 트랜지스터의 게이트 용량이어도 된다. 이에 의해, 트랜지스터의 게이트 용량에 의해 출력 신호의 위상 지연이 보상되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 전압 신호를 보정하는 버퍼와, 상기 보정된 전압 신호의 레벨을 저감하는 감산기와, 상기 저감된 전압 신호를 양자화하는 양자화기를 더 구비하고, 상기 포토 다이오드는, 검출 칩에 적층된 수광 칩에 설치되고, 상기 양자화기는, 상기 수광 칩에 적층된 검출 칩에 설치되어도 된다. 이에 의해, 수광 칩과 검출 칩에 회로가 분산하여 배치되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 변환 트랜지스터, 상기 전류원 트랜지스터, 상기 전압 공급 트랜지스터 및 상기 용량은, 상기 검출 칩에 설치되어도 된다. 이에 의해, 검출 칩에 있어서 전류가 전압으로 변환되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 변환 트랜지스터 및 상기 전압 공급 트랜지스터는, N형 트랜지스터이고, 상기 전류원 트랜지스터는, P형 트랜지스터이며, 상기 변환 트랜지스터, 상기 전압 공급 트랜지스터 및 상기 용량은, 상기 수광 칩에 설치되고, 상기 전류원 트랜지스터는, 상기 검출 칩에 설치되어도 된다. 이에 의해, N형 트랜지스터만이 수광 칩에 배치되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 감산기는, 상기 버퍼의 출력 단자에 일단이 접속된 제1 용량과, 상기 제1 용량의 타단에 입력 단자가 접속된 인버터와, 상기 인버터에 병렬로 접속된 제2 용량을 구비하고, 상기 용량 및 상기 제2 용량의 각각의 용량값은, 상기 제1 용량보다 작은 것이어도 된다. 이에 의해, 전압 신호가 감산되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 버퍼 및 상기 제1 용량은, 상기 수광 칩에 설치되고, 상기 인버터 및 상기 제2 용량은, 상기 검출 칩에 설치되어도 된다. 이에 의해, 감산기 내의 소자가 수광 칩과 검출 칩에 분산하여 배치되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 버퍼 및 상기 감산기는, 상기 검출 칩에 설치되어도 된다. 이에 의해, 버퍼 및 감산기만큼, 수광 칩의 회로 규모가 삭감되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 버퍼는, 상기 수광 칩에 설치되고, 상기 감산기는, 상기 검출 칩에 설치되어도 된다. 이에 의해, 버퍼 및 감산기가 수광 칩과 검출 칩에 분산하여 배치되는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 수광 칩 및 상기 검출 칩 사이에 설치된 쉴드를 더 구비할 수도 있다. 이에 의해, 전자 노이즈가 저감되는 작용을 가져온다.
본 기술에 의하면, 광전류를 전압 신호로 변환하는 고체 촬상 소자에 있어서, 전류 전압 변환 회로의 안정성을 향상시킬 수 있는 뛰어난 효과를 얻을 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니라, 본 개시 중에 기재된 어떤 효과이어도 된다.
[도 1] 본 기술의 제1 실시형태에 있어서의 촬상 장치의 일 구성예를 나타내는 블록도이다.
[도 2] 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 적층 구조의 일례를 나타내는 도면이다.
[도 3] 본 기술의 제1 실시형태에 있어서의 수광 칩의 평면도의 일례이다.
[도 4] 본 기술의 제1 실시형태에 있어서의 검출 칩의 평면도의 일례이다.
[도 5] 본 기술의 제1 실시형태에 있어서의 어드레스 이벤트 검출부의 평면도의 일례이다.
[도 6] 본 기술의 제1 실시형태에 있어서의 어드레스 이벤트 검출 회로의 일 구성예를 나타내는 블록도이다.
[도 7] 본 기술의 제1 실시형태에 있어서의 전류 전압 변환 회로의 일 구성예를 나타내는 회로도이다.
[도 8] 본 기술의 제1 실시형태에 있어서의 루프 회로의 보데 선도(Bode diagram)의 일례이다.
[도 9] 본 기술의 제1 실시형태에 있어서의 감산기 및 양자화기의 일 구성예를 나타내는 회로도이다.
[도 10] 본 기술의 제1 실시형태에 있어서의 수광 칩 및 검출 칩의 각각에 설치되는 회로의 일례를 나타내는 도면이다.
[도 11] 본 기술의 제2 실시형태에 있어서의 전류 전압 변환 회로의 일 구성예를 나타내는 회로도이다.
[도 12] 본 기술의 제2 실시형태에 있어서의 전류 전압 변환 회로의 배선 레이아웃의 일례를 나타내는 도면이다.
[도 13] 본 기술의 제3 실시형태에 있어서의 전류 전압 변환 회로의 배선 레이아웃의 일례를 나타내는 도면이다.
[도 14] 본 기술의 제4 실시형태에 있어서의 전류 전압 변환 회로의 일 구성예를 나타내는 회로도이다.
[도 15] 본 기술의 제4 실시형태에 있어서의 전류 전압 변환 회로의 배선 레이아웃의 일례를 나타내는 도면이다.
[도 16] 본 기술의 제5 실시형태에 있어서의 전류 전압 변환 회로의 일 구성예를 나타내는 회로도이다.
[도 17] 본 기술의 제6 실시형태에 있어서의 수광 칩 및 검출 칩의 각각에 설치되는 회로의 일례를 나타내는 도면이다.
[도 18] 본 기술의 제7 실시형태에 있어서의 수광 칩 및 검출 칩의 각각에 설치되는 회로의 일례를 나타내는 도면이다.
[도 19] 본 기술의 제8 실시형태에 있어서의 수광 칩 및 검출 칩의 각각에 설치되는 회로의 일례를 나타내는 도면이다.
[도 20] 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
[도 21] 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
이하, 본 기술을 실시하기 위한 형태(이하, 실시형태라 칭한다)에 대해 설명한다. 설명은 이하의 순서로 행한다.
1. 제1 실시형태(용량으로서 콘덴서를 설치한 예)
2. 제2 실시형태(용량으로서 배선간 용량을 설치한 예)
3. 제3 실시형태(용량으로서, 동일한 배선층에 배선한 신호선 사이의 배선간 용량을 설치한 예)
4. 제4 실시형태(용량으로서 트랜지스터의 게이트 용량을 설치한 예)
5. 제5 실시형태(용량과 N형 트랜지스터를 수광 칩에 설치한 예)
6. 제6 실시형태(용량과 2개의 콘덴서를 수광 칩 및 검출 칩에 분산하여 배치한 예)
7. 제7 실시형태(용량을 포함하는 전류 전압 변환 회로를 수광 칩에 설치한 예)
8. 제8 실시형태(용량을 포함하는 전류 전압 변환 회로와 버퍼를 수광 칩에 설치한 예)
9. 이동체에의 응용예
＜1. 제1 실시형태＞
[촬상 장치의 구성예]
도 1은, 본 기술의 제1 실시형태에 있어서의 촬상 장치(100)의 일 구성예를 나타내는 블록도이다. 이 촬상 장치(100)는, 화상 데이터를 촬상하는 것이며, 촬상 렌즈(110), 고체 촬상 소자(200), 기록부(120) 및 제어부(130)을 구비한다. 촬상 장치(100)로서는, 산업용 로봇에 탑재되는 카메라나, 차재 카메라 등이 상정된다.
촬상 렌즈(110)는, 입사광을 집광하여 고체 촬상 소자(200)로 가이드하는 것이다. 고체 촬상 소자(200)는, 입사광을 광전 변환하여 화상 데이터를 촬상하는 것이다. 이 고체 촬상 소자(200)는, 촬상한 화상 데이터에 대해서, 화상 인식 처리 등의 소정의 신호 처리를 화상 데이터에 대해 실행하고, 그 처리 후의 데이터를 기록부(120)에 신호선(209)을 거쳐서 출력한다.
기록부(120)는, 고체 촬상 소자(200)로부터의 데이터를 기록하는 것이다. 제어부(130)는, 고체 촬상 소자(200)를 제어하여 화상 데이터를 촬상시키는 것이다.
[고체 촬상 소자의 구성예]
도 2는, 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자(200)의 적층 구조의 일례를 나타내는 도면이다. 이 고체 촬상 소자(200)는, 검출 칩(202)과, 그 검출 칩(202)에 적층된 수광 칩(201)을 구비한다. 이들 칩은, 비어 등에 의해 접합된다. 또한, 비어 외에, Cu-Cu 접합이나 범프에 의해 접합할 수도 있다.
도 3은, 본 기술의 제1 실시형태에 있어서의 수광 칩(201)의 평면도의 일례이다. 수광 칩(201)에는, 수광부(220)와, 비어 배치부(211, 212 및 213)가 설치된다.
비어 배치부(211, 212 및 213)에는, 검출 칩(202)과 접속되는 비어가 배치된다. 또한, 수광부(220)에는, 이차원 격자 형상으로 복수의 포토 다이오드(221)가 배열된다. 포토 다이오드(221)는, 입사광을 광전 변환하여 광전류를 생성하는 것이다. 이들 포토 다이오드(221)의 각각에는, 행 어드레스 및 열 어드레스로 이루어지는 화소 어드레스가 할당되어지며, 화소로서 취급된다.
도 4는, 본 기술의 제1 실시형태에 있어서의 검출 칩(202)의 평면도의 일례이다. 이 검출 칩(202)에는, 비어 배치부(231, 232 및 233)와, 신호 처리 회로(240)와, 행 구동 회로(251)와, 열 구동 회로(252)와, 어드레스 이벤트 검출부(260)가 설치된다. 비어 배치부(231, 232 및 233)에는, 수광 칩(201)과 접속되는 비어가 배치된다.
어드레스 이벤트 검출부(260)는, 복수의 포토 다이오드(221)의 각각의 광전류로부터 검출 신호를 생성하여 신호 처리 회로(240)에 출력하는 것이다. 이 검출 신호는, 입사광의 광량이 소정의 역치를 넘은 사실을 어드레스 이벤트로서 검출했는지의 여부를 나타내는 1 비트의 신호이다.
행 구동 회로(251)는, 행 어드레스를 선택하여, 그 행 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(260)에 출력시키는 것이다.
열 구동 회로(252)는, 열 어드레스를 선택하여, 그 열 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(260)에 출력시키는 것이다.
신호 처리 회로(240)는, 어드레스 이벤트 검출부(260)로부터의 검출 신호에 대해서 소정의 신호 처리를 실행하는 것이다. 이 신호 처리 회로(240)는, 검출 신호를 화소 신호로서 이차원 격자 형상으로 배열하고, 화소마다에 1 비트의 정보를 갖는 화상 데이터를 취득한다. 그리고, 신호 처리 회로(240)는, 그 화상 데이터에 대해서 화상 인식 처리 등의 신호 처리를 실행한다.
도 5는, 본 기술의 제1 실시형태에 있어서의 어드레스 이벤트 검출부(260)의 평면도의 일례이다. 이 어드레스 이벤트 검출부(260)에는, 이차원 격자 형상으로 복수의 어드레스 이벤트 검출 회로(300)가 배열된다. 어드레스 이벤트 검출 회로(300)의 각각에는 화소 어드레스가 할당되어지며, 동일 어드레스의 포토 다이오드(221)와 접속된다.
어드레스 이벤트 검출 회로(300)는, 대응하는 포토 다이오드(221)로부터의 광전류에 따른 전압 신호를 양자화하여 검출 신호로서 출력하는 것이다.
[어드레스 이벤트 검출 회로의 구성예]
도 6은, 본 기술의 제1 실시형태에 있어서의 어드레스 이벤트 검출 회로(300)의 일 구성예를 나타내는 블록도이다. 이 어드레스 이벤트 검출 회로(300)는, 전류 전압 변환 회로(310), 버퍼(320), 감산기(330), 양자화기(340) 및 전송 회로(350)를 구비한다.
전류 전압 변환 회로(310)는, 대응하는 포토 다이오드(221)로부터의 광전류를 전압 신호로 변환하는 것이다. 이 전류 전압 변환 회로(310)는, 전압 신호를 버퍼(320)에 공급한다.
버퍼(320)는, 전류 전압 변환 회로(310)로부터의 전압 신호를 보정하는 것이다. 이 버퍼(320)는, 보정 후의 전압 신호를 감산기(330)에 출력한다.
감산기(330)는, 행 구동 회로(251)로부터의 행 구동 신호에 따라 버퍼(320)로부터의 전압 신호의 레벨을 저하시키는 것이다. 이 감산기(330)는, 저하 후의 전압 신호를 양자화기(340)에 공급한다.
양자화기(340)는, 감산기(330)로부터의 전압 신호를 디지털 신호로 양자화하여 검출 신호로서 전송 회로(350)에 출력하는 것이다.
전송 회로(350)는, 열 구동 회로(252)로부터의 열 구동 신호에 따라, 검출 신호를 양자화기(340)로부터 신호 처리 회로(240)로 전송하는 것이다.
[전류 전압 변환 회로의 구성예]
도 7은, 본 기술의 제1 실시형태에 있어서의 전류 전압 변환 회로(310)의 일 구성예를 나타내는 회로도이다. 이 전류 전압 변환 회로(310)는, 변환 트랜지스터(311), 콘덴서(312), 전류원 트랜지스터(313) 및 전압 공급 트랜지스터(314)를 구비한다. 변환 트랜지스터(311) 및 전압 공급 트랜지스터(314)로서, 예를 들면, N형의 MOS(Metal-Oxide-Semiconductor) 트랜지스터가 이용된다. 또한, 전류원 트랜지스터(313)로서, 예를 들면, P형의 MOS 트랜지스터가 이용된다.
변환 트랜지스터(311)는, 대응하는 포토 다이오드(221)로부터의 광전류 Iin을 전압 신호 Vout으로 변환하여 게이트로부터 출력하는 것이다. 이 변환 트랜지스터(311)의 소스는, 입력 신호선(315)을 거쳐서 포토 다이오드(221)의 캐소드와 전압 공급 트랜지스터(314)의 게이트에 접속된다. 또한, 변환 트랜지스터(311)의 드레인은 전원에 접속되고, 게이트는, 출력 신호선(316)을 거쳐서 전류원 트랜지스터(313)의 드레인과 전압 공급 트랜지스터(314)의 드레인과, 버퍼(320)의 입력 단자에 접속된다.
전류원 트랜지스터(313)는, 소정의 정전류를 출력 신호선(316)에 공급하는 것이다. 이 전류원 트랜지스터(313)의 게이트에는 소정의 바이어스 전류 Vbias가 인가된다. 소스는 전원에 접속되고, 드레인은 출력 신호선(316)에 접속된다.
전압 공급 트랜지스터(314)는, 출력 신호선(316)으로부터의 정전류에 따른 일정한 전압을 입력 신호선(315)을 거쳐서 변환 트랜지스터(311)의 소스에 공급하는 것이다. 이에 의해, 변환 트랜지스터(311)의 소스 전압은, 일정 전압으로 고정된다. 따라서, 광이 입사했을 때에, 변환 트랜지스터(311)의 게이트-소스 사이의 전압이 광전류에 따라 상승하고, 전압 신호 Vout의 레벨이 상승한다.
콘덴서(312)의 양단은, 입력 신호선(315) 및 출력 신호선(316)을 거쳐서 변환 트랜지스터(311)의 게이트와 소스에 접속된다. 콘덴서(312)는, 전압 신호 Vout의 위상 지연을 보상하는 용량으로서 기능한다. 또한, 콘덴서(312) 외에, 후술하는 것처럼 배선간 용량이나 트랜지스터 등의 용량 소자를 용량으로서 이용하는 것도 가능하다. 또한, 콘덴서(312)는, 특허청구 범위에 기재된 용량의 일례이다.
상술한 것처럼, 변환 트랜지스터(311)와 전압 공급 트랜지스터(314)가 루프 형상으로 접속되어 있기 때문에, 이 루프 회로는, 소정의 조건 하에 있어서 부귀환 회로가 되어, 전압 신호 Vout이 발진할 우려가 있다. 루프 회로가 불안정하게 되면, 입사광이 오검출되는 일이 있기 때문에, 안정성을 향상시키는 것이 바람직하다.
변환 트랜지스터(311) 및 전압 공급 트랜지스터(314)로 이루어지는 루프 회로의 오픈 루프 전달 함수 Topen(s)은, 다음의 식에 의해 나타내진다.
[수 1]
Figure 112019075803816-pct00001
위 식에 있어서, gm은, 변환 트랜지스터(311)의 상호 컨덕턴스이고, Gm은, 전압 공급 트랜지스터(314)의 상호 컨덕턴스이다. R0는, 루프 회로의 출력 저항이며, s는 복소수이다. Cpd는, 변환 트랜지스터(311)의 소스측의 용량이며, C0는, 변환 트랜지스터(311)의 게이트 용량이다. 상호 컨덕턴스의 단위는, 예를 들면, 지멘스(S)이고, 저항의 단위는, 예를 들면, 옴(Ω)이다. 또한, 용량의 단위는, 예를 들면, 패러드(farad)(F)이다.
식 1에 따르면, 오픈 루프 전달 함수는, 2차가 되지만, 전달 함수가 무한대가 될 때의, 그 함수의 근인 극(pole)은 광의 조도에 의존하여 변화한다. 이 때, 만일, 센서의 다이나믹 레인지의 사양이 120데시벨(dB)이었을 경우에는, 변환 트랜지스터(311)가, 역치 미만에서 동작하기(즉, 약반전 동작하기)때문에, 극의 위치도 6자릿수 정도 이동한다.
도 8은, 본 기술의 제1 실시형태에 있어서의 루프 회로의 보데 선도의 일례이다. 보데 선도는, 식 1에 예시한 것 같은 전달 함수로부터 얻어지는 주파수마다의 게인 및 위상을 플롯한 도면이며, 게인의 특성을 나타내는 게인 선도와 위상의 특성을 나타내는 위상 선도로 이루어진다. 동 도면에 있어서의 a는, 식 1에 기초하여 생성된 보데 선도 중 게인 선도이고, 동 도면에 있어서의 b는, 보데 선도 중 위상 선도이다. 또한, 동 도면에 있어서의 a의 종축은, 루프 회로의 게인을 나타내고, 횡축은 주파수를 나타낸다. 동 도면에 있어서의 b의 종축은 위상을 나타내고, 횡축은 주파수를 나타낸다.
그리고, 일점 쇄선의 곡선은, 비교적 조도가 높을 때의 특성을 나타내고, 실선의 곡선은, 조도가 중간 정도일 때의 특성을 나타낸다. 점선의 곡선은, 비교적 조도가 낮을 때의 특성을 나타낸다. 보데 선도에 따르면, 저 조도 및 고 조도에 있어서는 극 분리가 충분히 되어 있어 안정한 계로 되어 있다. 한편, 중 조도에 있어서는 2극이 근접함으로써, 위상 여유가 30도 정도까지 악화된다. 여기서, 위상 여유는, 루프 회로의 게인이 0데시벨(dB)이 되는 주파수에 대응하는 위상과 -180도와의 차를 나타내고, 이 위상 여유가 클수록 안정성이 높다고 평가된다. 이와 같이, 2차계에서, 또한, 극 배치가 조도에 의해 크게 변화하는 경우에는, 상정되는 사용 사례(use case) 전역에 있어서의 안정성을 고려할 필요가 생긴다. 2차계에서는, 식 1에 예시한 것과 같은 2차 함수의 전달 함수의 근(극)이 2개가 되고, 그들이 접근하면, 위상 여유가 작아져, 불안정하게 되는 경향이 있다.
루프 회로를 안정시키려면, 다음의 2개의 방법이 생각된다. 첫 번째는, 포토 다이오드(221)의 캐소드 단자측의 극을 충분히 고역(高域)에 배치하여 두고, 저 조도로부터 고 조도의 어느 조도 하에 있어서도, 그 캐소드 단자측이 주요 극이 되도록 설계하여 두는 방법이다. 이를 위해서는 반전 증폭기를 구성하는 전류원 트랜지스터(313)의 바이어스 전류를 증가시키고, 식 1에서의 R0를 저하시킬 필요가 있다. 이 방법에서는, 바이어스 전류의 증대에 의해, 소비 전력이 증가하여 버린다. 일례로서, 보데 선도에 있어서, 루프 회로의 출력 단자측의 극이 수 십 킬로헤르츠(kHz) 부근에 있는데 대하여 고 조도 하의 캐소드 단자측의 극은 수 메가헤르츠(MHz) 부근까지 이동한다. 이 때문에, 모든 조도 하에서 충분한 극 분리를 하려 하면 반전 증폭기측의 바이어스 전류를 1000배 정도 증가시킬 필요가 생긴다. 많은 경우에 있어, 이 정도의 소비 전력 증대는 허용되지 않을 것으로 생각된다.
두 번째는, 도 7에 예시한 것처럼, 용량(콘덴서(312) 등)을 설치하는 방법이다. 용량을 설치한 루프 회로의 오픈 루프 이득을 고려한 전달 함수는, 그 용량의 용량값 CC가 출력 단자에 따르는 기생 용량보다 작은 것을 가정하여, 다음의 식에 의해 나타내진다.
[수 2]
Figure 112019075803816-pct00002
또한, CC와 C0 사이에는, 다음의 관계식이 성립하는 것으로 한다. 이 관계는, 설계상, 타당한 가정이다.
CC << C0 ··· 식 3
식 2에 따라, 용량의 추가에 의해 gm/CC의 위치에 제로점이 제공되어 있는 것을 알 수 있다. 이 제로점의 위치는 gm에 비례하고, 조도에 의존한다. 이 때문에, 대응하는 조도 의존의 극(즉, gm/Cpd＋CC의 극)과의 관계를 가미하여, 용량값 CC와 Cpd＋CC가 크게 괴리하지 않는 값으로 CC를 설계함으로써, 모든 조도 조건 하에 있어서 안정성을 확보할 수 있다. 또한, 용량값 CC는, Cpd/3 내지 Cpd/2의 범위 내로 하는 것이 바람직하다.
한편, 용량의 추가에 의한 디메리트로서는, 포토 다이오드(221)로부터 볼 때 병렬로 용량이 추가되는 형태가 되기 때문에 응답 속도가 저하하는 것을 들 수 있고, 또한, 소(小) 신호 특성보다도 심각하게 될 수 있는 문제로서 슬루 레이트(slew rate)를 들 수 있다. 이 문제와 관련하여, 포토 다이오드(221)의 캐소드 단자는, 가상 접지점을 위해, 동작 중에는 항상 일정 전위로 유지되는데 대하여, 루프 회로의 출력 단자측은 조도에 대해서 대수 응답(logarithmic response)을 나타낸다. 만일 고 조도로부터 저 조도로의 변화가 생겼을 경우에는, 출력 단자는 전압이 저하하는 방향으로 변화한다. 이 때의 급준한 변화는 광전류를 Iphoto로 하여, Iphoto/CC에 의해 정해지는 슬루 레이트의 제한을 받게 되어, 포토 다이오드(221)의 감도 또는 어두운 곳의 광량에 따라서는 극으로부터 정해지는 응답 속도보다 대폭으로 응답이 늦어질 가능성이 있다.
따라서, 특성 개선에는 원래의 포토 다이오드(221)의 용량을 가능한 한 삭감하여 두고, 필요 최소한의 용량을 이용하여 안정성을 확보하는 것이 중요하게 된다. 용량값 CC에 필요한 크기로서는, 화소 사이즈에 비례하는 형으로 되는 것이되, 0.1 내지 10 펨토 패러드(fF) 정도이다.
[감산기 및 양자화기의 구성예]
도 9는, 본 기술의 제1 실시형태에 있어서의 감산기(330) 및 양자화기(340)의 일 구성예를 나타내는 회로도이다. 감산기(330)는, 콘덴서(331 및 333)와, 인버터(332)와, 스위치(334)를 구비한다. 또한, 양자화기(340)는, 컴퍼레이터(341)를 구비한다.
콘덴서(331)의 일단은, 버퍼(320)의 출력 단자에 접속되고, 타단은, 인버터(332)의 입력 단자에 접속된다. 콘덴서(333)는, 인버터(332)에 병렬로 접속된다. 스위치(334)는, 콘덴서(333)의 양단을 접속하는 경로를 행 구동 신호에 따라 개폐하는 것이다.
인버터(332)는, 콘덴서(331)를 거쳐서 입력된 전압 신호를 반전하는 것이다. 이 인버터(332)는 반전한 신호를 컴퍼레이터(341)의 비반전 입력 단자(＋)에 출력한다.
스위치(334)를 온 했을 때에 콘덴서(331)의 버퍼(320) 측에 전압 Vinit가 입력되고, 그 반대측은 가상 접지 단자가 된다. 이 가상 접지 단자의 전위를 편의상, 제로라 한다. 이 때, 콘덴서(331)에 축적되어 있는 전하 Qinit은, 콘덴서(331)의 용량값을 C1이라 하면, 다음의 식에 의해 나타내진다. 한편, 콘덴서(333)의 양단은, 단락되어 있기 때문에, 그 축적 전하는 제로가 된다.
Qinit = C1 × Vinit ··· 식 4
다음으로, 스위치(334)가 오프되고, 콘덴서(331)의 버퍼(320) 측의 전압이 변화하여 Vafter가 되었을 경우를 생각하면, 콘덴서(331)에 축적되는 전하 Qafter는, 다음의 식에 의해 나타내진다.
Qafter = C1 × Vafter ··· 식 5
한편, 콘덴서(333)에 축적되는 전하 Q2는, 콘덴서(333)의 용량값을 C2라 하고, 출력 전압을 Vout으로 하면, 다음의 식에 의해 나타내진다.
Q2 = -C2 × Vout ··· 식 6
이 때, 콘덴서(331 및 333)의 총 전하량은 변화하지 않기 때문에, 다음의 식이 성립한다.
Qinit = Qafter + Q2 ··· 식 7
식 7에 식 4 내지 식 6을 대입하여 변형하면, 다음의 식을 얻을 수 있다.
Vout = -(C1/C2) Х (Vafter-Vinit) ··· 식 8
식 8은, 전압 신호의 감산 동작을 나타내고, 감산 결과의 이득은 C1/C2가 된다. 통상, 이득을 최대화하는 것이 바람직하기 때문에, 용량값 C1을 크게, 용량값 C2를 작게 설계하는 것이 바람직하다. 한편, C2가 너무 작으면, kTC 노이즈가 증대하고, 노이즈 특성이 악화될 우려가 있기 때문에, C2의 용량 삭감은, 노이즈를 허용할 수 있는 범위 내로 제한된다. 또한, 화소마다 감산기(330)를 포함하는 어드레스 이벤트 검출 회로(300)가 탑재되기 때문에, 용량값 C1이나 C2에는, 면적상의 제약이 있다. 용량값 Cc와 마찬가지로, 용량값 C1과 C2에 관해서도, 화소 사이즈에 비례하는 형으로 취할 수 있는 범위가 바뀌는 것이되, 통상의 설계에 있어서 예를 들면, 용량값 C1은, 20 내지 200 펨토 패러드(fF)의 값으로 설정된다. 용량값 C2는, 1 내지 20 펨토 패러드(fF)의 값으로 설정된다.
컴퍼레이터(341)는, 감산기(330)로부터의 전압 신호와, 반전 입력 단자(-)에 인가된 소정의 역치 전압 Vth를 비교하는 것이다. 컴퍼레이터(341)는, 비교 결과를 나타내는 신호를 검출 신호로서 전송 회로(350)에 출력한다.
또한, 용량 소자로서 콘덴서(331 및 333)를 설치하고 있지만, 이들 대신에 배선 용량이나, 트랜지스터 등을 설치할 수도 있다. 또한, 콘덴서(331)는, 특허청구 범위에 있어서의 제1 용량의 일례이며, 콘덴서(333)는, 특허청구 범위에 있어서의 제2 용량의 일례이다.
또한, 용량값 C1의 용량 소자와 용량값 C2의 용량 소자의 각각의 종류는, 상대 정밀도가 특성에 영향을 주기 때문에, 동일한 것이 바람직하다. 한편, 용량값 Cc의 용량 소자와 용량값 C1 및 C2의 용량 소자의 각각의 종류는 다른 것이어도 된다. 예를 들면, 용량값 Cc의 용량 소자로서 배선간 용량을 이용하고, 용량값 C1 및 C2의 용량 소자로서 콘덴서를 이용해도 된다.
도 10은, 본 기술의 제1 실시형태에 있어서의 수광 칩(201) 및 검출 칩(202)의 각각에 설치되는 회로의 일례를 나타내는 도면이다. 수광 칩(201)에는, 포토 다이오드(221)가 배치되고, 검출 칩(202)에는, 전류 전압 변환 회로(310), 버퍼(320), 감산기(330) 및 양자화기(340)가 배치된다.
전류 전압 변환 회로(310) 내의 콘덴서(312)의 용량값 Cc와, 감산기(330) 내의 콘덴서(331 및 333)의 각각의 용량값 C1 및 C2는, 다음 식 중 어느 것을 만족하는 것이 바람직하다.
Cc＜C2＜C1
C2＜Cc＜C1
이와 같이, 본 기술의 제1 실시형태에서는, 변환 트랜지스터(311)의 게이트와 소스 사이에 콘덴서(312)를 접속했기 때문에, 전압 신호의 위상 지연을 보상할 수 있다. 이에 의해, 변환 트랜지스터(311)를 설치한 전류 전압 변환 회로(310)의 안정성을 향상시킬 수 있다.
＜2. 제2 실시형태＞
상술한 제1 실시형태에서는, 전류 전압 변환 회로(310)에 있어서 콘덴서(312)를 용량으로서 이용하고 있었지만, 콘덴서(312)는 실장 면적이 다른 용량 소자와 비교하여 크기 때문에, 고체 촬상 소자(200) 전체의 실장 면적이 증대할 우려가 있다. 이 제2 실시형태의 전류 전압 변환 회로(310)는, 배선간 용량을 이용하는 점에 있어서 제1 실시형태와 다르다.
도 11은, 본 기술의 제2 실시형태에 있어서의 전류 전압 변환 회로(310)의 일 구성예를 나타내는 회로도이다. 이 제2 실시형태의 전류 전압 변환 회로(310)는, 콘덴서(312) 대신에 배선간 용량(317)을 구비하는 점에 있어서 제1 실시형태와 다르다.
도 12는, 본 기술의 제2 실시형태에 있어서의 전류 전압 변환 회로(310)의 배선 레이아웃의 일례를 나타내는 도면이다. 동 도면에 있어서, 전류원 트랜지스터(313)는 생략되어 있다.
또한, 입력 신호선(315)과 출력 신호선(316)은, 다른 배선층에 배선된다. 예를 들면, 검출 칩(202)으로부터 수광 칩(201)으로의 방향을 위쪽 방향으로 하여, 적층된 2개의 배선층 중 아래쪽으로 출력 신호선(316)이 배선되고, 그 위쪽에 입력 신호선(315)이 배선된다. 또한, 입력 신호선(315) 및 출력 신호선(316)의 상하 관계는, 반대이어도 된다.
그리고, 입력 신호선(315)과 출력 신호선(316)의 일부는, 교차하고 있다. 이 교차 부분에 있어서, 입력 신호선(315) 및 출력 신호선(316)은, 검출 칩(202)의 칩면에 평행한 소정 방향을 따라 배선되고, 이들 신호선 사이의 배선간 용량(317)이 용량으로서 이용된다. 용량값 Cc는, 그 교차 부분의 길이에 의해 결정된다. 예를 들면, 교차 부분의 길이는, 200나노미터(nm) 이상으로 설정된다.
이와 같이, 본 기술의 제2 실시형태에서는, 배선간 용량(317)을 이용하기 때문에, 콘덴서(312)를 이용하는 경우와 비교하여, 고체 촬상 소자(200)의 실장 면적을 삭감할 수 있다.
＜3. 제3 실시형태＞
상술한 제2 실시형태에서는, 전류 전압 변환 회로(310)에 있어서, 적층된 2개의 배선층의 각각에 배선된 입력 신호선(315)과 출력 신호선(316) 사이의 배선간 용량(317)을 이용하고 있었다. 그러나, 2개의 배선층을 적층할 필요가 있기 때문에, 적층하지 않는 경우와 비교하여 제조 공정수가 증대할 우려가 있다. 이 제3 실시형태의 전류 전압 변환 회로(310)는, 동일한 배선층에 입력 신호선(315) 및 출력 신호선(316)을 배선하는 점에 있어서 제2 실시형태와 다르다.
도 13은, 본 기술의 제3 실시형태에 있어서의 전류 전압 변환 회로(310)의 배선 레이아웃의 일례를 나타내는 도면이다. 이 제3 실시형태의 전류 전압 변환 회로(310)는, 동일한 배선층에 입력 신호선(315) 및 출력 신호선(316)이 배선되는 점에 있어서 제2 실시형태와 다르다. 예를 들면, 입력 신호선(315)과 출력 신호선(316)이 나란하게 배선되고, 출력 신호선(316) 쪽이 입력 신호선(315)보다 길고, 입력 신호선(315)을 둘러싸도록 배선된다.
이와 같이, 본 기술의 제3 실시형태에서는, 입력 신호선(315)과 출력 신호선(316)을 동일한 배선층에 배선하기 때문에, 적층한 2개의 배선층에 배선하는 경우와 비교하여 배선층의 제조 공정수를 삭감할 수 있다.
＜4. 제4 실시형태＞
상술한 제1 실시형태에서는, 전류 전압 변환 회로(310)에 있어서 콘덴서(312)를 용량으로서 이용하고 있었지만, 콘덴서(312)는 실장 면적이 다른 용량 소자와 비교하여 크기 때문에, 고체 촬상 소자(200) 전체의 실장 면적이 증대할 우려가 있다. 이 제4 실시형태의 전류 전압 변환 회로(310)는, 트랜지스터의 게이트 용량을 이용하는 점에 있어서 제1 실시형태와 다르다.
도 14는, 본 기술의 제4 실시형태에 있어서의 전류 전압 변환 회로(310)의 일 구성예를 나타내는 회로도이다. 이 제4 실시형태의 전류 전압 변환 회로(310)는, 콘덴서(312) 대신에 트랜지스터(318)를 구비하는 점에 있어서 제1 실시형태와 다르다.
트랜지스터(318)로서, 예를 들면, N형의 MOS 트랜지스터가 이용된다. 이 트랜지스터(318)의 게이트는, 입력 신호선(315)에 접속된다. 또한, 트랜지스터(318)의 소스 및 드레인은, 출력 신호선(316)에 접속된다. 이 트랜지스터(318)의 게이트 용량이, 위상을 보상하는 용량으로서 기능한다.
도 15는, 본 기술의 제4 실시형태에 있어서의 전류 전압 변환 회로(310)의 배선 레이아웃의 일례를 나타내는 도면이다. 입력 신호선(315)은, 리크 전류에 의해 특성이 열화될 우려가 있기 때문에, 트랜지스터(318)의 게이트에 접속된다. 한편, 출력 신호선(316)은, 트랜지스터(318)의 소스 및 드레인에 접속된다.
이와 같이, 본 기술의 제4 실시형태에서는, 트랜지스터(318)의 게이트 용량을 용량으로서 이용하기 때문에, 콘덴서를 이용하는 경우와 비교하여, 고체 촬상 소자(200)의 실장 면적을 삭감할 수 있다.
＜5. 제5 실시형태＞
상술한 제1 실시형태에서는, 전류 전압 변환 회로(310)의 전부를 검출 칩(202)에 배치하고 있었지만, 화소수의 증대에 따라, 검출 칩(202) 내의 회로의 회로 규모가 증대할 우려가 있다. 이 제5 실시형태의 고체 촬상 소자(200)는, 전류 전압 변환 회로(310)의 일부의 회로를 수광 칩(201)에 설치한 점에 있어서 제1 실시형태와 다르다.
도 16은, 본 기술의 제1 실시형태의 변형예에 있어서의 수광 칩(201) 및 검출 칩(202)의 각각에 설치되는 회로의 일례를 나타내는 회로도이다. 동 도면에 예시한 것처럼, 수광 칩(201)에는, 포토 다이오드(221)에 더하여, N형의 변환 트랜지스터(311) 및 전압 공급 트랜지스터(314)와 콘덴서(312)가 더 설치된다. 한편, 검출 칩(202)에는, P형의 전류원 트랜지스터(313)와, 그 후단의 회로가 설치된다.
N형의 변환 트랜지스터(311) 및 전압 공급 트랜지스터(314)와 콘덴서(312)를 수광 칩(201)에 배치함으로써, 그들 소자만큼, 검출 칩(202)의 회로 규모를 삭감할 수 있다. 또한, 수광 칩(201) 내의 트랜지스터를 N형만으로 함으로써, N형 트랜지스터 및 P형 트랜지스터를 혼재시키는 경우와 비교하여, 트랜지스터를 형성할 때의 공정수를 삭감할 수 있다. 이에 의해, 수광 칩(201)의 제조 코스트를 삭감할 수 있다.
또한, 제5 실시형태에 있어서도, 제2, 제3 실시형태와 마찬가지로 배선간 용량을 이용할 수 있다. 또한, 제5 실시형태에 있어서도, 제4 실시형태와 마찬가지로, 트랜지스터의 게이트 용량을 이용할 수 있다.
이와 같이, 본 기술의 제5 실시형태에서는, N형의 변환 트랜지스터(311) 및 전압 공급 트랜지스터(314)를 수광 칩(201)에 배치했기 때문에, 제조 코스트와 검출 칩(202)의 회로 규모를 삭감할 수 있다.
＜6. 제6 실시형태＞
상술한 제1 실시형태에서는, 감산기(330)의 전부를 검출 칩(202)에 배치하고 있었지만, 화소수의 증대에 따라, 검출 칩(202) 내의 회로의 회로 규모나 실장 면적이 증대할 우려가 있다. 이 제6 실시형태의 고체 촬상 소자(200)는, 감산기(330)의 일부를 수광 칩(201)에 설치한 점에 있어서 제1 실시형태와 다르다.
도 17은, 본 기술의 제6 실시형태에 있어서의 수광 칩(201) 및 검출 칩(202)의 각각에 설치되는 회로의 일례를 나타내는 회로도이다.
수광 칩(201)에는, 전류 전압 변환 회로(310) 및 버퍼(320)와, 감산기(330) 내의 콘덴서(331)가 배치된다.
한편, 검출 칩(202)에는, 감산기(330) 내의 인버터(332), 콘덴서(333) 및 스위치(334)가 배치된다.
콘덴서(331 및 333) 등의 콘덴서는, 일반적으로, 트랜지스터나 다이오드 등과 비교하여, 넓은 실장 면적을 필요로 한다. 콘덴서(331)와 콘덴서(333)를 수광 칩(201)과 검출 칩(202)에 분산하여 배치함으로써, 회로 전체의 실장 면적을 삭감할 수 있다.
또한, 제6 실시형태에 있어서도, 제2, 제3 실시형태와 마찬가지로 배선간 용량을 이용할 수 있다. 또한, 제6 실시형태에 있어서도, 제4 실시형태와 마찬가지로, 트랜지스터의 게이트 용량을 이용할 수 있다.
이와 같이, 본 기술의 제6 실시형태에서는, 콘덴서(331)를 수광 칩(201)에 배치하고, 콘덴서(333)를 검출 칩(202)에 배치했기 때문에, 그들을 동일한 칩에 설치하는 경우와 비교하여, 실장 면적을 삭감할 수 있다.
＜7. 제7 실시형태＞
상술한 제1 실시형태에서는, 전류 전압 변환 회로(310)를 검출 칩(202)에 배치하고 있었지만, 화소수의 증대에 따라, 검출 칩(202) 내의 회로의 회로 규모가 증대할 우려가 있다. 이 제7 실시형태의 고체 촬상 소자(200)는, 전류 전압 변환 회로(310)를 수광 칩(201)에 설치한 점에 있어서 제1 실시형태와 다르다.
도 18은, 본 기술의 제7 실시형태에 있어서의 수광 칩(201) 및 검출 칩(202)의 각각에 설치되는 회로의 일례를 나타내는 회로도이다.
수광 칩(201)에는, 전류 전압 변환 회로(310)가 더 설치된다. 한편, 검출 칩(202)에는, 버퍼(320) 이후의 회로가 설치된다.
또한, 수광 칩(201)과 검출 칩(202) 사이에는, 쉴드(401)가 배치된다. 쉴드(401)는, 전류 전압 변환 회로(310)의 바로 아래에 배치되고, 전류 전압 변환 회로(310)와 버퍼(320)를 접속하는 신호선은, 그 쉴드(401)를 관통하여 배선된다. 이 쉴드(401)로서, 예를 들면, 전자(電磁) 쉴드가 이용된다. 쉴드(401)의 배치에 의해 전자(電磁) 노이즈를 억제할 수 있다. 또한, 쉴드(401)의 형상은, 예를 들면, 원형이다. 또한, 쉴드(401)의 형상은 원형 이외이어도 된다.
또한, 쉴드(401)에 더하여, 양자화기(340)나 감산기(330)의 바로 위에, 쉴드를 더 배치할 수도 있다. 또한, 제7 실시형태에 있어서도, 제2, 제3 실시형태와 마찬가지로 배선간 용량을 이용할 수 있다. 또한, 제7 실시형태에 있어서도, 제4 실시형태와 마차가지로, 트랜지스터의 게이트 용량을 이용할 수 있다.
이와 같이, 본 기술의 제7 실시형태에서는, 전류 전압 변환 회로(310)를 수광 칩(201)에 배치했기 때문에, 그 회로를 검출 칩(202)에 설치하는 경우와 비교하여, 검출 칩(202)의 회로 규모를 삭감할 수 있다.
＜8. 제8 실시형태＞
상술한 제7 실시형태에서는, 버퍼(320)를 검출 칩(202)에 배치하고 있었으나, 화소수의 증대에 따라, 검출 칩(202) 내의 회로의 회로 규모가 증대할 우려가 있다. 이 제8 실시형태의 고체 촬상 소자(200)는, 버퍼(320)를 수광 칩(201)에 설치한 점에 있어서 제7 실시형태와 다르다.
도 19는, 본 기술의 제8 실시형태에 있어서의 수광 칩(201) 및 검출 칩(202)의 각각에 설치되는 회로의 일례를 나타내는 회로도이다.
수광 칩(201)에는, 버퍼(320)가 더 설치된다. 한편, 검출 칩(202)에는, 감산기(330) 이후의 회로가 설치된다.
또한, 쉴드(401)는, 버퍼(320)의 바로 아래에 배치되고, 버퍼(320)와 감산기(330)를 접속하는 신호선은, 그 쉴드(401)를 관통하여 배선된다.
또한, 제8 실시형태에 있어서도, 제2, 제3 실시형태와 마찬가지로 배선간 용량을 이용할 수 있다. 또한, 제8 실시형태에 있어서도, 제4 실시형태와 마찬가지로, 트랜지스터의 게이트 용량을 이용할 수 있다.
또한, 고체 촬상 소자(200)의 적층 구조는, 제1 내지 제8 실시형태에 예시한 구성에 한정되지 않는다. 예를 들면, 양자화기(340) 이후의 회로를 검출 칩(202)에 배치하고, 그 이외의 회로를 수광 칩(201)에 배치할 수도 있다.
이와 같이, 본 기술의 제8 실시형태에서는, 버퍼(320)를 수광 칩(201)에 배치했기 때문에, 그 회로를 검출 칩(202)에 설치하는 경우와 비교하여, 검출 칩(202)의 회로 규모를 삭감할 수 있다.
＜9. 이동체에의 응용예＞
본 개시와 관련되는 기술(본 기술)은, 다양한 제품에 응용할 수가 있다. 예를 들면, 본 개시와 관련되는 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 20은, 본 개시와 관련되는 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 20에 나타낸 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은, 키레스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차 밖의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 따른 전기신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 절환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 20의 예에서는, 출력장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되고 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 21은, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 21에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프런트노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 21에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트노즈에 설치된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 가지는 촬상 소자여도 된다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수가 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시와 관련되는 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해 설명하였다. 본 개시와 관련되는 기술은, 이상 설명한 구성 중, 예를 들면, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 도 1의 촬상 장치(100)는, 도 20의 촬상부(12031)에 적용될 수 있다. 촬상부(12031)에 본 개시와 관련되는 기술을 적용함으로써, 회로의 안정성을 향상시켜, 차량 제어 시스템의 신뢰성을 향상시킬 수 있다.
또한, 상술한 실시형태는 본 기술을 구현화하기 위한 일례를 나타낸 것으로, 실시형태에 있어서의 사항과 특허청구의 범위에 있어서의 발명 특정 사항과는 각각 대응 관계를 가진다. 마찬가지로, 특허청구의 범위에 있어서의 발명 특정 사항과, 이와 동일 명칭이 붙은 본 기술의 실시형태에 있어서의 사항과는 각각 대응 관계를 갖는다. 다만, 본 기술은 실시형태로 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 실시형태에 다양한 변형을 가함으로써 구현화될 수 있다.
또한, 상술한 실시형태에서 설명한 처리 절차는, 이들 일련의 절차를 갖는 방법으로서 파악해도 되고, 또한, 이들 일련의 절차를 컴퓨터에 실행시키기 위한 프로그램 내지 그 프로그램을 기억하는 기록 매체로서 파악해도 된다. 이 기록 매체로서, 예를 들면, CD(Compact Disc), MD(MiniDisc), DVD(Digital Versatile Disc), 메모리 카드, 블루레이 디스크(Blu-ray(등록상표) Disc) 등을 이용할 수 있다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시로서, 한정되는 것은 아니며, 또 다른 효과가 있어도 된다.
덧붙여 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
입사광을 광전 변환하여 광전류를 생성하는 포토 다이오드와,
상기 광전류를 전압 신호로 변환하여 게이트로부터 출력하는 변환 트랜지스터와,
소정의 정전류를 상기 게이트에 접속된 출력 신호선에 공급하는 전류원 트랜지스터와,
상기 출력 신호선으로부터의 상기 소정의 정전류에 따른 일정한 전압을 상기 변환 트랜지스터의 소스에 공급하는 전압 공급 트랜지스터와,
상기 변환 트랜지스터의 상기 게이트와 상기 소스와의 사이에 접속된 용량
을 구비하는, 고체 촬상 소자.
(2)
상기 (1)에 있어서,
상기 전압 공급 트랜지스터의 게이트는, 상기 변환 트랜지스터의 소스와 입력 신호선을 거쳐 접속되고,
상기 용량은, 상기 입력 신호선과 상기 출력 신호선과의 사이의 배선간 용량인,
고체 촬상 소자.
(3)
상기 (2)에 있어서,
상기 입력 신호선과 상기 출력 신호선은 서로 다른 배선층에 배선되는,
고체 촬상 소자.
(4)
상기 (2)에 있어서,
상기 입력 신호선과 상기 출력 신호선은 동일한 배선층에 배선되는,
고체 촬상 소자.
(5)
상기 (1)에 있어서,
상기 용량은, 트랜지스터의 게이트 용량인,
고체 촬상 소자.
(6)
상기 (1) 내지 (5) 중 어느 하나에 있어서,
상기 전압 신호를 보정하는 버퍼와,
상기 보정된 전압 신호의 레벨을 저감하는 감산기와,
상기 저감된 전압 신호를 양자화하는 양자화기
를 더 구비하고,
상기 포토 다이오드는, 검출 칩에 적층된 수광 칩에 설치되고,
상기 양자화기는, 상기 수광 칩에 적층된 검출 칩에 설치되는,
고체 촬상 소자.
(7)
상기 (6)에 있어서,
상기 변환 트랜지스터, 상기 전류원 트랜지스터, 상기 전압 공급 트랜지스터 및 상기 용량은, 상기 검출 칩에 설치되는,
고체 촬상 소자.
(8)
상기 (6)에 있어서,
상기 변환 트랜지스터 및 상기 전압 공급 트랜지스터는 N형 트랜지스터이며,
상기 전류원 트랜지스터는 P형 트랜지스터이며,
상기 변환 트랜지스터, 상기 전압 공급 트랜지스터 및 상기 용량은, 상기 수광 칩에 설치되고,
상기 전류원 트랜지스터는, 상기 검출 칩에 설치되는,
고체 촬상 소자.
(9)
상기 (6)에 있어서,
상기 감산기는,
상기 버퍼의 출력 단자에 일단이 접속된 제1 용량과,
상기 제1 용량의 타단에 입력 단자가 접속된 인버터와,
상기 인버터에 병렬로 접속된 제2 용량
을 구비하고,
상기 용량 및 상기 제2 용량의 각각의 용량값은, 상기 제1 용량보다 작은,
고체 촬상 소자.
(10)
상기 (9)에 있어서,
상기 버퍼 및 상기 제1 용량은, 상기 수광 칩에 설치되고,
상기 인버터 및 상기 제2 용량은, 상기 검출 칩에 설치되는,
고체 촬상 소자.
(11)
상기 (9)에 있어서,
상기 버퍼 및 상기 감산기는, 상기 검출 칩에 설치되는,
고체 촬상 소자.
(12)
상기 (9)에 있어서,
상기 버퍼는 상기 수광 칩에 설치되고,
상기 감산기는 상기 검출 칩에 설치되는,
고체 촬상 소자.
(13)
상기 (1) 내지 상기 (12) 중 어느 하나에 있어서,
상기 수광 칩 및 상기 검출 칩 사이에 설치된 쉴드(shield)를 더 구비하는,
고체 촬상 소자.
100: 촬상 장치
110: 촬상 렌즈
120: 기록부
130: 제어부
200: 고체 촬상 소자
201: 수광 칩
202: 검출 칩
211, 212, 213, 231, 232, 233: 비어 배치부
220: 수광부
221: 포토 다이오드
240: 신호 처리 회로
251: 행 구동 회로
252: 열 구동 회로
260: 어드레스 이벤트 검출부
300: 어드레스 이벤트 검출 회로
310: 전류 전압 변환 회로
311: 변환 트랜지스터
312, 331, 333: 콘덴서
313: 전류원 트랜지스터
314: 전압 공급 트랜지스터
317: 배선간 용량
318: 트랜지스터
320: 버퍼
330: 감산기
332: 인버터
334: 스위치
340: 양자화기
341: 컴퍼레이터
350: 전송 회로
401: 쉴드
12031: 촬상부

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 입사광을 광전 변환하여 광전류를 생성하는 포토 다이오드와,
    상기 광전류를 전압 신호로 변환하여 게이트로부터 출력하는 변환 트랜지스터와,
    소정의 정전류를 상기 게이트에 접속된 출력 신호선에 공급하는 전류원 트랜지스터와,
    상기 출력 신호선으로부터의 상기 소정의 정전류에 따른 일정한 전압을 상기 변환 트랜지스터의 소스에 공급하는 전압 공급 트랜지스터와,
    상기 변환 트랜지스터의 상기 게이트와 상기 소스와의 사이에 접속된 용량
    을 구비하고,
    상기 용량은, 별도의 트랜지스터의 게이트 용량인,
    고체 촬상 소자.
  6. 삭제
  7. 입사광을 광전 변환하여 광전류를 생성하는 포토 다이오드와,
    상기 광전류를 전압 신호로 변환하여 게이트로부터 출력하는 변환 트랜지스터와,
    소정의 정전류를 상기 게이트에 접속된 출력 신호선에 공급하는 전류원 트랜지스터와,
    상기 출력 신호선으로부터의 상기 소정의 정전류에 따른 일정한 전압을 상기 변환 트랜지스터의 소스에 공급하는 전압 공급 트랜지스터와,
    상기 변환 트랜지스터의 상기 게이트와 상기 소스와의 사이에 접속된 용량
    을 구비하고,
    상기 전압 신호를 보정하는 버퍼와,
    상기 보정된 전압 신호의 레벨을 저감하는 감산기와,
    상기 저감된 전압 신호를 양자화하는 양자화기
    를 더 구비하고,
    상기 포토 다이오드는, 검출 칩에 적층된 수광 칩에 설치되고,
    상기 양자화기는, 상기 수광 칩에 적층된 검출 칩에 설치되며,
    상기 변환 트랜지스터, 상기 전류원 트랜지스터, 상기 전압 공급 트랜지스터 및 상기 용량은, 상기 검출 칩에 설치되는,
    고체 촬상 소자.
  8. 입사광을 광전 변환하여 광전류를 생성하는 포토 다이오드와,
    상기 광전류를 전압 신호로 변환하여 게이트로부터 출력하는 변환 트랜지스터와,
    소정의 정전류를 상기 게이트에 접속된 출력 신호선에 공급하는 전류원 트랜지스터와,
    상기 출력 신호선으로부터의 상기 소정의 정전류에 따른 일정한 전압을 상기 변환 트랜지스터의 소스에 공급하는 전압 공급 트랜지스터와,
    상기 변환 트랜지스터의 상기 게이트와 상기 소스와의 사이에 접속된 용량
    을 구비하고,
    상기 전압 신호를 보정하는 버퍼와,
    상기 보정된 전압 신호의 레벨을 저감하는 감산기와,
    상기 저감된 전압 신호를 양자화하는 양자화기
    를 더 구비하고,
    상기 포토 다이오드는, 검출 칩에 적층된 수광 칩에 설치되고,
    상기 양자화기는, 상기 수광 칩에 적층된 검출 칩에 설치되며,
    상기 변환 트랜지스터 및 상기 전압 공급 트랜지스터는 N형 트랜지스터이며,
    상기 전류원 트랜지스터는 P형 트랜지스터이며,
    상기 변환 트랜지스터, 상기 전압 공급 트랜지스터 및 상기 용량은, 상기 수광 칩에 설치되고,
    상기 전류원 트랜지스터는, 상기 검출 칩에 설치되는,
    고체 촬상 소자.
  9. 입사광을 광전 변환하여 광전류를 생성하는 포토 다이오드와,
    상기 광전류를 전압 신호로 변환하여 게이트로부터 출력하는 변환 트랜지스터와,
    소정의 정전류를 상기 게이트에 접속된 출력 신호선에 공급하는 전류원 트랜지스터와,
    상기 출력 신호선으로부터의 상기 소정의 정전류에 따른 일정한 전압을 상기 변환 트랜지스터의 소스에 공급하는 전압 공급 트랜지스터와,
    상기 변환 트랜지스터의 상기 게이트와 상기 소스와의 사이에 접속된 용량
    을 구비하고,
    상기 전압 신호를 보정하는 버퍼와,
    상기 보정된 전압 신호의 레벨을 저감하는 감산기와,
    상기 저감된 전압 신호를 양자화하는 양자화기
    를 더 구비하고,
    상기 포토 다이오드는, 검출 칩에 적층된 수광 칩에 설치되고,
    상기 양자화기는, 상기 수광 칩에 적층된 검출 칩에 설치되며,
    상기 감산기는,
    상기 버퍼의 출력 단자에 일단이 접속된 제1 용량과,
    상기 제1 용량의 타단에 입력 단자가 접속된 인버터와,
    상기 인버터에 병렬로 접속된 제2 용량
    을 구비하고,
    상기 용량 및 상기 제2 용량의 각각의 용량값은, 상기 제1 용량보다 작은,
    고체 촬상 소자.
  10. 제9항에 있어서,
    상기 버퍼 및 상기 제1 용량은, 상기 수광 칩에 설치되고,
    상기 인버터 및 상기 제2 용량은, 상기 검출 칩에 설치되는,
    고체 촬상 소자.
  11. 제9항에 있어서,
    상기 버퍼 및 상기 감산기는, 상기 검출 칩에 설치되는,
    고체 촬상 소자.
  12. 제9항에 있어서,
    상기 버퍼는 상기 수광 칩에 설치되고,
    상기 감산기는 상기 검출 칩에 설치되는,
    고체 촬상 소자.
  13. 삭제
KR1020197021695A 2017-10-30 2018-07-18 고체 촬상 소자 KR102181951B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017209046 2017-10-30
JPJP-P-2017-209046 2017-10-30
PCT/JP2018/026802 WO2019087472A1 (ja) 2017-10-30 2018-07-18 固体撮像素子

Publications (2)

Publication Number Publication Date
KR20200017379A KR20200017379A (ko) 2020-02-18
KR102181951B1 true KR102181951B1 (ko) 2020-11-23

Family

ID=66295427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197021695A KR102181951B1 (ko) 2017-10-30 2018-07-18 고체 촬상 소자

Country Status (7)

Country Link
US (2) US11245861B2 (ko)
EP (1) EP3576404B1 (ko)
JP (1) JP6663544B2 (ko)
KR (1) KR102181951B1 (ko)
CN (2) CN109729291B (ko)
DE (1) DE112018005710T5 (ko)
WO (1) WO2019087472A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970273B1 (ko) * 2017-05-24 2019-04-18 포스필 주식회사 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법
DE112018005710T5 (de) * 2017-10-30 2020-07-16 Sony Semiconductor Solutions Corporation Festkörperbildaufnahmeelement
KR20230170980A (ko) * 2018-03-14 2023-12-19 소니 어드밴스드 비주얼 센싱 아게 3d-ic 기술로 제조된 이벤트-기반 비전 센서
KR20220054592A (ko) * 2019-09-04 2022-05-03 소니 어드밴스드 비주얼 센싱 아게 이벤트 기반 비전 센서들에서의 지연 균등화
JP2021103842A (ja) 2019-12-25 2021-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
EP4099686A4 (en) * 2020-01-31 2023-07-19 Sony Semiconductor Solutions Corporation SOLID STATE IMAGING ELEMENT AND IMAGING DEVICE
JPWO2021153295A1 (ko) * 2020-01-31 2021-08-05
WO2021161855A1 (ja) 2020-02-12 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像システム
EP3930312B8 (en) * 2020-06-26 2023-10-25 Alpsentek GmbH Delta image sensor with digital pixel storage
JPWO2022091795A1 (ko) * 2020-10-28 2022-05-05
US20240015416A1 (en) * 2020-12-11 2024-01-11 Sony Semiconductor Solutions Corporation Photoreceptor module and solid-state imaging device
JP2022119380A (ja) 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム
JP2022188990A (ja) * 2021-06-10 2022-12-22 キヤノン株式会社 情報処理装置、情報処理方法およびプログラム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376813A (en) * 1993-06-02 1994-12-27 California Institute Of Technology Adaptive photoreceptor including adaptive element for long-time-constant continuous adaptation with low offset and insensitivity to light
CA2242622A1 (en) * 1997-07-10 1999-01-10 Universite Laval Integrated motion vision sensor
US7459667B1 (en) 2004-09-07 2008-12-02 Sensata Technologies, Inc. Active pixel image sensor with common gate amplifier mode
KR101331982B1 (ko) * 2005-06-03 2013-11-25 우니페르지타에트 취리히 시간 의존적 이미지 데이터를 검출하기 위한 광 어레이
US7791664B1 (en) * 2006-07-20 2010-09-07 Advasense Technologies Ltd. Methods for reading a pixel and for writing to a pixel and a device having pixel reading capabilities and pixel writing capabilities
JP2009164681A (ja) 2007-12-28 2009-07-23 Nec Electronics Corp 読み出し回路、抵抗可変素子装置、及び撮像装置
US8471310B2 (en) 2011-01-11 2013-06-25 Aptina Imaging Corporation Image sensor pixels with back-gate-modulated vertical transistor
US9631974B2 (en) 2011-12-19 2017-04-25 Universität Zürich Photoarray, particularly for combining sampled brightness sensing with asynchronous detection of time-dependent image data
EP2890118B1 (en) * 2012-08-23 2019-07-24 Sony Corporation Current/voltage conversion circuit and image pickup device
KR20140056986A (ko) 2012-11-02 2014-05-12 삼성전자주식회사 모션 센서 어레이 장치, 상기 모선 센서 어레이를 이용한 거리 센싱 시스템, 및 거리 센싱 방법
TWI634791B (zh) 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
JP2014187261A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
CN105706439B (zh) * 2013-09-16 2019-06-28 超龙凯姆公司 动态、单个光电二极管像素电路及其操作方法
KR102136055B1 (ko) 2014-01-08 2020-07-21 삼성전자 주식회사 오픈-루프 증폭기를 포함하는 비전 센서 칩, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9837457B2 (en) 2014-07-25 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6323813B2 (ja) 2014-12-26 2018-05-16 パナソニックＩｐマネジメント株式会社 撮像装置
US10212372B2 (en) 2014-12-26 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device including signal line and unit pixel cell including charge storage region
WO2017009944A1 (ja) * 2015-07-14 2017-01-19 オリンパス株式会社 固体撮像装置
WO2017013806A1 (ja) * 2015-07-23 2017-01-26 オリンパス株式会社 固体撮像装置
US9876946B2 (en) 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102523136B1 (ko) * 2015-09-01 2023-04-19 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
WO2017158483A1 (en) * 2016-03-14 2017-09-21 Insightness Ag A vision sensor, a method of vision sensing, and a depth sensor assembly
CN107147856B (zh) * 2017-03-30 2019-11-22 深圳大学 一种像素单元及其去噪方法、动态视觉传感器、成像装置
DE112018005710T5 (de) 2017-10-30 2020-07-16 Sony Semiconductor Solutions Corporation Festkörperbildaufnahmeelement

Also Published As

Publication number Publication date
CN208848911U (zh) 2019-05-10
US20220159202A1 (en) 2022-05-19
US11245861B2 (en) 2022-02-08
JPWO2019087472A1 (ja) 2020-01-23
JP6663544B2 (ja) 2020-03-11
US11659291B2 (en) 2023-05-23
EP3576404A1 (en) 2019-12-04
CN109729291A (zh) 2019-05-07
KR20200017379A (ko) 2020-02-18
CN109729291B (zh) 2021-10-22
WO2019087472A1 (ja) 2019-05-09
EP3576404A4 (en) 2020-01-15
EP3576404B1 (en) 2021-11-03
DE112018005710T5 (de) 2020-07-16
US20210258519A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
KR102181951B1 (ko) 고체 촬상 소자
JP7141440B2 (ja) 固体撮像素子
KR102606087B1 (ko) 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법
KR102673021B1 (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
JP7307725B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN209949276U (zh) 固体摄像元件和摄像装置
WO2021117350A1 (ja) 固体撮像素子、および、撮像装置
US11153519B2 (en) Solid-state imaging element, imaging device, and control method for solid-state imaging element
KR102719306B1 (ko) 고체 촬상 소자 및 촬상 장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant