KR20220113546A - 유리판 및 그 제조 방법 - Google Patents

유리판 및 그 제조 방법 Download PDF

Info

Publication number
KR20220113546A
KR20220113546A KR1020227026302A KR20227026302A KR20220113546A KR 20220113546 A KR20220113546 A KR 20220113546A KR 1020227026302 A KR1020227026302 A KR 1020227026302A KR 20227026302 A KR20227026302 A KR 20227026302A KR 20220113546 A KR20220113546 A KR 20220113546A
Authority
KR
South Korea
Prior art keywords
glass plate
plate
substrate
less
glass
Prior art date
Application number
KR1020227026302A
Other languages
English (en)
Other versions
KR102509784B1 (ko
Inventor
히로키 카타야마
히로시 나카지마
Original Assignee
니폰 덴키 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰 덴키 가라스 가부시키가이샤 filed Critical 니폰 덴키 가라스 가부시키가이샤
Publication of KR20220113546A publication Critical patent/KR20220113546A/ko
Application granted granted Critical
Publication of KR102509784B1 publication Critical patent/KR102509784B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B29/00—Reheating glass products for softening or fusing their surfaces; Fire-polishing; Fusing of margins
    • C03B29/02—Reheating glass products for softening or fusing their surfaces; Fire-polishing; Fusing of margins in a discontinuous way
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B29/00—Reheating glass products for softening or fusing their surfaces; Fire-polishing; Fusing of margins
    • C03B29/02—Reheating glass products for softening or fusing their surfaces; Fire-polishing; Fusing of margins in a discontinuous way
    • C03B29/025—Glass sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B17/00—Forming molten glass by flowing-out, pushing-out, extruding or drawing downwardly or laterally from forming slits or by overflowing over lips
    • C03B17/06—Forming glass sheets
    • C03B17/064—Forming glass sheets by the overflow downdraw fusion process; Isopipes therefor
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B33/00—Severing cooled glass
    • C03B33/09—Severing cooled glass by thermal shock
    • C03B33/091—Severing cooled glass by thermal shock using at least one focussed radiation beam, e.g. laser beam
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/0025—Other surface treatment of glass not in the form of fibres or filaments by irradiation by a laser beam
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Abstract

본 발명의 기술적 과제는 고밀도 배선에 제공되는 가공 기판의 지지에 적합하고, 또한 끝면 강도가 높은 유리판 및 그 제조 방법을 창안함으로써, 반도체 패키지의 고밀도화에 기여하는 것이다. 본 발명의 유리판은 전체 판두께 편차가 2.0㎛ 미만이고, 또한 끝면의 전부 또는 일부가 용융 고화면인 것을 특징으로 한다.

Description

유리판 및 그 제조 방법{GLASS PLATE AND MANUFACTURING METHOD THEREFOR}
본 발명은 유리판 및 그 제조 방법에 관한 것으로서, 구체적으로는 반도체 패키지의 제조 공정에서 가공 기판의 지지에 사용하는 유리판 및 그 제조 방법에 관한 것이다.
휴대전화, 노트형 퍼스널 컴퓨터, PDA(Personal Data Assistance) 등의 휴대형 전자기기에는 소형화 및 경량화가 요구되고 있다. 이것에 따라, 이들 전자기기에 사용되는 반도체칩의 실장 스페이스도 엄격하게 제한되고 있어, 반도체칩의 고밀도한 실장이 과제로 되고 있다. 그래서, 최근에서는 3차원 실장 기술, 즉 반도체칩끼리를 적층하고, 각 반도체칩 간을 배선 접속함으로써, 반도체 패키지의 고밀도실장을 도모하고 있다.
또한, 종래의 웨이퍼 레벨 패키지(WLP)는 범프를 웨이퍼의 상태로 형성한 후, 다이싱으로 개편화함으로써 제작되고 있다. 그러나, 종래의 WLP는 핀수를 증가시키기 어려운 것에 추가해서, 반도체칩의 이면이 노출된 상태에서 실장되기 때문에, 반도체칩의 결함 등이 발생하기 쉽다고 하는 문제가 있었다.
그래서, 새로운 WLP로서 팬 아웃형의 WLP가 제안되어 있다. 팬 아웃형의 WLP는 핀수를 증가시키는 것이 가능하고, 또한 반도체칩의 단부를 보호함으로써 반도체칩의 결함 등을 방지할 수 있다.
팬 아웃형의 WLP에서는 복수의 반도체칩을 수지의 밀봉재로 몰딩하여 가공 기판을 형성한 후에, 가공 기판의 일방의 표면에 배선하는 공정, 땜납 범프를 형성하는 공정 등을 갖는다.
이들 공정은 약 200∼300℃의 열처리를 수반하기 때문에, 밀봉재가 변형되어 가공 기판이 치수 변화할 우려가 있다. 가공 기판이 치수 변화하면, 가공 기판의 일방의 표면에 대하여 고밀도로 배선하는 것이 곤란해지고, 또한 땜납 범프를 정확하게 형성하는 것도 곤란해진다.
가공 기판의 치수 변화를 억제하기 위해서, 지지판으로서 유리판을 사용하는 것이 유효하다. 유리판은 표면을 평활화하기 쉽고, 또한 강성을 갖는다. 따라서, 유리판을 사용하면, 가공 기판을 강고하고 또한 정확하게 지지하는 것이 가능해진다. 또한, 유리판은 자외광 등의 광이 투과하기 쉽다. 따라서, 유리판을 사용하면 접착층 등을 설치함으로써 가공 기판과 유리판을 용이하게 고정할 수 있다. 또한, 박리층 등을 설치함으로써 가공 기판과 유리판을 용이하게 분리할 수도 있다.
그러나, 유리판을 사용했을 경우에도 가공 기판의 일방의 표면에 대하여 고밀도로 배선하는 것이 곤란해지는 경우가 있었다.
또한, 가공 기판을 지지하기 위한 유리판에는 투입/반출시, 반송시 또는 가공시에 파손되기 어려운 것이 요구된다. 유리판의 기계적 강도는 끝면의 칩핑, 마이크로크랙 등의 비율에 의존하고, 이 비율에 따라서는 유리판의 기계적 강도가 대폭 저하한다. 연마에 의해 유리판의 끝면에 모따기부를 형성하면, 칩핑 등을 저감할 수 있지만, 마이크로크랙을 완전히 제거하는 것은 곤란하다. 결과적으로, 유리판의 끝면 강도를 충분히 높이는 것이 불가능하여, 유리판이 투입/반출시, 반송시 또는 가공시에 파손되기 쉬워진다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 그 기술적 과제는 고밀도 배선에 제공되는 가공 기판의 지지에 적합하고, 또한 끝면 강도가 높은 유리판 및 그 제조 방법을 창안함으로써, 반도체 패키지의 고밀도화에 기여하는 것이다.
본 발명자 등은 각종의 실험을 반복한 결과, 전체 판두께 편차를 저감하고, 더욱이 유리판의 끝면을 용융 고화면으로 함으로써, 상기 기술적 과제를 해결할 수 있는 것을 발견하고, 본 발명으로서 제안하는 것이다. 즉, 본 발명의 유리판은 전체 판두께 편차가 2.0㎛ 미만이고, 또한 끝면의 전부 또는 일부가 용융 고화면인 것을 특징으로 한다. 여기에서, 「전체 판두께 편차」는 유리판 전체의 최대 판두께와 최소 판두께의 차이고, 예를 들면 Kobelco Research Institute, Inc.제의 SBW-331ML/d에 의해 측정 가능하다.
본 발명의 유리판은 전체 판두께 편차가 2.0㎛ 미만이다. 전체 판두께 편차를 2.0㎛ 미만까지 작게 하면, 가공 처리의 정밀도를 높이기 쉬워진다. 특히 배선 정밀도를 높일 수 있기 때문에, 고밀도의 배선이 가능하게 된다. 또한, 유리판의 면내 강도가 향상되어 유리판 및 적층체가 파손되기 어려워진다. 더욱이, 유리판의 재이용 횟수(내용수(耐用數))를 증가시킬 수 있다.
본 발명의 유리판은 끝면의 전부 또는 일부가 용융 고화면이다. 이것에 의해, 끝면에 존재하는 마이크로크랙이 용해되어 소실되어서 매끈한 상태가 되기 때문에, 유리판의 끝면 강도를 대폭 높일 수 있다.
도 1은 유리판의 끝면을 레이저 조사에 의해 용융 고화한 상태를 나타내는 단면 사진이다. 도 1로부터 알 수 있는 바와 같이, 유리판의 끝면은 매끈한 경면으로 되어 있고, 또한 구 형상의 액고임의 상태, 즉 구 형상으로 팽출된 상태로 되어 있다. 도 2는 도 1에 나타내는 유리판의 팽출부를 연마에 의해 제거하여, 전체 판두께 편차를 2.0㎛ 미만까지 저하시킨 상태를 나타내는 단면 사진이다.
제 2로, 본 발명의 유리판은 전체 판두께 편차가 1.0㎛ 미만인 것이 바람직하다.
제 3으로, 본 발명의 유리판은 용융 고화면이 레이저 조사에 의해 형성되어 이루어지는 것이 바람직하다. 이것에 의해, 끝면의 용융 고화의 영역을 조절하기 쉬워진다. 또한, 용융 고화면의 팽출 상태를 조절하기 쉬워진다.
제 4로, 본 발명의 유리판은 휨량이 60㎛ 이하인 것이 바람직하다. 여기에서, 「휨량」은 유리판 전체에 있어서의 최고 위점과 최소 이승 초점면 간의 최대 거리의 절대치와, 최저 위점과 최소 이승 초점면의 절대치의 합계를 가리키고, 예를 들면 Kobelco Research Institute, Inc.제의 SBW-331ML/d에 의해 측정가능하다.
제 5로, 본 발명의 유리판은 표면의 전부 또는 일부가 연마면인 것이 바람직하다.
제 6으로, 본 발명의 유리판은 오버플로우 다운 드로우법에 의해 성형되어 이루어지는 것이 바람직하다.
제 7로, 본 발명의 유리판은 영률이 65GPa 이상인 것이 바람직하다. 여기에서, 「영률」은 굽힘 공진법에 의해 측정한 값을 가리킨다. 또한, 1GPa는 약 101.9Kgf/㎟에 상당한다.
제 8로, 본 발명의 유리판은 외형이 웨이퍼 형상인 것이 바람직하다.
제 9로, 본 발명의 유리판은 반도체 패키지의 제조 공정에서 가공 기판의 지지에 사용하는 것이 바람직하다.
제 10으로, 본 발명의 적층체는 적어도 가공 기판과 가공 기판을 지지하기 위한 유리판을 구비하는 적층체이고, 유리판은 상기 유리판인 것이 바람직하다.
제 11로, 본 발명의 유리판의 제조 방법은 (1) 유리 원판을 절단하여 유리판을 얻는 공정과, (2) 레이저 조사에 의해 유리판의 끝면의 일부 또는 전부를 용융한 후, 고화하는 공정과, (3) 유리판의 전체 판두께 편차가 2.0㎛ 미만이 되도록 유리판의 표면을 연마하는 공정을 갖는 것을 특징으로 한다.
제 12로, 본 발명의 유리판의 제조 방법은 오버플로우 다운 드로우법에 의해 유리 원판을 성형하는 것이 바람직하다.
도 1은 유리판의 끝면을 레이저 조사에 의해 용융 고화한 상태를 나타내는 단면 사진이다.
도 2는 도 1에 나타내는 유리판의 팽출부를 연마에 의해 제거하여 전체 판두께 편차를 2.0㎛ 미만까지 저하시킨 상태를 나타내는 단면 사진이다.
도 3은 본 발명의 적층체의 일례를 나타내는 개념 사시도이다.
도 4a는 팬 아웃형의 WLP의 제조 공정의 일부를 나타내는 개념 단면도이다.
도 4b는 팬 아웃형의 WLP의 제조 공정의 일부를 나타내는 개념 단면도이다.
도 4c는 팬 아웃형의 WLP의 제조 공정의 일부를 나타내는 개념 단면도이다.
도 4d는 팬 아웃형의 WLP의 제조 공정의 일부를 나타내는 개념 단면도이다.
도 4e는 팬 아웃형의 WLP의 제조 공정의 일부를 나타내는 개념 단면도이다.
도 4f는 팬 아웃형의 WLP의 제조 공정의 일부를 나타내는 개념 단면도이다.
도 4g는 팬 아웃형의 WLP의 제조 공정의 일부를 나타내는 개념 단면도이다.
본 발명의 유리판에 있어서, 전체 판두께 편차는 바람직하게는 2㎛ 미만, 1.5㎛ 이하, 1㎛ 이하, 1㎛ 미만, 0.8㎛ 이하, 0.1∼0.9㎛, 특히 0.2∼0.7㎛이다. 전체 판두께 편차가 작을수록 가공 처리의 정밀도를 높이기 쉬워진다. 특히 배선 정밀도를 높일 수 있기 때문에, 고밀도의 배선이 가능해진다. 또한, 유리판의 강도가 향상되어 유리판 및 적층체가 파손되기 어려워진다. 더욱이, 유리판의 재이용 횟수(내용수)를 증가시킬 수 있다.
본 발명의 유리판은 끝면의 전부 또는 일부가 용융 고화면이고, 면적비로 끝면의 70% 이상이 용융 고화면인 것이 바람직하고, 끝면의 90% 이상이 용융 고화면인 것이 보다 바람직하고, 끝면의 전부가 용융 고화면인 것이 더욱 바람직하다. 끝면에 있어서 용융 고화면의 비율이 높을수록 유리판의 끝면 강도를 높일 수 있다.
끝면에 용융 고화면을 형성하는 방법으로서 각종의 방법을 채택할 수 있다. 예를 들면 버너로 직접 가열하는 방법, 레이저 조사에 의해 국소 가열하는 방법 등을 들 수 있지만, 후자의 방법은 조사 조건의 조절에 의해 용융 고화하는 영역을 조절하기 쉬워서, 용융 고화면의 팽출 상태를 조절하기 쉽기 때문에 바람직하다. 또한, 유리판을 레이저 조사에 의해 용단하면, 유리판의 끝면에 용융 고화면을 형성할 수도 있다. 레이저로서 각종의 레이저가 사용가능하다. 예를 들면 CO2 레이저, YAG 레이저 등이 사용가능하고, 특히 10.6㎛의 파장을 갖는 CO2 레이저를 사용하는 것이 바람직하다. 이렇게 하면, 레이저의 광을 유리판에 적확하게 흡수시키는 것이 가능해진다.
끝면은 끝면 강도를 높이는 관점으로부터, R 형상(반구 형상)인 것이 바람직하다.또한, 이러한 끝면 형상은, 예를 들면 레이저 조사에 의해 끝면에 구 형상의 팽출부를 형성한 후에, 표면으로부터 솟아오른 팽출부를 연마 처리에 의해 제거함으로써 형성할 수 있다.
휨량은 바람직하게는 60㎛ 이하, 55㎛ 이하, 50㎛ 이하, 1∼45㎛, 특히 5∼40㎛이다. 휨량이 작을수록 가공 처리의 정밀도를 높이기 쉬워진다. 특히 배선 정밀도를 높일 수 있기 때문에, 고밀도의 배선이 가능하게 된다. 더욱이, 유리판의 재이용 횟수(내용수)를 증가시킬 수 있다.
표면의 산술 평균 거칠기(Ra)는 바람직하게는 10nm 이하, 5nm 이하, 2nm 이하, 1nm 이하, 특히 0.5nm 이하이다. 표면의 산술 평균 거칠기(Ra)가 작을수록 가공 처리의 정밀도를 높이기 쉬워진다. 특히 배선 정밀도를 높일 수 있기 때문에, 고밀도의 배선이 가능하게 된다. 또한, 유리판의 강도가 향상되어 유리판 및 적층체가 파손되기 어려워진다. 더욱이 유리판의 재이용 횟수(지지 회수)를 증가시킬 수 있다. 또한, 「산술 평균 거칠기(Ra)」는 원자간력 현미경(AFM)에 의해 측정 가능하다.
본 발명의 유리판은 표면의 전부 또는 일부가 연마면인 것이 바람직하고, 면적비로 표면의 50% 이상이 연마면인 것이 보다 바람직하고, 표면의 70% 이상이 연마면인 것이 더욱 바람직하고, 표면의 90% 이상이 연마면인 것이 특히 바람직하다. 이렇게 하면, 전체 판두께 편차를 저감하기 쉬워지고, 또한 휨량도 저감하기 쉬워진다.
연마 처리 방법으로서는 각종의 방법을 채용할 수 있지만, 유리판의 양면을 한 쌍의 연마 패드로 끼우고, 유리판과 한 쌍의 연마 패드를 함께 회전시키면서 유리판을 연마 처리하는 방법이 바람직하다. 더욱이 한 쌍의 연마 패드는 외경이 다른 것이 바람직하고, 연마시에 간헐적으로 유리판의 일부가 연마 패드로부터 밀려나오도록 연마 처리하는 것이 바람직하다. 이것에 의해, 전체 판두께 편차를 저감하기 쉬워지고, 또한 휨량도 저감하기 쉬워진다. 또한, 연마 처리에 있어서, 연마 깊이는 특별히 한정되지 않지만, 연마 깊이는 바람직하게는 50㎛ 이하, 30㎛ 이하, 20㎛ 이하, 특히 10㎛ 이하이다. 연마 깊이가 작을수록 유리판의 생산성이 향상된다.
본 발명의 유리판은 웨이퍼 형상(대략 진원 형상)이 바람직하고, 그 직경은 100mm 이상 500mm 이하, 특히 150mm 이상 450mm 이하가 바람직하다. 이렇게 하면, 반도체 패키지의 제조 공정에 적용하기 쉬워진다. 필요에 따라서, 그 이외의 형상, 예를 들면 직사각형 등의 형상으로 가공해도 좋다.
본 발명의 유리판에 있어서, 판두께는 바람직하게는 2.0mm 미만, 1.5mm 이하, 1.2mm 이하, 1.1mm 이하, 1.0mm 이하, 특히 0.9mm 이하이다. 판두께가 얇아질수록 적층체의 질량이 가벼워지기 때문에, 핸들링성이 향상된다. 한편, 판두께가 지나치게 얇으면, 유리판 자체의 강도가 저하하여, 지지판으로서의 기능을 완수하기 어려워진다. 따라서, 판두께는 바람직하게는 0.1mm 이상, 0.2mm 이상, 0.3mm 이상, 0.4mm 이상, 0.5mm 이상, 0.6mm 이상, 특히 0.7mm 초과이다.
본 발명의 유리판은 이하의 특성을 갖는 것이 바람직하다.
본 발명의 유리판에 있어서, 30∼380℃의 온도 범위에 있어서의 평균 열팽창계수는 0×10-7/℃ 이상, 또한 165×10-7/℃ 이하가 바람직하다. 이것에 의해, 가공 기판과 유리판의 열팽창계수를 정합시키기 쉬워진다. 그리고, 양자의 열팽창계수가 정합되면, 가공 처리시에 가공 기판의 치수 변화(특히, 휨 변형)를 억제하기 쉬워진다. 결과적으로, 가공 기판의 일방의 표면에 대해서 고밀도로 배선하는 것이 가능해지고, 또한 땜납 범프를 정확하게 형성하는 것도 가능해진다. 또한, 「30∼380℃의 온도 범위에 있어서의 평균 열팽창계수」는 딜라토미터로 측정가능하다.
30∼380℃의 온도 범위에 있어서의 평균 열팽창계수는 가공 기판 내에서 반도체칩의 비율이 적고 밀봉재의 비율이 많을 경우에는 상승시키는 것이 바람직하고, 반대로 가공 기판 내에서 반도체칩의 비율이 많고 밀봉재의 비율이 적을 경우에는 저하시키는 것이 바람직하다.
30∼380℃의 온도 범위에 있어서의 평균 열팽창계수를 0×10-7/℃ 이상 또한 50×10-7/℃ 미만으로 할 경우, 유리판은 유리 조성으로서 질량%로 SiO2 55∼75%, Al2O3 15∼30%, Li2O 0.1∼6%, Na2O+K2O 0∼8%, MgO+CaO+SrO+BaO 0∼10%를 함유하는 것이 바람직하고, 또는 SiO2 55∼75%, Al2O3 10∼30%, Li2O+Na2O+K2O 0∼0.3%, MgO+CaO+SrO+BaO 5∼20%를 함유하는 것도 바람직하다. 30∼380℃의 온도 범위에 있어서의 평균 열팽창계수를 50×10-7/℃ 이상 또한 75×10-7/℃ 미만으로 할 경우, 유리판은 유리 조성으로서 질량%로 SiO2 55∼70%, Al2O3 3∼15%, B2O3 5∼20%, MgO 0∼5%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O 5∼15%, K2O 0∼10%를 함유하는 것이 바람직하다. 30∼380℃의 온도 범위에 있어서의 평균 열팽창계수를 75×10-7/℃ 이상 또한 85×10-7/℃ 이하로 할 경우, 유리판은 유리 조성으로서 질량%로 SiO2 60∼75%, Al2O3 5∼15%, B2O3 5∼20%, MgO 0∼5%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O 7∼16%, K2O 0∼8%를 함유하는 것이 바람직하다. 30∼380℃의 온도 범위에 있어서의 평균 열팽창계수를 85×10-7/℃ 초과 또한 120×10-7/℃ 이하로 할 경우, 유리판은 유리 조성으로서 질량%로 SiO2 55∼70%, Al2O3 3∼13%, B2O3 2∼8%, MgO 0∼5%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O 10∼21%, K2O 0∼5%를 함유하는 것이 바람직하다. 30∼380℃의 온도 범위에 있어서의 평균 열팽창계수를 120×10-7/℃ 초과 또한 165×10-7/℃ 이하로 할 경우, 유리판은 유리 조성으로서 질량%로 SiO2 53∼65%, Al2O3 3∼13%, B2O3 0∼5%, MgO 0.1∼6%, CaO 0∼10%, SrO 0∼5%, BaO 0∼5%, ZnO 0∼5%, Na2O+K2O 20∼40%, Na2O 12∼21%, K2O 7∼21%를 함유하는 것이 바람직하다. 이렇게 하면, 열팽창계수를 소망의 범위로 규제하기 쉬워짐과 아울러 내실투성이 향상되기 때문에, 전체 판두께 편차가 작은 유리판을 성형하기 쉬워진다.
영률은 바람직하게는 65GPa 이상, 67GPa 이상, 68GPa 이상, 69GPa 이상, 70GPa 이상, 71GPa 이상, 72GPa 이상, 특히 73GPa 이상이다. 영률이 너무 낮으면, 적층체의 강성을 유지하기 어려워져서 가공 기판의 변형, 휨, 파손이 발생하기 쉬워진다.
액상 온도는 바람직하게는 1150℃ 미만, 1120℃ 이하, 1100℃ 이하, 1080℃ 이하, 1050℃ 이하, 1010℃ 이하, 980℃ 이하, 960℃ 이하, 950℃ 이하, 특히 940℃ 이하이다. 이렇게 하면, 다운 드로우법, 특히 오버플로우 다운 드로우법으로 유리판을 성형하기 쉬워지기 때문에, 판두께가 작은 유리판을 제작하기 쉬워짐과 아울러, 성형 후의 판두께 편차를 저감할 수 있다. 또한, 유리판의 제조 공정 시에 실투 결정이 발생하여 유리판의 생산성이 저하하는 사태를 방지하기 쉬워진다. 여기에서, 「액상 온도」는 표준체 30메쉬(500㎛)를 통과하고 50메쉬(300㎛)에 잔류하는 유리 분말을 백금 보트에 넣은 후, 온도 구배로 중에 24시간 유지하고, 결정이 석출되는 온도를 측정함으로써 산출가능하다.
액상 온도에 있어서의 점도는 바람직하게는 104.6dPa·s 이상, 105.0dPa·s 이상, 105.2dPa·s 이상, 105.4dPa·s 이상, 105.6dPa·s 이상, 특히 105.8dPa·s 이상이다. 이렇게 하면, 다운 드로우법, 특히 오버플로우 다운 드로우법으로 유리판을 성형하기 쉬워지기 때문에, 판두께가 작은 유리판을 제작하기 쉬워짐과 아울러, 성형 후의 판두께 편차를 저감할 수 있다. 또한, 유리판의 제조 공정시에 실투 결정이 발생하여 유리판의 생산성이 저하하는 사태를 방지하기 쉬워진다. 여기에서, 「액상 온도에 있어서의 점도」는 백금구 인상법으로 측정가능하다. 또한, 액상 온도에 있어서의 점도는 성형성의 지표이고, 액상 온도에 있어서의 점도가 높을수록 성형성이 향상된다.
102.5dPa·s에 있어서의 온도는 바람직하게는 1580℃ 이하, 1500℃ 이하, 1450℃ 이하, 1400℃ 이하, 1350℃ 이하, 특히 1200∼1300℃이다. 102.5dPa·s에 있어서의 온도가 높아지면, 용융성이 저하하여 유리판의 제조 비용이 급등한다. 여기에서, 「102.5dPa·s에 있어서의 온도」는 백금구 인상법으로 측정가능하다. 또한, 102.5dPa·s에 있어서의 온도는 용융 온도에 상당하고, 이 온도가 낮을수록 용융성이 향상된다.
본 발명의 유리판에 있어서, 판두께 방향, 파장 300nm에 있어서의 자외선 투과율은 바람직하게는 40% 이상, 50% 이상, 60% 이상, 70% 이상, 특히 80% 이상이다. 자외선 투과율이 지나치게 낮으면, 자외광의 조사에 의해 접착층에 의해 가공 기판과 유리판을 접착하기 어려워지는 것에 추가해서, 박리층에 의해 가공 기판으로부터 유리판을 박리하기 어려워진다. 또한, 「판두께 방향, 파장 300nm에 있어서의 자외선 투과율」은, 예를 들면 더블빔형 분광 광도계를 이용하여 파장 300nm의 분광 투과율을 측정함으로써 평가 가능하다.
본 발명의 유리판은 다운 드로우법, 특히 오버플로우 다운 드로우법으로 성형되어 이루어지는 것이 바람직하다. 오버플로우 다운 드로우법은 내열성의 홈통상구조물의 양측으로부터 용융 유리를 넘치게 하고, 넘친 용융 유리를 홈통상 구조물의 최하부 끝에서 합류시키면서, 하방으로 연신 성형해서 유리 원판을 성형하는 방법이다. 오버플로우 다운 드로우법에서는 유리판의 표면이 되어야 할 면은 홈통상 내화물에 접촉시키지 않고 자유 표면의 상태에서 성형된다. 이 때문에, 판두께가 작은 유리판을 제작하기 쉬워짐과 아울러, 전체 판두께 편차를 저감할 수 있고, 결과적으로 유리판의 제조 비용을 저렴화할 수 있다.
유리 원판의 성형 방법으로서 오버플로우 다운 드로우법 이외에도, 예를 들면 슬롯 다운법, 리드로우법, 플로트법, 롤아웃법 등을 채택할 수도 있다.
본 발명의 유리판은 표면에 연마면을 갖고, 오버플로우 다운 드로우법으로 성형되어 이루어지는 것이 바람직하다. 이렇게 하면, 연마 처리 전의 전체 판두께 편차가 작아지기 때문에, 연마 처리에 의해 전체 판두께 편차를 가급적으로 저감하는 것이 가능해진다. 예를 들면 전체 판두께 편차를 1.0㎛ 이하로 저감하는 것이 가능해진다.
본 발명의 유리판은 휨량을 저감하는 관점으로부터, 화학 강화 처리가 되어 있지 않은 것이 바람직하다. 한편, 기계적 강도의 관점으로부터, 화학 강화 처리가 되어 있는 것이 바람직하다. 즉, 휨량을 저감하는 관점으로부터, 표면에 압축 응력층을 갖지 않는 것이 바람직하고, 기계적 강도의 관점으로부터, 표면에 압축 응력층을 갖는 것이 바람직하다.
본 발명의 유리판의 제조 방법은 (1) 유리 원판을 절단하여 유리판을 얻는 공정과, (2) 레이저 조사에 의해 유리판의 끝면의 일부 또는 전부를 용융한 후, 고화하는 공정과, (3) 유리판의 전체 판두께 편차가 2.0㎛ 미만이 되도록 유리판의 표면을 연마하는 공정을 갖는 것을 특징으로 한다. 여기에서, 본 발명의 유리판의 제조 방법의 기술적 특징(바람직한 구성, 효과)은 본 발명의 유리판의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 유리판의 제조 방법은 유리 원판을 절단하여 유리판을 얻는 공정을 갖는다. 유리 원판을 절단하는 방법으로서 각종의 방법을 채택할 수 있다. 예를 들면 레이저 조사시의 서멀쇼크에 의해 절단하는 방법, 스크라이빙한 후에 스냅을 행하는 방법이 이용가능하다.
본 발명의 유리판의 제조 방법은 레이저 조사에 의해 유리판의 끝면의 일부 또는 전부를 용융한 후 고화하는 공정을 갖지만, 이 공정의 적합한 형태는 상기한 바와 같다.
본 발명의 유리판의 제조 방법은 유리판의 끝면에 용융 고화면을 형성한 후에 유리판을 어닐링하는 공정을 갖는 것이 바람직하다. 끝면의 잔류 응력과 유리판의 휨량을 저감하는 관점으로부터, 어닐링 온도는 유리판의 연화점 이상으로 하는 것이 바람직하고, 어닐링 온도에 있어서의 보관 유지 시간은 30분간 이상으로 하는 것이 바람직하다. 또한, 어닐링은 전기 로 등의 열처리 로에서 행할 수 있다.
본 발명의 유리판의 제조 방법은 본 발명의 유리판의 제조 방법은 유리판의 전체 판두께 편차가 2.0㎛ 미만이 되도록 유리판의 표면을 연마하는 공정을 갖지만, 이 공정의 적합한 형태는 상기한 바와 같다.
본 발명의 적층체는 적어도 가공 기판과 가공 기판을 지지하기 위한 유리판을 구비하는 적층체로서, 유리판이 상기 유리판인 것을 특징으로 한다. 여기에서, 본 발명의 적층체의 기술적 특징(바람직한 구성, 효과)은 본 발명의 유리판의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명의 적층체는 가공 기판과 유리판 사이에 접착층을 갖는 것이 바람직하다. 접착층은 수지인 것이 바람직하고, 예를 들면 열경화성 수지, 광경화성 수지 (특히 자외선 경화 수지) 등이 바람직하다. 또한, 반도체 패키지의 제조 공정에 있어서의 열처리에 견디는 내열성을 갖는 것이 바람직하다. 이것에 의해, 반도체 패키지의 제조 공정에서 접착층이 융해되기 어려워져서 가공 처리의 정밀도를 높일 수 있다.
본 발명의 적층체는 가공 기판과 유리판 사이에, 보다 구체적으로는 가공 기판과 접착층 사이에 박리층을 더 갖는 것, 또는 유리판과 접착층의 사이에 박리층을 더 갖는 것이 바람직하다. 이렇게 하면, 가공 기판에 대하여 소정의 가공 처리를 행한 후에 가공 기판을 유리판으로부터 박리하기 쉬워진다. 가공 기판의 박리는 생산성의 관점으로부터, 레이저 조사 등에 의해 행하는 것이 바람직하다.
박리층은 레이저 조사 등에 의해서 「층내 박리」 또는 「계면 박리」가 일어나는 재료로 구성된다. 즉, 일정한 강도의 광을 조사하면, 원자 또는 분자에 있어서의 원자간 또는 분자간의 결합력이 소실 또는 감소하여, 어블레이션(ablation) 등이 발생하여, 박리를 발생시키는 재료로 구성된다. 또한, 조사광의 조사에 의해 박리층에 포함되는 성분이 기체가 되어서 방출되어 분리에 이르는 경우와, 박리층이 광을 흡수해서 기체가 되고, 그 증기가 방출되어 분리에 이르는 경우가 있다.
본 발명의 적층체에 있어서, 유리판은 가공 기판보다 큰 것이 바람직하다. 이것에 의해, 가공 기판과 유리판을 지지할 때에 양자의 중심 위치가 약간 이간된 경우에도 유리판으로부터 가공 기판의 가장자리부가 밀려나오기 어려워진다.
본 발명에 따른 반도체 패키지의 제조 방법은 적어도 가공 기판과 가공 기판을 지지하기 위한 유리판을 구비하는 적층체를 준비하는 공정과, 가공 기판에 대해서 가공 처리를 행하는 공정을 가짐과 아울러, 유리판이 상기 유리판인 것을 특징으로 한다. 여기에서, 본 발명에 따른 반도체 패키지의 제조 방법의 기술적 특징(바람직한 구성, 효과)은 본 발명의 유리판 및 적층체의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명에 따른 반도체 패키지의 제조 방법은 적어도 가공 기판과 가공 기판을 지지하기 위한 유리판을 구비하는 적층체를 준비하는 공정을 갖는다. 적어도 가공 기판과 가공 기판을 지지하기 위한 유리판을 구비하는 적층체는 상기의 재료 구성을 갖고 있다.
본 발명에 따른 반도체 패키지의 제조 방법은 적층체를 반송하는 공정을 더 갖는 것이 바람직하다. 이것에 의해, 가공 처리의 처리 효율을 높일 수 있다. 또한, 「적층체를 반송하는 공정」과 「가공 기판에 대하여 가공 처리를 행하는 공정」은 별도로 행할 필요는 없고, 동시이어도 좋다.
본 발명에 따른 반도체 패키지의 제조 방법에 있어서, 가공 처리는 가공 기판의 일방의 표면에 배선하는 처리, 또는 가공 기판의 일방의 표면에 땜납 범프를 형성하는 처리가 바람직하다. 본 발명에 따른 반도체 패키지의 제조 방법에서는 이들 처리시에 가공 기판이 치수 변화하기 어렵기 때문에, 이들 공정을 적정하게 행할 수 있다.
가공 처리로서, 상기 이외에도 가공 기판의 일방의 표면(통상, 유리판과는 반대측 표면)을 기계적으로 연마하는 처리, 가공 기판의 일방의 표면(통상, 유리판과는 반대측의 표면)을 드라이 에칭하는 처리, 가공 기판의 일방의 표면(통상, 유리판과는 반대측의 표면)을 웨트 에칭하는 처리 중 어느 하나이어도 좋다. 또한, 본 발명의 반도체 패키지의 제조 방법에서는 가공 기판에 휨이 발생하기 어려움과 아울러, 적층체의 강성을 유지할 수 있다. 결과적으로, 상기 가공 처리를 적정하게 행할 수 있다.
본 발명에 따른 반도체 패키지는 상기 반도체 패키지의 제조 방법에 의해 제작된 것을 특징으로 한다. 여기에서, 본 발명의 반도체 패키지의 기술적 특징(바람직한 구성, 효과)은 본 발명의 유리판, 적층체 및 반도체 패키지의 제조 방법의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
본 발명에 따른 전자기기는 반도체 패키지를 구비하는 전자기기로서, 반도체 패키지가 상기 반도체 패키지인 것을 특징으로 한다. 여기에서, 본 발명의 전자기기의 기술적 특징(바람직한 구성, 효과)은 본 발명의 유리판, 적층체, 반도체 패키지의 제조 방법, 반도체 패키지의 기술적 특징과 중복된다. 따라서, 본 명세서에서는 그 중복 부분에 대해서 상세한 기재를 생략한다.
도면을 참작하면서 본 발명을 더욱 설명한다.
도 3은 본 발명의 적층체(1)의 일례를 나타내는 개념 사시도이다. 도 3에서는 적층체(1)는 유리판(10)과 가공 기판(11)을 구비하고 있다. 유리판(10)은 가공 기판(11)의 치수 변화를 방지하기 위해서 가공 기판(11)에 점착되어 있다. 유리판(10)과 가공 기판(11) 사이에는 박리층(12)과 접착층(13)이 배치되어 있다. 박리층(12)은 유리판(10)과 접촉하고 있고, 접착층(13)은 가공 기판(11)과 접촉하고 있다.
도 3으로부터 알 수 있는 바와 같이, 적층체(1)는 유리판(10), 박리층(12), 접착층(13), 가공 기판(11)의 순서로 적층 배치되어 있다. 유리판(10)의 형상은 가공 기판(11)에 따라 결정되지만, 도 3에서는 유리판(10) 및 가공 기판(11)의 형상은 모두 대략 원판 형상이다. 박리층(12)은 비정질 실리콘(a-Si) 이외에도, 산화 규소, 규산 화합물, 질화 규소, 질화 알루미늄, 질화 티타늄 등이 사용된다. 박리층(12)은 플라스마 CVD, 졸-겔법에 의한 스핀 코팅 등에 의해 형성된다. 접착층(13)은 수지로 구성되어 있고, 예를 들면 각종 인쇄법, 잉크젯법, 스핀 코팅법, 롤 코팅법 등에 의해 도포 형성된다. 접착층(13)은 박리층(12)에 의해 가공 기판(11)으로부터 유리판(10)이 박리된 후, 용제 등에 의해 용해 제거된다.
도 4a∼도 4g는 팬 아웃형의 WLP의 제조 공정을 나타내는 개념 단면도이다. 도 4a는 지지 부재(20)의 일방의 표면 상에 접착층(21)을 형성한 상태를 나타내고 있다. 필요에 따라서, 지지 부재(20)와 접착층(21) 사이에 박리층을 형성해도 좋다. 다음에, 도 4b에 나타나 있는 바와 같이, 접착층(21) 상에 복수의 반도체칩(22)을 부착한다. 그 때, 반도체칩(22)의 액티브측의 면을 접착층(21)에 접촉시킨다. 다음에, 도 4c에 나타나 있는 바와 같이, 반도체칩(22)을 수지의 밀봉재(23)로 몰딩한다. 밀봉재(23)는 압축 성형 후의 치수 변화, 배선을 성형할 때의 치수 변화가 적은 재료가 사용된다. 계속해서, 도 4d, 도 4e에 나타나 있는 바와 같이, 지지 부재(20)로부터 반도체칩(22)이 몰딩된 가공 기판(24)을 분리한 후, 접착층(25)을 통해서 유리판(26)과 접착 고정시킨다. 그 때, 가공 기판(24)의 표면의 내, 반도체칩(22)이 매립된 측의 표면과는 반대측의 표면이 유리판(26)측에 배치된다. 이렇게하여, 적층체(27)를 얻을 수 있다. 또한, 필요에 따라서 접착층(25)과 유리판(26) 사이에 박리층을 형성해도 좋다. 또한, 얻어진 적층체(27)를 반송한 후에, 도 4f에 나타나 있는 바와 같이, 가공 기판(24)의 반도체칩(22)이 매립된 측의 표면에 배선(28)을 형성한 후, 복수의 땜납 범프(29)를 형성한다. 최후에, 도 4g에 나타나 있는 바와 같이, 유리판(26)으로부터 가공 기판(24)을 분리한 후에, 가공 기판(24)을 반도체칩(22)마다 절단하여 후의 패키징 공정에 제공한다.
실시예 1
이하, 본 발명을 실시예에 의거하여 설명한다. 또한, 이하의 실시예는 단순한 예시이다. 본 발명은 이하의 실시예에 하등 한정되지 않는다.
유리 조성으로서, 질량%로 SiO2 65.2%, Al2O3 8%, B2O3 10.5%, Na2O 11.5%, CaO 3.4%, ZnO 1%, SnO2 0.3%, Sb2O3 0.1%가 되도록 유리 원료를 조합한 후, 유리 용융로에 투입하고 1500∼1600℃에서 용융하고, 이어서 용융 유리를 오버플로우 다운 드로우 성형 장치에 공급하여, 판두께가 0.7mm가 되도록 성형했다.
다음에, 얻어진 유리 원판을 웨이퍼 형상으로 도려 내어 유리판을 얻음과 아울러, 이 유리판의 끝면 전부에 대해서 CO2 레이저를 연속해서 조사함으로써, 유리판의 끝면 전체를 용융하여 구 형상의 팽출부를 형성한 후, 냉각 고화했다. 더욱이, (유리판의 연화점+50℃)의 온도에서 90분간의 조건에서 유리판을 어닐링함으로써, 팽출부의 잔류 응력을 제거했다. 또한, CO2 레이저의 파장은 10.6㎛이고, 레이저 출력을 9∼18W로 조정했다.
계속해서, 유리판의 표면을 연마 장치로 연마 처리함으로써, 유리판의 팽출부를 제거함과 아울러, 유리판의 전체 판두께 편차를 저감했다. 구체적으로는, 유리판의 양 표면을 외경이 상위하는 한 쌍의 연마 패드로 끼우고, 유리판과 한 쌍의 연마 패드를 함께 회전시키면서 유리판의 양 표면을 연마 처리했다. 연마 처리시 간헐적으로 유리판의 일부가 연마 패드로부터 밀려나오도록 제어했다. 또한, 연마 패드는 우레탄제, 연마 처리시에 사용한 연마 슬러리의 평균 입경은 2.5㎛, 연마 속도는 15m/분이었다. 얻어진 연마 처리 전후의 유리판(각 5샘플)에 대해서 Kobelco Research Institute, Inc.제의 SBW-331ML/d에 의해 최대 판두께(Maximum Thickness), 최소 판두께(Minimum Thickness), 평균 판두께(Average Thickness) 및 전체 판두께 편차(TTV)를 측정했다. 연마 처리 전의 유리판의 측정 결과(단, 팽출부를 제외한 영역에서 측정)을 표 1에 나타내고, 연마 처리 후의 유리판의 측정 결을 표 2에 나타낸다.
Figure pat00001
Figure pat00002
표 1, 2로부터 알 수 있는 바와 같이, 유리판의 전체 판두께 편차는 0.8㎛ 이하까지 저감되어 있었다.
또한, 상기 연마 처리완료 유리판(10샘플)과 상기 CO2 레이저 조사 전의 유리판(10샘플)에 대해서 Shimadzu Corporation제 정밀만능시험기 Authograph AG-IS를 이용하여, 4점 굽힘 시험을 행했다. 그 결과를 표 3에 나타낸다. 또한, 4점 굽힘 시험의 조건은 가압 지그폭 25mm, 지지 지그폭 50mm, 크로스 헤드 하강 속도 5mm/min으로 했다.
Figure pat00003
표 3으로부터 명백히지듯이, 유리판의 끝면을 용융 고화면으로 함으로써, 끝면 강도를 대폭 높일 수 있었다.
실시예 2
우선, 표 4에 기재된 시료 No. 1∼7의 유리 조성이 되도록 유리 원료를 조합한 후, 유리 용융로에 투입해서 1500∼1600℃에서 용융하고, 이어서 용융 유리를 오버플로우 다운 드로우 성형 장치에 공급하고, 판두께가 0.8mm가 되도록 각각 성형했다. 그 후, [실시예 1]과 같은 조건에서, 유리 원판을 웨이퍼 형상으로 도려 내고, 얻어진 유리판의 끝면 전체를 용융 고화면으로 하고, 어닐링처리를 더 행했다. 얻어진 각 유리판에 대해서 30∼380℃의 온도 범위에 있어서의 평균 열팽창계수(α30∼380), 밀도(ρ), 스트레인점(Ps), 어닐링점(Ta), 연화점(Ts), 고온 점도 104.0dPa·s에 있어서의 온도, 고온 점도 103.0dPa·s에 있어서의 온도, 고온 점도 102.5dPa·s에 있어서의 온도, 고온 점도 102.0dPa·s에 있어서의 온도, 액상 온도(TL) 및 영률(E)을 평가했다. 또한, 절단 후 용융 고화 전의 각 유리판에 대해서 Kobelco Research Institute, Inc.제의 SBW-331ML/d에 의해 전체 판두께 편차와 휨량을 측정한 바, 전체 판두께 편차가 각각 3㎛이고, 휨량이 각각 70㎛이었다.
Figure pat00004
30∼380℃의 온도 범위에 있어서의 평균 열팽창계수(α30∼380)는 딜라토미터로 측정한 값이다.
밀도(ρ)는 주지의 아르키메데스법에 의해 측정한 값이다.
스트레인점(Ps), 어닐링점(Ta), 연화점(Ts)은 ASTM C 336의 방법에 의거하여 측정한 값이다.
고온 점도 104.0dPa·s, 103.0dPa·s, 102.5dPa·s에 있어서의 온도는 백금구 인상법으로 측정한 값이다.
액상 온도(TL)는 표준체 30메쉬(500㎛)를 통과하고, 50메쉬(300㎛)에 잔류하는 유리 분말을 백금 보트에 넣고, 온도 구배로 중에 24시간 유지한 후, 결정이 석출되는 온도를 현미경 관찰로 측정한 값이다.
영률(E)은 공진법에 의해 측정한 값을 가리킨다.
계속해서, 유리판의 표면을 연마 장치에 의해 연마 처리했다. 구체적으로는, 유리판의 양 표면을 외경이 상위하는 한 쌍의 연마 패드로 끼우고, 유리판과 한 쌍의 연마 패드를 함께 회전시키면서 유리판의 양 표면을 연마 처리했다. 연마 처리시 간헐적으로 유리판의 일부가 연마 패드로부터 밀려나오도록 제어했다. 또한, 연마 패드는 우레탄제, 연마 처리시에 사용한 연마 슬러리의 평균 입경은 2.5㎛, 연마 속도는 15m/분이었다. 얻어진 각 연마 처리완료 유리판에 대해서 Kobelco Research Institute, Inc.제의 SBW-331ML/d에 의해 전체 판두께 편차와 휨량을 측정했다. 그 결과, 전체 판두께 편차가 각각 0.45㎛이고, 휨량이 각각 35㎛이었다.
10, 27: 적층체 11, 26: 유리판
12, 24: 가공 기판 13: 박리층
14, 21, 25: 접착층 20: 지지 부재
22: 반도체칩 23: 밀봉재
28: 배선 29: 땜납 범프

Claims (10)

  1. 전체판 두께 편차가 2.0㎛ 미만이고, 또한 끝면의 전부 또는 일부가 용융 고화면인 것을 특징으로 하는 유리판.
  2. 제 1 항에 있어서,
    전체판 두께 편차가 1.0㎛ 미만인 것을 특징으로 하는 유리판.
  3. 제 1 항 또는 제 2 항에 있어서,
    용융 고화면이 레이저 조사에 의해 형성되어 이루어지는 것을 특징으로 하는 유리판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    휨량이 60㎛ 이하인 것을 특징으로 하는 유리판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    표면의 전부 또는 일부가 연마면인 것을 특징으로 하는 유리판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    오버플로우 다운 드로우법에 의해 성형되어 이루어지는 것을 특징으로 하는 유리판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    영률이 65GPa 이상인 것을 특징으로 하는 유리판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    외형이 웨이퍼 형상인 것을 특징으로 하는 유리판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    반도체 패키지의 제조 공정에서 가공 기판의 지지에 사용하는 것을 특징으로 하는 유리판.
  10. 적어도 가공 기판과 가공 기판을 지지하기 위한 유리판을 구비하는 적층체로서, 유리판이 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 유리판인 것을 특징으로 하는 적층체.
KR1020227026302A 2015-01-05 2015-12-21 유리판 및 적층체 KR102509784B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015000276A JP6631935B2 (ja) 2015-01-05 2015-01-05 ガラス板の製造方法
JPJP-P-2015-000276 2015-01-05
KR1020177008007A KR102430749B1 (ko) 2015-01-05 2015-12-21 유리판 및 그 제조 방법
PCT/JP2015/085678 WO2016111158A1 (ja) 2015-01-05 2015-12-21 ガラス板及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177008007A Division KR102430749B1 (ko) 2015-01-05 2015-12-21 유리판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220113546A true KR20220113546A (ko) 2022-08-12
KR102509784B1 KR102509784B1 (ko) 2023-03-14

Family

ID=56355858

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177008007A KR102430749B1 (ko) 2015-01-05 2015-12-21 유리판 및 그 제조 방법
KR1020227026302A KR102509784B1 (ko) 2015-01-05 2015-12-21 유리판 및 적층체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177008007A KR102430749B1 (ko) 2015-01-05 2015-12-21 유리판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US10737965B2 (ko)
JP (1) JP6631935B2 (ko)
KR (2) KR102430749B1 (ko)
CN (1) CN107108318B (ko)
TW (1) TWI682905B (ko)
WO (1) WO2016111158A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116813198A (zh) 2014-09-25 2023-09-29 日本电气硝子株式会社 支承玻璃基板及使用其的层叠体
DE102019134818A1 (de) * 2019-02-16 2020-08-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zum Erhöhen der Festigkeit eines Glassubstrates
WO2021020587A1 (ja) * 2019-07-31 2021-02-04 Hoya株式会社 円環形状のガラス板の製造方法、磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法、円環形状のガラス板、磁気ディスク用ガラス基板、及び磁気ディスク
CN114269699B (zh) 2019-08-20 2024-01-19 Hoya株式会社 玻璃板的制造方法、磁盘用玻璃基板的制造方法和磁盘的制造方法
JPWO2022215628A1 (ko) * 2021-04-06 2022-10-13

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000344551A (ja) * 1999-03-03 2000-12-12 Shin Meiwa Ind Co Ltd ガラス板の製造方法及びガラス板
JP2002150546A (ja) * 2000-11-06 2002-05-24 Nippon Sheet Glass Co Ltd 情報記録媒体用ガラス基板の製造方法、及び該製造方法により製造された情報記録媒体用ガラス基板、並びに情報記録媒体
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法
JP2013063864A (ja) * 2011-09-15 2013-04-11 Nippon Electric Glass Co Ltd ガラス板切断方法およびガラス板切断装置
WO2013099676A1 (ja) * 2011-12-26 2013-07-04 日本電気硝子株式会社 帯状ガラスの製造方法
KR20140062427A (ko) * 2011-09-15 2014-05-23 니폰 덴키 가라스 가부시키가이샤 유리판 절단 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003160348A (ja) * 2001-11-21 2003-06-03 Nippon Sheet Glass Co Ltd 情報記録媒体用ガラス基板及びその製造方法
US6919531B2 (en) * 2002-03-25 2005-07-19 Agilent Technologies, Inc. Methods for producing glass substrates for use in biopolymeric microarrays
JP4577258B2 (ja) * 2006-04-13 2010-11-10 旭硝子株式会社 ガラス板表面の傷部の修正法
JP5074042B2 (ja) * 2007-01-10 2012-11-14 Ｈｏｙａ株式会社 情報記録媒体基板用素材、情報記録媒体基板、情報記録媒体それぞれの製造方法
JP2010519164A (ja) * 2007-02-23 2010-06-03 コーニング インコーポレイテッド 熱的エッジ仕上げ
JP5256658B2 (ja) * 2007-07-31 2013-08-07 旭硝子株式会社 ガラス基板の面取り方法および装置、面取りされたガラス基板
JP4559523B2 (ja) * 2009-02-24 2010-10-06 株式会社オハラ 情報記録媒体用ガラス基板およびその製造方法
JP5582446B2 (ja) * 2009-07-10 2014-09-03 日本電気硝子株式会社 フィルム状ガラスの製造方法及び製造装置
JP5610422B2 (ja) * 2010-02-04 2014-10-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5958823B2 (ja) * 2012-11-13 2016-08-02 日本電気硝子株式会社 ガラス板積層体及びその製造方法
JP6593669B2 (ja) * 2013-09-12 2019-10-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた搬送体
KR102436789B1 (ko) * 2014-04-07 2022-08-26 니폰 덴키 가라스 가부시키가이샤 적층체, 반도체 패키지 제조 방법, 반도체 패키지 및 전자기기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000344551A (ja) * 1999-03-03 2000-12-12 Shin Meiwa Ind Co Ltd ガラス板の製造方法及びガラス板
JP2002150546A (ja) * 2000-11-06 2002-05-24 Nippon Sheet Glass Co Ltd 情報記録媒体用ガラス基板の製造方法、及び該製造方法により製造された情報記録媒体用ガラス基板、並びに情報記録媒体
JP2013063864A (ja) * 2011-09-15 2013-04-11 Nippon Electric Glass Co Ltd ガラス板切断方法およびガラス板切断装置
KR20140062427A (ko) * 2011-09-15 2014-05-23 니폰 덴키 가라스 가부시키가이샤 유리판 절단 방법
WO2013099676A1 (ja) * 2011-12-26 2013-07-04 日本電気硝子株式会社 帯状ガラスの製造方法
JP2012238894A (ja) * 2012-08-08 2012-12-06 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20170103739A (ko) 2017-09-13
TWI682905B (zh) 2020-01-21
KR102509784B1 (ko) 2023-03-14
CN107108318A (zh) 2017-08-29
US10737965B2 (en) 2020-08-11
US20170297946A1 (en) 2017-10-19
WO2016111158A1 (ja) 2016-07-14
KR102430749B1 (ko) 2022-08-09
JP6631935B2 (ja) 2020-01-15
TW201625495A (zh) 2016-07-16
CN107108318B (zh) 2022-12-27
JP2016124757A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
KR102436788B1 (ko) 유리판
KR102430746B1 (ko) 지지 유리 기판 및 그 제조 방법
KR102430749B1 (ko) 유리판 및 그 제조 방법
JP7268718B2 (ja) 支持ガラス基板の製造方法
KR102270441B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
KR102522297B1 (ko) 유리 기판 및 이것을 사용한 적층체
JP6802966B2 (ja) 支持ガラス基板及びこれを用いた積層体
CN115636582A (zh) 支承玻璃基板及使用其的层叠体
KR102509782B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
JPWO2016035674A1 (ja) 支持ガラス基板及びこれを用いた積層体
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
JP6813813B2 (ja) ガラス板
JPWO2019021672A1 (ja) 支持ガラス基板及びこれを用いた積層基板
JP2022161964A (ja) 支持ガラス基板の製造方法
KR102630404B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant