KR20220112188A - 마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법 - Google Patents

마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법 Download PDF

Info

Publication number
KR20220112188A
KR20220112188A KR1020220011048A KR20220011048A KR20220112188A KR 20220112188 A KR20220112188 A KR 20220112188A KR 1020220011048 A KR1020220011048 A KR 1020220011048A KR 20220011048 A KR20220011048 A KR 20220011048A KR 20220112188 A KR20220112188 A KR 20220112188A
Authority
KR
South Korea
Prior art keywords
micro
semiconductor chip
display
transfer substrate
pattern
Prior art date
Application number
KR1020220011048A
Other languages
English (en)
Inventor
황준식
홍석우
황경욱
김현준
박준용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/793,145 priority Critical patent/US20240178195A1/en
Priority to PCT/KR2022/001455 priority patent/WO2022169199A1/ko
Priority to CN202280002438.6A priority patent/CN115210884A/zh
Priority to EP22733286.3A priority patent/EP4071836A4/en
Publication of KR20220112188A publication Critical patent/KR20220112188A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 마이크로 반도체 칩 전사 기판은 상부 표면으로부터 소정 깊이로 인입 형성된 복수의 홈을 포함하는 몰드; 및 상기 상부 표면 상에, 상기 복수의 홈 사이의 영역에 형성되고, 복수의 요철 패턴을 구비하는 표면 에너지 감소 패턴;을 포함한다. 이러한 표면 에너지 감소 패턴에 의해 마이크로 반도체 칩을 습식 정렬할 때 마이크로 반도체 칩이 홈 내부를 향하는 미끄러짐이 향상될 수 있다.

Description

마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법{Micro-semiconductor chip transfer substrate, display transferring structure, display device, and method of manufacturing the display device}
개시된 실시예들은 마이크로 반도체 칩 전사 기판 및 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치, 디스플레이 장치 제조방법에 대한 것이다.
발광 다이오드(Light emitting diode; LED)는 저전력 사용과 친환경적이라는 장점 때문에 산업적인 수요가 증대되고 있으며, 조명 장치나 LCD 백라이트용으로 사용될 뿐 아니라, 디스플레이 장치의 화소로도 적용되고 있다. 마이크로 단위의 LED 칩을 사용하는 디스플레이 장치를 제작하는데 있어서, 마이크로 LED를 전사하는 방법으로 픽 앤 플레이스(pick and place) 방법이 사용되고 있다. 하지만, 이러한 방법은 마이크로 LED의 크기가 작아지고 디스플레이의 사이즈가 커짐에 따라 생산성이 저하된다.
다수의 마이크로 반도체 칩이 대면적 기판에 효율적으로 배치될 수 있는 마이크로 반도체 칩 전사 기판, 이를 활용한 디스플레이 전사 구조물 및 디스플레이 장치, 디스플레이 장치 제조방법을 제공한다.
실시예에 따르면, 상부 표면으로부터 소정 깊이로 인입 형성된 복수의 홈을 포함하는 몰드; 및 상기 상부 표면 상에, 상기 복수의 홈 사이의 영역에 형성되고, 복수의 요철 패턴을 구비하는 표면 에너지 감소 패턴;을 포함하는, 마이크로 반도체 칩 전사 기판이 제공된다.
상기 요철 패턴의 폭은 상기 홈의 폭의 50% 이하일 수 있다.
상기 복수의 요철 패턴 중 서로 인접하는 요철 패턴들 사이의 간격은 상기 홈의 폭보다 작을 수 있다.
상기 복수의 요철 패턴 중 서로 인접하는 요철 패턴들 사이의 간격, s는 다음 조건을 만족할 수 있다.
s < (w1-w2)/2
여기서, w1, w2는 각각 상기 홈, 상기 요철 패턴의 폭을 의미한다.
상기 표면 에너지 감소 패턴은 상기 상부 표면으로부터 상부로 돌출된 복수의 볼록 패턴을 포함할 수 있다.
상기 볼록 패턴은 상기 몰드와 다른 물질로 이루어질 수 있다
상기 볼록 패턴은 금속 물질로 이루어질 수 있다.
상기 표면 에너지 감소 패턴은, 상기 볼록 패턴과 다른 재질로 이루어지고 상기 복수의 볼록 패턴 사이의 영역을 채우는 충진 패턴을 더 포함할 수 있다.
상기 표면 에너지 감소 패턴과 상기 몰드는 같은 재질로 일체형으로 이루어질 수 있다.
상기 몰드의 상부 표면으로부터 하부로 인입된 복수의 오목 패턴을 포함할 수 있다.
상기 복수의 오목 패턴이 인입된 깊이는 상기 복수의 홈이 인입된 깊이 이하일 수 있다.
상기 표면 에너지 감소 패턴은 상기 몰드의 상부 표면을 러핑(roughing)하여 형성될 수 있다.
실시예에 따르면, 상술한 어느 하나의 마이크로 반도체 칩 전사 기판; 및 상기 복수의 홈 중 어느 하나에 배치된 마이크로 반도체 칩;을 포함하는, 디스플레이 전사 구조물이 제공된다.
상기 요철 패턴의 폭은 상기 마이크로 반도체 칩의 폭의 50% 이하일 수 있다.
상기 복수의 요철 패턴 중 서로 인접하는 요철 패턴들 사이의 간격, s는 다음 조건을 만족할 수 있다.
s ≤ (w3-w2)/2
여기서, w3, w2는 각각 상기 마이크로 반도체 칩, 상기 요철 패턴의 폭을 의미한다.
상기 디스플레이 전사 구조물은 상기 마이크로 반도체 칩을 구동하는 구동 회로를 더 포함할 수 있다.
상기 구동 회로는 상기 마이크로 반도체 칩 전사 기판 내에 배치될 수 있다.
상기 디스플레이 장치는 상기 마이크로 반도체 칩 전사 기판의 하부에 배치되며 상기 구동 회로를 구비하는 회로 기판;을 더 포함할 수 있다.
실시예에 따르면, 전술한 어느 하나의 디스플레이 전사 구조물; 상기 마이크로 반도체 칩을 구동하는 구동 회로; 및 상기 전사 기판 상에 배치된 컬러 변환층;을 포함하는, 디스플레이 장치가 제공된다.
실시예에 따르면, 상술한 디스플레이 장치를 포함하는 전자 장치가 제공된다.
실시예에 따르면, 전술한 어느 하나의 마이크로 반도체 칩 전사 기판의 복수의 홈 내에 마이크로 반도체 칩을 정렬하는 단계; 및 상기 마이크로 반도체 칩을 구동하기 위한 구동 회로를 구비하는 디스플레이 기판 상에 상기 마이크로 반도체 칩을 전사하는 단계;를 포함하는, 디스플레이 장치 제조방법이 제공된다.
상술한 마이크로 반도체 칩 전사 기판은 표면 에너지 감소 패턴을 구비하고 있어, 마이크로 반도체칩들이 홈 내부로 잘 이동되어 정렬될 수 있다.
상술한 디스플레이 전사 구조물은 다수의 마이크로 반도체 칩들이 대면적 내의 정위치에 잘 정렬될 수 있다.
상술한 디스플레이 전사 구조물을 활용하여 대형 디스플레이 장치 등 다양한 종류의 디스플레이 장치가 용이하게 구현될 수 있다.
도 1은 실시예에 따른 마이크로 반도체 칩 전사 기판의 개략적인 구조를 보이는 사시도이다.
도 2는 도 1의 일부 영역을 확대한 단면도이다.
도 3은 도 1의 마이크로 반도체 칩 전사 기판에 구비된 요철 패턴들 간의 간격 요건을 마이크로 반도체 칩의 크기와의 관계에서 설명하는 개념도이다.
도 4는 비교예에 따른 전사 기판에 구비된 요철 패턴의 간격을 보이는 개념도이다.
도 5a 및 도 5b는 다른 실시예에 따른 마이크로 반도체 칩 전사 기판의 개략적인 구조를 보이는 단면도이다.
도 6은 또 다른 실시예에 따른 마이크로 반도체 칩 전사 기판의 개략적인 구조를 보이는 단면도이다.
도 7은 또 다른 실시예에 따른 마이크로 반도체 칩 전사 기판의 개략적인 구조를 보이는 단면도이다.
도 8은 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 사시도이다.
도 9는 도 8의 일부 영역을 확대한 단면도이다.
도 10은 도 8의 디스플레이 전사 구조물을 형성하는 과정을 설명하는 도면이다.
도 11은 제조된 도 8의 디스플레이 전사 구조물을 보이는 현미경 사진이다.
도 12는 제조된, 비교예에 따른 디스플레이 전사 구조물을 보이는 현미경 사진이다.
도 13은 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 14는 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 15는 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 16은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 17은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 18은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
도 19는 실시예에 따른 디스플레이 장치의 개략적인 구조를 보이는 단면도이다.
도 20은 실시예에 따른 디스플레이 전사 구조물에 구비된 마이크로 반도체 칩이 디스플레이 기판에 전사되는 것을 보인다.
도 21은 다른 실시예에 따른 디스플레이 장치의 개략적인 구조를 보이는 단면도이다.
도 22는 또 다른 실시예에 따른 디스플레이 장치의 개략적인 구조를 보이는 단면도이다.
도 23은 실시예에 따른 디스플레이 장치 제조방법을 개략적으로 설명하는 흐름도이다.
도 24는 실시예에 따른 전자 장치에 대한 개략적인 블록도이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하기로 한다. 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 이러한 용어들은 구성 요소들의 물질 또는 구조가 다름을 한정하는 것이 아니다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다.
도 1은 실시예에 따른 마이크로 반도체 칩 전사 기판의 개략적인 구조를 보이는 사시도이고, 도 2는 도 1의 일부 영역을 확대한 단면도이다.
마이크로 반도체 칩 전사 기판(130)은 복수의 홈(HO)이 구비된 몰드(110)와 몰드(110)의 상부 표면(110a)에, 복수의 홈(HO) 사이의 영역에 형성된 다수의 요철 패턴으로 이루어진 표면 에너지 감소 패턴(SP)을 포함한다. 본 실시예에서 표면 에너지 감소 패턴(SP)은 몰드(110)의 상부 표면(110a)으로부터 상부로 돌출 형성된 다수의 볼록 패턴(120)을 포함한다.
마이크로 반도체 칩 전사 기판(130)은 FSA(fluid self-alignment) 방식으로 복수의 마이크로 반도체 칩(미도시)들을 복수의 홈(HO) 내부에 배열하기 위한 것이다. 도시된 홈(HO)의 형상은 사각형으로 도시되어 있으나 이에 한정되지 않으며, 예를 들어, 원형, 타원형 등 기타 형상으로 변형될 수 있다. 홈(HO)의 형상은 홈(HO) 내부에 정렬될 마이크로 반도체 칩의 형상에 상응하는 형상을 가질 수 있다.
전사 기판(130)에 형성된 다수의 볼록 패턴(120)을 포함하는 표면 에너지 감소 패턴(SP)은 홈(HO)과 연결된 몰드 상부 표면(110a)의 표면 에너지를 낮추어 마이크로 반도체 칩이 몰드(110)의 상부 표면(110a)에 고정되는 것을 방지하기 위해 마련되고 있다. 다시 말하면, 표면 에너지 감소 패턴(SP)에 의해 몰드(110)의 상부 표면(110a) 상에서 마이크로 반도체 칩(140)의 미끄러짐이 향상되어 마이크로 반도체 칩(140)이 정위치 외의 다른 위치에 압착되지 않고 홈(HO) 내부로 잘 이동할 수 있다. 예를 들어, 소정 현탁액(suspension)에 분산된 마이크로 반도체 칩이 마이크로 반도체 칩 전사 기판(130) 위로 공급될 때, 마이크로 반도체 칩이 몰드 상부 표면(110a)에 접합 고정되는 경우, 홈(HO)으로 들어가지 못하게 되고, 이러한 마이크로 반도체 칩을 제거하는 클리닝 공정이 요구된다. 또한, 클리닝 공정 전에 통상, 홈(HO)에 들어간 마이크로 반도체 칩을 고정하기 위한 가압 공정이 행해지기 때문에, 몰드 외부 표면(110a)에 고정된 마이크로 반도체 칩을 제거하는 공정은 용이하지 않으며, 수율 저하의 원인이 된다. 일반적으로 두 면이 접하는 계면 간의 표면 에너지는 접촉 면적에 비례하며, 따라서, 볼록 패턴(120)들이 구비되는 경우, 마이크로 반도체 칩의 바닥면과 마이크로 반도체 칩 전사 기판(130) 사이 계면의 표면 에너지가 낮아질 수 있어, 마이크로 반도체 칩이 홈(HO) 내부로 잘 이동하게 된다.
볼록 패턴(120)의 폭(w2), 볼록 패턴(120)들 간의 간격(s)은 마이크로 반도체 칩(140)이 볼록 패턴(120) 상에, 또는 몰드 상부 표면(110a) 상에 고정되지 않고, 또한, 볼록 패턴(120)에 걸려 홈(HO)을 향해 움직이는 경로가 방해되지 않도록 설정될 수 있다. 볼록 패턴(120)의 단면 형상은 원형으로 도시되었으나 이는 예시적인 것이다. 다양한 다각형 형상, 환형, 타원형, 또는 기타 다른 형상으로 변경될 수 있다.
홈(HO)의 폭(w1)은 홈(HO)에 안착될 마이크로 반도체 칩의 폭보다 크게 형성된다. 하나의 홈(HO) 내에 두 개 이상의 마이크로 반도체 칩이 들어갈 수 없도록 홈(HO)의 폭(w1)은 마이크로 반도체 칩의 폭의 두 배 보다 작을 수 있다.
도 3은 도 1의 마이크로 반도체 칩 전사 기판에 구비된 볼록 패턴들 간의 간격 요건을 마이크로 반도체 칩의 크기와의 관계에서 설명하는 개념도이다.
볼록 패턴(120)의 폭(w2)은 마이크로 반도체 칩(140)의 폭(w3)보다 작으며, 마이크로 반도체 칩(140)의 폭(w3)은 마이크로 반도체 칩(140)이 안착될 홈(HO)의 폭(w1)보다 작다. 마이크로 반도체 칩(140)의 폭(w1)은 홈(HO)의 폭(w1)의 95% 이하, 90% 이하, 또는 80% 이하일 수 있고, 50%보다 클 수 있다. 볼록 패턴(120)과 마이크로 반도체 칩(140)간 경계면에서의 표면 에너지를 낮추기 위해, 예를 들어, 볼록 패턴(120)의 폭(w2)은 마이크로 반도체 칩(140)의 폭(w1)의 50% 이하, 또는 30% 이하, 또는 10%이하로 설정될 수 있다.
또한, 서로 인접하는 볼록 패턴(120)들 사이의 간격(s)은 마이크로 반도체 칩(140)의 폭(w1) 보다 작게 설정된다. 한편, 인접하는 볼록 패턴(120)들 사이의 간격(s)이 마이크로 반도체 칩(140)의 폭(w1) 보다 작은 경우에도, 마이크로 반도체 칩(140)의 양단이 인접하는 볼록 패턴(120)의 상부, 하부에 각각 걸려 홈(HO)을 향해 움직일 수 없는 경우가 발생할 수 있다. 이러한 현상을 방지하기 위해, 인접하는 볼록 패턴(120)들 사이의 간격(s)의 최대값(sc)이 설정될 수 있다.
즉, 서로 인접하는 볼록 패턴들 사이의 간격, s는 다음 조건을 만족할 수 있다.
s ≤ sc = (w3-w2)/2
볼록 패턴(120)들 사이의 간격, s는 홈(HO)의 폭(w1)과의 관계에서 다음 조건을 만족할 수 있다.
s < (w1-w2)/2
이러한 간격(s), 폭(w1)(w2)(w3)의 요건은 도시된 방향과 다른 방향에 대해서도 적용된다. 즉, w1은 마이크로 반도체 칩(140) 바닥면의 임의의 방향의 폭일 수 있고, w3은 홈(HO)의 임의의 방향의 폭일 수 있고, 볼록 패턴(120)들의 폭(w2), 간격(s)은 도시된 X 방향 뿐 아니라, Z 방향에 수직인 면에서의 임의의 방향의 폭, 간격이 될 수 있다.
볼록 패턴(120)들 사이의 간격(s)는 상기 최대값(sc) 이하로, 또는 이의 90% 이하, 또는 80% 이하, 50% 이하로 설정될 수 있다.
볼록 패턴(120)의 높이는 특별히 한정되지 않으며, 마이크로 반도체 칩(140)의 높이와 유사하게, 또는 그 이하로 설정될 수 있다.
도 4는 비교예에 따른 전사 기판에 구비된 볼록 패턴들 간의 간격이 적절하지 않은 예를 보이는 개념도이다.
상술한 요건을 만족하지 않고, 볼록 패턴(12)들 간 간격이 sc보다 큰 경우, 도시된 바와 같이, 마이크로 반도체 칩(140)의 양단이 인접하는 볼록 패턴(12)의 상부, 하부에 걸릴 수 있고, 마이크로 반도체 칩(140)이 홈(HO) 내부로 이동되기 어려워진다.
도 5a 및 도 5b는 다른 실시예에 따른 마이크로 반도체 칩 전사 기판의 개략적인 구조를 보이는 단면도이다.
도 5a의 실시예의 마이크로 반도체 칩 전사 기판(131)의 표면 에너지 감소 패턴(SP1)은 몰드(110)의 상부 표면(110a)으로부터 인입된 다수의 오목 패턴(121)을 포함한다. 오목 패턴(121)이 인입된 깊이(H2)는 홈(HO)의 깊이(H1) 이하일 수 있다. 몰드(110) 제작시 홈(HO)과 오목 패턴(121)이 함께 형성될 수 있다.
도 5b의 실시예의 마이크로 반도체 칩 전사 기판(131')의 표면 에너지 감소 패턴(SP1')은 오목 패턴(121)이 인입된 깊이(H2)가 홈(HO)의 깊이(H1)와 같을 수 있다. 이러한 경우, 몰드(110) 제작시 홈(HO)과 오목 패턴(121)이 함께 형성되는 공정이 보다 용이할 수 있다.
도 6은 또 다른 실시예에 따른 마이크로 반도체 칩 전사 기판의 개략적인 구조를 보이는 단면도이다.
본 실시예의 마이크로 반도체 칩 전사 기판(132)의 표면 에너지 감소 패턴(SP2)은 몰드(110)의 상부 표면으로부터 돌출 형성된 다수의 볼록 패턴(123)과, 다수의 볼록 패턴(123)들 사이의 영역을 채우는 충진 패턴(124)을 포함한다. 충진 패턴(124)은 볼록 패턴(123)과 다른 물질로 이루어진다. 볼록 패턴(123)과 충진 패턴(124)은 대략 같은 높이로 형성되어 이들에 의해 전체적으로 평탄한 표면이 형성된다. 볼록 패턴(123)을 이루는 물질, 충진 패턴(124)을 이루는 물질 중 어느 하나는 친수성 물질이고 다른 하나는 소수성 물질일 수 있다.
도 7은 또 다른 실시예에 따른 마이크로 반도체 칩 전사 기판의 개략적인 구조를 보이는 단면도이다.
실시예에 따른 마이크로 반도체 칩 전사 기판(133)의 표면 에너지 감소 패턴(SP3)은 몰드 표면을 러핑(roughing)하여 형성된 다수의 볼록 패턴(126)을 포함한다. 볼록 패턴(126)은 몰드(110)와 일체형으로 도시되어 있으나 이에 한정되지 않으며, 몰드(110) 상에 금속층을 형성한 후, 금속층의 표면을 러핑하여 형성될 수도 있다.
도 1 내지 도 7에서 설명한 마이크로 반도체 칩 전사 기판(130)(131)(132)(133)은 복수의 홈(HO)에 마이크로 반도체 칩을 정렬시켜 디스플레이 장치로 적용될 디스플레이 전사 구조물을 구성할 수 있다.
도 8은 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 사시도이고, 도 9는 도 8의 일부 영역을 확대한 단면도이다.
디스플레이 전사 구조물(100)은 복수의 홈(HO)이 형성된 몰드(110) 및 몰드(119) 상면에 형성된 표면 에너지 감소 패턴(SP)을 포함하는 전사 기판(130)과 홈(HO)의 내부에 배치된 마이크로 반도체 칩(140)을 포함한다.
마이크로 반도체 칩(140)은 마이크로 사이즈를 가지는 다양한 종류의 반도체 칩을 포함할 수 있으며, 마이크로 사이즈는 1000㎛ 이하일 수 있고, 또는 200㎛ 이하일 수 있고, 또는 100㎛ 이하, 또는 50㎛ 이하일 수 있다. 마이크로 반도체 칩(140)은 예를 들어, LED(light emitting diode), CMOS(complementary metal-oxide semiconductor), CIS(CMOS image sensor), VCSEL(vertical-cavity surface-emitting laser), PD(photo diode), 메모리 소자, 2D 물질 소자(2 dimensional material device) 등을 포함할 수 있다. 2D 물질은 그래핀 또는 CNT(carbon nano tube) 등일 수 있다. 이하의 설명에서 마이크로 반도체 칩(140)은 LED 칩으로 기술될 수 있으나, 이에 한정되는 것은 아니다.
도 9에 도시된, 마이크로 반도체 칩(140)의 예시적인 세부 구조를 살펴보면, 마이크로 반도체 칩(140)은 n형 반도체층(145), 활성층(146), p형 반도체층(147)을 포함할 수 있다. n형 반도체층(145)은 n형 GaN을 포함할 수 있고, p형 반도체층(147)은 p형 GaN을 포함할 수 있으며, 다만, 이에 한정되는 것은 아니다. 활성층(146)은 예를 들어, 양자 우물 구조 또는 다중 양자 우물 구조를 가질 수 있다. 마이크로 반도체 칩(140)의 상부에는 제1전극(148), 제2전극(149)이 배치된다. 제1전극(148)은 n형 반도체층(145)과 전기적으로 연결되고, 제2전극(149)은 p형 반도체층(147)과 전기적으로 연결된다. 마이크로 반도체 칩(140)은 수평 전극 구조를 가질 수 있고, 즉, 도시된 바와 같이, 제1전극(148), 제2전극(149)이 마이크로 반도체 칩(140)의 같은 방향으로 배치될 수 있다. 마이크로 반도체 칩(140)의 세부 형상은 예시적이며, 이에 한정되지 않는다.
마이크로 반도체 칩(140)의 단면 형상은 원형으로 도시되어 있으나 이에 한정되지 않고, 예를 들어, 사각형 형태가 될 수 있다.
도 10은 도 8의 디스플레이 전사 구조물을 형성하는 과정을 설명하는 도면이다.
도 10은 홈(HO)을 구비하는 몰드(110)와 몰드(110)의 외부 표면(110a)에 형성된 볼록 패턴(120)들을 포함하는 구비된 전사 기판(130) 상에 복수의 마이크로 반도체 칩(140)이 공급된 상태를 보이고 있다. 복수의 마이크로 반도체 칩(140)은 전사 기판(130)의 홈(HO)에 소정의 액체를 공급한 후 전사 기판(130) 상에 직접 뿌려지거나, 또는 소정의 현탁액(suspension)에 포함된 상태로 전사 기판(130) 상에 공급될 수 있다.
홈(HO)에 공급되는 액체는 마이크로 반도체 칩(140)을 부식시키거나 손상을 입히지 않는 한 어떠한 종류의 액체라도 가능하며, 스프레이 방법, 디스펜싱 방법, 잉크젯 도트 방법, 액체를 전사 기판(130)에 흘려 보내는 방법 등이 다양하게 사용될 수 있다. 액체는 예를 들어, 물, 에탄올, 알코올, 폴리올, 케톤, 할로카본, 아세톤, 플럭스(flux), 및 유기 솔벤트(solvent)를 포함하는 그룹 중 하나 또는 복수의 조합을 포함할 수 있다. 유기 솔벤트는 예를 들어 이소프로필알콜(IPA, Isopropyl Alcohol)을 포함할 수 있다.
복수의 마이크로 반도체 칩(140)은 전사 기판(130)에 다른 액체 없이 직접 뿌려지거나, 현탁액(suspension)에 포함된 상태로 전사 기판(130) 상에 공급될 수 있다. 현탁액에 포함된 마이크로 반도체 칩(140) 공급 방법으로 스프레이 방법, 액체를 방울방울 떨어뜨리는 디스펜싱 방법, 프린팅 방식처럼 액체를 토출하는 잉크젯 도트 방법, 현탁액을 전사 기판(130)에 흘려 보내는 방법 등이 다양하게 사용될 수 있다.
흡수재(80)는 전사 기판(130)을 스캐닝할 수 있다. 스캐닝에 따라 흡수재(80)가 전사 기판(130)과 접촉하며 복수 개의 홈(HO)을 지나가면서 마이크로 반도체 칩(140)을 홈(HO) 내부로 이동시킬 수 있고, 또한 홈(HO)에 있는 액체를 흡수할 수 있다. 흡수재(80)는 액체를 흡수할 수 있는 재질이면 족하고, 그 형태나 구조는 한정되지 않는다. 흡수재(80)는 예를 들어, 직물, 티슈, 폴리에스테르 섬유, 종이 또는 와이퍼 등을 포함할 수 있다. 흡수재(80)는 다른 보조 기구 없이 단독으로 사용될 수 있지만, 이에 한정되지 않고, 전사 기판(130)을 스캐닝하기 편리하도록 지지대(70)에 결합될 수 있다. 지지대(70)는 전사 기판(130)을 스캐닝하기 적합한 다양한 형태와 구조를 가질 수 있다. 지지대(70)는 예를 들어, 봉(load), 블레이드(blade), 플레이트(plate), 또는 와이퍼(wiper) 등의 형태를 가질 수 있다. 흡수재(80)는 지지대(70)의 어느 한 면에 구비되거나, 지지대(70)의 둘레를 감쌀 수 있다. 지지대(70) 흡수재(80)의 형상은 도시된 사각형 단면 형상에 한정되지 않고, 원형 단면 형상을 가질 수도 있다.
흡수재(80)는 전사 기판(130)을 적절한 압력으로 가압하면서 스캐닝할 수 있다. 스캐닝은 예를 들어, 흡수재(80)의 슬라이딩(sliding) 방식, 회전(rotating) 방식, 병진(translating) 운동 방식, 왕복(reciprocating) 운동 방식, 롤링(rolling) 방식, 스피닝(spinning) 방식 및/또는 러빙(rubbing) 방식 등 다양한 방식으로 수행될 수 있으며, 규칙적인 방식 또는 불규칙적인 방식 모두 포함할 수 있다. 스캐닝은 흡수재(80)를 이동시키는 대신에, 전사 기판(130)을 이동시켜 수행될 수도 있으며, 전사 기판(130)의 스캐닝 또한 슬라이딩, 회전, 병진 왕복, 롤링, 스피닝, 및 또는 러빙 등의 방식으로 수행될 수 있다. 물론, 흡수재(80)와 전사 기판(130)의 협동에 의해 스캐닝이 수행되는 것도 가능하다.
도 11은 제조된 도 8의 디스플레이 전사 구조물을 보이는 전자 현미경 사진이다.
마이크로 반도체 칩(140)은 홈(HO) 내부에만 존재하며, 다른 위치에는 남아 있지 않음을 확인할 수 있다. 이러한 제조 과정은 볼록 패턴(120)의 점유율, 즉, 홈(HO)와 연결된 몰드 외부 표면(110a)의 전체 면적에 대한 볼록 패턴(120)이 차지한 면적의 비율인 필 팩터(fill factor)를 25%, 45%, 71%로 변화시키며 수행되었다. 볼록 패턴(120)에 의해 마이크로 반도체 칩(140)이 다른 위치에 압착되는 것이 방지되어 미끄러짐이 향상되고 스프레딩 효율이 향상되었다. 결과적으로, 홈(HO) 내부를 제외한 위치에서 99.9% 이상의 클린 상태가 확인되었다.
도 12는 제조된, 비교예에 따른 디스플레이 전사 구조물을 보이는 현미경 사진이다.
비교예에 따른 디스플레이 전사 구조물은 볼록 패턴(120)이 구비되지 않은 전사 기판을 활용하여 제조된 것으로, 다수의 마이크로 반도체 칩(140)이 홈(HO)가 아닌, 전사 기판 표면에 남아있음을 볼 수 있다.
전술한 디스플레이 전사 구조물(100)에서, 전사 기판(130)은 몰드(110)와 볼록 패턴(120)이 서로 다른 재질로 이루어진 것을 예시하였으나, 몰드(110)와 볼록 패턴(120)은 같은 재질로 이루어질 수 있고, 일체형으로 형성될 수도 있다.
도 13은 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
디스플레이 전사 구조물(101)은 전사 기판(131)과, 전사 기판(131)의 홈(HO) 내부에 배치된 마이크로 반도체 칩(140)을 포함한다. 전사 기판(131)은 도 5a에서 설명한 전사 기판(131)과 실질적으로 동일하다. 전사 기판(131)은 도 5b에서 설명한 전사 기판(131')으로 변경될 수도 있다.
도 14는 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
본 실시예의 디스플레이 전사 구조물(102)은 도 6에서 설명한 전사 기판(132)의 홈(HO)에 마이크로 반도체 칩(140)이 배치된 형태를 갖는다.
도 15는 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
실시예에 따른 디스플레이 전사 구조물(103)은 도 7에서 설명한 전사 기판(133)의 홈(HO)에 마이크로 반도체 칩(140)이 배치된 형태를 갖는다.
상술한 디스플레이 전사 구조물(100)(101)(102)(103)은 마이크로 반도체 칩(140)을 활용하는 디스플레이 장치로 적용될 수 있다. 상술한 디스플레이 전사 구조물(100)(101)(102)(103)에 구비된 복수의 마이크로 반도체 칩(140)은 적색 광(R), 녹색 광(G), 청색 광(B)을 발광하는 복수의 LED 칩을 포함할 수 있고, 또는 청색 광(B)을 발광하는 복수의 LED 칩들만으로 이루어질 수도 있다. 이러한 디스플레이 전사 구조물(100)(101)(102)(103)은 복수의 마이크로 반도체 칩(140)들이 개별 화소로 동작하는 디스플레이 장치, 예를 들어, RGB 자발광 마이크로 엘이디 TV로 적용될 수 있다. 이 경우, 디스플레이 전사 구조물(100)(101)(102)(103)이 디스플레이 장치로 전체적으로 활용될 수 있고, 또는 디스플레이 전사 구조물(100)(101)(102)(103)에 구비된 마이크로 반도체 칩(140)이 TFT 기판에 본딩(Eutectic Bonding) 전사될 수도 있다.
디스플레이 전사 구조물(100)(101)(102)(103)이 직접, 디스플레이 기판으로 활용되어 디스플레이 장치를 구성할 수 있다. 도 16 내지 도 19의 실시예는 디스플레이 기판으로 활용되도록 추가 구조가 더 구비된 디스플레이 전사 구조물을 예시하고 있다.
도 16은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
본 실시예의 디스플레이 전사 구조물(104)는 도 8의 디스플레이 전사 구조물(100)에 추가 물질층이 더 구비된 형태를 갖는다.
디스플레이 전사 구조물(104)은 홈(HO)의 내부에 형성된 절연층(170)과, 마이크로 반도체 칩(140)의 제1전극(148), 제2전극(149)에 연결되는 회로 요소(181)(182)를 더 포함할 수 있다. 회로 요소(181)(182)는 마이크로 반도체 칩(140)을 구동하는 구동 회로의 일부를 이룰 수 있다.
도 17은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
본 실시예의 디스플레이 전사 구조물(105)은 마이크로 반도체 칩(140)을 구동하는 구동 회로를 구비하는 회로 기판(115)을 전사 기판(135)으로 활용하는 구조인 점에서, 전술한 디스플레이 전사 구조물(104)과 차이가 있다. 회로 기판(115)내에는 구동 트랜지스터, 스위치 트랜지스터, 커패시터 등을 포함하는 회로 요소들이 구비될 수 있다. 회로 기판(115)에는 홈(HO)이 형성되고, 홈(HO)과 연결되는 회로 기판(115)의 외부 표면(115a)에는 다수의 볼록 패턴(120)이 구비되어, 습식 정렬 방식으로 홈(HO) 내에 마이크로 반도체 칩(140)이 정렬된다. 따라서, 추가 공정이 최소화되며 디스플레이 전사 구조물(105)이 디스플레이 장치로 활용될 수 있다.
도 18은 또 다른 실시예에 따른 디스플레이 전사 구조물의 개략적인 구조를 보이는 단면도이다.
본 실시예의 디스플레이 전사 구조물(106)은 전사 기판(130)의 하부에 배치된 회로 기판(160)을 포함한다. 회로 기판(1160)에는 구동, 트랜지스터, 스위치 트랜지스터, 커패시터 등을 포함하는 회로 요소들이 구비될 수 있고, 회로 기판(160)의 회로 요소들은 몰드(110)를 관통하는 전도성 비어(190)를 통해 마이크로 반도체 칩(140)과 전기적으로 연결될 수 있다.
도 16 내지 도 18에 설명된 디스플레이 전사 구조물(104)(105)(106)은 도 8의 디스플레이 전사 구조물(100)에 추가 구조가 더 구비된 것으로 예시되었으나, 이에 한정되지 않고, 도 13 내지 도 15에서 예시한 디스플레이 전사 구조물(101)(102)(103)에 상술한 추가 구조들이 구비되는 형태로 변경될 수 있다.
도 19는 실시예에 따른 디스플레이 장치의 개략적인 구조를 보이는 단면도이다.
디스플레이 장치(1000)는 디스플레이 전사 구조물(106)과, 디스플레이 전사 구조물(106) 상에 배치된 컬러 변환층(1100)을 포함한다. 디스플레이 전사 구조물(106)은 홈(HO)이 구비된 몰드(110)와 몰드(110) 표면에 형성된 볼록 패턴(120)들과 홈(HO)에 배치된 마이크로 반도체칩(140)을 포함한다.
디스플레이 전사 구조물(106)은 도 18에 예시된 형태로 도시되었으나 이에 한정되지 않고, 도 16의 디스플레이 전사 구조물(104), 도 17의 디스플레이 전사 구조물(105), 또는 이들로부터 변형된 형태로 변경될 수 있다.
디스플레이 전사 구조물(106) 상에는 절연 물질로 된 패시베이션 층(1005)이 배치될 수 있고, 패시베이션 층(1005) 상에 컬러 변환층(1100)이 배치될 수 있다.
컬러 변환층(1100)은 마이크로 반도체 칩(140)으로부터의 광을 제1 컬러 광으로 변환하는 제1 컬러 변환층(1100B)과, 광을 제2 컬러 광으로 변환하는 제2 컬러 변환층(2152), 광을 제3 컬러 광으로 변환하는 제3 컬러 변환층(1100R)을 포함할 수 있다. 제1 컬러 광은 예를 들어 청색 광일 수 있고, 제2 컬러 광은 예를 들어, 녹색 광일 수 있고, 제3 컬러 광은 예를 들어, 적색 광일 수 있다. 제1 컬러 변환층(1100B), 제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)은 격벽(1110)을 사이에 두고 이격 배치되며, 각각 마이크로 반도체 칩(140)을 마주하게 배치된다.
마이크로 반도체 칩(140)이 청색 광을 발광하는 경우 제1 컬러 변환층(1100B)은 청색 광을 투과시키는 레진을 포함할 수 있다. 제2 컬러 변환층(1100G)은 마이크로 반도체 칩(140)으로부터 방출되는 청색 광을 변환해 녹색 광을 방출할 수 있다. 제2 컬러 변환층(1100G)은 마이크로 반도체 칩(2130)로부터 청색 광에 의해 여기되어 녹색 광을 방출하는 양자점들(QD: Quantum Dots) 또는 형광체(phosphor)을 포함할 수 있다. 제3 컬러 변환층(1100R)은 마이크로 반도체 칩(140)으로부터 방출되는 청색 광을 적색 광으로 변화시켜 방출할 수 있다. 제3 컬러 변환층(1100R)은 마이크로 반도체 칩(140)로부터 방출되는 청색 광에 의해 여기되어 적색 광을 방출하는 양자점들(QD: Quantum Dots) 또는 형광체(phosphor)을 포함할 수 있다.
제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)에 포함되는 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가지거나, 쉘(shell)이 없는 입자 구조를 가질 수 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell), 예컨대, 더블-쉘(double-shell) 구조일 수 있다. 양자 점은 Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및/또는 그래핀 양자점을 포함할 수 있다. 양자 점은 예를 들어, Cd, Se, Zn, S 및/또는 InP 을 포함할 수 있으며, 각 양자 점은 수십 nm 이하의 지름, 예컨대, 약 10 nm 이하의 지름을 가질 수 있다. 제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)에 포함되는 양자점은 서로 다른 크기를 가질 수 있다.
컬러 변환층(1100) 상에 캡핑층(1200)이 배치될 수 있고, 캡핑층(1200) 상에 컬러 필터층(1300)가 배치될 수 있다. 컬러 필터층(1300)는 블랙 매트릭스(1310)를 사이에 두고 이격된 제1필터(1300B), 제2필터(1300G), 제3필터(1300R)을 포함한다. 제1필터(1300B), 제2필터(1300G), 제3필터(1300R)는 각각 제1 컬러 변환층(1100B), 제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)을 마주하게 배치된다. 제1필터(1300B), 제2필터(1300G), 제3필터(1300R)는 각각 청색 광, 녹색 광, 적색 광을 투과시키고 다른 컬러의 광은 흡수한다. 컬러 필터층(1300)은 생략될 수도 있다. 컬러 필터층(1300)이 구비되는 경우, 제2 컬러 변환층(1100G)에서 컬러 변환되지 않고 출사되는 광, 즉, 녹색 광 이외의 광, 또는 제3 컬러 변환층(1100R)에서 컬러 변환되지 않고 출사되는 광, 즉, 적색 광 이외의 광이 각각 제2필터(1300G), 제3필터(1300R)에서 필터링될 수 있어 색 순도가 높아질 수 있다.
컬러 필터층(1300) 상에는 투명 물질로 된 보호 기판(1400)이 배치될 수 있다.
도 16 내지 도 19에서 설명한 것과 달리, 디스플레이 전사 구조물(100)(101)(102)(103)에 구비된 마이크로 반도체 칩(140)이 디스플레이 기판에 전사되어 디스플레이 장치로 적용될 수도 있다.
도 20은 실시예에 따른 디스플레이 전사 구조물에 구비된 마이크로 반도체 칩이 디스플레이 기판에 전사되는 것을 보인다.
도시된 바와 같이, 디스플레이 전사 구조물(100)은 마이크로 반도체 칩(140)을 다른 위치로 전사하는 전사 몰드의 역할을 할 수 있다. 마이크로 반도체 칩(140)을 구동하는 TFT 등의 구동 회로가 구비된 디스플레이 기판(165) 상에 마이크로 반도체 칩(140)이 본딩 전사될 수 있다. 마이크로 반도체 칩(140)은 홈(HO)이 구비된 몰드(110) 표면(110a)에 형성된 볼록 패턴(120)에 의해 홈(HO) 내부에 잘 위치하게 되므로, 디스플레이 기판(165) 상의 정해진 위치에 잘 전사될 수 있다. 디스플레이 기판(165) 상에 마이크로 반도체 칩(140)이 본딩 전사된 후, 추가 공정을 통해 디스플레이 장치가 완성될 수 있다. 도 20에서는 디스플레이 전사 구조물(100)을 예시하였으나, 디스플레이 전사 구조물(101)(102)(103)이 전사 몰드로 활용될 수도 있다. 이러한 디스플레이 전사 구조물(100)(101)(102)(103)을 활용함으로써 디스플레이 장치의 제조 수율이 향상될 수 있다.
도 21은 다른 실시예에 따른 디스플레이 장치의 개략적인 구조를 보이는 단면도이다.
실시예에 따른 디스플레이 장치(1001)는 구동 회로가 구비된 디스플레이 기판(165), 도 20에서 설명한 바와 같이 디스플레이 전사 구조물(100)로부터 디스플레이 기판(165) 상에 전사된 마이크로 반도체 칩(140)을 포함한다.
마이크로 반도체 칩(140)은 전술한 바와 같이 수평 전극 구조를 가질 수 있고, 제1 전극(148)과 제2 전극(149)이 마이크로 반도체 칩(140)의 같은 방향에 배치될 수 있다.
디스플레이 기판(165) 내에는 트랜지스터, 커패시터 등으로 구성된 구동 회로가 구비되며, 디스플레이 기판(165) 상에는 구동 회로와 연결되는 제1 회로(E1)와 제2 회로(E2)가 형성된다. 마이크로 반도체 칩(140)이 전사되면, 제1전극(148)은 제1 회로(E1)와 연결되고, 제2 전극(149)은 제2 회로(E2)에 연결될 수 있다.
마이크로 반도체 칩(140)상에 제1 컬러 변환층(1100B), 제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)이 배치될 수 있다. 제1 컬러 변환층(1100B), 제2 컬러 변환층(1100G), 제3 컬러 변환층(1100R)은 마이크로 반도체 칩(140)에서 형성한 광의 파장을 변환하여 컬러를 형성하는 층이며, 도 19에서 설명한 것과 실질적으로 동일하다. 디스플레이 장치(1001)에도 도시되지는 않았으나, 도 19의 디스플레이 장치(1000)와 유사하게, 컬러 필터층, 보호 기판이 더 구비될 수 있다.
도 22는 또 다른 실시예에 따른 디스플레이 장치의 개략적인 구조를 보이는 단면도이다.
본 실시예의 디스플레이 장치(1002)에서는 마이크로 반도체 칩(150)이 수직 전극 구조를 가진다. 마이크로 반도체 칩(150)은 n형 반도체층(155), 활성층(156), p형 반도체층(157)을 포함할 수 있다. 마이크로 반도체 칩(150)의 상부 및 하부에 각각 제1전극(158), 제2전극(159)이 배치된다. 제1전극(158)은 n형 반도체층(155)과 전기적으로 연결되고, 제2전극(159)은 p형 반도체층(157)과 전기적으로 연결된다. 도 20의 전사 과정에서 예시한 디스플레이 전사 구조물(100)에 구비된 마이크로 반도체 칩(140)이 마이크로 반도체 칩(150)을 변경될 수 있고, 이러한 디스플레이 전사 구조물(100)에 의해 마이크로 반도체 칩(150)이 디스플레이 기판(165)에 전사될 수 있다. 마이크로 반도체 칩(150)을 전사할 때, 제1 전극(158)은 제1 회로(E1)와 연결되고, 제2 전극(159)은 제2 회로(E2)에 연결될 수 있다. 구동 회로 기판(170)에 절연층(172)이 구비되고, 제1전극(158)과 제1회로(E1)는 절연층(170)을 관통하는 전도성 비어를 통해 연결될 수 있다.
복수의 마이크로 반도체 칩(140) 상에는 복수의 마이크로 반도체 칩(140)과 각각 마주하는 제1, 제2, 및 제3 칼라 변환층(1100B)(1100G)(1100R)이 구비될 수 있다. 제1, 제2, 및 제3 칼라 변환층(1100B)(1100G)(1100R)은 도 19에서 설명한 것과 실질적으로 동일하다. 디스플레이 장치(1002)에도 도시되지는 않았으나, 도 19의 디스플레이 장치(1000)와 유사하게, 컬러 필터층, 보호 기판이 더 구비될 수 있다.
도 23은 실시예에 따른 디스플레이 장치 제조방법을 개략적으로 설명하는 흐름도이다.
먼저, 표면 에너지 감소 패턴과 복수의 홈을 구비하는 마이크로 반도체 칩 전사 기판을 준비한다(S2100). 예를 들어, 도 1 내지 도 7에서 설명한 바와 같은 마이크로 반도체 칩 전사 기판(130)(131)(132)(133) 또는 이들로부터 변형된 구조가 사용될 수 있다.
다음, 준비된 마이크로 반도체 칩 전사 기판 상부로 복수의 마이크로 반도체 칩을 공급하고(S2200), 마이크로 반도체 칩을 홈 내부에 정렬하여 디스플레이 전사 구조물을 형성한다(S2300). 도 10에서 설명한 바와 같은 FSA(fluid self-alignment) 방식이 사용될 수 있다 마이크로 반도체 칩 전사 기판에 구비된 표면 에너지 감소 패턴에 의해 마이크로 반도체 칩은 몰드 상면에 들러붙지 않고 홈 내부로 잘 이동될 수 이다. 도 8 내지 도 15에서 설명한 바와 같은 디스플레이 전사 구조물(100)(101)(102)(103), 또는 이로부터 변형된 구조가 형성될 수 있다.
제조된 디스플레이 전사 구조물은 디스플레이 기판으로 직접 활용될 수 있고(S2400), 추가 구조 형성을 위한 공정이 수행될 수 있다(S2500). 디스플레이 전사 구조물을 디스플레이 기판으로 직접 활용하는 경우, 마이크로 반도체 칩 전사 기판에 미리 구동 회로가 구비될 수 있다. 또는, 마이크로 반도체 칩 전사 기판에 마이크로 반도체 칩을 정렬하여 디스플레이 전사구조물을 형성한 후, 디스플레이 전사 구조물과 구동 회로 기판을 연결할 수도 있다. 마이크로 반도체 칩과 구동 회로 연결, 패시베이션, 컬러 변환층 형성 등의 단계가 더 수행될 수 있다.
또는, 마이크로 반도체 칩을 구동 회로 등이 구비된 별도의 디스플레이 기판 상에 전사할 수 있다(S2500). 도 20에서 설명한 것과 유사한 방식이다. 마이크로 반도체 칩이 전사된 디스플레이 기판 상이 추가 구조가 더 형성될 수 있다(S2800). 예를 들어, 마이크로 반도체 칩과 구동 회로 연결, 패시베이션, 컬러 변환층 형성 등의 단계가 더 수행될 수 있다.
상술한 단계에 따라, 도 19, 도 21, 도 22에서 설명한 디스플레이 장치(1000)(1001)(1002)가 제조될 수 있다. 도 16은 실시예에 따른 전자 장치에 대한 개략적인 블록도이다.
도 16을 참조하면, 네트워크 환경(8200) 내에 전자 장치(8201)가 구비될 수 있다. 네트워크 환경(8200)에서 전자 장치(8201)는 제1 네트워크(8298)(근거리 무선 통신 네트워크 등)를 통하여 다른 전자 장치(8202)와 통신하거나, 또는 제2 네트워크(8299)(원거리 무선 통신 네트워크 등)를 통하여 또 다른 전자 장치(8204) 및/또는 서버(8208)와 통신할 수 있다. 전자 장치(8201)는 서버(8208)를 통하여 전자 장치(8204)와 통신할 수 있다. 전자 장치(8201)는 프로세서(8220), 메모리(8230), 입력 장치(8250), 음향 출력 장치(8255), 디스플레이 장치(8260), 오디오 모듈(8270), 센서 모듈(8276), 인터페이스(8277), 햅틱 모듈(8279), 카메라 모듈(8280), 전력 관리 모듈(8288), 배터리(8289), 통신 모듈(8290), 가입자 식별 모듈(8296), 및/또는 안테나 모듈(8297)을 포함할 수 있다. 전자 장치(8201)에는, 이 구성요소들 중 일부가 생략되거나, 다른 구성요소가 추가될 수 있다. 이 구성요소들 중 일부는 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(8276)(지문 센서, 홍채 센서, 조도 센서 등)은 디스플레이 장치(8260)(디스플레이 등)에 임베디드되어 구현될 수 있다.
프로세서(8220)는, 소프트웨어(프로그램(8240) 등)를 실행하여 프로세서(8220)에 연결된 전자 장치(8201) 중 하나 또는 복수개의 다른 구성요소들(하드웨어, 소프트웨어 구성요소 등)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 데이터 처리 또는 연산의 일부로, 프로세서(8220)는 다른 구성요소(센서 모듈(8276), 통신 모듈(8290) 등)로부터 수신된 명령 및/또는 데이터를 휘발성 메모리(8232)에 로드하고, 휘발성 메모리(8232)에 저장된 명령 및/또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(8234)에 저장할 수 있다. 프로세서(8220)는 메인 프로세서(8221)(중앙 처리 장치, 어플리케이션 프로세서 등) 및 이와 독립적으로 또는 함께 운영 가능한 보조 프로세서(8223)(그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 커뮤니케이션 프로세서 등)를 포함할 수 있다. 보조 프로세서(8223)는 메인 프로세서(8221)보다 전력을 작게 사용하고, 특화된 기능을 수행할 수 있다.
보조 프로세서(8223)는, 메인 프로세서(8221)가 인액티브 상태(슬립 상태)에 있는 동안 메인 프로세서(8221)를 대신하여, 또는 메인 프로세서(8221)가 액티브 상태(어플리케이션 실행 상태)에 있는 동안 메인 프로세서(8221)와 함께, 전자 장치(8201)의 구성요소들 중 일부 구성요소(디스플레이 장치(8260), 센서 모듈(8276), 통신 모듈(8290) 등)와 관련된 기능 및/또는 상태를 제어할 수 있다. 보조 프로세서(8223)(이미지 시그널 프로세서, 커뮤니케이션 프로세서 등)는 기능적으로 관련 있는 다른 구성 요소(카메라 모듈(8280), 통신 모듈(8290) 등)의 일부로서 구현될 수도 있다.
메모리(2230)는, 전자 장치(8201)의 구성요소(프로세서(8220), 센서모듈(8276) 등)가 필요로 하는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(프로그램(8240) 등) 및, 이와 관련된 명령에 대한 입력 데이터 및/또는 출력 데이터를 포함할 수 있다. 메모리(8230)는, 휘발성 메모리(8232) 및/또는 비휘발성 메모리(8234)를 포함할 수 있다.
프로그램(8240)은 메모리(8230)에 소프트웨어로 저장될 수 있으며, 운영 체제(8242), 미들 웨어(8244) 및/또는 어플리케이션(8246)을 포함할 수 있다.
입력 장치(8250)는, 전자 장치(8201)의 구성요소(프로세서(8220) 등)에 사용될 명령 및/또는 데이터를 전자 장치(8201)의 외부(사용자 등)로부터 수신할 수 있다. 입력 장치(8250)는, 리모트 컨트롤러, 마이크, 마우스, 키보드, 및/또는 디지털 펜(스타일러스 펜 등)을 포함할 수 있다.
음향 출력 장치(8255)는 음향 신호를 전자 장치(8201)의 외부로 출력할 수 있다. 음향 출력 장치(8255)는, 스피커 및/또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 리시버는 스피커의 일부로 결합되어 있거나 또는 독립된 별도의 장치로 구현될 수 있다.
디스플레이 장치(8260)는 전자 장치(8201)의 외부로 정보를 시각적으로 제공할 수 있다. 디스플레이 장치(8260)는, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 디스플레이 장치(8260)는 도 19, 도 20, 도 21을 참조하여 설명한 디스플레이 장치(1000)(1001)(1002)일 수 있고, 또는 도 8, 도 9, 도 13 내지 도 18에서 예시한 디스플레이 전사 구조물을 포함하는 디스플레이 장치일 수 있다. 디스플레이 장치(8260)는 터치를 감지하도록 설정된 터치 회로(Touch Circuitry), 및/또는 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(압력 센서 등)를 포함할 수 있다.
오디오 모듈(8270)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 오디오 모듈(8270)은, 입력 장치(8250)를 통해 소리를 획득하거나, 음향 출력 장치(8255), 및/또는 전자 장치(8201)와 직접 또는 무선으로 연결된 다른 전자 장치(전자 장치(8102) 등)의 스피커 및/또는 헤드폰을 통해 소리를 출력할 수 있다.
센서 모듈(8276)은 전자 장치(8201)의 작동 상태(전력, 온도 등), 또는 외부의 환경 상태(사용자 상태 등)를 감지하고, 감지된 상태에 대응하는 전기 신호 및/또는 데이터 값을 생성할 수 있다. 센서 모듈(8276)은, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(Infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 및/또는 조도 센서를 포함할 수 있다.
인터페이스(8277)는 전자 장치(8201)가 다른 전자 장치(전자 장치(8102) 등)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 인터페이스(8277)는, HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(8278)는, 전자 장치(8201)가 다른 전자 장치(전자 장치(8102) 등)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 연결 단자(8278)는, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 및/또는 오디오 커넥터(헤드폰 커넥터 등)를 포함할 수 있다.
햅틱 모듈(8279)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(진동, 움직임 등) 또는 전기적인 자극으로 변환할 수 있다. 햅틱 모듈(8279)은, 모터, 압전 소자, 및/또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(8280)은 정지 영상 및 동영상을 촬영할 수 있다. 카메라 모듈(8280)은 하나 이상의 렌즈를 포함하는 렌즈 어셈블리, 이미지 센서들, 이미지 시그널 프로세서들, 및/또는 플래시들을 포함할 수 있다. 카메라 모듈(8280)에 포함된 렌즈 어셈블리는 이미지 촬영의 대상인 피사체로부터 방출되는 빛을 수집할 수 있다.
전력 관리 모듈(8288)은 전자 장치(8201)에 공급되는 전력을 관리할 수 있다. 전력 관리 모듈(8388)은, PMIC(Power Management Integrated Circuit)의 일부로서 구현될 수 있다.
배터리(8289)는 전자 장치(8201)의 구성 요소에 전력을 공급할 수 있다. 배터리(8289)는, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 및/또는 연료 전지를 포함할 수 있다.
통신 모듈(8290)은 전자 장치(8201)와 다른 전자 장치(전자 장치(8102), 전자 장치(8104), 서버(8108) 등)간의 직접(유선) 통신 채널 및/또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(8290)은 프로세서(8220)(어플리케이션 프로세서 등)와 독립적으로 운영되고, 직접 통신 및/또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 통신 모듈(8290)은 무선 통신 모듈(8292)(셀룰러 통신 모듈, 근거리 무선 통신 모듈, GNSS(Global Navigation Satellite System 등) 통신 모듈) 및/또는 유선 통신 모듈(8294)(LAN(Local Area Network) 통신 모듈, 전력선 통신 모듈 등)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(8298)(블루투스, WiFi Direct 또는 IrDA(Infrared Data Association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(8299)(셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(LAN, WAN 등)와 같은 원거리 통신 네트워크)를 통하여 다른 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(단일 칩 등)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(복수 칩들)로 구현될 수 있다. 무선 통신 모듈(8292)은 가입자 식별 모듈(8296)에 저장된 가입자 정보(국제 모바일 가입자 식별자(IMSI) 등)를 이용하여 제1 네트워크(8298) 및/또는 제2 네트워크(8299)와 같은 통신 네트워크 내에서 전자 장치(8201)를 확인 및 인증할 수 있다.
안테나 모듈(8297)은 신호 및/또는 전력을 외부(다른 전자 장치 등)로 송신하거나 외부로부터 수신할 수 있다. 안테나는 기판(PCB 등) 위에 형성된 도전성 패턴으로 이루어진 방사체를 포함할 수 있다. 안테나 모듈(8297)은 하나 또는 복수의 안테나들을 포함할 수 있다. 복수의 안테나가 포함된 경우, 통신 모듈(8290)에 의해 복수의 안테나들 중에서 제1 네트워크(8298) 및/또는 제2 네트워크(8299)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 안테나가 선택될 수 있다. 선택된 안테나를 통하여 통신 모듈(8290)과 다른 전자 장치 간에 신호 및/또는 전력이 송신되거나 수신될 수 있다. 안테나 외에 다른 부품(RFIC 등)이 안테나 모듈(8297)의 일부로 포함될 수 있다.
구성요소들 중 일부는 주변 기기들간 통신 방식(버스, GPIO(General Purpose Input and Output), SPI(Serial Peripheral Interface), MIPI(Mobile Industry Processor Interface) 등)을 통해 서로 연결되고 신호(명령, 데이터 등)를 상호 교환할 수 있다.
명령 또는 데이터는 제2 네트워크(8299)에 연결된 서버(8108)를 통해서 전자 장치(8201)와 외부의 전자 장치(8204)간에 송신 또는 수신될 수 있다. 다른 전자 장치들(8202, 8204)은 전자 장치(8201)와 동일한 또는 다른 종류의 장치일 수 있다. 전자 장치(8201)에서 실행되는 동작들의 전부 또는 일부는 다른 전자 장치들(8202, 8204, 8208) 중 하나 이상의 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(8201)가 어떤 기능이나 서비스를 수행해야 할 때, 기능 또는 서비스를 자체적으로 실행시키는 대신에 하나 이상의 다른 전자 장치들에게 그 기능 또는 그 서비스의 일부 또는 전체를 수행하라고 요청할 수 있다. 요청을 수신한 하나 이상의 다른 전자 장치들은 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(8201)로 전달할 수 있다. 이를 위하여, 클라우드 컴퓨팅, 분산 컴퓨팅, 및/또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
실시예에 따른 디스플레이 장치는 이외에도, 모바일 장치, 자동차, 헤드업 디스플레이, 증강/가상 현실 장치, 대형 사이니지 (signage), 웨어러블 디스플레이, 롤러블(rollable) TV, 스트레처블(stretchable) 디스플레이 등 다양한 제품에 적용될 수 있다.
상술한 디스플레이 전사 구조물, 디스플레이 장치 및 전자 장치는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 명세서의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 포함된 것으로 해석되어야 할 것이다.
100, 101, 102, 103, 104, 105, 106: 디스플레이 전사 구조물
110: 몰드
SP1, SP2, SP3: 표면 에너지 감소 패턴
HO: 홈
120, 123: 볼록 패턴
121: 오목 패턴
124: 충진 패턴
130, 131, 132, 133, 134, 135, 136: 전사 기판
140, 150: 마이크로 반도체 칩
1000, 1001, 1002: 디스플레이 장치
1100: 컬러 변환층
1300: 컬러 필터층
8200: 전자 장치

Claims (21)

  1. 상부 표면으로부터 소정 깊이로 인입 형성된 복수의 홈을 포함하는 몰드; 및
    상기 상부 표면 상에, 상기 복수의 홈 사이의 영역에 형성되고, 복수의 요철 패턴을 구비하는 표면 에너지 감소 패턴;을 포함하는, 마이크로 반도체 칩 전사 기판.
  2. 제2항에 있어서,
    상기 요철 패턴의 폭은 상기 홈의 폭의 50% 이하인, 마이크로 반도체 칩 전사 기판.
  3. 제1항에 있어서,
    상기 복수의 요철 패턴 중 서로 인접하는 요철 패턴들 사이의 간격은 상기 홈의 폭보다 작은, 마이크로 반도체 칩 전사 기판.
  4. 제3항에 있어서,
    상기 복수의 요철 패턴 중 서로 인접하는 요철 패턴들 사이의 간격, s는 다음 조건을 만족하는, 마이크로 반도체 칩 전사 기판.
    s < (w1-w2)/2
    여기서, w1, w2는 각각 상기 홈, 상기 요철 패턴의 폭을 의미한다.
  5. 제1항에 있어서,
    상기 표면 에너지 감소 패턴은 상기 상부 표면으로부터 상부로 돌출된 복수의 볼록 패턴을 포함하는, 마이크로 반도체 칩 전사 기판.
  6. 제5항에 있어서,
    상기 볼록 패턴은 상기 몰드와 다른 물질로 이루어진, 마이크로 반도체 칩 전사 기판.
  7. 제5항에 있어서,
    상기 볼록 패턴은 금속 물질로 이루어진, 마이크로 반도체 칩 전사 기판.
  8. 제5항에 있어서,
    상기 표면 에너지 감소 패턴은,
    상기 볼록 패턴과 다른 재질로 이루어지고 상기 복수의 볼록 패턴 사이의 영역을 채우는 충진 패턴을 더 포함하는, 마이크로 반도체 칩 전사 기판.
  9. 제1항에 있어서,
    상기 표면 에너지 감소 패턴과 상기 몰드는 같은 재질로 일체형으로 이루어지는, 마이크로 반도체 칩 전사 기판.
  10. 제9항에 있어서,
    상기 표면 에너지 감소 패턴은
    상기 몰드의 상부 표면으로부터 하부로 인입된 복수의 오목 패턴을 포함하는, 마이크로 반도체 칩 전사 기판.
  11. 제10항에 있어서,
    상기 복수의 오목 패턴이 인입된 깊이는 상기 복수의 홈이 인입된 깊이 이하인, 마이크로 반도체 칩 전사 기판.
  12. 제1항에 있어서,
    상기 표면 에너지 감소 패턴은 상기 몰드의 상부 표면을 러핑(roughing)하여 형성되는, 마이크로 반도체 칩 전사 기판.
  13. 제1항 내지 제12항 중 어느 한 항의 마이크로 반도체 칩 전사 기판; 및
    상기 복수의 홈 중 어느 하나에 배치된 마이크로 반도체 칩;을 포함하는, 디스플레이 전사 구조물.
  14. 제13항에 있어서,
    상기 요철 패턴의 폭은 상기 마이크로 반도체 칩의 폭의 50% 이하인, 디스플레이 전사 구조물.
  15. 제13항에 있어서,
    상기 복수의 요철 패턴 중 서로 인접하는 요철 패턴들 사이의 간격, s는 다음 조건을 만족하는, 디스플레이 전사 구조물.
    s ≤ (w3-w2)/2
    여기서, w3, w2는 각각 상기 마이크로 반도체 칩, 상기 요철 패턴의 폭을 의미한다.
  16. 제15항에 있어서,
    상기 마이크로 반도체 칩을 구동하는 구동 회로를 더 포함하는, 디스플레이 전사 구조물.
  17. 제16항에 있어서,
    상기 구동 회로는 상기 마이크로 반도체 칩 전사 기판 내에 배치되는, 디스플레이 전사 구조물.
  18. 제16항에 있어서,
    상기 마이크로 반도체 칩 전사 기판의 하부에 배치되며 상기 구동 회로를 구비하는 회로 기판;을 더 포함하는, 디스플레이 전사 구조물.
  19. 제13항의 디스플레이 전사 구조물;
    상기 마이크로 반도체 칩을 구동하는 구동 회로; 및
    상기 전사 기판 상에 배치된 컬러 변환층;을 포함하는, 디스플레이 장치.
  20. 제19항의 디스플레이 장치를 포함하는, 전자 장치.
  21. 제1항의 마이크로 반도체 칩 전사 기판의 복수의 홈 내에 마이크로 반도체 칩을 정렬하는 단계; 및
    상기 마이크로 반도체 칩을 구동하기 위한 구동 회로를 구비하는 디스플레이 기판 상에 상기 마이크로 반도체 칩을 전사하는 단계;를 포함하는, 디스플레이 장치 제조방법.
KR1020220011048A 2021-02-03 2022-01-25 마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법 KR20220112188A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/793,145 US20240178195A1 (en) 2021-02-03 2022-01-27 Micro semiconductor chip transfer substrate, display transferring structure, display device, and method of manufacturing the display device
PCT/KR2022/001455 WO2022169199A1 (ko) 2021-02-03 2022-01-27 마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법
CN202280002438.6A CN115210884A (zh) 2021-02-03 2022-01-27 微型半导体芯片转移基板、显示转移结构、显示装置及制造显示装置的方法
EP22733286.3A EP4071836A4 (en) 2021-02-03 2022-01-27 MICRO SEMICONDUCTOR CHIP TRANSMISSION SUBSTRATE, DISPLAY TRANSMISSION STRUCTURE THEREFROM, DISPLAY DEVICE AND METHOD FOR PRODUCING A DISPLAY DEVICE

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163145150P 2021-02-03 2021-02-03
US63/145,150 2021-02-03
KR20210058127 2021-05-04
KR1020210058127 2021-05-04

Publications (1)

Publication Number Publication Date
KR20220112188A true KR20220112188A (ko) 2022-08-10

Family

ID=79270137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220011048A KR20220112188A (ko) 2021-02-03 2022-01-25 마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법

Country Status (3)

Country Link
US (1) US20220246584A1 (ko)
EP (1) EP4040485A1 (ko)
KR (1) KR20220112188A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024106572A1 (ko) * 2022-11-18 2024-05-23 엘지전자 주식회사 전사 기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220285188A1 (en) * 2021-03-02 2022-09-08 Samsung Electronics Co., Ltd. Display transfer structure including light emitting elements and transferring method of light emitting elements
US20230058681A1 (en) * 2021-08-17 2023-02-23 X-Celeprint Limited Printed devices in cavities

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4066620B2 (ja) * 2000-07-21 2008-03-26 日亜化学工業株式会社 発光素子、および発光素子を配置した表示装置ならびに表示装置の製造方法
KR20140134038A (ko) * 2013-05-13 2014-11-21 서울반도체 주식회사 발광 디바이스 및 이의 제조방법
US9722145B2 (en) * 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof
CN108346381A (zh) * 2018-04-04 2018-07-31 深圳市秀狐科技有限公司 一种led显示屏及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024106572A1 (ko) * 2022-11-18 2024-05-23 엘지전자 주식회사 전사 기판

Also Published As

Publication number Publication date
US20220246584A1 (en) 2022-08-04
EP4040485A1 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
KR20220112188A (ko) 마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법
US11764095B2 (en) Wet alignment method for micro-semiconductor chip and display transfer structure
EP4053896A1 (en) Display device including reflective structure
US20230402435A1 (en) Micro-light-emitting diode display apparatus and method of manufacturing the same
EP4016622A1 (en) Display transferring structure and display device including the same
EP4163984A1 (en) Semiconductor light emitting device, display apparatus including the same, and method of manufacturing the same
EP4071836A1 (en) Micro semiconductor chip transfer substrate, display transfer structure using same, display device, and display device manufacturing method
EP4174966A1 (en) Micro light emitting device and display apparatus including the same
KR20220085687A (ko) 디스플레이 전사 구조물 및 이를 포함하는 디스플레이 장치
US20230402439A1 (en) Micro chip and display apparatus including the same
EP4170703A1 (en) Micro semiconductor chip transfer substrate and method of manufacturing display apparatus
KR20220007500A (ko) 마이크로 반도체 칩 습식 정렬 방법 및 디스플레이 전사 구조물
EP4372815A1 (en) Multifold micro emitting device, display apparatus having the same, method of manufacturing the multifold micro emitting device, and method of manufacturing the display apparatus
US20220102602A1 (en) Micro light emitting device, display apparatus including the same, and method of manufacturing the micro light emitting device
KR20240071916A (ko) 멀티폴드 마이크로 발광 소자, 이를 포함한 디스플레이 장치, 멀티폴드 마이크로 발광 소자의 제조 방법 및 디스플레이 장치의 제조 방법
KR20220125137A (ko) 반사 구조를 구비한 디스플레이 장치
KR20220117104A (ko) 하이브리드 전사 구조물 및 그 제조방법
KR20220085692A (ko) 디스플레이 장치 및 디스플레이 장치 제조 방법
KR20220117114A (ko) 하이브리드 소자 및 그 제조방법
KR20220139242A (ko) 칼라 변환 구조물, 디스플레이 장치 및 디스플레이 장치 제조 방법
KR20230082436A (ko) 마이크로 발광 반도체 소자, 이를 포함한 디스플레이 장치 및 그 제조 방법
KR20220147477A (ko) 다회용 전사 몰드 및 디스플레이 장치 제조 방법
KR20220060977A (ko) 마이크로 발광소자 어레이 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination