KR20220117104A - 하이브리드 전사 구조물 및 그 제조방법 - Google Patents

하이브리드 전사 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR20220117104A
KR20220117104A KR1020210072400A KR20210072400A KR20220117104A KR 20220117104 A KR20220117104 A KR 20220117104A KR 1020210072400 A KR1020210072400 A KR 1020210072400A KR 20210072400 A KR20210072400 A KR 20210072400A KR 20220117104 A KR20220117104 A KR 20220117104A
Authority
KR
South Korea
Prior art keywords
substrate
layer
devices
shuttle
electrodes
Prior art date
Application number
KR1020210072400A
Other languages
English (en)
Inventor
황경욱
황준식
김동호
김현준
박준용
홍석우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210150860A priority Critical patent/KR20220117114A/ko
Priority to US17/667,241 priority patent/US20220262784A1/en
Publication of KR20220117104A publication Critical patent/KR20220117104A/ko
Priority to US17/982,347 priority patent/US20230064207A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

하이브리드 전사 구조물의 제조방법이 개시된다.
개시된 제조 방법은, 제1 기판 상에 복수의 제1 소자를 형성하고, 상기 제1 기판과 다른 재질의 제2 기판 상에서 성장시킨 복수의 제2 소자를 상기 제2 기판으로부터 분리한 후, 분리된 복수의 상기 제2 소자를 상기 제1 기판 상에 전사하는 단계;를 포함하며, 상기 전사하는 단계에서는, 유체 자가 조립(Fluidic Self Assembly) 방식에 의해, 복수의 상기 제2 소자가 서로 이격 배치되며, 복수의 상기 제2 소자 각각은, 상기 제2 기판 상에서 성장한 셔틀층과, 상기 셔틀층에서 성장한 소자층과, 상기 소자층 상에 배치된 전극층을 포함할 수 있다.

Description

하이브리드 전사 구조물 및 그 제조방법{Hybrid transfer structure and manufacturing method thereof}
예시적인 실시예는 하이브리드 전사 구조물 및 그 제조방법에 관한 것이다.
디스플레이, 반도체 등을 포함하는 전자 장치는 그 내부에 소정의 기능을 수행하는 다양한 소자들이 존재한다.
이러한 다양한 소자들은 그 재질 또는 공정 조건의 차이 등으로 인해, 하나의 기판에서 동시에 성장 또는 형성하기 어려울 수 있다. 예를 들어, 실리콘 기판 상에 제작 가능한 소자와 사파이어 기판 상에 제작 가능한 소자를 하나의 기판에서 동시에 성장 또는 형성하기 어려울 수 있다.
그에 따라, 서로 다른 기판에서 제작된 소자들을 하나의 기판에 배치하기 위해서는, 일부 소자들을 기판으로부터 분리하여, 다른 소자들이 형성된 다른 기판으로 전사할 수 있다. 이를 통해, 서로 다른 종류의 복수의 소자를 가지는 하이브리드 전사 구조물을 제조할 수 있다.
전사 방식으로, 소정의 제1 소자가 형성된 기판 상에, 다른 기판에서 형성된 제2 소자를 개별적으로 잡아서 옮기는 픽 앤 플레이스(pick and place) 방식이 고려될 수 있다.
그러나, 이러한 픽 앤 플레이스 방식으로는, 전사시키는 제2 소자들의 크기가 작아지거나 또는 전사되는 기판의 크기가 커질수록 생산성이 저하될 수 있다.
예시적인 실시예는 다른 종류의 소자들이 배치된 하이브리드 전사 구조물 및 그 제조방법을 제공한다.
예시적인 실시예에 따른 하이브리드 전사 구조물의 제조 방법은,
제1 기판 상에 복수의 제1 소자를 형성하는 단계;
상기 제1 기판과 다른 재질의 제2 기판 상에서 성장시킨 복수의 제2 소자를 상기 제2 기판으로부터 분리하는 단계; 및
분리된 복수의 상기 제2 소자를 상기 제1 기판 상에 전사하는 단계;를 포함하며,
상기 전사하는 단계에서는, 유체 자가 조립(Fluidic Self Assembly) 방식에 의해, 복수의 상기 제2 소자가 서로 이격 배치되며,
복수의 상기 제2 소자 각각은, 상기 제2 기판 상에서 성장한 셔틀층과, 상기 셔틀층에서 성장한 소자층과, 상기 소자층 상에 배치된 전극층을 포함할 수 있다.
상기 제2 기판은 상기 제1 기판보다 작을 수 있다.
상기 제1 소자는 IV 물질을 포함하는 제1 기판 상에 형성 가능한 소자일 수 있다.
상기 제1 소자는 CMOS(complementary metal-oxide semiconductor), 메모리, 집적 회로, 광센서 및 솔라 셀 중 적어도 하나를 포함할 수 있다.
상기 제2 기판은 III-V족 물질을 포함하는 기판 또는 사파이어 기판을 포함하며, 상기 제2 소자는 발광 소자, 레이저 및 디텍터 중 적어도 하나를 포함할 수 있다.
상기 전사 단계에서는, 상기 유체 자가 조립 방식에 의해, 전사 기판의 복수의 홈 각각에, 상기 복수의 제2 소자를 소정 간격으로 이격 배치하며, 상기 소정 간격으로 이격 배치된 상기 복수의 제2 소자를 상기 제1 기판으로 전사할 수 있다.
상기 전사 단계에서는, 상기 제1 기판은 소정 간격으로 이격 배치된 복수의 홈을 가지며, 상기 유체 자가 조립 방식에 의해, 상기 복수의 홈 각각에 상기 복수의 제2 소자를 전사할 수 있다.
상기 셔틀층의 두께는 상기 소자층의 두께보다 클 수 있다.
상기 소자층의 평면 형상은 대칭 구조를 가지며, 상기 전극층은 동일 평면 상에 배치된 복수의 전극을 포함하며, 상기 복수의 전극은 전극층의 중심을 기준으로 대칭인 형상을 가질 수 있다.
상기 소자층의 평면 형상은 비대칭 구조를 가지며, 상기 전극층은 동일 평면 상에 배치된 복수의 전극을 포함하며, 상기 복수의 전극은 나란하게 배열될 수 있다.
상기 소자층은 마이크로 발광부와, 상기 마이크로 발광부를 구동하기 위한 구동부를 포함하며, 상기 구동부는 상기 마이크로 발광부에 모노리식하게 결합된 구조를 가질 수 있다.
상기 소자층은 III-V족 물질 또는 2차원 물질을 포함할 수 있다.
상기 제2 소자의 크기는 상기 제1 소자의 크기보다 작을 수 있다.
예시적인 실시예에 따른 하이브리드 전사 구조물은,
제1 기판;
상기 제1 기판 상에 형성된 적어도 하나의 제1 소자; 및
상기 제1 기판 상에 전사되며, 상기 제1 소자와 다른 적어도 하나의 제2 소자;를 포함하며,
상기 제2 소자는,
상기 제1 기판과 다른 재질의 제2 기판 상에 성장 가능한 셔틀층과,
상기 셔틀층 상에 배치되며, 상기 셔틀층 상에 성장 가능한 소자층과,
상기 소자층의 일면에 배치된 전극층을 포함할 수 있다.
상기 제1 기판은 IV족 물질을 포함하며, 상기 제2 기판은 III-V족 물질 또는 사파이어를 포함하며, 상기 제2 기판은 상기 제1 기판보다 작을 수 있다.
상기 셔틀층의 두께는 상기 소자층의 두께보다 크며, 상기 셔틀층은, III-V족 물질을 포함하며, 상기 소자층은, III-V족 물질 또는 2차원 물질을 포함할 수 있다.
상기 제1 소자는 CMOS(complementary metal-oxide semiconductor), 메모리, 집적 회로, 광센서 및 솔라 셀 중 적어도 하나를 포함하며, 상기 제2 소자는 발광 소자, 레이저 및 디텍터 중 적어도 하나를 포함할 수 있다.
상기 제2 소자의 크기는 상기 제1 소자의 크기보다 작을 수 있다.
상기 소자층의 평면 형상은 대칭 구조를 가지며, 상기 전극층은 동일 평면 상에 배치된 복수의 전극을 포함하며, 상기 복수의 전극은 전극층의 중심을 기준으로 대칭인 형상을 가질 수 있다.
상기 소자층의 평면 형상은 비대칭 구조를 가지며, 상기 전극층은 동일 평면 상에 배치된 복수의 전극을 포함하며, 상기 복수의 전극은 나란하게 배열될 수 있다.
예시적인 실시예에 따른 하이브리드 전사 구조물 및 그 제조방법은, 일부 소자들을 유체 자가 정렬 방식에 의해 전사함으로써, 대면적 기판에 서로 다른 종류의 소자를 효율적으로 배치할 수 있다.
도 1 및 도 2는 예시적인 실시예에 따른 하이브리드 전사 구조물을 개략적으로 나타낸 도면이다.
도 3은 실시예에 따른 하이브리드 전사 구조물을 제조하는 방법을 나타낸 순서도이며,
도 4 및 도 5는 제1 기판 상에 복수의 제1 소자가 형성된 모습을 나타낸 도면이다.
도 6은 제2 기판 상에 복수의 제2 소자가 형성된 모습을 나타낸 도면이며,
도 7 내지 도 8은 일 실시예에 따라 제2 기판 상에 복수의 제2 소자를 성장시키는 과정을 설명하기 위한 도면이며,
도 9는 일 실시예에 따라 제2 기판 상에 복수의 제2 소자를 성장시키는 과정을 설명하기 위한 도면이다.
도 10 및 도 11은 복수의 제2 소자를 유체 자가 조립 방식에 의해 배열하는 일 예를 설명하기 위한 도면이다.
도 12는 일 실시예에 따라 복수의 제2 소자를 제1 기판 상에 전사하는 과정을 설명하기 위한 도면이다.
도 13 및 도 14는 다른 실시예에 따라 복수의 제2 소자를 제1 기판 상에 전사하는 과정을 설명하기 위한 도면이다.
도 15는 실시예에 따른 제2 소자가 마이크로 발광 소자인 예를 도시한 도면이며,
도 16 내지 도 21은 실시예에 따른 제2 소자의 전극층의 예를 도시한 도면이다.
도 22는 실시예에 따른 제2 소자가 마이크로 발광 소자인 다른 예를 도시한 도면이다.
도 23은 실시예에 따른 제2 소자가 레이저인 예를 도시한 도면이다.
도 24는 다른 실시예에 따른 하이브리드 전사 구조물을 개략적으로 나타낸 도면이다.
도 25 및 도 26은 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이며,
도 27은 실시예에 따른 라이다 장치를 개략적으로 나타낸 도면이며,
도 28 및 도 29는 또 다른 실시예에 따른 하이브리드 전사 구조물을 개략적으로 나타낸 도면이다.
도 30은 예시적인 실시 예에 따른 전자 장치의 개략적인 블록도를 도시한 것이다.
도 31는 예시적인 실시 예에 따른 디스플레이 장치가 모바일 장치에 적용된 예를 도시한 것이다.
도 32는 예시적인 실시 예에 따른 디스플레이 장치가 차량용 디스플레이 장치에 적용된 예를 도시한 것이다.
도 33은 예시적인 실시 예에 따른 디스플레이 장치가 증강 현실 안경에 적용된 예를 도시한 것이다.
도 34는 예시적인 실시 예에 따른 디스플레이 장치가 사이니지에 적용된 예를 도시한 것이다.
도 35는 예시적인 실시 예에 따른 디스플레이 장치가 웨어러블 디스플레이에 적용된 예를 도시한 것이다
이하, 첨부된 도면을 참조하여 다양한 실시예에 따른 하이브리드 전사 구조물에 대해 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 도면에서 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층이 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
본 실시예에서 설명하는 특정 실행들은 예시들로서, 어떠한 방법으로도 기술적 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다.
도 1 및 도 2는 예시적인 실시예에 따른 하이브리드 전사 구조물(1)을 개략적으로 나타낸 도면이다.
도 1 및 도 2를 참조하면, 실시예에 따른 하이브리드 전사 구조물(1)은 제1 기판(11)과, 제1 기판(11) 상에 배치된 다른 종류의 소자들을 포함한다. 도 1 및 도 2에서는 제1 기판(11)에 배치된 다른 종류의 소자의 예로 제1 소자(110), 제2 소자(120) 2종류의 소자를 예시하였으나, 이에 한정되지 아니하며, 3종류 이상의 소자가 배치될 수도 있다.
제1 기판(11)은 IV족 물질을 포함할 수 있다. 예를 들어, 제1 기판(11)은 실리콘 기판일 수 있다. 다만, 제1 기판(11)의 재질은 반드시 IV족 물질로 한정되는 것은 아니며, 대형 기판에 적합한 다양한 기판, 예를 들어, 글래스 기판 등일 수 있다.
제1 기판(11)의 크기는 소정 크기 이상일 수 있다. 예를 들어, 제1 기판(11)의 크기(D1)는 8 인치(inch) 이상일 수 있다. 예를 들어, 제1 기판(11)의 크기(D1)는 8 인치 ~ 12 인치일 수 있다. 다만, 제1 기판(11)의 크기(D1)는 이에 한정되지 아니하며, 재질에 따라 달라질 수 있다.
도 3은 실시예에 따른 하이브리드 전사 구조물(1)을 제조하는 방법을 나타낸 순서도이며, 도 4 및 도 5는 제1 기판(11) 상에 복수의 제1 소자(110)가 형성된 모습을 나타낸 도면이다.
도 3 내지 도 5를 참조하면, 제1 기판(11) 상에 복수의 제1 소자(110)가 형성될 수 있다(S10). 제1 소자(110)는 제1 기판(11) 상에 직접 형성 가능한 소자일 수 있다. 예를 들어, 제1 소자(110)는 실리콘 기판 상에 형성 가능한 소자일 수 있다. 예를 들어, 제1 소자(110)는 CMOS(complementary metal-oxide semiconductor), 메모리, 집적 회로, 광센서 및 솔라 셀 중 적어도 하나를 포함할 수 있다. 광센서는 실리콘 기반 광센서일 수 있다. 제1 소자(110)는 CMOS 이미지 센서일 수 있다. 집적 회로는 PMIC, RFIC 등일 수 있다.
제1 소자(110)는 복수 개로서, 제1 기판(11) 상에 이격 배치될 수 있다. 제1 소자(110) 사이에는 소정의 공간이 형성되어, 제2 소자(120)가 배치될 수 있다.
제1 소자(110)는 제1 기판(11) 상에 증착 또는 성장에 의해 직접 형성될 수 있다. 제1 소자(110)는 포토레지스트 패터닝, 에칭, 몰딩 방식 등에 의해 제작될 수 있지만, 이에 한정되는 것은 아니다.
제2 소자(120)는 제1 기판(11) 상에 전사된 것으로서, 제1 소자(110)와 다른 종류의 소자일 수 있다. 제1 기판(11) 상에 전사된 복수의 제2 소자(120)는 전기적으로 연결되어, 하나의 기능을 수행할 수 있다. 제2 소자(120)는 도 6과 같이, 제1 기판(11)과 다른 재질의 제2 기판(12) 상에서 성장시켜 형성된 소자일 수 있다.
도 7 내지 도 8은 일 실시예에 따라 제2 기판(12) 상에 복수의 제2 소자(120)를 성장시키는 과정을 설명하기 위한 도면이며, 도 9는 일 실시예에 따라 제2 기판(12) 상에 복수의 제2 소자(120)를 성장시키는 과정을 설명하기 위한 도면이다.
도 3 및 도 7 내지 도 9를 참조하여, 복수의 제2 소자(120)를 제조하는 과정을 설명한다(S20).
도 3 및 도 7을 참조하면, 먼저 제2 기판(12) 상에 제2 소자부(120')를 성장시킬 수 있다(S21). 이를 위해, 제2 기판(12) 상에 셔틀층(130)(shuttle layer)을 성장시키고, 셔틀층(130) 상에 소자층(140)을 성장시킬 수 있다. 예를 들어, 셔틀층(130)은 제2 기판(12) 상에 에피택셜(epitaxial) 성장에 의해 형성되며, 소자층(140)은 셔틀층(130) 상에 에피택셜 성장에 의해 형성될 수 있다. 소자층(140) 상에 전극층(150)을 형성할 수 있다. 다른 실시예로서, 소자층(140)은 셔틀층(130) 상에 에피택셜 성장이 아닌 증착에 의해 형성될 수 있다.
제2 기판(12)은 III-V족 물질 또는 사파이어를 포함할 수 있다. 예를 들어, III-V족 물질의 예로, 인듐 포스파이드(InP), 갈륨 비소(GaAs)가 사용될 수 있다. 다만, 제2 기판(12)의 재질은 이에 한정되지 아니하며, 제1 기판(11)과 다른 특성, 예를 들어, 크기가 다르거나 재질이 다르다면, 다양한 변형이 가능할 수 있다.
제2 기판(12)의 크기(D2)는 제1 기판(11)의 크기(D1)보다 작을 수 있다. 제2 기판(12)의 크기(D2)는 6 인치 이하일 수 있다. 예를 들어, 제2 기판(12)의 크기(D2)는 2 인치 ~ 6 인치일 수 있다.
셔틀층(130)은 III-V족 물질을 포함할 수 있다. 예를 들어, 셔틀층(130)은 질화 갈륨(GaN), 질화 알루미늄(AlN), 인듐 포스파이드(InP), 인듐갈륨비소(InGaAs) 또는 갈륨비소(GaAs) 중 적어도 하나를 포함할 수 있다.
셔틀층(130)은 제2 소자(120)를 전사시키는 과정에서, 상대적으로 얇은 소자층(140)을 지지하는 기능을 수행한다. 셔틀층(130)의 두께(T1)는 소자층(140)의 두께(T2)보다 크다. 셔틀층(130)의 두께(T1)는 100 um 이하일 수 있다.
소자층(140)은 III-V족 물질을 포함할 수 있다. 예를 들어, 소자층(140)은 질화 갈륨, 갈륨 비소 중 적어도 하나를 포함할 수 있다. 다만, 소자층(140)의 재질은 이에 한정되지 아니하며, 다양할 수 있다. 예를 들어, 소자층(140)은 2차원 물질을 포함할 수 있다. 2차원 물질은, 그래핀, 탄소나노튜브, 육방정계 질화붕소(hBN), 이황화몰리브덴(MoS2), 텅스텐 셀레늄(Wse2) 중 적어도 하나를 포함할 수 있다.
전극층(150)은 도전성 물질을 포함할 수 있다. 일 예로서, 전극층(150)은 Ag, Au, Al, Cr 또는 Ni, 또는 이들의 합금 등을 포함할 수 있다. 다른 예로서, 전극층(150)은 도전성을 가지되 광을 투과시키는 투명 도전 물질을 포함할 수 있다. 예를 들어, 전극층(150)은 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), 또는 IGZO 등을 포함할 수 있다.
다음으로, 도 3 및 도 8을 참조하면, 제2 기판(12)에 형성된 제2 소자부(1201)를 복수의 제2 소자(120)로 분리할 수 있다(S22). 예를 들어, 제2 소자부(1201)를 소정의 크기로 패터닝한 후 제2 기판(12)을 제거함으로써, 제2 기판(12)으로부터 복수의 제2 소자(120)를 분리시킬 수 있다. 도 8과 같이, 제2 소자부(1201)를 패터닝한 상태에서, 제2 기판(12)의 수평 방향으로 에칭 속도가 제2 기판(12)의 수직 방향으로 에칭 속도보다 빠른 특성을 이용하여, 제2 기판(12)에서 제2 소자(120)에 연결된 부분을 제거함으로써, 복수의 제2 소자(120)를 분리할 수 있다.
다만, 복수의 제2 소자(120)를 분리하는 방식은 이에 한정되지 아니하며, 다양한 방식이 사용될 수 있다. 예를 들어, 커팅 방식에 의해 제2 소자부(1201)를 복수의 제2 소자(120)로 분리할 수도 있다.
한편, 상술한 실시예에서는 제2 기판(12) 상에 셔틀층(130)이 성장된 구조를 예시하였으나, 반드시 이에 한정되지 아니한다. 예를 들어, 도 9와 같이, 제2 소자(120-1)은 셔틀층(130)과 제2 기판(12) 사이에는 희생층(160)이 배치될 수 있다. 희생층(160)은 III-V족 물질을 포함할 수 있다. 예를 들어, 희생층(160)은 질화 갈륨(GaN), 질화 알루미늄(AlN), 인듐 포스파이드(InP), 인듐갈륨비소(InGaAs) 또는 갈륨비소(GaAs) 중 적어도 하나를 포함할 수 있다. 희생층(160)의 두께(T3)는 소자층(140)의 두께(T2)보다 작을 수 있다. 희생층(160)을 제거함으로써, 복수의 제2 소자(120)를 제2 기판(12)으로부터 분리할 수도 있다. 이 때, 분리된 제2 소자(120)에는 희생층(160)이 남아있을 수 있다.
분리된 제2 소자(120)의 크기(W2)는 제1 소자(110)의 크기(W1; 도 2 참조)보다 작을 수 있다. 제2 소자(120)는 마이크로 반도체 칩일 수 있다. 마이크로 반도체 칩은 마이크로 단위의 크기를 가지는 부재일 수 있다. 예를 들어, 마이크로 반도체 칩은 1000 um 미만, 예를 들어 500 um 이하, 200 um 이하, 100 um이하의 크기를 가지는 부재일 수 있다. 예를 들어, 제2 소자(120)는 마이크로 발광 소자일 수 있다.
다만, 제2 소자(120)는 이에 한정되지 아니하며, III-V족 물질 또는 사파이어를 포함하는 기판 상에 성장 가능한 소자라면, 다양하게 적용될 수 있다. 제2 소자(120)는 발광 소자, 레이저 및 디텍터(detector) 중 적어도 하나를 포함할 수 있다. 디텍터는 적외선 센서일 수 있다. 예를 들어, 디텍터는 SWIR(Short-Wave Infrared) 센서 또는 LWIR(Long-Wave Infrared) 센서일 수 있다.
분리된 제2 소자(120)는 제1 기판(11)과 다른 재질의 제2 기판(12) 상에 성장 가능한 셔틀층(130)과, 셔틀층(130) 상에 배치되며 셔틀층(130) 상에 성장 가능한 소자층(140)과, 이러한 소자층(140)의 일면에 배치된 전극층(150)을 포함할 수 있다.
분리된 복수의 제2 소자(120)는 일정한 자세로 전사될 수 있는 형상비(aspect ratio)를 가질 수 있다. 여기서, 형상비는 두께에 대한 폭의 비율로 정의한다. 제2 소자(120)의 형상비는 1 보다 크며 30 이하일 수 있다.
제2 소자(120)의 셔틀층(130)은 소자층(140)를 지지하면서도, 제2 소자(120)가 일정한 자세로 전사 가능한 형상을 가질 수 있다. 예를 들어, 셔틀층(130)의 형상비는 제2 소자(120)의 형상비보다 약간 큰 정도일 수 잇다. 예를 들어, 셔틀층(130)의 형상비는 1 보다 크며 40보다 작을 수 있다.
제2 소자(120)의 소자층(140)의 형상비는 셔틀층(130)의 형상비보다 크다. 예를 들어, 소자층(140)의 형상비는 3 이상이며 150 이하일 수 있다.
그 외 제2 소자(120)의 셔틀층(130), 소자층(140) 및 전극층(150)의 구성은, 분리되기 전 상태인 제2 소자부(1201)의 셔틀층(130), 소자층(140) 및 전극층(150)의 재질 및 두께와 실질적으로 동일하므로, 이에 대한 설명은 생략한다.
다음으로, 분리된 복수의 제2 소자(120)를 제1 기판(11) 상에 전사할 수 있다(S30). 전사 단계에서는, 유체 자가 조립(Fluidic self assembly) 방식에 의해, 복수의 제2 소자(120)가 서로 이격되도록 배열될 수 있다.
도 10 및 도 11은 복수의 제2 소자(120)를 유체 자가 조립 방식에 의해 배열하는 일 예를 설명하기 위한 도면이다.
일 예로, 도 10 내지 도 11을 참조하면, 복수의 제2 소자(120)를 전사 기판(13)에 전사한다. 전사 기판(13)은 제2 소자(120)를 배치하기 위한 복수 개의 홈(131)을 포함한다.
제2 소자(120)를 전사하기 위해, 적어도 홈(131)에 액체(121)가 공급될 수 있다. 액체(121)는 제2 소자(120)를 부식시키거나 손상을 입히지 않는 한 어떠한 종류의 액체라도 사용될 수 있다. 액체(121)는 예를 들어, 물, 에탄올, 알코올, 폴리올, 케톤, 할로카본, 아세톤, 플럭스(flux), 및 유기 솔벤트(solvent)를 포함하는 그룹 중 하나 또는 복수의 조합을 포함할 수 있다. 유기 솔벤트는 예를 들어 이소프로필알콜(IPA, Isopropyl Alcohol)을 포함할 수 있다. 사용 가능한 액체는 이에 한정되지 않으며 다양한 변경이 가능하다.
홈(131)에 액체(121)를 공급하는 방법은 예를 들어, 스프레이 방법, 디스펜싱 방법, 잉크젯 도트 방법, 액체(121)를 전사 기판(13)에 흘려 보내는 방법 등이 다양하게 사용될 수 있다. 액체(121)는 홈(131)에 맞게 또는 홈(131)에서 넘치도록 공급량이 다양하게 조절될 수 있다.
전사 기판(13)에 복수 개의 제2 소자(120)를 공급할 수 있다. 제2 소자(120)는 전사 기판(13)에 다른 액체(121) 없이 직접 뿌려지거나, 현탁액(suspension)에 포함된 상태로 공급될 수 있다. 현탁액에 포함된 제2 소자(120)의 공급 방법으로 스프레이 방법, 액체를 방울방울 떨어뜨리는 디스펜싱 방법, 프린팅 방식처럼 액체(121)를 토출하는 잉크젯 도트 방법, 현탁액을 전사 기판(13)에 흘려 보내는 방법 등이 다양하게 사용될 수 있다. 그리고, 액체를 흡수할 수 있는 흡수재(171)로 전사 기판(13)을 스캐닝할 수 있다. 흡수재(171)는 액체(121)를 흡수할 수 있는 재질이면 족하고, 그 형태나 구조는 한정되지 않는다. 흡수재(171)는 예를 들어, 직물, 티슈, 폴리에스테르 섬유, 종이 또는 와이퍼 등을 포함할 수 있다. 흡수재(171)는 다른 보조 기구 없이 단독으로 사용될 수 있지만, 이에 한정되지 않고, 전사 기판(13)을 스캐닝하기 편리하도록 지지대(172)에 결합될 수 있다. 지지대(172)는 전사 기판(13)을 스캐닝하기 적합한 다양한 형태와 구조를 가질 수 있다. 지지대(172)는 예를 들어, 봉(rod), 블레이드(blade), 플레이트(plate), 또는 와이퍼(wiper) 등의 형태를 가질 수 있다. 흡수재(171)는 지지대(172)의 어느 한 면에 구비되거나, 지지대(172)의 둘레를 감쌀 수 있다.
흡수재(171)는 전사 기판(13)을 적절한 압력으로 가압하면서 스캐닝할 수 있다. 스캐닝은 흡수재(171)가 전사 기판(13)과 접촉하며 복수 개의 홈(131)을 지나가면서 액체를 흡수하는 단계를 포함할 수 있다. 스캐닝은 예를 들어, 흡수재(171)의 슬라이딩(sliding) 방식, 회전(rotating) 방식, 병진(translating) 운동 방식, 왕복(reciprocating) 운동 방식, 롤링(rolling) 방식, 스피닝(spinning) 방식 및/또는 러빙(rubbing) 방식 등 다양한 방식으로 수행될 수 있으며, 규칙적인 방식 또는 불규칙적인 방식 모두 포함할 수 있다. 스캐닝은 흡수재(171)를 이동시키는 대신에, 전사 기판(13)을 이동시켜 수행될 수도 있으며, 전사 기판(13)의 스캐닝 또한 슬라이딩, 회전, 병진 왕복, 롤링, 스피닝, 및 또는 러빙 등의 방식으로 수행될 수 있다. 물론, 흡수재(171)와 전사 기판(13)의 협동에 의해 스캐닝이 수행되는 것도 가능하다.
이와 같이 하여, 복수의 제2 소자(120)를 액체(121)와 함께 전사 기판(13) 상에 공급하고, 흡수재(171) 등을 통해 복수의 제2 소자(120)에 외력을 가함으로써, 복수의 제2 소자(120)를 전사 기판(13)의 복수의 홈(131) 각각에 배치할 수 있다. 액체를 제거함으로써, 전사 기판(13)의 복수의 홈(131) 각각에 제2 소자(120)를 배치할 수 있다. 복수의 홈(131)에 배치된 복수의 제2 소자(120)는 소정 간격으로 이격 배치된다. 제2 소자(120)는 전극층(150)이 상부를 향하도록 배치될 수 있다.
전사 기판(13)의 크기는 제2 기판(12)의 크기(D2)보다 클 수 있다. 그에 따라, 제2 기판(12)보다 상대적으로 큰 면적에 복수의 제2 소자(120)를 용이하게 배치할 수 있다. 다만, 전사 기판(13)의 크기는 이에 한정되지 아니하며, 제2 기판(12)의 크기(D2)와 동일할 수도 있다.
도 12는 제2 소자(120)를 제1 기판(11) 상에 전사하는 과정을 설명하기 위한 도면이다.
도 12를 참조하면, 복수의 제2 소자(120)가 이격 배치된 전사 기판(13)을 뒤집어 제1 기판(11) 상에 정렬시킨 후, 제1 기판(11) 상에 제2 소자(120)를 전사할 수 있다.
예를 들어, 제1 기판(11) 상에 복수의 접착부(113)가 배치된 상태에서, 전사 기판(13)을 제1 기판(11)에 접근시킴으로써, 제2 소자(120)를 접착부(113)에 접촉시킬 수 있다. 이후, 전사 기판(13)을 제1 기판(11)으로부터 멀어지게 함으로써, 제1 기판(11)의 접착부(113) 상에 제2 소자(120)가 배치될 수 있다. 그에 따라, 도 2와 같이, 실시예에 따른 하이브리드 전사 구조물(1)에서는 제2 소자(120)의 전극층(150)이 접착부(113)에 접착되며, 아래를 향하도록 배치된다.
제1 기판(11)의 크기(D1)는 전사 기판(13)의 크기와 동일하거나 그보다 클 수 있다. 제1 기판(11)의 크기(D1)는 제2 기판(12)의 크기(D2)와 동일하거나 그보다 클 수 있다.
상술한 실시예에 따른 하이브리드 전사 구조물(1)은 제1 기판(11)에서 소정 개수의 제1 소자(110)와 제2 조사(120)를 포함하는 단위 영역으로 분리되어, 전자 장치에 사용될 수 있다.
한편, 도 10 내지 도 12에 따른 전사 단계에서는 제2 소자(120)를 제1 기판(11)에 전사하는 과정에서 전사 기판(13)이 사용된 예를 중심으로 설명하였으나, 전사 단계는 반드시 이에 한정되는 것은 아니다. 예를 들어, 전사 기판(13)을 사용하지 않고, 제1 기판(11)에 복수의 제2 소자(120)를 직접 전사할 수도 있다.
도 13 및 도 14는 다른 실시예에 따라 복수의 제2 소자(120)를 제1 기판(11) 상에 직접 전사하는 과정을 설명하기 위한 도면이다.
도 13 및 도 14를 참조하면, 제1 기판(11)은 제1 소자(110)와, 제2 소자(120)가 삽입 가능한 홈(111)을 정의하기 위한 격벽(112)을 포함할 수 있다. 격벽(112)은 제1 소자(110) 상에 배치될 수 있다. 다만, 격벽(112)의 배치는 이에 한정되지 아니하며, 다양하게 변형될 수 있다. 복수의 홈(111)을 가지는 제1 기판(11) 상에, 액체와 복수의 제2 소자(120)를 순차적 또는 동시에 공급함으로써, 유체 자가 조립 방식에 의해 복수의 제2 소자(120)를 제1 기판(11) 상에 전사할 수 있다. 이 경우, 제2 소자(120)는 전극층(150)이 상부를 향하도록 배치된다.
도 1 내지 도 14에 따라 제조된 하이브리드 전사 구조물(1)에서는 제1 기판(11)이 소정 개수의 제1 소자(110)와 제2 조사(120)를 포함하는 단위 영역으로 분리되어, 전자 장치에 사용될 수 있다.
도면상 도시하지 않았으나, 제1 기판(11) 상에 배치된 제1 소자(110)와 제2 소자(120)는 서로 전기적으로 연결될 수 있다.
도 15는 실시예에 따른 제2 소자(120)가 마이크로 발광 소자인 예를 도시한 도면이다. 도 15를 참조하면, 제2 소자(120)는 셔틀층(130), 소자층(140) 및 전극층(150)을 포함한다. 소자층(140)은 마이크로 발광부(141)와 구동부(142)를 포함할 수 있다.
마이크로 발광부(141)는 순서대로 적층된 제1 반도체층, 발광층 및 제2 반도체층을 포함할 수 있다.
제1 반도체층은 제1형 반도체를 포함할 수 있다. 예를 들면, 제1 반도체층은 n형 반도체를 포함할 수 있다. 제1 반도체층은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 제1 반도체층은 단층 또는 다층 구조를 가질 수 있다.
발광층은 제1 반도체층의 상면에 마련될 수 있다. 발광층에서는 전자와 정공이 결합하면서 광을 발생시킬 수 있다. 발광층은 다중 양자 우물(MQW; multi-quantum well) 또는 단일 양자 우물(SQW; single-quantum well) 구조를 가질 수 있다. 발광층은 Ⅲ-Ⅴ족 계열의 반도체, 예컨대, GaN을 포함할 수 있다.
제2 반도체층은 발광층의 상면에 마련될 수 있다. 제2 반도체층은 예를 들면, p형 반도체를 포함할 수 있다. 제2 반도체층은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다. 제2 반도체층은 단층 또는 다층 구조를 가질 수 있다. 다른 대안으로, 제1 반도체층이 p형 반도체를 포함하는 경우, 제2 반도체층이 n형 반도체를 포함할 수 있다.
구동부(142)는 마이크로 발광부(141)와 모노리식(monolithic)하게 결합된 구조를 가질 수 있다. 모노리식하게 결합된 구조는 마이크로 발광부(141)와 구동부(142)가 접착층 없이 일체형으로 결합된 구조를 나타낼 수 있다. 마이크로 발광부(141)와 구동부(142)가 통합된 상태에서 서브 픽셀 단위로 절단되어 구비되며, 마이크로 발광부(141)와 구동부(142)는 같은 폭(w)을 가질 수 있다.
구동부(142)는 트랜지스터, 커패시터 등을 구성할 수 있다. 구동부(142)를 포함하는 층은 저온 폴리 실리콘(low temperature poly silicon), 저온 폴리 산화물(low temperature poly oxide), 비정질 실리콘(a-Si), 산화물(oxide) 중 하나를 포함할 수 있다.
전극층(150)은 동일 평면 상에 배치된 복수의 전극(151, 152, 153, 154)을 포함할 수 있다. 복수의 전극(151, 152, 153, 154)은 소자층(140)의 일면에 배치될 수 있다.
복수의 전극(151, 152, 153, 154)은 발광층에서 발광되어 나온 광을 반사시키도록 반사 재질을 포함할 수 있다. 복수의 전극(151, 152, 153, 154)은 예를 들어, Ag, Au, Al, Cr 또는 Ni, 또는 이들의 합금 등을 포함할 수 있다. 또는, 복수의 전극(151, 152, 153, 154)은 발광층에서 발광되어 나온 광을 투과사키도록 투명 전극으로 형성될 수 있다. 투명 전극은 예를 들어, ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), 또는 IGZO 등을 포함할 수 있다.
구동부(142)는 마이크로 발광부(141)를 전기적으로 구동하기 위한 트랜지스터, 박막 트랜지스터, 또는 고전자 이동도 트랜지스터(HEMT)를 포함할 수 있다. 복수의 전극(151, 152, 153, 154)은 예를 들어, 이러한 트랜지스터를 구성하는 소스 전극, 드레인 전극, 게이트 전극일 수 있다. 또는, 구동부(142)는 커패시터를 포함할 수 있다. 복수의 전극은 커패시터를 구성하는 전극일 수 있다. 구동부(142)는 예를 들어, 2개 이상의 트랜지스터 및 1개 이상의 커패시터를 포함할 수 있으나, 이에 한정되지 않는다. 2개의 트랜지스터는 소자층(140)에 전류를 공급하는 구동 트랜지스터와, 스위치 기능을 하는 스위칭 트랜지스터를 포함할 수 있다.
일 예로서, 소자층(140)의 평면 형상은 대칭 구조를 가지며, 그 상부에 배치된 복수의 전극(151, 152, 153, 154)은 전극층(150)을 중심으로 기준으로 대칭인 형상을 가질 수 있다.
도 16은 전극층(150)의 복수의 전극(151, 152, 153, 154)의 평면도를 도시한 것이다. 복수의 전극(151, 152, 153, 154)은 전극층(150)의 중심(c)으로부터 각각 다른 반경 위치 또는 다른 거리에 구비될 수 있다. 전극층(150)은, 중심(c)에 구비된 제1 전극(151)과, 제1 전극의 둘레에 구비된 폐루프형 제2, 제3, 제4 전극(152, 153, 154)을 포함할 수 있다. 여기서, 전극층(150)은 제1 전극 없이, 폐루프형 제2, 제3 및 제4 전극(152, 153, 154)으로만 구성되는 것도 가능하다. 도 16에 도시된 바와 같이 복수의 전극(151, 152, 153, 154)이 대칭 구조를 가질 수 있다. 예를 들어, 복수의 전극(151, 152, 153, 154)이 선형 대칭 구조, 원점 대칭 구조, 또는 회전 대칭 구조를 가질 수 있으나 이에 한정되는 것은 아니다.
도 16에서는 전극층(150)이 동심원 구조를 가지는 예를 도시하였다. 동심원 구조는 원형의 제1 전극(151), 제1 전극의 둘레에 구비된 동심을 가지는 환형의 제2, 제3 및 제4 전극(152, 153, 154)을 포함할 수 있다. 전극층(150)이 이와 같이 구성되는 경우, 제2 소자(120)가 전사될 때 제2 소자(120)의 전사 방향에 관계 없이 전극층(150)에 전극 패드가 연결될 수 있다. 예를 들어, 전극층(150)이 제1, 제2, 제3, 제4 전극(151)(152)(153)(154)을 포함하고, 제1 전극 패드(p1), 제2 전극 패드(p2), 제3 전극 패드(p3), 제4 전극 패드(p4)가 구비된 경우, 제1 전극(151)이 제1 전극 패드(p1)에 연결되고, 제2 전극(152)이 제2 전극 패드(p2)에 연결되고, 제3 전극(153)이 제3 전극 패드(p3)에 연결되고, 제4 전극(154)이 제4 전극 패드(p4)에 연결될 수 있다. 전극층(150)이 동심원 구조를 가지는 경우, 제2 소자(120)가 전사 기판(13)에 어느 방향으로 전사되더라도 제1, 제2, 제3 및 제4 전극(151)(152)(153)(154)이 각각의 대응되는 전극 패드(p1)(p2)(p3)(p4)에 접속될 수 있다. 이와 같이, 전극층(150)은 제2 소자(120)의 전사 방향에 관계 없이 대응되는 전극 패드에 접속되도록 구성될 수 있다.
도 17은 전극층(150)의 다른 예를 도시한 것이다. 전극층(150)은 동심 사각 구조를 가질 수 있다. 동심 사각 구조는 전극층(150)의 중심(c)에 구비된 사각형의 제1 전극(151)과, 제1 전극(151)의 둘레에 구비된 동심을 가지는 사각 링의 제2, 제3, 제4 전극(152)(153)(154)을 포함을 포함할 수 있다.
도 18은 전극층(150)의 또 다른 예를 도시한 것이다. 전극층(150)은 동심 육각 구조를 가질 수 있다. 동심 사각 구조는 전극층(150)의 중심(c)에 구비된 육각형의 제1 전극(151)과, 제1 전극(151)의 둘레에 구비된 동심을 가지는 육각 링의 제2, 제3, 및 제4 전극(152)(153)(154)을 포함을 포함할 수 있다.
도 19는 전극층(150)의 또 다른 예를 도시한 것이다. 전극층(150)은 4 분할된 동심 사각 구조를 가질 수 있다. 여기서 4분할은 등분할에 한정되지 않는다. 전극층(150)은 그 중심(c)을 수직하게 지나는 제1 축(X)과 제2 축(Y)에 의해 구획된 제1 사분면(A1), 제2 사분면(A2), 제3 사분면(A4), 및 제4 사분면(A4)을 가질 수 있다. 제1, 제2, 제3 및 제4 전극(151)(152)(153)(154)이 제1 사분면(A1), 제2 사분면(A2), 제3 사분면(A3) 및 제4 사분면(A4)에 각각 구비될 수 있다. 각 사분면에 제1, 제2, 제3 및 제4 전극(151)(152)(153)(154)이 한 쌍 구비되거나, 두 쌍 구비될 수 있다. 전극층(150)이 제1 축(X)과 제2 축(Y)에 대해 대칭되게 배치될 수 있다.
도 20은 전극층(150)의 또 다른 예를 도시한 것이다. 전극층(150)은 4 분할된 동심 육각 구조를 가질 수 있다. 여기서, 4분할은 등분할에 한정되지 않는다. 도 20에서는 동심 육각 구조가 4분할된 예를 도시하였으나, 6분할 되는 것도 가능하다. 전극층(150)이 그 중심(c)을 수직하게 지나는 제1 축(X)과 제2 축(Y)에 의해 구획된 제1 사분면(A1), 제2 사분면(A2), 제3 사분면(A4), 및 제4 사분면(A4)을 가질 수 있다. 전극층(150)이 제1 사분면(A1), 제2 사분면(A2), 제3 사분면(A3) 및 제4 사분면(A4)에 각각 구비될 수 있다. 각 사분면에 전극층(150)이 한 쌍 구비되거나, 두 쌍 구비될 수 있다. 전극층(150)이 제1 축(X)과 제2 축(Y)에 대해 대칭되게 배치될 수 있다. 전극층(150)이 제1, 제2, 제3 및 제4 전극(151)(152)(153)(154)을 포함할 수 있고, 각 사분면에 구비되는 제1, 제2, 제3 및 제4 전극(151)(152)(153)(154)이 동일한 형태를 가질 필요는 없다.
도 21은 전극층(250)의 또 다른 예를 도시한 것이다. 본 실시 예에서는 소자층(220)의 평면 형상이 비대칭 구조를 가지고, 복수의 전극(251, 252, 253, 254, 255, 256)이 나란하게 배열될 수 있다. 전사 기판(210)이 복수 개의 홈(205)을 포함하고, 복수 개의 홈(205)이 비대칭 구조를 가질 수 있다. 홈(205)의 형상과 제2 소자(220)의 형상이 대응될 수 있다. 예를 들어, 제2 소자(220)와 홈(205)이 사다리꼴 형상을 가질 수 있다. 홈(205)이 마주보는 나란한 제1 변(205a)과 제2 변(205b)을 가지고, 제2 소자(220)가 마주보는 나란 제3 변(220a)과 제4 변(220b)을 가질 수 있다. 제2 소자(220)가 홈(205)에 일정한 방향성을 가지고 전사될 수 있도록 제4 변(220b)의 길이(d4)가 제1 변(205a)의 길이(d1)보다 클 수 있다. 그러므로, 제2 소자(220)가 홈(205)의 형상에 대응되게 전사될 수 있다. 그리고, 전극(250)이 방향성을 가지고 위치할 수 있다. 예를 들어, 전극(250)이 제1, 제2, 제3, 제4, 제5 및 제6 전극(251)(252)(253)(254)(255)(256)을 포함할 때, 제1, 제2, 제3, 제4, 제5 및 제6 전극(251)(252)(253)(254)(255)(256)이 제2 소자(120)의 어느 한 지점(m)으로부터 각각 다른 거리에 나란하게 배치될 수 있다. 전극이 이와 같이 배치될 때, 제1, 제2, 제3, 제4, 제5 및 제6 전극(251)(252)(253)(254)(255)(256)이 각각에 대응되는 전극 패드에 접속될 수 있다. 본 실시 예는 제2 소자(220)의 크기에 비해 필요한 전극의 개수가 많아 면적을 확보하기 어려운 경우 전극 면적을 최소화하면서도 전극 패드와의 접속 에러율을 줄일 수 있다.
상술한 실시예에서는, 제2 소자(120)의 소자층(140)이 마이크로 발광부(141)와 구동부(142)를 포함한 예를 중심으로 설명하였다. 그러나, 도 22와 같이, 제2 소자(120A)의 소자층(140A)은 구동부(142) 없이 마이크로 반도체 칩을 포함할 수 있다. 소자층(140A)은 n형 반도체층(2133), 활성층(2134), p형 반도체층(2135)을 포함할 수 있다. n형 반도체층(2133)은 n형 GaN층이고, p형 반도체층(2135)은 p형 GaN층일 수 있다. 활성층(2134)은 예를 들어, 양자 우물 구조 또는 다중 양자 우물 구조를 가질 수 있다.
다른 예로서, 도 23을 참조하면, 제2 소자(120B)는 레이저일 수 있다. 예를 들어, 제2 소자(120B)는 수직 공진 표면 방출 레이저(Vertical Cavity Surface Emitting Laser: VCSEL)일 수 있다. 제2 소자(120B)의 소자층(140)(140B)은 제1 반사층(1401), 제1 반사층(1401) 상에 배치된 활성층(1402), 공진 레이저 방출을 위한 전류창(1403)(current window), 전류창(1403)의 주변을 둘러싸는 산화물층(1404), 전류창(1403) 및 산화물층(1404) 상에 배치된 제2 반사층(1405)을 포함할 수 있다. 제1 반사층(1401)은 p형 분산 브레그 반사기(Distributed Bragg Reflector)이며, 제2 반사층(1405)은 n형 분산 브레그 반사기일 수 있다.
한편, 상술한 실시예들에서는 제2 소자(120, 120A, 120B)의 크기가 제1 소자(110)의 크기보다 작은 예를 중심으로 설명하였다. 그러나, 제2 소자(120, 120A, 120B)와 제1 소자(110)의 관계는 이에 한정되지는 아니하며, 필요에 따라 도 24와 같이, 일부 하이브리드 전사 구조물(1A)에서는 제1 소자(110A)의 크기(W1)가 제2 소자(120)의 크기(W2)보다 작을 수도 있다.
실시예에 따른 하이브리드 전사 구조물(1)은 다양한 장치에 사용될 수 있다.
일 예로서, 실시예에 따른 하이브리드 전사 구조물(1)은 디스플레이 장치에 포함될 수 있다. 예를 들어, 도 25 및 도 26과 같이, 디스플레이 장치(1000, 1000A)는 하이브리드 전사 구조물(1)과, 하이브리드 전사 구조물(1) 상에 배치된 색 변환층(1150)을 포함할 수 있다.
색 변환층(1150)은 격벽(1145)과 격벽(1145) 사이에 구비된다. 제2 소자(120)는 제1 칼라 광, 예를 들어, 청색 광을 방출할 수 있다. 다만, 제2 소자(120)에서 방출되는 광은 이에 한정되지 아니하며, 색 변환층(1150)을 여기할 수 있는 다른 파장의 광을 방출하는 것도 가능하다.
색 변환층(1150)은 제2 소자(120)로부터 방출된 광을 제1 칼라 광으로 변환 또는 투과시키는 제1 색 변환층(1151)과, 광을 제2 칼라 광으로 변환하는 제2 색 변환층(1152)과, 광을 제3 칼라 광으로 변환하는 제3 색 변환층(1153)을 포함할 수 있다. 제2 칼라 광은 녹색 광일 수 있고, 제3 칼라 광은 적색 광일 수 있다.
제2 소자(120)이 청색 광을 발광하는 경우 제1 색 변환층(1151)은 광 변환 없이 청색 광을 투과시키는 레진을 포함할 수 있다. 제2 색 변환층(1152)은 제2 소자(120)으로부터 방출되는 청색 광을 변환해 녹색 광을 방출할 수 있다. 제2 색 변환층(1152)은 청색 광에 의해 여기 되어 녹색 광을 방출하는 양자 점들(QD: Quantum Dots)을 포함할 수 있으며, 양자 점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가지거나, 쉘(shell)이 없는 입자 구조를 가질 수 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell), 예컨대, 더블-쉘(double-shell) 구조일 수 있다.
양자 점은 Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및/또는 그래핀 양자점을 포함할 수 있다. 양자 점은 예를 들어, Cd, Se, Zn, S 및/또는 InP 을 포함할 수 있으며, 각 양자 점은 수십 nm 이하의 지름, 예컨대, 약 10 nm 이하의 지름을 가질 수 있다.
제2 색 변환층(1152)은 제2 소자(120)로부터 방출되는 청색 광에 의해 여기되어 녹색 광을 방출하는 형광체(phosphor)를 포함하는 것도 가능하다.
제3 색 변환층(1153)은 제2 소자(120)으로부터 방출되는 청색 광을 적색 광으로 변화시켜 방출할 수 있다. 제3 색 변환층(1153)은 청색 광에 의해 여기되어 적색 광을 방출하는 소정 크기의 양자 점들을 포함할하거나, 제2 소자(120)으로부터 방출되는 청색 광에 의해 여기되어 적색 광을 방출하는 형광체를 포함할 수 있다.
디스플레이 장치(1000, 1000A)는 색 변환층(1150)을 통해, 적색, 녹색 및 청색의 광을 방출할 수 있다. 이 경우, 하이브리드 전사 구조물(1)은 RGB 자발광 마이크로 엘이디 TV에 적용될 수 있다. 복수의 제2 소자(120)를 제어함으로써 디스플레이를 구현할 수 있다. 이와 같이, 제1 기판(11) 상에 전사된 복수의 제2 소자(120)는 전기적으로 연결되어, 하나의 기능을 수행할 수 있다.
다른 예로서, 실시예에 따른 하이브리드 전사 구조물(1)은 디스플레이 장치가 아닌 다른 장치 또는 다른 모듈에 포함될 수 있다. 예를 들어, 도 27과 같이, 하이브리드 전사 구조물(1B)은 라이다 장치(1000B)에 포함될 수 있다. 예를 들어, 라이다 장치(1000B)는 하이브리드 전사 구조물(1B)과, 하이브리드 전사 구조물(1B)을 제어하는 프로세서(1160)를 포함할 수 있다. 하이브리드 전사 구조물(1B)의 제2 소자(120B)는 광(L)을 방출하는 레이저이며, 제1 소자(110)는 반사된 광(L)을 수신하는 광센서일 수 있다.
한편, 상술한 실시예에서는 하이브리드 전사 구조물(1, 1A)에서는 제1 기판(11) 상에 제1 소자(110)와 제2 소자(120)가 이격 배치된 예를 중심으로 설명하였다. 그러나, 실시예에 따른 하이브리드 전사 구조물(1)의 제1 소자(110)와 제2 소자(120)의 배치는 이에 한정되지 아니하며, 다양할 수 있다. 예를 들어, 도 28 및 도 29를 참조하면, 실시예에 따른 하이브리드 전사 구조물(1B)에서는 제2 소자(120)가 제1 소자(110)의 상부에 배치될 수 있다. 이러한 하이브리드 전사 구조물(1B)은 센서 모듈 등 다양한 기능을 구현하는 장치로 사용될 수 있다.
도 30은, 예시적인 실시예에 따른 하이브리드 전사 구조물을 포함하는 전자 장치의 블록도를 나타낸 것이다.
도 30를 참조하면, 네트워크 환경(8200) 내에 전자 장치(8201)가 구비될 수 있다. 네트워크 환경(8200)에서 전자 장치(8201)는 제1 네트워크(8298)(근거리 무선 통신 네트워크 등)를 통하여 다른 전자 장치(8202)와 통신하거나, 또는 제2 네트워크(8299)(원거리 무선 통신 네트워크 등)를 통하여 또 다른 전자 장치(8204) 및/또는 서버(8208)와 통신할 수 있다. 전자 장치(8201)는 서버(8208)를 통하여 전자 장치(8204)와 통신할 수 있다. 전자 장치(8201)는 프로세서(8220), 메모리(8230), 입력 장치(8250), 음향 출력 장치(8255), 디스플레이 장치(8260), 오디오 모듈(8270), 센서 모듈(8276), 인터페이스(8277), 햅틱 모듈(8279), 카메라 모듈(8280), 전력 관리 모듈(8288), 배터리(8289), 통신 모듈(8290), 가입자 식별 모듈(8296), 및/또는 안테나 모듈(8297)을 포함할 수 있다. 전자 장치(8201)에는, 이 구성요소들 중 일부가 생략되거나, 다른 구성요소가 추가될 수 있다. 이 구성요소들 중 일부는 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(8276)(지문 센서, 홍채 센서, 조도 센서 등)은 디스플레이 장치(8260)(디스플레이 등)에 임베디드되어 구현될 수 있다.
프로세서(8220)는, 소프트웨어(프로그램(8240) 등)를 실행하여 프로세서(8220)에 연결된 전자 장치(8201) 중 하나 또는 복수개의 다른 구성요소들(하드웨어, 소프트웨어 구성요소 등)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 데이터 처리 또는 연산의 일부로, 프로세서(8220)는 다른 구성요소(센서 모듈(8276), 통신 모듈(8290) 등)로부터 수신된 명령 및/또는 데이터를 휘발성 메모리(8232)에 로드하고, 휘발성 메모리(8232)에 저장된 명령 및/또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(8234)에 저장할 수 있다. 프로세서(8220)는 메인 프로세서(8221)(중앙 처리 장치, 어플리케이션 프로세서 등) 및 이와 독립적으로 또는 함께 운영 가능한 보조 프로세서(8223)(그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 커뮤니케이션 프로세서 등)를 포함할 수 있다. 보조 프로세서(8223)는 메인 프로세서(8221)보다 전력을 작게 사용하고, 특화된 기능을 수행할 수 있다.
보조 프로세서(8223)는, 메인 프로세서(8221)가 인액티브 상태(슬립 상태)에 있는 동안 메인 프로세서(8221)를 대신하여, 또는 메인 프로세서(8221)가 액티브 상태(어플리케이션 실행 상태)에 있는 동안 메인 프로세서(8221)와 함께, 전자 장치(8201)의 구성요소들 중 일부 구성요소(디스플레이 장치(8260), 센서 모듈(8276), 통신 모듈(8290) 등)와 관련된 기능 및/또는 상태를 제어할 수 있다. 보조 프로세서(8223)(이미지 시그널 프로세서, 커뮤니케이션 프로세서 등)는 기능적으로 관련 있는 다른 구성 요소(카메라 모듈(8280), 통신 모듈(8290) 등)의 일부로서 구현될 수도 있다.
메모리(2230)는, 전자 장치(8201)의 구성요소(프로세서(8220), 센서모듈(8276) 등)가 필요로 하는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(프로그램(8240) 등) 및, 이와 관련된 명령에 대한 입력 데이터 및/또는 출력 데이터를 포함할 수 있다. 메모리(8230)는, 휘발성 메모리(8232) 및/또는 비휘발성 메모리(8234)를 포함할 수 있다.
프로그램(8240)은 메모리(8230)에 소프트웨어로 저장될 수 있으며, 운영 체제(8242), 미들 웨어(8244) 및/또는 어플리케이션(8246)을 포함할 수 있다.
입력 장치(8250)는, 전자 장치(8201)의 구성요소(프로세서(8220) 등)에 사용될 명령 및/또는 데이터를 전자 장치(8201)의 외부(사용자 등)로부터 수신할 수 있다. 입력 장치(8250)는, 리모트 컨트롤러, 마이크, 마우스, 키보드, 및/또는 디지털 펜(스타일러스 펜 등)을 포함할 수 있다.
음향 출력 장치(8255)는 음향 신호를 전자 장치(8201)의 외부로 출력할 수 있다. 음향 출력 장치(8255)는, 스피커 및/또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 리시버는 스피커의 일부로 결합되어 있거나 또는 독립된 별도의 장치로 구현될 수 있다.
디스플레이 장치(8260)는 전자 장치(8201)의 외부로 정보를 시각적으로 제공할 수 있다. 디스플레이 장치(8260)는, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 디스플레이 장치(8260)는 도 1 내지 도 29를 참조하여 설명한 하이브리드 전사 구조물을 포함할 수 있다. 디스플레이 장치(8260)는 터치를 감지하도록 설정된 터치 회로(Touch Circuitry), 및/또는 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(압력 센서 등)를 포함할 수 있다.
오디오 모듈(8270)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 오디오 모듈(8270)은, 입력 장치(8250)를 통해 소리를 획득하거나, 음향 출력 장치(8255), 및/또는 전자 장치(8201)와 직접 또는 무선으로 연결된 다른 전자 장치(전자 장치(8102) 등)의 스피커 및/또는 헤드폰을 통해 소리를 출력할 수 있다.
센서 모듈(8276)은 전자 장치(8201)의 작동 상태(전력, 온도 등), 또는 외부의 환경 상태(사용자 상태 등)를 감지하고, 감지된 상태에 대응하는 전기 신호 및/또는 데이터 값을 생성할 수 있다. 센서 모듈(8276)은, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(Infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 및/또는 조도 센서를 포함할 수 있다.
인터페이스(8277)는 전자 장치(8201)가 다른 전자 장치(전자 장치(8102) 등)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 인터페이스(8277)는, HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(8278)는, 전자 장치(8201)가 다른 전자 장치(전자 장치(8102) 등)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 연결 단자(8278)는, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 및/또는 오디오 커넥터(헤드폰 커넥터 등)를 포함할 수 있다.
햅틱 모듈(8279)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(진동, 움직임 등) 또는 전기적인 자극으로 변환할 수 있다. 햅틱 모듈(8279)은, 모터, 압전 소자, 및/또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(8280)은 정지 영상 및 동영상을 촬영할 수 있다. 카메라 모듈(8280)은 하나 이상의 렌즈를 포함하는 렌즈 어셈블리, 이미지 센서들, 이미지 시그널 프로세서들, 및/또는 플래시들을 포함할 수 있다. 카메라 모듈(8280)에 포함된 렌즈 어셈블리는 이미지 촬영의 대상인 피사체로부터 방출되는 빛을 수집할 수 있다.
전력 관리 모듈(8288)은 전자 장치(8201)에 공급되는 전력을 관리할 수 있다. 전력 관리 모듈(8388)은, PMIC(Power Management Integrated Circuit)의 일부로서 구현될 수 있다.
배터리(8289)는 전자 장치(8201)의 구성 요소에 전력을 공급할 수 있다. 배터리(8289)는, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 및/또는 연료 전지를 포함할 수 있다.
통신 모듈(8290)은 전자 장치(8201)와 다른 전자 장치(전자 장치(8102), 전자 장치(8104), 서버(8108) 등)간의 직접(유선) 통신 채널 및/또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(8290)은 프로세서(8220)(어플리케이션 프로세서 등)와 독립적으로 운영되고, 직접 통신 및/또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 통신 모듈(8290)은 무선 통신 모듈(8292)(셀룰러 통신 모듈, 근거리 무선 통신 모듈, GNSS(Global Navigation Satellite System 등) 통신 모듈) 및/또는 유선 통신 모듈(8294)(LAN(Local Area Network) 통신 모듈, 전력선 통신 모듈 등)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(8298)(블루투스, WiFi Direct 또는 IrDA(Infrared Data Association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(8299)(셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(LAN, WAN 등)와 같은 원거리 통신 네트워크)를 통하여 다른 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(단일 칩 등)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(복수 칩들)로 구현될 수 있다. 무선 통신 모듈(8292)은 가입자 식별 모듈(8296)에 저장된 가입자 정보(국제 모바일 가입자 식별자(IMSI) 등)를 이용하여 제1 네트워크(8298) 및/또는 제2 네트워크(8299)와 같은 통신 네트워크 내에서 전자 장치(8201)를 확인 및 인증할 수 있다.
안테나 모듈(8297)은 신호 및/또는 전력을 외부(다른 전자 장치 등)로 송신하거나 외부로부터 수신할 수 있다. 안테나는 기판(PCB 등) 위에 형성된 도전성 패턴으로 이루어진 방사체를 포함할 수 있다. 안테나 모듈(8297)은 하나 또는 복수의 안테나들을 포함할 수 있다. 복수의 안테나가 포함된 경우, 통신 모듈(8290)에 의해 복수의 안테나들 중에서 제1 네트워크(8298) 및/또는 제2 네트워크(8299)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 안테나가 선택될 수 있다. 선택된 안테나를 통하여 통신 모듈(8290)과 다른 전자 장치 간에 신호 및/또는 전력이 송신되거나 수신될 수 있다. 안테나 외에 다른 부품(RFIC 등)이 안테나 모듈(8297)의 일부로 포함될 수 있다.
구성요소들 중 일부는 주변 기기들간 통신 방식(버스, GPIO(General Purpose Input and Output), SPI(Serial Peripheral Interface), MIPI(Mobile Industry Processor Interface) 등)을 통해 서로 연결되고 신호(명령, 데이터 등)를 상호 교환할 수 있다.
명령 또는 데이터는 제2 네트워크(8299)에 연결된 서버(8108)를 통해서 전자 장치(8201)와 외부의 전자 장치(8204)간에 송신 또는 수신될 수 있다. 다른 전자 장치들(8202, 8204)은 전자 장치(8201)와 동일한 또는 다른 종류의 장치일 수 있다. 전자 장치(8201)에서 실행되는 동작들의 전부 또는 일부는 다른 전자 장치들(8202, 8204, 8208) 중 하나 이상의 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(8201)가 어떤 기능이나 서비스를 수행해야 할 때, 기능 또는 서비스를 자체적으로 실행시키는 대신에 하나 이상의 다른 전자 장치들에게 그 기능 또는 그 서비스의 일부 또는 전체를 수행하라고 요청할 수 있다. 요청을 수신한 하나 이상의 다른 전자 장치들은 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(8201)로 전달할 수 있다. 이를 위하여, 클라우드 컴퓨팅, 분산 컴퓨팅, 및/또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 31은 예시적인 실시예에 따른 전자 장치가 모바일 장치에 적용된 예를 도시한 것이다. 모바일 장치(9100)는 예시적인 실시예에 따른 디스플레이 장치(9110)를 포함할 수 있다. 디스플레이 장치(9110)는 도 1 내지 도 29를 참조하여 설명한 하이브리드 전사 구조물을 포함할 수 있다. 디스플레이 장치(9110)는 접힐 수 있는 구조를 가질 수 있으며, 예를 들어, 다중 폴더 디스플레이에 적용될 수 있다. 여기서는 모바일 장치(9100)가 폴더형 디스플레이로 도시되었으나 일반 평판형 디스플레이에도 적용 가능할 수 있다.
도 32는 예시적인 실시예에 따른 디스플레이 장치가 자동차에 적용된 예를 도시한 것이다. 디스플레이 장치가 자동차용 헤드업 디스플레이 장치에 적용될 수 있다. 헤드업 디스플레이 장치(9200)는 자동차의 일 영역에 구비된 디스플레이 장치(9210)와, 디스플레이 장치(9210)에서 생성된 영상을 운전자가 볼 수 있도록 광의 경로를 변환하는 적어도 하나 이상의 광경로 변경 부재(9220)를 포함할 수 있다.
도 33는 예시적인 실시예에 따른 디스플레이 장치가 증강 현실 안경 또는 가상 현실 안경에 적용된 예를 도시한 것이다. 증강 현실 안경(9300)은 영상을 형성하는 투영 시스템(9310)과, 투영 시스템(9310)으로부터의 영상을 사용자의 눈에 들어가도록 안내하는 적어도 하나의 요소(9320)를 포함할 수 있다. 투영 시스템(9310)은 도 1 내지 도 29를 참조하여 설명한 하이브리드 전사 구조물을 포함할 수 있다.
도 34은 예시적인 실시예에 따른 디스플레이 장치가 대형 사이니지(signage)에 적용된 예를 도시한 것이다. 사이니지(9400)는 디지털 정보 디스플레이를 이용한 옥외 광고에 이용될 수 있으며, 통신망을 통해 광고 내용 등을 제어할 수 있다. 사이니지(9400)는 예를 들어, 도 30를 참조하여 설명한 전자 장치를 통해 구현될 수 있다.
도 35은 예시적인 실시예에 따른 디스플레이 장치가 웨어러블 디스플레이에 적용된 예를 도시한 것이다. 웨어러블 디스플레이(9500)는 도 1 내지 도 29를 참조하여 설명한 하이브리드 전사 구조물을 포함할 수 있고, 도 30를 참조하여 설명한 전자 장치를 통해 구현될 수 있다.
예시적인 실시예에 따른 디스플레이 장치는 이 밖에도 롤러블(rollable) TV, 스트레처블(stretchable) 디스플레이 등 다양한 제품에 적용될 수 있다. 또한, 예시적인 실시예에 따른 하이브리드 전사 구조물은 라이다 장치 등에도 적용될 수 있다.
상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 예시적인 실시예에 따른 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.
1: 하이브리드 전사 구조물 11 : 제1 기판
110 : 제1 소자 111, 131 : 홈
112 : 격벽 113 : 접착부
12 : 제2 기판 120 : 제2 소자
121 : 액체 130 : 셔틀층
140 : 소자층 141 : 마이크로 발광부
142 : 구동부 150, 250 : 전극층
160 : 희생층 171 : 흡수재
172 : 지지대 13 : 전사 기판

Claims (20)

  1. 제1 기판 상에 복수의 제1 소자를 형성하는 단계;
    상기 제1 기판과 다른 재질의 제2 기판 상에서 성장시킨 복수의 제2 소자를 상기 제2 기판으로부터 분리하는 단계; 및
    분리된 복수의 상기 제2 소자를 상기 제1 기판 상에 전사하는 단계;를 포함하며,
    상기 전사하는 단계에서는, 유체 자가 조립(Fluidic Self Assembly) 방식에 의해, 복수의 상기 제2 소자가 서로 이격 배치되며,
    복수의 상기 제2 소자 각각은, 상기 제2 기판 상에서 성장한 셔틀층과, 상기 셔틀층에서 성장한 소자층과, 상기 소자층 상에 배치된 전극층을 포함하는, 하이브리드 전사 구조물의 제조방법.
  2. 제1항에 있어서,
    상기 제2 기판은 상기 제1 기판보다 작은, 하이브리드 전사 구조물의 제조방법.
  3. 제1항에 있어서,
    상기 제1 소자는 IV족 물질을 포함하는 제1 기판 상에 형성 가능한 소자인, 하이브리드 전사 구조물의 제조방법.
  4. 제3항에 있어서,
    상기 제1 소자는 CMOS(complementary metal-oxide semiconductor), 메모리, 집적 회로, 광센서 및 솔라 셀 중 적어도 하나를 포함하는, 하이브리드 전사 구조물의 제조방법.
  5. 제1항에 있어서,
    상기 제2 기판은 III-V족 물질을 포함하는 기판 또는 사파이어 기판을 포함하며,
    상기 제2 소자는 발광 소자, 레이저 및 디텍터 중 적어도 하나를 포함하는, 하이브리드 전사 구조물의 제조방법.
  6. 제1항에 있어서,
    상기 전사 단계에서는,
    상기 유체 자가 조립 방식에 의해, 전사 기판의 복수의 홈 각각에, 상기 복수의 제2 소자를 소정 간격으로 이격 배치하며,
    상기 소정 간격으로 이격 배치된 상기 복수의 제2 소자를 상기 제1 기판으로 전사하는, 하이브리드 전사 구조물의 제조방법.
  7. 제1항에 있어서,
    상기 전사 단계에서는,
    상기 제1 기판은 소정 간격으로 이격 배치된 복수의 홈을 가지며,
    상기 유체 자가 조립 방식에 의해, 상기 복수의 홈 각각에 상기 복수의 제2 소자를 전사하는, 하이브리드 전사 구조물의 제조방법.
  8. 제1항에 있어서,
    상기 셔틀층의 두께는 상기 소자층의 두께보다 큰, 하이브리드 전사 구조물의 제조방법.
  9. 제1항에 있어서,
    상기 소자층의 평면 형상은 대칭 구조를 가지며,
    상기 전극층은 동일 평면 상에 배치된 복수의 전극을 포함하며,
    상기 복수의 전극은 전극층의 중심을 기준으로 대칭인 형상을 가지는, 하이브리드 전사 구조물의 제조방법.
  10. 제1항에 있어서,
    상기 소자층의 평면 형상은 비대칭 구조를 가지며,
    상기 전극층은 동일 평면 상에 배치된 복수의 전극을 포함하며, 상기 복수의 전극은 나란하게 배열된, 하이브리드 전사 구조물의 제조방법.
  11. 제1항에 있어서,
    상기 소자층은 마이크로 발광부와, 상기 마이크로 발광부를 구동하기 위한 구동부를 포함하며,
    상기 구동부는 상기 마이크로 발광부에 모노리식하게 결합된 구조를 가지는, 하이브리드 전사 구조물의 제조방법.
  12. 제1항에 있어서,
    상기 소자층은 III-V족 물질 또는 2차원 물질을 포함하는, 하이브리드 전사 구조물의 제조방법.
  13. 제1항에 있어서,
    상기 제2 소자의 크기는 상기 제1 소자의 크기보다 작은, 하이브리드 전사 구조물의 제조방법.
  14. 제1 기판;
    상기 제1 기판 상에 형성된 적어도 하나의 제1 소자; 및
    상기 제1 기판 상에 전사되며, 상기 제1 소자와 다른 적어도 하나의 제2 소자;를 포함하며,
    상기 제2 소자는,
    상기 제1 기판과 다른 재질의 제2 기판 상에 성장 가능한 셔틀층과,
    상기 셔틀층 상에 배치되며, 상기 셔틀층 상에 성장 가능한 소자층과,
    상기 소자층의 일면에 배치된 전극층을 포함하는, 하이브리드 전사 구조물.
  15. 제14항에 있어서,
    상기 제1 기판은 IV족 물질을 포함하며,
    상기 제2 기판은 III-V족 물질 또는 사파이어를 포함하며,
    상기 제2 기판은 상기 제1 기판보다 작은, 하이브리드 전사 구조물.
  16. 제14항에 있어서,
    상기 셔틀층의 두께는 상기 소자층의 두께보다 크며,
    상기 셔틀층은, III-V족 물질을 포함하며,
    상기 소자층은, III-V족 물질 또는 2차원 물질을 포함하는, 하이브리드 전사 구조물.
  17. 제14항에 있어서,
    상기 제1 소자는 CMOS(complementary metal-oxide semiconductor), 메모리, 집적 회로, 광센서 및 솔라 셀 중 적어도 하나를 포함하며,
    상기 제2 소자는 발광 소자, 레이저 및 디텍터 중 적어도 하나를 포함하는, 하이브리드 전사 구조물.
  18. 제14항에 있어서,
    상기 제2 소자의 크기는 상기 제1 소자의 크기보다 작은, 하이브리드 전사 구조물.
  19. 제14항에 있어서,
    상기 소자층의 평면 형상은 대칭 구조를 가지며,
    상기 전극층은 동일 평면 상에 배치된 복수의 전극을 포함하며,
    상기 복수의 전극은 전극층의 중심을 기준으로 대칭인 형상을 가지는, 하이브리드 전사 구조물.
  20. 제14항에 있어서,
    상기 소자층의 평면 형상은 비대칭 구조를 가지며,
    상기 전극층은 동일 평면 상에 배치된 복수의 전극을 포함하며, 상기 복수의 전극은 나란하게 배열된, 하이브리드 전사 구조물.
KR1020210072400A 2021-02-16 2021-06-03 하이브리드 전사 구조물 및 그 제조방법 KR20220117104A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210150860A KR20220117114A (ko) 2021-02-16 2021-11-04 하이브리드 소자 및 그 제조방법
US17/667,241 US20220262784A1 (en) 2021-02-16 2022-02-08 Hybrid element and method of fabricating the same
US17/982,347 US20230064207A1 (en) 2021-02-16 2022-11-07 Hybrid element substrate and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163149824P 2021-02-16 2021-02-16
US63/149,824 2021-02-16

Publications (1)

Publication Number Publication Date
KR20220117104A true KR20220117104A (ko) 2022-08-23

Family

ID=83092568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210072400A KR20220117104A (ko) 2021-02-16 2021-06-03 하이브리드 전사 구조물 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20220117104A (ko)

Similar Documents

Publication Publication Date Title
KR20220112188A (ko) 마이크로 반도체 칩 전사 기판, 이를 활용하는 디스플레이 전사 구조물, 디스플레이 장치 및 디스플레이 장치 제조방법
US20230064207A1 (en) Hybrid element substrate and method of fabricating the same
US20220262784A1 (en) Hybrid element and method of fabricating the same
US20230215979A1 (en) Micro light-emitting element, micro light-emitting element array including the micro light-emitting element, and display device including the micro light-emitting element array
EP4016622A1 (en) Display transferring structure and display device including the same
US20230109184A1 (en) Semiconductor light emitting device, display apparatus including the same, and method of manufacturing the same
KR20220117104A (ko) 하이브리드 전사 구조물 및 그 제조방법
KR20220117114A (ko) 하이브리드 소자 및 그 제조방법
KR20220032917A (ko) 마이크로 발광 소자 및 이를 포함한 디스플레이 장치
US20240162403A1 (en) Multifold micro emitting device, display apparatus having the same, method of manufacturing the multifold micro emitting device, and method of manufacturing the display apparatus
EP4016631A1 (en) Display apparatus and method of manufacturing the same
KR20220085692A (ko) 디스플레이 장치 및 디스플레이 장치 제조 방법
EP4071836A1 (en) Micro semiconductor chip transfer substrate, display transfer structure using same, display device, and display device manufacturing method
US20230420251A1 (en) Method of manufacturing semiconductor device, semiconductor device, and apparatus employing the same
US20230133466A1 (en) Micro light emitting device and display apparatus including the same
US20230170448A1 (en) Micro light emitting semiconductor device, display apparatus including the same, and method of manufacturing the same
EP4187609A1 (en) Display apparatus and method of manufacturing the same
US20220102602A1 (en) Micro light emitting device, display apparatus including the same, and method of manufacturing the micro light emitting device
EP4170703A1 (en) Micro semiconductor chip transfer substrate and method of manufacturing display apparatus
EP4290567A1 (en) Micro chip and display apparatus including the same
KR20220085687A (ko) 디스플레이 전사 구조물 및 이를 포함하는 디스플레이 장치
US20220328733A1 (en) Color conversion structure, display apparatus, and method of manufacturing the display apparatus
KR20230108192A (ko) 디스플레이 장치, 디스플레이 장치를 포함하는 증강 현실 장치 및 디스플레이 장치 제조 방법
CN118053960A (zh) 多重微型发射器件及其制造方法以及显示装置及其制造方法
KR20240034006A (ko) 마이크로 반도체 칩의 대량 전사 방법 및 대량 전사 장치