KR20220110565A - 태양전지를 위한 정렬된 금속화 - Google Patents

태양전지를 위한 정렬된 금속화 Download PDF

Info

Publication number
KR20220110565A
KR20220110565A KR1020227023622A KR20227023622A KR20220110565A KR 20220110565 A KR20220110565 A KR 20220110565A KR 1020227023622 A KR1020227023622 A KR 1020227023622A KR 20227023622 A KR20227023622 A KR 20227023622A KR 20220110565 A KR20220110565 A KR 20220110565A
Authority
KR
South Korea
Prior art keywords
discrete
discrete openings
layer
openings
forming
Prior art date
Application number
KR1020227023622A
Other languages
English (en)
Inventor
태석 김
데이비드 스미스
Original Assignee
맥시온 솔라 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥시온 솔라 피티이. 엘티디. filed Critical 맥시온 솔라 피티이. 엘티디.
Publication of KR20220110565A publication Critical patent/KR20220110565A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양전지를 제조하기 위한 정렬된 금속화 접근법 및 그에 따른 태양전지가 설명된다. 일 예에서, 태양전지가 반도체 기판 위에 반도체층을 포함한다. 제1 복수의 이산 개구가 반도체층에 있고 반도체 기판의 상응하는 이산 부분을 노출시킨다. 복수의 도핑 영역이 반도체 기판에 있고 제1 복수의 이산 개구에 상응한다. 절연층이 반도체층 위에 있고 제1 복수의 이산 개구에 있다. 제2 복수의 이산 개구가 절연층에 있고 복수의 도핑 영역의 상응하는 부분을 노출시킨다. 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레 내에 있다. 복수의 전도성 접촉부는 복수의 제2 이산 개구 내에 있고 복수의 도핑 영역 상에 있다.

Description

태양전지를 위한 정렬된 금속화
본 출원은 2019년 12월 10일에 출원된 미국 가출원번호 62/946,396를 기초로 우선권을 주장하는 2020년 12월 9일에 출원된 미국 출원번호 17/116,472에 대한 우선권을 주장하며, 이들의 전체 내용은 본 명세서에서 참조문헌으로 통합된다.
본 개시내용의 실시예는 재생 에너지 분야에 속하며, 특히, 태양전지를 제조하기 위한 정렬된 금속화 접근법, 및 그에 따른 태양전지를 포함한다.
일반적으로 태양전지로 알려진 광전지는 태양 복사를 전기 에너지로 직접 변환하는 잘 알려진 장치이다. 일반적으로, 태양전지는 기판 표면 근처에 p-n 접합을 형성하기 위해 반도체 처리 기술을 사용하여 반도체 웨이퍼 또는 기판 상에 제조된다. 태양 복사가 기판의 표면에 충돌하고 기판으로 들어가면, 대부분의 기판에 전자 및 정공 쌍이 생성된다. 전자 및 정공 쌍은 기판의 p-도핑 및 n-도핑 영역으로 이동하여, 도핑 영역 사이에 전압차를 생성한다. 도핑 영역은 태양전지 상의 전도성 영역에 연결되어 전류를 전지로부터 그에 연결된 외부 회로로 안내한다.
전기 변환 효율은 태양전지의 전력 생성 능력과 직접적인 관련이 있으므로 태양전지의 중요한 특성으로서, 효율성이 높으면 높을수록 최종 고객에게 추가 가치를 제공하며, 다른 모든 조건이 동일할 때, 효율성이 높으면 와트당 제조 비용도 절감된다. 마찬가지로, 단순화된 제조 접근 방식은 생산된 단위당 비용을 줄임으로써 제조 비용을 낮출 수 있는 기회를 제공한다.
따라서, 태양전지의 효율을 높이는 기술 및 태양전지의 제조를 단순화하는 기술이 일반적으로 바람직하다.
도 1은 본 개시내용의 실시예에 따른, 정렬된 금속화를 갖는 태양전지의 횡단면도 및 그에 상응하는 평면도를 예시한다.
도 2a는 본 개시내용의 또 다른 실시예에 따른, 태양전지의 금속화 구조를 형성하기 위한 개구의 평면도를 예시한다.
도 2b는 본 개시내용의 다른 실시예에 따른, 태양전지의 복수의 금속화 구조를 형성하기 위한 복수의 개구의 평면도를 예시한다.
도 3은 본 개시내용의 실시예에 따른, 정렬된 금속화를 갖는 태양전지를 제조하는 방법의 다양한 공정을 포함하는 흐름도이다.
도 4는 본 개시내용의 또 다른 실시예에 따른, 정렬된 금속화를 갖는 태양전지를 제조하는 또 다른 방법의 다양한 공정을 포함하는 흐름도이다. 도 5a-5e는 본 개시내용의 실시예에 따른, 정렬된 금속화를 갖는 태양전지를 제조하는 방법에서 다양한 공정을 나타내는 횡단면도를 예시한다.
도 6은 본 개시내용의 실시예에 따른, 태양전지를 위한 다양한 정렬된 금속화 구조를 나타내는 평면도를 예시한다.
하기 설명은 본질적으로 단지 예시를 위해 제공되는 것이지 본 발명의 실시예 및 그 적용예 또는 방법들을 제한하려는 것이 아니다. 본 명세서에 기재된 바와 같이, 용어 "예시적인"은 본 명세서에서 "한 예, 경우 또는 예시로서 사용되는"을 의미하도록 사용된다. 본 명세서에 기재된 임의의 실시예는 그 밖의 실시예에 비해 더 바람직하거나 유리한 것이 아니다. 또한, 선행 기술 분야, 배경기술, 간략한 요약 또는 하기 상세한 설명에 제시된 어떠한 명시적 또는 묵시적 이론에 제한할 의도가 없다.
용어 "한 실시예" 또는 "일 실시예"는 반드시 동일한 실시예를 지칭하지 않는다. 특정 특징, 구조 또는 특성은 본 개시내용과 일치하는 임의의 적절한 방식으로 조합될 수 있다.
하기 단락은 본 개시내용(청구범위 포함)에서 발견되는 용어에 대한 정의 및/또는 맥락을 제공한다:
용어 "포함하는"은 추가 구조 또는 단계를 제한하지 않는 개방형 용어이다.
용어 "구성된"은 장치, 가령, 유닛 또는 구성요소가 작동 중에 한 공정 또는 다수의 공정을 수행하는 구조를 포함하는 것을 의미하며, 이러한 구조는 장치가 현재 작동하지 않는(예를 들어, 온/활성화 상태가 아닌) 경우에도 공정을 수행하도록 구성된다. 하나 이상의 공정을 수행하도록 "구성된" 장치는 35 U.S.C. §(f) 또는 여섯 번째 단락 하에서 수단 또는 단계 및 기능 해석을 제공하지 않도록 하기 위한 것이다.
"제1", "제2" 등의 용어는 앞에 오는 명사에 대한 접두사로 사용되며 임의의 유형의 순서(예를 들어, 공간, 시간, 논리 등)도 의미하지 않는다. 예를 들어, "제1" 태양전지에 대한 언급은 반드시 그러한 태양전지를 순차적으로 의미하지는 않지만, 대신 "제1"라는 용어는 이 태양전지를 또 다른 태양전지(예를 들어, "제2" 태양전지)와 구별하는 데 사용된다.
용어 "결합된"은, 달리 명시적으로 언급되지 않는 한, 직접 또는 간접적으로 결합되거나 또 다른 요소/노드/특징과 연통하거나 연통할 수 있는 요소, 특징, 구조 또는 노드를 나타내며, 반드시 직접 기계적으로 함께 결합될 필요는 없다.
용어 "억제하는"은 결과, 또는 미래 상태를 완전히 방지하는 것과 같이 무언가를 감소, 줄임, 최소화 또는 효과적으로 또는 실제로 제거하는 것을 기술한다.
용어 "도핑 영역", "반도체 영역" 및 이와 유사한 용어들은 기판 내부, 기판 위, 기판 상부 또는 기판 위쪽에 배치된 반도체의 영역을 설명한다. 이러한 영역은 N형 전도도 또는 P형 전도도를 가질 수 있으며, 도핑 농도는 가변적이다. 이러한 영역은 복수의 영역, 가령, 제1 도핑 영역, 제2 도핑 영역, 제1 반도체 영역, 제2 반도체 영역 등을 지칭할 수 있다. 이 영역들은 기판 상의 다결정 실리콘 형태로 또는 기판 자체의 일부로서 형성될 수 있다.
"얇은 유전체층", "터널링 유전체층", "유전체층", "얇은 유전체 재료" 또는 개재층/재료는 반도체 영역 상의, 기판과 또 다른 반도체층 사이, 또는 도핑 또는 반도체 영역 사이, 또는 기판 내의 재료를 지칭한다. 일 실시예에서, 얇은 유전체 층은 대략 2 나노미터 이하의 두께의 터널링 산화물 또는 질화물 층일 수 있다. 얇은 유전체층은 전기 전도가 구현될 수 있는 매우 얇은 유전체층으로 지칭될 수 있다. 전도는 양자 터널링 및/또는 유전체층의 얇은 스폿(spot)을 통한 직접적인 물리적 연결의 작은 영역의 존재로 인한 것일 수 있다. 예시적인 재료는 산화규소, 이산화규소, 질화규소, 및 기타 유전체 재료를 포함한다.
용어 "개재층" 또는 "절연층"은 전기 절연, 패시베이션을 제공하고 광 반사율을 억제하는 층을 설명한다. 개재층이 여러 층, 예를 들어, 개재층의 스택일 수 있다. 일부 상황에서, 절연층은 터널링 유전체층으로 대체될 수 있는 반면, 다른 경우, 절연층은 마스킹 층(masking layer) 또는 "반사방지 코팅층"(ARC 층)일 수 있다. 예시적인 재료는, 질화규소, 산화질화규소, 이산화규소, 산화알루미늄, 비정질 규소, 다결정질 규소, 산화몰리브덴, 산화텅스텐, 산화인듐 주석, 산화주석, 산화바나듐, 산화티타늄, 탄화규소 및 기타 재료를 포함한다. 일 예에서, 개재층은 수분 장벽으로 작용할 수 있는 재료를 포함할 수 있다. 또한, 예를 들어, 절연 재료는 태양전지용 패시베이션 층일 수 있다.
용어 "기판"은 반도체 기판, 가령, 실리콘, 특히, 가령, 단결정 실리콘 기판, 다결정 실리콘 기판, 웨이퍼, 실리콘 웨이퍼 및 태양전지에 사용되는 기타 반도체 기판을 지칭할 수 있지만 이에 국한되지 않는다. 일 예에서, 이러한 기판은 마이크로 전자 장치, 광전지 또는 태양전지, 다이오드, 광다이오드, 인쇄 회로 기판 및 기타 장치에 사용될 수 있다. 이러한 용어는 본 명세서에서 상호교환 가능하게 사용된다.
용어 "약" 또는 "대략"을 살펴보자. 본 명세서에서 사용된 바와 같이, 용어 "약" 또는 "대략"은, 인용된 숫자 값에 대해, 예를 들어, 정수, 분수 및/또는 백분율에 대해, 일반적으로 인용된 숫자 값이 당업자가 인용된 값과 동등하다고 간주하는 값(예를 들어, 실질적으로 동일한 기능을 수행하고, 실질적으로 동일한 방식으로 작용하거나 및/또는 실질적으로 같은 결과인) 중 하나인 숫자 값의 범위(예를 들어, , +/- 5% 내지 10%)를 포함하는 것을 나타낸다.
또한, 특정 용어는 참조의 목적으로 이하의 설명에서 사용될 수 있으며, 따라서 제한하려는 의도가 아니다. 예를 들어, "위", "아래", "상부" 및 "하부"와 같은 용어는 참조되는 도면의 방향을 나타낸다. "전방", "후방", "후면", "측면", "외측" 및 "내측"과 같은 용어는 일관되지만 임의의 참조 프레임 내에서 구성요소의 부분의 배향 및/또는 위치를 설명하며, 논의 중인 구성요소를 설명하는 내용 및 관련 도면을 참조하여 명확하다. 이러한 용어에는 위에서 구체적으로 언급된 단어, 그 파생어 및 유사한 의미의 단어가 포함될 수 있다.
태양전지 및 그에 따른 태양전지를 제조하기 위한 정렬된 금속화 접근법이 본 명세서에서 설명된다. 다음 설명에서, 본 개시내용의 실시예의 완전한 이해를 제공하기 위하여 특정 공정 흐름 공정과 같은 다수의 특정 세부사항이 설명된다. 본 개시내용의 실시예가 이러한 특정 세부사항 없이 실시될 수 있음이 당업자에게 명백할 것이다. 다른 경우에서, 본 개시내용의 실시예를 불필요하게 모호하게 하지 않도록 하기 위하여 리소그래피 및 패터닝 기술과 같은 잘 알려진 제조 기술은 상세하게 설명되지 않는다. 또한, 도면에 도시된 다양한 실시예는 예시적인 표현이며 반드시 실측으로 도시되는 것은 아님을 이해해야 한다.
본 명세서에는 태양전지가 개시되어 있다. 일 실시예에서, 태양전지가 반도체 기판 위에 반도체층을 포함한다. 제1 복수의 이산 개구(discrete opening)가 반도체층에 있고 반도체 기판의 상응하는 이산 부분(discrete portion)을 노출시킨다. 복수의 도핑 영역이 반도체 기판에 있고 제1 복수의 이산 개구에 상응한다. 절연층이 반도체층 위에 있고 제1 복수의 이산 개구에 있다. 제2 복수의 이산 개구가 절연층에 있고 복수의 도핑 영역의 상응하는 부분을 노출시킨다. 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레(perimeter) 내에 있다. 복수의 전도성 접촉부는 복수의 제2 이산 개구 내에 있고 복수의 도핑 영역 상에 있다.
또한 본 명세서에는 태양전지를 제조하는 방법이 개시되어 있다. 일 실시예에서, 태양전지를 제조하는 방법이 기판 위의 반도체층에 제1 복수의 이산 개구를 형성하는 단계를 포함한다. 상기 방법은 또한 제1 복수의 이산 개구에 절연층을 형성하는 단계를 포함한다. 상기 방법은 또한 레이저 삭마 공정을 사용하여 절연층에 제2 복수의 이산 개구를 형성하는 단계를 포함한다. 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레(perimeter) 내에 있다.
일 실시예에서, 태양전지를 제조하는 방법이 반도체 기판 위에 반도체층을 형성하는 단계를 포함한다. 상기 방법은 또한 반도체층 위에 절연층을 형성하는 단계를 포함한다. 상기 방법은 또한 절연층 및 반도체층에 제1 복수의 이산 개구를 형성하는 단계를 포함하고, 제1 복수의 이산 개구는 반도체 기판의 상응하는 이산 부분을 노출시킨다. 상기 방법은 또한 제1 복수의 이산 개구 내에 및 절연층 상에 도핑 공급원층을 형성하는 단계를 포함한다. 상기 방법은 또한 제1 복수의 이산 개구에 상응하는 반도체 기판에 복수의 도핑 영역을 형성하는 단계를 포함하며, 복수의 도핑 영역은 도핑 공급원층으로부터 형성된다. 상기 방법은 또한 레이저 삭마 공정을 사용하여 도핑 공급원층에 제2 복수의 이산 개구를 형성하는 단계를 포함하며, 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레 내에 있다. 상기 방법은 또한 제2 복수의 이산 개구 내에 및 복수의 도핑 영역 상에 복수의 전도성 접촉부를 형성하는 단계를 포함한다.
따라서, 본 명세서에 기술된 하나 이상의 실시예는 공간적으로 제한된 에미터 영역 상에 전도성 홀을 정밀하게 정렬함으로써 최대 수명의 패시베이션 영역을 갖는 고효율 및 저비용 태양전지를 위한 방법 및 아키텍처를 제공하도록 구현될 수 있다. 이 실시예들에 따르면, 정렬된 금속화 구조는 맞물린 후면 접촉(IBC) 태양전지 아키텍처를 위한 전도성 접촉부를 제조하는 데 사용될 수 있다.
제1 양태에서, 공정 작업의 총 수를 줄이면서도 높은 전지 효율을 유지하기 위한 최첨단 접근 방식은, 스크린 인쇄 또는 선택적 레이저 삭마 마스크 공정을 사용하여, 낮은 수명의 P형 다결정 실리콘 층(P-폴리)을 매우 제한된 영역을 위한 N형 다결정층(N-폴리)의 상부에 배치하는 것이다. 이러한 아키텍처에서, P+ 에미터 영역이 실리콘(Si) 기판에 연속적으로 접촉하도록 하는 제약이 없다. 선택적 레이저 삭마 마스크 공정이 P-폴리 범위를 최소화하기 위해 P-폴리(또는 낮은 수명의 극성 에미터)에 사용된다. 접촉부 형성에는 레이저 삭마가 포함되며, 최대 전류 수집을 위해 금속 층이 특정의 넓은 영역 범위를 가져야 하기 때문에, P-폴리 하부의 N-폴리 및 P-핑거 금속 사이에 전류 누출(또는 션팅)의 관련 위험이 있다. 이것은 특히 접촉부 형성 공정 동안 레이저에 의해 타격된 영역 주변의 경우일 수 있다.
제2 양태에서, 총 공정 작업 수를 줄이면서도 높은 전지 효율을 유지하기 위한 최신 접근법은, P+ 영역을 가능한 최대한 작게 감소시키고, 이상적으로는 웨이퍼 범위의 2% 미만으로 감소시킴으로써, 낮은 수명의 p++ c-Si 에미터 영역과 높은 수명의 N-폴리 에미터를 결합하는 것이다. 이러한 접근 방식은 스크린 인쇄 또는 잉크젯 인쇄를 사용하는 것을 포함할 수 있기 때문에, 이러한 아키텍처의 도달 가능한 전지 효율을 제한할 수 있는 웨이퍼 범위를 8% 미만으로 달성하는 것이 어려울 수 있다.
본 개시내용의 하나 이상의 실시예에 따르면, 공간적으로 제한된 에미터 영역 및 공간적으로 정렬된 전도성 홀을 갖는 고효율 태양전지가 설명된다. 이러한 구조는 표면 패시베이션이 우수한 제1 에미터 영역(예를 들어, N+ 폴리 Si)을 제조하거나 또는 증착에 의해 제조될 수 있으며, 그 후 절연(예를 들어, SiNx, SiOx 및 SiONx) 층 증착에 의해 제조될 수 있다. 예를 들어, 일련의 도트, 정사각형 또는 직사각형과 같은 공간적으로 제한된 영역으로부터 제1 에미터의 선택적 제거는, 웨이퍼의 2% 미만의 전체 영역 적용 범위로 수행될 수 있다. 일 예에서, 도트, 정사각형, 또는 직사각형이 개시되지만, 임의의 형상, 가령, 길쭉한 형태, 삼각형, 사다리꼴, 다각형, 타원형이 사용될 수 있거나 및/또는 임의의 다른 유형의 형상이 사용될 수 있다. 예를 들어, 각각의 특징부의 개별 크기(직경 또는 길이)는 100 μm 미만일 수 있다. 일부 예에서, 각각의 특징부의 개별 크기(직경 또는 길이)는 예를 들어 150 μm 미만일 수 있다. 제1 에미터 영역이 제거된 위치에 도핑층을 형성하고, 그 다음 도펀트를 도핑층으로부터 기판으로 구동함으로써, 제2 에미터 영역(예를 들어, 실리콘 기판의 P+ 영역)이 제조될 수 있다. 제2 절연 유전체층(예를 들어, SiOx, SiNx, 또는 SiONx)이 도핑층의 상부에 형성될 수 있다. 제2 절연층의 부분의 선택적 제거는 제2 에미터 극성 핑거에 대해 공간적으로 제한된 도핑층(및 밑에 있는 도핑된 "제2 에미터" 영역)의 상부에, 그리고, 제1 에미터 극성 핑거에 대한 제1 에미터 상부에 직접 정렬함으로써 수행된다. 일 실시예에서, 제2 에미터 영역 상의 접촉 홀(contact hole)은 상이한 극성들 사이의 션트를 방지하기 위해 에미터 영역의 크기보다 작다. 일 예이서, 전술한 바와 같이, 제1 에미터 영역은 n+ 폴리실리콘을 포함할 수 있고, 제2 에미터 영역은 실리콘 기판의 P+ 영역을 포함할 수 있다. 또 다른 예에서, 제1 에미터 영역은 P+ 폴리실리콘을 포함할 수 있고, 제2 에미터 영역은 실리콘 기판의 n+ 영역을 포함할 수 있다.
예시적인 구조로서, 도 1은 본 개시내용의 실시예에 따른 정렬된 금속화를 갖는 태양전지의 횡단면도 및 상응하는 평면도를 도시한다. 상기 평면도는 축(130)을 따라 절단하여 도시되며, 구조물(128 및 124) 아래의 개구를 도시하기 위해 구조물(128 및 124)은 평면도에서 생략되어 있다는 점을 유의해야 한다.
도 1을 참조하면, 태양전지(100)가 단결정 실리콘 기판과 같은 기판(102)을 포함한다. 기판(102)은 후면(104) 및 전면(106)을 가지며, 전면(106)은 후면(104)에 대향한다. 일부 실시예에서, 전면(106)은 전방 표면으로 지칭될 수 있고 후면(104)은 후방 표면으로 지칭될 수 있다. 일 실시예에서, 전면은 텍스처화된 표면(107)을 가질 수 있다. 텍스처화된 표면은, 입사광을 산란시켜 태양전지(100)의 노출된 표면 및/또는 수광(light-receiving)으로부터 반사된 광의 양을 감소시키기 위한 규칙적 또는 불규칙한 형상의 표면을 갖는 것일 수 있다. 반사방지 코팅층(108)이, 도시된 바와 같이, 텍스처화된 표면(107)과 등각일 수 있다.
다시 도 1을 참조하면, 반도체층(112)이 기판(102) 위에 있다. 제1 복수의 이산 개구(114)가 반도체층(112) 내에 있고 반도체 기판(102)의 상응하는 이산 부분(103)을 노출시킨다. 복수의 도핑 영역(도면부호 103으로 표시된 빗금친 부분)이 반도체 기판(102) 내에 있고 제1 복수의 이산 개구(114)에 상응한다. 절연층(118)이 반도체층(112) 위에 있고 제1 복수의 이산 개구(114) 내에 있다. 제2 복수의 이산 개구(122)가 절연층(118) 내에 있고 복수의 도핑 영역(103)의 상응하는 부분을 노출시킨다.
일 실시예에서, 도시된 바와 같이, 제2 복수의 이산 개구(122) 각각은 제1 복수의 이산 개구(114)의 상응하는 이산 개구 내에 있거나 및/또는 전체적으로 제1 복수의 이산 개구(114) 중 상응하는 이산 개구의 둘레 내에 있다. 복수의 전도성 접촉부(124)가 복수의 이산 개구(122) 내에 있고 복수의 도핑 영역(103) 상에 있다. 복수의 이산 개구가 도시되어 있지만, 또 다른 실시예에서, 비-이산 개구(non-discrete opening)도 사용될 수 있으며 이러한 실시예는 아래 도 6에 설명되어 있다.
일 실시예에서, 도시된 바와 같이, 태양전지(100)는 절연층(118)에 제3 복수의 이산 개구(126)를 추가로 포함한다. 제3 복수의 이산 개구(126)는 반도체층(112)의 상응하는 이산 부분을 노출시킨다. 제2 복수의 전도성 접촉부(128)가 반도체층(112)의 상응하는 이산 부분 상에 있다. 일 실시예에서, 도시된 바와 같이, 복수의 전도성 접촉부(124)(및 따라서, 제2의 복수의 이산 개구(122))는 제1 단방향 행의 전도성 접촉부이다. 제2의 복수의 전도성 접촉부(128)(따라서, 제3 복수의 이산 개구(126))는 제1 단방향 행의 전도성 접촉부(124)와 평행한 제2 단방향 햄의 전도성 접촉부(128)이다. 상기 두 행은 각각 도 1의 평면도에서 교대로 도시되어 있다.
일 실시예에서, 도시된 바와 같이, 반도체층(112)은 기판(102) 상의 얇은 유전체층(110) 상에 있다. 또한 제1 복수의 이산 개구(114)는 얇은 유전체층(110) 내에 있다. 일 예에서, 얇은 유제전체층(110)은 터널 유전체층(예를 들어, 터널 산화물, 실리콘 산질화물, 실리콘 산화물)과 같은 얇은 산화물 층일 수 있다. 일 실시예에서, 얇은 유전체층(110)은 대략 2 나노미터 이하의 두께를 가질 수 있다.
일 실시예에서, 반도체층(112)은 다결정 실리콘 층일 수 있다. 일 실시예에서, 반도체층(112)은 제1 전도형(conductivity type)을 포함할 수 있다. 일 예에서, 반도체층(112)은 제1 전도형의 제1 다결정 실리콘 층일 수 있다.
특정 실시예에서, 제1 전도성 유형은 N형(예를 들어, 인 또는 비소 불순물 원자를 사용하여 형성됨)이다. 또 다른 특정 실시예에서, 제1 전도성 유형은 P형(예를 들어, 붕소 불순물 원자를 사용하여 형성됨)이다. 일부 실시예에서, 제1 반도체층은 사전-도핑된 다결정 실리콘 층이다. 이러한 일 실시예에서, 제1 반도체층은 특정 전도형(예를 들어, n형 또는 p형)을 갖도록 형성된다.
일 실시예에서, 절연층(118)은 도핑 공급원층이다. 도시된 바와 같이, 태양전지(100)는 반도체층(112)과 도핑 공급원층(118) 사이에 제2 절연층(116)을 추가로 포함한다. 제1 복수의 이산 개구(114)는 제2 절연층(116)에 있다. 이러한 일 실시예에서, 도시된 바와 같이, 태양전지(100)는 도핑 공급원층(118) 위에 반사방지 코팅층(120)을 추가로 포함한다. 제2 복수의 이산 개구(114)는 반사방지 코팅층(120)에 있다. 일 예에서, 반사방지 코팅층(120)은 실리콘 질화물층을 포함할 수 있다.
일 실시예에서, 도핑 공급원층(118)은 제2 전도형을 가질 수 있다. 일 실시예에서, 도핑 공급원층(118)은 반도체층(112)과 반대의 전도형으로 구성된다. 일 예에서, 도핑 공급원층(118)은 P형이다(예를 들어, 붕소 원자를 사용하여 형성됨). 또 다른 예에서, 도핑 공급원층(118)은 N형이다(예를 들어, 인 원자 또는 비소 불순물 원자를 사용하여 형성됨).
일 실시예에서, 반도체층(112)은 제1 전도형을 갖고, 복수의 도핑 영역(103)은 제1 전도형과 반대되는 제2 전도형을 갖는다. 이러한 일 실시예에서, 반도체층(112)은 N형이고, 복수의 도핑 영역(103)은 P형이며, 도 1의 평면도에 도시된 PNPN 배열을 제공한다. 또 다른 실시예에서, 반도체층(112)은 P형이고, 복수의 도핑 영역(103)은 N형이며, 일 예에서 도 1에 도시된 배열에 대해 대안의 NPNP 배열을 제공한다.
일부 실시예에서, 전도성 접촉부(124 및 128)는 도금된 금속을 포함할 수 있다. 일 예에서, 전도성 접촉부(124 및 128)는 다른 금속 중에서 도금된 구리, 주석, 티타늄, 텅스텐, 및/또는 니켈을 포함할 수 있다.
일부 실시예에서, 전도성 접촉부(124, 128)는 증착된 금속을 포함할 수 있다. 일 실시예에서, 증착된 금속은 알루미늄 기반일 수 있다. 이러한 일 실시예에서, 알루미늄계 증착된 금속은 대략 0.3 내지 20 마이크론 범위의 두께를 가질 수 있고 대략 97%보다 많은 양의 알루미늄 및 대략 0-2% 범위의 양의 실리콘을 포함할 수 있다. 일 예에서, 알루미늄계 증착된 금속은 다른 금속 중에서 구리, 티타늄, 티타늄 텅스텐, 니켈, 및/또는 알루미늄을 포함할 수 있다. 일 실시예에서, 알루미늄계 증착된 금속은 블랭킷 증착 공정으로부터 형성된다. 일 실시예에서, 알루미늄계 증착된 금속은 금속 시드층(seed layer)일 수 있다. 일부 예에서, 증착된 금속은 증착된 알루미늄일 수 있다. 일 실시예에서, 본 명세서에 기술된 바와 같이, 전도성 접촉부는 다른 금속 중에서 구리, 주석, 니켈, 및/또는 알루미늄을 포함할 수 있다.
일부 실시예에서, 전도성 접촉부(124 및 128)는 금속 포일을 포함할 수 있다. 일 예에서, 전도성 접촉부(124 및 128)는 알루미늄 또는 알루미늄 포일을 포함할 수 있다. 일 실시예에서, 금속 포일은 대략 5-100 마이크론 범위의 두께를 갖는 알루미늄(Al) 포일이다. 일 실시예에서, Al 포일은 알루미늄 및 제2 원소를 포함하는 알루미늄 합금 포일이며, 제2 요소는, 가령, 구리, 망간, 실리콘, 마그네슘, 아연, 주석, 리튬 또는 이들의 조합을 포함하나 이들에 국한되지는 않는다. 일 실시예에서, Al 포일은 템퍼 등급 포일, 가령, F-등급(제조된 그대로), O-등급(완전히 연질), H-등급(변형 경화) 또는 T-등급(열 처리)을 포함하지만 이에 국한되지는 않는다. 일 실시예에서, 알루미늄 포일은 양극산화된 알루미늄 포일이다. 또 다른 실시예에서, 알루미늄 포일은 양극산화되지 않는다.
일부 실시예에서, 전도성 접촉부(124 및 128)는 전도성 와이어를 포함할 수 있다. 일 실시예에서, 전도성 와이어는 전기 전도성 재료(예를 들어, 금속, 가령, 알루미늄, 구리 또는 다른 적합한 전도성 재료, 코팅, 가령, 주석, 은, 니켈 또는 유기 납땜성 보호제가 있거나 없는)를 포함할 수 있다. 일 예에서, 전도성 와이어는 열압착 접합, 초음파 접합, 또는 열음속 접합 공정에 의해 반도체 영역에 접합될 수 있다. 일 예에서, 전도성 와이어는 반도체 영역 상의 금속 시드 또는 금속 페이스트 재료에 접합될 수 있다.
일 실시예에서, 제1 복수의 이산 개구(114) 각각은 대략 원형이고, 제2 복수의 이산 개구(122) 각각은 도 1 및 2a의 평면도에 도시된 바와 같이 대략 원형이며, 여기서 도 2a는 본 개시내용의 또 다른 실시예에 따른, 태양전지의 금속화 구조를 형성하기 위한 개구의 평면도를 예시한다.
그러나, 제1 복수의 이산 개구(114) 및 제2 복수의 이산 개구(122) 중 하나 또는 둘 모두의 개구 형상이 원형일 필요는 없다는 것이 이해되어야 한다. 제1 복수의 이산 개구(114) 및 제2 복수의 이산 개구(122) 중 어느 하나 또는 둘 모두의 개구 형상은 전체 작은 면적 및 정렬 요건이 충족되는 한(예를 들어, 제2 개구가 제1 개구 내에 있거나 및/또는 전체적으로 제1 개구 내에 있는 한), 임의의 형상일 수 있다. 일 예에서, 제1 복수의 이산 개구(114) 및 제2 복수의 이산 개구(122) 중 어느 하나 또는 둘 모두의 개구 형상은 정사각형, 직사각형, 또는 타원 형상 등일 수 있다.
일 실시예에서, 도 1 및 2a의 평면도에 도시된 바와 같이, 제2 복수의 이산 개구(122) 중 하나 이상은 제1 복수의 이산 개구(114) 중 상응하는 하나 이상의 개구의 둘레 내에 중심에 위치한다. 그러나, 또 다른 실시예에서, 제2 복수의 이산 개구(122) 중 하나 이상은 제1 복수의 이산 개구(114) 중 상응하는 하나 이상의 개구의 둘레 내에서 중심에서 이격되어 배열된다. 일 예로서, 도 2b는 본 개시내용의 다른 실시예에 따른, 태양전지의 복수의 금속화 구조를 형성하기 위한 복수의 개구의 평면도를 예시한다.
도 2b를 참조하면, 개구(252)의 좌측 및 우측 열(column)은 중심에서 이격되어 위치되어 있지만, 제2 복수의 이산 개구(122)가 제1 복수의 이산 개구(114) 중 상응하는 하나 이상의 개구의 둘레 내에 전체적으로 있기 때문에 여전히 허용 가능하다. 개구(252)의 좌측 열은 중심에서 약간 이격되어 배열되고 개구(252)의 우측 열은 중심에서 보다 더 이격되어 위치된다. 다른 한편으로는, 하부 이산 개구(262)가 상응하는 이산 개구(114)의 둘레 내에 전체적으로 있지 않기 때문에 개구(254)의 열은 허용되지 않는다.
도 3은 본 개시내용의 실시예에 따른, 정렬된 금속화를 갖는 태양전지를 제조하는 방법의 다양한 공정을 포함하는 흐름도이다.
도 3의 흐름도 300를 참조하면, 공정 302에서, 반도체층이 기판 위에 형성된다. 일 실시예에서, 반도체층은 다결정 실리콘 층일 수 있다. 일 예에서, 반도체층은 P형 또는 N형 다결정 실리콘 층일 수 있다.
일 실시예에서, 공정 304에서, 제1 복수의 에미터 영역이 반도체층의 일부에 형성되고 제2 복수의 에미터 영역이 기판의 일부에 형성되며, 제2 복수의 에미터 영역은 반도체층의 복수의 이산 개구에 형성된다. 일 실시예에서, 제1 복수의 에미터 영역은 반도체층에 도핑 영역을 포함할 수 있다. 일 실시예에서, 제2 복수의 에미터 영역은 기판에 도핑 영역을 포함할 수 있다. 일 실시예에서, 반도체층의 복수의 이산 개구는 후속 에칭 공정이 수반될 수 있는 레이저 삭마 공정을 사용하여 형성된다. 일 실시예에서, 제1 복수의 이산 개구는 스크린 인쇄 에칭 공정을 사용하여 형성된다.
일 실시예에서, 공정 306에서, 기판 위에 배치된 절연층에 복수의 이산 개구가 형성되고, 복수의 이산 개구는 제1 및 제2 복수의 에미터 영역 위에 형성된다. 일 실시예에서, 제2 복수의 에미터 영역 위에 형성된 절연층의 복수의 이산 개구는 (예를 들어, 공정 304로부터) 반도체층의 복수의 이산 개구 내에 전체적으로 형성된다. 일 실시예에서, 제2 복수의 에미터 영역 위에 형성된 절연층의 복수의 이산 개구는 반도체층의 복수의 이산 개구 중 상응하는 개구의 둘레 내에 전체적으로 형성된다. 일 실시예에서, 공정 306에서, 절연층에 복수의 이산 개구를 형성하는 단계는 반도체층의 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레의 중심에 복수의 이산 개구 중 하나 이상을 형성하는 단계를 포함한다. 일 실시예에서, 공정 306에서, 절연층에 복수의 이산 개구를 형성하는 단계는 반도체층의 복수의 이산 개구 중 상응하는 하나 이상의 둘레 내에서 중심에서 이격되어 배치된 절연층에 복수의 이산 개구 중 하나 이상을 형성하는 단계를 포함한다. 도 4는 본 개시내용의 또 다른 실시예에 따른, 정렬된 금속화를 갖는 태양전지를 제조하는 또 다른 방법의 다양한 공정을 포함하는 흐름도이다.
도 4의 흐름도 400를 참조하면, 공정(402)에서, 반도체 기판 위에 반도체층이 형성된다. 공정 404에서, 절연층이 반도체층 위에 형성된다. 공정 406에서, 제1 복수의 이산 개구가 절연층 및 반도체층에 형성된다. 제1 복수의 이산 개구는 반도체 기판의 상응하는 이산 부분을 노출시킨다. 공정 408에서, 도핑 공급원층이 절연층 위에 그리고 제1 복수의 이산 개구 내에 형성된다. 공정 410에서, 복수의 도핑 영역이 제1 복수의 이산 개구에 상응하는 반도체 기판에 형성된다. 복수의 도핑 영역은 도핑 공급원층으로부터 형성될 수 있다. 공정 412에서, 레이저 삭마 공정을 사용하여 도핑 공급원층에 제2 복수의 이산 개구가 형성된다. 공정 414에서, 복수의 전도성 접촉부가 복수의 제2 이산 개구 내에 그리고 복수의 도핑 영역 위에 형성된다.
일 실시예에서, 공정 414을 수행하기 이전에, 이후에, 또는 공정 414을 수행하는 동시에, 상기 방법은 도핑 공급원층 및 절연층에 제3 복수의 이산 개구를 형성하는 단계를 추가로 포함한다. 제3 복수의 이산 개구는 반도체층의 상응하는 이산 부분을 노출시킨다. 제2 복수의 전도성 접촉부가 제3 복수의 이산 개구 내에 그리고 반도체층의 상응하는 이산 부분 상에 형성된다.
일 실시예에서, 공정 406에서, 후속 에칭 공정이 수반될 수 있는 레이저 삭마 공정을 사용하여 제1 복수의 이산 개구가 형성된다. 일 실시예에서, 공정 406에서, 스크린 인쇄 에칭 공정을 사용하여 제1 복수의 이산 개구가 형성된다.
일 실시예에서, 공정 414에서, 제2 복수의 이산 개구 각각은 제1 복수의 이산 개구 중 상응하는 개구의 둘레 내에 전체적으로 형성된다. 일 실시예에서, 공정 414에서, 제2 복수의 이산 개구를 형성하는 단계는 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내에 중심에 있는 제2 복수의 이산 개구 중 하나 이상의 개구를 형성하는 단계를 포함한다. 일 실시예에서, 공정 414에서, 제2 복수의 이산 개구를 형성하는 단계는 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내에서 중심에서 이격되어 배치된 제2 복수의 이산 개구 중 하나 이상의 개구를 형성하는 단계를 포함한다.
도 3 및/또는 4와 관련하여 위에서 설명된 공정의 조합을 포함하는 예시적인 공정 계획으로서, 도 5a-5e는, 본 개시내용의 실시예에 따른, 정렬된 금속화를 갖는 태양전지를 제조하는 방법에서 다양한 공정을 나타내는 횡단면도를 예시한다.
도 5a를 참조하면, 시작 구조물(500)이 단결정 실리콘 기판과 같은 반도체 기판(502)을 포함한다. 기판(502)은 후면(504) 및 전면(506)을 가지며, 전면(506)은 후면(504)에 대향한다. 일부 실시예에서, 전면(506)은 전방 표면으로 지칭될 수 있고 후면(504)은 후방 표면으로 지칭될 수 있다. 일 실시예에서, 전면은 텍스처화된 표면(507)을 가질 수 있다. 텍스처화된 표면(507)은, 입사광을 산란시켜 태양전지의 노출된 표면 및/또는 수광으로부터 반사된 광의 양을 감소시키기 위한 규칙적 또는 불규칙한 형상의 표면을 갖는 것일 수 있다. 반사방지 코팅층(508)이, 도시된 바와 같이, 텍스처화된 표면(507)과 등각일 수 있다.
반도체층(512)이 반도체 기판(502) 위에 형성된다. 절연층(514)이 반도체층(512) 위에 형성된다. 일 실시예에서, 얇은 유전체층(510)이 반도체 기판(502) 상에 형성되고, 반도체층(512)은 도시된 바와 같이 얇은 유전체층(510) 상에 형성된다.
일 실시예에서, 텍스처화된 표면(507)은 기판의 전면에서 수행되는 텍스처화 공정을 사용하여 형성된다. 일 예에서, 수산화물 기반의 습식 에칭제가 기판의 전면에 텍스처화된 표면을 형성하기 위해 사용될 수 있다. 그러나, 전면의 텍스처화 공정은 공정 흐름에서 생략될 수 있음을 이해해야 한다. 일 실시예에서, 텍스처화 공정의 동일 또는 단일 공정 작업 이전에 또는 그 내에서, 기판은 세정되고, 폴리싱 되며, 평탄화 및/또는 박형화될 수 있다. 일 예에서, 습식 화학적 세정 공정은 텍스처화 공정 이전 및/또는 이후에 수행될 수 있다. 텍스쳐화 공정이 제조 공정의 시작 시에 수행될 수 있지만, 또 다른 실시예에서, 텍스쳐화 공정은 제조 공정의 또 다른 공정에서 수행될 수 있다. 일 예에서, 텍스쳐화 공정은 대신에 패터닝 공정(patterning process)에 후속하여 수행될 수 있다. 일 예에서, 텍스처화 공정은 열 공정 전에 수행될 수 있다. 이러한 일 예에서, 텍스처화 공정은 패터닝 공정(예를 들어, 다결정 실리콘 영역의 패터닝 공정) 이후에 그리고 열 공정 전에 수행될 수 있다.
일 실시예에서, 얇은 유전체층(510)은 산화 공정에서 형성될 수 있고 터널 유전체층(예를 들어, 실리콘 산화물)과 같은 얇은 산화물 층이다. 일 실시예에서, 얇은 유전체층(510)은 증착 공정에서 형성될 수 있다. 일 실시예에서, 얇은 유전체층(510)은 얇은 산화물 층 또는 실리콘 산질화물 층이다. 일 실시예에서, 얇은 유전체층(510)을 형성하는 단계는 대략 2 나노미터 이하의 두께로 얇은 유전체층(510)을 형성하는 단계를 포함할 수 있다. 일 예에서, 얇은 유전체층(510)을 성장시키기 위해 열 공정 또는 오븐이 사용될 수 있다.
일 실시예에서, 반도체층(512)을 형성하는 단계는 다결정 실리콘 층을 형성하는 단계를 포함할 수 있다. 일 실시예에서, 반도체층(512)을 형성하는 단계는 얇은 유전체층(510) 상에 실리콘 층을 형성하는 단계를 포함할 수 있다. 일 예에서, 실리콘 층을 형성하는 단계는 얇은 유전체층(510) 위에 N형 실리콘 층을 성장시키는 단계를 포함할 수 있다. 다른 실시예들에서, 실리콘 층은 P형 실리콘 층일 수 있다. 일 실시예에서, 실리콘 층은 비정질 실리콘 층이다. 이러한 일 실시예에서, 비정질 실리콘 층은 저압 화학 기상 증착(LPCVD) 또는 플라즈마 강화 화학 기상 증착(PECVD)을 사용하여 형성된다. 일 실시예에서, 실리콘 층은 다결정 실리콘일 수 있다. 일 실시예에서, 실리콘 층은 열 공정 및/또는 오븐에서 얇은 유전체층(510) 상에 성장된다. 일 실시예에서, 얇은 유전체층(510) 및 실리콘 층은 동일하거나 단일 오븐에서 성장될 수 있거나 및/또는 동일하거나 단일 공정 작업에서 성장될 수 있다. 또 다른 실시예에서, 실리콘 층은 도핑되지 않은 상태로 형성될 수 있다. 이러한 일 실시예에서, 도펀트 층이 실리콘 층 상에 형성될 수 있고, 도펀트 층으로부터 실리콘 층으로 도펀트를 구동하기 위해 열 공정이 수행되어 제2 전도형(예를 들어, N형 또는 P형)을 갖는 실리콘 층이 형성된다.
도 5b를 참조하면, 제1 이산 개구(516)가 절연층(514), 반도체층(512), 그리고, 만약 포함된다면, 얇은 유전체층(510)에 형성된다. 제1 이산 개구(516)는 반도체 기판(502)의 상응하는 이산 부분을 노출시킨다. 일 실시예에서, 제1 이산 개구(516) 직경은 예를 들어 70 μm 미만이다.
일 실시예에서, 레이저 삭마 공정(예를 들어, 다이렉트 라이트)가 사용되어 제1 이산 개구(516)를 형성할 수 있다. 일 예에서, 절연층(514)의 펄스(fs-ps 범위)형 레이저 삭마는 펄스 지속시간이 10-15초 및 10-7초 사이이고 레이저 파장이 248-535 nm 사이인 레이저를 사용함으로써 수행되며, 이어서 반도체층(512)의 선택적 에칭이 수행된다. 일 실시예에서, 리소그래피 또는 스크린/잉크젯 마스킹이 형성될 수 있고,후속 에칭 공정이 사용되어 제1 이산 개구(516)가 형성될 수 있다. 일 예에서, 마스크가 형성될 수 있고 후속 습식 화학적 에칭 공정을 수행하여 접촉 개구를 형성할 수 있다. 일부 실시예에서, 습식 화학적 세정 공정이 수행되어 마스크를 제거할 수 있다. 일 실시예에서, 임의의 다른 리소그래피 공정, 예를 들어 잉크젯 공정 등이 사용될 수 있다. 일 실시예에서, 레이저 삭마 공정, 리소그래피(예를 들어, 스크린 인쇄) 및 에칭 공정의 조합이 수행되어 제1 이산 개구(516)를 형성할 수 있다. 일 예에서, 제1 이산 개구(516)를 형성하는 단계는 레이저 삭마 공정 및 에칭 공정(예를 들어, 마스킹 및 습식 에칭 공정)를 수행하는 단계를 포함할 수 있다.
도 5c를 참조하면, 도핑 공급원층(524)이 절연층(514) 위에 그리고 제1 이산 개구(516) 내에 형성된다. 도핑 영역이 제1 이산 개구(516)에 상응하는 반도체 기판(502)의 한 영역에 형성될 수 있다. 이러한 일 실시예에서, 도핑 영역은 도핑 공급원층(524)으로부터 형성된다. 일 실시예에서, 도시된 바와 같이, 반사방지 코팅층(526)이 도핑 공급원층(524) 위에 형성된다.
일 실시예에서, 도핑 영역이 도핑 공급원층(524)으로부터 기판(502)으로 도펀트를 구동하기 위한 열 공정을 수행함으로써 반도체 기판(502)의 한 영역에 형성될 수 있다. 일 실시예에서, 도펀트의 전도형은 P형이며, 예를 들어, 도펀트는 붕소 도펀트이다. 일 예에서, 열 공정은 도핑 공급원층(524)으로부터 기판(502)의 부분들로 도펀트들을 구동하기 위해 대략 섭씨 900도 이상의 온도로 가열하는 단계를 포함할 수 있다.
도 5d를 참조하면, 제2 이산 개구(528)가 도핑 공급원층(524) 내에 그리고, 만약 포함된다면, 반사방지 코팅층(526) 내에 형성된다. 일 실시예에서, 제2 이산 개구(528)는 레이저 삭마 공정을 사용하여 형성된다. 일부 실시예에서, 제2 이산 개구(528)는 레이저 삭마 공정 및 에칭 공정을 사용하여 형성된다. 일 실시예에서, 제2 이산 개구(528)를 형성하기 전에, 후에, 또는 그와 동시에, 제3 이산 개구(530)가 도핑 공급원층(524) 및 절연층(514)에 형성되고, 만약 포함된다면, 반사방지 코팅층(526) 내에 형성된다. 제3 이산 개구(530)는 반도체층(512)의 상응하는 이산 부분을 노출시킨다.
일 예에서, 제2 이산 개구(528)의 직경은 30 μm 미만이다. 또 다른 예에서, 제2 이산 개구(528)의 직경은 제1 이산 개구(516) 직경의 약 절반이다. 일 실시예에서, 제2 이산 개구는 접촉 홀에 대한 네거티브 레지스트의 제1 스크린/잉크젯 인쇄에 의해 형성되며, 그 다음 펄스 지속시간이 10-15초 및 10-7초 사이이고 레이저 파장이 248-535 nm인 레이저를 사용하여 펄스(fs-ps 범위)형 레이저 삭마가 수행된다.
일 실시예에서, 제2 이산 개구(528) 및 제3 이산 개구(530)를 형성하기 위한 패터닝 공정은 동일 또는 단일 공정(예를 들어, 동일 또는 단일 레이저 가공 챔버에서 레이저를 사용하는)으로 수행될 수 있거나, 또는 대안으로, 개별적으로 수행될 수 있다(예를 들어, 별도의 레이저 패터닝 공정을 사용하여 제1 절연체 층 및 제2 절연체 층에 접촉 개구를 형성할 수 있음).
일 실시예에서, 도핑 공급원층(524) 및 반사방지 코팅층(526)은 특정 레이저 파장에 대해 개구(516) 상에서 고흡수성이도록 구성될 수 있고 개구(516) 외부 영역 상에서(예를 들어, 반도체층(512) 상에서) 고반사성으로 구성될 수 있다. 일 예에서, 주어진 녹색 레이저(예를 들어, 대략 532 nm의 파장)에 대해, 대략적인 필름 재료(예를 들어, 도핑 공급원층(524) 및/또는 반사방지 코팅층(526))는 개구(516) 상에서는 대략 800 옹스트롬 및 반도체층(512) 상에서는 대략 1300 옹스트롬일 수 있다. 일 예에서, 질화 산화물 스택을 포함하는 필름 재료의 경우, 반사 최소값은 P형 접촉부 상에서(예를 들어, 개구(516) 상에서) 거의 532 nm일 수 있고, 반사 최대값은 N형 접촉부 상에서(예를 들어, 반도체층(512) 상에서) 제공된다. 동일한 예에서, 이는 N형 접촉 공정(예를 들어, 반도체층(512) 상에서)에 대해 높은 레이저 전력 및 P형 접촉 공정(예를 들어, 개구(516) 상에서)에 대해 낮은 레이저 전력을 초래할 수 있으며, 여기서 N-핑거 영역(예를 들어, 반도체층(512) 상에서)에 위치되는 스트레이 P-접촉부(예를 들어, 개구(516) 상에서)은 반사율이 더 높은 필름의 접촉을 개방하지 않을 것이다.
도 5e를 참조하면, 제1 전도성 접촉부(538)가 제2 이산 개구(528)에 형성되고, 만약 포함된다면, 이산 개구(528)에 의해 노출된 기판(502)의 상응하는 도핑 영역 상에 형성된다. 이러한 일 실시예에서, 도시된 바와 같이, 제1 전도성 접촉부(538)는 제1 이산 개구(516)에 추가로 형성된다. 일 실시예에서, 또한 도시된 바와 같이, 제2 전도성 접촉부(540)는 반도체층(512)의 상응하는 노출된 이산 부분 상에 그리고 제3 이산 개구(530) 내에 형성된다.
일 실시예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)를 형성하는 단계는 스퍼터링 공정, 금속을 국부적으로 증착하는 공정, 블랭킷 증착 공정, 도금 공정, 금속 포일 접합 공정 및/또는 와이어를 제1 및 제2 반도체층에 접합하는 공정을 수행하는 단계를 포함할 수 있다. 일 예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)는 국부적으로 증착된 알루미늄, 알루미늄 포일 및/또는 알루미늄 와이어를 포함할 수 있다. 일 실시예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)는 하나 이상의 금속 및/또는 금속 합금을 포함할 수 있다. 일 예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)는 다른 금속들 중에서 알루미늄, 티타늄 텅스텐 및/또는 구리를 포함할 수 있다. 일 실시예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)는 하나, 둘 또는 그 이상의 금속 층을 포함할 수 있다. 일 예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)는 금속 시드층을 포함할 수 있다. 일 실시예에서, 금속 시드층은 구리를 포함하는 제1 층, 텅스텐을 포함하는 제2 층 및 알루미늄을 포함하는 제3 층을 포함할 수 있다.
일 실시예에서, 열 압축 공정이 제1 전도성 접촉부(538)와 제2 전도성 접촉부(540)를 전기적으로 연결하는데 사용될 수 있다. 일 예에서, 열 압축 공정은 와이어 또는 복수의 와이어를 접착하는데 사용될 수 있다. 일 실시예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)는 접합된 또는 용접된 금속 포일을 포함한다. 일 실시예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)를 형성하는 단계는 블랭킷 증착 공정을 수행하는 단계를 포함할 수 있다. 일 예에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)을 형성하는 단계는 전기도금 공정을 수행하는 단계를 포함할 수 있다. 일부 예들에서, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)를 형성하는 단계는, 금속 시드층을 형성하기 위해 블랭킷 증착 공정을 수행하고, 후속적으로 금속 도금 공정 및 패터닝 공정을 수행하여, 제1 전도성 접촉부(538) 및 제2 전도성 접촉부를 형성하는 단계를 포함할 수 있다. 일 예에서, 도금 공정을 사용하여 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)를 형성하는 단계는 기판을 배스에 배치하여 금속을 기판에 도금하고 제1 및 제2 전도성 접촉부를 형성하는 단계를 포함할 수 있다. 또 다른 일 실시예에서, 국부 금속 증착 공정이 하나의 공정 작업에서 제1 전도성 접촉부(538) 및 제2 전도성 접촉부(540)를 형성하기 위해 사용될 수 있다.
특정 재료가 위에서 설명된 실시예를 참조하여 구체적으로 설명되었지만, 일부 재료는 본 개시내용의 실시예의 사상 및 범위 내에 남아있는 이러한 실시예와 함께 다른 재료로 쉽게 대체될 수 있다. 예를 들어, 일 실시예에서, 상이한 재료 기판, 가령, III-V족 재료 기판이 실리콘 기판 대신에 사용될 수 있다. 추가로, 후면 접촉 태양전지 배열에 대해 상당히 참조가 이루어지지만, 본 명세서에 설명된 접근 방식은 전면 접촉 태양전지에도 적용될 수 있음을 이해해야 한다. 다른 실시예에서, 전술한 접근법은 태양전지 이외의 제조에 적용될 수 있다. 예를 들어, 발광 다이오드(LED)의 제조는 본 명세서에 설명된 접근 방식으로부터 이익을 얻을 수 있다. 또한, N+ 및 P+ 유형 도핑이 구체적으로 설명되는 경우, 고려되는 다른 실시예는 반대 전도 유형, 예를 들어 각각 P+ 및 N+ 유형 도핑을 포함한다는 것을 이해해야 한다.
따라서, 태양전지를 제조하기 위한 정렬된 금속화 접근법 및 그에 따라 생성된 태양전지가 개시되었다. 상기 구조물 및 기술은 태양전지 제품, 가령, 태양전지 스트링, 광전지(PV) 라미네이트 및 광전지(PV) 모듈에 용이하게 적용되고 사용될 수 있다.
특정 실시예가 위에서 설명되었지만, 이러한 실시예는 특정 특징에 대해 오직 단일 실시예만이 설명된 경우에도 본 개시의 범위를 제한하도록 의도되지 않는다. 본 개시내용에 제공된 특징들의 예들은, 달리 언급되지 않는 한, 제한적인 것이 아니라 예시적인 것으로 의도된다. 상기 설명은 본 개시내용의 이점을 갖는 당업자에게 명백할 대안예, 수정예 및 균등예를 포함하도록 의도된다.
본 개시내용의 범위는 본 명세서에서 언급된 문제들 중 일부 또는 전부를 완화하는지 여부에 관계없이 본 명세서에 개시된 임의의 특징 또는 특징들의 조합(명시적으로 또는 묵시적으로), 또는 이들의 임의의 일반화를 포함한다. 따라서, 이러한 특징의 조합에 대해 본 출원(또는 이에 대해 우선권을 주장하는 출원)을 진행하는 동안 새로운 청구범위가 제공될 수 있다. 특히, 첨부된 청구항을 참조하여 종속 청구항의 특징은 독립 청구항의 특징과 결합될 수 있으며 각각의 독립 청구항의 특징은 첨부된 청구항에 열거된 특정 조합뿐만 아니라 임의의 적절한 방식으로 조합될 수 있다.
하기 예들은 추가 실시예에 관한 것이다. 상이한 실시예의 다양한 특징은 다양한 상이한 용도에 적합하도록 포함된 일부 특징 및 배제된 다른 특징과 다양하게 조합될 수 있다.
예시 실시예 1: 반도체 기판 위에 반도체층을 포함하는 태양전지가 제공된다. 제1 복수의 이산 개구(discrete opening)가 반도체층에 있고 반도체 기판의 상응하는 이산 부분(discrete portion)을 노출시킨다. 복수의 도핑 영역이 반도체 기판에 있고 제1 복수의 이산 개구에 상응한다. 절연층이 반도체층 위에 있고 제1 복수의 이산 개구에 있다. 제2 복수의 이산 개구가 절연층에 있고 복수의 도핑 영역의 상응하는 부분을 노출시킨다. 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레(perimeter) 내에 있다. 복수의 전도성 접촉부는 복수의 제2 이산 개구 내에 있고 복수의 도핑 영역 상에 있는, 태양전지.
예시 실시예 2: 예시 실시예 1에 있어서, 제1 복수의 이산 개구 각각은 대략 원형이고, 제2 복수의 이산 개구 각각은 대략 원형인, 태양전지.
예시 실시예 3: 예시 실시예 1 또는 2에 있어서, 제2의 복수의 이산 개구들 중 하나 이상은 제1의 복수의 이산 개구들 중 상응하는 하나 이상의 개구의 둘레 내의 중심에 위치하는, 태양전지.
예시 실시예 4: 예시 실시예 1, 2 또는 3에 있어서, 제2 복수의 이산 개구 중 하나 이상은 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내에서 중심에서 이격되어 배열되는, 태양전지.
예시 실시예 5: 예시 실시예 1, 2, 3 또는 4에 있어서, 반도체층의 상응하는 이산 부분을 노출시키는 절연층 내에 제3의 복수의 이산 개구 및, 제3 복수의 이산 개구 내에 그리고 반도체층의 상응하는 이산 부분 상에서 제2 복수의 전도성 접촉부를 추가로 포함하는, 태양전지.
예시 실시예 6: 예시 실시예 5에 있어서, 복수의 전도성 접촉부는 제1 단방향 행의 전도성 접촉부이고, 제2 복수의 전도성 접촉부는 제1 단방향 행의 전도성 접촉부와 평행한 제2 단방향 행의 전도성 접촉부인, 태양전지.
예시 실시예 7: 예시 실시예 1, 2, 3, 4, 5 또는 6에 있어서, 반도체층은 기판 상의 얇은 유전체층 상에 있고, 제1 복수의 이산 개구는 얇은 유전체층 상에 있는, 태양전지.
예시 실시예 8: 예시 실시예 1, 2, 3, 4, 5, 6 또는 7에 있어서, 절연층은 도핑 공급원층이고, 태양전지는 반도체층과 도핑 공급원층 사이에 제2 절연층을 추가로 포함하며, 제1 복수의 이산 개구는 제2 절연층에 있는, 태양전지.
예시 실시예 9: 예시 실시예 8에 있어서, 도핑 공급원층 위에 반사방지 코팅층을 추가로 포함하고, 제2 복수의 이산 개구는 반사방지 코팅층에 있는, 태양전지.
예시 실시예 10: 예시 실시예 1, 2, 3, 4, 5, 6, 7, 8 또는 9에 있어서, 반도체층은 제1 전도형을 갖고, 복수의 도핑 영역은 제1 전도형과 반대되는 제2 전도형을 갖는, 태양전지.
예시 실시예 11: 기판 위의 반도체층에 제1 복수의 이산 개구를 형성하는 단계를 포함하는 태양전지 제조 방법이 제공된다. 상기 방법은 또한 제1 복수의 이산 개구에 절연층을 형성하는 단계를 포함한다. 상기 방법은 또한 레이저 삭마 공정을 사용하여 절연층에 제2 복수의 이산 개구를 형성하는 단계를 포함한다. 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레 내에 있는, 방법.
예시 실시예 12: 예시 실시예 11에 있어서, 제1 복수의 이산 개구를 형성하는 단계는 레이저 삭마 공정을 사용하는 단계를 포함하는, 방법.
예시 실시예 13: 예시 실시예 11에 있어서, 제1 복수의 이산 개구를 형성하는 단계는 스크린 인쇄 에칭 공정을 사용하는 단계를 포함하는, 방법.
예시 실시예 14: 예시 실시예 11, 12 또는 13에 있어서, 제2 복수의 이산 개구를 형성하는 단계는 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내에 중심이 위치된 제2 복수의 이산 개구 중 하나 이상의 개구를 형성하는 단계를 포함하는, 방법.
예시 실시예 15: 반도체 기판 위에 반도체층을 형성하는 단계를 포함하는 태양전지 제조 방법이 제공된다. 상기 방법은 또한 반도체층 위에 절연층을 형성하는 단계를 포함한다. 상기 방법은 또한 절연층 및 반도체층에 제1 복수의 이산 개구를 형성하는 단계를 포함하고, 제1 복수의 이산 개구는 반도체 기판의 상응하는 이산 부분을 노출시킨다. 상기 방법은 또한 제1 복수의 이산 개구 내에 및 절연층 상에 도핑 공급원층을 형성하는 단계를 포함한다. 상기 방법은 또한 제1 복수의 이산 개구에 상응하는 반도체 기판에 복수의 도핑 영역을 형성하는 단계를 포함하며, 복수의 도핑 영역은 도핑 공급원층으로부터 형성된다. 상기 방법은 또한 레이저 삭마 공정을 사용하여 도핑 공급원층에 제2 복수의 이산 개구를 형성하는 단계를 포함하며, 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레 내에 있다. 상기 방법은 또한 제2 복수의 이산 개구 내에 및 복수의 도핑 영역 상에 복수의 전도성 접촉부를 형성하는 단계를 포함하는, 방법.
예시 실시예 16: 예시 실시예 15에 있어서, 제1 복수의 이산 개구를 형성하는 단계는 레이저 삭마 공정을 사용하는 단계를 포함하는, 방법.
예시 실시예 17: 예시 실시예 15에 있어서, 제1 복수의 이산 개구를 형성하는 단계는 스크린 인쇄 에칭 공정을 사용하는 단계를 포함하는, 방법.
예시 실시예 18: 예시 실시예 15, 16 또는 17에 있어서, 반도체층의 상응하는 이산 부분을 노출시키는 절연층 및 도핑 공급원층 내에 제3의 복수의 이산 개구를 형성하는 단계 및, 제3 복수의 이산 개구 내에 그리고 반도체층의 상응하는 이산 부분 상에서 제2 복수의 전도성 접촉부를 형성하는 단계를 추가로 포함하는, 방법.
예시 실시예 19: 예시 실시예 15, 16, 17 또는 18에 있어서, 제2 복수의 이산 개구를 형성하는 단계는 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내에 중심이 위치된 제2 복수의 이산 개구 중 하나 이상의 개구를 형성하는 단계를 포함하는, 방법.
예시 실시예 20: 예시 실시예 15, 16, 17, 18 또는 19에 있어서, 제2 복수의 이산 개구를 형성하는 단계는 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내의 중심에서 이격되어 배치된 제2 복수의 이산 개구 중 하나 이상의 개구를 형성하는 단계를 포함하는, 방법.
위에 예시 실시예가 제시되어 있지만, 본 개시내용의 또 다른 예시 실시예가 아래에 기술된다.
실시예들에서, 태양전지가 반도체 기판 위에 반도체층을 포함한다. 연속 개구가 반도체층에 있고 반도체 기판의 상응하는 연속 부분을 노출시킨다. 도핑 영역은 반도체 기판에 위치할 수 있으며 연속 개구에 상응한다. 절연층이 반도체층 상에 그리고 연속 개구 내에 있을 수 있다. 절연층의 다른 개구는 도핑 영역의 상응하는 부분을 노출시킬 수 있다. 절연층의 이러한 개구 각각은 상응하는 연속 개구의 둘레 내에 전체적으로 있을 수 있다. 복수의 전도성 접촉부가 연속 개구 내에 있고 도핑 영역 상에 있다.
일 예에서, 연속 개구가 비-이산 구조 및/또는 개구를 포함할 수 있다. 일부 예에서, 연속 개구는 다른 형상 중에서도 라인, 직사각형 형상, 중첩되는 원형 또는 길쭉한 형상 개구를 포함할 수 있다. 일 예에서, 연속 개구는 이산 개구, 예를 들어, 전술한 이산 개구의 적어도 2배의 면적을 갖는 개구를 포함할 수 있다. 일 예에서, 연속 개구는 전체에 걸쳐 틈 및/또는 파열 없이 태양전지 도핑 영역의 실질적인 부분을 덮을 수 있다. 일 예에서, 연속 개구는 중첩 부분을 갖는 이산 개구를 포함할 수 있으며, 예를 들어 원형, 길쭉한 형태, 삼각형, 사다리꼴, 다각형, 타원형을 포함하는 연속 개구를 형성하거나 및/또는 임의의 다른 유형의 형상, 예를 들어, 중첩 부분을 갖는 형상이 사용될 수 있다.
또한 본 명세서에는 태양전지를 제조하는 방법이 개시되어 있다. 일 실시예에서, 태양전지를 제조하는 방법이 기판 위의 반도체층에 연속 개구를 형성하는 단계를 포함한다. 상기 방법은 또한 연속 개구에 절연층을 형성하는 단계를 포함한다. 상기 방법은 또한 레이저 삭마 공정을 사용하여 절연층에 복수의 이산 개구를 형성하는 단계를 포함한다. 복수의 이산 개구 각각은 상응하는 연속 개구의 둘레 내에 전체적으로 있다.
도 6을 참조하면, 평면도 6a 내지 6d는 태양전지에 대한 다양한 정렬된 금속화 구조를 도시한다. 참고로 도 6a는 비교를 위해 도 1의 평면도를 다시 도시한 것이다. 도 6b 내지 6d는 예를 들어 후술하는 바와 같이 도 1 및 도 6a에 도시된 이산 개구와 대조되는 예시적인 연속 개구를 도시한다.
도 6a를 참조하면, 복수의 이산 개구(650)가 도시되어 있다. 일 실시예에서, 도 6a는 도 1의 평면도에 도시된 구조와 유사한 구조, 예를 들어 동일한 구조를 도시하며, 여기서 유사한 도면부호는 도 1에 기술된 동일하거나 유사한 요소를 나타낸다(예를 들어, 도 6을 나타내기 위해 100초에서 600초까지 500만큼 증가된 증분 수를 가짐). 일 예에서, 제1 복수의 이산 개구(614)가 도 1의 복수의 이산 개구(114)에 상응할 수 있다. 또 다른 예에서, 제1 복수의 이산 개구(614) 내의 이산 부분/도핑 영역(603)은 도 1의 이산 부분/도핑 영역(103)에 상응할 수 있다.
다시, 도 6a를 참조하면, 일 실시예에서, 이산 개구(614)의 개별 크기, 예를 들어 길이/직경(660, 662)은 대략 150 μm 미만일 수 있다. 일 예에서, 한 면(660)의 길이는 다른 면(662)의 길이와 동일할 수 있다. 또 다른 일 예에서, 면(660)의 길이는 면(662)의 길이보다 대략 더 클 수 있다. 또 다른 예에서, 면(662)의 길이는 면(660)의 길이보다 대략적으로 클 수 있다.
일 예에서, 면(660)의 길이는 대략 150pm 미만일 수 있으며, 면(662)의 길이는 대략 100pm 미만일 수 있다. 일 실시예에서, 이산 개구(614)를 분리하는 에지간 거리(664)는 대략 100 μm 미만일 수 있다.
일부 예에서, 이산 개구(614)를 분리하는 에지간 거리(664)는 대략 100 μm 미만 및 대략 50 μm 초과일 수 있다. 일 실시예에서, 복수의 이산 개구(622) 중 하나와 또 다른 개구 사이의 거리(665)는 대략 200 μm 미만일 수 있다. 일 실시예에서, 복수의 이산 개구(622) 중 하나와 또 다른 개구 사이의 거리(665)는 대략 200 pm 미만 및 대략 150 pm 초과일 수 있다.
위와 아래에 설명된 바와 같이, 도 6b 내지 6d는 도 1 및 도 6a에 도시된 구조들에 대한 대안적인 구조를 도시하며, 여기서 유사한 번호 및 설명은 동일하거나 유사한 구조를 나타낼 수 있고, 도 6b 내지 6d에 설명된 구조는 도 1 및 도 6a에서 발견되는 유사한 또는 동일한 구조와 상호교환가능하게 사용될 수 있다.
도 6b를 참조하면, 제1 연속 개구(652)에 대한 예가 도시되어 있다. 제1 연속 개구(652)는 반도체층에 있고 반도체 기판의 상응하는 이산 부분/도핑 영역(603)을 노출시킨다(예를 들어, 도 1의 도면부호 112, 102 참조). 절연층(618) 및/또는 반사방지층(620)이 반도체층 위에 있고 제1 연속 개구(654) 내에 있다. 복수의 이산 개구(622)가 절연층(618)/반사방지층(620) 내에 있고 도핑 영역(103)의 상응하는 부분을 노출시킨다. 일 실시예에서, 복수의 이산 개구(622) 중 하나와 또 다른 개구 사이의 거리(665)는 대략 200 μm 미만일 수 있다. 일 실시예에서, 복수의 전도성 접촉부가 제1 연속 개구(652) 내에 있을 수 있고 복수의 도핑 영역(603) 상에 있을 수 있다. 일 실시예에서, 제1 연속 개구는 도시된 바와 같이 직사각형 형상, 그 중에서도, 예를 들어, 길쭉한 형태, 삼각형, 사다리꼴, 다각형, 타원형 및/또는 임의의 다른 유형의 형상을 포함할 수 있다.
도 6c를 참조하면, 제2 연속 개구(654)에 대한 예가 도시되어 있다. 일 실시예에서, 도 6c는 도 6b에 도시된 것과 유사한 구조, 예를 들어 동일한 구조를 나타내며, 여기서 유사한 도면부호는 도 6b에 설명된 동일하거나 유사한 요소를 지칭한다. 일 실시예에서, 제2 연속 개구(654)는 중첩 부분(670)을 갖는 제1 복수의 이산 개구(614)를 포함할 수 있으며, 예를 들어 제2 연속 개구(654)를 형성할 수 있다. 일 싱시예에서, 제2 연속 개구(654)의 제1 복수의 이산 개구(614)는 중첩 부분(670)을 갖는 원형, 길쭉한 형태, 정사각형 등의 형태의 개구(예를 들어, 원형, 장방형, 정사각형 등)를 포함한다. 일 실시예에서, 중첩 부분(670)은, 개구가 이산 개구인 경우, 50% 미만의 총 면적을 포함할 수 있다. 일 실시예에서, 복수의 전도성 접촉부가 제2 연속 개구(654) 내에 그리고 복수의 도핑 영역(603) 상에 있을 수 있다.
도 6d를 참조하면, 제3 연속 개구(656)에 대한 예가 도시되어 있다. 일 실시예에서, 도 6d는 도 6c 및 도 6b에 도시된 것과 유사한 구조를 나타내며, 여기서 유사한 도면부호는 도 6c 및 도 6b에 기술된 동일하거나 유사한 요소를 나타낸다. 일 예에서, 제3 연속 개구(656)는, 복수의 개구(622)가 더 멀리 이격되어 배열되어 있다는 점을 제외하고는, 도 6c의 제2 연속 개구(654)와 실질적으로 유사하다. 일 예에서, 제3 연속 개구(656)는 중첩 부분(670)을 갖는 제1 복수의 이산 개구(614)를 포함할 수 있으며, 예를 들어 제3 연속 개구(656)를 형성한다. 일 실시예에서, 복수의 이산 개구(622) 중 하나와 또 다른 개구 사이의 거리(667)는 대략 400 μm 미만일 수 있다. 일 실시예에서, 복수의 이산 개구(622) 중 하나와 또 다른 개구 사이의 거리(667)는 대략 400 pm 미만 및 대략 200 pm 초과일 수 있다. 도시된 바와 같이, 제3 연속 개구(656)는 개구(622) 중 하나가 없는 부분(672)을 포함할 수 있다. 일 예에서, 도 6c의 제2 연속 개구(654)에 비해, 개구(622)가 없는 부분(672)은 도 6d에 도시된 바와 같이 복수의 이산 개구(614) 중 하나에서 개구(622)들 사이 위치에 있을 수 있다.
도 6a 내지 6d에 설명된 이러한 실시예를 사용하는 이점은 개선된 캐리어(carrier) 수명 및 감소된 태양전지 직렬 저항을 포함할 수 있다. 예를 들어, 도 6a에 도시된 구성을 갖는 태양전지는 도 6b 및 6d에 비해 개선된 캐리어 수명을 가질 수 있는데, 이는 일 예에서 도 6b 및 6d와 유사한 구성을 갖는 태양전지에 비해 n+ 실리콘 기판에서 더 적은 p+ 도핑 영역을 갖기 때문이다. 일 예에서, 도 6a에 도시된 구성을 갖는 태양전지는 도 6c의 구성을 사용하는 태양전지에 비해 감소된 직렬 저항을 가질 수 있는데, 이는 일 예에서 더 적은 p+ 접촉 면적을 갖기 때문이다. 도 6a 내지 6d의 한 구성이 또 다른 구성에 비해 이점을 가질 수 있지만,일 예에서 허용되는 각각의 구성은 높은 전지 효율을 유지하면서도 태양전지를 제조하기 위한 공정 작업을 감소시킬 수 있다. 이러한 구성은, 일 예에서, 가능한 최대한 작게, 이상적으로는 웨이퍼 범위의 2% 미만으로 낮게 p+ 영역을 조정함으로써, 낮은 수명의 p++ c-Si 에미터 영역과 높은 수명의 N-폴리 에미터를 결합할 수 있다.

Claims (20)

  1. 태양전지로서, 상기 태양전지는:
    반도체 기판 위에 있는 반도체층;
    반도체 기판의 상응하는 이산 부분을 노출시키는 반도체층 내의 제1 복수의 이산 개구;
    제1 복수의 이산 개구에 상응하는 반도체 기판의 복수의 도핑 영역;
    반도체층 상의 그리고 제1 복수의 이산 개구 내의 절연층;
    복수의 도핑 영역의 상응하는 부분을 노출시키는 절연층 내의 제2 복수의 이산 개구를 포함하되, 제2 복수의 이산 개구 각각은 제1 복수의 이산 개구 중 상응하는 개구의 둘레 내에 전체적으로 있으며,
    제2 복수의 이산 개구 내에 그리고 복수의 도핑 영역 상에 복수의 전도성 접촉부를 포함하는, 태양전지.
  2. 제1항에 있어서, 제1 복수의 이산 개구 각각은 대략 원형이고, 제2 복수의 이산 개구 각각은 대략 원형인, 태양전지.
  3. 제1항에 있어서, 제2의 복수의 이산 개구들 중 하나 이상은 제1의 복수의 이산 개구들 중 상응하는 하나 이상의 개구의 둘레 내의 중심에 위치하는, 태양전지.
  4. 제1항에 있어서, 제2 복수의 이산 개구 중 하나 이상은 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내에서 중심에서 이격되어 배열되는, 태양전지.
  5. 제1항에 있어서, 추가로:
    반도체층의 상응하는 이산 부분을 노출시키는 절연층 내의 제3 복수의 이산 개구; 및
    제3 복수의 이산 개구 내에 그리고 반도체층의 상응하는 이산 부분 상에 있는 제2 복수의 전도성 접촉부를 포함하는, 태양전지.
  6. 제5항에 있어서, 복수의 전도성 접촉부는 제1 단방향 행의 전도성 접촉부이고, 제2 복수의 전도성 접촉부는 제1 단방향 행의 전도성 접촉부와 평행한 제2 단방향 행의 전도성 접촉부인, 태양전지.
  7. 제1항에 있어서, 반도체층은 기판 상의 얇은 유전체층 상에 있고, 제1 복수의 이산 개구는 얇은 유전체층 상에 있는, 태양전지.
  8. 제1항에 있어서, 절연층은 도핑 공급원층이고, 태양전지는 반도체층과 도핑 공급원층 사이에 제2 절연층을 추가로 포함하며, 제1 복수의 이산 개구는 제2 절연층에 있는, 태양전지.
  9. 제8항에 있어서, 도핑 공급원층 위에 반사방지 코팅층을 추가로 포함하고, 제2 복수의 이산 개구는 반사방지 코팅층에 있는, 태양전지.
  10. 제1항에 있어서, 반도체층은 제1 전도형을 갖고, 복수의 도핑 영역은 제1 전도형과 반대되는 제2 전도형을 갖는, 태양전지.
  11. 태양전지 제조 방법에 있어서, 상기 방법은:
    기판 위의 반도체층에 제1 복수의 이산 개구를 형성하는 단계;
    제1 복수의 이산 개구 내에 절연층을 형성하는 단계; 및
    레이저 삭마 공정을 사용하여 절연층에 제2 복수의 이산 개구를 형성하는 단계를 포함하되, 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레 내에 있는, 방법.
  12. 제11항에 있어서, 제1 복수의 이산 개구를 형성하는 단계는 레이저 삭마 공정을 사용하는 단계를 포함하는, 방법.
  13. 제11항에 있어서, 제1 복수의 이산 개구를 형성하는 단계는 스크린 인쇄 에칭 공정을 사용하는 단계를 포함하는, 방법.
  14. 제11항에 있어서, 제2 복수의 이산 개구를 형성하는 단계는 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내에 중심이 위치된 제2 복수의 이산 개구 중 하나 이상의 개구를 형성하는 단계를 포함하는, 방법.
  15. 태양전지 제조 방법에 있어서, 상기 방법은:
    반도체 기판 위에 반도체층을 형성하는 단계;
    반도체층 위에 절연층을 형성하는 단계;
    절연층 및 반도체층에 제1 복수의 이산 개구를 형성하는 단계를 포함하고, 제1 복수의 이산 개구는 반도체 기판의 상응하는 이산 부분을 노출시키며;
    제1 복수의 이산 개구 내에 그리고 절연층 상에 도핑 공급원층을 형성하는 단계;
    제1 복수의 이산 개구에 상응하는 반도체 기판에 복수의 도핑 영역을 형성하는 단계를 포함하며, 복수의 도핑 영역은 도핑 공급원층으로부터 형성되고;
    레이저 삭마 공정을 사용하여 도핑 공급원층에 제2 복수의 이산 개구를 형성하는 단계를 포함하며, 제2 복수의 이산 개구 각각은 전체적으로 제1 복수의 이산 개구 중 상응하는 개구의 둘레 내에 있고;
    제2 복수의 이산 개구 내에 그리고 복수의 도핑 영역 상에 복수의 전도성 접촉부를 형성하는 단계를 포함하는, 태양전지.
  16. 제15항에 있어서, 제1 복수의 이산 개구를 형성하는 단계는 레이저 삭마 공정을 사용하는 단계를 포함하는, 방법.
  17. 제15항에 있어서, 제1 복수의 이산 개구를 형성하는 단계는 스크린 인쇄 에칭 공정을 사용하는 단계를 포함하는, 방법.
  18. 제15항에 있어서, 추가로:
    반도체층의 상응하는 이산 부분을 노출시키는 절연층 및 도핑 공급원층 내에 제3 복수의 이산 개구를 형성하는 단계; 및
    제3 복수의 이산 개구 내에 그리고 반도체층의 상응하는 이산 부분 상에 제2 복수의 전도성 접촉부를 형성하는 단계를 포함하는, 방법.
  19. 제15항에 있어서, 제2 복수의 이산 개구를 형성하는 단계는 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내에 중심이 위치된 제2 복수의 이산 개구 중 하나 이상의 개구를 형성하는 단계를 포함하는, 방법.
  20. 제15항에 있어서, 제2 복수의 이산 개구를 형성하는 단계는 제1 복수의 이산 개구 중 상응하는 하나 이상의 개구의 둘레 내의 중심에서 이격되어 배치된 제2 복수의 이산 개구 중 하나 이상의 개구를 형성하는 단계를 포함하는, 방법.
KR1020227023622A 2019-12-10 2020-12-10 태양전지를 위한 정렬된 금속화 KR20220110565A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962946396P 2019-12-10 2019-12-10
US62/946,396 2019-12-10
US17/116,472 US11824126B2 (en) 2019-12-10 2020-12-09 Aligned metallization for solar cells
US17/116,472 2020-12-09
PCT/US2020/064204 WO2021119252A1 (en) 2019-12-10 2020-12-10 Aligned metallization for solar cells

Publications (1)

Publication Number Publication Date
KR20220110565A true KR20220110565A (ko) 2022-08-08

Family

ID=76209892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227023622A KR20220110565A (ko) 2019-12-10 2020-12-10 태양전지를 위한 정렬된 금속화

Country Status (6)

Country Link
US (2) US11824126B2 (ko)
EP (1) EP4073849A4 (ko)
JP (2) JP7389907B2 (ko)
KR (1) KR20220110565A (ko)
CN (1) CN114868256A (ko)
WO (1) WO2021119252A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL2212983T3 (pl) 2007-10-15 2021-10-25 Ampt, Llc Układy do wysoko wydajnej energii słonecznej
CN115312633B (zh) * 2022-10-11 2023-02-17 金阳(泉州)新能源科技有限公司 一种无掩膜层联合钝化背接触电池及其制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060130891A1 (en) * 2004-10-29 2006-06-22 Carlson David E Back-contact photovoltaic cells
US8637340B2 (en) * 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US7737357B2 (en) 2006-05-04 2010-06-15 Sunpower Corporation Solar cell having doped semiconductor heterojunction contacts
US8008575B2 (en) 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP5226255B2 (ja) 2007-07-13 2013-07-03 シャープ株式会社 太陽電池の製造方法
EP2239788A4 (en) * 2008-01-30 2017-07-12 Kyocera Corporation Solar battery element and solar battery element manufacturing method
US20100218821A1 (en) * 2009-03-02 2010-09-02 Sunyoung Kim Solar cell and method for manufacturing the same
KR101248163B1 (ko) * 2009-09-10 2013-03-27 엘지전자 주식회사 이면 접합형 태양 전지 및 그 제조 방법
KR101708243B1 (ko) 2009-11-03 2017-02-20 엘지전자 주식회사 태양 전지 모듈
EP2562791A1 (en) 2010-04-23 2013-02-27 Sharp Kabushiki Kaisha Method for producing semiconductor device
DE102010025320B4 (de) 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US8492253B2 (en) 2010-12-02 2013-07-23 Sunpower Corporation Method of forming contacts for a back-contact solar cell
DE102011103412A1 (de) 2011-06-06 2012-12-06 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
US8679889B2 (en) 2011-12-21 2014-03-25 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US8597970B2 (en) 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US9054255B2 (en) 2012-03-23 2015-06-09 Sunpower Corporation Solar cell having an emitter region with wide bandgap semiconductor material
JP2015133341A (ja) * 2012-04-27 2015-07-23 パナソニック株式会社 裏面接合型太陽電池及びその製造方法
CN102856328B (zh) 2012-10-10 2015-06-10 友达光电股份有限公司 太阳能电池及其制作方法
US9312406B2 (en) * 2012-12-19 2016-04-12 Sunpower Corporation Hybrid emitter all back contact solar cell
CN103904138A (zh) 2012-12-27 2014-07-02 北京汉能创昱科技有限公司 一种全背面接触晶硅电池及其制备方法
KR20140135881A (ko) * 2013-05-16 2014-11-27 엘지전자 주식회사 태양 전지 및 이의 제조 방법
TWI462320B (zh) 2013-11-11 2014-11-21 Neo Solar Power Corp 背接觸式太陽能電池
US9196758B2 (en) 2013-12-20 2015-11-24 Sunpower Corporation Solar cell emitter region fabrication with differentiated p-type and n-type region architectures
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
NL2015533B1 (en) * 2015-09-30 2017-04-20 Tempress Ip B V Method of manufacturing of a solar cell and solar cell thus obtained.
US10629758B2 (en) * 2016-09-30 2020-04-21 Sunpower Corporation Solar cells with differentiated P-type and N-type region architectures
EP3355364A4 (en) 2016-11-15 2018-08-01 Shin-Etsu Chemical Co., Ltd. High photoelectric conversion efficiency solar cell, method for manufacturing same, solar cell module, and solar power generation system
JP2018088453A (ja) 2016-11-28 2018-06-07 住友電気工業株式会社 受光素子アレイ、受光装置
US20190207041A1 (en) * 2017-12-29 2019-07-04 Sunpower Corporation Solar cells having differentiated p-type and n-type architectures fabricated using an etch paste
CN108666377A (zh) * 2018-07-11 2018-10-16 泰州隆基乐叶光伏科技有限公司 一种p型背接触太阳电池及其制备方法

Also Published As

Publication number Publication date
US20230411538A1 (en) 2023-12-21
JP2023506026A (ja) 2023-02-14
JP7389907B2 (ja) 2023-11-30
WO2021119252A1 (en) 2021-06-17
US11824126B2 (en) 2023-11-21
EP4073849A1 (en) 2022-10-19
CN114868256A (zh) 2022-08-05
EP4073849A4 (en) 2023-12-13
US20210175374A1 (en) 2021-06-10
JP2024003258A (ja) 2024-01-11

Similar Documents

Publication Publication Date Title
US10090428B2 (en) Solar cell and method for manufacturing the same
US7388147B2 (en) Metal contact structure for solar cell and method of manufacture
JP6046661B2 (ja) 太陽電池、その製造方法及び太陽電池の不純物部形成方法
US10847663B2 (en) Solar cell and method for manufacturing the same
US7339110B1 (en) Solar cell and method of manufacture
TWI643351B (zh) 太陽能電池金屬化及互連方法
US20230411538A1 (en) Aligned metallization for solar cells
US9252300B2 (en) Method for backside-contacting a silicon solar cell, silicon solar cell and silicon solar module
US10121915B2 (en) Solar cell and manufacturing method thereof
US20160197204A1 (en) Solar cell and method for manufacturing the same
CN108369973B (zh) 用于基于箔的太阳能电池金属化的含金属的热扩散阻挡层
KR20170013324A (ko) 정렬-프리 태양 전지 금속화
US11824130B2 (en) Solar cell having a plurality of sub-cells coupled by cell level interconnection
EP3206233A1 (en) Solar cell and method of manufacturing the same
US8927854B2 (en) Solar cell and method for manufacturing the same
TWI715558B (zh) 太陽能電池及其製造方法
US20230083580A1 (en) Solar battery, and solar battery panel and method for manufacturing same
US20190027637A1 (en) Solar cell and method of manufacturing same
TWI573284B (zh) 太陽能電池、其模組及其製造方法
TWI418046B (zh) 一種多接面太陽能電池之製程方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right