KR20220103729A - 고체 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20220103729A
KR20220103729A KR1020227017664A KR20227017664A KR20220103729A KR 20220103729 A KR20220103729 A KR 20220103729A KR 1020227017664 A KR1020227017664 A KR 1020227017664A KR 20227017664 A KR20227017664 A KR 20227017664A KR 20220103729 A KR20220103729 A KR 20220103729A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
pixel
photoelectric conversion
unit
Prior art date
Application number
KR1020227017664A
Other languages
English (en)
Inventor
토모히코 시바타
키요시게 츠지
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20220103729A publication Critical patent/KR20220103729A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N5/374—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/359—
    • H04N5/3698—
    • H04N5/3765—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서(102)는, 광전하를 생성하는 광전 변환부(10)와, 광전 변환부(10)에 접속되어, 광전 변환부(10)에 의해 생성된 광전하를 보유하는 센스 노드(SN)(21)와, 센스 노드(SN)(21)가 보유하는 광전하를 외부로 배출하기 위한 배출 트랜지스터(15)와, 배출 트랜지스터(15)의 게이트에 배출 트랜지스터(15)를 오프로 할 때 인가하는 오프 전압의 전압값을 제어하는 전압 제어부(114)을 구비한다.

Description

고체 촬상 장치 및 전자 기기
본 개시는, 고체 촬상 장치 및 전자 기기에 관한 것이다.
최근, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서(CIS: CMOS Image Sensor) 등의 고체 촬상 소자의 보급이 현저하고, 여러 분야에서 필름식의 촬영 장치와 대체되어 활용되고 있다. 고체 촬상 소자는, 통상의 가시광의 촬영에 있어서 필름식의 촬영 장치를 대신하여 활용되고 있는 것은 물론, 자외선이나 적외선, X선, 감마선과 같은 비가시광의 촬영에 있어서의 활용도 현저하다.
나아가, 고체 촬상 소자 중에 광전 변환막을 갖는 촬상 장치 중에는, 광전 변환의 캐리어로서 정공을 취급하는 촬상 장치가 존재한다. 예를 들면, 정공을 광전 변환의 캐리어로 하는 광전 변환막에는, 양자(Q)점(Quantum dot), InGaAs(인듐갈륨비소) 센서 및 유기 화합물 등이 있다. 특히 광전 변환막으로서 InGaAs를 사용한 고체 촬상 소자는, 암전류가 낮고, 에너지밴드 갭이 실리콘보다 좁아 적외광 등의 장파장의 광을 캡쳐할 수 있기 때문, 고감도의 적외선 카메라 등에의 응용이 기대되고 있다.
특허문헌 1: 일본특허공개 2001-197368호 공보 특허문헌 2: 일본특허공개 평11-355664호 공보 특허문헌 3: 일본특허공개 2019-041226호 공보 특허문헌 4: 일본특허공개 2002-330346호 공보
그러나, 정공을 광전 변환의 캐리어로 한 경우, 포화된 정공을 정전압원으로 내보내는 경로인 오버플로우 패스(overflow pass)를 적절히 화소 회로 중에 형성하는 것이 곤란하다. 이 경우, 광전 변환막을 통해 인접 화소에 포화 이후의 전하가 유입하여, 블루밍(blooming)이 발생한다고 하는 문제가 있다.
이에, 본 개시에서는, CMOS 이미지 센서의 특성을 향상시키는 고체 촬상 장치 및 전자 기기를 제공한다.
본 개시에 의하면, 고체 촬상 장치는, 광전하를 생성하는 광전 변환부와, 상기 광전 변환부에 접속되어, 상기 광전 변환부에 의해 생성된 광전하를 보유하는 제1 전하 보유부와, 상기 제1 전하 보유부가 보유하는 상기 광전하를 외부로 배출하기 위한 제1 트랜지스터와, 상기 제1 트랜지스터 게이트에 상기 제1 트랜지스터를 오프로 할 때 인가하는 오프 전압의 전압값을 제어하는 전압 제어부를 구비한다.
[도 1] 제1 실시 형태에 관한 전자 기기의 개략 구성예를 나타내는 블록도이다.
[도 2] 제1 실시 형태에 관한 이미지 센서의 개략 구성예를 나타내는 블록도이다.
[도 3] 제1 실시 형태에 관한 화소 회로의 회로도이다.
[도 4] 배출 트랜지스터의 게이트 전압에 따른 출력 전압 및 블루밍의 상태의 일례를 나타내는 도면이다.
[도 5] 포토다이오드를 사용한 화소 회로의 일례를 나타내는 회로도이다.
[도 6] 3트랜지스터형의 화소 회로의 회로도이다.
[도 7] 제2 실시 형태에 관한 화소 회로 및 전압 제어 회로의 회로도이다.
[도 8] 제3 실시 형태에 관한 이미지 센서에 있어서의 행 제어 회로의 접속 상태를 나타내는 도면이다.
[도 9] 제4 실시 형태에 관한 이미지 센서에 있어서의 행 제어 회로의 접속 상태를 나타내는 도면이다.
[도 10] 제5 실시 형태에 관한 이미지 센서에 있어서의 행 제어 회로의 접속 상태를 나타내는 도면이다.
[도 11a] 수광 소자의 평면 구성을 나타내는 도면이다.
[도 11b] 도 11a의 B-B’선에 따른 단면 구성을 나타내는 도면이다.
[도 12] 그 밖의 수광 소자의 단면 구성을 나타내는 도면이다.
[도 13] 차량제어시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
[도 14] 차외정보검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
[도 15] 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
[도 16] 카메라 헤드 및 CCU의 기능 구성의 일례를 나타내는 블록도이다.
이하에, 본 개시의 실시 형태에 대해 도면에 기초하여 상세하게 설명한다. 한편, 이하의 각 실시 형태에 있어서, 동일한 부위에는 동일한 부호를 붙이고 중복되는 설명을 생략한다.
1. 제1 실시 형태
2. 제2 실시 형태
3. 제3 실시 형태
4. 제4 실시 형태
5. 제5 실시 형태
6. 적용예
7. 이동체에의 응용예
8. 내시경 수술 시스템에의 응용예
(1. 제1 실시 형태)
종래의 CMOS 이미지 센서는, 전자 판독으로, 포토다이오드(PD)에서 모은 전자를 전원으로 배출하는 오버플로우 패스를 형성하는 것으로써, 블루밍 대책이 행해지고 있다. 또한, 종래의 CMOS 이미지 센서에는, 정전압원으로 전하를 배출시키는 배출(OFG: Overflow Gate) 트랜지스터를 갖는 것이 있다. 한편, InGaAs 센서를 사용하여 형성되는 광전 변환막은, 정공을 광전 변환의 캐리어로 한다. 광전 변환막으로부터 발생한 정공과 전자를 재결합시켜, 전자가 줄어든 만큼을 신호로서 취급한다. 그 때문에, N형 MOS 트랜지스터(NMOS)를 사용한 판독 회로에서는, 정공을 모으는 것이 곤란하고, 정공용의 오버플로우 패스를 형성하는 것이 곤란하다. 따라서, InGaAs 센서를 사용한 광전 변환막과 연결되는 확산층인 센스 노드(SN: Sense Node)의 전압은, 상부 전극(Vtop)의 전압까지 상승해버린다.
광전 변환막에 인가하는 역바이어스 전압은, 정공이 전자와 재결합하여, SN의 전압이 상승함으로써 작아진다. 역바이어스 전압은, 바이어스 전압에서 SN의 전압을 감산한 전압이다. 바이어스 전압이 거의 0이 되면, 광전 변환막의 PN접합간의 전계가 작아지고, 광전 변환막으로부터 판독 회로로 흐르는 정공에 의한 전류가 감소한다. 판독 회로에 흐르는 정공에 의한 전류가 줄어든 만큼, N영역 중으로 확산하는 정공에 의한 전류가 증가하고, 확산한 정공이 인접 화소의 PN접합간의 전계에 끌려 인접 화소로 유입하여 블루밍이 발생한다.
이에, 블루밍 대책의 하나로서, 오버플로우 패스를 형성하여 SN의 전압의 상승을 억제하는 방법이 있다. 이를 위해, 광전 변환막으로부터 출력되는 정공을 받는 MOS 트랜지스터를 P형 트랜지스터(PMOS)로 하는 것이 생각된다. PMOS를 배치함으로써, SN에 있어서 정공의 축적이 가능해지고, 판독 회로내에 오버플로우 패스를 형성할 수 있다. 판독 회로내의 정공용의 오버플로우 패스에 의해, 역바이어스를 일정하게 유지하면서, 이미지 센서를 구동할 수 있고, 광전 변환막내의 블루밍을 억제하는 것을 기대할 수 있다.
단, PMOS에서 형성되는 정공에 대한 장벽의 설정은, 블루밍 발생의 억제량과 포화 신호량과의 트레이드오프의 관계에 있다. 즉, 장벽을 높게 하면, 포화 신호량은 늘어나지만, 블루밍이 발생할 가능성이 증가한다. 이에 반해, 장벽을 낮게 한 경우, 블루밍 발생의 억제량은 증가하지만, 포화 신호량이 감소한다. 화소 어레이에 있어서, OPB(Optical Black) 화소에 인접하는 유효 화소 영역내의 화소에서는, 블루밍을 억제하는 것이 중요하지만, 유효 화소 영역 내부의 화소에서는 포화 신호량을 확보하여 화질을 향상시키는 것이 중요하다.
그러나, 종래의 화소에서는 MOS 트랜지스터에 있어서의 장벽의 설정은 고정이기 때문에, 블루밍 우선 또는 포화 신호량 우선 중 어느 하나가 미리 선택되고, 각 화소에 대한 요청에 응하는 것은 곤란하였다. 이에, 본 실시형태에 관한 촬상 소자는, 배출 트랜지스터의 게이트 전압을 변경함으로써, 오버플로우 패스의 형성을 용이하게 하는 것, 즉 장벽의 높이를 조정하고, 각 화소에 맞추어 블루밍 발생을 억제하고 포화 전하량(Qs)의 확보를 행한다.
[전자 기기의 구성]
도 1은, 제1 실시 형태에 관한 전자 기기의 개략 구성예를 나타내는 블록도이다. 도 1에 나타낸 바와 같이, 전자 기기(100)은, 예를 들면, 촬상 렌즈(101), 이미지 센서(102), 프로세서(103) 및 기억부(104)를 구비한다.
촬상 렌즈(101)은, 입사광을 집광하여 그 상을 이미지 센서(102)의 수광면에 결상하는 광학계의 일례이다. 수광면이란, 이미지 센서(102)에 있어서의 광전 변환 소자가 배열되는 면이면 된다. 이미지 센서(102)는, 입사광을 광전 변환하여 화상 데이터를 생성한다. 또한, 이미지 센서(102)는, 생성한 화상 데이터에 대해, 노이즈 제거나 화이트 밸런스 조정 등의 소정의 신호 처리를 행한다.
기억부(104)는, 예를 들면, 플래시 메모리나 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등으로 구성되어, 이미지 센서(102)로부터 입력된 화상 데이터 등을 기록한다.
프로세서(103)은, 예를 들면, CPU(Central Processing Unit) 등을 사용하여 구성되고, 오퍼레이팅 시스템이나 각종 애플리케이션 소프트웨어 등을 실행하는 어플리케이션 프로세서, GPU(Graphics Processing Unit), 베이스밴드 프로세서 등이 포함될 수 있다. 프로세서(103)은, 이미지 센서(102)로부터 입력된 화상 데이터나 기억부(104)로부터 판독한 화상 데이터 등에 대해, 필요에 따른 다양한 처리를 실행하거나, 사용자에의 표시를 실행하거나, 소정의 네트워크를 통해 외부에 송신하거나 한다.
[이미지 센서의 구성]
도 2는, 제1 실시 형태에 관한 이미지 센서의 개략 구성예를 나타내는 블록도이다. 이미지 센서(102)는, CMOS형의 이미지 센서이다. 여기서, CMOS형의 이미지 센서란, CMOS 프로세스를 응용하거나, 또는, 부분적으로 사용하여 작성된 이미지 센서다. 예를 들면, 이미지 센서(102)는, 이면 조사형의 이미지 센서로 구성된다. 이 이미지 센서(102)가, 「고체 촬상 장치」의 일례에 해당한다.
본 실시형태에 관한 이미지 센서(102)는, 예를 들면, 화소 어레이(121)가 형성된 반도체 칩과, 주변 회로가 형성된 반도체 칩이 적층된 스택 구조를 가진다. 주변 회로에는, 예를 들면, 수직 구동 회로(122), 컬럼 처리 회로(123), 수평 구동 회로(124) 및 시스템 제어부(125)가 포함된다.
이미지 센서(102)는 나아가, 신호 처리부(126) 및 데이터 저장부(127)를 구비한다. 신호 처리부(126) 및 데이터 저장부(127)는, 주변 회로와 같은 반도체 칩에 설치되어도 되고, 별도의 반도체 칩에 설치되어도 된다.
화소 어레이(121)는, 수광한 광량에 따른 전하를 생성하고 축적하는 광전 변환 소자를 갖는 단위 화소(이하, 단순히 「화소」라고 기술하는 경우도 있음)(120)가 행 방향 및 열 방향으로, 즉, 행렬 형상으로 2차원 격자 형상으로 배치된 구성을 가진다. 여기서, 행방향이란 화소 행의 화소의 배열 방향(도면 중의 가로 방향)을 말하고, 열방향이란 화소 열의 화소 배열 방향(도면 중의 세로 방향)을 말한다. 화소(120)의 구체적인 회로 구성이나 화소 구조의 상세에 대해서는 후술한다.
화소 어레이(121)에서는, 행렬 형상의 화소 배열에 대해, 화소 행마다 화소 구동선(LD)이 행방향을 따라 배선되고, 화소 열마다 수직 신호선(VSL)이 열방향을 따라 배선되어 있다. 화소 구동선(LD)은, 화소로부터 신호를 판독할 때의 구동을 행하기 위한 구동 신호를 전송한다. 도 2에서는, 화소 구동선(LD)이 1개씩의 배선으로서 나타내어져 있지만, 1개씩에 한정되는 것은 아니다. 화소 구동선(LD)의 일단은, 수직 구동 회로(122)의 각 행에 대응한 출력단에 접속되고 있다.
수직 구동 회로(122)는, 시프트 레지스터, 어드레스 디코더 등에 의해 구성되고, 화소 어레이(121)의 각 화소(120)를 전 화소 동시 또는 행 단위 등으로 구동한다. 즉, 수직 구동 회로(122)는, 그 수직 구동 회로(122)를 제어하는 시스템 제어부(125)와 함께, 화소 어레이(121)의 각 화소(120)의 동작을 제어하는 구동부를 구성하고 있다. 이 수직 구동 회로(122)는 그 구체적인 구성에 대해서는 도시를 생략하지만, 일반적으로, 판독 주사계와 스윕(sweep) 주사계의 2개의 주사계를 구비한다.
판독 주사계는, 화소(120)로부터 신호를 판독하기 위해서, 화소 어레이(121)의 화소(120)를 행단위로 순서대로 선택 주사한다. 화소(120)로부터 판독되는 신호는 아날로그 신호이다. 스윕 주사계는, 판독 주사계에 의해 판독 주사가 행하여지는 판독 행에 대해, 그 판독 주사보다 노광 시간분만큼 선행하여 스윕 주사를 행한다.
이 스윕 주사계에 의한 스윕 주사에 의해, 판독 행의 화소(120)의 광전 변환 소자로부터 불필요한 전하가 쓸어내어짐으로써 해당 광전 변환 소자가 리셋된다. 그리고, 이 스윕 주사계에 의해 불요 전하를 쓸어냄(리셋함)으로써, 소위 전자 셔터 동작이 행하여진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 전하를 버리고, 새롭게 노광을 시작하는(전하의 축적을 시작하는) 동작을 말한다.
판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 수광한 광량에 대응하고 있다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 스윕 타이밍으로부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 화소(120)에 있어서의 전하의 축적 기간(노광 기간이라고도 함)이 된다.
수직 구동 회로(122)에 의해 선택 주사된 화소 행의 각 화소(120)로부터 출력되는 신호는, 화소 열마다 수직 신호선(VSL)의 각각을 통해 컬럼 처리 회로(123)에 입력된다. 컬럼 처리 회로(123)는, 화소 어레이(121)의 화소 열마다, 선택 행의 각 화소(120)로부터 수직 신호선(VSL)을 통해 출력되는 신호에 대하여 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 보유한다.
구체적으로는, 컬럼 처리 회로(123)는, 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들면 CDS(Correlated Double Sampling: 상관 이중 샘플링) 처리나, DDS(Double Data Sampling) 처리를 행한다. 예를 들면, CDS 처리에 의해, 리셋 노이즈나 화소(120) 내의 증폭 트랜지스터의 임계값 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 컬럼 처리 회로(123)는, 그 밖에도, 예를 들면, AD(아날로그-디지털) 변환 기능을 구비하고, 광전 변환 소자로부터 판독되어 얻은 아날로그의 화소 신호를 디지털 신호로 변환하여 출력한다.
수평 구동 회로(124)는, 시프트 레지스터, 어드레스 디코더 등에 의해 구성되고, 컬럼 처리 회로(123)의 화소 열에 대응하는 판독 회로(이하, 화소 회로라고 함)를 차례로 선택한다. 이 수평 구동 회로(124)에 의한 선택 주사에 의해, 컬럼 처리 회로(123)에 있어서 화소 회로마다 신호 처리된 화소 신호가 차례로 출력된다.
시스템 제어부(125)는, 각종 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 해당 타이밍 제너레이터에서 생성된 각종 타이밍을 기초로, 수직 구동 회로(122), 컬럼 처리 회로(123) 및 수평 구동 회로(124) 등의 구동 제어를 행한다.
신호 처리부(126)는, 적어도 연산 처리 기능을 갖고, 컬럼 처리 회로(123)로부터 출력되는 화소 신호에 대하여 연산 처리 등의 다양한 신호 처리를 행한다. 데이터 저장부(127)는, 신호 처리부(126)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 저장한다.
한편, 신호 처리부(126)로부터 출력된 화상 데이터는, 예를 들면, 이미지 센서(102)를 탑재하는 전자 기기(100)에서의 프로세서(103) 등에 있어서 소정의 처리가 실행되거나, 소정의 네트워크를 통해 외부로 송신되어도 된다.
[제1 실시 형태에 관한 화소 회로의 구성]
도 3은, 제1 실시 형태에 관한 화소 회로 및 전압 제어 회로의 회로도이다. 화소(120)는, 도 3에 나타내는 화소 회로(1) 및 전압 제어 회로(2)를 가진다. 이 화소 회로(1)를 가지는 화소(120)가, 「고체 촬상 장치」의 일례에 해당한다.
화소 회로(1)는, 광전 변환막(광전 변환부라고도 함)(10), 리셋(RST: Reset) 트랜지스터(11), 증폭(AMP: Amplifier) 트랜지스터(12) 및 선택(SEL: Select) 트랜지스터(13)를 가진다. 또한, 화소 회로(1)는, 전송(TRG: Transfer Gate) 트랜지스터(14) 및 배출(OFG: Overflow Gate) 트랜지스터(15)를 가진다. 또한, 화소 회로(1)는, 전송 트랜지스터(14)의 소스 및 배출 트랜지스터(15)의 드레인의 확산층인 센스 노드(SN)(21) 및 부유 확산층인 FD(플로팅 디퓨전)(20)을 구비한다. 나아가, 본 실시형태에 관한 화소 회로(1)는, 커패시터(16 및 17)를 갖는다. 본 실시형태에 관한 화소 회로(1)는, FD 보유형 GS(Global shutter)의 화소 회로이다.
본 실시형태에 관한 광전 변환막(10)은, InGaAs 센서를 사용해서 형성되는 정공을 광전 변환의 캐리어로 하는 광전 변환막이다. 광전 변환막(10)은, 그 밖에도 예를 들면, InAsSb(인듐비소안티몬), InAs(인듐비소), InSb(인듐안티몬), HgCdTe(수은카드뮴텔륨), Ge(게르마늄), 양자(Q: Quantum)점 또는 유기 화합물 등을 사용해서 형성되어도 좋다. 이 광전 변환막(10)이, 「광전 변환부」의 일례에 해당한다.
본 실시형태에 관한 광전 변환막(10)의 출력 단자는, 배출 트랜지스터(15)의 소스, 전송 트랜지스터(14)의 소스 및 커패시터(16)에 접속되는 SN(21)에 접속된다. 배출 트랜지스터(15)는, 소스가 SN(21)에 접속되고, 드레인이 저전압원(VDR)에 접속된다. 전송 트랜지스터(14)는, 소스가 SN(21)에 접속되고, 드레인이 FD(20)에 접속된다. FD(20)의 출력 단자는, 리셋 트랜지스터(11)의 소스, 증폭 트랜지스터(12)의 게이트 및 커패시터(17)에 접속된다. 리셋 트랜지스터(11)의 드레인은, 저전압원(VDR)에 접속된다. 또한, 증폭 트랜지스터(12)의 드레인은 전압원(VDD)에 접속된다. 또한, 증폭 트랜지스터(12)의 소스는 선택 트랜지스터(13)의 드레인에 접속된다. 그리고, 선택 트랜지스터(13)의 소스는 출력 신호선에 접속된다. 또한, 커패시터(16)은, 광전 변환막(10)의 출력 단자에 접속된다. 또한, 커패시터(17)은, FD(20)에 접속된다.
상술한 바와 같이, 광전 변환막(10)의 출력 단자는, SN(21)에 접속된다. 광전 변환막(10)은, 광전 변환 캐리어인 정공을 출력 단자로부터 출력한다.
SN(21)은, 상술한 바와 같이, 광전 변환막(10)의 출력 단자, 배출 트랜지스터(15)의 소스, 전송 트랜지스터(14)의 소스에 접속된다. 나아가, SN(21)은, 고 용량소자인 커패시터(16)를 가진다.
커패시터(16)은, 일방의 단자가 상술한 바와 같이 SN(21)에 접속되고, 타방의 단자가 대향 전극에 접속된다. 이 대향 전극 전압에는, 정전압원(VDD)이나 접지 전위(GND) 등의 임의의 전압을 사용할 수 있다. 커패시터(16)은, 광전 변환막(10)로부터 출력된 전하를 축적해서 보유한다.
커패시터(16)을 구비한 SN(21)이 보유하는 전하는, 배출 트랜지스터(15)가 온이 되면 저전압원(VDR)으로 배출된다. 반면, 전송 트랜지스터(14)가 온이 되면, 커패시터(16)을 구비한 SN(21)이 보유하는 전하는, FD(20)로 전송된다.
배출 트랜지스터(15)는, PMOS이다. 배출 트랜지스터(15)는, 상술한 바와 같이 소스가 SN(21)에 접속되고, 드레인이 저전압원(VDR)에 접속된다. 또한, 배출 트랜지스터(15)의 게이트는, 배출 제어 신호선에 접속된다.
PMOS인 배출 트랜지스터(15)는, 게이트에 임계값 전압 이하의 전압이 인가되면 온이 된다. 또한, 배출 트랜지스터(15)는, 게이트에 임계값 전압보다 큰 전압이 인가되면 오프가 된다. 즉, 배출 트랜지스터(15)는, 게이트에 오프 전압인 임계값 전압보다 큰 전압이 인가될 경우에 장벽이 설정된다. 배출 트랜지스터(15)는, 온이 됨으로써 광전 변환막(10) 및 커패시터(16)에 보유된 전하를 저전압원(VDR)으로 배출시켜, 광전 변환막(10)을 리셋한다.
또한, 배출 트랜지스터(15)의 게이트에 인가되는 게이트 전압으로서, 요구되는 포화 전하량의 최대치에 따라 2종류의 전압이 사용된다. 하나는, 포화 전하량을 최대로 하여 장벽을 높게 함으로써 포화 전하량의 확보를 우선하는 경우의 게이트 전압이다. 이 경우의 게이트 전압을 「포화 전하량 우선용 게이트 전압」이라고 한다. 또한, 다른 하나는 포화 전하량을 작게 하여 장벽을 낮게 함으로써 블루밍 발생의 억제를 우선하는 경우의 게이트 전압이다. 이 경우의 게이트 전압을 「블루밍 우선용 게이트 전압」이라고 한다. 배출 트랜지스터(15)는 PMOS이고 정공이 축적되므로, 장벽의 전위가 낮을수록 정공에 대한 장벽은 높아지고, 장벽의 전위가 높을수록 정공에 대한 장벽은 낮아진다. 이에, 포화 전하량 우선용 게이트 전압은, 블루밍 우선용 게이트 전압보다 높다. 예를 들면, 포화 전하량 우선용 게이트 전압의 경우, 포화 전하량이 최대인 때의 출력 전압이 360mV가 된다. 또한, 블루밍 우선용 게이트 전압의 경우, 포화 전하량이 최대인 때의 출력 전압이 180mV가 된다.
게이트 전압이 포화 전하량 우선용 게이트 전압인 경우, 배출 트랜지스터(15)에서는, 장벽이 높아져 SN(21)과 저전압원(VDR)을 잇는 오버플로우 패스를 형성하기 어려워지기 때문에, 포화 전하량이 증대한다. 한편, 게이트 전압이 블루밍 우선용 게이트 전압일 경우, 배출 트랜지스터(15)에서는, 장벽이 낮아져 SN(21)과 저전압원(VDR)을 잇는 오버플로우 패스를 형성하기 쉬워지기 때문에, 포화 전하량은 감소한다.
각 화소(120)는, 화소 어레이(121)에 있어서의 위치에 따라 배출 트랜지스터(15)의 게이트 전압이 결정된다. 예를 들면, OPB 화소에 인접하는 화소(120)의 경우, 배출 트랜지스터(15)의 게이트 전압은, 블루밍 우선용 게이트 전압이 된다. 한편, 화소 어레이(121)의 내부에 위치하는 화소(120)의 경우, 배출 트랜지스터(15)의 게이트 전압은, 포화 전하량 우선용 게이트 전압이 된다.
전송 트랜지스터(14)도, PMOS이다. 전송 트랜지스터(14)는, 상술한 바와 같이, 소스가 광전 변환막(10)의 출력 단자에 접속되고, 드레인이 FD(20)에 접속된다. 또한, 전송 트랜지스터(14)의 게이트는, 전송 신호선에 접속된다. PMOS인 전송 트랜지스터(14)는, 전송 신호선으로부터 보내진 신호에 의해 게이트에 임계값 전압 이하의 전압이 인가되면 온이 된다. 또한, 전송 트랜지스터(14)는, 게이트에 임계값 전압보다 큰 전압이 인가되면 오프가 된다. 전송 트랜지스터(14)는, 온이 되면 광전 변환막(10)에 의해 생성되어 커패시터(16)에 축적된 전하를 FD(20)에 전송한다.
FD(20)은, 상술한 바와 같이 전송 트랜지스터(14)의 드레인, 리셋 트랜지스터(11)의 소스 및 증폭 트랜지스터(12)의 게이트에 접속된다. 나아가, FD(20)은, 고 용량소자인 커패시터(17)을 가진다.
커패시터(17)은, 일방의 단자가 상술한 바와 같이 FD(20)에 접속되고, 타방의 단자가 대향 전극에 접속된다. 이 대향 전극 전압에는, 정전압원(VDD)이나 접지 전위(GND) 등의 임의의 전압을 사용할 수 있다. 커패시터(17)은, SN(21)로부터 전송된 전하를 축적해서 보유한다.
커패시터(17)을 구비한 FD(20)은, 전송 트랜지스터(14)가 온이 됨으로써 커패시터(17)을 구비한 SN(21)에 보유된 전하가 전송되고, 전송되어 온 전하를 축적 보유한다. FD(20)은, 커패시터(17) 등에 보유된 전하에 의해 발생하는 전압을 증폭 트랜지스터(12)의 게이트에 인가한다. FD(20)은, 증폭 트랜지스터(12)의 게이트에 임계값 전압 이상의 전압을 인가함으로써 증폭 트랜지스터(12)를 온으로 한다. 또한, 리셋 트랜지스터(11)가 온이 되면, 커패시터(17)을 포함하는 FD(20)이 보유하는 전하는 저전원(VDR)으로 배출되어, FD(20)은 리셋된다.
여기서, 본 실시형태에서는, 화소 회로(1)에 SN(21) 및 FD(20)에 있어서의 용량을 확보하기 위한 커패시터(16 및 17)을 설치하였으나, 이 커패시터(16 및 17)은 설치하지 않아도 된다.
리셋 트랜지스터(11)는, PMOS이다. 리셋 트랜지스터(11)는, 상술한 바와 같이, 소스가 FD(20)에 연결되는 경로에 접속되고, 드레인이 저전압원(VDR)에 접속된다. 또한, 리셋 트랜지스터(11)의 게이트는, 리셋 신호선에 접속된다. 리셋 트랜지스터(11)는, 게이트에 임계값 전압 이하의 전압이 인가되면 온이 된다. 또한, 리셋 트랜지스터(11)는, 게이트에 임계값 전압보다 큰 전압이 인가되면 오프가 된다. 리셋 트랜지스터(11)는, 온이 됨으로써 FD(20)에 축적된 전하를 저전압원(VDR)으로 배출시켜 커패시터(17)을 포함하는 FD(20)을 리셋한다.
증폭 트랜지스터(12)는, NMOS이다. 증폭 트랜지스터(12)는, 상술한 바와 같이, 게이트가 FD(20)에 연결되는 경로에 접속되고, 소스가 전압원(VDD)에 접속되고, 드레인이 선택 트랜지스터(13)의 소스에 접속된다. 증폭 트랜지스터(12)는, FD(20)로부터 출력된 전하에 의해 게이트에 임계값 전압 이상의 전압이 인가되면 온이 된다. 또한, 증폭 트랜지스터(12)는, 게이트에 임계값 전압보다 작은 전압이 인가되면 오프가 된다. 증폭 트랜지스터(12)는, 온이 되면 전압원(VDD)로부터 입력된 전류를 선택 트랜지스터(13)에 출력한다. 즉, 증폭 트랜지스터(12)는, FD(20)에 보유된 전하에 기초한 신호를 선택 트랜지스터(13)에 출력한다.
선택 트랜지스터(13)는, NMOS이다. 선택 트랜지스터(13)는, 상술한 바와 같이, 소스가 증폭 트랜지스터(12)의 드레인에 접속되고, 드레인이 출력 신호선에 접속된다. 또한, 선택 트랜지스터(13)의 게이트는, 선택 신호선에 접속된다. 선택 트랜지스터(13)는, NMOS이므로, 게이트에 임계값 전압 이상의 전압이 인가되면 온이 된다. 또한, 선택 트랜지스터(13)는, 게이트에 임계값 전압보다 작은 전압이 인가되면 오프가 된다. 선택 트랜지스터(13)는, 온이 되면 증폭 트랜지스터(12)가 출력한 신호를 화소 신호로서 출력 신호선에 출력한다. 즉, 선택 트랜지스터(13)는, 화소 회로(1)로부터 화소 신호를 출력할 것인지를 결정함으로써, 판독 시에 있어서의 화소의 선택을 제어한다.
다음으로, 전압 제어 회로(2)에 대해서 설명한다. 전압 제어 회로(2)는, 배출 트랜지스터(15)의 게이트 전압을 조정하는 회로이다. 전압 제어 회로(2)는, 바이어스 전압원(111), 전원(112), 피드백 제어부(113), 전압 제어부(114) 및 행 제어 회로(150)를 가진다. 행 제어 회로(150)는, 화소 어레이(121)의 각 행에 각각 대응하는 복수의 버퍼(115)를 구비한다. 여기서, 도 3에서는 하나의 버퍼(115)에 대해 화소 회로(1)를 기재하였으나, 실제로는, 행 제어 회로(150)는, 하나의 버퍼(115)로 화소 어레이(121)의 1개의 행에 포함되는 화소(120)를 통합하여 제어한다.
바이어스 전압원(111)은, 소정의 전압을 갖는 바이어스 전압을 출력하는 정전압원이다. 바이어스 전압원(111)은, 소정의 전압을 전원(112)에 공급한다.
전원(112)은, 예를 들면, 리니어 레귤레이터(linear regulator), 챠지(charge) 펌프 또는 스위칭 레귤레이터(switching regulator) 등이다. 바이어스 전압의 입력을 바이어스 전압원(111)로부터 받는다. 또한, 전원(112)은, 피드백 신호의 입력을 피드백 제어부(113)로부터 받는다. 그리고, 전원(112)은, 피드백 신호에 따라 전압을 조정하여 출력한다. 예를 들면, 피드백 신호가 기준 전압과의 차를 나타내는 신호인 경우, 그 차분을 줄이도록 전압을 조정한다.
피드백 제어부(113)는, 전원(112)의 출력 전압 입력을 받는다. 또한, 피드백 제어부(113)는, 포화 전하량 우선용 게이트 전압 또는 블루밍 우선용 게이트 전압 중 지정된 게이트 전압의 정보 입력을 전압 제어부(114)로부터 받는다. 그리고, 피드백 제어부(113)는, 전원(112)의 출력 전압과 지정된 게이트 전압을 비교하여, 피드백 신호를 생성한다. 예를 들면, 피드백 제어부(113)는, 전원(112)의 출력 전압과 지정된 게이트 전압의 차분을 산출해서 피드백 신호로 한다. 그리고, 피드백 제어부(113)는, 생성한 피드백 신호를 전원(112)에 출력한다.
전압 제어부(114)는, 화소 어레이(121)에서의 행마다 게이트 전압으로서 포화 전하량 우선용 게이트 전압 또는 블루밍 우선용 게이트 전압의 어느 것을 사용할 것인지 하는 게이트 전압의 설정 정보의 입력을 받는다. 그 후, 전압 제어부(114)는, 자기가 가지는 레지스터 내에, 행마다의 게이트 전압의 설정 정보를 보유한다. 그리고, 전압 제어부(114)는, 설정 정보에 의해 지정된 게이트 전압의 정보를 행마다 피드백 제어부(113)에 출력한다. 여기서, 전압 제어부(114)는, 게이트 전압의 값 그 자체를 피드백 제어부(113)에 통지하여도 되고, 각 게이트 전압의 값을 나타내는 정보를 피드백 제어부(113)에 통지하여도 된다. 게이트 전압의 값을 나타내는 정보란, 예를 들면, 「0」이면 포화 전하량 우선용 게이트 전압을 나타내고, 「1」이면 블루밍 우선용 게이트 전압을 나타내는 등 미리 설정된 정보이다.
또한, 전압 제어부(114)는, 타이밍 제너레이터를 가진다. 그리고, 전압 제어부(114)는, 배출 트랜지스터(15)의 온 오프의 타이밍 펄스를 버퍼(115)에 출력한다.
버퍼(115)는, 전원(112)로부터 입력되는 전압을 보유한다. 그리고, 버퍼(115)는, 전압 제어부(114)로부터 입력된 타이밍 펄스에 맞추어, 보유하는 전압을 배출 트랜지스터(15)의 게이트에 인가한다.
[제1 실시 형태에 관한 화소 회로의 동작]
여기서, 도 3의 화소 회로(1)에서의 화소 신호 생성의 흐름에 대해서 설명한다. 먼저, 배출 트랜지스터(15)를 도통시켜, 광전 변환막(10), SN(21) 및 커패시터(16)을 리셋한다. 그 후, 배출 트랜지스터(15)를 오프로 함으로써, 광전 변환막(10)에서 생성된 전하가 SN(21) 및 커패시터(16)에 축적되어 보유된다. 이 광전 변환막(10)의 리셋으로부터 커패시터(16)에의 전하의 보유까지의 조작은, 화소 어레이(121)에 배치된 모든 화소(120)에 있어서 동시에 행하여진다. 이에 의해, 글로벌 셔터가 실현된다. 한편, 광전 변환막(10)의 리셋으로부터 커패시터(16)에의 전하의 보유까지의 기간은 노광 기간에 해당한다.
다음으로, 리셋 트랜지스터(11)를 도통시켜, 커패시터(17) 및 FD(20)을 리셋한다. 다음으로, 리셋 트랜지스터(11)를 오프로 하고, 또한, 전송 트랜지스터(14)를 온으로 한다. 이에 의해, SN(21) 및 커패시터(16)에 축적된 전하가 FD(20)에 전송되고 커패시터(17) 및 FD(20)에서 축적되어 보유된다.
그리고, 전송 트랜지스터(14)를 온으로 하여 FD(20)에 정공을 축적하고 있는 상태에서, 배출 트랜지스터(15)에 의해 생성되는 장벽의 전위를 FD(20)의 전위가 상회한 경우, 배출 트랜지스터(15)를 경유하는 오버플로우 패스가 형성된다. 이에 의해, SN(21)의 전위가 상승하기 때문에, FD(20)의 포화에 의한 FD(20) 사이의 오버플로우가 회피된다.
여기서, 배출 트랜지스터(15)의 게이트 전압이, 블루밍 우선용 게이트 전압인 경우, 배출 트랜지스터(15)에 의해 생성되는 장벽의 전위는, 포화 전하량 우선용 게이트 전압의 경우에 비해 장벽의 전위가 낮게 설정되어, 장벽은 낮아진다. 따라서, 배출 트랜지스터(15)를 경유하는 오버플로우 패스가, 포화 전하량 우선용 게이트 전압인 경우에 비해 용이하게 형성된다. 이에 의해, 포화 전하량 우선용 게이트 전압의 경우에 비해, 블루밍의 발생을 보다 억제할 수 있다. 반면, 배출 트랜지스터(15)에 의해 생성되는 장벽이 낮기 때문에, 포화 전하량은 포화 전하량 우선용 게이트 전압의 경우에 비해 적어진다.
한편, 배출 트랜지스터(15)의 게이트 전압이, 포화 전하량 우선용 게이트 전압인 경우, 배출 트랜지스터(15)에 의해 생성되는 장벽의 전위는, 블루밍 우선용 게이트 전압의 경우에 비해 장벽의 전위가 높게 설정되어, 장벽은 높아진다. 따라서, 포화 전하량은 블루밍 우선용 게이트 전압의 경우에 비해 많아진다. 반면, 배출 트랜지스터(15)에 의해 생성되는 장벽이 높기 때문에, 배출 트랜지스터(15)를 경유하는 오버플로우 패스가, 포화 전하량 우선용 게이트 전압의 경우에 비해 형성되기 어렵다. 그 때문에, 블루밍 우선용 게이트 전압의 경우에 비해, 블루밍의 발생이 증가할 경우가 있다.
또한, 전송 트랜지스터(14)가 오프인 상태에서 축적된 정공의 전위가 전송 트랜지스터(14)에 의해 생성되는 장벽의 전위보다 상회한 경우, 전송 트랜지스터(14)를 경유하는 오버플로우 패스가 형성된다. 그리고, 전송 트랜지스터(14)에 의해 생성되는 장벽의 전위를 하회한 만큼의 정공이 오버플로우 패스를 통해 배출된다.
또한, 리셋 트랜지스터(11)가 오프인 상태에서 축적된 정공의 전위가 리셋 트랜지스터(11)에 의해 생성되는 장벽의 전위보다 상회한 경우, 리셋 트랜지스터(11)를 경유하는 오버플로우 패스가 형성된다. 그리고, 리셋 트랜지스터(11)에 의해 생성되는 장벽의 전위를 상회한 만큼의 정공이 오버플로우 패스를 통해 배출된다.
증폭 트랜지스터(12)는, FD(20)에 보유된 전하에 따른 화소 신호를 생성한다. 다음으로, 선택 트랜지스터(13)를 도통시킴으로써, 증폭 트랜지스터(12)에 의해 생성된 화소 신호가 출력 신호선에 출력된다. 이 FD(20)의 리셋으로부터 화소 신호의 출력까지의 조작은, 화소 어레이(121)에 배치된 화소 회로(1)마다 순차로 행한다. 화소 어레이(121)의 모든 화소 회로(1)에서 화소 신호의 출력 처리가 행하여짐으로써, 1화면 분의 화소 신호인 프레임이 생성된다.
도 4는, 배출 트랜지스터 게이트 전압에 따른 출력 전압 및 블루밍의 상태의 일례를 나타내는 도면이다. 그래프(201)은, 게이트 전압의 High 전압을 3개의 상태 중에서 가장 높은 제1 전압으로 한 경우의 각 화소(120)에 있어서의 출력 전압과 축적 시간을 나타내는 그래프이다. 그래프(202)은, 게이트 전압의 High 전압을 그래프(201)의 경우보다 낮은 제2 전압으로 한 경우의 각 화소(120)에 있어서의 출력 전압과 축적 시간을 나타내는 그래프이다. 그래프(203)은, 게이트 전압의 High 전압을 그래프(202)의 경우보다도 낮은 제3 전압으로 한 경우의 각 화소(120)에 있어서의 출력 전압과 축적 시간을 나타내는 그래프이다. 그래프(201∼203)은, 모두 종축으로 출력 전압을 나타내고, 횡축으로 전하의 축적 시간을 나타낸다. 그리고, 그래프(201∼203)에 있어서의 곡선(221)은, 유효 화소 영역 내의 개구 화소의 내부의 화소(120)의 출력 전압이다. 또한, 곡선(222)은, 유효 화소 영역 내의 개구 화소의 단부의 화소(120)의 출력 전압이다. 또한, 곡선(223)은, OPB 화소의 개구 화소로부터 1행째의 화소(120)의 출력 전압이다. 또한, 곡선(223)은, OPB 화소의 개구 화소로부터 2행째의 화소(120)의 출력 전압이다.
또한, 화상(211)은, 그래프(201)의 경우의 블루밍 발생 상태를 나타내고, 화상(212)은, 그래프(202)의 경우의 블루밍 발생 상태를 나타내고, 화상(213)은, 그래프(203)의 경우의 블루밍 발생 상태를 나타낸다. 화상(211)∼화상(213)에 있어서 파선으로 나타낸 부분이 개구 화소의 단부에 해당한다.
게이트 전압이 제1 전압인 경우, 그래프(201)에 나타낸 바와 같이, 각 화소(120)의 출력 전압은 다른 경우에 비해 높다. 즉, 게이트 전압이 제1 전압인 경우, 포화 전하량이 다른 경우에 비해 많다는 것을 알 수 있다. 단, 화상(211)에 나타낸 바와 같이 개구 화소의 단부로부터 OPB 화소에 걸치는 영역에 있어서 블루밍이 크게 발생하고 있다. 이에 대하여, 게이트 전압을 제2 전압으로 한 경우, 그래프(202)에 나타낸 바와 같이, 각 화소(120)의 출력 전압은, 게이트 전압이 제1 전압인 경우에 비해 감소한다. 단, 화상(212)에 나타낸 바와 같이, 블루밍의 발생은, 게이트 전압이 제1 전압인 경우에 비해 감소한다. 또한, 게이트 전압을 제3 전압으로 한 경우, 그래프(203)에 나타낸 바와 같이, 각 화소(120)의 출력 전압은, 게이트 전압이 제2 전압인 경우에 비해 더 감소한다. 단, 화상(213)에 나타낸 바와 같이, 블루밍의 발생은, 게이트 전압이 제2 전압인 경우에 비해 더 감소하여, 거의 블루밍이 억제되고 있다고 할 수 있다.
이와 같이, 배출 트랜지스터(15)의 게이트 전압을 낮춤으로써, 포화 전하량이 적어지고, 그 만큼 화질은 떨어지지만, 블루밍의 발생을 억제할 수 있다. 이에, 개구 화소의 내부에서는 게이트 전압을 높게 하고, 개구 화소의 단부에서는 게이트 전압을 낮게 하는 것이 바람직하다.
[작용·효과]
이상에 설명한 바와 같이, 본 실시형태에 관한 화소 회로(1)는, FD 보유형이며, 광전 변환 캐리어로서 정공을 사용하는 광전 변환막(10)을 가진다. 그리고, 본 실시형태에 관한 화소 회로(1)는, 배출 트랜지스터(15)로서 PMOS가 사용되고, 또한, 배출 트랜지스터(15)의 게이트 전압으로서 포화 전하량 우선용 게이트 전압 또는 블루밍 우선용 게이트 전압 중 어느 하나가 사용된다.
이에 의해, 본 실시형태에 관한 화소 회로(1)는, 배출 트랜지스터(15)에 정공을 모을 수 있고, 인접하는 화소(120)로 정공이 유출되기 전에 오버플로우 패스를 형성하여 정공을 배출할 수 있다. 나아가, 배출 트랜지스터(15)의 게이트 전압을 바꿈으로써, 오버플로우 패스를 형성하기 쉬운 정도와 포화 전하량을 조정하는 것이 가능하다. 즉, 블루밍 발생의 억제나 포화 전하량을 증가시키는 것이 가능하다. 따라서, 각 화소(120)에 대한 요구에 따라서, 블루밍의 억제와 포화 전하량을 조정할 수 있고, 화질을 향상시킬 수 있다.
또한, 본 실시형태에서는, 2종류의 게이트 전압을 사용했지만, 게이트 전압의 종류는 3개 이상이어도 된다. 그 경우, 각 화소마다 맞추어 블루밍의 발생과 포화 전하량의 조정을 세밀하게 행할 수 있다.
[제1 실시 형태의 변형예(1)]
제1 실시 형태에 관한 화소 회로(1)에서는, 미리 결정된 게이트 전압의 설정에 맞추어 게이트 전압의 스위칭이 행하여졌지만, 본 변형예에 관한 화소 회로(1)는, 후단 화상 처리로부터 게이트 전압을 제어한다.
전압 제어부(114)는, 화소 어레이(121)의 전체 에리어의 화상을 받아들인다. 그리고, 전압 제어부(114)는, 화상 처리를 행하는 블루밍이 발생한 화소를 특정한다. 그리고, 전압 제어부(114)는, 블루밍이 발생하고 있는 경우, 블루밍이 발생한 화소(120)에 있어서의 현재의 게이트 전압이 포화 전하량 우선용 게이트 전압이면, 그 화소의 배출 트랜지스터(15)의 게이트 전압을 블루밍 우선용 게이트 전압으로 변경하는 것을 결정한다. 그리고, 전압 제어부(114)는, 블루밍이 발생한 화소(120)의 게이트 전압을 블루밍 우선용 게이트 전압으로서 피드백 제어부(113)에 출력한다.
이러한 구성으로 함으로써, 블루밍 발생 위치의 화소(120)의 블루밍 발생을 억제할 수 있고, 화질을 유지하면서 블루밍의 발생을 저감할 수 있다.
또한, 본 실시예에서는, 전압 제어부(114)가 블루밍이 발생한 화소(120)를 판정하였지만, 이 판정 처리는 외부의 컴퓨터에 실행시켜도 좋다.
[제1 실시 형태의 변형예(2)]
제1 실시 형태에 관한 화소 회로(1)에서는, 미리 결정된 게이트 전압의 설정에 맞추어 게이트 전압의 스위칭이 행하여졌지만, 본 변형예에 관한 화소 회로(1)는, 아날로그 게인에 맞추어 게이트 전압을 제어한다.
이미지 센서(102)는, 아날로그 게인을 조정할 수 있다. 예를 들면, 100mV에서 10비트의 AD(Analog/Digital) 변환을 행할지, 아날로그 게인을 올려 50mV에서 10비트의 AD 변환을 행할지 하는 것 등을 설정할 수 있다.
전압 제어부(114)는, 지정된 게인의 입력을 받는다. 그리고, 전압 제어부(114)는, 게인의 증가에 따라, 포화 전하량이 작게 되도록 배출 트랜지스터(15)의 게이트 전압을 조정한다. 예를 들면, 아날로그 게인이 2배가 된 경우, 전압 제어부(114)는, 포화 전하량이 1/2이 되도록 배출 트랜지스터(15)의 게이트 전압을 설정한다.
이러한 구성으로 함으로써, 블루밍을 억제하면서, 쓸데없는 전하의 발생을 억제할 수 있다.
[제1 실시 형태의 변형예(3)]
또한, 이상의 설명에서는, 배출 트랜지스터(15)의 게이트 전압을 가변으로 했지만, 리셋 트랜지스터(11)의 게이트 전압과 함께, 전송 트랜지스터(14)의 게이트 전압을 가변으로 하여도 된다. 이러한 구성을 채용함으로써, 전송 트랜지스터(14)에 있어서도 오버플로우 패스를 형성함으로써 SN(21)에 축적되는 정공을 배출하는 것도 가능하다.
[제1 실시 형태의 변형예(4)]
또한, 이상의 설명에서는, InGaAs 센서를 사용한 광전 변환막(10)을 가지는 화소 회로(1)에 대해서 설명했지만, 도 5에 나타내는 바와 같은 실리콘의 반도체 기판에 포토다이오드(18)을 배치한 화소 회로(1)에 적용하는 것도 가능하다. 도 5는, 포토다이오드를 사용한 화소 회로의 일례를 나타내는 회로도이다. 도 5에 있어서의 화소 회로(1)는, 실리콘 기판에 배치된 포토다이오드(18)을 가진다. 포토다이오드(18)에서 생성된 전자가 배출 트랜지스터(15)에 축적되어 보유된다. 이 경우의 포토다이오드(18)가, 「광전 변환부」의 일례에 해당한다.
이 경우, 배출 트랜지스터(15)는, NMOS이다. 배출 트랜지스터(15)가 NMOS이면, 장벽의 전위를 낮게 함으로써 장벽이 높아져 오버플로우 패스가 형성되기 어려워지고 포화 전하량이 증가한다. 반대로, 장벽의 전위를 높게 함으로써 장벽이 낮아져 오버플로우 패스가 용이하게 형성되고 블루밍의 발생이 보다 억제되지만, 포화 전하량은 적어진다. 배출 트랜지스터(15)는, 게이트에 오프 전압인 임계값 전압보다 낮은 전압이 인가되는 경우에 장벽이 설정된다.
[제1 실시 형태의 변형예(5)]
또한, 이상의 설명에서는, 글로벌 셔터 기능을 갖는 화소 회로(1)에 대해서 설명했지만, 롤링 셔터 기능을 갖는 화소 회로(1)에 대하여도 적용 가능하다. 도 6은, 3트랜지스터형의 화소 회로의 회로도이다. 예를 들면, 도 6에 나타내는 3개의 트랜지스터로 구성되는 화소 회로(1)를 사용할 경우, 리셋 트랜지스터(11)의 게이트 전압을 변화시킴으로써, 블루밍 발생의 억제와 포화 전하량을 조정하는 것이 가능하다.
(2. 제2 실시 형태)
도 7은, 제2 실시 형태에 관한 화소 회로 및 전압 제어 회로의 회로도이다. 실시 형태에 관한 이미지 센서(102)는, 전원의 조정을 외부 전원에 행하게 하는 것이 실시예 1과 다르다. 이하의 설명에서는, 제1 실시 형태에 있어서의 각 부의 동작과 같은 동작에 대해서는 설명을 생략한다.
외부 전원(116)은, 본 실시형태에 관한 이미지 센서(102)의 버퍼(115)에 접속된다. 외부 전원(116)에는, 원하는 포화 전하량에 따른 게이트 전압의 설정 정보를 사용하여, 출력하는 전압이 설정된다. 외부 전원(116)은, 설정된 전압을 출력한다. 여기서, 도 7에서는, 외부 전원(116)이 행 제어 회로(150)에 대하여 1종류의 전압을 출력하는 상태를 나타냈지만, 실제로는, 외부 전원(116)은, 행마다 다른 종류의 전압이 선택 가능하도록, 복수 종류의 전압을 행 제어 회로에 대해 출력한다. 예를 들면, 외부 전원(116)은, 각 행이 선택 가능한 포화 전하량 우선용 게이트 전압 또는 블루밍 우선용 게이트 전압을 출력한다.
버퍼(115)는, 전압의 입력을 외부 전원(116)로부터 받아서 축적한다. 그리고, 버퍼(115)는, 전압 제어부(114)로부터 입력된 온 오프의 펄스 신호에 맞추어 배출 트랜지스터(15)의 게이트에 게이트 전압을 인가한다.
이상에 설명한 바와 같이, 본 실시형태에 관한 이미지 센서(102)는, 포화 전하량에 따른 전압의 입력을 외부 전원(116)로부터 받고, 그 전압을 게이트 전압으로서 배출 트랜지스터(15)에 인가한다. 이와 같이, 외부 전원(116)을 사용하여도 배출 트랜지스터(15)에 인가하는 게이트 전압을 조정할 수 있고, 블루밍의 발생 억제와 포화 전하량을 조정하여 화질을 향상시킬 수 있다.
또한, 외부 전원(116)으로부터 전압의 입력을 받는 구성이더라도, 제1 실시 형태의 변형예(1)과 마찬가지로 후단 화상 처리에 따라 게이트 전압을 조정하는 것이 가능하다. 그 경우, 외부 전원(116)에 대하여 후단 화상 처리로부터 얻은 정보를 통지하는 것이 바람직하다. 예를 들면, 화상 처리에 의한 블루밍이 발생하는 화소(120)의 판정은 전압 제어부(114)가 행하고, 그 판정 결과를 외부 전원(116)에 통지하는 구성이어도 된다.
(3. 제3 실시 형태)
도 8은, 제3 실시 형태에 관한 이미지 센서에 있어서의 행 제어 회로의 접속 상태를 나타내는 도면이다. 본 실시예에 관한 이미지 센서(102)는, 화소 어레이(121)에 포함되는 전체 화소 회로(1)의 배출 트랜지스터(15)에 대해 같은 게이트 전압을 사용한다.
전원(112)은, 행 제어 회로(150)에 대하여 가변 전위 출력이 가능한 배선을 1개 가진다. 전원(112)은, 전압 제어부(114)로부터의 제어를 받고, 지정된 게이트 전압을 행 제어 회로(150)에 출력한다. 예를 들면, 포화 전하량 우선용 게이트 전압과 블루밍 우선용 게이트 전압을 사용하는 경우를 예로 설명한다. 화소 어레이(121)의 전체에 있어서 블루밍을 억제하고 싶을 경우, 전원(112)은, 블루밍 우선용 게이트 전압을 출력한다. 반면, 화소 어레이(121)의 전체에 있어서 포화 전하량을 증가시키고 싶은 경우, 전원(112)은, 포화 전하량 우선용 게이트 전압을 출력한다.
행 제어 회로(150)는, 화소 어레이(121)의 행마다 버퍼(115)를 가진다. 그리고, 각 버퍼(115)는, 화소 어레이(121)의 각 행의 화소 회로(1)가 갖는 배출 트랜지스터(15)의 게이트에 접속된다.
행 제어 회로(150)는, 게이트 전압의 입력을 받고, 각 버퍼(115)에 보유한다. 그리고, 행 제어 회로(150)는, 각 배출 트랜지스터(15)의 온 오프에 따라 버퍼(115)에 보유된 게이트 전압을 인가한다. 이에 의해, 모든 행의 화소 회로(1)가 갖는 배출 트랜지스터(15)에는 같은 게이트 전압이 인가된다.
이상으로 설명한 바와 같이, 본 실시예에 관한 이미지 센서(102)에서는, 화소 어레이(121)의 모든 행의 화소 회로(1)가 갖는 배출 트랜지스터(15)에 같은 게이트 전압이 인가된다. 이에 의해, 화소 어레이(121)의 블루밍을 억제하고 싶을 경우에는, 블루밍을 억제하는 전압의 게이트 전압이 화소 어레이(121)의 모든 화소(120)의 화소 회로(1)에 있어서의 배출 트랜지스터(15)에서 사용된다. 또한, 화소 어레이(121)의 포화 전하량을 늘려 화질을 향상시키는 경우, 포화 전하량을 증가시키는 전압의 게이트 전압이 화소 어레이(121)의 모든 화소(120)의 화소 회로(1)에 있어서의 배출 트랜지스터(15)에서 사용된다. 이에 의해, 화소 어레이(121)마다 블루밍의 발생 억제와 포화 전하량을 조정할 수 있다.
(4. 제4 실시 형태)
도 9은, 제4 실시 형태에 관한 이미지 센서에 있어서의 행 제어 회로의 접속 상태를 나타내는 도면이다. 본 실시예에 관한 이미지 센서(102)는, 화소 어레이(121)에 포함되는 행마다 다른 게이트 전압을 인가한다.
전원(112)은, 행 제어 회로(150)에 대하여 가변 전위 출력이 가능한 배선을 게이트 전압의 종류 개수만큼 갖는다. 전원(112)은, 각 배선에 각종의 게이트 전압을 출력한다. 예를 들면, 게이트 전압으로서 3종류의 전압을 사용할 경우, 전원(112)은, 행 제어 회로(150)로 연장되는 3개의 배선을 가진다. 그리고, 전원(112)은, 각각의 배선에 3종류의 다른 게이트 전압을 출력한다.
행 제어 회로(150)는, 화소 어레이(121)의 행마다 버퍼(115)를 가진다. 그리고, 각 버퍼(115)는, 화소 어레이(121)의 각 행의 화소 회로(1)가 갖는 배출 트랜지스터(15)의 게이트에 접속된다. 나아가, 각 버퍼(115)는, 전원(112)로부터 연장되는 배선 중 어느 하나를 선택 가능한 스위치에 접속된다.
행 제어 회로(150)는, 각 행에 인가하는 게이트 전압의 설정 정보의 입력을 전압 제어부(114)로부터 받는다. 그리고, 행 제어 회로(150)는, 각 행의 게이트 전압의 설정 정보에 따라, 각 행에 인가하는 종류의 게이트 전압이 입력되는 배선에 각 행에 대응하는 버퍼(115)를 접속한다.
행 제어 회로(150)는, 배선마다 다른 종류의 게이트 전압의 입력을 받고, 각 배선에 접속된 각 버퍼(115)에 그 배선으로 입력된 전압을 보유시킨다. 그리고, 행 제어 회로(150)는, 각 배출 트랜지스터(15)의 온 오프에 따라 버퍼(115)에 보유된 게이트 전압을 각 행의 화소 회로(1)가 갖는 배출 트랜지스터(15)에 인가한다. 이에 의해, 행마다 다른 배출 트랜지스터(15)의 게이트 전압이 인가된다.
이상에 설명한 바와 같이, 본 실시예에 관한 이미지 센서(102)에서는, 화소 어레이(121)의 행마다, 화소 회로(1)가 갖는 배출 트랜지스터(15)에 다른 게이트 전압이 인가된다. 이에 의해, 화소 어레이(121)의 행마다, 블루밍의 발생 억제와 포화 전하량을 조정할 수 있다. 예를 들면, 블루밍을 억제하고 싶은 화소(120)를 가지는 행에 대하여는 블루밍을 억제하는 게이트 전압을 배출 트랜지스터(15)에 인가하고, 포화 전하량을 늘리고 싶은 화소(120)를 가지는 행에 대하여는 포화 전하량을 증가시키는 게이트 전압을 배출 트랜지스터(15)에 인가할 수 있다. 이에 의해, 이미지 센서(102)는, 보다 적절한 화상을 생성할 수 있다.
(5. 제5 실시 형태)
도 10은, 제5 실시 형태에 관한 이미지 센서에 있어서의 행 제어 회로의 접속 상태를 나타내는 도면이다. 본 실시예에 관한 이미지 센서(102)는, 화소 어레이(121)의 영역마다 다른 게이트 전압을 인가한다.
본 실시예에 관한 화소 어레이(121)의 화소(120)는, 예를 들면, 격자 형상으로 영역 분할된다. 그리고, 각 화소(120)의 화소 회로(1)가 갖는 배출 트랜지스터(15)의 게이트는, 1개의 배선으로 접속된다.
전원(112)은, 행 제어 회로(150)에 대하여 가변 전위 출력이 가능한 배선을 게이트 전압의 종류 개수만큼 갖는다. 전원(112)은, 각 배선에 각종의 게이트 전압을 출력한다. 예를 들면, 게이트 전압으로서 3종류의 전압을 사용할 경우, 전원(112)은, 행 제어 회로(150)으로 연장되는 3개의 배선을 가진다. 그리고, 전원(112)은, 각각의 배선에 3종류의 다른 게이트 전압을 출력한다.
행 제어 회로(150)는, 화소 어레이(121)의 행마다 버퍼(115)를 가진다. 그리고, 각 버퍼(115)는, 화소 어레이(121)의 각 영역의 화소 회로(1)가 갖는 배출 트랜지스터(15)의 게이트로부터 연장되는 배선에 접속된다. 나아가, 각 버퍼(115)는, 전원(112)로부터 연장되는 배선 중 어느 하나를 선택 가능한 스위치에 접속된다.
행 제어 회로(150)는, 각 영역에 인가하는 게이트 전압의 설정 정보의 입력을 전압 제어부(114)로부터 받는다. 그리고, 행 제어 회로(150)는, 각 영역의 게이트 전압의 설정 정보에 따라, 각 영역에 인가하는 종류의 게이트 전압이 입력되는 배선에 각 행에 대응하는 버퍼(115)를 접속한다.
행 제어 회로(150)는, 배선마다 다른 종류의 게이트 전압의 입력을 받고, 각 배선에 접속된 각 버퍼(115)에 그 배선으로 입력된 전압을 보유시킨다. 그리고, 행 제어 회로(150)는, 각 배출 트랜지스터(15)의 온 오프에 따라 버퍼(115)에 보유된 게이트 전압을 각 영역의 화소 회로(1)가 갖는 배출 트랜지스터(15)에 인가한다. 이에 의해, 영역마다 다른 배출 트랜지스터(15)의 게이트 전압이 인가된다.
이상에 설명한 것 같이, 본 실시예에 관한 이미지 센서(102)에서는, 화소 어레이(121)의 영역마다, 화소 회로(1)가 갖는 배출 트랜지스터(15)에 다른 게이트 전압이 인가된다. 이에 의해, 화소 어레이(121)의 영역마다, 블루밍의 발생 억제와 포화 전하량을 조정할 수 있다. 예를 들면, 블루밍을 억제하고 싶은 화소(120)를 가지는 영역에 있어서는 블루밍을 억제하는 게이트 전압을 배출 트랜지스터(15)에 인가하고, 포화 전하량을 늘리고 싶은 화소(120)를 가지는 영역에 대하여는 포화 전하량을 증가시키는 게이트 전압을 배출 트랜지스터(15)에 인가할 수 있다. 이에 의해, 화소 어레이(121)의 영역마다 블루밍의 발생 억제와 포화 전하량을 조정할 수 있고, 보다 적절한 화상을 생성할 수 있다. 나아가, 영역을 세밀하게 분할함으로써, 각 화소에 있어서의 블루밍의 발생 억제와 포화 전하량의 조정을 세밀하게 행할 수 있고, 보다 적절한 화상을 생성할 수 있다.
(6. 적용예)
여기서, 이상의 각 실시 형태로 설명한 화소 회로(1)가 적용 가능한 구성예에 대해서 설명한다. 도 11a는, 수광 소자의 평면 구성을 나타내는 도면이다. 도 11b는, 도 11a의 B-B’선에 따른 단면 구성을 나타내는 도면이다. 예를 들면, 각 실시 형태 및 그 변형예에 있어서 설명한 각 화소 회로(1)는, 도 11a 및 11b에 나타내는 수광 소자에 적용 가능하다.
수광 소자(501)는, 예를 들면 III-V족 반도체 등의 화합물 반도체 재료를 사용한 적외선 센서 등에 적용되는 것이며, 예를 들면, 가시 영역(예를 들어, 380nm이상 780nm미만)∼단적외 영역 (예를 들어, 780nm이상 2400nm미만)의 파장의 광에, 광전 변환 기능을 갖고 있다. 이 수광 소자(501)에는, 예를 들면 2차원 배치된 복수의 수광 단위 영역(P)(화소(P))이 설치되어 있다(도 11b).
이 수광 소자(501)는, 예를 들면 III-V족 반도체 등의 화합물 반도체 재료를 사용한 적외선 센서 등에 적용되는 것이며, 예를 들면, 가시 영역(예를 들어, 380nm이상 780nm미만)∼단적외 영역(예를 들어, 780nm이상 2400nm미만)의 파장의 광에, 광전 변환 기능을 갖고 있다. 이 수광 소자(501)에는, 예를 들면 2차원 배치된 복수의 수광 단위 영역(P)(화소(P))이 설치되어 있다.
수광 소자(501)는, 중앙부의 소자 영역(R1)과, 소자 영역(R1)의 외측에 설치되고, 소자 영역(R1)을 둘러싸는 주변 영역(R2)을 가지고 있다(도 11a). 수광 소자(501)는, 소자 영역(R1)로부터 주변 영역(R2)에 걸쳐 설치된 도전막(515B)를 가지고 있다. 이 도전막(515B)은, 소자 영역(R1)의 중앙부에 대향하는 영역에 개구를 가지고 있다.
수광 소자(501)는, 소자 기판(510) 및 판독 회로 기판(520)의 적층 구조를 가지고 있다. 소자 기판(510)의 일방의 면은 광입사면(광입사면(S1))이며, 광입사면(S1)과 반대의 면(타방의 면)이, 판독 회로 기판(520)과의 접합면(접합면(S2))이다.
소자 기판(510)은, 판독 회로 기판(520)에 가까운 위치로부터, 배선층(510W), 제1 전극(511), 반도체층(510S)(제1 반도체층), 제2 전극(515) 및 패시베이션 막(516)을 이 순서대로 가지고 있다. 반도체층(510S)의 배선층(510W)과의 대향면 및 단면(측면)은, 절연막(517)에 의해 덮여 있다. 판독 회로 기판(520)은, 소위 ROIC(Readout integrated circuit)이며, 소자 기판(510)의 접합면(S2)에 접하는 배선층(520W) 및 다층배선층(522C)와, 이 배선층(520W) 및 다층배선층(522C)을 사이에 두고 소자 기판(510)에 대향하는 반도체 기판(521)을 가지고 있다.
소자 기판(510)은 소자 영역(R1)에 반도체층(510S)을 가지고 있다. 바꾸어 말하면, 반도체층(510S)이 설치된 영역이, 수광 소자(501)의 소자 영역(R1)이다. 소자 영역(R1) 중, 도전막(515B)로부터 노출된 영역(도전막(515B)의 개구에 대향하는 영역)이, 수광 영역이다. 소자 영역(R1) 중, 도전막(515B)으로 덮힌 영역은, OPB(Optical Black) 영역(R1B)다. OPB 영역(R1B)은, 수광 영역을 둘러싸도록 설치되어 있다. OPB 영역(R1B)은, 흑 레벨의 화소 신호를 얻기 위해 사용된다. 소자 기판(510)은, 주변 영역(R2)에, 절연막(517)과 함께 매립층(518)을 가지고 있다. 주변 영역(R2)에는, 소자 기판(510)을 관통하여, 판독 회로 기판(520)에 도달하는 구멍(H1, H2)이 설치되어 있다. 수광 소자(501)에서는, 소자 기판(510)의 광입사면(S1)으로부터, 패시베이션 막(516), 제2 전극(515) 및 제2 컨택트층(514)을 통해 반도체층(510S)에 광이 입사하도록 되어 있다. 반도체층(510S)에서 광전 변환된 신호 전하는, 제1 전극(511) 및 배선층(510W)을 통해 이동하고, 판독 회로 기판(520)에 의해 판독된다. 이하, 각 부의 구성에 대해서 설명한다.
배선층(510W)은, 소자 영역(R1) 및 주변 영역(R2)에 걸쳐 설치되고, 판독 회로 기판(520)과의 접합면(S2)을 가지고 있다. 수광 소자(501)에서는, 이 소자 기판(510)의 접합면(S2)이 소자 영역(R1) 및 주변 영역(R2)에 설치되고, 예를 들면 소자 영역(R1)의 접합면(S2)과 주변 영역(R2)의 접합면(S2)은, 동일 평면을 구성하고 있다. 후술하는 바와 같이, 수광 소자(501)에서는, 매립층(518)을 설치하는 것에 의해 주변 영역(R2)의 접합면(S2)이 형성된다.
배선층(510W)은, 예를 들면 층간 절연막(519A, 519B) 중에, 컨택트 전극(519E) 및 더미 전극(519ED)를 가지고 있다. 예를 들면, 판독 회로 기판(520)측에 층간 절연막(519B)이, 제1 컨택트층(512)측에 층간 절연막(519A)이 배치되고, 이들 층간 절연막(519A, 519B)가 적층되어 설치되어 있다. 층간 절연막(519A, 519B)은, 예를 들면, 무기 절연 재료에 의해 구성되어 있다. 이 무기 절연 재료로서는, 예를 들면, 질화 실리콘(SiN), 산화알루미늄(Al2O3), 산화규소(SiO2) 및 산화하프늄(HfO2) 등을 들 수 있다. 층간 절연막(519A, 519B)을 동일한 무기 절연 재료에 의해 구성하여도 된다.
컨택트 전극(519E)은, 예를 들면, 소자 영역(R1)에 설치되고 있다. 이 컨택트 전극(519E)은, 제1 전극(511)과 판독 회로 기판(520)을 전기적으로 접속하기 위한 것이고, 소자 영역(R1)에 화소(P)마다 설치되고 있다. 이웃하는 컨택트 전극(519E)은, 매립층(518) 및 층간 절연막(519A, 519B)에 의해 전기적으로 분리되고 있다. 컨택트 전극(519E)은, 예를 들면 구리(Cu) 패드에 의해 구성되고 있고, 접합면(S2)에 노출되고 있다. 더미 전극(519ED)은, 예를 들면, 주변 영역(R2)에 설치되고 있다. 이 더미 전극(519ED)은, 후술하는 배선층(520W)의 더미 전극(522ED)에 접속되고 있다. 이 더미 전극(519ED) 및 더미 전극(522ED)을 설치함으로써, 주변 영역(R2)의 강도를 향상시키는 것이 가능해진다. 더미 전극(519ED)은, 예를 들면, 컨택트 전극(519E)과 동일 공정에서 형성되고 있다. 더미 전극(519ED)은, 예를 들면 구리(Cu) 패드에 의해 구성되고 있고, 접합면(S2)에 노출되고 있다.
컨택트 전극(519E)과 반도체층(510S)의 사이에 설치된 제1 전극(511)은, 광전 변환층(513)에서 발생한 신호 전하(정공 또는 전자, 이하 편의상, 신호 전하가 정공인 것으로 하여 설명함)를 판독하기 위한 전압이 공급되는 전극(애노드)이며, 소자 영역(R1)에 화소(P)마다 설치되고 있다. 제1 전극(511)은, 절연막(517)의 개구를 매립하도록 설치되고, 반도체층(510S)(보다 구체적으로는, 후술하는 확산 영역(512A))에 접하고 있다. 제1 전극(511)은, 예를 들면, 절연막(517)의 개구보다 크고, 제1 전극(511)의 일부는, 매립층(518)에 설치되고 있다. 즉, 제1 전극(511)의 상면(반도체층(510S)측의 면)은, 확산 영역(512A)에 접하고, 제1 전극(511)의 하면 및 측면의 일부는 매립층(518)에 접하고 있다. 이웃하는 제1 전극(511)은, 절연막(517) 및 매립층(518)에 의해 전기적으로 분리되고 있다.
제1 전극(511)은, 예를 들면, 티탄(Ti), 텅스텐(W), 질화 티탄(TiN), 백금(Pt), 금(Au), 게르마늄(Ge), 팔라듐(Pd), 아연(Zn), 니켈(Ni) 및 알루미늄(Al) 중 어느 하나의 단체, 또는 이들 중 적어도 1종을 포함하는 합금에 의해 구성되어 있다. 제1 전극(511)은, 이러한 구성 재료의 단일 막이어도 되고, 또는, 2종 이상을 조합시킨 적층막이어도 된다. 예를 들면, 제1 전극(511)은, 티탄 및 텅스텐의 적층막에 의해 구성되어 있다. 제1 전극(511)의 두께는, 예를 들면 수십 nm∼수백 nm이다.
반도체층(510S)은, 예를 들면, 배선층(510W)에 가까운 위치로부터, 제1 컨택트층(512), 광전 변환층(513) 및 제2 컨택트층(514)을 포함하고 있다. 제1 컨택트층(512), 광전 변환층(513) 및 제2 컨택트층(514)은, 서로 같은 평면 형상을 갖고, 각각의 단면은, 평면에서 보아 같은 위치에 배치되고 있다.
제1 컨택트층(512)은, 예를 들면, 모든 화소(P)에 공통으로 설치되고, 절연막(517)과 광전 변환층(513)의 사이에 배치되고 있다. 제1 컨택트층(512)은, 이웃하는 화소(P)를 전기적으로 분리하기 위한 것이고, 제1 컨택트층(512)에는, 예를 들면 복수의 확산 영역(512A)이 설치되고 있다. 제1 컨택트층(512)에, 광전 변환층(513)을 구성하는 화합물 반도체 재료의 밴드갭보다 큰 밴드갭의 화합물 반도체 재료를 사용함으로써, 암전류를 억제하는 것도 가능하게 된다. 제1 컨택트층(512)에는, 예를 들면 n형의 InP(인듐인)을 사용할 수 있다.
제1 컨택트층(512)에 설치된 확산 영역(512A)은, 서로 이격하여 배치되고 있다. 확산 영역(512A)은, 화소(P)마다 배치되고, 각각의 확산 영역(512A)에 제1 전극(511)이 접속되고 있다. OPB 영역(R1B)에도 확산 영역(512A)이 설치되고 있다. 확산 영역(512A)은, 광전 변환층(513)에서 발생한 신호 전하를 화소(P)마다 판독하기 위한 것이고, 예를 들면, p형 불순물을 포함하고 있다. p형 불순물로서는, 예를 들면 Zn(아연) 등을 들 수 있다. 이와 같이, 확산 영역(512A)과, 확산 영역(512A) 이외의 제1 컨택트층(512)과의 사이에 pn 접합 계면이 형성되고, 이웃하는 화소(P)가 전기적으로 분리되도록 되어 있다. 확산 영역(512A)은, 예를 들면 제1 컨택트층(512)의 두께 방향으로 설치되고, 광전 변환층(513)의 두께 방향의 일부에도 설치되고 있다.
제1 전극(511)과 제2 전극(515)의 사이, 보다 구체적으로는, 제1 컨택트층(512)과 제2 컨택트층(514)의 사이의 광전 변환층(513)은, 예를 들면, 전체 화소(P)에 공통으로 설치되고 있다. 이 광전 변환층(513)은, 소정의 파장의 광을 흡수하여, 신호 전하를 발생시키는 것으로, 예를 들면, i형의 III-V족 반도체 등의 화합물 반도체 재료에 의해 구성되어 있다. 광전 변환층(513)을 구성하는 화합물 반도체 재료로서는, 예를 들면, InGaAs(인듐갈륨비소), InAsSb(인듐비소안티몬), InAs(인듐비소), InSb(인듐안티몬) 및 HgCdTe(수은카드뮴텔륨) 등을 들 수 있다. Ge(게르마늄)에 의해 광전 변환층(513)을 구성하도록 해도 좋다. 광전 변환층(513)에서는, 예를 들면, 가시 영역에서부터 단적외 영역의 파장의 광의 광전 변환이 행해지도록 되어 있다.
제2 컨택트층(514)은, 예를 들면, 전체 화소(P)에 공통되어 설치되고 있다. 이 제2 컨택트층(514)은, 광전 변환층(513)과 제2 전극(515)의 사이에 설치되고, 이들에 접하고 있다. 제2 컨택트층(514)은, 제2 전극(515)로부터 배출되는 전하가 이동하는 영역이며, 예를 들면, n형의 불순물을 포함하는 화합물 반도체에 의해 구성되어 있다. 제2 컨택트층(514)에는, 예를 들면, n형의 InP(인듐인)을 사용할 수 있다.
제2 전극(515)은, 예를 들면 각 화소(P)에 공통인 전극으로서, 제2 컨택트층(514) 상(광입사측)에, 제2 컨택트층(514)에 접하도록 설치되고 있다. 제2 전극(515)은, 광전 변환층(513)에서 발생한 전하 중, 신호 전하로서 사용되지 않는 전하를 배출하기 위한 것이다(캐소드). 예를 들면, 정공이, 신호 전하로서 제1 전극(511)로부터 판독되는 경우에는, 이 제2 전극(515)을 통해 예를 들면 전자를 배출할 수 있다. 제2 전극(515)은, 예를 들면 적외선 등의 입사광을 투과 가능한 도전막에 의해 구성되어 있다. 제2 전극(515)에는, 예를 들면, ITO(Indium Tin Oxide) 또는 ITiO(In2O3-TiO2) 등을 사용할 수 있다. 제2 전극(515)은, 예를 들면, 이웃하는 화소(P)를 구획하도록, 격자 형상으로 설치되어 있어도 된다. 이 제2 전극(515)에는, 광투과성이 낮은 도전 재료를 사용하는 것이 가능하다.
패시베이션 막(516)은, 제2 전극(515)을 광입사면(S1)측으로부터 덮고 있다. 패시베이션 막(516)은, 반사 방지 기능을 가지고 있어도 된다. 패시베이션 막(516)에는, 예를 들면 질화 실리콘(SiN), 산화알루미늄(Al2O3), 산화규소(SiO2) 및 산화탄탈(Ta2O3) 등을 사용할 수 있다. 패시베이션 막(516)은, OPB 영역(R1B)에 개구(516H)를 가지고 있다. 개구(516H)는, 예를 들면, 수광 영역을 둘러싸는 액자 형상으로 설치되고 있다(도 11a). 개구(516H)는, 예를 들면 평면에서 보아 4각 형상 또는 원 형상의 구멍이어도 된다. 이 패시베이션 막(516)의 개구(516H)에 의해, 제2 전극(515)에 도전막(515B)이 전기적으로 접속되고 있다.
절연막(517)은, 제1 컨택트층(512)과 매립층(518)의 사이에 설치됨과 함께, 제1 컨택트층(512)의 단면, 광전 변환층(513)의 단면, 제2 컨택트층(514)의 단면 및 제2 전극(515)의 단면을 덮고, 주변 영역(R2)에서는 패시베이션 막(516)에 접하고 있다. 이 절연막(517)은, 예를 들면, 산화실리콘(SiOX) 또는 산화알루미늄(Al2O3)등의 산화물을 포함하여 구성되어 있다. 복수의 막으로 이루어지는 적층 구조에 의해 절연막(517)을 구성하도록 해도 좋다. 절연막(517)은, 예를 들면 산질화 실리콘(SiON), 탄소 함유 산화실리콘(SiOC), 질화 실리콘(SiN) 및 실리콘 카바이드(SiC) 등의 실리콘(Si)계 절연 재료에 의해 구성하도록 해도 좋다. 절연막(517)의 두께는, 예를 들면 수십 nm∼수백 nm이다.
도전막(515B)은, OPB 영역(R1B)로부터 주변 영역(R2)의 구멍(H1)에 걸쳐 설치되고 있다. 이 도전막(515B)은, OPB 영역(R1B)에 설치된 패시베이션 막(516)의 개구(516H)에서 제2 전극(515)에 접함과 함께, 구멍(H1)을 통해 판독 회로 기판(520)의 배선(후술하는 배선(522CB))에 접하고 있다. 이에 의해, 판독 회로 기판(520)으로부터 도전막(515B)를 통해 제2 전극(515)에 전압이 공급되도록 되어 있다. 도전막(515B)은, 이러한 제2 전극(515)에의 전압 공급 경로로서 기능하는 동시에, 차광막으로서의 기능을 갖고, OPB 영역(R1B)를 형성한다. 도전막(515B)은, 예를 들면, 텅스텐(W), 알루미늄(Al), 티탄(Ti), 몰리브덴(Mo), 탄탈륨(Ta) 또는 구리(Cu)을 포함하는 금속 재료에 의해 구성되어 있다. 도전막(515B) 상에 패시베이션 막이 설치되고 있어도 된다.
제2 컨택트층(514)의 단부와 제2 전극(515)의 사이에, 접착층(B)가 설치되고 있어도 좋다. 이 접착층(B)는, 후술하는 바와 같이, 수광 소자(501)를 형성할 때 사용되는 것이며, 반도체층(510S)을 가기판에 접합하는 역할을 하고 있다. 접착층(B)은, 예를 들면 테트라에톡시실란(TEOS) 또는 산화실리콘(SiO2) 등에 의해 구성되어 있다. 접착층(B)은, 예를 들면, 반도체층(510S)의 단면보다 폭을 넓혀 설치되고, 반도체층(510S)과 함께, 매립층(518)에 덮혀 있다. 접착층(B)과 매립층(518)의 사이에는, 절연막(517)이 설치되고 있다.
매립층(518)은, 수광 소자(501)의 제조 공정에서, 가기판과 반도체층(510S)의 단차를 메우기 위한 것이다. 상세한 것은 후술하지만, 본 실시형태에서는, 이 매립층(518)을 형성하기 때문에, 반도체층(510S)과 가기판(533)의 단차에 기인한 제조 공정의 불량 발생을 억제할 수 있다.
주변 영역(R2)의 매립층(518)은, 배선층(10W)과 절연막(517)의 사이, 및 배선층(510W)과 패시베이션 막(516)의 사이에 설치되고, 예를 들면, 반도체층(510S)의 두께 이상의 두께를 가지고 있다. 여기서는, 이 매립층(518)이 반도체층(510S)을 둘러싸서 설치되고 있기 때문에, 반도체층(510S)의 주위의 영역(주변 영역(R2))이 형성된다. 이에 의해, 이 주변 영역(R2)에 판독 회로 기판(520)과의 접합면(S2)을 설치할 수 있도록 되어 있다. 주변 영역(R2)에 접합면(S2)이 형성되고 있으면, 매립층(518)의 두께를 작게 해도 되지만, 매립층(518)이 반도체층(510S)을 두께 방향에 걸쳐 덮고, 반도체층(510S)의 단면 전체면이 매립층(518)에 덮혀 있는 것이 바람직하다. 매립층(518)이, 절연막(517)을 통해 반도체층(510S)의 단면 전체면을 덮음으로써, 반도체층(510S)으로의 수분의 침입을 효과적으로 억제할 수 있다. 소자 영역(R1)의 매립층(518)은, 제1 전극(511)을 덮도록, 반도체층(510S)과 배선층(510W)의 사이에 설치되고 있다.
접합면(S2)측의 매립층(518)의 면은 평탄화되고 있고, 주변 영역(R2)에서는, 이 평탄화된 매립층(518)의 면에 배선층(510W)이 설치되고 있다. 매립층(518)에는, 예를 들면, 산화실리콘(SiOX), 질화실리콘(SiN), 산질화실리콘(SiON), 탄소함유 산화실리콘(SiOC) 및 실리콘 카바이드(SiC) 등의 무기 절연 재료를 사용할 수 있다.
수광 소자(501)을 제조하는 공정에서는, 매립층(518)을 형성한 후, 매립층(518)의 상방에, 층간 절연막(519A, 519B)과 컨택트 전극(519E)을 포함하는 배선층(510W)이 형성된다. 이 배선층(510W)을 포함하는 소자 기판(510)에, 배선층(520W)을 포함하는 판독 회로 기판(520)이 접합되어 수광 소자(501)가 형성된다. 이 때, 배선층(510W)의 컨택트 전극(519E)과, 배선층(520W)의 컨택트 전극(522E)이 접속된다. 컨택트 전극(519E, 522E)은, 예를 들면 Cu 패드를 갖고 있고, 이 Cu 패드의 직접 접합에 의해, 컨택트 전극(519E, 522E)은 접속되도록 되어 있다. 컨택트 전극(519E)을 CMP(Chemical Mechanical Polishing)법을 사용해서 형성할 때, 연마 대상의 구리막의 아래쪽에 배치된 매립층(518)에는, 연마시의 응력에 견딜 수 있는 경도가 요구된다. 또한, 컨택트 전극(519E, 522E)의 Cu 패드끼리를 직접 접합시키기 위해서는, 소자 기판(510) 및 판독 회로 기판(520)을 매우 평탄하게 형성하는 것이 필요하다. 이 때문에, 구리막의 아래쪽에 배치되는 매립층(518)은, 연마시의 응력을 견딜 수 있는 경도를 갖고 있는 것이 바람직하다. 구체적으로는, 매립층(518)의 구성 재료는, 일반적인 반도체 패키지에 있어서 다이의 주위에 배치되는 봉지제나 유기 재료보다 경도가 높은 재료인 것이 바람직하다. 이러한 높은 경도를 갖는 재료로서는, 예를 들면, 무기 절연 재료를 들 수 있다. 이 무기 절연 재료를, 예를 들면 CVD(Chemical Vapor Deposition)법, 스퍼터링법 또는 코팅법으로 성막함으로써, 매립층(518)을 형성할 수 있다.
매립층(518)에는, 매립층(518)을 관통하는 구멍(H1, H2)이 설치되고 있다. 이 구멍(H1, H2)은, 매립층(518)과 함께, 배선층(510W)을 관통하여, 판독 회로 기판(520)에 도달하고 있다. 구멍(H1, H2)은, 예를 들면, 4각 형상의 평면 형상을 가지고, 소자 영역(R1)을 둘러싸도록, 각각 복수의 구멍(H1, H2)이 설치되고 있다(도 11a). 구멍(H1)은, 구멍(H2)보다 소자 영역(R1)에 가까운 위치에 설치되어 있고, 구멍(H1)의 측벽 및 저면은, 도전막(515B)에 덮여 있다. 이 구멍(H1)은, 제2 전극(515)(도전막(515B))과 판독 회로 기판(520)의 배선(후술하는 배선(522CB))을 접속하기 위한 것으로, 패시베이션 막(516), 매립층(518) 및 배선층(510W)을 관통해서 설치되고 있다.
구멍(H2)은, 예를 들면, 구멍(H1)보다 칩 단부(E)에 가까운 위치에 설치되고 있다. 이 구멍(H2)은, 패시베이션 막(516), 매립층(518) 및 배선층(510W)을 관통하여, 판독 회로 기판(520)의 패드 전극(후술하는 패드 전극(522P))에 도달하고 있다. 이 구멍(H2)을 통해, 외부와 수광 소자(501)의 전기적인 접속이 행해지도록 되어 있다. 구멍(H1, H2)은, 판독 회로 기판(520)에 도달하고 있지 않아도 된다. 예를 들면, 구멍(H1, H2)이, 배선층(510W)의 배선에 도달하고, 이 배선이 판독 회로 기판(520)의 배선(522CB), 패드 전극(522P)에 접속되어 있어도 된다. 구멍(H1, H2)은, 접착층(B)을 관통하고 있어도 된다.
광전 변환층(513)에서 발생한 정공 및 전자는, 제1 전극(511) 및 제2 전극(515)로부터 판독된다. 이 판독 동작을 고속으로 행하기 위해서는, 제1 전극(511)과 제2 전극(515)의 사이의 거리를, 광전 변환하기에 충분한 거리이며 또한 지나치게 이격되지 않는 거리로 하는 것이 바람직하다. 즉, 소자 기판(510)의 두께를 작게 하는 것이 바람직하다. 예를 들면, 제1 전극(511)과 제2 전극(515)의 사이의 거리 또는 소자 기판(510)의 두께는, 10μm이하, 나아가 7μm이하, 더 나아가서는 5μm이하이다.
판독 회로 기판(520)의 반도체 기판(521)은, 배선층(520W) 및 다층배선층(522C)을 사이에 두고, 소자 기판(510)에 대향하고 있다. 이 반도체 기판(521)은, 예를 들면, 실리콘(Si)에 의해 구성되어 있다. 반도체 기판(521)의 표면(배선층(520W)측의 면) 근방에는, 복수의 트랜지스터가 설치되고 있다. 예를 들면, 이 복수의 트랜지스터를 사용하여, 화소(P)마다, 판독 회로(Read Out Circuit)가 구성되고 있다. 이 판독 회로로서, 각 실시 형태 및 변형예에서 설명한 화소 회로(1)를 사용하는 것이 가능하다. 배선층(520W)은, 예를 들면, 소자 기판(510)측으로부터, 층간 절연막(522A) 및 층간 절연막(522B)을 이 순서대로 가지고 있고, 이들 층간 절연막(522A, 522B)는 적층되어 설치되고 있다. 예를 들면, 층간 절연막(522A) 중에, 컨택트 전극(522E) 및 더미 전극(522ED)이 설치되고 있다. 다층배선층(522C)은, 배선층(520W)을 사이에 두고 소자 기판(510)에 대향하여 설치되고 있다. 예를 들면, 이 다층배선층(522C) 중에, 패드 전극(522P) 및 복수의 배선(522CB)이 설치되고 있다. 층간 절연막(522A, 522B)은, 예를 들면, 무기 절연 재료에 의해 구성되어 있다. 이 무기 절연 재료로서는, 예를 들면, 질화실리콘(SiN), 산화알루미늄(Al2O3), 산화규소(SiO2) 및 산화하프늄(HfO2) 등을 들 수 있다.
컨택트 전극(522E)은, 제1 전극(511)과 배선(522CB)을 전기적으로 접속하기 위한 것이고, 소자 영역(R1)에, 화소(P)마다 설치되고 있다. 이 컨택트 전극(522E)은, 소자 기판(510)의 접합면(S2)에서 컨택트 전극(519E)에 접하고 있다. 이웃하는 컨택트 전극(522E)은, 층간 절연막(522A)에 의해 전기적으로 분리되고 있다.
주변 영역(R2)에 설치된 더미 전극(522ED)은, 소자 기판(510)의 접합면(S2)에서 더미 전극(519ED)에 접하고 있다. 이 더미 전극(522ED)는, 예를 들면, 컨택트 전극(522E)과 동일 공정에서 형성되고 있다. 컨택트 전극(522E) 및 더미 전극(522ED)은, 예를 들면 구리(Cu) 패드에 의해 구성되고 있고, 판독 회로 기판(520)의 소자 기판(510)과의 대향면에 노출되고 있다. 즉, 컨택트 전극(519E)과 컨택트 전극(522E)의 사이 및, 더미 전극(519ED)과 더미 전극(522ED)의 사이에서 예를 들면 CuCu 접합이 행해지고 있다. 이에 의해, 화소(P)를 미세화하는 것이 가능해진다.
컨택트 전극(519E)에 접속된 배선(522CB)은, 반도체 기판(521)의 표면 근방에 설치된 트랜지스터에 접속되고 있고, 화소(P)마다, 제1 전극(511)과 판독 회로가 접속되도록 되어 있다. 구멍(H1)을 통해 도전막(515B)에 접속된 배선(522CB)은, 예를 들면 소정의 전위에 접속되고 있다. 이와 같이, 광전 변환층(513)에서 발생한 전하의 일방(예를 들면, 정공)은, 제1 전극(511)으로부터, 컨택트 전극(519E, 522E)을 통해 판독 회로에 판독되고, 광전 변환층(513)에서 발생한 전하의 타방(예를 들면, 전자)은, 제2 전극(515)으로부터, 도전막(515B)을 통해 소정의 전위로 배출되도록 되어 있다.
주변 영역(R2)에 설치된 패드 전극(522P)은, 외부와 전기적인 접속을 행하기 위한 것이다. 수광 소자(501)의 칩 단부(E) 근방에는, 소자 기판(510)을 관통하여, 패드 전극(522P)에 도달하는 구멍(H2)이 설치되고, 이 구멍(H2)을 통해 외부와 전기적인 접속이 행해지도록 되어 있다. 접속은, 예를 들면, 와이어 본드 또는 범프 등의 방법에 의해 행해진다. 예를 들면, 구멍(H2) 내에 배치된 외부 단자로부터, 제2 전극(515)에, 구멍(H2), 판독 회로 기판(520)의 배선(522CB) 및 도전막(515B)을 통해 소정의 전위가 공급되도록 되어 있어도 된다. 광전 변환층(513)에서의 광전 변환의 결과, 제1 전극(511)으로부터 판독된 신호 전압이, 컨택트 전극(519E, 522E)을 통해, 반도체 기판(521)의 판독 회로에 판독되고, 이 판독 회로를 경유하여 구멍(H2) 내에 배치된 외부 단자에 출력되도록 되어 있어도 된다. 신호 전압은, 판독 회로와 함께, 예를 들면, 판독 회로 기판(520)에 포함되는 다른 회로를 경유하여 외부 단자에 출력되도록 되어 있어도 된다. 다른 회로란, 예를 들면, 신호 처리 회로 및 출력 회로 등이다.
판독 회로 기판(520)의 두께는, 소자 기판(510)의 두께보다 큰 것이 바람직하다. 예를 들면, 판독 회로 기판(520)의 두께는, 소자 기판(510)의 두께보다, 2배 이상, 나아가 5배 이상, 더 나아가서는 10배 이상 큰 것이 바람직하다. 혹은, 판독 회로 기판(520)의 두께는, 예를 들면, 100μm 이상, 또는 150μm 이상, 또는 200μm 이상이다. 이러한 큰 두께를 갖는 판독 회로 기판(520)에 의해, 수광 소자(501)의 기계적 강도가 확보된다. 한편, 이 판독 회로 기판(520)은, 회로를 형성하는 반도체 기판(521)을 1층만 포함하는 것이어도 되고, 회로를 형성하는 반도체 기판(521) 이외에, 지지 기판 등의 기판을 더 구비하고 있어도 된다.
도 12는, 다른 수광 소자의 단면 구성을 나타내는 도면이다. 예를 들면, 각 실시 형태 및 그 변형예에 있어서 설명한 각 화소 회로(1)는, 도 12에 나타내는 수광 소자에 적용 가능하다.
도 12에 있어서는, 화소 어레이 영역 내의 각 화소(602)가, 리셋 트랜지스터의 제어의 차이에 의해, 통상 화소(602A) 또는 전하 방출 화소(602B)로 나눌 수 있지만, 화소 구조는 통상 화소(602A)와 전하 방출 화소(602B)의 어느 쪽도 동일하므로, 단순히 화소(602)로서 설명한다. 한편, 전하 방출 화소(602B)는, 화소 어레이 영역의 가장 외측에 배치되고 있다.
각 화소(602)의 용량 소자, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터의 판독 회로가, 예를 들면 단결정 실리콘(Si) 등의 단결정 재료로 이루어지는 반도체 기판(612)에 화소마다 형성되고 있다.
반도체 기판(612)의 광입사측인 상측에는, N형의 반도체 박막(641)이, 화소 어레이 영역의 전체면에 형성되고 있다. N형의 반도체 박막(641)은, InGaP, InAlP, InGaAs, InAlAs, 나아가 칼코파이라이트(chalcopyrite) 구조의 화합물 반도체가 사용된다. 칼코파이라이트 구조의 화합물 반도체는, 높은 광흡수계수와, 넓은 파장 영역에 걸친 고감도가 얻어지는 재료이며, 광전 변환용의 N형의 반도체 박막(641)으로서 바람직하게 사용된다. 이러한 칼코파이라이트 구조의 화합물 반도체는, Cu, Al, Ga, In, S, Se 등, IV족 원소의 주위의 원소를 사용하여 구성되고, CuGaInS계 혼정, CuAlGaInS계 혼정, 및 CuAlGaInSSe계 혼정 등이 예시된다. 이 반도체 기판(612)에 배치되는 판독 회로로서, 각 실시 형태 및 각 변형예에서 설명한 화소 회로(1)가 적용 가능하다.
또한, N형의 반도체 박막(641)의 재료에는, 상술한 화합물 반도체 외에, 아몰퍼스 실리콘(Si), 게르마늄(Ge), 양자(Q: Quantum)점 광전 변환막, 유기 광전 변환막 등을 사용하는 것도 가능하다. 여기서는, N형의 반도체 박막(641)으로서, InGaAs의 화합물 반도체가 사용되고 있는 것으로 한다.
N형의 반도체 박막(641)의 반도체 기판(612)측인 하측에는, 화소 전극을 구성하는 고농도의 P형층(642)이, 화소마다 형성되고 있다. 그리고, 화소마다 형성된 고농도의 P형층(642)의 사이에는, 각 화소(602)를 분리하는 화소 분리 영역으로서의 N형층(643)이, 예를 들면, InP 등의 화합물 반도체로 형성되어 있다. 이 N형층(643)은, 화소 분리 영역으로서의 기능 외에, 암전류를 방지하는 역할도 갖는다.
한편, N형의 반도체 박막(641)의 광입사측인 상측에도, 화소 분리 영역으로서 사용한 InP 등의 화합물 반도체를 사용하여, N형의 반도체 박막(641)보다 고농도의 N형층(644)이 형성되어 있다. 이 고농도의 N형층(644)은, N형의 반도체 박막(641)에서 생성된 전하의 역류를 방지하는 배리어층으로서 기능한다. 고농도의 N형층(644)의 재료에는, 예를 들면, InGaAs, InP, InAlAs 등의 화합물 반도체를 사용할 수 있다.
배리어층으로서의 고농도의 N형층(644)의 위에는, 반사 방지막(645)이 형성되어 있다. 반사 방지막(645)의 재료에는, 예를 들면, 질화실리콘(SiN), 산화하프늄(HfO2), 산화알루미늄(Al2O3), 산화지르코늄(ZrO2), 산화탄탈(Ta2O5), 산화티탄(TiO2) 등을 사용할 수 있다.
고농도의 N형층(644) 또는 반사 방지막(645) 중 어느 일방은, N형의 반도체 박막(641)을 상하에 끼우는 전극 중 상측의 상부 전극으로서도 기능하고, 상부 전극으로서의 고농도의 N형층(644) 또는 반사 방지막(645)에는, 소정의 전압(Va)이 인가된다.
반사 방지막(645)의 위에는, 컬러 필터(646) 및 온 칩 렌즈(647)가 더 형성되어 있다. 컬러 필터(646)는, R(적), G(녹), 또는 B(청)의 어느 광(파장광)을 투과시키는 필터이며, 예를 들면, 화소 어레이 영역에 있어서, 소위 베이어 배열로 배치되고 있다.
화소 전극을 구성하는 고농도의 P형층(642)과, 화소 분리 영역으로서의 N형층(643)의 하측에는, 패시베이션층(651) 및 절연층(652)이 형성되고 있다. 그리고, 접속 전극(653A 및 653B)과 범프 전극(654)이, 패시베이션층(651) 및 절연층(652)을 관통하도록 형성되고 있다. 접속 전극(653A 및 653B)과 범프 전극(654)은, 화소 전극을 구성하는 고농도의 P형층(642)과, 전하를 축적하는 용량 소자(622)를 전기적으로 접속한다.
통상 화소(602A) 및 전하 방출 화소(602B)는, 이상과 같이 구성되어 있고, 동일한 화소 구조를 갖고 있다. 그러나, 통상 화소(602A) 및 전하 방출 화소(602B)는, 리셋 트랜지스터의 제어 방법이 다르다.
통상 화소(602A)에서는, 광전 변환부에 의한 전하의 생성 기간(수광 기간), 수광 시작 전의 용량 소자의 전위의 리셋 기간 등에 따라, 리셋 트랜지스터가, 리셋 신호에 기초하여 온 오프되지만, 전하 방출 화소(602B)에서는, 리셋 트랜지스터가 항상 온으로 제어되고 있다. 이에 의해, 광전 변환부에서 생성된 전하는 그라운드로 배출되고, 전하 방출 화소(602B)에는 항상 일정한 전압(Va)이 인가된다.
<7. 이동체에의 응용예>
본 개시에 따른 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 따른 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 13은 본 개시에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 13에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차 밖의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면, 운전자를 촬상하는 카메라를 포함한다. 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 13의 예에서는, 출력장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되고 있다.
표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 14는 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 14에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104 및 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다.
프런트 노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다.
리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101) 및 촬상부(12105)에서 취득되는 전방의 화상은, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 14에는 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타낸다. 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 가지는 촬상 소자여도 된다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다.
이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면, 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해서 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 도 3, 5∼10에 예시한 구성을 갖는 화소(120)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용하여, 블루밍의 발생 억제와 포화 전하량의 밸런스를 적절하게 조정함으로써, 보다 보기 쉬운 촬영 화상을 얻을 수 있기 때문에, 드라이버의 피로를 경감하는 것이 가능해진다.
<12. 내시경 수술 시스템에의 응용예>
또한, 본 개시와 관련되는 기술은, 내시경 수술 시스템에 적용되어도 된다.
도 15는 본 개시와 관련되는 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 15에서는, 시술자(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여, 환자 침대(11133) 상의 환자(11132)에게 수술을 행하고 있는 모습이 도시되어 있다. 도시한 것처럼, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의 그 밖의 시술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경을 이용한 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정 길이의 영역이 환자(11132)의 체강 내로 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성되는 내시경(11100)을 도시하고 있지만, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 된다.
경통(11101)의 선단에는, 대물 렌즈가 끼워진 개구부가 설치되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 해당 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부로 연장 설치되는 라이트 가이드에 의해 해당 경통의 선단까지 도광되고, 대물 렌즈를 통해 환자(11132)의 체강 내의 관찰 대상을 향해 조사된다. 또한, 내시경(11100)은, 직시경이어도 되고, 사시경 또는 측시경이어도 된다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 설치되어 있으며, 관찰 대상으로부터의 반사광(관찰광)은 해당 광학계에 의해 해당 촬상 소자에 집광된다. 해당 촬상 소자에 의해 관찰광이 광전 변환되어, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 해당 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU： Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되며, 내시경(11100) 및 표시 장치(11202)의 동작을 총괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대해, 예를 들면 현상 처리(디모자이크 처리) 등의, 해당 화상 신호에 기초하는 화상을 표시하기 위한 각종의 화상 처리를 실시한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 해당 CCU(11201)에 의해 화상 처리가 실시된 화상 신호에 기초하는 화상을 표시한다.
광원 장치(11203)는, 예를 들면 LED(Light Emitting Diode) 등의 광원으로 구성되고, 시술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력장치(11204)를 통해, 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작, 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 시술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 부풀어 오르게 하기 위해, 기복 튜브(11111)를 통해 해당 체강 내로 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를, 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 시술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들면 LED, 레이저 광원 또는 이들의 조합에 의해 구성되는 백색 광원으로부터 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다. 또한, 이 경우에는, RGB 레이저 광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 해당 방법에 따르면, 해당 촬상 소자에 컬러 필터를 설치하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 된다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함으로써, 이른바 흑색 결함 및 노출 과다가 없는 고다이나믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급할 수 있게 구성되어도 된다. 특수광 관찰에서는, 예를 들면, 체조직에 있어서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비해 협대역의 광을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 높은 콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 이루어진다. 또는, 특수광 관찰에서는, 여기광을 조사함으로써 발생하는 형광에 의해 화상을 얻는 형광 관찰이 이루어져도 된다. 형광 관찰에서는, 체조직에 여기광을 조사하고 해당 체조직으로부터의 형광을 관찰(자가 형광 관찰)하거나, 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 국부적으로 주입함과 함께 해당 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 16은, 도 15에 나타내는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일례를 나타내는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 설치되는 광학계이다. 경통(11101)의 선단으로부터 받아들여진 관찰광은, 카메라 헤드(11102)까지 도광되어, 해당 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌 렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)는, 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 촬상 소자는, 1개(이른바 단판식)이어도 되고, 복수(이른바 다판식)이어도 된다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들면, 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 이들이 합성됨으로써 컬러 화상을 얻을 수 있어도 된다. 또는, 촬상부(11402)는, 3D(Dimensional) 표시에 대응하는 오른쪽 눈용 및 왼쪽 눈용 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 된다. 3D 표시가 행해짐으로써, 시술자(11131)는 시술부에 있어서의 생체 조직의 안쪽으로의 깊이를 보다 정확하게 파악하는 것이 가능하게 된다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 설치될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 설치되지 않아도 된다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 바로 뒤에 설치되어도 된다.
구동부(11403)는, 액추에이터에 의해 구성되며, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌 렌즈 및 포커스 렌즈를 광축을 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통해 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하여, 카메라 헤드 제어부(11405)에 공급한다. 해당 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출값을 지정하는 취지의 정보, 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기의 프레임 레이트나 노출값, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 되고, 취득된 화상 신호에 기초하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 된다. 후자의 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통해 수신한 CCU(11201)로부터의 제어 신호에 기초하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통해 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해서, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기 통신이나 광 통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해서 각종의 화상 처리를 실시한다.
제어부(11413)는, 내시경(11100)에 의한 시술부 등의 촬상, 및 시술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 실시된 화상 신호에 기초하여, 시술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이 때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에 있어서의 각종의 물체를 인식해도 된다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함으로써, 겸자 등의 시술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시의 미스트(mist) 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에, 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 해당 시술부의 화상에 중첩 표시시켜도 된다. 수술 지원 정보가 중첩 표시되어, 시술자(11131)에게 제시됨으로써, 시술자(11131)의 부담을 경감하는 것이나, 시술자(11131)가 확실히 수술을 진행시키는 것이 가능하게 된다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광섬유, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 이루어지고 있었지만, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 이루어져도 된다.
이상, 본 개시와 관련되는 기술이 적용될 수 있는 내시경 수술 시스템의 일례에 대해 설명하였다. 본 개시와 관련되는 기술은, 이상 설명한 구성 중, 내시경(11100)이나 카메라 헤드(11102)의 촬상부(11402)에 적용될 수 있다. 구체적으로는, 도 3, 5~10에 예시한 구성을 갖는 화소(12)는, 내시경(11100)이나 카메라 헤드(11102)의 촬상부(11402)에 적용할 수 있다. 내시경(11100)이나 카메라 헤드(11102)의 촬상부(11402)에 본 개시와 관련되는 기술을 적용함으로써, 블루밍의 발생 억제와 포화 전하량의 밸런스를 적절하게 조정하여, 보다 선명한 시술부 화상을 얻을 수 있기 때문에, 시술자가 시술부를 확실하게 확인하는 것이 가능해진다.
한편, 여기서는, 일례로서 내시경 수술 시스템에 대해 설명하였으나, 본 개시에 관한 기술은, 그 밖에도 예를 들면 현미경 수술 시스템 등에 적용되어도 된다.
이상, 본 개시의 실시 형태에 대해서 설명하였으나, 본 개시의 기술적 범위는 상술한 실시 형태 그 자체에 한정되는 것은 아니고, 본 개시의 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다. 또한, 다른 실시 형태 및 변형예에 걸친 구성 요소를 적절히 조합하여도 된다.
한편, 본 명세서에 기재된 효과는 어디까지나 예시이며 한정되는 것이 아니고, 다른 효과가 있어도 된다.
한편, 본 기술은 이하와 같은 구성을 취할 수도 있다.
(1)
광전하를 생성하는 광전 변환부와,
상기 광전 변환부에 접속되어, 상기 광전 변환부에 의해 생성된 광전하를 보유하는 제1 전하 보유부와,
상기 제1 전하 보유부가 보유하는 상기 광전하를 외부로 배출하기 위한 제1 트랜지스터와,
상기 제1 트랜지스터를 오프로 할 때 상기 제1 트랜지스터의 게이트에 인가하는 오프 전압의 전압값을 제어하는 전압 제어부
　를 구비한 고체 촬상 장치.
(2)
상기 제1 전하 보유부로부터 전송된 상기 광전하를 보유하는 제2 전하 보유부와,
상기 제1 전하 보유부와 상기 제2 전하 보유부를 연결하는 배선 상에 배치된 제2 트랜지스터와,
상기 제2 전하 보유부와 정전압원을 연결하는 배선 상에 배치된 제3 트랜지스터와,
상기 제2 전하 보유부에 보유된 상기 광전하의 전하량에 따른 전압값의 화소 신호를 신호선에 출력하는 제4 트랜지스터와,
상기 제4 트랜지스터와 상기 신호선을 연결하는 배선 상에 배치된 제5 트랜지스터
　를 더 구비한 상기 (1)에 기재된 고체 촬상 장치.
(3)
상기 광전 변환부는, InGaAs(인듐갈륨비소), InAsSb(인듐비소안티몬), InAs(인듐비소), InSb(인듐안티몬), HgCdTe(수은카드뮴텔륨), Ge(게르마늄), 양자점 또는 유기 화합물 중 어느 하나를 포함하고,
상기 제1 트랜지스터는, P형의 MOS(Metal Oxide Semiconductor) 트랜지스터인 상기 (1)또는 (2)에 기재된 고체 촬상 장치.
(4)
상기 광전 변환부는, 포토다이오드이며,
상기 제1 트랜지스터는, N형의 MOS 트랜지스터인 상기 (1)또는 (2)에 기재된 고체 촬상 장치.
(5)
상기 광전 변환부로부터 연장되는 전극과 상기 제1 전하 보유부로부터 연장되는 전극이 직접 접합되어 도통되는 상기(1)∼(4)의 어느 하나에 기재된 고체 촬상 장치.
(6)
상기 광전 변환부로부터 연장되는 단자와 상기 제1 전하 보유부로부터 연장되는 단자가 범프 전극에 의해 접속되어 도통되는 상기(1)∼(4)의 어느 하나에 기재된 고체 촬상 장치.
(7)
전원으로부터 출력된 전압의 전압값을 제어하여 상기 제1 트랜지스터의 상기 게이트에 인가하는 피드백 제어부를 더 구비하고,
상기 전압 제어부는, 게이트 전압의 정보를 상기 피드백 제어부에 출력함으로써, 상기 오프 전압의 상기 전압값을 변경하는 상기 (1)∼(6)의 어느 하나에 기재된 고체 촬상 장치.
(8)
상기 전압 제어부는, 외부 전원에 의해 상기 전압값이 스위칭된 공급 전압의 입력을 받고, 상기 공급 전압을 사용하여 상기 오프 전압의 상기 전압값을 변경하는 상기 (1)∼ (6)의 어느 하나에 기재된 고체 촬상 장치.
(9)
복수의 화소가 행렬 방향으로 배치된 화소 어레이부와,
복수의 상기 화소에 있어서의 판독 대상의 화소를 구동하는 구동 회로와,
상기 구동 회로에 의해 구동된 상기 판독 대상의 화소로부터 화소 신호를 판독하는 처리 회로와,
상기 구동 회로 및 상기 처리 회로를 제어하는 제어부
를 구비한 상기 (1)∼ (8)의 어느 하나에 기재된 고체 촬상 장치.
(10)
상기 전압 제어부는, 상기 화소 어레이부에 있어서의 하나 또는 복수의 상기 행마다, 상기 오프 전압의 상기 전압값을 변경하는 상기 (9)에 기재된 고체 촬상 장치.
(11)
상기 화소 어레이부는, 복수의 영역으로 구분되고,
상기 전압 제어부는, 복수의 상기 영역마다, 상기 오프 전압의 상기 전압값을 변경하는 상기 (9)에 기재된 고체 촬상 장치.
(12)
하나 또는 복수의 상기 행마다 설치되고, 상기 제1 트랜지스터의 상기 게이트에 인가하는 전압을 각각 보유하는 복수의 버퍼를 더 구비하고,
상기 전압 제어부는, 상기 복수의 버퍼 각각이 보유하는 상기 전압을 하나 또는 복수의 상기 행에 공급하는 타이밍을 제어하는 상기 (1)∼(11)의 어느 하나에 기재된 고체 촬상 장치.
(13)
고체 촬상 장치와,
입사광을 상기 고체 촬상 장치의 수광면에 결상하는 광학계와,
상기 고체 촬상 장치를 제어하는 프로세서
를 구비하고,
상기 고체 촬상 장치는,
광전하를 생성하는 광전 변환부와,
상기 광전 변환부에 접속되어, 상기 광전 변환부에 의해 생성된 광전하를 보유하는 제1 전하 보유부와,
상기 제1 전하 보유부가 보유하는 상기 광전하를 외부로 배출하기 위한 제1 트랜지스터와,
상기 제1 트랜지스터를 오프로 할 때 상기 제1 트랜지스터 게이트에 인가하는 오프 전압의 전압값을 제어하는 전압 제어부
를 구비한 전자 기기.
1: 화소 회로
2: 전압 제어 회로
10: 광전 변환막
11: 리셋 트랜지스터
12: 증폭 트랜지스터
13: 선택 트랜지스터
14: 전송 트랜지스터
15: 배출 트랜지스터
16, 17: 커패시터
20: 플로팅 디퓨전(FD)
21: 센스 노드(SN)
100: 전자 기기
101: 촬상 렌즈
102: 이미지 센서
103: 프로세서
104: 기억부
111: 바이어스 전압원
112: 전원
113: 피드백 제어부
114: 전압 제어부
115: 버퍼
116: 외부 전원
120: 화소
121: 화소 어레이
122: 수직 구동 회로
123: 컬럼 처리 회로
124: 수평 구동 회로
125: 시스템 제어부
126: 신호 처리부
127: 데이터 저장부
150: 행 제어 회로

Claims (13)

  1. 광전하를 생성하는 광전 변환부와,
    상기 광전 변환부에 접속되어, 상기 광전 변환부에 의해 생성된 광전하를 보유하는 제1 전하 보유부와,
    상기 제1 전하 보유부가 보유하는 상기 광전하를 외부로 배출하기 위한 제1 트랜지스터와,
    상기 제1 트랜지스터를 오프로 할 때 상기 제1 트랜지스터 게이트에 인가하는 오프 전압의 전압값을 제어하는 전압 제어부
    를 구비한 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 제1 전하 보유부로부터 전송된 상기 광전하를 보유하는 제2 전하 보유부와,
    상기 제1 전하 보유부와 상기 제2 전하 보유부를 연결하는 배선 상에 배치된 제2 트랜지스터와,
    상기 제2 전하 보유부와 정전압원을 연결하는 배선 상에 배치된 제3 트랜지스터와,
    상기 제2 전하 보유부에 보유된 상기 광전하의 전하량에 따른 전압값의 화소 신호를 신호선에 출력하는 제4 트랜지스터와,
    상기 제4 트랜지스터와 상기 신호선을 연결하는 배선 상에 배치된 제5 트랜지스터
    를 더 구비한 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 광전 변환부는, InGaAs(인듐갈륨비소), InAsSb(인듐비소안티몬), InAs(인듐비소), InSb(인듐안티몬), HgCdTe(수은카드뮴텔륨), Ge(게르마늄), 양자점 또는 유기 화합물 중 어느 하나를 포함하고,
    상기 제1 트랜지스터는, P형 MOS(Metal Oxide Semiconductor) 트랜지스터인, 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 광전 변환부는, 포토다이오드이며,
    상기 제1 트랜지스터는, N형 MOS 트랜지스터인, 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 광전 변환부로부터 연장되는 전극과 상기 제1 전하 보유부로부터 연장되는 전극이 직접 접합되어 도통되는, 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 광전 변환부로부터 연장되는 단자와 상기 제1 전하 보유부로부터 연장되는 단자가 범프 전극에 의해 접속되어 도통되는, 고체 촬상 장치.
  7. 제1항에 있어서,
    전원으로부터 출력된 전압의 전압값을 제어하여 상기 제1 트랜지스터의 상기 게이트에 인가하는 피드백 제어부를 더 구비하고,
    상기 전압 제어부는, 게이트 전압의 정보를 상기 피드백 제어부에 출력함으로써, 상기 오프 전압의 상기 전압값을 변경하는, 고체 촬상 장치.
  8. 제1항에 있어서,
    상기 전압 제어부는, 외부 전원에 의해 상기 전압값이 스위칭된 공급 전압의 입력을 받고, 상기 공급 전압을 사용하여 상기 오프 전압의 상기 전압값을 변경하는, 고체 촬상 장치.
  9. 제1항에 있어서,
    복수의 화소가 행렬 방향으로 배치된 화소 어레이부와,
    복수의 상기 화소에 있어서의 판독 대상의 화소를 구동하는 구동 회로와,
    상기 구동 회로에 의해 구동된 상기 판독 대상의 화소로부터 화소 신호를 판독하는 처리 회로와,
    상기 구동 회로 및 상기 처리 회로를 제어하는 제어부를 더 구비한 고체 촬상 장치.
  10. 제9항에 있어서,
    상기 전압 제어부는, 상기 화소 어레이부에 있어서의 하나 또는 복수의 상기 행마다, 상기 오프 전압의 상기 전압값을 변경하는, 고체 촬상 장치.
  11. 제9항에 있어서,
    상기 화소 어레이부는, 복수의 영역으로 구분되고,
    상기 전압 제어부는, 복수의 상기 영역마다, 상기 오프 전압의 상기 전압값을 변경하는, 고체 촬상 장치.
  12. 제1항에 있어서,
    하나 또는 복수의 상기 행마다 설치되고, 상기 제1 트랜지스터의 상기 게이트에 인가하는 전압을 각각 보유하는 복수의 버퍼를 더 구비하고,
    상기 전압 제어부는, 상기 복수의 버퍼의 각각이 보유하는 상기 전압을 하나 또는 복수의 상기 행에 공급하는 타이밍을 제어하는, 고체 촬상 장치.
  13. 고체 촬상 장치와,
    입사광을 상기 고체 촬상 장치의 수광면에 결상하는 광학계와,
    상기 고체 촬상 장치를 제어하는 프로세서
    를 구비하는 전자 기기로서,
    상기 고체 촬상 장치는,
    광전하를 생성하는 광전 변환부와,
    상기 광전 변환부에 접속되어, 상기 광전 변환부에 의해 생성된 광전하를 보유하는 제1 전하 보유부와,
    상기 제1 전하 보유부가 보유하는 상기 광전하를 외부로 배출하기 위한 제1 트랜지스터와,
    상기 제1 트랜지스터를 오프로 할 때 상기 제1 트랜지스터 게이트에 인가하는 오프 전압의 전압값을 제어하는 전압 제어부
    를 구비하는 전자 기기.
KR1020227017664A 2019-12-02 2020-11-13 고체 촬상 장치 및 전자 기기 KR20220103729A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019218405 2019-12-02
JPJP-P-2019-218405 2019-12-02
PCT/JP2020/042499 WO2021111848A1 (ja) 2019-12-02 2020-11-13 固体撮像装置及び電子機器

Publications (1)

Publication Number Publication Date
KR20220103729A true KR20220103729A (ko) 2022-07-22

Family

ID=76221577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227017664A KR20220103729A (ko) 2019-12-02 2020-11-13 고체 촬상 장치 및 전자 기기

Country Status (7)

Country Link
US (1) US20230300479A1 (ko)
EP (1) EP4072126A4 (ko)
JP (1) JPWO2021111848A1 (ko)
KR (1) KR20220103729A (ko)
CN (1) CN114731376A (ko)
TW (1) TW202137748A (ko)
WO (1) WO2021111848A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355664A (ja) 1998-06-05 1999-12-24 Matsushita Electron Corp 固体撮像装置およびその駆動方法
JP2001197368A (ja) 1999-10-22 2001-07-19 Hyundai Electronics Ind Co Ltd イメージセンサ
JP2002330346A (ja) 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｍｏｓセンサ回路
JP2019041226A (ja) 2017-08-24 2019-03-14 株式会社リコー 固体撮像素子及び撮像装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846070B2 (ja) * 1979-02-13 1983-10-14 松下電器産業株式会社 固体撮像装置
JP3915161B2 (ja) * 1997-03-04 2007-05-16 ソニー株式会社 ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
JP4252078B2 (ja) * 2006-09-28 2009-04-08 三洋電機株式会社 光検出装置
JP2010192659A (ja) * 2009-02-18 2010-09-02 Panasonic Corp 撮像装置
JP6037170B2 (ja) * 2013-04-16 2016-11-30 ソニー株式会社 固体撮像装置およびその信号処理方法、並びに電子機器
JP2015153962A (ja) * 2014-02-18 2015-08-24 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
US9332200B1 (en) * 2014-12-05 2016-05-03 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
WO2017150167A1 (ja) * 2016-02-29 2017-09-08 ソニー株式会社 固体撮像素子
US10498984B2 (en) * 2016-03-31 2019-12-03 Sony Corporation Solid-state image pickup device, method of driving the same, and electronic apparatus
FR3072564B1 (fr) * 2017-10-25 2019-10-18 Universite De Lille 1 Sciences Et Technologies Capteur optique
JP7043284B2 (ja) * 2018-02-15 2022-03-29 キヤノン株式会社 撮像装置および撮像システム、および移動体
JP7310098B2 (ja) * 2018-07-10 2023-07-19 富士通株式会社 赤外線検出器の制御回路及び制御方法、撮像装置
US11095842B2 (en) * 2019-07-26 2021-08-17 Omnivision Technologies, Inc. Image sensor with electronic global shutter and differential sensing using reset-sampling capacitor shared among multiple image storage capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355664A (ja) 1998-06-05 1999-12-24 Matsushita Electron Corp 固体撮像装置およびその駆動方法
JP2001197368A (ja) 1999-10-22 2001-07-19 Hyundai Electronics Ind Co Ltd イメージセンサ
JP2002330346A (ja) 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｍｏｓセンサ回路
JP2019041226A (ja) 2017-08-24 2019-03-14 株式会社リコー 固体撮像素子及び撮像装置

Also Published As

Publication number Publication date
US20230300479A1 (en) 2023-09-21
TW202137748A (zh) 2021-10-01
CN114731376A (zh) 2022-07-08
JPWO2021111848A1 (ko) 2021-06-10
EP4072126A4 (en) 2023-01-25
WO2021111848A1 (ja) 2021-06-10
EP4072126A1 (en) 2022-10-12

Similar Documents

Publication Publication Date Title
KR102653046B1 (ko) 수광 소자 및 전자 기기
US11895415B2 (en) Solid-state image device and imaging apparatus
US20220052099A1 (en) Semiconductor element
KR20210141935A (ko) 촬상 소자 및 반도체 소자
KR20220023764A (ko) 촬상 장치
KR20220124161A (ko) 고체 촬상 장치, 촬상 장치 및 촬상 시스템
WO2021112154A1 (en) Solid-state imaging device and electronic device
US20230007202A1 (en) Semiconductor device, imaging element, and electronic device
US11838670B2 (en) Imaging element and imaging apparatus
US20230022127A1 (en) Semiconductor element and electronic apparatus
KR20220109383A (ko) 반도체 소자 및 전자 기기
US20230300479A1 (en) Solid-state imaging device and electronic device
KR20220088697A (ko) 과광량 검지 회로, 수광 소자, 및 전자 기기
US20220417458A1 (en) Solid-state imaging device and electronic device
WO2023153245A1 (ja) 固体撮像装置及び電子機器
WO2024057470A1 (ja) 光検出装置およびその製造方法、並びに電子機器
WO2023112769A1 (ja) 固体撮像装置及び電子機器
US20240006432A1 (en) Imaging device
WO2023176551A1 (ja) 光電変換素子および光検出装置
CN110291636B (zh) 成像器件和电子装置
CN117716504A (zh) 光检测装置、光检测装置的制造方法和电子设备