KR20220102979A - 표면실장형 세라믹 축전기를 위한 스페이서 - Google Patents

표면실장형 세라믹 축전기를 위한 스페이서 Download PDF

Info

Publication number
KR20220102979A
KR20220102979A KR1020210005588A KR20210005588A KR20220102979A KR 20220102979 A KR20220102979 A KR 20220102979A KR 1020210005588 A KR1020210005588 A KR 1020210005588A KR 20210005588 A KR20210005588 A KR 20210005588A KR 20220102979 A KR20220102979 A KR 20220102979A
Authority
KR
South Korea
Prior art keywords
electrode
spacer
present
cavity
ceramic capacitor
Prior art date
Application number
KR1020210005588A
Other languages
English (en)
Other versions
KR102565670B1 (ko
Inventor
공명국
공다영
Original Assignee
공명국
공다영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 공명국, 공다영 filed Critical 공명국
Priority to KR1020210005588A priority Critical patent/KR102565670B1/ko
Publication of KR20220102979A publication Critical patent/KR20220102979A/ko
Application granted granted Critical
Publication of KR102565670B1 publication Critical patent/KR102565670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 일 실시 예에 따라, 축전기에 전기적으로 연결되는 제1 전극 및 제2 전극; PCB에 전기적으로 연결되는 제3 전극 및 제4 전극; 및 제1 전극과 제3 전극을, 제2 전극과 제4 전극을 각각 전기적으로 연결하는 도선을 포함하고, 제1 전극과 제2 전극 간에 제1 공동(cavity)이 형성된 구조를 갖는, 스페이서가 개시된다. 특징으로 한다. 본 발명에 의하면, 세라믹 축전기에서 압전효과 또는 역압전효과에 의한 팽창수축을 완충하여 PCB에 전달되지 않게 함으로써 음압 수준이 감소될 수 있다.

Description

표면실장형 세라믹 축전기를 위한 스페이서{SPACER FOR SURFACE MOUNTED CERAMIC CAPACITOR}
본 발명은 표면실장형 세라믹 축전기를 위한 스페이서에 관한 것으로, 더욱 상세하게는 축전기를 비롯하여 전자 부품에서 발생하는 잡음 및 진동을 감소시키기 위해 PCB 상에서 사용될 수 있는 스페이서에 관한 것이다.
축전기는 전기장에 전기 에너지를 저장하는 부품이다. 축전기는 전하를 저장하는 디바이스이다. 축전기의 전하 저장 능력은, 단위 전압에서 축전기에 저장되는 전하인, 정전용량(capacitance)으로 표시될 수 있다.
축전기의 물리적 형태와 구조는 매우 다양하며 많은 유형의 축전기가 일반적으로 사용된다. 대부분의 축전기는 금속판 또는 유전체로 분리된 다양한 형태의 전기 전도체가 두 개 이상 포함되어 있다. 전도체는 호일(foil), 박막, 소결된 금속 비드 또는 전해질일 수 있다. 비전도성 유전체는 축전기의 정전용량을 증가시키는 역할을 한다. 유전체로 일반적으로 사용되는 재료에는 유리, 세라믹, 플라스틱 필름, 종이, 운모, 공기 및 산화물 층이 있다.
축전기는 많은 일반 전기 장치에서 전기회로의 전자 부품으로 널리 사용된다. 저항과 달리 이상적인 축전기는 에너지를 소모하지 않지만 실제 축전기는 소량을 소모한다. 전위, 전압이 축전기의 단자에 인가될 때 전기장이 유전체를 가로질러 발생하여 한 플레이트에 순 양전하가 모이고 다른 플레이트에 순 음전하가 발생하여 실제로 유전체를 통해 흐르는 전류는 없으나 소스 회로를 통한 전하의 흐름이 발생된다. 조건이 충분히 오래 유지되면 소스 회로를 통과하는 전류가 중단된다. 시간에 따라 변하는 전압이 축전기의 리드에 적용되면 소스는 축전기의 충전 및 방전 주기로 인해 지속적인 전류가 흐르게 된다.
세라믹 축전기는 세라믹 재료가 유전체 역할을 하는 고정값 축전기이다. 한 개 이상의 세라믹 층과 두 개 이상의 전극 역할을 하는 금속층의 반복 구조로 구성된다. 세라믹 재료의 성분에 따라 전기적 거동특성이 결정되고 그에 따라 응용도 결정된다. 세라믹 축전기는 두 가지 응용 등급으로 나누어진다.
클래스 1은 공진회로에 응용되는 것으로 높은 안전성과 낮은 손실 특성을 가진다. 클래스 2는 버퍼, 바이패스 및 커플링에 응용되는 것으로 높은 체적 효율 특성을 갖는다. 세라믹 축전기, 특히 MLCC(Mulilayer Ceramic Capacitor, 다층 세라믹 축전기)는 연간 1조개 정도 사용되고 있다.
특수한 모양과 양식의 세라믹 축전기는 RFI(Radio Frequency Interference)/EMI(Electromagnetic Interference) 억제를 위한 축전기, 피드스루 축전기로 사용되며 더 큰 크기의 세라믹 축전기는 송신기용 전력 축전기로 사용된다.
다층 세라믹 축전기(MLCC)는 표면실장형태로 주로 제작되며 응용된다. MLCC는 낮은 ESR(Equivalent Series Resistance, 등가 직렬 저항), 낮은 ESL(Equivalent Series Inductance, 등가 직렬 인덕턴스), 작은 크기, 무극성의 장점을 가지고 있다. 반면에 MLCC는 세라믹 본연의 압전특성(Piezoelectric characteristic)을 갖는다. MLCC는 강유전특성을 갖는 세라믹 유전체로 제작이 되는데, 이 특성에 의해 PCB(Printed Circuit Board)에서 발진 현상으로 울리는 소리(ringing) 등의 잡음이 발생된다.
소음이 발생되는 원인은 가청범위(20~20KHz) 주파수를 갖는 동작 신호 또는 가청범위의 고조파를 발생시킬 수 있는 동작 신호에 의하며, 더 높은 전압은 더 높은 음압 수준(Sound Pressure Level, SPL)을 생성한다. 또한 더 높은 유전상수의 유전체는 더 높은 강유전체 특성을 가지며 더 높은 압전효과를 나타낸다. 그리고, 유전체의 두께가 얇아질수록 더 높은 SPL을 나타낸다.
MLCC가 실장되는 PCB에 대해서도 PCB가 두꺼울수록 변형에 강하여 음압 수준이 감소된다. 또한 MLCC의 아래 영역 PCB에 틈(길게 자른 영역)을 형성하면 음압 수준이 감소된다.
위의 문제점을 해결하기 위해 관련 기술로서 한국 등록특허 제10-1018648호는 MLCC 모듈을 개시하고 있다. 그러나 MLCC 모듈은, 연성기판과 리드단자를 이용하여 진동을 흡수하므로, 스페이서 형태의 본 발명의 구성과 차이를 보인다.
한국 등록 특허 제10-1018648호 (2011.02.23 등록)
본 발명이 해결하고자 하는 일 과제는, MCPCB(Metal Core PCB)와 같은 메탈 기판에 MLCC를 실장할 때 발생하는 음압 수준을 감소시키기 위하여 MCPCB와 MLCC 사이에 틈을 가지는 FR4와 같은 플라스틱 기판으로 된 스페이서(Spacer)를 제공하는 것이다.
MCPCB에서 MLCC의 아래 영역에 틈을 만들어 주면 MLCC가 작아서, 전원전압이 안전인증에서 요구되는 절연전압보다 높은 경우, MLCC의 단자와 MCPCB의 금속기판과의 절연거리 규격을 만족시킬 수가 없다. 따라서, 이 규격을 만족시키고 절연에 문제가 없게 하기 위하여 절연물질로 된 구조물이 필요하다. 만일 절연거리 규격을 만족시키지 못하면 고전압에 의해 단자간 또는 MCPCB 금속 기판 간에 방전에 의해 제품이 오동작 되거나 파괴될 수 있다.
상기 과제를 해결하기 위하여 본 발명의 일 실시 예에 따른 스페이서는, 축전기에 전기적으로 연결되는 제1 전극 및 제2 전극; PCB에 전기적으로 연결되는 제3 전극 및 제4 전극; 상기 제1 전극과 제3 전극을, 상기 제2 전극과 제4 전극을 각각 전기적으로 연결하는 도선을 포함하고, 제1 전극과 제2 전극 간에 제1 공동이 형성된 구조를 갖는다.
또한, 제1 전극 및 제2 전극은, 스페이서의 천정 면에 형성될 수 있다.
또한, 제3 전극 및 제4 전극은, 스페이서의 바닥 면에 형성될 수 있다.
또한, 도선은, 천정 면과 상기 바닥 면을 잇는 측면상에 형성된 도체 패턴을 포함할 수 있다.
또한, 도선은, 제1 전극과 제3 전극을, 제2 전극과 제4 전극을 3차원 공간에서 연결하는 케이블을 포함할 수 있다.
또한, 제1 전극 및 제2 전극은, 솔더링 공법을 통해 실장형 세라믹 축전기와 전기적으로 연결될 수 있다.
또한, 제1 전극 및 제2 전극은 스페이서의 천정 면에 배치되고, 제3 전극 및 제4 전극은 스페이서의 바닥 면에 배치되고, 스페이서는 제1 전극과 상기 제3 전극 간에 제2 공동이 형성된 구조를 가질 수 있다.
또한, 스페이서는 제2 전극과 상기 제4 전극 간에 제3 공동이 형성된 구조를 가질 수 있다.
또한, 제1 공동 내지 제3 공동 중에서 적어도 하나의 공동은, 스페이서의 천정 면과 바닥 면을 관통하게 형성될 수 있다.
기타 실시예의 구체적인 사항은 "발명을 실시하기 위한 구체적인 내용" 및 첨부 "도면"에 포함되어 있다.
본 발명의 이점 및/또는 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 각종 실시 예를 참조하면 명확해질 것이다.
그러나, 본 발명은 이하에서 개시되는 각 실시예의 구성만으로 한정되는 것이 아니라 서로 다른 다양한 형태로도 구현될 수도 있으며, 단지 본 명세서에서 개시한 각각의 실시 예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구범위의 각 청구항의 범주에 의해 정의될 뿐임을 알아야 한다
본 발명에 의하면, 스페이서를 형성하여 PCB 안전인증에서 요구되는 절연거리가 확보될 수 있다.
또한, 세라믹 축전기에서 압전효과 또는 역압전효과에 의한 팽창수축을 완충하여 PCB에 전달되지 않게 함으로써 음압 수준이 감소될 수 있다.
또한, 스페이서를 통해 안전인증 규격에서 요구되는 잡음 수준에 도달될 수 있다.
도 1는 본 발명의 일 실시 예에 따른 스페이서의 상부 입체도이다.
도 2는 본 발명의 일 실시 예에 따른 스페이서의 하부 입체도이다.
도 3는 본 발명의 일 실시 예에 따른 스페이서에 실장된 세라믹 축전기를 포함하는 PCB의 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 스페이서의 측면도이다.
본 발명을 상세하게 설명하기 전에, 본 명세서에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 무조건 한정하여 해석되어서는 아니 되며, 본 발명의 발명자가 자신의 발명을 가장 최선의 방법으로 설명하기 위해서 각종 용어의 개념을 적절하게 정의하여 사용할 수 있고, 더 나아가 이들 용어나 단어는 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 함을 알아야 한다.
즉, 본 명세서에서 사용된 용어는 본 발명의 바람직한 실시 예를 설명하기 위해서 사용되는 것일 뿐이고, 본 발명의 내용을 구체적으로 한정하려는 의도로 사용된 것이 아니며, 이들 용어는 본 발명의 여러 가지 가능성을 고려하여 정의된 용어임을 알아야 한다.
또한, 본 명세서에서, 단수의 표현은 문맥상 명확하게 다른 의미로 지시하지 않는 이상, 복수의 표현을 포함할 수 있으며, 유사하게 복수로 표현되어 있다고 하더라도 단수의 의미를 포함할 수 있음을 알아야 한다.
본 명세서의 전체에 걸쳐서 어떤 구성 요소가 다른 구성 요소를 "포함"한다고 기재하는 경우에는, 특별히 반대되는 의미의 기재가 없는 한 임의의 다른 구성 요소를 제외하는 것이 아니라 임의의 다른 구성 요소를 더 포함할 수도 있다는 것을 의미할 수 있다.
더 나아가서, 어떤 구성 요소가 다른 구성 요소의 "내부에 존재하거나, 연결되어 설치된다"라고 기재한 경우에는, 이 구성 요소가 다른 구성 요소와 직접적으로 연결되어 있거나 접촉하여 설치되어 있을 수 있고, 일정한 거리를 두고 이격되어 설치되어 있을 수도 있으며, 일정한 거리를 두고 이격되어 설치되어 있는 경우에 대해서는 해당 구성 요소를 다른 구성 요소에 고정 내지 연결하기 위한 제 3의 구성 요소 또는 수단이 존재할 수 있으며, 이 제 3의 구성 요소 또는 수단에 대한 설명은 생략될 수도 있음을 알아야 한다.
반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결"되어 있다거나, 또는 "직접 접속"되어 있다고 기재되는 경우에는, 제 3의 구성 요소 또는 수단이 존재하지 않는 것으로 이해하여야 한다.
마찬가지로, 각 구성 요소 간의 관계를 설명하는 다른 표현들, 즉 " ~ 사이에"와 "바로 ~ 사이에", 또는 " ~ 에 이웃하는"과 " ~ 에 직접 이웃하는" 등도 마찬가지의 취지를 가지고 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 "일면", "타면", "일측", "타측", "제 1", "제 2" 등의 용어는, 사용된다면, 하나의 구성 요소에 대해서 이 하나의 구성 요소가 다른 구성 요소로부터 명확하게 구별될 수 있도록 하기 위해서 사용되며, 이와 같은 용어에 의해서 해당 구성 요소의 의미가 제한적으로 사용되는 것은 아님을 알아야 한다.
또한, 본 명세서에서 "상", "하", "좌", "우" 등의 위치와 관련된 용어는, 사용된다면, 해당 구성 요소에 대해서 해당 도면에서의 상대적인 위치를 나타내고 있는 것으로 이해하여야 하며, 이들의 위치에 대해서 절대적인 위치를 특정하지 않는 이상은, 이들 위치 관련 용어가 절대적인 위치를 언급하고 있는 것으로 이해하여서는 아니된다.
또한, 본 명세서에서는 각 도면의 각 구성 요소에 대해서 그 도면 부호를 명기함에 있어서, 동일한 구성 요소에 대해서는 이 구성 요소가 비록 다른 도면에 표시되더라도 동일한 도면 부호를 가지고 있도록, 즉 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지시하고 있다.
본 명세서에 첨부된 도면에서 본 발명을 구성하는 각 구성 요소의 크기, 위치, 결합 관계 등은 본 발명의 사상을 충분히 명확하게 전달할 수 있도록 하기 위해서 또는 설명의 편의를 위해서 일부 과장 또는 축소되거나 생략되어 기술되어 있을 수 있고, 따라서 그 비례나 축척은 엄밀하지 않을 수 있다.
또한, 이하에서, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 구성, 예를 들어, 종래 기술을 포함하는 공지 기술에 대해 상세한 설명은 생략될 수도 있다.
이하, 본 발명의 실시 예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다.
압전효과는 물체에 기계적 압력이 가해졌을 때 유전분극에 의해 전압이 발생하는 현상이며, 역압전효과는 물체에 전기를 가했을 때 물체가 변형되는 현상이다. 이때 인가된 전압과 물체의 인가된 압력 또는 변형은 대체적으로 비례관계를 가진다.
PCB 상에 실장된 세라믹 축전기는, 인가된 전압의 변화에 따라 압전효과 혹은 역압전효과에 의해 팽창과 수축될 수 있다. 따라서 세라믹 축전기 자체의 진동에 의한 잡음 및 세라믹 축전기와 연결된 PCB의 팽창 및 수축에 의한 더 큰 잡음이 문제가 된다.
본 발명의 일 실시 예에 따른 스페이서는, 세라믹 축전기 및 PCB에서 발생하는 진동 및 잡음을 방지하는 기술에 관한 것으로, PCB와 세라믹 축전기 사이에 삽입되는 스페이서에 관한 것이다.
도 1은 본 발명의 일 실시 예에 따른 스페이서의 상부 입체도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 스페이서(100)의 천정 면이 묘사되어 있다. 스페이서(100)의 형상은 천정 면과, 이와 대향하는 바닥 면 및 천정 면과 바닥 면을 잇는 측면으로 구성될 수 있다.
스페이서(100)는 천정 면에서 제1 전극(110) 및 제2 전극(130)을 포함하도록 구성될 수 있다. 제1 전극(110) 및 제2 전극(130)은, 스페이서(100) 상에 실장되는 축전기, 예를 들어 세라믹 축전기에 포함된 2개의 전극과 전기적으로 연결될 수 있다. 제1 전극(110) 및 제2 전극(130)은, 특히 솔더링 공법을 통해 세라믹 축전기의 2개의 극과 각각 전기적으로 연결될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 스페이서의 하부 입체도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 스페이서(100)의 바닥 면이 묘사되어 있다.
스페이서(100)는 바닥 면에서 제3 전극(160) 및 제4 전극(170)을 포함하도록 구성될 수 있다. 제3 전극(160) 및 제4 전극(170)은, 스페이서(100)가 PCB에 실장되는 경우, PCB에 포함된 2개의 전극과 전기적으로 연결될 수 있다.
도 1 및 도 2를 다시 참조하면, 스페이서(100)는 제1 전극(130)과 제3 전극(160)을 서로 연결하는 도선(120)을 포함하도록 구성될 수 있다. 또한, 스페이서(100)는 제2 전극(130)과 제4 전극(170)를 연결하는 도선(140)을 포함하도록 구성될 수 있다.
도선(120, 140)은 스페이서(100) 상에 형상화 되는 도체 패턴을 포함하도록 구성될 수 있다. 도선(150)은 스페이서(100)의 측면에도 구비될 수 있다. 예를 들어, 전체 도체 패턴은 크게 두 부분, 즉 스페이서(100) 천정 면 상의 패턴(120, 130), 및 측면 상의 패턴(150)을 포함하도록 구성될 수 있다. 이러한 패턴들은 서로 연결되어 천정 면의 극과 바닥 면의 극을 전기적으로 서로 연결한다.
도 1의 도시와는 다르게, 도선(120, 140)은 3차원 공간에서 극과 극을 연결하는 케이블을 포함하도록 구성될 수 있다. 케이블은 스페이서(100)와 독립적으로 구성될 수 있다.
스페이서(100)는 실장된 축전기에 전압이 인가되는 경우 발생될 수 있는 소음 및 진동을 상쇄하는 공동이 형성된 구조를 가질 수 있다. 즉 공동이 스페이서 상에 형성될 수 있다. 다양한 수, 모양 및 크기의 공동이 스페이서(100) 상에 형성될 수 있다.
도 2를 다시 참조하면, 제1 공동(180)은 제1 전극(110) 및 제2 전극(130) 사이에 형성될 수 있다. 제1 공동(180)은 제1 전극(110)과 제2 전극(130) 사이에 전달되는 진동을 상쇄시켜 소음을 방지할 수 있다.
제2 공동(191)은 제1 전극(110) 및 제3 전극(160) 사이에 형성될 수 있다. 제2 공동(191)은 제1 전극(110) 및 제3 전극(160) 사이에 전달되는 진동을 상쇄시켜 소음을 방지할 수 있다. 즉 제2 공동(191)은 세라믹 축전기에서 발생된 진동이 PCB(200)에 전달되는 것을 방지하는 기능을 한다.
제3 공동(192)은 제2 전극(130) 및 제4 전극(170) 사이에 형성될 수 있다. 제3 공동(192)은 제2 전극(130) 및 제4 전극(170) 사이에 전달되는 진동을 상쇄시켜 소음을 방지할 수 있다. 즉 제3 공동(192)은 세라믹 축전기에서 발생된 진동이 PCB(200)에 전달되는 것을 방지하는 기능을 한다.
제1 내지 제3 공동(180, 191, 192) 중에서 적어도 하나의 공동은 스페이서(100)의 천정 면과 바닥 면이 관통하도록 형성될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 스페이서에 실장된 세라믹 축전기를 포함하는 PCB의 예시도이다.
도 3을 참조하면, 스페이서(100) 상에 실장된 세라믹 축전기(300)가 묘사되어 있다. 그리고 스페이서(100)는 PCB(200) 상에 실장되어 있다. 세라믹 축전기(300)에 포함된 2개의 극은, 예를 들어 솔더링 공법을 통해 전기적으로 제1 전극 및 제2 전극에 각각 연결될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 스페이서의 측면도이다.
도 4를 참조하면, 스페이스(100)의 천정 면에는 제1 전극(110) 및 제2 전극(130)이 배치되고, 바닥 면에는 제3 전극(160) 및 제4 전극(170)이 배치된다. 그리고 제1 전극(110)과 제2 전극(130) 사이에 제1 공동(180)이 형성되고, 제1 전극(110)과 제3 전극(160) 사이에 제2 공동(191)이 형성되고, 제2 전극(130)과 제4 전극(170) 사이에 제3 공동(192)이 형성된다. 제1 내지 제3 공동은 스페이서(100) 내부에 형성된 것으로 시각적으로 확인되도록 표시되어 있다.
제1 전극(110)은 도선, 즉 도체 패턴을 통해 제3 전극(160)과 전기적으로 연결되고, 제3 전극(130)은 마찬가지로 도선, 즉 도체 패턴을 통해 제4 전극(17)과 전기적으로 연결된다.
스페이스(100)의 천정 면과 바닥 면은 대체적으로 평평한 면이나, 제1 내지 제4 전극이 배치된 부위가 도출되게 형성될 수 있다. 도 4의 측면도를 참조하면, 돌출 부위가 표시되어 있다. 돌출 부위로 인하여 제3 전극 및 제4 전극을 제외하면, 스페이서(100)는 PCB(200)와의 일정 이격을 유지할 수 있다. 또한 돌출 부위로 인하여 제1 전극 및 제2 전극을 제외하면, 스페이서(100)는 축전기(300)와 일정 이격을 유지할 수 있다. 이러한 이격들은 진동을 감시키는 기능을 한다.
도 1 내지 도 3의 도면을 참조하면, 본 발명의 일 실시 예에 따른, 세라믹 축전기 단자와 세라믹 축전기에서 역압전효과에 의해 발생되는 팽창수축에 의한 진동을 감쇄시키기 위한 스페이서(100)는, 세라믹 축전기 바닥 면에 위치한 공동과 세라믹 축전기를 솔더링에 의해 실장할 수 있도록 스페이서의 천정 면에 배치된 제1 단자 및 제2 단자와 세라믹 축전기의 제1 단자 및 제2 단자의 바깥쪽에 위치한 공동과 세라믹 축전기의 단자를 전기적으로 연결하는 공동을 우회하는 스페이서 천정 면에 배치된 도선과 스페이서의 천정 면과 바닥 면을 연결하는 스페이서의 측면에 배치된 도선과 이 도선과 계속 연결된 스페이서 바닥 면에 배치된 제3 단자 및 제4 단자를 포함하도록 구성되고, 이 바닥 면의 제3 단자 및 제4 단자는 MCPCB에 배치된 단자에 솔더링에 의해 연결될 수 있다.
본 발명의 일 실시 예에 따른 스페이서(100)는, MCPCB에 형성된 공동에 의해서는 만족되지 않았던 절연거리를 만족시킬 수 있다.
또한 본 발명의 일 실시 예에 따른 스페이서(100)는, 세라믹 축전기에서 발생하여 MCPCB에 전달되는 진동을 완화하여 음압수준을 감소시키고, 인증 규격에서 요구되는 잡음 규격을 만족시킬 수 있다.
물론 제품의 기판은 MCPCB가 아닌 플라스틱과 같은 다른 재질의 기판에서도 음압 수준 감소 효과는 나타나며, 본 발명의 내용이 MCPCB에 국한되는 것은 아니다.
본 발명의 일 실시 예에 따른 스페이서는, FR4 PCB를 도 1에 나타낸 바와 같이 상부에 세라믹 축전기와 연결될 단자를 포함하며, 각 단자에 연결된 금속선이 스페이서 양끝까지 연결되고 스페이서의 양끝 측면을 통하여 하부에 MCPCB에 표면실장할 수 있는 단자를 포함할 수 있다. 세라믹 축전기가 실장되는 이 스페이서의 가운데 부분은 도 1과 같이 FR4 기판이 제거되어 제1 공동이 형성되고, 세라믹 축전기의 제1 단자 및 제2 단자의 양쪽 바깥쪽에도 FR4가 제거되어 제2 공동 및 제3 공동이 형성될 수 있다. 세라믹 축전기의 아래 FR4의 가운데 제1 공동이 잡음을 제거하는데 효과가 있는데, 세라믹 축전기의 제1 단자와 제2 단자의 바깥쪽에 추가로 제2 공동 및 제3 공동을 형성하여 더욱 더 음압 수준이 낮아질 수 있다.
PCB 용도로 사용되는 FR4는, 유리 섬유 패브릭(glass fiber fabric)에 구리 박막(copper foil)을 포함하나, 본 발명의 일 실시 예에 따른 스페이서는 구리 박막은 포함하지 않고, 에폭시 수지, 브롬계 난연제, 및 유리 섬유 패브릭 중에서 적어도 하나로 된 복수의 레이어를 포함하도록 구성될 수 있다.
본 발명의 일 실시 예에 따른 스페이서는, 일 레이어의 PCB와 달리 복수의 레이어를 포함하도록 구성될 수 있다. 그리고 복수의 레이어는 동질 또는 이질의 레이어일 수 있다. 복수의 레이어들은 서로 다른 밀도로 구성되어 있어서, 레이어 간의 밀도의 차이로 인하여 커패시터에서 발생하는 진동을 흡수할 수 있는 장점이 있다.
이러한 상기 스페이서의 가로 길이를 Ws로, 세로 길이를 Ls로 표시하고, 세라믹 축전기의 가로 길이를 Wc로, 세로 길이를 Lc로 표시하면, 다음과 같은 관계식이 만족되며, 비율을 나타내는 a, b는 다음의 범위에 있을 때 실용적인 크기가 된다. 단, 이 수치 범위에 의해 본 발명기술의 기능이 제한되는 것은 아니고 일 실시 예로 나타낸 것이다.
Figure pat00001
Figure pat00002
이와 같이 본 발명의 일 실시 예에 따르면, 스페이서를 형성하여 PCB 안전인증에서 요구되는 절연거리가 확보될 수 있다.
또한, 세라믹 축전기에서 압전효과 또는 역압전효과에 의한 팽창수축을 완충하여 PCB에 전달되지 않게 함으로써 음압 수준이 감소될 수 있다.
또한, 스페이서를 통해 안전인증 규격에서 요구되는 잡음 수준에 도달될 수 있다.
이상, 일부 예를 들어서 본 발명의 바람직한 여러 가지 실시 예에 대해서 설명하였지만, 본 "발명을 실시하기 위한 구체적인 내용" 항목에 기재된 여러 가지 다양한 실시 예에 관한 설명은 예시적인 것에 불과한 것이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이상의 설명으로부터 본 발명을 다양하게 변형하여 실시하거나 본 발명과 균등한 실시를 행할 수 있다는 점을 잘 이해하고 있을 것이다.
또한, 본 발명은 다른 다양한 형태로 구현될 수 있기 때문에 본 발명은 상술한 설명에 의해서 한정되는 것이 아니며, 이상의 설명은 본 발명의 개시 내용이 완전해지도록 하기 위한 것으로 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이며, 본 발명은 청구범위의 각 청구항에 의해서 정의될 뿐임을 알아야 한다.
100: 스페이서
110: 제 1전극
120: 제 1전극과 제3전극을 연결하는 도선
130: 제 2전극
140: 제 2전극과 제4전극을 연결하는 도선
150: 측면 도선
160: 제3 전극
170: 제4 전극
180: 제1 전극과 제2 전극 사이의 제1 공동
191: 제2 공동
192: 제3 공동
200: PCB
300: 축전기

Claims (9)

  1. 축전기에 전기적으로 연결되는 제1 전극 및 제2 전극;
    PCB에 전기적으로 연결되는 제3 전극 및 제4 전극; 및
    상기 제1 전극과 제3 전극을, 상기 제2 전극과 제4 전극을 각각 전기적으로 연결하는 도선을 포함하고,
    상기 제1 전극과 제2 전극 간에 제1 공동(cavity)이 형성된 구조를 갖는,
    스페이서.
  2. 제 1 항에 있어서,
    상기 제1 전극 및 제2 전극은,
    상기 스페이서의 천정 면에 형성되는,
    스페이서,
  3. 제 1 항에 있어서,
    상기 제3 전극 및 제4 전극은,
    상기 스페이서의 바닥 면에 형성되는,
    스페이서.
  4. 제 1 항에 있어서,
    상기 도선은,
    상기 천정 면과 상기 바닥 면을 잇는 측면상에 형성된 도체 패턴을 포함하는,
    스페이서.
  5. 제 1 항에 있어서,
    상기 도선은,
    상기 제1 전극과 제3 전극을, 상기 제2 전극과 제4 전극을 3차원 공간에서 연결하는 케이블을 포함하는,
    스페이서.
  6. 제 1 항에 있어서,
    상기 제1 전극 및 제2 전극은,
    솔더링 공법을 통해 실장형 세라믹 축전기와 전기적으로 연결되는,
    스페이서.
  7. 제 1 항에 있어서,
    상기 제1 전극 및 제2 전극은 상기 스페이서의 천정 면에 배치되고,
    상기 제3 전극 및 제4 전극은 상기 스페이서의 바닥 면에 배치되고,
    상기 제1 전극과 상기 제3 전극 간에 제2 공동이 형성된 구조를 갖는,
    스페이서.
  8. 제 7 항에 있어서,
    상기 제2 전극과 상기 제4 전극 간에 제3 공동이 형성된 구조를 갖는,
    스페이서.
  9. 제 1 항 또는 제 8 항에 있어서,
    상기 제1 공동 내지 제3 공동 중에서 적어도 하나의 공동은,
    상기 스페이서의 천정 면과 바닥 면을 관통하게 형성되는,
    스페이서.
KR1020210005588A 2021-01-14 2021-01-14 표면실장형 세라믹 축전기를 위한 스페이서 KR102565670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210005588A KR102565670B1 (ko) 2021-01-14 2021-01-14 표면실장형 세라믹 축전기를 위한 스페이서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210005588A KR102565670B1 (ko) 2021-01-14 2021-01-14 표면실장형 세라믹 축전기를 위한 스페이서

Publications (2)

Publication Number Publication Date
KR20220102979A true KR20220102979A (ko) 2022-07-21
KR102565670B1 KR102565670B1 (ko) 2023-08-11

Family

ID=82610231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210005588A KR102565670B1 (ko) 2021-01-14 2021-01-14 표면실장형 세라믹 축전기를 위한 스페이서

Country Status (1)

Country Link
KR (1) KR102565670B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
KR101018648B1 (ko) 2004-04-29 2011-03-03 엘지디스플레이 주식회사 액정표시장치용 인버터 커버쉴드
KR20130139174A (ko) * 2012-06-12 2013-12-20 가부시키가이샤 무라타 세이사쿠쇼 칩 부품 구조체
KR102070232B1 (ko) * 2014-10-23 2020-01-28 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
KR101018648B1 (ko) 2004-04-29 2011-03-03 엘지디스플레이 주식회사 액정표시장치용 인버터 커버쉴드
KR20130139174A (ko) * 2012-06-12 2013-12-20 가부시키가이샤 무라타 세이사쿠쇼 칩 부품 구조체
KR102070232B1 (ko) * 2014-10-23 2020-01-28 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판

Also Published As

Publication number Publication date
KR102565670B1 (ko) 2023-08-11

Similar Documents

Publication Publication Date Title
KR101058697B1 (ko) 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
US6661638B2 (en) Capacitor employing both fringe and plate capacitance and method of manufacture thereof
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN105161300B (zh) 多层陶瓷电容器及其上安装有多层陶瓷电容器的板
CN104575938A (zh) 线圈组件及其制造方法、基板及具有基板的电压调整模块
KR102029500B1 (ko) 복합 전자부품 및 그 실장 기판
CN208797911U (zh) 带有esd保护功能的安装型复合部件
JP2012248846A (ja) 積層セラミックコンデンサの回路基板の実装構造
KR20180050004A (ko) 적층 세라믹 커패시터
KR20140136741A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN110391085A (zh) 复合电子组件
TWI365014B (en) Embedded capacitor core having a multiple-layer structure
CA2769923C (en) Multi-plate board-embedded capacitor and methods for fabricating the same
KR20170113280A (ko) 적층 커패시터
KR102565670B1 (ko) 표면실장형 세라믹 축전기를 위한 스페이서
CN201247691Y (zh) 积层陶瓷电容器结构
KR101292775B1 (ko) 대용량 패키지형 적층 박막 커패시터
JP5683169B2 (ja) コンデンサ素子を含むデバイス
JP2003188054A (ja) 容量特性の電気素子
JP5882001B2 (ja) プリント配線板
JP2017139403A (ja) 積層貫通コンデンサ及び電子部品装置
JP5384395B2 (ja) 分布定数型ノイズフィルタ
JP5741416B2 (ja) 電子部品の実装構造
KR20140144058A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN218041898U (zh) 一种防静电印刷电路板及电池充电设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant