KR20140144058A - 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 - Google Patents

적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 Download PDF

Info

Publication number
KR20140144058A
KR20140144058A KR20130066038A KR20130066038A KR20140144058A KR 20140144058 A KR20140144058 A KR 20140144058A KR 20130066038 A KR20130066038 A KR 20130066038A KR 20130066038 A KR20130066038 A KR 20130066038A KR 20140144058 A KR20140144058 A KR 20140144058A
Authority
KR
South Korea
Prior art keywords
internal electrode
lead portion
external
ceramic body
external electrode
Prior art date
Application number
KR20130066038A
Other languages
English (en)
Other versions
KR102126420B1 (ko
Inventor
김유나
최재열
이종호
김상혁
김두영
김성우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130066038A priority Critical patent/KR102126420B1/ko
Priority to US14/088,049 priority patent/US9589728B2/en
Publication of KR20140144058A publication Critical patent/KR20140144058A/ko
Application granted granted Critical
Publication of KR102126420B1 publication Critical patent/KR102126420B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 서로 길이 방향으로 소정간격 어긋나도록 배치된 제1 내부전극군 및 제2 내부전극군; 상기 세라믹 본체의 하나 이상의 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극 및 제2 외부전극; 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층; 을 포함하며, 상기 제1 내부전극군은 제1 패턴부 및 상기 제1 외부전극과 연결되는 제1 리드부를 포함하는 제1 내부전극과 제2 패턴부 및 상기 제2 외부전극과 연결되는 제2 리드부를 포함하는 제2 내부전극으로 이루어지며, 상기 제2 내부전극군은 제3 패턴부 및 상기 제1 외부전극과 연결되는 제3 리드부를 포함하는 제3 내부전극과 제4 패턴부 및 상기 제2 외부전극과 연결되는 제4 리드부를 포함하는 제4 내부전극으로 이루어지는 적층 세라믹 커패시터를 제공할 수 있다.

Description

적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판{Multi-layered ceramic capacitor and board for mounting the same}
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 기판에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
또한, 적층 세라믹 커패시터는 LSI의 전원 회로 내에 배치되는 바이패스(bypass) 커패시터로 유용하게 사용되고 있으며, 이러한 바이패스 커패시터로 기능하기 위해서는 적층 세라믹 커패시터가 고주파 노이즈를 효과적으로 제거할 수 있어야 한다. 이러한 요구는 전자장치의 고주파화 경향에 따라 더욱 증가되고 있다. 바이패스 커패시터로 사용되는 적층 세라믹 커패시터는 회로기판 상의 실장 패드 상에 솔더링을 통하여 전기적으로 연결되며 상기 실장 패드는 기판 상의 배선 패턴이나 도전성 비아를 통해 다른 외부 회로와 연결될 수 있다.
일본 공개 특허공보 제1998-289837호
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 기판을 제공하고자 한다.
본 발명의 일 실시형태는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체; 상기 유전체층을 사이에 두고 서로 길이 방향으로 소정간격 어긋나도록 배치된 제1 내부전극군 및 제2 내부전극군; 상기 세라믹 본체의 하나 이상의 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극 및 제2 외부전극; 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층; 을 포함하며, 상기 제1 내부전극군은 제1 패턴부 및 상기 제1 외부전극과 연결되는 제1 리드부를 포함하는 제1 내부전극과 제2 패턴부 및 상기 제2 외부전극과 연결되는 제2 리드부를 포함하는 제2 내부전극으로 이루어지며, 상기 제2 내부전극군은 제3 패턴부 및 상기 제1 외부전극과 연결되는 제3 리드부를 포함하는 제3 내부전극과 제4 패턴부 및 상기 제2 외부전극과 연결되는 제4 리드부를 포함하는 제4 내부전극으로 이루어지는 적층 세라믹 커패시터를 제공할 수 있다.
상기 제1 내부전극군은 상기 세라믹 본체의 제1 단면에 인접하며, 상기 제2 내부전극군은 상기 세라믹 본체의 제2 단면에 인접하도록 배치될 수 있다.
상기 제1 리드부 및 상기 제3 리드부는 상기 제1 외부전극과 연결되는 영역이 서로 대응하도록 형성될 수 있다.
상기 제4 리드부 및 상기 제2 리드부는 상기 제1 외부전극과 연결되는 영역이 서로 대응하도록 형성될 수 있다.
상기 제2 리드부는 상기 제2 패턴부에 대하여 사선으로 배치될 수 있다.
상기 제3 리드부는 상기 제3 패턴부에 대하여 사선으로 배치될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면과 제2 측면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면과 제2 측면으로 연장되어 형성될 수 있다.
상기 제1 외부전극은 상기 제1 측면으로부터 상기 제1 주면으로 연장되어 형성되며, 상기 제2 외부전극은 상기 제2 측면으로부터 상기 제1 주면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 및 제2 단면과 접하도록 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 제1 및 제2 단면으로부터 소정 간격 이격되어 형성될 수 있다.
상기 절연층은 유기수지, 세라믹, 무기필러, 글라스 또는 이들의 혼합물을 포함할 수 있다.
상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수평으로 배치될 수 있다.
상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 2.0μm를 만족할 수 있다.
상기 제1 및 제2 내부전극의 두께는 1.5μm 이하일 수 있다.
본 발명의 다른 일 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며, 상기 적층 세라믹 커패시터는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체, 상기 유전체층을 사이에 두고 서로 길이 방향으로 소정간격 어긋나도록 배치된 제1 내부전극군 및 제2 내부전극군, 상기 세라믹 본체의 하나 이상의 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극 및 제2 외부전극 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층을 포함하며, 상기 제1 내부전극군은 제1 패턴부 및 상기 제1 외부전극과 연결되는 제1 리드부를 포함하는 제1 내부전극과 제2 패턴부 및 상기 제2 외부전극과 연결되는 제2 리드부를 포함하는 제2 내부전극으로 이루어지며, 상기 제2 내부전극군은 제3 패턴부 및 상기 제1 외부전극과 연결되는 제3 리드부를 포함하는 제3 내부전극과 제4 패턴부 및 상기 제2 외부전극과 연결되는 제4 리드부를 포함하는 제4 내부전극으로 이루어지는 적층 세라믹 커패시터의 실장 기판을 제공할 수 있다.
상기 제1 및 제2 주면 중 상기 제1 및 제2 외부전극이 연장된 일면은 상기 인쇄회로 기판과 마주보는 실장면이 될 수 있다.
상기 제1 내부전극군은 상기 세라믹 본체의 제1 단면에 인접하며, 상기 제2 내부전극군은 상기 세라믹 본체의 제2 단면에 인접하도록 배치될 수 있다.
상기 제1 리드부 및 상기 제3 리드부는 상기 제1 외부전극과 연결되는 영역이 서로 대응하도록 형성될 수 있다.
상기 제4 리드부 및 상기 제2 리드부는 상기 제1 외부전극과 연결되는 영역이 서로 대응하도록 형성될 수 있다.
상기 제2 리드부는 상기 제2 패턴부에 대하여 사선으로 배치될 수 있다.
상기 제3 리드부는 상기 제3 패턴부에 대하여 사선으로 배치될 수 있다.
본 발명에 의하면, 내부전극의 수평실장이 가능하고, 실장 밀도가 향상된 고용량의 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 기판을 제공할 수 있다.
본 발명에 의하면 어쿠스틱 노이즈가 현저히 감소된 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 기판을 제공할 수 있다.
도 1은 본 발명 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2a 및 도 2b는 본 발명 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체를 개략적으로 나타내는 사시도이다.
도 3은 도 1의 A-A' 단면도이다.
도 4a 및 도 4b는 본 발명 실시형태에 따른 적층 세라믹 커패시터의 내부전극 구조를 나타내는 평면도이다.
도 5a 내지 도 5g는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체 및 외부전극을 나타내는 사시도이다.
도 6은 본 발명 일 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체, 외부전극 및 절연층을 나타내는 사시도이다.
도 7은 본 발명 다른 일 실시형태에 따른 적층 세라믹 커패시터의 실장 기판을 개략적으로 나타내는 사시도이다.
도 8은 도 7의 적층 세라믹 커패시터의 실장기판을 B-B' 방향으로 절단한 단면도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
적층 세라믹 커패시터(100)
본 발명의 일 실시형태는 유전체층(111)을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면(5, 6), 길이 방향으로 마주보는 제1 및 제2 단면(3, 4) 및 폭 방향으로 마주보는 제1 및 제2 측면(1, 2)을 갖는 세라믹 본체(110); 상기 유전체층(111)을 사이에 두고 서로 길이 방향으로 소정간격 어긋나도록 배치된 제1 내부전극군(Ⅰ) 및 제2 내부전극군(Ⅱ); 상기 세라믹 본체의 하나 이상의 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극 및 제2 외부전극(131, 132); 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층(140); 을 포함하며, 상기 제1 내부전극군은 제1 패턴부(121a) 및 상기 제1 외부전극(131)과 연결되는 제1 리드부(121b)를 포함하는 제1 내부전극(121)과 제2 패턴부(122a) 및 상기 제2 외부전극(132)과 연결되는 제2 리드부(122b)를 포함하는 제2 내부전극(122)으로 이루어지며, 상기 제2 내부전극군은 제3 패턴부(123a) 및 상기 제1 외부전극(131)과 연결되는 제3 리드부(123b)를 포함하는 제3 내부전극(123)과 제4 패턴부(124a) 및 상기 제2 외부전극(132)과 연결되는 제4 리드부(124b)를 포함하는 제4 내부전극(124)으로 이루어지는 적층 세라믹 커패시터(100)를 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 실시형태를 상세히 설명한다.
도 1은 본 발명 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이고, 도 2a 및 도 2b는 본 발명 실시형태에 따른 적층 세라믹 커패시터의 세라믹 본체를 개략적으로 나타내는 사시도이며, 도 3은 도 1의 A-A' 단면도이다.
도 1을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 세라믹 본체(110); 제1 및 제2 외부전극(131, 132); 및 절연층(140)을 포함할 수 있다.
도 2a 및 도 2b를 참조하면, 상기 세라믹 본체(110)는 두께 방향으로 서로 대향하는 제1 주면(5) 및 제2 주면(6)과 폭 방향으로 서로 대향하면서 상기 제1 주면 및 제2 주면을 연결하는 제1 측면(1) 및 제2 측면(2) 그리고 길이방향으로 서로 대향하면서 상기 제1 주면 및 제2 주면을 연결하는 제1 단면(3) 및 제2 단면(4)을 가질 수 있다.
상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 상기 세라믹 본체(110)는 육면체 형상으로 이루어질 수 있다. 칩 소성 시 세라믹 분말의 소성 수축으로 인하여, 세라믹 본체(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
상기 세라믹 본체(110)는 도 3에 나타난 바와 같이 복수의 유전체층(111)과 유전체층(111) 상에 형성된 제1 및 제2 내부전극(121, 122)으로 이루어진 제1 내부전극군(Ⅰ) 및 유전체층(111) 상에 형성된 제3 및 제4 내부전극(123, 124)으로 이루어진 제2 내부전극군(Ⅱ)을 포함하며, 내부전극이 형성된 복수의 유전체층이 적층되어 형성될 수 있다.
또한 제1 및 제2 내부전극(121, 122)은 일 유전체층(111)을 사이에 두고 서로 대향하도록 y-방향으로 적층될 수 있으며, 제3 및 제4 내부전극(123, 124)은 일 유전체층(111)을 사이에 두고 서로 대향하도록 y-방향으로 적층될 수 있다.
본 발명의 일 실시형태에 따르면, y-방향은 세라믹 본체의 두께 방향으로서, 내부전극이 유전체층을 사이에 두고 적층되는 방향이며, x-방향은 세라믹 본체의 길이 방향이며, z-방향은 세라믹 본체의 폭 방향일 수 있다.
여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
상기 제1 및 제2 내부전극군(Ⅰ, Ⅱ)은 일 유전체층을 사이에 두고 서로 대향하도록 y-방향으로 적층되되 상기 세라믹 본체의 길이-두께(x-y)방향 단면에서, 길이 방향(x-방향)으로 소정간격 어긋나게 배치될 수 있다.
즉 상기 제1 내부전극군(Ⅰ)은 상기 세라믹 본체의 제1 단면에 인접하도록 배치되고, 상기 제2 내부전극군(Ⅱ)은 상기 세라믹 본체의 제2 단면에 인접하도록 배치될 수 있다.
다시 말해, 제1 및 제2 내부전극군(Ⅰ, Ⅱ)은 길이 방향으로 소정간격 어긋나도록 배치되어 길이-두께(x-y)방향 단면에서 지그재그 형태의 단차를 가질 수 있다.
상술한 바와 같이 제1 및 제2 내부전극군이 서로 단차를 가지도록 길이 방향으로 어긋나게 형성되는 경우, 내부전극의 중첩영역을 분산시킬 수 있고, 이로 인해 인쇄회로기판에 실장 시 어코스틱 노이즈를 감소시킬 수 있는 효과가 있다.
이하 제1 및 제2 내부전극군의 배치에 따른 적층 세라믹 커패시터와 어코스틱 노이즈와의 관계를 도 3을 참조하여 설명한다.
일반적으로 적층 세라믹 커패시터(100)의 제1 및 제2 외부전극(131, 132)에 극성이 다른 전압이 인가되면, 내부전극이 중첩된 영역에서 유전체층(111)의 역압전성(Inverse piezoelectric effect) 효과에 의해 세라믹 본체는 두께 방향으로 팽창과 수축을 하게 되고, 세라믹 본체의 길이 방향으로는 포아송 효과(Poisson effect)에 의해 세라믹 본체(110)의 두께 방향의 팽창과 수축과는 반대로 수축과 팽창을 하게 된다.
다만, 본 발명의 실시형태와 같이 내부전극의 중첩영역이 어긋나도록 배치되는 경우 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 내부전극이 중첩된 영역과 중첩되지 않은 영역에서의 유전체층(111)의 수축 및 팽창이 다른 양상으로 이루어지게 된다.
즉, 내부전극이 중첩된 영역에서는 유전체층(111)이 세라믹 본체(110)의 두께 방향으로 팽창하게 되며, 중첩되지 않은 영역에서는 유전체층이 세라믹 본체(110)의 두께 방향으로 수축하게 된다.
특히 내부전극이 중첩된 영역에서 유전체층(111)이 세라믹 본체의 두께 방향으로 팽창함에 따라 포아송 효과에 의해 내부전극이 중첩된 영역의 유전체층은 길이방향으로 수축하게 되고 내부전극이 중첩되지 않은 영역에서 유전체층이 세라믹 본체의 두께 방향으로 수축함에 따라 포아송 효과에 의해 내부전극이 중첩되지 않은 영역의 유전체층은 길이 방향으로 팽창하게 된다.
본 발명의 경우, 제1 내부전극군(Ⅰ)과 제2 내부전극군(Ⅱ)이 어긋나도록 배치됨에 따라 세라믹 본체의 제1 및 제2 단면과 인접한 영역에서 내부전극이 중첩되는 영역과 내부전극이 중첩되지 않는 영역이 교대로 형성되고 상기의 수축 및 팽창 작용은 상기 세라믹 본체의 제1 및 제2 단면에서 제1 및 제2 내부전극군의 각 영역별로 교대로 일어나게 된다.
상기와 같은 제1 및 제2 단면의 영역별 수축 및 팽창이 상보적으로 일어남으로써, 어쿠스틱 노이즈를 일으킬 수 있는 팽창 및 수축의 영향이 서로 상쇄하게 되어 인쇄회로기판에 실장 시 발생할 수 있는 어쿠스틱 노이즈의 영향을 최소화할 수 있는 효과가 있게 된다.
상기 세라믹 본체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 상기 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 평균 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으나, 소성 후 0.1 내지 2.0 μm일 수 있다.
상기 유전체층(111)의 평균 두께는 세라믹 본체(110)의 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 세라믹 본체(110)의 길이(x) 방향의 중앙부에서 절단한 폭 및 두께 방향(y-z) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(121, 122) 또는 제3 및 제4 내부전극(123,124)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
상기 제1 내지 제4 내부전극(121, 122, 123, 124)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
한편, 상기 제1 및 제2 내부전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극이고 상기 제3 및 제4 내부전극(123, 124)은 서로 다른 극성을 갖는 한 쌍의 전극이며, 상기 제1 및 제3 내부전극은 서로 동일한 극성을 가지고 상기 제2 및 제4 내부전극은 서로 동일한 극성을 가지는 전극으로서, 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
상기 제1 내지 제4 내부전극(121, 122, 123, 124)의 소성 후 평균 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 1.5 μm 이하일 수 있다.
상기 제1 내지 제4 내부전극(121, 122, 123, 124)의 평균 두께는 세라믹 본체(110)의 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 세라믹 본체(110)의 길이(x) 방향의 중앙부에서 절단한 폭 및 두께 방향(y-z) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 임의의 내부전극에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 내지 제4 내부전극(121, 122, 123, 124)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 내부전극으로 확장하여 평균값을 측정하면, 내부전극의 평균 두께를 더욱 일반화할 수 있다.
본 발명의 일 실시형태에 따르면, 제1 내지 제4 내부전극(121, 122, 123, 124)은 적층 세라믹 커패시터의 실장면 즉, 제1 주면(5) 또는 제2 주면(6)에 수평으로 배치될 수 있다.
본 발명에서 제1 및 제2 는 서로 다른 극성을 의미할 수 있으며, 제3 및 제4는 서로 다른 극성을 의미할 수 있다.
도 4a 및 도 4b는 본 발명 실시형태에 따른 적층 세라믹 커패시터의 내부전극 구조를 나타내는 평면도이다.
도 4a는 본 발명의 일 실시형태에 따른 제1 내지 제4 내부전극(121, 122, 123, 124)의 구조를 나타내는 평면도이다.
도 4a에 의하면, 제1 내부전극(121)은 용량을 형성하기 위한 제1 패턴부(121a)와 제1 외부전극과(131)의 전기적 연결을 확보하기 위한 제1 리드부(131b)를 포함하며, 제2 내부전극(122)은 용량 형성을 위한 제2 패턴부(122a)와 제2 외부전극(132)과의 전기적 연결을 확보하기 위한 제2 리드부(122b)를 포함할 수 있다.
또한 제3 내부전극(123)은 용량 형성을 위한 제3 패턴부(123a)와 제1 외부전극과(131)의 전기적 연결을 확보하기 위한 제3 리드부(123b)를 포함하며, 제4 내부전극(124)은 용량 형성을 위한 제4 패턴부(124a)와 제2 외부전극(132)과의 전기적 연결을 확보하기 위한 제4 리드부(124b)를 포함할 수 있다.
상기 제1 내지 제4 리드부(121b, 122b, 123b, 124b)는 외부전극과 연결되기 위해 세라믹 본체의 제1 또는 제2 측면 중 적어도 일면으로 인출될 수 있다. 즉, 상기 제1 내지 제4 리드부는 각각 제1 측면으로 인출되거나 제2 측면으로 인출되거나 제1 및 제2 측면 모두로 인출될 수 있으며, 이는 제1 및 제2 외부전극의 형성위치에 따라 적절하게 선택할 수 있다.
상기 제1 내지 제4 리드부는 각각 제1 내지 제4 패턴부와 수직이 되도록 형성될 수 있다. 상기 제1 내지 제4 리드부가 각각 제1 내지 제4 패턴부와 수직한 형상으로 형성되는 경우, 도 2a에 도시된 바와 같이 제1 및 제3 리드부의 세라믹 본체의 제1 또는 제2 측면 중 적어도 일면으로 노출되는 영역이 서로 어긋나게 형성될 수 있으며, 제2 및 제4 리드부의 세라믹 본체의 제1 또는 제2 측면 중 적어도 일면으로 노출되는 영역이 서로 어긋나게 형성될 수 있다.
도 4b는 본 발명의 다른 일 실시형태에 따른 제1 내지 제4 내부전극의 구조를 나타내는 평면도이다. 도 4b의 실시형태 중 도 4a의 실시형태와 중복되는 설명은 생략하고 차이점을 중심으로 설명하도록 한다.
도 4b를 참조하면, 제1 및 제3 리드부(121b, 123b)는 제1 및 제3 리드부의 세라믹 본체의 제1 또는 제2 측면 중 적어도 일면으로 노출되는 영역이 서로 대응되도록 형성될 수 있으며, 도 2b에 도시된 바와 같이 제2 및 제4 리드부(122b,124b)는 제2 및 제4 리드부의 세라믹 본체의 제1 또는 제2 측면 중 적어도 일면으로 노출되는 영역이 서로 대응되도록 형성될 수 있다.
특히 제1 리드부가 제1 패턴부와 수직하도록 형성되는 경우, 제3 리드부는 제 3 패턴부에 대하여 사선으로 형성되어 제1 리드부와 제3 리드부의 노출되는 영역이 서로 대응할 수 있으며, 제2 리드부가 제2 패턴부와 수직하도록 형성되는 경우, 제4 리드부는 제4 패턴부에 대하여 사선으로 형성되어 제2 리드부와 제4 리드부의 노출되는 영역이 서로 대응할 수 있다.
상기와 같이 제1 리드부와 제3 리드부의 노출되는 영역이 서로 대응하도록 형성되는 경우, 제1 내부전극과 제3 내부전극이 서로 엇갈리게 배치되더라도 제1 외부전극의 폭을 증가시키지 않을 수 있다.
동일하게 제2 리드부와 제4 리드부의 노출되는 영역이 서로 대응하도록 형성되는 경우, 제2 내부전극과 제4 내부전극이 서로 엇갈리게 배치되더라도 제2 외부전극의 폭을 증가시키지 않을 수 있다.
즉, 본 실시형태에 의하는 경우 동일 극성의 내부전극이 길이 방향으로 서로 엇갈리게 배치되더라도 외부전극의 폭을 증가시키지 않고, 동일 극성의 내부전극이 서로 엇갈리지 않게 배치된 경우와 동일한 폭의 외부전극을 적용할 수 있다.
나아가 도시되지 않았으나, 본 발명 내부전극의 제1 및 제3 리드부와 제2 및 제 리드부는 서로 다른 측면으로 노출될 수 있다. 즉 제1 및 제3 리드부는 제1 측면으로 노출되고 제2 및 제4 리드부는 제2 측면으로 노출되는 형상을 가질 수 있다.
상기 제1 내지 제4 내부전극(121, 122, 123, 124)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 내지 제4 내부 전극(121, 122, 123, 124)은 세라믹 본체(110)의 측면을 통해 노출된 제1 내지 제4 리드부(121b, 122b, 123b, 124b)를 통해 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 또는 제3 및 제4 내부전극(123, 124)사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 내부 전극의 서로 중첩되는 영역의 면적과 비례하게 된다.
도 5a 내지 도 5g는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체 및 외부전극을 나타내는 사시도이다.
도 5a 내지 도 5g를 참조하면, 상기 제1 및 제3 내부전극(121, 123)과 연결 되도록 제1 외부전극(131)이 형성되고, 상기 제2 및 제4 내부전극(122, 124)과 연결되도록 제2 외부전극(132)이 형성될 수 있다.
제1 외부전극(131)은 상기 제1 및 제3 내부전극과 전기적으로 접속하고, 상기 제1 측면 또는 제2 측면 중 적어도 일면에서 상기 제1, 제2 주면 및 제2 측면 중 적어도 일면으로 연장되어 형성되며, 제2 외부전극(132)은 상기 제2 및 제4 내부전극과 전기적으로 접속하고, 상기 제1 측면 또는 제2 측면 중 적어도 일면에서 상기 제1, 제2 주면 및 제2 측면 중 적어도 일면으로 연장되어 형성될 수 있다.
도 5a는 도 4a의 실시형태와 같이 내부전극이 형성된 경우의 제1 및 제2 외부전극을 나타낸다. 도 4a의 실시형태의 경우 동일 극성의 내부전극의 리드부가 서로 대응하는 영역으로 노출되지 않으므로 도 5a와 같이 외부전극의 폭을 넓게 형성할 수 있다.
도 5b 내지 도 5f는 외부전극이 연장되는 형상에 대해 도시한다.
구체적으로 상기 제1 및 제2 외부전극(131,132)은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면으로 연장되어 형성되거나(도 5b), 상기 제1 및 제2 주면으로 연장되어 형성되거나(도 5c), 상기 제1 및 제2 주면 중 어느 한 면과 제2 측면으로 연장(도 5d)될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상기 제1 측면에서 상기 제1, 제2 주면 및 제 2 측면으로 연장되어 형성될 수 있으며, 이 경우 상기 제1 및 제2 외부전극은 한글 자음 'ㅁ'자 형상(도 5e)일 수 있다.
또한 상기 제1 및 제2 외부전극(131, 132)은 서로 다른 측면에 형성되어 동일한 주면으로 연장될 수 있다. 다시 말해, 제1 외부전극(131)은 제1 측면에 형성되고 제2 외부전극(132)은 제2 측면에 형성될 수 있으며, 이 경우 제1 및 제2 외부전극은 각각 제1 또는 제2 측면에서 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성 될 수 있다.(도 5f)
나아가 상기 제1 및 제2 외부전극은 제1 및 제2 단면과 접하면서 제1 및 제2 측면 중 적어도 하나 이상의 측면에서 제1 또는 제2 주면 중 적어도 하나 이상의 주면으로 연장될 수 있을 뿐 아니라 제1 및 제2 단면과 일정 간격 이격된 형상으로 형성될 수 있다.(도 5g)
상술한 외부전극의 형태는 적절히 변경할 수 있으며, 이에 한정되는 것은 아니다. 그러나 내부전극이 실장면에 수평으로 배치되기 위해서 상기 외부전극은 세라믹 본체의 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
도 6는 본 발명 실시형태에 따른 적층세라믹 커패시터의 세라믹 본체, 외부전극 및 절연층을 나타내는 사시도이다.
한편, 본 발명의 일 실시형태에 따르면, 세라믹 본체(110)의 상기 제1, 제2 측면 상에 형성된 제1 및 제2 외부전극(131, 132)을 덮도록 절연층(140)이 형성될 수 있다.
나아가 도 6a에 도시된 바와 같이 본 발명의 절연층(140)은 제1 및 제2 측면에 형성된 제1 및 제2 외부전극과 제1 및 제2 측면을 덮도록 형성될 수 있다.
즉, 절연층이 제1 및 제2 측면에 형성된 외부전극을 덮고, 외부전극이 연장되어 제1 또는 제2 주면이 실장면이 될 수 있다. 본 발명과 같이 제1 또는 제2 주면이 실장면이 되는 경우, 내부전극이 실장면과 수평으로 배치될 수 있다.
유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에서 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터와 연결된 솔더를 통해 상기 적층 세라믹 커패시터가 실장된 인쇄회로기판으로 전달되어 상기 인쇄회로기판 전체가 음향 방사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
이러한 진동은 적층 세라믹 커패시터의 내부전극 및 유전체층이 실장면(기판)과 수직으로 배치되는 경우 수평으로 배치되는 경우보다 인쇄회로기판으로 전달이 더욱 잘 일어나게 된다. 따라서 어쿠스틱 노이즈의 감소를 위해서는 내부전극 및 유전체층이 실장면과 수직으로 배치되는 것이 유리하다. 하지만 용량을 증가시키고 실장 밀도향상을 위해 내부전극 리드부가 세라믹 본체의 동일면으로 인출되도록 하는 경우, 유전체층과 내부전극은 실장면에 수직으로 배치되게 된다. 하지만 본 발명의 경우 외부전극을 제1 및 제2 주면 중 적어도 일면으로 연장하여, 제1 및 제2 주면이 실장면이 되도록 하여 내부전극 및 유전체층이 실장면과 수평으로 배치될 수 있다.
또한 어쿠스틱 노이즈는 적층 세라믹 커패시터의 기판실장 시 솔더의 배치와도 밀접한 관련이 있으며, 솔더가 실장면과 수직한 면에 많이 형성될수록 압전현상에 의한 진동이 인쇄회로기판으로 용이하게 전달되어 어쿠스틱 노이즈가 증가하게 된다. 따라서 솔더가 실장면과 수직한 적층 세라믹 커패시터의 면에 최소로 형성되는 것이 어쿠스틱 노이즈의 저감에 유리하다.
실장면에 배치되는 솔더는 표면장력에 의해 외부전극을 타고 실장면에 수직인 면으로 상승하게 되는데, 본 발명의 경우 실장면에 수직인 면으로 노출되는 외부전극은 절연층에 의해 덮이게 되어 솔더가 상승하지 않거나 매우 적은 정도로 상승하여 어쿠스틱 노이즈가 현저히 감소하는 효과가 있다.
나아가 도시되지 않았으나, 상기 절연층은 세라믹 본체의 제1 및 제2 측면에서 두께 방향으로 전체적으로 형성되지 않고 세라믹 본체가 기판에 실장되는 실장면으로부터 소정 높이까지 형성될 수 있다. 본 발명의 절연층(140)은 세라믹 본체의 실장면(제1 또는 제2 주면)에 수직한면으로 솔더가 상승하는 것을 방지하기 위한 것이므로 실장면으로 부터 소정의 높이까지만 형성하더라도 동일한 목적을 이룰 수 있으며, 절연층을 형성하는 재료의 사용을 감소시켜 원가를 절감할 수 있다.
나아가 상기 절연층은 상기 세라믹 본체의 실장면으로 부터 소정 간격 이격되어 형성될 수 있다. 절연층이 실장면으로 부터 소정 간격 이격되도록 형성되는 경우 솔더가 절연층에 의해 덮이지 않은 외부전극을 타고 약간 상승할 수 있으나, 오히려 고착강도를 향상시킬 수 있는 장점이 있다. 따라서 어쿠스틱 노이즈에 큰 영향을 미치지 않는 선에서 절연층이 실장면으로부터 소정 간격 이격되도록 형성할 수 있다.
이에 제한되는 것은 아니나 상기 절연층(140)은 유기수지, 세라믹, 무기필러, 글라스 또는 이들의 혼합물을 포함할 수 있다.
본 발명에 의하면 상술한 내부전극의 형상, 외부전극의 형상 및 절연층의 형상에 대해 자유로운 조합이 가능하다.
상술한 본 발명의 실시형태에 의하면, 제1 및 제2 내부전극군이 서로 엇갈리도록 배치하여 유전체 층의 수축 및 팽상이 상보적으로 일어남으로써, 세라믹 본체의 팽창 및 수축 영향이 서로 상쇄하게 되어 어쿠스틱 노이즈를 저감할 수 있는 효과가 있다.
나아가 외부전극이 세라믹 본체의 동일면에 형성되어 실장밀도를 향상시킬 수 있으며, 외부전극의 연장으로 인하여 내부전극의 수평 실장이 가능하여 어쿠스틱 노이즈가 더욱 감소할 수 있다.
특히, 본 발명의 적층 세라믹 커패시터는 상기 외부전극이 세라믹 본체의 주면으로 노출되고, 측면에 형성된 외부전극은 절연층에 의해 덮이게 되므로 세라믹 본체의 주면을 실장면으로 하여 기판에 실장 시 솔더가 적층 세라믹 커패시터의 측면 및 단면을 타고 올라가지 않게 된다. 솔더가 적층 세라믹 커패시터의 측면 및 단면으로 많이 올라갈수록, 어쿠스틱 노이즈가 증가하게 되므로 본 발명과 같이 솔더가 커패시터의 측면 및 단면을 타고 올라가지 않는 경우 어쿠스틱 노이즈를 더욱 효율적으로 감소시킬 수 있다.
적층 세라믹 커패시터의 실장 기판(200)
본 발명의 다른 일 실시형태는 상부에 제1 및 제2 전극 패드(221, 222)를 갖는 인쇄회로기판(210); 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터(100);를 포함하며, 상기 적층 세라믹 커패시터는 유전체층(111)을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면(5, 6), 길이 방향으로 마주보는 제1 및 제2 단면(3, 4) 및 폭 방향으로 마주보는 제1 및 제2 측면(1, 2)을 갖는 세라믹 본체(110); 상기 유전체층(111)을 사이에 두고 서로 길이 방향으로 소정간격 어긋나도록 배치된 제1 내부전극군(Ⅰ) 및 제2 내부전극군(Ⅱ); 상기 세라믹 본체의 하나 이상의 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극 및 제2 외부전극(131, 132); 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층(140); 을 포함하며, 상기 제1 내부전극군은 제1 패턴부(121a) 및 상기 제1 외부전극(131)과 연결되는 제1 리드부(121b)를 포함하는 제1 내부전극(121)과 제2 패턴부(122a) 및 상기 제2 외부전극(132)과 연결되는 제2 리드부(122b)를 포함하는 제2 내부전극(122)으로 이루어지며, 상기 제2 내부전극군은 제3 패턴부(123a) 및 상기 제1 외부전극(131)과 연결되는 제3 리드부(123b)를 포함하는 제3 내부전극(123)과 제4 패턴부(124a) 및 상기 제2 외부전극(132)과 연결되는 제4 리드부(124b)를 포함하는 제4 내부전극(124)으로 이루어지는 적층 세라믹 커패시터의 실장 기판을 제공할 수 있다.
도 7은 본 발명 일 실시형태에 따른 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이고 도 8은 도 7의 적층 세라믹 커패시터의 실장기판을 A-A' 방향으로 절단한 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 적층 세라믹 커패시터(100)의 제1 또는 제2 주면으로 연장된 제1 및 제2 외부 전극(131, 132)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
본 실시형태에서 인쇄회로기판(210)에 실장되는 적층 세라믹 커패시터(100)는 상술한 적층 세라믹 커패시터에 관한 설명과 중복되므로 그 설명을 생략하도록 한다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 ; 적층 세라믹 커패시터
110 ; 세라믹 본체
111 ; 유전체 층
121, 122, 123, 124 ; 제1 내지 제4 내부전극
131, 132 ; 제1 및 제2 외부 전극
200 ; 실장 기판
210 ; 인쇄회로기판
221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링

Claims (24)

  1. 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체;
    상기 유전체층을 사이에 두고 서로 길이 방향으로 소정간격 어긋나도록 배치된 제1 내부전극군 및 제2 내부전극군;
    상기 세라믹 본체의 하나 이상의 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극 및 제2 외부전극; 및
    상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층; 을 포함하며, 상기 제1 내부전극군은 제1 패턴부 및 상기 제1 외부전극과 연결되는 제1 리드부를 포함하는 제1 내부전극과 제2 패턴부 및 상기 제2 외부전극과 연결되는 제2 리드부를 포함하는 제2 내부전극으로 이루어지며, 상기 제2 내부전극군은 제3 패턴부 및 상기 제1 외부전극과 연결되는 제3 리드부를 포함하는 제3 내부전극과 제4 패턴부 및 상기 제2 외부전극과 연결되는 제4 리드부를 포함하는 제4 내부전극으로 이루어지는 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 제1 내부전극군은 상기 세라믹 본체의 제1 단면에 인접하며, 상기 제2 내부전극군은 상기 세라믹 본체의 제2 단면에 인접하도록 배치된 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 제1 리드부 및 상기 제3 리드부는 상기 제1 외부전극과 연결되는 영역이 서로 대응하도록 형성된 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 제4 리드부 및 상기 제2 리드부는 상기 제1 외부전극과 연결되는 영역이 서로 대응하도록 형성된 적층 세라믹 커패시터.
  5. 제1항에 있어서,
    상기 제2 리드부는 상기 제2 패턴부에 대하여 사선으로 배치되는 적층 세라믹 커패시터.
  6. 제1항에 있어서,
    상기 제3 리드부는 상기 제3 패턴부에 대하여 사선으로 배치되는 적층 세라믹 커패시터.
  7. 제1항에 있어서,
    상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면으로 연장되어 형성되는 적층 세라믹 커패시터.
  8. 제1항에 있어서,
    상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면으로 연장되어 형성되는 적층 세라믹 커패시터.
  9. 제1항에 있어서,
    상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면 중 어느 한 면과 제2 측면으로 연장되어 형성되는 적층 세라믹 커패시터.
  10. 제1항에 있어서,
    상기 제1 및 제2 외부전극은 상기 제1 측면에서 상기 제1 및 제2 주면과 제2 측면으로 연장되어 형성되는 적층 세라믹 커패시터.
  11. 제1항에 있어서,
    상기 제1 외부전극은 상기 제1 측면으로부터 상기 제1 주면으로 연장되어 형성되며, 상기 제2 외부전극은 상기 제2 측면으로부터 상기 제1 주면으로 연장되어 형성되는 적층 세라믹 커패시터.
  12. 제1항에 있어서,
    상기 제1 및 제2 외부전극은 상기 제1 및 제2 단면과 접하도록 형성되는 적층 세라믹 커패시터.
  13. 제1항에 있어서,
    상기 제1 및 제2 외부전극은 상기 제1 및 제2 단면으로부터 소정 간격 이격되어 형성되는 적층 세라믹 커패시터.
  14. 제1항에 있어서,
    상기 절연층은 유기수지, 세라믹, 무기필러, 글라스 또는 이들의 혼합물을 포함하는 적층 세라믹 커패시터.
  15. 제1항에 있어서,
    상기 제1 및 제2 내부전극은 상기 세라믹 본체의 실장면에 대하여 수평으로 배치되는 적층 세라믹 커패시터.
  16. 제1항에 있어서,
    상기 유전체층의 평균 두께를 td라 하면, 0.1μm ≤ td ≤ 2.0μm를 만족하는 적층 세라믹 커패시터.
  17. 제1항에 있어서,
    상기 제1 및 제2 내부전극의 두께는 1.5μm 이하인 적층 세라믹 커패시터.
  18. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며,
    상기 적층 세라믹 커패시터는 유전체층을 포함하며 두께 방향으로 마주보는 제1 및 제2 주면, 길이 방향으로 마주보는 제1 및 제2 단면 및 폭 방향으로 마주보는 제1 및 제2 측면을 갖는 세라믹 본체, 상기 유전체층을 사이에 두고 서로 길이 방향으로 소정간격 어긋나도록 배치된 제1 내부전극군 및 제2 내부전극군, 상기 세라믹 본체의 하나 이상의 측면으로부터 상기 제1 및 제2 주면 중 적어도 일면으로 연장되어 형성되는 제1 외부전극 및 제2 외부전극 및 상기 제1 및 제2 측면 상에 형성된 제1 및 제2 외부전극을 덮도록 형성된 절연층을 포함하며, 상기 제1 내부전극군은 제1 패턴부 및 상기 제1 외부전극과 연결되는 제1 리드부를 포함하는 제1 내부전극과 제2 패턴부 및 상기 제2 외부전극과 연결되는 제2 리드부를 포함하는 제2 내부전극으로 이루어지며, 상기 제2 내부전극군은 제3 패턴부 및 상기 제1 외부전극과 연결되는 제3 리드부를 포함하는 제3 내부전극과 제4 패턴부 및 상기 제2 외부전극과 연결되는 제4 리드부를 포함하는 제4 내부전극으로 이루어지는 적층 세라믹 커패시터의 실장 기판.
  19. 제18항에 있어서,
    상기 제1 및 제2 주면 중 상기 제1 및 제2 외부전극이 연장된 일면은 상기 인쇄회로 기판과 마주보는 실장면이 되는 적층 세라믹 커패시터의 실장 기판.
  20. 제18항에 있어서,
    상기 제1 내부전극군은 상기 세라믹 본체의 제1 단면에 인접하며, 상기 제2 내부전극군은 상기 세라믹 본체의 제2 단면에 인접하도록 배치된 적층 세라믹 커패시터의 실장 기판.
  21. 제18항에 있어서,
    상기 제1 리드부 및 상기 제3 리드부는 상기 제1 외부전극과 연결되는 영역이 서로 대응하도록 형성된 적층 세라믹 커패시터의 실장 기판.
  22. 제18항에 있어서,
    상기 제4 리드부 및 상기 제2 리드부는 상기 제1 외부전극과 연결되는 영역이 서로 대응하도록 형성된 적층 세라믹 커패시터의 실장 기판.
  23. 제18항에 있어서,
    상기 제2 리드부는 상기 제2 패턴부에 대하여 사선으로 배치되는 적층 세라믹 커패시터의 실장 기판.
  24. 제18항에 있어서,
    상기 제3 리드부는 상기 제3 패턴부에 대하여 사선으로 배치되는 적층 세라믹 커패시터의 실장 기판.
KR1020130066038A 2013-06-10 2013-06-10 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 KR102126420B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130066038A KR102126420B1 (ko) 2013-06-10 2013-06-10 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US14/088,049 US9589728B2 (en) 2013-06-10 2013-11-22 Multilayer ceramic capacitor and board for mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130066038A KR102126420B1 (ko) 2013-06-10 2013-06-10 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판

Publications (2)

Publication Number Publication Date
KR20140144058A true KR20140144058A (ko) 2014-12-18
KR102126420B1 KR102126420B1 (ko) 2020-06-24

Family

ID=52004498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130066038A KR102126420B1 (ko) 2013-06-10 2013-06-10 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판

Country Status (2)

Country Link
US (1) US9589728B2 (ko)
KR (1) KR102126420B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013703A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
KR102118494B1 (ko) * 2018-10-08 2020-06-03 삼성전기주식회사 전자 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289837A (ja) 1997-04-15 1998-10-27 Murata Mfg Co Ltd 積層電子部品
JP2000049035A (ja) * 1998-07-30 2000-02-18 Kyocera Corp 積層セラミックコンデンサ
KR20110072396A (ko) * 2009-12-22 2011-06-29 삼성전기주식회사 적층 세라믹 커패시터
JP2012256758A (ja) * 2011-06-09 2012-12-27 Tdk Corp 電子部品及び電子部品の製造方法
KR20130022825A (ko) * 2011-08-26 2013-03-07 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814940A (en) 1987-05-28 1989-03-21 International Business Machines Corporation Low inductance capacitor
US5569880A (en) 1994-12-02 1996-10-29 Avx Corporation Surface mountable electronic component and method of making same
JPH11297566A (ja) 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2001167908A (ja) * 1999-12-03 2001-06-22 Tdk Corp 半導体電子部品
US6496355B1 (en) * 2001-10-04 2002-12-17 Avx Corporation Interdigitated capacitor with ball grid array (BGA) terminations
JP5152278B2 (ja) 2010-08-31 2013-02-27 Ｔｄｋ株式会社 積層電子部品の製造方法及び積層電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289837A (ja) 1997-04-15 1998-10-27 Murata Mfg Co Ltd 積層電子部品
JP2000049035A (ja) * 1998-07-30 2000-02-18 Kyocera Corp 積層セラミックコンデンサ
KR20110072396A (ko) * 2009-12-22 2011-06-29 삼성전기주식회사 적층 세라믹 커패시터
JP2012256758A (ja) * 2011-06-09 2012-12-27 Tdk Corp 電子部品及び電子部品の製造方法
KR20130022825A (ko) * 2011-08-26 2013-03-07 삼성전기주식회사 적층 세라믹 커패시터

Also Published As

Publication number Publication date
US20140360764A1 (en) 2014-12-11
US9589728B2 (en) 2017-03-07
KR102126420B1 (ko) 2020-06-24

Similar Documents

Publication Publication Date Title
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102463337B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR101525689B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101514565B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR102122932B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101525696B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101504015B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102653205B1 (ko) 적층형 커패시터 및 그 실장 기판
JP2015019032A (ja) 積層セラミックキャパシタ及びその製造方法
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US10403433B2 (en) Multilayer electronic component
KR20180073358A (ko) 적층형 커패시터 및 그 실장 기판
KR20150010181A (ko) 복합 전자부품 및 그 실장 기판
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR20150029225A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판
KR20180072974A (ko) 적층형 커패시터 및 그 실장 기판
KR20150118386A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102057909B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
CN113539684A (zh) 多层电容器和用于安装该多层电容器的板
KR20220071663A (ko) 전자 부품 및 그 실장 기판
KR20140144058A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR20150019643A (ko) 적층 세라믹 커패시터
KR101922869B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102142517B1 (ko) 전자 부품
KR102109639B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant