KR20220096042A - 발광표시패널 및 이를 이용한 발광표시장치 - Google Patents

발광표시패널 및 이를 이용한 발광표시장치 Download PDF

Info

Publication number
KR20220096042A
KR20220096042A KR1020200188160A KR20200188160A KR20220096042A KR 20220096042 A KR20220096042 A KR 20220096042A KR 1020200188160 A KR1020200188160 A KR 1020200188160A KR 20200188160 A KR20200188160 A KR 20200188160A KR 20220096042 A KR20220096042 A KR 20220096042A
Authority
KR
South Korea
Prior art keywords
electrode
pixel
layer
driving
light emitting
Prior art date
Application number
KR1020200188160A
Other languages
English (en)
Inventor
박은지
김경민
이지흔
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200188160A priority Critical patent/KR20220096042A/ko
Priority to CN202111524988.8A priority patent/CN114695452A/zh
Priority to US17/555,274 priority patent/US20220208925A1/en
Publication of KR20220096042A publication Critical patent/KR20220096042A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3272—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • H01L2251/568—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 목적은, 정상픽셀들 사이에 구비된 리페어 라인의 하단에 아일랜드 형태의 컨택전극이 구비되는, 발광표시패널 및 발광표시장치를 제공하는 것이며, 이를 위해, 본 발명에 따른 발광표시패널은, 비표시영역 및 픽셀들이 구비되는 표시영역을 포함하는 기판, 상기 기판에 패턴 형태로 구비되는 구동 광차단 전극, 상기 구동 광차단 전극을 커버하는 버퍼, 상기 버퍼에 구비되어 상기 구동 광차단 전극과 연결되는 구동 트랜지스터를 포함하는 픽셀구동회로층, 상기 픽셀구동회로층을 커버하는 평탄화층, 상기 평탄화층에 구비되며, 상기 구동 광차단 전극 및 상기 구동 트랜지스터와 연결되는 애노드, 상기 평탄화층에 구비되는 리페어 라인, 상기 애노드의 외곽을 커버하여, 상기 애노드가 노출되는 개구영역을 형성하는 뱅크, 상기 애노드 및 상기 뱅크 상에 구비되는 발광층 및 상기 발광층 상에 구비되는 캐소드를 포함하고, 상기 리페어 라인은, 상기 리페어 라인의 하단에 구비된 아일랜드 형태의 컨택전극과 연결되며, 상기 컨택전극의 하단에는 적어도 하나의 절연막이 구비된다.

Description

발광표시패널 및 이를 이용한 발광표시장치{LIGHT EMITTING DISPLAY PANEL AND LIGHT EMITTING DISPLAY APPARATUS USING THE SAME}
본 발명은 발광표시패널 및 이를 이용한 발광표시장치에 관한 것이다.
발광표시장치는 발광소자를 이용하여 광을 출력하는 표시장치이며, 발광소자들이 구비된 발광표시패널을 포함한다.
발광표시패널을 제조하는 과정에서, 박막트랜지스터의 특성 저하 또는 내부 쇼트 등이 발생될 수 있으며, 이로 인해, 정상 구동이 이루어지지 않는 픽셀이 발생될 수 있다. 정상적으로 구동되지 않는 불량픽셀에 구비된 발광소자를 구동시키기 위해, 발광표시패널에는 리페어 라인이 구비될 수 있다. 리페어 라인은 정상픽셀에 구비된 구동 트랜지스터를 불량픽셀에 구비된 발광소자와 연결시키는 기능을 수행한다.
그러나, 평탄화층, 픽셀구동회로층 및 버퍼의 식각에 의해 컨택홀들이 형성되는 종래의 발광표시패널에서는, 리페어 공정이 수행되지 않은 상태에서도 버퍼 하단에 구비된 구동 광차단 전극이 리페어 컨택홀을 통해 노출되며, 이에 따라, 리페어 라인을 통한 리페어 공정이 정상적으로 수행될 수 없다.
상술한 문제점을 해결하기 위해 제안된 본 발명의 목적은, 정상픽셀들 사이에 구비된 리페어 라인의 하단에 아일랜드 형태의 컨택전극이 구비되는, 발광표시패널 및 발광표시장치를 제공하는 것이다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 발광표시패널은, 비표시영역 및 픽셀들이 구비되는 표시영역을 포함하는 기판, 상기 기판에 패턴 형태로 구비되는 구동 광차단 전극, 상기 구동 광차단 전극을 커버하는 버퍼, 상기 버퍼에 구비되어 상기 구동 광차단 전극과 연결되는 구동 트랜지스터를 포함하는 픽셀구동회로층, 상기 픽셀구동회로층을 커버하는 평탄화층, 상기 평탄화층에 구비되며, 상기 구동 광차단 전극 및 상기 구동 트랜지스터와 연결되는 애노드, 상기 평탄화층에 구비되는 리페어 라인, 상기 애노드의 외곽을 커버하여, 상기 애노드가 노출되는 개구영역을 형성하는 뱅크, 상기 애노드 및 상기 뱅크 상에 구비되는 발광층 및 상기 발광층 상에 구비되는 캐소드를 포함하고, 상기 리페어 라인은, 상기 리페어 라인의 하단에 구비된 아일랜드 형태의 컨택전극과 연결되며, 상기 컨택전극의 하단에는 적어도 하나의 절연막이 구비된다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 발광표시장치는, 상기 발광표시패널, 상기 발광표시패널에 구비된 데이터 라인들로 데이터 전압들을 공급하는 데이터 드라이버, 상기 발광표시패널에 구비된 게이트 라인들로 게이트 전압들을 공급하는 게이트 드라이버 및 상기 데이터 드라이버와 상기 게이트 드라이버를 제어하는 제어부를 포함한다.
본 발명에 의하면, 평탄화층, 보호층 및 버퍼가 에칭되어 컨택홀들이 형성되는 발광표시패널의 제조 공정에서, 정상픽셀의 구동 트랜지스터와 불량픽셀의 발광소자를 연결시키는 리페어 라인 하단에 구비된 버퍼가, 리페어 라인 하단에 구비된 컨택전극에 의해 식각되지 않는다. 따라서, 리페어가 수행되지 않은 픽셀에 구비된 리페어 라인은 리페어가 수행되지 않은 픽셀에 구비된 다른 전극들과 전기적으로 연결되지 않는다. 이에 따라, 리페어 라인이 구비되는 두 개의 픽셀들 각각에 구비된 발광소자들은 독립적으로 구동될 수 있다.
특히, 리페어 컨택홀에서 리페어 라인의 하단에 구비되는 컨택전극과 버퍼 사이에, 구동 트랜지스터의 제1 전극이 구비되면, 컨택전극과 제1 전극 사이에 이격 공간이 필요하지 않기 때문에, 픽셀의 개구율이 향상될 수 있다.
도 1은 본 발명에 따른 발광표시장치의 구성을 나타낸 예시도.
도 2는 본 발명에 따른 발광표시장치에 적용되는 픽셀의 구조를 나타낸 예시도.
도 3a 내지 도 3e는 본 발명에 따른 발광표시패널의 제조 방법을 설명하기 위한 단면도들.
도 4는 본 발명에 따른 발광표시패널에서 리페어가 수행되는 두 개의 픽셀들을 나타낸 예시도.
도 5a 및 도 5b는 본 발명에 따른 발광표시패널에서 인접되어 있는 두 개의 픽셀들에 구비된 애노드들을 나타낸 예시도들.
도 6은 본 발명에 따른 발광표시패널에 구비된 제1 픽셀의 평면을 나타낸 예시도.
도 7 내지 도 8b는 도 6에 도시된 B-B'라인을 따라 절단된 단면을 나타낸 예시도들.
도 9a 내지 도 9e는 도 6 및 도 7에 도시된 발광표시패널의 제조 방법을 설명하기 위한 예시도들.
도 10은 본 발명에 따른 발광표시패널에 구비된 제1 픽셀의 평면을 나타낸 또 다른 예시도.
도 11 내지 도 12b는 도 10에 도시된 B-B'라인을 따라 절단된 단면을 나타낸 예시도들.
도 13a 내지 도 13e는 도 10 및 도 11에 도시된 발광표시패널의 제조 방법을 설명하기 위한 예시도들.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
‘적어도 하나’의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, ‘제1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나’의 의미는 제1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 1은 본 발명에 따른 발광표시장치의 구성을 나타낸 예시도이며, 도 2는 본 발명에 따른 발광표시장치에 적용되는 픽셀의 구조를 나타낸 예시도이다.
본 발명에 따른 발광표시장치는 각종 전자장치를 구성할 수 있다. 전자장치는, 예를 들어, 스마트폰, 테블릿PC, 텔레비젼, 모니터 등이 될 수 있다.
본 발명에 따른 발광표시장치는, 도 1에 도시된 바와 같이, 영상이 출력되는 표시영역(102)과 표시영역 외곽에 구비된 비표시영역(103)을 포함하는 발광표시패널(100), 발광표시패널의 표시영역에 구비된 게이트 라인들(GL1 to GLg)로 게이트 신호를 공급하는 게이트 드라이버(200), 발광표시패널에 구비된 데이터 라인들(DL1 to DLd)로 데이터 전압들을 공급하는 데이터 드라이버(300) 및 게이트 드라이버(200)와 데이터 드라이버(300)의 구동을 제어하는 제어부(400)를 포함한다. g 및 d는 자연수이다.
우선, 발광표시패널(100)은 표시영역(102) 및 비표시영역(103)을 포함한다. 표시영역(102)에는 게이트 라인들(GL1 to GLg), 데이터 라인들(DL1 to DLd) 및 픽셀(101)들이 구비된다.
발광표시패널(100)에 구비되는 픽셀(101)은, 예를 들어, 도 2에 도시된 바와 같이, 발광소자(ED), 스위칭 트랜지스터(Tsw1), 스토리지 커패시터(Cst), 구동 트랜지스터(Tdr) 및 센싱 트랜지스터(Tsw2)를 포함할 수 있다. 즉, 픽셀(101)은 픽셀구동회로(PDC) 및 발광부를 포함하고, 픽셀구동회로(PDC)는 스위칭 트랜지스터(Tsw1), 스토리지 커패시터(Cst), 구동 트랜지스터(Tdr) 및 센싱 트랜지스터(Tsw2)를 포함하며, 발광부는 발광소자(ED)를 포함할 수 있다.
발광소자(ED)를 흐르는 전류(I)의 크기에 따라 광의 밝기가 제어될 수 있고, 발광소자(ED)를 흐르는 전류(I)의 크기는 구동 트랜지스터(Tdr)에 의해 제어될 수 있으며, 구동 트랜지스터(Tdr)는 데이터 전압(Vdata)에 의해 제어될 수 있다.
발광소자(ED)는, 유기 발광층, 무기 발광층 및 양자점 발광층 중 어느 하나를 포함할 수 있으며, 또는, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.
또한, 발광소자(ED)는 적색, 녹색 및 청색과 같은 다양한 컬러들 중 어느 하나에 대응되는 광을 출력할 수 있으며, 또는 백색 광을 출력할 수도 있다.
픽셀구동회로(PDC)를 구성하는 스위칭 트랜지스터(Tsw1)는 게이트 라인(GL)으로 공급되는 게이트 신호(GS)에 의해 턴온 또는 턴오프되고, 데이터 라인(DL)을 통해 공급되는 데이터 전압(Vdata)은 스위칭 트랜지스터(Tsw1)가 턴온될 때 구동 트랜지스터(Tdr)로 공급된다. 제1 전압(EVDD)은 제1 전압공급라인(PLA)을 통해 구동 트랜지스터(Tdr) 및 발광소자(ED)로 공급되며, 제2 전압(EVSS)은 제2 전압공급라인(PLB)을 통해 발광소자(ED)로 공급된다. 센싱 트랜지스터(Tsw2)는 센싱제어라인(SCL)을 통해 공급되는 센신제어신호(SS)에 의해 턴온 또는 턴오프되며, 센싱라인(SL)은 센싱 트랜지스터(Tsw2)에 연결될 수 있다. 기준전압(Vref)은 센싱라인(SL)을 통해 픽셀(101)로 공급될 수 있으며, 구동 트랜지스터(Tdr)의 특성변화와 관련된 센싱신호는 센싱 트랜지스터(Tsw2)를 통해 센싱라인(SL)으로 전송될 수 있다.
본 발명에 적용되는 픽셀(101)은 도 2에 도시된 바와 같은 구조로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 본 발명에 적용되는 픽셀은 도 2에 도시된 구조 이외에도 다양한 형태로 변경될 수 있다.
발광표시패널(100)에는, 픽셀(101)들이 구비되는 픽셀 영역들을 형성하며, 픽셀(101)에 구비되는 픽셀구동회로(PDC)에 각종 신호들을 공급하는 신호라인들이 형성되어 있다.
예를 들어, 도 2에 도시된 바와 같은 픽셀(101)을 포함하는 발광표시패널에서, 신호라인들은 게이트 라인(GL), 데이터 라인(DL), 센싱제어라인(SCL), 제1 전압공급라인(PLA), 제2 전압공급라인(PLB) 및 센싱라인(SL) 등을 포함할 수 있다.
다음, 데이터 드라이버(300)는 발광표시패널(100)에 부착되는 칩온필름에 구비될 수 있으며, 제어부(400)가 구비되어 있는 메인 기판에도 연결될 수 있다. 이 경우, 칩온필름에는, 제어부(400)와 데이터 드라이버(300)와 발광표시패널(100)을 전기적으로 연결시켜주는 라인들이 구비되어 있으며, 이를 위해, 라인들은 메인 기판과 발광표시패널(100)에 구비되어 있는 패드들과 전기적으로 연결되어 있다. 메인 기판은 외부 시스템이 장착되어 있는 외부 기판과 전기적으로 연결된다.
데이터 드라이버(300)는 발광표시패널(100)에 직접 장착된 후 메인 기판과 전기적으로 연결될 수도 있다.
그러나, 데이터 드라이버(300)는 제어부(400)와 함께 하나의 집적회로로 형성될 수 있으며, 집적회로는 칩온필름에 구비되거나, 발광표시패널(100)에 직접 장착될 수도 있다.
데이터 드라이버(300)는 발광표시패널에 구비된 구동 트랜지스터(Tdr)의 특성변화와 관련된 센싱신호를 발광표시패널로부터 수신하여 제어부(400)로 전송할 수도 있다.
다음, 게이트 드라이버(200)는 집적회로(Integrated Circuit)로 구성된 후 비표시영역(103)에 장착될 수도 있으며, 비표시영역(103)에 게이트 인 패널(GIP: Gate In Panel) 방식을 이용하여 직접 내장될 수도 있다. 게이트 인 패널 방식을 이용하는 경우, 게이트 드라이버(200)를 구성하는 트랜지스터들은, 표시영역(102)의 각 픽셀(101)들에 구비되는 트랜지스터들과 동일한 공정을 통해 비표시영역(103)에 구비될 수 있다.
게이트 드라이버(200)에서 생성된 게이트 펄스가 픽셀(101)에 구비된 스위칭 트랜지스터(Tsw1)의 게이트로 공급될 때, 스위칭 트랜지스터는 턴온되며, 이에 따라, 픽셀에서 광이 출력될 수 있다. 게이트 오프 신호가 스위칭 트랜지스터(Tsw1)로 공급될 때, 스위칭 트랜지스터는 턴오프되며, 이에 따라, 픽셀에서는 광이 출력되지 않는다. 게이트 라인(GL)으로 공급되는 게이트 신호(GS)는 게이트 펄스 및 게이트 오프 신호를 포함한다.
다음, 제어부(400)는, 외부 시스템으로부터 전송되어온 타이밍 동기신호를 이용하여, 외부 시스템으로부터 전송되어온 입력 영상데이터들을 재정렬하여 재정렬된 영상데이터(Data)들을 데이터 드라이버(300)로 공급하기 위한 데이터 정렬부, 타이밍 동기신호를 이용하여 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 생성하기 위한 제어신호 생성부, 타이밍 동기신호와 외부 시스템으로부터 전송된 입력 영상데이터들을 수신하여 데이터 정렬부와 제어신호 생성부로 전송하기 위한 입력부, 및 데이터 정렬부에서 생성된 영상데이터(Data)들과 제어신호 생성부에서 생성된 제어신호들(DCS, GCS)을 데이터 드라이버(300) 또는 게이트 드라이버(200)로 출력하기 위한 출력부를 포함할 수 있다.
제어부(400)는 발광표시패널(100)에 내장되거나 또는 발광표시패널(100)에 부착된 터치패널을 통해 수신된 터치감지신호들을 분석하여, 터치여부 및 터치위치를 감지하는 기능을 더 수행할 수도 있다.
마지막으로, 외부 시스템은 제어부(400) 및 전자장치를 구동하는 기능을 수행한다. 즉, 전자장치가 스마트폰인 경우, 외부 시스템은 무선 통신망을 통해 각종 음성정보, 영상정보 및 문자정보 등을 수신하며, 수신된 영상정보를 제어부(400)로 전송한다. 영상정보는 입력 영상데이터들이 될 수 있다.
이하에서는, 다양한 형태의 발광표시패널들 중 특히, 도 2에 도시된 바와 같은 픽셀구조를 갖는 발광표시패널이 본 발명에 따른 발광표시패널의 일예로서 설명된다.
도 3a 내지 도 3e는 본 발명에 따른 발광표시패널의 제조 방법을 설명하기 위한 단면도들이다. 특히, 도 3a 내지 도 3e는 도 1에 도시된 A-A'라인을 따라 절단된 단면을 나타낸다. 즉, 도 3a 내지 도 3e는 비표시영역(103)에 구비된 패드부(104) 및 표시영역(102)에 구비된 픽셀(101)의 단면을 나타낸 예시도이다.
본 발명에 따른 발광표시패널(100)은, 비표시영역(103) 및 픽셀(101)들이 구비되는 표시영역(102)을 포함하는 기판(110), 기판에 패턴 형태로 구비되는 구동 광차단 전극(120), 구동 광차단 전극(120)을 커버하는 버퍼(130), 버퍼에 구비되어 구동 광차단 전극(120)과 연결되는 구동 트랜지스터(Tdr)를 포함하는 픽셀구동회로층(140), 픽셀구동회로층(140)을 커버하는 평탄화층(150), 평탄화층(150)에 구비되며, 구동 광차단 전극(120) 및 구동 트랜지스터(Tdr)와 연결되는 애노드(171), 평탄화층에 구비되는 리페어 라인, 애노드(171)의 외곽을 커버하여, 애노드(171)가 노출되는 개구영역(OA)을 형성하는 뱅크(180), 애노드(171)와 뱅크(180) 상에 구비되는 발광층(172) 및 발광층 상에 구비되는 캐소드(173)를 포함한다.
우선, 기판(110)은 유리기판 또는 플라스틱 기판이 될 수 있으며, 이 외에도, 다양한 종류의 필름으로 형성될 수 있다.
다음, 구동 광차단 전극(120)은 다양한 종류의 금속들 중 적어도 하나로 형성될 수 있다. 구동 광차단 전극(120)은 구동 트랜지스터(Tdr)에 중첩되도록 구비된다. 구동 광차단 전극(120)은 구동 트랜지스터(Tdr)의 제1 전극(141)과 연결될 수 있다. 구동 광차단 전극(120)과 제1 전극(141)은 애노드 라인(174)을 통해 애노드(171)와 연결될 수 있다.
표시영역(102)에 구비된 픽셀(101)들 각각에는 구동 광차단 전극(120)이 구비된다. 따라서, 구동 광차단 전극(120)은 기판(110)에 패턴 형태로 구비될 수 있다.
구동 광차단 전극(120)은 구리(Cu) 및 몰리브덴-티타늄 합금(MoTi) 등과 같은 다양한 금속들 중 적어도 하나로 구성될 수 있다.
비표시영역(102) 중 패드부(104)에는 구동 광차단 전극(120)과 함께 패드 광차단 전극(121)이 구비될 수 있다.
패드 광차단 전극(121)은 게이트 라인(GL), 데이터 라인(DL), 센싱 라인(SL), 센싱제어라인(SCL) 및 발광표시패널(100)에 구비된 기타 다양한 라인들 중 어느 하나와 연결될 수 있다.
다음, 버퍼(130)는 구동 광차단 전극(120)을 커버하도록 표시영역(101)의 전체 면에 구비된다. 버퍼(130)는 적어도 하나의 무기막 또는 적어도 하나의 유기막으로 형성될 수 있으며, 적어도 하나의 무기막과 적어도 하나의 유기막으로 형성될 수도 있다.
다음, 구동 트랜지스터(Tdr)를 포함하는 픽셀구동회로층(140)은, 버퍼(130) 상단에 구비된다.
픽셀구동회로층(140)에는 구동 트랜지스터(Tdr)를 포함하는 픽셀구동회로(PDC)가 구비된다. 픽셀구동회로(PDC)는 도 2를 참조하여 설명된 바와 같이, 스위칭 트랜지스터(Tsw1), 스토리지 커패시터(Cst), 구동 트랜지스터(Tdr) 및 센싱 트랜지스터(Tsw2)를 포함할 수 있다. 따라서, 픽셀구동회로층(140)에는 구동 트랜지스터(Tdr) 이외에도, 스위칭 트랜지스터(Tsw1), 스토리지 커패시터(Cst), 구동 트랜지스터(Tdr) 및 센싱 트랜지스터(Tsw2) 등이 구비될 수 있다.
또한, 픽셀구동회로층(140)에는 픽셀구동회로(PDC)와 연결되는 데이터 라인(DL), 게이트 라인(GL), 센싱제어라인(SCL), 센싱라인(SL) 및 제1 전압공급라인(PLA) 등이 구비될 수 있다.
따라서, 픽셀구동회로층(140)은 적어도 두 개의 금속층들 및 적어도 두 개의 금속층들을 절연시키기 위한 적어도 두 개의 절연막들을 포함할 수 있다.
예를 들어, 구동 트랜지스터(Tdr)가 도 3e에 도시된 바와 같이, 버퍼(120) 상단에 구비되는 반도체층(143), 반도체층의 일측에 구비되며 애노드(171)와 연결되는 제1 전극(141), 반도체층(143)의 타측에 구비되는 제2 전극(142), 반도체층 상단에 구비되는 게이트 절연층(144) 및 게이트 절연층 상단에 구비되는 게이트(145)를 포함할 때, 픽셀구동회로층(140)에는 제1 전극(141)과 반도체층(143)을 형성하는 제1 금속층 및 게이트(145)를 형성하는 제2 금속층이 포함될 수 있으며, 게이트 절연층(144)을 형성하는 제1 절연막 및 게이트(145) 상단에서 구동 트랜지스터(Tdr)를 커버하는 보호층(149)을 형성하는 제2 절연막을 포함할 수 있다.
절연막들 각각은, 적어도 하나의 무기막 또는 적어도 하나의 유기막으로 형성될 수 있으며, 적어도 하나의 무기막과 적어도 하나의 유기막으로 형성될 수도 있다.
금속층들 각각은, 구리(Cu) 및 몰리브덴-티타늄 합금(MoTi) 등과 같은 다양한 금속들 중 적어도 하나로 구성될 수 있으며, 도체화된 반도체를 포함할 수도 있다.
구동 트랜지스터(Tdr)를 구성하는 제1 전극(141)은, 버퍼(130) 상단에 구비되며 반도체층(143)의 일측에 구비되는 제1 액티브층(141a) 및 제1 액티브층(141a) 상단에 구비되는 제1 도체층(141b)을 포함할 수 있으며, 제2 전극(142)은, 버퍼(130) 상단에 구비되며 반도체층(143)의 타측에 구비되는 제2 액티브층(142a) 및 제2 액티브층(142a) 상단에 구비되는 제2 도체층(142b)을 포함할 수 있다.
이 경우, 제1 전극(141)을 구성하는 제1 액티브층(141a) 및 제2 전극(142)을 구성하는 제2 액티브층(142a)은 도체화된 반도체가 될 수 있다. 즉, 제1 액티브층(141a) 및 제2 액티브층(142a)은, 반도체층(143)과 동일한 물질로 형성된 층에 추가적으로 이온 주입 과정 또는 자외선 조사 과정 등을 수행함으로써 형성될 수 있다.
다음, 평탄화층(160)은 픽셀구동회로층(140) 상에 구비된다.
예를 들어, 픽셀구동회로층(140)에는 픽셀구동회로(PDC)를 형성하는 다양한 종류의 트랜지스터들 및 신호라인들이 구비될 수 있다. 이 경우, 다양한 종류의 트랜지스터들 및 신호라인들의 높이는 다를 수 있으며, 트랜지스터들 및 신호라인들이 구비된 영역과 구비되지 않은 영역의 높이도 다를 수 있다.
이러한 높이 차이에 의해, 트랜지스터들 및 신호라인들에 의해 형성되는 상단면은 평평하지 않다. 따라서, 픽셀구동회로층(140)의 상단면은 평평하지 않다.
평탄화층(160)은 평평하지 않은 픽셀구동회로층(140)의 상단면을 평탄화시키는 기능을 수행한다. 즉, 평탄화층(160)은 픽셀구동회로층(140) 보다 큰 높이로 형성되며, 이에 따라, 평탄화층(160)의 상단면은 평탄면을 형성할 수 있다.
평탄화층(160)은 적어도 하나의 유기막으로 형성될 수 있으며, 적어도 하나의 무기막과 적어도 하나의 유기막으로 형성될 수도 있다.
구동 회로층(140)을 구성하는 보호층(149) 상단 중 애노드(171)와 대응되는 영역에는 컬러필터(150)가 구비될 수 있다. 그러나, 컬러필터(150)는 보호층(149) 상단 이외에도 다양한 위치에 구비될 수 있다. 예를 들어, 컬러필터(150)는 캐소드(173)를 커버하는 봉지층의 상단에 구비될 수도 있다.
컬러필터(150)가 보호층(149) 상단에 구비된 경우, 컬러필터(150)는 평탄화층(160)에 의해 커버될 수 있다.
다음, 애노드(171)들은 평탄화층(160)의 상단에 구비된다. 애노드(171)는 발광소자(ED)를 형성한다.
애노드(171)는 픽셀구동회로층(140)에 구비되는 구동 트랜지스터(Tdr)와 전기적으로 연결되며, 각 픽셀별로 패턴화되어 있다.
애노드(171)는 발광소자(ED)를 구성하는 두 개의 전극들 중 하나가 될 수 있다. 예를 들어, 발광소자(ED)가 유기발광 다이오드인 경우, 유기발광 다이오드는 제1 픽셀전극, 제1 픽셀전극의 상단에 구비되는 발광층(172) 및 발광층(172)의 상단에 구비되는 제2 픽셀전극을 포함할 수 있다. 제1 픽셀전극은 애노드(171)가 될 수 있으며, 제2 픽셀전극은 캐소드(173)가 될 수 있다. 이 경우, 애노드(171)는 애노드 라인(174)를 통해 구동 트랜지스터(Tdr)의 제1 전극(141)과 연결된다.
즉, 평탄화층(160) 상에 구비되는 애노드(171)는 픽셀구동회로층(140)에 구비되는 트랜지스터, 특히, 구동 트랜지스터(Tdr)와 전기적으로 연결될 수 있다.
애노드(171)는 인듐 주석 산화물(ITO: Indium Tin Oxide) 또는 인듐 아연 산화물(IZO: Indium Zinc Oxide)과 같은 투명전극으로 형성될 수도 있고, 구리(Cu)와 같은 불투명 전극으로 형성될 수 있으며, 투명전극과 불투명 전극으로 형성될 수도 있다.
본 발명에 따른 발광표시패널이 탑 발광 방식, 즉, 애노드(171)의 상단 방향으로 광을 출력시키는 방식을 이용하는 경우, 애노드(171)는 적어도 하나의 불투명 전극을 포함할 수 있다.
본 발명에 따른 발광표시패널이 보텀 발광 방식, 즉, 애노드(171)의 하단 방향으로 광을 출력시키는 방식을 이용하는 경우, 애노드(171)는 적어도 하나의 투명 전극을 포함할 수 있다.
평탄화층(160)의 상단에는 애노드(171) 이외에도, 애노드(171)를 구동 트랜지스터(Tdr)의 제1 전극(141)과 연결시키기 위한 애노드 라인(174)이 구비될 수 있다. 애노드 라인(174)은 평탄화층(160), 픽셀구동회로층(140) 및 버퍼(130)를 관통하는 구동 컨택홀(DCH)에 구비될 수 있다.
평탄화층(160)의 상단에는 리페어 라인이 구비될 수도 있다. 리페어 라인은 이하에서, 도 4 내지 도 13e를 참조하여 설명된다.
평탄화층(160)의 상단 중 패드부(104)에는 패드 전극(175)이 형성될 수 있다. 패드 전극(175)은 평탄화층(160), 픽셀구동회로층(140) 및 버퍼(130)를 관통하는 패드홀(PH)을 통해 패드 광차단 전극(121)과 연결될 수 있다.
패드 광차단 전극(121) 및 패드 전극(175)으로 형성되는 패드는, 게이트 라인(GL), 데이터 라인(DL), 센싱 라인(SL), 센싱제어라인(SCL) 및 발광표시패널(100)에 구비된 기타 다양한 라인들 중 어느 하나와 연결될 수 있다.
다음, 뱅크(180)는 애노드(171)의 외곽들을 커버하여, 하나의 픽셀(101)에서 광이 출력되는 개구영역(OA)을 형성한다.
뱅크(180)는 도 3에 도시된 바와 같이, 애노드(171)의 외곽부를 감싸도록 형성된다.
즉, 뱅크(180)는 애노드(171)의 끝단들을 커버하고 있으며, 애노드(171)가 노출되도록 기판(110)의 전체면에 구비될 수 있다. 그러나, 뱅크(180)는 개구영역(OA)을 형성하는 다양한 패턴들로 형성될 수도 있다.
뱅크(180)는 인접되어 있는 픽셀들 사이에서 광이 중첩되는 현상을 방지할 수 있다.
뱅크(180)는 적어도 하나의 무기막 또는 적어도 하나의 유기막으로 형성될 수 있으며, 적어도 하나의 무기막과 적어도 하나의 유기막으로 형성될 수도 있다.
다음, 발광층(172)은 애노드(171) 및 뱅크(180)를 커버하도록, 기판(110)의 전체 면에 구비될 수 있다.
발광층(172)은 유기 발광층, 무기 발광층 및 양자점 발광층 중 어느 하나를 포함할 수 있으며, 또는, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.
발광층(172)은 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 정공 저지층(Hole Blocking Layer; HBL), 전자 주입층(Electron Injection Layer; EIL), 전자 수송층(Electron Transport Layer; ETL), 전자 저지층(Electron Blocking Layer; EBL), 및 전하 생성층(Charge Generation Layer; CGL) 등을 포함할 수 있다.
발광층(172)이 백색 광을 출력하는 경우, 발광층(172)은 애노드(171) 상에 순차적으로 적층되는, 정공 주입층(HIL)/정공 수송층(HTL), 청색 유기층, 전자 주입층(EIL)/전하 생성층(CGL)/전자 수송층(ETL), 적색 유기층, 옐로우 그린 유기층, 전자 주입층(EIL)/전하 생성층(CGL)/전자 수송층(ETL), 청색 유기층, 전자 주입층(EIL)/전자 수송층(ETL) 및 유기 버퍼를 포함할 수 있다.
발광층(172)은 상기한 바와 같은 적층 순서를 갖는 층들 이외에도, 다양한 적층 순서를 갖는 층들로 구성될 수 있다.
발광층(172)은 적색, 녹색, 청색 등과 같은 다양한 색을 갖는 광을 출력하도록 구성될 수 있으며, 백색 광을 출력하도록 구성될 수도 있다.
발광층(172)이 백색 광을 출력하는 경우, 발광층(172)의 하단 또는 발광층(172)의 상단에는 컬러필터가 구비될 수 있다.
예를 들어, 컬러필터는 캐소드(173) 상단에 구비될 수도 있고, 또는, 도 3e에 도시된 바와 같이, 평탄화층(160) 하단에 구비될 수도 있으며, 이 외에도 다양한 위치에 구비될 수 있다.
다음, 캐소드(173)는 발광층(172) 상단에 구비되며, 특히, 기판(110)의 전체 면에 판 형태로 구비될 수 있다. 그러나, 캐소드(173)는 개구부를 갖는 다양한 형태로 형성될 수도 있다.
캐소드(173)는 유기발광 다이오드의 제2 픽셀전극이 될 수 있다.
본 발명에 따른 발광표시패널(100)이 탑 발광 방식을 이용하는 경우, 캐소드(173)는 투명전극으로 형성될 수 있으며, 예를 들어, 인듐 주석 산화물(ITO: Indium Tin Oxide) 또는 인듐 아연 산화물(IZO: Indium Zinc Oxide)로 형성될 수 있다.
본 발명에 따른 발광표시패널(1000이 보텀 발광 방식을 이용하는 경우, 캐소드(173)는 구리(Cu) 및 몰리브덴-티타늄 합금(MoTi) 등과 같은 다양한 금속들 중 적어도 하나로 구성될 수 있다.
마지막으로, 봉지층에 의해 캐소드(173)가 커버된다.
발광층(172)이 백색 광을 출력하는 경우, 캐소드(173)는 봉지층에 의해 커버되고, 봉지층의 상단 중 애노드(171)에 대응되는 부분에는 컬러필터가 구비되며, 봉지층의 상단 중 뱅크(180)에 대응되는 부분에는 블랙 메트릭스가 구비될 수 있다. 블랙 메트릭스와 컬러필터 상단에는 또 다른 보호층이 더 구비될 수 있다. 컬러필터에 의해 각 픽셀은, 예를 들어, 적색광, 녹색광, 백색광 및 청색광 중 어느 하나를 출력할 수 있다. 그러나, 상기에서 설명된 바와 같이, 컬러필터는 평탄화층(160) 하단의 다양한 위치에 구비될 수도 있다.
발광층(172)이 고유의 색을 갖는 광을 출력하는 경우, 컬러필터는 생략될 수 있다.
봉지층은 적어도 하나의 무기막 또는 적어도 하나의 유기막으로 형성될 수 있으며, 적어도 하나의 무기막과 적어도 하나의 유기막으로 형성될 수도 있다.
또 다른 보호층 역시 봉지층의 기능을 수행할 수 있고, 적어도 하나의 무기막 또는 적어도 하나의 유기막으로 형성될 수 있으며, 적어도 하나의 무기막과 적어도 하나의 유기막으로 형성될 수도 있다.
이하에서는, 도 3a 내지 도 3e를 참조하여 본 발명에 따른 발광표시패널을 제조하는 방법의 일예가 간단히 설명된다.
우선, 도 3a에 도시된 바와 같이, 기판(110) 상에, 구동 광차단 전극(120) 및 패드 광차단 전극(121)이 제1 마스크를 이용한 노광 및 애칭 공정에 의해 형성된다.
다음, 도 3b에 도시된 바와 같이, 버퍼(130)에 의해 구동 광차단 전극(120) 및 패드 광차단 전극(121)이 커버된다. 버퍼(130) 상단에는, 구동 트랜지스터(Tdr)를 구성하는 반도체층(143), 제1 전극(141) 및 제2 전극(142)을 형성하는 제1 금속물질들이, 제2 마스크를 이용한 노광 및 애칭 공정에 의해 형성된다.
다음, 도 3c에 도시된 바와 같이, 게이트 절연막(144) 및 게이트(145)가, 제3 마스크를 이용한 노광 및 애칭 공정에 의해 형성되며, 이에 따라, 반도체층(143), 제1 전극(141) 및 제2 전극(142)이 형성될 수 있다.
다음, 도 3d에 도시된 바와 같이, 보호층(149)에 의해 구동 트랜지스터(Tdr)가 커버되며, 제4 마스크 내지 제6 마스크를 이용하여 보호층(149) 중 개구부(OA)에 대응되는 영역들에는 컬러필터(150)가 구비된다.
컬러필터(150)와 보호층(149)은 평탄화층(160)에 의해 커버되며, 평탄화층(160), 픽셀구동회로층(149) 및 버퍼(130)가 제7 마스크를 이용한 노광 및 에칭 공정에 의해 식각되어, 패드홀(PH) 및 구동 컨택홀(DCH) 등이 형성된다. 이 경우, 이하에서 설명될 리페어 컨택홀도 형성된다.
마지막으로, 도 3e에 도시된 바와 같이, 평탄화층(160)의 상단에는 애노드(171), 애노드 라인(174) 및 패드 전극(175)을 형성하기 위한 금속물질이 구비되고, 금속물질 상단에는 뱅크(180)를 형성하기 위한 뱅크물질이 구비되며, 제8 마스크를 이용한 노광 및 에칭 공정에 의해 금속물질 및 뱅크물질이 식각되어, 뱅크(180), 애노드(171), 애노드 라인(174) 및 패드 전극(175)이 형성된다. 이 경우, 리페어 라인도 평탄화층(160) 상단에 형성될 수 있으며, 특히, 리페어 라인은 평탄화층(160)에 구비되는 리페어 컨택홀에 형성된다.
이후, 애노드(171) 및 뱅크(180)를 커버하도록 발광층(172) 및 캐소드(173)가 구비되며, 캐소드 (173)는 봉지층에 의해 커버될 수 있다.
본 발명에 따른 발광표시패널(100)은 상기에서 설명된 바와 같이, 8개의 마스크들을 이용하여 형성될 수 있으며, 특히, 평탄화층(160), 픽셀구동회로층(140) 및 버퍼(130)가 식각되어, 다양한 종류의 컨택홀들(패드 홀(PH), 구동 컨택홀(DCH), 리페어 컨택홀)이 형성될 수 있다.
도 4는 본 발명에 따른 발광표시패널에서 리페어가 수행되는 두 개의 픽셀들을 나타낸 예시도이며, 도 5a 및 도 5b는 본 발명에 따른 발광표시패널에서 인접되어 있는 두 개의 픽셀들에 구비된 애노드들을 나타낸 예시도들이다. 이 경우, 도 5a에는 두 개의 픽셀들에 구비된 애노드들이 연결되는 방법을 설명하기 위해, 두 개의 픽셀들에 구비된 애노드들(171a, 171b) 및 구동 광차단 전극(120)만이 개략적으로 도시되어 있다. 또한, 도 5b에는 두 개의 픽셀들에 구비된 애노드들이 연결되는 방법을 설명하기 위해, 두 개의 픽셀들에 구비된 애노드들(171a, 171b) 및 제1 전극(141)만이 개략적으로 도시되어 있다. 본 발명에 적용되는 픽셀들 각각은 도 2에 도시된 바와 같이, 픽셀구동회로(PDC) 및 발광소자(ED)를 포함한다. 따라서, 도 4에 도시된 두 개의 픽셀들(P1, P2) 각각에도, 픽셀구동회로 및 발광소자가 구비된다.
이하의 설명에서, 도 4에 도시된 두 개의 픽셀들(P1, P2) 중 하나는 제1 픽셀(P1)이라 하며, 나머지 하나는 제2 픽셀(P2)이라 한다. 이 경우, 제2 픽셀(P2)의 픽셀구동회로는 정상적으로 구동되지 않고, 발광소자(ED)는 정상적으로 구동될 수 있으며, 제1 픽셀(P1)의 픽셀구동회로 및 발광소자(ED)는 정상적으로 구동될 수 있다. 따라서, 이하의 설명에서, 제1 픽셀(P1)은 정상픽셀이라 하며, 제2 픽셀(P2)은 불량픽셀이라 한다.
또한, 이하의 설명에서, 제1 픽셀(P1)에 구비되어 있는 애노드는 제1 애노드라 하고 도면부호 171a로 표시되며, 제2 픽셀(P2)에 구비되어 있는 애노드는 제2 애노드라 하고 도면부호 171b로 표시된다.
즉, 제1 픽셀(P1) 및 제2 픽셀(P2)이 인접되어 있고, 제2 픽셀(P2)이 불량픽셀인 경우, 리페어 공정에 의해, 도 4에 도시된 바와 같이, 제2 픽셀(P2)에 형성되어 있는 발광소자(ED)의 제2 애노드(171b)는 제1 픽셀(P1)에 형성되어 있는 구동 트랜지스터(Tdr)의 제1 전극(141)에 연결된다.
또한, 리페어 공정을 통해, 제2 픽셀(P2)에 구비되는 제2 애노드(171b)는 제2 픽셀(P2)에 구비되어 있는 구동 트랜지스터(Tdr)의 제1 전극(141)과는 분리된다.
이 경우, 제1 픽셀(P1)에 구비되어 있는 발광소자(ED)는, 제1 픽셀(P1)에 구비되어 있는 구동 트랜지스터(Tdr)의 제1 전극(141)에 연결되어 있다.
따라서, 제2 픽셀(P2)에 구비된 발광소자(ED) 및 제1 픽셀(P1)에 구비된 발광소자(ED)는 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)에 의해 정상적으로 구동될 수 있다.
본 발명에 적용되는 리페어 공정을 간단히 설명하면 다음과 같다.
첫째, 예를 들어, 리페어 공정이 수행되기 전에는, 도 5a에 도시된 바와 같이, 제1 픽셀(P1)에 구비된 제1 애노드(171a)와 제2 픽셀(P2)에 구비된 제2 애노드(171b)는 서로 분리되어 있다. 즉, 제1 픽셀(P1)에 구비되어 있으며, 제2 픽셀(P2)의 제2 애노드(171b)와 연결되어 있는 리페어 라인(176)은 제1 픽셀(P1)의 제1 애노드(171a)와 분리되어 있다. 따라서, 제1 애노드(171a)와 제2 애노드(171b)는 분리되어 있다.
이 경우, 제1 애노드(171a)는 제1 픽셀(P1)에 구비된 제1 전극(141)과 연결되어 있으며, 제2 애노드(171b)는 제2 픽셀(P2)에 구비된 제1 전극(141)과 연결되어 있다.
따라서, 제1 애노드(171a) 및 제2 애노드(171b)는 개별적으로 구동된다. 이 경우, 리페어 공정이 수행되기 전의 도 5a에 도시된 B-B'라인의 단면은 도 7에 도시되어 있다.
리페어 공정에서, 제1 애노드(171a)는, 제2 픽셀(P2)에 구비된 제2 애노드(171b)와 연결되어 있는 리페어 라인(176)과, 구동 광차단 전극(120)에 의해 연결될 수 있다. 즉, 도 5a에 도시된 바와 같이, 구동 광차단 전극(120)은 제1 애노드(171a)와 연결되어 있는 구동 컨택홀(DCH) 및 리페어 라인(176)을 통해 제2 애노드(171b)와 연결되어 있는 리페어 컨택홀(RCH)에 중첩되도록 구비되어 있다. 이에 따라, 구동 광차단 전극(120)에 의해 구동 컨택홀(DCH) 및 리페어 컨택홀(RCH)이 전기적으로 연결될 수 있으며, 따라서, 제1 애노드(171a)와 제2 애노드(171b)가 전기적으로 연결될 수 있다. 이 경우, 제2 애노드(171b)는 제2 픽셀(P2)에 구비된 픽셀구동회로와는 전기적으로 분리된다.
상기한 바와 같이, 제2 애노드(171b)는 제1 픽셀(P1)에 구비된 제1 전극(141)과 연결될 수 있다. 따라서, 제1 애노드(171a) 및 제2 애노드(171b) 모두 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)의 제1 전극(141)과 연결될 수 있으며, 따라서, 제1 애노드(171a) 및 제2 애노드(171b)는 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)에 의해 정상적으로 구동될 수 있다. 이 경우, 리페어 공정이 수행된 후의 도 5a에 도시된 B-B'라인의 단면은 도 8a 및 도 8b에 도시되어 있다.
둘째, 예를 들어, 리페어 공정이 수행되기 전에는, 도 5b에 도시된 바와 같이, 제1 픽셀(P1)에 구비된 제1 애노드(171a)와 제2 픽셀(P2)에 구비된 제2 애노드(171b)는 서로 분리되어 있다. 즉, 제1 픽셀(P1)에 구비되어 있으며, 제2 픽셀(P2)의 제2 애노드(171b)와 연결되어 있는 리페어 라인(176)은 제1 픽셀(P1)의 제1 애노드(171a)와 분리되어 있다. 따라서, 제1 애노드(171a)와 제2 애노드(171b)는 분리되어 있다.
이 경우, 제1 애노드(171a)는 제1 픽셀(P1)에 구비된 제1 전극(141)과 연결되어 있으며, 제2 애노드(171b)는 제2 픽셀(P2)에 구비된 제1 전극(141)과 연결되어 있다.
따라서, 제1 애노드(171a) 및 제2 애노드(171b)는 개별적으로 구동된다. 이 경우, 리페어 공정이 수행되기 전의 도 5b에 도시된 B-B'라인의 단면은 도 11에 도시되어 있다.
리페어 공정에서, 제1 애노드(171a)는, 제2 픽셀(P2)에 구비된 제2 애노드(171b)와 연결되어 있는 리페어 라인(176)과, 제1 전극(141)에 의해 연결될 수 있다. 즉, 도 5b에 도시된 바와 같이, 제1 전극(141)은 제1 애노드(171a)와 연결되어 있는 구동 컨택홀(DCH) 및 리페어 라인(176)을 통해 제2 애노드(171b)와 연결되어 있는 리페어 컨택홀(RCH)에 중첩되도록 구비되어 있다. 이에 따라, 제1 전극(141)에 의해 구동 컨택홀(DCH) 및 리페어 컨택홀(RCH)이 전기적으로 연결될 수 있으며, 따라서, 제1 애노드(171a)와 제2 애노드(171b)가 전기적으로 연결될 수 있다. 이 경우, 제2 애노드(171b)는 제2 픽셀(P2)에 구비된 픽셀구동회로와는 전기적으로 분리된다.
상기한 바와 같이, 제2 애노드(171b)는 제1 픽셀(P1)에 구비된 제1 전극(141)과 연결될 수 있다. 따라서, 제1 애노드(171a) 및 제2 애노드(171b) 모두 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)의 제1 전극(141)과 연결될 수 있으며, 따라서, 제1 애노드(171a) 및 제2 애노드(171b)는 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)에 의해 정상적으로 구동될 수 있다. 이 경우, 리페어 공정이 수행된 후의 도 5b에 도시된 B-B'라인의 단면은 도 12a 및 도 12b에 도시되어 있다.
이하에서는, 리페어 라인(176)이 리페어 공정에서, 구동 광차단 전극(120)을 통해 제1 전극(141), 제1 애노드(171a) 및 제2 애노드(171b)와 연결되는 실시예가 도 5a 및 도 6 내지 도 9e를 참조하여 설명되며, 리페어 라인(176)이 리페어 공정에서, 제1 전극(141)과 직접 연결되어 제1 애노드(171a) 및 제2 애노드(171a)와 연결되는 실시예가 도 5b 및 도 10 내지 도 13e를 참조하여 설명된다.
도 6은 본 발명에 따른 발광표시패널에 구비된 제1 픽셀의 평면을 나타낸 예시도이고, 도 7 내지 도 8b는 도 6에 도시된 B-B'라인을 따라 절단된 단면을 나타낸 예시도들이며, 도 9a 내지 도 9e는 도 6 및 도 7에 도시된 발광표시패널의 제조 방법을 설명하기 위한 예시도들이다. 특히, 도 7은 도 6에 도시된 제1 픽셀(P1)에 대한 리페어 공정이 수행되지 않은 경우의 B-B'라인을 따라 절단된 단면을 나타내며, 도 8a 및 도 8b는 도 6에 도시된 제1 픽셀(P1)에 대한 리페어 공정이 수행된 경우의 B-B'라인을 따라 절단된 단면을 나타낸다.
이하의 설명 중, 도 1 내지 도 5a를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다. 특히, 이하의 설명에서는, 도 4 내지 도 5a를 참조하여 설명된 제1 픽셀(P1)을 예로 하여, 본 발명이 설명된다.
본 발명에 따른 발광표시패널(100)은 상기에서 설명된 바와 같이, 비표시영역(103) 및 픽셀(101)들이 구비되는 표시영역(102)을 포함하는 기판(110), 기판에 패턴 형태로 구비되는 구동 광차단 전극(120), 구동 광차단 전극(120)을 커버하는 버퍼(130), 버퍼(130)에 구비되어 구동 광차단 전극(120)과 연결되는 구동 트랜지스터(Tdr)를 포함하는 픽셀구동회로층(140), 픽셀구동회로층(140)을 커버하는 평탄화층(160), 평탄화층(160)에 구비되며, 구동 광차단 전극(120) 및 구동 트랜지스터(140)와 연결되는 애노드(171), 평탄화층(160)에 구비되는 리페어 라인(176), 애노드(171)의 외곽을 커버하여, 애노드(171)가 노출되는 개구영역(OA)을 형성하는 뱅크(180), 애노드(171)들 및 뱅크(180) 상에 구비되는 발광층(172) 및 발광층(172) 상에 구비되는 캐소드(173)를 포함한다.
첫째, 제1 픽셀(P1)에 대한 리페어 공정이 수행되지 않은 경우, 제1 픽셀(P1)의 구조는 다음과 같다.
즉, 제1 픽셀(P1)에 대한 리페어 공정이 수행되지 않은 경우, 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 도 7에 도시된 바와 같이, 리페어 라인(176)의 하단에 구비된 아일랜드 형태의 컨택전극(145a)과 연결되며, 컨택전극(145a)은 버퍼(130)에 의해 구동 광차단 전극(120)과 분리되어 있다. 부연하여 설명하면, 컨택전극(145a)과 컨택전극 하단에 구비되는 구동 광차단 전극(120) 사이에는 적어도 하나의 절연막이 구비될 수 있으며, 절연막은 버퍼(130)가 될 수 있다. 컨택전극(145a)과 버퍼(130) 사이에는 게이트 절연막(144)과 동일 공정을 통해 형성되는 컨택전극 절연층(144a)이 더 구비될 수 있다.
리페어 라인(176)은, 도 5a, 도 6 및 도 7에 도시된 바와 같이, 제1 픽셀(P1)과 인접되어 있는 제2 픽셀(P2)에 구비된 제2 애노드(171b)와 연결되어 있다.
리페어 라인(176)은, 도 7에 도시된 바와 같이, 픽셀구동회로층(140)에 구비되어 구동 트랜지스터(Tdr)를 커버하는 보호층(149) 및 평탄화층(160)을 관통하는 리페어 컨택홀(RCH)에서 컨택전극(145a)과 연결된다.
이 경우, 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)를 구성하는 제1 전극(141) 및 광차단 전극(120)은, 도 6 및 도 7에 도시된 바와 같이, 평탄화층(160), 픽셀구동회로층(140)(특히, 보호층(149) 및 버퍼(130)를 관통하는 구동 컨택홀(DCH)에 구비되는 애노드 라인(174)을 통해 제1 애노드(171a)와 연결된다.
둘째, 제1 픽셀(P1)에 대한 리페어 공정이 수행된 경우, 제1 픽셀(P1)의 구조는 다음과 같다.
즉, 제1 픽셀(P1)에 대한 리페어 공정이 수행된 경우, 리페어 라인(176)은, 도 8a에 도시된 바와 같이, 픽셀구동회로층(140)에 구비되어 구동 트랜지스터를 커버하는 보호층(149), 평탄화층(160) 및 컨택전극(145a)을 관통하는 리페어 컨택홀(RCH)을 통해 구동 광차단 전극(120)과 전기적으로 연결될 수 있다.
컨택전극(145a)과 버퍼(130) 사이에, 게이트 절연막(144)과 동일 공정을 통해 형성되는 컨택전극 절연막(144a)이 더 구비되어 있는 경우, 리페어 컨택홀(RCH)은 컨택전극 절연층(144a)을 관통한다.
이에 따라, 리페어 라인(176)은 구동 광차단 전극(120)과 연결된다.
또한, 제1 픽셀(P1)에 대한 리페어 공정이 수행된 경우, 리페어 라인(176)은, 도 8b에 도시된 바와 같이, 컨택홀(RCH)에서 함몰된 컨택전극(145a)을 통해 구동 광차단 전극(120)과 전기적으로 연결될 수 있다. 예를 들어, 리페어 공정에서, 도 7에 도시된 발광표시패널에 레이저(laser)가 조사되면, 컨택홀(RCH)에 구비되는 버퍼(130)가 절단될 수 있다. 이 경우, 절단된 틈을 통해 컨택전극(145a) 및 리페어 라인(176)이 함몰됨으로써, 컨택전극(145a)이 구동 광차단 전극(120)과 연결될 수 있다. 부연하여 설명하면, 리페어 라인(176)은, 픽셀구동회로층에 구비되어 구동 트랜지스터를 커버하는 보호층(149) 및 평탄화층(160)을 관통하는 리페어 컨택홀(RCH)을 통해 컨택전극(145a)과 연결되며, 리페어 컨택홀(RCH)의 하단에서 절연막(버퍼(130) 또는 버퍼(130)와 컨택전극 절연막(144a))을 관통하여 함몰된 컨택전극(145a)을 통해 구동 광차단 전극(120)과 전기적으로 연결될 수 있다.
컨택전극(145a)과 버퍼(130) 사이에, 게이트 절연막(144)과 동일 공정을 통해 형성되는 컨택전극 절연막(144a)이 더 구비되어 있는 경우, 리페어 공정에서, 컨택전극 절연층(144a) 및 버퍼(130)가 절단되며, 컨택전극(145)이 절단된 틈을 통해 함몰되어 광차단 전극(120)과 연결될 수 있다.
이에 따라, 컨택전극(145)과 연결되어 있는 리페어 라인(176)은 구동 광차단 전극(120)과 연결된다.
상기에서 설명된 바와 같이, 구동 광차단 전극(120)은 구동 트랜지스터(Tdr)의 제1 전극(141)과 연결되어 있다.
따라서, 리페어 라인(176) 역시 리페어 공정을 통해 구동 트랜지스터(Tdr)의 제1 전극(141)과 전기적으로 연결될 수 있다.
이 경우, 제1 전극(141)은 애노드 라인(174)을 통해 제1 픽셀(P1)에 구비된 제1 애노드(171a)와 연결되어 있으며, 애노드 라인(174), 구동 광차단 전극(120) 및 리페어 라인(176)을 통해 제2 픽셀(P2)에 구비된 제2 애노드(171b)와 연결되어 있다.
즉, 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)의 제1 전극(141)은 제1 픽셀(P1)에 구비된 제1 애노드(171a)와 연결되어 있으며, 리페어 공정을 통해, 제2 픽셀(P2)에 구비된 제2 애노드(171b)와도 연결될 수 있다. 따라서, 제2 픽셀(P2)(불량픽셀)에 구비된 발광소자(ED)는 제1 픽셀(P2)(정상픽셀)에 구비된 구동 트랜지스터(Tdr)에 의해 정상적으로 구동될 수 있다.
상기한 바와 같은 본 발명에 의하면, 평탄화층(160), 보호층(149) 및 버퍼(130)가 에칭되어 컨택홀들이 형성되는 발광표시패널의 제조 공정에서, 리페어 라인(176) 하단에 구비된 버퍼(130)가, 리페어 라인(176)과 버퍼(130) 사이에 구비된 컨택전극(145a)에 의해 식각되지 않는다. 리페어 라인(176)은 정상픽셀(제1 픽셀(P1))의 구동 트랜지스터(Tdr)와 불량픽셀(제2 픽셀(P2))의 발광소자(ED)를 연결시키기 위해 구비되는 라인이다.
따라서, 리페어가 수행되지 않은 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 도 7에 도시된 바와 같이 제1 픽셀(P1)에 구비된 다른 전극들과 전기적으로 연결되지 않는다. 이에 따라, 리페어 라인(176)이 구비되는 제1 픽셀(P1) 및 제2 픽셀(P2) 각각에 구비된 발광소자들은 독립적으로 구동될 수 있다.
그러나, 리페어가 수행되는 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 도 8a 또는 도 8b에 도시된 바와 같이, 리페어 컨택홀(RCH)을 통해 구동 광차단 전극(120)과 연결될 수 있다. 이 경우, 광차단 전극(120)은 정상픽셀(제1 픽셀(P1))에 구비된 구동 트랜지스터(Tdr)의 제1 전극(141)과 연결되어 있으며, 리페어 라인(176)은 불량픽셀(제2 픽셀(P2))의 제2 애노드(171b)와 연결되어 있기 때문에, 불량픽셀의 제 2애노드(171b)는 정상픽셀에 구비된 구동 트랜지스터(Tdr)에 의해 정상적으로 구동될 수 있다.
이하에서는, 도 6 및 도 7을 참조하여 설명된 제1 픽셀(P1)의 제조 공정이 도 9a 내지 도 9e를 참조하여 간단히 설명된다. 도 6 및 도 7에 도시된 제1 픽셀(P1)의 제조 공정은, 도 3a 내지 도 3e를 참조하여 설명된 본 발명에 따른 발광표시패널의 제조 공정과 실질적으로는 동일하며, 따라서, 이하에서는, 특히, 도 6 및 도 7에 도시된 구조들에 대한 제조 공정이 설명된다. 따라서, 도 9a 내지 도 9e에 대한 설명 중 도 3a 내지 도 3e를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.
우선, 도 9a에 도시된 바와 같이, 기판(110) 상에, 구동 광차단 전극(120)이 구비된다. 이 경우, 패드 광차단 전극(121) 및 다양한 구성들이 구동 광차단 전극(120)과 함께 기판(110)에 구비될 수 있다. 구동 광차단 전극(120)은 다양한 종류의 금속들로 형성될 수 있다.
다음, 도 9b에 도시된 바와 같이, 버퍼(130)에 의해 구동 광차단 전극(120)이 커버되며, 버퍼(130) 상단에는, 구동 트랜지스터(Tdr)를 구성하는 반도체층(143), 제1 전극(141) 및 제2 전극(142)을 형성하는 반도체 물질들이 구비된다. 이후의 공정에서, 반도체 물질에 이온이 주입되거나 반도체 물질에 자외선 등이 조사됨으로써, 제1 전극(141) 및 제2 전극(142)이 형성될 수 있다.
다음, 도 9c에 도시된 바와 같이, 게이트(145) 및 컨택전극(145a)이 구비된다. 즉, 게이트(145) 및 컨택전극(145a)은 동일물질로 형성되며, 동일공정을 통해 동시에 형성된다. 게이트(145) 및 컨택전극(145a)은 다양한 종류의 금속으로 형성될 수 있다.
다음, 게이트(145) 및 컨택전극(145a)은 보호층(149)에 의해 커버되고, 보호층(149)은 평탄화층(160)에 의해 커버되며, 평탄화층(160), 픽셀구동회로층(149) 및 버퍼(130)가 식각되어, 도 9d에 도시된 바와 같이, 구동 컨택홀(DCH) 및 리페어 컨택홀(RCH) 등이 형성된다. 보호층(149) 및 평탄화층(160) 각각은 다양한 종류의 무기물질 및 유기물질들 중 적어도 하나로 구성될 수 있다.
마지막으로, 도 9e에 도시된 바와 같이, 평탄화층(160)의 상단에는 제1 애노드(171a), 애노드 라인(174) 및 리페어 라인(176) 등이 구비된다. 제1 애노드(171a), 애노드 라인(174) 및 리페어 라인(176)은 다양한 종류의 불투명 금속들 및 다양한 종류의 투명 금속들 중 적어도 하나로 형성될 수 있다.
제1 애노드(171a), 애노드 라인(174) 및 리페어 라인(176)의 상단에는 뱅크(180)가 구비되고, 제1 애노드(171a) 및 뱅크(180)를 커버하도록 발광층(172) 및 캐소드(173)가 구비되며, 캐소드 (173)가 봉지층에 의해 커버됨으로써, 도 6 및 도 7에 도시된 바와 같은 제1 픽셀(P1)이 제조될 수 있다.
상기에서 설명된 바와 같은 제1 픽셀(P1)은 다음과 같은 특징들을 가지고 있다.
즉, 제1 픽셀(P1)에서, 제1 전극(141)과 컨택전극(145a)은, 도 7 및 도 8에 도시된 바와 같이, 버퍼(130) 상단에서 이격되어 있다.
또한, 리페어 공정이 수행된 경우, 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 도 8a에 도시된 바와 같이, 제1 픽셀(P1)과 인접되어 있는 제2 픽셀(P2)에 구비된 제2 애노드(171b)와 연결되어 있고, 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 픽셀구동회로층(140)에 구비되어 구동 트랜지스터(Tdr)를 커버하는 보호층(149), 평탄화층(160), 컨택전극(145a) 및 버퍼(130)를 관통하는 리페어 컨택홀(RCH)을 통해 구동 광차단 전극(120)과 연결되며, 구동 광차단 전극(120)은 구동 컨택홀(DCH)에 구비되는 애노드 라인(174)을 통해 제1 전극(141)과 연결된다. 그러나, 리페어 라인(176)은, 도 8b에 도시된 바와 같이, 컨택홀(RCH)에서 함몰된 컨택전극(145a)을 통해 구동 광차단 전극(120)과 전기적으로 연결될 수 있다.
이 경우, 제1 전극(141)은, 구동 트랜지스터(Tdr)를 구성하는 반도체층(143)의 일측에 구비되는 제1 액티브층(141a) 및 제1 액티브층(141a) 상단에 구비되는 제1 도체층(141b)을 포함한다.
제1 애노드(171a)와 연결되어 있는 애노드 라인(174)은 구동 컨택홀(DCH)에서 제1 전극(141) 및 구동 광차단 전극(120)과 연결되어 있다.
도 10은 본 발명에 따른 발광표시패널에 구비된 제1 픽셀의 평면을 나타낸 또 다른 예시도이고, 도 11 내지 도 12b는 도 10에 도시된 B-B'라인을 따라 절단된 단면을 나타낸 예시도들이며, 도 13a 내지 도 13e는 도 10 및 도 11에 도시된 발광표시패널의 제조 방법을 설명하기 위한 예시도들이다. 특히, 도 11은 도 10에 도시된 제1 픽셀(P1)에 대한 리페어 공정이 수행되지 않은 경우의 B-B'라인을 따라 절단된 단면을 나타내며, 도 12a 및 도 12b는 도 10에 도시된 제1 픽셀(P1)에 대한 리페어 공정이 수행된 경우의 B-B'라인을 따라 절단된 단면을 나타낸다.
이하의 설명 중, 도 1 내지 도 4 및 도 5b를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다. 특히, 이하의 설명에서는, 도 4 및 도 5b를 참조하여 설명된 제1 픽셀(P1)을 예로 하여, 본 발명이 설명된다.
본 발명에 따른 발광표시패널(100)은 상기에서 설명된 바와 같이, 비표시영역(103) 및 픽셀(101)들이 구비되는 표시영역(102)을 포함하는 기판(110), 기판에 패턴 형태로 구비되는 구동 광차단 전극(120), 구동 광차단 전극(120)을 커버하는 버퍼(130), 버퍼(130)에 구비되어 구동 광차단 전극(120)과 연결되는 구동 트랜지스터(Tdr)를 포함하는 픽셀구동회로층(140), 픽셀구동회로층(140)을 커버하는 평탄화층(160), 평탄화층(160)에 구비되며, 구동 광차단 전극(120) 및 구동 트랜지스터(140)와 연결되는 애노드(171), 평탄화층(160)에 구비되는 리페어 라인(176), 애노드(171)의 외곽을 커버하여, 애노드(171)가 노출되는 개구영역(OA)을 형성하는 뱅크(180), 애노드(171)들 및 뱅크(180) 상에 구비되는 발광층(172) 및 발광층(172) 상에 구비되는 캐소드(173)를 포함한다.
첫째, 제1 픽셀(P1)에 대한 리페어 공정이 수행되지 않은 경우, 제1 픽셀(P1)의 구조는 다음과 같다.
즉, 제1 픽셀(P1)에 대한 리페어 공정이 수행되지 않은 경우, 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 도 11에 도시된 바와 같이, 리페어 라인(176)의 하단에 구비된 아일랜드 형태의 컨택전극(145a)과 연결되며, 컨택전극(145a)은 버퍼(130)에 의해 구동 광차단 전극(120)과 분리되어 있다.
이 경우, 컨택전극(145a)의 하단에는 제1 전극(141)이 연장되어 있다. 즉, 컨택전극(145a)은 제1 전극(141)과 중첩되어 있다.
컨택전극(145a)과 제1 전극(141) 사이에는 게이트 절연막(144)과 동일 공정을 통해 형성되는 컨택전극 절연층(144a)이 구비되어 있다. 따라서, 컨택전극(145a)과 제1 전극(141)은 절연되어 있다. 즉, 컨택전극(145a)과 컨택전극(145a) 하단에 구비되는 제1 전극(141) 사이에는 적어도 하나의 절연막이 구비될 수 있으며, 절연막은 게이트 절연막(144)이 될 수 있다.
리페어 라인(176)은, 도 5b, 도 10 및 도 11에 도시된 바와 같이, 제1 픽셀(P1)과 인접되어 있는 제2 픽셀(P2)에 구비된 제2 애노드(171b)와 연결되어 있다.
리페어 라인(176)은, 도 11에 도시된 바와 같이, 픽셀구동회로층(140)에 구비되어 구동 트랜지스터(Tdr)를 커버하는 보호층(149) 및 평탄화층(160)을 관통하는 리페어 컨택홀(RCH)에서 컨택전극(145a)과 연결된다.
이 경우, 구동 트랜지스터(Tdr)를 구성하는 제1 전극(141) 및 광차단 전극(120)은, 도 10 및 도 11에 도시된 바와 같이, 평탄화층(160), 픽셀구동회로층(140) 및 버퍼(130)를 관통하는 구동 컨택홀(DCH)에 구비되는 애노드 라인(174)을 통해 제1 애노드(171a)와 연결된다.
둘째, 제1 픽셀(P1)에 대한 리페어 공정이 수행된 경우, 제1 픽셀(P1)의 구조는 다음과 같다.
즉, 제1 픽셀(P1)에 대한 리페어 공정이 수행된 경우, 리페어 라인(176)은, 도 12a에 도시된 바와 같이, 픽셀구동회로층(140)에 구비되어 구동 트랜지스터를 커버하는 보호층(149), 평탄화층(160), 컨택전극(145a) 및 컨택전극 절연층(144a)을 관통하는 리페어 컨택홀(RCH)을 통해 제1 전극(141)과 전기적으로 연결될 수 있다.
이에 따라, 리페어 라인(176)은 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)의 제1 전극(141)과 전기적으로 연결될 수 있다.
또한, 제1 픽셀(P1)에 대한 리페어 공정이 수행된 경우, 리페어 라인(176)은, 도 12b에 도시된 바와 같이, 컨택홀(RCH)에서 함몰된 컨택전극(145a)을 통해 제1 전극(141)과 전기적으로 연결될 수 있다. 예를 들어, 리페어 공정에서, 도 11에 도시된 발광표시패널에 레이저(laser)가 조사되면, 컨택홀(RCH)에 구비되는 컨택전극 절연층(144a)이 절단될 수 있다. 이 경우, 절단된 틈을 통해 컨택전극(145) 및 리페어 라인(176)이 함몰됨으로써, 컨택전극(145)이 제1 전극(141)과 연결될 수 있다.
이에 따라, 컨택전극(145)과 연결되어 있는 리페어 라인(176)은 구동 광차단 전극(120)과 연결된다.
제1 전극(141)은 애노드 라인(174)을 통해 구동 광차단 전극(120)과 연결되어 있다.
이 경우, 제1 전극(141)은 애노드 라인(174)을 통해 제1 픽셀(P1)에 구비된 제1 애노드(171a)와 연결되어 있으며, 리페어 라인(176)을 통해 제2 픽셀(P2)에 구비된 제2 애노드(171b)와 연결되어 있다.
즉, 제1 픽셀(P1)에 구비된 구동 트랜지스터(Tdr)의 제1 전극(141)은 제1 픽셀(P1)에 구비된 제1 애노드(171a)와 연결되어 있으며, 리페어 공정을 통해, 제2 픽셀(P2)에 구비된 제2 애노드(171b)와도 연결될 수 있다. 따라서, 제2 픽셀(P2)(불량픽셀)에 구비된 발광소자(ED)는 제1 픽셀(P2)(정상픽셀)에 구비된 구동 트랜지스터(Tdr)에 의해 정상적으로 구동될 수 있다.
상기한 바와 같은 본 발명에 의하면, 평탄화층(160), 보호층(149) 및 버퍼(130)가 에칭되어 컨택홀들이 형성되는 발광표시패널의 제조 공정에서, 리페어 라인(176) 하단에 구비된 버퍼(130)가, 리페어 라인(176) 하단에 구비된 컨택전극(145a) 및 제1 전극(141)에 의해 식각되지 않는다. 리페어 라인(176)은 정상픽셀(제1 픽셀(P1))의 구동 트랜지스터(Tdr)와 불량픽셀(제2 픽셀(P2))의 발광소자(ED)를 연결시키기 위해 구비되는 라인이다.
따라서, 리페어가 수행되지 않은 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 도 11에 도시된 바와 같이 제1 픽셀(P1)에 구비된 다른 전극들과 전기적으로 연결되지 않는다. 이에 따라, 리페어 라인(176)이 구비되는 제1 픽셀(P1) 및 제2 픽셀(P2) 각각에 구비된 발광소자들은 독립적으로 구동될 수 있다.
그러나, 리페어가 수행되는 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 도 12a 및 도 12b에 도시된 바와 같이, 리페어 컨택홀(RCH)을 통해 제1 전극(120)과 연결될 수 있다.
이 경우, 제1 전극(120)은 정상픽셀(제1 픽셀(P1))에 구비된 구동 트랜지스터(Tdr)와 연결되어 있으며, 리페어 라인(176)은 불량픽셀(제2 픽셀(P2))의 제2 애노드(171b)와 연결되어 있기 때문에, 불량픽셀의 제2 애노드(171b)는 정상픽셀에 구비된 구동 트랜지스터(Tdr)에 의해 정상적으로 구동될 수 있다.
이하에서는, 도 10 및 도 11을 참조하여 설명된 제1 픽셀(P1)의 제조 공정이 도 13a 내지 도 13e를 참조하여 간단히 설명된다. 도 10 및 도 11에 도시된 제1 픽셀(P1)의 제조 공정은, 도 3a 내지 도 3e를 참조하여 설명된 본 발명에 따른 발광표시패널의 제조 공정과 실질적으로는 동일하며, 따라서, 이하에서는, 특히, 도 10 및 도 11에 도시된 구조들에 대한 제조 공정이 설명된다. 따라서, 도 13a 내지 도 13e에 대한 설명 중 도 3a 내지 도 3e 및 도 9a 내지 도 9e를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.
우선, 도 13a에 도시된 바와 같이, 기판(110) 상에, 구동 광차단 전극(120)이 구비된다.
다음, 도 13b에 도시된 바와 같이, 버퍼(130)에 의해 구동 광차단 전극(120) 이 커버되며, 버퍼(130) 상단에는, 구동 트랜지스터(Tdr)를 구성하는 반도체층(143), 제1 전극(141) 및 제2 전극(142)을 형성하는 반도체 물질들이 구비된다. 이후의 공정에서, 반도체 물질에 이온이 주입되거나 반도체 물질에 자외선 등이 조사됨으로써, 제1 전극(141) 및 제2 전극(142)이 형성될 수 있다.
이 경우, 도 13b에 도시된 제1 전극(141)은 도 9b에 도시된 제1 전극(141)과 비교할 때, 도 9b 및 도 13b에 도시된 도면들의 좌측 방향으로 더 돌출되어 있는 부분을 포함하고 있다. 도 13b에 도시된 제1 전극(141) 중 돌출되어 있는 부분은, 도 11에 도시된 바와 같이, 컨택전극(145a)과 중첩되는 부분이다. 즉, 도 10 및 도 11에 도시된 제1 픽셀(P1)에서는 제1 전극(141)이 컨택전극(145a)과 중첩되어 있다. 그러나, 도 6 및 도 7에 도시된 제1 픽셀(P1)에서는 제1 전극(141)이 컨택전극(145a)과 중첩되어 있지 않다.
제1 전극(141)이 도 10 및 도 11에 도시된 바와 같이, 컨택전극(145a)과 중첩되어 있으면, 컨택전극(145a)과 제1 전극(141)의 분리를 위한 이격공간이 필요하지 않다. 따라서, 컨택전극(145a)과 제1 전극(141)의 분리를 위한 이격공간 만큼, 제1 픽셀(P1)의 개구영역(OA)이 증가될 수 있다.
다음, 도 13c에 도시된 바와 같이, 게이트(145) 및 컨택전극(145a)이 구비된다.
다음, 게이트(145) 및 컨택전극(145a)은 보호층(149)에 의해 커버되고, 보호층(149)은 평탄화층(160)에 의해 커버되며, 평탄화층(160), 픽셀구동회로층(149) 및 버퍼(130)가 식각되어, 도 13d에 도시된 바와 같이, 구동 컨택홀(DCH) 및 리페어 컨택홀(RCH) 등이 형성된다.
마지막으로, 도 13e에 도시된 바와 같이, 평탄화층(160)의 상단에는 제1 애노드(171a), 애노드 라인(174) 및 리페어 라인(176) 등이 구비된다.
제1 애노드(171a), 애노드 라인(174) 및 리페어 라인(176)의 상단에는 뱅크(180)가 구비되고, 제1 애노드(171a) 및 뱅크(180)를 커버하도록 발광층(172) 및 캐소드(173)가 구비되며, 캐소드 (173)가 봉지층에 의해 커버됨으로써, 도 10 및 도 11에 도시된 바와 같은 제1 픽셀(P1)이 제조될 수 있다.
상기에서 설명된 바와 같은 제1 픽셀(P1)은 다음과 같은 특징들을 가지고 있다.
즉, 컨택전극(145a)은 제1 전극(141)의 상단에 구비되어 있고, 컨택전극(145a)과 제1 전극(141) 사이에는 컨택전극 절연층(144a)이 구비되며, 구동 컨택홀(DCH)과 컨택전극(또는 리페어 컨택홀(RCH))은 이격되어 있다. 즉, 컨택전극(145a)은 제1 전극(141)과 중첩되어 있다.
따라서, 컨택전극(145a)과 제1 전극(141)의 분리를 위한 이격공간이 필요하지 않으며, 이에 따라, 컨택전극(145a)과 제1 전극(141)의 분리를 위한 이격공간 만큼, 제1 픽셀(P1)의 개구영역(OA)이 증가될 수 있다.
또한, 리페어 공정이 수행된 경우, 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 도 12a에 도시된 바와 같이, 제1 픽셀(P1)과 인접되어 있는 제2 픽셀(P2)에 구비된 제2 애노드(171b)와 연결되고, 제1 픽셀(P1)에 구비된 리페어 라인(176)은, 픽셀구동회로층(140)에 구비되어 구동 트랜지스터(Tdr)를 커버하는 보호층(149), 평탄화층(160), 컨택전극(145a) 및 컨택전극 절연층(144a)을 관통하는 리페어 컨택홀(RCH)을 통해 제1 전극(141)과 연결되며, 제1 전극(141)은 구동 컨택홀(DCH)에 구비되는 애노드 라인(174)을 통해 구동 광차단 전극(120)과 연결된다. 그러나, 리페어 라인(176)은, 도 12b에 도시된 바와 같이, 컨택홀(RCH)에서 함몰된 컨택전극(145a)을 통해 제1 전극(141)과 연결되며, 제1 전극(141)은 구동 컨택홀(DCH)에 구비되는 애노드 라인(174)을 통해 구동 광차단 전극(120)과 전기적으로 연결될 수 있다.
이 경우, 제1 전극(141)은, 구동 트랜지스터(Tdr)를 구성하는 반도체층(143)의 일측에 구비되는 제1 액티브층(141a) 및 제1 액티브층(141a) 상단에 구비되는 제1 도체층(141b)을 포함한다.
제1 애노드(171a)와 연결되어 있는 애노드 라인(174)은 구동 컨택홀(DCH)에서 제1 전극(141) 및 구동 광차단 전극(120)과 연결되어 있다.
상기한 바와 같은 본 발명에 의하면, 평탄화층, 보호층 및 버퍼가 에칭되어 컨택홀들이 형성되는 발광표시패널의 제조 공정에서, 리페어 라인(176) 하단에 구비된 버퍼(130)가, 리페어 라인(176) 하단에 구비된 컨택전극(145a)에 의해 식각되지 않는다. 따라서, 리페어가 수행되지 않은 픽셀에 구비된 리페어 라인(176)은 리페어가 수행되지 않은 픽셀에 구비된 다른 전극들과 전기적으로 연결되지 않는다. 이에 따라, 리페어 라인(176)이 구비되는 두 개의 픽셀들 각각에 구비된 발광소자들은 독립적으로 구동될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 발광표시패널 200: 게이트 드라이버
300: 데이터 드라이버 400: 제어부

Claims (16)

  1. 비표시영역 및 픽셀들이 구비되는 표시영역을 포함하는 기판;
    상기 기판에 패턴 형태로 구비되는 구동 광차단 전극;
    상기 구동 광차단 전극을 커버하는 버퍼;
    상기 버퍼에 구비되어 상기 구동 광차단 전극과 연결되는 구동 트랜지스터를 포함하는 픽셀구동회로층;
    상기 픽셀구동회로층을 커버하는 평탄화층;
    상기 평탄화층에 구비되며, 상기 구동 광차단 전극 및 상기 구동 트랜지스터와 연결되는 애노드;
    상기 평탄화층에 구비되는 리페어 라인;
    상기 애노드의 외곽을 커버하여, 상기 애노드가 노출되는 개구영역을 형성하는 뱅크;
    상기 애노드 및 상기 뱅크 상에 구비되는 발광층; 및
    상기 발광층 상에 구비되는 캐소드를 포함하고,
    상기 리페어 라인은, 상기 리페어 라인의 하단에 구비된 아일랜드 형태의 컨택전극과 연결되며,
    상기 컨택전극의 하단에는 적어도 하나의 절연막이 구비되는 발광표시패널.
  2. 제 1 항에 있어서,
    상기 픽셀들 중 제1 픽셀에 구비된 상기 리페어 라인은, 상기 제1 픽셀과 인접되어 있는 제2 픽셀에 구비된 애노드와 연결되어 있는 발광표시패널.
  3. 제 1 항에 있어서,
    상기 리페어 라인은, 상기 픽셀구동회로층에 구비되어 상기 구동 트랜지스터를 커버하는 보호층 및 상기 평탄화층을 관통하는 리페어 컨택홀에서 상기 컨택전극과 연결되는 발광표시패널.
  4. 제 1 항에 있어서,
    상기 리페어 라인은, 상기 픽셀구동회로층에 구비되어 상기 구동 트랜지스터를 커버하는 보호층, 상기 평탄화층 및 상기 컨택전극에 구비되는 리페어 컨택홀을 통해 상기 구동 광차단 전극과 전기적으로 연결되거나 또는 상기 구동 트랜지스터의 제1 전극과 전기적으로 연결되는 발광표시패널.
  5. 제 4 항에 있어서,
    상기 픽셀들 중 제1 픽셀에 구비된 상기 리페어 라인은, 상기 제1 픽셀과 인접되어 있는 제2 픽셀에 구비된 애노드와 연결되어 있으며,
    상기 리페어 라인은 상기 제2 픽셀에 구비된 픽셀 구동회로와 분리되어 있는 발광표시패널.
  6. 제 4 항에 있어서,
    상기 리페어 라인은, 상기 픽셀구동회로층에 구비되어 상기 구동 트랜지스터를 커버하는 보호층, 상기 평탄화층 및 상기 컨택전극을 관통하는 상기 리페어 컨택홀을 통해 상기 구동 광차단 전극과 전기적으로 연결되는 발광표시패널.
  7. 제 4 항에 있어서,
    상기 리페어 라인은, 상기 픽셀구동회로층에 구비되어 상기 구동 트랜지스터를 커버하는 보호층 및 상기 평탄화층을 관통하는 상기 리페어 컨택홀을 통해 상기 컨택전극과 연결되며, 상기 리페어 컨택홀의 하단에서 상기 절연막을 관통하여 함몰된 상기 컨택전극을 통해 상기 구동 광차단 전극과 전기적으로 연결되는 발광표시패널.
  8. 제 1 항에 있어서,
    상기 구동 트랜지스터는,
    상기 버퍼 상단에 구비되는 반도체층;
    상기 반도체층의 일측에 구비되며 상기 애노드와 연결되는 제1 전극;
    상기 반도체층의 타측에 구비되는 제2 전극;
    상기 반도체층 상단에 구비되는 게이트 절연층; 및
    상기 게이트 절연층 상단에 구비되는 게이트를 포함하며,
    상기 제1 전극은,
    상기 버퍼 상단에 구비되며 상기 반도체층의 일측에 구비되는 액티브층; 및
    상기 액티브층 상단에 구비되는 도체층을 포함하는 발광표시패널.
  9. 제 1 항에 있어서,
    상기 구동 트랜지스터를 구성하는 제1 전극 및 상기 구동 광차단 전극은, 상기 평탄화층, 상기 픽셀구동회로층 및 상기 버퍼를 관통하는 구동 컨택홀에 구비되는 애노드 라인을 통해 상기 애노드와 연결되는 발광표시패널.
  10. 제 9 항에 있어서,
    상기 제1 전극과 상기 컨택전극은 상기 버퍼 상단에서 이격되어 있는 발광표시패널.
  11. 제 10 항에 있어서,
    상기 컨택전극은 상기 구동 광차단 전극 상단에 구비되며, 상기 컨택전극과 상기 구동 광차단 전극 사이에는 상기 버퍼가 구비되는 발광표시패널.
  12. 제 1 항에 있어서,
    상기 컨택전극은 상기 구동 트랜지스터의 제1 전극의 상단에 구비되어 있고, 상기 컨택전극과 상기 제1 전극 사이에는 컨택전극 절연층이 구비되어 있는 발광표시패널.
  13. 제 12 항에 있어서,
    상기 제1 전극 및 상기 구동 광차단 전극은, 상기 평탄화층, 상기 픽셀구동회로층 및 상기 버퍼를 관통하는 구동 컨택홀에 구비되는 애노드 라인을 통해 상기 애노드와 연결되어 있으며, 상기 구동 컨택홀과 상기 컨택전극은 이격되어 있는 발광표시패널.
  14. 제 13 항에 있어서,
    상기 픽셀들 중 제1 픽셀에 구비된 상기 리페어 라인은, 상기 제1 픽셀과 인접되어 있는 제2 픽셀에 구비된 애노드와 연결되고,
    상기 제1 픽셀에 구비된 상기 리페어 라인은, 상기 픽셀구동회로층에 구비되어 상기 구동 트랜지스터를 커버하는 보호층 및 상기 평탄화층에 구비되는 리페어 컨택홀을 통해 상기 제1 전극과 연결되며,
    상기 제1 전극은 상기 구동 컨택홀에 구비되는 상기 애노드 라인을 통해 상기 구동 광차단 전극과 연결되는 발광표시패널.
  15. 제 12 항에 있어서,
    상기 제1 전극은,
    상기 구동 트랜지스터를 구성하는 반도체층의 일측에 구비되는 액티브층; 및
    상기 액티브층 상단에 구비되는 도체층을 포함하는 발광표시패널.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 기재된 발광표시패널;
    상기 발광 표시패널에 구비된 데이터 라인들로 데이터 전압들을 공급하는 데이터 드라이버;
    상기 발광표시패널에 구비된 게이트 라인들로 게이트 전압들을 공급하는 게이트 드라이버; 및
    상기 데이터 드라이버와 상기 게이트 드라이버를 제어하는 제어부를 포함하는 발광표시장치.
KR1020200188160A 2020-12-30 2020-12-30 발광표시패널 및 이를 이용한 발광표시장치 KR20220096042A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200188160A KR20220096042A (ko) 2020-12-30 2020-12-30 발광표시패널 및 이를 이용한 발광표시장치
CN202111524988.8A CN114695452A (zh) 2020-12-30 2021-12-14 发光显示面板和使用发光显示面板的发光显示装置
US17/555,274 US20220208925A1 (en) 2020-12-30 2021-12-17 Light emitting display panel and light emitting display apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200188160A KR20220096042A (ko) 2020-12-30 2020-12-30 발광표시패널 및 이를 이용한 발광표시장치

Publications (1)

Publication Number Publication Date
KR20220096042A true KR20220096042A (ko) 2022-07-07

Family

ID=82119113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200188160A KR20220096042A (ko) 2020-12-30 2020-12-30 발광표시패널 및 이를 이용한 발광표시장치

Country Status (3)

Country Link
US (1) US20220208925A1 (ko)
KR (1) KR20220096042A (ko)
CN (1) CN114695452A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220302235A1 (en) * 2021-03-18 2022-09-22 Samsung Display Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220302235A1 (en) * 2021-03-18 2022-09-22 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20220208925A1 (en) 2022-06-30
CN114695452A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
CN108573993B (zh) 有机发光显示设备
KR102443645B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150024575A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
CN113130544A (zh) 电致发光显示装置
KR20180003363A (ko) 유기발광 표시장치
KR20210138842A (ko) 디스플레이 장치
US20220102471A1 (en) Light emitting display panel and light emitting display apparatus including the same
KR20220096042A (ko) 발광표시패널 및 이를 이용한 발광표시장치
KR20170015699A (ko) 유기발광다이오드 표시장치
US20220149318A1 (en) Light emitting display panel and light emitting display apparatus using the same
US20230217680A1 (en) Light emitting display apparatus
US20230217721A1 (en) Light Emitting Display Apparatus
KR20160013443A (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR20210086334A (ko) 유기 발광 표시 장치
US20220131104A1 (en) Light emitting display panel and light emitting display apparatus including the same
CN108010939B (zh) 电致发光显示装置
KR20220086860A (ko) 발광표시장치
US10749134B2 (en) Organic EL display panel
KR20220078380A (ko) 표시장치
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN217562573U (zh) 显示装置
US20230217760A1 (en) Display apparatus
US20230231084A1 (en) Light Emitting Display Panel
JP2023016484A (ja) 表示装置及び電子機器
KR20220056591A (ko) 발광표시패널 및 이를 이용한 발광표시장치