KR20220091604A - 비디오 코딩을 위한 방법 및 장치 - Google Patents

Abstract

본 개시내용의 양태들은 비디오 인코딩/디코딩을 위한 방법들 및 장치들을 제공한다. 일부 예들에서, 비디오 디코딩을 위한 장치는 처리 회로를 포함한다. 처리 회로는 코딩된 비디오 비트스트림으로부터 픽처의 비직사각형 파티션인 코딩 블록과 연관된 변환 계수들을 디코딩한다. 또한, 처리 회로는 변환 계수들에 기초하여 코딩 블록의 잔차들을 결정하고, 코딩 블록의 잔차들에 기초하여 코딩 블록의 샘플들을 재구성한다.

Description

비디오 코딩을 위한 방법 및 장치

본 출원은, 2020년 10월 2일자로 출원된 미국 가출원 제63/087,042호, "TRANSFORMATION SCHEME FOR L-SHAPED PARTITION"에 대한 우선권의 이익을 주장하는, 2021년 4월 19일자로 출원된 미국 특허 출원 제17/234,507호, "METHOD AND APPARATUS FOR VIDEO CODING"에 대한 우선권의 이익을 주장한다. 선행 출원들의 전체 개시내용들은 그 전체가 여기에 참조로 포함된다.

본 개시내용은 일반적으로 비디오 코딩에 관련된 실시예들을 설명한다.

본 명세서에 제공된 배경기술 설명은 본 개시내용의 맥락을 일반적으로 제시하기 위한 것이다. 현재 명명된 발명자들의 연구- 그 연구가 이 배경기술 섹션에서 설명되는 한 -뿐만 아니라 출원 시에 선행 기술로서의 자격이 달리 없을 수 있는 설명의 양태들은 명시적으로도 암시적으로도 본 개시내용에 대한 선행 기술로서 인정되지 않는다.

비디오 코딩 및 디코딩은 모션 보상(motion compensation)을 갖는 인터-픽처 예측(inter-picture prediction)을 사용하여 수행될 수 있다. 압축되지 않은 디지털 비디오는 일련의 픽처들을 포함할 수 있고, 각각의 픽처는, 예를 들어, 1920x1080 루미넌스 샘플들 및 연관된 크로미넌스 샘플들의 공간 차원(spatial dimension)을 갖는다. 일련의 픽처들은, 예를 들어, 초당 60개 픽처 또는 60Hz의, 고정된 또는 가변 픽처 레이트(비공식적으로 프레임 레이트로도 알려져 있음)를 가질 수 있다. 압축되지 않은 비디오는 상당한 비트레이트 요건들을 갖는다. 예를 들어, 샘플당 8비트에서의 1080p60 4:2:0 비디오(60Hz 프레임 레이트에서의 1920x1080 루미넌스 샘플 해상도)는 1.5Gbit/s 대역폭에 가까울 것을 요구한다. 한 시간 분량의 이러한 비디오는 600GBytes를 초과하는 저장 공간을 요구한다.

비디오 코딩 및 디코딩의 하나의 목적은, 압축을 통한, 입력 비디오 신호에서의 중복성(redundancy)의 감소일 수 있다. 압축은 전술한 대역폭 또는 저장 공간 요건들을, 일부 경우들에서, 2 자릿수 이상 감소시키는 데 도움이 될 수 있다. 무손실 및 손실 압축 둘 다뿐만 아니라 이들의 조합이 이용될 수 있다. 무손실 압축은 압축된 원래 신호(original signal)로부터 원래 신호의 정확한 사본(exact copy)이 재구성될 수 있는 기법들을 지칭한다. 손실 압축을 사용할 때, 재구성된 신호는 원래 신호와 동일하지 않을 수 있지만, 원래 신호와 재구성된 신호 사이의 왜곡은 재구성된 신호를 의도된 애플리케이션에 유용하게 만들 정도로 충분히 작다. 비디오의 경우에, 손실 압축이 널리 이용된다. 용인되는 왜곡의 양은 애플리케이션에 의존하는데; 예를 들어, 특정 소비자 스트리밍 애플리케이션들의 사용자들은 텔레비전 배포 애플리케이션들의 사용자들보다 더 높은 왜곡을 용인할 수 있다. 달성가능한 압축비는 다음을 반영할 수 있다: 더 높은 허용가능/용인가능 왜곡은 더 높은 압축비를 산출할 수 있다.

비디오 인코더 및 디코더는, 예를 들어, 모션 보상, 변환, 양자화, 및 엔트로피 코딩을 포함하여, 수개의 광범위한 카테고리들로부터의 기법들을 활용할 수 있다.

비디오 코덱 기술들은 인트라 코딩으로 알려진 기법들을 포함할 수 있다. 인트라 코딩에서, 샘플 값들은 이전에 재구성된 참조 픽처들로부터의 샘플들 또는 다른 데이터를 참조하지 않고 표현된다. 일부 비디오 코덱들에서, 픽처는 샘플들의 블록들로 공간적으로 세분된다. 샘플들의 모든 블록들이 인트라 모드에서 코딩될 때, 그 픽처는 인트라 픽처(intra picture)일 수 있다. 인트라 픽처들 및 그것들의 파생물들, 이를테면, 독립 디코더 리프레시 픽처들(independent decoder refresh pictures)은 디코더 상태를 리셋하기 위해 사용될 수 있고, 그러므로 코딩된 비디오 비트스트림 및 비디오 세션에서 첫 번째 픽처로서 또는 스틸 이미지(still image)로서 사용될 수 있다. 인트라 블록의 샘플들은 변환에 노출될 수 있고, 변환 계수들은 엔트로피 코딩 전에 양자화될 수 있다. 인트라 예측은 사전 변환 도메인에서 샘플 값들을 최소화하는 기법일 수 있다. 일부 경우들에서, 변환 후의 DC 값이 더 작을수록, 그리고 AC 계수들이 더 작을수록, 엔트로피 코딩 후의 블록을 표현하기 위해 주어진 양자화 스텝 크기(quantization step size)에서 요구되는 비트들이 더 적다.

예를 들어 MPEG-2 세대 코딩 기술들로부터 알려진 것과 같은 전통적인 인트라 코딩은 인트라 예측을 사용하지 않는다. 그러나, 일부 더 새로운 비디오 압축 기술들은, 예를 들어, 공간적으로 이웃하는, 그리고 디코딩 순서에서 선행하는, 데이터의 블록들의 인코딩/디코딩 동안 획득된 주위의 샘플 데이터 및/또는 메타데이터로부터, 시도하는 기법들을 포함한다. 이러한 기법들은 이후 "인트라 예측(intra prediction)" 기법들로 불린다. 적어도 일부 경우들에서, 인트라 예측은 참조 픽처들로부터가 아니라 재구성 중인 현재 픽처로부터의 참조 데이터만을 사용한다는 것에 유의한다.

많은 상이한 형태의 인트라 예측이 있을 수 있다. 주어진 비디오 코딩 기술에서 그러한 기법들 중 하나보다 많은 기법이 사용될 수 있을 때, 사용 중인 기법은 인트라 예측 모드에서 코딩될 수 있다. 특정 경우들에서, 모드들은 서브모드들 및/또는 파라미터들을 가질 수 있고, 이들은 개별적으로 코딩되거나 모드 코드워드에 포함될 수 있다. 주어진 모드/서브모드/파라미터 조합에 사용할 코드워드는 인트라 예측을 통해 코딩 효율 이득에 영향을 미칠 수 있고, 코드워드들을 비트스트림으로 변환하는데 사용되는 엔트로피 코딩 기술도 마찬가지일 수 있다.

인트라 예측의 특정 모드가 H.264와 함께 도입되었고, H.265에서 개선되었고, JEM(joint exploration model), VVC(versatile video coding), 및 BMS(benchmark set)와 같은 더 새로운 코딩 기술들에서 추가로 개선되었다. 이미 이용가능한 샘플들에 속하는 이웃 샘플 값들을 사용하여 예측기 블록(predictor block)이 형성될 수 있다. 이웃 샘플들의 샘플 값들은 방향에 따라 예측기 블록 내에 복사된다. 사용 중인 방향에 대한 참조는 비트스트림에서 코딩될 수 있거나, 그 자체가 예측될 수 있다.

본 개시내용의 양태들은 비디오 인코딩/디코딩을 위한 방법들 및 장치들을 제공한다. 일부 예들에서, 비디오 디코딩을 위한 장치는 처리 회로를 포함한다. 처리 회로는 코딩된 비디오 비트스트림으로부터 픽처의 비직사각형(non rectangular) 파티션인 코딩 블록과 연관된 변환 계수들을 디코딩한다. 또한, 처리 회로는 변환 계수들에 기초하여 코딩 블록의 잔차들을 결정하고, 코딩 블록의 잔차들에 기초하여 코딩 블록의 샘플들을 재구성한다.

일부 실시예들에서, 처리 회로는 변환 계수들에서의 제1 변환 계수들에 기초하여 제1 직사각형 서브-블록의 제1 잔차들을 결정한다. 제1 직사각형 서브-블록은 비직사각형 파티션의 제1 파티션이다. 또한, 처리 회로는 변환 계수들에서의 제2 변환 계수들에 기초하여 제2 직사각형 서브-블록의 제2 잔차들을 결정한다. 예에서, 제2 직사각형 서브-블록은 비직사각형 파티션의 제2 파티션이고 제1 직사각형 서브-블록과 동일한 크기를 갖는다. 다른 예에서, 제2 직사각형 서브-블록은 비직사각형 파티션의 제2 파티션이고 제1 직사각형 서브-블록과 상이한 크기를 갖는다.

일부 실시예들에서, 처리 회로는 제1 방향으로 변환 유닛의 역변환을 수행함으로써 중간 변환 유닛의 중간 변환 계수들을 결정한다. 변환 유닛은 변환 계수들에 의해 형성된다. 또한, 처리 회로는 제2 방향에서 중간 변환 유닛의 역변환을 수행함으로써 코딩 블록의 잔차들을 결정한다.

일부 예들에서, 처리 회로는 변환 유닛의 제1 열들에 대해 각각 제1 역변환 동작들을 수행한다. 제1 역변환 동작들은 각각 제1 개수의 포인트 역변환이다. 또한, 처리 회로는 변환 유닛의 제2 열들에 대해 각각 제2 역변환 동작들을 수행한다. 제2 역변환 동작들은 각각 제2 개수의 포인트 역변환이다. 처리 회로는 중간 변환 유닛의 제1 행들에 대해 제3 역변환 동작들을 각각 수행한다. 제3 역변환 동작들은 각각 제3 개수의 포인트 역변환이다. 또한, 처리 회로는 중간 변환 유닛의 제2 행들에 대해 각각 제4 역변환 동작들을 수행한다. 제4 역변환 동작들은 각각 제4 개수의 포인트 역변환이다.

일부 다른 예들에서, 처리 회로는 변환 유닛의 제1 행들에 대해 각각 제1 역변환 동작들을 수행한다. 제1 역변환 동작들은 각각 제1 개수의 포인트 역변환이다. 처리 회로는 변환 유닛의 제2 행들에 대해 각각 제2 역변환 동작들을 수행한다. 제2 역변환 동작들은 각각 제2 개수의 포인트 역변환이다. 또한, 처리 회로는 중간 변환 유닛의 제1 열들에 대해 각각 제3 역변환 동작들을 수행한다. 제3 역변환 동작들은 각각 제3 개수의 포인트 역변환이다. 그 후, 처리 회로는 중간 변환 유닛의 제2 열들에 대해 각각 제4 역변환 동작들을 수행한다. 제4 역변환 동작들은 각각 제4 개수의 포인트 역변환이다.

본 개시내용의 양태에 따르면, 처리 회로는 변환 계수들의 역 KLT(Karhunen-Loeve transform)를 수행함으로써 코딩 블록의 잔차들을 결정할 수 있다.

본 개시내용의 다른 양태에 따르면, 처리 회로는 변환 계수들의 2차원 역변환을 수행함으로써 비직사각형 파티션을 포함하는 직사각형 유닛의 제1 잔차들을 결정하고, 직사각형 블록의 제1 잔차들로부터 코딩 블록의 잔차들을 선택한다.

일부 실시예들에서, 처리 회로는 비직사각형 파티션을 포괄하는 직사각형 유닛에 대한 스캔 순서를 추종하고 비직사각형 파티션의 외부에 있는 스캔 위치들을 스킵함으로써 비직사각형 파티션에 대한 변환 유닛을 형성한다.

본 개시내용의 양태들은 또한, 비디오 디코딩을 위해 컴퓨터에 의해 실행될 때, 컴퓨터로 하여금 비디오 디코딩을 위한 방법을 수행하게 하는 명령어들을 저장하는 비일시적 컴퓨터 판독가능 매체를 제공한다.

개시된 주제의 추가의 특징들, 본질 및 다양한 이점들이 다음의 상세한 설명 및 첨부 도면들로부터 더 명백해질 것이다.
도 1은 실시예에 따른 통신 시스템(100)의 단순화된 블록도의 개략적인 예시이다.
도 2는 실시예에 따른 통신 시스템(200)의 단순화된 블록도의 개략적인 예시이다.
도 3은 실시예에 따른 디코더의 단순화된 블록도의 개략적인 예시이다.
도 4는 실시예에 따른 인코더의 단순화된 블록도의 개략적인 예시이다.
도 5는 다른 실시예에 따른 인코더의 블록도를 도시한다.
도 6은 다른 실시예에 따른 디코더의 블록도를 도시한다.
도 7은 비디오 코딩 포맷 예에서 사용되는 파티션 기법들의 예를 도시한다.
도 8은 다른 비디오 코딩 포맷 예에서 사용되는 파티션 기법들의 예를 도시한다.
도 9a 및 도 9b는 다른 비디오 코딩 포맷 예에서 사용되는 파티션 기법들의 예를 도시한다.
도 10a 및 10b는 수직 센터-측 트리플 트리 파티셔닝 및 수평 센터-측 트리플 트리 파티셔닝의 예들을 도시한다.
도 11은 블록 파티셔닝으로부터의 파티션들 중 하나인 L자형 블록을 도시한다.
도 12는 본 개시내용의 일부 실시예들에 따른 L-타입 파티셔닝 트리의 예들을 도시한다.
도 13은 현재 심도의 변환 크기로부터 다음 심도의 변환 크기로의 크기 매핑의 표를 도시한다.
도 14는 인트라 코딩된 블록들에 대한 변환 파티셔닝의 예들을 도시한다.
도 15는 인터 코딩된 블록들에 대한 변환 파티셔닝의 예를 도시한다.
도 16은 본 개시내용의 실시예에 따른, L자형 파티션에 대한 변환 파티셔닝의 예를 도시한다.
도 17은 본 개시내용의 실시예에 따른, L자형 파티션에 대한 변환 파티셔닝의 예를 도시한다.
도 18은 본 개시내용의 일부 실시예들에 따른 L자형 파티션에 대한 변환 파티셔닝의 2개의 예를 도시한다.
도 19는 본 개시내용의 일부 실시예들에 따른 L자형 파티션에 대한 변환 파티셔닝의 예를 도시한다.
도 20은 본 개시내용의 실시예에 따른 변환 크기 조정의 예를 도시한다.
도 21은 본 개시내용의 실시예에 따른 변환 크기 조정의 예를 도시한다.
도 22는 수평 변환 및 수직 변환의 순서인 2차원 변환의 애플리케이션의 예를 도시한다.
도 23은 수직 변환 및 수평 변환의 순서인 2차원 변환의 애플리케이션의 예를 도시한다.
도 24는 수평 변환 및 수직 변환의 순서인 2차원 변환의 애플리케이션의 예를 도시한다.
도 25는 수직 변환 및 수평 변환의 순서인 2차원 변환의 애플리케이션의 예를 도시한다.
도 26은 본 개시내용의 실시예에 따른 L자형 파티션의 스캔 순서의 예를 도시한다.
도 27은 본 개시내용의 일부 실시예들에 따른 프로세스 예를 약술하는 흐름도를 도시한다.
도 28은 실시예에 따른 컴퓨터 시스템의 개략적인 예시이다.

도 1은 본 개시내용의 실시예에 따른 통신 시스템(100)의 단순화된 블록도를 예시한다. 통신 시스템(100)은, 예를 들어, 네트워크(150)를 통해, 서로 통신할 수 있는 복수의 단말 디바이스를 포함한다. 예를 들어, 통신 시스템(100)은 네트워크(150)를 통해 상호접속되는 제1 쌍의 단말 디바이스들(110 및 120)을 포함한다. 도 1의 예에서, 제1 쌍의 단말 디바이스들(110 및 120)은 데이터의 단방향 송신을 수행한다. 예를 들어, 단말 디바이스(110)는 네트워크(150)를 통해 다른 단말 디바이스(120)로의 송신을 위해 비디오 데이터(예를 들어, 단말 디바이스(110)에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 인코딩된 비디오 데이터는 하나 이상의 코딩된 비디오 비트스트림의 형태로 송신될 수 있다. 단말 디바이스(120)는 네트워크(150)로부터 코딩된 비디오 데이터를 수신하고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구하고 복구된 비디오 데이터에 따라 비디오 픽처들을 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 애플리케이션들(media serving applications) 등에서 흔한 것일 수 있다.

다른 예에서, 통신 시스템(100)은, 예를 들어, 비디오회의 동안 발생할 수 있는 코딩된 비디오 데이터의 양방향 송신을 수행하는 제2 쌍의 단말 디바이스들(130 및 140)을 포함한다. 데이터의 양방향 송신을 위해, 예에서, 단말 디바이스들(130 및 140) 중의 각각의 단말 디바이스는 네트워크(150)를 통해 단말 디바이스들(130 및 140) 중의 다른 단말 디바이스로의 송신을 위해 비디오 데이터(예를 들어, 단말 디바이스에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 단말 디바이스들(130 및 140) 중의 각각의 단말 디바이스는 또한 단말 디바이스들(130 및 140) 중의 다른 단말 디바이스에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구할 수 있고, 복구된 비디오 데이터에 따라 액세스가능 디스플레이 디바이스에서 비디오 픽처들을 디스플레이할 수 있다.

도 1의 예에서, 단말 디바이스들(110, 120, 130 및 140)은 서버들, 개인용 컴퓨터들 및 스마트폰들로서 예시될 수 있지만, 본 개시내용의 원리들은 그렇게 제한되지 않는다. 본 개시내용의 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 비디오 회의 장비를 갖는 애플리케이션을 찾는다. 네트워크(150)는 예를 들어, 와이어라인(wireline)(유선(wired)) 및/또는 무선 통신 네트워크들을 포함하여, 단말 디바이스들(110, 120, 130 및 140) 사이에서 코딩된 비디오 데이터를 전달하는 임의의 수의 네트워크들을 표현한다. 통신 네트워크(150)는 회선 교환(circuit-switched) 및/또는 패킷 교환(packet-switched) 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 원거리통신(telecommunications) 네트워크들, 근거리 통신망들(local area networks), 광역 네트워크들 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(150)의 아키텍처 및 토폴로지는 본 명세서에서 아래 설명되지 않는 한 본 개시내용의 동작에 중요하지 않을 수 있다.

도 2는, 개시된 주제를 위한 애플리케이션에 대한 예로서, 스트리밍 환경에서 비디오 인코더 및 비디오 디코더의 배치를 예시한다. 개시된 주제는, 예를 들어, 비디오 회의, 디지털 TV, CD, DVD, 메모리 스틱 등을 포함하는 디지털 미디어 상의 압축된 비디오의 저장 등을 포함하여, 다른 비디오 인에이블 애플리케이션들에 동등하게 적용가능할 수 있다.

스트리밍 시스템은, 예를 들어, 압축되지 않은 비디오 픽처들의 스트림(202)을 생성하는, 비디오 소스(201), 예를 들어, 디지털 카메라를 포함할 수 있는 캡처 서브시스템(213)을 포함할 수 있다. 예에서, 비디오 픽처들의 스트림(202)은 디지털 카메라에 의해 촬영되는 샘플들을 포함한다. 인코딩된 비디오 데이터(204)(또는 코딩된 비디오 비트스트림들)와 비교할 때 높은 데이터 볼륨을 강조하기 위해 굵은 선으로 묘사된 비디오 픽처들의 스트림(202)은 비디오 소스(201)에 결합된 비디오 인코더(203)를 포함하는 전자 디바이스(220)에 의해 처리될 수 있다. 비디오 인코더(203)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 비디오 픽처들의 스트림(202)과 비교할 때 더 적은 데이터 볼륨을 강조하기 위해 얇은 선으로서 묘사된 인코딩된 비디오 데이터(204)(또는 인코딩된 비디오 비트스트림(204))는 미래의 사용을 위해 스트리밍 서버(205) 상에 저장될 수 있다. 도 2에서의 클라이언트 서브시스템들(206 및 208)과 같은 하나 이상의 스트리밍 클라이언트 서브시스템은 스트리밍 서버(205)에 액세스하여 인코딩된 비디오 데이터(204)의 사본들(207 및 209)을 검색할 수 있다. 클라이언트 서브시스템(206)은, 예를 들어, 전자 디바이스(230) 내에 비디오 디코더(210)를 포함할 수 있다. 비디오 디코더(210)는 인코딩된 비디오 데이터의 착신 사본(207)을 디코딩하고 디스플레이(212)(예를 들어, 디스플레이 스크린) 또는 다른 렌더링 디바이스(묘사되지 않음) 상에 렌더링될 수 있는 비디오 픽처들의 발신 스트림(211)을 생성한다. 일부 스트리밍 시스템들에서, 인코딩된 비디오 데이터(204, 207, 및 209)(예를 들어, 비디오 비트스트림들)는 특정 비디오 코딩/압축 표준들에 따라 인코딩될 수 있다. 이러한 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. 예에서, 개발 중인 비디오 코딩 표준은 비공식적으로 다용도 비디오 코딩(Versatile Video Coding)(VVC)으로서 알려져 있다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.

전자 디바이스들(220 및 230)은 다른 컴포넌트들(도시되지 않음)을 포함할 수 있다는 점에 유의한다. 예를 들어, 전자 디바이스(220)는 비디오 디코더(도시되지 않음)를 포함할 수 있고 전자 디바이스(230)는 비디오 인코더(도시되지 않음)도 포함할 수 있다.

도 3은 본 개시내용의 실시예에 따른 비디오 디코더(310)의 블록도를 도시한다. 비디오 디코더(310)는 전자 디바이스(330)에 포함될 수 있다. 전자 디바이스(330)는 수신기(331)(예를 들어, 수신 회로)를 포함할 수 있다. 비디오 디코더(310)는 도 2의 예에서의 비디오 디코더(210) 대신에 사용될 수 있다.

수신기(331)는 비디오 디코더(310)에 의해 디코딩될 하나 이상의 코딩된 비디오 시퀀스; 동일하거나 다른 실시예에서, 한 번에 하나의 코딩된 비디오 시퀀스를 수신할 수 있고, 여기서 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(301)로부터 수신될 수 있다. 수신기(331)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그것들 각자의 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있다. 수신기(331)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(331)와 엔트로피 디코더/파서(320)(이후 "파서(320)") 사이에 버퍼 메모리(315)가 결합될 수 있다. 특정 애플리케이션들에서, 버퍼 메모리(315)는 비디오 디코더(310)의 일부이다. 다른 것들에서, 그것은 비디오 디코더(310) 외부에 있을 수 있다(묘사되지 않음). 또 다른 것들에서, 예를 들어, 네트워크 지터를 방지하기 위해, 비디오 디코더(310) 외부의 버퍼 메모리(묘사되지 않음), 그리고 추가로, 예를 들어, 재생 타이밍을 핸들링하기 위해, 비디오 디코더(310) 내부의 다른 버퍼 메모리(315)가 존재할 수 있다. 수신기(331)가 충분한 대역폭 및 제어가능성의 스토어/포워드 디바이스로부터, 또는 등시동기식 네트워크(isosynchronous network)로부터 데이터를 수신하고 있을 때, 버퍼 메모리(315)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 베스트 에포트(best effort) 패킷 네트워크들 상에서의 사용을 위해, 버퍼 메모리(315)가 요구될 수 있고, 비교적 클 수 있고, 유리하게는 적응적 크기일 수 있고, 비디오 디코더(310) 외부의 운영 체제 또는 유사한 요소들(묘사되지 않음)에서 적어도 부분적으로 구현될 수 있다.

비디오 디코더(310)는 코딩된 비디오 시퀀스로부터 심벌들(321)을 재구성하기 위해 파서(320)를 포함할 수 있다. 이러한 심벌들의 카테고리들은 비디오 디코더(310)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로, 도 3에 도시된 바와 같이, 전자 디바이스(330)의 일체 부분(integral part)은 아니지만 전자 디바이스(330)에 결합될 수 있는 렌더 디바이스(312)(예를 들어, 디스플레이 스크린)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI 메시지(Supplemental Enhancement Information) 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형태일 수 있다. 파서(320)는 수신되는 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따른 것일 수 있고, 가변 길이 코딩, 허프만 코딩(Huffman coding), 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는 다양한 원리들을 따를 수 있다. 파서(320)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더 내의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 픽처 그룹들(Groups of Pictures, GOPs), 픽처들, 타일들, 슬라이스들, 매크로블록들, 코딩 유닛들(Coding Units, CUs), 블록들, 변환 유닛들(Transform Units, TUs), 예측 유닛들(Prediction Units, PUs) 등을 포함할 수 있다. 파서(320)는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터 값들, 모션 벡터들 등과 같은 정보를 추출할 수 있다.

파서(320)는 버퍼 메모리(315)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(321)을 생성할 수 있다.

심벌들(321)의 재구성은 코딩된 비디오 픽처 또는 그의 부분들의 타입(이를테면: 인터 및 인트라 픽처), 및 다른 인자들에 의존하는 다수의 상이한 유닛을 수반할 수 있다. 어느 유닛들이 수반되는지, 그리고 어떻게 되는지는 파서(320)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(320)와 아래의 다수의 유닛 사이의 그러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되지 않는다.

이미 언급된 기능 블록들 이외에, 비디오 디코더(310)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약들 하에서 동작하는 실제 구현에서, 이들 유닛 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로 서로 통합될 수 있다. 그러나, 개시된 주제를 설명할 목적으로, 아래의 기능 유닛들로의 개념적 세분(subdivision)이 적절하다.

제1 유닛은 스케일러/역변환 유닛(351)이다. 스케일러/역변환 유닛(351)은, 파서(320)로부터의 심벌(들)(321)로서, 어느 변환을 사용할지, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들(quantization scaling matrices) 등을 포함하는, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 스케일러/역변환 유닛(351)은, 집계기(aggregator)(355)에 입력될 수 있는, 샘플 값들을 포함하는 블록들을 출력할 수 있다.

일부 경우들에서, 스케일러/역변환(351)의 출력 샘플들은 인트라 코딩된 블록; 즉: 이전에 재구성된 픽처들로부터의 예측 정보를 사용하지 않는 블록에 관련될 수 있지만, 현재 픽처의 이전에 재구성된 부분들로부터의 예측 정보를 사용할 수 있다. 그러한 예측 정보는 인트라 픽처 예측 유닛(352)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 픽처 예측 유닛(352)은 현재 픽처 버퍼(358)로부터 페치된 주위의 이미 재구성된 정보를 사용하여, 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성한다. 현재 픽처 버퍼(358)는, 예를 들어, 부분적으로 재구성된 현재 픽처 및/또는 완전히 재구성된 현재 픽처를 버퍼링한다. 집계기(355)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(352)이 생성한 예측 정보를 스케일러/역변환 유닛(351)에 의해 제공된 출력 샘플 정보에 추가한다.

다른 경우들에서, 스케일러/역변환 유닛(351)의 출력 샘플들은 인터 코딩되고 잠재적으로 모션 보상된 블록에 관련될 수 있다. 이러한 경우에, 모션 보상 예측 유닛(353)은 참조 픽처 메모리(357)에 액세스하여 예측에 사용되는 샘플들을 페치할 수 있다. 블록에 관련된 심벌들(321)에 따라 페치된 샘플들을 모션 보상한 후에, 이들 샘플은 집계기(355)에 의해 스케일러/역변환 유닛(351)의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 모션 보상 예측 유닛(353)이 예측 샘플들을 페치하는 참조 픽처 메모리(357) 내의 어드레스들은, 예를 들어 X, Y, 및 참조 픽처 컴포넌트들을 가질 수 있는 심벌들(321)의 형태로 모션 보상 예측 유닛(353)에 이용가능한, 모션 벡터들에 의해 제어될 수 있다. 모션 보상은 또한 서브샘플 정확한 모션 벡터들이 사용 중일 때 참조 픽처 메모리(357)로부터 페치된 샘플 값들의 보간, 모션 벡터 예측 메커니즘 등을 포함할 수 있다.

집계기(355)의 출력 샘플들은 루프 필터 유닛(356) 내의 다양한 루프 필터링 기법들의 대상이 될 수 있다. 비디오 압축 기술들은, 파서(320)로부터의 심벌들(321)로서 루프 필터 유닛(356)에 이용가능하게 되고 코딩된 비디오 시퀀스(코딩된 비디오 비트스트림이라고도 지칭됨)에 포함된 파라미터들에 의해 제어되는 인-루프 필터(in-loop filter) 기술들을 포함할 수 있지만, 코딩된 픽처 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서에서) 부분들의 디코딩 동안 획득된 메타-정보에 응답적일 수 있을 뿐만 아니라, 이전에 재구성되고 루프-필터링된 샘플 값들에 응답적일 수 있다.

루프 필터 유닛(356)의 출력은 렌더링 디바이스(312)에 출력될 뿐만 아니라 미래의 인터-픽처 예측에서 사용하기 위해 참조 픽처 메모리(357)에 저장될 수도 있는 샘플 스트림일 수 있다.

특정 코딩된 픽처들은, 완전히 재구성되면, 미래 예측을 위한 참조 픽처들로서 사용될 수 있다. 예를 들어, 현재 픽처에 대응하는 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 참조 픽처로서 식별되면(예를 들어, 파서(320)에 의해), 현재 픽처 버퍼(358)는 참조 픽처 메모리(357)의 일부가 될 수 있고, 다음의 코딩된 픽처의 재구성을 개시하기 전에 새로운 현재 픽처 버퍼가 재할당될 수 있다.

비디오 디코더(310)는, ITU-T Rec.H.265와 같은, 표준에서의 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스는 비디오 압축 기술 또는 표준의 신택스 및 비디오 압축 기술 또는 표준에서 문서화된 프로파일들 둘 다를 고수한다는 점에서, 코딩된 비디오 시퀀스는 사용 중인 비디오 압축 기술 또는 표준에 의해 특정된 신택스(syntax)를 준수할 수 있다. 구체적으로, 프로파일은 비디오 압축 기술 또는 표준에서 이용가능한 모든 툴로부터 해당 프로파일 하에서 사용하기 위해 이용가능한 유일한 툴들로서 특정 툴들을 선택할 수 있다. 또한 컴플라이언스(compliance)를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡도가 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계들 내에 있는 것일 수 있다. 일부 경우들에서, 레벨들은 최대 픽처 크기, 최대 프레임 레이트, 최대 복원 샘플 레이트(예를 들어 초당 메가샘플로 측정됨), 최대 참조 픽처 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.

실시예에서, 수신기(331)는 인코딩된 비디오와 함께 추가적인(중복) 데이터를 수신할 수 있다. 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 추가적인 데이터는 데이터를 적절히 디코딩하고/하거나 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(310)에 의해 사용될 수 있다. 추가적인 데이터는, 예를 들어, 시간, 공간, 또는 SNR(signal noise ratio) 향상 계층들, 중복 슬라이스들, 중복 픽처들, 순방향 오류 정정 코드들 등의 형태일 수 있다.

도 4는 본 개시내용의 실시예에 따른 비디오 인코더(403)의 블록도를 도시한다. 비디오 인코더(403)는 전자 디바이스(420)에 포함된다. 전자 디바이스(420)는 송신기(440)(예를 들어, 송신 회로)를 포함한다. 비디오 인코더(403)는 도 2의 예에서의 비디오 인코더(203) 대신에 사용될 수 있다.

비디오 인코더(403)는 비디오 인코더(403)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(401)(도 4의 예에서는 전자 디바이스(420)의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다. 다른 예에서, 비디오 소스(401)는 전자 디바이스(420)의 일부이다.

비디오 소스(401)는, 임의의 적합한 비트 심도(예를 들어: 8비트, 10비트, 12비트,...), 임의의 색공간(예를 들어, BT.601 Y CrCB, RGB,...), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)의 것일 수 있는 디지털 비디오 샘플 스트림의 형태로 비디오 인코더(403)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(401)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 비디오회의 시스템에서, 비디오 소스(401)는 비디오 시퀀스로서 국부적 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 모션을 부여하는 복수의 개별 픽처로서 제공될 수 있다. 픽처들 자체는 픽셀들의 공간적 어레이로서 조직될 수 있고, 각각의 픽셀은 사용 중인 샘플링 구조, 색 공간 등에 의존하여 하나 이상의 샘플들을 포함할 수 있다. 본 기술분야에서의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 이하의 설명은 샘플들에 초점을 맞춘다.

실시예에 따르면, 비디오 인코더(403)는 소스 비디오 시퀀스의 픽처들을 실시간으로 또는 애플리케이션에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(443)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것이 제어기(450)의 하나의 기능이다. 일부 실시예들에서, 제어기(450)는 아래 설명되는 바와 같이 다른 기능 유닛들을 제어하고 다른 기능 유닛들에 기능적으로 결합된다. 결합은 명확성을 위해 묘사되지 않는다. 제어기(450)에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(픽처 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값들, ...), 픽처 크기, 픽처 그룹(GOP) 레이아웃, 최대 모션 벡터 검색 범위 등을 포함할 수 있다. 제어기(450)는 특정 시스템 설계에 대해 최적화된 비디오 인코더(403)에 관련된 다른 적합한 기능들을 갖도록 구성될 수 있다.

일부 실시예들에서, 비디오 인코더(403)는 코딩 루프에서 동작하도록 구성된다. 과도하게 단순화된 설명으로서, 예에서, 코딩 루프는 소스 코더(430)(예를 들어, 코딩될 입력 픽처, 및 참조 픽처(들)에 기초하여 심벌 스트림과 같은 심벌들을 생성하는 것을 담당함), 및 비디오 인코더(403)에 임베드된 (국부) 디코더(433)를 포함할 수 있다. 디코더(433)는 (원격) 디코더가 또한 생성하는 것과 유사한 방식으로 샘플 데이터를 생성하기 위해 심벌들을 재구성한다(심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문에). 재구성된 샘플 스트림(샘플 데이터)은 참조 픽처 메모리(434)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(국부 또는 원격)와는 독립적으로 비트-정확한 결과들로 이어지기 때문에, 참조 픽처 메모리(434) 내의 콘텐츠도 또한 국부 인코더와 원격 인코더 사이에서 비트 정확하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "볼(would see)" 것과 정확히 동일한 샘플 값들을 참조 픽처 샘플들로서 "본다(sees)". 참조 픽처 동기성의 이러한 기본적인 원리(그리고 결과적인 드리프트, 예를 들어, 채널 오류들 때문에 동기성이 유지될 수 없는 경우)는 일부 관련 기술분야들에서도 사용된다.

"로컬" 디코더(433)의 동작은 도 3과 관련하여 위에서 이미 상세히 설명된 비디오 디코더(310)와 같은 "원격" 디코더의 것과 동일할 수 있다. 도 3을 또한 간략히 참조하면, 그러나, 심벌들이 이용가능하고 엔트로피 코더(445) 및 파서(320)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 버퍼 메모리(315), 및 파서(320)를 포함하는, 비디오 디코더(310)의 엔트로피 디코딩 부분들은 국부 디코더(433)에서 완전히 구현되지 않을 수 있다.

이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형태로 존재할 필요가 있다는 점이다. 이러한 이유로, 개시된 주제는 디코더 동작에 초점을 맞춘다. 인코더 기술들은 포괄적으로 설명된 디코더 기술들의 역(inverse)이기 때문에 그것들에 대한 설명은 축약될 수 있다. 특정 구역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.

동작 동안, 일부 예들에서, 소스 코더(430)는, "참조 픽처들"로서 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 픽처를 참조하여 예측적으로 입력 픽처를 코딩하는, 모션 보상된 예측적 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(432)은 입력 픽처의 픽셀 블록들과 입력 픽처에 대한 예측 참조(들)로서 선택될 수 있는 참조 픽처(들)의 픽셀 블록들 사이의 차이들을 코딩한다.

국부 비디오 디코더(433)는, 소스 코더(430)에 의해 생성된 심벌들에 기초하여, 참조 픽처들로서 지정될 수 있는 픽처들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(432)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 4에 도시되지 않음)에서 디코딩될 수 있는 경우, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본(replica)일 수 있다. 국부 비디오 디코더(433)는 참조 픽처들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 픽처들이 참조 픽처 캐시(434)에 저장되게 할 수 있다. 이러한 방식으로, 비디오 인코더(403)는 (송신 오류들이 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 픽처들로서 공통 콘텐츠를 갖는 재구성된 참조 픽처들의 사본들을 국부적으로 저장할 수 있다.

예측기(435)는 코딩 엔진(432)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 픽처에 대해, 예측기(435)는 새로운 픽처들에 대한 적절한 예측 참조로서 역할할 수 있는 참조 픽처 모션 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 픽처 메모리(434)를 검색할 수 있다. 예측기(435)는 적절한 예측 참조들을 찾기 위해 샘플 블록-바이-픽셀 블록(sample block-by-pixel block) 기준으로 동작할 수 있다. 일부 경우들에서, 예측기(435)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(434)에 저장된 다수의 참조 픽처로부터 인출된 예측 참조들을 가질 수 있다.

제어기(450)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 소스 코더(430)의 코딩 동작을 관리할 수 있다.

전술한 모든 기능 유닛들의 출력은 엔트로피 코더(445)에서 엔트로피 코딩의 대상이 될 수 있다. 엔트로피 코더(445)는 다양한 기능 유닛들에 의해 생성된 심벌들을, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 기술들에 따라 심벌들을 무손실 압축함으로써, 코딩된 비디오 시퀀스로 변환한다.

송신기(440)는, 인코딩된 비디오 데이터를 저장할 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(460)을 통한 송신을 준비하기 위해 엔트로피 코더(445)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(440)는 비디오 코더(403)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.

제어기(450)는 비디오 인코더(403)의 동작을 관리할 수 있다. 코딩 동안, 제어기(450)는, 각자의 픽처에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있는, 특정 코딩된 픽처 타입을 각각의 코딩된 픽처에 배정할 수 있다. 예를 들어, 픽처들은 종종 다음 픽처 타입들 중 하나로서 배정될 수 있다:

인트라 픽처(Intra Picture)(I 픽처)는 예측의 소스로서 시퀀스 내의 임의의 다른 픽처를 사용하지 않고 코딩되고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, "IDR"(Independent Decoder Refresh) 픽처들을 포함하는, 상이한 타입들의 인트라 픽처들을 허용한다. 본 기술분야의 통상의 기술자는 I 픽처들의 이러한 변형들 및 그것들 각자의 애플리케이션들 및 특징들을 인식한다.

예측 픽처(Predictive picture)(P 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 모션 벡터 및 참조 인덱스를 사용하는 인트라 예측(intra prediction) 또는 인터 예측(inter prediction)을 사용하여 코딩 및 디코딩될 수 있는 것일 수 있다.

양방향 예측 픽처(Bi-directionally Predictive Picture)(B Picture)는 각 블록의 샘플 값들을 예측하기 위해 많아야 2개의 모션 벡터 및 참조 인덱스를 사용하는 인트라 예측 또는 인터 예측을 사용하여 코딩 및 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 픽처들은 단일 블록의 재구성을 위해 2개보다 많은 참조 픽처 및 연관된 메타데이터를 사용할 수 있다.

소스 픽처들은 흔히 복수의 샘플 블록(예를 들어, 각각 4x4, 8x8, 4x8, 또는 16x16 샘플들의 블록들)으로 공간적으로 세분되고 블록별로(on a block-by-block basis) 코딩될 수 있다. 블록들은 블록들의 각자의 픽처들에 적용되는 코딩 배정에 의해 결정된 바와 같은 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처들의 블록들은 비예측적으로 코딩될 수 있거나 그것들은 동일한 픽처의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 픽처들의 픽셀 블록들은, 하나의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 예측적으로 코딩될 수 있다. B 픽처들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 예측적으로 코딩될 수 있다.

비디오 인코더(403)는 ITU-T Rec.H.265와 같은 표준 또는 미리 결정된 비디오 코딩 기술에 따라 코딩 동작들을 수행할 수 있다. 그것의 동작에서, 비디오 인코더(403)는, 입력 비디오 시퀀스에서 시간 및 공간 중복성들을 이용하는 예측 코딩 동작들을 포함하여, 다양한 압축 동작들을 수행할 수 있다. 코딩된 비디오 데이터는 그러므로 사용 중인 비디오 코딩 기술 또는 표준에 의해 특정된 신택스(syntax)를 준수할 수 있다.

실시예에서, 송신기(440)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 소스 코더(430)는 코딩된 비디오 시퀀스의 일부로서 그러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 픽처들 및 슬라이스들과 같은 다른 형태의 중복 데이터, SEI 메시지들, VUI 파라미터 세트 프래그먼트들 등을 포함할 수 있다.

비디오는 시간 시퀀스에서 복수의 소스 픽처(비디오 픽처)로서 캡처될 수 있다. 인트라-픽처 예측(종종 인트라 예측으로 축약됨)은 주어진 픽처에서 공간 상관을 이용하고, 인터-픽처 예측은 픽처들 사이의 (시간 또는 다른) 상관을 이용한다. 예에서, 현재 픽처라고 지칭되는, 인코딩/디코딩 중인 특정 픽처가 블록들로 파티셔닝된다. 현재 픽처 내의 블록이 비디오 내의 이전에 코딩되고 여전히 버퍼링된 참조 픽처 내의 참조 블록과 유사할 때, 현재 픽처 내의 블록은 모션 벡터라고 지칭되는 벡터에 의해 코딩될 수 있다. 모션 벡터는 참조 픽처 내의 참조 블록을 가리키고, 다수의 참조 픽처가 사용 중인 경우에, 참조 픽처를 식별하는 제3의 차원을 가질 수 있다.

일부 실시예들에서, 인터-픽처 예측에서 양-예측 기법이 사용될 수 있다. 양-예측 기법에 따르면, 둘 다 디코딩 순서에서 비디오 내의 현재 픽처에 선행하는(그러나, 디스플레이 순서에서는, 각각 과거 및 미래에 있을 수 있는) 제1 참조 픽처 및 제2 참조 픽처와 같은 2개의 참조 픽처가 사용된다. 현재 픽처 내의 블록은 제1 참조 픽처 내의 제1 참조 블록을 가리키는 제1 모션 벡터, 및 제2 참조 픽처 내의 제2 참조 블록을 가리키는 제2 모션 벡터에 의해 코딩될 수 있다. 블록은 제1 참조 블록과 제2 참조 블록의 조합에 의해 예측될 수 있다.

또한, 코딩 효율을 개선하기 위해 인터-픽처 예측에서 병합 모드(merge mode) 기법이 사용될 수 있다.

본 개시내용의 일부 실시예들에 따르면, 인터 픽처 예측들 및 인트라 픽처 예측들과 같은 예측들은 블록들의 유닛으로 수행된다. 예를 들어, HEVC 표준에 따르면, 비디오 픽처들의 시퀀스에서의 픽처는 압축을 위해 CTU(coding tree units)로 파티셔닝되고, 픽처에서의 CTU들은 64x64 픽셀들, 32x32 픽셀들, 또는 16x16 픽셀들과 같은 동일한 크기를 갖는다. 일반적으로, CTU는 3개의 CTB들(coding tree blocks)을 포함하고, 이는 하나의 루마 CTB 및 2개의 크로마 CTB이다. 각각의 CTU는 하나 또는 다수의 CU(coding units)으로 재귀적으로 쿼드트리 분할(recursively quadtree split)될 수 있다. 예를 들어, 64x64 픽셀들의 CTU는 64x64 픽셀들의 하나의 CU, 또는 32x32 픽셀들의 4개의 CU, 또는 16x16 픽셀들의 16개의 CU로 분할될 수 있다. 예에서, 각각의 CU는, 인터 예측 타입 또는 인트라 예측 타입과 같은, CU에 대한 예측 타입을 결정하기 위해 분석된다. CU는 시간 및/또는 공간 예측가능성에 의존하여 하나 이상의 PU(prediction units)로 분할된다. 일반적으로, 각각의 PU는 루마 예측 블록(prediction block, PB)과 2개의 크로마 PB를 포함한다. 실시예에서, 코딩(인코딩/디코딩)에서의 예측 동작은 예측 블록의 유닛으로 수행된다. 예측 블록의 예로서 루마 예측 블록을 사용하여, 예측 블록은, 8x8 픽셀들, 16x16 픽셀들, 8x16 픽셀들, 16x8 픽셀들 등과 같은, 픽셀들에 대한 값들(예를 들어, 루마 값들)의 행렬을 포함한다.

도 5는 본 개시내용의 다른 실시예에 따른 비디오 인코더(503)의 도면을 도시한다. 비디오 인코더(503)는 비디오 픽처들의 시퀀스에서 현재 비디오 픽처 내의 샘플 값들의 처리 블록(예를 들어, 예측 블록)을 수신하고, 처리 블록을 코딩된 비디오 시퀀스의 일부인 코딩된 픽처 내로 인코딩하도록 구성된다. 예에서, 비디오 인코더(503)는 도 2의 예에서의 비디오 인코더(203) 대신에 사용된다.

HEVC 예에서, 비디오 인코더(503)는 8x8 샘플들의 예측 블록과 같은 처리 블록에 대한 샘플 값들의 행렬 등을 수신한다. 비디오 인코더(503)는 처리 블록이, 예를 들어, 레이트-왜곡 최적화를 사용하는 인트라 모드, 인터 모드, 또는 양-예측 모드 중 어느 것을 사용하여 최선으로 코딩되는지를 결정한다. 처리 블록이 인트라 모드로 코딩되어야 할 때, 비디오 인코더(503)는 인트라 예측 기법을 사용하여 처리 블록을 코딩된 픽처 내로 인코딩할 수 있고; 처리 블록이 인터 모드 또는 양-예측 모드로 코딩되어야 할 때, 비디오 인코더(503)는 처리 블록을 코딩된 픽처 내로 인코딩하기 위해 인터 예측 또는 양-예측 기법을 각각 사용할 수 있다. 특정 비디오 코딩 기술들에서, 병합 모드는 예측기들 외부의 코딩된 모션 벡터 성분의 이익 없이 하나 이상의 모션 벡터 예측기로부터 모션 벡터가 도출되는 인터 픽처 예측 서브모드일 수 있다. 특정 다른 비디오 코딩 기술들에서, 대상 블록에 적용가능한 모션 벡터 성분이 존재할 수 있다. 예에서, 비디오 인코더(503)는 처리 블록들의 모드를 결정하기 위한 모드 결정 모듈(도시되지 않음)과 같은 다른 컴포넌트들을 포함한다.

도 5의 예에서, 비디오 인코더(503)는 도 5에 도시된 바와 같이 함께 결합된 인터 인코더(530), 인트라 인코더(522), 잔차 계산기(523), 스위치(526), 잔차 인코더(524), 일반 제어기(521), 및 엔트로피 인코더(525)를 포함한다.

인터 인코더(530)는 현재 블록(예를 들어, 처리 블록)의 샘플들을 수신하고, 블록을 참조 픽처들(예를 들어, 이전 픽처들 및 나중 픽처들 내의 블록들) 내의 하나 이상의 참조 블록과 비교하고, 인터 예측 정보(예를 들어, 인터 인코딩 기법에 따른 중복 정보의 설명, 모션 벡터들, 병합 모드 정보)를 생성하고, 임의의 적합한 기법을 사용하여 인터 예측 정보에 기초하여 인터 예측 결과들(예를 들어, 예측된 블록)을 계산하도록 구성된다. 일부 예들에서, 참조 픽처들은 인코딩된 비디오 정보에 기초하여 디코딩되는 디코딩된 참조 픽처들이다.

인트라 인코더(522)는 현재 블록(예를 들어, 처리 블록)의 샘플들을 수신하고, 일부 경우들에서 블록을 동일한 픽처 내의 이미 코딩된 블록들과 비교하고, 변환 후 양자화된 계수들을 생성하고, 일부 경우들에서 또한 인트라 예측 정보(예를 들어, 하나 이상의 인트라 인코딩 기법에 따른 인트라 예측 방향 정보)를 수신하도록 구성된다. 예에서, 인트라 인코더(522)는 또한 동일한 픽처 내의 참조 블록들 및 인트라 예측 정보에 기초하여 인트라 예측 결과들(예를 들어, 예측된 블록)을 계산한다.

일반 제어기(521)는 일반 제어 데이터를 결정하고 일반 제어 데이터에 기초하여 비디오 인코더(503)의 다른 컴포넌트들을 제어하도록 구성된다. 예에서, 일반 제어기(521)는 블록의 모드를 결정하고, 모드에 기초하여 스위치(526)에 제어 신호를 제공한다. 예를 들어, 모드가 인트라 모드일 때, 일반 제어기(521)는 잔차 계산기(523)에 의한 사용을 위해 인트라 모드 결과를 선택하도록 스위치(526)를 제어하고, 인트라 예측 정보를 선택하고 인트라 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(525)를 제어하고; 모드가 인터 모드일 때, 일반 제어기(521)는 잔차 계산기(523)에 의한 사용을 위해 인터 예측 결과를 선택하도록 스위치(526)를 제어하고, 인터 예측 정보를 선택하고 인터 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(525)를 제어한다.

잔차 계산기(523)는 수신된 블록과 인트라 인코더(522) 또는 인터 인코더(530)로부터 선택된 예측 결과들 사이의 차이(잔차 데이터)를 계산하도록 구성된다. 잔차 인코더(524)는 잔차 데이터에 기초하여 동작하여 잔차 데이터를 인코딩하여 변환 계수들을 생성하도록 구성된다. 예에서, 잔차 인코더(524)는 잔차 데이터를 공간 도메인으로부터 주파수 도메인으로 전환하고, 변환 계수들을 생성하도록 구성된다. 그 후 변환 계수들은 양자화 처리의 대상이 되어 양자화된 변환 계수들을 획득한다. 다양한 실시예들에서, 비디오 인코더(503)는 잔차 디코더(528)를 또한 포함한다. 잔차 디코더(528)는 역변환을 수행하고, 디코딩된 잔차 데이터를 생성하도록 구성된다. 디코딩된 잔차 데이터는 인트라 인코더(522) 및 인터 인코더(530)에 의해 적합하게 사용될 수 있다. 예를 들어, 인터 인코더(530)는 디코딩된 잔차 데이터 및 인터 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있고, 인트라 인코더(522)는 디코딩된 잔차 데이터 및 인트라 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있다. 디코딩된 블록들은 디코딩된 픽처들을 생성하기 위해 적합하게 처리되고 디코딩된 픽처들은 메모리 회로(도시되지 않음)에 버퍼링되고 일부 예들에서 참조 픽처들로서 사용될 수 있다.

엔트로피 인코더(525)는 인코딩된 블록을 포함하게 비트스트림을 포맷하도록 구성된다. 엔트로피 인코더(525)는 HEVC 표준과 같은 적합한 표준에 따라 다양한 정보를 포함하도록 구성된다. 예에서, 엔트로피 인코더(525)는 일반 제어 데이터, 선택된 예측 정보(예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 잔차 정보, 및 다른 적합한 정보를 비트스트림 내에 포함시키도록 구성된다. 개시된 주제에 따르면, 인터 모드 또는 양-예측 모드의 병합 서브모드에서 블록을 코딩할 때, 잔차 정보가 존재하지 않는다는 점에 유의한다.

도 6은 본 개시내용의 다른 실시예에 따른 비디오 디코더(610)의 도면을 도시한다. 비디오 디코더(610)는 코딩된 비디오 시퀀스의 일부인 코딩된 픽처들을 수신하고, 코딩된 픽처들을 디코딩하여 재구성된 픽처들을 생성하도록 구성된다. 예에서, 비디오 디코더(610)는 도 2의 예에서의 비디오 디코더(210) 대신에 사용된다.

도 6의 예에서, 비디오 디코더(610)는 도 6에 도시된 바와 같이 함께 결합된 엔트로피 디코더(671), 인터 디코더(680), 잔차 디코더(673), 재구성 모듈(674), 및 인트라 디코더(672)를 포함한다.

엔트로피 디코더(671)는, 코딩된 픽처로부터, 코딩된 픽처가 구성되는 신택스 요소들을 표현하는 특정 심벌들을 재구성하도록 구성될 수 있다. 그러한 심벌들은, 예를 들어, 블록이 코딩되는 모드(예컨대, 예를 들어, 인트라 모드, 인터 모드, 양-예측(bi-predicted) 모드, 후자의 둘은 병합 서브모드 또는 다른 서브모드에서), 인트라 디코더(672) 또는 인터 디코더(680) 각각에 의한 예측을 위해 사용되는 특정 샘플 또는 메타데이터를 식별할 수 있는 예측 정보(이를테면, 예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 예를 들어, 양자화된 변환 계수들의 형태인 잔차 정보 등을 포함할 수 있다. 예에서, 예측 모드가 인터 또는 양-예측 모드일 때, 인터 예측 정보가 인터 디코더(680)에 제공되고; 예측 타입이 인트라 예측 타입일 때, 인트라 예측 정보가 인트라 디코더(672)에 제공된다. 잔차 정보는 역양자화의 대상이 될 수 있고 이는 잔차 디코더(673)에 제공된다.

인터 디코더(680)는 인터 예측 정보를 수신하고, 인터 예측 정보에 기초하여 인터 예측 결과들을 생성하도록 구성된다.

인트라 디코더(672)는 인트라 예측 정보를 수신하고, 인트라 예측 정보에 기초하여 예측 결과들을 생성하도록 구성된다.

잔차 디코더(673)는 역양자화를 수행하여 탈양자화된(de-quantized) 변환 계수들을 추출하고, 탈양자화된 변환 계수들을 처리하여 잔차를 주파수 도메인으로부터 공간 도메인으로 전환하도록 구성된다. 잔차 디코더(673)는 또한 (양자화기 파라미터(QP)를 포함하도록) 특정 제어 정보를 요구할 수 있고, 그 정보는 엔트로피 디코더(671)에 의해 제공될 수 있다(이는 단지 낮은 볼륨 제어 정보일 수 있으므로 데이터 경로가 묘사되지 않음).

재구성 모듈(674)은, 공간 도메인에서, 잔차 디코더(673)에 의해 출력된 잔차와 예측 결과들(경우에 따라 인터 또는 인트라 예측 모듈들에 의해 출력된 것)을 조합하여 재구성된 블록을 형성하도록 구성되고, 재구성된 블록은 재구성된 픽처의 일부일 수 있고, 재구성된 픽처는 결국 재구성된 비디오의 일부일 수 있다. 시각적 품질을 개선하기 위해 디블로킹(deblocking) 동작 등과 같은 다른 적합한 동작들이 수행될 수 있다는 점에 유의한다.

비디오 인코더들(203, 403, 및 503), 및 비디오 디코더들(210, 310, 및 610)은 임의의 적합한 기법을 사용하여 구현될 수 있다는 점에 유의한다. 실시예에서, 비디오 인코더들(203, 403, 및 503), 및 비디오 디코더들(210, 310, 및 610)은 하나 이상의 집적 회로를 사용하여 구현될 수 있다. 또 다른 실시예에서, 비디오 인코더들(203, 403, 및 403), 및 비디오 디코더들(210, 310, 및 610)은 소프트웨어 명령어들을 실행하는 하나 이상의 프로세서를 사용하여 구현될 수 있다.

본 개시내용의 양태들은 L자형 파티션들 등과 같은 비직사각형 형상의 파티션들에 대한 변환 스킴들을 제공한다.

일반적으로, 픽처는 블록들로 파티셔닝되며, 블록들은 코딩, 예측, 변환 등과 같은 다양한 처리를 위한 유닛들일 수 있다. 다양한 블록 파티션 기법들이 사용될 수 있다.

도 7은 AOMedia(Alliance for Open Media)에 의해 비디오 코딩 포맷 VP9에서 사용되는 파티션 기법들의 예를 도시한다. 예를 들어, 픽처(710)는 크기 64x64(예를 들어, 64 샘플 x 64 샘플)의 복수의 블록(720)으로 파티셔닝된다. 또한, 4-웨이 파티션 트리는 64x64 레벨에서 시작하여 더 작은 블록들까지 내려갈 수 있고, 최저 레벨은 4x4 레벨(예를 들어, 4 샘플 x 4 샘플의 블록 크기)일 수 있다. 일부 예들에서, 일부 추가적인 제한들이 블록들 8x8 및 그 아래에 적용될 수 있다. 도 7의 예들에서, 64x64 블록(720)은 제1 웨이(721), 제2 웨이(722), 제3 웨이(723) 및 제4 웨이(724) 중 하나를 사용하여 더 작은 블록들로 파티셔닝될 수 있다. R로 지정된 파티션들(제4 웨이(724)로 도시됨)은, 동일한 파티션 트리가 가장 낮은 4x4 레벨까지 더 낮은 스케일에서 반복될 수 있다는 점에서 재귀적이라고 지칭한다는 점에 유의한다.

도 8은 인터넷을 통한 비디오 송신을 위해 설계된 비디오 코딩 포맷 AOMedia Video 1(AV1)에서 사용되는 파티션 기법들의 예를 도시한다. AV1은 VP9에 대한 후속자로서 개발되었다. 예를 들어, 픽처(810)는 크기 128x128(예를 들어, 128 샘플 x 128 샘플)의 복수의 블록(820)으로 파티셔닝된다. 또한, 10-웨이 파티션 구조들은 128x128에서 시작하여 더 작은 블록들까지 낮아질 수 있다. 도 8의 예에서, 128x128 블록은 10 웨이(821-830) 중 하나를 사용하여 더 작은 블록들로 파티셔닝될 수 있다. AV1은 파티션-트리를 10-웨이 구조로 확장할 뿐만 아니라, 128x128로부터 시작하도록 가장 큰 크기(VP9/AV1 용어에서 슈퍼블록으로 지칭됨)를 증가시킨다. 10-웨이 구조는 VP9에 존재하지 않는 4:1/1:4 직사각형 파티션들을 포함한다는 점에 유의한다. 예에서, 직사각형 파티션들 중 어느 것도 추가로 세분될 수 없다. 추가로, AV1은 특정 경우들에서 이제는 2x2 크로마 인터 예측(2x2 chroma inter prediction)이 가능해진다는 점에서 8x8 레벨 미만의 파티션들의 사용에 더 많은 유연성을 추가한다.

일부 예들에서, 블록 파티셔닝 구조는 코딩 트리라고 지칭된다. 예(예를 들어, HEVC)에서, 코딩 트리는 더 큰 정사각형 블록을 4개의 더 작은 정사각형 블록으로 분할하는 각각의 분할을 갖는 쿼드 트리 구조를 가질 수 있다. 일부 예들에서, 픽처는 CTU들(coding tree units)로 분할되고, 그 후 CTU는 쿼드 트리 구조를 사용하여 더 작은 블록들로 분할된다. 쿼드 트리 구조에 따르면, 코딩 트리 유닛(CTU)은 다양한 국부 특성들에 적응하기 위해 코딩 유닛들(CU들)로 분할된다. 픽처 구역을 인터-픽처(시간) 또는 인트라-픽처(공간) 예측을 사용하여 코딩할지에 대한 결정이 CU 레벨에서 이루어질 수 있다. 각각의 CU는 PU 분할 타입에 따라 1개, 2개 또는 4개의 예측 유닛(PU)으로 추가로 분할될 수 있다. 하나의 PU 내부에서, 동일한 예측 프로세스가 적용되고 관련 정보가 PU 기반으로 디코더에 송신된다.

PU 분할 타입에 기초하여 예측 프로세스를 적용함으로써 잔차 블록을 획득한 후에, CU는 다른 쿼드 트리 구조에 따라 변환 유닛(TU)들로 파티셔닝될 수 있다. HEVC의 예에서, CU, PU, 및 TU를 포함한 복수의 파티션 개념이 있다. 일부 실시예들에서, CU 또는 TU는 단지 정사각형 형상일 수 있는 반면, PU는 정사각형 또는 직사각형 형상일 수 있다. 일부 실시예들에서, 하나의 코딩 블록은 4개의 정사각형 서브-블록으로 추가로 분할될 수 있고, 각각의 서브-블록, 즉 TU에 대해 변환이 수행된다. 각각의 TU는 잔차 쿼드 트리(RQT)라고 불리는 쿼드 트리 구조를 사용하여 더 작은 TU들로 재귀적으로 추가로 분할될 수 있다.

픽처 경계에서, 일부 예들(예를 들어, HEVC)에서, 암시적 쿼드 트리 분할이 이용될 수 있어서 블록이 크기가 픽처 경계에 맞을 때까지 쿼드 트리 분할을 유지할 것이다.

일부 예들(예를 들어, VVC)에서, 블록 파티셔닝 구조는 QTBT(quad tree plus binary tree) 블록 파티셔닝 구조를 사용할 수 있다. QTBT 구조는 다수의 파티션 타입의 개념들(CU, PU 및 TU 개념들)을 제거할 수 있고, CU 파티션 형상들에 대한 더 많은 유연성을 지원한다. QTBT 블록 파티셔닝 구조에서, CU는 정사각형 또는 직사각형 형상을 가질 수 있다.

도 9a는 도 9b에 도시된 QTBT 블록 파티셔닝 구조(920)를 사용하여 파티셔닝되는 CTU(910)를 도시한다. CTU(910)는 먼저 쿼드 트리 구조에 의해 파티셔닝된다. 쿼드 트리 리프 노드들은 이진 트리 구조 또는 쿼드 트리 구조에 의해 추가로 파티셔닝된다. 이진 트리 분할에서는, 2개의 분할 타입, 대칭 수평 분할(예를 들어, QTBT 블록 파티셔닝 구조(920)에서 "0"으로 라벨링됨) 및 대칭 수직 분할(예를 들어, QTBT 블록 파티셔닝 구조(920)에서 "1"로 라벨링됨)이 존재할 수 있다. 추가 분할이 없는 리프 노드들은 임의의 추가 파티셔닝 없이 예측 및 변환 처리를 위해 사용될 수 있는 CU들이라고 불린다. 그에 따라, CU, PU 및 TU는 QTBT 블록 파티셔닝 구조에서 동일한 블록 크기를 갖는다.

일부 예들(예를 들어, JEM)에서, CU는 상이한 색 성분들의 코딩 블록들(CB들)을 포함할 수 있다. 예를 들어, 하나의 CU는 4:2:0 크로마 포맷의 P 및 B 슬라이스들의 경우에 하나의 루마 CB 및 2개의 크로마 CB를 포함한다. CU는 단일 색 성분의 CB를 포함할 수 있다. 예를 들어, 하나의 CU는 I 슬라이스들의 경우에 단지 하나의 루마 CB 또는 단지 2개의 크로마 CB를 포함한다.

일부 실시예들에서 QTBT 블록 파티셔닝 스킴에 대해 다음의 파라미터들이 정의된다:

- CTU 크기: 쿼드 트리의 루트 노드 크기, 예를 들어, HEVC에서와 동일한 개념.

- MinQTSize: 최소 허용 쿼드 트리 리프 노드 크기

- MaxBTSize: 최대 허용 이진 트리 루트 노드 크기

- MaxBTDepth: 최대 허용 이진 트리 심도

- MinBTSize: 최소 허용 이진 트리 리프 노드 크기

QTBT 블록 파티셔닝 구조의 하나의 예에서, CTU 크기는 128×128 루마 샘플들과 2개의 대응하는 64×64 블록들의 크로마 샘플들로 설정되고, MinQTSize는 16×16으로 설정되고, MaxBTSize는 64×64로 설정되고, MinBTSize(폭과 높이 둘 다에 대해)는 4×4로 설정되고, MaxBTDepth는 4로 설정된다. 쿼드 트리 파티셔닝은 먼저 CTU에 적용되어 쿼드 트리 리프 노드들을 생성한다. 쿼드 트리 리프 노드들은 16×16(즉, MinQTSize) 내지 128×128(즉, CTU 크기)의 크기를 가질 수 있다. 리프 쿼드 트리 노드가 128×128인 경우, 리프 쿼드 트리 노드는 크기가 MaxBTSize(즉, 64×64)를 초과하기 때문에 이진 트리에 의해 추가로 분할되지 않을 것이다. 그렇지 않으면, 리프 쿼드 트리 노드는 이진 트리에 의해 추가로 파티셔닝될 수 있다. 따라서, 쿼드 트리 리프 노드는 또한 이진 트리에 대한 루트 노드이고 이진 트리 심도는 0이다.

이진 트리 심도가 MaxBTDepth(즉, 4)에 도달할 때, 추가 분할이 고려되지 않는다. 이진 트리 노드가 MinBTSize(즉, 4)와 동등한 폭을 가질 때, 추가 수평 분할이 고려되지 않는다. 유사하게, 이진 트리 노드가 MinBTSize와 동등한 높이를 가질 때, 추가 수직 분할이 고려되지 않는다. 이진 트리의 리프 노드들은 어떠한 추가 파티셔닝도 없이 예측 및 변환 처리에 의해 추가로 처리된다. 실시예에서, 최대 CTU 크기는 256x256 루마 샘플이다.

도 9a 및 도 9b에서, 실선들은 쿼드 트리 분할을 지시하고 점선들은 이진 트리 파티셔닝을 지시한다. 이진 트리의 각각의 분할(즉, 비-리프(non-leaf)) 노드에서, 어느 분할 타입(즉, 수평 또는 수직)이 사용되는지를 지시하기 위해 하나의 플래그가 시그널링된다. 예를 들어, 0은 수평 분할을 지시하고 1은 수직 분할을 지시한다. 쿼드 트리 분할에 대해서는, 분할 타입을 지시할 필요가 없는데 그 이유는 쿼드 트리 분할은 동일한 크기를 갖는 4개의 서브-블록을 생성하기 위해 수평 및 수직 둘 다로 블록을 분할할 수 있기 때문이다.

일부 실시예들에서, QTBT 블록 파티셔닝 스킴은 루마 및 크로마가 별도의 QTBT 블록 파티셔닝 구조들을 갖도록 유연성을 지원한다. 예를 들어, P 및 B 슬라이스들에 대해, 하나의 CTU 내의 루마 및 크로마 블록들은 동일한 QTBT 블록 파티셔닝 구조를 공유한다. 그러나, I 슬라이스들에 대해, 루마 CTB는 QTBT 블록 파티셔닝 구조에 의해 CU들로 파티셔닝되고, 크로마 블록들은 다른 QTBT 블록 파티셔닝 구조에 의해 크로마 CU들로 파티셔닝된다. 따라서, I 슬라이스 내의 CU는 루마 성분의 코딩 블록 또는 2개의 크로마 성분의 코딩 블록들로 구성되고, P 또는 B 슬라이스 내의 CU는 모든 3개의 색 성분의 코딩 블록들로 구성된다.

일부 예들(예를 들어, HEVC)에서, 모션 보상의 메모리 액세스를 감소시키기 위해 작은 블록들에 대한 인터 예측이 제한된다. 예를 들면, 4×8 및 8×4 블록에 대해서는 양-예측이 지원되지 않고, 4×4 블록에 대해서는 인터 예측이 지원되지 않는다.

또한, 일부 예들(예를 들어, VCC)에서, 멀티-타입 트리(MTT) 블록 파티셔닝 구조가 사용된다. MTT 블록 파티셔닝 구조는 QTBT 블록 파티셔닝 구조보다 더 유연한 트리 구조이다. MTT에서는, 쿼드 트리 파티셔닝 및 이진 트리 파티셔닝에 더하여, 수평 중앙-측 트리플 트리 파티셔닝 및 수직 중앙-측 트리플 트리 파티셔닝이 사용될 수 있다.

도 10a는 수직 중앙-측 트리플 트리 파티셔닝의 예를 도시하고, 도 10b는 수평 중앙-측 트리플 트리 파티셔닝의 예를 도시한다. 트리플 트리 파티셔닝은 쿼드 트리 및 이진 트리 파티셔닝을 보완할 수 있다. 예를 들어, 트리플 트리 파티셔닝은 블록 중앙에 위치하는 객체들을 캡처할 수 있는 반면, 쿼드 트리 및 이진 트리 분할들은 블록 중앙들과 교차한다. 트리플 트리들에 의한 파티션들의 폭 및 높이는 2의 거듭제곱이고, 따라서 추가적인 변환 파티션이 필요하지 않다.

블록 파티셔닝의 설계는 주로 복잡도 감소에 의해 동기부여된다. 이론적으로, 트리의 횡단의 복잡도는 T^D이고, 여기서 T는 분할 타입들의 수를 표기하고, D는 트리의 심도이다.

본 개시내용의 일부 양태들에 따르면, L자형 파티션들과 같은 비직사각형 형상의 파티션들이 블록 파티셔닝에서 사용될 수 있다. 예를 들어, 코딩 유닛 또는 코딩 블록은 L자형을 가질 수 있다.

도 11은 블록 파티셔닝으로부터의 파티션들 중 하나인 L자형 블록(1100)을 도시한다. 예를 들어, 직사각형 블록 파티션들을 사용하는 대신에, L-타입 파티셔닝은 블록을 하나 이상의 L자형 파티션들 및 하나 이상의 직사각형 파티션들로 분할할 수 있다. 도 11에 도시된 바와 같이, L자형(또는 L-타입) 파티션은 폭, 더 짧은 폭, 높이 및 더 짧은 높이로 지칭되는 4개의 파라미터에 의해 정의될 수 있다. L자형 파티션(1100)은 적합하게 회전되거나 플립될 수 있다.

도 12는 본 개시내용의 일부 실시예들에 따른 L-타입 파티셔닝 트리의 예들(1210, 1220, 1230 및 1240)을 도시한다. 예들(1210, 1220, 1230 및 1240)에서, 직사각형 블록은 하나의 L자형 파티션("1"로 도시됨) 및 하나의 직사각형 파티션("0"으로 도시됨)을 포함하는 2개의 파티션으로 파티셔닝될 수 있다.

일부 예들(예를 들어, AV1)에서, 변환 블록 파티셔닝이 수행되어 변환 블록들을 생성할 수 있다. 인트라 및 인터 코딩된 블록들 둘 다에 대해, 코딩 블록은 파티셔닝 심도가 최대 2 레벨(2 심도)인 다수의 변환 유닛들로 추가로 파티셔닝될 수 있다. 예에서, 현재 심도로부터 다음 심도로의 1-1 크기 매핑이 사용된다.

도 13은 현재 심도의 변환 크기로부터 다음 심도의 변환 크기로의 크기 매핑의 표를 도시한다. 표 내의 수는 샘플들의 수를 지칭한다는 점에 유의한다. 예를 들어, 마지막 행은, 현재 심도의 변환 유닛 크기가 64 샘플 x 16 샘플이고 변환 유닛이 추가로 파티셔닝될 때, 다음 심도의 변환 유닛 크기는 32 샘플 x 16 샘플이라는 것을 지시한다.

일부 예들에서, 인트라 코딩된 블록들 및 인터 코딩된 블록들은 상이한 변환 파티션 기법들을 사용할 수 있다.

도 14는 인트라 코딩된 블록들에 대한 변환 파티셔닝의 예들을 도시한다. 인트라 코딩된 블록들의 경우, 변환 파티셔닝은 모든 변환 블록들이 동일한 크기를 갖는 방식으로 행해지고, 변환 블록들은 래스터 스캔 순서로 코딩된다. 예를 들어, 인트라 코딩된 블록(1410)은, (1420)으로 도시된 바와 같이, 동일한 크기의 4개의 변환 블록으로 (예를 들어, 쿼드 트리 파티션을 사용하여) 파티셔닝될 수 있다. 또 다른 예에서, 인트라 코딩된 블록(1410)은, (1430)으로 도시된 바와 같이, (예를 들어, 2 심도에서의 쿼드 트리 파티션들을 사용하여) 동일한 크기의 16개의 블록으로 파티셔닝될 수 있다. 변환 블록들은 도 14에서 화살표 선들로 도시되는 래스터 스캔 순서로 코딩될 수 있다.

인터 코딩된 블록들의 경우, 변환 유닛 파티셔닝은 2 레벨(2 심도)까지의 파티셔닝 심도로 재귀적 방식으로 행해질 수 있다. 인터 코딩된 블록들에서의 변환 파티셔닝은 4×4 내지 64×64 범위의 1:1(정사각형), 1:2/2:1, 및 1:4/4:1 변환 유닛 크기들과 같은 상이한 형상들을 지원할 수 있다. 예에서, 코딩 블록이 64x64 이하일 때, 변환 블록 파티셔닝은 루마 성분에만 적용할 수 있고; 그 다음에 크로마 블록들에 대해, 변환 블록 크기는 코딩 블록 크기와 동일하다. 그렇지 않고, 코딩 블록 폭 또는 높이가 64보다 클 때, 루마 및 크로마 코딩 블록들 둘 다는 min(W, 64) x min(H, 64) 및 min(W, 32) x min(H, 32) 변환 블록들의 배수들로 각각 암시적으로 분할될 수 있다.

도 15는 인터 코딩된 블록들에 대한 변환 파티셔닝의 예를 도시한다. 예를 들어, 제1 변환 파티션 심도에서, 인트라 코딩된 블록(1510)은 (예를 들어, 쿼드 트리 파티션을 사용하여) 동일한 크기의 4개의 변환 블록 A, B, C 및 D로 파티셔닝된다. 그 다음, 제2 변환 파티션 심도에서, 변환 블록 B는 (예를 들어, 쿼드 트리 파티션을 사용하여) 4개의 변환 블록 B1, B2, B3 및 B4로 파티셔닝된다. 변환 블록들은 도 15에서 화살표 선들로 도시된 바와 같이 A, B1, B2, B3, B4, C 및 D의 순서와 같은 래스터 스캔 순서로 코딩될 수 있다.

코딩 블록이 L자형 파티션일 때, 예측 후에, 잔차들은 L자형을 가질 수 있고 잔차 블록은 L자형 잔차 블록으로 지칭될 수 있다는 점에 유의한다. 변환 스킴의 이하의 설명에서, L자형 파티션은 처리 유닛의 기하학적 속성을 정의하는 데 사용될 수 있고, 처리 유닛은 잔차 블록, 변환 계수 블록, 중간 변환 계수 블록 등 중 어느 하나일 수 있다. 본 개시내용의 양태들은 L자형 잔차 블록들 등과 같은 비직사각형 형상의 잔차 블록들에 대한 변환 스킴들을 제공한다.

또한, 이하의 설명에서, 변환 스킴들이 L자형 파티션에 대해 예시되어 있지만, 변환 스킴들이 다른 비직사각형 블록에 대해 적절히 사용될 수 있다는 점에 유의한다.

본 개시내용의 양태에 따르면, L자형 파티션(예를 들어, L자형 코딩 블록)에 대해, 변환은 전체 L자형 잔차 블록에 적용될 수 있다. 일부 실시예들에서, 분리가능한 2차원 변환이 전체 L자형 잔차 블록에 적용될 수 있다. 일부 실시예들에서, 분리가능하지 않은 변환이 전체 L자형 잔차 블록에 적용될 수 있다. 일부 실시예들에서, L자형 잔차 블록은 직사각형 잔차 블록을 형성하도록 적합하게 조정되고, 변환은 직사각형 잔차 블록에 적용될 수 있다.

본 개시내용의 다른 양태에 따르면, L자형 파티션(예를 들어, L자형 잔차 블록, L자형 변환 계수 블록)은 다수의 직사각형 형상의 변환 유닛과 같은 다수의 변환 유닛으로 추가로 분할될 수 있다. 그 후, 변환은 다수의 직사각형 형상의 변환 유닛과 같은 변환 유닛들에 대해 각각 수행될 수 있다.

일부 실시예들에서, L자형 파티션이 분할되는지 여부가 비트스트림에서 시그널링될 수 있다. 예에서, 현재 시퀀스에서의 L자형 파티션에 대해 추가 분할이 허용가능한지를 지시하기 위해 시퀀스 레벨 플래그가 사용된다. 시퀀스 레벨 플래그가 현재 시퀀스에 대해 더 이상의 분할이 허용되지 않음을 지시할 때, 시퀀스 내의 전체 L자형 잔차 블록들 각각에 변환이 적용된다. 시퀀스 레벨 플래그가 현재 시퀀스에 대해 추가 분할이 허용됨을 지시할 때, 코딩 블록 레벨 플래그는 추가 분할이 현재 L자형 코딩 블록에 적용되는지를 시그널링하기 위해 사용될 수 있다.

본 개시내용의 양태에 따르면, L자형 코딩 블록은 적어도 2개의 정사각형 또는 비-정사각형 직사각형 서브-블록들과 같은 2개 이상의 직사각형 서브-블록으로 파티셔닝될 수 있다. 직사각형 서브-블록들은 변환 유닛들로서 사용될 수 있다. 그 후, 직사각형 블록들에 대한 변환 스킴들이 각각의 직사각형 서브-블록의 잔차들에 적용될 수 있다.

일부 실시예들에서, L자형 코딩 블록은 동일한 크기의 3개의 직사각형 변환 유닛으로 파티셔닝될 수 있다. 직사각형 변환 유닛들은 정사각형 또는 비-정사각형 직사각형일 수 있다. 또한, 각각의 변환 유닛은 일부 예들에서 개별적으로 분할되거나 분할되지 않을 수 있다.

도 16은 본 개시내용의 실시예에 따른, L자형 파티션에 대한 변환 파티셔닝의 예를 도시한다. 도 16에서, L자형 블록(1600)(예를 들어, 코딩 유닛)은 3개의 직사각형 블록(1601-1603)(예를 들어, 변환 유닛)으로 파티셔닝된다. 파티션들(변환 분할들이라고도 지칭됨)은 파선들로 표기된다. 3개의 직사각형 블록(1601-1603)은 예에서 3개의 변환 유닛일 수 있다.

실시예에서, L자형 파티션의 인트라-코딩된 블록에 대해, L자형 파티션 내의 모든 변환 유닛은 동일한 크기를 가진다. 도 16을 예로서 사용하면, L자형 블록(1600)은 인트라-코딩된 블록이고, 직사각형 블록들(1601-1603)은 정사각형 형상이고 동일한 크기를 갖는다.

다른 실시예에서, L자형 파티션의 인터-코딩된 블록에 대해, 변환 유닛들이 보다 작은 변환 유닛들로 개별적으로 추가로 분할될 수 있다.

도 17은 본 개시내용의 실시예에 따른, L자형 파티션에 대한 변환 파티셔닝의 예를 도시한다. 도 17에서, L자형 블록(1700)은 3개의 직사각형 블록(1701-1703)으로 파티셔닝된다. 파티션들(변환 분할들이라고도 지칭됨)은 파선들로 표기된다. 또한, 직사각형 블록들(1701 및 1703)은 추가로 분할되지 않지만, 직사각형 블록(1702)은 4개의 직사각형 블록(A-D)으로 추가로 분할된다. 그 후, 블록들(1701, 1703, 및 A-D)은 예에서 변환 유닛들일 수 있다. 블록들(1701, 1703, 및 A-D)은 예에서 정사각형 형상을 가질 수 있다.

일부 실시예들에서, L자형 코딩 블록은 상이한 크기들 및/또는 종횡비들을 갖는 다수의 변환 유닛으로 파티셔닝될 수 있다. 예에서, L자형 코딩 블록은, 정사각형 변환 유닛 및 비-정사각형 직사각형 변환 유닛과 같은, 2개의 변환 유닛으로 파티셔닝될 수 있다. 또한, 각각의 변환 유닛은 추가 분할이 개별적으로 결정될 수 있다.

도 18은 본 개시내용의 일부 실시예들에 따른 L자형 파티션에 대한 변환 파티셔닝의 2개의 예를 도시한다. 도 18에서, L자형 블록(1810)은 점선으로 표기되는 수직 분할에 의해 2개의 직사각형 블록(1811, 1812)으로 파티셔닝된다. 예에서, (1811)과 같은 블록들(1811 및 1812) 중 적어도 하나는 정사각형 형상을 갖는다. 또한, 도 18에서, L자형 블록(1820)은 점선으로 표기되는 수평 분할에 의해 2개의 직사각형 블록(1821 및 1822)으로 파티셔닝된다. 예에서, (1821)과 같은 블록들(1821 및 1822) 중 적어도 하나는 정사각형 형상을 갖는다.

실시예에서, 변환 유닛이 정사각형 형상을 가질 때, 변환 유닛은 추가 분할을 위해 개별적으로 결정될 수 있고, 어떠한 추가 분할도 비-정사각형 직사각형 변환 유닛에 적용될 수 없다.

또 다른 실시예에서, 정사각형 변환 유닛 및 비-정사각형 직사각형 변환 유닛 둘 다는 추가 분할을 위해 개별적으로 결정될 수 있다.

일부 실시예들에서, L자형 코딩 유닛이 인터-코딩된 블록일 때에만, L자형 코딩 블록이 하나의 정사각형 변환 유닛 및 하나의 비-정사각형 직사각형 변환 유닛으로 파티셔닝될 수 있다.

일부 실시예들에서, L자형 코딩 블록은 3개의 정사각형 또는 비-정사각형 직사각형 변환 유닛들로 파티셔닝될 수 있다. 3개의 변환 유닛의 크기는 동일하거나 상이할 수 있다. 또한, 각각의 변환 유닛은 추가 분할을 위해 개별적으로 결정될 수 있다.

도 19는 본 개시내용의 일부 실시예들에 따른 L자형 파티션에 대한 변환 파티셔닝의 예를 도시한다. 도 19에서, L자형 블록(1910)은 점선들로 표기되는 수직 분할 및 수평 분할에 의해 3개의 직사각형 블록(1911, 1912, 1913)으로 파티셔닝된다.

L자형 코딩 블록의 잔차들은 코딩 블록과 동일한 L자형을 가질 수 있고 L자형 잔차 블록으로 지칭될 수 있다는 점에 유의한다. 이하의 설명에서, L자형 파티션은 L자형 잔차 블록을 지칭하는 데 사용될 수 있다. 본 개시내용의 일부 양태들은 L자형 잔차 블록을 직사각형 블록들로 추가로 분할하지 않고 L자형 잔차 블록에 대해, 수평 변환 및 수직 변환을 포함하는 분리가능한 2-차원 변환과 같은, 분리가능한 변환들을 사용하는 기법들을 또한 제공한다. L자형 파티션에 대해 분리가능한 2차원 변환을 수행할 때, L자형 잔차 블록의 상이한 행들/열들에 대해, 변환 크기가 상이할 수 있다.

실시예에서, L자형 파티션의 잔차 샘플들(입력 샘플들이라고도 지칭됨)의 각각의 행에 대해 수평 변환을 행할 때, 변환 크기는 행 내의 잔차 샘플들(입력 샘플들)의 수에 따라 조정된다. 예를 들어, 변환 크기는 각자의 행의 잔차 샘플들의 수와 동일하다.

도 20은 본 개시내용의 실시예에 따른 변환 크기 조정의 예를 도시한다. 도 20에서, L자형 변환 유닛(2000)은 각각 ROW1-ROW8로 지칭되는 8개의 행을 포함한다. ROW1-ROW4 각각은 8개의 샘플을 포함하고, ROW5-ROW8 각각은 4개를 포함한다. 예에서, 처음 4개의 행 ROW1-ROW4 각각에 대해 8-포인트 변환이 수행될 수 있고, 마지막 4개의 행 ROW5-ROW8 각각에 대해 4-포인트 변환이 수행될 수 있다.

다른 실시예에서, L-파티션의 잔차 샘플들(입력 샘플들로도 지칭됨)의 각각의 열에 대해 수직 변환을 행할 때, 변환 크기는 열 내의 잔차 샘플들의 수에 따라 조정된다. 예를 들어, 변환 크기는 각자의 열의 잔차 샘플들의 수와 동일하다.

도 21은 본 개시내용의 실시예에 따른 변환 크기 조정의 예를 도시한다. 도 21에서, L자형 변환 유닛(2100)은 COL1-COL8로서 각각 지칭되는 8개의 열을 포함한다. COL1-COL4 각각은 8개의 샘플을 포함하고, COL5-COL8 각각은 4개의 샘플을 포함한다. 예에서, 처음 4개의 열 COL1-COL4 각각에 대해 8-포인트 변환이 수행되고, 마지막 4개의 열 COL5-COL8 각각에 대해 4-포인트 변환이 수행된다.

본 개시내용의 양태에 따르면, 이를테면, 수평 변환 및 수직 변환의 순서로 또는 수직 변환 및 수평 변환의 순서로, 수평 변환 및 수직 변환을 순차적으로 수행함으로써 L자형 파티션에 대한 2차원 변환이 구현될 수 있다.

일부 실시예들에서, 2차원 변환은 수평 변환 및 수직 변환의 순서로 수행된다. 수평 변환이 L자형 잔차 블록에 적용될 때, K개의 샘플들의 행(K는 양의 정수임)에 대해, 행에서 K개의 변환 계수들이 결정된다. 상이한 행들에 대해, 변환 계수들의 수는 상이할 수 있다는 점에 유의한다. 수평 변환이 적용된 후에, 행들의 변환 계수들은 변환 계수 블록으로 적합하게 정렬되고, 그 후 수직 변환이 변환 계수 블록에 적용될 수 있다. 실시예에서, 행들의 변환 계수들은 좌측으로 정렬되고, 변환 계수 블록은 잔차 블록과 동일한 형상을 갖는다.

도 22는 수평 변환 및 수직 변환의 순서로 2차원 변환을 적용하는 것의 예를 도시한다. 도 22의 예에서, 수평 변환이 L자형의 잔차 블록(2210)에 적용된다. 구체적으로, L자형 잔차 블록(2210)은 각각 ROW1-ROW8로 지칭되는 8개의 행을 포함한다. ROW1-ROW4 각각은 8개의 잔차 샘플을 포함하고, ROW5-ROW8 각각은 4개의 잔차 샘플을 포함한다. 예에서, 처음 4개의 행 ROW1-ROW4 각각에 대해 8-포인트 변환을 수행하여, 처음 4개의 행 ROW1-ROW4 각각에서 8개의 변환 계수를 결정할 수 있고; 마지막 4개의 행 ROW5-ROW8 각각에 대해 4-포인트 변환을 수행하여 마지막 4개의 행 ROW5-ROW8 각각에서 4개의 변환 계수를 결정할 수 있다.

그 후, ROW1-ROW8의 변환 계수들을 좌측으로 정렬되어 잔차 블록(2210)과 동일한 L자형인 변환 계수 블록(2220)을 형성한다. 그 다음에, L자형의 변환 계수 블록(2220)에 수직 변환이 적용된다. 구체적으로, L자형 변환 계수 블록(2220)은 COL1-COL8로 각각 지칭되는 8개의 열을 포함한다. COL1-COL4 각각은 8개의 변환 계수 샘플을 포함하고, COL5-COL8 각각은 4개의 변환 계수 샘플을 포함한다. 예에서, 처음 4개의 열 COL1-COL4 각각에 대해 8-포인트 변환을 수행하여, 처음 4개의 열 COL1-COL4 각각에서 8개의 최종 변환 계수를 결정할 수 있고; 마지막 4개의 열 COL5-COL8 각각에 대해 4-포인트 변환을 수행하여, 마지막 4개의 열 COL5-COL8 각각에서 4개의 최종 변환 계수들을 결정할 수 있다.

일부 실시예들에서, 2차원 변환은 수직 변환 및 수평 변환의 순서로 수행된다. 수직 변환이 L자형의 잔차 블록에 적용될 때, K개 샘플들의 열(K는 양의 정수)에 대해, 열에서 K개 변환 계수가 결정된다. 상이한 열들에 대해, 열들의 변환 계수들의 수는 상이할 수 있다는 점에 유의한다. 수직 변환이 적용된 후에, 열들의 변환 계수들은 변환 계수 블록 내로 적합하게 정렬되고, 그 후 수평 변환이 변환 계수 블록에 적용될 수 있다. 실시예에서, 열들의 변환 계수들은 상단으로 정렬되고, 변환 계수 블록은 잔차 블록과 동일한 형상을 갖는다.

도 23은 수직 변환 및 수평 변환의 순서인 2차원 변환의 애플리케이션의 예를 도시한다. 도 23의 예에서, 수직 변환이 L자형의 잔차 블록(2310)에 적용된다. 구체적으로, L자형 잔차 블록(2310)은 COL1-COL8이라고 각각 지칭되는 8개의 열을 포함한다. COL1-COL4 각각은 8개의 잔차 샘플들을 포함하고, COL5-COL8 각각은 4개의 잔차 샘플을 포함한다. 예에서, 처음 4개의 열 COL1-COL4 각각에 대해 8-포인트 변환을 수행하여, 처음 4개의 열 COL1-COL4 각각에서 8개의 변환 계수를 결정할 수 있고; 마지막 4개의 열 COL5-COL8 각각에 대해 4-포인트 변환을 수행하여 마지막 4개의 열 COL5-COL8 각각에서 4개의 변환 계수를 결정할 수 있다.

그 후, COL1-COL8의 변환 계수들을 상단으로 정렬되어 잔차 블록(2310)과 동일한 L자형인 변환 계수 블록(2320)을 형성한다. 그 다음에, L자형의 변환 계수 블록(2320)에 수평 변환이 적용된다. 구체적으로, L자형 변환 계수 블록(2320)은 각각 ROW1-ROW8로 지칭되는 8개의 행을 포함한다. ROW1-ROW4 각각은 8개의 변환 계수 샘플을 포함하고, ROW5-ROW8 각각은 4개의 변환 계수 샘플을 포함한다. 예에서, 처음 4개의 행 ROW1-ROW4 각각에 대해 8-포인트 변환을 수행하여, 처음 4개의 행 ROW1-ROW4 각각에서 8개의 최종 변환 계수를 결정할 수 있고; 마지막 4개의 행 ROW5-ROW8 각각에 대해 4-포인트 변환을 수행하여 마지막 4개의 행 ROW5-ROW8 각각에서 4개의 최종 변환 계수를 결정할 수 있다.

본 개시내용의 양태에 따르면, 2차원 변환에 대해, 제1 변환 후에, 변환 계수들은 잔차 블록과 상이한 형상인 변환 계수 블록을 형성하기에 다른 적합한 방식으로 정렬될 수 있고, 다음으로 제2 변환이 변환 계수 블록에 적용되어 최종 변환 계수들을 결정할 수 있다.

예에서, 2차원 변환은 수평 변환 및 수직 변환의 순서로 수행된다. 수평 변환이 L자형의 잔차 블록에 적용될 때, K개의 샘플의 행(K는 양의 정수임)에 대해, 행에서 K개 변환 계수들이 결정된다. 상이한 행들에 대해, 변환 계수들의 수는 상이할 수 있다는 점에 유의한다. 수평 변환이 적용된 후에, 행들의 변환 계수들은 (예를 들어, 더 나은 코딩 효율을 위해 에너지 프로파일 유사성에 기초하여) 변환 계수 블록으로 적합하게 정렬되고, 그 후 수직 변환이 변환 계수 블록에 적용될 수 있다. 예에서, 더 작은 수의 변환 계수들을 갖는 행들의 변환 계수들은 더 큰 수의 변환 계수들을 갖는 행들의 변환 계수들의 선택된 위치들(예를 들어, 홀수 위치들 또는 짝수 위치들)과 정렬된다.

도 24는 수평 변환 및 수직 변환의 순서인 2차원 변환의 애플리케이션의 예를 도시한다. 도 24의 예에서, L자형의 잔차 블록(2410)에 수평 변환이 적용된다. 구체적으로는, L자형 잔차 블록(2410)은, 각각, ROW1-ROW8이라고 지칭되는 8개의 행을 포함한다. ROW1-ROW4 각각은 8개의 잔차 샘플을 포함하고, ROW5-ROW8 각각은 4개의 잔차 샘플을 포함한다. 예에서, 처음 4개의 행 ROW1-ROW4 각각에 대해 8-포인트 변환을 수행하여, 처음 4개의 행 ROW1-ROW4 각각에서 8개의 변환 계수를 결정할 수 있고; 마지막 4개의 행 ROW5-ROW8 각각에 대해 4-포인트 변환을 수행하여 마지막 4개의 행 ROW5-ROW8 각각에서 4개의 변환 계수를 결정할 수 있다.

그 다음에, ROW5-ROW8의 변환 계수들은 ROW1-ROW4의 홀수 열 위치들로 정렬되어 잔차 블록(2410)과 상이한 형상의 변환 계수 블록(2420)을 형성한다. 그 다음에, 수직 변환이 비직사각형 형상의 변환 계수 블록(2420)에 적용된다. 구체적으로, 변환 계수 블록(2420)은 COL1-COL8로서 각각 지칭되는 8개의 열을 포함한다. 홀수 열들(COL1, COL3, COL5 및 COL7) 각각은 8개의 변환 계수 샘플을 포함하고, 짝수 열들(COL2, COL4, COL6 및 COL8) 각각은 4개의 변환 계수 샘플을 포함한다. 예에서, 홀수 열들(COL1, COL3, COL5 및 COL7) 각각에 대해 8-포인트 변환을 수행하여 홀수 열들(COL1, COL3, COL5 및 COL7) 각각에서 8개의 최종 변환 계수를 결정할 수 있고; 짝수 열들(COL2, COL4, COL6, COL8) 각각에 대해 4-포인트 변환을 수행하여 짝수 열들(COL2, COL4, COL6, COL8) 각각에서 4개의 최종 변환 계수를 결정할 수 있다.

일부 실시예들에서, 2차원 변환은 수직 변환 및 수평 변환의 순서로 수행된다. 수직 변환이 L자형의 잔차 블록에 적용될 때, K개 샘플의 열(K는 양의 정수)에 대해, 열에서 K개 변환 계수가 결정된다. 상이한 열들에 대해, 열들의 변환 계수들의 수는 상이할 수 있다는 점에 유의한다. 수직 변환이 적용된 후에, 열들의 변환 계수들은 (예를 들어, 에너지에 기초하여) 변환 계수 블록 내로 적합하게 정렬되고, 그 후 수평 변환이 변환 계수 블록에 적용될 수 있다. 예에서, 더 작은 수의 변환 계수들을 갖는 열들의 변환 계수들은 더 큰 수의 변환 계수들을 갖는 열들의 변환 계수들의 선택된 위치들(예를 들어, 홀수 위치들 또는 짝수 위치들)과 정렬된다.

도 25는 수직 변환 및 수평 변환의 순서인 2차원 변환의 애플리케이션의 예를 도시한다. 도 25의 예에서, 수직 변환이 L자형의 잔차 블록(2510)에 적용된다. 구체적으로, L자형 잔차 블록(2510)은 COL1-COL8이라고 각각 지칭되는 8개의 열을 포함한다. COL1-COL4 각각은 8개의 잔차 샘플들을 포함하고, COL5-COL8 각각은 4개의 잔차 샘플들을 포함한다. 예에서, 처음 4개의 열 COL1-COL4 각각에 대해 8-포인트 변환을 수행하여, 처음 4개의 열 COL1-COL4 각각에서 8개의 변환 계수를 결정할 수 있고; 마지막 4개의 열 COL5-COL8 각각에 대해 4-포인트 변환을 수행하여 마지막 4개의 열 COL5-COL8 각각에서 4개의 변환 계수를 결정할 수 있다.

그 후, COL5-COL8의 변환 계수들은 COL1-COL4의 홀수 행 위치들에 정렬되어 잔차 블록(2510)과 상이한 형상의 변환 계수 블록(2520)을 형성한다. 이어서, L자형의 변환 계수 블록(2520)에 수평 변환이 적용된다. 구체적으로는, L자형 변환 계수 블록(2520)은, 각각, ROW1-ROW8이라고 지칭되는 8개의 행을 포함한다. 홀수 행들(ROW1, ROW3, ROW5, ROW7) 각각은 8개의 변환 계수 샘플을 포함하고, 짝수 행들(ROW2, ROW4, ROW6, ROW8) 각각은 4개의 변환 계수 샘플을 포함한다. 예에서, 8-포인트 변환이 홀수 행들(ROW1, ROW3, ROW5 및 ROW7) 각각에 대해 수행되어 홀수 행들(ROW1, ROW3, ROW5 및 ROW7) 각각에서 8개의 최종 변환 계수를 결정할 수 있고; 짝수 행들(ROW2, ROW4, ROW6, ROW8) 각각에 대해 4-포인트 변환이 수행되어 짝수 행들(ROW2, ROW4, ROW6, ROW8) 각각에서 4개의 최종 변환 계수를 결정할 수 있다.

일부 실시예들에서, 직사각형 형상의 변환 계수들의 스캔 기법들은 엔트로피 코딩 동안 비직사각형 형상의 변환 계수들을 스캔하기에 적합하게 조정될 수 있다. 예를 들어, 수평 방향으로 최대 W 샘플들 및 수직 방향으로 최대 H 샘플들을 갖는 L-파티션의 변환 계수들의 엔트로피 코딩을 수행할 때, WxH 직사각형 블록의 스캔 순서가 먼저 도출된다. 그 다음, 스캔 순서를 따라, 스캔 위치가 L-파티션 외부의 샘플 위치를 가리키는 경우, 스캔 위치는 스킵될 수 있고, 스캔은 다음 스캔 위치로 계속된다. 계수 스캐닝 프로세스는 L-파티션의 모든 샘플들이 스캐닝될 때까지 완료되지 않는다.

도 26은 본 개시내용의 실시예에 따른 L자형 파티션(2600)의 스캔 순서의 예를 도시한다. 도 26의 예에서, 8x8 블록에 대한 지그재그 스캔 순서(2610)가 먼저 도출되고, 이어서 L자형 파티션 외부의 샘플들을 스킵함으로써 L자형 파티션에 대한 스캔 순서가 도출된다. 도 26의 예들에서, L자형 파티션 내의 실제 스캔 위치들은 실선들로 도시되고 L자형 파티션 외부의 스킵된 위치들은 점선들로 도시된다.

일부 실시예들에서, 분리가능하지 않은 변환이 L-파티션에 대한 2차원 변환에서 사용된다. 실시예에서, 분리가능하지 않은 변환은 KLT일 수 있다. 도 26의 L자형 파티션을 예로서 사용하면, L자형 파티션(2600)은 48개의 샘플을 포함하고, 48개의 샘플은 48개의 요소의 벡터를 형성할 수 있고, 이어서 KLT 변환이 벡터에 대해 수행되어, 예를 들어, 48개의 변환 계수를 생성할 수 있다.

일부 실시예들에서, L-파티션에 대해 2차원 변환을 수행할 때, L자형 파티션 외부의 위치들에 추가적인 샘플들을 추가하기 위해 패딩이 수행될 수 있고, 그 후 추가된 샘플들 및 L자형 파티션 내의 샘플들은 가상 직사각형 블록을 형성할 수 있다. 또한, 이러한 L-파티션에 대한 변환 계수들을 도출하기 위해 직사각형 블록들에 대한 2-D 변환 기법들이 가상 직사각형 블록에 적용될 수 있다.

실시예에서, L자형 파티션 내의 기존의 샘플을 사용하여 추가적인 샘플들이 도출된다.

또 다른 실시예에서, 미리 정의된 값들을 사용하여 추가적인 샘플들이 도출된다.

도 27은 본 개시내용의 실시예에 따른 프로세스(2700)를 약술하는 흐름도를 도시한다. 프로세스(2700)는, 재구성 중인 블록에 대한 예측 블록을 생성하기 위해, 블록의 재구성에서 사용될 수 있다. 다양한 실시예들에서, 프로세스(2700)는, 단말 디바이스들(110, 120, 130 및 140) 내의 처리 회로, 비디오 인코더(203)의 기능들을 수행하는 처리 회로, 비디오 디코더(210)의 기능들을 수행하는 처리 회로, 비디오 디코더(310)의 기능들을 수행하는 처리 회로, 비디오 인코더(403)의 기능들을 수행하는 처리 회로 등과 같은 처리 회로에 의해 실행된다. 일부 실시예들에서, 프로세스(2700)는 소프트웨어 명령어들로 구현되고, 따라서 처리 회로가 소프트웨어 명령어들을 실행할 때, 처리 회로는 프로세스(2700)를 수행한다. 프로세스는 (S2701)에서 시작하여 (S2710)으로 진행한다.

(S2710)에서, 픽처의 비직사각형 파티션인 코딩 블록과 연관된 변환 계수들이 코딩된 비디오 비트스트림으로부터 디코딩된다.

일부 실시예들에서, 인코더 측에서, 비직사각형 파티션의 변환 유닛 내의 변환 계수들은 비직사각형 파티션을 포괄하는 직사각형 유닛에 대한 스캔 순서를 추종하여 스캔될 수 있고, 비직사각형 파티션 외부의 위치들은 스킵된다. 따라서, 디코더 측에서, 비직사각형 파티션에 대한 변환 유닛은 비직사각형 파티션을 포괄하는 직사각형 유닛에 대한 스캔 순서를 추종하고, 비직사각형 파티션의 외부에 있는 위치들을 스킵함으로써 형성될 수 있다.

(S2720)에서, 코딩 블록의 잔차들은 변환 계수들에 기초하여 결정된다.

본 개시내용의 일부 양태들에 따르면, 비직사각형 파티션을 2개 이상의 직사각형 파티션으로 추가로 파티셔닝함으로써 인코더 측에서 변환 계수들이 생성되고, 그 후 디코더 측에서, 각자의 직사각형 파티션들에 대한 잔차들이 변환 계수들에 기초하여 각각 결정될 수 있다. 일부 실시예들에서, 디코더 측에서, 제1 직사각형 서브-블록의 제1 잔차들은 변환 계수들에서의 제1 변환 계수들에 기초하여 결정된다. 제1 직사각형 서브-블록은 비직사각형 파티션의 제1 파티션이다. 또한, 제2 직사각형 서브-블록의 제2 잔차들은 변환 계수들 내의 제2 변환 계수들에 기초하여 결정된다. 제2 직사각형 서브-블록은 비직사각형 파티션의 제2 파티션이다. 제2 직사각형 서브-블록은 제1 직사각형 서브-블록과 동일한 크기를 가질 수 있거나 제1 직사각형 서브-블록과 상이한 크기를 가질 수 있다. 일부 실시예들에서, 2개보다 많은 직사각형 서브-블록들의 잔차들이 변환 계수들로부터 결정될 수 있다. 일부 예들에서, 직사각형 서브-블록들은 정사각형 형상을 가질 수 있다.

본 개시내용의 일부 다른 양태들에 따르면, 변환 계수들은 전체 비직사각형 부분에 대해 변환을 수행함으로써 인코더 측에서 생성되고, 그 후 디코더 측에서, 역변환이 변환 계수들에 적합하게 적용되어 잔차들을 결정한다.

일부 실시예들에서, 인코더 측은 분리가능한 2차원 변환을 적용한다. 디코더 측에서, 일부 예들에서, 중간 변환 유닛의 중간 변환 계수들은 제1 방향에서 변환 유닛의 역변환을 수행함으로써 결정된다. 변환 유닛은 변환 계수들에 의해 형성된다. 그 후, 코딩 블록의 잔차들은 제2 방향에서 중간 변환 유닛의 역변환을 수행함으로써 결정된다. 일부 예들에서, 중간 변환 유닛 및 변환 유닛은 비직사각형 파티션과 동일한 형상 및 크기를 가질 수 있다. 일부 다른 예들에서, 더 나은 코딩 효율을 달성하기 위해 인코더 측에서 정렬이 수행될 수 있고, 따라서 디코더 측에서, 역변환 전에 재정렬이 수행될 수 있다.

일부 예들에서, 제1 방향은 수직 방향이고 제2 방향은 수평 방향이다. 예를 들어, 제1 역변환 동작들은 변환 유닛의 제1 열들에 대해 각각 수행된다. 제1 역변환 동작들은 각각 예에서 8-포인트 역변환과 같은 제1 개수의 포인트 역변환이다. 제2 역변환 동작들은 변환 유닛의 제2 열들에 대해 각각 수행된다. 제2 역변환은 각각 예에서 4-포인트 역변환과 같은 제2 개수의 포인트 역변환이다. 또한, 제3 역변환 동작들은 중간 변환 유닛의 제1 행들에 대해 각각 수행된다. 제3 역변환 동작들은 각각 예에서 8-포인트 역변환과 같은 제3 개수의 포인트 역변환이다. 제4 역변환 동작들은 그 후 중간 변환 유닛의 제2 행들에 대해 각각 수행된다. 제4 역변환 동작들은 각각 예에서 4-포인트 역변환과 같은 제4 개수의 포인트 역변환이다.

일부 예들에서, 제1 방향은 수평 방향이고 제2 방향은 수직 방향이다. 예를 들어, 제1 역변환 동작들은 변환 유닛의 제1 행들에 대해 각각 수행된다. 제1 역변환 동작들은 각각 예에서 4-포인트 역변환과 같은 제1 개수의 포인트 역변환이다. 제2 역변환 동작들은 변환 유닛의 제2 행들에 대해 각각 수행된다. 제2 역변환은 각각 예에서 8-포인트 역변환과 같은 제2 개수의 포인트 역변환이다. 또한, 제3 역변환 동작들은 중간 변환 유닛의 제1 열들에 대해 각각 수행된다. 제3 역변환 동작들은 각각 예에서 4-포인트 역변환과 같은 제3 개수의 포인트 역변환이다. 중간 변환 유닛의 제2 열들에 대해 제4 역변환 동작들이 각각 수행된다. 제4 역변환 동작들은 각각 예에서 8-포인트 역변환과 같은 제4 개수의 포인트 역변환이다.

본 개시내용의 다른 양태에 따르면, 변환 계수들은 전체 비직사각형 부분에 대한 KLT(Karhunen-Loeve transform)에 의해 인코더 측에서 생성되고, 그 후 디코더 측에서, 역 KLT(Karhunen-Loeve transform)가 잔차들을 결정하기 위해 변환 계수들에 적합하게 적용될 수 있다.

본 개시내용의 또 다른 양태에 따르면, 인코더 측에서, 비직사각형 파티션을 포괄하는 직사각형 유닛을 만들기 위해 코딩 블록에 추가적인 샘플들을 추가하기 위해 패딩이 수행될 수 있고, 그 후 직사각형 유닛에 대해 변환이 수행될 수 있다. 따라서, 디코더 측에서, 일부 실시예들에서, 비직사각형 파티션을 포함하는 직사각형 유닛의 제1 잔차들은 변환 계수들의 2차원 역변환을 수행함으로써 결정될 수 있고, 그 후 코딩 블록의 잔차들은 직사각형 유닛의 제1 잔차들로부터 선택될 수 있다.

(S2730)에서, 코딩 블록의 샘플들이 잔차들에 기초하여 재구성된다. 예를 들어, 코딩 블록의 적합한 예측이 수행될 수 있고, 그 후 잔차들이 예측에 적합하게 추가된다. 다음으로, 프로세스는 S2799로 진행하여 종료한다.

위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 사용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다. 예를 들어, 도 28은 개시된 주제의 특정 실시예들을 구현하기에 적합한 컴퓨터 시스템(2800)을 도시한다.

컴퓨터 소프트웨어는 하나 이상의 컴퓨터 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU) 등에 의해 직접 또는 인터프리테이션(interpretation), 마이크로 코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해 어셈블리, 컴파일, 링킹 또는 유사한 메커니즘들의 대상이 될 수 있는 임의의 적합한 머신 코드 또는 컴퓨터 언어를 사용하여 코딩될 수 있다.

명령어들은, 예를 들어, 개인용 컴퓨터들, 태블릿 컴퓨터들, 서버들, 스마트폰들, 게이밍 디바이스들, 사물 인터넷(internet of things) 디바이스들 등을 포함하여, 다양한 타입의 컴퓨터들 또는 그것의 컴포넌트들 상에서 실행될 수 있다.

컴퓨터 시스템(2800)에 대한 도 28에 도시된 컴포넌트들은 사실상 예시적인 것이고, 본 개시내용의 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 암시하도록 의도되지 않는다. 컴포넌트들의 구성이 컴퓨터 시스템(2800)의 예시적인 실시예에서 예시된 컴포넌트들 중 임의의 하나 또는 이들의 조합과 관련하여 임의의 종속성 또는 요건을 갖는 것으로 해석되어서도 안 된다.

컴퓨터 시스템(2800)은 특정 휴먼 인터페이스 입력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(이를테면: 키스트로크, 스와이프, 데이터 장갑 이동, 오디오 입력(이를테면: 음성, 박수), 시각적 입력(이를테면: 제스처들), 후각 입력(묘사되지 않음)을 통해 하나 이상의 휴먼 사용자에 의한 입력에 응답적일 수 있다. 휴먼 인터페이스 디바이스들은 또한 오디오(이를테면: 음성, 음악, 주변 사운드, 이미지들(이를테면: 스캐닝된 이미지들, 정지 이미지 카메라로부터 획득된 사진 이미지들), 비디오(이를테면: 2차원 비디오, 입체 비디오를 포함하는 3차원 비디오)와 같이, 휴먼에 의한 의식적인 입력과 반드시 직접적으로 관련이 있는 것은 아닌 특정 미디어를 캡처하는 데 사용될 수도 있다.

입력 휴먼 인터페이스 디바이스들은: 키보드(2801), 마우스(2802), 트랙패드(2803), 터치 스크린(2810), 데이터-글러브(도시되지 않음), 조이스틱(2805), 마이크로폰(2806), 스캐너(2807), 카메라(2808) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.

컴퓨터 시스템(2800)은 또한 특정 휴먼 인터페이스 출력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 휴먼 사용자의 감각들을 자극하고 있을 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어 터치-스크린(2810), 데이터-글러브(도시되지 않음), 또는 조이스틱(2805)에 의한 촉각 피드백이지만, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(이를테면: 스피커(2809), 헤드폰(묘사되지 않음)), 시각적 출력 디바이스들(이를테면 CRT 스크린들, LCD 스크린들, 플라즈마 스크린들, OLED 스크린들을 포함하는 스크린(2810)- 각각은 터치 스크린 입력 능력이 있거나 없고, 각각은 촉각 피드백 능력이 있거나 없고, 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3개보다 많은 차원의 출력을 출력할 수 있음 -; 가상 현실 안경(묘사되지 않음), 홀로그래픽 디스플레이 및 연기 탱크들(묘사되지 않음)), 및 프린터들(묘사되지 않음)을 포함할 수 있다.

컴퓨터 시스템(2800)은 또한 휴먼 액세스가능 저장 디바이스들 및 그것들과 연관된 매체들, 이를테면 CD/DVD 또는 그와 유사한 매체(2821)를 갖는 CD/DVD ROM/RW(2820)를 포함하는 광학 매체, 썸-드라이브(2822), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(2823), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 또한 포함할 수 있다.

본 기술분야의 통상의 기술자들은 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체(computer readable media)"가 송신 매체들, 반송파들(carrier waves), 또는 다른 일시적 신호들을 포괄하지 않는다는 점을 또한 이해할 것이다.

컴퓨터 시스템(2800)은 또한 하나 이상의 통신 네트워크에 대한 인터페이스를 포함할 수 있다. 네트워크들은, 예를 들어, 무선(wireless), 유선(wireline), 광학(optical)일 수 있다. 네트워크들은 추가로 국부적, 광역, 대도시, 차량 및 산업, 실시간, 지연-용인(delay-tolerant) 등일 수 있다. 네트워크들의 예들은 근거리 통신망들, 이를테면 이더넷, 무선 LAN들, GSM, 3G, 4G, 5G, LTE 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV 및 지상파 브로드캐스트 TV를 포함하는 TV 와이어라인 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들은 흔히 특정 범용 데이터 포트들 또는 주변 버스들(2849)(이를테면, 예를 들어, 컴퓨터 시스템(2800)의 USB 포트들)에 부착된 외부 네트워크 인터페이스 어댑터들을 요구하고; 다른 것들은 흔히 아래에 설명되는 바와 같은 시스템 버스로의 부착에 의해 컴퓨터 시스템(2800)의 코어에 통합된다(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스). 이러한 네트워크들 중 임의의 것을 사용하여, 컴퓨터 시스템(2800)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향, 수신 전용(예를 들어, 브로드캐스트 TV), 단방향 전송 전용(예를 들어, 특정 CANbus 디바이스들에 대한 CANbus), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들에 대한 양방향일 수 있다. 위에서 설명된 바와 같은 네트워크들 및 네트워크 인터페이스들 각각에 대해 특정 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.

전술한 휴먼 인터페이스 디바이스들, 휴먼-액세스가능 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(2800)의 코어(2840)에 부착될 수 있다.

코어(2840)는 하나 이상의 중앙 처리 유닛(CPU)(2841), 그래픽 처리 유닛(GPU)(2842), FPGA(Field Programmable Gate Areas)(2843)의 형태로 특수화된 프로그래머블 처리 유닛들, 특정 태스크들에 대한 하드웨어 가속기들(2844) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(2845), 랜덤 액세스 메모리(2846), 내부 비-사용자 액세스가능 하드 드라이브들, SSD들 등과 같은 내부 대용량 저장소(2847)와 함께, 시스템 버스(2848)를 통해 접속될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(2848)는 추가적인 CPU들, GPU들 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형태로 액세스가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(2848)에 직접, 또는 주변 버스(2849)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI, USB 등을 포함한다.

CPU들(2841), GPU들(2842), FPGA들(2843), 및 가속기들(2844)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 그 컴퓨터 코드는 ROM(2845) 또는 RAM(2846)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(2846)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 저장소(2847)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은 하나 이상의 CPU(2841), GPU(2842), 대용량 저장소(2847), ROM(2845), RAM(2846) 등과 밀접하게 연관될 수 있는 캐시 메모리의 사용을 통해 가능하게 될 수 있다.

컴퓨터 판독가능 매체는 다양한 컴퓨터 구현된 동작들(computer-implemented operations)을 수행하기 위한 컴퓨터 코드를 가질 수 있다. 매체 및 컴퓨터 코드는 본 개시내용의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 통상의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.

제한이 아니라 예로서, 도 28에 도시된 아키텍처를 갖는 컴퓨터 시스템(2800), 및 구체적으로 코어(2840)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스가능 대용량 저장소뿐만 아니라, 코어-내부 대용량 저장소(2847) 또는 ROM(2845)과 같은 비일시적인 본질의 것인 코어(2840)의 특정 저장소와 연관된 매체일 수 있다. 본 개시내용의 다양한 실시예들을 구현하는 소프트웨어가 이러한 디바이스들에 저장되고 코어(2840)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정한 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(2840) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(2846)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정한 프로세스들 또는 특정한 프로세스들의 특정한 부분들을 실행하게 할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은, 본 명세서에 설명된 특정한 프로세스들 또는 특정한 프로세스들의 특정한 부분들을 실행하기 위해 소프트웨어 대신에 또는 그와 함께 동작할 수 있는, 회로(예를 들어: 가속기(2844))에서 하드와이어링되거나 달리 구현된 논리의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 논리를 포괄할 수 있고, 그 반대도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(이를테면 집적 회로(IC)), 또는 실행을 위한 논리를 구현하는 회로, 또는 둘 다를 포괄할 수 있다. 본 개시내용은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포괄한다.

부록 A: 두문자어(Acronyms)

JEM: joint exploration model

VVC: versatile video coding

BMS: benchmark set

MV: Motion Vector

HEVC: High Efficiency Video Coding

SEI: Supplementary Enhancement Information

VUI: Video Usability Information

GOPs: Groups of Pictures

TUs: Transform Units,

PUs: Prediction Units

CTUs: Coding Tree Units

CTBs: Coding Tree Blocks

PBs: Prediction Blocks

HRD: Hypothetical Reference Decoder

SNR: Signal Noise Ratio

CPUs: Central Processing Units

GPUs: Graphics Processing Units

CRT: Cathode Ray Tube

LCD: Liquid-Crystal Display

OLED: Organic Light-Emitting Diode

CD: Compact Disc

DVD: Digital Video Disc

ROM: Read-Only Memory

RAM: Random Access Memory

ASIC: Application-Specific Integrated Circuit

PLD: Programmable Logic Device

LAN: Local Area Network

GSM: Global System for Mobile communications

LTE: Long-Term Evolution

CANBus: Controller Area Network Bus

USB: Universal Serial Bus

PCI: Peripheral Component Interconnect

FPGA: Field Programmable Gate Areas

SSD: solid-state drive

IC: Integrated Circuit

CU: Coding Unit

TSM: Transform Skip Mode

IBC: Intra Block Copy

DPCM: Differential pulse-code modulation

BDPCM: Block based DPCM

본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 개조들, 치환들 및 다양한 대체 등가물들이 있다. 따라서, 본 기술 분야의 통상의 기술자가, 본 명세서에서 명시적으로 도시되거나 기술되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그 사상 및 범위 내에 있는 수많은 시스템들 및 방법들을 고안할 수 있을 것임을 이해할 것이다.

Claims (20)

1. 디코더에서 비디오 디코딩을 위한 방법으로서,
   프로세서에 의해, 코딩된 비디오 비트스트림으로부터, 픽처의 비직사각형 파티션(non rectangular partition)인 코딩 블록과 연관된 변환 계수들을 디코딩하는 단계;
   상기 프로세서에 의해, 상기 변환 계수들에 기초하여 상기 코딩 블록의 잔차들을 결정하는 단계; 및
   상기 프로세서에 의해, 상기 코딩 블록의 잔차들에 기초하여 상기 코딩 블록의 샘플들을 재구성하는 단계를 포함하는 방법.
2. 제1항에 있어서,
   상기 프로세서에 의해, 상기 변환 계수들 내의 제1 변환 계수들에 기초하여 제1 직사각형 서브-블록의 제1 잔차들을 결정하는 단계를 추가로 포함하고, 상기 제1 직사각형 서브-블록은 상기 비직사각형 파티션의 제1 파티션인 방법.
3. 제2항에 있어서,
   상기 프로세서에 의해, 상기 변환 계수들 내의 제2 변환 계수들에 기초하여 제2 직사각형 서브-블록의 제2 잔차들을 결정하는 단계를 추가로 포함하고, 상기 제2 직사각형 서브-블록은 상기 비직사각형 파티션의 제2 파티션이고 상기 제1 직사각형 서브-블록과 동일한 크기를 갖는 방법.
4. 제2항에 있어서,
   상기 프로세서에 의해, 상기 변환 계수들 내의 제2 변환 계수들에 기초하여 제2 직사각형 서브-블록의 제2 잔차들을 결정하는 단계를 추가로 포함하고, 상기 제2 직사각형 서브-블록은 상기 비직사각형 파티션의 제2 파티션이고 상기 제1 직사각형 서브-블록과 상이한 크기를 갖는 방법.
5. 제1항에 있어서,
   제1 방향으로 변환 유닛의 역변환을 수행하는 것에 의해 중간 변환 유닛의 중간 변환 계수들을 결정하는 단계- 상기 변환 유닛은 상기 변환 계수들에 의해 형성됨 -; 및
   제2 방향으로 상기 중간 변환 유닛의 역변환을 수행함으로써 상기 코딩 블록의 잔차들을 결정하는 단계를 추가로 포함하는 방법.
6. 제5항에 있어서,
   상기 변환 유닛의 제1 열들에 대해 각각 제1 역변환 동작들을 수행하는 단계- 상기 제1 역변환 동작들은 각각 제1 개수의 포인트 역변환임 -;
   상기 변환 유닛의 제2 열들에 대해 각각 제2 역변환 동작들을 수행하는 단계- 상기 제2 역변환 동작들은 각각 제2 개수의 포인트 역변환임 -;
   상기 중간 변환 유닛의 제1 행들에 대해 각각 제3 역변환 동작들을 수행하는 단계- 상기 제3 역변환 동작들은 각각 제3 개수의 포인트 역변환임 -; 및
   상기 중간 변환 유닛의 제2 행들에 대해 각각 제4 역변환 동작들을 수행하는 단계- 상기 제4 역변환 동작들은 각각 제4 개수의 포인트 역변환임 -를 추가로 포함하는 방법.
7. 제5항에 있어서,
   상기 변환 유닛의 제1 행들에 대해 각각 제1 역변환 동작들을 수행하는 단계- 상기 제1 역변환 동작들은 각각 제1 개수의 포인트 역변환임 -;
   상기 변환 유닛의 제2 행들에 대해 각각 제2 역변환 동작들을 수행하는 단계- 상기 제2 역변환 동작들은 각각 제2 개수의 포인트 역변환임 -;
   상기 중간 변환 유닛의 제1 열들에 대해 각각 제3 역변환 동작들을 각각 수행하는 단계- 상기 제3 역변환 동작들은 각각 제3 개수의 포인트 역변환임 -; 및
   상기 중간 변환 유닛의 제2 열들에 대해 각각 제4 역변환 동작들을 수행하는 단계- 상기 제4 역변환 동작들은 각각 제4 개수의 포인트 역변환임 -를 추가로 포함하는 방법.
8. 제1항에 있어서,
   상기 프로세서에 의해, 상기 변환 계수들의 역 KLT(Karhunen-Loeve transform)를 수행함으로써 상기 코딩 블록의 잔차들을 결정하는 단계를 추가로 포함하는 방법.
9. 제1항에 있어서,
   상기 프로세서에 의해, 상기 변환 계수들의 2차원 역변환을 수행함으로써 상기 비직사각형 파티션을 포함하는 직사각형 유닛의 제1 잔차들을 결정하는 단계; 및
   상기 프로세서에 의해, 상기 직사각형 유닛의 제1 잔차들로부터 상기 코딩 블록의 잔차들을 선택하는 단계를 추가로 포함하는 방법.
10. 제1항에 있어서,
    상기 비직사각형 파티션을 포괄하는 직사각형 유닛에 대한 스캔 순서를 추종(follow)함으로써 상기 비직사각형 파티션에 대한 변환 유닛을 형성하는 단계; 및
    상기 비직사각형 파티션의 외부에 있는 스캔 위치를 스킵하는 단계를 추가로 포함하는 방법.
11. 비디오 디코딩을 위한 장치로서,
    처리 회로를 포함하고, 상기 처리 회로는,
    픽처의 비직사각형 파티션인 코딩 블록과 연관된 변환 계수들을 코딩된 비디오 비트스트림으로부터 디코딩하고;
    상기 변환 계수들에 기초하여 상기 코딩 블록의 잔차들을 결정하고;
    상기 코딩 블록의 잔차들에 기초하여 상기 코딩 블록의 샘플들을 재구성하도록 구성되는 장치.
12. 제11항에 있어서, 상기 처리 회로는,
    상기 변환 계수들 내의 제1 변환 계수들에 기초하여 제1 직사각형 서브-블록의 제1 잔차들을 결정하도록 추가로 구성되고, 상기 제1 직사각형 서브-블록은 상기 비직사각형 파티션의 제1 파티션인 장치.
13. 제12항에 있어서, 상기 처리 회로는,
    상기 변환 계수들 내의 제2 변환 계수들에 기초하여 제2 직사각형 서브-블록의 제2 잔차들을 결정하도록 추가로 구성되고, 상기 제2 직사각형 서브-블록은 상기 비직사각형 파티션의 제2 파티션이고 상기 제1 직사각형 서브-블록과 동일한 크기를 갖는 장치.
14. 제12항에 있어서, 상기 처리 회로는,
    상기 변환 계수들 내의 제2 변환 계수들에 기초하여 제2 직사각형 서브-블록의 제2 잔차들을 결정하도록 추가로 구성되고, 상기 제2 직사각형 서브-블록은 상기 비직사각형 파티션의 제2 파티션이고 상기 제1 직사각형 서브-블록과 상이한 크기를 갖는 장치.
15. 제11항에 있어서, 상기 처리 회로는,
    제1 방향으로 변환 유닛의 역변환을 수행하는 것에 의해 중간 변환 유닛의 중간 변환 계수들을 결정하고- 상기 변환 유닛은 상기 변환 계수들에 의해 형성됨 -;
    제2 방향으로 상기 중간 변환 유닛의 역변환을 수행함으로써 상기 코딩 블록의 잔차들을 결정하도록 추가로 구성되는 장치.
16. 제15항에 있어서, 상기 처리 회로는,
    상기 변환 유닛의 제1 열들에 대해 각각 제1 역변환 동작들을 수행하고- 상기 제1 역변환 동작들은 각각 제1 개수의 포인트 역변환임 -;
    상기 변환 유닛의 제2 열들에 대해 각각 제2 역변환 동작들을 수행하고- 상기 제2 역변환 동작들은 각각 제2 개수의 포인트 역변환임 -;
    상기 중간 변환 유닛의 제1 행들에 대해 각각 제3 역변환 동작들을 수행하고- 상기 제3 역변환 동작들은 각각 제3 개수의 포인트 역변환임 -;
    상기 중간 변환 유닛의 제2 행들에 대해 각각 제4 역변환 동작들을 수행하도록- 상기 제4 역변환 동작들은 각각 제4 개수의 포인트 역변환임 - 추가로 구성되는 장치.
17. 제15항에 있어서, 상기 처리 회로는,
    상기 변환 유닛의 제1 행들에 대해 각각 제1 역변환 동작들을 수행하고- 상기 제1 역변환 동작들은 각각 제1 개수의 포인트 역변환임 -;
    상기 변환 유닛의 제2 행들에 대해 각각 제2 역변환 동작들을 수행하고- 상기 제2 역변환 동작들은 각각 제2 개수의 포인트 역변환임 -;
    상기 중간 변환 유닛의 제1 열들에 대해 각각 제3 역변환 동작들을 수행하고- 상기 제3 역변환 동작들은 각각 제3 개수의 포인트 역변환임 -;
    상기 중간 변환 유닛의 제2 열들에 대해 각각 제4 역변환 동작들을 수행하도록- 상기 제4 역변환 동작들은 각각 제4 개수의 포인트 역변환임 - 추가로 구성되는 장치.
18. 제11항에 있어서, 상기 처리 회로는,
    상기 변환 계수들의 역 KLT(Karhunen-Loeve transform)를 수행함으로써 상기 코딩 블록의 잔차들을 결정하도록 추가로 구성되는 장치.
19. 제11항에 있어서, 상기 처리 회로는,
    상기 변환 계수들의 2차원 역변환을 수행함으로써 상기 비직사각형 파티션을 포함하는 직사각형 유닛의 제1 잔차들을 결정하고;
    상기 직사각형 유닛의 제1 잔차들로부터 상기 코딩 블록의 잔차들을 선택하도록 추가로 구성되는 장치.
20. 제11항에 있어서, 상기 처리 회로는,
    상기 비직사각형 파티션을 포괄하는 직사각형 유닛에 대한 스캔 순서를 추종함으로써 상기 비직사각형 파티션에 대한 변환 유닛을 형성하고;
    상기 비직사각형 파티션의 외부에 있는 스캔 위치를 스킵하도록 추가로 구성되는 장치.

Images