KR20220036976A - 디블록킹 동작들에 대한 하이 레벨 제어 - Google Patents

디블록킹 동작들에 대한 하이 레벨 제어 Download PDF

Info

Publication number
KR20220036976A
KR20220036976A KR1020227006338A KR20227006338A KR20220036976A KR 20220036976 A KR20220036976 A KR 20220036976A KR 1020227006338 A KR1020227006338 A KR 1020227006338A KR 20227006338 A KR20227006338 A KR 20227006338A KR 20220036976 A KR20220036976 A KR 20220036976A
Authority
KR
South Korea
Prior art keywords
current block
deblocking filter
boundary
determining
syntax element
Prior art date
Application number
KR1020227006338A
Other languages
English (en)
Inventor
샤오중 쉬
산 류
Original Assignee
텐센트 아메리카 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텐센트 아메리카 엘엘씨 filed Critical 텐센트 아메리카 엘엘씨
Publication of KR20220036976A publication Critical patent/KR20220036976A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/117—Filters, e.g. for pre-processing or post-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 개시내용의 양태들은 비디오 인코딩/디코딩을 위한 방법들, 장치들, 및 비일시적 컴퓨터 판독가능 저장 매체들을 제공한다. 장치는 현재 블록에 대한 예측 정보를 디코딩하는 처리 회로를 포함한다. 예측 정보는 제1 신택스 요소 및 제2 신택스 요소를 포함한다. 처리 회로는 제1 신택스 요소에 기초하여 현재 블록에 대해 디블록킹 필터의 경계 강도(BS)를 결정하는 복수의 프로세스가 허용되는지를 결정한다. 복수의 프로세스가 현재 블록에 대해 허용될 때, 처리 회로는 제2 신택스 요소에 기초하여 현재 블록에 대한 디블록킹 필터의 BS를 결정하는 복수의 프로세스의 서브세트를 결정한다. 처리 회로는 디블록킹 필터의 BS를 결정하는 복수의 프로세스의 서브세트에 기초하여 현재 블록에 대한 디블록킹 필터의 BS를 결정한다.

Description

디블록킹 동작들에 대한 하이 레벨 제어
참조에 의한 통합
본 출원은, 2020년 3월 27일자로 출원된 미국 가출원 제63/001,149호, "HIGH LEVEL CONTROL FOR DEBLOCKING OPERATIONS"에 대한 우선권의 이익을 주장하는, 2020년 10월 22일자로 출원된 미국 특허 출원 제17/077,706호, "HIGH LEVEL CONTROL FOR DEBLOCKING OPERATIONS"에 대한 우선권의 이익을 주장한다. 선행 출원들의 전체 개시내용들은 그 전체가 참조로 본 명세서에 포함된다.
본 개시내용은 일반적으로 비디오 코딩에 관련된 실시예들을 설명한다.
본 명세서에 제공된 배경기술 설명은 본 개시내용의 맥락을 일반적으로 제시하기 위한 것이다. 현재 명명된 발명자들의 연구- 그 연구가 이 배경기술 섹션에서 설명되는 한 -뿐만 아니라 출원 시에 종래 기술로서의 자격이 없을 수 있는 설명의 양태들은 명시적으로도 암시적으로도 본 개시내용에 대한 종래 기술로서 인정되지 않는다.
비디오 코딩 및 디코딩은 모션 보상(motion compensation)을 갖는 인터-픽처 예측(inter-picture prediction)을 사용하여 수행될 수 있다. 압축되지 않은 디지털 비디오는 일련의 픽처들을 포함할 수 있고, 각각의 픽처는, 예를 들어, 1920x1080 루미넌스 샘플들 및 연관된 크로미넌스 샘플들의 공간 차원(spatial dimension)을 갖는다. 이 일련의 픽처들은, 예를 들어, 초당 60개 픽처 또는 60 Hz의, 고정된 또는 가변 픽처 레이트(비공식적으로 프레임 레이트로도 알려져 있음)를 가질 수 있다. 압축되지 않은 비디오는 상당한 비트레이트 요건들을 갖는다. 예를 들어, 샘플당 8 비트에서의 1080p60 4:2:0 비디오(60Hz 프레임 레이트에서의 1920x1080 루미넌스 샘플 해상도)는 1.5 Gbit/s 대역폭에 가까울 것을 요구한다. 한 시간 분량의 이러한 비디오는 600 GBytes를 초과하는 저장 공간을 필요로 한다.
비디오 코딩 및 디코딩의 하나의 목적은, 압축을 통한, 입력 비디오 신호에서의 중복성(redundancy)의 감소일 수 있다. 압축은 전술한 대역폭 또는 저장 공간 요건들을, 일부 경우들에서, 2 자릿수 이상 감소시키는 데 도움이 될 수 있다. 무손실 및 손실 압축 둘 다뿐만 아니라 이들의 조합이 이용될 수 있다. 무손실 압축은 압축된 원래 신호(original signal)로부터 원래 신호의 정확한 사본(exact copy)이 재구성될 수 있는 기법들을 지칭한다. 손실 압축을 사용할 때, 재구성된 신호는 원래 신호와 동일하지 않을 수 있지만, 원래 신호와 재구성된 신호 사이의 왜곡은 재구성된 신호를 의도된 애플리케이션에 유용하게 만들 정도로 충분히 작다. 비디오의 경우, 손실 압축이 널리 이용된다. 용인되는 왜곡의 양은 애플리케이션에 의존하고; 예를 들어, 특정 소비자 스트리밍 애플리케이션들의 사용자들은 텔레비전 배포 애플리케이션들의 사용자들보다 더 높은 왜곡을 용인할 수 있다. 달성가능한 압축비는: 더 높은 허용가능한/용인가능한 왜곡이 더 높은 압축비들을 산출할 수 있다는 것을 반영할 수 있다.
비디오 인코더 및 디코더는, 예를 들어, 모션 보상, 변환, 양자화, 및 엔트로피 코딩을 포함하여, 수개의 광범위한 카테고리들로부터의 기법들을 이용할 수 있다.
비디오 코덱 기술들은 인트라 코딩으로 알려진 기법들을 포함할 수 있다. 인트라 코딩에서, 샘플 값들은 이전에 재구성된 참조 픽처들로부터의 샘플들 또는 다른 데이터를 참조하지 않고 표현된다. 일부 비디오 코덱들에서, 픽처는 샘플들의 블록들로 공간적으로 세분된다. 샘플들의 모든 블록들이 인트라 모드에서 코딩될 때, 그 픽처는 인트라 픽처(intra picture)일 수 있다. 인트라 픽처들 및 그것들의 파생물들, 예컨대, 독립 디코더 리프레시 픽처들(independent decoder refresh pictures)은 디코더 상태를 리셋하기 위해 사용될 수 있고, 따라서 코딩된 비디오 비트스트림 및 비디오 세션에서 첫번째 픽처로서 또는 스틸 이미지(still image)로서 사용될 수 있다. 인트라 블록의 샘플들은 변환에 노출될 수 있고, 변환 계수들은 엔트로피 코딩 전에 양자화될 수 있다. 인트라 예측은 사전 변환 도메인에서 샘플 값들을 최소화하는 기법일 수 있다. 일부 경우들에서, 변환 후의 DC 값이 더 작을수록, 그리고 AC 계수들이 더 작을수록, 엔트로피 코딩 후의 블록을 표현하기 위해 주어진 양자화 스텝 크기(quantization step size)에서 요구되는 비트들이 더 적다.
예를 들어, MPEG-2 세대 코딩 기술들로부터 알려진 것과 같은 전통적인 인트라 코딩은 인트라 예측을 사용하지 않는다. 그러나, 일부 더 새로운 비디오 압축 기술들은, 예를 들어, 공간적으로 이웃하는, 그리고 디코딩 순서에서 선행하는, 데이터의 블록들의 인코딩/디코딩 동안 획득된 주위의 샘플 데이터 및/또는 메타데이터로부터, 시도하는 기법들을 포함한다. 이러한 기법들은 이후 "인트라 예측(intra prediction)" 기법들로 불린다. 적어도 일부 경우들에서, 인트라 예측은 참조 픽처들로부터가 아니라 재구성 중인 현재 픽처로부터의 참조 데이터만을 사용한다는 점에 유의한다.
많은 상이한 형태의 인트라 예측이 있을 수 있다. 주어진 비디오 코딩 기술에서 그러한 기법들 중 하나보다 많은 기법이 사용될 수 있을 때, 사용 중인 기법은 인트라 예측 모드에서 코딩될 수 있다. 특정 경우들에서, 모드들은 서브모드들 및/또는 파라미터들을 가질 수 있고, 이들은 개별적으로 코딩되거나 모드 코드워드에 포함될 수 있다. 주어진 모드/서브모드/파라미터 조합에 사용할 코드워드는 인트라 예측을 통해 코딩 효율 이득에 영향을 미칠 수 있고, 따라서 코드워드들을 비트스트림으로 변환하는데 사용되는 엔트로피 코딩 기술일 수 있다.
인트라 예측의 특정 모드가 H.264로 도입되었고, H.265에서 개선되었고, JEM(joint exploration model), VVC(versatile video coding), 및 BMS(benchmark set)와 같은 더 새로운 코딩 기술들에서 추가로 개선되었다. 이미 이용가능한 샘플들에 속하는 이웃 샘플 값들을 사용하여 예측기 블록(predictor block)이 형성될 수 있다. 이웃 샘플들의 샘플 값들은 방향에 따라 예측기 블록 내로 복사된다. 사용중인 방향에 대한 참조는 비트스트림에서 코딩될 수 있거나, 자체적으로 예측될 수 있다.
도 1a를 참조하면, 하부 우측에 (35개의 인트라 모드의 33개의 각도 모드에 대응하는) H.265의 33개의 가능한 예측기 방향으로부터 알려진 9개의 예측기 방향의 서브세트가 묘사되어 있다. 화살표들이 수렴(converge)하는 포인트(101)는 예측되고 있는 샘플을 표현한다. 화살표들은 샘플이 예측되고 있는 방향을 표현한다. 예를 들어, 화살표(102)는 샘플(101)이 샘플(a sample) 또는 샘플들로부터 우측 상부로, 수평으로부터 45도 각도로 예측되는 것을 지시한다. 유사하게, 화살표(103)는 샘플(101)이 샘플 또는 샘플들로부터 샘플(101)의 하부 좌측으로, 수평으로부터 22.5도 각도로 예측되는 것을 지시한다.
여전히 도 1a를 참조하면, 상단 좌측에는 4 x 4 샘플들(파선, 볼드체 라인으로 지시됨)의 정사각형 블록(104)이 묘사되어 있다. 정사각형 블록(104)은 16개의 샘플을 포함하고, 각각은 "S", Y 차원에서의 그의 위치(예를 들어, 행 인덱스) 및 X 차원에서의 그의 위치(예를 들어, 열 인덱스)로 라벨링되어 있다. 예를 들어, 샘플 S21은 Y 차원에서의 (상단으로부터) 2번째 샘플 및 X 차원에서의 (좌측으로부터) 1번째 샘플이다. 유사하게, 샘플 S44는 Y 및 X 차원들 둘 다에서 블록(104)에서 네 번째 샘플이다. 블록의 크기가 4x4 샘플이므로, S44는 하단 우측에 있다. 유사한 넘버링 스킴을 따르는 참조 샘플들이 추가로 도시되어 있다. 참조 샘플은 블록(104)에 대한 R, 그의 Y 위치(예를 들어, 행 인덱스) 및 X 위치(열 인덱스)로 라벨링된다. H.264 및 H.265 둘 다에서, 예측 샘플들은 재구성 중인 블록에 이웃하고; 따라서, 음의 값들이 사용될 필요가 없다.
인트라 픽처 예측은 시그널링된 예측 방향에 의해 적절하게 이웃 샘플들로부터 참조 샘플 값들을 복사함으로써 작동할 수 있다. 예를 들어, 코딩된 비디오 비트스트림은, 이 블록에 대해, 화살표(102)와 일치하는 예측 방향을 지시하는- 즉, 샘플들이 예측 샘플 또는 샘플들로부터 상부 우측으로, 수평으로부터 45도 각도로 예측됨 -시그널링을 포함한다고 가정한다. 그 경우, 샘플들 S41, S32, S23 및 S14가 동일한 참조 샘플 R05로부터 예측된다. 그 후 샘플 S44가 참조 샘플 R08로부터 예측된다.
특정 경우들에서, 다수의 참조 샘플들의 값들은 참조 샘플을 계산하기 위해, 예를 들어, 보간을 통해 조합될 수 있다; 특히 방향들이 45도로 균일하게 분할가능하지 않을 때.
비디오 코딩 기술이 개발됨에 따라 가능한 방향의 수가 증가하였다. H.264(2003년)에서, 9개의 상이한 방향이 표현될 수 있었다. 이는 H.265(2013년)에서 33개로 증가되었고, 본 개시 시점에, JEM/VVC/BMS는 최대 65개의 방향을 지원할 수 있다. 가장 가능성 높는 방향들을 식별하기 위한 실험들이 수행되었으며, 엔트로피 코딩의 특정 기법들은, 가능성이 적은 방향들에 대한 특정 페널티를 수락하면서, 적은 수의 비트들로 그러한 가능성 있는 방향들을 표현하는데 사용된다. 또한, 방향들 자체는 때때로 이웃하는 이미 디코딩된 블록들에서 사용되는 이웃 방향들로부터 예측될 수 있다.
도 1b는 시간 경과에 따라 증가하는 수의 예측 방향들을 예시하기 위해 JEM에 따른 65개의 인트라 예측 방향을 묘사하는 개략도(105)를 도시한다.
방향을 표현하는 코딩된 비디오 비트스트림 내의 인트라 예측 방향 비트들의 맵핑은 비디오 코딩 기술마다 상이할 수 있고; 예를 들어, 예측 방향의 인트라 예측 모드로의 단순한 직접 맵핑들로부터, 코드워드들, 가장 가능성이 있는 모드들을 수반하는 복잡한 적응적 스킴들, 및 유사한 기법들에 이르기까지 다양할 수 있다. 그러나, 모든 경우에, 비디오 콘텐츠에서 특정 다른 방향들보다 발생할 가능성이 통계적으로 적은 특정 방향들이 있을 수 있다. 비디오 압축의 목표는 중복성(redundancy)의 감소이기 때문에, 잘 작동하는 비디오 코딩 기술에서, 그러한 가능성이 적은 방향들은 가능성이 높은 방향들보다 더 많은 비트 수로 표현될 것이다.
모션 보상은 손실 압축 기법일 수 있고, 이전에 재구성된 픽처 또는 그것의 일부(참조 픽처)로부터의 샘플 데이터의 블록이, 모션 벡터(motion vector)(이후 MV)에 의해 지시된 방향으로 공간적으로 시프트된 후에, 새롭게 재구성된 픽처 또는 픽처 부분의 예측에 사용되는 기법들과 관련될 수 있다. 일부 경우들에서, 참조 픽처는 현재 재구성 중인 픽처와 동일할 수 있다. MV들은 2차원인 X 및 Y, 또는 3차원을 가질 수 있으며, 세번째는 사용중인 참조 픽처의 지시이다(후자는, 간접적으로, 시간 차원일 수 있음).
일부 비디오 압축 기법들에서, 샘플 데이터의 특정 구역에 적용가능한 MV는 다른 MV들, 예를 들어 재구성 중인 구역에 공간적으로 인접한 샘플 데이터의 다른 구역과 관련되고, 디코딩 순서에서 그러한 MV에 선행하는 MV들로부터 예측될 수 있다. 그렇게 함으로써 MV를 코딩하기 위해 요구되는 데이터의 양을 실질적으로 감소시킬 수 있고, 그에 의해 중복성을 제거하고 압축을 증가시킨다. MV 예측은, 예를 들어, 카메라로부터 도출된 입력 비디오 신호(자연 비디오로 알려짐)를 코딩할 때 단일 MV이 적용가능한 구역보다 더 큰 구역들이 유사한 방향으로 이동할 통계적 가능성이 있고, 따라서, 일부 경우들에서 이웃 구역의 MV들로부터 도출된 유사한 모션 벡터를 사용하여 예측될 수 있기 때문에 효과적으로 작동할 수 있다. 그 결과, 주어진 구역에 대해 발견되는 MV가 주위의 MV들로부터 예측된 MV와 유사하거나 동일하게 되고, 그것은 결국, MV를 직접 코딩하는 경우에 사용되는 것보다 더 적은 수의 비트들로, 엔트로피 코딩 후에, 표현될 수 있다. 일부 경우들에서, MV 예측은 원래 신호(즉: 샘플 스트림)로부터 도출된 신호(즉: MV들)의 무손실 압축의 예일 수 있다. 다른 경우들에서, MV 예측 자체는, 예를 들어, 수개의 주위 MV들로부터 예측기를 계산할 때 라운딩 에러들 때문에, 손실성일 수 있다.
다양한 MV 예측 메커니즘들이 H.265/HEVC(ITU-T Rec. H.265, "High Efficiency Video Coding", 2016년 12월)에 설명되어 있다. H.265가 제안하는 많은 MV 예측 메커니즘들 중에서, 본 명세서에서는 이후 "공간적 병합(spatial merge)"이라고 지칭되는 기법이 설명된다.
도 1c를 참조하면, 현재 블록(111)은 공간적으로 시프트된 동일한 크기의 이전 블록으로부터 예측가능한 것으로 모션 검색 프로세스 동안 인코더에 의해 발견된 샘플들을 포함할 수 있다. 해당 MV를 직접 코딩하는 대신에, MV는 하나 이상의 참조 픽처와 연관된 메타데이터로부터, 예를 들어, 가장 최근의(디코딩 순서에서) 참조 픽처로부터, A0, A1, 및 B0, B1, B2(각각, 112 내지 116)로 표기된 5개의 주위 샘플 중 어느 하나와 연관된 MV를 사용하여 도출될 수 있다. H.265에서, MV 예측은 이웃 블록이 사용하고 있는 동일한 참조 픽처로부터의 예측기들을 사용할 수 있다.
본 개시내용의 양태들은 비디오 인코딩/디코딩을 위한 장치들을 제공한다. 하나의 장치는 코딩된 비디오 시퀀스의 일부인 현재 픽처 내의 현재 블록에 대한 예측 정보를 디코딩하는 처리 회로를 포함한다. 예측 정보는 제1 신택스 요소 및 제2 신택스 요소를 포함한다. 처리 회로는 제1 신택스 요소에 기초하여 현재 블록에 대해 디블록킹 필터의 경계 강도(BS)를 결정하는 복수의 프로세스가 허용되는지를 결정한다. 디블록킹 필터는 현재 블록의 경계에 적용된다. 디블록킹 필터의 BS를 결정하는 복수의 프로세스가 현재 블록에 대해 허용될 때, 처리 회로는 제2 신택스 요소에 기초하여 현재 블록에 대한 디블록킹 필터의 BS를 결정하는 복수의 프로세스의 서브세트를 결정한다. 처리 회로는 디블록킹 필터의 BS를 결정하는 복수의 프로세스의 서브세트에 기초하여 현재 블록에 대한 디블록킹 필터의 BS를 결정한다.
실시예에서, 현재 블록에 대한 디블록킹 필터의 BS는 현재 블록의 경계에 의해 분리된 2개의 영역 중 하나에 위치한 복수의 샘플에 기초하여 결정된다. 예에서, 현재 블록의 경계에 의해 분리되는 2개의 영역 중 하나에 위치되는 복수의 샘플의 수는 2개 및 4개 중 하나이다.
실시예에서, 처리 회로는 현재 블록의 경계에 의해 분리된 2개의 샘플 사이의 샘플 값 차이가 임계값보다 큰지를 결정한다. 현재 블록의 경계에 의해 분리된 2개의 샘플 사이의 샘플 값 차이가 임계값보다 클 때, 처리 회로는 디블록킹 필터가 현재 블록의 경계에 적용되지 않는 것으로 결정한다.
실시예에서, 제1 신택스 요소는 시퀀스 파라미터 세트 레벨에 있다.
실시예에서, 처리 회로는 제2 신택스 요소 및 현재 블록에 대해 필터링 동작이 인에이블되는 것을 지시하는 디블록킹 제어 플래그에 기초하여 현재 블록에 대한 디블록킹 필터의 BS를 결정하는 복수의 프로세스 중 하나를 결정한다. 예에서, 제2 신택스 요소는 픽처 레벨, 슬라이스 레벨, 및 디블록킹 제어 플래그와 동일한 레벨 중 하나에 있다.
본 개시내용의 양태들은 비디오 인코딩/디코딩을 위한 방법들을 제공한다. 방법에서, 예측 정보는 코딩된 비디오 시퀀스의 일부인 현재 픽처 내의 현재 블록에 대해 디코딩된다. 예측 정보는 제1 신택스 요소 및 제2 신택스 요소를 포함한다. 디블록킹 필터의 BS를 결정하는 복수의 프로세스가 현재 블록에 대해 허용되는지는 제1 신택스 요소에 기초하여 결정된다. 디블록킹 필터는 현재 블록의 경계에 적용된다. 디블록킹 필터의 BS를 결정하는 복수의 프로세스가 현재 블록에 대해 허용될 때, 현재 블록에 대한 디블록킹 필터의 BS를 결정하는 복수의 프로세스의 서브세트가 제2 신택스 요소에 기초하여 결정된다. 현재 블록에 대한 디블록킹 필터의 BS는 디블록킹 필터의 BS를 결정하는 복수의 프로세스의 서브세트에 기초하여 결정된다.
본 개시내용의 양태들은 또한, 비디오 디코딩을 위해 컴퓨터에 의해 실행될 때, 컴퓨터로 하여금 비디오 디코딩을 위한 방법들 중 임의의 하나 또는 조합을 수행하게 하는 명령어들을 저장하는 비일시적 컴퓨터 판독가능 매체를 제공한다.
개시된 주제의 추가의 특징들, 본질 및 다양한 이점들이 다음의 상세한 설명 및 첨부 도면들로부터 더 명백해질 것이다.
도 1a는 인트라 예측 모드들의 예시적인 서브세트의 개략적 예시이다.
도 1b는 예시적인 인트라 예측 방향들의 예시이다.
도 1c는 하나의 예에서 현재 블록 및 그 주위의 공간적 병합 후보들의 개략적 예시이다.
도 2는 실시예에 따른 통신 시스템의 단순화된 블록도의 개략적 예시이다.
도 3은 실시예에 따른 통신 시스템의 단순화된 블록도의 개략적 예시이다.
도 4는 실시예에 따른 디코더의 단순화된 블록도의 개략적 예시이다.
도 5는 실시예에 따른 인코더의 단순화된 블록도의 개략적 예시이다.
도 6은 다른 실시예에 따른 인코더의 블록도를 도시한다.
도 7은 다른 실시예에 따른 디코더의 블록도를 도시한다.
도 8은 실시예에 따라 경계 강도값을 결정하기 위한 예시적인 프로세스의 흐름도를 도시한다.
도 9는 실시예에 따라 경계 강도값을 결정하기 위한 예시적인 샘플 위치들을 도시한다.
도 10은 다른 실시예에 따라 경계 강도값을 결정하기 위한 예시적인 샘플 위치들을 도시한다.
도 11은 본 개시내용의 실시예에 따른 예시적인 프로세스를 약술하는 흐름도를 도시한다.
도 12는 실시예에 따른 컴퓨터 시스템의 개략적 예시이다.
I. 비디오 디코더 및 인코더 시스템들
도 2는 본 개시내용의 실시예에 따른 통신 시스템(200)의 단순화된 블록도를 예시한다. 통신 시스템(200)은, 예를 들어, 네트워크(250)를 통해, 서로 통신할 수 있는 복수의 단말 디바이스를 포함한다. 예를 들어, 통신 시스템(200)은 네트워크(250)를 통해 상호접속되는 제1 쌍의 단말 디바이스들(210 및 220)을 포함한다. 도 2의 예에서, 제1 쌍의 단말 디바이스들(210 및 220)은 데이터의 단방향 송신을 수행한다. 예를 들어, 단말 디바이스(210)는 네트워크(250)를 통해 다른 단말 디바이스(220)로의 송신을 위해 비디오 데이터(예를 들어, 단말 디바이스(210)에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 인코딩된 비디오 데이터는 하나 이상의 코딩된 비디오 비트스트림의 형태로 송신될 수 있다. 단말 디바이스(220)는 네트워크(250)로부터 코딩된 비디오 데이터를 수신하고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구하고 복구된 비디오 데이터에 따라 비디오 픽처들을 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 애플리케이션들(media serving applications) 등에서 일반적일 수 있다.
다른 예에서, 통신 시스템(200)은, 예를 들어, 영상회의 동안 발생할 수 있는 코딩된 비디오 데이터의 양방향 송신을 수행하는 제2 쌍의 단말 디바이스들(230 및 240)을 포함한다. 데이터의 양방향 송신을 위해, 예에서, 단말 디바이스들(230 및 240)의 각각의 단말 디바이스는 네트워크(250)를 통해 단말 디바이스들(230 및 240) 중의 다른 단말 디바이스로의 송신을 위해 비디오 데이터(예를 들어, 단말 디바이스에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 단말 디바이스들(230 및 240)의 각각의 단말 디바이스는 또한 단말 디바이스들(230 및 240) 중의 다른 단말 디바이스에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구할 수 있고, 복구된 비디오 데이터에 따라 액세스가능한 디스플레이 디바이스에서 비디오 픽처들을 디스플레이할 수 있다.
도 2의 예에서, 단말 디바이스들(210, 220, 230 및 240)은 서버들, 개인용 컴퓨터들 및 스마트 폰들로서 예시될 수 있지만, 본 개시내용의 원리들은 그렇게 제한되지 않을 수 있다. 본 개시내용의 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비를 갖는 애플리케이션을 찾는다. 네트워크(250)는 예를 들어, 와이어라인(wireline)(유선(wired)) 및/또는 무선 통신 네트워크들을 포함하여, 단말 디바이스들(210, 220, 230 및 240) 사이에 코딩된 비디오 데이터를 전달하는 임의의 수의 네트워크들을 표현한다. 통신 네트워크(250)는 회선-교환(circuit-switched) 및/또는 패킷-교환(packet-switched) 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 원거리통신(telecommunications) 네트워크들, 로컬 영역 네트워크들, 광역 네트워크들 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(250)의 아키텍처 및 토폴로지는 아래에서 본 명세서에서 설명되지 않는 한 본 개시내용의 동작에 중요하지 않을 수 있다.
도 3은, 개시된 주제를 위한 애플리케이션에 대한 예로서, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치를 예시한다. 개시된 주제는, 예를 들어, 영상 회의, 디지털 TV, CD, DVD, 메모리 스틱을 포함하는 디지털 미디어 상의 압축된 비디오의 저장 등을 포함하여, 다른 비디오 인에이블 애플리케이션들에 동등하게 적용가능할 수 있다.
스트리밍 시스템은, 예를 들어 압축되지 않은 비디오 픽처들의 스트림(302)을 생성하는 비디오 소스(301), 예를 들어 디지털 카메라를 포함할 수 있는 캡처 서브시스템(313)을 포함할 수 있다. 예에서, 비디오 픽처들의 스트림(302)은 디지털 카메라에 의해 취해지는 샘플들을 포함한다. 인코딩된 비디오 데이터(304)(또는 코딩된 비디오 비트스트림들)와 비교할 때 많은 데이터 용량을 강조하기 위해 굵은 라인으로 묘사된 비디오 픽처들의 스트림(302)은 비디오 소스(301)에 결합된 비디오 인코더(303)를 포함하는 전자 디바이스(320)에 의해 처리될 수 있다. 비디오 인코더(303)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 비디오 픽처들의 스트림(302)과 비교할 때 더 적은 데이터 용량을 강조하기 위해 얇은 라인으로서 묘사된 인코딩된 비디오 데이터(304)(또는 인코딩된 비디오 비트스트림(304))는 미래의 사용을 위해 스트리밍 서버(305) 상에 저장될 수 있다. 도 3에서의 클라이언트 서브시스템들(306 및 308)과 같은 하나 이상의 스트리밍 클라이언트 서브시스템들은 스트리밍 서버(305)에 액세스하여 인코딩된 비디오 데이터(304)의 사본들(307 및 309)을 검색할 수 있다. 클라이언트 서브시스템(306)은, 예를 들어, 전자 디바이스(330) 내에 비디오 디코더(310)를 포함할 수 있다. 비디오 디코더(310)는 인코딩된 비디오 데이터의 착신 사본(307)을 디코딩하고 디스플레이(312)(예를 들어, 디스플레이 스크린) 또는 다른 렌더링 디바이스(묘사되지 않음) 상에 렌더링될 수 있는 비디오 픽처들의 발신 스트림(311)을 생성한다. 일부 스트리밍 시스템들에서, 인코딩된 비디오 데이터(304, 307, 및 309)(예를 들어, 비디오 비트스트림들)는 특정 비디오 코딩/압축 표준들에 따라 인코딩될 수 있다. 그러한 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. 예에서, 개발 중인 비디오 코딩 표준은 비공식적으로 VVC(Versatile Video Coding)로 알려져 있다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.
전자 디바이스들(320 및 330)은 다른 컴포넌트들(도시되지 않음)을 포함할 수 있다는 점에 유의한다. 예를 들어, 전자 디바이스(320)는 비디오 디코더(도시되지 않음)를 포함할 수 있고 전자 디바이스(330)는 비디오 인코더(도시되지 않음)도 포함할 수 있다.
도 4는 본 개시내용의 실시예에 따른 비디오 디코더(410)의 블록도를 도시한다. 비디오 디코더(410)는 전자 디바이스(430)에 포함될 수 있다. 전자 디바이스(430)는 수신기(431)(예를 들어, 수신 회로)를 포함할 수 있다. 비디오 디코더(410)는 도 3에서 비디오 디코더(310) 대신에 사용될 수 있다.
수신기(431)는 비디오 디코더(410)에 의해 디코딩될 하나 이상의 코딩된 비디오 시퀀스; 동일하거나 다른 실시예에서는, 한 번에 하나의 코딩된 비디오 시퀀스를 수신할 수 있고, 여기서 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(401)로부터 수신될 수 있다. 수신기(431)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그것들 각자의 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있다. 수신기(431)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(431)와 엔트로피 디코더/파서(420)(이후 "파서(420)") 사이에 버퍼 메모리(415)가 결합될 수 있다. 특정 애플리케이션들에서, 버퍼 메모리(415)는 비디오 디코더(410)의 일부이다. 다른 것들에서, 그것은 비디오 디코더(410)(묘사되지 않음)의 외부에 있을 수 있다. 또 다른 것들에서, 예를 들어 네트워크 지터를 방지하기 위해, 비디오 디코더(410)의 외부에 버퍼 메모리(묘사되지 않음)가 있을 수 있고, 추가로, 예를 들어 재생 타이밍을 핸들링하기 위해, 비디오 디코더(410)의 내부에 다른 버퍼 메모리(415)가 있을 수 있다. 수신기(431)가 충분한 대역폭 및 제어가능성의 저장/포워드 디바이스로부터, 또는 등시동기식 네트워크(isosynchronous network)로부터 데이터를 수신하고 있을 때, 버퍼 메모리(415)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 베스트 에포트 패킷 네트워크들(best effort packet networks) 상에서의 사용을 위해, 버퍼 메모리(415)가 요구될 수 있고, 비교적 클 수 있으며, 유리하게는 적응적 크기일 수 있고, 비디오 디코더(410)의 외부의 운영 체제 또는 유사한 요소들(묘사되지 않음)에서 적어도 부분적으로 구현될 수 있다.
비디오 디코더(410)는 코딩된 비디오 시퀀스로부터 심벌들(421)을 재구성하기 위해 파서(420)를 포함할 수 있다. 그러한 심벌들의 카테고리들은, 도 4에 도시된 바와 같이, 비디오 디코더(410)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로 전자 디바이스(430)의 일체 부분이 아니지만 전자 디바이스(430)에 결합될 수 있는 렌더 디바이스(412)(예를 들어, 디스플레이 스크린)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI 메시지(Supplemental Enhancement Information) 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형태일 수 있다. 파서(420)는 수신되는 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따른 것일 수 있고, 가변 길이 코딩, 허프만 코딩(Huffman coding), 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하여, 다양한 원리들을 따를 수 있다. 파서(420)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더 내의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 GOP들(Groups of Pictures), 픽처들, 타일들, 슬라이스들, 매크로블록들, CU들(Coding Units), 블록들, TU들(Transform Units), PU들(Prediction Units) 등을 포함할 수 있다. 파서(420)는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터 값들, 모션 벡터들 등과 같은 정보를 추출할 수 있다.
파서(420)는 버퍼 메모리(415)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(421)을 생성할 수 있다.
심벌들(421)의 재구성은 코딩된 비디오 픽처 또는 그것의 부분들의 타입(예컨대: 인터 및 인트라 픽처, 인터 및 인트라 블록), 및 다른 인자들에 의존하여 다수의 상이한 유닛들을 수반할 수 있다. 어느 유닛들이 수반되는지, 그리고 어떻게 되는지는 파서(420)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(420)와 아래의 다수의 유닛 사이의 그러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되어 있지 않다.
이미 언급된 기능 블록들 이외에, 비디오 디코더(410)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약 하에서 동작하는 실제 구현에서, 이들 유닛 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로, 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위해, 아래의 기능 유닛들로의 개념적 세분(subdivision)이 적절하다.
제1 유닛은 스케일러/역변환 유닛(451)이다. 스케일러/역변환 유닛(451)은 파서(420)로부터 심벌(들)(421)로서 사용할 변환, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들 등을 포함하는, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 스케일러/역변환 유닛(451)은 집계기(aggregator)(455)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.
일부 경우들에서, 스케일러/역변환 (451)의 출력 샘플들은 인트라 코딩된 블록; 즉: 이전에 재구성된 픽처들로부터의 예측 정보를 사용하는 것이 아니라, 현재 픽처의 이전에 재구성된 부분들로부터의 예측 정보를 사용할 수 있는 블록에 관련될 수 있다. 그러한 예측 정보는 인트라 픽처 예측 유닛(452)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 픽처 예측 유닛(452)은 현재 픽처 버퍼(458)로부터 페치된 주위의 이미 재구성된 정보를 사용하여, 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성한다. 현재 픽처 버퍼(458)는, 예를 들어, 부분적으로 재구성된 현재 픽처 및/또는 완전히 재구성된 현재 픽처를 버퍼링한다. 집계기(455)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(452)이 생성한 예측 정보를 스케일러/역변환 유닛(451)에 의해 제공된 출력 샘플 정보에 추가한다.
다른 경우들에서, 스케일러/역변환 유닛(451)의 출력 샘플들은 인터 코딩되고, 잠재적으로 모션 보상된 블록에 관련될 수 있다. 그러한 경우에, 모션 보상 예측 유닛(453)은 참조 픽처 메모리(457)에 액세스하여 예측에 사용되는 샘플을 페치할 수 있다. 블록에 관련된 심벌들(421)에 따라 페치된 샘플들을 모션 보상한 후에, 이들 샘플은 집계기(455)에 의해 스케일러/역변환 유닛(451)의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 모션 보상 예측 유닛(453)이 예측 샘플들을 페치하는 참조 픽처 메모리(457) 내의 어드레스들은, 예를 들어, X, Y, 및 참조 픽처 컴포넌트들을 가질 수 있는 심벌들(421)의 형태로 모션 보상 예측 유닛(453)에 이용가능한 모션 벡터들에 의해 제어될 수 있다. 모션 보상은 또한 서브샘플 정확한 모션 벡터들이 사용 중일 때 참조 픽처 메모리(457)로부터 페치된 샘플 값들의 보간, 모션 벡터 예측 메커니즘 등을 포함할 수 있다.
집계기(455)의 출력 샘플들은 루프 필터 유닛(456) 내의 다양한 루프 필터링 기법들의 대상이 될 수 있다. 비디오 압축 기술들은, 코딩된 비디오 시퀀스(코딩된 비디오 비트스트림이라고도 지칭됨)에 포함되고 파서(420)로부터의 심벌들(421)로서 루프 필터 유닛(456)에 이용가능하게 되는 파라미터들에 의해 제어되는 인-루프 필터 기술들(in-loop filter technologies)을 포함할 수 있지만, 또한 코딩된 픽처 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서에서) 부분들의 디코딩 동안 획득된 메타-정보에 응답적일 뿐만 아니라, 이전에 재구성되고 루프-필터링된 샘플 값들에 응답적일 수도 있다.
루프 필터 유닛(456)의 출력은 렌더링 디바이스(412)에 출력될 뿐만 아니라 미래의 인터-픽처 예측에서 사용하기 위해 참조 픽처 메모리(457)에 저장될 수도 있는 샘플 스트림일 수 있다.
특정 코딩된 픽처들은, 완전히 재구성되면, 미래 예측을 위한 참조 픽처들로서 사용될 수 있다. 예를 들어, 현재 픽처에 대응하는 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 참조 픽처로서 식별되면(예를 들어, 파서(420)에 의해), 현재 픽처 버퍼(458)는 참조 픽처 메모리(457)의 일부가 될 수 있고, 다음의 코딩된 픽처의 재구성을 개시하기 전에 새로운 현재 픽처 버퍼가 재할당될 수 있다.
비디오 디코더(410)는 ITU-T Rec. H.265와 같은 표준에서의 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스가 비디오 압축 기술 또는 표준의 신택스, 또는 비디오 압축 기술 또는 표준에서 문서화된 프로파일들 둘 다를 고수한다는 점에서, 코딩된 비디오 시퀀스는 사용 중인 비디오 압축 기술 또는 표준에 의해 특정된 신택스(syntax)를 준수할 수 있다. 구체적으로, 프로파일은 비디오 압축 기술 또는 표준에서 이용가능한 모든 툴들로부터 해당 프로파일 하에서 사용하기 위해 이용가능한 유일한 툴들로서 특정 툴들을 선택할 수 있다. 또한 컴플라이언스(compliance)를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡도가 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것일 수 있다. 일부 경우에, 레벨들은 최대 픽처 크기, 최대 프레임 레이트, 최대 복원 샘플 레이트(예를 들어, 초당 메가샘플로 측정됨), 최대 참조 픽처 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.
실시예에서, 수신기(431)는 인코딩된 비디오와 함께 추가적인(중복) 데이터를 수신할 수 있다. 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 추가적인 데이터는 데이터를 적절히 디코딩하고/하거나 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(410)에 의해 사용될 수 있다. 추가적인 데이터는, 예를 들어, 시간, 공간, 또는 SNR(signal noise ratio) 향상 계층들, 중복 슬라이스들, 중복 픽처들, 순방향 오류 정정 코드들 등의 형태일 수 있다.
도 5는 본 개시내용의 실시예에 따른 비디오 인코더(503)의 블록도를 도시한다. 비디오 인코더(503)는 전자 디바이스(520)에 포함된다. 전자 디바이스(520)는 송신기(540)(예를 들어, 송신 회로)를 포함한다. 비디오 인코더(503)는 도 3의 예에서의 비디오 인코더(303) 대신에 사용될 수 있다.
비디오 인코더(503)는 비디오 인코더(503)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(501)(도 5의 예에서는 전자 디바이스(520)의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다. 다른 예에서, 비디오 소스(501)는 전자 디바이스(520)의 일부이다.
비디오 소스(501)는, 임의의 적합한 비트 심도(예를 들어: 8 비트, 10 비트, 12 비트, …), 임의의 색공간(예를 들어, BT.601 Y CrCB, RGB, …), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형태로 비디오 인코더(503)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(501)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상회의 시스템에서, 비디오 소스(501)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 모션을 부여하는 복수의 개별 픽처로서 제공될 수 있다. 픽처들 자체는 픽셀들의 공간 어레이로서 조직될 수 있고, 여기서 각각의 픽셀은 사용 중인 샘플링 구조, 색 공간 등에 의존하여 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 아래의 설명은 샘플들에 초점을 맞춘다.
실시예에 따르면, 비디오 인코더(503)는 소스 비디오 시퀀스의 픽처들을 실시간으로 또는 애플리케이션에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(543)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것이 제어기(550)의 하나의 기능이다. 일부 실시예들에서, 제어기(550)는 아래 설명되는 바와 같이 다른 기능 유닛들을 제어하고 다른 기능 유닛들에 기능적으로 결합된다. 결합은 명료성을 위해 묘사되지 않는다. 제어기(550)에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(픽처 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값, ...), 픽처 크기, GOP(group of pictures) 레이아웃, 최대 모션 벡터 허용 참조 구역(maximum motion vector allowed reference area) 등을 포함할 수 있다. 제어기(550)는 특정 시스템 설계에 대해 최적화된 비디오 인코더(503)에 관련된 다른 적합한 기능들을 갖도록 구성될 수 있다.
일부 실시예들에서, 비디오 인코더(503)는 코딩 루프에서 동작하도록 구성된다. 과도하게 단순화된 설명으로서, 예에서, 코딩 루프는 소스 코더(530)(예를 들어, 코딩될 입력 픽처, 및 참조 픽처(들)에 기초하여 심벌 스트림과 같은 심벌들을 생성하는 것을 담당함), 및 비디오 인코더(503)에 임베드된 (로컬) 디코더(533)를 포함할 수 있다. 디코더(533)는 (원격) 디코더가 또한 생성하는 것과 유사한 방식으로 샘플 데이터를 생성하기 위해 심벌들을 재구성한다(심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문에). 재구성된 샘플 스트림(샘플 데이터)은 참조 픽처 메모리(534)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트-정확한 결과들(bit-exact results)을 야기하기 때문에, 참조 픽처 메모리(534) 내의 콘텐츠도 또한 로컬 인코더와 원격 인코더 사이에서 비트 정확(bit exact)하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "볼(would see)" 것과 정확히 동일한 샘플 값들을 참조 픽처 샘플로서 "본다(sees)". 참조 픽처 동기성의 이 기본적인 원리(그리고 결과적인 드리프트, 예를 들어, 채널 오류들 때문에 동기성이 유지될 수 없는 경우)는 일부 관련 기술들에서도 사용된다.
"로컬(local)" 디코더(533)의 동작은 도 4와 관련하여 위에서 이미 상세히 설명된 비디오 디코더(410)와 같은 "원격(remote)" 디코더와 동일할 수 있다. 그러나, 또한 도 4를 간단히 참조하면, 심벌들이 이용가능하고 엔트로피 코더(545) 및 파서(420)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 버퍼 메모리(415) 및 파서(420)를 포함하는, 비디오 디코더(410)의 엔트로피 디코딩 부분들은 로컬 디코더(533)에서 완전히 구현되지 않을 수 있다.
이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필수적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형태로 존재할 필요가 있다는 점이다. 이러한 이유로, 개시된 주제는 디코더 동작에 초점을 맞춘다. 인코더 기술들의 설명은 포괄적으로 설명된 디코더 기술들의 역(inverse)이기 때문에 그것들은 축약될 수 있다. 특정 구역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.
동작 동안, 일부 예들에서, 소스 코더(530)는, "참조 픽처들"로 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 픽처를 참조하여 예측적으로 입력 픽처를 코딩하는, 모션 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(532)은 입력 픽처의 픽셀 블록들과 입력 픽처에 대한 예측 참조(들)로서 선택될 수 있는 참조 픽처(들)의 픽셀 블록들 사이의 차이들을 코딩한다.
로컬 비디오 디코더(533)는, 소스 코더(530)에 의해 생성된 심벌들에 기초하여, 참조 픽처들로서 지정될 수 있는 픽처들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(532)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 5에 도시되지 않음)에서 디코딩될 수 있을 때, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본(replica)일 수 있다. 로컬 비디오 디코더(533)는 참조 픽처들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 픽처들이 참조 픽처 캐시(534)에 저장되게 할 수 있다. 이러한 방식으로, 비디오 인코더(503)는 (송신 오류들이 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 픽처로서 공통 콘텐츠를 갖는 재구성된 참조 픽처들의 사본들을 국부적으로 저장할 수 있다.
예측기(535)는 코딩 엔진(532)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 픽처에 대해, 예측기(535)는 새로운 픽처들에 대한 적절한 예측 참조의 역할을 할 수 있는 참조 픽처 모션 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 픽처 메모리(534)를 검색할 수 있다. 예측기(535)는 샘플 블록-픽셀 블록별 단위(sample block-by-pixel block basis)로 동작하여 적절한 예측 참조들을 찾을 수 있다. 일부 경우들에서, 예측기(535)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(534)에 저장된 다수의 참조 픽처로부터 인출된 예측 참조들을 가질 수 있다.
제어기(550)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 소스 코더(530)의 코딩 동작을 관리할 수 있다.
전술한 모든 기능 유닛들의 출력은 엔트로피 코더(545)에서 엔트로피 코딩의 대상이 될 수 있다. 엔트로피 코더(545)는 다양한 기능 유닛들에 의해 생성된 심벌들을, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 기술들에 따라 심벌들을 무손실 압축함으로써, 코딩된 비디오 시퀀스로 변환한다.
송신기(540)는, 인코딩된 비디오 데이터를 저장할 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(560)을 통한 송신을 준비하기 위해 엔트로피 코더(545)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(540)는 비디오 코더(503)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.
제어기(550)는 비디오 인코더(503)의 동작을 관리할 수 있다. 코딩 동안, 제어기(550)는, 각자의 픽처에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있는, 특정 코딩된 픽처 타입을 각각의 코딩된 픽처에 할당할 수 있다. 예를 들어, 픽처들은 종종 다음 픽처 타입들 중 하나로서 할당될 수 있다:
인트라 픽처(Intra Picture)(I 픽처)는 예측의 소스로서 시퀀스 내의 임의의 다른 픽처를 사용하지 않고 코딩 및 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, "IDR"(Independent Decoder Refresh) 픽처들을 포함하는, 상이한 타입의 인트라 픽처들을 허용한다. 본 기술분야의 통상의 기술자는 I 픽처들의 이러한 변형들 및 그것들 각자의 애플리케이션들 및 특징들을 인식한다.
예측 픽처(Predictive picture)(P 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 모션 벡터 및 참조 인덱스를 사용하는 인트라 예측(intra prediction) 또는 인터 예측(inter prediction)을 사용하여 코딩 및 디코딩될 수 있는 것일 수 있다.
양방향 예측 픽처(Bi-directionally Predictive Picture)(B Picture)는 각 블록의 샘플 값들을 예측하기 위해 많아야 2개의 모션 벡터 및 참조 인덱스를 사용하는 인트라 예측 또는 인터 예측을 사용하여 코딩 및 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 픽처들은 단일 블록의 재구성을 위해 2개보다 많은 참조 픽처 및 연관된 메타데이터를 사용할 수 있다.
소스 픽처들은 흔히 복수의 샘플 블록(예를 들어, 각각 4x4, 8x8, 4x8, 또는 16x16 샘플들의 블록들)으로 공간적으로 세분되고 블록 기준으로(block-by-block basis) 코딩될 수 있다. 블록들은 블록들의 각자의 픽처들에 적용되는 코딩 할당에 의해 결정된 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처들의 블록들은 비예측적으로 코딩될 수 있거나 그것들은 동일한 픽처의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 픽처들의 픽셀 블록들은, 하나의 이전에 코딩된 참조 픽처를 참조하여, 예측적으로, 공간 예측을 통해, 또는 시간 예측을 통해 코딩될 수 있다. B 픽처들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 픽처를 참조하여, 예측적으로, 공간 예측을 통해, 또는 시간 예측을 통해 코딩될 수 있다.
비디오 인코더(503)는 ITU-T Rec. H.265와 미리 결정된 비디오 코딩 기술 또는 표준에 따라 코딩 동작들을 수행할 수 있다. 그것의 동작 중에, 비디오 인코더(503)는, 입력 비디오 시퀀스에서 시간 및 공간 중복성들을 이용하는 예측적 코딩 동작들을 포함하여, 다양한 압축 동작들을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용 중인 비디오 코딩 기술 또는 표준에 의해 특정된 신택스(syntax)를 준수할 수 있다.
실시예에서, 송신기(540)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 소스 코더(530)는 코딩된 비디오 시퀀스의 일부로서 그러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 픽처들 및 슬라이스들과 같은 다른 형태의 중복 데이터, SEI 메시지들, VUI 파라미터 세트 프래그먼트들 등을 포함할 수 있다.
비디오는 시간 시퀀스에서 복수의 소스 픽처(비디오 픽처)로서 캡처될 수 있다. 인트라-픽처 예측(종종 인트라 예측으로 축약됨)은 주어진 픽처에서 공간 상관을 이용하고, 인터-픽처 예측은 픽처들 사이의 (시간 또는 다른) 상관을 이용한다. 예에서, 현재 픽처로서 지칭되는, 인코딩/디코딩 중인 특정 픽처가 블록들로 파티셔닝된다. 현재 픽처 내의 블록이 비디오 내의 이전에 코딩되고 여전히 버퍼링된 참조 픽처 내의 참조 블록과 유사할 때, 현재 픽처 내의 블록은 모션 벡터로서 지칭되는 벡터에 의해 코딩될 수 있다. 모션 벡터는 참조 픽처 내의 참조 블록을 가리키고, 다수의 참조 픽처가 사용 중인 경우, 참조 픽처를 식별하는 세번째 차원을 가질 수 있다.
일부 실시예들에서, 인터-픽처 예측에서 양예측 기법이 사용될 수 있다. 양예측 기법에 따르면, 둘 다 비디오 내의 현재 픽처에 디코딩 순서에서 앞서는(그러나, 디스플레이 순서에서, 과거 및 미래에 각각 있을 수 있는) 제1 참조 픽처 및 제2 참조 픽처와 같은 2개의 참조 픽처가 사용된다. 현재 픽처 내의 블록은 제1 참조 픽처 내의 제1 참조 블록을 가리키는 제1 모션 벡터, 및 제2 참조 픽처 내의 제2 참조 블록을 가리키는 제2 모션 벡터에 의해 코딩될 수 있다. 블록은 제1 참조 블록과 제2 참조 블록의 조합에 의해 예측될 수 있다.
또한, 코딩 효율을 개선하기 위해 인터-픽처 예측에서 병합 모드(merge mode) 기법이 사용될 수 있다.
본 개시내용의 일부 실시예들에 따르면, 인터 픽처 예측들 및 인트라 픽처 예측들과 같은 예측들은 블록 단위로 수행된다. 예를 들어, HEVC 표준에 따르면, 비디오 픽처들의 시퀀스에서의 픽처는 압축을 위해 CTU(coding tree units)로 파티셔닝되고, 픽처에서의 CTU들은 64x64 픽셀들, 32x32 픽셀들, 또는 16x16 픽셀들과 같은 동일한 크기를 갖는다. 일반적으로, CTU는 3개의 CTB들(coding tree blocks)을 포함하는데, 이는 하나의 루마 CTB 및 2개의 크로마 CTB들이다. 각각의 CTU는 하나 또는 다수의 CU(conding unit)으로 재귀적으로 쿼드트리 분할(recursively quad-tree split)될 수 있다. 예를 들어, 64x64 픽셀들의 CTU는 64x64 픽셀들의 하나의 CU, 또는 32x32 픽셀들의 4개의 CU, 또는 16x16 픽셀들의 16개의 CU로 분할될 수 있다. 예에서, 각각의 CU는, 인터 예측 타입 또는 인트라 예측 타입과 같은, CU에 대한 예측 타입을 결정하기 위해 분석된다. CU는 시간 및/또는 공간 예측성에 의존하여 하나 이상의 PU(prediction unit)로 분할된다. 일반적으로, 각각의 PU는 루마 PB(prediction block)과 2개의 크로마 PB를 포함한다. 실시예에서, 코딩(인코딩/디코딩)에서의 예측 동작은 예측 블록 단위로 수행된다. 예측 블록의 예로서 루마 예측 블록을 사용하면, 예측 블록은, 8x8 픽셀들, 16x16 픽셀들, 8x16 픽셀들, 16x8 픽셀들 등과 같은, 픽셀들에 대한 값들(예를 들어, 루마 값들)의 행렬을 포함한다.
도 6은 본 개시내용의 다른 실시예에 따른 비디오 인코더(603)의 도면을 도시한다. 비디오 인코더(603)는 비디오 픽처들의 시퀀스에서 현재 비디오 픽처 내의 샘플 값들의 처리 블록(예를 들어, 예측 블록)을 수신하고, 처리 블록을 코딩된 비디오 시퀀스의 일부인 코딩된 픽처 내로 인코딩하도록 구성된다. 예에서, 비디오 인코더(603)는 도 3의 예에서의 비디오 인코더(303) 대신에 사용된다.
HEVC 예에서, 비디오 인코더(603)는 8x8 샘플들 등의 예측 블록과 같은 처리 블록에 대한 샘플 값들의 행렬 등을 수신한다. 비디오 인코더(603)는 처리 블록이 예를 들어, 레이트 왜곡 최적화를 사용하는 인트라 모드, 인터 모드, 또는 양예측 모드를 사용하여 최상으로 코딩되는지를 결정한다. 처리 블록이 인트라 모드로 코딩되어야 할 때, 비디오 인코더 (603)는 인트라 예측 기법을 사용하여 처리 블록을 코딩된 픽처 내로 인코딩할 수 있고; 처리 블록이 인터 모드 또는 양예측 모드로 코딩되어야 할 때, 비디오 인코더 (603)는 인터 예측 또는 양예측 기법을 각각 사용하여 처리 블록을 코딩된 픽처 내로 인코딩할 수 있다. 특정 비디오 코딩 기술들에서, 병합 모드는 예측기들 외부의 코딩된 모션 벡터 성분의 이득 없이 하나 이상의 모션 벡터 예측기로부터 모션 벡터가 도출되는 인터 픽처 예측 서브모드일 수 있다. 특정 다른 비디오 코딩 기술들에서, 대상 블록에 적용가능한 모션 벡터 성분이 존재할 수 있다. 예에서, 비디오 인코더(603)는 처리 블록들의 모드를 결정하기 위한 모드 결정 모듈(도시되지 않음)과 같은 다른 컴포넌트들을 포함한다.
도 6의 예에서, 비디오 인코더(603)는 도 6에 도시된 바와 같이 함께 결합된 인터 인코더(inter encoder)(630), 인트라 인코더(intra encoder)(622), 잔차 계산기(residue calculator)(623), 스위치(626), 잔차 인코더(624), 일반 제어기(621), 및 엔트로피 인코더(625)를 포함한다.
인터 인코더(630)는 현재 블록(예를 들어, 처리 블록)의 샘플들을 수신하고, 블록을 참조 픽처들 내의 하나 이상의 참조 블록(예를 들어, 이전 픽처들 및 나중 픽처들 내의 블록들)과 비교하고, 인터 예측 정보(예를 들어, 인터 인코딩 기법에 따른 중복 정보의 설명, 모션 벡터들, 병합 모드 정보)를 생성하고, 임의의 적합한 기법을 사용하여 인터 예측 정보에 기초하여 인터 예측 결과들(예를 들어, 예측된 블록)을 계산하도록 구성된다. 일부 예들에서, 참조 픽처들은 인코딩된 비디오 정보에 기초하여 디코딩되는 디코딩된 참조 픽처들이다.
인트라 인코더(622)는 현재 블록(예를 들어, 처리 블록)의 샘플들을 수신하고, 일부 경우들에서 블록을 동일한 픽처 내의 이미 코딩된 블록들과 비교하고, 변환 후 양자화된 계수들을 생성하고, 일부 경우들에서 또한 인트라 예측 정보(예를 들어, 하나 이상의 인트라 인코딩 기법에 따라 인트라 예측 방향 정보)를 수신하도록 구성된다. 예에서, 인트라 인코더(622)는 또한 동일한 픽처 내의 참조 블록들 및 인트라 예측 정보에 기초하여 인트라 예측 결과들(예를 들어, 예측된 블록)을 계산한다.
일반 제어기(621)는 일반 제어 데이터를 결정하고 일반 제어 데이터에 기초하여 비디오 인코더(603)의 다른 컴포넌트들을 제어하도록 구성된다. 예에서, 일반 제어기(621)는 블록의 모드를 결정하고, 모드에 기초하여 스위치(626)에 제어 신호를 제공한다. 예를 들어, 모드가 인트라 모드일 때, 일반 제어기(621)는 잔차 계산기(623)에 의한 사용을 위해 인트라 모드 결과를 선택하도록 스위치(626)를 제어하고, 인트라 예측 정보를 선택하고 인트라 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(625)를 제어하고; 모드가 인터 모드일 때, 일반 제어기(621)는 잔차 계산기(623)에 의한 사용을 위해 인터 예측 결과를 선택하도록 스위치(626)를 제어하고, 인터 예측 정보를 선택하고 인터 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(625)를 제어한다.
잔차 계산기(623)는 수신된 블록과 인트라 인코더(622) 또는 인터 인코더(630)로부터 선택된 예측 결과들 사이의 차이(잔차 데이터)를 계산하도록 구성된다. 잔차 인코더(624)는 잔차 데이터에 기초하여 동작하여 잔차 데이터를 인코딩하여 변환 계수들을 생성하도록 구성된다. 예에서, 잔차 인코더(624)는 잔차 데이터를 공간 도메인에서 주파수 도메인으로 전환하고, 변환 계수들을 생성하도록 구성된다. 그 후 변환 계수들은 양자화 처리의 대상이 되어 양자화된 변환 계수들을 획득한다. 다양한 실시예들에서, 비디오 인코더(603)는 잔차 디코더(628)를 또한 포함한다. 잔차 디코더(628)는 역변환을 수행하고, 디코딩된 잔차 데이터를 생성하도록 구성된다. 디코딩된 잔차 데이터는 인트라 인코더(622) 및 인터 인코더(630)에 의해 적합하게 사용될 수 있다. 예를 들어, 인터 인코더(630)는 디코딩된 잔차 데이터 및 인터 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있고, 인트라 인코더(622)는 디코딩된 잔차 데이터 및 인트라 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있다. 디코딩된 블록들은 디코딩된 픽처들을 생성하기 위해 적합하게 처리되고 디코딩된 픽처들은 메모리 회로(도시되지 않음)에 버퍼링되고 일부 예들에서 참조 픽처들로서 사용될 수 있다.
엔트로피 인코더(625)는 인코딩된 블록을 포함하도록 비트스트림을 포맷하도록 구성된다. 엔트로피 인코더(625)는 HEVC와 같은 적합한 표준에 따라 다양한 정보를 포함하도록 구성된다. 예에서, 엔트로피 인코더(625)는 일반 제어 데이터, 선택된 예측 정보(예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 잔차 정보, 및 다른 적합한 정보를 비트스트림 내에 포함시키도록 구성된다. 개시된 주제에 따르면, 인터 모드 또는 양예측 모드의 병합 서브모드에서 블록을 코딩할 때, 잔차 정보가 존재하지 않는다는 점에 유의한다.
도 7은 본 개시내용의 다른 실시예에 따른 비디오 디코더(710)의 도면을 도시한다. 비디오 디코더(710)는 코딩된 비디오 시퀀스의 일부인 코딩된 픽처들을 수신하고, 코딩된 픽처들을 디코딩하여 재구성된 픽처들을 생성하도록 구성된다. 예에서, 비디오 디코더(710)는 도 3의 예에서의 비디오 디코더(310) 대신에 사용된다.
도 7의 예에서, 비디오 디코더(710)는 도 7에 도시된 바와 같이 함께 결합된 엔트로피 디코더(771), 인터 디코더(780), 잔차 디코더(773), 재구성 모듈(774), 및 인트라 디코더(772)를 포함한다.
엔트로피 디코더(771)는, 코딩된 픽처로부터, 코딩된 픽처가 구성되는 신택스 요소들을 표현하는 특정 심벌들을 재구성하도록 구성될 수 있다. 그러한 심벌들은, 예를 들어, 블록이 코딩되는 모드(예컨대, 예를 들어, 인트라 모드, 인터 모드, 양예측(bi-predicted) 모드, 병합 서브모드 또는 다른 서브모드에서 후자 2개), 인트라 디코더(772) 또는 인터 디코더(780) 각각에 의한 예측을 위해 사용되는 특정 샘플 또는 메타데이터를 식별할 수 있는 예측 정보(예컨대, 예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 예를 들어, 양자화된 변환 계수들의 형태로 된 잔차 정보 등을 포함할 수 있다. 예에서, 예측 모드가 인터 또는 양예측 모드일 때, 인터 예측 정보가 인터 디코더(780)에 제공되고; 예측 타입이 인트라 예측 타입일 때, 인트라 예측 정보가 인트라 디코더(772)에 제공된다. 잔차 정보는 역양자화의 대상이 될 수 있고 잔차 디코더(773)에 제공된다.
인터 디코더(780)는 인터 예측 정보를 수신하고, 인터 예측 정보에 기초하여 인터 예측 결과들을 생성하도록 구성된다.
인트라 디코더(772)는 인트라 예측 정보를 수신하고, 인트라 예측 정보에 기초하여 예측 결과들을 생성하도록 구성된다.
잔차 디코더(773)는 역양자화를 수행하여 탈양자화된(de-quantized) 변환 계수들을 추출하고, 탈양자화된 변환 계수들을 처리하여 잔차를 주파수 도메인으로부터 공간 도메인으로 변환하도록 구성된다. 잔차 디코더(773)는 또한(양자화기 파라미터(QP)를 포함하도록) 특정 제어 정보를 요구할 수 있고, 그 정보는 엔트로피 디코더(771)에 의해 제공될 수 있다(이는 단지 저용량 제어 정보일 수 있으므로 데이터 경로가 묘사되지 않음).
재구성 모듈(774)은, 공간 도메인에서, 잔차 디코더(773)에 의해 출력된 잔차와 예측 결과들(경우에 따라 인터 또는 인트라 예측 모듈에 의해 출력된 것)을 조합하여 재구성된 블록을 형성하도록 구성되고, 재구성된 블록은 재구성된 픽처의 일부일 수 있고, 재구성된 픽처는 결국 재구성된 비디오의 일부일 수 있다. 시각적 품질을 개선하기 위해 디블록킹(deblocking) 동작 등과 같은 다른 적합한 동작들이 수행될 수 있다는 점에 유의한다.
비디오 인코더들(303, 503, 및 603), 및 비디오 디코더들(310, 410, 및 710)은 임의의 적합한 기법을 이용하여 구현될 수 있다는 점에 유의한다. 실시예에서, 비디오 인코더들(303, 503, 및 603), 및 비디오 디코더들(310, 410, 및 710)은 하나 이상의 집적 회로를 사용하여 구현될 수 있다. 다른 실시예에서, 비디오 인코더들(303, 503, 및 603), 및 비디오 디코더들(310, 410, 및 710)은 소프트웨어 명령어들을 실행하는 하나 이상의 프로세서를 사용하여 구현될 수 있다.
II. HEVC에서의 디블록킹 필터
본 개시내용의 양태들에 따르면, 비디오 코딩 기술들은, 양자화에 의한 것과 같은, 손실 압축으로 인한 아티팩트들이 감소될 수 있도록, 재구성된 샘플들에 대해 수행되는 필터링 동작들을 포함할 수 있다. 하나의 그러한 필터링 동작에서 디블록킹 필터 프로세스가 사용되며, 여기서는 하나의 블록으로부터 다른 블록으로의 샘플 값들의 더 평활한 전이가 달성될 수 있도록 2개의 인접 블록 사이의 블록 경계가 필터링될 수 있다.
일부 관련 예들(예를 들어, HEVC)에서, 디블록킹 필터 프로세스는 블록 경계에 인접한 샘플들에 적용될 수 있다. 디블록킹 필터 프로세스는 디코딩 프로세스와 동일한 순서로 각각의 CU에 대해 수행될 수 있다. 예를 들어, 디블록킹 필터 프로세스는 먼저 전체 픽처에 대한 수직 경계들에 대한 수평 필터링에 이어서 전체 픽처에 대한 수평 경계들에 대한 수직 필터링에 의해 수행될 수 있다. 필터링은 루마 및 크로마 성분들 모두에 대해 필터링되도록 결정되는 8x8 블록 경계들에 적용될 수 있다. 4×4 블록 경계들은 복잡도를 감소시키기 위해 처리되지 않는다.
경계 강도(BS)는 디블록킹 필터 프로세스의 정도 또는 강도를 지시하는 데 사용될 수 있다. 실시예에서, BS에 대한 2의 값은 강한 필터링을 지시하고, 1은 약한 필터링을 지시하고, 0은 디블록킹 필터링 없음을 지시한다.
도 8은 본 개시내용의 실시예에 따른 BS 값을 결정하기 위한 프로세스(800)의 흐름도를 도시한다. 도 8에서의 단계들의 순서는 다른 실시예들에서 재정렬되거나 하나 이상의 단계가 생략되거나 대체될 수 있다는 점에 유의한다.
도 8에서, P와 Q는 그 사이에 경계를 갖는 2개의 인접한 블록들이다. 수직 경계의 경우, P는 경계의 좌측에 위치한 블록을 표현할 수 있고 Q는 경계의 우측에 위치한 블록을 표현할 수 있다. 수평 경계의 경우, P는 경계 위에 위치한 블록을 표현할 수 있고 Q는 경계 아래에 위치한 블록을 표현할 수 있다.
도 8에서, BS 값은 예측 모드(예를 들어, 인트라 코딩 모드), 논-제로 변환 계수(또는 논-제로 변환 계수의 존재), 참조 픽처, 모션 벡터의 수, 및/또는 모션 벡터 차이에 기초하여 결정될 수 있다.
단계 (S810)에서, 프로세스(800)는 P 또는 Q가 인트라 예측 모드에서 코딩되는지를 결정한다. P 및 Q 중 적어도 하나가 인트라 예측 모드에서 코딩되는 것으로 결정될 때, 프로세스(800)는 BS에 대한 제1 값(예를 들어, 2)을 결정한다. 그렇지 않으면, 프로세스(800)는 단계 (S820)으로 진행한다.
단계 (S820)에서, 프로세스(800)는 P 또는 Q가 논-제로 변환 계수를 갖는지를 결정한다. P 및 Q 중 적어도 하나가 논-제로 변환 계수를 갖는 것으로 결정될 때, 프로세스(800)는 BS에 대한 제2 값(예를 들어, 1)을 결정한다. 그렇지 않으면, 프로세스(800)는 단계 (S830)으로 진행한다.
단계 (S830)에서, 프로세스(800)는 P와 Q가 상이한 참조 픽처들을 갖는지를 결정한다. P 및 Q가 상이한 참조 픽처를 갖는 것으로 결정될 때, 프로세스(800)는 BS에 대한 제3 값(예를 들어, 1)을 결정한다. 그렇지 않으면, 프로세스(800)는 단계 (S840)으로 진행한다.
단계 (S840)에서, 프로세스(800)는 P 및 Q가 상이한 수의 모션 벡터들을 갖는지를 결정한다. P 및 Q가 상이한 수의 모션 벡터들을 갖는 것으로 결정될 때, 프로세스(800)는 BS에 대한 제4 값(예를 들어, 1)을 결정한다. 그렇지 않으면, 프로세스(800)는 단계 (S850)으로 진행한다.
단계 (S850)에서, 프로세스(800)는 P와 Q 사이의 모션 벡터 차이가 임계값 T 이상인지를 결정한다. P와 Q 사이의 모션 벡터 차이가 임계값 T 이상인 것으로 결정될 때, 프로세스(800)는 BS에 대한 제5 값(예를 들어, 1)을 결정한다. 그렇지 않으면, 프로세스(800)는 BS에 대한 제6 값(예를 들어, 0)을 결정한다. 실시예에서, 임계값 T는 1 픽셀로 설정된다. 도 8의 예에서, MV 정밀도는 1/4 픽셀이고, 따라서 MV 차이 임계값의 값은 4로 설정될 수 있다. 다른 예에서, MV 정밀도가 1/16인 경우, MV 차이의 값은 16으로 설정될 수 있다.
도 8의 예에서, 제2 내지 제5 값들은 1로서 설정된다는 점에 유의한다. 그러나, 다른 예에서, 제2 내지 제5 값들의 일부 또는 전부는 상이한 값들로서 설정될 수 있다.
일부 실시예들에서, BS는 4×4 블록 기반으로 계산될 수 있지만, BS는 8×8 그리드에 리맵핑(re-map)될 수 있다. 예를 들어, 4x4 그리드 내의 라인으로 구성되는 8개의 픽셀에 대응하는 BS의 2개의 값 중 최대값이 8x8 그리드 내의 경계들에 대한 BS로서 선택된다.
III. VVC에서의 디블록킹 필터
VVC 테스트 모델 5(VTM5)와 같은 일부 관련 예들에서, 디블록킹 필터 프로세스는 HEVC에서 사용되는 것들에 기초할 수 있고 일부 수정들을 포함할 수 있다. 예를 들어, 디블록킹 필터의 필터 강도는 재구성된 샘플들의 평균 루마 레벨에 의존할 수 있고, 디블록킹 tC 테이블이 확장될 수 있고, 더 강한 디블록킹 필터들이 루마 및 크로마 성분들에 대해 사용될 수 있고, 루마 디블록킹 필터가 4x4 샘플 그리드에 적용될 수 있고, 크로마 디블록킹 필터가 8x8 샘플 그리드에 적용될 수 있다.
HEVC와 같은 일부 관련 예들에서, 디블록킹 필터의 필터 강도는 평균 양자화 파라미터들(qPL)로부터 도출되는 변수들(β 및 tC)에 의해 제어될 수 있다. VTM5와 같은 일부 관련 예들에서, 디블록킹 필터는 재구성된 샘플들의 루마 레벨에 따라 평균 양자화 파라미터(qPL)에 오프셋을 추가함으로써 필터 강도를 제어할 수 있다. 재구성된 루마 레벨 LL은 다음과 같이 도출될 수 있다,
Figure pct00001
여기서, i = 0..3 및 k = 0 및 3인 샘플 값들 pi,k 및 qi,k는 도 9에 도시된 바와 같이 도출된다.
변수 qPL은 다음과 같이 도출될 수 있다,
Figure pct00002
여기서, QpQ 및 QpP는 각각 샘플 q0,0 및 p0,0을 포함하는 코딩 유닛들의 양자화 파라미터들을 나타낸다. 오프셋 qpOffset은 전달 함수 및 재구성된 루마 레벨 LL에 의존한다. qpOffset 및 루마 레벨의 맵핑 함수는 시퀀스 파라미터 세트(SPS)에서 시그널링될 수 있고, 전달 함수가 비디오 포맷들 사이에서 변할 수 있기 때문에 콘텐츠의 전달 특성들에 따라 도출될 수 있다.
VTM5와 같은 일부 관련 예들에서, 최대 QP는 63이 되도록 확장될 수 있다. 블록 QP에 기초하여 디블록킹 파라미터들의 값들을 도출하는 디블록킹 테이블에 대응하는 변경을 반영하기 위해서, tC 테이블은 tC = [ 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 2, 2, 2, 2, 3, 3, 3, 3, 4, 4, 4, 5, 5, 6, 6, 7, 8, 9, 10, 11, 13, 14, 16, 18, 20, 22, 25, 28, 31, 35, 39, 44, 50, 56, 63, 70, 79, 88, 99 ]로서 QP 범위의 확장을 수용할 수 있다.
일부 관련 예들에서, 경계의 어느 한 측에서의 샘플들이 큰 블록에 속할 때 더 강한 디블록킹 필터(예를 들어, 이중선형 필터)가 사용될 수 있다. 큰 블록은 블록의 폭이 수직 에지에 대해 32 이상일 때, 및 블록의 높이가 수평 에지에 대해 32 이상일 때로서 정의될 수 있다. 그 후 i=0 내지 Sp-1에 대한 블록 경계 샘플들 pi 및 j=0 내지 Sq-1에 대한 qi는 다음과 같이 선형 보간에 의해 대체된다:
Figure pct00003
Figure pct00004
여기서, 파라미터들 tCPDi 및 tCPDj는 위치 의존 클립핑 파라미터들이고, gj, fi, Middles,t, Ps 및 Qs는 표 1에 주어진다.
[표 1]
Figure pct00005
Figure pct00006
Figure pct00007
일부 실시예에서, 조건 1, 조건 2 및 조건 3 모두가 참(TRUE)인 경우에만 더 강한 루마 필터들이 사용될 수 있다. 조건 1은 대형 블록 조건으로서 지칭된다. 이 조건은 P 측과 Q 측에 있는 샘플들이 큰 블록들에 속하는지를 검출한다. 조건 2와 조건 3은 다음과 같이 결정된다:
Figure pct00008
Figure pct00009
여기서, d, dpq, sp 및 sq는, 필터링에 의해 세부사항들(details)을 제거하는 것을 회피하기 위해, QP 의존 코딩 잡음 임계값인 β에 기초한 임계값과 비교하여 세부사항의 양들을 결정하기 위한 기울기 계산들의 규모들(magnitudes)이다. 유사하게, 경계에 걸친 기울기의 규모가 QP 의존 디블록킹 강도 임계값인 tC에 기초한 임계값보다 작은지도 체크된다.
일부 실시예들에서, 크로마에 대한 강한 디블록킹 필터는 다음과 같이 정의될 수 있다:
Figure pct00010
Figure pct00011
Figure pct00012
실시예에서, 크로마에 대한 강한 디블록킹 필터는 8x8 크로마 샘플 그리드에 대해 디블록킹을 수행할 수 있다. 크로마 강한 필터는 블록 경계의 양측의 샘플들에 대해 사용될 수 있다. 예를 들어, 크로마 강한 필터는 블록 경계의 양측이 (크로마 샘플 단위로) 8이상이고 다음의 3개의 결정이 만족될 때 선택될 수 있다. 제1 결정은 블록 경계에 의해 분리된 2개의 블록 중 어느 것이 큰 블록인지를 결정하는 것이다. 제2 및 제3 결정들은 각각 디블록킹 필터 온/오프 결정 및 강한 필터 결정이며, 이들은 HEVC와 같은 일부 관련 예들에서의 것들과 동일할 수 있다. 제1 결정에서, BS는 표 2에 도시된 바와 같이 크로마 필터링을 위해 수정될 수 있다. 표 2에서의 조건들이 순차적으로 체크된다. 조건이 충족되는 경우, 보다 낮은 우선순위들을 갖는 나머지 조건들은 스킵된다.
[표 2]
Figure pct00013
실시예에서, 크로마 디블록킹은 큰 블록 경계가 검출되는 BS가 2이거나 BS가 1일 때 수행될 수 있다. 그러한 경우에, 제2 및 제3 결정들은 HEVC 루마 강한 필터 결정과 기본적으로 동일하다.
VVC와 같은 일부 관련 예들에서, 디블록킹 필터는 루마에 대한 4x4 그리드 및 크로마에 대한 8x8 그리드에 대해 인에이블될 수 있다. 디블록킹 필터 프로세스는 CU 경계들 및 서브블록 경계들에 적용될 수 있다. 서브 블록 경계들은 서브 블록 기반 시간 모션 벡터 예측(SbTMVP) 및 아핀 모드들에 의해 도입된 예측 유닛 경계들, 및 서브 블록 변환(SBT) 및 인트라 서브 파티션(ISP) 모드들에 의해 도입된 변환 유닛 경계들을 포함할 수 있다.
SBT 및 ISP 서브 블록들의 경우, HEVC에서 TU에 사용되는 디블록킹 필터가 적용될 수 있다. 예를 들어, 경계에 의해 분리된 서브블록들 중 어느 하나에 논-제로 계수들이 있을 때 디블록킹 필터는 TU 경계에 적용될 수 있다.
4x4 그리드들 상의 SbTMVP 및 아핀 서브블록들의 경우, HEVC에서 PU에 사용되는 디블록킹 필터가 적용될 수 있다. 예를 들어, PU 경계들에 대한 디블록킹 필터는 이웃 서브블록들의 참조 픽처들과 모션 벡터들 사이의 차이를 고려하여 적용될 수 있다.
IV. 오디오 비디오 코딩(AVS) 표준에서의 디블록킹 필터
제3 세대 AVS 표준(AVS3)과 같은 일부 관련 예들에서, 디블록킹 필터 동작들은, 각각 고려되는 샘플 블록에 대한 수직 경계 및 수평 경계를 포함하여, 루마 8x8 및 크로마 8x8 샘플 경계들에서 처리될 수 있다. 먼저, 경계가 필터링될 필요가 있는지가 검사될 수 있다. 픽처 경계, 세그먼트화 경계(예를 들어, 슬라이스/타일 경계), 코딩 블록 내부의 경계, 또는 변환 블록 경계와 같은 경우들은 필터링될 필요가 없을 수 있다. 경계가 필터링될 필요가 있는 경우, BS가 계산될 수 있다. 예를 들어, BS는 필터링 후에 샘플 값 변경들의 견지에서 얼마나 많은 변화가 달성될 수 있는지에 의존하여, 0(필터 없음), 1(약한 필터), 또는 2(강한 필터)로 설정될 수 있다. 예를 들어, 강한 필터는 더 극적인 방식으로 경계 근처의 샘플 값들을 변경할 수 있다.
일부 실시예들에서, 수직 경계에 의해 분리된 좌측 영역 및 우측 영역과 같이, 경계에 의해 분리된 2개의 영역이 높은 샘플 값 변동 없이 평평(flat)하거나 평활한(smooth) 영역들로서 고려될 때에만, 강한 필터가 경계에 적용될 수 있다. 그렇지 않으면, 약한 필터가 적용되거나 필터가 적용되지 않을 수 있다.
AVS3과 같은 일부 관련 예들에서, 경계 근처의 평활한 영역은, 복수의 샘플 중 하나가 경계에 이웃하는, 2개의 이웃 샘플들과 같은, 복수의 샘플 사이의 샘플 차이를 사용하여 평가될 수 있다. 제1 샘플은 바로 경계에 있고 제2 샘플은 제1 샘플의 바로 이웃이다. 제1 샘플 및 제2 샘플 둘 다는 경계의 일측에서 동일한 영역에 있다. 예를 들어, 도 10에서, 수직 경계 근처의 샘플들의 위치들이 도시되며, 여기서 L0 및 L1은 좌측 영역의 평활도를 평가하기 위해 사용될 수 있는 2개의 샘플이다.
일부 실시예들에서, BS를 결정하기 위한 일부 수정들이 AVS3에 포함될 수 있다. 예를 들어, item#1 수정으로서 지칭될 수 있는 제1 수정에서, 경계(예를 들어, 도 10에서의 L0 및 R0)에 의해 분리된 2개의 샘플의 샘플 값들이 임계값보다 많이 다를 때, 경계에 대해 디블록킹 필터가 수행되지 않는다(예를 들어, 디블록킹 필터 프로세스가 없거나 BS=0). 이 경우, 디블록킹을 수행하는 것은 경계를 흐리게 할 수 있다. item#2 수정으로서 지칭될 수 있는 제2 수정에서, 경계를 따라 하나의 영역에서 2개 대신에 4개의 샘플들이 BS 값을 결정하기 위한 영역 평활도의 계산에 사용될 수 있다.
V. 디블록킹 필터 동작들에 대한 하이 레벨 제어
본 개시내용의 실시예들은 디블록킹 필터 동작들에 대한 하이 레벨 제어의 방법들을 제시한다.
본 개시내용의 양태들에 따르면, 현재 블록에 대해 다수의 디블록킹 필터 동작들이 이용가능하고 허용될 수 있다. 예를 들어, HEVC/VVC/AVS에서의 모든 디블록킹 필터 동작들은 현재 블록에 대해 이용가능하고 허용될 수 있다. 다수의 디블록킹 필터 동작들의 이용가능성은 SPS 플래그와 같은 제1 시그널링된 신택스 요소에 의해 지시될 수 있다. SPS 플래그가 참(TRUE)일 때, 현재 블록에 대해 다수의 디블록킹 필터 동작이 이용가능하고 허용된다. 그렇지 않고, SPS 플래그가 거짓(FALSE)일 때, 디폴트 디블록킹 필터 동작만이 현재 블록에 대해 이용가능하고 허용될 수 있다.
본 개시내용의 양태들에 따르면, 다수의 디블록킹 필터 동작들이 현재 블록에 대해 이용가능하고 허용될 때, 다수의 디블록킹 필터 동작들의 서브세트가 현재 블록에 대해 인에이블될 수 있다. 다수의 디블록킹 필터 동작들의 서브세트는 HEVC/VVC/AVS에서의 하나 이상의 디블록킹 필터 동작일 수 있다. 다수의 디블록킹 필터 동작들의 서브세트는 픽처 레벨 플래그와 같은 제2 시그널링된 신택스 요소에 의해 지시될 수 있다. 픽처 레벨 플래그가 참(TRUE)일 때, 픽처 레벨 플래그에 대응하는 다수의 디블록킹 필터 동작들 중 하나가 현재 블록에 대해 인에이블된다. 다른 예에서, 픽처 레벨 플래그는 디블록킹 필터 동작들의 세트를 지시할 수 있으며, 따라서 픽처 레벨 플래그가 참일 때 디블록킹 필터 동작들의 세트가 현재 블록에 대해 인에이블될 수 있다. 일부 실시예들에서, 제2 시그널링된 신택스 요소는 숫자 값일 수 있다. 그에 따라, 제2 시그널링된 신택스 요소가 1과 동일할 때, HEVC에서의 하나(one)와 같은 제1 디블록킹 필터 동작이 현재 블록에 대해 인에이블된다. 제2 시그널링된 신택스 요소가 2와 동일할 때, VVC에서의 하나(one)와 같은 제2 디블록킹 필터 동작이 현재 블록에 대해 인에이블된다. 제2 시그널링된 신택스 요소가 3일 때, AVS에서의 하나(one)와 같은 제3 디블록킹 필터 동작이 현재 블록에 대해 인에이블된다.
본 개시내용에 제시된 디블록킹 필터 동작들에 대한 하이 레벨 제어는 다양한 비디오 표준 및 비디오 코덱에 적용가능할 수 있다. 간단하게 하기 위해, AVS3에서의 디블록킹 필터 동작들이 디블록킹 필터 동작들에 대한 하이 레벨 제어의 예시를 위한 예들로서 사용될 수 있다. 예를 들어, item#1 및 item#2 수정들과 같은 AVS3에 대한 수정된 디블록킹 필터 동작들이 조건부로 스위치 온될 수 있다. item#1 및 item#2 수정들 둘 다가 스위치 오프되는 경우, 원래/디폴트 방법이 여전히 사용될 수 있다.
본 개시내용의 양태들에 따르면, SPS 플래그는 item#1 및 item#2 수정들과 같은 AVS3에 대한 수정된 디블록킹 필터 동작이 현재 블록에 대해 이용가능한지 또는 허용되는지를 지시하기 위해 사용될 수 있다.
실시예에서, 제1 제어 플래그 및 제2 제어 플래그와 같은 2개의 제어 플래그가 item#1 및 item#2 수정들을 위해 각각 사용된다. 제1 제어 플래그는 현재 블록에 대해 item#1 수정이 인에이블되는지를 지시하기 위해 사용될 수 있고, 제2 제어 플래그는 현재 블록에 대해 item#2 수정이 인에이블되는지를 지시하기 위해 사용될 수 있다. 제1 및 제2 제어 플래그들은 픽처 헤더, 슬라이스 헤더 내에 또는 디블록킹 필터 온/오프 제어 플래그가 제시되는 헤더 내에 포함될 수 있다. 그에 따라, 제1 플래그는 경계에 디블록킹을 적용하는 결정에서 교차-경계 샘플 차이가 고려될 필요가 있는지를 제어하기 위해 사용된다. 제2 플래그는 경계에 인접한 동일한 영역 내의 2개 대신에 4개의 샘플들이 BS의 계산에서 사용될 수 있는지를 제어하기 위해 별도로 사용된다.
예에서, 제1 및 제2 제어 플래그들은 SPS 플래그의 존재에 의해 조건부로 시그널링될 수 있다. SPS 플래그가 온(인에이블)일 때만, 픽처 또는 슬라이스 헤더, 또는 디블록킹 필터 온/오프 제어 플래그가 제시되는 헤더와 같은 하위 레벨에서, 이러한 2개의 플래그가 시그널링될 수 있다. 그렇지 않으면, 이들 2개의 플래그는 거짓(인에이블되지 않음)인 것으로 추론된다.
다른 예에서, SPS 플래그가 온인 것에 더하여, 제1 및 제2 제어 플래그들은 또한 디블록킹 필터 온/오프 제어 플래그의 존재에 의해 조건부로 시그널링된다. 디블록킹 필터 온/오프 제어 플래그가 픽처 레벨 또는 슬라이스 레벨과 같은 일부 레벨에서 턴온될 때에만, 이러한 2개의 플래그가 시그널링될 수 있다. 그렇지 않고, SPS 플래그가 오프이고/이거나 디블록킹 필터 온/오프 제어 플래그가 오프일 때, 이들 2개의 플래그는 거짓 (인에이블되지 않음)인 것으로 추론된다.
실시예에서, AVS3에서 item#1 및 item#2 수정들 둘 다를 인에이블하기 위해 하나의 제어 플래그가 사용된다. 제어 플래그는 픽처 헤더 또는 슬라이스 헤더, 또는 디블록킹 필터 온/오프 제어 플래그가 제시되는 헤더 내에 추가될 수 있다. 그에 따라, 경계에 디블록킹을 적용하는 결정에서 교차-경계 샘플 차이가 고려될 필요가 있는지를 제어하기 위해 하나의 플래그가 사용된다. 경계에 인접한 동일한 영역 내의 2개 대신에 4개의 샘플들이 BS의 계산에 사용될 수 있는지를 제어하기 위해 동일한 플래그가 사용된다.
예에서, 제어 플래그는 SPS 플래그의 존재에 의해 조건부로 시그널링될 수 있다. SPS 플래그가 온(인에이블)일 때에만, 픽처 또는 슬라이스 헤더, 또는 디블록킹 필터 온/오프 제어 플래그가 제시되는 헤더와 같은 하위 레벨에서, 제어 플래그가 시그널링될 수 있다. 그렇지 않으면, 제어 플래그는 거짓(인에이블되지 않음)인 것으로 추론된다.
다른 예에서, SPS 플래그가 온인 것에 더하여, 제어 플래그는 또한 디블록킹 필터 온/오프 제어 플래그의 존재에 의해 조건부로 시그널링된다. 디블록킹 필터 온/오프 제어 플래그가 픽처 레벨 또는 슬라이스 레벨과 같은 일부 레벨에서 턴온될 때에만, 제어 플래그가 시그널링될 수 있다. 그렇지 않고, SPS 플래그가 오프이고/이거나 디블록킹 필터 온/오프 제어 플래그가 오프일 때, 제어 플래그는 거짓(인에이블되지 않음)인 것으로 추론된다.
표 3 및 표 4는 각각 본 개시내용의 실시예에 따른 SPS 레벨 및 픽처 레벨 신택스 요소들을 제시한다.
[표 3]
Figure pct00014
[표 4]
Figure pct00015
표 3에서, 신택스 요소 sps_dbk_modified_flag는 SPS 플래그이다. 실시예에서, sps_dbk_modified_flag가 1과 동일할 때, item#1 및 item#2 수정들과 같은 디블록킹 필터 동작 수정들이 현재 블록을 포함하는 현재 시퀀스에서 사용될 수 있다. sps_dbk_modified_flag가 0일 때, 디블록킹 필터 동작 수정들은 현재 시퀀스에서 사용될 수 없다. 제시되지 않을 때, sps_dbk_modified_flag의 값은 0인 것으로 추론된다.
표 4에서, 신택스 요소 ph_dbk_modification_enabled_flag는 픽처 레벨 제어 플래그이다. ph_dbk_modification_enabled_flag가 1일 때, item#1 및 item#2 수정들과 같은 하나 이상의 디블록킹 필터 동작 수정이 현재 블록을 포함하는 현재 픽처에서 인에이블된다. ph_dbk_modification_enabled_flag가 0일 때, 하나 이상의 디블록킹 필터 수정은 현재 픽처에서 디스에이블된다. 제시되지 않을 때, ph_dbk_modification_enabled_flag의 값은 0인 것으로 추론된다.
일 예에서, ph_dbk_modification_enabled_flag는 item#1 수정을 위해 사용된다. 다른 예에서, ph_dbk_modification_enabled_flag가 item#2 수정을 위해 사용된다. 다른 예에서, ph_dbk_modification_enabled_flag는 item#1 및 item#2 수정들 모두에 사용된다.
실시예에서, 상이한 값들을 갖는 신택스 요소는 디블록킹 필터 동작 수정들의 사용을 위해 시그널링될 수 있다. 예를 들어, ph_dbk_modified_idc와 같은 신택스 요소는 픽처 레벨 또는 슬라이스 레벨에서 시그널링될 수 있다. ph_dbk_modified_idc가 0일 때, 수정들이 허용되지 않는다. ph_dbk_modified_idc가 1일 때, item#1 수정이 사용된다. ph_dbk_modified_idc가 2일 때, item#2 수정이 사용된다. ph_dbk_modified_idc가 3일 때, item#1 및 item#2 수정들 둘 다가 사용된다.
실시예에서, 상이한 값들을 갖는 신택스 요소는 디블록킹 필터 동작 수정들의 세트의 사용을 위해 시그널링될 수 있다. 예를 들어, ph_dbk_modification_enabled_idc와 같은 신택스 요소는 픽처 레벨 또는 슬라이스 레벨에서 시그널링될 수 있다. ph_dbk_modification_enabled_idc가 0일 때, 어떠한 수정도 허용되지 않는다. ph_dbk_modification_enabled_idc가 1일 때, item#1 및 item#2 수정들과 같은 수정들의 제1 세트가 사용된다. ph_dbk_modification_enabled_idc가 2일 때, 수정들의 제2 세트가 사용된다. 예에서, 수정들의 제1 세트는 수정들의 제2 세트와 중첩될 수 있다. 다른 예에서, 수정들의 제1 세트는 수정들의 제2 세트와 상이할 수 있다.
그에 따라, 다수의 상이한 디블록킹 필터 동작들이 하이 레벨 제어 신택스 요소들 및/또는 플래그들에 의해 허용 및 제어될 수 있다.
VI. 흐름도
도 11은 본 개시내용의 실시예에 따른 예시적인 프로세스(1100)를 약술하는 흐름도를 도시한다. 다양한 실시예들에서, 프로세스(1100)는, 단말 디바이스들(210, 220, 230 및 240) 내의 처리 회로, 비디오 인코더(303)의 기능들을 수행하는 처리 회로, 비디오 디코더(310)의 기능들을 수행하는 처리 회로, 비디오 디코더(410)의 기능들을 수행하는 처리 회로, 인트라 예측 모듈(452)의 기능들을 수행하는 처리 회로, 비디오 인코더(503)의 기능들을 수행하는 처리 회로, 예측기(535)의 기능들을 수행하는 처리 회로, 인트라 인코더(622)의 기능들을 수행하는 처리 회로, 인트라 디코더(772)의 기능들을 수행하는 처리 회로 등과 같은 처리 회로에 의해 실행된다. 일부 실시예들에서, 프로세스(1100)는 소프트웨어 명령어들로 구현되고, 따라서 처리 회로가 소프트웨어 명령어들을 실행할 때, 처리 회로는 프로세스(1100)를 수행한다.
프로세스(1100)는 일반적으로 단계 (S1110)에서 시작할 수 있고, 여기서 프로세스(1100)는 코딩된 비디오 시퀀스의 일부인 현재 픽처 내의 현재 블록에 대한 예측 정보를 디코딩한다. 예측 정보는 제1 신택스 요소 및 제2 신택스 요소를 포함한다. 다음으로, 프로세스(1100)는 단계 (S1120)으로 진행한다.
단계 (S1120)에서, 프로세스(1100)는 제1 신택스 요소에 기초하여 디블록킹 필터의 BS를 결정하는 복수의 프로세스가 현재 블록에 대해 허용되는지를 결정한다. 디블록킹 필터는 현재 블록의 경계에 적용된다. 디블록킹 필터의 BS를 결정하는 복수의 프로세스가 현재 블록에 대해 허용될 때, 프로세스(1100)는 단계 (S1130)으로 진행한다. 그렇지 않으면, 프로세스(1100)는 단계 (S1150)으로 진행한다.
단계 (S1130)에서, 프로세스(1100)는 제2 신택스 요소에 기초하여 현재 블록에 대한 디블록킹 필터의 BS를 결정하는 복수의 프로세스의 서브세트를 결정한다. 다음으로, 프로세스(1100)는 단계 (S1140)으로 진행한다.
단계 (S1140)에서, 프로세스(1100)는 디블록킹 필터의 BS를 결정하는 복수의 프로세스의 서브세트에 기초하여 현재 블록에 대한 디블록킹 필터의 BS를 결정한다.
단계 (S1150)에서, 프로세스(1100)는 디폴트 디블록킹 필터 프로세스에 기초하여 현재 블록에 대한 블록킹 필터의 BS를 결정한다. 다음으로, 프로세스(1100)가 종료된다.
실시예에서, 현재 블록에 대한 디블록킹 필터의 BS는 현재 블록의 경계에 의해 분리된 2개의 영역 중 하나에 위치한 복수의 샘플에 기초하여 결정된다. 예에서, 현재 블록의 경계에 의해 분리되는 2개의 영역 중 하나에 위치되는 복수의 샘플의 수는 2개 및 4개 중 하나이다.
실시예에서, 프로세스(1100)는 현재 블록의 경계에 의해 분리된 2개의 샘플 사이의 샘플 값 차이가 임계값보다 큰지를 결정한다. 현재 블록의 경계에 의해 분리된 2개의 샘플 사이의 샘플 값 차이가 임계값보다 클 때, 프로세스(1100)는 디블록킹 필터가 현재 블록의 경계에 적용되지 않는 것으로 결정한다.
실시예에서, 제1 신택스 요소는 시퀀스 파라미터 세트 레벨에 있다.
실시예에서, 프로세스(1100)는 제2 신택스 요소 및 현재 블록에 대해 필터링 동작이 인에이블되는 것을 지시하는 디블록킹 제어 플래그에 기초하여 현재 블록에 대한 디블록킹 필터의 BS를 결정하는 복수의 프로세스 중 하나를 결정한다. 예에서, 제2 신택스 요소는 픽처 레벨, 슬라이스 레벨, 및 디블록킹 제어 플래그와 동일한 레벨 중 하나에 있다.
VII. 컴퓨터 시스템
위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 사용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다. 예를 들어, 도 12는 개시된 주제의 특정 실시예들을 구현하기에 적합한 컴퓨터 시스템(1200)을 도시한다.
컴퓨터 소프트웨어는 하나 이상의 CPU(computer central processing unit), GPU(Graphics Processing Unit) 등에 의해 직접 또는 인터프리테이션(interpretation), 마이크로 코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해 어셈블리, 컴파일, 링킹 또는 유사한 메커니즘들의 대상이 될 수 있는 임의의 적합한 머신 코드 또는 컴퓨터 언어를 사용하여 코딩될 수 있다.
명령어들은, 예를 들어, 개인용 컴퓨터들, 태블릿 컴퓨터들, 서버들, 스마트폰들, 게이밍 디바이스들, 사물 인터넷(internet of things) 디바이스들 등을 포함하여, 다양한 타입의 컴퓨터들 또는 그것의 컴포넌트들 상에서 실행될 수 있다.
컴퓨터 시스템(1200)에 대한 도 12에 도시된 컴포넌트들은 사실상 예시적인 것이고, 본 개시내용의 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 암시하도록 의도되는 것은 아니다. 컴포넌트들의 구성은 컴퓨터 시스템(1200)의 예시적 실시예에 예시된 컴포넌트들 중 어느 하나 또는 조합에 관한 임의의 의존성 또는 요건을 갖는 것으로서 해석되어서는 안된다.
컴퓨터 시스템(1200)은 특정 사람 인터페이스 입력 디바이스들을 포함할 수 있다. 그러한 사람 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(예컨대: 키스트로크들(keystrokes), 스와이프들(swipes), 데이터 글러브 움직임들(data glove movements)), 오디오 입력(예컨대: 음성, 손뼉), 시각적 입력(예컨대: 제스처들), 후각적 입력(묘사되지 않음)을 통한 하나 이상의 사람 사용자에 의한 입력에 응답적일 수 있다. 사람 인터페이스 디바이스들은 또한, 오디오(예컨대: 음성, 음악, 주변 사운드), 이미지들(예컨대: 스캔된 이미지들, 스틸 이미지 카메라로부터 획득된 사진 이미지들), 비디오(예컨대: 2차원 비디오, 입체 비디오를 포함하는 3차원 비디오)와 같은, 사람에 의한 의식적 입력에 반드시 직접 관련될 필요는 없는 특정 미디어를 캡처하기 위해 사용될 수 있다.
입력 사람 인터페이스 디바이스들은: 키보드(1201), 마우스(1202), 트랙패드(1203), 터치 스크린(1210), 데이터-글러브(도시되지 않음), 조이스틱(1205), 마이크로폰(1206), 스캐너(1207), 카메라(1208) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.
컴퓨터 시스템(1200)은 특정 사람 인터페이스 출력 디바이스들을 또한 포함할 수 있다. 그러한 사람 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 사람 사용자의 감각들을 자극하고 있을 수 있다. 이러한 사람 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어 터치-스크린(1210), 데이터-글러브(도시되지 않음), 또는 조이스틱(1205)에 의한 촉각 피드백, 그러나, 입력 디바이스들의 역할을 하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(예컨대: 스피커들(1209), 헤드폰들(도시되지 않음)), 시각적 출력 디바이스들(예컨대, 각각 터치-스크린 입력 능력을 갖거나 갖지 않고 각각 촉각 피드백 능력을 갖거나 갖지 않는 CRT 스크린들, LCD 스크린들, 플라즈마 스크린들, OLED 스크린들을 포함하는 스크린들(1210)- 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3차원을 초과한 출력을 출력하는 것이 가능할 수 있음 -; 가상 현실 안경(도시되지 않음), 홀로그래픽 디스플레이들 및 스모크 탱크들(도시되지 않음)), 및 프린터들(도시되지 않음)을 포함할 수 있다. 이러한 시각적 출력 디바이스들(예컨대, 스크린(1210))은 그래픽 어댑터(1250)를 통해 시스템 버스(1248)에 접속될 수 있다.
컴퓨터 시스템(1200)은 또한 사람 액세스가능 저장 디바이스들 및 그들의 연관된 매체들, 예컨대 CD/DVD 등의 매체(1221)를 갖는 CD/DVD ROM/RW(1220)를 포함하는 광학 매체, 썸-드라이브(thumb-drive)(1222), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(1223), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 포함할 수 있다.
본 기술분야의 통상의 기술자는 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체(computer readable media)"가 송신 매체들, 반송파들(carrier waves), 또는 다른 일시적 신호들을 포괄하지 않는다는 점을 또한 이해해야 할 것이다.
컴퓨터 시스템(1200)은 또한 하나 이상의 통신 네트워크(1255)에 대한 네트워크 인터페이스(1254)를 포함할 수 있다. 하나 이상의 통신 네트워크(1255)는, 예를 들어, 무선, 유선(wireline), 광학적일 수 있다. 하나 이상의 통신 네트워크(1255)는 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간, 지연 허용 등일 수 있다. 하나 이상의 통신 네트워크(1255)의 예들은 이더넷, 무선 LAN과 같은 근거리 통신망, GSM, 3G, 4G, 5G, LTE 및 그와 유사한 것을 포함하는 셀룰러 네트워크, 케이블 TV, 위성 TV 및 지상파 방송 TV를 포함하는 TV 유선 또는 무선 광역 디지털 네트워크, CANBus를 포함하는 차량 및 산업용 등을 포함한다. 특정 네트워크들은 일반적으로 특정 범용 데이터 포트들 또는 주변 버스들(1249) (예컨대, 예를 들어, 컴퓨터 시스템(1200)의 USB 포트들)에 부착된 외부 네트워크 인터페이스 어댑터들을 요구하고; 다른 것들은 일반적으로 아래에 설명되는 바와 같은 시스템 버스로의 부착(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스는 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스)에 의해 컴퓨터 시스템(1200)의 코어에 통합된다. 이들 네트워크들 중 임의의 것을 사용하여, 컴퓨터 시스템(1200)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향 수신 전용(예를 들어, 브로드캐스트 TV), 단방향 전송 전용(예를 들어, 특정 CANbus 디바이스들에 대한 CANbus), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들에 대한 양방향성일 수 있다. 위에서 설명된 바와 같은 네트워크들 및 네트워크 인터페이스들 각각에 대해 특정 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.
전술한 사람 인터페이스 디바이스들, 사람-액세스가능 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(1200)의 코어(1240)에 부착될 수 있다.
코어(1240)는 하나 이상의 CPU(Central Processing Units)(1241), GPU(Graphics Processing Units)(1242), FPGA(Field Programmable Gate Areas)(1243) 형태의 특수화된 프로그램가능 처리 유닛, 특정 태스크들을 위한 하드웨어 가속기(1244) 등을 포함할 수 있다. 이러한 디바이스들은, ROM(read-only memory)(1245), 랜덤-액세스 메모리(1246), 내부 비-사용자 액세스가능 하드 드라이브들, SSD들 등과 같은 내부 대용량 스토리지(1247)와 함께, 시스템 버스(1248)를 통해 접속될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(1248)는 추가적인 CPU들, GPU들 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형태로 액세스가능한 것일 수 있다. 주변 디바이스들은 코어의 시스템 버스(1248)에 직접, 또는 주변 버스(1249)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI, USB 등을 포함한다.
CPU(1241), GPU(1242), FPGA(1243) 및 가속기(1244)는, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 해당 컴퓨터 코드는 ROM(1245) 또는 RAM(1246)에 저장될 수 있다. 과도적인 데이터(transitional data)는 또한 RAM(1246)에 저장될 수 있는 반면, 영구 데이터는 예를 들어 내부 대용량 스토리지(1247)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은, 하나 이상의 CPU(1241), GPU(1242), 대용량 스토리지(1247), ROM(1245), RAM(1246) 등과 밀접하게 연관될 수 있는, 캐시 메모리의 사용을 통해 가능하게 될 수 있다.
컴퓨터 판독가능 매체는 다양한 컴퓨터 구현된 동작들(computer-implemented operations)을 수행하기 위한 컴퓨터 코드를 가질 수 있다. 매체 및 컴퓨터 코드는 본 개시내용의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.
제한이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(1200), 및 구체적으로 코어(1240)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스가능(user-accessible) 대용량 스토리지뿐만 아니라, 코어 내부 대용량 스토리지(1247) 또는 ROM(1245)과 같은 비일시적인 본질의 것인 코어(1240)의 특정 스토리지와 연관된 매체일 수 있다. 본 개시내용의 다양한 실시예들을 구현하는 소프트웨어가 그러한 디바이스들에 저장되고 코어(1240)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정한 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(1240) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(1246)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정한 프로세스들 또는 특정한 프로세스들의 특정한 부분들을 실행하게 할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은, 본 명세서에 설명된 특정한 프로세스들 또는 특정한 프로세스들의 특정한 부분들을 실행하기 위해 소프트웨어 대신에 또는 그와 함께 동작할 수 있는, 회로(예를 들어: 가속기(1244))에 하드와이어링되거나 다른 방식으로 구현된 로직의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포괄할 수 있고, 그 반대도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 (IC(integrated circuit)와 같은) 회로, 또는 실행을 위한 로직을 구현하는 회로, 또는 둘 다를 포괄할 수 있다. 본 개시내용은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포괄한다.
본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 변화, 치환 및 다양한 대체 등가물이 존재한다. 따라서, 본 기술분야의 통상의 기술자가, 본 명세서에서 명시적으로 도시되거나 설명되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그 사상 및 범위 내에 있는 수많은 시스템들 및 방법들을 고안하는 것이 가능할 것이라는 것이 이해될 것이다.
부록 A: 두문자어들
AMVP: Advanced Motion Vector Prediction
ASIC: Application-Specific Integrated Circuit
ATMVP: Alternative/Advanced Temporal Motion Vector Prediction
BMS: Benchmark Set
BV: Block Vector
CANBus: Controller Area Network Bus
CB: Coding Block
CD: Compact Disc
CPR: Current Picture Referencing
CPUs: Central Processing Units
CRT: Cathode Ray Tube
CTBs: Coding Tree Blocks
CTUs: Coding Tree Units
CU: Coding Unit
DPB: Decoder Picture Buffer
DVD: Digital Video Disc
FPGA: Field Programmable Gate Areas
GOPs: Groups of Pictures
GPUs: Graphics Processing Units
GSM: Global System for Mobile communications
HEVC: High Efficiency Video Coding
HRD: Hypothetical Reference Decoder
IBC: Intra Block Copy
IC: Integrated Circuit
JEM: Joint Exploration Model
LAN: Local Area Network
LCD: Liquid-Crystal Display
LTE: Long-Term Evolution
MV: Motion Vector
OLED: Organic Light-Emitting Diode
PBs: Prediction Blocks
PCI: Peripheral Component Interconnect
PLD: Programmable Logic Device
PUs: Prediction Units
RAM: Random Access Memory
ROM: Read-Only Memory
SCC: Screen Content Coding
SEI: Supplementary Enhancement Information
SNR: Signal Noise Ratio
SSD: Solid-state Drive
TUs: Transform Units
USB: Universal Serial Bus
VUI: Video Usability Information
VVC: Versatile Video Coding

Claims (20)

  1. 디코더에서 비디오 디코딩을 위한 방법으로서,
    코딩된 비디오 시퀀스의 일부인 현재 픽처 내의 현재 블록에 대한 예측 정보를 디코딩하는 단계- 상기 예측 정보는 제1 신택스 요소 및 제2 신택스 요소를 포함함 -;
    상기 제1 신택스 요소에 기초하여 상기 현재 블록에 대해 디블록킹 필터의 경계 강도를 결정하는 복수의 프로세스가 허용되는지를 결정하는 단계- 상기 디블록킹 필터는 상기 현재 블록의 경계에 적용됨 -;
    상기 제2 신택스 요소 및 상기 현재 블록에 대해 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스가 허용되는 것에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스의 서브세트를 결정하는 단계; 및
    상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스의 상기 서브세트에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 디블록킹 필터의 경계 강도를 결정하는 단계는,
    상기 현재 블록의 경계에 의해 분리된 2개의 영역 중 하나에 위치한 복수의 샘플에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 단계를 포함하는 방법.
  3. 제2항에 있어서, 상기 현재 블록의 경계에 의해 분리된 2개의 영역 중 상기 하나에 위치한 복수의 샘플의 수는 2개 및 4개 중 하나인 방법.
  4. 제1항에 있어서, 상기 디블록킹 필터의 경계 강도를 결정하는 단계는,
    상기 현재 블록의 경계에 의해 분리된 2개의 샘플 사이의 샘플 값 차이가 임계값보다 큰지를 결정하는 단계; 및
    상기 현재 블록의 경계에 의해 분리된 상기 2개의 샘플 사이의 상기 샘플 값 차이가 상기 임계값보다 큰 것에 기초하여 상기 현재 블록의 경계에 디블록킹 필터가 적용되지 않는 것으로 결정하는 단계를 포함하는 방법.
  5. 제1항에 있어서, 상기 제1 신택스 요소는 시퀀스 파라미터 세트 레벨에 있는 방법.
  6. 제1항에 있어서, 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스의 서브세트를 결정하는 단계는,
    상기 제2 신택스 요소 및 상기 현재 블록에 대해 필터링 동작이 인에이블되는 것을 지시하는 디블록킹 제어 플래그에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스 중 하나를 결정하는 단계를 포함하는 방법.
  7. 제6항에 있어서, 상기 제2 신택스 요소는 픽처 레벨, 슬라이스 레벨, 및 상기 디블록킹 제어 플래그와 동일한 레벨 중 하나에 있는 방법.
  8. 장치로서,
    처리 회로를 포함하고, 상기 처리 회로는,
    코딩된 비디오 시퀀스의 일부인 현재 픽처 내의 현재 블록에 대한 예측 정보를 디코딩하고- 상기 예측 정보는 제1 신택스 요소 및 제2 신택스 요소를 포함함 -;
    상기 제1 신택스 요소에 기초하여 상기 현재 블록에 대해 디블록킹 필터의 경계 강도를 결정하는 복수의 프로세스가 허용되는지를 결정하고- 상기 디블록킹 필터는 상기 현재 블록의 경계에 적용됨 -;
    상기 제2 신택스 요소 및 상기 현재 블록에 대해 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스가 허용되는 것에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스의 서브세트를 결정하고;
    상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스의 상기 서브세트에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하도록 구성되는 장치.
  9. 제8항에 있어서, 상기 처리 회로는 추가로,
    상기 현재 블록의 경계에 의해 분리된 2개의 영역 중 하나에 위치한 복수의 샘플에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하도록 구성되는 장치.
  10. 제9항에 있어서, 상기 현재 블록의 경계에 의해 분리된 2개의 영역 중 하나에 위치한 복수의 샘플의 수는 2개 및 4개 중 하나인 장치.
  11. 제8항에 있어서, 상기 처리 회로는 추가로,
    상기 현재 블록의 경계에 의해 분리된 2개의 샘플 사이의 샘플 값 차이가 임계값보다 큰지를 결정하고;
    상기 현재 블록의 경계에 의해 분리된 상기 2개의 샘플 사이의 상기 샘플 값 차이가 상기 임계값보다 큰 것에 기초하여 상기 현재 블록의 경계에 디블록킹 필터가 적용되지 않는 것으로 결정하도록 구성되는 장치.
  12. 제8항에 있어서, 상기 제1 신택스 요소는 시퀀스 파라미터 세트 레벨에 있는 장치.
  13. 제8항에 있어서, 상기 처리 회로는 추가로,
    상기 제2 신택스 요소 및 상기 현재 블록에 대해 필터링 동작이 인에이블되는 것을 지시하는 디블록킹 제어 플래그에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스 중 하나를 결정하도록 구성되는 장치.
  14. 제13항에 있어서, 상기 제2 신택스 요소는 픽처 레벨, 슬라이스 레벨, 및 상기 디블록킹 제어 플래그와 동일한 레벨 중 하나에 있는 장치.
  15. 프로그램을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서,
    상기 프로그램은,
    코딩된 비디오 시퀀스의 일부인 현재 픽처 내의 현재 블록에 대한 예측 정보를 디코딩하는 것- 상기 예측 정보는 제1 신택스 요소 및 제2 신택스 요소를 포함함 -;
    상기 제1 신택스 요소에 기초하여 상기 현재 블록에 대해 디블록킹 필터의 경계 강도를 결정하는 복수의 프로세스가 허용되는지를 결정하는 것- 상기 디블록킹 필터는 상기 현재 블록의 경계에 적용됨 -;
    상기 제2 신택스 요소 및 상기 현재 블록에 대해 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스가 허용되는 것에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스의 서브세트를 결정하는 것; 및
    상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스의 상기 서브세트에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 것을 수행하도록 적어도 하나의 프로세서에 의해 실행가능한 비일시적 컴퓨터 판독가능 저장 매체.
  16. 제15항에 있어서, 상기 저장된 프로그램은 상기 적어도 하나의 컴퓨터로 하여금,
    상기 현재 블록의 경계에 의해 분리된 2개의 영역 중 하나에 위치한 복수의 샘플에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 것을 수행하게 하는 비일시적 컴퓨터 판독가능 저장 매체.
  17. 제16항에 있어서, 상기 현재 블록의 경계에 의해 분리된 2개의 영역 중 상기 하나에 위치한 복수의 샘플의 수는 2개 및 4개 중 하나인 비일시적 컴퓨터 판독가능 저장 매체.
  18. 제16항에 있어서, 상기 저장된 프로그램은 상기 적어도 하나의 컴퓨터로 하여금,
    상기 현재 블록의 경계에 의해 분리된 2개의 샘플 사이의 샘플 값 차이가 임계값보다 큰지를 결정하는 것; 및
    상기 현재 블록의 경계에 의해 분리된 상기 2개의 샘플 사이의 상기 샘플 값 차이가 상기 임계값보다 큰 것에 기초하여 상기 현재 블록의 경계에 디블록킹 필터가 적용되지 않는 것으로 결정하는 것을 수행하게 하는 비일시적 컴퓨터 판독가능 저장 매체.
  19. 제16항에 있어서, 상기 제1 신택스 요소는 시퀀스 파라미터 세트 레벨에 있는 비일시적 컴퓨터 판독가능 저장 매체.
  20. 제16항에 있어서, 상기 저장된 프로그램은 상기 적어도 하나의 컴퓨터로 하여금,
    상기 제2 신택스 요소 및 상기 현재 블록에 대해 필터링 동작이 인에이블되는 것을 지시하는 디블록킹 제어 플래그에 기초하여 상기 현재 블록에 대한 상기 디블록킹 필터의 경계 강도를 결정하는 상기 복수의 프로세스 중 하나를 결정하는 것을 수행하게 하는 비일시적 컴퓨터 판독가능 저장 매체.
KR1020227006338A 2020-03-27 2020-11-09 디블록킹 동작들에 대한 하이 레벨 제어 KR20220036976A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063001149P 2020-03-27 2020-03-27
US63/001,149 2020-03-27
US17/077,706 US11516514B2 (en) 2020-03-27 2020-10-22 High level control for deblocking operations
US17/077,706 2020-10-22
PCT/US2020/059612 WO2021194556A1 (en) 2020-03-27 2020-11-09 High level control for deblocking operations

Publications (1)

Publication Number Publication Date
KR20220036976A true KR20220036976A (ko) 2022-03-23

Family

ID=77856861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227006338A KR20220036976A (ko) 2020-03-27 2020-11-09 디블록킹 동작들에 대한 하이 레벨 제어

Country Status (6)

Country Link
US (2) US11516514B2 (ko)
EP (1) EP3991308A4 (ko)
JP (1) JP2022548914A (ko)
KR (1) KR20220036976A (ko)
CN (1) CN114342384A (ko)
WO (1) WO2021194556A1 (ko)

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227901B2 (en) * 2002-11-21 2007-06-05 Ub Video Inc. Low-complexity deblocking filter
JP3698158B2 (ja) * 2003-06-27 2005-09-21 三菱電機株式会社 ポストフィルタ及びポストフィルタ処理方法並びに映像信号復号化装置
US9445128B2 (en) * 2006-12-08 2016-09-13 Freescale Semiconductor, Inc. System and method of determining deblocking control flag of scalable video system for indicating presentation of deblocking parameters for multiple layers
CN110430428B (zh) * 2010-06-17 2022-02-11 夏普株式会社 解码装置、编码装置、解码方法以及编码方法
US9232237B2 (en) * 2011-08-05 2016-01-05 Texas Instruments Incorporated Block-based parallel deblocking filter in video coding
US9510020B2 (en) * 2011-10-20 2016-11-29 Qualcomm Incorporated Intra pulse code modulation (IPCM) and lossless coding mode deblocking for video coding
US9161046B2 (en) * 2011-10-25 2015-10-13 Qualcomm Incorporated Determining quantization parameters for deblocking filtering for video coding
IN2014CN03020A (ko) * 2011-11-04 2015-07-03 Panasonic Corp
US9538200B2 (en) * 2012-01-19 2017-01-03 Qualcomm Incorporated Signaling of deblocking filter parameters in video coding
JP5947405B2 (ja) * 2012-02-01 2016-07-06 ノキア テクノロジーズ オーユー ビデオ符号化方法および装置
US9503702B2 (en) * 2012-04-13 2016-11-22 Qualcomm Incorporated View synthesis mode for three-dimensional video coding
WO2013162441A1 (en) * 2012-04-25 2013-10-31 Telefonaktiebolaget L M Ericsson (Publ) Deblocking filtering control
WO2014014276A1 (ko) * 2012-07-17 2014-01-23 한국전자통신연구원 인루프 필터링 방법 및 이를 이용하는 장치
US9445130B2 (en) * 2013-01-09 2016-09-13 Qualcomm Incorporated Blockiness metric for large HEVC block artifacts
US9503733B2 (en) * 2013-04-10 2016-11-22 ARRIS Enterprises, LLC Re-sampling with phase offset adjustment for luma and chroma to signal adaptive filters in scalable video coding
US9451254B2 (en) * 2013-07-19 2016-09-20 Qualcomm Incorporated Disabling intra prediction filtering
CN105981385B (zh) * 2014-01-02 2020-03-13 寰发股份有限公司 帧内预测编码方法及其装置
US10432928B2 (en) * 2014-03-21 2019-10-01 Qualcomm Incorporated Using a current picture as a reference for video coding
AU2014202921B2 (en) * 2014-05-29 2017-02-02 Canon Kabushiki Kaisha Method, apparatus and system for de-blocking a block of video samples
US10136141B2 (en) * 2014-06-11 2018-11-20 Qualcomm Incorporated Determining quantization parameter (QP) values and delta QP values for palette coded blocks in video coding
EP3189660B1 (en) * 2014-09-30 2023-07-12 HFI Innovation Inc. Method of adaptive motion vector resolution for video coding
CN106797229B (zh) * 2014-11-20 2019-06-21 寰发股份有限公司 视频编码方法
US10148961B2 (en) * 2015-05-29 2018-12-04 Qualcomm Incorporated Arithmetic coder with multiple window sizes
CN107852512A (zh) * 2015-06-07 2018-03-27 夏普株式会社 基于亮度转换函数或视频色彩分量值的优化视频编码的系统及方法
WO2017204886A1 (en) * 2016-05-23 2017-11-30 Massachusetts Institute Of Technology System and method for providing real-time super-resolution for compressed videos
US10560728B2 (en) * 2017-05-29 2020-02-11 Triton Us Vp Acquisition Co. Systems and methods for stitching separately encoded NAL units into a stream
US11451773B2 (en) * 2018-06-01 2022-09-20 Qualcomm Incorporated Block-based adaptive loop filter (ALF) design and signaling
US11470329B2 (en) * 2018-12-26 2022-10-11 Tencent America LLC Method and apparatus for video coding
US10939114B2 (en) * 2019-05-15 2021-03-02 Panasonic Intellectual Property Corporation Of America Encoder, decoder, encoding method, and decoding method

Also Published As

Publication number Publication date
US20230013917A1 (en) 2023-01-19
CN114342384A (zh) 2022-04-12
JP2022548914A (ja) 2022-11-22
WO2021194556A1 (en) 2021-09-30
US11973990B2 (en) 2024-04-30
US11516514B2 (en) 2022-11-29
EP3991308A1 (en) 2022-05-04
EP3991308A4 (en) 2022-08-31
US20210306669A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
KR102435382B1 (ko) 디코더 측 mv 도출 및 리파인먼트를 위한 개선
US11627324B2 (en) Adaptive block vector resolution in video coding
KR20200124736A (ko) 비디오 코딩을 위한 방법 및 장치
WO2020027988A1 (en) Constraints on coding unit partition
KR102646839B1 (ko) 비디오 코딩을 위한 방법 및 장치
KR20210091321A (ko) 비디오 코딩을 위한 방법 및 장치
JP7343669B2 (ja) Ｖｖｃにおける色変換のための方法及び機器
KR102454760B1 (ko) 비디오 코딩을 위한 방법 및 장치
KR102630792B1 (ko) 비디오 코딩에서 이웃 블록 가용성을 위한 방법 및 장치
KR20210145794A (ko) 비디오 코딩을 위한 방법 및 장치
KR20210068513A (ko) 인트라 예측 모드와 블록 차분 펄스-코드 변조 모드 사이의 상호작용을 위한 방법 및 장치
KR20220029729A (ko) 비디오 코딩을 위한 방법 및 장치
WO2020118143A1 (en) Methods and apparatuses for video coding
JP2023138753A (ja) 統合位置依存予測組み合わせプロセスを使用するデコードのための方法、装置およびコンピュータ・プログラム
KR20210091316A (ko) 인트라 픽처 블록 보상을 위한 통합 블록 벡터 예측
KR20210107871A (ko) 비디오 성분을 단색 비디오로서 인코딩하기 위한 코딩 툴들의 시그널링
KR102461780B1 (ko) 비디오 코딩을 위한 방법 및 장치
KR20210069720A (ko) 작은 코딩 블록들에 대한 단순화된 병합 리스트 구성
KR20220059550A (ko) 비디오 코딩을 위한 방법 및 장치
US11178415B2 (en) Signaling of CU based interpolation filter selection
US11019359B2 (en) Chroma deblock filters for intra picture block compensation
KR20210134039A (ko) 비디오 코딩을 위한 방법 및 장치
US11973990B2 (en) Signaling for modified deblocking filter operations
JPWO2021207026A5 (ko)
KR20230127307A (ko) 제한된 템플릿 매칭

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal