KR20220090647A - 이방성 도전 필름을 포함하는 표시 장치 및 표시 장치의 제조 방법 - Google Patents

이방성 도전 필름을 포함하는 표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220090647A
KR20220090647A KR1020200180994A KR20200180994A KR20220090647A KR 20220090647 A KR20220090647 A KR 20220090647A KR 1020200180994 A KR1020200180994 A KR 1020200180994A KR 20200180994 A KR20200180994 A KR 20200180994A KR 20220090647 A KR20220090647 A KR 20220090647A
Authority
KR
South Korea
Prior art keywords
conductive particles
substrate
electrode
length
resin layer
Prior art date
Application number
KR1020200180994A
Other languages
English (en)
Inventor
장주녕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200180994A priority Critical patent/KR20220090647A/ko
Priority to CN202111180304.7A priority patent/CN114725161A/zh
Priority to US17/453,216 priority patent/US11864437B2/en
Publication of KR20220090647A publication Critical patent/KR20220090647A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/11—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on acousto-optical elements, e.g. using variable diffraction by sound or like mechanical waves
    • G02F1/116—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on acousto-optical elements, e.g. using variable diffraction by sound or like mechanical waves using an optically anisotropic medium, wherein the incident and the diffracted light waves have different polarizations, e.g. acousto-optic tunable filter [AOTF]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29457—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

표시 장치는 제1 전극을 포함하는 제1 기판, 제1 기판 아래에 배치된 제2 기판, 제2 기판의 제1 면에 부착되고 제1 전극에 중첩하는 제2 전극 및 제1 기판과 제2 기판 사이에 배치되는 절연성 수지층 및 절연성 수지층 내에 배열되는 복수의 도전 입자들을 포함하는 이방성 도전 필름을 포함하고, 도전 입자들은 제1 전극 및 제2 전극과 중첩하는 제1 도전 입자들 및 제1 도전 입자들을 제외한 나머지 제2 도전 입자들을 포함하며, 제1 도전 입자들 및 제2 도전 입자들 각각은 평평한 제1 면, 제1 면을 마주하는 평평한 제2 면 및 제1 면과 제2 면 사이의 라운드진 곡면을 포함하며, 제1 도전 입자들 및 제2 도전 입자들 각각은 평평한 제1 면, 제1 면을 마주하는 평평한 제2 면 및 제1 면과 제2 면 사이의 라운드진 곡면을 포함하며, 제1 기판으로부터 제2 기판으로의 방향인 제1 방향으로의 제1 도전 입자들 및 제2 도전 입자들 각각의 제1 길이는 제1 방향과 직교하는 제2 방향으로의 제1 도전 입자들 및 제2 도전 입자들 각각의 제2 길이보다 작을 수 있다.

Description

이방성 도전 필름을 포함하는 표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE INCLUDING ANISOTROPIC CONDUCTIVE FILM AND MANUFACTURING METHOD OF THE ANISOTROPIC CONDUCTIVE FILM}
본 발명은 이방성 도전 필름을 포함하는 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 발광 방식에 따라 액정 표시 장치(liquid crystal display, LCD), 유기발광 표시 장치(organic light emitting diode display, OLED display), 플라즈마 표시 장치(plasma display panel, PDP), 전기영동 표시 장치(electrophoretic display), QD 디스플레이(quantum dot display) 등으로 분류될 수 있다.
표시 장치는 일반적으로, 화상을 표시하는 표시 패널과 표시 패널을 구동하는 회로 부재를 포함한다. 회로 부재로, 예를 들어, 구동칩 또는 인쇄 회로 기판(printed circuit board, PCB) 등이 있으며, 이들은 대부분 표시 패널의 가장자리에 실장된다. 예를 들어, 구동칩은 이방성 도전 필름(anisotropic conductive film, ACF)을 통해 표시패널에 직접 실장(chip on glass, COG)되기도 하며, 테이프 캐리어 패키지(tape carrier package, TCP) 또는 연성 필름에 실장되어(chip on film, COF) 이방성 도전 필름을 통해 표시 패널과 연결되기도 한다.
최근, 표시 장치가 고해상도화되고, 표시 장치의 비표시 영역의 면적이 감소되고, 배선의 폭과 간격이 좁아지고 있다. 또한 타일드 디스플레이의 개발로 표시 패널 간 간격이 좁아지고 있다. 타일드 디스플레이의 표시 패널 간 간격이 약 150 마이크로 미터 초과인 경우에는 외부에서 표시 패널 간의 경계가 시인될 수 있다. 이로 인해 표시 장치의 품질이 저하될 수 있다. 따라서 표시 장치의 비표시 영역의 면적이 좁아져야 하므로 회로 부재를 표시 패널의 배면에 이방성 도전 필름으로 접착시킬 수 있다. 다만 이방성 도전 필름으로 회로 부재를 표시 패널에 접착할 때 높은 압력이 표시 패널에 가해지는 문제점이 발생할 수 있다.
본 발명의 일 목적은 저압으로 표시 패널의 배면에 회로 부재를 접착시키는 이방성 도전 필름을 포함하는 표시 장치 및 상기 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 전극들 간의 쇼트를 방지하는 이방성 도전 필름을 포함하는 표시 장치 및 상기 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 실시예에 따른 이방성 도전 필름을 포함하는 표시 장치는 제1 전극을 포함하는 제1 기판, 상기 제1 기판 아래에 배치된 제2 기판, 상기 제2 기판의 제1 면에 부착되고 상기 제1 전극에 중첩하는 제2 전극 및 상기 제1 기판과 상기 제2 기판 사이에 배치되는 절연성 수지층 및 상기 절연성 수지층 내에 배열되는 복수의 도전 입자들을 포함하는 이방성 도전 필름을 포함하고, 상기 도전 입자들은 상기 제1 전극 및 상기 제2 전극과 중첩하는 제1 도전 입자들 및 상기 제1 도전 입자들을 제외한 나머지 제2 도전 입자들을 포함하며, 상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각은 평평한 제1 면, 상기 제1 면을 마주하는 평평한 제2 면 및 상기 제1 면과 상기 제2 면 사이의 라운드진 곡면을 포함하며, 상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각은 평평한 제1 면, 상기 제1 면을 마주하는 평평한 제2 면 및 상기 제1 면과 상기 제2 면 사이의 라운드진 곡면을 포함하며, 상기 제1 기판으로부터 상기 제2 기판으로의 방향인 제1 방향으로의 상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각의 제1 길이는 상기 제1 방향과 직교하는 제2 방향으로의 상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각의 제2 길이보다 작을 수 있다.
일 실시예에 있어서, 상기 절연성 수지층의 두께는, 상기 제1 길이보다 크거나 같고, 상기 제1 길이의 두 배보다 작거나 같을 수 있다.
일 실시예에 있어서, 상기 도전 입자들 각각의 상기 제1 면은 상기 제1 전극과 접촉하고, 상기 도전 입자들 각각의 상기 제2 면은 상기 제2 전극과 접촉할 수 있다.
일 실시예에 있어서, 상기 도전 입자들 각각의 상기 제1 면 및 상기 제2 면 각각의 형상은 원형일 수 있다.
일 실시예에 있어서, 상기 도전 입자들 각각은, 열가소성 수지를 포함하는 폴리머 비드 및 상기 폴리머 비드를 둘러싸며, 금속을 포함하는 코팅층을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 제2 기판과 상기 이방성 도전 필름 사이에 배치되는 비전도성 필름을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 이방성 도전 필름을 포함하는 표시 장치는 제1 전극을 포함하는 제1 기판, 상기 제1 기판 아래에 배치된 제2 기판, 상기 제2 기판의 제1 면에 부착되고 상기 제1 전극에 중첩하는 제2 전극 및 상기 제1 기판과 상기 제2 기판 사이에 배치되는 절연성 수지층 및 상기 절연성 수지층 내에 배열되는 복수의 도전 입자들을 포함하는 이방성 도전 필름을 포함하고, 상기 도전 입자들은 상기 제1 전극 및 상기 제2 전극과 중첩하는 제1 도전 입자들 및 상기 제1 도전 입자들을 제외한 나머지 제2 도전 입자들을 포함하며, 상기 제1 기판으로부터 상기 제2 기판으로의 방향인 제1 방향으로의 상기 제1 도전 입자들 각각의 제1 길이는 상기 제1 방향과 직교하는 제2 방향으로의 상기 제1 도전 입자들 각각의 제2 길이보다 작고, 상기 제1 방향으로의 상기 제2 도전 입자들 각각의 제3 길이는 상기 제2 방향으로의 상기 제2 도전 입자들 각각의 제4 길이보다 클 수 있다.
일 실시예에 있어서, 상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각은, 평평한 제1 면, 상기 제1 면을 마주하는 평평한 제2 면 및 상기 제1 면과 상기 제2 면 사이의 라운드진 곡면을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 도전 입자들 각각의 상기 제1 면은 상기 제1 전극과 접촉하고, 상기 제1 도전 입자들 각각의 상기 제2 면은 상기 제2 전극과 접촉할 수 있다.
일 실시예에 있어서, 상기 제2 도전 입자들 각각은, 상기 제2 도전 입자들 각각의 상기 제2 면이 상기 제1 기판의 제1 면에 대하여 직각을 이룰 수 있다.
일 실시예에 있어서, 상기 제2 도전 입자들 각각은, 상기 제2 도전 입자들 각각의 상기 제2 면이 상기 제1 기판의 제1 면에 대하여 약 45도보다 크고 약 90도보다 작은 각도를 이룰 수 있다.
일 실시예에 있어서, 상기 절연성 수지층의 두께는, 상기 제1 도전 입자들 각각의 제1 길이보다 크거나 같고, 상기 제2 도전 입자들 각각의 상기 제3 길이의 두 배보다 작거나 같을 수 있다.
본 발명의 일 실시예에 따른 이방성 도전 필름을 포함하는 표시 장치의 제조 방법은 폴리머 비드들 각각을 일 방향으로 가압하는 단계, 가압된 상기 폴리머 비드들을 금속으로 도금해서 도전 입자들을 형성하는 단계, 상기 도전 입자들을 배열하는 단계, 배열된 상기 도전 입자들에 미경화 수지층을 도포하는 단계, 상기 수지층을 사이에 두고 제1 전극을 포함하는 제1 기판 및 제2 전극이 부착된 제2 기판을 접합하는 단계 및 상기 수지층을 경화시켜 상기 도전 입자들을 경화된 절연성 수지층 내에 고정하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 도전 입자들을 배열하는 단계는 상기 도전 입자들 각각의 장축이 상기 제1 기판의 제1 면과 평행하고, 상기 장축과 직교하는 상기 도전 입자들 각각의 단축이 상기 제1 면과 수직하게 배열할 수 있다.
일 실시예에 있어서, 상기 절연성 수지층의 두께는, 상기 도전 입자들 각각의 상기 단축의 길이보다 크거나 같고, 상기 단축의 길이의 두 배보다 작거나 같을 수 있다.
일 실시예에 있어서, 상기 도전 입자들을 배열하는 단계는 상기 도전 입자들 각각의 단축이 상기 제1 기판의 제1 면과 평행하고, 상기 단축과 직교하는 상기 도전 입자들 각각의 장축이 상기 제1 면과 수직하게 배열할 수 있다.
일 실시예에 있어서, 상기 도전 입자들은 상기 제1 전극 및 상기 제2 전극과 중첩하는 제1 도전 입자들 및 상기 제1 도전 입자들을 제외한 나머지 제2 도전 입자들을 포함하며, 상기 제1 기판 및 상기 제2 기판을 접합하는 단계는, 상기 제1 도전 입자들 각각의 장축이 상기 제1 기판의 상기 제1 면과 평행하고, 상기 장축과 직교하는 상기 제1 도전 입자들 각각의 단축이 상기 제1 면과 수직하게 배열되고, 상기 제2 도전 입자들 각각의 장축이 상기 제1 기판의 상기 제1 면과 수직하고, 상기 장축과 직교하는 상기 제2 도전 입자들 각각의 단축이 상기 제1 면과 평행하게 배열될 수 있다.
일 실시예에 있어서, 상기 절연성 수지층의 두께는, 상기 제1 도전 입자들 각각의 상기 단축의 길이보다 크거나 같고, 상기 제2 도전 입자들 각각의 상기 장축의 길이의 두 배보다 작거나 같을 수 있다.
일 실시예에 있어서, 상기 도전 입자들을 배열하는 단계는, 상기 도전 입자들을 자화시킨 후, 외부 자기장을 이용하여 배열할 수 있다.
일 실시예에 있어서, 상기 도전 입자들을 배열하는 단계는, 상기 도전 입자들을 그루브를 포함하는 지그에 배열시킬 수 있다.
본 발명의 실시예들에 따르면, 가압되어 원판 형상을 가진 도전 입자들을 포함하는 이방성 도전 필름이 제공될 수 있다. 상기 이방성 도전 필름을 포함하는 표시 장치는 회로 부재들을 표시 패널에 부착할 때 적은 압력으로도 부착이 가능할 수 있다. 따라서 표시 패널의 손상이 방지될 수 있다. 또한 적은 압력으로도 도전 입자들의 접속 면적을 확보할 수 있다.
본 발명의 실시예들에 따르면, 가압되어 원판 형상을 가진 도전 입자들의 일부는 표시 패널과 수평하게 배열되고 나머지는 표시 패널과 수직하게 배열될 수 있다. 상기 도전 입자들을 포함하는 이방성 도전 필름을 포함하는 표시 장치는 초미세 피치가 적용되어도 전극들 간의 쇼트가 방지될 수 있다.
다만, 본 발명의 효과가 전술한 효과들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1의 I-I'을 따라 절취한 단면도이다.
도 3은 도 2의 A 영역을 확대한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 이방성 도전 필름을 나타낸 단면도이다.
도 5는 일 실시예에 따른 도전 입자를 나타낸 단면도이다.
도 6은 일 실시예에 따른 도전 입자의 사시도이다.
도 7은 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 8은 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 9 내지 도 19는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다.
도 20 내지 도 30은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 31은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다. 도 2는 도 1의 I-I'을 따라 절취한 단면도이다. 도 3은 도 2의 A 영역을 확대한 단면도이다.
도 1 내지 도 3을 참조하면, 표시 장치(10)는 표시 패널(100), 이방성 도전 필름(200), 제2 기판(500) 및 제2 전극(510)을 포함할 수 있다.
표시 패널(100)은 화상을 표시하는 패널로서, 유기 발광 패널(Organic Light Emitting Diode Panel)일 수 있다. 이외에도 표시 패널(100)은 액정 패널(Liquid Crystal Display Panel), 전기영동 표시 패널(Electrophoretic Display Panel), LED 패널, 무기 EL 패널(Electro Luminescent Display Panel), FED 패널(Field Emission Display Panel), SED 패널(Surfaceconduction Electron-emitter Display Panel), PDP(Plasma Display Panel), CRT(Cathode Ray Tube) 표시 패널 및 QD 패널(Quantum Dot Display Panel) 중 어느 하나일 수 있다. 다만, 이는 하나의 예시일 뿐이며 이에 한정되지 않는다.
또한 표시 장치(10)는 복수의 표시 패널들이 배열되어 하나의 이미지를 표시하는 타일드 디스플레이일 수 있다. 타일드 디스플레이는 표시 패널(100)간 간격이 작은 경우 간격이 외부에서 시인되지 않을 수 있다. 따라서 표시 패널(100)간 간격을 좁히기 위해 후술하는 구동칩(400) 및 인쇄 회로 기판(300)이 표시 패널(100)의 배면에 배치될 수 있다. 그러나 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서 구동칩(400) 및 인쇄 회로 기판(300)은 표시 패널(100)의 측면 또는 상면에 배치될 수 있다.
표시 패널(100)은 제1 기판(110), 밀봉 기판(120), 화소부(130) 및 실링 부재(140)를 포함할 수 있다. 밀봉 기판(120)은 제1 기판(110)과 대향하여 배치될 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니다. 다른 실시예에서는 실링 부재(140)가 생략될 수 있다. 따라서, 다른 실시예에서는 화소부(143)가 밀봉 기판(120)이 아닌 박막 봉지층 등에 의해 봉지될 수 있다. 상기 박막 봉지층은 적어도 하나의 봉지 유기막 및 적어도 하나의 봉지 무기막을 포함할 수 있다. 　봉지 무기막은 수분 및 산소로부터 화소부(130)를 보호할 수 있다. 봉지 유기막은 이물질로부터 화소부(130)를 보호할 수 있다. 제1 기판(110)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 발광에 의해 이미지가 표시되는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 외곽에 위치할 수 있고 이미지가 표시되지 않는 영역일 수 있다. 제1 기판(110)의 표시 영역(DA)에 다수의 화소들이 배치되어 화소부(130)가 구성될 수 있다.
비표시 영역(NDA)은, 발광 소자를 발광시키는 외부 신호를 제공 받아 이를 상기 발광 소자에 전달하는 복수의 패드 배선 등을 포함할 수 있다.
상기 패드 배선을 구성하는 물질에 특별한 제한이 있는 것은 아니다. 상기 패드 배선은, 예를 들어, 박막 트랜지스터에 포함되는 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다. 상기 패드 배선은 적어도 하나 이상의 제1 전극(150)을 포함할 수 있다. 도면에서 제1 전극(150)은 제1 기판(110)에 내장된 것으로 표현되었으나 제1 전극(150)은 제1 기판(110)의 하부면으로부터 돌출되어 형성될 수 있다.
화소부(130)는 제1 기판(110) 상에 형성되며 상기 발광 소자 및 상기 발광 소자를 구동하기 위한 배선부를 포함할 수 있다. 화소부(130)의 상기 배선부는 구동칩(400)과 연결될 수 있다. 상기 발광 소자 이외에도 표시 장치(10)에 적용될 수 있는 소자이면 화소부(130)를 구성할 수 있다.
밀봉 기판(120)은 제1 기판(110)과 대향하여 배치될 수 있다. 밀봉 기판(120)은 실링 부재(140)를 통해 제1 기판(110)과 합지될 수 있다. 밀봉 기판(120)은 화소부(130)를 덮으며 보호할 수 있다. 밀봉 기판(120)은 제1 기판(110)의 면적보다 작을 수 있다.
밀봉 기판(120) 상에 편광판이 배치될 수 있다. 상기 편광판은 외광의 반사를 방지할 수 있다. 실링 부재(140)로 실링 글래스 프릿(sealing glass frit) 등이 사용될 수 있다. 다만, 다른 실시예에서는 밀봉 기판(120) 및 실링 부재(140)는 생략될 수 있다. 다른 실시예에서는 화소부(130)가 밀봉 기판(120)이 아닌 박막 봉지층 등에 의해 봉지될 수 있다. 상기 박막 봉지층은 적어도 하나의 봉지 유기막 및 적어도 하나의 봉지 무기막을 포함할 수 있다. 　봉지 무기막은 수분 및 산소로부터 화소부(130)를 보호할 수 있다. 봉지 유기막은 이물질로부터 화소부(130)를 보호할 수 있다. 제2 기판(500)은 제1 기판(110)의 아래에 배치될 수 있다. 제2 기판(500)은 이방성 도전 필름(200)을 통해 제1 기판(110)과 전기적으로 연결될 수 있다. 제2 기판(500)의 제1 면(500a)에 제2 전극(510)이 부착될 수 있다. 도면 상에서 제1 면(500a)은 상면에 해당할 수 있다. 제2 전극(510)이 부착된 제2 기판(500)은 인쇄 회로 기판(300) 또는 구동칩(400)에 해당할 수 있다.
인쇄 회로 기판(300)은 표시 패널(100)에 구동 신호를 공급하는 회로 기판일 수 있다. 인쇄 회로 기판(300)에 타이밍 컨트롤러 및 전원 전압 생성부가 포함될 수 있다. 상기 타이밍 컨트롤러는 표시 패널(100)을 구동시키는 제어 신호를 생성할 수 있다. 상기 전원 전압 생성부는 전원 전압을 생성할 수 있다.
인쇄 회로 기판(300)은 표시 패널(100)의 일면에 배치될 수 있다. 보다 구체적으로 인쇄 회로 기판(300)은 표시 패널(100)의 배면 측에 배치될 수 있다. 일반적으로 표시 패널(100)은 표시 패널(100)의 상면 측에 화상을 표시하므로, 표시 패널(100)의 배면 측은 사용자가 볼 수 없는 영역에 해당할 수 있다. 따라서, 공간 효율성을 극대화하고, 비표시 영역(NDA)에 배치된 구성을 숨기기 위해 인쇄 회로 기판(300)은 표시 패널(100)의 배면 측에 배치될 수 있다. 다만 이는 하나의 예시일 뿐이며, 다른 실시예들에서는 필요에 따라 인쇄 회로 기판(300)이 표시 패널(100)의 측면 또는 상면에 배치될 수 있다.
일 실시예에 따르면, 회로 부재로 인쇄 회로 기판(300)과 구동칩(400)이 사용될 수 있다. 이러한 상기 회로 부재들은 이방성 도전 필름(200)에 의해 상기 패드 배선과 전기적으로 연결될 수 있다.
인쇄 회로 기판(300)은 단면 구조 상으로 기재 필름, 상기 기재 필름 상에 배치된 배선 패턴을 포함할 수 있으며, 상기 배선 패턴 상에 배치된 커버 필름을 더 포함할 수 있다.
상기 기재 필름과 상기 커버 필름은 유연성, 절연성 및 내열 특성이 우수한 재질을 갖는 필름으로 형성될 수 있다. 예를 들면, 상기 기재 필름 및 상기 커버 필름은 폴리이미드(polyimide)로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 기재 필름과 상기 커버 필름 사이에는 배선 패턴이 배치될 수 있다. 상기 배선 패턴은 소정의 전기적 신호를 전달하기 위한 것으로, 구리(Cu) 등과 같은 금속 재료로 형성될 수 있고, 주석, 은, 니켈 등이 구리의 표면에 도금될 수도 있다.
구동칩(400)은 이방성 도전 필름(200)에 의해 상기 패드 배선과 전기적으로 연결될 수 있다. 구동칩(400)은 구동 IC 등의 집적 회로 칩일 수 있다.
구동칩(400)은 제2 전극(510)을 포함할 수 있다. 구동칩(400)은 상기 패드 배선과 연결되어 상기 발광 소자의 발광을 제어할 수 있다. 구동칩(400)의 제2 전극(510)은 이방성 도전 필름(200)의 도전 입자들(210)에 의해 상기 패드 배선의 제1 전극(150)과 연결될 수 있다.
구동칩(400)은 상기 패드 배선과 전기적으로 연결되도록 제1 기판(110)의 비표시 영역(NDA)에 칩 온 글라스(chip on glass; COG) 방식으로 실장될 수 있다. 구동칩(400)은 비표시 영역(NDA)에 실장되지 않고 생략될 수도 있다. 또한, 구동칩(400)은 칩온 필름(chip on film) 방식으로 연성 회로 기판에 실장될 수 있다. 즉, 구동칩(400)이 필름 위에 칩 형태로 실장된 테이프 캐리어 패키지(tape carrier package, TCP)가 표시 장치(10)에 적용될 수 있다.
이방성 도전 필름(200)은 구동칩(400)과 제1 전극(150) 사이를 연결할 수 있고, 구동칩(400)은 제1 기판(110)에 실장될 수 있다. 이방성 도전 필름(200)은 제1 전극(150)과 제2 전극(510) 사이에 배치되어 제1 기판(110)과 제2 기판(500)을 전기적으로 연결할 수 있다.
이하에서는 이방성 도전 필름에 대해 설명한다.
도 4는 본 발명의 일 실시예에 따른 이방성 도전 필름을 나타낸 단면도이다.
도 3 및 도 4를 참조하면, 이방성 도전 필름(200)은 제1 기판(110) 및 제2 기판(500) 사이에 배치될 수 있다. 이방성 도전 필름(200)은 절연성 수지층(220) 및 도전 입자들(210)을 포함할 수 있다. 절연성 수지층(220) 내에 도전 입자들(210)이 배치될 수 있다. 이방성 도전 필름(200)은 제2 기판(500)을 제1 기판(110)에 전기적으로 연결하는 역할을 할 수 있다.
절연성 수지층(220) 내에서 도전 입자들(210)이 소정 간격으로 이격될 수 있다. 절연성 수지층(220) 내에는 도전 입자들(210)이 단층으로 배열될 수 있다. 도전 입자들(210)은 경화된 절연성 수지층(220)에 의해 그 위치가 고정될 수 있다. 인접하는 도전 입자들(210)은 절연성 수지층(220)에 의해 서로 절연될 수 있다.
도전 입자들(210)은 제1 전극(150) 및 제2 전극(510)과 중첩하는 제1 도전 입자들(211) 및 제1 도전 입자들(211)을 제외한 나머지 제2 도전 입자들(212)을 포함할 수 있다. 제1 도전 입자들(211)은 제1 전극(150)과 제2 전극(510)이 서로 마주하며 중첩하고 있는 제1 영역(R1)에 위치하는 도전 입자들(210)을 의미할 수 있다. 제2 도전 입자들(212)은 제1 전극(150)과 제2 전극(510)이 중첩하지 않는 제2 영역(R2)에 위치하는 도전 입자들(210)을 의미할 수 있다. 제1 영역(R1)에서 제1 도전 입자들(211)은 제1 전극(150) 및 제2 전극(510)과 접촉할 수 있다. 따라서 제1 도전 입자들(211)을 통해 제1 전극(150) 및 제2 전극(510)이 전기적으로 연결될 수 있다. 이에 의해 제2 기판(500)을 통해 전달되는 신호들은 제2 전극(510), 제1 도전 입자(211) 및 제1 전극(150)을 거쳐서 제1 전극(150)이 부착된 제1 기판(110)을 포함하는 표시 패널(100)로 전송될 수 있다. 제2 영역(R2)에서 제2 도전 입자들(212)은 고립될 수 있다. 즉, 제2 영역(R2)에서 제2 도전 입자들(212)은 제1 전극(150) 및 제2 전극(510)과 접촉하지 않을 수 있고, 인접하는 제1 도전 입자들(211) 및 제2 도전 입자들(212) 간에도 접촉하지 않을 수 있다. 따라서 제2 영역(R2)에 제2 도전 입자들(212)이 존재하더라도 인접하는 제1 전극(150) 및 제2 전극(510) 사이에 쇼트가 일어나지 않을 수 있다. 일 실시예에서는 제2 영역(R2)에 제2 도전 입자들(212)이 위치하고 있으나 다른 실시예에서는 제2 영역(R2)에 제2 도전 입자들(212)이 위치하지 않을 수 있다.
도 5는 일 실시예에 따른 도전 입자를 나타낸 단면도이다.
도 3 및 도 5를 참조하면, 제1 기판(110)으로부터 제2 기판(500)으로의 방향인 제1 방향(D1)으로의 도전 입자들(210) 각각의 제1 길이(h1)는 제1 방향(D1)과 직교하는 제2 방향(D2)으로의 도전 입자들(210) 각각의 제2 길이(h2)보다 작을 수 있다.
제1 영역(R1)에 위치하는 제1 도전 입자들(211)은 제1 기판(110) 및 제2 기판(500)을 접합시키는 과정에서 압력을 받을 수 있다. 따라서 가해진 압력에 의해 제1 영역(R1)에 위치하는 제1 도전 입자들(211) 각각은 형상이 변형될 수 있다. 제1 방향(D1)으로 압력이 가해지므로 제1 영역(R1)에 위치하는 제1 도전 입자들(211) 각각의 제1 길이(h1)는 변형 전보다 작아지고, 제2 길이(h2)는 변형 전보다 커질 수 있다. 제2 영역(R2)에 위치하는 제2 도전 입자들(212)은 압력을 받지 않아 형상이 유지될 수 있다. 따라서 제1 영역(R1)에 위치하는 제1 도전 입자들(211) 각각의 제1 길이(h1)는 제2 영역(R2)에 위치하는 제2 도전 입자들(212) 각각의 제1 길이(h1)보다 작을 수 있다. 마찬가지로 제1 영역(R1)에 위치하는 제1 도전 입자들(211) 각각의 제2 길이(h2)는 제2 영역(R2)에 위치하는 제2 도전 입자들(212) 각각의 제2 길이(h2)보다 클 수 있다. 다만 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서는 제1 도전 입자들(211) 및 제2 도전 입자들(212)의 형상이 실질적으로 동일할 수 있다.
도전 입자들(210)은 수 마이크로미터의 직경 예컨대, 약 2 내지 약 5 마이크로미터의 직경을 가질 수 있다. 즉, 제1 길이(h1) 및 제2 길이(h2)는 약 2 내지 약 5 마이크로미터의 크기를 가질 수 있다. 또한 도전 입자들(210) 각각의 크기와 형상은 서로 상이할 수 있다. 따라서 도전 입자들(210) 각각은 전체 부분이 절연성 수지층(220) 내부에 있지 않고 일부분이 절연성 수지층(220) 외부로 나와 있을 수 있다. 즉, 도전 입자들(210) 각각은 일부분이 절연성 수지층(220)의 상면 위로 돌출될 수 있고, 일부분이 절연성 수지층(220)의 하면 아래로 돌출될 수 있다.
도전 입자들(210) 각각은 열가소성 수지를 포함하는 폴리머 비드(213)를 포함할 수 있다. 상기 열가소성 수지는 예를 들면 폴리에틸렌, 나일론, 폴리아세틸수지, 염화 비닐 수지, 폴리스테렌, ABS 수지 및 아크릴 수지 중 적어도 하나를 포함할 수 있다. 도전 입자들(210) 각각은 폴리머 비드(213)를 둘러싸며, 금속을 포함하는 코팅층(214)을 포함할 수 있다. 상기 금속은 예를 들면, 니켈, 코발트, 금, 은, 구리 등을 포함할 수 있다.
도 6은 일 실시예에 따른 도전 입자의 사시도이다.
도 3 및 도 6을 참조하면, 도전 입자들(210) 각각은 제1 방향(D1)으로 가압된 구의 형상을 가질 수 있다. 도전 입자들(210) 각각은 평평한 제1 면(210a), 제1 면(210a)을 마주하는 평평한 제2 면(210b) 및 제1 면(210a)과 제2 면(210b) 사이의 라운드진 곡면(210c)을 포함할 수 있다. 제1 면(210a) 및 제2 면(210b) 각각의 형상은 원형일 수 있다. 또한 도전 입자들(210) 각각의 제1 면(210a)과 평행한 단면의 형상도 원형일 수 있다. 다만, 다른 실시예들에서 도전 입자들(210) 각각은 가압된 구의 형상 이외의 다른 입체 형상을 가질 수도 있다.
도전 입자들(210) 각각의 제1 면(210a)은 제1 전극(150)과 접촉할 수 있다. 도전 입자들(210) 각각의 제2 면(210b)은 제2 전극(510)과 접촉할 수 있다. 따라서 도전 입자들(210)을 통해 제1 전극(150) 및 제2 전극(510) 사이에 전기가 통할 수 있다. 또한 도전 입자들(210) 각각의 곡면(210c)은 절연성 수지층(220)과 접촉할 수 있다. 절연성 수지층(220)을 통해 인접하는 제1 전극들(150) 및 제2 전극들(510) 사이에 전기가 통하지 않을 수 있고 따라서 쇼트가 일어나지 않을 수 있다.
도 3 내지 도 5를 다시 참조하면, 도전 입자들(210)은 인접하는 도전 입자들(210) 사이의 간격이 일정하게 배열될 수 있다. 도전 입자들(210)은 경화된 절연성 수지층(220) 내에서 유동하지 않게 고정될 수 있다.
절연성 수지층(220)은 제1 기판(110) 및 제2 기판(500) 사이에 배치될 수 있다. 또한 절연성 수지층(220)에 복수의 도전 입자들(210)이 배열될 수 있다. 절연성 수지층(220)은 제1 기판(110)과 접촉할 수 있다. 절연성 수지층(220)은 제2 기판(500)과는 접촉하지 않을 수 있다. 다만, 본 발명은 이에 한정되지 않으며 다른 실시예들에서는 절연성 수지층(220)이 제2 기판(500)과 접촉할 수 있다. 절연성 수지층(220)은 제1 영역(R1)에서 제2 영역(R2)에서 보다 얇을 수 있다.
절연성 수지층(220)의 두께(d)는 도전 입자들(210) 각각의 제1 길이(h1)보다 크거나 같을 수 있다. 절연성 수지층(220)의 두께(d)는 도전 입자들(210) 각각의 제1 길이(h1)의 두 배보다 작거나 같을 수 있다.
절연성 수지층(220)의 두께(d)가 제1 길이(h1)보다 작은 경우 절연성 수지층(220)이 제2 전극(510) 또는 제1 기판(110)과 접촉하지 않을 수 있다. 이 경우 제1 기판(110) 및 제2 기판(500) 사이의 전기적 연결이 약하게 형성될 수 있다. 또한 절연성 수지층(220)의 두께(d)가 도전 입자들(210) 각각의 제1 길이(h1)보다 작은 경우 도전 입자들(210) 각각의 절연성 수지층(220) 내에 존재하는 부분이 적을 수 있다. 따라서 절연성 수지층(220)이 도전 입자들(210)을 고정시키기 어려울 수 있다.
절연성 수지층(220)의 두께(d)가 제1 길이(h1)의 두 배보다 크거나 같은 경우 제2 기판(500)을 제1 기판(110)에 접합시킬 때 절연성 수지층(220)의 일부가 인접하는 제2 전극들(510) 사이로 밀려나면서 절연성 수지층(220)의 유동이 크게 발생할 수 있다. 절연성 수지층(220)의 유동이 크게 발생하는 경우 절연성 수지층(220) 내에 배열된 도전 입자들(210)의 유동 또한 발생할 수 있다. 따라서 도전 입자들(210)의 일부가 인접하는 제2 전극들(510) 사이로 밀려날 수 있다. 도전 입자들(210)이 제1 영역(R1)보다 제2 영역(R2)에 많아질 수 있다. 소수의 도전 입자들(210)이 제1 영역(R1)에 위치하는 경우 제1 전극(150) 및 제2 전극(510) 사이의 전기적 연결이 원활하지 않을 수 있다. 또한 다수의 도전 입자들(210)이 제2 영역(R2)에 위치하는 경우 인접하는 제1 전극들(150) 및 제2 전극들(510) 사이의 쇼트가 일어날 수 있다.
절연성 수지층(220)의 두께(d)가 제1 길이(h1)보다 크거나 같고, 제1 길이(h1)의 두 배보다 작거나 같은 경우 제2 기판(500)을 제1 기판(110)에 접합시킬 때 절연성 수지층(220)을 가압하더라도 절연성 수지층(220)의 유동이 작게 발생할 수 있다. 따라서 쇼트의 발생이 억제되고 도전 입자들(210)의 포착률이 향상될 수 있다.
절연성 수지층(220)은 예컨대 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 나일론 6(nylon 6), 폴리비닐리덴 플로라이드(polyvinylidene fluoride), 폴라카보네이트(polycarbonate), 폴리부틸렌 숙시네이트(polybutylene succinate) 및 폴리에틸렌(polyethylene) 중 적어도 하나를 포함할 수 있지만 이에 제한되지 않는다.
비전도성 필름(600)은 제2 기판(500)과 이방성 도전 필름(200) 사이에 배치될 수 있다. 비전도성 필름(600)은 제2 기판(500)을 제1 기판(110)에 물리적으로 연결하는 역할을 할 수 있다. 비전도성 필름(600)은 제2 기판(500)을 제1 기판(110)에 접합시킨 후 제2 기판(500) 및 이방성 도전 필름(200) 사이에 형성될 수 있다. 비전도성 필름(600)은 제2 영역(R2)에 형성될 수 있다. 비전도성 필름(600)은 절연성과 접착성이 있는 재료로 형성될 수 있다. 예컨대, 비전도성 필름(600)은 열 경화성 수지나 광 경화성 수지를 포함할 수 있다. 비전도성 필름(600)은 에폭시 수지층, 아크릴 수지층 및 폴리에스테르 수지층이 있을 수 있으나, 이에 제한되지 않는다.
다른 실시예에서 비전도성 필름(600)은 제2 기판(500)이 형성된 후에 제2 영역(R2)에 형성될 수 있다. 즉, 제1 기판(110)과 제2 기판(500)이 접합되기 전에 비전도성 필름(600)이 제2 기판(500) 상에 형성될 수 있다. 이 경우 비전도성 필름(600)을 따로 형성하기 위한 제조 공정이 생략될 수 있다. 따라서 제1 기판(110)과 제2 기판(500)의 접합 공정이 단순화될 수 있다.
기존 표시 장치에서 제1 기판의 배면에 제2 기판을 접합할 때, 접합할 때의 압력으로 인해 표시 패널이 손상될 수 있다. 구체적으로 도전 입자들이 구의 형상을 가지므로 충분한 접촉 면적을 확보하기 위해 상기 제1 기판과 상기 제2 기판이 접합할 때 높은 압력이 가해질 수 있다. 이 높은 압력으로 인해 표시 패널이 손상되어 표시 품질이 저하될 수 있다.
본 발명에 따른 실시예들에서는, 도전 입자들(210)이 제1 방향(D1)으로 가압된 구의 형상을 가짐으로써 제1 기판(110) 및 제2 기판(500)을 접합할 때 제1 기판(110) 및 제2 기판(500)에 압력이 적게 가해질 수 있다. 구체적으로 도전 입자들(210)이 제1 방향(D1)으로 가압된 구의 형상을 가짐으로써 적은 압력으로도 도전 입자들(210)의 제1 면(210a)과 제2 면(210b)이 각각 제1 전극(150) 및 제2 전극(510)에 접촉할 수 있다. 제1 면(210a)은 제1 도전 입자들(211) 각각과 제1 전극(150) 사이의 접촉 면적일 수 있다. 또한 제2 면(210b)은 제1 도전 입자들(211) 각각과 제2 전극(510) 사이의 접촉 면적일 수 있다. 따라서 적은 압력으로도 도전 입자들(210)과 제1 전극(150) 및 도전 입자들(210)과 제2 전극(510) 사이의 접촉 면적이 확보될 수 있다. 또한 제1 기판(110) 및 제2 기판(500)에 적은 압력이 가해짐으로써 제1 기판(110) 및 제2 기판(500)이 손상되지 않을 수 있다. 다만 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예들에서는 제2 기판(500)이 표시 패널(100)의 상면 또는 측면에 배치될 수 있다. 이 경우에도 마찬가지로 제1 기판(110) 및 제2 기판(500)에 적은 압력이 가해짐으로써 제1 기판(110) 및 제2 기판(500)이 손상되지 않을 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 7을 참조하여 설명하는 표시 장치(11) 중 도 1 내지 도 6을 참조하여 설명한 표시 장치(10)와 동일한 구성에 대해서는 상술하였으므로 이하에서는 생략될 수 있다.
도 7을 참고하면, 일 실시예에 따른 표시 장치(11)는 이방성 도전 필름(201)을 포함할 수 있다. 이방성 도전 필름(201)은 도전 입자들(210) 및 절연성 수지층(220)을 포함할 수 있다. 도전 입자들(210)은 제1 도전 입자들(211) 및 제2 도전 입자들(212)을 포함할 수 있다. 제1 도전 입자들(211)은 제1 전극(150) 및 제2 전극(510) 사이에 배치될 수 있다. 즉, 제1 도전 입자들(211)은 제1 전극(150) 및 제2 전극(510)과 접촉할 수 있다. 제1 방향(D1)으로의 제1 도전 입자들(211) 각각의 제1 길이(h1)는 제1 방향(D1)과 직교하는 제2 방향(D2)으로의 제1 도전 입자들(211) 각각의 제2 길이(h2)보다 작을 수 있다.
제2 도전 입자들(212)은 제1 전극(150) 및 제2 전극(510)과 중첩하지 않을 수 있다. 즉, 제2 도전 입자들(212)은 제1 전극(150) 및 제2 전극(510)과 접촉하지 않는 도전 입자들(210)을 의미할 수 있다. 제1 방향(D1)으로의 제2 도전 입자들(212) 각각의 제3 길이(h3)는 제2 방향(D2)으로의 제2 도전 입자들(212) 각각의 제4 길이(h4)보다 길 수 있다.
도면에 도시된 것과 달리 다른 실시예에서는 제1 전극(150) 및 제2 전극(510) 사이에 복수의 제1 도전 입자들(211)이 배치될 수 있다. 또한 인접하는 제1 전극들(150) 및 제2 전극들(510) 사이에도 복수의 제2 도전 입자들(212)이 배치될 수 있다.
도 5 및 도 6을 참조하면, 도전 입자들(210) 각각은 제1 방향(D1)으로 가압된 구의 형상을 가질 수 있다. 도전 입자들(210) 각각은 평평한 제1 면(210a), 제1 면(210a)을 마주하는 평평한 제2 면(210b) 및 제1 면(210a)과 제2 면(210b) 사이의 라운드진 곡면(210c)을 포함할 수 있다. 제1 면(210a) 및 제2 면(210b) 각각의 형상은 원형일 수 있다. 또한 도전 입자들(210) 각각의 제1 면(210a)과 평행한 단면의 형상도 원형일 수 있다.
따라서 제1 도전 입자들(211) 각각은 평평한 제1 면(211a) 및 제1 면(211a)을 마주하는 평평한 제2 면(211b)을 포함할 수 있다. 마찬가지로 제2 도전 입자들(212) 각각은 평평한 제1 면(212a) 및 제1 면(212a)을 마주하는 평평한 제2 면(212b)을 포함할 수 있다.
제1 도전 입자들(211)은 제1 기판(110) 및 제2 기판(500)을 접합시키는 과정에서 압력을 받을 수 있다. 따라서 가해진 압력에 의해 제1 도전 입자들(211) 각각은 형상이 변형될 수 있다. 제1 방향(D1)으로 압력이 가해지므로 제1 도전 입자들(211) 각각의 제1 길이(h1)는 변형 전보다 작아지고, 제2 길이(h2)는 변형 전보다 커질 수 있다. 제2 도전 입자들(212)은 압력을 받지 않아 형상이 유지될 수 있다. 따라서 제1 도전 입자들(211) 각각의 제1 길이(h1)는 제2 도전 입자들(212) 각각의 제4 길이(h4)보다 작을 수 있다. 마찬가지로 제1 도전 입자들(211) 각각의 제2 길이(h2)는 제2 도전 입자들(212) 각각의 제3 길이(h3)보다 클 수 있다.
제2 도전 입자들(212) 각각의 제2 면(212b)은 제1 기판(110)의 제1 면(110a)에 대하여 직각을 이룰 수 있다. 제1 기판(110)의 제1 면(110a)은 도면상 배면을 의미할 수 있다. 제2 도전 입자들(212) 각각의 제1 면(212a) 또한 제1 기판(110)의 제1 면(110a)에 대하여 직각을 이룰 수 있다. 즉 제2 도전 입자들(212) 각각은 제1 기판(110)에 대해 수직으로 배열될 수 있다.
이방성 도전 필름(201)을 제조할 때 도전 입자들(210)을 제1 기판(110)에 대해 수직으로 배열할 수 있다. 제1 기판(110) 및 제2 기판(500)이 접합될 때 제1 도전 입자들(211)은 제1 방향(D1)으로의 압력과 제1 방향(D1)으로의 압력보다 낮은 제2 방향(D2)으로의 압력을 받을 수 있다. 상기 압력들을 받은 제1 도전 입자들(211)은 제1 전극(150) 및 제2 전극(510) 사이에 수평하게 배열될 수 있다. 즉, 제1 면(211a) 및 제2 면(211b)이 제1 기판(110)의 제1 면(110a)과 평행하게 배열될 수 있다. 이에 반해 제2 도전 입자들(212)은 상기 압력들을 받지 않을 수 있다. 따라서 제2 도전 입자들(212) 각각의 제1 면(212a) 및 제2 면(212b)이 제1 기판(110)의 제1 면(110a)과 수직하게 배열될 수 있다.
절연성 수지층(220)의 두께(d)는 제1 도전 입자들(211) 각각의 제1 길이(h1)보다 크거나 같고, 제2 도전 입자들(212) 각각의 제3 길이(h3)의 두 배보다 작거나 같을 수 있다.
절연성 수지층(220)의 두께(d)가 제1 길이(h1)보다 작은 경우 절연성 수지층(220)이 제2 전극(510) 또는 제1 기판(110)과 접촉하지 않을 수 있다. 이 경우 제1 기판(110) 및 제2 기판(500) 사이의 전기적 연결이 약하게 형성될 수 있다. 또한 절연성 수지층(220)의 두께(d)가 도전 입자들(210) 각각의 제1 길이(h1)보다 작은 경우 도전 입자들(210) 각각의 절연성 수지층(220) 내에 존재하는 부분이 적을 수 있다. 따라서 절연성 수지층(220)이 도전 입자들(210)을 고정시키기 어려울 수 있다. 따라서 절연성 수지층(220)이 도전 입자들(210)을 고정시키기 어려울 수 있다.
절연성 수지층(220)의 두께(d)가 제3 길이(h3)의 두 배보다 크거나 같은 경우 제2 기판(500)을 제1 기판(110)에 접합시킬 때 절연성 수지층(220)의 유동이 크게 발생하여 절연성 수지층(220)의 일부가 인접하는 제2 전극들 사이로 밀려날 수 있다. 절연성 수지층(220)의 유동이 크게 발생하는 경우 절연성 수지층(220) 내에 배열된 도전 입자들(210)의 유동 또한 발생할 수 있다. 따라서 도전 입자들(210)의 일부가 인접하는 제2 전극들(510) 사이로 밀려날 수 있다. 도전 입자들(210)이 제1 영역(R1)보다 제2 영역(R2)에 많아질 수 있다. 소수의 도전 입자들(210)이 제1 영역(R1)에 위치하는 경우 제1 전극(150) 및 제2 전극(510) 사이의 전기적 연결이 원활하지 않을 수 있다. 또한 다수의 도전 입자들(210)이 제2 영역(R2)에 위치하는 경우 인접하는 제1 전극들(150) 및 제2 전극들(510) 사이의 쇼트가 일어날 수 있다.
절연성 수지층(220)의 두께(d)가 제1 길이(h1)보다 크거나 같고, 제3 길이(h3)의 두 배보다 작거나 같은 경우 제2 기판(500)을 제1 기판(110)에 접합시킬 때 절연성 수지층(220)을 가압하더라도 절연성 수지층(220)의 유동이 작게 발생할 수 있다. 따라서 쇼트의 발생이 억제되고 도전 입자들(210)의 포착률이 향상될 수 있다.
가압된 제1 도전 입자들(211) 및 제2 도전 입자들(212)을 절연성 수지층(220)에 배열하여 고정시킴으로써 제2 기판(500)을 제1 기판(110)에 접합할 때 제1 도전 입자들(211)의 넓은 접촉 면적을 얻을 수 있다. 넓은 접촉 면적을 확보하여 제1 기판(110)과 제2 기판(500) 사이에 전기적 연결이 원활하게 이뤄질 수 있다. 또한 제2 도전 입자들(212)과 제2 도전 입자들(212)과 인접하는 제1 전극들(150) 및 제2 전극들(510) 간의 거리를 확보할 수 있다. 따라서 제2 도전 입자들(212)과 인접하는 제1 전극들(150) 및 제2 전극들(510) 간에 쇼트가 일어나는 것을 방지할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 8을 참조하여 설명하는 표시 장치(12) 중 도 7을 참조하여 설명한 표시 장치(11)와 동일한 구성에 대해서는 상술하였으므로 이하에서는 생략될 수 있다.
도 8을 참조하면 일 실시예에 따른 표시 장치(12)는 이방성 도전 필름(202)을 포함할 수 있다. 이방성 도전 필름(202)은 도전 입자들(210) 및 절연성 수지층(220)을 포함할 수 있다. 도전 입자들(210)은 제1 도전 입자들(211) 및 제2 도전 입자들(212)을 포함할 수 있다. 제1 도전 입자들(211)은 제1 전극(150) 및 제2 전극(510) 사이에 배치될 수 있다. 즉, 제1 도전 입자들(211)은 제1 전극(150) 및 제2 전극(510)과 접촉할 수 있다. 제1 기판(110)으로부터 제2 기판(500)으로의 방향인 제1 방향(D1)으로의 제1 도전 입자들(211) 각각의 제1 길이(h1)는 제1 방향(D1)과 직교하는 제2 방향(D2)으로의 제1 도전 입자들(211) 각각의 제2 길이(h2)보다 작을 수 있다.
제2 도전 입자들(212)은 제1 전극(150) 및 제2 전극(510)과 중첩하지 않을 수 있다. 즉, 제2 도전 입자들(212)은 제1 전극(150) 및 제2 전극(510)과 접촉하지 않는 도전 입자들(210)을 의미할 수 있다. 제1 방향(D1)으로의 제2 도전 입자들(212) 각각의 제3 길이(h3)는 제2 방향(D2)으로의 제2 도전 입자들(212) 각각의 제4 길이(h4)보다 길 수 있다.
도 5 및 도 6을 참조하면, 도전 입자들(210) 각각은 제1 방향(D1)으로 가압된 구의 형상을 가질 수 있다. 도전 입자들(210) 각각은 평평한 제1 면(210a), 제1 면(210a)을 마주하는 평평한 제2 면(210b) 및 제1 면(210a)과 제2 면(210b) 사이의 라운드진 곡면(210c)을 포함할 수 있다.
따라서 제1 도전 입자들(211) 각각은 평평한 제1 면(211a) 및 제1 면(211a)을 마주하는 평평한 제2 면(211b)을 포함할 수 있다. 마찬가지로 제2 도전 입자들(212) 각각은 평평한 제1 면(212a) 및 제1 면(212a)을 마주하는 평평한 제2 면(212b)을 포함할 수 있다.
제2 도전 입자들(212) 각각의 제2 면(212b)은 제1 기판(110)의 제1 면(110a)에 대하여 약 45도보다 크고 약 90도보다 작은 각도(θ)를 이룰 수 있다. 제2 도전 입자들(212) 각각의 제1 면(212a) 또한 제1 기판(110)의 제1 면(110a)에 대하여 제2 도전 입자들(212) 각각의 제2 면(212b)과 동일한 각도(θ)를 이룰 수 있다.
이방성 도전 필름(202)을 제조할 때 도전 입자들(210)을 제1 기판(110)에 대해 일정 각도(θ) 기울어진 상태로 배열할 수 있다. 제1 기판(110) 및 제2 기판(500)이 접합될 때 제1 도전 입자들(211)은 제1 방향(D1)으로의 압력을 받을 수 있다. 상기 압력을 받은 제1 도전 입자들(211)은 제1 전극(150) 및 제2 전극(510) 사이에 수평하게 배열될 수 있다. 즉, 제1 면(211a) 및 제2 면(211b)이 제2 기판(500)과 평행하게 배열될 수 있다. 도 7의 표시 장치(11)와 달리 도 8의 표시 장치(12)의 도전 입자들(210)은 제1 기판(110)의 제1 면(110a)에 대해 일정 각도(θ) 기울어진 상태로 배열되어 있으므로 제2 방향(D2)으로의 압력이 필요하지 않을 수 있다. 즉, 제1 도전 입자들(211)이 제2 방향(D2)으로의 압력을 받지 않아도 제1 방향(D1)으로의 압력만으로 제1 도전 입자들(211)의 제1 면(211a) 및 제2 면(211b)이 제2 기판(500)과 평행하게 배치될 수 있다. 이에 반해 제2 도전 입자들(212)은 상기 압력을 받지 않을 수 있다. 따라서 제2 도전 입자들(212) 각각의 제1 면(212a) 및 제2 면(212b)이 제1 기판(110)과 일정 각도(θ) 기울어진 상태로 배열될 수 있다.
이로 인해, 도전 입자들(210)과 제1 전극(150) 및 제2 전극(510) 간에 넓은 접촉 면적을 확보하여 제1 기판(110)과 제2 기판(500) 사이에 전기적 연결이 원활하게 이뤄질 수 있다. 또한 제2 도전 입자들(212)과 제2 도전 입자들(212)과 인접하는 제1 전극들(150) 및 제2 전극들(510) 간의 거리를 확보할 수 있다. 따라서 제2 도전 입자들(212)과 인접하는 제1 전극들(150) 및 제2 전극들(510) 간에 쇼트가 일어나는 것을 방지할 수 있다.
도 9 내지 도 19는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다.
도 9 내지 도 19를 참조하여 설명하는 표시 장치(10)의 제조 방법 중 도 1 내지 도 6을 참조하여 설명한 표시 장치(10)와 동일한 부분에 대해서는 상술하였으므로 이하에서는 생략될 수 있다.
도 9 및 도 10을 참조하면, 제1 지그(700) 상에 폴리머 비드들(213)이 도포될 수 있다. 폴리머 비드들(213) 각각은 구의 형상을 가질 수 있다. 제1 지그(700)에 배치된 구형의 폴리머 비드들(213)에 가열 및 가압 장치가 열과 압력을 가할 수 있다. 열과 압력을 받은 폴리머 비드들(213) 각각은 원형 판의 형상을 가질 수 있다. 구체적으로 구형의 폴리머 비드들(213)이 제1 방향(D1)으로 압력을 받은 후 열을 받아 가압된 구형, 즉 원형 판의 형상을 가질 수 있다. 따라서 폴리머 비드들(213) 각각의 단축의 길이가 상기 단축과 직교하는 장축의 길이보다 작을 수 있다. 폴리머 비드들(213)은 열가소성 수지로 형성될 수 있다. 열가소성 수지는 예를 들면 폴리에틸렌, 나일론, 폴리아세틸수지, 염화 비닐 수지, 폴리스테렌, ABS 수지 및 아크릴 수지 중 적어도 하나를 포함할 수 있다.
도 11을 참조하면, 폴리머 비드(213)의 표면에 금속을 도금할 수 있다. 상기 금속은 예를 들면, 니켈, 코발트, 금, 은, 구리 등을 포함할 수 있다. 도전 입자들(210)은 폴리머 비드(213)의 표면에 금속을 포함하는 코팅층(214)을 형성하여 형성될 수 있다. 코팅층(214)은 무전해 도금, 전기 도금, 물리적 증착, Paste 코팅 등의 방법으로 형성될 수 있으나 이에 제한되지 않는다. 도 12를 더 참조하면, 도전 입자들(210) 각각은 제1 방향(D1)으로 가압된 구의 형상을 가질 수 있다. 도전 입자들(210) 각각은 평평한 제1 면(210a), 제1 면(210a)을 마주하는 평평한 제2 면(210b) 및 제1 면(210a)과 제2 면(210b) 사이의 라운드진 곡면(210c)을 포함할 수 있다. 제1 면(210a) 및 제2 면(210b) 각각의 형상은 원형일 수 있다. 또한 도전 입자들(210) 각각의 제1 면(210a)과 평행한 단면의 형상도 원형일 수 있다.
도전 입자들(210) 또한 폴리머 비드들(213)과 마찬가지로 도전 입자들(210) 각각의 단축의 길이(h1)가 단축과 직교하는 장축의 길이(h2)보다 작을 수 있다. 도전 입자들(210) 각각의 단축이란 제1 면(210a) 및 제2 면(210b) 사이의 가장 짧은 거리를 의미할 수 있다. 도전 입자들(210) 각각의 장축이란 단축과 직교하는 단면 중 가장 큰 원의 직경을 의미할 수 있다.
도 13을 참조하면, 복수의 그루브들(810)을 포함하는 제2 지그(800)가 제공될 수 있다. 제2 지그(800) 상에 도전 입자들(210)이 도포될 수 있다. 도전 입자들(210)은 분산액에 분산된 상태로 제2 지그(800) 상에 도포될 수 있다. 이러한 분산액으로, 예를 들면, 바인더 액이 있을 수 있다.
도전 입자들(210)은 제2 지그(800)의 그루브(810)에 충진될 수 있다. 도전 입자들(210)의 충진을 위해 블레이드(820)가 사용될 수 있다. 블레이드(820)를 사용하여 도전 입자들(210)을 그루브(810)에 밀어 넣음으로써 도전 입자들(210)이 그루브(810)에 충진되도록 할 수 있다. 그루브(810)의 저면(810a)의 길이는 도전 입자들(210)을 수용할 수 있도록 도전 입자들(210) 각각의 제2 길이(h2)보다 크거나 같을 수 있다. 블레이드(820)를 사용함으로써, 도전 입자들(210)의 제2 면(210b)이 그루브들(810) 각각의 저면(810a)에 평행하게 배열될 수 있다. 즉, 도전 입자들(210) 각각의 상기 장축이 제2 지그(800)의 제1 면(800a)과 평행하고, 도전 입자들(210) 각각의 상기 단축이 제2 지그(800)의 제1 면(800a)과 수직하게 제2 지그(800) 상에 배열될 수 있다.
도 14 및 도 15를 참조하면, 제2 지그(800) 및 도전 입자들(210) 상에 미경화 수지층(830)이 도포될 수 있다. 미경화 수지층(830)을 도포한 뒤 미경화 수지층(830) 및 도전 입자들(210)로부터 제2 지그(800)를 제거할 수 있다. 미경화 수지층(830)은 예컨대 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 나일론 6(nylon 6), 폴리비닐리덴 플로라이드(polyvinylidene fluoride), 폴라카보네이트(polycarbonate), 폴리부틸렌 숙시네이트(polybutylene succinate) 및 폴리에틸렌(polyethylene) 중 적어도 하나를 포함할 수 있지만 이에 제한되지 않는다.
도 16을 참조하면, 제1 기판(110)을 포함하는 표시 패널(100)이 제공될 수 있다. 제1 기판(110)은 제1 전극(150)을 포함할 수 있다. 도면에서 제1 전극(150)은 제1 기판(110)에 내장된 것으로 표현되었으나 제1 전극(150)은 제1 기판(110)의 하부면으로부터 돌출되어 형성될 수 있다. 도전 입자들(210)이 배열된 미경화 수지층(830)이 제1 기판(110) 위에 배치될 수 있다. 도전 입자들(210) 각각의 장축은 제1 기판(110)의 제1 면(110a)과 평행할 수 있다. 상기 장축과 직교하는 도전 입자들(210) 각각의 단축은 제1 기판(110)의 제1 면(110a)과 수직할 수 있다.
도 17 및 도 18을 참조하면, 고온 툴(520), 제2 기판(500) 및 제2 기판(500)의 제1 면(500a)에 부착된 제2 전극(510)이 제공될 수 있다. 고온 툴(520)은 제2 기판(500)의 제1 면(500a)을 마주하는 제2 기판(500)의 제2 면(500b)에 접촉할 수 있다. 고온 툴(520)은 제2 기판(500) 및 제2 전극(510)에 열을 전달할 수 있다. 제2 기판(500)이 제1 방향(D1)으로 압력을 받을 수 있다. 이에 따라 제2 전극(510)이 미경화 수지층(830) 및 도전 입자들(210)에 압력을 가할 수 있다. 제2 기판(500)은 제2 전극(510) 및 제1 전극(150)이 도전 입자들(210)과 접촉할 때까지 제1 방향(D1)으로 압력을 받을 수 있다. 제2 전극(510) 및 제1 전극(150)이 도전 입자들(210)과 접촉하는 경우, 고온 툴(520)로부터 제2 기판(500) 및 제2 전극(510)을 통해 미경화 수지층(830)에 열이 전달될 수 있다. 미경화 수지층(830)에 열이 전달되는 경우 미경화 수지층(830)이 경화되어 절연성 수지층(220)을 형성할 수 있다. 다만 미경화 수지층(830)을 경화시키는 방법은 이에 한정되지 않을 수 있다. 절연성 수지층(220)은 경화된 상태로 고정되어 도전 입자들(210)의 형상과 위치를 고정시킬 수 있다. 결과적으로 경화된 절연성 수지층(220)이 도전 입자들(210)을 고정시켜 이방성 도전 필름(200)이 형성될 수 있다.
절연성 수지층(220)의 두께(d)는 도전 입자들(210) 각각의 단축의 길이(h1)보다 크거나 같을 수 있다. 절연성 수지층(220)의 두께(d)는 도전 입자들(210) 각각의 단축의 길이(h1)의 두 배보다 작거나 같을 수 있다. 절연성 수지층(220)의 두께(d)가 단축의 길이(h1)보다 크거나 같고, 단축의 길이(h1)의 두 배보다 작거나 같은 경우 제2 기판(500)을 제1 기판(110)에 접합시킬 때 절연성 수지층(220)을 가압하더라도 절연성 수지층(220)의 유동이 작게 발생할 수 있다. 따라서 쇼트의 발생이 억제되고 도전 입자들(210)의 포착률이 향상될 수 있다.
도 18 및 도 19를 참조하면, 절연성 수지층(220)을 경화시켜 제1 기판(110) 및 제2 기판(500)을 접합시킨 후 고온 툴(520)을 제거할 수 있다. 또한 제1 기판(110) 및 제2 기판(500)을 접합시킨 경우, 제2 기판(500)과 절연성 수지층(220) 사이에 빈 공간이 존재할 수 있다. 구체적으로 제2 전극들(510) 사이에 빈 공간이 존재할 수 있다. 제2 기판(500)과 이방성 도전 필름(200) 사이의 빈 공간에 비전도성 필름(600)이 형성될 수 있다. 일 실시예에서 비전도성 필름(600)은 모세관 현상을 이용하여 제2 기판(500)과 이방성 도전 필름(200) 사이의 빈 공간에 형성될 수 있다. 다만 본 발명에 따른 실시예들은 이에 한정되지 않으며, 다른 실시예에서는 비전도성 필름(600)이 제2 기판(500)이 제1 기판(110)에 접합되기 전에 제2 기판(500) 상에 미리 형성될 수 있다. 즉, 비전도성 필름(600)이 제2 기판(500) 상에 형성된 후에 제2 기판(500)과 제1 기판(110)이 접합될 수 있다. 따라서 제2 기판(500)을 제1 기판(110)에 접합시킬 때 비전도성 필름(600)과 이방성 도전 필름(200) 또한 서로 접착될 수 있다. 이 경우 비전도성 필름(600)을 형성하기 위한 추가 공정이 필요하지 않으므로 표시 장치(10)의 제조 공정이 간소화될 수 있다.
도 20 내지 도 30은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 20 내지 도 30을 참조하여 설명하는 표시 장치(11)의 제조 방법 중 도 9 내지 도 19를 참조하여 설명한 표시 장치(10)의 제조 방법과 동일한 단계들에 대해서는 상술하였으므로 이하에서는 생략될 수 있다.
도 20 및 도 21을 참조하면, 복수의 그루브들(810)을 포함하는 제2 지그(800)가 제공될 수 있다. 일 실시예에서는 도전 입자들(210)이 제2 지그(800)의 그루브(810)에 충진될 수 있다. 그 후 충진된 도전 입자들(210)을 자화시킬 수 있다. 다만, 다른 실시예에서는 도전 입자들(210)을 먼저 자화시킨 후 자화된 도전 입자들(210)이 제2 지그(800)에 충진될 수 있다. 외부 자기장을 자화된 도전 입자들(210)에 가할 수 있다. 외부 자기장으로 도전 입자들(210)을 제2 지그(800)의 제1 면(800a)에 대하여 수직으로 배열시킬 수 있다. 즉, 외부 자기장을 가하여 도전 입자들(210) 각각의 단축이 제2 지그(800)의 제1 면(800a)에 대하여 평행하도록 배열시킬 수 있다.
도 22 및 도 23을 참조하면, 제2 지그(800)를 제거한 후 외부 자기장에 의해 배열된 도전 입자들(210) 상에 미경화 수지층(830)이 도포될 수 있다. 미경화 수지층(830)이 도포된 후 외부 자기장이 제거될 수 있다.
도 24 내지 도 28을 참조하면, 일 실시예에 따른 표시 장치(11)의 제조 방법에 있어서, 제2 지그(801)에 그루브(810)의 저면이 기울어지게 형성될 수 있다. 도 25 및 도 26을 참조하면, 그루브(810)에 도전 입자들(210)이 배치시킨 후 도전 입자들(210)의 단축들이 일렬로 배열되게 하기 위해 제2 지그(801)를 기울일 수 있다. 도 27을 참조하면, 그 후 도전 입자들(210) 및 제2 지그(801) 상에 미경화 수지층(830)이 도포될 수 있다. 도 28을 참조하면, 미경화 수지층(830)이 도전 입자들(210) 상에 도포된 후 제2 지그(801)가 제거될 수 있다.
도 29 및 도 30을 참조하면, 제1 전극(150)을 포함하는 제1 기판(110), 고온 툴(520), 제2 기판(500) 및 제2 기판(500)의 제1 면(500a)에 부착된 제2 전극(510)이 제공될 수 있다. 도면에서 제1 전극(150)은 제1 기판(110)에 내장된 것으로 표현되었으나 제1 전극(150)은 제1 기판(110)의 하부면으로부터 돌출되어 형성될 수 있다. 도전 입자들(210)을 포함하는 미경화 수지층(830)은 제1 기판(110) 위에 배치될 수 있다. 도전 입자들(210) 각각의 단축은 제1 기판(110)의 제1 면(110a)과 평행할 수 있다. 상기 단축과 직교하는 도전 입자들(210) 각각의 장축은 제1 기판(110)의 제1 면(110a)과 수직할 수 있다.
제2 기판(500)이 제1 방향(D1) 및 제2 방향(D2)으로 압력을 받을 수 있다. 제2 방향(D2)으로의 압력은 제1 방향(D1)으로의 압력에 비해 작을 수 있다. 제1 전극(150) 및 제2 전극(510) 사이에 배치된 도전 입자들(210)은 제1 도전 입자들(211)로 정의될 수 있다. 제1 도전 입자들(211)을 제외한 나머지 도전 입자들(210)은 제2 도전 입자들(212)로 정의될 수 있다. 제1 도전 입자들(211)은 상기 압력들을 받을 수 있고 제2 도전 입자들(212)은 상기 압력들을 받지 않을 수 있다. 상기 압력들을 받은 제1 도전 입자들(211)이 제1 전극(150) 및 제2 전극(510)에 접촉할 수 있다. 따라서 제1 도전 입자들(211) 각각의 장축이 제1 기판(110)의 제1 면(110a)과 평행할 수 있고, 제1 도전 입자들(211) 각각의 단축이 제1 기판(110)의 제1 면(110a)과 수직할 수 있다. 이로 인해 제1 도전 입자들(211)의 넓은 접촉 면적이 확보될 수 있다. 이에 반해 제2 도전 입자들(212)은 상기 압력들을 받지 않을 수 있다. 따라서 제2 도전 입자들(212) 각각의 장축이 제1 기판(110)의 제1 면(110a)과 수직하게 배열될 수 있다. 제2 도전 입자들(212) 각각의 단축은 제1 기판(110)의 제1 면(110a)과 평행하게 배열될 수 있다.
고온 툴(520)이 열과 압력을 도전 입자들(210) 및 미경화 수지층(830)에 가할 수 있다. 이로 인해 미경화 수지층(830)이 경화되어 절연성 수지층(220)이 될 수 있고 도전 입자들(210)을 포함하는 이방성 도전 필름(201)이 형성될 수 있다.
절연성 수지층(220)의 두께(d)는 제1 도전 입자들(211) 각각의 단축의 길이(h1)보다 크거나 같고, 제2 도전 입자들(212) 각각의 장축의 길이(h3)의 두 배보다 작거나 같을 수 있다. 절연성 수지층(220)의 두께(d)가 제1 도전 입자들(211) 각각의 단축의 길이(h1)보다 크거나 같고, 제2 도전 입자들(212) 각각의 장축의 길이(h3)의 두 배보다 작거나 같은 경우 제2 기판(500)을 제1 기판(110)에 접합시킬 때 절연성 수지층(220)을 가압하더라도 절연성 수지층(220)의 유동이 작게 발생할 수 있다. 따라서 쇼트의 발생이 억제되고 도전 입자들(210)의 포착률이 향상될 수 있다.
가압된 제1 도전 입자들(211) 및 제2 도전 입자들(212)을 절연성 수지층(220)에 배열하여 고정시킴으로써 제2 기판(500)을 제1 기판(110)에 접합할 때 제1 도전 입자들(211)의 넓은 접촉 면적을 얻을 수 있다. 넓은 접촉 면적을 확보하여 제1 기판(110)과 제2 기판(500) 사이에 전기적 연결이 원활하게 이뤄질 수 있다. 또한 제2 도전 입자들(212)과 제2 도전 입자들(212)과 인접하는 제1 전극들(150) 및 제2 전극들(510) 간의 거리를 확보할 수 있다. 따라서 제2 도전 입자들(212)과 인접하는 제1 전극들(150) 및 제2 전극들(510) 간에 쇼트가 일어나는 것을 방지할 수 있다.
도 31은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 31을 참조하면, 도전 입자들(210)이 제1 기판(110)의 제1 면(110a)에 대하여 일정 각도(θ)를 이루며 배열될 수 있다. 제2 기판(500)이 제1 방향(D1)으로 압력을 받을 수 있다. 상기 압력을 받은 제1 도전 입자들(211)은 제1 전극(150) 및 제2 전극(510) 과 접촉할 수 있다. 따라서 상기 압력들을 받은 제1 도전 입자들(211) 각각의 장축이 제1 기판(110)의 제1 면(110a)과 평행할 수 있고, 제1 도전 입자들(211) 각각의 단축이 제1 기판(110)의 제1 면(110a)과 수직할 수 있다. 이로 인해 제1 도전 입자들(211)의 넓은 접촉 면적이 확보될 수 있다. 이에 반해 제2 도전 입자들(212)은 상기 압력들을 받지 않을 수 있다. 따라서 제2 도전 입자들(212) 각각의 장축이 제1 기판(110)의 제1 면(110a)과 일정 각도(θ)를 이룰 수 있다. 일정 각도(θ)는 약 45도보다 크고 약 90도보다 작은 각도를 의미할 수 있다. 도 30의 표시 장치(11)의 제조 방법과 달리 도 31의 표시 장치(12)의 제조 방법은 도전 입자들(210)이 제1 기판(110)의 제1 면(110a)에 대해서 일정 각도(θ) 기울어진 상태로 배열되어 있으므로 제1 기판(110)과 제2 기판(500)이 접합할 때 제2 방향(D2)으로의 압력이 필요하지 않을 수 있다. 즉, 제1 도전 입자들(211)이 제2 방향(D2)으로의 압력을 받지 않아도 제1 방향(D1)으로의 압력만으로 제1 도전 입자들(211) 각각의 장축이 제1 기판(110)의 제1 면(110a)과 평행할 수 있다.
도전 입자들(210)이 제1 방향(D1)으로 가압된 구의 형상을 가짐으로써 제1 기판(110) 및 제2 기판(500)을 접합할 때 제1 기판(110) 및 제2 기판(500)에 압력이 적게 가해질 수 있다. 따라서 제1 기판(110) 및 제2 기판(500)에 적은 압력이 가해짐으로써 제1 기판(110) 및 제2 기판(500)이 손상되지 않을 수 있다.
제1 도전 입자들(211)이 제1 방향(D1)으로 가압된 구의 형상을 가짐으로써 제1 도전 입자들(211)의 제1 면(211a)과 제2 면(211b)이 각각 제1 전극(150) 및 제2 전극(510)에 접촉할 수 있다. 따라서 적은 압력으로도 제1 도전 입자들(211)과 제1 전극(150) 및 제1 도전 입자들(211)과 제2 전극(510) 사이의 접촉 면적들이 넓게 확보될 수 있다. 도전 입자들(210)과 제1 전극(150) 및 제2 전극(510) 간에 넓은 접촉 면적을 확보하여 제1 기판(110)과 제2 기판(500) 사이에 전기적 연결이 원활하게 이뤄질 수 있다.
또한 제2 도전 입자들(212)과 제2 도전 입자들(212)과 인접하는 제1 전극들(150) 및 제2 전극들(510) 간의 거리를 확보할 수 있다. 따라서 제2 도전 입자들(212)과 인접하는 제1 전극들(150) 및 제2 전극들(510) 간에 쇼트가 일어나는 것을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명의 예시적인 실시예들에 따른 이방성 도전 필름 및 이를 포함하는 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
10, 11, 12: 표시 장치 100: 표시 패널
110: 제1 기판 120: 밀봉 기판
130: 화소부 140: 실링 부재
150: 제1 전극
200, 201, 202: 이방성 도전 필름 210: 도전 입자들
211: 제1 도전 입자들 212: 제2 도전 입자들
213: 폴리머 비드들 214: 코팅층
220: 절연성 수지층 300: 인쇄 회로 기판
400: 구동칩 500: 제2 기판
510: 제2 전극 520: 고온 툴
DA: 표시 영역 NDA: 비표시 영역
600: 비전도성 필름 700: 제1 지그
800: 제2 지그 810: 그루브
820: 블레이드 830: 미경화 수지층

Claims (20)

  1. 제1 전극을 포함하는 제1 기판;
    상기 제1 기판 아래에 배치된 제2 기판;
    상기 제2 기판의 제1 면에 부착되고 상기 제1 전극에 중첩하는 제2 전극; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치되는 절연성 수지층 및 상기 절연성 수지층 내에 배열되는 복수의 도전 입자들을 포함하는 이방성 도전 필름을 포함하고,
    상기 도전 입자들은 상기 제1 전극 및 상기 제2 전극과 중첩하는 제1 도전 입자들 및 상기 제1 도전 입자들을 제외한 나머지 제2 도전 입자들을 포함하며,
    상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각은 평평한 제1 면, 상기 제1 면을 마주하는 평평한 제2 면 및 상기 제1 면과 상기 제2 면 사이의 라운드진 곡면을 포함하며,
    상기 제1 기판으로부터 상기 제2 기판으로의 방향인 제1 방향으로의 상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각의 제1 길이는 상기 제1 방향과 직교하는 제2 방향으로의 상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각의 제2 길이보다 작은 표시 장치.
  2. 제1항에 있어서, 상기 절연성 수지층의 두께는,
    상기 제1 길이보다 크거나 같고, 상기 제1 길이의 두 배보다 작거나 같은 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 도전 입자들 각각의 상기 제1 면은 상기 제1 전극과 접촉하고,
    상기 도전 입자들 각각의 상기 제2 면은 상기 제2 전극과 접촉하는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서, 상기 도전 입자들 각각의 상기 제1 면 및 상기 제2 면 각각의 형상은 원형인 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 도전 입자들 각각은,
    열가소성 수지를 포함하는 폴리머 비드 및 상기 폴리머 비드를 둘러싸며, 금속을 포함하는 코팅층을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 제2 기판과 상기 이방성 도전 필름 사이에 배치되는 비전도성 필름을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 전극을 포함하는 제1 기판;
    상기 제1 기판 아래에 배치된 제2 기판;
    상기 제2 기판의 제1 면에 부착되고 상기 제1 전극에 중첩하는 제2 전극; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치되는 절연성 수지층 및 상기 절연성 수지층 내에 배열되는 복수의 도전 입자들을 포함하는 이방성 도전 필름을 포함하고,
    상기 도전 입자들은 상기 제1 전극 및 상기 제2 전극과 중첩하는 제1 도전 입자들 및 상기 제1 도전 입자들을 제외한 나머지 제2 도전 입자들을 포함하며,
    상기 제1 기판으로부터 상기 제2 기판으로의 방향인 제1 방향으로의 상기 제1 도전 입자들 각각의 제1 길이는 상기 제1 방향과 직교하는 제2 방향으로의 상기 제1 도전 입자들 각각의 제2 길이보다 작고,
    상기 제1 방향으로의 상기 제2 도전 입자들 각각의 제3 길이는 상기 제2 방향으로의 상기 제2 도전 입자들 각각의 제4 길이보다 큰 표시 장치.
  8. 제7항에 있어서, 상기 제1 도전 입자들 및 상기 제2 도전 입자들 각각은,
    평평한 제1 면, 상기 제1 면을 마주하는 평평한 제2 면 및 상기 제1 면과 상기 제2 면 사이의 라운드진 곡면을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8항에 있어서, 상기 제1 도전 입자들 각각의 상기 제1 면은 상기 제1 전극과 접촉하고,
    상기 제1 도전 입자들 각각의 상기 제2 면은 상기 제2 전극과 접촉하는 것을 특징으로 하는 표시 장치.
  10. 제8항에 있어서, 상기 제2 도전 입자들 각각은,
    상기 제2 도전 입자들 각각의 상기 제2 면이 상기 제1 기판의 제1 면에 대하여 직각을 이루는 것을 특징으로 하는 표시 장치.
  11. 제8항에 있어서, 상기 제2 도전 입자들 각각은,
    상기 제2 도전 입자들 각각의 상기 제2 면이 상기 제1 기판의 제1 면에 대하여 45도보다 크고 90도보다 작은 각도를 이루는 것을 특징으로 하는 표시 장치.
  12. 제7항에 있어서, 상기 절연성 수지층의 두께는,
    상기 제1 도전 입자들 각각의 제1 길이보다 크거나 같고, 상기 제2 도전 입자들 각각의 상기 제3 길이의 두 배보다 작거나 같은 것을 특징으로 하는 표시 장치.
  13. 폴리머 비드들 각각을 일 방향으로 가압하는 단계;
    가압된 상기 폴리머 비드들을 금속으로 도금해서 도전 입자들을 형성하는 단계;
    상기 도전 입자들을 배열하는 단계;
    배열된 상기 도전 입자들에 미경화 수지층을 도포하는 단계;
    상기 수지층을 사이에 두고 제1 전극을 포함하는 제1 기판 및 제2 전극이 부착된 제2 기판을 접합하는 단계; 및
    상기 수지층을 경화시켜 상기 도전 입자들을 경화된 절연성 수지층 내에 고정하는 단계를 포함하는 표시 장치의 제조 방법.
  14. 제13항에 있어서, 상기 도전 입자들을 배열하는 단계는
    상기 도전 입자들 각각의 장축이 상기 제1 기판의 제1 면과 평행하고, 상기 장축과 직교하는 상기 도전 입자들 각각의 단축이 상기 제1 면과 수직하게 배열하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제14항에 있어서, 상기 절연성 수지층의 두께는,
    상기 도전 입자들 각각의 상기 단축의 길이보다 크거나 같고, 상기 단축의 길이의 두 배보다 작거나 같은 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제13항에 있어서, 상기 도전 입자들을 배열하는 단계는
    상기 도전 입자들 각각의 단축이 상기 제1 기판의 제1 면과 평행하고, 상기 단축과 직교하는 상기 도전 입자들 각각의 장축이 상기 제1 면과 수직하게 배열하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16항에 있어서, 상기 도전 입자들은 상기 제1 전극 및 상기 제2 전극과 중첩하는 제1 도전 입자들 및 상기 제1 도전 입자들을 제외한 나머지 제2 도전 입자들을 포함하며,
    상기 제1 기판 및 상기 제2 기판을 접합하는 단계는,
    상기 제1 도전 입자들 각각의 장축이 상기 제1 기판의 상기 제1 면과 평행하고, 상기 장축과 직교하는 상기 제1 도전 입자들 각각의 단축이 상기 제1 면과 수직하게 배열되고,
    상기 제2 도전 입자들 각각의 장축이 상기 제1 기판의 상기 제1 면과 수직하고, 상기 장축과 직교하는 상기 제2 도전 입자들 각각의 단축이 상기 제1 면과 평행하게 배열되는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17항에 있어서, 상기 절연성 수지층의 두께는,
    상기 제1 도전 입자들 각각의 상기 단축의 길이보다 크거나 같고, 상기 제2 도전 입자들 각각의 상기 장축의 길이의 두 배보다 작거나 같은 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제16항에 있어서, 상기 도전 입자들을 배열하는 단계는,
    상기 도전 입자들을 자화시킨 후, 외부 자기장을 이용하여 배열하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제13항에 있어서, 상기 도전 입자들을 배열하는 단계는,
    상기 도전 입자들을 그루브를 포함하는 지그에 배열시키는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020200180994A 2020-12-22 2020-12-22 이방성 도전 필름을 포함하는 표시 장치 및 표시 장치의 제조 방법 KR20220090647A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200180994A KR20220090647A (ko) 2020-12-22 2020-12-22 이방성 도전 필름을 포함하는 표시 장치 및 표시 장치의 제조 방법
CN202111180304.7A CN114725161A (zh) 2020-12-22 2021-10-11 包括各向异性导电膜的显示装置和制造显示装置的方法
US17/453,216 US11864437B2 (en) 2020-12-22 2021-11-02 Display device including anisotropic conductive film and method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200180994A KR20220090647A (ko) 2020-12-22 2020-12-22 이방성 도전 필름을 포함하는 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220090647A true KR20220090647A (ko) 2022-06-30

Family

ID=82021658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200180994A KR20220090647A (ko) 2020-12-22 2020-12-22 이방성 도전 필름을 포함하는 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11864437B2 (ko)
KR (1) KR20220090647A (ko)
CN (1) CN114725161A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3458707B2 (ja) 1998-05-06 2003-10-20 松下電器産業株式会社 実装ユニット
JP2005194393A (ja) * 2004-01-07 2005-07-21 Hitachi Chem Co Ltd 回路接続用接着フィルム及び回路接続構造体
JP5074082B2 (ja) 2007-04-16 2012-11-14 ソニーケミカル＆インフォメーションデバイス株式会社 導電性粒子体及びこれを用いた異方性導電接続材料、並びに導電性粒子体の製造方法
KR20090073369A (ko) 2007-12-31 2009-07-03 주식회사 효성 이방성 도전 필름 및 이를 포함하는 표시 소자
JP5410387B2 (ja) 2010-08-31 2014-02-05 デクセリアルズ株式会社 導電性粒子及びその製造方法、並びに異方性導電フィルム、接合体、及び接続方法
KR101785151B1 (ko) 2015-08-05 2017-10-18 한국과학기술원 비구형 형태의 전도성 입자를 이용한 굴곡이 있는 기판의 전기 접속용 이방성 전도 필름
US10756119B2 (en) * 2016-04-20 2020-08-25 Samsung Display Co., Ltd. Display device and method for manufacturing same

Also Published As

Publication number Publication date
US20220199743A1 (en) 2022-06-23
US11864437B2 (en) 2024-01-02
CN114725161A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US11226522B2 (en) Display apparatus and electronic device
CN103680319B (zh) 显示装置及其制造方法
US10546516B2 (en) Display apparatus, display module, and display member
CN108205214B (zh) 显示设备及其制造方法
KR101666214B1 (ko) 이방성 도전 필름, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101857331B1 (ko) 이방성 도전 필름, 이방성 도전 필름의 제조 방법, 접속체의 제조 방법 및 접속 방법
CN111399290B (zh) 显示面板及显示装置
CN106405892A (zh) 平板显示装置的压接结构和压接方法
US10685930B2 (en) Driving integrated circuit and display device including the same
WO2021103354A1 (zh) 一种显示装置
CN114550589A (zh) 显示模组和显示装置
US11561424B2 (en) Tiled display device
KR20000062451A (ko) 영상 장치 및 그 제조 방법
CN114283698A (zh) 拼接显示面板及电子设备
KR20180070919A (ko) 표시장치의 cof
KR20140109102A (ko) 이방성도전필름 및 이를 갖는 표시장치
US11864437B2 (en) Display device including anisotropic conductive film and method of manufacturing display device
CN107577094A (zh) 显示装置
KR20090029084A (ko) 이방성 전도 필름 및 그를 포함하는 표시 장치
US11419216B2 (en) Display device and method of manufacturing the same
KR20190117039A (ko) 표시 장치, 광학 부재 및 광학 부재 제조 방법
KR100666137B1 (ko) 타일드 액정표시장치 및 그의 히트씰 실장방법
US20220399299A1 (en) Display device and method of manufacturing the same
CN109686259A (zh) 显示面板及显示装置
US20220157916A1 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination