KR20220090397A - 고밀도 상호접속 브리지를 사용한 2xd 모듈 조립체 - Google Patents

고밀도 상호접속 브리지를 사용한 2xd 모듈 조립체 Download PDF

Info

Publication number
KR20220090397A
KR20220090397A KR1020210156261A KR20210156261A KR20220090397A KR 20220090397 A KR20220090397 A KR 20220090397A KR 1020210156261 A KR1020210156261 A KR 1020210156261A KR 20210156261 A KR20210156261 A KR 20210156261A KR 20220090397 A KR20220090397 A KR 20220090397A
Authority
KR
South Korea
Prior art keywords
die
pad
bridge
mold layer
base
Prior art date
Application number
KR1020210156261A
Other languages
English (en)
Inventor
베른드 바이다스
안드레아스 볼테르
게오르그 세이드만
토마스 바그너
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20220090397A publication Critical patent/KR20220090397A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08265—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 명세서에 개시된 실시예는 전자 패키지 및 그러한 패키지를 형성하는 방법을 포함한다. 실시예에서, 전자 패키지는 몰드 층 및 이 몰드 층에 매립된 제1 다이를 포함한다. 실시예에서, 제1 다이는 제1 피치의 제1 패드 및 제2 피치의 제2 패드를 포함한다. 실시예에서, 전자 패키지는 몰드 층에 매립된 제2 다이를 더 포함하고, 제2 다이는 제1 피치의 제3 패드 및 제2 피치의 제4 패드를 포함한다. 실시예에서, 브리지 다이는 몰드 층에 매립되고, 브리지 다이는 제2 패드를 제4 패드에 전기적으로 결합한다.

Description

고밀도 상호접속 브리지를 사용한 2XD 모듈 조립체{ASSEMBLY OF 2XD MODULE USING HIGH DENSITY INTERCONNECT BRIDGES}
본 개시내용의 실시예는 전자 패키지에 관한 것으로, 더 구체적으로는 고밀도 상호접속 브리지를 갖는 멀티-칩 패키지에 관한 것이다.
멀티-다이 모듈(multi-die module)로의 이동은 멀티-다이를 수용하기 위해 진보된 상호접속 아키텍처에 대한 필요성으로 이어진다. 한 유형의 아키텍처에서 멀티-다이가 멀티-다이 사이의 전기적 결합을 제공하는 인터포저에 부착된다. 그러나 인터포저의 면적은 적어도 수 개의 다이 면적의 합만큼 커야 하며 추가 조립체 및 라우팅 오버헤드를 포함해야 한다. 인터포저 면적의 증가는 비용을 증가시키고 제조가능성(manufacturability) 문제를 제공한다.
다른 접근법에서, 매립된 브리지가 패키지 기판에 제공된다. 브리지는 멀티-다이를 전기적으로 결합하기 위한 고밀도 라우팅을 제공한다. 그러나 다수의 브릿지 다이가 필요하기 때문에, 모든 브릿지 다이에 대해 적절한 정렬을 획득하는 데 문제가 있다. 또한 브리지 다이가 매립된 패키지 기판의 뒤틀림(warpage)으로 인해 정렬이 어려워진다. 패키지에 필요한 브리지 다이의 수가 증가함에 따라 정렬 문제는 점점 더 어려운 설계 문제가 된다.
도 1은 실시예에 따른, 제1 다이를 제2 다이에 결합하기 위해 몰드 층에 매립된 브리지를 포함하는 멀티-칩 모듈의 단면도이다.
도 2a는 실시예에 따른, 전도성 필라 위에 솔더 볼을 포함하는 멀티-칩 모듈의 단면도이다.
도 2b는 실시예에 따른, 패키지 기판에 부착된 멀티-칩 모듈의 단면도이다.
도 2c는 실시예에 따른, 복수의 다이 및 복수의 다이를 함께 연결하는 브리지 다이를 갖는 멀티-칩 모듈의 평면도 예시이다.
도 2d는 실시예에 따른, 보드에 결합된 멀티-칩 모듈을 갖는 전자 시스템의 단면도이다.
도 2e는 실시예에 따른, 인터포저에 의해 패키지 기판에 결합되는 멀티-칩 모듈을 갖는 전자 시스템의 단면도이다.
도 3a는 실시예에 따른, 전도성 필라들 위에 재배선 층을 갖는 멀티-칩 모듈의 단면도이다.
도 3b는 실시예에 따른, 패키지 기판에 결합되는 멀티-칩 모듈의 단면도이다.
도 3c는 실시예에 따른, 보드에 결합된 멀티-칩 모듈을 갖는 전자 시스템의 단면도이다.
도 4a 내지 도 4d는 실시예에 따른, 멀티-칩 모듈을 조립하기 위한 공정을 도시하는 단면도이다.
도 5a 내지 도 5d는 실시예에 따른, 브리지 다이 및 구성요소 다이를 갖는 멀티-칩 모듈을 조립하기 위한 공정을 도시하는 단면도이다.
도 6a 내지 도 6f는 실시예에 따른, 몰드 층에 적어도 부분적으로 매립된 솔더 볼을 갖는 멀티-칩 모듈을 조립하기 위한 공정을 도시하는 단면도이다.
도 7a 내지 도 7f는 실시예에 따른, 멀티-다이 층을 갖는 멀티-칩 모듈을 조립하기 위한 공정을 도시하는 단면도이다.
도 7g 내지 도 7j는 추가 실시예에 따른, 멀티-칩 모듈을 조립하기 위한 공정을 도시하는 단면도이다.
도 8a 내지 도 8f는 실시예에 따른, 얇은 다이 및 얇은 브리지 다이를 갖는 멀티-칩 모듈을 조립하기 위한 공정을 도시하는 단면도이다.
도 9a 내지 도 9d는 실시예에 따른 다이 오프셋을 수용할 수 있는 상호접속 아키텍처를 도시하는 평면도 예시이다.
도 10a 내지 도 10d는 실시예에 따른, 다이 오정렬을 수용하기 위한 브리지 다이 아키텍처의 평면도 예시이다.
도 11은 실시예에 따라 구축된 컴퓨팅 디바이스의 개략도이다.
다양한 실시예에 따른 고밀도 상호접속 브리지를 갖는 멀티-칩 패키지가 여기에서 설명된다. 다음 설명에서, 예시적인 구현의 다양한 측면은 해당 기술 분야의 다른 기술자에게 이들의 작업의 내용을 전달하기 위해 해당 기술 분야의 기술자에 의해 일반적으로 사용되는 용어를 사용하여 설명된다. 그러나, 본 발명이 설명된 측면의 일부만으로 실시될 수 있음은 당업자에게 명백할 것이다. 설명을 위해, 예시적인 구현에 대한 철저한 이해를 제공하기 위해 특정 번호, 재료 및 구성이 제시된다. 그러나, 본 발명은 특정한 세부 사항 없이도 실시될 수 있음은 해당 분야의 기술자에게 자명할 것이다. 다른 예들에서, 잘 알려진 특징들은 예시적인 구현들을 모호하게 하지 않기 위해 생략되거나 단순화된다.
다양한 동작은 본 발명을 이해하는 데 가장 도움이 되는 방식으로 다중 개별 동작으로서 차례로 설명될 것이지만, 설명의 순서는 이러한 동작이 반드시 순서 의존적이라는 것을 의미하는 것으로 해석되어서는 안 된다. 특히, 이들 동작은 제시 순서대로 수행될 필요는 없다.
위에서 언급한 바와 같이, 인터포저 및 임베디드 브리지와 같은 현재의 멀티-칩 아키텍처는 어려운 엔지니어링 및 비용 증가로 이어지는 상당한 제한을 갖는다. 따라서, 본 명세서에 개시된 실시예는 개선된 공정을 사용하여 조립되는 멀티-칩 모듈을 포함한다. 본 명세서에 설명된 멀티-칩 모듈은 제1 다이, 제2 다이, 및 제1 다이를 제2 다이에 전기적으로 연결하는 브리지 다이를 포함한다. 제1 다이, 제2 다이 및 브리지 다이는 몰드 레이어에 매립된다. 특히, 치수적으로 안정적인 캐리어에 의해 지지되면서, 다이를 함께 조립함으로써 멀티-다이 사이의 정렬이 더 쉬워진다. 따라서 실질적으로 조립 중에 뒤틀림이나 평면성 문제가 발생하지 않는다. 다이가 함께 결합된 후 멀티-다이가 몰드 레이어에 매립된다.
이러한 멀티-칩 모듈은 다양한 패키징 아키텍처에 유연성을 제공한다. 실시예에서, 멀티-칩 모듈은 솔더 볼을 통해 패키지 기판에 연결될 수 있다. 일부 실시예에서, 멀티-칩 모듈은 멀티-칩 모듈과 패키지 기판 사이에 있는 인터포저에 연결될 수 있다. 또 다른 실시예에서, 멀티-칩 모듈은 인쇄 회로 기판(PCB)과 같은 기판에 직접 연결될 수 있다.
실시예는 또한 몰드 층의 표면 위에 재배선 층을 제공함으로써, 개선된 라우팅 유연성을 허용할 수 있다. 재배선 층은 패키지 기판, 인터포저 또는 보드와 같은 다른 구성요소와의 더 쉬운 조립을 가능하게 하기 위해 피치 확산(pitch spreading)을 허용할 수 있다. 재배선 층은 또한 전원 공급 메쉬 및/또는 비아(예를 들어, 더미 패드)를 통한 열 개선을 포함할 수 있다.
본 명세서에 개시된 실시예는 또한 다수의 멀티-칩 모듈의 적층을 허용한다. 적층 능력은 베이스 다이 및/또는 브리지 다이를 통한 관통 실리콘 비아(TSV)의 사용을 통해 가능해질 수 있다. 적층 모듈을 사용하면 풋프린트를 더 작게 유지하면서 멀티-칩 모듈의 용량과 성능을 높일 수 있다.
부가적으로, 실시예는 브리지 다이에 대한 베이스 다이의 정렬에서 유연성을 가능하게 하는 패드 디자인을 포함한다. 예를 들어, 베이스 다이 상의 패드는 베이스 다이의 에지에 대해 연장되고 각을 이룰 수 있다. 이와 같이, 베이스 다이가 오정렬된 경우에도 2개의 베이스 다이의 성공적인 결합을 허용하기 위해 브리지 다이가 변위(displace)될 수 있다. 다른 실시예에서, 상이한 상호접속부 패턴을 갖는 다중 브리지 다이가 조립 설비에 제공될 수 있다. 베이스 다이들 사이의 오정렬과 가장 근접하게 일치하는 상호접속부 패턴을 갖는 브리지 다이가 조립체에 사용될 수 있다.
이제 도 1을 참조하면, 실시예에 따른 멀티-칩 모듈(120)의 단면도가 도시된다. 실시예에서, 멀티-칩 모듈(120)은 제1 베이스 다이(125A) 및 제2 베이스 다이(125B)를 포함할 수 있다. 제1 베이스 다이(125A) 및 제2 베이스 다이(125B)는 프로세서, 그래픽 프로세서, FPGA(Field-Programmable Gate Array), 메모리 다이 등과 같은 임의의 유형의 다이를 포함할 수 있다. 제1 베이스 다이(125A) 및 제2 베이스 다이(125B)는 제1 패드(122) 및 제2 패드(124)를 포함할 수 있다. 제1 베이스 다이(125A) 상에서, 제1 패드(122)는 제1 피치(P1)를 가질 수 있고, 제2 패드(124)는 제2 피치(P2)를 가질 수 있다. 일부 실시예에서 제2 피치(P2)는 제1 피치(P1)보다 더 작다. 더 작은 피치(P2)는 부착된 브리지 다이(127)에서 고밀도 라우팅을 허용한다. 실시예에서, 제1 피치(P1)는 대략 55㎛ 이상일 수 있고, 제2 피치(P2)는 55㎛보다 작을 수 있다. 예를 들어, 제2 피치는 대략 20㎛ 이하일 수 있다. 제2 베이스 다이(125B)에서, 제1 패드(122)는 제3 피치(P3)를 가질 수 있고, 제2 패드(124)는 제3 피치(P3)보다 작은 제4 피치(P4)를 가질 수 있다. 실시예에서, 제1 피치(P1)가 제3 피치(P3)와 실질적으로 동일하거나, 또는 제1 피치(P1)가 제3 피치(P3)와 다를 수 있다. 실시예에서, 제2 피치(P2)가 제4 피치(P4)와 실질적으로 동일하거나, 제2 피치(P2)가 제4 피치(P4)와 다를 수 있다.
실시예에서, 제1 베이스 다이(125A) 상의 제2 패드(124)는 제2 베이스 다이(125B) 옆의 제1 베이스 다이(125A)의 에지에 근접하고, 제2 베이스 다이(125B) 상의 제2 패드(124)는 제1 베이스 다이(125A) 옆의 제2 베이스 다이(125B)의 에지에 근접한다. 제1 베이스 다이(125A)와 제2 베이스 다이(125B) 사이에 걸쳐 있는 브리지 다이(127)는 제2 패드(124)에 연결된다. 예시된 실시예에서, 브리지 다이(127) 상의 브리지 패드(128)는 솔더(129)에 의해 제2 패드(124)에 결합된다. 브리지 패드(128)를 제2 패드(124)에 연결하기 위해 임의의 상호접속 아키텍처가 사용될 수 있다는 것을 이해해야 한다. 예를 들어, 구리 대 구리 본딩이 연결을 형성하는 데 사용될 수 있다.
실시예에서, 브리지 다이(127)는 실리콘 또는 다른 반도체 재료를 포함한다. 브리지 다이(127)는 패시브 브리지 또는 액티브 브리지일 수 있다. 브리지 다이(127)는 제1 베이스 다이(125A)를 제2 베이스 다이(125B)에 전기적으로 결합하는데 사용되는 고밀도 라우팅을 허용하는 치수적으로 안정적인 기판을 포함한다.
실시예에서, 제1 패드(122)는 전도성 필라(123)에 의해 접촉될 수 있다. 예를 들어, 전도성 필라는 구리 필라 등을 포함할 수 있다. 전도성 필라(123)의 높이는 전도성 필라(123)의 바닥면이 브리지 다이(127)의 바닥면과 실질적으로 동일 평면이 되도록 선택될 수 있다. 이하의 프로세싱 플로우에 설명될 것과 같이, 폴리싱 및/또는 연삭 공정이 브리지 다이(127) 및 전도성 필라(123) 사이에 동일평면성을 제공하는 데 사용될 수 있다. 전도성 필라(123)가 도 1에 도시되어 있지만, 제1 패드(122)에 연결하기 위해 다른 상호접속부 구조가 사용될 수 있음을 이해해야 한다. 예를 들어, 아래에서 더 자세히 설명하는 것처럼 솔더 볼이 사용될 수 있다.
실시예에서, 멀티-칩 모듈(120)은 몰드 층(121)에 매립될 수 있다. 몰드 층(121)은 에폭시 등과 같은 임의의 적합한 몰딩 화합물일 수 있다. 실시예에서, 몰드 층(121)은 제1 베이스 다이(125A) 및 제2 베이스 다이(125B)의 후면과 실질적으로 동일 평면인 제1 표면을 가질 수 있다. 또한, 몰드 층(121)은 브릿지 다이(127) 및 전도성 필라(123)의 표면과 실질적으로 동일 평면인 제2 표면을 가질 수 있다.
실시예에서, 멀티-칩 모듈(120)을 조립하는 데 사용되는 공정은 베이스 다이(125A, 125B) 및 브리지 다이(127) 중 하나 또는 둘 모두의 상당한 박형화(thinning)를 허용할 수 있다. 이하에 더 상세히 설명될 바와 같이, 베이스 다이(125A, 125B) 및/또는 브리지 다이(127)는 약 100μm 미만, 약 50μm 미만, 또는 약 30μm 미만의 두께를 갖도록 박형화될 수 있다. 이는 일반적으로 다이 두께가 약 700μm 이상인 기존 아키텍처에 비해 크게 개선된 것이다.
이제 도 2a를 참조하면, 추가 실시예에 따른 멀티-칩 모듈(220)의 단면도가 도시된다. 실시예에서, 멀티-칩 모듈(220)은 제1 베이스 다이(225A), 제2 베이스 다이(225B), 및 브리지 다이(227)를 매립하는 몰드 층(221)을 포함한다. 브리지 다이(227)는 제1 베이스 다이(225A)를 제2 베이스 다이(225B)에 전기적으로 결합시킬 수 있다. 예를 들어, 제2 패드(224), 솔더(229) 및 브리지 패드(228)를 포함하는 상호접속부는 브리지 다이(227)를 베이스 다이(225A, 225B)에 연결한다. 실시예에서, 베이스 다이(225A, 225B)의 제1 패드(222)는 전도성 필라(223)에 의해 덮인다. 실시예에서, 전도성 필라(223)는 솔더 볼(231)에 의해 덮일 수 있다. 솔더 볼(231)은 아래에서 설명될 것과 같이, 전자 시스템의 다른 구조체에 대한 연결을 가능하게 한다.
이제 도 2b를 참조하면, 실시예에 따른 멀티-칩 모듈(220)을 갖는 전자 시스템(200)의 단면도가 도시된다. 실시예에서, 멀티-칩 모듈(220)은 도 2a의 멀티-칩 모듈(220)과 실질적으로 유사할 수 있다. 실시예에서, 멀티-칩 모듈(220)은 솔더 볼(231)에 의해 기판(232)에 연결될 수 있다. 기판(232)은 PCB 등일 수 있다. 즉, 멀티-칩 모듈(220)은 개재된 패키지 기판 없이 기판에 직접 결합될 수 있다.
이제 도 2c를 참조하면, 실시예에 따른 전자 시스템(200)의 평면도가 도시된다. 도시된 바와 같이, 복수의 베이스 다이(225A-225D)가 보드(232) 위에 제공된다. 실시예에서, 복수의 브리지 다이(227)가 복수의 베이스 다이(225A-225D)를 함께 연결하기 위해 제공된다. 브리지 다이(227) 및 복수의 베이스 다이(225A-225D)는 몰드 층(221)에 매립될 수 있다.
이제 도 2d를 참조하면, 추가 실시예에 따른 전자 시스템(200)의 단면도가 도시된다. 도 2c에 도시된 바와 같이, 멀티-칩 모듈(220)은 솔더 볼(231) 등에 의해 패키지 기판(230)에 부착된다. 예를 들어, 솔더 볼(231)은 결합(couple)을 지칭하도록 구리 필라 범프, LGA 및 솔더 페이스트 프린팅으로 대체될 수 있다. 패키지 기판(230)은 유전체 재료에 매립된 복수의 전도성 라우팅 층(미도시)을 포함할 수 있다. 예를 들어, 전도성 라우팅 층은 패키지 기판(230)의 상부 표면으로부터 패키지 기판의 하부 표면으로의 전기적 결합을 제공하는 패드, 트레이스, 비아 등을 포함할 수 있다. 도시된 바와 같이, 패키지 기판(230)은 PCB와 같은 보드(232)에 결합될 수 있다. 패키지 기판(230)을 보드(232)에 연결하는 솔더 볼(233)이 도시되어 있지만, 소켓 등과 같은 임의의 상호접속 아키텍처가 사용될 수 있음을 이해해야 한다.
이제 도 2e를 참조하면, 추가 실시예에 따른 전자 시스템(200)의 단면도가 도시된다. 실시예에서, 도 2e의 전자 시스템(200)은 인터포저(234)가 추가된 도 2d의 전자 시스템(200)과 실질적으로 유사할 수 있다. 실시예에서, 솔더 볼(231)은 패키지 기판(230) 대신에 인터포저(234)에 결합될 수 있다. 인터포저(234)는 전도성 라우팅(미도시)을 포함할 수 있다. 전도성 라우팅은 패키지 기판 아키텍처와 더 호환될 수 있는 피치로 상호접속부를 확산시키기 위해 피치 변환을 제공할 수 있다. 예를 들어, 인터포저(234)는 솔더 범프(235)에 의해 패키지 기판(230)에 결합될 수 있다.
이제 도 3a를 참조하면, 추가 실시예에 따른 멀티-칩 모듈(320)의 단면도가 도시된다. 실시예에서, 멀티-칩 모듈(320)은 몰드 층(321)과 솔더 볼(331) 사이에 재배선 층(redistribution layer, 326)이 추가된 도 2a의 멀티-칩 모듈(220)과 실질적으로 유사할 수 있다. 즉, 멀티-칩 모듈(320)은 브리지 다이(327)에 의해 함께 전기적으로 연결된 제1 베이스 다이(325A) 및 제2 베이스 다이(325B)를 포함할 수 있다.
실시예에서, 제1 패드(322)는 전도성 필라(323)에 의해 몰드 층(321)의 표면에 결합된다. 실시예에서, 전도성 필라(323)는 재배선 층(326) 내의 전도성 라우팅을 통해 솔더 볼(331)에 전기적으로 결합될 수 있다. 재배선 층(326)이 도시되어 있지만, 일부 실시예에서 재배선 층(326)이 적층 기판으로 대체될 수 있음을 이해해야 한다. 재배선 층(326)은 전자 시스템의 다른 구성요소와의 더 쉬운 통합을 허용하도록 피치 확산을 허용한다. 추가로, 재배선 층은 전원 공급 메쉬 및/또는 열 개선 비아(예: 더미 패드)를 위한 위치를 제공할 수 있다. 단일 재배선 층(326)이 도시되어 있지만, 임의의 수의 재배선 층들이 멀티-칩 모듈(320)에 제공될 수 있다는 것을 이해해야 한다.
이제 도 3b를 참조하면, 실시예에 따른 멀티-칩 모듈(320)을 갖는 전자 시스템(300)의 단면도가 도시된다. 실시예에서, 멀티-칩 모듈(320)은 솔더 볼(331)에 의해 보드(332)에 결합된다. 보드(332)는 PCB 등을 포함할 수 있다. 즉, 재배선 층(326)을 갖는 멀티-칩 모듈(320)은 개재된 패키지 기판 없이 보드(332)에 직접 결합될 수 있다.
이제 도 3c를 참조하면, 추가 실시예에 따른 전자 시스템(300)의 단면도가 도시된다. 도시된 바와 같이, 도 3c에서, 재배선 층(326)을 갖는 멀티-칩 모듈(320)은 솔더 볼(331)에 의해 패키지 기판(330)에 부착된다. 패키지 기판(330)은 유전체 재료에 매립된 복수의 전도성 라우팅 층(도시되지 않음)을 포함할 수 있다. 예를 들어, 전도성 라우팅 층은 패키지 기판(330)의 상부 표면으로부터 패키지 기판의 하부 표면으로의 전기적 결합을 제공하는 패드, 트레이스, 비아 등을 포함할 수 있다. 도시된 바와 같이, 패키지 기판(330)은 PCB와 같은 보드(332)에 결합될 수 있다. 패키지 기판(330)을 보드(332)에 연결하는 솔더 볼(333)이 도시되어 있지만, 소켓 등과 같은 임의의 상호접속 아키텍처가 사용될 수 있음을 이해해야 한다.
이제 도 4a 내지 도 4d를 참조하면, 실시예에 따른 멀티-칩 모듈을 형성하기 위한 공정을 묘사하는 일련의 단면도가 도시된다. 실시예에서, 도 4a 내지 도 4d에서 조립된 멀티-칩 모듈은 위에서 설명된 전자 시스템(200/300) 중 하나 이상에서 사용될 수 있다.
이제 도 4a를 참조하면, 실시예에 따른 캐리어(450) 상의 한 쌍의 베이스 다이(425A, 425B)의 단면도가 도시된다. 제1 베이스 다이(425A) 및 제2 베이스 다이(425B)는 제1 패드(422) 및 제2 패드(424)를 포함할 수 있다. 제1 패드(422)는 제2 패드(424)의 제2 피치보다 큰 제1 피치를 가질 수 있다. 실시예에에서 전도성 필라(423)와 같은 상호접속부가 제1 패드(422) 위에 제공된다. 예를 들어, 전도성 필라(423)는 구리를 포함할 수 있다.
실시예에서, 캐리어(450)는 높은 강성을 갖는 치수적으로 안정적인 재료이다. 캐리어(450)의 하나의 목적은 뒤틀림에 민감하지 않은 베이스를 제공하는 것이다. 이와 같이, 제1 베이스 다이(425A), 제2 베이스 다이(425B), 및 후속적으로 추가되는 브리지 다이(427) 사이의 정렬이 엄격하게 제어될 수 있다. 실시예에서, 캐리어(450)는 유리 또는 금속 재료일 수 있다. 일부 실시예에서, 캐리어는 실리콘을 포함할 수 있다. 예시된 실시예에서, 제1 베이스 다이(425A) 및 제2 베이스 다이(425B)는 캐리어(450)와 직접 접촉하고 있다. 그러나, 임시 접착제가 베이스 다이(425A, 425B)를 캐리어(450)에 고정할 수 있음을 이해해야 한다.
이제 도 4b를 참조하면, 실시예에 따라 브리지 다이(427)가 베이스 다이(425A, 425B)에 부착된 후의 구조체의 단면도가 도시된다. 실시예에서, 브리지 다이(427)는 플립 칩 마운팅 등을 이용하여 부착될 수 있다. 예를 들어, 솔더(429)는 제2 패드(424)를 브리지 패드(428)에 고정할 수 있다. 다른 실시예에서, 브리지 패드(428)는 구리 대 구리 본딩 등을 사용하여 제2 패드(424)에 직접 연결될 수 있다.
실시예에서, 브리지 다이(427)는 제1 베이스 다이(425A)와 제2 브리지 다이(425B) 사이에 고밀도 라우팅을 제공한다. 예를 들어, 브리지 다이(427)는 실리콘과 같은 반도체 기판을 포함할 수 있다. 브리지 다이(427) 상의 미세 라인 및 피치 트레이스(미도시)는 제1 베이스 다이(425A) 위의 브리지 패드(428)를 제2 베이스 다이(425B) 위의 브리지 패드(428)에 연결할 수 있다.
이제 도 4c를 참조하면, 실시예에 따라 몰드 층(421)이 캐리어(450) 위에 배치된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(421)은 오버몰딩 공정으로 형성될 수 있다. 몰드 층(421)은 에폭시 등을 포함할 수 있다.
이제 도 4d를 참조하면, 실시예에 따라 몰드 층(421)이 리세스된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(421)은 연삭 공정 등에 의해 리세스된다. 몰드 층(421)은 전도성 필라(423)의 표면 및 브리지 다이(427)의 후면을 노출시키도록 리세스될 수 있다. 실시예에서, 연삭 공정은 브리지 다이(427) 및/또는 전도성 필라(423)의 두께를 감소시키는 것을 포함할 수 있다. 실시예에서, 전도성 필라(423)의 표면(451), 브리지 다이(427)의 표면(452), 및 몰드 층(421)의 표면(453)은 실질적으로 서로 동일 평면일 수 있다.
브릿지 다이(427) 및 전도성 필라(423)를 노출시키기 위한 리세스 공정 후에, 캐리어(450)가 제거될 수 있다. 다른 실시예에서, 재배선 층이 캐리어(450)를 해제하기 전에 표면(451, 452, 453) 위에 형성될 수 있다. 대안적으로, 캐리어(450)가 제거되기 전 또는 후에 솔더 볼이 전도성 필라(423)에 부착될 수 있다. 캐리어(450)의 제거 후에, 멀티-칩 모듈은 위에서 설명된 것과 같은 전자 시스템에 통합될 수 있다.
이제 도 5a 내지 도 5d를 참조하면, 추가 실시예에 따른 멀티-칩 모듈을 형성하기 위한 공정을 도시하는 일련의 단면도가 도시된다. 도 5a 내지 도 5d의 멀티-칩 모듈은 또한 몰드 층에 매립되고 제1 베이스 다이 및 제2 베이스 다이 중 하나에 연결된 추가 구성요소를 포함할 수 있다. 실시예에서, 도 5a 내지 도 5d에서 조립된 멀티-칩 모듈은 위에서 설명된 전자 시스템(200/300) 중 하나 이상에서 사용될 수 있다.
이제 도 5a를 참조하면, 실시예에 따라 제1 베이스 다이(525A) 및 제2 베이 다이(525B)가 부착되는 캐리어(550)의 단면도가 도시된다. 제1 베이스 다이(525A) 및 제2 베이스 다이(525A)는 제1 패드(522) 및 제2 패드(524)를 포함할 수 있다. 제1 패드(522)는 제2 패드(524)의 제2 피치보다 큰 제1 피치를 가질 수 있다. 실시예에서, 전도성 필라(523)와 같은 상호접속부가 제1 패드(522) 위에 제공될 수 있다. 예를 들어, 전도성 필라(523)는 구리를 포함할 수 있다.
실시예에서, 제1 베이스 다이(525A) 및 제2 베이스 다이(525B) 중 하나 또는 둘 모두는 제3 패드(517)를 포함할 수 있다. 제3 패드(517)는 제1 피치보다 작은 제3 피치를 가질 수 있다. 일부 실시예에서, 제3 피치는 제2 패드(524)의 제2 피치와 실질적으로 유사할 수 있다. 제3 패드(517)는 제1 베이스 다이(525A)에 추가 구성요소(도 5a에 도시되지 않음)를 연결하는 데 사용될 수 있다.
실시예에서, 캐리어(550)는 높은 강성(stiffness)을 가진 수치적으로 안정적인 재료이다. 캐리어(550)의 하나의 목적은 뒤틀림에 취약하지 않은 베이스를 제공하는 것이다. 이와 같이, 제1 베이스 다이(525A), 제2 베이스 다이(525B), 및 후속적으로 추가되는 브리지 다이(527) 사이의 정렬이 엄격하게 제어될 수 있다. 실시예에서, 캐리어(550)는 유리 또는 금속 재료일 수 있다. 일부 실시예에서, 캐리어는 실리콘을 포함할 수 있다. 예시된 실시예에서, 제1 베이스 다이(525A) 및 제2 베이스 다이(525B)는 캐리어(550)와 직접 접촉하고 있다. 그러나 임시 접착제가 베이스 다이(525A, 525B)를 캐리어(550)에 고정할 수 있다는 것을 이해해야 한다.
이제 도 5b를 참조하면, 실시예에 따른, 브리지 다이(527) 및 구성요소(515)가 베이스 다이(525A, 525B)에 부착된 후의 구조체의 단면도가 도시된다. 실시예에서, 브리지 다이(527)는 플립 칩 마운팅 등을 이용하여 부착될 수 있다. 예를 들어, 솔더(529)는 제2 패드(524)를 브리지 패드(528)에 고정할 수 있다. 다른 실시예에서, 브리지 패드(528)는 구리 대 구리 본딩 등을 사용하여 제2 패드(524)에 직접 연결될 수 있다. 실시예에서, 구성요소(515)의 두께와 브리지 다이(527)의 두께가 실질적으로 동일할 수 있거나, 구성요소(515)의 두께는 브리지 다이(527)의 두께와 다를 수 있다. 베이스 다이(525A 및 525B) 및/또는 구리 필라의 두께의 차이는 브리지 다이의 솔더 및/또는 구리 필라의 두께의 변화에 의해 쉽게 보상될 수 있다.
실시예에서, 브리지 다이(527)는 제1 베이스 다이(525A)와 제2 브리지 다이(525B) 사이에 고밀도 라우팅을 제공한다. 예를 들어, 브리지 다이(527)는 실리콘과 같은 반도체 기판을 포함할 수 있다. 브리지 다이(527) 상의 미세 라인 및 피치 트레이스(미도시)는 제1 베이스 다이(525A) 상의 브리지 패드(528)를 제2 베이스 다이(525B) 상의 브리지 패드(528)에 연결할 수 있다.
실시예에서, 구성요소(515)는 제3 패드(517)에 연결된다. 예를 들어, 구성요소(515)는 플립 칩 공정을 이용하여 부착될 수 있다. 제3 패드(517)는 솔더(518) 등에 의해 구성요소 패드(519)에 결합될 수 있다. 대안적으로, 제3 패드(517)와 구성요소 패드(519) 사이의 구리 대 구리 연결이 사용될 수 있다. 실시예에서, 구성요소(515)는 제1 베이스 다이(525A)의 동작을 위해 사용되는 임의의 개별 구성요소일 수 있다. 예를 들어, 구성요소(515)는 필터, 수동 디바이스(예를 들어, 커패시터, 인덕터 등) 및/또는 능동 디바이스(예를 들어, 전압 조정기, SRAM, 메모리 등)를 포함할 수 있다.
이제 도 5c를 참조하면, 실시예에 따라 몰드 층(521)이 캐리어(550) 위에 배치된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(521)은 오버몰딩 공정으로 형성될 수 있다. 몰드 층(521)은 에폭시 등을 포함할 수 있다.
이제 도 5d를 참조하면, 실시예에 따라 몰드 층(521)이 리세스된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(521)은 연삭 공정 등에 의해 리세스된다. 몰드 층(521)은 전도성 필라(523)의 표면, 브리지 다이(527)의 후면 및 구성요소(515)의 후면을 노출시키도록 리세스될 수 있다. 실시예에서, 연삭 공정은 브리지 다이(527), 구성요소(515) 및/또는 전도성 필라(523)의 두께를 감소시키는 것을 포함할 수 있다. 실시예에서, 전도성 필라(523)의 표면(551), 브리지 다이(527)의 표면(552), 구성요소(515)의 표면(554), 및/또는 몰드 층(521)의 표면(553)은 실질적으로 서로 동일 평면에 있을 수 있다.
브리지 다이(527), 구성요소(515), 및 전도성 필라(523)를 노출시키기 위한 리세스 공정 후에, 캐리어(550)가 제거될 수 있다. 다른 실시예에서, 재배선 층이 캐리어(550)를 해제하기 전에 표면(551, 552, 553, 554) 위에 형성될 수 있다. 대안적으로, 캐리어(550)가 제거되기 전 또는 후에 솔더 볼이 전도성 필라(523)에 부착될 수 있다. 캐리어(550)의 제거 후에, 멀티-칩 모듈이 위에서 설명된 것과 같은 전자 시스템에 통합될 수 있다.
이제 도 6a 내지 도 6f를 참조하면, 추가 실시예에 따라 멀티-칩 모듈을 조립하기 위한 공정을 나타내는 일련의 단면도가 도시된다. 도 6a 내지 도 6f에 도시된 실시예에서, 전도성 필라는 제1 패드와 접촉하는 부분적으로 매립된 솔더 볼로 대체된다. 실시예에서, 도 6a 내지 도 6f에 조립된 멀티-칩 모듈은 위에서 설명된 전자 시스템(200/300) 중 하나 이상에서 사용될 수 있다.
이제 도 6a를 참조하면, 실시예에 따른, 캐리어(650) 상의 한 쌍의 베이스 다이(625A, 625B)의 단면도가 도시된다. 제 1 베이스 다이(625A) 및 제 2 베이스 다이(625B)는 제 1 패드(622) 및 제2 패드(624)를 포함할 수 있다. 제1 패드(622)는 제2 패드(624)의 제2 피치보다 큰 제1 피치를 가질 수 있다.
실시예에서, 캐리어(650)는 높은 강성을 갖는 치수적으로 안정적인 재료이다. 캐리어(650)의 한 가지 목적은 뒤틀림에 취약하지 않은 베이스를 제공하는 것이다. 이와 같이, 제1 베이스 다이(625A), 제2 베이스 다이(625B), 및 후속적으로 추가되는 브리지 다이(627) 사이의 정렬이 엄격하게 제어될 수 있다. 실시예에서, 캐리어(650)는 유리 또는 금속 재료일 수 있다. 일부 실시예에서, 캐리어는 실리콘을 포함할 수 있다. 예시된 실시예에서, 제1 베이스 다이(625A) 및 제2 베이스 다이(625B)는 캐리어(650)와 직접 접촉하고 있다. 그러나, 임시 접착제가 베이스 다이(625A, 625B)를 캐리어(650)에 고정할 수 있음을 이해해야 한다.
이제 도 6b를 참조하면, 실시예에 따라 브리지 다이(627)가 베이스 다이(625A, 625B)에 부착된 후의 구조체의 단면도가 도시된다. 실시예에서, 브리지 다이(627)는 플립 칩 장착 등을 이용하여 부착될 수 있다. 예를 들어, 솔더(629)는 제2 패드(624)를 브리지 패드(628)에 고정할 수 있다. 다른 실시예에서, 브리지 패드(628)는 구리 대 구리 본딩 등을 사용하여 제2 패드(624)에 직접 연결될 수 있다.
실시예에서, 브리지 다이(627)는 제1 베이스 다이(625A)와 제2 베이스 다이(625B) 사이에 고밀도 라우팅을 제공한다. 예를 들어, 브리지 다이(627)는 실리콘과 같은 반도체 기판을 포함할 수 있다. 브리지 다이(627) 상의 미세 라인 및 피치 트레이스(미도시)는 제1 베이스 다이(625A) 상의 브리지 패드(628)를 제2 베이스 다이(625B) 상의 브리지 패드(628)에 연결할 수 있다.
이제 도 6c를 참조하면, 실시예에 따라 몰드 층(621)이 캐리어(650) 위에 배치된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(621)은 오버몰딩 공정으로 형성될 수 있다. 몰드 층(621)은 에폭시 등을 포함할 수 있다.
이제 도 6d를 참조하면, 실시예에 따라 몰드 층(621)이 리세스된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(621)은 연삭 공정 등에 의해 리세스된다. 몰드 층(621)은 브릿지 다이(627)의 후면을 노출시키도록 리세스될 수 있다. 실시예에서, 연삭 공정은 브릿지 다이(627)의 두께를 감소시키는 것을 포함할 수 있다. 실시예에서, 브릿지 다이(627)의 표면(652) 및 몰드 층(621)의 표면(653)은 실질적으로 서로 동일 평면에 있을 수 있다.
이제 도 6e를 참조하면, 실시예에 따라 몰드 층(621)에 개구(612)가 형성된 후의 구조체의 단면도가 도시된다. 실시예에서, 개구(612)는 제1 패드(622)의 표면을 노출시킨다. 개구(612)는 레이저 드릴링 공정(laser drilling process) 등에 의해 형성될 수 있다.
이제 도 6f를 참조하면, 실시예에 따라, 솔더 볼(613)이 개구(612)에 배치된 후의 구조체의 단면도가 도시된다. 실시예에서, 솔더 볼(613)은 몰드 층(621)에 적어도 부분적으로 매립될 수 있다. 즉, 솔더 볼(613)의 일부가 몰드 층(621)에 의해 둘러싸이고 솔더 볼(613)의 일부가 노출될 수 있다.
솔더 볼(613)을 도포한 후, 캐리어(650)가 제거될 수 있다. 캐리어(650)의 제거 후에, 멀티-칩 모듈은 위에서 설명된 것과 같은 전자 시스템에 통합될 수 있다.
이제 도 7a 내지 도 7f를 참조하면, 실시예에 따라 적층된 다이를 갖는 멀티-칩 모듈을 형성하기 위한 공정을 나타내는 일련의 단면도가 도시된다. 도 7a 내지 도 7f에 도시된 바와 같이, 적층형 아키텍처는 브리지 다이 및/또는 베이스 다이를 통해 TSV를 포함함으로써 가능하게 된다. 실시예에서, 도 7a 내지 도 7f에서 조립된 멀티-칩 모듈은 위에서 설명된 전자 시스템(200/300) 중 하나 이상에서 사용될 수 있다.
이제 도 7a를 참조하면, 실시예에 따른 캐리어(750) 상의 한 쌍의 베이스 다이(725A, 725B)의 단면도가 도시된다. 제1 베이스 다이(725A) 및 제2 베이스 다이(725A)는 제1 패드(722) 및 제2 패드(724)를 포함할 수 있다. 제1 패드(722)는 제2 패드(724)의 제2 피치보다 큰 제1 피치를 가질 수 있다. 실시예에서, 전도성 필라(723)와 같은 상호접속부가 제1 패드(722) 위에 제공될 수 있다. 예를 들어, 전도성 필라(723)는 구리를 포함할 수 있다.
실시예에서, 캐리어(750)는 높은 강성을 갖는 치수적으로 안정적인 재료이다. 캐리어(750)의 한 가지 목적은 뒤틀림에 취약하지 않은 베이스를 제공하는 것이다. 이와 같이, 제1 베이스 다이(725A), 제2 베이스 다이(725B), 및 후속적으로 추가되는 브리지 다이(727) 사이의 정렬이 엄격하게 제어될 수 있다. 실시예에서, 캐리어(750)는 유리 또는 금속 재료일 수 있다. 일부 실시예에서, 캐리어는 실리콘을 포함한다. 예시된 실시예에서, 제1 베이스 다이(725A) 및 제2 베이스 다이(725B)는 캐리어(750)와 직접 접촉하고 있다. 그러나 임시 접착제가 베이스 다이(725A, 725B)를 캐리어(750)에 고정할 수 있다는 점을 이해해야 한다.
이제 도 7b를 참조하면, 실시예에 따라 브리지 다이(727)가 베이스 다이(725A, 725B)에 부착된 후의 구조체의 단면도가 도시된다. 실시예에서, 브리지 다이(727)는 플립 칩 장착(flip chip mounting) 등을 이용하여 부착될 수 있다. 예를 들어, 솔더(729)가 제2 패드(724)를 브리지 패드(728)에 고정할 수 있다. 다른 실시예에서, 브리지 패드(728)가 구리 대 구리 본딩 등을 사용하여 제2 패드(724)에 직접 연결될 수 있다.
실시예에서, 브리지 다이(727)는 제1 베이스 다이(725A)와 제2 브리지 다이(725B) 사이에 고밀도 라우팅을 제공한다. 예를 들어, 브리지 다이(727)는 실리콘과 같은 반도체 기판을 포함할 수 있다. 브리지 다이(727) 상의 미세 라인 및 피치 트레이스(미도시)가 제1 베이스 다이(725A) 위의 브리지 패드(728)를 제2 베이스 다이(725B) 위의 브리지 패드(728)에 연결할 수 있다. 실시예에서, 브리지 다이(727)는 TSV(714)를 포함할 수 있다. TSV(714)는 브리지 다이(727)의 두께를 부분적으로 관통할 수 있다.
이제 도 7c를 참조하면, 실시예에 따라 몰드 층(721)이 캐리어(750) 위에 배치된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(721)은 오버몰딩 공정으로 형성될 수 있다. 몰드 층(721)은 에폭시 등을 포함할 수 있다.
이제 도 7d를 참조하면, 실시예에 따라 몰드 층(721)이 리세스된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(721)은 연삭 공정 등에 의해 리세스된다. 몰드 층(721)은 전도성 필라(723)의 표면 및 브리지 다이(727)의 후면을 노출시키도록 리세스될 수 있다. TSV(714)가 도 7c의 브리지 다이(727)의 두께를 완전히 관통하지 않는 일부 실시예에서, 연삭 공정은 브리지 다이(727) 및/또는 전도성 필라(723)의 두께를 감소시키는 것을 포함할 수 있다. 실시예에서, 전도성 필라(723)의 표면(751), 브리지 다이(727)의 표면(752)과 몰드 층(721)의 표면(753)은 실질적으로 서로 동일 평면일 수 있다.
이제 도 7e를 참조하면, 실시예에 따른 적층 공정 동안의 구조체의 단면도가 도시된다. 도시된 바와 같이, 몰드 층(721)의 바닥 표면 상에 브리지 다이(727)를 제공하도록 제1 멀티-칩 모듈(720A)이 뒤집힌다(flipped over). 제1 멀티-칩 모듈(720A)은 제1 베이스 다이(725A) 및 제2 베이스 다이(725B)로부터 캐리어(750)를 제거한 후의 도 7d의 구조체와 유사할 수 있다.
실시예에서, 제1 멀티-칩 모듈(720A)은 화살표로 표시된 바와 같이 제2 멀티-칩 모듈(720B)에 부착된다. 실시예에서, 제2 멀티-칩 모듈(720B)은 제1 다이(725A) 및 TSV(708)를 갖는 제2 다이(725B)를 제외하고는 제1 멀티-칩 모듈(720A)과 실질적으로 유사할 수 있다.
이제 도 7f를 참조하면, 실시예에 따라 제1 멀티-칩 모듈(720A)이 제2 멀티-칩 모듈(720B)에 부착된 후의 구조체의 단면도가 도시된다. 실시예에서, 후면 금속화 및 솔더(미도시)가 제1 멀티-칩 모듈(720A)과 제2 멀티-칩 모듈(720B) 사이에 제공되어 2개의 층 사이에 전기적 결합을 제공할 수 있다.
이제 도 7g를 참조하면, 실시예에 따른 도 7b의 구조체와 유사한 구조체의 단면도가 도시된다. 도 7g의 구조체는 더 얇은 브리지 다이(727)를 갖는다는 점에서 도 7b의 구조와 상이하다. 특정 실시예에서, 브리지 다이(727)는 상부 표면이 전도성 필라(723)의 상부 표면 아래에 있게 하는 두께를 가질 수 있다.
이제 도 7h를 참조하면, 실시예에 따라 몰드 층(721)이 캐리어(750) 위에 배치된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(721)은 오버몰딩 공정으로 형성될 수 있다. 몰드 층(721)은 에폭시 등을 포함할 수 있다.
이제 도 7i를 참조하면, 실시예에 따라 몰드 층(721)이 리세스된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(721)은 연삭 공정 등을 이용하여 리세스된다. 몰드 층(721)은 전도성 필라(723)의 표면을 노출시키도록 리세스될 수 있다. 실시예에서, 브리지 다이(727)는 여전히 몰드 층(721)에 매립될 수 있다.
이제 도 7j를 참조하면, 실시예에 따라 몰드 층(721)이 형성되도록 리세스된 후의 구조체의 단면도가 도시된다. 실시예에 따라 브리지 다이(727) 위의 개구(795)가 도시된다. 실시예에서, 개구(795)는 레이저 절삭 공정(laser ablation process) 등으로 형성될 수 있다. 개구(795)의 형성 후에, 프로세싱은 도 7e 내지 도 7f와 관련하여 설명된 것과 실질적으로 유사한 동작으로 계속될 수 있고, 여기서 반복되지 않을 것이다.
이제 도 8a 내지 도 8f를 참조하면, 실시예에 따라 얇은 베이스 다이 및 얇은 브리지 다이를 갖는 멀티-칩 모듈을 형성하기 위한 공정을 나타내는 일련의 단면도가 도시된다. 특히, 여기에 설명된 실시예는 대략 30㎛ 이하인 다이 두께를 가능하게 할 수 있는 공정을 제공한다. 실시예에서, 도 8a 내지 도 8f에서 조립된 멀티-칩 모듈은 위에서 설명된 전자 시스템(200/300) 중 하나 이상에서 사용될 수 있다.
이제 도 8a를 참조하면, 실시예에 따른 캐리어(850) 상의 한 쌍의 베이스 다이(825A, 825B)의 단면도가 도시된다. 제1 베이스 다이(825A) 및 제2 베이스 다이(825A)는 제1 패드(822) 및 제2 패드(824)를 포함할 수 있다. 제1 패드(822)는 제2 패드(824)의 제2 피치보다 큰 제1 피치를 가질 수 있다. 실시예에서, 전도성 필라(823)와 같은 상호접속부가 제1 패드(822) 위에 제공될 수 있다. 예를 들어, 전도성 필라(823)는 구리를 포함할 수 있다.
실시예에서, 캐리어(850)는 높은 강성을 갖는 치수적으로 안정적인 재료이다. 캐리어(850)의 한 가지 목적은 뒤틀림에 취약하지 않은 베이스를 제공하는 것이다. 이와 같이, 제1 베이스 다이(825A), 제2 베이스 다이(825B), 및 브리지 다이(827) 사이의 정렬이 엄격하게 제어될 수 있다. 실시예에서, 캐리어(850)는 유리 또는 금속 재료일 수 있다. 일부 실시예에서, 캐리어는 실리콘을 포함할 수 있다. 예시된 실시예에서, 제1 베이스 다이(825A) 및 제2 베이스 다이(825B)는 캐리어(850)와 직접 접촉하고 있다. 그러나 임시 접착제가 베이스 다이(825A, 825B)를 캐리어(850)에 고정할 수 있음을 이해해야 한다.
실시예에서, 브리지 다이(827)가 제1 베이스 다이(825A) 및 제2 베이스 다이(825B) 위에 제공된다. 브리지 다이(827)는 제1 베이스 다이(825A)와 제2 베이스 다이(825B) 사이에 전기적 연결을 제공한다. 실시예에서, 몰드 층(821)은 제1 베이스 다이(825A), 제2 베이스 다이(825B), 및 브리지 다이(827) 위에 제공될 수 있다.
이제 도 8b를 참조하면, 실시예에 따라 몰드 층이 리세스된 후의 구조체의 단면도가 도시된다. 실시예에서, 몰드 층(821)의 리세스는 전도성 필라(823) 및 브리지 다이(827)를 또한 리세스할 수 있다. 캐리어(850)의 존재로 인해 구조체가 지지되고 적극적으로 얇아질 수 있다. 예를 들어, 브리지 다이(827)는 대략 100㎛ 이하, 대략 50㎛ 이하, 또는 대략 30㎛ 이하의 두께(T1)를 가질 수 있다.
이제 도 8c를 참조하면, 실시예에 따라 전도성 필라(823) 상에 솔더 볼(831)이 제공된 후의 구조체의 단면도가 도시된다. 솔더 볼(831)은 임의의 적절한 공정을 이용하여 도포될 수 있다.
이제 도 8d를 참조하면, 실시예에 따라 제2 캐리어(860)로 이송된 후의 구조체의 단면도가 도시된다. 실시예에서, 구조체는 제1 캐리어(850)로부터 해제되고 솔더 볼(831)이 제2 캐리어(860)를 향하도록 뒤집힌다. 실시예에서, 구조체는 임시 접착층(861)에 의해 제2 캐리어(860)에 접착된다.
이제 도 8e를 참조하면, 실시예에 따른 제2 리세스 공정 후의 구조체의 단면도가 도시된다. 실시예에서, 제2 리세스 공정은 제1 베이스 다이(825A) 및 제2 베이스 다이(825B)의 두께를 리세스하는 연삭 공정일 수 있다. 예를 들어, 제1 베이스 다이(825A) 및 제2 베이스 다이(825B)는 제2 두께(T2)를 가질 수 있다. 실시예에서, 제2 두께(T2)는 대략 100㎛ 이하, 대략 50㎛ 이하, 또는 대략 30㎛ 이하일 수 있다. 실시예에서, 몰드 층(821)의 후면(862)은 제1 베이스 다이(825A) 및 제2 다이(825B)의 후면(863, 864)과 실질적으로 동일 평면에 있을 수 있다. 리세스 후, 모듈이 얇아지는 것에 의한 뒤틀림을 보상하기 위해 보강층(미도시)(예를 들어, 테이프, 히트싱크 등)이 후면(862, 863, 864)에 적용될 수 있다.
이제 도 8f를 참조하면, 실시예에 따라 제2 캐리어(860)가 제거된 후의 구조체의 단면도가 도시된다. 결과적인 멀티-칩 모듈(820)은 그 다음, 위에서 설명된 것과 같은 전자 시스템에 통합될 수 있다.
이제 도 9a 내지 도 9d를 참조하면, 실시예에 따른 베이스 다이(925A 및 925B)의 평면도 예시가 도시된다. 특히, 제2 패드(924)의 아키텍처가 도시된다. 설명되는 바와 같이, 제2 패드(924)의 아키텍처는 베이스 다이(925A, 925B) 사이의 오정렬의 보상을 허용하도록 형성된다.
이제 도 9a를 참조하면, 실시예에 따른 제1 베이스 다이(925A) 및 제2 베이스 다이(925B)의 평면도 예시가 도시된다. 실시예에서, 제1 베이스 다이(925A) 상의 제2 패드(924A) 및 제2 베이스 다이(925B) 상의 제2 패드(924B)가 신장될 수 있다. 예를 들어, 제2 패드(924A, 924B)의 길이는 제2 패드(924A, 924B)의 폭보다 클 수 있다. 실시예에서, 제2 패드(924A, 924B)의 길이 방향은 베이스 다이들(925A, 925B)의 에지에 대해 일정한 각도를 가질 수 있다. 예를 들어, 제2 패드(924A)는 제1 각도(θA)를 가질 수 있고, 제2 패드(924B)는 제2 각도(θB)를 가질 수 있다. 실시예에서, 제1 각도(θA)는 제2 각도(θB)의 거울상일 수 있다. 제1 베이스 다이(925A)와 제2 베이스 다이(925B)가 완벽하게 정렬될 때, 브리지 다이(미도시) 상의 상호접속부(970)가 이들의 중간점에서 제2 패드(924A, 924B) 상에 랜딩될 수 있다.
이제 도 9b를 참조하면, 실시예에 따른, 오정렬을 갖는 제1 베이스 다이(925A) 및 제2 베이스 다이(925B)의 평면도 예시가 도시된다. 도시된 바와 같이, 제2 베이스 다이(925B)는 수직 Y 방향으로 변위된다. 제2 패드(924A, 924B) 사이를 연결하기 위해, 브리지 다이(미도시) 상의 상호접속부(970)가 화살표로 도시된 바와 같이 오프셋 위치(970')로 변위된다.
이제 도 9c를 참조하면, 실시예에 따른, 오정렬을 갖는 제1 베이스 다이(925A) 및 제2 베이스 다이(925B)의 평면도 예시가 도시된다. 도시된 바와 같이, 제2 베이스 다이(925B)는 수평 X 방향으로 변위된다. 제2 패드(924A, 924B) 사이를 연결하기 위해, 상호접속부(970)가 화살표로 도시된 바와 같이 위치(970')로 수직으로 이동된다.
이제 도 9d를 참조하면, 실시예에 따른, 오정렬을 갖는 제1 베이스 다이(925A) 및 제2 베이스 다이(925B)의 평면도 예시가 도시된다. 도시된 바와 같이, 제2 베이스 다이(925B)는 수평 X 방향 및 수직 Y 방향으로 변위된다. 패드(924A, 924B) 사이의 연결을 만들기 위해, 브리지 다이(927)는 각을 이루는 상호접속부(970)를 가질 수 있다. 대안적으로, 상호접속부(970)는 브리지 다이(927)의 에지에 직교할 수 있고 브리지 다이(927) 자체가 회전될 수 있다.
이제 도 10a 및 도 10b를 참조하면, 실시예에 따른 브리지 다이(1027)의 평면도가 도시된다. 실시예에서, 조립 설비는 복수의 상이한 브리지 다이(1027) 아키텍처를 가질 수 있다. 각 아키텍처는 베이스 다이의 서로 다른 오정렬을 설명할 수 있다. 예를 들어, 도 10a에는 서로 정렬되고 수평 상호접속부(1070)에 의해 연결된 브리지 패드(1028A, 1028B)를 갖는 브리지 다이(1027)가 도시된다. 이러한 브리지 다이(1027)는 베이스 다이 사이에 오정렬이 없는 경우에 적합할 수 있다. 도 10b에서, 브리지 패드(1028A 및 1028B)는 오정렬되고 각도 θ에서 상호접속부(1070)에 의해 연결된다. 이러한 브리지 다이(1027)는 베이스 다이 사이에 Y 방향으로 오정렬이 있는 경우에 적합할 수 있다. 베이스 다이가 부착된 후, 존재하는 특정 오정렬이 결정될 수 있고 적절한 브리지 다이(1027)가 선택될 수 있다.
또 다른 실시예에서, 브리지 다이(1027) 옵션은 불균일한 상호접속부(1070) 길이를 가질 수 있다. 그러한 실시예가 도 10C에 도시된다. 도시된 바와 같이, 상호접속부(1070A)는 상호접속부(1070B)보다 더 길다. 이러한 구성은 하나보다 많은 방향으로의 변위 및/또는 베이스 다이(1025) 중 하나 또는 둘 모두의 회전을 설명할 수 있다.
브리지 다이(1027)는 도 10d에 분리되어 도시된다. 도시된 바와 같이, 브리지 다이(1027)는 복수의 상호접속부(1070)를 갖는다. 상호접속부(1070A-D)는 불균일한 길이를 갖는다. 예를 들어, 상호접속부(1070A)가 가장 짧은 길이이고 상호접속부(1070D )가 가장 긴 길이이다.
도 11은 본 발명의 일 구현에 따른 컴퓨팅 장치(1100)를 도시한다. 컴퓨팅 장치(1100)는 보드(1102)를 수용한다. 보드(1102)는 프로세서(1104) 및 적어도 하나의 통신 칩(1106)을 포함하지만 이에 제한되지 않는 다수의 구성요소를 포함할 수 있다. 프로세서(1104)는 보드(1102)에 물리적 및 전기적으로 결합된다. 일부 구현에서, 적어도 하나의 통신 칩(1106)은 또한 보드(1102)에 물리적으로 전기적으로 결합된다. 다른 구현에서, 통신 칩(1106)은 프로세서(1104)의 일부이다.
이러한 다른 구성요소에는 휘발성 메모리(예: DRAM), 비휘발성 메모리(예: ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호화 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(Global Positioning System) 장치, 나침반, 가속도계, 자이로스코프, 스피커, 카메라 및 대용량 저장 장치(예: 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 다목적 디스크(DVD) 등)가 포함되지만 이에 한정되는 것은 아니다.
통신 칩(1106)은 컴퓨팅 장치(1100)로의 및 컴퓨팅 장치(1100)로부터의 데이터 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그 파생어는 넌 솔리드 매체를 통해 변조된 전자기 복사를 사용하여 데이터를 전달할 수 있는, 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 설명하는 데 사용될 수 있다. 이 용어는 연관된 장치가 어떤 와이어도 포함하지 않는다는 것을 의미하지는 않지만 일부 실시예에서는 그렇지 않을 수 있다. 통신 칩(1106)은 Wi-Fi(IEEE 802.11 제품군), WiMAX(IEEE 802.16 제품군), IEEE 802.20, LTE(Long Term Evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, 이들의 파생 제품 및 3G, 4G, 5G 이상으로 지정된 임의의 다른 무선 프로토콜을 포함하지만 이에 제한되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 장치(1100)는 복수의 통신 칩(1106)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1106)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신 전용일 수 있고, 제2 통신 칩(1106)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신 전용일 수 있다.
컴퓨팅 장치(1100)의 프로세서(1104)는 프로세서(1104) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 일부 구현에서, 프로세서의 집적 회로 다이는 본 명세서에 기술된 실시예에 따른, 브리지 다이에 의해 전기적으로 연결된 한 쌍의 베이스 다이를 갖는 멀티-칩 모듈의 일부일 수 있다. "프로세서"라는 용어는 레지스터 및/또는 메모리에서 전자 데이터를 처리하여 해당 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 장치 또는 장치의 일부를 나타낼 수 있다.
통신 칩(1106)은 또한 통신 칩(1106) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 다른 구현에 따르면, 통신 칩의 집적 회로 다이는 본 명세서에 기술된 실시예들에 따른, 브리지 다이에 의해 전기적으로 연결된 한 쌍의 베이스 다이들을 갖는 멀티-칩 모듈의 일부일 수 있다.
요약에 설명된 것을 포함하여 본 발명의 예시된 구현에 대한 위의 설명은 완전한 것으로 의도되거나 본 발명을 개시된 정확한 형태로 제한하려는 것이 아니다. 본 발명의 특정 구현 및 예가 예시의 목적으로 여기에 설명되어 있지만, 관련 기술 분야의 숙련자가 인식하는 바와 같이 본 발명의 범위 내에서 다양한 등가 변형이 가능하다.
위의 상세한 설명에 비추어 이러한 수정이 본 발명에 이루어질 수 있다. 다음 청구범위에 사용된 용어는 본 발명을 명세서 및 청구범위에 개시된 특정 구현으로 제한하는 것으로 해석되어서는 안된다. 오히려, 본 발명의 범위는 다음 청구범위에 의해 전적으로 결정되어야 하고, 이는 청구범위 해석의 확립된 원칙에 따라 해석되어야 한다.
예 1: 전자 패키지로서, 몰드 층과, 몰드 층에 매립된 제1 다이 - 제1 다이는 제1 피치의 제1 패드 및 제2 피치의 제2 패드를 포함함 - 와,
상기 몰드 층에 매립된 제2 다이 - 제2 다이는 제1 피치의 제3 패드 및 제2 피치의 제4 패드를 포함함 - 와,
상기 몰드 층에 매립된 브리지 다이 - 브리지 다이는 제2 패드와 제4 패드를 전기적으로 연결함 - 를 포함한다.
예 2: 예 1의 전자 패키지로서, 제1 다이와 제2 다이의 후면은 몰드 층의 표면과 실질적으로 동일 평면에 있다.
예 3: 예 1 또는 예 2의 전자 패키지로서, 브리지 다이의 후면은 몰드 층의 표면과 실질적으로 동일 평면에 있다.
예 4: 예 1 내지 예 3의 전자 패키지로서, 제1 패드 및 제3 패드 위의 전도성 상호접속부를 더 포함한다.
예 5: 예 4의 전자 패키지로서, 브리지 다이의 후면은 전도성 상호접속부의 표면과 실질적으로 동일 평면에 있다.
예 6: 예 4의 전자 패키지로서, 몰드 층 위에 있고 전도성 상호접속부에 연결되는 재배선 층(redistribution layer)을 더 포함한다.
예 7: 예 1 내지 예 6의 전자 패키지로서, 제1 다이 상의 제5 패드 - 제5 패드는 제1 피치보다 작은 제3 피치를 가짐 - 와, 제5 패드에 부착된 제 3 다이 - 제 3 다이의 후면은 브리지 다이의 후면과 실질적으로 동일 평면에 있음 - 를 더 포함한다.
예 8: 예 1 내지 예 7의 전자 패키지로서, 제1 패드와 제3 패드 위의 솔더 볼을 더 포함하고, 솔더 볼은 몰드 층에 적어도 부분적으로 매립된다.
예 9: 예 1 내지 예 8의 전자 패키지로서, 브리지 다이를 통과하는 관통 기판 비아를 더 포함한다.
예 10: 예 1 내지 예 9의 전자 패키지로서, 제1 다이, 제2 다이 및 브리지 다이 중 하나 이상의 두께는 대략 30㎛ 이하이다.
예 11: 예 1 내지 예 10의 전자 패키지로서, 제2 패드는 연장되고 제1 다이의 에지에 대해 직교하지 않는 제1 각도를 가지며, 제4 패드는 연장되고 제2 다이의 에지에 대해 직교하지 않는 제2 각도를 가진다.
예 12: 예 1 내지 예 11의 전자 패키지로서, 제3 다이와, 제4 다이와, 복수의 브리지 다이를 더 포함하고, 복수의 브리지 다이 각각은 제1 다이, 제2 다이, 제3 다이 및 제4 다이 중 2개를 함께 결합한다.
예 13: 전자 패키지로서, 멀티-다이 모듈과, 멀티-다이 모듈에 결합된 패키지 기판을 포함하되, 멀티-다이 모듈은, 몰드 층과, 몰드 층에 매립된 제1 다이와, 몰드 층에 매립된 제2 다이와, 몰드 층에 매립된 브리지 다이 - 브리지 다이는 제1 다이를 제2 다이에 전기적으로 결합함 - 를 포함한다.
예 14: 예 13의 전자 패키지로서, 멀티-다이 모듈은 상호접속부에 의해 패키지 기판에 결합된다.
예 15: 예 14의 전자 패키지로서, 패키지 기판은 보드에 결합된다.
예 16: 예 13 내지 예 15의 전자 패키지로서, 능동 인터포저, 수동 인터포저 또는 멀티-다이 모듈과 패키지 기판 사이의 다이를 더 포함한다.
예 17: 예 16의 전자 패키지로서, 패키지 기판은 보드에 결합된다.
예 18: 예 13 내지 예 17의 전자 패키지로서, 몰드 층 위의 재배선 층을 더 포함한다.
예 19: 예 18의 전자 패키지로서, 패키지 기판은 보드에 결합된다.
예 20: 전자 시스템으로서, 보드와, 보드에 결합된 멀티-다이 모듈을 포함하되, 멀티-다이 모듈은, 몰드 층과, 몰드 층에 매립된 제1 다이와, 몰드 층에 매립된 제2 다이와, 몰드 층에 매립된 브리지 다이를 포함하고, 브리지 다이는 제1 다이를 제2 다이에 전기적으로 결합된다.
예 21: 전자 시스템으로서, 멀티-다이 모듈과 보드 사이의 패키지 기판을 더 포함한다.
예 22: 예 20 또는 예 21의 전자 시스템으로서, 제1 다이와 제2 다이 상의 전도성 필라를 더 포함한다.
예 23: 예 22의 전자 시스템으로서, 전도성 필라 상에 솔더 볼이 위치한다.
예 24: 예 22의 전자 시스템으로서, 전도성 필라 상에 재배선 층이 위치하고, 재배선 층 상에 솔더 볼이 위치한다.
예 25: 예 20 내지 예 24의 전자 시스템으로서, 멀티-다이 모듈 위의 제2 멀티-다이 모듈을 더 포함한다.

Claims (25)

  1. 전자 패키지로서,
    몰드 층과,
    상기 몰드 층에 매립된 제1 다이 - 상기 제1 다이는 제1 피치의 제1 패드 및 제2 피치의 제2 패드를 포함함 - 와,
    상기 몰드 층에 매립된 제2 다이 - 상기 제2 다이는 상기 제1 피치의 제3 패드 및 상기 제2 피치의 제4 패드를 포함함 - 와,
    상기 몰드 층에 매립된 브리지 다이 - 상기 브리지 다이는 상기 제2 패드와 상기 제4 패드를 전기적으로 연결함 - 를 포함하는,
    전자 패키지.
  2. 제1항에 있어서,
    상기 제1 다이와 상기 제2 다이의 후면은 상기 몰드 층의 표면과 실질적으로 동일 평면에 있는,
    전자 패키지.
  3. 제1항 또는 제2항에 있어서,
    상기 브리지 다이의 후면은 상기 몰드 층의 표면과 실질적으로 동일 평면에 있는,
    전자 패키지.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 패드 및 상기 제3 패드 위의 전도성 상호접속부를 더 포함하는,
    전자 패키지.
  5. 제4항에 있어서,
    상기 브리지 다이의 후면은 상기 전도성 상호접속부의 표면과 실질적으로 동일 평면에 있는,
    전자 패키지.
  6. 제4항에 있어서,
    상기 몰드 층 위에 있고 상기 전도성 상호접속부에 연결되는 재배선 층(redistribution layer)을 더 포함하는,
    전자 패키지.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 다이 상의 제5 패드 - 상기 제5 패드는 상기 제1 피치보다 작은 제3 피치를 가짐 - 와,
    상기 제5 패드에 부착된 제 3 다이 - 상기 제 3 다이의 후면은 상기 브리지 다이의 후면과 실질적으로 동일 평면에 있음 - 를 더 포함하는,
    전자 패키지.
  8. 제1항 또는 제2항에 있어서,
    상기 제1 패드와 상기 제3 패드 위의 솔더 볼을 더 포함하고,
    상기 솔더 볼은 상기 몰드 층에 적어도 부분적으로 매립되는,
    전자 패키지.
  9. 제1항 또는 제2항에 있어서,
    상기 브리지 다이를 통과하는 관통 기판 비아를 더 포함하는,
    전자 패키지.
  10. 제1항 또는 제2항에 있어서,
    상기 제1 다이, 상기 제2 다이 및 상기 브리지 다이 중 하나 이상의 두께는 대략 30㎛ 이하인,
    전자 패키지.
  11. 제1항 또는 제2항에 있어서,
    상기 제2 패드는 연장되고 상기 제1 다이의 에지에 대해 직교하지 않는 제1 각도를 가지며, 상기 제4 패드는 연장되고 상기 제2 다이의 에지에 대해 직교하지 않는 제2 각도를 가지는,
    전자 패키지.
  12. 제1항 또는 제2항에 있어서,
    제3 다이와,
    제4 다이와,
    복수의 브리지 다이를 더 포함하고,
    상기 복수의 브리지 다이 각각은 상기 제1 다이, 상기 제2 다이, 상기 제3 다이 및 상기 제4 다이 중 2개를 함께 결합하는,
    전자 패키지.
  13. 전자 패키지로서,
    멀티-다이 모듈과,
    상기 멀티-다이 모듈에 결합된 패키지 기판을 포함하되,
    상기 멀티-다이 모듈은,
    몰드 층과,
    상기 몰드 층에 매립된 제1 다이와,
    상기 몰드 층에 매립된 제2 다이와,
    상기 몰드 층에 매립된 브리지 다이 - 상기 브리지 다이는 상기 제1 다이를 상기 제2 다이에 전기적으로 결합함 - 를 포함하는,
    전자 패키지.
  14. 제13항에 있어서,
    상기 멀티-다이 모듈은 상호접속부에 의해 상기 패키지 기판에 결합되는,
    전자 패키지.
  15. 제14항에 있어서,
    상기 패키지 기판은 보드에 결합되는,
    전자 패키지.
  16. 제13항, 제14항 및 제15항 중 어느 한 항에 있어서,
    능동 인터포저, 수동 인터포저 또는 상기 멀티-다이 모듈과 상기 패키지 기판 사이의 다이를 더 포함하는,
    전자 패키지.
  17. 제16항에 있어서,
    상기 패키지 기판은 보드에 결합되는,
    전자 패키지.
  18. 제13항, 제14항 및 제15항 중 어느 한 항에 있어서,
    상기 몰드 층 위의 재배선 층을 더 포함하는,
    전자 패키지.
  19. 제18항에 있어서,
    상기 패키지 기판은 보드에 결합되는,
    전자 패키지.
  20. 전자 시스템으로서,
    보드와,
    상기 보드에 결합된 멀티-다이 모듈을 포함하되,
    상기 멀티-다이 모듈은,
    몰드 층과,
    상기 몰드 층에 매립된 제1 다이와,
    상기 몰드 층에 매립된 제2 다이와,
    상기 몰드 층에 매립된 브리지 다이를 포함하고,
    상기 브리지 다이는 상기 제1 다이를 상기 제2 다이에 전기적으로 결합하는,
    전자 시스템.
  21. 제20항에 있어서,
    상기 멀티-다이 모듈과 상기 보드 사이의 패키지 기판을 더 포함하는,
    전자 시스템.
  22. 제20항 또는 제21항에 있어서,
    상기 제1 다이와 상기 제2 다이 상의 전도성 필라를 더 포함하는,
    전자 시스템.
  23. 제22항에 있어서,
    상기 전도성 필라 상에 솔더 볼이 위치하는,
    전자 시스템.
  24. 제22항에 있어서,
    상기 전도성 필라 상에 재배선 층이 위치하고, 상기 재배선 층 상에 솔더 볼이 위치하는,
    전자 시스템.
  25. 제20항 또는 제21항에 있어서,
    상기 멀티-다이 모듈 위의 제2 멀티-다이 모듈을 더 포함하는,
    전자 시스템.
KR1020210156261A 2020-12-22 2021-11-15 고밀도 상호접속 브리지를 사용한 2xd 모듈 조립체 KR20220090397A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/131,663 2020-12-22
US17/131,663 US20220199562A1 (en) 2020-12-22 2020-12-22 Assembly of 2xd module using high density interconnect bridges

Publications (1)

Publication Number Publication Date
KR20220090397A true KR20220090397A (ko) 2022-06-29

Family

ID=77774685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210156261A KR20220090397A (ko) 2020-12-22 2021-11-15 고밀도 상호접속 브리지를 사용한 2xd 모듈 조립체

Country Status (5)

Country Link
US (2) US20220199562A1 (ko)
EP (1) EP4020532A3 (ko)
KR (1) KR20220090397A (ko)
CN (2) CN114664772A (ko)
TW (1) TW202245209A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735544B2 (en) * 2021-01-13 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages with stacked dies and methods of forming the same
US20230035627A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Split die integrated circuit (ic) packages employing die-to-die (d2d) connections in die-substrate standoff cavity, and related fabrication methods
US11823980B2 (en) * 2021-07-29 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20240105626A1 (en) * 2022-09-23 2024-03-28 Apple Inc. Semiconductor Package with Local Interconnect and Chiplet Integration

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102434823B1 (ko) * 2014-03-10 2022-08-19 데카 테크놀로지 유에스에이 인코포레이티드 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
US9653428B1 (en) * 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
US9761559B1 (en) * 2016-04-21 2017-09-12 Micron Technology, Inc. Semiconductor package and fabrication method thereof
US10700051B2 (en) * 2018-06-04 2020-06-30 Intel Corporation Multi-chip packaging

Also Published As

Publication number Publication date
EP4020532A2 (en) 2022-06-29
EP4325565A2 (en) 2024-02-21
EP4020532A3 (en) 2022-11-23
CN117712067A (zh) 2024-03-15
TW202245209A (zh) 2022-11-16
US20220199562A1 (en) 2022-06-23
CN114664772A (zh) 2022-06-24
US20240128223A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
TWI829926B (zh) 用於ｉｃ晶片的異質嵌套中介層封裝
TWI549252B (zh) 具有通橋導電穿孔信號連接之嵌入式多重裝置橋接器
KR20220090397A (ko) 고밀도 상호접속 브리지를 사용한 2xd 모듈 조립체
TWI726926B (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
EP3761352A1 (en) Nested interposer package for ic chips
TWI720064B (zh) 用於高帶寬記憶體(hbm)或客製化封裝體堆疊的以嵌入式面板級球閘陣列(eplb)或嵌入式晶圓級球閘陣列(ewlb)為基礎之堆疊式封裝(pop)
US8174108B2 (en) Method for facilitating the stacking of integrated circuits having different areas and an integrated circuit package constructed by the method
TW201530541A (zh) 一封裝中之記憶體模組
CN111868925A (zh) 芯片尺度薄3d管芯堆叠封装
KR20210018039A (ko) 초박형 브리지 및 멀티-다이 초미세 피치 패치 아키텍처 및 제조 방법
US20240222286A1 (en) Hybrid bonded die-last interconnect architectures
US11973041B2 (en) Chiplet first architecture for die tiling applications
US20230207522A1 (en) Reconstituted wafer-to-wafer hybrid bonding interconnect architecture with known good dies
US20230079607A1 (en) Fine bump pitch die to die tiling incorporating an inverted glass interposer
US20230395576A1 (en) Memory on package (mop) architecture
TW202418502A (zh) 用於ｉｃ晶片的異質嵌套中介層封裝