KR20220086876A - 칩온필름 패키지 및 반도체칩 - Google Patents

칩온필름 패키지 및 반도체칩 Download PDF

Info

Publication number
KR20220086876A
KR20220086876A KR1020200177073A KR20200177073A KR20220086876A KR 20220086876 A KR20220086876 A KR 20220086876A KR 1020200177073 A KR1020200177073 A KR 1020200177073A KR 20200177073 A KR20200177073 A KR 20200177073A KR 20220086876 A KR20220086876 A KR 20220086876A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip
source
disposed
communication
Prior art date
Application number
KR1020200177073A
Other languages
English (en)
Inventor
장영욱
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020200177073A priority Critical patent/KR20220086876A/ko
Priority to US17/527,119 priority patent/US11830801B2/en
Priority to CN202111387076.0A priority patent/CN114649355A/zh
Priority to TW110143930A priority patent/TW202240826A/zh
Publication of KR20220086876A publication Critical patent/KR20220086876A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 실시예는 칩온필름 패키지에 관한 것으로서, 제어회로와 통신하는 통신배선을 칩온필름 상에서 반도체칩의 하부를 따라 반도체칩을 가로지르도록 배치함으로써 반도체칩 내부의 배선을 간소화시키는 기술을 제공한다.

Description

칩온필름 패키지 및 반도체칩{CHIP-ON-FILM PACKAGE AND SEMICONDUCTOR CHIP}
본 실시예는 필름 상에 배치되는 반도체칩의 패키지에 관한 것이다.
COF(Chip On Film)는 반도체칩을 필름 형태의 인쇄회로기판에 장착하는 기술이다.
COF는 회로가 새겨진 폴리이미드 필름 상에 이방도전성필름이나 솔더범프 등을 이용해 반도체칩을 실장하는 기술로, 반도체칩의 소형화가 가능하고 소재가 유연하여 패키지의 경박단소화에 적합한 기술이다.
한편, COF에 실장되는 반도체칩이 다기능화하면서 COF에서의 배선 라우팅이 문제되고 있다.
최근 반도체칩은 소스드라이버로서의 기능과 리드아웃회로로서의 기능을 복합적으로 수행하도록 설계되고 있다. 이에 따라, 반도체칩으로 연결되는 배선들도 많아지고 있는데, 이러한 배선들이 서로 중첩되지 않으면서 효율적으로 라우팅되도록 하는 것이 과제이다.
이러한 배경에서, 본 실시예의 목적은, 칩온필름 패키지에서 필름에 배치되는 배선들을 효율적으로 라우팅시키는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 실시예는, 제1측으로 통신신호들이 송수신되고, 상기 제1측과 반대되는 제2측으로 구동신호들이 출력되는 칩온필름 패키지에 있어서, 터치구동신호들을 출력하는 복수의 리드아웃회로들, 화소구동신호들을 출력하는 복수의 소스채널회로들, 상기 제1측으로 형성되는 리드아웃통신패드들 및 상기 제2측으로 형성되는 소스통신패드들을 포함하는 반도체칩; 및 리드아웃통신신호를 전달하고 상기 리드아웃통신패드들과 연결되는 리드아웃통신배선들 및 소스통신신호를 전달하고 상기 소스통신패드들과 연결되는 소스통신배선들이 배치되고, 상기 소스통신배선들은 상기 반도체칩을 상기 제1측에서 상기 제2측으로 가로지르도록 배치되는 칩온필름을 포함하는 칩온필름 패키지를 제공한다.
상기 반도체칩은, 상기 리드아웃회로들을 제어하는 리드아웃로직회로 및 상기 소스채널회로들을 제어하는 소스로직회로를 더 포함할 수 있다.
상기 리드아웃로직회로는 상기 반도체칩에서 상기 제1측의 영역에 배치되고, 상기 소스로직회로는 상기 반도체칩에서 상기 제2측의 영역에 배치될 수 있다.
상기 반도체칩은, 상기 제2측으로 형성되는 감마전압패드들을 더 포함하고, 상기 칩온필름에는, 감마전압신호들을 전달하고 상기 감마전압패드들과 연결되는 감마전압배선들이 더 배치되고, 상기 감마전압배선들은, 상기 반도체칩을 상기 제1측에서 상기 제2측으로 가로지르도록 배치될 수 있다.
상기 칩온필름에는, 상기 터치구동신호들을 터치전극들로 전달하는 터치구동배선들 및 상기 화소구동신호들을 화소들로 전달하는 화소구동배선들이 더 배치될 수 있다.
상기 터치구동배선들은 상기 반도체칩의 상기 제1측에 배치되는 패드들로부터 출발하여 상기 반도체칩의 외곽을 돌아 상기 제2측 방향으로 연장될 수 있다.
상기 칩온필름에서, 상기 리드아웃통신배선들, 상기 소스통신배선들, 상기 터치구동배선들 및 상기 화소구동배선들은 동일 레이어에 형성될 수 있다.
상기 칩온필름에는, 상기 리드아웃통신배선들 및 상기 소스통신배선들을 덮는 절연층이 더 형성되고, 상기 반도체칩은 상기 절연층 상에 배치될 수 있다.
상기 소스통신신호는 클럭이 임베디드되는 차동신호이고, 상기 소스통신배선들은 상기 차동신호의 양극신호배선 및 음극신호배선으로 구성될 수 있다.
상기 칩온필름의 상측으로 상기 반도체칩이 배치되고, 상기 칩온필름의 하측으로 방열판이 부착될 수 있다.
다른 측면에서, 본 실시예는, 제1측으로부터 연장되는 리드아웃통신배선들 및 소스통신배선들을 이용하여 통신하고, 상기 제1측과 반대되는 제2측으로 구동신호들을 출력하는 반도체칩에 있어서, 상기 제1측으로 배치되고, 상기 리드아웃통신배선들과 연결되는 리드아웃통신패드들; 상기 제2측으로 배치되고, 상기 반도체칩의 하부면과 절연된 상태로 상기 제1측에서 상기 제2측으로 연장되는 상기 소스통신배선들과 연결되는 소스통신패드들; 상기 리드아웃통신패드들과 인접하여 배치되는 리드아웃회로들; 및 상기 소스통신패드들과 인접하여 배치되는 소스채널회로들을 포함하는 반도체칩을 제공한다.
상기 리드아웃회로들을 제어하는 리드아웃로직회로 및 상기 소스채널회로들을 제어하는 소스로직회로를 더 포함할 수 있다.
상기 리드아웃로직회로는 상기 반도체칩에서 상기 제1측의 영역에 배치되고, 상기 소스로직회로는 상기 반도체칩에서 상기 제2측의 영역에 배치될 수 있다.
상기 소스통신배선들을 통해 소스통신신호가 송수신되고, 상기 소스통신신호는 클럭이 임베디드되는 차동신호이고, 상기 소스통신배선들은 상기 차동신호의 양극신호배선 및 음극신호배선으로 구성될 수 있다.
상기 소스채널회로들은, 상기 제2측으로 연장되는 배선들을 통해 화소구동신호들을 출력할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 칩온필름 패키지에서 필름에 배치되는 배선들을 효율적으로 라우팅시킬 수 있게 된다.
도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.
도 2는 일 실시예에 따른 반도체칩의 회로 및 패드의 평면 배치도이다.
도 3은 일 실시예에 따른 칩온필름 상에 형성되는 배선들의 패턴도이다.
도 4는 일 실시예에 따른 소스통신신호의 파형도이다.
도 5는 도 3에서 A-A' 부분을 절단한 칩온필름 패키지의 단면도이다.
도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.
도 1을 참조하면, 디스플레이장치(100)는 칩온필름 패키지(110), 디스플레이패널(120), 회로기판(130) 등을 포함할 수 있다.
디스플레이장치(100)는 다수의 화소(P)와 화소(P)를 구동하기 위한 일 제어회로들을 포함할 수 있는데, 다수의 화소(P)는 디스플레이패널(120)에 배치되고, 일 제어회로들은 칩온필름 패키지(110) 및 회로기판(130) 등에 배치될 수 있다.
디스플레이패널(120)에는 다수의 데이터라인 및 게이트라인이 배치되고, 데이터라인 및 게이트라인의 교차에 의해 화소(P)가 정의될 수 있다. 화소(P)의 밝기는 데이터라인을 통해 공급되는 화소구동신호-예를 들어, 데이터전압-에 의해 결정될 수 있는데, 이러한 화소구동신호는 칩온필름 패키지(110)에 배치되는 반도체칩(112)의 소스채널회로들에 의해 공급될 수 있다.
소스채널회로들은 디스플레이패널(120)의 화소들을 구동하는 화소구동신호를 생성할 수 있는데, 이러한 화소구동신호는 회로기판(130)에 배치되는 타이밍컨트롤러(140)로부터 수신되는 영상데이터에 따라 생성될 수 있다. 영상데이터에는 각 화소(P)의 밝기를 지시하는 디지털값이 포함될 수 있는데, 소스채널회로들은 이러한 디지털값을 아날로그신호-화소구동신호-로 변환하여 디스플레이패널(120)로 출력할 수 있다.
반도체칩(112)은 디스플레이패널(120)로 화소구동신호를 출력하고, 회로기판(130)에 배치되는 타이밍컨트롤러(140)로부터 영상데이터를 수신하기 위해 각각 제1라인(L1) 및 제3라인(L3)을 포함할 수 있다.
디스플레이장치(100)는 다수의 터치전극(TE)과 터치전극(TE)을 구동하기 위한 다른 제어회로들을 포함할 수 있는데, 다수의 터치전극(TE)은 디스플레이패널(120)에 배치되고, 다른 제어회로들은 칩온필름 패키지(110) 및 회로기판(130) 등에 배치될 수 있다.
디스플레이패널(120)에는 다수의 센싱라인이 배치되고, 센싱라인은 터치전극(TE)과 연결될 수 있다. 터치전극(TE)은 터치구동신호에 의해 구동될 수 있는데, 이러한 터치구동신호는 칩온필름 패키지(110)에 배치되는 반도체칩(112)의 리드아웃회로들에 의해 공급될 수 있다.
리드아웃회로들은 디스플레이패널(120)의 터치전극들을 구동하는 터치구동신호들을 생성할 수 있고, 터치전극(TE)을 센싱하여 센싱데이터를 생성할 수 있다. 그리고, 리드아웃회로들은 센싱데이터를 이용하여 터치좌표를 포함하는 터치데이터를 생성할 수 있다. 그리고, 리드아웃회로들은 터치데이터를 회로기판(130)에 배치되는 터치컨트롤러(150)로 송신할 수 있다.
반도체칩(112)은 디스플레이패널(120)로 터치구동신호를 출력하고, 회로기판(130)에 배치되는 터치컨트롤러(150)로 터치데이터를 송신하기 위해 각각 제2라인(L2) 및 제4라인(L4)을 포함할 수 있다.
연결 관계로 보면, 반도체칩(112)이 배치되는 칩온필름 패키지(110)는 제2측으로 디스플레이패널(120)과 연결되고, 제1측으로 회로기판(130)과 연결될 수 있다.
한편, 전술한 내용과 같이 반도체칩(112)이 두 가지 이상의 기능-화소 구동 및 터치전극 구동 등-을 수행하면서 두 개 이상의 배선들이 반도체칩과 연결될 수 있는데, 이때, 배선들이 서로 중첩되지 않으면서 효율적으로 라우팅되는 것이 문제이다.
또한, 반도체칩(112)에서 두 가지 이상의 기능을 수행하면서 내부 발열량이 증가하게 되는데, 이러한 열을 효율적으로 배출하는 것이 중요하다.
일 실시예에 따른 칩온필름 패키지는 내부 회로들의 새로운 배치 기법과 배선들의 새로운 라우팅 기법을 통해 전술한 내용들에 대한 솔루션을 제공할 수 있다.
도 2는 일 실시예에 따른 반도체칩의 회로 및 패드의 평면 배치도이다.
도 2를 참조하면, 반도체칩(112)은 리드아웃블럭과 소스채널블럭을 포함할 수 있다.
리드아웃블럭은 리드아웃회로들(212, RO AFE : ReadOut Analog-Front-End), 리드아웃로직회로(210) 및 리드아웃먹스회로(214) 등을 포함할 수 있고, 소스채널블럭은 소스채널회로들(222), 소스로직회로(220) 및 전력회로(230) 등을 포함할 수 있다.
평면으로 볼 때, 리드아웃블럭은 제1측으로 배치되고, 소스채널블럭은 제2측으로 배치될 수 있다. 도 2에서 제1측은 통신신호들이 송수신되는 방향으로 회로기판(130)으로 향하는 방향이고, 제2측은 구동신호들이 출력되는 방향으로 디스플레이패널으로 향하는 방향일 수 있다. 설명의 편의상, 도 2에서 좌측이 제3측으로 정의되고, 우측이 제4측으로 정의된다.
이러한 배치에 따라 리드아웃블럭은 회로기판과 가깝게 배치될 수 있고, 소스채널블럭은 디스플레이패널과 가깝게 배치될 수 있다.
리드아웃블럭은 리드아웃통신패드들(244)을 통해 리드아웃통신신호를 송수신할 수 있다. 리드아웃통신신호는 회로기판의 터치컨트롤러와 통신하는 신호로서 터치데이터를 포함할 수 있다.
리드아웃통신패드들(244)은 리드아웃블럭의 리드아웃로직회로(210)에 근접한 위치에 배치되고, 반도체칩(112)의 외곽에서 제1측으로 배치될 수 있다.
리드아웃통신패드들(244)은 리드아웃통신배선들(L4)과 연결될 수 있다. 리드아웃통신배선들(L4)은 제1측에 배치되는 회로기판으로부터 리드아웃통신패드들(244)까지 연장되어 형성될 수 있다.
리드아웃블럭은 리드아웃구동패드들(242)을 통해 터치구동신호들을 출력할 수 있다.
리드아웃구동패드들(242)은 리드아웃블럭의 리드아웃회로들(212)에 근접한 위치에 배치되고, 반도체칩(112)의 외곽에서 제1측으로 배치될 수 있다.
리드아웃구동패드들(242)은 터치구동배선들과 연결될 수 있다. 터치구동배선들은 제2측에 배치되는 디스플레이패널로부터 리드아웃구동패드들(242)까지 연장되어 형성될 수 있다. 여기서, 리드아웃구동패드들(242)이 반도체칩(112)의 제1측으로 배치되기 때문에, 터치구동배선들은 반도체칩(112)의 외곽을 돌아 제2측 방향으로 연장될 수 있다.
제3측과 제4측의 방향으로 볼 때, 리드아웃로직회로(210)는 가운데에 배치되고, 리드아웃회로들(212)이 리드아웃로직회로(210)에서 제3측 방향과 제4측 방향에 배치될 수 있다.
리드아웃블럭은 리드아웃먹스(214)를 더 포함할 수 있는데, 리드아웃먹스(214)는 리드아웃구동패드들(242)을 선택적으로 리드아웃회로들(212)로 연결시켜줄 수 있다.
리드아웃통신배선들(L4)의 배치를 살펴보면, 리드아웃통신배선들(L4)은 두 개로 나뉘어져서 하나는 제3측의 리드아웃통신패드들(244)로 연결되고, 나머지 하나는 제4측의 리드아웃통신패드들(244)로 연결될 수 있다.
갈라진 2개의 리드아웃통신배선들(L4)의 사이에는 소스통신배선들(L3)이 배치될 수 있다.
소스통신배선들(L3)은 소스통신신호를 송수신할 수 있는데, 예를 들어, 소스통신신호는 회로기판의 타이밍컨트롤러와 통신하는 신호로서 영상데이터를 포함할 수 있다.
소스통신배선들(L3)은 반도체칩(112)을 제1측에서 제2측으로 가로지르도록 배치될 수 있다. 그리고, 소스통신배선들(L3)은 반도체칩(112)의 외곽에서 제2측으로 배치되는 소스통신패드들(254)과 연결될 수 있다.
종래 기술에서는 소스통신배선들이 반도체칩의 외곽에서 제1측으로 배치되는 소스통신패드들과 연결되고, 반도체칩의 내부 배선들이 제2측에 배치되는 소스로직회로와 소스통신패드들을 연결시켰다. 그런데, 이러한 구조에서는 내부의 배선으로 인해 칩사이즈가 커지고, 내부 발열을 처리하기 어려우며, 내부 배선의 라우팅이 복잡해지는 문제가 있었다.
이에 반해, 일 실시예는 소스통신배선들(L3)을 반도체칩의 외부에 배치하고 외부에서 제2측으로 연장되면서 배치되기 때문에 전술한 문제가 발생하지 않게 된다.
소스통신배선들(L3)이 전술한 것과 같이 제2측까지 연장되는 것은 소스로직회로(220)가 반도체칩(112)에서 제2측으로 배치되는 것에 크게 기인하다.
소스채널블럭은 디스플레이패널과 가깝게 배치될 수 있는데, 이에 따라 소스로직회로(220)는 반도체칩(112)에서 제2측의 가운데에 배치될 수 있다. 그리고, 소스로직회로(220)의 제3측과 제4측으로 소스채널회로들(222) 및 전력회로들(230)이 배치될 수 있다.
소스채널회로들(222)은 소스통신패드들(254)과 연결되는 소스통신배선들(L3)을 통해 소스통신신호를 송수신할 수 있다.
소스통신패드들(254)은 소스로직회로(220)에 근접한 위치에 배치되고, 반도체칩(112)의 외곽에서 제2측으로 배치될 수 있다.
소스통신패드들(254)은 감마전압패드들(226)과 임베디드클럭통신패드들(224)을 포함할 수 있다. 소스채널회로들(222)은 감마전압패드들(226)을 통해 복수의 감마전압을 수신할 수 있다. 감마전압을 전달하는 소스통신배선들은 감마전압배선들이라고 호칭될 수 있다.
그리고, 소스로직회로(220)는 임베디드클럭통신패드들(224)을 통해 클럭이 임베디드되는 차동신호를 수신할 수 있다. 이때, 차동신호를 전달하는 소스통신배선들은 양극신호배선과 음극신호배선으로 구성될 수 있다. 실시예에 따라서는 양극신호배선 및 음극신호배선만 소스통신배선이라 호칭하고, 감마전압배선들은 별도의 배선으로 호칭할 수 있다.
소스구동패드들(252)은 화소구동배선들과 연결될 수 있다. 화소구동배선들은 제2측에 배치되는 배치되는 디스플레이패널로부터 소스구동패드들(252)까지 연장되어 형성될 수 있다.
소스구동패드들(252)은 숫자가 많아서, 반도체칩(112)의 외곽에서 제2측, 제3측 및 제4측에 배치되고, 제1측의 일부에도 배치될 수 있다.
전술한 배선들은 칩온필름 상에 형성될 수 있다.
도 3은 일 실시예에 따른 칩온필름 상에 형성되는 배선들의 패턴도이다.
도 3을 참조하면, 화소구동배선들(L1)은 칩온필름(114)에서 반도체칩(112)으로부터 제2측으로 연장되어 형성될 수 있다. 화소구동배선들(L1)의 수가 많기 때문에 화소구동배선들(L1)의 반도체칩(112)의 제2측, 제3측 및 제4측으로부터 연장되고, 제2측의 일부로부터 연장될 수 있다.
터치구동배선들(L2)은 반도체칩(112)의 제1측으로부터 연장되고 반도체칩(112) 및 화소구동배선들(L1)을 돌아서 제2측으로 연장될 수 있다. 터치구동배선들(L2)은 화소구동배선들(L1)과 중첩되지 않도록 디스플레이패널의 외곽 방향으로 진입할 수 있다.
소스통신배선들(L3)은 제1측으로부터 반도체칩(112)으로 연장되어 형성될 수 있다. 소스통신배선들(L3)은 칩온필름(114)의 가운데를 따라 연장될 수 있고, 반도체칩(112)의 하면에서 반도체칩(112)의 제1측에서 제2측을 가로지르도록 배치될 수 있다.
소스통신배선들(L3)의 좌우로는 리드아웃통신배선들(L4)이 배치될 수 있다. 리드아웃통신배선들(L4)은 제1측으로부터 반도체칩(112)으로 연장되어 형성될 수 있다.
도 4는 일 실시예에 따른 소스통신신호의 파형도이다.
도 4를 참조하면, 소스통신신호는 클럭이 임베디드되는 차동신호일 수 있다. 소스통신신호를 전달하는 소스통신배선들은 양극신호배선(EPI (+))과 음극신호배선(EPI (-))을 가질 수 있으며, 두 배선의 차동전압에 따라 소스통신신호의 신호레벨이 결정될 수 있다.
소스통신신호는 고속의 차동신호이기 때문에 인접회로에 전자파 간섭을 일으킬 수 있다. 그런데, 일 실시예는 전자파 간섭이 일어날 수 있는 이러한 소스통신신호를 반도체칩의 외부에 배치함으로써 반도체칩에 대한 영향을 최소화시킬 수 있다.
도 5는 도 3에서 A-A' 부분을 절단한 칩온필름 패키지의 단면도이다.
도 5를 참조하면, 칩온필름 패키지(110)는 반도체칩(112)와 칩온필름(114)을 포함할 수 있다.
칩온필름(114)은 필름층(520), 배선들(L1~L3) 및 절연층(510)을 포함할 수 있다.
필름층(520)은 반도체칩(112)에 대한 지지 기판을 제공할 수 있다.
배선들(L1~L3)은 필름층(520) 위에 형성되고, 절연층(510)에 의해 덮혀질 수 있다. 그리고, 반도체칩(112)의 패드들과 연결되는 부분에서 절연층(510)이 제거되면서 배선들(LP1~LP3)의 일부가 외부로 개방되고 반도체칩(112)의 패드들과 연결될 수 있다.
반도체칩(112)의 내부에는 리드아웃로직회로(210) 및 리듯아웃회로들(212)을 포함하는 회로들이 배치될 수 있고, 그 외곽을 패키징 부재들이 덮어 쌀 수 있다.
배선들(L1~L3)은 동일 층(레이어)에 형성될 수 있다. 이에 따라 라우팅이 서로 중첩되지 않을 수 있다.
배선들(L1~L3) 중에서 소스통신배선들(L3)은 반도체칩(112)의 직하측으로는 배치되고, 다른 배선들(L1, L2)은 반도체칩(112)에서 제3측과 제4측으로 벗어난 위치의 하측에 배치될 수 있다.
소스통신배선들(L3)은 전자파가 발생할 수 있는 임베디드 클럭신호를 송수신하지만 반도체칩(112)과 절연층(510) 및 패키징 부재들로 이격되어 있어 전자파 간섭의 영향이 크지 않을 수 있다.
칩온필름(114)에서 반도체칩(112)가 반대되는 측면에는 방열판(530)이 부착될 수 있다. 반도체칩(112)의 패드들을 통해 외부로 방출되는 열은 배선들(L1~L3)을 통해 방열판(530)으로 전달되면서 외부로 방출될 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 칩온필름 패키지에서 필름에 배치되는 배선들을 효율적으로 라우팅시킬 수 있게 된다.

Claims (15)

  1. 제1측으로 통신신호들이 송수신되고, 상기 제1측과 반대되는 제2측으로 구동신호들이 출력되는 칩온필름 패키지에 있어서,
    터치구동신호들을 출력하는 복수의 리드아웃회로들, 화소구동신호들을 출력하는 복수의 소스채널회로들, 상기 제1측으로 형성되는 리드아웃통신패드들 및 상기 제2측으로 형성되는 소스통신패드들을 포함하는 반도체칩; 및
    리드아웃통신신호를 전달하고 상기 리드아웃통신패드들과 연결되는 리드아웃통신배선들 및 소스통신신호를 전달하고 상기 소스통신패드들과 연결되는 소스통신배선들이 배치되고, 상기 소스통신배선들은 상기 반도체칩을 상기 제1측에서 상기 제2측으로 가로지르도록 배치되는 칩온필름
    을 포함하는 칩온필름 패키지.
  2. 제1항에 있어서,
    상기 반도체칩은,
    상기 리드아웃회로들을 제어하는 리드아웃로직회로 및 상기 소스채널회로들을 제어하는 소스로직회로를 더 포함하는 칩온필름 패키지.
  3. 제2항에 있어서,
    상기 리드아웃로직회로는 상기 반도체칩에서 상기 제1측의 영역에 배치되고, 상기 소스로직회로는 상기 반도체칩에서 상기 제2측의 영역에 배치되는 칩온필름 패키지.
  4. 제1항에 있어서,
    상기 반도체칩은,
    상기 제2측으로 형성되는 감마전압패드들을 더 포함하고,
    상기 칩온필름에는,
    감마전압신호들을 전달하고 상기 감마전압패드들과 연결되는 감마전압배선들이 더 배치되고,
    상기 감마전압배선들은,
    상기 반도체칩을 상기 제1측에서 상기 제2측으로 가로지르도록 배치되는 칩온필름 패키지.
  5. 제1항에 있어서,
    상기 칩온필름에는,
    상기 터치구동신호들을 터치전극들로 전달하는 터치구동배선들 및 상기 화소구동신호들을 화소들로 전달하는 화소구동배선들이 더 배치되는 칩온필름 패키지.
  6. 제5항에 있어서,
    상기 터치구동배선들은 상기 반도체칩의 상기 제1측에 배치되는 패드들로부터 출발하여 상기 반도체칩의 외곽을 돌아 상기 제2측 방향으로 연장되는 칩온필름 패키지.
  7. 제5항에 있어서,
    상기 칩온필름에서,
    상기 리드아웃통신배선들, 상기 소스통신배선들, 상기 터치구동배선들 및 상기 화소구동배선들은 동일 레이어에 형성되는 칩온필름 패키지.
  8. 제1항에 있어서,
    상기 칩온필름에는,
    상기 리드아웃통신배선들 및 상기 소스통신배선들을 덮는 절연층이 더 형성되고,
    상기 반도체칩은 상기 절연층 상에 배치되는 칩온필름 패키지.
  9. 제8항에 있어서,
    상기 소스통신신호는 클럭이 임베디드되는 차동신호이고, 상기 소스통신배선들은 상기 차동신호의 양극신호배선 및 음극신호배선으로 구성되는 칩온필름 패키지.
  10. 제1항에 있어서,
    상기 칩온필름의 상측으로 상기 반도체칩이 배치되고,
    상기 칩온필름의 하측으로 방열판이 부착되는 칩온필름 패키지.
  11. 제1측으로부터 연장되는 리드아웃통신배선들 및 소스통신배선들을 이용하여 통신하고, 상기 제1측과 반대되는 제2측으로 구동신호들을 출력하는 반도체칩에 있어서,
    상기 제1측으로 배치되고, 상기 리드아웃통신배선들과 연결되는 리드아웃통신패드들;
    상기 제2측으로 배치되고, 상기 반도체칩의 하부면과 절연된 상태로 상기 제1측에서 상기 제2측으로 연장되는 상기 소스통신배선들과 연결되는 소스통신패드들;
    상기 리드아웃통신패드들과 인접하여 배치되는 리드아웃회로들; 및
    상기 소스통신패드들과 인접하여 배치되는 소스채널회로들
    을 포함하는 반도체칩.
  12. 제11항에 있어서,
    상기 리드아웃회로들을 제어하는 리드아웃로직회로 및 상기 소스채널회로들을 제어하는 소스로직회로를 더 포함하는 반도체칩.
  13. 제12항에 있어서,
    상기 리드아웃로직회로는 상기 반도체칩에서 상기 제1측의 영역에 배치되고, 상기 소스로직회로는 상기 반도체칩에서 상기 제2측의 영역에 배치되는 반도체칩.
  14. 제11항에 있어서,
    상기 소스통신배선들을 통해 소스통신신호가 송수신되고,
    상기 소스통신신호는 클럭이 임베디드되는 차동신호이고, 상기 소스통신배선들은 상기 차동신호의 양극신호배선 및 음극신호배선으로 구성되는 반도체칩.
  15. 제11항에 있어서,
    상기 소스채널회로들은,
    상기 제2측으로 연장되는 배선들을 통해 화소구동신호들을 출력하는 반도체칩.
KR1020200177073A 2020-12-17 2020-12-17 칩온필름 패키지 및 반도체칩 KR20220086876A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200177073A KR20220086876A (ko) 2020-12-17 2020-12-17 칩온필름 패키지 및 반도체칩
US17/527,119 US11830801B2 (en) 2020-12-17 2021-11-15 Chip-on-film package and semiconductor chip each having a readout circuit for a touch driving signal and a source channel circuit for outputting a pixel driving signal
CN202111387076.0A CN114649355A (zh) 2020-12-17 2021-11-22 覆晶薄膜封装体和半导体芯片
TW110143930A TW202240826A (zh) 2020-12-17 2021-11-25 覆晶薄膜封裝體和半導體晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200177073A KR20220086876A (ko) 2020-12-17 2020-12-17 칩온필름 패키지 및 반도체칩

Publications (1)

Publication Number Publication Date
KR20220086876A true KR20220086876A (ko) 2022-06-24

Family

ID=81992159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200177073A KR20220086876A (ko) 2020-12-17 2020-12-17 칩온필름 패키지 및 반도체칩

Country Status (4)

Country Link
US (1) US11830801B2 (ko)
KR (1) KR20220086876A (ko)
CN (1) CN114649355A (ko)
TW (1) TW202240826A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101723879B1 (ko) 2013-12-27 2017-04-06 엘지디스플레이 주식회사 터치스크린 일체형 표시장치
KR102252380B1 (ko) 2014-04-24 2021-05-14 삼성전자주식회사 테이프 배선 기판, 반도체 패키지 및 상기 반도체 패키지를 포함한 디스플레이 장치
KR102360171B1 (ko) 2015-04-24 2022-02-07 주식회사 엘엑스세미콘 구동 드라이버
KR102623575B1 (ko) 2016-08-31 2024-01-11 엘지디스플레이 주식회사 구동 칩, 회로 필름, 칩 온 필름 타입의 구동 회로 및 터치스크린 내장형 표시장치
KR20190032097A (ko) 2017-09-19 2019-03-27 주식회사 실리콘웍스 칩온필름 패키지
KR102558339B1 (ko) * 2018-07-25 2023-07-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102624526B1 (ko) * 2019-11-13 2024-01-12 엘지디스플레이 주식회사 터치 디스플레이 장치 및 터치 구동 방법
KR102666300B1 (ko) * 2019-12-23 2024-05-14 엘지디스플레이 주식회사 터치 디스플레이 장치, 구동 회로 및 구동 방법
US11307698B2 (en) * 2019-12-24 2022-04-19 Lg Display Co., Ltd. Touch display device, driving circuit and driving method thereof

Also Published As

Publication number Publication date
CN114649355A (zh) 2022-06-21
TW202240826A (zh) 2022-10-16
US20220199512A1 (en) 2022-06-23
US11830801B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
US10930723B2 (en) Display device
CN109767723B (zh) 显示装置
KR100878274B1 (ko) 표시 장치
JP3638123B2 (ja) 表示モジュール
CN110737348B (zh) 具有触摸传感器的显示设备
US7737911B2 (en) Display apparatus
US20230052091A1 (en) Array substrate, display panel and display module
JP2007012937A (ja) 表示ドライバ
JPH0954333A (ja) 表示装置及びこれに使用されるｉｃチップ
JP2008003591A (ja) バイパスキャパシタが集積された表示基板、それを具備した表示装置及びバイパスキャパシタの製造方法
KR20180018167A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US20030030604A1 (en) Liquid crystal display
JP2007012938A (ja) 集積回路装置
JP5087869B2 (ja) 基板の両面に実装可能な集積回路装置及び電子機器
US20060267219A1 (en) Wiring board and semiconductor device
KR20220086876A (ko) 칩온필름 패키지 및 반도체칩
KR102554491B1 (ko) 칩온필름 패키지용 회로 기판
KR102540732B1 (ko) 소스 드라이브 ic 및 이를 포함하는 디스플레이 장치
US20240192560A1 (en) Driving circuit and display device
JP5087961B2 (ja) 基板の両面に実装可能な集積回路装置及び電子機器
JP3191743B2 (ja) 機能変更可能な半導体装置
JP5336700B2 (ja) 半導体装置およびそれを用いた電子機器
WO2022000240A1 (zh) 显示基板和显示装置
KR20100052233A (ko) 화상형성장치, 칩, 및, 칩 패키지
KR20180012170A (ko) 인쇄회로기판 및 이를 포함하는 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination