KR20220083006A - 표시 장치 및 그것의 제조 방법 - Google Patents

표시 장치 및 그것의 제조 방법 Download PDF

Info

Publication number
KR20220083006A
KR20220083006A KR1020200172620A KR20200172620A KR20220083006A KR 20220083006 A KR20220083006 A KR 20220083006A KR 1020200172620 A KR1020200172620 A KR 1020200172620A KR 20200172620 A KR20200172620 A KR 20200172620A KR 20220083006 A KR20220083006 A KR 20220083006A
Authority
KR
South Korea
Prior art keywords
patterns
layer
disposed
hsp
dam
Prior art date
Application number
KR1020200172620A
Other languages
English (en)
Inventor
이정문
김대홍
이형진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200172620A priority Critical patent/KR20220083006A/ko
Priority to US17/511,702 priority patent/US20220190293A1/en
Priority to CN202111478965.8A priority patent/CN114628457A/zh
Publication of KR20220083006A publication Critical patent/KR20220083006A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H01L51/5253—
    • H01L27/3244—
    • H01L51/0031—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판, 상기 기판 상에 배치된 표시 소자층, 상기 기판 상에서, 상기 표시 소자층 주변에 배치된 제1 댐, 상기 제1 댐과 상기 표시 소자층 사이에 배치된 복수 개의 패턴들, 및 상기 표시 소자층 및 상기 패턴들 상에 배치된 평탄화층을 포함하고, 상기 패턴들과 상기 평탄화층은 서로 다른 친수성-친유성 밸런스 값을 가질 수 있다.

Description

표시 장치 및 그것의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치에 관한 것으로 더욱 상세하게는 유기물의 넘침을 판별할 수 있는 패턴들을 포함하는 표시 장치에 관한 것이다.
일반적으로 사용자에게 영상을 제공하는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 생성된 영상을 표시 화면을 통해 사용자에게 제공한다.
표시 장치들 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 광을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 액정 표시 장치와 달리 별도의 광원부를 요구하지 않고 우수한 휘도 특성 및 시야각 특성을 갖는다. 또한, 유기 발광 표시 장치는 응답 속도가 빠르고 소비 전력이 낮은 장점을 갖는다.
유기 발광 표시 장치의 제조시, 기판 상에 발광 소자들을 각각 포함하는 복수 개의 화소들이 형성된 후, 화소들을 덮도록 기판 상에 박막 봉지층이 제공된다. 박막 봉지층은 무기 절연층 및 유기 절연층을 포함할 수 있다. 유기 절연층을 형성하기 위해 기판 상에 유동성을 갖는 유기 물질이 제공되고, 유기 물질이 경화되어 유기 절연층이 형성된다. 기판 상에 유기 물질이 제공될 때 유기 물질이 과도하게 도포될 경우, 유기 물질이 기판을 넘칠 수 있다.
본 발명의 목적은 유기물의 넘침을 판별할 수 있는 패턴들을 포함하는 표시 장치를 제공하는데 있다.
본 발명의 일 실시 예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 표시 소자층, 상기 기판 상에서, 상기 표시 소자층 주변에 배치된 제1 댐, 상기 제1 댐과 상기 표시 소자층 사이에 배치된 복수 개의 패턴들, 및 상기 표시 소자층 및 상기 패턴들 상에 배치된 평탄화층을 포함하고, 상기 패턴들과 상기 평탄화층은 서로 다른 친수성-친유성 밸런스 값을 가질 수 있다.
상기 표시 소자층 상에 배치된 제1 봉지층, 상기 제1 봉지층 상에 배치된 제2 봉지층을 포함하고, 상기 평탄화층은 상기 제1 봉지층 및 상기 제2 봉지층 사이에 배치될 수 있다.
상기 제1 봉지층 및 상기 제2 봉지층은 상기 제1 댐으로 연장하여, 상기 제1 댐 상에 배치되고, 상기 패턴들은 상기 제1 봉지층 상에 배치될 수 있다.
상기 평탄화층은 상기 제1 댐과 이격되어 상기 표시 소자층 상에 배치될 수 있다.
상기 평탄화층은 상기 패턴들의 개수의 60% 보다 작거나 같은 패턴들 상에 배치될 수 있다.
상기 패턴들은 친유성을 갖고, 상기 평탄화층은 친수성을 갖을 수 있다.
상기 평탄화층의 상기 친수성-친유성 밸런스 값은 15 내지 20일 수 있다.
상기 패턴들의 상기 친수성-친유성 밸런스 값은 0 내지 5일 수 있다.
상기 패턴들은 친수성을 갖고, 상기 평탄화층은 친유성을 갖을 수 있다.
상기 패턴들은 상기 제1 댐과 상기 표시 소자층 사이에 매트릭스 형태로 배열될 수 있다.
상기 패턴들은 상기 표시 소자층과 인접하여 배치된 제1 패턴들 및 상기 제1 패턴들보다 상기 표시 소자층과 이격되어 배치된 제2 패턴들을 포함하고, 상기 제1 패턴들 및 상기 제2 패턴들은 일방향으로 엇갈리게 배열될 수 있다.
본 발명의 일 실시 예에 따른 표시 장치의 제조 방법은 표시 소자층 및 상기 표시 소자층 주변의 제1 댐이 배치된 기판을 제공하는 단계, 상기 제1 댐과 상기 표시 소자층 사이에 복수 개의 패턴들을 제공하는 단계, 상기 표시 소자층 상에 봉지층을 형성하기 위한 유기 물질을 제공하는 단계, 및 상기 유기 물질이 상기 패턴들 상에 배치되었는지를 검사하는 단계를 포함할 수 있다.
상기 패턴들 및 상기 유기 물질은 서로 다른 친수성-친유성 밸런스 값을 갖을 수 있다.
상기 봉지층은 친수성을 갖고, 상기 패턴들은 친유성을 갖을 수 있다.
상기 봉지층은 친유성을 갖고, 상기 패턴들은 친수성을 갖을 수 있다.
상기 표시 장치의 제조 방법은 상기 표시 소자층 상에 제1 봉지층을 제공하는 단계, 상기 유기 물질을 상기 제1 봉지층 상에 제공하는 단계, 및 상기 유기 물질을 경화시켜 평탄화층을 형성하는 단계를 더 포함할 수 있다.
상기 유기 물질이 상기 패턴들 상에 배치되었는지를 검사하는 단계는 카메라를 이용하여 상기 패턴들에서 무아레가 촬상되는지를 검사하는 단계 및 상기 패턴들 중 상기 무아레가 촬상된 상기 패턴들의 개수가 기준 개수보다 작거나 같은지 여부를 판별하는 단계를 포함할 수 있다.
상기 기준 개수는 상기 패턴들의 개수의 60%로 설정될 수 있다.
상기 표시 장치의 제조 방법은 상기 무아레가 촬상된 상기 패턴들의 개수가 상기 기준 개수보다 작거나 같으면, 상기 표시 장치를 양품으로 판별하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 무아레가 촬상된 상기 패턴들의 개수가 상기 기준 개수보다 많으면, 상기 표시 장치를 불량으로 판별하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 표시 소자층 및 제1 댐 사이의 평탄면 상에서 제1 봉지층의 형성 정도를 더욱 세밀하게 판별할 수 있다. 평탄면 상에서 제1 봉지층 형성 여부를 파악하므로, 제1 봉지층이 제1 댐을 넘어서 형성되는 것을 방지할 수 있다. 따라서, 제1 댐을 넘어서 형성되는 제1 봉지층을 방지하기 위한 추가적인 댐 구조물을 배치하지 않을 수 있다. 댐 구조물을 배치하는 영역이 감소되므로, 표시 장치의 데드 스페이스가 감소될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 2는 도 1에 도시된 표시 장치의 단면을 예시적으로 도시한 도면이다.
도 3은 도 2에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 4는 도 3에 도시된 표시 패널의 평면도이다.
도 5는 도 4에 도시된 어느 한 화소의 단면을 예시적으로 도시한 도면이다.
도 6은 도 3에 도시된 비표시 영역 및 비표시 영역에 인접한 표시 영역의 부분에 중첩하는 표시 패널의 단면을 도시한 도면이다.
도 7은 도 6에 도시된 평탄면의 평면도로서, 평탄면이 포함된 제1 봉지층의 소정의 부분을 도시한 평면도이다.
도 8은 도 6에 도시된 평탄화층이 패턴들 상에 배치된 단면도이다.
도 9는 도 7에 도시된 평탄면 상에서 패턴들의 일부를 덮도록 배치된 평탄화층을 도시한 평면도이다.
도 10, 도 11, 도 12, 도 13, 및 도 14는 평탄화층의 형성 공정에서 제2 패턴들 상에 평탄화층 형성 여부를 검사하는 공정을 설명하기 위한 도면들이다.
도 15a는 본 발명의 다른 실시 예에 따른 도 7의 제1 봉지층의 소정의 부분을 도시한 평면도이다.
도 15b는 본 발명의 다른 실시 예에 따른 도 7의 제1 봉지층의 소정의 부분을 도시한 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 사전적 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 제1 방향(DR1)으로 연장하는 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 또는 다각형 등 다양한 형상들을 가질 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서, 평면 상에서 봤을 때의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시 장치(DD)의 상면은 표시면(DS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 표시 장치(DD)에서 생성된 이미지들(IM)이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 표시 장치(DD)의 테두리를 정의할 수 있다.
표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자 장치들에 사용될 수 있다. 또한, 표시 장치(DD)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션, 게임기, 스마트폰, 태블릿, 또는 카메라와 같은 중소형 전자 장치들에 사용될 수도 있다. 그러나, 이것들은 단지 예시적인 실시예로서 제시된 것이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기들에도 사용될 수 있다.
도 2는 도 1에 도시된 표시 장치의 단면을 예시적으로 도시한 도면이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 입력 감지부(ISP), 반사 방지층(RPL), 윈도우(WIN), 패널 보호 필름(PPF), 쿠션층(CUL), 및 제1 내지 제4 점착층들(AL1~AL4)을 포함할 수 있다.
입력 감지부(ISP), 반사 방지층(RPL), 및 윈도우(WIN)는 표시 패널(DP) 상에 배치될 수 있다. 패널 보호 필름(PPF) 및 쿠션층(CUL)은 표시 패널(DP) 아래에 배치될 수 있다.
표시 패널(DP)은 가요성 표시 패널일 수 있다. 예를 들어, 표시 패널(DP)은 가요성 기판 상에 배치된 복수 개의 전자 소자들을 포함할 수 있다. 표시 패널(DP)은 표시 장치(DD)와 같이 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다.
본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 감지부(ISP)는 표시 패널(DP) 상에 배치될 수 있다. 입력 감지부(ISP)는 외부의 입력을 감지하기 위한 복수 개의 센서부들(미 도시됨)을 포함할 수 있다. 센서부들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 입력 감지부(ISP)는 표시 패널(DP)의 제조 시, 표시 패널(DP) 상에 바로 제조될 수 있다. 그러나, 이에 한정되지 않고, 입력 감지부(ISP)는 표시 패널(DP)과는 별도의 패널로 제조되어, 점착층에 의해 표시 패널(DP)에 부착될 수도 있다.
반사 방지층(RPL)은 입력 감지부(ISP) 상에 배치될 수 있다. 반사 방지층(RPL)은 외광 반사 방지 필름으로 정의될 수 있다. 반사 방지층(RPL)은 표시 장치(DD) 위에서부터 표시 패널(DP)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다. 예시적으로 반사 방지층(RPL)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다.
윈도우(WIN)는 반사 방지층(RPL) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치 및 충격으로부터 표시 패널(DP), 입력 감지부(ISP), 및 반사 방지층(RPL)을 보호할 수 있다. 윈도우(WIN)는 광학적으로 투명한 성질을 가질 수 있다.
패널 보호 필름(PPF)은 표시 패널(DP) 아래에 배치될 수 있다. 패널 보호 필름(PPF)은 보호 기판으로 정의될 수 있다. 패널 보호 필름(PPF)은 표시 패널(DP)의 하부를 보호할 수 있다. 패널 보호 필름(PPF)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 패널 보호 필름(PPF)은 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate, PET)를 포함할 수 있다.
패널 보호 필름(PPF) 아래에 쿠션층(CUL)이 배치될 수 있다. 쿠션층(CUL)은 표시 장치(DD)의 하부에 인가되는 외부의 충격을 흡수하여 표시 패널(DP)을 보호할 수 있다. 쿠션층은 소정의 탄성력을 갖는 발포(foam) 시트를 포함할 수 있다.
제1 점착층(AL1)은 표시 패널(DP)과 패널 보호 필름(PPF) 사이에 배치될 수 있다. 제1 점착층(AL1)에 의해 표시 패널(DP)과 패널 보호 필름(PPF)이 서로 합착될 수 있다.
제2 점착층(AL2)은 반사 방지층(RPL)과 입력 감지부(ISP) 사이에 배치될 수 있다. 제2 점착층(AL2)에 의해 반사 방지층(RPL)과 입력 감지부(ISP)가 서로 합착될 수 있다.
제3 점착층(AL3)은 윈도우(WIN)와 반사 방지층(RPL) 사이에 배치될 수 있다. 제3 점착층(AL3)에 의해 윈도우(WIN)와 반사 방지층(RPL)이 서로 합착될 수 있다.
제4 점착층(AL4)은 패널 보호 필름(PPF)과 쿠션층(CUL) 사이에 배치될 수 있다. 제4 점착층(AL4)에 의해 패널 보호 필름(PPF)과 쿠션층(CUL)이 서로 합착될 수 있다.
도 3은 도 2에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 3을 참조하면, 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP_OLED), 및 표시 소자층(DP_OLED) 상에 배치된 봉지층(TFE)을 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 기판(SUB)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리 이미드(PI:polyimide)를 포함할 수 있다.
표시 소자층(DP_OLED)은 표시 영역(DA) 상에 배치될 수 있다. 봉지층(TFE)은 표시 소자층(DP_OLED)을 덮도록 회로 소자층(DP-CL) 상에 배치될 수 있다.
회로 소자층(DP-CL) 및 표시 소자층(DP_OLED)에 복수 개의 화소들이 배치될 수 있다. 화소들 각각은 회로 소자층(DP-CL)에 배치된 트랜지스터 및 표시 소자층(DP_OLED)에 배치되어 트랜지스터에 연결된 발광 소자를 포함할 수 있다. 화소의 구성은 이하 상세히 설명될 것이다.
도 4는 도 3에 도시된 표시 패널의 평면도이다.
도 4를 참조하면, 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 발광 구동부(EDV)(emission driver), 제1 댐(DM1), 패턴들(HSP), 인쇄 회로 기판(PCB), 및 타이밍 컨트롤러(T-CON)를 포함할 수 있다.
표시 패널(DP)은 제1 방향(DR1)으로 연장하는 장변들 및 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형의 형상을 가질 수 있다. 표시 패널(DP)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 복수 개의 데이터 라인들(DL1~DLn), 복수 개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 제1 전원 라인(PL1), 제2 전원 라인(PL2), 연결 라인들(CNL), 및 복수 개의 패드들(PD1, PD2)을 포함할 수 있다. m 및 n은 자연수이다. 상기 라인들은 회로 소자층(DP-CL)에 배치될 수 있다.
화소들(PX)은 표시 영역(DA)에 배치될 수 있다. 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 표시 패널(DP)의 장변들에 각각 인접한 비표시 영역(NDA)에 배치될 수 있다.
데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 표시 패널(DP) 상에 실장될 수 있다. 데이터 구동부(DDV)는 표시 패널(DP)의 단변들 중 어느 하나의 단변에 인접한 비표시 영역(NDA) 상에 배치될 수 있다. 그러나, 이에 한정되지 않고, 데이터 구동부(DDV)는 표시 패널(DP)에 연결된 연성 회로 기판 상에 실장되고, 연성 회로 기판을 통해 표시 패널(DP)에 연결될 수도 있다. 예시적으로, 평면 상에서 봤을 때, 데이터 구동부(DDV)는 표시 패널(DP)의 하단에 인접할 수 있다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제1 방향(DR1)으로 연장되어 화소들(PX) 및 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 발광 구동부(EDV)에 연결될 수 있다.
제1 전원 라인(PL1)은 비표시 영역(NDA)에 배치될 수 있다. 제1 전원 라인(PL1)은 표시 패널(DP)의 테두리를 따라 연장할 수 있다. 제1 전원 라인(PL1)은 표시 패널(DP)의 장변들에 인접할 수 있다. 또한, 제1 전원 라인(PL1)은 데이터 구동부(DDV)가 배치되지 않은 표시 패널(DP)의 다른 하나의 단변에 인접할 수 있다. 제1 전원 라인(PL1)은 주사 구동부(SDV) 및 발광 구동부(EDV)보다 외곽에 배치될 수 있다.
제1 전원 라인(PL1)은 제1 전압을 수신할 수 있다. 설명의 편의를 위해, 연결 관계를 도시하지 않았으나, 제1 전원 라인(PL1)은 표시 영역(DA)으로 연장되어 화소들(PX)에 연결되고, 제1 전압은 제1 전원 라인(PL1)을 통해 화소들(PX)에 제공될 수 있다.
제2 전원 라인(PL2)은 제1 방향(DR1)으로 연장하여 비표시 영역(NDA)에 배치될 수 있다. 제2 전원 라인(PL2)은 표시 영역(DA)과 발광 구동부(EDV) 사이에 배치될 수 있다. 그러나, 이에 한정되지 않고, 제2 전원 라인(PL2)은 표시 영역(DA)과 주사 구동부(SDV) 사이에 배치될 수 있다. 제2 전원 라인(PL2)은 제1 전압보다 높은 레벨을 갖는 제2 전압을 수신할 수 있다.
연결 라인들(CNL)은 제2 방향(DR2)으로 연장하고 제1 방향(DR1)으로 배열될 수 있다. 연결 라인들(CNL)은 제2 전원 라인(PL2) 및 화소들(PX)에 연결될 수 있다. 제2 전압은 서로 연결된 제2 전원 라인(PL2) 및 연결 라인들(CNL)을 통해 화소들(PX)에 인가될 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 평면 상에서 봤을 때, 표시 패널(DP)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 평면 상에서 봤을 때, 표시 패널(DP)의 하단을 향해 연장될 수 있다. 데이터 구동부(DDV)는 제1 제어 라인(CSL1) 및 제2 제어 라인(CSL2) 사이에 배치될 수 있다.
패드들(PD1, PD2)은 표시 패널(DP) 상에 배치된 복수 개의 제1 패드들(PD1) 및 인쇄 회로 기판(PCB) 상에 배치된 복수 개의 제2 패드들(PD2)을 포함할 수 있다. 데이터 구동부(DDV), 제1 전원 라인(PL1), 제2 전원 라인(PL2), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 제1 패드들(PD1)에 연결될 수 있다.
데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)를 통해 제1 패드들(PD1) 중 대응하는 제1 패드들(PD1)에 연결될 수 있다. 예를 들어, 데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)에 연결되고, 데이터 구동부(DDV)가 데이터 라인들(DL1~DLn)에 각각 대응하는 제1 패드들(PD1)에 연결될 수 있다.
제1 댐(DM1)은 표시 영역(DA)을 둘러싸고, 비표시 영역(NDA)에 배치될 수 있다. 구체적으로 제1 댐(DM1)은 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)를 둘러싸도록 표시 패널(DP)의 테두리를 따라 연장할 수 있다. 예시적으로 한 개의 제1 댐(DM1)이 설명되었으나, 제1 댐(DM1)의 개수는 이에 한정되지 않는다. 제1 댐(DM1)은 이하, 도 6에서 상세히 설명될 것이다.
패턴들(HSP)은 표시 영역(DA)을 둘러싸고, 비표시 영역(NDA)에 배치될 수 있다. 패턴들(HSP)은 제1 댐(DM1)에 인접하여 배치될 수 있다. 구체적으로 패턴들(HSP)은 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)를 둘러싸도록 표시 패널(DP)의 테두리를 따라 연장할 수 있다. 예시적으로, 패턴들(HSP)이 소정의 크기 및 간격으로 배치되었으나, 이에 한정되지 않고, 패턴들(HSP)은 다양한 크기 및 간격으로 배치될 수 있다. 패턴들(HSP)은 이하, 상세히 설명될 것이다.
인쇄 회로 기판(PCB) 상에 타이밍 컨트롤러(T-CON)가 배치될 수 있다. 타이밍 컨트롤러(T-CON)는 집적 회로 칩으로 제조되어 인쇄 회로 기판(PCB) 상에 실장될 수 있다.
표시 패널(DP)에 인접한 인쇄 회로 기판(PCB)의 일측에 제2 패드들(PD2)이 배치될 수 있다. 제2 패드들(PD2)은 제1 패드들(PD1)에 연결될 수 있다. 도시하지 않았으나, 연성 회로 기판이 제1 패드들(PD1) 및 제2 패드들(PD2)에 연결되어, 인쇄 회로 기판(PCB)과 표시 패널(DP)을 연결할 수 있다.
타이밍 컨트롤러(T-CON)는 제2 패드들(PD2) 중 대응하는 제2 패드들(PD2)에 연결될 수 있다. 타이밍 컨트롤러(T-CON)는 대응하는 제2 패드들(PD2)을 통해 데이터 구동부(DDV) 및 제1 및 제2 제어 라인들(CSL1, CSL2)에 연결된 제1 패드들(PD1)에 연결될 수 있다.
도시하지 않았으나, 전압 생성부가 인쇄 회로 기판(PCB) 상에 배치되고, 제2 패드들(PD2) 중 대응하는 제2 패드들(PD2)에 연결될 수 있다. 전압 생성부는 대응하는 제2 패드들(PD2)을 통해 제1 및 제2 전원 라인들(PL1, PL2)에 연결된 제1 패드들(PD1)에 연결될 수 있다.
타이밍 컨트롤러(T-CON)는 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)의 동작을 제어할 수 있다. 타이밍 컨트롤러(T-CON)는 외부로부터 수신된 제어 신호들에 응답하여 주사 제어 신호, 데이터 제어 신호, 및 발광 제어 신호를 생성할 수 있다.
주사 제어 신호는 제1 제어 라인(CSL1)을 통해 주사 구동부(SDV)에 제공될 수 있다. 발광 제어 신호는 제2 제어 라인(CSL2)을 통해 발광 구동부(EDV)에 제공될 수 있다. 데이터 제어 신호는 데이터 구동부(DDV)에 제공될 수 있다. 타이밍 컨트롤러(T-CON)는 외부로부터 영상 신호들을 수신하고, 데이터 구동부(DDV)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 데이터 구동부(DDV)에 제공할 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 복수 개의 주사 신호들을 생성할 수 있다. 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다.
데이터 구동부(DDV)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 복수 개의 데이터 전압들을 생성할 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 발광 제어 신호에 응답하여 복수 개의 발광 신호들을 생성할 수 있다. 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 5는 도 4에 도시된 어느 한 화소의 단면을 예시적으로 도시한 도면이다.
도 5를 참조하면, 화소(PX)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(AE), 제2 전극(CE), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다. 제1 전극(AE)은 애노드 전극일 수 있으며, 제2 전극(CE)은 캐소드 전극일 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다. 예시적으로 하나의 트랜지스터(TR)가 도시되었으나, 실질적으로, 화소(PX)는 발광 소자(OLED)를 구동하기 위한 복수 개의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
표시 영역(DA)은 화소들(PX) 각각에 대응하는 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치될 수 있다.
기판(SUB) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기층일 수 있다. 버퍼층(BFL) 상에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리 실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질 실리콘 또는 금속 산화물을 포함할 수도 있다.
도핑 여부에 따라 반도체 패턴의 전기적 성질이 달라질 수 있다. 반도체 패턴은 도핑 영역과 비-도핑 영역을 포함할 수 있다. 도핑 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 도핑 영역의 전도성은 비-도핑 영역보다 크고, 실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다. 비-도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S), 액티브(A), 및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1) 상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다. 게이트(G) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED) 사이에 배치되어 트랜지스터(TR)와 발광 소자(OLED)를 연결할 수 있다. 연결 전극(CNE)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(INS3) 상에 배치되고, 제1 내지 제3 절연층들(INS1~INS3)에 정의된 제1 컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다. 제4 절연층(INS4)은 제1 연결 전극(CNE1) 상에 배치될 수 있다. 제4 절연층(INS4)상에 제5 절연층(INS5)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(INS5) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(INS5)에 정의된 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다.
제2 연결 전극(CNE2) 상에 제6 절연층(INS6)이 배치될 수 있다. 버퍼층(BFL)부터 제6 절연층(INS6)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다. 제1 절연층(INS1) 내지 제6 절연층(INS6)은 무기층 또는 유기층일 수 있다.
제6 절연층(INS6) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제6 절연층(INS6)에 정의된 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다. 제1 전극(AE) 및 제6 절연층(INS6) 상에 제1 전극(AE)의 소정의 부분을 노출시키는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 제1 광을 생성할 수 있다. 제1 광은 청색 광일 수 있다.
전자 제어층(ECL)은 발광층(EML) 및 정공 제어층(HCL) 상에 배치될 수 있다. 전자 제어층(ECL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다. 발광 소자(OLED)가 배치된 층은 표시 소자층(DP_OLED)으로 정의될 수 있다.
봉지층(TFE)은 제2 전극(CE) 상에 배치되어 화소(PX)를 덮을 수 있다. 봉지층(TFE)은 제2 전극(CE) 상에 배치된 평탄화층(FLL), 평탄화층(FLL) 아래에 배치된 제1 봉지층(EN1), 및 평탄화층(FLL) 상에 배치된 제2 봉지층(EN2)을 포함할 수 있다.
평탄화층(FLL)은 유기층일 수 있고, 제1 및 제2 봉지층들(EN1,EN2)은 무기층일 수 있다. 평탄화층(FLL)은 먼지 입자와 같은 이물질로부터 화소(PX)를 보호할 수 있다. 제1 및 제2 봉지층들(EN1,EN2)은 수분/산소로부터 화소(PX)를 보호할 수 있다.
제1 전압이 트랜지스터(TR)를 통해 제1 전극(AE)에 인가되고, 제2 전압이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OLED)가 발광할 수 있다.
도 6은 도 3에 도시된 비표시 영역 및 비표시 영역에 인접한 표시 영역의 부분에 중첩하는 표시 패널의 단면을 도시한 도면이다.
도 6을 참조하면, 기판(SUB)의 표시 영역(DA) 상에 배치된 버퍼층(BFL) 및 제1 내지 제5 절연층들(INS1~INS5)은 기판(SUB)의 비표시 영역(NDA) 상으로 연장될 수 있다. 제6 절연층(INS6) 및 화소 정의막(PDL)은 표시 영역(DA) 상에 배치될 수 있다. 화소(PX)는 버퍼층(BFL) 상에 배치될 수 있다.
표시 패널(DP)은 비표시 영역(NDA) 상에 배치된 제1 댐(DM1)을 포함할 수 있다. 제1 댐(DM1)은 제5 절연층(INS5) 상에 배치될 수 있다. 제1 댐(DM1)은 표시 영역(DA)에 인접할 수 있다. 제1 댐(DM1)은 표시 소자층(DP_OLED) 주변에 배치될 수 있다.
제1 댐(DM1)은 적층된 복수 개의 층들을 포함할 수 있다. 예시적으로 제1 댐(DM1)의 높이는 두 개의 층으로 설정되었으나, 제1 댐(DM1)의 높이가 이에 한정되는 것은 아니다.
제1 댐(DM1)은 제1 댐 절연층(DM1_1) 및 제1 댐 절연층(DM1_1) 상에 배치된 제2 댐 절연층(DM1_2)을 포함할 수 있다.
제1 및 제2 댐 절연층(DM1_1, DM1_2)은 유기 물질을 포함할 수 있다. 제1 및 제2 댐 절연층(DM1_1, DM1_2)은 제6 절연층(INS6) 또는 화소 정의막(PDL)과 같은 물질로 형성될 수 있다. 그러나, 이에 한정되지 않고, 제1 및 제2 댐 절연층(DM1_1, DM1_2)은 별도의 유기 물질로 형성될 수도 있다.
화소(PX)를 덮도록 표시 영역(DA) 상에 배치된 봉지층(TFE)은 비표시 영역(NDA)을 향해 연장될 수 있다. 기판(SUB) 상에 평탄화층(FLL)이 배치될 수 있다. 구체적으로, 표시 소자층(DP_OLED) 및 패턴들(HSP) 상에 평탄화층(FLL)이 배치될 수 있다. 평탄화층(FLL)은 패턴들(HSP) 중 일부 패턴들(HSP) 상에 배치될 수 있다.
평탄화층(FLL) 아래에 제1 봉지층(EN1)이 배치되고, 평탄화층(FLL) 상에 제2 봉지층(EN2)이 배치될 수 있다. 따라서, 평탄화층(FLL)은 제1 봉지층(EN1) 및 제2 봉지층(EN2) 사이에 배치될 수 있다.
표시 소자층(DP_OLED) 상에 배치된 제1 봉지층(EN1)은 비표시 영역(NDA)을 향해 연장될 수 있다. 비표시 영역(NDA) 상에 배치된 제1 봉지층(EN1)은 제5 절연층(INS5) 및 제1 댐(DM1) 상에 배치될 수 있다. 구체적으로, 제1 봉지층(EN1)은 제1 댐(DM1)으로 연장하여, 제1 댐(DM1)을 덮도록 제5 절연층(INS5) 상에 배치될 수 있다.
평탄화층(FLL)은 평면 상에서 봤을 때, 표시 영역(DA)에 중첩하여 제1 봉지층(EN1) 상에 배치될 수 있다. 평탄화층(FLL)은 표시 소자층(DP_OLED) 상에 배치될 수 있다. 따라서, 평면 상에서 봤을 때, 평탄화층(FLL)은 제1 댐(DM1)과 이격되어 표시 소자층(DP_OLED)에 중첩되게 배치될 수 있다.
유동성을 갖는 유기 물질이 경화되어 평탄화층(FLL)이 형성될 수 있다. 평탄화층(FLL)은 표시 소자층(DP_OLED) 상에 배치된 제1 봉지층(EN1) 상에 배치될 수 있다.
예시적으로, 평탄화층(FLL)은 표시 소자층(DP_OLED) 상에만 배치될 수 있으나, 본 발명의 실시 예가 이에 한정되는 것은 아니다. 예를 들어, 유동성을 갖는 유기 물질이 비표시 영역(NDA)을 향해 흘러갈 경우 제1 댐(DM1)에서 차단될 수 있다. 이러한 경우, 도 6에 도시되지 않았으나, 평탄화층(FLL)은 제1 댐(DM1)까지 배치될 수도 있다.
또한, 유동성을 갖는 유기 물질이 제1 댐(DM1)과 표시 소자층(DP_OLED) 사이로 흘러갈 경우, 평탄화층(FLL)은 제1 댐(DM1)과 표시 소자층(DP_OLED) 사이에 배치될 수도 있다. 이러한 구조는 도 8에서 보다 구체적으로 설명될 것이다.
제2 봉지층(EN2)은 평탄화층(FLL)을 덮도록 제1 봉지층(EN1) 상에 배치될 수 있다. 평탄화층(FLL) 상에 배치된 제2 봉지층(EN2)은 비표시 영역(NDA)을 향해 연장될 수 있다. 구체적으로, 제2 봉지층(EN2)은 제1 댐(DM1)으로 연장하여, 제1 댐(DM1)을 덮도록 제1 봉지층(EN1) 상에 배치될 수 있다.
제1 봉지층(EN1)은 제1 경사면(DM1S), 평탄면(EN1S), 및 제2 경사면(DP_OLEDS)을 포함할 수 있다. 제1 경사면(DM1S)은 제1 댐(DM1) 상의 제1 봉지층(EN1)에서 제5 절연층(INS5) 상의 제1 봉지층(EN1)으로 기울어진 경사면일 수 있다. 제2 경사면(DP_OLEDS)은 제5 절연층(INS5) 상의 제1 봉지층(EN1)에서 표시 소자층(DP_OLED) 상의 제1 봉지층(EN1)으로 기울어진 경사면일 수 있다. 평탄면(EN1S)은 제1 경사면(DM1S) 및 제2 경사면(DP_OLEDS) 사이에 배치될 수 있다.
복수 개의 패턴들(HSP)은 제1 봉지층(EN1) 상에 배치될 수 있다. 복수 개의 패턴들(HSP)은 제1 댐(DM1) 및 표시 소자층(DP_OLED) 사이에 배치될 수 있다. 패턴들(HSP)은 평탄면(EN1S) 상에 배치될 수 있다.
전술한 바와 같이, 평탄화층(FLL)이 표시 소자층(DP_OLED) 상에만 배치될 경우, 평탄화층(FLL)은 패턴들(HSP) 상에 배치되지 않을 수 있다. 패턴들(HSP) 상에 제2 봉지층(EN2)이 배치될 수 있다.
그러나, 전술한 바와 같이, 평탄화층(FLL)이 표시 소자층(DP_OLED) 및 제1 댐(DM1) 사이까지 배치될 경우, 평탄화층(FLL)은 패턴들(HSP) 상에 배치될 수도 있다. 이러한 구조는 이하 도 9를 참조하여 설명될 것이다.
패턴들(HSP)은 평탄화층(FLL)과 상반되는 물질을 포함할 수 있다. 패턴들(HSP)이 평탄화층(FLL)과 접촉되면 광 굴절에 따른 무아레 패턴이 패턴들(HSP)에 형성될 수 있다. 무아레 패턴은 카메라에 의해 촬상될 수 있다. 패턴들(HSP)에 형성된 무아레 패턴을 확인하여, 패턴들(HSP)과 제1 봉지층(EN1)의 접촉 여부가 확인될 수 있다. 이러한 공정 단계들은 이하 상세히 설명될 것이다. 또한, 패턴들(HSP)은 이하, 도 9에서 상세히 설명될 것이다.
도 7은 도 6에 도시된 평탄면의 평면도로서, 평탄면이 포함된 제2 봉지층의 소정의 부분을 도시한 평면도이다.
예시적으로, 도 7에는 5 개의 패턴들(HSP)이 도시되었으나, 패턴들(HSP)의 개수는 이에 한정되지 않는다.
도 7을 참조하면, 평탄면(EN1S) 상에 패턴들(HSP)이 배치될 수 있다. 패턴들(HSP)은 평탄면(EN1S) 상에서 제1 방향(DR1)으로 일정한 간격으로 배치될 수 있다. 그러나, 이에 한정되지 않고, 패턴들(HSP)은 랜덤한 간격으로 배치될 수도 있다.
패턴들(HSP)은 평면 상에서 봤을 때, 원형의 형상을 갖고, 제3 방향(DR3)으로 돌출된 반구형의 형상을 가질 수 있다. 다만, 이에 한정되지 않고, 패턴들(HSP)은 공정 방법에 따라, 다양한 형상들을 가질 수 있다.
도 8은 도 6에 도시된 제1 봉지층이 패턴들 상에 배치된 단면도이다.
도 8을 참조하면, 제1 봉지층(EN1) 상에 평탄화층(FLL)이 표시 영역(DA)을 넘어 비표시 영역(NDA)까지 형성될 수 있다. 평탄화층(FLL)은 제2 경사면(DP_OLEDS) 및 평탄면(EN1S)의 일부분까지 형성될 수 있다. 평탄화층(FLL)은 패턴들(HSP)을 덮을 수 있다.
평탄화층(FLL)이 배치된 영역은 패턴들(HSP)을 통해 확인될 수 있다. 패턴들(HSP)의 무아레 패턴 형성 여부를 확인하여 평탄화층(FLL)의 배치 영역이 판별될 수 있다. 이러한 공정 단계는 이하 상세히 설명될 것이다.
도 9는 도 7에 도시된 평탄면 상에서 패턴들의 일부를 덮도록 배치된 제1 봉지층을 도시한 평면도이다.
예시적으로, 5개의 패턴들(HSP)이 도시되고, 3개의 패턴들(HSP)을 덮도록 평탄화층(FLL)이 배치되었다. 다만, 이에 한정되지 않고, 평탄화층(FLL)은 다양한 수의 패턴들(HSP)을 덮도록 배치되거나 패턴들(HSP)을 덮지 않도록 배치될 수 있다.
도 9를 참조하면, 평탄화층(FLL)은 표시 소자층(DP_OLED) 상에서부터 제2 방향(DR2)으로 형성되어 제2 경사면(DP_OLEDS)을 지나, 평탄면(EN1S)의 일부를 덮도록 배치될 수 있다. 평탄화층(FLL)은 제1 봉지층(EN1) 상의 평탄면(EN1S)을 제2 방향(DR2)으로 불규칙하게 덮도록 배치될 수 있다.
평탄화층(FLL)은 패턴들(HSP)과 서로 다른 친수성-친유성 밸런스 값을 갖는 물질을 포함할 수 있다. 평탄화층(FLL)은 친수성-친유성 밸런스의 값이 15 내지 20인 물질을 포함할 수 있다. 평탄화층(FLL)은 아크릴 계열의 물질을 포함할 수 있다. 다만, 이에 한정되지 않고, 평탄화층(FLL)은 다양한 친수성의 물질들 및 친유성의 물질들을 포함할 수 있다.
패턴들(HSP)은 친유성의 물질을 포함할 수 있다. 패턴들(HSP)은 친수성-친유성 밸런스의 값이 0 내지 5인 물질을 포함할 수 있다. 패턴들(HSP)은 미네랄 오일 등의 소수성의 물질을 포함할 수 있다. 다만, 이에 한정되지 않고, 패턴들(HSP)은 다양한 친유성의 물질들 및 친수성의 물질들을 포함할 수 있다.
패턴들(HSP)은 평탄화층(FLL)과 접촉되면 무아레 패턴(HSP_MR)을 형성할 수 있다. 평탄화층(FLL)과 상반되는 물질을 포함하는 패턴들(HSP)은 평면 상에서 봤을 때, 패턴들(HSP)의 중심으로부터 원형으로 무늬들이 형성될 수 있다. 상반되는 물질을 포함하는 평탄화층(FLL)과 패턴들(HSP)이 만나, 상반되는 두 물질의 경계면에서 빛의 반사 및 굴절률 차이에 의해 무아레 패턴(HSP_MR)이 형성될 수 있다.
패턴들(HSP)은 평탄화층(FLL)과의 접촉 부분에서 무아레 패턴(HSP_MR)을 형성하고, 평탄화층(FLL)과 접촉되지 않은 부분에서 무아레 패턴(HSP_MR)을 형성하지 않을 수 있다. 따라서, 무아레 패턴(HSP_MR)의 형성 여부를 확인하여, 패턴들(HSP)과 평탄화층(FLL)의 접촉 여부를 확인할 수 있다.
도 10, 도 11, 도 12, 도 13, 및 도 14는 제1 봉지층의 형성 공정에서 제2 패턴들 상에 제1 봉지층 형성 여부를 검사하는 공정을 설명하기 위한 도면들이다.
도 10을 참조하면, 표시 소자층(DP_OLED) 및 표시 소자층(DP_OLED) 주변의 제1 댐(DM1)이 배치된 기판(SUB)이 준비될 수 있다. 표시 영역(DA) 및 비표시 영역(NDA)에 걸쳐 형성된 제1 봉지층(EN1)이 준비될 수 있다.
도 11을 참조하면, 잉크젯 장치(IJM)에 의해 잉크젯 공정이 수행될 수 있다. 잉크젯 장치(IJM)는 제1 댐(DM1) 및 표시 소자층(DP_OLED) 사이의 제1 봉지층(EN1) 상에 제3 방향(DR3)으로 이격되어 배치될 수 있다.
잉크젯 장치(IJM)는 잉크젯 공정을 수행하여 제1 댐(DM1) 및 표시 소자층(DP_OLED) 사이에 패턴들(HSP)을 형성할 수 있다. 즉, 제1 경사면(DM1S) 및 제2 경사면(DP_OLEDS) 사이의 평탄면(EN1S) 상에 패턴들(HSP)이 배치될 수 있다. 잉크젯 장치(IJM)는 이동하며, 반복적으로 잉크젯 공정을 수행하여 복수 개의 패턴들(HSP)을 형성할 수 있다.
패턴들(HSP)은 평탄면(EN1S) 상에서 표시 영역(DA) 주변 전체에 걸쳐 배치될 수 있다. 예시적으로, 패턴들(HSP)이 제1 봉지층(EN1) 상에 배치되었으나, 패턴들(HSP)의 배치 위치는 이에 한정되지 않고, 제5 절연층(INS5) 상면 및 비표시 영역(NDA)까지 형성된 배선들의 상면 등 다양하게 배치될 수 있다.
도 12를 참조하면, 모노머 장치(MHM)는 표시 소자층(DP_OLED) 상에 제3 방향(DR3)으로 이격되어 배치될 수 있다. 모노머 장치(MHM)는 잉크젯 공정을 수행하여 제1 봉지층(EN1) 상에 유기 물질을 제공할 수 있다. 유기 물질은 경화되어 평탄화층(FLL)을 형성할 수 있다.
모노머 장치(MHM)는 이동하며, 반복적으로 잉크젯 공정을 수행하여 표시 소자층(DP_OLED) 전체에 걸쳐 평탄화층(FLL)을 형성할 수 있다. 평탄화층(FLL)은 표시 소자층(DP_OLED) 상에 중첩되도록 배치될 수 있다. 모노머 장치(MHM)는 표시 소자층(DP_OLED) 상에만 제1 봉지층(EN1)이 배치되도록 잉크젯 공정이 수행될 수 있다.
유기 물질을 포함하는 평탄화층(FLL)은 표시 영역(DA)에 중첩된 표시 소자층(DP_OLED) 상에 배치되고, 표시 영역(DA)을 넘어 비표시 영역(NDA)까지 배치될 수 있다. 평탄화층(FLL)을 형성하는 유기 물질은 제2 경사면(DP_OLEDS)을 지나 평탄면(EN1S) 상으로 흘러 넘칠 수 있다.
카메라(CAM)는 제1 경사면(DM1S) 및 제2 경사면(DP_OLEDS) 사이의 평탄면(EN1S) 상에서 제3 방향(DR3)으로 이격되어 배치될 수 있다. 카메라(CAM)는 패턴들(HSP) 상에 배치될 수 있다. 다만, 이에 한정되지 않고, 카메라(CAM)는 패턴들(HSP) 전체를 촬상할 수 있는 위치에 배치될 수 있다.
카메라(CAM)는 패턴들(HSP)을 촬상할 수 있다. 예를 들어, 카메라(CAM)는 패턴들(HSP) 전체를 촬상할 수 있다.
제어부(CC)는 카메라(CAM)로부터 패턴들(HSP)을 촬상한 이미지를 제공받을 수 있다. 제어부(CC)는 카메라(CAM)로부터 제공된 이미지를 검사하여 패턴들(HSP)의 무아레 패턴(HSP_MR) 형성 여부를 검사할 수 있다. 제어부(CC)는 무아레 패턴(HSP_MR) 형성 여부를 검사하여 유기 물질이 패턴들(HSP)상에 배치되었는지를 검사할 수 있다. 즉, 평탄화층(FLL) 및 패턴들(HSP)의 접촉 여부를 판별할 수 있다.
제어부(CC)는 카메라(CAM)와 통신 케이블을 통해 연결될 수 있다. 다만, 이는 예시적인 것으로 제어부(CC) 및 카메라(CAM)의 연결 관계는 이에 한정되지 않는다. 예를 들어, 제어부(CC)는 카메라(CAM)로부터 무선 통신을 통해 이미지를 제공 받을 수도 있다. 제어부(CC)는 카메라(CAM)와 통신하기 위한 통신 인터페이스 및 프로세서를 포함하는 컴퓨터일 수 있으나, 이에 제한되는 것은 아니다.
예시적으로, 도 12에서는 평탄화층(FLL)이 패턴들(HSP) 상에 배치되지 않았으므로, 카메라(CAM)에 촬상된 패턴들(HSP)에는 무아레 패턴(HSP_MR)이 형성되지 않을 수 있다. 따라서, 제어부(CC)는 평탄화층(FLL) 및 패턴들(HSP)이 접촉되지 않은 것으로 판별할 수 있다.
도 13을 참조하면, 예시적으로, 평탄화층(FLL)이 표시 영역(DA)으로부터 평탄면(EN1S) 상까지 배치될 수 있다. 평탄화층(FLL)은 패턴들(HSP)을 덮도록 배치될 수 있다.
카메라(CAM)는 평탄화층(FLL)이 배치된 패턴들(HSP)을 촬상하고, 제어부(CC)는 카메라(CAM)로부터 촬상된 이미지를 제공 받아 패턴들(HSP) 상에 무아레 패턴(HSP_MR) 형성 여부를 검사할 수 있다.
제어부(CC)는 무아레 패턴(HSP_MR)이 형성된 패턴들(HSP)의 개수를 확인할 수 있다. 제어부(CC)는 무아레 패턴(HSP_MR)이 형성된 패턴들(HSP)의 개수가 패턴들(HSP)의 기준 개수 보다 많을 경우 불량이라는 알림을 표시할 수 있다. 제어부(CC)는 무아레 패턴(HSP_MR)이 형성된 패턴들(HSP)의 개수가 패턴들(HSP)의 기준 개수 보다 작거나 같을 경우 알림을 표시하지 않을 수 있다. 즉, 평탄화층(FLL)이 정상으로 형성된 양품으로 판별할 수 있다. 평탄화층(FLL)의 정상 여부를 판단하는 패턴들(HSP)의 기준 개수는 패턴들(HSP)의 개수의 60%로 설정될 수 있다. 그러나, 이에 한정되지 않고, 패턴들(HSP)의 기준 개수는 패턴들(HSP)의 개수의 50% 내지 70%로 설정될 수 있다.
제어부(CC)를 통해, 본 발명은 평탄면(EN1S) 상에서 평탄화층(FLL)의 형성 정도를 더욱 세밀하게 판별할 수 있다. 평탄면(EN1S) 상에서 평탄화층(FLL)의 형성 여부를 파악하므로, 평탄화층(FLL)이 제1 댐(DM1)을 넘어서 형성되는 것을 방지할 수 있다. 따라서, 제1 댐(DM1)을 넘어서 형성되는 평탄화층(FLL)을 방지하기 위한 추가적인 댐 구조물을 배치하지 않을 수 있다. 댐 구조물을 배치하는 영역이 감소되므로, 표시 장치(DD)의 데드 스페이스가 감소될 수 있다.
도 14를 참조하면, 평탄화층(FLL)이 정상으로 형성된 표시 장치(DD)가 준비될 수 있다. 평탄화층(FLL) 상에 제2 봉지층(EN2)이 배치될 수 있다. 제2 봉지층(EN2)은 비표시 영역(NDA)으로 연장하여, 평탄화층(FLL) 및 제1 봉지층(EN1) 상에 배치될 수 있다.
도 15a는 본 발명의 다른 실시 예에 따른 도 7의 제2 봉지층의 소정의 부분을 도시한 평면도이다. 도 15a를 설명함에 있어서, 도 7을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 15a를 참조하면, 패턴들(HSP)은 제1 경사면(DM1S)에 인접하여 일정한 간격으로 배열될 수 있다. 또한, 패턴들(HSP)은 제1 경사면(DM1S)에 인접하여 배치된 패턴들(HSP) 및 제2 경사면(DP_OLEDS) 사이에 추가적으로 배열될 수 있다. 즉, 패턴들(HSP)은 제1 댐(DM1) 및 표시 소자층(DP_OLED) 사이의 평탄면(EN1S) 상에 매트릭스 형태로 배열될 수 있다. 예시적으로 10개의 패턴들(HSP)이 도시되었으나, 패턴들(HSP)의 개수는 이에 한정되지 않는다.
제2 경사면(DP_OLEDS)에 인접하게 배치된 패턴들(HSP)은 제2 경사면(DP_OLEDS)을 지나 평탄면(EN1S)까지 형성된 제1 봉지층(EN1)과 접촉되어 제1 경사면(DM1S)에 인접한 패턴들(HSP)보다 먼저 무아레 패턴(HSP_MR)을 형성할 수 있다.
제어부(CC)는 패턴들(HSP)이 무아레 패턴(HSP_MR)을 형성하지 않는 경우, 표시 소자층(DP_OLED) 상에만 평탄화층(FLL)이 형성되었거나, 제2 경사면(DP_OLEDS) 및 패턴들(HSP) 사이까지 평탄화층(FLL)이 형성된 것으로 판별할 수 있다.
제어부(CC)는 제2 경사면(DP_OLEDS)에 인접한 패턴들(HSP)만 무아레 패턴(HSP_MR)을 형성할 경우, 평탄화층(FLL)이 표시 소자층(DP_OLED) 상에서부터 제1 경사면(DM1S)에 인접한 패턴들(HSP) 및 제2 경사면(DP_OLEDS)에 인접한 패턴들(HSP) 사이까지 형성된 것으로 판별할 수 있다.
제어부(CC)는 제1 경사면(DM1S)에 인접한 패턴들(HSP) 및 제2 경사면(DP_OLEDS)에 인접한 패턴들(HSP)이 무아레 패턴(HSP_MR)을 형성하는 경우, 평탄화층(FLL)이 제1 경사면(DM1S)에 인접한 부분까지 형성된 것으로 판별할 수 있다. 제2 방향(DR2)으로 무아레 패턴(HSP_MR)이 형성되는 패턴들(HSP)을 확인하여 평탄면(EN1S) 상에서 제1 봉지층(EN1)이 형성된 위치를 더욱 세밀하게 판별할 수 있다.
도 15b는 본 발명의 다른 실시 예에 따른 도 7의 제2 봉지층의 소정의 부분을 도시한 평면도이다. 도 15b를 설명함에 있어서, 도 7을 통해 설명된 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 15b를 참조하면, 제1 패턴들(HSP_1)은 제1 봉지층(EN1) 상에서 표시 소자층(DP_OLED)과 인접하게 배치될 수 있다. 즉, 제1 패턴들(HSP_1)은 제2 경사면(DP_OLEDS)과 인접하게 배치될 수 있다.
제2 패턴들(HSP_2)은 제1 봉지층(EN1) 상에서 제1 패턴들(HSP_1)보다 표시 소자층(DP_OLED)과 이격되어 배치될 수 있다. 즉, 제2 패턴들(HSP_2)은 제1 경사면(DM1S)과 인접하게 배치될 수 있다. 제1 패턴들(HSP_1)과 제2 패턴들(HSP_2)은 제1 방향(DR1)으로 엇갈리게 배열될 수 있다.
도 15a에서 설명한 바와 같이, 제1 및 제2 패턴들(HSP_1, HSP_2)의 무아레 패턴(HSP_MR) 형성 여부를 확인하여 평탄면(EN1S)에서 평탄화층(FLL)이 형성된 위치를 더욱 세밀하게 판별할 수 있다. 다만, 제1 및 제2 패턴들(HSP_1, HSP_2)을 제1 방향(DR1)으로 지그재그 형태로 배열하여, 제1 및 제2 패턴들(HSP_1, HSP_2)을 형성하는 공정을 단순화할 수 있다. 따라서, 공정의 비용 및 시간이 감소될 수 있다.
이상에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EN1: 제1 봉지층 EN2: 제2 봉지층
DM1: 제1 댐 DM1_1: 제1 댐 절연층
DM1S: 제1 경사면 EN2S: 평탄면
DP_OLEDS: 제2 경사면 HSP: 패턴
HSP_MR: 무아레 패턴 IJM: 잉크젯 장치
MHM: 모노머 장치 CAM: 카메라
CC: 제어부 FLL: 평탄화층

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 표시 소자층;
    상기 기판 상에서, 상기 표시 소자층 주변에 배치된 제1 댐;
    상기 제1 댐과 상기 표시 소자층 사이에 배치된 복수 개의 패턴들; 및
    상기 표시 소자층 및 상기 패턴들 상에 배치된 평탄화층을 포함하고,
    상기 패턴들과 상기 평탄화층은 서로 다른 친수성-친유성 밸런스 값을 갖는 표시 장치.
  2. 제 1 항에 있어서,
    상기 표시 소자층 상에 배치된 제1 봉지층;
    상기 제1 봉지층 상에 배치된 제2 봉지층을 포함하고,
    상기 평탄화층은 상기 제1 봉지층 및 상기 제2 봉지층 사이에 배치되는 표시 장치.
  3. 제 2 항에 있어서,
    상기 제1 봉지층 및 상기 제2 봉지층은 상기 제1 댐으로 연장하여, 상기 제1 댐 상에 배치되고, 상기 패턴들은 상기 제1 봉지층 상에 서로 이격되어 배치되는 표시 장치.
  4. 제 3 항에 있어서,
    상기 평탄화층은 상기 제1 댐과 이격되어 상기 표시 소자층 상에 배치되는 표시 장치.
  5. 제 4 항에 있어서,
    상기 평탄화층은 상기 패턴들의 개수의 60% 보다 작거나 같은 패턴들 상에 배치되는 표시 장치.
  6. 제 1 항에 있어서,
    상기 패턴들은 친유성을 갖고, 상기 평탄화층은 친수성을 갖는 표시 장치.
  7. 제 6 항에 있어서,
    상기 평탄화층의 상기 친수성-친유성 밸런스 값은 15 내지 20인 표시 장치.
  8. 제 6 항에 있어서,
    상기 패턴들의 상기 친수성-친유성 밸런스 값은 0 내지 5인 표시 장치.
  9. 제 1 항에 있어서,
    상기 패턴들은 친수성을 갖고, 상기 평탄화층은 친유성을 갖는 표시 장치.
  10. 제 1 항에 있어서,
    상기 패턴들은 상기 제1 댐과 상기 표시 소자층 사이에 매트릭스 형태로 배열된 표시 장치.
  11. 제 1 항에 있어서,
    상기 패턴들은,
    상기 표시 소자층과 인접하여 배치된 제1 패턴들; 및
    상기 제1 패턴들보다 상기 표시 소자층과 이격되어 배치된 제2 패턴들을 포함하고,
    상기 제1 패턴들 및 상기 제2 패턴들은 일방향으로 엇갈리게 배열된 표시 장치.
  12. 표시 소자층 및 상기 표시 소자층 주변의 제1 댐이 배치된 기판을 제공하는 단계;
    상기 제1 댐과 상기 표시 소자층 사이에 복수 개의 패턴들을 제공하는 단계;
    상기 표시 소자층 상에 봉지층을 형성하기 위한 유기 물질을 제공하는 단계; 및
    상기 유기 물질이 상기 패턴들 상에 배치되었는지를 검사하는 단계를 포함하는 표시 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 패턴들 및 상기 유기 물질은 서로 다른 친수성-친유성 밸런스 값을 갖는 표시 장치의 제조 방법.
  14. 제 12 항에 있어서,
    상기 봉지층은 친수성을 갖고, 상기 패턴들은 친유성을 갖는 표시 장치의 제조 방법.
  15. 제 12 항에 있어서,
    상기 봉지층은 친유성을 갖고, 상기 패턴들은 친수성을 갖는 표시 장치의 제조 방법.
  16. 제 12 항에 있어서,
    상기 표시 소자층 상에 제1 봉지층을 제공하는 단계;
    상기 유기 물질을 상기 제1 봉지층 상에 제공하는 단계; 및
    상기 유기 물질을 경화시켜 평탄화층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  17. 제 12 항에 있어서,
    상기 유기 물질이 상기 패턴들 상에 배치되었는지를 검사하는 단계는,
    카메라를 이용하여 상기 패턴들에서 무아레가 촬상되는지를 검사하는 단계; 및
    상기 패턴들 중 상기 무아레가 촬상된 상기 패턴들의 개수가 기준 개수보다 작거나 같은지 여부를 판별하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 기준 개수는 상기 패턴들의 개수의 60%로 설정되는 표시 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 무아레가 촬상된 상기 패턴들의 개수가 상기 기준 개수보다 작거나 같으면, 상기 표시 장치를 양품으로 판별하는 단계를 더 포함하는 표시 장치의 제조 방법.
  20. 제 18 항에 있어서,
    상기 무아레가 촬상된 상기 패턴들의 개수가 상기 기준 개수보다 많으면, 상기 표시 장치를 불량으로 판별하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020200172620A 2020-12-10 2020-12-10 표시 장치 및 그것의 제조 방법 KR20220083006A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200172620A KR20220083006A (ko) 2020-12-10 2020-12-10 표시 장치 및 그것의 제조 방법
US17/511,702 US20220190293A1 (en) 2020-12-10 2021-10-27 Display device and a method of manufacturing the same
CN202111478965.8A CN114628457A (zh) 2020-12-10 2021-12-06 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200172620A KR20220083006A (ko) 2020-12-10 2020-12-10 표시 장치 및 그것의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220083006A true KR20220083006A (ko) 2022-06-20

Family

ID=81898133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200172620A KR20220083006A (ko) 2020-12-10 2020-12-10 표시 장치 및 그것의 제조 방법

Country Status (3)

Country Link
US (1) US20220190293A1 (ko)
KR (1) KR20220083006A (ko)
CN (1) CN114628457A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160076006A (ko) * 2014-12-19 2016-06-30 삼성디스플레이 주식회사 표시장치 및 봉지막 검사 방법
CN112885879B (zh) * 2021-01-20 2022-12-09 京东方科技集团股份有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
CN114628457A (zh) 2022-06-14
US20220190293A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
US11861092B2 (en) Display device
KR102550697B1 (ko) 플렉서블 디스플레이 장치
KR102614061B1 (ko) 표시 장치
CN113161391A (zh) 显示装置
KR20220008983A (ko) 표시 장치 및 그것의 제조 방법
KR20210151304A (ko) 표시 장치
KR20210010782A (ko) 표시 장치 및 그것의 제조 방법
KR20210041664A (ko) 표시 장치
US20220208949A1 (en) Display device and tiled display device including the same
KR20220083006A (ko) 표시 장치 및 그것의 제조 방법
US20220158129A1 (en) Display device
KR20230103658A (ko) 표시장치
KR20220128506A (ko) 표시 장치
KR20210043790A (ko) 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
KR20210157527A (ko) 표시 장치 및 그것의 제조 방법
KR20210105469A (ko) 표시 장치
US11720194B2 (en) Touch detection device and display device including the same
US20230389389A1 (en) Display device
KR20220030515A (ko) 해상력 측정 장치 및 그것을 이용한 해상력 측정 방법
US20230209877A1 (en) Display device
KR20220131457A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240058605A (ko) 표시 장치
CN117223104A (zh) 显示装置
KR20230157547A (ko) 표시 장치
KR102459916B1 (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal