KR20240058605A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240058605A
KR20240058605A KR1020220139511A KR20220139511A KR20240058605A KR 20240058605 A KR20240058605 A KR 20240058605A KR 1020220139511 A KR1020220139511 A KR 1020220139511A KR 20220139511 A KR20220139511 A KR 20220139511A KR 20240058605 A KR20240058605 A KR 20240058605A
Authority
KR
South Korea
Prior art keywords
layer
black
display device
black matrix
color filter
Prior art date
Application number
KR1020220139511A
Other languages
English (en)
Inventor
신영섭
이미경
임채경
이승범
민경훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220139511A priority Critical patent/KR20240058605A/ko
Priority to US18/489,286 priority patent/US20240147822A1/en
Priority to CN202311381721.7A priority patent/CN117939919A/zh
Publication of KR20240058605A publication Critical patent/KR20240058605A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판과 표시 영역에 배치되는 복수의 서브 픽셀 및 복수의 서브 픽셀 상에 있는 발광층, 발광층을 덮는 봉지층을 포함하며, 봉지층 상의 터치 전극 및 버퍼층과 버퍼층 상의 컬러필터 및 블랙매트릭스를 포함하고, 블랙 매트릭스는 제1 층, 제2 층. 및 제3 층을 포함하며, 컬러필터는 제1 층과 일부 중첩한다.

Description

표시 장치 {DISPLAY APPARATUS}
본 명세서는 표시 장치에 관한 것이다.
다양한 정보를 표시함과 동시에 해당 정보를 시청하는 사용자와 상호 작용할 수 있는 근래의 표시 장치는 다양한 크기, 다양한 형태 및 다양한 기능들이 요구되고 있다.
이러한 표시 장치는 액정 표시 장치(Liquid Crystal Display Device: LCD), 전기영동 표시 장치(Electrophoretic Display Device: EPD) 및 유기 발광 표시 장치(Organic Light Emitting Diode Display Device: OLED) 등이 있다.
유기 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치(LCD)와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조 가능하다. 또한, 유기 발광 다이오드 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각, 명암 대비비(contrast ratio; CR)도 우수하여, 차세대 디스플레이로서 연구되고 있다.
유기 발광 표시 장치는 다수의 박막 트랜지스터(Thin Film Transistor; 혹은 "TFT")를 이용하여 유기 발광 다이오드에 흐르는 전류를 제어하여 화상을 표시한다. 화상을 표시함에 있어, 외부 광으로 인한 반사를 방지하고 내부의 빛샘을 저감하기 위해 편광판을 구비한다.
또한, 유기 발광 표시 장치는 최근 이동통신 단말기(wireless terminal), PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 전자수첩 등과 같은 휴대 단말기는 휴대성을 위하여 크기가 소형화되는 추세이다. 하지만, 사용자는 휴대 단말기의 화면을 통하여 문자 정보, 동영상, 정지영상, MP3, 게임 등의 각종 정보를 제공받기를 원하기 때문에, 표시부의 화면의 크기에 대해서는 대형 및 와이드(wide)화를 요구한다. 그러나, 휴대 단말기의 소형화는 표시부 화면의 크기를 축소해야 하므로, 두 요구사항을 모두 충족시키는 데는 한계가 있다.
이와 같은 한계를 극복하기 위한 방안으로, 최근에는 벤더블(bendable) 표시 장치 또는 폴더블(foldable) 표시 장치와 같은 플렉서블 표시 장치의 개발이 진행되고 있다.
편광판이 구비된 유기 발광 표시 장치는 다음과 같은 문제점이 있다. 편광판의 존재에 따라 유기 발광 표시 장치의 휘도 저하의 문제점이 있으며, 휘도 향상을 위해서는 소비전력이 증가해야만 하는 문제점이 있다.
유기 발광 표시 장치는 박막 트랜지스터 및 발광부가 위치하는 기판 상에 배치된 컬러 필터를 포함할 수 있다. 기판 상에 박막 트랜지스터의 소스 및 드레인 전극이 배치되고 드레인 전극과 전기적으로 연결되는 발광부의 애노드 전극이 박막 트랜지스터 상에 배치된다.
박막 트랜지스터의 소스 및 드레인 전극으로 인한 표면 단차로 인해 애노드 전극의 중앙부는 높고 애노드 전극의 에지부는 낮은 구조로 형성된다.
또한, 애노드 전극은 평면상으로 보았을 때 각 서브 픽셀마다 다른 다각형 모양을 가지며 규칙성으로 가지며 기울어진 형상으로 배열될 수 있다.
예를 들어, 적색 서브픽셀 및 청색 서브픽셀의 애노드 전극은 육각형 또는 팔각형의 구조이고 녹색 서브픽셀의 N열의 애노드 전극은 평면상으로 보았을 때 반시계 방향으로 5~50°기울어져 있고, N+1열의 애노드 전극은 시계 방향으로 5~50°기울어진 구조일 수 있다.
표시 장치가 구동되지 않을 때, 외부 광이 애노드 전극에서 반사되어 상부의 컬러 필터를 지나 외부로 나아갈 때 각 서브 픽셀마다 애노드 전극의 구조가 달라 외부 광의 반사 방향이 서로 다를 수 있다.
반사된 빛은 애노드 및 발광층 상부에 배치되는 컬러필터를 통하여 외부로 빛이 새어 나가며 각 서브 픽셀들의 반사광은 서로 다른 굴절각으로 굴절함으로 인하여 무지개 색으로 빛이 분리되는 레인보우 무라 불량이 발생할 수 있다.
또한, 블랙 매트릭스의 높이가 컬러 필터보다 낮은 경우, 블랙 매트릭스와 컬러 필터의 높이 차이에 의한 단차가 형성된다.
이러한 단차로 인해 유기 발광 표시 장치의 접힘 및 펼침 동작 시 컬러필터 상의 평탄화층과 칼라 필터의 측면부의 접착력이 약해져 평탄화층과 칼라필터 간의 뜯김 불량이 발생할 수 있다.
이에, 본 명세서의 발명자들은 표시 장치 내부의 빛샘으로 인한 레인보우 무라 불량을 저감할 수 있고, 컬러필터 및 블랙매트릭스가 평탄한 표면을 형성하도록 하여 컬러필터와 평탄화층 간의 뜯김 불량을 방지할 수 있는 표시 장치를 발명하였다.
본 명세서의 실시예에 따른 해결 과제는 편광판을 제거하면서도 각 서브 픽셀의 애노드 구조에 따른 외부 반사광 차이에 의한 레인보우 무라 불량을 저감할 수 있는 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 컬러필터와 컬러필터 상에 배치된 평탄화층 간의 뜯김 불량을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 명세서의 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판과 표시 영역에 배치되는 복수의 서브 픽셀 및 복수의 서브 픽셀 상에 있는 발광층, 발광층을 덮는 봉지층을 포함하며, 봉지층 상의 터치 전극 및 버퍼층과 버퍼층 상의 컬러필터 및 블랙매트릭스를 포함하고, 블랙 매트릭스는 제1 층, 제2 층, 및 제3 층을 포함하며, 컬러필터는 제1 층과 일부 중첩한다.
본 명세서의 다른 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판과 표시 영역에 배치되는 복수의 서브 픽셀 및 복수의 트랜지스터 및 복수의 트랜지스터와 전기적으로 연결되는 발광층 및 발광층을 덮는 봉지층을 포함하고 봉지층 상에 있는 컬러필터 및 블랙매트릭스를 포함하며, 블랙매트릭스는 제1 층, 제2 층, 및 제3 층을 포함하고, 컬러필터는 제1 층의 측면 및 상면의 일부와 접한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예에 따르면, 컬러필터 및 블랙매트리스의 구조를 이용함으로써 서브픽셀의 애노드 구조에 따른 외광 반사 차이에 따른 레인보우 무라 불량을 저감할 수 있고, 컬러필터와 평탄화층 사이의 뜯김 불량을 방지할 수 있다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 명세서의 실시예에 따른 표시 장치의 서브 픽셀의 블록도이다.
도 3는 본 명세서의 실시예에 따른 표시 장치의 단면도이다.
도 4a 내지 4c는 본 명세서의 실시예에 따른 표시 장치를 제조하는 구성을 도시하는 단면도이다.
도 5는 본 명세서의 실시예에 따른 블랙매트릭스의 표면을 확대한 사진이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 "포함한다," "갖는다," "이루어진다" 등이 사용되는 경우 "만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 오차 범위에 대한 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들면, "상에," "상부에," "하부에," "옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, 예를 들면, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, "후에," "에 이어서," "다음에," "전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결" "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 특별히 명시적인 기재 사항이 없는 간접적으로 연결되거나 또는 접속될 수 있는 각 구성 요소 사이에 다른 구성 요소가 "개재"될 수도 있다고 이해되어야 할 것이다.
“적어도 하나"는 연관된 구성요소의 하나 이상의 모든 조합을 포함하는 것으로 이해되어야 할 것이다. 예를 들면, "제1, 제2, 및 제3 구성요소의 적어도 하나"의 의미는 제1, 제2, 또는 제3 구성요소뿐만 아니라, 제1, 제2, 및 제3 구성요소의 두 개 이상의 모든 구성요소의 조합을 포함한다고 할 수 있다.
본 명세서에서 "장치"는 표시 패널과 표시 패널을 구동하기 위한 구동부를 포함하는 액정 모듈(Liquid Crystal Module; LCM), 유기발광 표시 모듈(OLED Module)과 같은 표시 장치를 포함할 수 있다. 그리고, LCM, OLED 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 차량용 또는 자동차용 장치(automotive apparatus), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic apparatus) 등과 같은 세트 전자 장치(set electronic apparatus) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.
따라서, 본 명세서에서의 장치는 LCM, OLED 모듈 등과 같은 표시 장치 자체, 및 LCM, OLED 모듈 등을 포함하는 응용제품 또는 최종소비자용 장치인 세트 장치까지 포함할 수 있다.
그리고, 몇몇 실시예에서는, 표시 패널과 구동부 등으로 구성되는 LCM, OLED 모듈을 "표시 장치"로 표현하고, LCM, OLED 모듈을 포함하는 완제품으로서의 전자장치를 "세트장치"로 구별하여 표현할 수도 있다. 예를 들면, 표시 장치는 액정 또는 유기발광의 표시 패널과, 표시 패널을 구동하기 위한 제어부인 소스PCB를 포함할 수 있다. 세트장치는 소스PCB에 전기적으로 연결되어 세트장치 전체를 구동하는 세트 제어부인 세트PCB를 더 포함할 수 있다.
본 명세서의 실시예에 사용되는 표시 패널은 액정 표시 패널, 유기발광 다이오드(OLED: Organic Light Emitting Diode) 표시 패널, 및 전계발광 표시 패널(electroluminescent display panel) 등의 모든 형태의 표시 패널이 사용될 수 있으며. 실시예가 이에 한정되는 것은 아니다. 예를 들면, 표시 패널은 본 명세서의 실시예에 따른 진동 장치에 의하여 진동됨으로써 음향을 발생할 수 있는 표시 패널일 수 있다. 본 명세서의 실시예에 따른 표시 장치에 적용되는 표시 패널은 표시 패널의 형태나 크기에 한정되지 않는다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면 및 실시예를 통해 본 명세서의 실시예를 살펴보면 다음과 같다. 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.
이하에서는 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 실시예에 따른 표시 장치를 나타낸 블록도이다.
표시 장치(10)는 복수의 영역을 포함할 수 있다. 예를 들면, 표시 장치(10)는 화상 이미지가 표시되는 영역인 하나 이상의 표시 영역(AA)을 포함하고, 표시 영역(AA) 내부에 픽셀(PXL) 어레이가 형성된다. 화상 이미지가 표시되지 않는 하나 이상의 비표시 영역(NA)들은 구동 회로부 및 댐부를 포함하며 표시 영역(AA)의 일 측면에 제공될 수도 있다. 예를 들면, 비표시 영역(NA)은 표시 영역(AA)의 하나 이상의 측면들에 인접할 수도 있다.
도 1을 참조하면, 비표시 영역(NA)은 직사각형의 표시 영역(AA)의 둘러 쌓으며 외측에 위치할 수 있다. 그러나, 표시 영역(AA)의 형상들 및 표시 영역(AA)에 인접한 비표시 영역(NA)의 배열은 도 1에 도시된 예시적인 표시 장치(10)로 구체적으로 제한되지 않는다는 것으로 이해되어야 한다. 표시 영역(AA) 및 비표시 영역(NA)은 임의의 형상일 수도 있다. 이러한 형상들의 비제한적인 예들은 오각형, 육각형, 원형, 타원형 등을 포함할 수 있으며, 본 명세서의 실시예가 이에 한정되지 않는다.
표시 장치(10)는 표시 영역(AA) 내에 접힘선(FL)을 기준으로 플렉서블하게 접히거나 펼쳐질 수 있다. 접힘선(FL)을 기준으로 표시 영역(AA)이 마주보게끔 접히는 인 폴딩(In Folding) 또는 표시 영역(AA)이 바깥쪽으로 접히는 아웃 폴딩(Out Folding)이 될 수 있고, 접힘선(FL)이 복수개인 경우, 표시 장치(10)가 복수개의 접힘선(FL)에 의해 표시 영역(AA)이 여러 영역으로 접히거나 펼쳐질 수 있다.
표시 영역(AA)의 픽셀(PXL) 각각은, 서브픽셀들을 포함하며 서브픽셀들은 적색(R), 녹색(G), 청색(B), 및 백색(W) 등의 색을 표시할 수 있다. 또한 서브 픽셀 각각은 표시 장치(10)의 기판 상에 제조된 하나 이상의 TFT들을 포함하는, 픽셀 회로와 연관될 수도 있다. 픽셀 회로 각각은 하나 이상의 구동 회로들, 예를 들면, 표시 장치(10)의 비표시 영역(NA)에 위치한 게이트 드라이버(GIP) 및 데이터 드라이버(D-IC)와 통신하기 위해 게이트 라인(GL)및 데이터 라인(DL)에 전기적으로 연결될 수도 있다.
하나 이상의 구동 회로들은 도 1에 도시된 바와 같은 비표시 영역(NA) 내에 구성된 TFT들로 구현될 수도 있다. 예를 들어, 게이트 드라이버(GIP)는 표시 장치(10)의 기판 상의 복수의 TFT들을 사용하여 구현될 수도 있다. 기판의 TFT들로 구현될 수 있는 회로들의 비 제한적인 예들은 인버터 회로, 멀티플렉서, 및 ESD(electro static discharge) 회로 등을 포함할 수 있으며, 본 명세서의 실시예가 이에 한정되지 않는다.
일부 구동 회로들은 IC(integrated circuit) 칩으로서 제공될 수 있고, COG(chip-on-glass) 또는 다른 유사한 방법을 사용하여 표시 장치(10) 의 비표시 영역(NA) 내에 장착될 수 있다. 또한, 일부 구동회로들은 또 다른 기판 상에 장착될 수 있고, 플렉서블 PCB (flexible printed circuit board; FPCB) 와 같은 인쇄 회로 기판, COF(chip-on-film), TCP (tape-carrier-package) 또는 다른 적합한 기술들을 사용하여 비표시 영역(NA)에 배치된 연결 인터페이스 (패드들/범프들, 핀들)에 커플링될 수 있다.
본 명세서의 실시예들에서, 적어도 2개의 상이한 타입의 TFT들이 디스플레이를 위한 TFT 기판에 사용된다. 픽셀 회로의 일부 및 구동 회로의 일부에 채용된 TFT들의 타입은 디스플레이의 요건에 따라 가변할 수 있다.
예를 들어, 픽셀 회로는 산화물 액티브 층을 갖는 TFT(산화물 TFT)로 구현될 수 있고, 구동 회로는 저온 다결정 실리콘 액티브 층을 갖는 TFT(LTPS TFT)와 산화물 액티브 층을 갖는 TFT로 구현될 수 있다. LTPS TFT들과 달리, 산화물 TFT들은 픽셀 간 (from the pixel-to-pixel) 문턱 전압(Vth) 변동 문제를 겪지 않는다. 균일한 문턱 전압(Vth)은 디스플레이를 위한 픽셀 회로들의 어레이에서도 획득될 수 있다. 구동 회로를 구현하는 TFT들 간의 문턱 전압(Vth)의 균일도 문제는 픽셀들의 휘도 균일도에 직접적인 영향을 덜 가질 것이다.
구동 회로들 (예를 들어, 게이트 드라이버)은 게이트 드라이브 IC 를 표시 패널 내부에 내장하여 드라이브 IC 개수 저감으로 인한 비용 저감을 달성할 수 있으며, 고속 스캔 신호를 표시 패널의 표시 영역으로 제공할 수 있다.
LTPS TFT들로 구현된 기판 상의 구동 회로들을 사용하여, TFT 패널 내 전체 TFT들이 산화물 TFT들로 형성되는 경우보다 높은 클록으로 신호들 및 데이터가 픽셀들로 제공될 수 있다. 따라서, 고속 동작 가능한 디스플레이가 무라 등의 얼룩 없이 제공될 수 있다. 예를 들면, 산화물 TFT 및 LTPS TFT의 장점들은 TFT 패널의 설계와 조합되어 각 장점에 따라 산화물 TFT 및 LTPS TFT를 선택하여 사용될 수 있다.
도 1을 참고하면 플렉서블 PCB(FPCB)에서 출력되는 저전위 전압(EVSS), 터치신호(ToE), 및 게이트 컨트롤 신호(GCS)가 표시 패널로 인가되고 고전위 전압은 데이터 드라이버(D-IC)를 통해 표시 패널로 인가된다.
게이트 드라이버(GIP)에는 픽셀(PXL)의 스위칭 트랜지스터(ST1)와 연결되어 스위칭 트랜지스터(ST1)를 온/오프하는 신호를 전달하는 SCAN 회로와 픽셀(PXL)의 발광 신호 라인(EM)에 연결되는 EM 회로가 제공될 수 있다.
도 2는 본 명세서의 실시예들에서 사용될 수 있는 서브 픽셀 회로를 예시한다. 도 2는 3개의 박막 트랜지스터와 1개의 스토리지 캐패시터를 포함하는 3T1C 구조의 표시 장치를 예시하여 설명하였으나, 본 명세서의 표시 장치가 이러한 구조에 한정되는 것이 아니라, 4T1C, 5T1C, 6T1C, 7T1C, 8T1C, 4T2C, 5T2C, 6T2C, 7T2C, 8T2C 와 같은 다양한 구조에 적용될 수 있다.
도 2를 참조하면, 본 명세서의 실시예에 따른 표시 장치(10)는 게이트 라인(GL), 데이터 라인(DL) 전원 라인(PL), 센싱 라인(SL)을 포함하며, 각각의 서브 픽셀(SP)은 제1 스위칭 박막 트랜지스터(ST1), 제2 스위칭 박막 트랜지스터(ST2), 구동 박막 트랜지스터(DT), 발광 소자(D), 및 스토리지 캐패시터(Cst)를 포함할 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.
발광 소자(D)는 제2 노드(N2)에 접속된 애노드 전극과, 저전위 구동 전압(EVSS)의 입력단에 접속된 캐소드 전극과, 애노드 전극과 캐소드 전극 사이에 위치하는 발광 소자층을 포함한다. 발광 소자(D)는 유기 발광 소자일 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.
구동 박막 트랜지스터(DT)는 게이트-소스 사이의 전압(Vgs)에 따라 발광 소자(D)에 흐르는 전류(Id)를 제어할 수 있다. 구동 박막 트랜지스터(DT)는 제1 노드(N1)에 접속된 게이트 전극, 전원 라인(PL)에 접속되어 고전위 구동전압(EVDD)이 제공되는 드레인 전극 및 제2 노드(N2)에 접속된 소스 전극을 구비할 수 있다.
스토리지 캐패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다. 스토리지 캐패시터(Cst)는 한 프레임 동안 일정 전압을 유지할 수 있게 한다.
제1 스위칭 박막 트랜지스터(ST1)는 표시 패널 구동 시 게이트 신호(SCAN)에 응답하여 데이터 라인(DL)에 충전된 데이터 전압(Vdata)을 제1 노드(N1)에 인가하여 구동 박막 트랜지스터(DT)를 턴 온 시킨다. 이때, 제1 스위칭 박막 트랜지스터(ST1)는 게이트 라인(GL)에 접속되어 게이트 신호(SCAN)가 입력되는 게이트 전극, 데이터 라인(DL)에 접속되어 데이터 전압(Vdata)이 입력되는 드레인 전극 및 제1 노드(N1)에 접속된 소스 전극을 구비할 수 있다.
제2 스위칭 박막 트랜지스터(ST2)는 센싱 신호(SEN)에 응답하여 제2 노드(N2)와 센싱 전압 리드아웃라인(SRL) 사이의 전류를 스위칭함으로써, 제2 노드(N2)의 소스 전압을 센싱 전압 리드아웃라인(SRL)의 센싱 캐패시터(Cx)에 저장한다. 제2 스위칭 박막 트랜지스터(ST2)는 표시 패널(PAN)의 구동 시 센싱 신호(SEN)에 응답하여 제2 노드(N2)와 센싱 전압 리드아웃라인(SRL) 사이의 전류를 스위칭함으로써, 구동 박막 트랜지스터(DT)의 소스 전압을 초기화 전압(Vpre)으로 리셋한다. 제2 스위칭 박막 트랜지스터(ST2)의 게이트 전극은 센싱 라인(SL)에 접속되고 드레인 전극은 제2 노드(N2)에 접속되며, 소스 전극은 센싱 전압 리드아웃라인(SRL)에 접속된다.
도 3는 본 명세서의 실시예에 따른 표시 장치의 단면도이다.
본 명세서의 실시예에 따른 표시 장치의 기판(11)은 제1 기판 및 제2 기판과, 제1 기판 및 제2 기판 사이의 중간층으로 이루어질 수 있다.
제1 기판 및 제2 기판은 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulfone), 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate) 및 폴리카보네이트(Polycarbonate) 중 적어도 하나 이상으로 형성될 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다. 기판이 플라스틱 물질로 이루어지는 경우, 기판의 하부에 유리로 이루어지는 지지 기판이 배치된 상태에서 표시 장치의 제조 공정이 진행되고, 표시 장치의 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 기판을 지지하기 위한 백 플레이트(back plate)(또는 플레이트)가 기판의 하부에 배치될 수 있다. 기판이 플라스틱 물질로 이루어지는 경우, 수분이 기판을 침투하여 박막 트랜지스터 또는 발광 소자층까지 투습이 진행되어 표시 장치의 성능을 저하시킬 수 있다. 본 명세서의 실시예에 따른 표시 장치는 투습에 의한 표시 장치의 성능이 저하되는 것을 방지하기 위해 플라스틱 물질로 구성된 제1 기판및 제2 기판의 2개 기판으로 구성할 수 있다. 그리고, 제1 기판 및 제2 기판 사이에 무기막인 중간층을 형성함으로써, 수분이 기판을 침투하는 것을 차단하여 제품의 성능 신뢰성을 향상시킬 수 있다. 중간층은 무기막으로 이루어질 수 있다. 예를 들면, 중간층은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
기판(11) 상에 형성되는 표시 장치는 복수의 영역을 포함할 수 있다. 본 명세서에는 표시 영역(AA) 및 비표시 영역(NA)으로 구성하였으나, 이에 한정되는 것은 아니다.
기판(11) 상에 표시 영역(AA) 및 비표시 영역(NA)의 일면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어지는 버퍼층이 배치될 수 있다. 버퍼층은 버퍼층 상에 형성되는 층들과 기판(11) 간의 접착력을 향상시키고, 기판(11)으로부터 유출되는 알칼리 성분 등을 다양한 종류의 결함 요인을 차단하는 역할 등을 수행할 수 있다. 또한, 버퍼층은 기판(11)에 침투한 수분 또는 산소가 확산되는 것을 지연시킬 수 있다.
버퍼층은 기판의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.
기판(11) 및 버퍼층 상에 트랜지스터부(1000)를 이루는 표시 영역(AA) 및 비표시 영역(NA)의 트랜지스터들이 형성될 수 있다. 표시 영역(AA)의 트랜지스터들은 서브 픽셀의 구동을 위한 스위칭 트랜지스터 또는 구동 트랜지스터를 포함하고, 비표시 영역(NA)의 트랜지스터는 게이트 드라이버(GIP)의 구동을 위한 게이트 드라이버 트랜지스터 또는 발광트랜지스터를 포함할 수 있다.
도 3에 따른 표시 영역(AA)에는 적색(R), 녹색(G), 청색(B) 서브 픽셀의 적색 구동 트랜지스터(Tr_R), 녹색 구동 트랜지스터(Tr_G), 및 청색 구동 트랜지스터(Tr_B)가 배치되어 있다.
각 적색 구동 트랜지스터(Tr_R), 녹색 구동 트랜지스터(Tr_G), 청색 구동 트랜지스터(Tr_B)는 기판 또는 버퍼층 상에 배치된 반도체층(110), 게이트 전극(120), 소스 전극(130S) 및 드레인 전극(130D)을 포함할 수 있다. 반도체층(110)은 저온 다결정 실리콘(Low Temperature Polycrystalline Silicon; LTPS) 또는 금속 산화물 반도체로 이루어질 수 있다, 예를 들면, 금속 산화물 반도체는 IGZO(Indium-gallium-zinc-oxide), IZO(Indium-zinc-oxide), IGTO(Indium-gallium-tin-oxide), 및 IGO(Indium-gallium-oxide) 중 어느 하나로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
LPTS 반도체층에는 도핑을 통해 채널영역 및 소스 전극 또는 드레인 전극과 연결되는 소스영역 또는 드레인영역이 형성될 수 있다.
금속 산화물 반도체는 불순물을 주입하는 도핑 공정에 의해 도전 특성이 향상될 수 있고, 전자나 정공이 이동하는 채널이 형성되는 채널 영역을 포함할 수 있다.
반도체층(110) 위에 게이트 절연막(12)이 배치될 수 있다. 게이트 절연막(12)는 반도체층(110)과 게이트 전극(120)사이에 배치되어, 반도체층(110) 및 게이트 전극(120)을 절연시킬 수 있다.
게이트 절연막(12)는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등과 같은 절연성 무기 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있으며, 이에 한정되지 않는다.
게이트 전극(120)은 반도체층(110)과 중첩하도록 배치될 수 있다.
게이트 전극(120)은 은(Ag), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 텅스텐(W), 및 금(Au) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
게이트 전극(120) 상에 층간 절연막(13)이 배치될 수 있다.
층간 절연막(13)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등과 같은 절연성 무기 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있으며, 이에 한정되지 않는다.
층간 절연막(13) 상에 반도체층(110)과 연결되는 소스 전극(130S) 및 드레인 전극(130D)이 배치될 수 있다.
소스 전극(130S) 및 드레인 전극(130D)은 동일 공정을 통해 형성될 수 있으며, 은(Ag) 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 텅스텐(W), 및 금(Au) 중 어느 하나 이상의 물질로 형성될 수 있고, 티타늄(Ti)을 포함하는 제1층 및 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 금(Au), 네오디뮴(Nd), 니켈(Ni) 중 적어도 하나 이상을 갖는 제2층을 포함하는 적어도 두 개 이상의 층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
소스 전극(130S) 및 드레인 전극(130D)를 형성할 때, 동일 공정을 이용하여 비표시 영역(NA)에 제1 배선(151)을 형성하여 배치할 수 있다.
제1 배선(151)은 플렉서블 PCB(FPCB)에서 출력되는 저전위 전압(EVSS)을 캐소드 전극(230)에 전달할 수 있다.
소스 전극(130S) 및 드레인 전극(130D)과, 제1 배선(151)의 일부분 위에 제1 평탄화층(14)이 배치될 수 있다.
제1 평탄화층(14)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등과 같은 무기 절연막으로 형성될 수 있고, 폴리아크릴레이트(Polyacrylate) 및 폴리이미드(polyimide)등의 유기 절연막으로 형성될 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다.
제1 평탄화층(14) 상에 연결전극(140)이 배치되어 제1 평탄화층(14)에 형성된 컨택홀을 통해 드레인 전극(130D)과 애노드 전극(210)을 전기적으로 연결해 줄 수 있다.
연결전극(140)은 은(Ag) 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 텅스텐(W), 및 금(Au) 중 어느 하나 이상의 물질로 형성 될 수 있고, 티타늄(Ti)을 포함하는 제1층 및 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 금(Au), 네오디뮴(Nd), 니켈(Ni) 중 적어도 하나를 갖는 제2층을 포함하는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
연결전극(140)을 형성하는 동일 공정으로 비표시 영역(NA)에 제2 배선(152)를 형성하여 배치할 수 있다. 제2 배선(152)은 제1 배선(151)과 서로 연결되어 캐소드 전극(230)에 전압을 전달하는 보조전극으로 사용될 수 있다.
연결전극(140) 및 제2 배선(152) 일부분 상에 제2 평탄화층(15)이 배치 될 수 있다.
제2 평탄화층(15)은 폴리아크릴레이트(Polyacrylate) 및 폴리이미드(polyimide) 등의 유기 절연막으로 형성되어, 하부에 형성된 배선들 및 컨택홀들에 의한 단차를 저감할 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다.
표시 영역(AA)의 제2 평탄화층(15)상에 발광부(2000)를 이루는 애노드 전극(210), 발광소자층(220), 및 캐소드 전극(230)이 배치될 수 있다.
애노드 전극(210)은 구동 트랜지스터(DR Tr)의 드레인 전극(130D)과 연결전극(140)을 통해 전기적으로 연결될 수 있다.
애노드 전극(210)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 납(Pd), 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Induim Zinc Oxide; IZO)또는 이들의 합금 중 적어도 하나 이상으로 형성될 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다.
비표시 영역(NA)에는 애노드 전극(210)을 형성하는 동일 공정으로 제3 배선(153)이 배치될 수 있다.
제3 배선(153)은 제2 배선(152) 및 제1 배선(151)과 서로 연결되어 캐소드 전극(230)에 전압을 전달하는 보조전극으로 사용될 수 있다. 설계에 따라 제2 배선(152) 또는 제3 배선(153)은 삭제될 수 있다.
애노드 전극(210)의 일부분 및 제3 배선(153)의 일부분 위에 뱅크(21)가 배치될 수 있다.
뱅크(21)는 복수의 서브 픽셀들을 구분할 수 있으며, 빛 번짐 현상을 최소화하고 다양한 시야각에서 생기는 혼색을 방지할 수 있다.
뱅크(21)는 발광 영역과 대응되는 애노드 전극(210)을 노출시키며 애노드 전극(210)의 끝단부와 중첩될 수 있다.
또한, 뱅크(21)는 층간 절연막(13), 제1 평탄화층(14)에 형성되는 홀, 및 제2 평탄화층(15)에 형성되는 컨택홀과 중첩될 수 있다.
뱅크(21)는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)과 같은 무기 절연 물질 또는 BCB(BenzoCycloButene), 아크릴계 수지(Acryl resin), 에폭시 수지(Epoxy resin), 페놀 수지(Phenolic resin), 폴리아미드계 수지(Polyamide resin), 또는 폴리이미드계 수지(Polyimide resin)와 같은 유기 절연 물질 중 적어도 하나 이상의 물질로 이루어질 수 있고, 빛 반사 저감을 위하여 블랙 안료를 추가한 블랙 뱅크로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
뱅크(21) 상에 스페이서(22)가 더 배치될 수 있다. 스페이서(22)는 뱅크(21) 상에 돌출하여 배치되어, 발광 영역에 유기 발광층을 증착시킬 때 미세 금속 마스크(FMM, Fine Metal Mask)를 지지하여 뱅크(21)가 미세 금속 마스크에 의하여 손상되는 것을 방지하거나, 후속의 제조 공정 중에 또는 표시 장치의 사용 중에 외부의 물리적인 힘에 의해 유기 발광층이 손상되는 것을 방지하는 역할을 할 수 있다. 스페이서(22)는 뱅크(21)와 동일한 물질로 형성될 수 있고, 뱅크(21)와 동시에 형성될 수 있으며, 이에 한정되는 것은 아니다.
애노드 전극(210)을 노출시키는 뱅크(21)의 개구부에 발광 소자층(220)이 배치될 수 있다. 발광 소자층(600)은 특정 색의 광을 발광하기 위하여 적색 발광층, 녹색 발광층, 청색 발광층, 및 백색 발광층 중 하나 이상의 유기 발광층을 포함할 수 있다.
발광 소자층(220)이 백색 유기 발광층을 포함하는 경우, 뱅크(21)의 개구부 및 기판 전체에 발광 소자층(220)을 배치할 수 있다.
발광 소자층(220)은 유기 발광층 이외에 정공 주입층(Hole injection layer), 정공 수송층(Hole transport layer), 전자 수송층(Electron transport layer), 및 전자 주입층(Electron injection layer) 등을 더 포함할 수도 있으며, 이에 한정되는 것은 아니다.
발광 소자층(220) 상에 캐소드 전극(230)이 배치될 수 있다. 캐소드 전극(230)은 발광 소자층(220)에 전자를 공급하고, 일함수가 낮은 도전성 물질로 이루어질 수 있다.
표시 장치(10)가 상부 발광 방식(Top emission)인 경우, 캐소드 전극(2300)은 빛이 투과되는 투명한 도전성 물질을 이용하여 배치될 수 있다. 예를 들면, 인듐 주석 산화물(Indium Tin Oxide; ITO), 및 인듐 아연 산화물(Induim Zinc Oxide; IZO) 중 적어도 하나 이상으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
또한, 빛이 투과되는 반투명한 도전성 물질을 이용하여 배치될 수 있다. 예를 들면, LiF/Al, CsF/Al, Mg:Ag, Ca/Ag, Ca:Ag, LiF/Mg:Ag, LiF/Ca/Ag, 및 LiF/Ca:Ag와 같은 합금 중 적어도 하나 이상으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
표시 장치(10)가 하부 발광 방식(Bottom emission)인 경우, 캐소드 전극(230)은 빛을 반사하는 반사 전극으로 불투명한 도전성 물질을 이용하여 배치될 수 있다. 예를 들면, 캐소드 전극(230)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 또는 이들의 합금 중 적어도 하나 이상으로 형성될 수 있다.
표시 장치(10)의 비표시 영역(NA)은 구동 회로부와 복수의 댐들이 배치되는 댐부(160)를 포함한다. 비표시 영역(NA)은 캐소드 전극(620)과 EVSS라인이 전기적으로 연결되는 연결부와 봉지층 및 복수의 댐들을 이용한 표시 장치(10)의 밀봉이 이루어지는 영역일 수 있다.
비표시 영역(NA)에는 기판(11) 상에 배치되는 게이트 절연막(12), 층간 절연막(13), 제1 평탄화층(14) 및 제2 평탄화층(15)이 연장되어 배치될 수 있다.
표시 장치(10)의 FPCB에서 인가되는 전원 전압 및 터치 신호들이 배선들을 통해 표시 패널에 연결되도록 배선들이 비표시 영역(NA)에 배치될 수 있다.
비표시 영역(NA)의 댐부(160)에는 복수의 댐들이 위치할 수 있다. 복수의 댐들을 유기막으로 형성되는 제2 봉지층(320)이 외부로 누출되는 현상을 방지하기 위해 하나 이상의 절연층이 적층되어 형성될 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다.
제1 댐(161), 제2 댐(162), 및 제3 댐(163)은 각각 제1 높이, 제2 높이 및 제3 높이를 가질 수 있으며, 표시 영역(AA)을 둘러쌀 수 있다.
제2 높이는 제1 높이보다 높을 수 있고, 제3 높이는 제2 높이보다 낮을 수 있다.
제2 봉지층(320)이 제1 댐(161)을 넘어오더라도 제2 댐(162)으로 인해 제2 봉지층(1310)이 외부로 누출되는 현상을 방지할 수 있다.
제1 댐(161), 제2 댐(162), 및 제3 댐(163)은 제1 평탄화층(14), 제2 평탄화층(15), 뱅크(21) 및 스페이서(22)로 이루어질 수 있다.
제1 배선(151)은 제1 댐(161)을 형성하는 제2 평탄화층(15) 및 제2 댐(162)를 형성하는 제1 평탄화층(14)의 하부에 배치될 수 있다.
제2 배선(152)는 제1 댐(161) 및 제2 댐(162)을 형성하는 제2 평탄화층(15) 및 뱅크(21) 사이에 배치될 수 있다.
제3 배선(153)은 제1 댐(161)의 뱅크(21)상에 배치될 수 있다.
제1 배선(151), 제2 배선(152), 및 제3 배선(153)은 제1 댐(161)및 제2 댐(162) 영역에서 서로 접촉하여 전기적으로 연결되어 캐소드 전극(230)에 전압을 전달할 수 있다.
제1 배선(151), 제2 배선(152), 및 제3 배선(153)은 구동 회로부의 게이트 드라이버(GIP)의 일부와 오버랩되도록 배치될 수 있다.
캐소드 전극(230) 상에 캡핑층이 배치될 수 있다. 캡핑층은 캐소드 전극(230)를 보호하고 외부 광효율을 향상시키는 유기 또는 무기막으로 형성한다. 캡핑층은 무기막으로 LiF 등의 금속 물질을 이용하여 배치될수 있고 유기막을 더 포함할 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다.
캐소드 전극(230) 및 캡핑층 상부에는 봉지부(3000)가 배치될수 있다. 봉지층은 외부의 수분, 산소, 또는 이물로부터 표시 장치(10)를 보호할 수 있다. 예를 들면, 봉지부(3000)는 발광 물질과 전극 물질의 산화를 방지하기 위해 외부로부터의 산소 및 수분의 침투를 방지할 수 있다.
봉지부(3000)은 발광 소자층(220)에서 발광되는 빛이 투과되도록 투명한 물질로 이루어질 수 있다.
봉지부(3000)는 수분이나 산소의 침투를 차단하는 제1 봉지층(310), 제2 봉지층(320) 및 제3 봉지층(330)을 포함할 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다. 제1 봉지층(310), 제2 봉지층(320) 및 제3 봉지층(330)은 순차적으로 적층된 구조를 가질 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다.
제1 봉지층(310) 및 제3 봉지층(330)은 질화 실리콘(SiNx), 산화 실리콘(SiOx) 또는 산화알루미늄(AlyOz) 중 적어도 하나 이상의 무기물로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
제2 봉지층(320)은 제조 공정 상 발생할 수 있는 이물 또는 파티클(Particle)을 커버할 수 있다. 또한 제2 봉지층(320)은 제1 봉지층(310)의 표면을 평탄화할 수 있다.
제2 봉지층(320)는 유기물, 예를 들면, 실리콘옥시카본(SiOC) 에폭시(epoxy), 폴리이미드(polyimide), 및 폴리에틸렌(polyethylene), 아크릴레이트(acrylate) 계열 등의 고분자(polymer)일 수 있으며, 이에 한정되는 것은 아니다.
제3 봉지층(330)상에 표시 장치(10)의 터치 동작을 위한 터치부(4000)가 배치될 수 있다.
터치부(4000)는 제3 봉지층(330) 상에 터치 버퍼층(41)이 배치될 수 있다. 터치 버퍼층(41)은 터치 버퍼층(41) 상에 형성되는 층들과 제3 봉지층(330) 간의 접착력을 향상시킬 수 있다.
터치 버퍼층(41)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질수 있으며, 이에 한정되는 것은 아니다.
터치 버퍼층(41)은 비표시 영역(NA)에 위치한 플렉서블 PCB(FPCB)와 기판(11)의 연결부가 배치된 영역까지 연장될 수 있다.
터치 버퍼층(41) 상에 터치 브릿지 전극(410)이 배치될 수 있다. 터치 브릿지 전극(410)은 터치 전극(420)들을 전기적으로 연결하여 터치 신호를 전달할 수 있다.
터치 브릿지 전극(410)은 은(Ag) 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 텅스텐(W), 및 금(Au) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
터치 브릿지 전극(410) 상에 터치 절연층(42)이 배치될 수 있다.
터치 절연층(42)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
터치 절연층(42) 위에 터치 전극(420)이 배치될 수 있다. 터치 전극(420)은 비표시 영역(NA)에 배치되는 다수의 터치 라인들과 연결되어 플렉서블 PCB(FPCB)내의 터치 회로와 연결될 수 있다. 이격된 터치 전극(420)들은 터치 절연층(42)에 형성된 컨택홀을 통하여 터치 브릿지 전극(410)과 연결될 수 있다.
터치 회로는 터치동작을 구동하기 위하여 터치 전극(420)으로 터치 구동 신호를 공급하고, 터치 전극(420)으로부터 터치 센싱 신호를 검출하고, 이를 토대로 터치 유무 및/또는 터치 위치(좌표)를 센싱한다.
터치 전극(420)은 은(Ag) 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 텅스텐(W), 및 금(Au) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
터치 전극(420) 및 터치 브릿지 전극(410)은 뱅크(21) 및 스페이서(22)와 대응되는 위치에 배치될 수 있다.
터치 전극(420) 위에 터치 평탄화층(43) 및 컬러 버퍼층(51)이 형성될 수 있다.
터치 평탄화층(43) 및 컬러 버퍼층(51)은 비표시 영역(NA)에 위치한 플렉서블 PCB(FPCB)와 기판(11)의 연결부가 배치된 영역까지 연장될 수 있다.
터치 평탄화층(43) 및 컬러 버퍼층(51)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)과 같은 무기 절연 물질 또는 BCB(BenzoCycloButene), 아크릴계 수지(Acryl resin), 에폭시 수지(Epoxy resin), 페놀 수지(Phenolic resin), 폴리아미드계 수지(Polyamide resin), 또는 폴리이미드계 수지(Polyimide resin)와 같은 유기 절연 물질 중 적어도 하나 이상의 물질로 이루어질 수 있으며, 이에 한정되는 것은 아니다.
컬러 버퍼층(51) 상에 각 서브 픽셀의 컬러필터(520_R, 520_G, 520_B) 및 블랙매트릭스(510)이 배치될 수 있다.
컬러필터(520_R, 520_G, 520_B) 및 블랙매트릭스(510)는 서브 픽셀에 대응하여 형성될 수 있다.
블랙매트릭스(510)는 제1 블랙매트릭스(511), 제2 블랙매트릭스(512), 및 제3 블랙매트릭스(513)을 포함할 수 있다.
블랙매트릭스(510)는 뱅크(21)와 대응되는 위치에 배치될 수 있다.
뱅크(21)의 폭은 블랙매트릭스(510)의 폭과 서로 다를 수 있으며, 뱅크(21)의 폭은 블랙매트릭스(510)는 폭보다 클 수 있다.
뱅크(21)의 개구부에서 발광하는 발광 소자층(220)의 빛이 최대 시야각을 확보하기 위하여 블랙매트릭스(510)의 폭은 뱅크(21)보다 작게 형성될 수 있다.
발광 소자층(220)의 빛이 시야각 60˚를 확보하기 위하여 뱅크(21)의 일측 끝단부와 블랙매트릭스(510)의 일측 끝단부의 폭 차이가 8um~8.5um가 될 수 있다.
블랙매트릭스(510)는 터치 전극(420)과 대응되는 위치에 배치될 수 있다.
터치 전극(420)의 폭은 블랙매트릭스(510)의 폭과 다를 수 있다. 터치 전극(420)이 표시 장치(10) 외부에서 보이지 않도록 터치 전극(420)의 폭은 블랙매트릭스(510)의 폭보다 작을 수 있다.
도 4a 및 도 4c는 본 명세서에 따른 블랙매트릭스(510)의 형성하는 실시예를 개략적으로 나타낸 것이다.
도 4a를 참조하면, 제1 블랙매트릭스(511)는 컬러 버퍼층(51)상에 제1 블랙매트릭스 물질을 증착 또는 도포한 후 마스크 공정을 통하여 패터닝하여 형성될 수 있다.
제1 블랙매트릭스(511)는 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black) 및 페릴렌 블랙(Phenylenes Black) 중 적어도 하나 이상을 제1 블랙매트릭스(511)의 전체 중량 중 25 ~ 40 중량% 포함할 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.
제1 블랙매트릭스(511)는 각 서브 픽셀을 정의하며 광을 차단할 수 있다.
도 4b를 참조하면, 제1 블랙매트릭스(510)의 측면에 컬러필터들(520_R, 520_G, 520_B)이 배치될 수 있다. 제1 블랙매트릭스(510)의 개구부에 컬러필터들(520_R, 520_G, 520_B)이 배치될 수 있다.
적색 컬러필터(520_R), 녹색 컬러필터(520_G)및 청색 컬러필터(520_B)는 서로 이격되어 배치될 수 있으며, 제1 블랙매트릭스(511)의 일부와 중첩할 수 있다. 적색 컬러필터(520_R), 녹색 컬러필터(520_G)및 청색 컬러필터(520_B)는 제1 블랙매트릭스(511)의 상면 일부를 덮을 수 있다.
적색 컬러필터(520_R), 녹색 컬러필터(520_G)및 청색 컬러필터(520_B)는 적색, 녹색 및 청색 발광 물질을 포함하는 유기물질을 증착 또는 도포한 후 마스크 공정을 통하여 패터닝하여 형성할 수 있다.
도 4C를 참조하면, 적색 컬러필터(520_R), 녹색 컬러필터(520_G)및 청색 컬러필터(520_B) 사이 이격된 공간의 제1 블랙매트릭스(511) 상에 제2 블랙매트릭스(512)가 배치 될 수 있다. 이에 따라, 제1 블랙매트릭스(511)의 하면의 폭(L1)은 제2 블랙매트릭스(512)의 하면의 폭(L2)보다 클 수 있다.
제2 블랙매트릭스(512)는 제2 블랙매트릭스 물질을 증착 또는 도포한 후 노광공정으로 패터닝하여 형성할 수 있다.
제2 블랙매트릭스(512)는 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black), 페릴렌 블랙(Phenylenes Black) 및 이산화 티타늄(TiO2) 중 적어도 하나 이상을 제2 블랙매트릭스(512)의 전체 중량 중 1 ~ 5 중량% 포함할 수 있다. 제2 블랙매트릭스(512)는 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black) 및 페릴렌 블랙(Phenylenes Black) 중 적어도 하나 이상과 이산화 티타늄(TiO2)을 포함할 수 있다.
제2 블랙매트릭스(512)는 블랙 물질을 비율에 따라 가시광 투과율을 조절해 저반사 기능을 가질 수 있다.
제3 블랙매트릭스(513)는 제2 블랙매트릭스(512) 상에 제3 블랙매트릭스 물질을 증착 또는 도포한 후 노광공정으로 패터닝하여 형성할 수 있다.
제3 블랙매트릭스(513)는 카본 나노 튜브 (Carbon Nano Tube), 카본 나노 로드(Carbon Nano Rod), 실리카 나노 튜브(Silica Nano Tube) 중 적어도 하나 이상을 제3 블랙매트릭스(513)의 전체 중량 중 1 ~ 5 중량% 포함할 수 있다.
제3 블랙매트릭스(513)는 나노 입자를 통해 광을 회절할 수 있어 외부의 빛의 반사를 방지하고, 내부의 빛샘을 저감할 수 있다.
도 5를 참조하면, 도 5는 제3 블랙매트릭스(513)를 확대한 사진이다. 제3 블랙매트릭스(513)에 나노 입자들이 튜브형태로 포함되어 입사되는 광을 회절 시킬 수 있다.
도 4C를 참조하면, 제2 블랙매트릭스(512) 및 제3 블랙매트릭스(513)는 컬러필터들(520_R, 520_G, 520_B) 사이에 배치되어 제2 블랙매트릭스(512) 및 제3 블랙매트릭스(513)의 측면은 컬러필터들(520_R, 520_G, 520_B)의 측면과 접할 수 있다.
제1 블랙매트릭스(511), 제2 블랙매트릭스(512) 및 제3 블랙매트릭스(513)는 순차적으로 적층될 수 있다.
컬러 버퍼층(51)의 상면을 기준으로 할 때, 블랙매트릭스(510)의 상면의 높이, 즉 제3 블랙매트릭스(513)의 상면의 높이와 컬러필터들(520_R, 520_G, 520_B)의 상면의 높이는 동일할 수 있다. 컬러 버퍼층(51) 상에서 블랙매트릭스(510)의 두께와 컬러필터들(520_R, 520_G, 520_B)의 두께가 동일할 수 있다.
컬러 버퍼층(51) 상에서 컬러필터들(520_R, 520_G, 520_B)의 상면과 블랙매트릭스(510)의 상면의 높이가 달라 단차가 있는 경우, 즉 컬러필터들(520_R, 520_G, 520_B)의 상면의 높이가 블랙매트릭스(510)의 상면의 높이보다 낮은 경우, 칼라필터들(520_R, 520_G, 520_B)의 측면부가 노출되어 컬러 평탄화층(52)과 접하게 된다.
표시 장치(10)가 접히거나 펼쳐지는 동작이 반복되는 경우 컬러필터들(520_R, 520_G, 520_B)의 측면부와 컬러 평탄화층(52)의 접한 부분에서 뜯김 불량이 생질 수 있다.
본 명세서의 실시예는 컬러필터들(520_R, 520_G, 520_B)과 블랙매트릭스(510)의 높이가 동일하여 블랙매트릭스(510)과 컬러필터들(520_R, 520_G, 520_B)가 평탄한 표면을 형성하므로 표시 장치(10)의 접힘 및 펼침의 반복 동작 시에도 컬퍼필터들(520_R, 520_G, 520_B)과 컬러 평탄화층(52) 간의 뜯김 불량을 방지할 수 있다.
다시 도 3을 참조하면, 컬러필터(520), 및 블랙매트릭스(510) 상에 컬러 평탄화층(52)이 배치될 수 있다.
컬러 평탄화층(52)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등과 같은 절연성 무기절연막으로 형성될 수 있고, 폴리아크릴레이트(Polyacrylate) 및 폴리이미드(polyimide) 등의 유기절연막으로 형성될 수 있으며, 본 명세서의 실시예들이 이에 한정되지 않는다.
컬러 평탄화층(52)은 비표시 영역(NA)에 연장되어 배치될 수 있다.
컬러 평탄화층(52)상에 커버윈도우(62)를 부착하기 위한 접착층(61)이 배치될 수 있다.
접착층(61)은 반사율을 저감하기 위하여 72%~79%의 가시광 투과도를 가지는 그레이 접착층일 수 있다.
본 명세서의 실시예에 따른 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판과 표시 영역에 배치되는 복수의 서브 픽셀 및 복수의 서 브픽셀 상에 있는 발광층, 발광층을 덮는 봉지층을 포함하며, 봉지층 상의 터치 전극 및 버퍼층과 버퍼층 상의 컬러필터 및 블랙매트릭스를 포함하고, 블랙매트릭스는 제1 층, 제2 층, 및 제3 층을 포함하며, 컬러필터는 제1 층과 일부 중첩한다.
본 명세서의 몇몇 실시예에 따르면, 버퍼층에서 블랙매트릭스의 상면 높이와 버퍼층에서 컬러필터의 상면의 높이는 동일할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 층은 카본 블랙((Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black), 및 페릴렌 블랙(Perylene Black) 중 적어도 하나 이상을 제1 층의 전체 중량 중 25 ~ 40 중량% 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 층은 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black), 페릴렌 블랙(Perylene Black), 및 이산화 티타늄(TiO2)중 적어도 하나 이상을 제2 층의 전체 중량 중 1 ~ 5 중량% 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제3 층은 카본 나노 튜브 (Carbon Nano Tube), 카본 나노 로드(Carbon Nano Rod), 및 실리카 나노 튜브(Silica Nano Tube) 중 적어도 하나 이상을 제3 층의 전체 중량 중 1 ~ 5 중량% 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 층, 제2 층, 및 제3 층은 순차적으로 적층될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 층의 하면의 폭은 제2 층의 하면의 폭보다 넓을 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 서브 픽셀의 각각은 트랜지스터를 포함하며, 트랜지스터에 연결된 애노드 전극 및 애노드 전극을 노출하는 개구부를 가지는 뱅크를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 블랙매트릭스는 뱅크와 대응되는 위치에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 비표시 영역은 구동 회로부와 댐부를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 컬러필터 및 블랙매트릭스 상에 있는 평탄화층 및 접착층과, 커버윈도우를 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 접착층은 72~79%의 가시광 투과도를 가질 수 있다.
본 명세서의 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판과 표시 영역에 배치되는 복수의 서브 픽셀 및 복수의 트랜지스터 및 복수의 트랜지스터와 전기적으로 연결되는 발광층 및 발광층을 덮는 봉지층을 포함하고 봉지층 상에 있는 컬러필터 및 블랙매트릭스를 포함하며, 블랙매트릭스는 제1 층, 제2 층, 및 제3 층을 포함하고, 컬러필터는 제1 층의 측면 및 상면의 일부와 접한다.
본 명세서의 몇몇 실시예에 따르면, 블랙매트릭스의 상면의 높이와 컬러필터의 상면의 높이는 동일할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 층은 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black) 및 페릴렌 블랙(Phenylenes Black) 중 적어도 하나 이상을 제1 층의 전체 중량 중 25 ~ 40 중량% 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 층은 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black), 페릴렌 블랙(Phenylenes Black) 및 이산화 티타늄(TiO2) 중 적어도 하나 이상을 제2 층의 전체 중량 중 1 ~ 5 중량% 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제3 층은 카본 나노 튜브 (Carbon Nano Tube), 카본 나노 로드(Carbon Nano Rod), 실리카 나노 튜브(Silica Nano Tube) 중 적어도 하나 이상을 제3 층의 전체 중량 중 1 ~ 5 중량% 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 층, 제2 층 및 제3 층은 순차적으로 적층될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 층의 하면의 폭은 제2 층의 하면의 폭보다 넓을 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 층 및 제3 층의 측면은 컬러필터의 측면과 접할 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 표시 장치
510: 블랙매트릭스
511: 제1 블랙매트릭스
512: 제2 블랙매트릭스
513: 제3 블랙매트릭스
520_R: 적색 컬러필터
520_G: 녹색 컬러필터
520_B: 청색 컬러필터
160: 댐부
4000: 터치부

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 표시 영역에 배치되는 복수의 서브 픽셀;
    상기 복수의 서브 픽셀 상에 있는 발광층;
    상기 발광층을 덮는 봉지층;
    상기 봉지층 상의 터치 전극 및 버퍼층; 및
    상기 버퍼층 상의 컬러필터 및 블랙매트릭스를 포함하며,
    상기 블랙매트릭스는 제1 층, 제2 층, 및 제3 층을 포함하며,
    상기 컬러필터는 상기 제1 층과 일부 중첩하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 버퍼층의 상면을 기준으로 할때, 상기 블랙매트릭스의 상면의 높이와 상기 컬러필터의 상면의 높이는 동일한, 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 층은 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black), 및 페릴렌 블랙(Perylene Black) 중 적어도 하나 이상을 제1 층의 전체 중량 중 25 ~ 40 중량% 포함하는, 표시 장치.
  4. 제1 항에 있어서,
    상기 제2 층은 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black), 페릴렌 블랙(Perylene Black), 및 이산화 티타늄(TiO2) 중 적어도 하나 이상을 제2 층의 전체 중량 중 1 ~ 5 중량% 포함하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 제3 층은 카본 나노 튜브 (Carbon Nano Tube), 카본 나노 로드(Carbon Nano Rod), 및 실리카 나노 튜브(Silica Nano Tube) 중 적어도 하나 이상을 제3 층의 전체 중량 중 1 ~ 5 중량% 포함하는, 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 층, 상기 제2 층, 및 상기 제3 층은 순차적으로 적층되어 있는, 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 층의 하면의 폭은 상기 제2 층의 하면의 폭보다 넓은, 표시 장치.
  8. 제1 항에 있어서,
    상기 복수의 서브 픽셀의 각각은 트랜지스터를 포함하며, 상기 트랜지스터에 연결된 애노드 전극 및 상기 애노드 전극을 노출하는 개구부를 가지는 뱅크를 포함하는, 표시 장치.
  9. 제8 항에 있어서,
    상기 블랙매트릭스는 상기 뱅크와 대응되는 위치에 배치되는, 표시 장치.
  10. 제1 항에 있어서,
    상기 비표시 영역은 구동 회로부와 댐부를 포함하는, 표시 장치.
  11. 제1 항에 있어서,
    상기 컬러필터 및 상기 블랙매트릭스 상에 있는 평탄화층, 접착층과, 커버윈도우를 더 포함하는, 표시 장치.
  12. 제11 항에 있어서,
    상기 접착층은 72~79%의 가시광 투과도를 갖는, 표시 장치.
  13. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 표시 영역에 배치되는 복수의 서브 픽셀 및 복수의 트랜지스터;
    상기 복수의 트랜지스터와 전기적으로 연결되는 발광층 및 상기 발광층을 덮는 봉지층; 및
    상기 봉지층 상에 있는 컬러필터 및 블랙매트릭스를 포함하며,
    상기 블랙매트릭스는 제1 층, 제2 층, 및 제3 층을 포함하며,
    상기 컬러필터는 상기 제1 층의 측면 및 상면의 일부와 접하는, 표시 장치.
  14. 제13 항에 있어서,
    상기 블랙매트릭스의 두께와 상기 컬러필터의 두께가 동일한, 표시 장치.
  15. 제13 항에 있어서,
    상기 제1 층은 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black), 및 페릴렌 블랙(Perylene Black) 중 적어도 하나 이상을 제1 층의 전체 중량 중 25 ~ 40 중량% 포함하는, 표시 장치.
  16. 제13 항에 있어서,
    상기 제2 층은 카본 블랙(Carbon Black), 아닐린 블랙(Aniline Black), 락탐 블랙(Lactam Black), 페릴렌 블랙(Perylene Black) 및 이산화 티타늄(TiO2) 중 적어도 하나 이상을 제2 층의 전체 중량 중 1 ~ 5 중량% 포함하는, 표시 장치.
  17. 제13 항에 있어서,
    상기 제3 층은 카본 나노 튜브 (Carbon Nano Tube), 카본 나노 로드(Carbon Nano Rod), 및 실리카 나노 튜브(Silica Nano Tube) 중 적어도 하나 이상을 제3 층의 전체 중량 중 1 ~ 5 중량% 포함하는, 표시 장치.
  18. 제13 항에 있어서,
    상기 제1 층, 상기 제2 층, 및 상기 제3 층은 순차적으로 적층되어 있는, 표시 장치.
  19. 제13 항에 있어서,
    상기 제1 층의 하면의 폭은 상기 제2 층의 하면의 폭보다 넓은, 표시 장치.
  20. 제13 항에 있어서,
    상기 제2 층 및 상기 제3 층의 측면은 상기 컬러필터의 측면과 접하는, 표시 장치.
KR1020220139511A 2022-10-26 2022-10-26 표시 장치 KR20240058605A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220139511A KR20240058605A (ko) 2022-10-26 2022-10-26 표시 장치
US18/489,286 US20240147822A1 (en) 2022-10-26 2023-10-18 Display Device
CN202311381721.7A CN117939919A (zh) 2022-10-26 2023-10-24 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220139511A KR20240058605A (ko) 2022-10-26 2022-10-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20240058605A true KR20240058605A (ko) 2024-05-07

Family

ID=90763773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220139511A KR20240058605A (ko) 2022-10-26 2022-10-26 표시 장치

Country Status (3)

Country Link
US (1) US20240147822A1 (ko)
KR (1) KR20240058605A (ko)
CN (1) CN117939919A (ko)

Also Published As

Publication number Publication date
CN117939919A (zh) 2024-04-26
US20240147822A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US11038151B2 (en) Display device
US11744126B2 (en) Display device
US11079890B2 (en) Touch sensing unit and display device including the same
KR102654664B1 (ko) 유기 발광 표시 장치
KR20210105458A (ko) 표시 장치
CN111668264A (zh) 显示单元、显示装置和制造显示单元的方法
KR20240058605A (ko) 표시 장치
KR20220082123A (ko) 표시 장치
US20240074238A1 (en) Display Device
US20240074265A1 (en) Light emitting display apparatus
US20240168581A1 (en) Display apparatus
US20240107803A1 (en) Display apparatus
US20230217801A1 (en) Display apparatus
US20240074253A1 (en) Display device
US20240147817A1 (en) Display device
US20230413658A1 (en) Display device
KR20240076157A (ko) 표시 장치
US20240074236A1 (en) Display device
US20220231090A1 (en) Display device and method of manufacturing the same
US20240121989A1 (en) Display device and method of manufacturing the same
US20230389389A1 (en) Display device
US20220238628A1 (en) Display device
KR20240076156A (ko) 표시 장치
CN115513255A (zh) 显示装置
KR20240097388A (ko) 표시장치 및 그 제조방법