KR20220081829A - 실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법 - Google Patents
실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법 Download PDFInfo
- Publication number
- KR20220081829A KR20220081829A KR1020200171746A KR20200171746A KR20220081829A KR 20220081829 A KR20220081829 A KR 20220081829A KR 1020200171746 A KR1020200171746 A KR 1020200171746A KR 20200171746 A KR20200171746 A KR 20200171746A KR 20220081829 A KR20220081829 A KR 20220081829A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- etching
- containing film
- pressure
- film
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims abstract description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 55
- 239000010703 silicon Substances 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000008569 process Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 40
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 35
- 230000008021 deposition Effects 0.000 claims description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 2
- 239000010408 film Substances 0.000 description 102
- 230000001965 increasing effect Effects 0.000 description 22
- 238000001020 plasma etching Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- -1 perfluoro compound Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000010792 warming Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- UDOZVPVDQKQJAP-UHFFFAOYSA-N trifluoroamine oxide Chemical compound [O-][N+](F)(F)F UDOZVPVDQKQJAP-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000002912 waste gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
본 발명에 따른 실리콘 함유막의 에칭 방법은, 에칭 장치의 공정 챔버내로 제1 실리콘 함유막 및 제2 실리콘 함유막을 포함하는 기판을 도입하는 단계와, 상기 공정 챔버에 F3NO를 포함하는 적어도 하나의 에칭 가스를 공급하는 단계와, 소정의 압력으로 유지되는 상기 공정 챔버에 소정의 파워를 인가하여 상기 공정 챔버내에 다이렉트 플라즈마를 생성하는 단계와, 상기 다이렉트 플라즈마에 의해 활성화된 에칭 가스의 활성종(radical)에 의해 상기 기판상의 상기 제1 실리콘 함유막을 에칭하는 단계를 포함하며, 상기 소정의 압력은, 상기 제1 실리콘 함유막의 에치 레이트의 압력에 대한 기울기가 상기 제2 실리콘 함유막의 에치 레이트의 압력에 대한 기울기와 그 부호가 다른 소정의 범위내로 설정되는 것을 특징으로 한다.
Description
본 발명은 실리콘 함유막의 에칭 방법 및 이를 포함하는 반도체 디바이스의 제조방법에 관한 것으로, 특히, F3NO를 포함하는 에칭가스를 사용하여 다이렉트 플라즈마에 의해 실리콘 함유막을 에칭하는 에칭 방법 및 그 에칭 방법을 포함한 반도체 디바이스의 제조방법에 관한 것이다.
일반적으로, 기판상에 반도체 디바이스를 제조하기 위하여, 증착, 에칭, 세정 등의 일련의 공정들이 행해진다. 이러한 공정들은 공정 챔버를 구비한 증착 장치(예컨대, CVD 장치), 에칭 장치 또는 세정 장치에서 행해진다. 이중 에칭 공정은 증착 공정 등에 의해 기판상에 성막된 박막의 일부분을 선택적으로 제거함으로써 원하는 형태의 초미세 구조물을 형성하는 공정이다.
에칭 공정, 특히, 드라이 에칭 공정에서는 기상의 에칭 가스가 에칭 대상인 박막, 예컨대, 실리콘 함유막과 반응하여 휘발성이 강한 반응분산물을 형성함으로써 박막의 일부분을 제거한다. 에칭 가스와 에칭 대상인 박막과의 반응성을 더욱 높이기 위해, 플라즈마를 활용하는 플라즈마 에칭 방법이 주로 사용되고 있다. 플라즈마는 에칭 가스를 반응성이 강한 활성종 또는 라디칼로 만들어 반응성을 증가시킨다.
플라즈마를 활용한 드라이 에칭에서는 용량성 결합 플라즈마(Capacitive Coupled Plasma, CCP)나 유도성 결합 플라즈마(Inductive Coupled Plasma, ICP)와 같은 다이렉트 플라즈마(Direct plasma) 기술이 채용되고 있다. 여기서, 다이렉트 플라즈마 기술 또는 다이렉트 플라즈마는 기판 처리 공간인 공정 챔버 내에서 플라즈마를 직접 생성하는 기술 또는 그 생성된 플라즈마를 의미한다. 또한 CCP는 크게 플라즈마 에칭(Plasma Etching, PE) 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법과 반응성 이온 에칭(Reactive Ion Etching, RIE) 또는 반응성 이온 증착(Recative Ion Chemical Vapor Deposion)으로 구분되고, ICP는 원격 플라즈마(Remote Plasma, RP)와 다이렉트 ICP(Helical, TCP, ECR, Helicone Plasma Source등이 이에 속함)로 구분되어 다이렉트 플라즈마에 모두 포함된다.
에칭 공정에서는, 에칭하고자 하는 막질은 높은 에치 레이트 (Etch Rate)을 가져야 하는 반면, 에칭을 원하지 않는 막질은 낮은 에치 레이트를 가져야 하는데, 종래, 다이렉트 플라즈마를 이용한 에칭의 경우, 에칭 선택비의 개선에 한계가 있었다.
또한, 에칭 공정에서 사용되는 에칭 가스는 에칭 공정후 유해한 가스를 배출하지 않고 지구환경에의 영향이 가능한 적을 것이 요구된다.
종래 에칭가스로서 CF4, C2F6, SF6, NF3 등 퍼플루오로 화합물 가스가 대량으로 사용되어 왔다. 그러나, 종래의 퍼플루오로 화합물 에칭 가스는 에칭 공정후 배출되는 폐가스의 처리가 힘들며, 이에 따라 대기중에 배출하기 전에 이를 허용 레벨까지 낮추는데 큰 처리비용이 든다. 또한, 종래의 퍼플루오로 화합물 에칭 가스는 대기중에서 수명이 긴 안정한 화합물이어서, 지구온난화지수가 매우 높기 때문에, 지구온난화의 주요한 요인으로 지적되고 있다.
이에 따라, 지구온난화지수가 낮으면서도 실리콘 함유막에 대한 에칭 성능이 우수한 대체 에칭 가스가 요구되고 있으며, 그 중의 하나로서, 특허문헌 1에 기재된 F3NO 가 알려져 있다.
본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서, 지구 온난화 지수가 상대적으로 낮은 친환경의 F3NO를 포함하는 에칭 가스를 다이렉트 플라즈마에 의해 활성화하여 실리콘 함유막을 높은 선택비로 에칭할 수 있는 방법 및 이를 포함하는 반도체 디바이스 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 태양에 따른 실리콘 함유막의 에칭 방법은, 에칭 장치의 공정 챔버내로 제1 실리콘 함유막 및 제2 실리콘 함유막을 포함하는 기판을 도입하는 단계와, 상기 공정 챔버에 F3NO를 포함하는 적어도 하나의 에칭 가스를 공급하는 단계와, 소정의 압력으로 유지되는 상기 공정 챔버에 소정의 파워를 인가하여 상기 공정 챔버내에 다이렉트 플라즈마를 생성하는 단계와, 상기 다이렉트 플라즈마에 의해 활성화된 에칭 가스의 활성종(radical)에 의해 상기 기판상의 상기 제1 실리콘 함유막을 에칭하는 단계를 포함하며, 상기 소정의 압력은, 상기 제1 실리콘 함유막의 에치 레이트의 압력에 대한 기울기가 상기 제2 실리콘 함유막의 에치 레이트의 압력에 대한 기울기와 그 부호가 다른 소정의 범위내로 설정되는 것을 특징으로 한다.
본 발명의 바람직한 실시형태에 따르면, 상기 제1 실리콘 함유막은 실리콘 질화막이고, 상기 제2 실리콘 함유막은 실리콘 산화막인 것을 특징으로 한다.
본 발명의 다른 바람직한 실시형태에 따르면, 상기 소정의 압력은, 실리콘 질화막의 에치 레이트의 압력에 대한 기울기가 플러스이고 실리콘 산화막의 에치 레이트의 압력에 대한 기울기가 마이너스인 범위내에서 그 중간값보다 큰 값으로 설정되는 것을 특징으로 한다.
본 발명의 또 다른 바람직한 실시형태에 따르면, 상기 소정의 압력은 1mTorr ~ 10 Torr의 범위내인 것을 특징으로 하며, 보다 바람직하게는 200mTorr ~ 270mTorr인 것을 특징으로 한다.
본 발명의 또 다른 바람직한 실시형태에 따르면, 상기 소정의 파워는 10W 이상 50,000W 이하의 범위내인 것을 특징으로 하며, 보다 바람직하게는 240W 이상 320W이하인 것을 특징으로 한다.
본 발명의 다른 태양에 따른 반도체 디바이스 제조방법은, 기판상에 제1 실리콘 함유막 및 제2 실리콘 함유막을 포함하는 실리콘 함유막을 형성하는 증착 단계와, 본 발명의 일 태양에 따른 에칭 방법을 사용하여 실리콘 함유막을 에칭하는 에칭 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 친환경인 F3NO를 포함하는 에칭 가스를 사용하면서도 다이렉트 플라즈마 생성시의 압력 및 인가 파워를 조절함으로써, 실리콘 질화막 등과 같은 실리콘 함유막을 높은 선택비로 에칭할 수 있다.
도 1a 및 1b는 본 발명의 일 실시예에 따른 에칭 방법을 수행하기 위한 에칭 장치의 모식도이다.
도 2는 본 발명의 일 실시예에 따른 에칭 방법의 흐름도이다.
도 3은 실리콘 산화막의 압력 및 인가파워에 따른 에치 레이트를 나타내는 그래프이다.
도 4는 실리콘 질화막의 압력 및 인가파워에 따른 에치 레이트를 나타내는 그래프이다.
도 5는 압력 및 인가파워에 따른 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 나타내는 그래프이다.
도 2는 본 발명의 일 실시예에 따른 에칭 방법의 흐름도이다.
도 3은 실리콘 산화막의 압력 및 인가파워에 따른 에치 레이트를 나타내는 그래프이다.
도 4는 실리콘 질화막의 압력 및 인가파워에 따른 에치 레이트를 나타내는 그래프이다.
도 5는 압력 및 인가파워에 따른 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 나타내는 그래프이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1a 및 1b는 본 발명의 일 실시예에 따른 에칭 방법을 실시하기 위한 에칭 장치(1)를 도시한다.
에칭 장치(1)는, 다이렉트 플라즈마를 생성할 수 있는 용량 결합형 플라즈마(Capacitively Coupled Plasma) 장치로서, 플라즈마 방전을 통해 플라즈마(P)가 에칭 장치(1)의 공정 챔버(10) 내에 직접 생성된다.
이를 위해, 에칭 장치(1)는 전극의 역할을 겸하는 샤워 헤드(20) 및 샤워 헤드(20)에 연결된 RF 전원을 포함하며, RF 전원은 RF 생성기(30) 및 임피던스 매칭 네트워크(40, Impedance Matching Network: I.M.N.)를 포함한다.
에칭 장치(1)의 샤워 헤드(20)는 공정 챔버(10) 내부의 상부에 배치되며, 에칭 가스나 제어 가스를 공정 챔버(10) 내로 공급하는데 사용된다.
RF 생성기(30)는 RF 전원을 생성하고, 임피던스 매칭 네트워크(40)는 임피던스를 조절하여 플라즈마를 안정화한다.
도 1a 및 도 1b에 도시된 바와 같이, 에칭 장치(1)는 처리 대상물인 기판(S)을 보유지지하는 스테이지(50)를 공정 챔버(10)내의 하부에 포함한다. 에칭 장치(1)의 스테이지(50)는 접지되어, 접지 전극으로서 기능한다. 스테이지(410) 내부에는 열선(510) 또는 히터 전극 등이 배치되어, 기판(S)의 온도를 조절할 수 있다. 또한, 도 1a 및 1b에 도시하지 않았으나, 스테이지(50)는 에칭 공정 동안 기판(S)을 고정할 수 있는 고정 수단(예컨대, 정전척 등)을 포함할 수 있다.
스테이지(50)가 접지된 상태에서, 샤워 헤드(20)에 소정의 파워의 RF 전원을 인가하면, 샤워헤드(20)와 스테이지(50) 사이에 강한 교번 전기장이 생성되어 플라즈마(P)가 생성된다. 다이렉트 CCP 형태의 에칭 장치의 경우, RF 전원의 파워를 높이면 활성종의 농도가 높아져서, 에치 레이트가 커진다.
플라즈마(P)를 발생시키면, 에칭 가스로부터 라디칼(R) 이온, 전자, 자외선 등의 성분들도 생성될 수 있다. 이러한 라디칼(R)과 이온, 전자, 자외선 등의 성분들 중 적어도 하나가 식각 이용될 수 있다. 기본적으로 라디칼(R)은 전기적으로 중성이고 이온은 전기적으로 극성을 갖는다. 그에 따라, 플라즈마(P)가 식각 공정에 이용되는 경우, 라디칼(R)은 에칭 대상을 등방성으로 에칭할 때 이용하고, 이온은 에칭 대상을 이방성으로 에칭할 때 이용한다.
도 1a의 에칭 장치(1)는 샤워 헤드(20)에 RF 전원을 연결하는 구조를 가지나, 에칭 장치(1)는 이에 한정되지 않으며, 라디칼에 의한 화학적 에칭뿐만 아니라 플라즈마내의 이온의 물리적인 충돌에 의한 에칭을 함께 행하기 위해, 도 1b에 도시한 바와 같이, 스테이지(50)에도 RF 전원이 추가적으로 연결될 수도 있다.
또한, 본 실시예의 에칭 장치(1)는 ICP 장치가 복합된 형태를 가질 수도 있다. 이 경우, 에칭 장치(1)에는 코일 안테나가 배치될 수 있고, 그러한 코일 안테나에 RF 전원이 연결될 수 있다. 또한, 본 실시예의 에칭 장치(1)는 리모트 플라즈마 장치가 결합한 형태를 가질 수도 있다.
도 2는 본 실시예에 따른 다이렉트 플라즈마를 이용한 에칭 방법의 흐름도이다.
도 2를 참조하면, 본 실시예에 따른 다이렉트 플라즈마를 이용한 에칭 방법은, 먼저, 에칭 장치(1)의 공정 챔버(10)내로 도시하지 않은 게이트 밸브를 통해 실리콘 함유막이 형성된 기판(S)을 반입하여, 에칭 장치(1)내의 스테이지(50)상에 기판(S)을 재치한다(S01). 여기서, 기판(S)에 형성된 실리콘 함유막은 적어도 실리콘 질화막(SiNx, 제1 실리콘 함유막) 및 실리콘 산화막(SiO2, 제2 실리콘 함유막)을 포함한다. 다만, 본 발명의 에칭 방법은 이에 한정되지 않으며, 다른 실리콘 함유막(예컨대, 폴리 실리콘, 실리사이드막 등)을 포함할 수 있다.
이어서, 공정 챔버(10)내로 F3NO를 포함한 에칭 가스를 샤워 헤드(20)를 통해 공급한다(S02). 이때, F3NO 이외에 제어 가스(예컨대, H2O, H2, HBr 등)를 추가로 공급하여도 된다. 수소원자를 포함하는 제어 가스를 혼합하면, F3NO의 다이렉트 플라즈마내에 생성되는 활성종의 농도를 조절할 수 있으며, 이에 의해 에칭 대상인 실리콘 함유막의 에칭 선택비를 조절할 수 있다. 또한, 물리적 충돌에 의한 에칭을 함께 행하는 경우(예컨대, 반응성 이온 에칭)에는, Ar과 같은 비활성 가스를 추가로 공급하여도 된다. Ar을 혼합하면 이온 충돌이 증가하여 물리적 에칭에 의한 에칭 속도 및 이방성이 향상되며, Ar+ 이온빔이 실리콘 함유막의 실리콘 원자들 사이의 결합을 파괴하여 에칭 가스의 활성종과의 반응의 활성화 에너지(activation energy)를 낮추므로, 활성종에 의한 화학적 에칭 속도도 향상시킬 수 있다. CF4나 NF3와 같은 종래의 퍼플루오로 에칭 가스의 경우 F 활성종의 농도를 높여 에칭 속도를 높이기 위해 O2를 함께 혼합하는 경우가 있으나, 본 발명의 에칭 방법에 있어서는 F3NO를 메인 에칭 가스로 사용하므로, O2를 별도로 혼합하지 않아도 충분히 에칭속도를 증가시킬 수 있다.
이어서, 적정 압력 및 온도 조건하에서 에칭 장치(1)에 RF 생성기(30)를 통해 적정 파워를 인가함으로써, 공정 챔버(10)내에 다이렉트 플라즈마를 생성한다(S03). 도 3 내지 도 5를 참조하여 후술하는 바와 같이, 본 발명의 일 실시예에 따른 에칭 방법에 있어서는, F3NO를 포함하는 에칭 가스의 다이렉트 플라즈마 생성시에 압력 및 인가파워를 조절함으로써, 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 극대화할 수 있다. 본 발명의 실시예에 있어서는 에칭 가스로서 F3NO가 사용되므로, 공정 챔버(10)내에 생성된 다이렉트 플라즈마내에는 F, F2, FNO, NO 등의 활성종이 생성된다.
공정 챔버(10)내에 생성된 다이렉트 플라즈마내의 활성종은 스테이지(50)에 재치된 기판(S)상의 실리콘 함유막과 반응하여 에칭 대상인 실리콘 함유막을 선택적으로 에칭한다(S04). 본 발명의 실시예의 에칭방법에 의하면, 실리콘 질화막을 실리콘 산화막에 대해 높은 선택비로 에칭할 수 있다.
에칭 공정이 완료된 기판(S)은 공정 챔버(10)로부터 반출되어 다음 공정으로 반송된다.
이하, 도 3 내지 도 5를 참조하여, F3NO를 포함하는 에칭가스의 다이렉트 플라즈마 생성시의 압력 및 인가파워에 따른, 실리콘 함유막의 에치 레이트 및 에칭 선택비에 대하여 설명한다.
도 3은, 다이렉트 플라즈마 생성 단계(S03)에서, 에칭 장치(1)내로 99.99%의 순도를 가지는 F3NO를 120sccm의 유량으로 흘리면서 다이렉트 플라즈마를 생성하였을 경우의 압력과 인가파워에 따른 실리콘 산화막(SiO2)의 에치 레이트를 나타내는 그래프이며, 도 4는, 플라즈마 생성 단계(S03)에서 도 3의 경우와 동일한 조건하에서 다이렉트 플라즈마를 생성하였을 경우의 압력 및 인가 파워에 대한 실리콘 질화막(SiNx)의 산화막의 에치 레이트를 나타내는 그래프이다.
도 5는, 플라즈마 생성 단계(S03)에서의 압력 및 인가 파워에 따른 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 나타낸다.
도 3에 도시한 바와 같이, F3NO를 포함하는 에칭 가스의 다이렉트 플라즈마에 의한 실리콘 산화막의 에칭에 있어서, 에치 레이트는 공정 챔버(10)내의 압력에 반비례하여 작아진다. 즉, 도 3에 있어서 압력에 대한 에치 레이트 그래프의 기울기(접선 기울기)는 마이너스이다. 따라서, 압력이 높아질수록 F3NO를 포함하는 에칭 가스의 다이렉트 플라즈마에 의한 실리콘 산화막의 에칭 레이트는 낮아진다.
예컨대, 다이렉트 플라즈마 생성시의 인가 파워가 240W인 경우, 다이렉트 플라즈마 생성시의 압력이 200mTorr 이하로 높아지면 압력조건이 130mTorr인 경우에 비해, 실리콘 산화막의 에치 레이트는 약 18% 정도 감소한다. 다이렉트 플라즈마 생성시의 압력을 270mTorr로 더욱 높이면, 실리콘 산화막의 에치 레이트는 낮아지기는 하나 그 기울기의 절대값은 작아진다.
F3NO를 포함하는 에칭 가스의 다이렉트 플라즈마 생성시의 인가 파워를 320W로 올리면, 전반적으로 활성종의 농도가 높아지기 때문에, 파워가 240W인 경우에 비해 전반적으로 에치 레이트가 증가하지만, 다이렉트 플라즈마 생성시의 압력이 증가할수록 실리콘 산화막의 에치 레이트는 감소하며, 따라서, 압력에 대한 에치 레이트의 그래프의 기울기는 240W의 경우와 마찬가지로 마이너스이다.
한편, 도 4에 도시한 바와 같이, F3NO를 포함하는 에칭 가스의 다이렉트 플라즈마에 의한 실리콘 질화막의 에칭에 있어서, 실리콘 질화막의 에치 레이트는, 실리콘 산화막의 에치 레이트와는 달리, 다이렉트 플라즈마 생성시의 압력에 비례하여 전반적으로 커진다. 즉, 도 4에 있어서 압력에 대한 에치 레이트 그래프의 기울기(접선 기울기)는, 도 3의 그래프와는 달리, 플러스이다. 따라서, 다이렉트 플라즈마 생성시의 압력이 높아질수록 F3NO를 포함하는 에칭 가스의 다이렉트 플라즈마에 의한 실리콘 질화막의 에치 레이트는 높아진다.
예컨대, 다이렉트 플라즈마 생성시의 인가 파워가 240W인 경우, 다이렉트 플라즈마 생성시의 압력이 200mTorr 이하로 높아지면 압력조건이 130mTorr인 경우에 비해, 실리콘 질화막의 에치 레이트는 약 14% 정도 증가한다. 압력조건을 270mTorr까지 더욱 높이면, 실리콘 질화막의 에치 레이트는 200mTorr인 경우에 비해, 약 15% 정도 추가로 증가한다.
다이렉트 플라즈마 생성시의 인가 파워를 320W로 올리면, 실리콘 산화막의 에치 레이트의 거동과는 달리, 실리콘 질화막의 에치 레이트 자체는 인가 파워가 240W인 경우에 비해 에치 레이트가 크게 변하지 않는다. 다만, 인가 파워가 240W인 경우와 마찬가지로 다이렉트 플라즈마 생성시의 압력이 증가함에 따라 전반적으로 실리콘 질화막의 에치 레이트는 증가하며, 따라서, 압력에 대한 에치 레이트의 그래프의 기울기는 전반적으로 플러스이다. 다만, 압력이 130mTorr에서 200mTorr로 증가하는 동안에는, 실리콘 질화막의 에치 레이트는 거의 변화하지 않으며, 압력이 270mTorr로 더욱 증가하면, 에치 레이트가 30% 가까이 급격히 증가한다.
NAND나 DRAM과 같은 반도체 디바이스의 제조에 있어서는, 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 가능한 크게 하여야 하는 경우가 있다. 이를 위해서는, 동일한 조건에서 실리콘 산화막의 에치 레이트를 가능한 낮게 하고, 실리콘 질화막의 에치 레이트를 가능한 높게 하여야 한다.
도 3 및 도 4에 도시한 바와 같이, F3NO를 포함하는 에칭가스의 다이렉트 플라즈마에 의한 실리콘 산화막 및 실리콘 질화막의 에칭에 있어서, 실리콘 산화막 및 실리콘 질화막의 압력/인가 파워에 대한 에치 레이트 거동은 서로 다르다. 따라서, 이를 이용하여, F3NO를 포함하는 에칭 가스의 다이렉트 플라즈마 생성시의 압력 및 인가 파워를 조절함으로써 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 크게 향상시킬 수 있다.
즉, 도 5에 도시한 바와 같이, 동일한 인가 파워의 경우, F3NO를 포함하는 에칭 가스의 다이렉트 플라즈마 생성시의 압력을 높게 할수록 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 크게 할 수 있다. 이는 전술한 바와 같이, 130mTorr ~ 270mTorr의 압력 범위내에서 실리콘 산화막의 압력에 대한 에치 레이트의 그래프의 기울기가 마이너스인데 비해, 실리콘 질화막의 압력에 대한 에치 레이트의 그래프의 기울기가 플러스이기 때문이다. 즉, 실리콘 질화막의 에치 레이트의 압력에 대한 기울기가 플러스이고 실리콘 산화막의 에치 레이트의 압력에 대한 기울기가 마이너스인 조건을 만족하는 압력 범위내에서 해당 압력 범위의 중간값(도 3 및 도 5에서는, 200mTorr)보다 큰 값으로 압력조건을 설정함으로써, 가능한 에칭 선택비를 증가시킬 수 있다.
다만, 본 발명은 이에 한정되지 않으며, 압력에 대한 에치 레이트의 그래프의 기울기의 부호가 동일하다고 하더라도 실리콘 질화막 및 실리콘 질화막의 압력에 따른 에치 레이트의 기울기의 절대값이 서로 다르다면, 압력조건을 조절함으로써, 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 크게 할 수 있다. 예컨대, 압력이 증가함에 따라 실리콘 산화막의 에치 레이트가 증가하는 압력 범위라도, 해당 압력 범위에서 압력이 증가함에 따라 실리콘 질화막의 에치 레이트가 더 가파르게 증가한다면 해당 압력범위에서 압력을 가능한 크게 하여 에칭 선택비를 크게 할 수 있다. 또한, 압력이 증가함에 따라 실리콘 산화막의 에치 레이트가 실질적으로 변하지 않고 해당 압력범위에서 압력이 증가함에 따라 실리콘 질화막의 에치 레이트가 증가한다면, 이러한 압력범위에서도 압력을 적절히 조절함으로써, 마찬가지로 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비를 증가시킬 수 있다.
즉, 소정의 압력범위에서 압력이 증가함에 따라 실리콘 질화막 및 산화막의 에치 레이트의 변화율이 다른 압력 범위를 찾아내어, 에칭 선택비가 극대화되도록 압력조건을 선택할 수 있다.
도 3 내지 도 5에서는 압력범위를 130mTorr 내지 270mTorr로 예시하여, 압력에 따른 실리콘 질화막 및 실리콘 산화막의 에치 레이트의 기울기를 고려하여, 에칭 선택비를 극대화하고 있으나, 본 발명은 이러한 압력범위(및 인가파워 범위)에 한정되지 않으며, 압력에 따른 에치레이트의 기울기의 차가 큰 다른 압력 범위에서도 마찬가지로 적용될 수 있다. 예컨대, 압력범위는 1 mTorr ~ 10 Torr 범위내에서 에칭 선택비를 증가시킬 수 있는 임의의 범위이면 된다.
한편, 동일한 압력조건하에서 다이렉트 플라즈마 생성을 위한 인가 파워를 증가시킬수록, 실리콘 산화막은 에치 레이트가 크게 증가하는데 비해, 실리콘 산화막은 상대적인 증가율이 작다. 따라서, 도 5로부터 알 수 있는 바와 같이, 동일한 압력조건하에서는 다이렉트 플라즈마 생성을 위한 인가 파워가 낮을수록 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비가 증가한다. 다만, 인가 파워를 낮춤에 따라 실리콘 질화막의 에치 레이트가 감소하게 되므로, 인가 파워를 조절하여 에칭 선택비를 증가시키는 경우에는, 에치 레이트가 지나치게 감소하지 않도록 인가 파워를 결정하는 것이 바람직하다. 도 3 내지 도 5에서는 인가파워를 240W 이상 320W 이하의 범위로 예시하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 인가 파워의 범위는, 10 W 이상 50,000W 이하의 범위내에서 에칭 선택비를 증가시킬 수 있는 임의의 범위이면 된다.
본 발명의 일 실시예에 따르면, 상술한 본 발명의 에칭 방법을 사용하여, 기판상에 반도체 디바이스를 제조할 수 있다. 예컨대, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조방법은, 기판상에 실리콘 질화막(제1 실리콘 함유막) 및 실리콘 산화막(제2 실리콘 함유막)을 포함하는 실리콘 함유막을 증착하는 증착단계와, 상술한 본 발명에 따른 에칭 방법을 사용하여, 실리콘 질화막을 실리콘 산화막에 대해 높은 선택비로 에칭하는 단계를 포함한다.
10
공정 챔버
20 샤워 헤드
30 RF 생성기
40 임피던스 매칭 네트워크
50 스테이지
20 샤워 헤드
30 RF 생성기
40 임피던스 매칭 네트워크
50 스테이지
Claims (10)
- 실리콘 함유막의 에칭 방법으로서,
에칭 장치의 공정 챔버내로 제1 실리콘 함유막 및 제2 실리콘 함유막을 포함하는 기판을 도입하는 단계와,
상기 공정 챔버에 F3NO를 포함하는 적어도 하나의 에칭 가스를 공급하는 단계와,
소정의 압력으로 유지되는 상기 공정 챔버에 소정의 파워를 인가하여 상기 공정 챔버내에 다이렉트 플라즈마를 생성하는 단계와,
상기 다이렉트 플라즈마에 의해 활성화된 에칭 가스의 활성종(radical)에 의해 상기 기판상의 상기 제1 실리콘 함유막을 에칭하는 단계를 포함하며,
상기 소정의 압력은, 상기 제1 실리콘 함유막의 에치 레이트의 압력에 대한 기울기가 상기 제2 실리콘 함유막의 에치 레이트의 압력에 대한 기울기와 그 부호가 다른 소정의 범위내로 설정되는 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 제1항에 있어서,
상기 제1 실리콘 함유막은 실리콘 질화막이고, 상기 제2 실리콘 함유막은 실리콘 산화막인 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 제2항에 있어서,
상기 소정의 압력은, 실리콘 질화막의 에치 레이트의 압력에 대한 기울기가 플러스이고 실리콘 산화막의 에치 레이트의 압력에 대한 기울기가 마이너스인 범위내에서 그 중간값보다 큰 값으로 설정되는 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 제3항에 있어서,
상기 소정의 압력은 1 mTorr ~ 10 Torr의 범위내인 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 제4항에 있어서
상기 소정의 압력은 200mTorr 이상 270mTorr 이하인 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 제3항에 있어서,
상기 소정의 파워는 10 W 이상 50,000W 이하의 범위내인 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 제5항에 있어서,
상기 소정의 파워는 240W 이상 320W이하인 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 제1항에 있어서,
상기 에칭 장치는 다이렉트 CCP 장치인 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 제1항에 있어서,
상기 에칭 가스는 수소원자를 포함하는 제어가스를 더 포함하는 것을 특징으로 하는 실리콘 함유막의 에칭 방법. - 기판상에 제1 실리콘 함유막 및 제2 실리콘 함유막을 포함하는 실리콘 함유막을 형성하는 증착 단계와,
제1항 내지 제9항 중 어느 한 항의 에칭 방법을 사용하여 실리콘 함유막을 에칭하는 에칭 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200171746A KR102594634B1 (ko) | 2020-12-09 | 2020-12-09 | 실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법 |
| PCT/KR2021/016462 WO2022124604A1 (ko) | 2020-12-09 | 2021-11-11 | 실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법 |
| JP2023535290A JP2024501447A (ja) | 2020-12-09 | 2021-11-11 | シリコン含有膜のエッチング方法及びこれを含む半導体デバイスの製造方法 |
| CN202180079586.3A CN116569306A (zh) | 2020-12-09 | 2021-11-11 | 含硅膜的蚀刻方法和包括其的半导体装置的制造方法 |
| US18/039,155 US20230420261A1 (en) | 2020-12-09 | 2021-11-11 | Method for etching silicon-containing film and semiconductor device manufacturing method comprising same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200171746A KR102594634B1 (ko) | 2020-12-09 | 2020-12-09 | 실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220081829A true KR20220081829A (ko) | 2022-06-16 |
| KR102594634B1 KR102594634B1 (ko) | 2023-10-25 |
Family
ID=81974665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200171746A KR102594634B1 (ko) | 2020-12-09 | 2020-12-09 | 실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230420261A1 (ko) |
| JP (1) | JP2024501447A (ko) |
| KR (1) | KR102594634B1 (ko) |
| CN (1) | CN116569306A (ko) |
| WO (1) | WO2022124604A1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980071698A (ko) * | 1997-02-25 | 1998-10-26 | 세끼자와 다다시 | 질화 실리콘층의 에칭 방법 및 반도체 장치의 제조 방법 |
| KR102010466B1 (ko) | 2018-11-23 | 2019-08-13 | 한국화학연구원 | 산화 삼불화아민 효과적 제조방법 및 장치 |
| KR20200090244A (ko) * | 2017-12-29 | 2020-07-28 | 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 | 3D NAND 소자 분야를 위한 비-플라즈마 건식 프로세스를 이용한 SIO2에 대한 SiN의 선택적 에칭 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002025713A1 (en) * | 2000-09-25 | 2002-03-28 | Research Institute Of Innovative Technology For The Earth | Gas compositions for cleaning the interiors of reactors as well as for etching films of silicon-containing compounds |
| KR101731792B1 (ko) * | 2015-10-08 | 2017-05-02 | 주식회사 테스 | 실리콘나이트라이드막의 건식식각방법 |
| JP2018046185A (ja) * | 2016-09-15 | 2018-03-22 | 東京エレクトロン株式会社 | 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法 |
| JP6836953B2 (ja) * | 2016-12-13 | 2021-03-03 | 東京エレクトロン株式会社 | 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法 |
-
2020
- 2020-12-09 KR KR1020200171746A patent/KR102594634B1/ko active IP Right Grant
-
2021
- 2021-11-11 WO PCT/KR2021/016462 patent/WO2022124604A1/ko active Application Filing
- 2021-11-11 US US18/039,155 patent/US20230420261A1/en active Pending
- 2021-11-11 CN CN202180079586.3A patent/CN116569306A/zh active Pending
- 2021-11-11 JP JP2023535290A patent/JP2024501447A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980071698A (ko) * | 1997-02-25 | 1998-10-26 | 세끼자와 다다시 | 질화 실리콘층의 에칭 방법 및 반도체 장치의 제조 방법 |
| KR20200090244A (ko) * | 2017-12-29 | 2020-07-28 | 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 | 3D NAND 소자 분야를 위한 비-플라즈마 건식 프로세스를 이용한 SIO2에 대한 SiN의 선택적 에칭 |
| KR102010466B1 (ko) | 2018-11-23 | 2019-08-13 | 한국화학연구원 | 산화 삼불화아민 효과적 제조방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102594634B1 (ko) | 2023-10-25 |
| US20230420261A1 (en) | 2023-12-28 |
| JP2024501447A (ja) | 2024-01-12 |
| CN116569306A (zh) | 2023-08-08 |
| WO2022124604A1 (ko) | 2022-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11410860B2 (en) | Process chamber for etching low k and other dielectric films | |
| CN108140573B (zh) | 用于原子层次分辨率与等离子体处理控制的方法 | |
| US6069092A (en) | Dry etching method and semiconductor device fabrication method | |
| US7056830B2 (en) | Method for plasma etching a dielectric layer | |
| JP7498823B2 (ja) | 薄型膜処理プロセス | |
| TWI825284B (zh) | 鎢或其他金屬層的原子層蝕刻(ale) | |
| US7642193B2 (en) | Method of treating a mask layer prior to performing an etching process | |
| KR102594634B1 (ko) | 실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법 | |
| US11482425B2 (en) | Etching method and etching apparatus | |
| KR20220122260A (ko) | 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법 | |
| WO2024085970A1 (en) | Method to selectively etch silicon nitride to silicon oxide using water crystallization | |
| TW202433596A (zh) | 利用水結晶作用相對矽氧化物選擇性蝕刻矽氮化物的方法 | |
| TW202316520A (zh) | 蝕刻方法及蝕刻裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |