KR20220080655A - Circuit board with embedded copper block structure - Google Patents
Circuit board with embedded copper block structure Download PDFInfo
- Publication number
- KR20220080655A KR20220080655A KR1020200188310A KR20200188310A KR20220080655A KR 20220080655 A KR20220080655 A KR 20220080655A KR 1020200188310 A KR1020200188310 A KR 1020200188310A KR 20200188310 A KR20200188310 A KR 20200188310A KR 20220080655 A KR20220080655 A KR 20220080655A
- Authority
- KR
- South Korea
- Prior art keywords
- copper block
- circuit board
- groove
- receiving structure
- layer
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 108
- 239000010949 copper Substances 0.000 title claims abstract description 108
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 108
- 229920005989 resin Polymers 0.000 claims abstract description 49
- 239000011347 resin Substances 0.000 claims abstract description 49
- 230000017525 heat dissipation Effects 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 20
- 238000003825 pressing Methods 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 238000005498 polishing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910001369 Brass Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0508—Flood exposure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 내층 회로 기판, 방열 구리 블록 및 잉크 수지를 포함하는, 매입식 구리 블록 구조를 가지는 회로 기판을 공개한다. 내층 회로 기판에는 수용 구조가 형성된다. 방열 구리 블록은 수용 구조 내에 설치된다. 방열 구리 블록과 수용 구조 사이에는 충진 갭이 형성된다. 잉크 수지는 충전 갭 내에 충진되고, 잉크 수지는 경화되어 매입식 구리 블록 구조를 형성한다.The present invention discloses a circuit board having an embedded copper block structure, comprising an inner-layer circuit board, a heat-dissipating copper block, and an ink resin. A receiving structure is formed on the inner layer circuit board. A heat dissipating copper block is installed within the receiving structure. A filling gap is formed between the heat dissipating copper block and the receiving structure. An ink resin is filled in the filling gap, and the ink resin is cured to form a buried copper block structure.
Description
본 발명은 회로 기판에 관한 것으로서, 특히 매입식 구리 블록 구조를 가지는 회로 기판에 관한 것이다.The present invention relates to a circuit board, and more particularly to a circuit board having a buried copper block structure.
인쇄회로 기판의 기술 분야에서, 회로 기판의 방열((放熱), 또는 산열(散熱)) 효과를 높이기 위하여 회로 기판에 방열 구리 블록을 삽입할 수 있다. 기존의 구리 블록 삽입 공정은 대부분 압합(壓合) 공법으로 구리 블록을 삽입하는 것으로서, 순서대로 내층, L00 층 사전 결합, 구리 블록 라우팅 및 그루브 생성, Core/PP/PI/PFG 재조합, PinLam (구리 블록 삽입), 후속 드릴링, 전기 도금, 외부 레이어, S/M(솔더 마스크), 몰딩 등의 단계를 통하여 회로 기판의 제작을 완료한다. 그러나 이 공정은 복잡하고, 구리 블록의 크기와 기판의 그루브 위치의 정확도, 기판 두께의 균일성의 매치 등에 의해 구리 블록 정렬의 영향 및 신뢰성 등에 있어 문제가 발생할 수 있다.In the technical field of printed circuit boards, a heat dissipation copper block may be inserted into the circuit board in order to increase the heat dissipation (or dissipation) effect of the circuit board. Most of the existing copper block insertion process is to insert copper block by pressing method. In order, inner layer, L00 layer pre-bonding, copper block routing and groove creation, Core/PP/PI/PFG recombination, PinLam (copper block insertion), subsequent drilling, electroplating, outer layer, S/M (solder mask), molding, etc. to complete the fabrication of the circuit board. However, this process is complicated, and there may be problems in the influence and reliability of copper block alignment due to the size of the copper block, the accuracy of the groove position of the substrate, and the uniformity of the substrate thickness.
따라서, 매입식 구리 블록 구조를 가지는 회로 기판을 제공하여 전술한 문제를 극복하는 것은 본 사업에서 해결하고자 하는 중요한 과제 중 하나이다.Therefore, overcoming the above-mentioned problem by providing a circuit board having a buried copper block structure is one of the important tasks to be solved in the present project.
본 발명이 해결하고자 하는 기술적 과제는, 선행 기술의 단점을 해결하기 위하여 매입식 구리 블록 구조를 가진 회로 기판을 제공하는 것이다.The technical problem to be solved by the present invention is to provide a circuit board having a buried copper block structure in order to solve the disadvantages of the prior art.
전술한 기술적 과제를 해결하기 위하여, 본 발명에서 사용하는 기술적 해결 수단 중 하나는 내층 회로 기판, 방열 구리 블록, 및 잉크 수지를 포함하는, 매입식 구리 블록 구조를 가지는 회로 기판을 제공하는 것이다. 내층 기판에는 수용 구조가 형성된다. 방열 구리 블록은 수용 구조 내에 설치된다. 방열 구리 블록과 수용 구조 사이에는 충진 갭이 형성된다. 잉크 수지는 충전 갭 내에 충진되고, 잉크 수지가 경화되어 매입식 구리 블록 구조를 형성한다.In order to solve the above technical problem, one of the technical solutions used in the present invention is to provide a circuit board having an embedded copper block structure, including an inner layer circuit board, a heat dissipating copper block, and an ink resin. A receiving structure is formed on the inner layer substrate. A heat dissipating copper block is installed within the receiving structure. A filling gap is formed between the heat dissipating copper block and the receiving structure. An ink resin is filled in the filling gap, and the ink resin is cured to form a buried copper block structure.
본 발명의 유익한 효과는, 본 발명이 제공하는 매입식 구리 블록 구조가 "내층 회로 기판에 수용 구조가 형성되는 것" 및 "방열 구리 블록이 수용 구조 내에 형성되고, 방열 구리 블록과 수용 구조 사이에 충진 갭이 형성되는 것" 및 "잉크 수지가 충진 갭 내에 충진되고, 잉크 수지가 경화되어 매입식 구리 블록 구조를 형성하는 것"의 기술적 해결 수단을 통하여 방열 구리 블록과 잉크 수지 사이의 신뢰성을 높이는 데에 있으며, 공정이 상대적으로 간단하다는 장점을 가진다.The advantageous effect of the present invention is that the buried copper block structure provided by the present invention is "a receiving structure is formed in an inner layer circuit board" and "a heat dissipating copper block is formed in the receiving structure, and a heat dissipation copper block and a receiving structure are formed between the receiving structure. Increasing the reliability between the heat dissipating copper block and the ink resin through the technical solutions of "a filling gap is formed" and "the ink resin is filled in the filling gap, and the ink resin is cured to form a buried copper block structure" It has the advantage that the process is relatively simple.
본 발명의 특징 및 기술적 내용을 보다 구체적으로 이해하기 위해, 본 발명과 관련된 상세한 설명 및 도면을 참조하기 바란다. 다만, 제공된 도면은 참조 및 설명을 제공하기 위한 것으로, 본 발명을 제한하기 위한 것이 아니다.In order to understand the characteristics and technical content of the present invention in more detail, please refer to the detailed description and drawings related to the present invention. However, the provided drawings are for providing reference and explanation, and not for limiting the present invention.
도 1은 본 발명의 실시예에 의한 회로 기판을 도시한 도면이다.
도 2a는 본 발명의 실시예에 의한 회로 기판 제조 방법의 S110 단계를 도시한 도면이다.
도 2b는 본 발명의 실시예에 의한 회로 기판 제조 방법의 S120 단계를 도시한 도면이다.
도 2c는 본 발명의 실시예에 의한 회로 기판 제조 방법의 단계 S130을 도시한 도면이다.
도 2d는 본 발명의 실시예에 의한 회로 기판 제조 방법의 단계 S140을 도시한 도면이다.
도 2e는 본 발명의 실시예에 의한 회로 기판 제조 방법의 단계 S150을 도시한 도면이다.
도 3은 본 발명 실시예의 수용 구조의 또 다른 실시예의 도면이다.
도 4는 본 발명 실시예의 회로 기판의 또 다른 실시예의 도면이다.1 is a view showing a circuit board according to an embodiment of the present invention.
2A is a diagram illustrating step S110 of a method for manufacturing a circuit board according to an embodiment of the present invention.
2B is a diagram illustrating step S120 of a method for manufacturing a circuit board according to an embodiment of the present invention.
2C is a diagram illustrating step S130 of a method for manufacturing a circuit board according to an embodiment of the present invention.
2D is a diagram illustrating step S140 of a method for manufacturing a circuit board according to an embodiment of the present invention.
2E is a diagram illustrating step S150 of a method for manufacturing a circuit board according to an embodiment of the present invention.
3 is a diagram of another embodiment of a receiving structure of an embodiment of the present invention;
4 is a diagram of another embodiment of the circuit board of the embodiment of the present invention.
특정 실시예를 참조하여 본 발명에서 공개된 실시방식을 설명한다. 본 분야의 기술자들은 본 명세서에 공개된 내용으로부터 본 발명의 이점과 효과를 이해할 수 있을 것이다. 본 발명은 다른 구체적 실시예를 통하여 구현 또는 적용될 수 있으며, 본 명세서의 각 세부사항은 본 발명의 사상을 벗어나지 않는 범위 내에서 상이한 관점 및 응용에 기초하여 수정 및 변경될 수 있다. 또한, 본 발명의 도면은 예시적인 설명을 위한 것으로서, 실제 크기에 따라 도시된 것이 아님을 미리 밝힌다. 이하의 실시방식에서는 본 발명과 관련된 기술적 내용을 보다 자세히 설명하나, 공개된 내용은 본 발명의 보호 범위를 제한하는 용도로 사용되지 않는다.An embodiment disclosed in the present invention will be described with reference to a specific embodiment. Those skilled in the art will be able to understand the advantages and effects of the present invention from the contents disclosed herein. The present invention may be implemented or applied through other specific embodiments, and each detail of the present specification may be modified and changed based on different viewpoints and applications without departing from the spirit of the present invention. In addition, it is to be noted in advance that the drawings of the present invention are for illustrative purposes and are not drawn according to the actual size. In the following embodiment, the technical content related to the present invention will be described in more detail, but the disclosed content is not used for the purpose of limiting the protection scope of the present invention.
본문에서 "제1", "제2", "제3" 등의 용어를 사용하여 각종 요소 또는 신호를 설명할 수 있으나, 이러한 요소들이나 신호는 이러한 용어에 의하여 제한되지 아니한다. 이러한 용어들은 주로 한 요소와 다른 요소 또는 한 신호와 다른 신호를 구분하기 위한 것이다. 또한, 본문에서 사용되는 용어 "또는"은 실제 상황에서 서로 연관된 나열 항목 중 하나 또는 그 이상의 조합을 포함할 수 있는 것으로 간주되어야 할 것이다.Various elements or signals may be described using terms such as "first", "second", and "third" in the text, but these elements or signals are not limited by these terms. These terms are primarily intended to distinguish one element from another, or one signal from another. Also, it should be construed that the term “or” as used herein may include a combination of one or more of the listed items that are related to each other in actual situations.
[매입식 구리 블록 구조를 가지는 회로 기판][Circuit board having a buried copper block structure]
도 1에 도시된 바와 같이, 본 발명의 실시예는 매입식 구리 블록 구조를 가지는 회로 기판(E)을 공개한다. 상기 회로 기판(E)은 내층 회로 기판(1), 수용 구조(2), 방열 구리 블록(3), 및 잉크 수지(4)를 포함한다. 다음으로, 본 실시예의 회로 기판의 각 구성요소의 구체적인 구조를 설명하며, 이후 적당한 시기에 회로 기판의 각 구성요소 사이의 연결 관계를 설명할 것이다. 우선, 본 실시예의 보다 편리한 이해를 위하여, 도면은 회로 기판의 각 구성요소의 구조와 연결 관계를 명확하게 나타내기 위해 회로 기판의 일부 구조만을 도시하였음을 미리 밝힌다.As shown in FIG. 1 , an embodiment of the present invention discloses a circuit board E having a buried copper block structure. The circuit board E includes an inner-layer circuit board 1 , a
상기 내층 회로 기판(1)에는 수용 구조(2)가 형성된다. 상기 방열 구리 블록(3)은 수용 구조(2) 내에 설치된다. 상기 방열 구리 블록(3)의 외측 벽과 수용 구조(2)의 내측 벽 사이에는 충진 갭(G)이 형성된다. 또한, 상기 잉크 수지(4)는 충진 갭(G) 내에 충진되며, 상기 잉크 수지(4)가 경화되어 상기 매입식 구리 블록 구조를 형성한다.A
상기 내층 회로 기판(1)은 복수 개의 내층 기판(11)을 포함하며, 상기 내층 회로 기판(1)은 복수 개의 상기 내층 기판(11)의 내층 압합(壓合) 작업을 통하여 형성되고, 복수의 상기 내층 기판(11)의 정상면은 제1표면(101)으로 정의되며, 복수의 상기 내층 기판(11)의 바닥면은 제2표면(102)으로 정의된다.The inner-layer circuit board 1 includes a plurality of inner-
상기 수용 구조(2)는 다수의 내층 기판(11)을 관통하여 형성되고, 상기 수용 구조(2)는 상기 제1표면(101)에 함몰되어 설치된 제1그루브(21)와 상기 제2표면에 함몰되어 설치된 제2그루브(22)를 포함한다. 이 때, 상기 제1그루브(21)는 공간적으로 제2그루브(22)에 연결되고, 상기 제1그루브(21)의 제1너비(W1)는 제2그루브(22)의 제2너비(W2)보다 크다.The
상기 방열 구리 블록(3)은 베이스부(31)와 상기 베이스부(31)로부터 연장되는 연장부(32)를 가지며, 상기 연장부(32)의 너비는 베이스부(31)의 너비보다 작다. 상기 제1그루브(21)는 방열 구리 블록(3)의 베이스(31)를 수용하는 용도로 사용되고, 상기 제2그루브(22)는 방열 구리 블록(3)의 연장부(32)를 수용하는 용도로 사용된다.The heat
상기 방열 구리 블록(3)은 상기 베이스부(31)로부터 외부로 돌출되는 적어도 두 개의 립(33)을 더 포함한다(본 실시예에서는 4개). 상기 베이스부(31)의 외측 벽과 수용 구조(2)의 내측 벽 사이에는 상기 충진 갭(G)이 형성되고, 상기 방열 구리 블록(3)의 적어도 두 개의 상기 립(33)은 수용 구조(2)의 내측 벽 방향으로 돌출된다.The heat
상기 방열 구리 블록(3)의 적어도 두 개의 립(33)은 수용 구조(2)의 내측 벽에 받쳐 상기 방열 구리 블록(3)이 적어도 두 개의 립(33)에 의하여 수용 구조(2) 내에 고정될 수 있도록 한다.At least two
또한, 상기 충진 갭(G) 내에 위치한 잉크 수지(4)는 상기 내층 회로 기판(1)의 제1표면(101) 또는 제2표면(102)과 동일한 평면 상에 위치하여 평탄한 평면을 형성한다.In addition, the
도 3을 참조하면, 본 발명의 또 다른 실시예에서, 회로 기판(E)의 수용 구조(2)는 제1표면(101)에 함몰되어 설치된 제1그루브(21)를 포함하며, 상기 제1그루브(21)는 복수의 내층 기판(11) 중 적어도 일부의 내층 기판(11)을 관통한다. 이 때, 상기 제1그루브(21)는 블라인드 홀 구조(blind hole structure)이고, 상기 제1그루브(21)는 상기 방열 구리 블록(3)을 수용한다.Referring to FIG. 3 , in another embodiment of the present invention, the
도 4에 도시된 바를 참조하면, 상기 제1그루브(21)에 방열 구리 블록(3)이 삽입된 후, 상기 방열 구리 블록(3)의 외측 벽과 상기 제1그루브(21)의 내측 벽이 충진 갭(G)을 형성하여 그 안에 잉크 수지가 충진된다. 또한, 상기 방열 구리 블록(3)의 바닥 부분은 제1그루브(2)의 바닥벽에 접촉한다. 즉, 상기 방열 구리 블록(3)의 바닥 부분과 제1그루브(21)의 바닥 벽 사이에는 잉크 수지가 포함되지 않으나, 본 발명은 이에 제한되지 않는다. 참고로, 본 발명의 일 실시예에서, 상기 제1 그루브(21)의 바닥 벽은 예컨대 구리 표면과 같이 금속화된 표면이다. 따라서, 상기 방열 구리 블록(3)의 바닥 부분이 제1그루브(21)의 바닥 벽에 접촉하여 방열 효과를 제공할 수 있으나, 본 발명은 이에 제한되지 아니한다.Referring to FIG. 4 , after the heat
[인쇄회로 기판의 제조방법][Manufacturing method of printed circuit board]
이상은 본 실시예의 회로 기판에 대한 설명이며, 다음으로는 이어서 본 실시예의 회로 기판의 제조 방법을 설명한다. 비록 상기 회로 기판이 본 실시예의 회로 기판의 제조 방법으로 제작되었으나, 본 발명은 이에 제한되지 아니한다. 즉, 본 발명의 회로 기판은 다른 회로 기판 제조방법으로 제조될 수도 있다.The above is a description of the circuit board of this embodiment, and next, a manufacturing method of the circuit board of this embodiment will be described. Although the circuit board was manufactured by the method of manufacturing the circuit board of the present embodiment, the present invention is not limited thereto. That is, the circuit board of the present invention may be manufactured by other circuit board manufacturing methods.
본 발명의 실시예는 단계 S110, 단계 S120, 단계 S130, 단계 S140, 및 단계 S150을 포함하는, 매입식 구리 블록 구조를 가지는 회로 기판의 제조 방법을 제공한다. 본 실시예에 기재된 각 단계의 순서와 실제 작동 방식은 필요에 따라 조절 가능한 것으로서, 본 실시예에 기재된 바에 제한되지 아니한다.An embodiment of the present invention provides a method of manufacturing a circuit board having a buried copper block structure, including steps S110, S120, S130, S140, and S150. The order of each step and the actual operation method described in this embodiment are adjustable as needed, and are not limited to those described in this embodiment.
회로 기판의 제조방법은 각각의 단계 전, 사이, 및 후에 추가적인 작동을 제공할 수 있으며, 설명된 일부의 동작은 대체, 소거, 또는 재설치를 통하여 제조방법의 추가적인 실시방식을 구현할 수 있다. 이하에서는 도 2a 내지 도 2e를 참조하여 회로 기판의 제조방법을 설명한다.The manufacturing method of the circuit board may provide additional operations before, during, and after each step, and some of the operations described may implement additional embodiments of the manufacturing method through replacement, erasing, or reinstallation. Hereinafter, a method of manufacturing the circuit board will be described with reference to FIGS. 2A to 2E .
도시된 바와 같이, 도 2a는 본 발명의 실시예에 의한 회로 기판 제조방법의 S110 단계를 도시한 도면이다. 상기 S110 단계는 준비 단계(preparation step)로서, 내층 회로 기판(1)을 제공하는 단계를 포함하며, 상기 내층 회로 기판(1)은 서로 반대측에 위치한 제1표면(101)과 제2표면(102)을 포함한다.As shown, FIG. 2A is a diagram illustrating step S110 of the method for manufacturing a circuit board according to an embodiment of the present invention. The step S110 is a preparation step, and includes a step of providing an inner-layer circuit board 1 , wherein the inner-layer circuit board 1 has a
본 실시예에서, 상기 내층 회로 기판(1)은 복수 개의 내층 기판(11)을 포함하고, 각각의 상기 내층 기판(11)은 패널 구조 및 상기 패널 구조 상에 형성된 내층 회로(미도시)를 포함한다.In this embodiment, the inner-layer circuit board 1 includes a plurality of inner-
또한, 상기 내층 회로 기판(1)은 복수의 내층 기판(11)이 서로 적층된 것으로서 내층 압합(壓合) 작업을 통하여 형성된다. 이 때, 상기 복수의 내층 기판(11)의 정상면은 제1표면(101)으로 정의되고, 상기 복수의 내층 기판(11)의 바닥면은 상기 제2표면(102)으로 정의된다. 복수 개의 상기 내층 기판의 수량은 예컨대 4개, 6개, 8개, 10개, 또는 10개보다 많을 수 있으며, 즉 상기 내층 기판(1)은 다층 회로 기판이다.In addition, the inner-layer circuit board 1 is formed by stacking a plurality of inner-
참고로, 본문에서 각 원소 또는 구조에 대해 설명하는 '제1' 및 '제2'는 예컨대 제1표면, 제2표면, 제1그루브, 제2그루브와 같이 상이한 요소 또는 구조를 편리하게 설명하고 구분하기 위한 것으로서, 각 요소 또는 구조의 설치 순서 또는 상하 위치 관계를 제한하는 의도를 가지지 않는다. 예를 들면, 본 실시예는 제1표면(101)이 내층 회로 기판(1)의 상면이고 제2표면(102)이 내층 회로 기판(1)의 하면인 경우를 예로 들어 설명하고 있으나, 실제 응용의 경우, 상기 제1표면(101)은 내층 회로 기판(1)의 하면일 수 있고, 상기 제2표면(102)는 내층 회로 기판(1)의 상면일 수 있으며, 본 실시예는 이에 제한되지 않는다.For reference, 'first' and 'second' described for each element or structure in the text conveniently describe different elements or structures, such as, for example, a first surface, a second surface, a first groove, and a second groove. It is intended to distinguish, and is not intended to limit the installation order of each element or structure or the vertical positional relationship. For example, in this embodiment, the
도시된 바와 같이, 도 2b는 본 발명의 실시예에 의한 회로 기판 제조방법의 S120 단계를 도시한 도면이다. 상기 S120 단계는 블라인드 홀 형성 단계(blind hole forming step)로서, 상기 블라인드 홀 형성 단계는 상기 내층 회로 기판(1)에 수용 구조(2)가 형성되도록 블라인드 홀 형성 머신을 사용하여 상기 내층 회로 기판(1)에 블라인드 홀 형성을 실시하는 것을 포함한다. 이 때, 상기 수용 구조(2)는 방열 구리 블록을 내부에 삽입하기 위한 용도로 사용된다.As shown, FIG. 2B is a diagram illustrating step S120 of the method for manufacturing a circuit board according to an embodiment of the present invention. The step S120 is a blind hole forming step, wherein the blind hole forming step is performed by using a blind hole forming machine to form a receiving
참고로, 상기 내층 회로 기판(1)의 형상 및 크기는 상기 내층 압합(壓合) 작업 후 이미 대략적으로 고정된 것이므로, 후속 블라인드 홀 형성 단계에서, 상기 블라인드 홀 형성 머신은 후속 삽입되는 방열 구리 블록 크기에 맞추어 블라인드 홀 형성의 깊이와 정확도를 적절하게 제어하여 적당한 크기의 수용 구조를 형성할 수 있다.For reference, since the shape and size of the inner layer circuit board 1 are already approximately fixed after the inner layer pressing operation, in the subsequent blind hole forming step, the blind hole forming machine is a heat dissipating copper block to be subsequently inserted It is possible to form a receiving structure of an appropriate size by appropriately controlling the depth and accuracy of forming the blind hole according to the size.
본 실시예에서, 상기 수용 구조(2)는 다수의 내층 회로 기판(11)을 관통하여 형성되고, 상기 수용 구조(2)는 상기 제1 표면(101)에 함몰되어 설치된 제1 그루브(21)와 상기 제2표면(102)에 함몰되어 설치된 제2그루브(22)를 포함한다. 이 때, 상기 제1 그루브(21)는 공간적으로 제2그루브(22)에 연결되고, 상기 제1그루브(21)의 제1너비(W1)는 상기 제2그루브(22)의 제2너비(W2)보다 크다(도3 참조).In this embodiment, the receiving
계속해서 도 2b를 도3과 함께 참조하면, 상기 수용 구조(2)에서, 상기 제1그루브(21)의 제1너비(W1)는 상기 제2그루브(22)의 제2너비(W2)의 120% 내지 140% 사이이며, 상기 제1그루브(21)의 제1높이(H1)는 상기 제2그루브(22)의 제2높이(H2)의 600% 내지 700%이지만, 본 발명은 이에 제한되지 아니한다.Continuing to refer to FIG. 2B together with FIG. 3 , in the receiving
형성 방식에 있어서, 상기 제1그루브(21)는 블라인드 홀 형성 머신을 통하여 내층 회로 기판(1)의 제1표면(101)을 향해 블라인드 홀 형성을 실시함으로써 형성되고, 상기 제2그루브(22)는 블라인드 홀 형성 머신을 통하여 내층 회로 기판(1)의 제2표면(102)을 향해 블라인드 홀 형성을 실시함으로써 형성된다.In the forming manner, the
도 3을 참조하면, 본 발명의 또 다른 실시예에서, 상기 수용 구조(2)는 제1표면(101)에 함몰되어 설치된 제1그루브(21)를 포함하며, 상기 제1그루브(21)는 복수의 내층 기판(11) 중 적어도 일부의 내층 기판(11)을 관통한다. 이 때, 상기 제1그루브(21)는 블라인드 홀 구조(blind hole structure)이고, 상기 제1그루브(21)는 하기의 방열 구리 블록(3)을 수용한다.Referring to FIG. 3 , in another embodiment of the present invention, the receiving
도시된 바와 같이, 도 2c는 본 발명의 실시예에 의한 회로 기판 제조방법의 S130 단계를 도시한 도면이다. 상기 단계 S130은 구리 블록 삽입 단계(copper block inserting step)이다. 상기 구리 블록 삽입 단계는 방열 구리 블록(3)을 제공하고 상기 방열 구리 블록(3)을 수용 구조(2)에 삽입하는 것을 포함한다. 이 때, 상기 방열 구리 블록(3)의 외측 벽과 상기 수용 구조(2)의 내측 벽 사이에는 충진 갭(filling gap(G)이 형성되며, 상기 충진 갭(G)은 그 내부에 충진되는 잉크 수지를 제공하는 용도로 사용된다.As shown, FIG. 2C is a diagram illustrating step S130 of the method for manufacturing a circuit board according to an embodiment of the present invention. The step S130 is a copper block inserting step. The copper block inserting step includes providing a heat dissipating
본 실시예에서, 350W/mk 내지 400W/mk 사이의 열 전도 계수를 가지고 열 전도율은 80% 내지 99%인 특수 황동을 상기 구리 블록(3)으로 선택하여 사용할 수 있으며, 이는 비교적 우수한 열 전도 효과를 제공할 수 있다.In this embodiment, a special brass having a thermal conductivity between 350W/mk and 400W/mk and a thermal conductivity of 80% to 99% can be selected and used as the
본 실시예에서, 상기 방열 구리 블록(3)의 외측 벽과 상기 수용 구조(2)의 내측 벽 사이에 형성된 상기 충진 갭(G)은 500μm 내지 1000μm 사이의 너비를 가진다. 즉, 상기 방열 구리 블록(3)의 외측 벽과 상기 수용 구조(2)의 내측 벽 사이의 거리가 500μm 내지 1000μm 사이임을 의미하나, 본 발명은 이에 제한되지 아니한다. 따라서, 잉크 수지가 충진 갭(G)에 충진되고 평탄화된 후, 잉크 수지와 방열 구리 블록(3) 사이는 적절한 신뢰성을 가진다.In this embodiment, the filling gap G formed between the outer wall of the heat dissipating
구체적으로, 도 2c에 도시된 바를 참조하면, 상기 방열 구리 블록(3)은 베이스부(31)와 상기 베이스부(31)의 일 단으로부터 연장되는 연장부(32)를 포함하고, 상기 연장부(32)의 너비는 베이스부(31)의 너비보다 작아, 상기 방열 구리 블록(3)이 전체적으로 거꾸로 된 凸자 형태가 된다.Specifically, referring to FIG. 2C , the heat
또한, 상기 방열 구리 블록(3)은 상기 베이스부(31)의 서로 반대되는 양측에서 외부로 돌출되는 적어도 두 개의 립(33)을 가진다. 본 실시예에서, 상기 립(33)의 수는 4개이지만, 본 발명은 이에 제한되지 아니한다. 이 때, 상기 방열 구리 블록(3)이 수용 구조(2)에 삽입된 후, 상기 베이스부(31)의 외측 벽과 상기 수용 구조(2)의 내측 벽에는 상기 충진 갭(G)이 형성되고, 상기 방열 구리 블록(3)의 적어도 두 개의 립(33)은 수용 구조(2)의 내측 벽 방향으로 돌출된다.In addition, the heat
본 실시예에서, 상기 방열 구리 블록(3)의 적어도 두 개의 립(33)은 수용 구조(2)의 내측 벽에 받쳐 상기 방열 구리 블록(3)이 적어도 두 개의 립(33)에 의하여 수용 구조(2)에 고정되도록 한다.In this embodiment, the at least two
상기 수용 구조(2)에서, 상기 제1 그루브(21)과 제2그루브(22)는 함께 계단형 구조를 형성하며, 상기 계단형 구조에서 제1표면(101) 또는 제2표면(102)에 평행하는 부위는 받침부(23)로 정의된다. 이 때, 상기 받침부(23)는 제1그루브(21)와 제2그루브(22) 사이에 위치한다. 상기 수용 구조(2)가 상기 방열 구리 블록(3)을 수용할 때, 상기 수용 구조(2)는 상기 받침부(23)를 통하여 방열 구리 블록(3)을 받친다.In the receiving structure (2), the first groove (21) and the second groove (22) together form a step-like structure, in the step-like structure, on the first surface (101) or the second surface (102) The parallel portion is defined as the
또한, 수용 구조(2)가 방열 구리 블록(3)을 수용할 때, 상기 제1그루브(21)는 방열 구리 블록(3)의 베이스부(31)와 립(33)을 수용할 수 있고, 상기 제2그루브(22)는 방열 구리 블록(3)의 연장부(22)를 수용할 수 있다.본 실시예에서, 상기 베이스(31)의 정상면과 내부 회로 기판(1)의 제1표면(101)은 서로 수평하고, 상기 연장부(32)의 바닥면과 내부 회로 기판(1)의 제2표면(102) 또한 서로 수평하지만, 본 발명은 이에 제한되지 아니한다.Further, when the receiving
도시된 바와 같이, 도 2d는 본 발명의 실시예에 의한 회로 기판 제조방법의 S140 단계를 도시한 도면이다. 상기 S140 단계는 수지 충진 단계(resin filling step)로서, 상기 수지 충진 단계는 잉크 수지(4)를 충진 갭(G)에 충진하고 상기 잉크 수지(4)를 경화시켜 매입식 구리 블록 구조(embedded copper block structure)를 형성하는 것을 포함한다.As shown, FIG. 2D is a diagram illustrating step S140 of the method for manufacturing a circuit board according to an embodiment of the present invention. The step S140 is a resin filling step, wherein the resin filling step fills the
상기 잉크 수지(4)의 주요 성분은 예컨대 에폭시 수지(epoxy resin), 폴리이미드(polyimide), 시안화 에스테르(cyanate ester), 비스말레이미드 트리아진(bismaleimide triazine), 또는 이의 조합을 포함하며, 고분자 복합 재료일 수도 있다.The main component of the
보다 구체적으로, 상기 수지 충진 단계에서, 상기 충진 갭(G) 내의 공기는 진공 플러그 머신을 통해 제거되고, 상기 잉크 수지(4)는 진공 플러그 머신을 통해 충진 갭(G) 내에 충진된다. 보다 구체적으로, 상기 잉크 수지(4)는 충진 갭(G)에 가득 충진되어, 상기 충진 갭(G) 내에 실질적으로 공기가 존재하지 않게 된다.More specifically, in the resin filling step, the air in the filling gap G is removed through a vacuum plug machine, and the
또한, 도 2d에 도시된 바와 같이, 상기 잉크 수지(4)는 부분적으로 상기 내층 회로 기판(1)의 제1표면(101) 및 제2표면(102) 상으로 넘쳐 흐르고, 이와 같이 넘쳐 흐른 잉크 수지는 후속 단계에서 제거되어야 한다.Also, as shown in Fig. 2D, the
상기 잉크 수지(4)가 충진 갭(G)에 충진된 후, 상기 잉크 수지(4)는 방열 구리 블록(3)의 베이스부(31), 연장부(32), 및 적어도 두 개의 립(33)을 덮는다. 또한, 상기 잉크 수지(4)가 경화된 후, 상기 방열 구리 블록(3)은 잉크 수지(4)와 서로 감합(嵌合)된 구조를 형성하여, 상기 방열 구리 블록(3)은 보다 견고하게 상기 수용 구조(2) 내에 고정된다.After the ink resin (4) is filled in the filling gap (G), the ink resin (4) is the base part (31), the extension part (32), and at least two ribs (33) of the heat-dissipating copper block (3) ) is covered. In addition, after the
도시된 바와 같이, 도 2e는 본 발명의 실시예에 의한 회로 기판 제조방법의 S150 단계를 도시한 도면이다. 상기 S150 단계는 평탄화 단계(planarization step)이다. 상기 평탄화 단계는 상기 잉크 수지(4)를 연마, 노광, 또는 스크러빙하여 상기 충진 갭(G) 내에 위치하는 잉크 수지(4)가 내층 회로 기판(1)의 제1표면(101) 또는 제2표면(102)와 서로 수평하게 하여 평탄한 평면을 형성하는 것을 포함한다.As shown, FIG. 2E is a diagram illustrating step S150 of the method for manufacturing a circuit board according to an embodiment of the present invention. The step S150 is a planarization step. The planarization step is performed by polishing, exposing, or scrubbing the
이때, 상기 평탄화 단계에서는 연마기 또는 스크럽 머신을 사용하여 상기 잉크 수지(4)을 연마 또는 스크러빙하여 상기 내층 회로 기판(1)의 제1표면(101) 또는 제2표면(102) 상으로 넘쳐 흐른 잉크 수지(4)를 제거한다. 본 발명의 비교적 바람직한 실시예에서, 상기 평탄화 단계에서는 8축 세라믹 연마 노광기를 사용하여 상기 잉크 수지(4)를 연마함으로써 상기 내층 회로 기판(1)의 제1표면(101) 또는 제2표면(102) 상으로 넘쳐 흐르는 잉크 수지(4)를 제거한다.At this time, in the planarization step, the
본 발명에 도시되지 않은 실시예에서, 상기 평탄화 단계에서 상기 회로 기판의 제조 방법은 순서대로 드릴링 단계(drilling step), 전기도금 단계(electroplating step), 외부 레이어 회로 형성 단계(outer circuit forming step), 솔더 마스크 단계(solder mask step), 및 몰딩 단계(molding step)를 포함하여 회로 기판(E)의 제작을 완료할 수 있다. 전술된 단계들은 모두 선행 기술의 범주에 해당되는 것이므로, 여기서는 자세한 설명을 생략한다.In an embodiment not shown in the present invention, in the planarization step, the method of manufacturing the circuit board sequentially includes a drilling step, an electroplating step, an outer circuit forming step, Manufacturing of the circuit board E may be completed including a solder mask step and a molding step. Since all of the above-described steps fall within the scope of the prior art, detailed descriptions thereof will be omitted herein.
전술된 구성에 따르면, 본 발명의 실시예의 회로 기판 제조 방법은, 방열 구리 블록의 주위를 수지 잉크로 충진하고, 이를 대체하는 PP 반경화 시트로 충진하고; 블라인드 홀 형성 머신으로 블라인드 홀의 깊이와 정밀도를 적절하게 조절하여 방열 구리 블록의 크기와 일치하는 수용 그루브를 형성하고; 진공 플러그 머신을 플러그 홀에 매치시켜 공기를 제거하고 수지 잉크를 삽입하고, 8축 세라믹 연마 노광기로 평탄화시킴으로써, 방열 구리 블록과 잉크 수지 사이의 신뢰성을 확보하였으며 공정이 상대적으로 간단하다는 장점을 가진다.According to the above configuration, in the circuit board manufacturing method of the embodiment of the present invention, the periphery of the heat-dissipating copper block is filled with a resin ink, and a PP semi-cured sheet replacing it is filled; With the blind hole forming machine, appropriately adjusting the depth and precision of the blind hole to form a receiving groove matching the size of the heat dissipating copper block; By matching the vacuum plug machine to the plug hole to remove the air, insert the resin ink, and flatten it with an 8-axis ceramic abrasive exposure machine, the reliability between the heat dissipating copper block and the ink resin is ensured, and the process is relatively simple.
본 발명의 유익한 효과는, 본 발명이 제공하는 매입식 구리 블록 구조가 "내층 회로 기판에 수용 구조가 형성되는 것" 및 "방열 구리 블록이 수용 구조 내에 형성되고, 방열 구리 블록과 수용 구조 사이에 충진 갭이 형성되는 것" 및 "잉크 수지가 충진 갭 내에 충진되고, 잉크 수지가 경화되어 매입식 구리 블록 구조를 형성하는 것"의 기술적 해결 수단을 통하여 방열 구리 블록과 잉크 수지 사이의 신뢰성을 높이는 데에 있으며, 공정이 상대적으로 간단하다는 장점을 가진다.The advantageous effect of the present invention is that the buried copper block structure provided by the present invention is "a receiving structure is formed in an inner layer circuit board" and "a heat dissipating copper block is formed in the receiving structure, and a heat dissipation copper block and a receiving structure are formed between the receiving structure. Increasing the reliability between the heat dissipating copper block and the ink resin through the technical solutions of "a filling gap is formed" and "the ink resin is filled in the filling gap, and the ink resin is cured to form a buried copper block structure" It has the advantage that the process is relatively simple.
이상에서 공개된 내용은 본 발명의 바람직하고 실시 가능한 실시예에 불과하며, 본 발명의 권리 보호 범위는 이에 의하여 제한되지 아니하므로, 본 발명의 명세서 및 도면 내용을 사용하여 실시한 동등한 기술적 변경은 모두 본 발명의 권리 보호 범위 내에 포함된다.The contents disclosed above are only preferred and practicable embodiments of the present invention, and since the scope of protection of the rights of the present invention is not limited thereby, equivalent technical changes made using the specification and drawings of the present invention are all It is included within the scope of protection of the right of the invention.
E, E': 회로 기판
1: 내층 회로 기판
101: 제1표면
102: 제2표면
11: 내층 기판
2: 수용 구조
21: 제1 그루브
W1: 제1너비
H1: 제1깊이
22: 제2그루브
W2: 제2너비
H2: 제2깊이
23: 받침부
3: 방열 구리 블록
31: 베이스부
32: 연장부
33: 립
4: 잉크 수지
G: 충진 갭E, E': circuit board
1: inner layer circuit board
101: first surface
102: second surface
11: inner layer substrate
2: Receiving structure
21: first groove
W1: first width
H1: first depth
22: second groove
W2: second width
H2: second depth
23: support
3: Heat dissipation copper block
31: base part
32: extension
33: lip
4: ink resin
G: filling gap
Claims (10)
상기 수용 구조 내에 설치되는 방열 구리 블록 - 상기 방열 구리 블록의 외측벽과 상기 수용 구조 사이에 충진 갭이 형성됨 - ; 및
상기 충진 갭 내에 형성되는 잉크 수지를 포함하며, 상기 잉크 수지가 경화되어 매입식 구리 블록 구조를 형성하는 것을 특징으로 하는, 매입식 구리 블록 구조를 가지는 회로 기판.an inner-layer circuit board on which a receiving structure is formed;
a heat dissipating copper block installed in the receiving structure, wherein a filling gap is formed between an outer wall of the heat dissipating copper block and the receiving structure; and
A circuit board having a buried copper block structure, comprising an ink resin formed in the filling gap, wherein the ink resin is cured to form a buried copper block structure.
The circuit board having a buried copper block structure according to claim 1, wherein the ink resin located in the filling gap is parallel to the first surface or the second surface of the inner layer circuit board to form a flat plane.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011429346.5 | 2020-12-07 | ||
CN202011429346.5A CN114599145A (en) | 2020-12-07 | 2020-12-07 | Circuit board with embedded copper block structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220080655A true KR20220080655A (en) | 2022-06-14 |
KR102541575B1 KR102541575B1 (en) | 2023-06-12 |
Family
ID=81802888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200188310A KR102541575B1 (en) | 2020-12-07 | 2020-12-30 | Circuit board with embedded copper block structure |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102541575B1 (en) |
CN (2) | CN117156659A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114615806A (en) * | 2020-12-08 | 2022-06-10 | 健鼎(无锡)电子有限公司 | Method for manufacturing circuit board with embedded copper block structure |
CN117769115A (en) * | 2023-12-22 | 2024-03-26 | 皆利士多层线路版(中山)有限公司 | Copper-embedded silk-screen printing high-heat-dissipation slurry process |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2784522B2 (en) * | 1990-09-17 | 1998-08-06 | イビデン株式会社 | Electronic component mounting substrate and method of manufacturing the same |
KR20200028157A (en) * | 2018-09-06 | 2020-03-16 | 주식회사 이수페타시스 | Printed circuit board and method of manufacturing the same |
-
2020
- 2020-12-07 CN CN202311069712.4A patent/CN117156659A/en active Pending
- 2020-12-07 CN CN202011429346.5A patent/CN114599145A/en active Pending
- 2020-12-30 KR KR1020200188310A patent/KR102541575B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2784522B2 (en) * | 1990-09-17 | 1998-08-06 | イビデン株式会社 | Electronic component mounting substrate and method of manufacturing the same |
KR20200028157A (en) * | 2018-09-06 | 2020-03-16 | 주식회사 이수페타시스 | Printed circuit board and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN117156659A (en) | 2023-12-01 |
KR102541575B1 (en) | 2023-06-12 |
CN114599145A (en) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3611548B2 (en) | Switching power supply and manufacturing method thereof | |
KR102541575B1 (en) | Circuit board with embedded copper block structure | |
KR102100209B1 (en) | Wiring substrate | |
US8253034B2 (en) | Printed circuit board and semiconductor package with the same | |
TWI749954B (en) | Method for manufacturing circuit board with embedded copper block structure | |
KR102497274B1 (en) | Method for manufacturing circuit board with embedded copper block structure | |
KR101117155B1 (en) | Method for manufacturing embedded substrate | |
JP2019067858A (en) | Printed wiring board and manufacturing method thereof | |
US20180108644A1 (en) | Methods of manufacturing semiconductor packages | |
JP4366700B2 (en) | Method for manufacturing semiconductor device package | |
TWI748805B (en) | Circuit board with embedded copper block structure | |
JP5708773B2 (en) | Power supply device and method for manufacturing power supply device | |
JPWO2014030309A1 (en) | Wiring board | |
JP4913134B2 (en) | Warpage preventing substrate and manufacturing method thereof | |
KR101209464B1 (en) | A electronic device module for bldc blower motor of vehicle | |
KR20130039080A (en) | A printed circuit board and a method of manufacturing thereof | |
KR20140040468A (en) | Method for manufacturing printed circuit board | |
US11910573B2 (en) | Mechanical device for cooling an electronic component | |
JPH07307533A (en) | Printed wiring board | |
JP7133329B2 (en) | wiring board | |
JPH04291749A (en) | Electronic component mounting board equipped with heat dissipating member | |
JP2006165052A (en) | Shielding apparatus and shielding method | |
TW202332334A (en) | Magnetic structure | |
JP2014044979A (en) | Wiring board | |
CN115484739A (en) | Flexible circuit board for lens module and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) |