KR20220076081A - 전계발광 표시장치 - Google Patents

전계발광 표시장치 Download PDF

Info

Publication number
KR20220076081A
KR20220076081A KR1020200164873A KR20200164873A KR20220076081A KR 20220076081 A KR20220076081 A KR 20220076081A KR 1020200164873 A KR1020200164873 A KR 1020200164873A KR 20200164873 A KR20200164873 A KR 20200164873A KR 20220076081 A KR20220076081 A KR 20220076081A
Authority
KR
South Korea
Prior art keywords
auxiliary
electrode
pattern
layer
bank
Prior art date
Application number
KR1020200164873A
Other languages
English (en)
Inventor
이학민
김희진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200164873A priority Critical patent/KR20220076081A/ko
Priority to US17/476,092 priority patent/US20220173179A1/en
Priority to CN202111144668.XA priority patent/CN114582925A/zh
Priority to JP2021164561A priority patent/JP7308244B2/ja
Priority to GB2115020.6A priority patent/GB2601419A/en
Priority to DE102021130739.2A priority patent/DE102021130739A1/de
Publication of KR20220076081A publication Critical patent/KR20220076081A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H01L27/3276—
    • H01L27/3246—
    • H01L27/3248—
    • H01L51/5072—
    • H01L51/5092—
    • H01L51/5221—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 전계발광 표시장치는, 기판과; 상기 기판 상부의 제1 전극과; 상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과; 상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와; 상기 제1 전극 상부의 발광층과; 상기 발광층과 상기 뱅크 및 상기 연결 패턴 상부의 제2 전극과; 상기 제2 전극과 상기 연결 패턴 사이의 보조 패턴을 포함하며, 상기 보조 패턴의 측면은 상기 뱅크의 측면보다 큰 경사각을 가진다.
이에 따라, 용액 공정으로 발광층 형성 시, 노즐 간 편차를 최소화하고, 연결 패턴을 통해 제2 전극을 보조 전극에 연결하여 제2 전극의 저항을 낮출 수 있으며, 보조 패턴에 의해 제2 전극과 연결 패턴의 전기적 접촉 특성을 향상시킬 수 있다.

Description

전계발광 표시장치{Electroluminescent Display Device}
본 발명은 전계발광 표시장치에 관한 것으로, 특히, 대면적 및 고해상도를 갖는 전계발광 표시장치에 관한 것이다.
평판표시장치 중 하나인 전계발광 표시장치(Electroluminescent Display Device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량 및 박형이 가능하고, 소비전력 측면에서도 유리하다.
또한, 전계발광 표시장치는 직류 저전압 구동이 가능하고 응답속도가 빠르며, 전부 고체이기 때문에 외부충격에 강하고 사용 온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
전계발광 표시장치는 적, 녹, 청색 부화소로 구성된 다수의 화소를 포함하며, 적, 녹, 청색 부화소를 선택적으로 발광시켜 다양한 컬러 영상을 표시한다.
적, 녹, 청색 부화소는 각각 적, 녹, 청색 발광층을 포함하며, 일반적으로 각 발광층은 미세 금속 마스크(fine metal mask)를 이용하여 발광물질을 선택적으로 증착하는 진공 열 증착(vacuum thermal evaporation) 공정을 통해 형성된다.
그러나, 이러한 증착 공정은 마스크 구비 등에 의해 제조 비용을 증가시키며, 마스크의 제작 편차와, 처짐, 쉐도우 효과(shadow effect) 등에 의해 대면적 및 고해상도 표시장치에 적용하기 어려운 문제가 있다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 대면적 및 고해상도를 갖는 전계발광 표시장치를 제공하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 전계발광 표시장치는, 기판과; 상기 기판 상부의 제1 전극과; 상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과; 상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와; 상기 제1 전극 상부의 발광층과; 상기 발광층과 상기 뱅크 및 상기 연결 패턴 상부의 제2 전극과; 상기 제2 전극과 상기 연결 패턴 사이의 보조 패턴을 포함하며, 상기 보조 패턴의 측면은 상기 뱅크의 측면보다 큰 경사각을 가진다.
상기 발광층은 정공보조층과 발광물질층 및 전자보조층을 포함하며, 상기 정공보조층과 상기 발광물질층의 각각은 적어도 일 측면이 상기 뱅크로 둘러싸이고, 상기 전자보조층의 일부는 상기 뱅크와 상기 제2 전극 사이 및 상기 보조 패턴과 상기 제2 전극 사이에 위치하며, 상기 보조 패턴의 측면에서 상기 제2 전하보조층의 두께가 상기 뱅크의 측면에서 상기 제2 전하보조층의 두께보다 작다.
본 발명의 다른 전계발광 표시장치는, 기판과; 상기 기판 상부의 제1 전극과; 상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과; 상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와; 상기 제1 전극 상부의 발광층과; 상기 발광층과 상기 뱅크 및 상기 연결 패턴 상부의 제2 전극과; 상기 제2 전극과 상기 연결 패턴 사이의 보조 패턴을 포함하며, 상기 발광층은 제1 전하보조층과 발광물질층 및 제2 전하보조층을 포함하고, 상기 제2 전하보조층은 상기 보조 패턴과 상기 제2 전극 사이에 위치하며, 상기 보조 패턴의 측면에서 상기 제2 전하보조층의 두께가 상기 뱅크의 측면에서 상기 제2 전하보조층의 두께보다 작다.
상기 보조 패턴은 상기 연결 패턴을 노출한다.
상기 뱅크는 상기 연결 패턴을 노출하는 보조 컨택홀을 가지며, 상기 보조 패턴은 상기 보조 컨택홀을 통해 노출된 상기 연결 패턴을 완전히 덮는다.
상기 뱅크는 상기 연결 패턴을 노출하는 보조 컨택홀을 가지며, 상기 보조 보조 패턴은 상기 보조 컨택홀의 적어도 일측에 대응하여 형성된다.
상기 제2 전극은 상기 보조 패턴의 측면과 접촉한다.
상기 보조 패턴의 측면에서 상기 제2 전극의 두께가 상기 뱅크의 측면에서 상기 제2 전극의 두께보다 작다.
상기 보조 패턴의 측면은 75도 내지 105의 경사각을 가진다.
상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결된다.
상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함한다.
상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어진다.
상기 보조 패턴은 상기 제1 뱅크와 상기 제2 뱅크 사이에 위치한다.
일 방향을 따라 인접한 화소영역의 발광층은 서로 연결되어 일체로 이루어진다.
본 발명에서는, 각 부화소의 발광층을 용액 공정에 의해 형성함으로써, 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 동일 색의 부화소 간의 발광층이 서로 연결되어 일체로 형성되도록 함으로써, 노즐 간의 적하량 편차를 최소화할 수 있으며, 각 부화소에 형성되는 발광층의 두께를 균일하게 할 수 있다. 이에 따라, 얼룩(mura)을 방지하여 표시장치의 화질 저하를 막을 수 있다.
게다가, 연결 패턴을 통해 제2 전극을 보조 전극에 연결하여 제2 전극의 저항을 낮출 수 있으며, 제2 전극과 연결 패턴 사이에 보조 패턴을 형성하여, 제2 전극과 연결 패턴 간의 전기적 접촉 특성을 향상시킬 수 있다.
이러한 보조 패턴은 그 측면의 경사를 조절하여 다양한 구조에 적용할 수 있다.
도 1은 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 화소영역을 나타내는 회로도이다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 개략적인 평면도이다.
도 3은도 2의 I-I'선에 대응하는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도이다.
도 4는 도 3의 A1영역에 대응하는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 보조 패턴을 확대 도시한 개략적 평면도이다.
도 5는 도 4에서 II-II'선에 대응하는 단면도이다.
도 6a 내지 도 6j는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 제조 과정에서 전계발광 표시장치를 개략적으로 도시한 단면도다.
도 7은 도 3의 A1영역에 대응하는 본 발명의 제2 실시예에 따른 전계발광 표시장치의 보조 패턴을 확대 도시한 개략적 평면도이다.
도 8은 도 7에서 III-III'선에 대응하는 단면도이다
도 9는 도 3의 A1영역에 대응하는 본 발명의 제3 실시예에 따른 전계발광 표시장치의 보조 패턴을 확대 도시한 개략적 평면도이다.
도 10은 도 9에서 IV-IV'선에 대응하는 단면도이다.
도 11은 도 3의 A1영역에 대응하는 본 발명의 제4 실시예에 따른 전계발광 표시장치의 보조 패턴을 확대 도시한 개략적 단면도이다.
도 12는 도 3의 A1영역에 대응하는 본 발명의 제5 실시예에 따른 전계발광 표시장치의 보조 패턴을 확대 도시한 개략적 단면도이다.
도 13은 도 3의 A1영역에 대응하는 본 발명의 제6 실시예에 따른 전계발광 표시장치의 보조 패턴을 확대 도시한 개략적 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 전계발광 표시장치에 대하여 상세히 설명한다.
본 발명의 실시예에 따른 전계발광 표시장치는 영상을 표시하기 위해 다수의 화소(pixel)를 포함하고, 각 화소는 적, 녹, 청색 부화소(sub pixels)를 포함하며, 각 부화소에 해당하는 화소영역은 도 1과 같은 구성을 가질 수 있다.
도 1은 본 발명의 실시예에 따른 전계발광 표시장치의 하나의 화소영역을 나타내는 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 전계발광 표시장치는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(GL)과 데이터 배선(DL)을 포함하고, 각 화소영역(P)에는 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td), 스토리지 커패시터(Cst), 그리고 발광다이오드(De)가 형성된다.
보다 상세하게, 스위칭 박막트랜지스터(Ts)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(Td)의 게이트 전극은 스위칭 박막트랜지스터(Ts)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(De)의 애노드(anode)는 구동 박막트랜지스터(Td)의 드레인 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(Td)의 게이트 전극과 드레인 전극에 연결된다.
이러한 전계발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(Ts)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(Ts)를 통해 구동 박막트랜지스터(Td)의 게이트 전극과 스토리지 커패시터(Cst)의 일 전극에 인가된다.
구동 박막트랜지스터(Td)는 데이터 신호에 따라 턴-온 되어 발광다이오드(De)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(De)는 구동 박막트랜지스터(Td)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.
즉, 발광다이오드(De)를 흐르는 전류의 양은 데이터 신호의 크기에 비례하고, 발광다이오드(De)가 방출하는 빛의 세기는 발광다이오드(De)를 흐르는 전류의 양에 비례하므로, 화소영역(P)은 데이터 신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 전계발광 표시장치는 영상을 표시한다.
스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(De)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(De)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
한편, 화소영역(P)에는 스위칭 및 구동 박막트랜지스터(Ts, Td)와 스토리지 커패시터(Cst) 외에 다른 박막트랜지스터와 커패시터가 더 추가될 수도 있다.
즉, 전계발광 표시장치에서는, 데이터 신호가 구동 박막트랜지스터(Td)의 게이트 전극에 인가되어, 발광다이오드(De)가 발광하여 계조를 표시하는 상대적으로 긴 시간 동안 구동 박막트랜지스터(Td)가 턴-온 된 상태를 유지하는데, 이러한 데이터 신호의 장시간 인가에 의하여 구동 박막트랜지스터(Td)는 열화(deterioration)될 수 있다. 이에 따라, 구동 박막트랜지스터(Td)의 이동도(mobility) 및/또는 문턱전압(threshold voltage: Vth)이 변하게 되며, 전계발광 표시장치의 화소영역(P)은 동일한 데이터 신호에 대하여 상이한 계조를 표시하게 되고, 휘도 불균일이 나타나 전계발광 표시장치의 화질이 저하된다.
따라서, 이러한 구동 박막트랜지스터(Td)의 이동도 및/또는 문턱전압의 변화를 보상하기 위해, 각 화소영역(P)에는 전압 변화를 감지하기 위한 적어도 하나의 센싱 박막트랜지스터 및/또는 커패시터가 더 추가될 수 있으며, 센싱 박막트랜지스터 및/또는 커패시터는 기준 전압을 인가하고 센싱전압을 출력하기 위한 기준 배선과 연결될 수 있다.
본 발명의 실시예에 따른 전계발광 표시장치에서, 발광다이오드(De)는 제1 전극과 발광층 및 제2 전극을 포함한다. 제1 전극과 발광층 및 제2 전극은 기판 상에 순차적으로 형성될 수 있으며, 스위칭 박막트랜지스터(Ts)와 구동 박막트랜지스터(Td) 및 스토리지 커패시터(Cst)는 기판과 제1 전극 사이에 형성될 수 있다. 이러한 본 발명의 실시예에 따른 전계발광 표시장치는 발광다이오드(De)의 발광층으로부터의 빛이 기판과 반대 방향, 즉, 제2 전극을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적의 하부 발광 방식에 비해 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
그런데, 빛을 투과시키기 위해, 제2 전극은 금속 물질로 비교적 얇은 두께를 가지도록 형성되거나, 투명 도전 물질로 형성되어야 한다. 이에 따라, 제2 전극의 저항이 높아지게 되며, 이러한 저항에 의해 전압 강하가 발생하게 되어 휘도 불균일의 문제가 발생할 수 있다.
따라서, 본 발명은 제2 전극의 저항을 낮추기 위해, 제2 전극을 보조 전극과 전기적으로 연결한다. 이때, 제2 전극과 보조 전극은 연결 패턴을 통해 전기적으로 연결되는데, 연결 패턴과 제2 전극 사이의 접촉 저항을 줄여 전기적 접촉 특성을 향상시키기 위해, 연결 패턴과 제2 전극 사이에 보조 패턴을 형성한다.
도 2는 본 발명의 실시예에 따른 전계발광 표시장치의 개략적인 평면도로, 뱅크 구성을 중심으로 도시한 도면이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 전계발광 표시장치에서, 도면 상의 가로 방향인 제1 방향(X축 방향)을 따라 적, 녹, 청색 부화소(R, G, B)가 순차적으로 위치하며, 제1 방향(X축 방향)에 수직한 제2 방향(Y축 방향)을 따라 동일 색의 부화소(R, G, B)가 위치한다. 적, 녹, 청색 부화소(R, G, B)는 하나의 화소를 이루며, 적, 녹, 청색 부화소(R, G, B)의 각각은 도 1의 화소영역(P)의 회로 구성을 가질 수 있다.
여기서, 적, 녹, 청색 부화소(R, G, B)는 모서리가 곡선형태의 사각형 형태를 가지는 것으로 도시하였으나, 이에 제한되지 않으며, 적, 녹, 청색 부화소(R, G, B)는 모서리가 곡선형태의 사각형이나 타원형 등 다양한 모양을 가질 수 있다.
적, 녹, 청색 부화소(R, G, B)는 서로 다른 면적을 가질 수 있다. 이러한 적, 녹, 청색 부화소(R, G, B)의 면적은 각 부화소에 구비되는 발광다이오드의 수명을 고려하여 결정된다. 일례로, 녹색 부화소(G)의 면적은 적색 부화소(R)의 면적보다 크고, 청색 부화소(B)의 면적보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다. 이와 달리, 적, 녹, 청색 부화소(R, G, B)의 면적은 동일할 수도 있다.
이러한 적, 녹, 청색 부화소(R, G, B)는 뱅크(172, 174)에 의해 정의될 수 있다. 뱅크(172, 174)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함한다.
보다 상세하게, 제1 뱅크(172)는 인접한 동일 색의 부화소(R, G, B) 사이 및 인접한 서로 다른 색의 부화소(R, G, B) 사이에 위치한다. 이러한 제1 뱅크(172)는 각 부화소(R, G, B)를 둘러싸도록 형성될 수 있다.
이와 달리, 제1 뱅크(172)는 인접한 서로 다른 색의 부화소(R, G, B) 사이에서 생략되어 있을 수도 있다. 즉, 제1 뱅크(172)는 제1 방향(X축 방향)으로 연장되어 제2 방향(Y축 방향)을 따라 인접한 동일 색의 부화소(R, G, B) 사이에만 위치할 수 있다.
다음, 제1 뱅크(172) 상부에 제2 뱅크(174)가 형성된다. 제2 뱅크(174)는 동일 색의 부화소(R, G, B) 열에 대응하여 개구부(174a)를 가지며, 제1 방향(X축 방향)을 따라 인접한 서로 다른 색의 부화소(R, G, B) 사이에 위치한다.
이에 따라, 개구부(174a)는 제2 방향(Y축 방향)을 따라 연장되며, 제2 방향(Y축 방향)의 길이는 제1 방향(X축 방향)의 길이, 즉, 폭보다 길다. 이러한 개구부(174a)는 제1 방향(X축 방향)에 평행한 단변을 가지며, 제2 방향(Y축 방향)에 평행한 장변을 가진다. 이때, 제1 방향(X축 방향)을 따라 인접한 서로 다른 색의 부화소(R, G, B) 사이에서 제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가질 수 있다.
또한, 제2 뱅크(174)는 제1 방향(X축 방향)을 따라 연장된 연장부(174c)를 가질 수 있다. 일례로, 연장부(174c)는 제2 방향(Y축 방향)을 따라 인접한 청색 부화소(B) 사이에 위치하며, 제1 뱅크(172)와 중첩할 수 있다.
한편, 제1 뱅크(172)와 제2 뱅크(174)는 연장부(174c)에 대응하여 각각 제1 및 제2 보조 컨택홀(172b, 174b)을 가진다.
여기서, 연장부(174c)와 제1 및 제2 보조 컨택홀(172b, 174b)은 적, 녹, 청색 부화소(R, G, B)를 포함하는 하나의 화소에 대응하여 하나씩 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 연장부(174c)와 제1 및 제2 보조 컨택홀(172b, 174b)의 위치 및 개수는 달라질 수 있다.
도시하지 않았지만, 이러한 제1 및 제2 보조 컨택홀(172b, 174b)이 형성된 연장부(174c)에 대응하여 보조 전극과 연결 패턴이 형성되고, 연결 패턴은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된다. 또한, 연결 패턴과 제2 전극 사이에는 보조 패턴이 형성된다. 이에 따라, 발광다이오드의 제2 전극은 연결 패턴을 통해 보조 전극과 전기적으로 연결되며, 보조 패턴에 의해 연결 패턴과 제2 전극 사이의 접촉 저항을 줄일 수 있다.
이러한 본 발명의 실시예에 따른 전계발광 표시장치의 구성에 대해 도면을 참조하여 상세히 설명한다.
<제1 실시예>
도 3은 본 발명의 제1 실시예에 따른 전계발광 표시장치의 개략적인 단면도로, 도 2의 I-I'선에 대응하며, 하나의 화소영역을 도시한다.
도 3에 도시한 바와 같이, 기판(100) 상부에 버퍼층(120)이 실질적으로 기판(100) 전면에 형성된다. 기판(100)은 유리 기판이나 플라스틱 기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
버퍼층(120)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
버퍼층(120) 상부에는 금속과 같은 도전성 물질로 제1 게이트 전극(122)과 제2 게이트 전극(124), 커패시터 전극(126) 그리고 제1 보조 전극(128)이 형성된다.
제1 게이트 전극(122)과 제2 게이트 전극(124), 커패시터 전극(126) 그리고 제1 보조 전극(128)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 제1 게이트 전극(122)과 제2 게이트 전극(124), 커패시터 전극(126) 그리고 제1 보조 전극(128)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다.
여기서, 제1 보조 전극(128)은 평면에서 기판(100)에 평행한 제1 방향(X축 방향)으로 연장될 수 있다. 이에 따라, 제1 보조 전극(128)은 제1 방향(X축 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
한편, 제1 및 제2 게이트 전극(122, 124)과 동일 물질로 동일 층에 게이트 배선(도시하지 않음)이 더 형성될 수 있다. 게이트 배선은 제1 방향(X축 방향)으로 연장되어 형성될 수 있으며, 이 경우, 게이트 배선과 제1 보조 전극(128)은 서로 평행할 수 있다.
제1 게이트 전극(122)과 제2 게이트 전극(124), 커패시터 전극(126) 그리고 제1 보조 전극(128) 상부에는 절연물질로 게이트 절연막(130)이 형성된다. 게이트 절연막(130)은 실질적으로 기판(100) 전면에 위치하고, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다.
게이트 절연막(130)은 제1 게이트 전극(122)을 노출하는 제1 컨택홀(130a)과 제1 보조 전극(128)을 노출하는 제2 컨택홀(130b)을 가진다.
게이트 절연막(130) 상부에는 제1 반도체층(132)과 제2 반도체층(134)이 형성된다. 제1 반도체층(132)은 제1 게이트 전극(122)과 중첩하고, 제2 반도체층(134)은 제2 게이트 전극(124)과 중첩한다. 제1 반도체층(132)과 제2 반도체층(134)은 제1 컨택홀(130a)과 이격되어 있다.
제1 및 제2 반도체층(132, 134)은 산화물 반도체 물질로 이루어질 수 있다. 이러한 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)으로 형성되는 것이 바람직하다.
이와 달리, 제1 및 제2 반도체층(132, 134)은 비정질 실리콘으로 이루어질 수도 있다.
제1 및 제2 반도체층(132, 134) 상부에는 금속과 같은 도전성 물질로 이루어진 제1 소스 및 제1 드레인 전극(140, 142)과 제2 소스 및 제2 드레인 전극(144, 146)이 형성된다.
보다 상세하게, 제1 반도체층(132) 상부에는 제1 소스 전극(140)과 제1 드레인 전극(142)이 형성되고, 제2 반도체층(134) 상부에는 제2 소스 전극(144)과 제2 드레인 전극(146)이 형성된다. 제1 소스 전극(140)과 제1 드레인 전극(142)은 제1 반도체층(132)과 중첩 및 접촉하고, 제2 소스 전극(144)과 제2 드레인 전극(146)은 제2 반도체층(134)과 중첩 및 접촉한다.
제1 소스 및 제1 드레인 전극(140, 142)과 제2 소스 및 제2 드레인 전극(144, 146)은 알루미늄(Al)이나 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 텅스텐(W) 또는 이들의 합금 중 적어도 하나로 형성될 수 있으며, 단일층 또는 다중층 구조일 수 있다. 일례로, 제1 소스 및 제1 드레인 전극(140, 142)과 제2 소스 및 제2 드레인 전극(144, 146)은 몰리브덴-티타늄 합금(MoTi)의 하부층과 구리(Cu)의 상부층을 포함하는 이중층 구조를 가질 수 있으며, 상부층의 두께가 하부층의 두께보다 두꺼울 수 있다. 이와 달리, 제1 소스 및 제1 드레인 전극(140, 142)과 제2 소스 및 제2 드레인 전극(144, 146)은 삼중층 구조를 가질 수도 있다.
제1 드레인 전극(142)은 커패시터 전극(126)과 중첩하여 스토리지 커패시터(storage capacitor)를 이룬다. 또한, 제2 드레인 전극(146)은 제1 게이트 전극(122)과 중첩하며, 제1 컨택홀(130a)을 통해 제1 게이트 전극(122)과 접촉한다.
제1 게이트 전극(122)과 제1 반도체층(132), 제1 소스 전극(140) 및 제1 드레인 전극(142)은 제1 박막트랜지스터(T1)를 이루고, 제2 게이트 전극(124)과 제2 반도체층(134), 제2 소스 전극(144) 및 제2 드레인 전극(146)은 제2 박막트랜지스터(T2)를 이룬다.
이러한 제1 및 제2 박막트랜지스터(T1, T2)는 반도체층(132, 134)의 하부에게이트 전극(122, 124)이 위치하고 반도체층(132, 134)의 상부에 소스 및 드레인 전극(140, 142, 144, 146)이 위치하는 역 스태거드(inverted staggered) 구조를 가진다.
이와 달리, 제1 및 제2 박막트랜지스터(T1, T2)는 반도체층의 일측, 즉, 반도체층의 상부에 게이트 전극과 소스 및 드레인 전극이 위치하는 코플라나(coplanar) 구조를 가질 수도 있다. 이 경우, 반도체층은 산화물 반도체 물질 또는 다결정 실리콘으로 이루어질 수 있다. 반도체층이 다결정 실리콘으로 이루어질 경우, 반도체층의 양 가장자리에는 불순물이 도핑되어 있을 수 있다.
여기서, 제1 박막트랜지스터(T1)는 도 1의 구동 박막트랜지스터(Td)에 해당하고, 제2 박막트랜지스터(T2)는 도 1의 스위칭 박막트랜지스터(도 1의 Ts)에 해당한다. 도시하지 않았지만, 제1 및 제2 박막트랜지스터(T1, T2)와 동일한 구성을 갖는 센싱 박막트랜지스터가 더 형성될 수 있다.
또한, 층간 절연막(130) 상부에는 제1 소스 및 제1 드레인 전극(140, 142) 그리고 제2 소스 및 제2 드레인 전극(144, 146)과 동일 물질로 제2 보조 전극(148)이 더 형성된다. 제2 보조 전극(148)은 제1 보조 전극(128)과 중첩하며, 제2 컨택홀(130b)을 통해 제1 보조 전극(128)과 접촉한다. 이러한 제2 보조 전극(148)은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)을 따라 연장되어 제2 방향(Y축 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
한편, 층간 절연막(140) 상부에는 제1 소스 및 제1 드레인 전극(140, 142) 그리고 제2 소스 및 제2 드레인 전극(144, 146)과 동일 물질로 데이터 배선(도시하지 않음)과 고전위 배선(도시하지 않음)이 더 형성될 수 있다. 이러한 데이터 배선과 고전위 배선은 제2 방향(Y축 방향)을 따라 연장되어 형성될 수 있다. 이에 따라, 데이터 배선과 고전위 배선 및 제2 보조 전극(148)은 서로 평행할 수 있다.
도시하지 않았지만, 기판(100)과 버퍼층(120) 사이에는 차광 패턴이 더 형성될 수 있다. 이러한 차광 패턴은 제1 및 제2 반도체층(132, 134)과 중첩하며, 제1 및 제2 반도체층(132, 134)으로 입사되는 빛을 차단하여 제1 및 제2 반도체층(132, 134)이 빛에 의해 열화되는 것을 방지한다. 이때, 복수의 차광 패턴이 제1 및 제2 반도체층(132, 134)에 각각 중첩할 수도 있고, 하나의 차광 패턴이 제1 및 제2 반도체층(132, 134) 모두와 중첩할 수도 있다.
이러한 차광 패턴은 금속과 같은 도전성 물질로 이루어 질 수 있다.
또한, 차광 패턴과 동일 물질로 보조 배선(도시하지 않음)이 더 형성될 수도 있다. 보조 배선은 제1 및 제2 보조 전극(128, 148)과 중첩하여 전기적으로 연결될 수 있다.
이러한 보조 배선은 제1 방향(X축 방향) 및/또는 제2 방향(Y축 방향)으로 연장될 수 있다. 일례로, 보조 배선은 제1 방향(X축 방향)을 따라 연장되어 제1 방향(X축 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 또는, 보조 배선은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)을 따라 연장되어 제2 방향(Y축 방향)을 따라 배열된 다수의 화소영역에 대응하도록 형성될 수 있다. 이와 달리, 보조 배선은 제1 및 제2 방향(X축 및 Y축 방향)을 따라 연장되어 격자 구조(lattice structure)를 가질 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
다음, 제1 소스 및 제1 드레인 전극(140, 142)과 제2 소스 및 제2 드레인 전극(144, 146) 그리고 제2 보조 전극(148) 상부에는 절연물질로 이루어진 보호층(150)이 실질적으로 기판(100) 전면에 형성된다. 보호층(150)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다.
이어, 보호층(150) 상부에는 절연물질로 오버코트층(155)이 실질적으로 기판(100) 전면에 형성된다. 오버코트층(155)은 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수 있다. 이러한 오버코트층(155)은 하부막에 의한 단차를 없애며, 실질적으로 평탄한 상면을 가진다.
여기서, 보호층(150)과 오버코트층(155) 중 하나는 생략될 수도 있는데, 일례로, 보호층(150)이 생략될 수 있으며, 이에 제한되지 않는다.
오버코트층(155)은 보호층(150)과 함께 제1 드레인 전극(142)을 노출하는 드레인 컨택홀(155a)을 가진다. 또한, 오버코트층(155)은 보호층(150)과 함께 제2 보조 전극(148)을 노출하는 제3 컨택홀(155b)을 가진다.
오버코트층(155) 상부에는 비교적 높은 일함수를 가지는 제1 전극(160)이 형성된다. 제1 전극(160)은 드레인 컨택홀(155a)을 통해 제1 드레인 전극(142)과 접촉한다.
도시하지 않았지만, 제1 전극(160)은 다중충 구조를 가질 수 있다. 일례로, 제1 전극(160)은 오버코트층(155) 상부에 순차적으로 적층된 제1층과 제2층 및 제3층을 포함할 수 있다. 이에 따라, 제1층이 오버코트층(155)과 접촉하고, 제2층이 제1층과 제3층 사이에 위치할 수 있다.
여기서, 제3층은 비교적 일함수(work function)가 높은 도전성 물질로 이루어지며, 일례로, 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 이루어질 수 있다. 또한, 제2층은 비교적 반사율이 높은 금속 물질로 이루어지며, 일례로, 은(Ag)이나 알루미늄(Al) 또는 알루미늄-팔라듐-구리(Al-Pd-Cu: APC) 합금으로 이루어질 수 있다. 이러한 제3층의 일함수는 제2층의 일함수보다 높다.
한편, 제1층은 제2층과 오버코트층(155) 사이의 접착(adhesion) 특성을 개선하기 위한 것으로, 생략될 수도 있다. 일례로, 제1층은 ITO나 IZO와 같은 투명 도전성 물질로 이루어질 수 있으며, 이에 제한되지 않는다.
이때, 제2층의 두께는 제3층의 두께보다 두꺼울 수 있다. 일례로, 제2층의 두께는 80~100 nm이고, 제3층의 두께는 10~80 nm일 수 있으며, 이에 제한되지 않는다. 또한, 제1층의 두께는 제2층의 두께보다 작고, 제3층의 두께보다 작거나 같을 수 있다. 일례로, 제1층의 두께는 10 nm일 수 있으며, 이에 제한되지 않는다.
또한, 오버코트층(155) 상부에는 제1 전극(160)과 동일 물질로 연결 패턴(162)이 형성된다. 이에 따라, 연결 패턴(162)은 제1층과 제2층 및 제3층을 포함할 수 있다. 이때, 제2층은 제1층과 제3층 사이에 위치하고, 제1층은 제2층과 기판(100) 사이, 보다 상세하게는, 제2층과 오버코트층(155) 사이에 위치할 수 있다. 연결 패턴(162)은 제3 컨택홀(155b)을 통해 제2 보조 전극(148)과 접촉한다.
한편, 앞서 언급한 바와 같이, 제1 전극(160)의 제1층이 생략되어 제1 전극(160)이 이중층으로 이루어질 경우, 연결 패턴(162)의 제1층도 생략되어 연결 패턴(162)은 이중층 구조를 가진다.
제1 전극(160)과 연결 패턴(162) 상부에는 절연물질로 뱅크(172, 174)가 형성된다. 뱅크(172, 174)는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 포함한다.
보다 상세하게, 제1 뱅크(172)는 제1 전극(160)의 가장자리와 중첩하고, 제1 전극(160)의 가장자리를 덮으며, 제1 전극(160)의 중앙부를 노출한다. 또한, 제1 뱅크(172)는 연결 패턴(162) 상부에도 형성되어 연결 패턴(162)의 가장자리를 덮으며, 연결 패턴(162)의 중앙부를 노출하는 제1 보조 컨택홀(172b)을 가진다.
이러한 제1 뱅크(172)는 친수성 특성을 갖는 물질, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 제1 뱅크(172)는 폴리이미드로 형성될 수도 있다.
제1 뱅크(172) 상부에는 제2 뱅크(174)가 형성된다. 이때, 제2 뱅크(174)의 적어도 상면은 소수성이며, 제2 뱅크(174)의 측면은 소수성 또는 친수성일 수 있다.
제2 뱅크(174)는 제1 전극(160)의 중앙부를 노출하는 개구부(174a)를 가진다. 앞서 언급한 바와 같이, 제2 뱅크(174)의 개구부(174a)는 동일 색의 부화소 열에 대응하여 형성될 수 있다.
제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가지고 제1 뱅크(172) 상부에 위치하며, 제1 뱅크(172)의 가장자리를 노출한다. 또한, 제2 뱅크(174)의 두께는 제1 뱅크(172)의 두께보다 두꺼울 수 있다.
이러한 제2 뱅크(174)는 소수성 특성을 갖는 유기절연물질로 형성될 수 있다. 이와 달리, 제2 뱅크(174)는 친수성 특성을 갖는 유기절연물질로 형성되고 소수성 처리될 수도 있다.
또한, 제2 뱅크(174)는 제1 보조 컨택홀(172b)에 대응하여 제2 보조 컨택홀(174b)을 가지며, 연결 패턴(162)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된다.
다른 화소영역에서는 이러한 연결 패턴(162)과 제1 및 제2 보조 컨택홀(172b, 174b)이 생략될 수 있다. 즉, 연결 패턴(162)과 제1 및 제2 보조 컨택홀(172b, 174b)은 일부 화소영역에만 형성될 수 있다.
일례로, 적, 녹, 청색 부화소를 포함하는 하나의 화소에 대응하여 하나의 연결 패턴(162)과 하나의 제1 및 제2 보조 컨택홀(172b, 174b)이 형성될 수 있으며, 연결 패턴(162)과 제1 및 제2 보조 컨택홀(172b, 174b)은 청색 부화소에 대응하여 형성될 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
한편, 도시하지 않은 제1 전극(160)의 다른 가장자리 상부에는 제1 뱅크(172)만이 위치할 수 있다.
또한, 도 3에서는 제1 뱅크(172)와 제2 뱅크(174)가 다른 물질로 분리되어 형성되어 있으나, 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)는 동일 물질로 이루어지고, 일체로 형성될 수도 있다. 일례로, 상면이 소수성인 유기층을 기판(100) 전면에 형성한 다음, 투과부와 차단부 및 반투과부를 포함하는 하프톤 마스크를 이용하여 이를 패터닝함으로써, 서로 다른 폭과 두께를 갖는 제1 뱅크(172)와 제2 뱅크(174)를 형성할 수도 있다.
노출된 제1 전극(160) 상부에는 발광층(180)이 형성된다. 발광층(180)은 제1 전극(160) 상부로부터 순차적으로 위치하는 제1 전하보조층(182)과, 발광물질층(light-emitting material layer)(184), 그리고 제2 전하보조층(186)을 포함할 수 있다. 발광물질층(184)은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
제1 전하보조층(182)은 정공보조층(hole auxiliary layer)일 수 있으며, 정공보조층은 정공주입층(hole injecting layer: HIL)과 정공수송층(hole transporting layer: HTL) 중 적어도 하나를 포함할 수 있다. 또한, 제2 전하보조층(186)은 전자보조층(electron auxiliary layer)일 수 있으며, 전자보조층은 전자주입층(electron injecting layer: EIL)과 전자수송층(electron transporting layer: ETL) 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
여기서, 제1 전하보조층(182)과 발광물질층(184)의 각각은 용액 공정을 통해 형성될 수 있다. 이에 따라, 공정을 단순화하고 대면적 및 고해상도의 표시장치를 제공할 수 있다. 용액 공정으로는 스핀 코팅법이나 잉크젯 프린팅법 또는 스크린 프린팅법이 사용될 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 제2 뱅크(174)의 개구부(174a)는 동일 색의 부화소 열에 대응하여 형성되므로, 동일 색의 부화소 열에 대응하는 각 화소영역에 서로 다른 노즐을 통해 적하된 용액은 서로 연결되며, 이러한 용액을 건조하여 제1 전하보조층(182)과 발광물질층(184)을 형성한다. 이로 인해, 제1 전하보조층(182)과 발광물질층(184)의 각각은, 동일 색의 부화소 열에 대응하는 인접한 화소영역에서 서로 연결되어 일체로 형성된다. 따라서, 노즐 간의 적하량 편차를 최소화하며, 각 화소영역에 형성되는 박막 두께를 균일하게 할 수 있다.
이때, 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서 용매의 증발 속도는 차이가 있다. 즉, 제2 뱅크(174) 근처에서 용매의 증발 속도가 다른 부분에서보다 빠르며, 이에 따라, 제2 뱅크(174)와 인접한 부분에서 제1 전하보조층(182)과 발광물질층(184)은 제2 뱅크(174)에 가까워질수록 그 높이가 높아진다.
반면, 제2 전하보조층(186)은 열 증착 공정(thermal evaporation process)을 통해 형성될 수 있다. 이에 따라, 제2 전하보조층(186)은 실질적으로 기판(100) 전면에 형성될 수 있다. 즉, 제2 전하보조층(186)은 제2 뱅크(174)의 상면과 측면에도 형성될 수 있으며, 연결 패턴(162) 상부에도 형성될 수 있다.
발광층(180) 상부, 구체적으로, 제2 전하 보조층(186) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(190)이 실질적으로 기판(100) 전면에 형성된다. 여기서, 제2 전극(190)은 알루미늄(Al)이나 마그네슘(Mg), 은(Ag) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(190)은 발광층(180)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. 일례로, 제2 전극(190)은 5 nm 내지 10 nm의 두께를 가질 수 있으며, 이에 제한되지 않는다.
이와 달리, 제2 전극(190)은 인듐-갈륨-옥사이드(indium-gallium-oxide: IGO)나 IZO와 같은 투명 도전성 물질로 형성될 수도 있다.
제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(160)은 애노드(anode)의 역할을 하고, 제2 전극(190)은 캐소드(cathode)의 역할을 할 수 있으며, 이에 제한되지 않는다.
이때, 각 화소영역의 발광다이오드(De)는 방출하는 빛의 파장에 따라 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다.
한편, 도시하지 않았지만, 제2 전극(190) 상부의 실질적으로 기판(100) 전면에는 캐핑층(capping layer)이 형성될 수 있다. 이러한 캐핑층은 비교적 높은 굴절률을 가지는 절연물질로 형성될 수 있으며, 표면 플라즈마 공진(surface plasma resonance)에 의해 캐핑층을 따라 이동하는 빛의 파장이 증폭되고 이로 인해 피크(peak)의 세기(intensity)가 증가하여, 상부 발광 방식 전계발광 표시장치에서의 광 효율을 향상시킬 수 있다. 일례로, 캐핑층은 유기막이나 무기막의 단일막 또는 유기/무기 적층막의 형태로 이루어질 수 있다.
앞서 언급한 바와 같이, 본 발명의 전계발광 표시장치는 발광다이오드(De)의 발광층(180)으로부터의 빛이 기판(100)과 반대 방향, 즉, 제2 전극(190)을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적의 하부 발광 방식에 비해 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
그런데, 빛을 투과시키기 위해, 제2 전극(190)은 금속 물질로 비교적 얇은 두께를 가지도록 형성되거나, 투명 도전 물질로 형성되어 제2 전극(190)의 저항이 높아지게 된다. 따라서, 제2 전극(190)의 저항을 낮추기 위해, 본 발명의 제2 전극(190)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)과 전기적으로 연결된다. 이에 따라, 제2 전극(190)은 연결 패턴(162)을 통해 제1 및 제2 보조 전극(114, 146)과 전기적으로 연결된다.
이때, 제2 전극(190)과 연결 패턴(162) 사이에는 제2 전하보조층(186)이 위치하는데, 제2 전하보조층(186)은 절연 특성을 가져 저항으로 작용하므로 제2 전극(190)과 연결 패턴(162)의 접촉 특성이 저하된다. 또한, 각 화소영역의 제1 및 제2 보조 컨택홀(172b, 174b)에 작용하는 저항의 크기가 달라 화소영역 간 발광 편차를 유발한다. 게다가, 제1 전극(160)과 연결 패턴(162)이 은(Ag)을 포함할 경우, 제2 전극(190)과 연결 패턴(162) 사이의 높은 저항으로 인해, 은(Ag)이 용출되는 문제가 발생한다.
그러나, 본 발명에서는 제2 전극(190)과 연결 패턴(162) 사이, 보다 상세하게는, 제2 전하보조층(186)과 연결 패턴(162) 사이에 보조 패턴(200)을 형성하여, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시키고, 각 화소영역에서의 발광을 균일하게 할 수 있다.
이에 대해, 도 4와 도 5를 참조하여 상세히 설명한다.
도 4와 도 5는 각각 도 3의 A1영역에 대응하는 개략적인 확대 평면도 및 단면도로, 도 4는 본 발명의 제1 실시예에 따른 전계발광 표시장치에서 보조 패턴의 평면 구조를 도시한 상면도이고, 도 5는 도 4의 II-II'선에 대응하는 단면도이다.
도 4와 도 5에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174)의 제1 및 제2 컨택홀(172b, 174b)에 대응하는 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되고, 연결 패턴(162)과 제2 전하보조층(186) 사이에 보조 패턴(200)이 형성된다.
보다 상세하게, 연결 패턴(162) 상부에 제1 보조 컨택홀(172b)을 갖는 제1 뱅크(172)와 제2 보조 컨택홀(174b)을 갖는 제2 뱅크(174)가 순차적으로 형성되고, 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)이 노출된다.
다음, 제1 및 제2 보조 컨택홀(172b, 174b)에 대응하여 제1 및 제2 제2 뱅크(172, 174) 상부에 보조 패턴(200)이 형성된다. 보조 패턴(200)은 연결 패턴(162)과 접촉하고, 제1 뱅크(172)의 측면을 덮으며 접촉한다. 또한, 보조 패턴(200)은 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과도 접촉할 수 있다. 이와 달리, 보조 패턴(200)은 제2 뱅크(174)의 측면과 이격되거나, 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과 이격될 수도 있다.
이러한 보조 패턴(200)은 제1 및 제2 보조 컨택홀(172b, 174b)의 가장자리를 따라 형성된다. 이에 따라, 보조 패턴(200)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162)의 상면을 노출한다.
여기서, 보조 패턴(200)은 도전성 물질로 이루어진다. 일례로, 보조 패턴(200)은 ITO나 IZO와 같은 금속 산화물로 이루어지거나, 텅스텐(W), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 구리(Cu) 등과 같이 대기 상태에서 비교적 저항이 낮은 금속으로 이루어질 수 있으며, 이에 제한되지 않는다.
이어, 노출된 연결 패턴(162)과 보조 패턴(200) 및 제2 뱅크(174) 상부에는 제2 전하보조층(186)과 제2 전극(190)이 순차적으로 형성된다.
본 발명에서 보조 패턴(200)의 측면은 제1 뱅크(172)의 측면보다 큰 경사각을 가진다. 즉, 보조 패턴(200)의 측면은 기판(도 5의 100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(a1)을 가지며, 제1 뱅크(172)의 측면은 기판(도 5의 100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(b1)을 가진다. 여기서, 제1 경사각(a1)이 제2 경사각(b1)보다 크다. 이러한 보조 패턴(200)의 측면은 제1 경사각(a1)이 90도 보다 작은 정경사를 가질 수 있다. 일례로, 제1 경사각(a1)은 75도 이상이고 90도 미만일 수 있으며, 이에 제한되지 않는다.
또한, 보조 패턴(200)의 측면은 제2 뱅크(174)의 측면보다 큰 경사각을 가질 수 있다. 이때, 제2 뱅크(174)의 측면의 경사각은 제1 뱅크(172)의 측면의 제2 경사각(b1)보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이러한 보조 패턴(200)의 측면이 비교적 큰 경사각을 가지도록 함으로써, 보조 패턴(200)의 측면에서 제2 전하보조층(186)의 두께는 다른 부분에서 제2 전하보조층(186)의 두께보다 얇다. 즉, 보조 패턴(200)의 측면에서 제2 전하보조층(186)의 두께는 제2 뱅크(174)의 상면과 측면에서의 제2 전하보조층(186)의 두께보다 작고, 연결 패턴(162)과 접촉하는 제2 전하보조층(186)의 두께보다도 작다.
이에 따라, 보조 패턴(200)과 제2 전극(190) 사이의 제2 전하보조층(186)의 두께는 연결 패턴(162)과 제2 전극(190) 사이의 제2 전하보조층(186)의 두께보다 작다. 즉, 보조 패턴(200)과 제2 전극(190) 사이의 거리는 연결 패턴(162)과 제2 전극(190) 사이의 거리보다 짧다. 두 도전층 사이의 거리가 가까워질수록 접촉 저항이 감소되어 오믹(ohmic) 특성을 나타내므로, 보조 패턴(200)과 제2 전극(190) 사이의 접촉 저항은 연결 패턴(162)과 제2 전극(190) 사이의 접촉 저항보다 작다.
따라서, 본 발명의 제1 실시예에 따른 보조 패턴(200)은 연결 패턴(162)에 비해 제2 전극(190)과의 거리를 짧게 하고 연결 패턴(162)과 접촉함으로써, 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 보조 패턴(200)의 높이, 즉, 연결 패턴(162)의 상면으로부터 보조 패턴(200)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 보조 패턴(200)의 높이는 1 ㎛ 내지 1.5 ㎛일 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치에서는 발광층(180)의 일부를 용액 공정에 의해 형성함으로써, 미세 금속 마스크를 생략하여 제조 비용을 줄일 수 있으며, 대면적 및 고해상도를 갖는 표시장치를 구현할 수 있다.
또한, 본 발명의 제1 실시예에 따른 전계발광 표시장치는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있다. 여기서, 제2 전극(190)은 빛을 투과시키기 위해 비교적 얇은 두께를 가지도록 형성되어 저항이 높아지게 되는데, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(128, 148)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 제2 전극(190)과 연결 패턴(162) 사이, 보다 상세하게는, 제2 전하보조층(186)과 연결 패턴(162) 사이에 도전성 물질로 이루어진 보조 패턴(200)을 형성함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
한편, 제1 및 제2 보조 전극(128, 148) 중 하나는 생략될 수도 있다.
이러한 보조 패턴(200)은 마스크 공정을 통해 형성될 수 있는데, 제1 전극(160) 상부에 직접 도전성 물질을 증착하고 패터닝할 경우, 제1 전극(160)이 손상되어 발광부가 영향을 받을 수 있다. 따라서, 본 발명은 발광부를 보호하면서 보조 패턴(200)을 형성할 수 있는 방법을 제시한다.
이러한 본 발명의 제1 실시예에 따른 전계발광 표시장치의 제조 방법에 대해 도 6a 내지 도 6j를 참조하여 상세히 설명한다.
도 6a 내지 도 6j는 본 발명의 제1 실시예에 따른 전계발광 표시장치의 제조 과정에서 전계발광 표시장치를 개략적으로 도시한 단면도다.
먼저, 도 6a에 도시한 바와 같이, 기판(100) 상부에 무기절연물질을 증착하여 실질적으로 기판(100) 전면에 버퍼층(120)을 형성한다. 이어, 버퍼층(120) 상부에 도전성 물질을 증착하고 마스크 공정을 통해 패터닝함으로써, 제1 게이트 전극(122)과 제2 게이트 전극(124), 커패시터 전극(126) 그리고 제1 보조 전극(128)을 형성한다.
다음, 제1 게이트 전극(122)과 제2 게이트 전극(124), 커패시터 전극(126) 그리고 제1 보조 전극(128) 상부에 무기절연물질을 증착하여 게이트 절연막(130)을 형성하고, 마스크 공정을 통해 게이트 절연막(130)을 패터닝함으로써, 제1 게이트 전극(122)을 노출하는 제1 컨택홀(130a)과 제 1 보조 전극(128)을 노출하는 제2 컨택홀(130b)을 형성한다.
다음, 게이트 절연막(130) 상부에 반도체 물질을 증착하고 마스크 공정을 통해 패터닝함으로써, 제1 및 제2 반도체층(132, 134)을 형성한다. 제1 반도체층(132)은 제1 게이트 전극(122)과 중첩하고, 제2 반도체층(134)은 제2 게이트 전극(124)과 중첩한다.
여기서, 반도체 물질은 산화물 반도체 물질이나 비정질 실리콘일 수 있다.
다음, 제1 및 제2 반도체층(132, 134) 상부에 도전성 물질을 증착하고 마스크 공정을 통해 패터닝함으로써, 제1 소스 및 제1 드레인 전극(140, 142)과 제2 소스 및 제2 드레인 전극(144, 146) 그리고 제2 보조 전극(148)을 형성한다.
제1 소스 및 제1 드레인 전극(140, 142)은 제1 반도체층(132)과 중첩 및 접촉하고, 제2 소스 및 제2 드레인 전극(144, 146)은 제2 반도체층(134)과 중첩 및 접촉한다. 여기서, 제1 드레인 전극(142)은 커패시터 전극(126)과 중첩하여 스토리지 커패시터(storage capacitor)를 이루고, 제2 드레인 전극(146)은 제1 게이트 전극(122)과 중첩하며, 제1 컨택홀(130a)을 통해 제1 게이트 전극(122)과 접촉한다.
제1 게이트 전극(122)과 제1 반도체층(132), 제1 소스 전극(140) 및 제1 드레인 전극(142)은 제1 박막트랜지스터(T1)를 이루고, 제2 게이트 전극(124)과 제2 반도체층(134), 제2 소스 전극(144) 및 제2 드레인 전극(146)은 제2 박막트랜지스터(T2)를 이룬다.
또한, 제2 보조 전극(148)은 제1 보조 전극(128)과 중첩하며, 제2 컨택홀(130b)을 통해 제1 보조 전극(128)과 접촉한다.
다음, 제1 소스 및 제1 드레인 전극(140, 142)과 제2 소스 및 제2 드레인 전극(144, 146) 그리고 제2 보조 전극(148) 상부에 무기절연물질을 증착하여 보호층(150)을 형성하고, 보호층(150) 상부에 유기절연물질을 도포하여 오버코트층(155)을 형성한다. 이어, 마스크 공정을 통해 오버코트층(155)과 보호층(150)을 패터닝하여 드레인 컨택홀(155a)과 제3 컨택홀(155b)을 형성한다.
드레인 컨택홀(155a)은 제1 드레인 전극(142)의 일부를 노출하고, 제3 컨택홀(155b)은 제2 보조 전극(148)을 노출한다.
여기서, 보호층(150)과 오버코트층(155)은 동일 마스크 공정을 통해 패터닝되는 것으로 설명하였으나, 보호층(150)과 오버코트층(155)은 서로 다른 마스크 공정을 통해 패터닝될 수도 있다. 즉, 무기절연물질을 증착하여 보호층(150)을 형성하고 마스크 공정을 통해 보호층(150)을 패터닝한 다음, 유기절연물질을 도포하여 오버코트층(155)을 형성하고 별도의 마스크 공정을 통해 오버코트층(155)을 패터닝할 수도 있다.
다음, 오버코트층(155) 상부에 도전성 물질을 증착하고 마스크 공정을 통해 이를 패터닝하여 제1 전극(160)과 연결 패턴(162)을 형성한다.
여기서, 제1 전극(160)은 드레인 컨택홀(155a)을 통해 제1 드레인 전극(142)과 접촉하고, 연결 패턴(162)은 제3 컨택홀(155b)을 통해 제2 보조 전극(148)과 접촉한다.
이러한 제1 전극(160)과 연결 패턴(162)은 다중층 구조를 가질 수 있다. 일례로, 제1 전극(160)과 연결 패턴(162)은 제1층과 제2층 및 제3층을 포함할 수 있으며, 제1 도전층과 제2 도전층 및 제3 도전층을 순차적으로 형성하고 패터닝하여 제1층과 제2층 및 제3층을 포함하는 제1 전극(160)과 연결 패턴(162)을 형성할 수 있다. 여기서, 제2 도전층은 은(Ag)으로 이루어진다. 또한, 제1 및 제3 도전층은 ITO나 IZO로 이루어질 수 있으며, 이에 제한되지 않는다.
다음, 제1 전극(160) 및 연결 패턴(162) 상부에 절연물질을 증착하고 마스크 공정을 통해 패터닝하여 친수성의 제1 뱅크(172)를 형성한다. 제1 뱅크(172)는 제1 전극(160)의 가장자리와 중첩하고, 제1 전극(160)의 가장자리를 덮으며, 제1 전극(160)의 중앙부를 노출한다. 또한, 제1 뱅크(172)는 연결 패턴(162)의 가장자리를 덮으며, 연결 패턴(162)의 중앙부를 노출하는 제1 보조 컨택홀(172b)을 가진다.
이어, 제1 뱅크(172) 상부에 유기물질을 도포하고 마스크 공정을 통해 패터닝하여 소수성의 제2 뱅크(174)를 형성한다. 제2 뱅크(174)는 제1 뱅크(172)보다 좁은 폭을 가지고 제1 뱅크(172) 상부에 위치하며, 제1 뱅크(172)의 가장자리를 노출한다. 이러한 제2 뱅크(174)는 제1 전극(160)의 중앙부를 노출하는 개구부(174a)를 가진다. 또한, 제2 뱅크(174)는 제1 보조 컨택홀(172b)에 대응하여 제2 보조 컨택홀(174b)을 가지며, 연결 패턴(162)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된다.
제2 뱅크(174)는 빛에 노출된 부분이 현상 후 남게 되는 네거티브(negative) 감광성을 갖는 물질로 형성될 수 있다. 이와 달리, 제2 뱅크(174)는 빛에 노출되지 않은 부분이 현상 후 남게 되는 포지티브(positive) 감광성을 갖는 물질로 형성될 수도 있다.
한편, 본 발명에서는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)가 서로 다른 마스크 공정을 통해 형성되는 것으로 설명하였으나, 제1 뱅크(172)와 제2 뱅크(174)는 동일 마스크 공정을 통해 형성될 수도 있다. 일례로, 유기물층을 기판(100) 전면에 형성한 다음, 광투과부와 광차단부 및 반투과부를 포함하는 하프톤 마스크를 이용하여 노광 후 패터닝함으로써, 일체로 이루어지고 서로 다른 폭과 두께를 갖는 친수성의 제1 뱅크(172)와 소수성의 제2 뱅크(174)를 형성할 수도 있다. 이때, 유기물층은 소수성을 가질 수 있다. 이와 달리, 유기물층은 친수성을 가지며, 추후 소수성 처리될 수도 있다.
다음, 도 6b에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174) 상부에 포토레지스트를 도포하여 제1 포토레지스트층(310)을 형성한다. 이어, 제1 포토레지스트층(310) 상부에 노광 마스크(M1)를 배치하고, 노광 마스크(M1)를 통해 제1 포토레지스트층(310)을 노광한다.
노광 마스크(M1)는 광투과부(TA)와 광차단부(BA)를 포함한다. 광투과부(TA)는 제1 및 제2 보조 컨택홀(172b, 174b)의 가장자리에 대응하고, 광차단부(BA)는 나머지 영역에 대응한다. 여기서, 제1 포토레지스트층(310)은 포지티브(positive) 감광성을 가질 수 있다.
이와 달리, 제1 포토레지스트층(310)은 네거티브(negative) 감광성을 가질 수도 있다. 이 경우, 노광 마스크(M1)는 광투과부(TA)와 광차단부(BA)의 위치가 반대가 된다. 즉, 광차단부(BA)가 제1 및 제2 보조 컨택홀(172b, 174b)의 가장자리에 대응하고, 광투과부(TA)가 나머지 영역에 대응한다.
다음, 도 6c에 도시한 바와 같이, 노광된 제1 포토레지스트층(도 6b의 310)을 현상하여 제1 포토레지스트 패턴(312)을 형성한다. 이때, 제1 포토레지스트 패턴(312)은 노광 마스크(도 6b의 M1)의 광차단부(도 6b의 BA)에 대응하는 영역에 형성되며, 제1 및 제2 보조 컨택홀(172b, 174b)의 가장자리를 노출한다. 또한, 제1 포토레지스트 패턴(312)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출되는 연결 패턴(152)을 덮는다.
다음, 도 6d에 도시한 바와 같이, 제1 포토레지스트 패턴(312) 상부에 전도성 물질을 증착하여 보조 패턴(200)과 더미 패턴(210)을 형성한다. 여기서, 보조 패턴(200)은 제1 및 제2 보조 컨택홀(172b, 174b)의 가장자리에 대응하여 형성된다. 즉, 제1 포토레지스트 패턴(312) 사이에 보조 패턴(200)이 형성된다. 또한, 더미 패턴(210)은 제1 포토레지스트 패턴(312) 상부에 형성된다.
이때, 보조 패턴(200)의 측면은 75도 이상이고 90도 미만의 경사각을 가질 수 있다. 이러한 보조 패턴(200)의 측면의 경사각은 제1 포토레지스트 패턴(312)의 측면의 경사각에 따라 형성되며, 도 6b의 노광 단계에서 노광 각도를 변경하여 제1 포토레지스트 패턴(312)의 측면의 경사각을 조절할 수 있다.
다음, 도 6e에 도시한 바와 같이, 보조 패턴(200)과 더미 패턴(210) 상부에 포토레지스트를 도포하여 제2 포토레지스트층(320)을 형성한다. 이어, 제2 포토레지스트층(320) 상부에 노광 마스크(M1)를 배치하고, 노광 마스크(M1)를 통해 제2 포토레지스트층(320)을 노광한다.
이때, 노광 마스크(M1)는 도 6b의 노광 마스크(M1)와 동일한 것으로, 광투과부(TA)와 광차단부(BA)를 포함한다. 즉, 광투과부(TA)는 제1 및 제2 보조 컨택홀(172b, 174b)의 가장자리에 대응하고, 광차단부(BA)는 나머지 영역에 대응한다. 이에 따라, 광투과부(TA)는 보조 패턴(200)에 대응하고, 광차단부(BA)는 더미 패턴(210)에 대응한다. 여기서, 제2 포토레지스트층(320)은 네거티브(negative) 감광성을 가질 수 있다.
이와 달리, 제1 포토레지스트 패턴(도 6b의 310)이 네거티브 감광성을 가질 경우, 제2 포토레지스트층(320)은 포지티브 감광성을 가질 수 있다.
다음, 도 6f에 도시한 바와 같이, 노광된 제2 포토레지스트층(도 6e의 320)을 현상하여 제2 포토레지스트 패턴(322)을 형성한다. 이때, 제2 포토레지스트 패턴(322)은 노광 마스크(도 6e의 M1)의 광투과부(도 6e의 BA)에 대응하는 영역에 형성된다. 즉, 제2 포토레지스트 패턴(322)은 보조 패턴(200) 상부에 형성되며, 더미 패턴(210)을 노출한다.
이어, 도 6g에 도시한 바와 같이, 노출된 더미 패턴(도 6f의 210)을 제거하여, 제1 포토레지스트 패턴(312)을 노출한다. 이때, 더미 패턴(도 6f의 210)은 식각액을 이용한 습식 식각을 통해 제거될 수 있다.
다음, 도 6h에 도시한 바와 같이, 노출된 제1 포토레지스트 패턴(도 6g의312) 및 제2 포토레지스트 패턴(도 6g의 322)을 제거하여 보조 패턴(200)을 노출한다. 이때, 제1 포토레지스트 패턴(도 6g의312) 및 제2 포토레지스트 패턴(도 6g의 322)은 애싱(ashing) 공정을 통해 제거될 수 있으며, 이에 제한되지 않는다.
다음, 도 6i에 도시한 바와 같이, 제2 뱅크(174)을 통해 노출된 제1 전극(160) 상부에 제1 용액을 적하하고 건조하여, 제1 전하보조층(182)을 형성한다. 제1 전하보조층(182)의 적어도 일 측면은 제2 뱅크(174)로 둘러싸이며, 제1 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서 용매의 증발 속도 차이로 인해, 제2 뱅크(174)와 인접한 부분에서 제2 뱅크(174)에 가까워질수록 제1 전하보조층(182)의 높이가 높아진다.
이러한 제1 전하보조층(182)은 정공주입층(hole injecting layer: HIL) 및/또는 정공수송층(hole transporting layer: HTL)일 수 있다.
이어, 제1 전하보조층(182) 상부에 제2 용액을 적하하고 건조하여 발광물질층(184)을 형성한다. 발광물질층(184)의 적어도 일 측면은 제2 뱅크(174)로 둘러싸이며, 제2 용액이 건조될 때, 제2 뱅크(174)에 인접한 부분과 다른 부분에서 용매의 증발 속도 차이로 인해, 제2 뱅크(174)와 인접한 부분에서 제2 뱅크(174)에 가까워질수록 발광물질층(184)의 높이가 높아진다.
다음, 도 6j에 도시한 바와 같이, 발광물질층(184) 상부에 유기물질 및/또는 무기물질을 증착하여 제2 전하보조층(186)을 형성한다. 제2 전하보조층(186)은 실질적으로 기판(100) 전면에 형성된다. 이에 따라, 제2 전하보조층(186)은 제2 뱅크(174)와 연결 패턴(162) 및 보조 패턴(200) 상부에도 형성된다.
이때, 보조 패턴(200)의 측면의 비교적 큰 경사각에 의해, 제2 전하보조층(186)은 보조 패턴(200)의 측면에서의 두께가 다른 부분, 예를 들어, 제2 뱅크(174)의 측면 및 상면에서의 두께보다 작다.
이러한 제2 전하보조층(186)은 전자주입층(electron injecting layer: EIL) 및/또는 전자수송층(electron transporting layer: ETL)일 수 있다.
제1 전하보조층(182)과 발광물질층(184) 및 제2 전하보조층(186)은 발광층(180)을 이룬다.
이어, 제2 전하보조층(186) 상부에 금속과 같은 도전성 물질을 증착하여 제2 전극(190)을 형성한다.
제1 전극(160)과 발광층(180) 및 제2 전극(190)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(160)은 애노드(anode)의 역할을 하고, 제2 전극(190)은 캐소드(cathode)의 역할을 할 수 있다.
제2 전극(190)은 실질적으로 기판(100) 전면에 형성된다. 이에 따라, 제2 전극(190)은 제2 뱅크(174)와 연결 패턴(162) 및 보조 패턴(200) 상부에도 형성된다.
여기서, 보조 패턴(200)의 측면의 비교적 큰 경사각에 의해, 제2 전극(190)은 보조 패턴(200)의 측면에서의 두께가 다른 부분, 예를 들어, 제2 뱅크(174)의 측면 및 상면에서의 두께보다 작을 수 있다.
이러한 제2 전극(190)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 연결 패턴(162)과 전기적으로 연결된다. 또한, 제2 전극(190)은 보조 패턴(200)과 전기적으로 연결된다. 이때, 제2 전극(190)과 보조 패턴(200) 사이의 거리는 제2 전극(190)과 연결 패턴(162) 사이의 거리보다 작고, 보조 패턴(200)은 연결 패턴(162)과 접촉하므로, 제2 전극(190)은 보조 패턴(200)을 통해 연결 패턴(162)과 전기적으로 연결되며, 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이와 같이, 본 발명의 제1 실시예에 따른 전계발광 표시장치의 제조 방법에서는 발광다이오드(De)가 위치하는 발광부의 손상 없이 연결 패턴(162)과 제2 전하보조층(186) 사이에 보조 패턴(200)을 형성하여 제2 전극(190)과 연결 패턴(162) 사이의 접촉 특성을 개선할 수 있다. 이때, 포지티브 특성의 포토레지스트와 네거티브 특성의 포토레지스트 및 하나의 마스크를 이용함으로써 비용을 절감할 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이와 달리, 제1 포토레지스트 패턴(312)과 제2 포토레지스트 패턴(322)은 동일한 감광 특성을 가질 수 있으며, 제1 포토레지스트 패턴(312)과 제2 포토레지스트 패턴(322)은 서로 다른 노광 마스크를 사용하여 형성될 수 있다. 이때, 제1 포토레지스트 패턴(312) 형성에 사용되는 노광 마스크의 광투과부 및 광차단부는 제2 포토레지스트 패턴(322) 형성에 사용되는 노광 마스크의 광투과부 및 광차단부와 반대가 된다.
<제2 실시예>
도 7과 도 8은 각각 도 3의 A1영역에 대응하는 개략적인 확대 평면도 및 단면도로, 도 7은 본 발명의 제2 실시예에 따른 전계발광 표시장치에서 보조 패턴의 평면 구조를 도시한 상면도이고, 도 8은 도 7의 III-III'선에 대응하는 단면도이다. 본 발명의 제2 실시예에 따른 전계발광 표시장치는 보조 패턴을 제외하면 제1 실시예와 실질적으로 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 7과 도 8에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174)의 제1 및 제2 컨택홀(172b, 174b)에 대응하는 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되고, 연결 패턴(162)과 제2 전하보조층(186) 사이에 보조 패턴(300)이 형성된다.
보조 패턴(300)은 제1 및 제2 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162)을 덮으며 접촉하고, 제1 뱅크(172)의 측면을 덮으며 접촉한다. 또한, 보조 패턴(300)은 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과도 접촉할 수 있다. 이와 달리, 보조 패턴(300)은 제2 뱅크(174)의 측면과 이격되거나, 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과 이격될 수도 있다.
여기서, 보조 패턴(300)은 도전성 물질로 이루어진다. 일례로, 보조 패턴(300)은 ITO나 IZO와 같은 금속 산화물로 이루어지거나, 텅스텐(W), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 구리(Cu) 등과 같이 대기 상태에서 비교적 저항이 낮은 금속으로 이루어질 수 있으며, 이에 제한되지 않는다.
본 발명에서 보조 패턴(300)의 측면은 제1 뱅크(172)의 측면보다 큰 경사각을 가진다. 즉, 보조 패턴(300)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(a2)을 가지며, 제1 뱅크(172)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(b1)을 가진다. 여기서, 제1 경사각(a2)이 제2 경사각(b1)보다 크다. 이러한 보조 패턴(300)의 측면은 제1 경사각(a2)이 90도 보다 작은 정경사를 가질 수 있다. 일례로, 제1 경사각(a2)은 75도 이상이고 90도 미만일 수 있으며, 이에 제한되지 않는다.
또한, 보조 패턴(300)의 측면은 제2 뱅크(174)의 측면보다 큰 경사각을 가질 수 있다. 이때, 제2 뱅크(174)의 측면의 경사각은 제1 뱅크(172)의 측면의 제2 경사각(b1)보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이러한 보조 패턴(300)의 측면이 비교적 큰 경사각을 가지도록 함으로써, 보조 패턴(300)의 측면에서 제2 전하보조층(186)의 두께는 다른 부분에서 제2 전하보조층(186)의 두께보다 얇다. 즉, 보조 패턴(300)의 측면에서 제2 전하보조층(186)의 두께는 제2 뱅크(174)의 상면과 측면에서의 제2 전하보조층(186)의 두께보다 작고, 보조 패턴(300)의 상면에서의 제2 전하보조층(186)의 두께보다도 작다.
이에 따라, 보조 패턴(300)의 측면에서 보조 패턴(300)과 제2 전극(190) 사이의 제2 전하보조층(186)의 두께는 연결 패턴(162)과 제2 전극(190) 사이의 제2 전하보조층(186)의 두께보다 작다. 즉, 보조 패턴(300)의 측면에서 보조 패턴(300)과 제2 전극(190) 사이의 거리는 연결 패턴(162)과 제2 전극(190) 사이의 거리보다 짧다. 두 도전층 사이의 거리가 가까워질수록 접촉 저항이 감소되어 오믹(ohmic) 특성을 나타내므로, 보조 패턴(300)과 제2 전극(190) 사이의 접촉 저항은 연결 패턴(162)과 제2 전극(190) 사이의 접촉 저항보다 작다.
따라서, 본 발명의 제2 실시예에 따른 보조 패턴(300)은 연결 패턴(162)에 비해 제2 전극(190)과의 거리를 짧게 하고 연결 패턴(162)과 접촉함으로써, 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 보조 패턴(300)의 높이, 즉, 연결 패턴(162)의 상면으로부터 제2 뱅크(174)와 접촉하는 보조 패턴(300)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 또한, 보조 패턴(300)의 측면의 길이, 즉, 연결 패턴(162)과 접촉하는 보조 패턴(300)의 상면으로부터 제2 뱅크(174)와 접촉하는 보조 패턴(300)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 보조 패턴(300)의 측면의 길이는 1 ㎛ 내지 1.5 ㎛일 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제2 실시예에 따른 전계발광 표시장치는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있으며, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(114, 146)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 제2 전극(190)과 연결 패턴(162) 사이, 보다 상세하게는, 제2 전하보조층(186)과 연결 패턴(162) 사이에 도전성 물질로 이루어진 보조 패턴(300)을 형성함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
<제3 실시예>
도 9와 도 10은 각각 도 3의 A1영역에 대응하는 개략적인 확대 평면도 및 단면도로, 도 9는 본 발명의 제3 실시예에 따른 전계발광 표시장치에서 보조 패턴의 평면 구조를 도시한 상면도이고, 도 10은 도 9의 IV-IV'선에 대응하는 단면도이다. 본 발명의 제3 실시예에 따른 전계발광 표시장치는 보조 패턴을 제외하면 제1 실시예와 실질적으로 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 9와 도 10에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174)의 제1 및 제2 컨택홀(172b, 174b)에 대응하는 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되고, 연결 패턴(162)과 제2 전하보조층(186) 사이에 보조 패턴(400)이 형성된다.
보조 패턴(400)은 제1 및 제2 보조 컨택홀(172b, 174b)의 일측에 대응하여 형성될 수 있다. 보조 패턴(400)은 연결 패턴(162)과 접촉하고, 제1 뱅크(172)의 측면을 덮으며 접촉한다. 또한, 보조 패턴(400)은 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과도 접촉할 수 있다. 이와 달리, 보조 패턴(400)은 제2 뱅크(174)의 측면과 이격되거나, 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과 이격될 수도 있다.
이러한 보조 패턴(400)은 제1 및 제2 보조 컨택홀(172b, 174b)의 일 가장자리를 따라 형성된다. 이에 따라, 보조 패턴(400)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162)의 상면을 노출한다.
여기서, 보조 패턴(400)은 도전성 물질로 이루어진다. 일례로, 보조 패턴(400)은 ITO나 IZO와 같은 금속 산화물로 이루어지거나, 텅스텐(W), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 구리(Cu) 등과 같이 대기 상태에서 비교적 저항이 낮은 금속으로 이루어질 수 있으며, 이에 제한되지 않는다.
본 발명에서 보조 패턴(400)의 측면은 제1 뱅크(172)의 측면보다 큰 경사각을 가진다. 즉, 보조 패턴(400)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(a3)을 가지며, 제1 뱅크(172)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(b1)을 가진다. 여기서, 제1 경사각(a3)이 제2 경사각(b1)보다 크다. 일례로, 제1 경사각(a3)은 90도일 수 있으며, 이에 제한되지 않는다.
또한, 보조 패턴(400)의 측면은 제2 뱅크(174)의 측면보다 큰 경사각을 가질 수 있다. 이때, 제2 뱅크(174)의 측면의 경사각은 제1 뱅크(172)의 측면의 제2 경사각(b1)보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이러한 보조 패턴(400)의 측면이 90도인 제1 경사각(a3)을 가지도록 함으로써, 제2 전하보조층(186)은 보조 패턴(400)의 측면에서 단선될 수 있다. 즉, 보조 패턴(400)의 측면에는 제2 전하보조층(186)이 형성되지 않을 수 있으며, 실질적으로 보조 패턴(400)의 측면에서 제2 전하보조층(186)의 두께는 다른 부분에서 제2 전하보조층(186)의 두께보다 작을 수 있다. 또한, 제2 전극(190)도 보조 패턴(400)의 측면에서 단선될 수 있다.
그러나, 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162) 상부에 형성되는 제2 전하보조층(186)과 제2 전극(190)은 보조 패턴(400)의 측면과 접촉한다.
이에 따라, 제2 전극(190)은 보조 패턴(400)과 직접 접촉하고, 보조 패턴(400)은 연결 패턴(162)과 직접 접촉하므로, 본 발명의 제3 실시예에 따른 보조 패턴(400)은 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 보조 패턴(400)의 높이, 즉, 연결 패턴(162)의 상면으로부터 제2 뱅크(174)와 접촉하는 보조 패턴(400)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 보조 패턴(400)의 높이는 1 ㎛ 내지 1.5 ㎛일 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제3 실시예에 따른 전계발광 표시장치는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있으며, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(114, 146)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 제2 전극(190)과 연결 패턴(162) 사이, 보다 상세하게는, 제2 전하보조층(186)과 연결 패턴(162) 사이에 도전성 물질로 이루어진 보조 패턴(400)을 형성하여 보조 패턴(400)이 제2 전극(190) 및 연결 패턴(162)과 직접 접촉하도록 함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
한편, 본 발명의 제3 실시예에서는 보조 패턴(400)이 제1 및 제2 보조 컨택홀(172b, 174b)의 일측에 형성된 경우에 대해 설명하였으나, 이에 제한되지 않는다. 이와 달리, 보조 패턴(400)은 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측을 제외한 나머지 가장자리에 대응하여 형성될 수도 있다.
<제4 실시예>
도 11은 도 3의 A1영역에 대응하는 개략적인 확대 단면도로, 본 발명의 제4 실시예에 따른 전계발광 표시장치에서 제2 전극과 연결 패턴의 연결 구조를 도시한다. 본 발명의 제4 실시예에 따른 전계발광 표시장치는 도 4의 제1 실시예에 따른 전계발광 표시장치와 실질적으로 동일한 평면 구조를 가진다. 이러한 본 발명의 제4 실시예에 따른 전계발광 표시장치는 보조 패턴을 제외하면 제1 실시예와 실질적으로 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 11에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174)의 제1 및 제2 컨택홀(172b, 174b)에 대응하는 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되고, 연결 패턴(162)과 제2 전하보조층(186) 사이에 보조 패턴(500)이 형성된다.
보조 패턴(500)은 제1 및 제2 보조 컨택홀(172b, 174b)에 대응하여 제1 및 제2 뱅크(172, 174) 상부에 형성된다. 보조 패턴(500)은 연결 패턴(162)과 접촉하고, 제1 뱅크(172)의 측면을 덮으며 접촉한다. 또한, 보조 패턴(500)은 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과도 접촉할 수 있다. 이와 달리, 보조 패턴(500)은 제2 뱅크(174)의 측면과 이격되거나, 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과 이격될 수도 있다.
이러한 보조 패턴(500)은 제1 및 제2 보조 컨택홀(172b, 174b)의 가장자리를 따라 형성된다. 이에 따라, 보조 패턴(500)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162)의 상면을 노출한다.
여기서, 보조 패턴(500)은 도전성 물질로 이루어진다. 일례로, 보조 패턴(500)은 ITO나 IZO와 같은 금속 산화물로 이루어지거나, 텅스텐(W), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 구리(Cu) 등과 같이 대기 상태에서 비교적 저항이 낮은 금속으로 이루어질 수 있으며, 이에 제한되지 않는다.
본 발명에서 보조 패턴(500)의 측면은 제1 뱅크(172)의 측면보다 큰 경사각을 가진다. 즉, 보조 패턴(500)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(a4)을 가지며, 제1 뱅크(172)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(b1)을 가진다. 여기서, 제1 경사각(a4)이 제2 경사각(b1)보다 크다. 이러한 보조 패턴(500)의 측면은 제1 경사각(a4)이 90도 보다 큰 역경사를 가질 수 있다. 일례로, 제1 경사각(a4)은 90도보다 크고 105도 이하일 수 있으며, 이에 제한되지 않는다.
또한, 보조 패턴(500)의 측면은 제2 뱅크(174)의 측면보다 큰 경사각을 가질 수 있다. 이때, 제2 뱅크(174)의 측면의 경사각은 제1 뱅크(172)의 측면의 제2 경사각(b1)보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이러한 보조 패턴(500)의 측면이 역경사를 가지도록 함으로써, 제2 전하보조층(186)은 보조 패턴(500)의 측면에서 단선될 수 있다. 즉, 보조 패턴(500)의 측면에는 제2 전하보조층(186)이 형성되지 않을 수 있으며, 실질적으로 보조 패턴(500)의 측면에서 제2 전하보조층(186)의 두께는 다른 부분에서 제2 전하보조층(186)의 두께보다 작을 수 있다.
한편, 제2 전극(190)은 제2 뱅크(174)의 상면 및 측면과 보조 패턴(500)의 상면뿐만 아니라 보조 패턴(500)의 측면에도 형성될 수 있다. 이때, 보조 패턴(500)의 측면에서 제2 전극(190)의 두께는 다른 부분에서 제2 전극(190)의 두께보다 작을 수 있다. 이러한 제2 전극(190)은 증착원과 대상 기판 사이의 각도 조절을 통해 형성될 수 있다.
본 발명의 제4 실시예에서는 제2 전하보조층(186)이 보조 패턴(500)의 측면에서 단선되고, 제2 전극(190)이 보조 패턴(500)의 측면에 형성되므로, 제2 전극(190)은 보조 패턴(500)의 측면과 접촉한다.
이에 따라, 제2 전극(190)은 보조 패턴(500)과 직접 접촉하고, 보조 패턴(500)은 연결 패턴(162)과 직접 접촉하므로, 본 발명의 제4 실시예에 따른 보조 패턴(500)은 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 보조 패턴(500)의 높이, 즉, 연결 패턴(162)의 상면으로부터 제2 뱅크(174)와 접촉하는 보조 패턴(500)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 보조 패턴(500)의 높이는 1 ㎛ 내지 1.5 ㎛일 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제4 실시예에 따른 전계발광 표시장치는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있으며, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(114, 146)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 제2 전극(190)과 연결 패턴(162) 사이, 보다 상세하게는, 제2 전하보조층(186)과 연결 패턴(162) 사이에 도전성 물질로 이루어진 보조 패턴(500)을 형성하여 보조 패턴(500)이 제2 전극(190) 및 연결 패턴(162)과 직접 접촉하도록 함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
본 발명의 제4 실시예에서는 보조 패턴(500)의 측면에 제2 전하보조층(186)이 형성되지 않는 것으로 설명하였으나, 이에 제한되지 않는다. 즉, 제2 전하보조층(186)은 보조 패턴(500)의 측면에 형성될 수도 있으며, 이 경우, 보조 패턴(500)의 측면에서 제2 전하보조층(186)의 두께는 다른 부분에서 제2 전하보조층(186)의 두께보다 작다. 따라서, 보조 패턴(500)과 제2 전극(190) 사이의 거리가 연결 패턴(162)과 제2 전극(190) 사이의 거리보다 작으므로, 보조 패턴(500)을 통해 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
한편, 본 발명의 제4 실시예에서는 보조 패턴(500)이 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출되는 연결 패턴(162)을 노출하는 것으로 설명하였으나, 본 발명은 이에 제한되지 않는다. 이와 달리, 제2 실시예에서와 같이, 보조 패턴(500)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출되는 연결 패턴(162)을 완전히 덮으며 접촉할 수도 있다.
<제5 실시예>
도 12는 도 3의 A1영역에 대응하는 개략적인 확대 단면도로, 본 발명의 제5 실시예에 따른 전계발광 표시장치에서 제2 전극과 연결 패턴의 연결 구조를 도시한다. 본 발명의 제5 실시예에 따른 전계발광 표시장치는 도 9의 제3 실시예에 따른 전계발광 표시장치와 실질적으로 동일한 평면 구조를 가진다. 이러한 본 발명의 제5 실시예에 따른 전계발광 표시장치는 보조 패턴을 제외하면 제1 실시예와 실질적으로 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 12에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174)의 제1 및 제2 컨택홀(172b, 174b)에 대응하는 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되고, 연결 패턴(162)과 제2 전하보조층(186) 사이에 보조 패턴(600)이 형성된다.
보조 패턴(600)은 제1 및 제2 보조 컨택홀(172b, 174b)의 일측에 대응하여 형성될 수 있다. 보조 패턴(600)은 연결 패턴(162)과 접촉하고, 제1 뱅크(172)의 측면을 덮으며 접촉한다. 또한, 보조 패턴(600)은 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과도 접촉할 수 있다. 이와 달리, 보조 패턴(600)은 제2 뱅크(174)의 측면과 이격되거나, 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 측면과 이격될 수도 있다.
이러한 보조 패턴(600)은 제1 및 제2 보조 컨택홀(172b, 174b)의 일 가장자리를 따라 형성된다. 이에 따라, 보조 패턴(600)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162)의 상면을 노출한다.
여기서, 보조 패턴(600)은 도전성 물질로 이루어진다. 일례로, 보조 패턴(400)은 ITO나 IZO와 같은 금속 산화물로 이루어지거나, 텅스텐(W), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 구리(Cu) 등과 같이 대기 상태에서 비교적 저항이 낮은 금속으로 이루어질 수 있으며, 이에 제한되지 않는다.
본 발명에서 보조 패턴(600)의 측면은 제1 뱅크(172)의 측면보다 큰 경사각을 가진다. 즉, 보조 패턴(600)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(a5)을 가지며, 제1 뱅크(172)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(b1)을 가진다. 여기서, 제1 경사각(a5)이 제2 경사각(b1)보다 크다. 이러한 보조 패턴(600)의 측면은 제1 경사각(a5)이 90도 보다 큰 역경사를 가질 수 있다. 일례로, 제1 경사각(a6)은 90도보다 크고 105도 이하일 수 있으며, 이에 제한되지 않는다.
또한, 보조 패턴(600)의 측면은 제2 뱅크(174)의 측면보다 큰 경사각을 가질 수 있다. 이때, 제2 뱅크(174)의 측면의 경사각은 제1 뱅크(172)의 측면의 제2 경사각(b1)보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이러한 보조 패턴(600)의 측면이 역경사를 가지도록 함으로써, 제2 전하보조층(186)은 보조 패턴(600)의 측면에서 단선될 수 있다. 즉, 보조 패턴(600)의 측면에는 제2 전하보조층(186)이 형성되지 않을 수 있으며, 실질적으로 보조 패턴(600)의 측면에서 제2 전하보조층(186)의 두께는 다른 부분에서 제2 전하보조층(186)의 두께보다 작을 수 있다.
한편, 제2 전극(190)은 제2 뱅크(174)의 상면 및 측면과 보조 패턴(600)의 상면뿐만 아니라 보조 패턴(600)의 측면에도 형성될 수 있다. 이때, 보조 패턴(600)의 측면에서 제2 전극(190)의 두께는 다른 부분에서 제2 전극(190)의 두께보다 작을 수 있다. 이러한 제2 전극(190)은 증착원과 대상 기판 사이의 각도 조절을 통해 형성될 수 있다.
본 발명의 제5 실시예에서는 제2 전하보조층(186)이 보조 패턴(600)의 측면에서 단선되고, 제2 전극(190)이 보조 패턴(600)의 측면에 형성되므로, 제2 전극(190)은 보조 패턴(600)의 측면과 접촉한다.
이에 따라, 제2 전극(190)은 보조 패턴(600)과 직접 접촉하고, 보조 패턴(600)은 연결 패턴(162)과 직접 접촉하므로, 본 발명의 제5 실시예에 따른 보조 패턴(600)은 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 보조 패턴(600)의 높이, 즉, 연결 패턴(162)의 상면으로부터 제2 뱅크(174)와 접촉하는 보조 패턴(600)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 보조 패턴(600)의 높이는 1 ㎛ 내지 1.5 ㎛일 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제5 실시예에 따른 전계발광 표시장치는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있으며, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(114, 146)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 제2 전극(190)과 연결 패턴(162) 사이, 보다 상세하게는, 제2 전하보조층(186)과 연결 패턴(162) 사이에 도전성 물질로 이루어진 보조 패턴(600)을 형성하여 보조 패턴(600)이 제2 전극(190) 및 연결 패턴(162)과 직접 접촉하도록 함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
본 발명의 제5 실시예에서는 보조 패턴(600)의 측면에 제2 전하보조층(186)이 형성되지 않는 것으로 설명하였으나, 이에 제한되지 않는다. 즉, 제2 전하보조층(186)은 보조 패턴(600)의 측면에 형성될 수도 있으며, 이 경우, 보조 패턴(600)의 측면에서 제2 전하보조층(186)의 두께는 다른 부분에서 제2 전하보조층(186)의 두께보다 작다. 따라서, 보조 패턴(600)과 제2 전극(190) 사이의 거리가 연결 패턴(162)과 제2 전극(190) 사이의 거리보다 작으므로, 보조 패턴(600)을 통해 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
한편, 본 발명의 제5 실시예에서는 보조 패턴(600)이 제1 및 제2 보조 컨택홀(172b, 174b)의 일측에 형성된 경우에 대해 설명하였으나, 이에 제한되지 않는다. 이와 달리, 보조 패턴(600)은 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측을 제외한 나머지 가장자리에 대응하여 형성될 수도 있다.
<제6 실시예>
도 13은 도 3의 A1영역에 대응하는 개략적인 확대 단면도로, 본 발명의 제6 실시예에 따른 전계발광 표시장치에서 제2 전극과 연결 패턴의 연결 구조를 도시한다. 본 발명의 제6 실시예에 따른 전계발광 표시장치는 도 9의 제3 실시예에 따른 전계발광 표시장치와 실질적으로 동일한 평면을 가진다. 이러한 본 발명의 제6 실시예에 따른 전계발광 표시장치는 보조 패턴을 제외하면 제1 실시예와 실질적으로 동일한 구성을 가지며, 동일 구성에 대해 동일 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 13에 도시한 바와 같이, 제1 및 제2 뱅크(172, 174)의 제1 및 제2 컨택홀(172b, 174b)에 대응하는 연결 패턴(162)과 제2 전극(190) 사이에 제2 전하보조층(186)이 형성되고, 연결 패턴(162)과 제2 전하보조층(186) 사이에 보조 패턴(700)이 형성된다.
보조 패턴(700)은 제1 및 제2 보조 컨택홀(172b, 174b)의 일측에 대응하여 형성될 수 있다. 이때, 보조 패턴(700)은 제1 뱅크(172)와 제2 뱅크(174) 사이에 형성될 수 있다. 이에 따라, 보조 패턴(700)은 연결 패턴(162)과 접촉하고, 제1 뱅크(172)의 측면을 덮으며 접촉한다. 또한, 보조 패턴(700)은 제1 뱅크(172)의 상면 및 제2 뱅크(174)의 하면과도 접촉할 수 있다.
이러한 보조 패턴(700)은 제1 및 제2 보조 컨택홀(172b, 174b)의 일 가장자리를 따라 형성된다. 이에 따라, 보조 패턴(700)은 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162)의 상면을 노출한다.
여기서, 보조 패턴(700)은 도전성 물질로 이루어진다. 일례로, 보조 패턴(700)은 ITO나 IZO와 같은 금속 산화물로 이루어지거나, 텅스텐(W), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 구리(Cu) 등과 같이 대기 상태에서 비교적 저항이 낮은 금속으로 이루어질 수 있으며, 이에 제한되지 않는다.
본 발명에서 보조 패턴(700)의 측면은 제1 뱅크(172)의 측면보다 큰 경사각을 가진다. 즉, 보조 패턴(700)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제1 경사각(a6)을 가지며, 제1 뱅크(172)의 측면은 기판(도 3의 100)에 평행한 연결 패턴(162)의 상면에 대해 제2 경사각(b1)을 가진다. 여기서, 제1 경사각(a6)이 제2 경사각(b1)보다 크다. 일례로, 제1 경사각(a6)은 90도일 수 있으며, 이에 제한되지 않는다.
또한, 보조 패턴(700)의 측면은 제2 뱅크(174)의 측면보다 큰 경사각을 가질 수 있다. 이때, 제2 뱅크(174)의 측면의 경사각은 제1 뱅크(172)의 측면의 제2 경사각(b1)보다 작을 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
이러한 보조 패턴(700)의 측면이 90도인 제1 경사각(a3)을 가지도록 함으로써, 제2 전하보조층(186)은 보조 패턴(700)의 측면에서 단선될 수 있다. 즉, 보조 패턴(700)의 측면에는 제2 전하보조층(186)이 형성되지 않을 수 있으며, 실질적으로 보조 패턴(700)의 측면에서 제2 전하보조층(186)의 두께는 다른 부분에서 제2 전하보조층(186)의 두께보다 작을 수 있다. 또한, 제2 전극(190)도 보조 패턴(700)의 측면에서 단선될 수 있다.
그러나, 제1 및 제2 보조 컨택홀(172b, 174b)을 통해 노출된 연결 패턴(162) 상부에 형성되는 제2 전하보조층(186)과 제2 전극(190)은 보조 패턴(700)의 측면과 접촉한다.
이에 따라, 제2 전극(190)은 보조 패턴(700)과 직접 접촉하고, 보조 패턴(700)은 연결 패턴(162)과 직접 접촉하므로, 본 발명의 제6 실시예에 따른 보조 패턴(700)은 제2 전극(190)과 연결 패턴(162) 사이의 접촉 저항을 감소시킬 수 있다.
이러한 보조 패턴(700)의 높이, 즉, 연결 패턴(162)의 상면으로부터 제2 뱅크(174)와 접촉하는 보조 패턴(700)의 상면까지의 거리는, 제2 전하보조층(186)과 제2 전극(190)의 두께의 합보다 큰 것이 바람직하다. 일례로, 보조 패턴(700)의 높이는 1 ㎛ 내지 1.5 ㎛일 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제6 실시예에 따른 전계발광 표시장치는 상부 발광 방식을 적용함으로써, 휘도를 향상시키고 소비 전력을 낮출 수 있으며, 연결 패턴(162)을 통해 제2 전극(190)을 제1 및 제2 보조 전극(114, 146)과 연결함으로써 제2 전극(190)의 저항을 낮출 수 있다.
이때, 제2 전극(190)과 연결 패턴(162) 사이, 보다 상세하게는, 제2 전하보조층(186)과 연결 패턴(162) 사이에 도전성 물질로 이루어진 보조 패턴(700)을 형성하여 보조 패턴(700)이 제2 전극(190) 및 연결 패턴(162)과 직접 접촉하도록 함으로써, 제2 전극(190)과 연결 패턴(162) 간의 접촉 특성을 향상시킬 수 있다.
본 발명의 제6 실시예에서는 제1 및 제2 뱅크(172, 174) 사이에 형성되는 보조 패턴(700)의 측면이 90도의 제1 경사각(a6)을 가지는 것으로 설명하였으나, 이에 제한되지 않는다. 즉, 제1 및 제2 뱅크(172, 174) 사이에 형성되는 보조 패턴(700)은, 제1 및 제2 실시예에서와 같이, 측면이 정경사를 가질 수도 있으며, 제4 및 제5 실시예에서와 같이, 측면이 역경사를 가질 수도 있다.
한편, 본 발명의 제6 실시예에서는 보조 패턴(700)이 제1 및 제2 보조 컨택홀(172b, 174b)의 일측에 형성된 경우에 대해 설명하였으나, 이에 제한되지 않는다. 이와 달리, 보조 패턴(700)은 제1 및 제2 보조 컨택홀(172b, 174b)의 적어도 일측을 제외한 나머지 가장자리에 대응하여 형성될 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
R, G, B: 적, 녹, 청색 부화소 100: 기판
160: 제1 전극 162: 연결 패턴
172: 제1 뱅크 174: 제2 뱅크
174a: 개구부 180: 발광층
190: 제2 전극 De: 발광다이오드
200, 300, 400, 500, 600, 700: 보조 패턴

Claims (14)

  1. 기판과;
    상기 기판 상부의 제1 전극과;
    상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과;
    상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와;
    상기 제1 전극 상부의 발광층과;
    상기 발광층과 상기 뱅크 및 상기 연결 패턴 상부의 제2 전극과;
    상기 제2 전극과 상기 연결 패턴 사이의 보조 패턴
    을 포함하며,
    상기 보조 패턴의 측면은 상기 뱅크의 측면보다 큰 경사각을 가지는 전계발광 표시장치.
  2. 제1항에 있어서,
    상기 발광층은 정공보조층과 발광물질층 및 전자보조층을 포함하며, 상기 정공보조층과 상기 발광물질층의 각각은 적어도 일 측면이 상기 뱅크로 둘러싸이고, 상기 전자보조층의 일부는 상기 뱅크와 상기 제2 전극 사이 및 상기 보조 패턴과 상기 제2 전극 사이에 위치하며,
    상기 보조 패턴의 측면에서 상기 제2 전하보조층의 두께가 상기 뱅크의 측면에서 상기 제2 전하보조층의 두께보다 작은 전계발광 표시장치.
  3. 기판과;
    상기 기판 상부의 제1 전극과;
    상기 기판 상부에 상기 제1 전극과 동일 물질로 형성되는 연결 패턴과;
    상기 제1 전극과 상기 연결 패턴의 가장자리를 덮는 뱅크와;
    상기 제1 전극 상부의 발광층과;
    상기 발광층과 상기 뱅크 및 상기 연결 패턴 상부의 제2 전극과;
    상기 제2 전극과 상기 연결 패턴 사이의 보조 패턴
    을 포함하며,
    상기 발광층은 제1 전하보조층과 발광물질층 및 제2 전하보조층을 포함하고, 상기 제2 전하보조층은 상기 보조 패턴과 상기 제2 전극 사이에 위치하며,
    상기 보조 패턴의 측면에서 상기 제2 전하보조층의 두께가 상기 뱅크의 측면에서 상기 제2 전하보조층의 두께보다 작은 전계발광 표시장치.
  4. 제1항 또는 제3항에 있어서,
    상기 보조 패턴은 상기 연결 패턴을 노출하는 전계발광 표시장치.
  5. 제1항 또는 제3항에 있어서,
    상기 뱅크는 상기 연결 패턴을 노출하는 보조 컨택홀을 가지며, 상기 보조 패턴은 상기 보조 컨택홀을 통해 노출된 상기 연결 패턴을 완전히 덮는 전계발광 표시장치.
  6. 제1항 또는 제3항에 있어서,
    상기 뱅크는 상기 연결 패턴을 노출하는 보조 컨택홀을 가지며, 상기 보조 보조 패턴은 상기 보조 컨택홀의 적어도 일측에 대응하여 형성되는 전계발광 표시장치.
  7. 제1항 또는 제3항에 있어서,
    상기 제2 전극은 상기 보조 패턴의 측면과 접촉하는 전계발광 표시장치.
  8. 제1항 또는 제3항에 있어서,
    상기 보조 패턴의 측면에서 상기 제2 전극의 두께가 상기 뱅크의 측면에서 상기 제2 전극의 두께보다 작은 전계발광 표시장치.
  9. 제1항 또는 제3항에 있어서,
    상기 보조 패턴의 측면은 75도 내지 105의 경사각을 가지는 전계발광 표시장치.
  10. 제1항 또는 제3항에 있어서,
    상기 기판과 상기 제1 전극 사이에 적어도 하나의 박막트랜지스터를 더 포함하고, 상기 제1 전극은 상기 적어도 하나의 박막트랜지스터와 연결되는 전계발광 표시장치.
  11. 제1항 또는 제3항에 있어서,
    상기 뱅크는 친수성의 제1 뱅크와 소수성의 제2 뱅크를 포함하는 전계발광 표시장치.
  12. 제11항에 있어서,
    상기 제1 뱅크와 상기 제2 뱅크는 일체로 이루어지는 전계발광 표시장치.
  13. 제11항에 있어서,
    상기 보조 패턴은 상기 제1 뱅크와 상기 제2 뱅크 사이에 위치하는 전계발광 표시장치.
  14. 제11항에 있어서,
    일 방향을 따라 인접한 화소영역의 발광층은 서로 연결되어 일체로 이루어지는 전계발광 표시장치.
KR1020200164873A 2020-11-30 2020-11-30 전계발광 표시장치 KR20220076081A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020200164873A KR20220076081A (ko) 2020-11-30 2020-11-30 전계발광 표시장치
US17/476,092 US20220173179A1 (en) 2020-11-30 2021-09-15 Electroluminescent display device
CN202111144668.XA CN114582925A (zh) 2020-11-30 2021-09-28 电致发光显示装置
JP2021164561A JP7308244B2 (ja) 2020-11-30 2021-10-06 電界発光表示装置
GB2115020.6A GB2601419A (en) 2020-11-30 2021-10-20 Electroluminescent display device
DE102021130739.2A DE102021130739A1 (de) 2020-11-30 2021-11-24 Elektrolumineszenz-anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200164873A KR20220076081A (ko) 2020-11-30 2020-11-30 전계발광 표시장치

Publications (1)

Publication Number Publication Date
KR20220076081A true KR20220076081A (ko) 2022-06-08

Family

ID=78718330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200164873A KR20220076081A (ko) 2020-11-30 2020-11-30 전계발광 표시장치

Country Status (6)

Country Link
US (1) US20220173179A1 (ko)
JP (1) JP7308244B2 (ko)
KR (1) KR20220076081A (ko)
CN (1) CN114582925A (ko)
DE (1) DE102021130739A1 (ko)
GB (1) GB2601419A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4530083B2 (ja) * 2002-06-07 2010-08-25 セイコーエプソン株式会社 電気光学装置及び電子機器
EP1505666B1 (en) * 2003-08-05 2018-04-04 LG Display Co., Ltd. Top-emission active matrix organic electroluminescent display device and method for fabricating the same
JP4333333B2 (ja) * 2003-11-12 2009-09-16 ソニー株式会社 表示装置およびその製造方法
KR100620849B1 (ko) * 2004-03-23 2006-09-13 엘지전자 주식회사 유기 전계 발광 소자 및 그 제조방법
JP2006113376A (ja) * 2004-10-15 2006-04-27 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置及びアレイ基板
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
JPWO2012153445A1 (ja) * 2011-05-11 2014-07-28 パナソニック株式会社 有機ｅｌ表示パネルおよび有機ｅｌ表示装置
KR101456023B1 (ko) * 2012-10-31 2014-11-03 엘지디스플레이 주식회사 유기전계 발광소자의 제조 방법
JP6136890B2 (ja) * 2013-11-26 2017-05-31 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
US9570471B2 (en) * 2014-08-05 2017-02-14 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102498288B1 (ko) * 2017-12-22 2023-02-09 엘지디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
US20220278299A1 (en) * 2019-08-09 2022-09-01 Oti Lumionics Inc. Opto-electronic device including an auxiliary electrode and a partition

Also Published As

Publication number Publication date
GB202115020D0 (en) 2021-12-01
JP7308244B2 (ja) 2023-07-13
GB2601419A (en) 2022-06-01
US20220173179A1 (en) 2022-06-02
JP2022087011A (ja) 2022-06-09
CN114582925A (zh) 2022-06-03
DE102021130739A1 (de) 2022-06-02

Similar Documents

Publication Publication Date Title
US11605681B2 (en) Electroluminescent display device
CN111326549B (zh) 电致发光显示装置及其制造方法
CN112928142B (zh) 电致发光显示装置及其制造方法
US11903235B2 (en) Transparent display device
US11631724B2 (en) Electroluminescent display device with uneven pattern in non-display area
US11839108B2 (en) Transparent display device
US11864440B2 (en) Electroluminescent display device
KR20210072451A (ko) 전계발광 표시장치
KR20220076082A (ko) 전계발광 표시장치
KR20210083679A (ko) 전계발광 표시장치
US20220173179A1 (en) Electroluminescent display device
US11825693B2 (en) Transparent display device
US20230180531A1 (en) Electroluminescent display device and method of manufacturing the same
KR20230089304A (ko) 발광 표시장치
KR20210017016A (ko) 전계발광 표시장치