KR20220072914A - 지문 센서 및 이를 포함하는 표시 장치 - Google Patents

지문 센서 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220072914A
KR20220072914A KR1020200159701A KR20200159701A KR20220072914A KR 20220072914 A KR20220072914 A KR 20220072914A KR 1020200159701 A KR1020200159701 A KR 1020200159701A KR 20200159701 A KR20200159701 A KR 20200159701A KR 20220072914 A KR20220072914 A KR 20220072914A
Authority
KR
South Korea
Prior art keywords
gate
electrode
line
signal
transistor
Prior art date
Application number
KR1020200159701A
Other languages
English (en)
Inventor
조강빈
차고은
박경태
이종현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200159701A priority Critical patent/KR20220072914A/ko
Priority to US17/472,842 priority patent/US20220165834A1/en
Priority to CN202111392575.9A priority patent/CN114550660A/zh
Publication of KR20220072914A publication Critical patent/KR20220072914A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H01L27/3234—
    • H01L27/326—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Image Input (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 게이트 라인과 데이터 라인에 접속된 복수의 화소, 및 센싱 라인과 리드 아웃 라인에 접속된 복수의 지문 센서를 포함하는 표시 패널, 및 상기 게이트 라인에 게이트 신호를 공급하고, 상기 센싱 라인에 센싱 신호를 공급하는 게이트 구동부를 포함하고, 상기 게이트 구동부는 상기 게이트 라인 중 제1 게이트 라인에 제1 게이트 신호를 공급하는 제1 게이트 신호 공급 모듈, 및 리셋 인에이블 신호를 기초로 턴-온되어 상기 제1 게이트 라인을 상기 센싱 라인 중 제1 센싱 라인에 접속시키는 제1 스위칭 소자를 포함한다.

Description

지문 센서 및 이를 포함하는 표시 장치{FINGERPRINT SENSOR AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 지문 센서 및 이를 포함하는 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다.
표시 장치는 영상을 표시하는 표시 패널, 광을 감지하는 광 센서, 사람의 지문을 감지하는 지문 센서 등을 포함할 수 있다. 표시 장치가 다양한 전자 기기에 적용됨에 따라, 다양한 디자인을 갖는 표시 장치가 요구되고 있다. 예를 들어, 표시 장치는 별도의 광 센서 또는 지문 센서와 같은 센서 장치를 제거함으로써, 영상을 표시하는 표시 영역을 넓힐 수 있다.
본 발명이 해결하고자 하는 과제는 복수의 화소와 지문 센서는 동일 층에 배치되고, 표시 장치가 히스테리시스 보상을 수행하는 경우에도, 지문 센서의 광 노출 시간을 증가시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 표시 장치는 게이트 라인과 데이터 라인에 접속된 복수의 화소, 및 센싱 라인과 리드 아웃 라인에 접속된 복수의 지문 센서를 포함하는 표시 패널, 및 상기 게이트 라인에 게이트 신호를 공급하고, 상기 센싱 라인에 센싱 신호를 공급하는 게이트 구동부를 포함하고, 상기 게이트 구동부는 상기 게이트 라인 중 제1 게이트 라인에 제1 게이트 신호를 공급하는 제1 게이트 신호 공급 모듈, 및 리셋 인에이블 신호를 기초로 턴-온되어 상기 제1 게이트 라인을 상기 센싱 라인 중 제1 센싱 라인에 접속시키는 제1 스위칭 소자를 포함한다.
상기 제1 스위칭 소자는 상기 제1 게이트 신호가 게이트 온 레벨을 갖는 동안 상기 리셋 인에이블 신호를 수신하면, 리셋 신호를 상기 제1 센싱 라인에 공급할 수 있다.
상기 제1 게이트 신호가 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 갖는 경우, 상기 리셋 인에이블 신호는 상기 복수의 수평 주사 기간 중 최후의 수평 주사 기간에 상기 제1 스위칭 소자에 공급될 수 있다.
상기 제1 게이트 신호는 복수의 프레임 기간 마다 게이트 온 레벨을 갖고, 상기 리셋 인에이블 신호는 복수의 프레임 기간 중 적어도 하나의 프레임 기간 동안 상기 제1 스위칭 소자에 공급될 수 있다.
상기 게이트 구동부는 상기 게이트 라인 중 제2 게이트 라인에 제2 게이트 신호를 공급하는 제2 게이트 신호 공급 모듈, 및 스캔 인에이블 신호를 기초로 턴-온되어 상기 제2 게이트 라인을 상기 센싱 라인 중 제2 센싱 라인에 접속시키는 제2 스위칭 소자를 더 포함할 수 있다.
상기 제2 스위칭 소자는 상기 제2 게이트 신호가 게이트 온 레벨을 갖는 동안 상기 스캔 인에이블 신호를 수신하면, 스캔 신호를 상기 제2 센싱 라인에 공급할 수 있다.
상기 제2 게이트 신호가 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 갖는 경우, 상기 스캔 인에이블 신호는 상기 복수의 수평 주사 기간 중 최후의 수평 주사 기간에 상기 제2 스위칭 소자에 공급될 수 있다.
상기 복수의 지문 센서 각각은 수광 소자, 상기 수광 소자의 제1 전극인 제1 노드의 전압을 기초로 공통 전압을 제2 노드에 공급하는 제1 센서 트랜지스터, 상기 제2 노드와 상기 리드 아웃 라인을 선택적으로 접속시키는 제2 센서 트랜지스터, 및 리셋 전압을 상기 제1 노드에 선택적으로 공급하는 제3 센서 트랜지스터를 포함할 수 있다.
상기 제2 센서 트랜지스터는 상기 스캔 신호를 기초로 턴-온되고, 상기 제3 센서 트랜지스터는 상기 리셋 신호를 기초로 턴-온될 수 있다.
상기 복수의 화소 각각은 발광 소자, 상기 발광 소자에 공급되는 구동 전류를 제어하는 제1 화소 트랜지스터, 데이터 전압을 상기 제1 화소 트랜지스터의 제1 전극인 제1 노드에 선택적으로 공급하는 제2 화소 트랜지스터, 상기 제1 화소 트랜지스터의 제2 전극인 제2 노드와 상기 제1 화소 트랜지스터의 게이트 전극인 제3 노드를 선택적으로 접속시키는 제3 화소 트랜지스터, 및 초기화 전압을 상기 제3 노드에 선택적으로 공급하는 제4 화소 트랜지스터를 포함할 수 있다.
상기 제2 및 제3 화소 트랜지스터는 상기 제1 게이트 신호를 기초로 턴-온되고, 상기 제4 화소 트랜지스터는 상기 제2 게이트 신호를 기초로 턴-온될 수 있다.
상기 복수의 화소 각각은 구동 전압을 상기 제1 노드에 선택적으로 공급하는 제5 화소 트랜지스터, 상기 제2 노드와 상기 발광 소자의 제1 전극인 제4 노드를 선택적으로 접속시키는 제6 화소 트랜지스터, 및 상기 초기화 전압을 상기 제4 노드에 선택적으로 공급하는 제7 화소 트랜지스터를 더 포함할 수 있다.
상기 복수의 화소는 서로 다른 색의 광을 방출하는 제1 내지 제3 화소를 포함하고, 상기 표시 패널은 복수의 단위 화소 영역을 포함하며, 상기 복수의 단위 화소 영역 각각은 상기 제1 내지 제3 화소 및 적어도 하나의 지문 센서를 포함할 수 있다.
상기 표시 패널은 기판, 상기 기판 상에 배치된 박막 트랜지스터층, 및 상기 박막 트랜지스터층 상에 배치된 발광 소자층을 포함하고, 상기 박막 트랜지스터층은 상기 기판 상에 배치된 게이트 절연막, 및 상기 게이트 절연막 상에 배치된 층간 절연막을 포함하며, 상기 복수의 화소의 발광 소자 및 상기 복수의 지문 센서의 수광 소자는 상기 발광 소자층에 배치될 수 있다.
상기 복수의 화소 각각은 상기 기판 상에 배치된 화소 트랜지스터의 액티브 영역, 소스 전극, 및 드레인 전극, 상기 게이트 절연막 상에 배치된 상기 화소 트랜지스터의 게이트 전극, 상기 층간 절연막 상에 배치되어 상기 화소 트랜지스터의 드레인 전극에 접속된 제1 연결 전극을 포함할 수 있다.
상기 발광 소자는 상기 박막 트랜지스터층 상에 배치되고 상기 제1 연결 전극에 접속되는 화소 전극, 상기 화소 전극 상에 배치된 발광층, 및 상기 발광층 상에 배치된 공통 전극을 포함할 수 있다.
상기 복수의 지문 센서 각각은 상기 기판 상에 배치된 센서 트랜지스터의 액티브 영역, 소스 전극, 및 드레인 전극, 상기 게이트 절연막 상에 배치된 상기 센서 트랜지스터의 게이트 전극, 및 상기 층간 절연막 상에 배치되어 상기 센서 트랜지스터의 드레인 전극에 접속된 제2 연결 전극을 포함할 수 있다.
상기 수광 소자는 상기 박막 트랜지스터층 상에 배치되고 상기 제2 연결 전극에 접속되는 센서 전극, 상기 센서 전극 상에 배치된 수광층, 및 상기 수광층 상에 배치된 공통 전극을 포함할 수 있다.
상기 표시 패널은 상기 데이터 라인에 데이터 전압을 공급하고, 상기 리드 아웃 라인으로부터 센싱 신호를 수신하는 표시 구동부를 더 포함할 수 있다.
상기 게이트 라인 및 상기 센싱 라인은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되며, 상기 데이터 라인 및 상기 리드 아웃 라인은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 서로 이격될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 복수의 화소 및 복수의 지문 센서는 동일 층에 배치될 수 있고, 게이트 구동부는 게이트 신호를 기초로 복수의 화소를 구동할 수 있다. 게이트 신호는 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 가짐으로써, 표시 장치는 복수의 화소의 히스테리시스 보상을 수행할 수 있다. 게이트 구동부는 게이트 신호로부터 독립적인 리셋 신호 및 스캔 신호를 지문 센서에 공급함으로써, 표시 장치가 히스테리시스 보상을 수행하는 경우에도 지문 센서의 광 노출 시간을 증가시킬 수 있고, 지문 센서의 감도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 일 실시예에 따른 표시 장치의 표시 패널의 평면도이다.
도 4는 일 실시예에 따른 표시 장치의 단위 화소 영역을 나타내는 평면도이다.
도 5는 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 박막 트랜지스터층 및 발광 소자층을 나타내는 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 화소 및 지문 센서와 라인들의 연결 관계를 나타내는 도면이다.
도 8은 일 실시예에 따른 표시 장치의 게이트 구동부와 화소 및 지문 센서의 연결 관계를 나타내는 블록도이다.
도 9는 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 10은 일 실시예에 따른 표시 장치의 지문 센서를 나타내는 회로도이다.
도 11은 도 9의 화소와 도 10의 지문 센서에 공급되는 신호들의 파형도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 분해 사시도이며, 도 3은 일 실시예에 따른 표시 장치의 표시 패널의 평면도이다.
도 1 내지 도 3을 참조하면, 표시 장치(10)는 커버 윈도우(100), 표시 패널(300), 브라켓(600), 메인 회로 보드(700), 및 하부 커버(900)를 포함한다.
본 발명의 설명에서, "상부”, “탑”, “상면”은 표시 장치(10)를 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 장치(10)를 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
표시 장치(10)는 동영상이나 정지 영상을 표시하는 장치로서, 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 PC(Tablet Personal Computer), 스마트 워치(Smart Watch), 워치 폰(Watch Phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, 및 UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(Internet of Things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 평면 상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(10)는 도 1 및 도 2와 같이 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(Corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다.
커버 윈도우(100)는 표시 패널(300)의 상부에 배치되어 표시 패널(300)의 상면을 커버할 수 있다. 커버 윈도우(100)는 표시 패널(300)의 상면을 보호할 수 있다.
커버 윈도우(100)는 표시 패널(300)의 표시 영역(DA)에 대응되는 투과 영역(TA) 및 표시 패널(300)의 비표시 영역(NDA)에 대응되는 비투과 영역(NTA)을 포함할 수 있다. 예를 들어, 비투과 영역(NTA)은 불투명하게 형성될 수 있다. 다른 예를 들어, 비투과 영역(NTA)은 화상을 표시하지 않는 경우 사용자에게 보여줄 수 있는 패턴이 형성된 데코층으로 형성될 수 있다.
표시 패널(300)은 커버 윈도우(100)의 하부에 배치될 수 있다. 따라서, 표시 패널(300)이 표시하는 영상은 커버 윈도우(100)를 통해 표시 장치(10)의 상면에서 시인될 수 있다.
표시 패널(300)은 발광 소자(Light Emitting Element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(300)은 유기 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하는 유기 발광 표시 패널, 초소형 발광 다이오드(Micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널, 또는 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널일 수 있다. 이하에서는, 표시 패널(300)이 유기 발광 표시 패널인 것을 중심으로 설명한다.
표시 패널(300)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 커버 윈도우(100)의 투과 영역(TA)과 중첩될 수 있다. 표시 영역(DA)은 복수의 화소(SP)를 포함하여 영상을 표시할 수 있다. 복수의 화소(SP)는 제1 내지 제3 서브 화소(SP1, SP2, SP3)를 포함할 수 있다. 예를 들어, 제1 서브 화소(SP1)는 적색 광을 방출할 수 있고, 제2 서브 화소(SP2)는 녹색 광을 방출할 수 있으며, 제3 서브 화소(SP3)는 청색 광을 방출할 수 있다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 발광 영역 또는 개구 영역의 크기는 서로 다를 수 있으나, 이에 한정되지 않는다.
표시 영역(DA)은 복수의 지문 센서(FPS)를 포함하여 사용자의 지문을 인식할 수 있다. 복수의 화소(SP) 및 복수의 지문 센서(FPS)는 표시 패널(300)의 동일 층에 배치될 수 있다. 복수의 지문 센서(FPS) 각각은 복수의 화소(SP)에 의해 둘러싸일 수 있다. 따라서, 표시 영역(DA)은 영상을 표시하는 동시에, 사용자의 지문을 인식하는 영역으로 사용될 수 있다. 예를 들어, 복수의 지문 센서(FPS)는 표시 영역(DA)의 전체 영역에 배치될 수 있다. 다른 예를 들어, 복수의 지문 센서(FPS)는 표시 영역(DA) 중 특정 영역에 배치될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 주변 영역으로서, 영상을 표시하지 않을 수 있다. 예를 들어, 비표시 영역(NDA)은 게이트 라인들에 게이트 신호들을 인가하는 게이트 구동부 및 데이터 라인들과 표시 구동부(410)를 연결하는 팬 아웃 라인들을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있으나, 이에 한정되지 않는다.
예를 들어, 표시 패널(300)은 사람의 손가락 또는 펜 등의 물체를 감지할 수 있는 터치 전극층을 포함할 수 있다. 터치 전극층은 복수의 터치 전극을 포함할 수 있고, 복수의 화소들이 배치되는 표시층 상에 배치될 수 있다.
표시 패널(300)은 비표시 영역(NDA)의 일측으로부터 돌출된 서브 영역(SBA)을 더 포함할 수 있다. 서브 영역(SBA)은 회로 보드(420)와 접속되는 패드부를 포함할 수 있다.
서브 영역(SBA)은 비표시 영역(NDA)의 일측으로부터 제2 방향(Y축 방향)의 반대 방향으로 돌출될 수 있다. 예를 들어, 서브 영역(SBA)의 제1 방향(X축 방향)의 길이는 표시 영역(DA)의 제1 방향(X축 방향)의 길이보다 작을 수 있고, 서브 영역(SBA)의 제2 방향(Y축 방향)의 길이는 표시 영역(DA)의 제2 방향(Y축 방향)의 길이보다 작을 수 있으나, 이에 한정되지 않는다. 서브 영역(SBA)은 구부러질 수 있으며, 표시 패널(300)의 하부에 배치될 수 있다. 이 경우, 서브 영역(SBA)은 제3 방향(Z축 방향)에서 표시 영역(DA)과 중첩될 수 있다.
표시 패널(300)은 표시 구동부(410), 회로 보드(420), 전원 공급부(430), 및 터치 구동부(440)를 포함할 수 있다.
표시 구동부(410)는 표시 패널(300)의 서브 영역(SBA)에 배치될 수 있다. 표시 구동부(410)는 표시 패널(300)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 예를 들어, 표시 구동부(410)는 데이터 라인에 데이터 전압을 공급할 수 있고, 데이터 전압은 데이터 라인을 통해 복수의 화소(SP)에 공급될 수 있다. 표시 구동부(410)는 리드 아웃 라인을 통해 복수의 지문 센서(FPS)에 접속될 수 있다. 표시 구동부(410)는 복수의 지문 센서(FPS)에서 감지된 센싱 신호를 리드 아웃 라인을 통해 수신할 수 있다. 표시 구동부(410)는 센싱 신호를 디지털 데이터인 센싱 데이터로 변환하여, 메인 프로세서(710)에 전송할 수 있다. 표시 구동부(410)는 게이트 구동부에 게이트 제어 신호를 공급할 수 있고, 전원 공급 라인에 각종 전원 전압을 공급할 수 있다.
회로 보드(420)는 표시 패널(300)의 서브 영역(SBA)에 배치된 패드부 상에 부착될 수 있다. 예를 들어, 회로 보드(420)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)이나 SAP(Self Assembly Anisotropic Conductive Paste) 등과 같은 저저항 고신뢰성 소재를 이용하여 표시 패널(300)의 서브 영역(SBA)의 패드부 상에 부착될 수 있다. 회로 보드(420)의 리드 라인들은 표시 패널(300)의 패드부에 전기적으로 연결될 수 있다. 예를 들어, 회로 보드(420)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board, FPCB), 인쇄 회로 보드(Printed Circuit Board, PCB) 또는 칩 온 필름(Chip on Film, COF)과 같은 연성 필름(Flexible Film)일 수 있다.
전원 공급부(430)는 회로 보드(420) 상에 배치되어 표시 구동부(410)와 표시 패널(300)에 전원 전압을 공급할 수 있다. 예를 들어, 전원 공급부(430)는 구동 전압을 생성하여 구동 전압 라인에 공급할 수 있다. 전원 공급부(430)는 저전위 전압을 생성하여 화소들(SP)의 발광 소자의 캐소드 전극 및 지문 센서들(FPS)의 수광 소자의 캐소드 전극에 공급할 수 있다.
터치 구동부(440)는 회로 보드(420) 상에 배치되어 터치 전극들의 정전 용량을 측정할 수 있다. 예를 들어, 터치 구동부(440)는 터치 전극들의 정전 용량 변화를 기초로, 사용자의 터치 여부와 사용자 터치 위치 등을 판단할 수 있다. 여기에서, 사용자의 터치는 사용자의 손가락 또는 펜 등과 같은 물체가 터치 전극층 상에 배치되는 표시 장치(10)의 일면에 직접 접촉하는 것을 의미한다. 터치 구동부(440)는 복수의 터치 전극 중 사용자 터치가 발생한 부분과, 사용자 터치가 발생하지 않은 부분을 구별하여, 사용자 터치 위치를 판단할 수 있다.
브라켓(600)은 표시 패널(300)의 하부에 배치될 수 있다. 브라켓(600)은 플라스틱, 금속, 또는 이들의 조합으로 이루어질 수 있다. 예를 들어, 브라켓(600)은 제1 카메라 센서(720)가 삽입되는 제1 카메라 홀(CMH1), 배터리가 배치되는 배터리 홀(BH), 및 표시 구동부(410) 또는 회로 보드(420)에 연결된 케이블(415)이 통과하는 케이블 홀(CAH)을 포함할 수 있다.
메인 회로 보드(700)와 배터리(790)는 브라켓(600)의 하부에 배치될 수 있다. 메인 회로 보드(700)는 인쇄 회로 기판(Printed Circuit Board) 또는 연성 인쇄 회로 기판일 수 있다.
메인 회로 보드(700)는 메인 프로세서(710), 제1 카메라 센서(720), 및 메인 커넥터(730)를 포함할 수 있다. 제1 카메라 센서(720)는 메인 회로 보드(700)의 상면과 하면 모두에 배치되고, 메인 프로세서(710)는 메인 회로 보드(700)의 상면에 배치되며, 메인 커넥터(730)는 메인 회로 보드(700)의 하면에 배치될 수 있다.
메인 프로세서(710)는 표시 장치(10)의 모든 기능을 제어할 수 있다. 예를 들어, 메인 프로세서(710)는 표시 패널(300)이 영상을 표시하도록 디지털 비디오 데이터를 표시 구동부(410)에 공급할 수 있다. 메인 프로세서(710)는 표시 구동부(410)로부터 센싱 데이터를 수신하여 지문 이미지를 생성할 수 있고, 사용자 지문의 패턴을 인식할 수 있다. 메인 프로세서(710)는 사용자의 지문에 따른 인증을 수행하거나 어플리케이션을 실행할 수 있다. 메인 프로세서(710)는 터치 구동부(440)로부터 터치 데이터를 입력 받아 사용자의 터치 좌표를 판단할 수 있고, 사용자의 터치 좌표에 표시된 아이콘이 지시하는 어플리케이션을 실행할 수 있다.
제1 카메라 센서(720)는 이미지 센서에 의해 얻어지는 정지 영상 또는 동영상 등의 화상 프레임을 처리하여 메인 프로세서(710)에 출력할 수 있다. 예를 들어, 제1 카메라 센서(720)는 CMOS 이미지 센서 또는 CCD 센서일 수 있으나, 이에 한정되지 않는다. 제1 카메라 센서(720)는 제2 카메라 홀(CMH2)에 의해 하부 커버(900)의 하면으로 노출될 수 있고, 표시 장치(10)의 하부에 배치된 사물이나 배경을 촬영할 수 있다.
메인 커넥터(730)는 브라켓(600)의 케이블 홀(CAH)을 통과한 케이블(415)에 연결될 수 있다. 이로 인해, 메인 회로 보드(700)는 표시 구동부(410) 또는 회로 보드(420)에 전기적으로 연결될 수 있다.
배터리(790)는 제3 방향(Z축 방향)에서 메인 회로 보드(700)와 중첩되지 않도록 배치될 수 있다. 배터리(790)는 브라켓(600)의 배터리 홀(BH)과 중첩될 수 있다.
하부 커버(900)는 메인 회로 보드(700)와 배터리(790)의 하부에 배치될 수 있다. 하부 커버(900)는 브라켓(600)과 체결되어 고정될 수 있다. 하부 커버(900)는 표시 장치(10)의 하면 외관을 형성할 수 있다.
하부 커버(900)는 제1 카메라 센서(720)의 하면이 노출되는 제2 카메라 홀(CMH2)을 포함할 수 있다. 제1 카메라 센서(720)의 위치와 제1 카메라 센서(720)에 대응되는 제1 및 제2 카메라 홀들(CMH1, CMH2)의 위치는 도 2에 도시된 실시예에 한정되지 않는다.
도 4는 일 실시예에 따른 표시 장치의 단위 화소 영역을 나타내는 평면도이다.
도 4를 참조하면, 표시 패널(300)의 표시 영역(DA)은 복수의 단위 화소 영역(UPA)을 포함할 수 있다. 복수의 단위 화소 영역(UPA) 각각은 서로 다른 색을 표시하는 제1 내지 제3 서브 화소(SP1, SP2, SP3), 및 적어도 하나의 지문 센서(FPS)를 포함할 수 있다. 제1 서브 화소(SP1)는 적색 광을 방출할 수 있고, 제2 서브 화소(SP2)는 녹색 광을 방출할 수 있으며, 제3 서브 화소(SP3)는 청색 광을 방출할 수 있으나, 이에 한정되지 않는다. 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각은 지문 센서(FPS)를 사이에 두고 이격될 수 있다. 복수의 지문 센서(FPS) 각각은 복수의 화소(SP)에 의해 둘러싸일 수 있다. 예를 들어, 복수의 단위 화소 영역(UPA) 각각은 한 개의 제1 서브 화소(SP1), 두 개의 제2 서브 화소(SP2), 한 개의 제3 서브 화소(SP3), 및 네 개의 지문 센서(FPS)를 포함할 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 발광 영역 또는 개구 영역의 크기는 서로 다를 수 있다. 예를 들어, 제1 서브 화소(SP1)의 발광 영역의 크기는 제3 서브 화소(SP3)의 발광 영역의 크기보다 클 수 있고, 제3 서브 화소(SP3)의 발광 영역의 크기는 제2 서브 화소(SP2)의 발광 영역의 크기보다 클 수 있다. 표시 패널(300)은 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 발광 영역의 크기를 조절함으로써, 단위 화소 영역(UPA)에서 방출되는 백색 광의 발광 효율을 향상시킬 수 있다.
도 5는 일 실시예에 따른 표시 장치를 나타내는 단면도이고, 도 6은 일 실시예에 따른 표시 장치의 박막 트랜지스터층 및 발광 소자층을 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 표시 장치(10)는 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL), 터치 센서층(TSL), 및 커버 윈도우(100)를 포함할 수 있다.
기판(SUB)은 표시 패널(300)의 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(SUB)은 리지드(Rigid) 기판일 수 있다. 다른 예를 들어, 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 기판(SUB)이 플렉서블 기판인 경우 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
박막 트랜지스터층(TFTL)은 기판(SUB) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)은 복수의 화소(SP) 각각을 구동시키는 적어도 하나의 화소 트랜지스터(ST), 및 복수의 지문 센서(FPS) 각각을 구동시키는 적어도 하나의 센서 트랜지스터(FT)를 포함할 수 있다. 박막 트랜지스터층(TFTL)은 게이트 절연막(GI), 층간 절연막(ILD), 보호층(PAS), 및 평탄화층(OC)을 더 포함할 수 있다.
화소 트랜지스터(ST)는 반도체 영역(ACT), 소스 전극(SE), 드레인 전극(DE), 및 게이트 전극(GE)을 포함할 수 있다.
화소 트랜지스터(ST)의 반도체 영역(ACT), 소스 전극(SE), 및 드레인 전극(DE)은 기판(SUB) 상에 배치될 수 있다. 반도체 영역(ACT)은 게이트 전극(GE)과 두께 방향으로 중첩될 수 있고, 게이트 절연막(GI)에 의해 게이트 전극(GE)과 절연될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 반도체 영역(ACT)의 물질을 도체화하여 마련될 수 있다.
화소 트랜지스터(ST)의 게이트 전극(GE)은 게이트 절연막(GI)의 상부에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체 영역(ACT)과 중첩될 수 있다.
게이트 절연막(GI)은 반도체 영역(ACT), 소스 전극(SE), 및 드레인 전극(DE)의 상부에 마련될 수 있다. 예를 들어, 게이트 절연막(GI)은 반도체 영역(ACT), 소스 전극(SE), 드레인 전극(DE), 및 기판(SUB)을 덮을 수 있고, 반도체 영역(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연막(GI)은 제1 및 제2 연결 전극(CNE1, CNE2) 각각이 관통하는 컨택홀을 포함할 수 있다.
센서 트랜지스터(FT)는 반도체 영역(ACT), 소스 전극(SE), 드레인 전극(DE), 및 게이트 전극(GE)을 포함할 수 있다.
센서 트랜지스터(FT)의 반도체 영역(ACT), 소스 전극(SE), 및 드레인 전극(DE)은 기판(SUB) 상에 배치될 수 있다. 반도체 영역(ACT)은 게이트 전극(GE)과 두께 방향으로 중첩될 수 있고, 게이트 절연막(GI)에 의해 게이트 전극(GE)과 절연될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 반도체 영역(ACT)의 물질을 도체화하여 마련될 수 있다.
센서 트랜지스터(FT)의 게이트 전극(GE)은 게이트 절연막(GI)의 상부에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체 영역(ACT)과 중첩될 수 있다.
층간 절연막(ILD)은 화소 트랜지스터(ST) 및 센서 트랜지스터(FT) 각각의 게이트 전극(GE)의 상부에 배치될 수 있다. 예를 들어, 층간 절연막(ILD)은 제1 및 제2 연결 전극(CNE1, CNE2)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 층간 절연막(ILD)의 컨택홀은 게이트 절연막(GI)의 컨택홀과 연결될 수 있다.
제1 및 제2 연결 전극(CNE1, CNE2)은 층간 절연막(ILD) 상에서 서로 이격되게 배치될 수 있다. 제1 연결 전극(CNE1)은 화소 트랜지스터(ST)의 드레인 전극(DE)과 발광 소자(ED)의 화소 전극(PE)을 접속시킬 수 있다. 제1 연결 전극(CNE1)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 화소 트랜지스터(ST)의 드레인 전극(DE)에 컨택될 수 있다.
제2 연결 전극(CNE2)은 센서 트랜지스터(FT)의 드레인 전극(DE)과 수광 소자(PD)의 센서 전극(FPE)을 접속시킬 수 있다. 제2 연결 전극(CNE2)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 센서 트랜지스터(FT)의 드레인 전극(DE)에 컨택될 수 있다.
보호층(PAS)은 화소 트랜지스터(ST) 및 센서 트랜지스터(FT)의 상부에 마련되어, 화소 트랜지스터(ST) 및 센서 트랜지스터(FT)를 보호할 수 있다. 예를 들어, 보호층(PAS)은 발광 소자(ED)의 화소 전극(PE)이 관통하는 컨택홀 및 수광 소자(PD)의 센서 전극(FPE)이 관통하는 컨택홀을 포함할 수 있다.
평탄화층(OC)은 보호층(PAS)의 상부에 마련되어, 화소 트랜지스터(ST) 및 센서 트랜지스터(FT)의 상단을 평탄화시킬 수 있다. 예를 들어, 평탄화층(OC)은 발광 소자(ED)의 화소 전극(PE)이 관통하는 컨택홀 및 수광 소자(PD)의 센서 전극(FPE)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 보호층(PAS)의 컨택홀과 평탄화층(OC)의 컨택홀은 서로 연결될 수 있다.
발광 소자층(EML)은 박막 트랜지스터층(TFTL)의 상부에 마련될 수 있다. 발광 소자층(EML)은 화소 트랜지스터(ST)에 접속된 발광 소자(ED) 및 센서 트랜지스터(FT)에 접속된 수광 소자(PD)를 포함할 수 있다. 따라서, 발광 소자(ED) 및 수광 소자(PD)는 동일 층에 배치될 수 있고, 화소 정의막(PDL)에 의해 서로 이격될 수 있다.
발광 소자(ED)는 화소 전극(PE), 제1 반도체층(NSL), 발광층(EL), 제2 반도체층(PSL), 및 공통 전극(CE)을 포함할 수 있다.
화소 전극(PE)은 평탄화층(OC) 상에 마련될 수 있다. 예를 들어, 화소 전극(PE)은 화소 정의막(PDL)에 의해 정의되는 발광 소자층(EML)의 개구 영역과 중첩될 수 있다. 화소 전극(PE)은 평탄화층(OC)과 보호층(PAS)에 마련된 컨택홀을 통해 화소 트랜지스터(ST)의 드레인 전극(DE)에 접촉될 수 있다. 예를 들어, 화소 전극(PE)은 발광 소자(ED)의 양극(Anode)의 역할을 할 수 있다.
제1 반도체층(NSL)은 화소 전극(PE) 상에 배치될 수 있다. 제1 반도체층(NSL)은 N형 반도체층일 수 있다. N형 반도체층은 전자를 발광층(EL)에 공급할 수 있다. 예를 들어, 제1 반도체층(NSL)은 전자 수송층 및 전자 주입층을 포함할 수 있으나, 이에 한정되지 않는다.
발광층(EL)은 제1 반도체층(NSL) 상에 배치될 수 있다. 발광층(EL)은 유기 물질을 포함하는 유기 발광층일 수 있으나, 이에 한정되지 않는다. 발광층(EL)이 유기 발광층에 해당하는 경우, 화소 트랜지스터(ST)가 발광 소자(ED)의 화소 전극(PE)에 소정의 전압을 인가하고, 발광 소자(ED)의 공통 전극(CE)이 캐소드 전압 또는 저전위 전압을 수신하면, 정공과 전자 각각이 제2 반도체층(PSL) 및 제1 반도체층(NSL)을 통해 발광층(EL)으로 이동할 수 있고, 정공과 전자가 발광층(EL)에서 서로 결합하여 광을 방출할 수 있다.
제2 반도체층(PSL)은 발광층(EL) 상에 배치될 수 있다. 제2 반도체층(PSL)은 P형 반도체층일 수 있다. P형 반도체층은 정공을 발광층(EL)에 공급할 수 있다. 예를 들어, 제2 반도체층(PSL)은 정공 수송층 및 정공 주입층을 포함할 수 있으나, 이에 한정되지 않는다.
공통 전극(CE)은 제2 반도체층(PSL) 상에 마련될 수 있다. 공통 전극(CE)은 발광 소자(ED)에 저전위 전압을 공급할 수 있다. 예를 들어, 공통 전극(CE)은 복수의 화소(SP) 복수의 지문 센서(FPS)에 공통되는 전극 형태로 구현될 수 있다.
수광 소자(PD)는 센서 전극(FPE), 제1 반도체층(NSL), 수광층(PL), 제2 반도체층(PSL), 및 공통 전극(CE)을 포함할 수 있다.
센서 전극(FPE)은 평탄화층(OC) 상에 배치될 수 있다. 예를 들어, 센서 전극(FPE)은 화소 정의막(PDL)에 의해 정의되는 발광 소자층(EML)의 개구 영역과 중첩될 수 있다. 센서 전극(FPE)은 평탄화층(OC)과 보호층(PAS)에 마련된 컨택홀을 통해 센서 트랜지스터(FT)의 드레인 전극(DE)에 접속될 수 있다.
센서 전극(FPE)과 화소 전극(PE)은 동일 층에서 동일 물질로 이루어질 수 있다. 예를 들어, 센서 전극(FPE)과 화소 전극(PE)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다.
수광 소자(PD)의 제1 반도체층(NSL)은 발광 소자(ED)의 제1 반도체층(NSL)을 공유할 수 있다. 수광 소자(PD)의 제1 반도체층(NSL)은 센서 전극(FPE) 상에 배치될 수 있다. 제1 반도체층(NSL)은 N형 반도체층일 수 있다. N형 반도체층은 전자를 수광층(PL)에 공급할 수 있다. 예를 들어, 제1 반도체층(NSL)은 전자 수송층 및 전자 주입층을 포함할 수 있으나, 이에 한정되지 않는다.
수광층(PL)은 제1 반도체층(NSL) 상에 배치될 수 있다. 수광층(PL)은 제1 반도체층(NSL)과 제2 반도체층(PSL)에 의해 공핍(Depletion)될 수 있고, 수광층(PL)의 내부에 전기장이 발생할 수 있다. 사용자의 손가락(F)에 의한 반사광(L2)은 수광층(PL)에 입사될 수 있고, 정공 및 전자는 전기장에 의해 드리프트(Drift)될 수 있다. 따라서, 정공은 제2 반도체층(PSL)을 통해 공통 전극(CE)으로 수집될 수 있고, 전자는 제1 반도체층(NSL)을 통해 센서 전극(FPE)으로 수집될 수 있다.
제2 반도체층(PSL)은 반사광(L2)의 입사면에서 상대적으로 가깝게 배치될 수 있고, 제1 반도체층(NSL)은 반사광(L2)의 입사면에서 상대적으로 멀리 배치될 수 있다. 정공의 드리프트 이동도(Drift Mobility)가 전자의 드리프트 이동도보다 낮기 때문에, 제2 반도체층(PSL)은 반사광(L2)의 입사면과 가깝게 배치됨으로써, 반사광(L2)의 수집 효율을 극대화할 수 있다.
공통 전극(CE)은 제2 반도체층(PSL) 상에 마련될 수 있다. 공통 전극(CE)은 광을 투과시킬 수 있는 투명 도전 물질을 포함할 수 있다. 예를 들어, 공통 전극(CE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin-Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
발광 소자층(EML)은 복수의 화소(SP) 및 복수의 지문 센서(FPS)를 정의하는 화소 정의막(PDL)을 포함할 수 있다. 복수의 발광 소자(ED)의 화소 전극(PE)과 복수의 지문 센서(FPS)의 센서 전극(FPE)은 화소 정의막(PDL)에 의하여 서로 이격되고 절연될 수 있다.
예를 들어, 사용자의 손가락(F)이 커버 윈도우(100) 상에 접촉되면, 화소(SP)의 발광 소자(ED)에서 출력된 제1 광(L1)은 손가락(F)의 융선(FR) 또는 골(FV)에 의하여 반사되고, 반사된 제2 광(L2)은 지문 센서(FPS)의 수광 소자(PD)에 도달할 수 있다. 표시 구동부(410)는 지문 센서들(FPS)에 수신된 손가락(F)의 융선(FR)에서 반사된 제2 광(L2)과 손가락(F)의 골(FV)에서 반사된 제2 광(L2)을 구분하여 센싱 데이터를 생성할 수 있고, 센싱 데이터를 메인 프로세서(710)에 전송할 수 있다. 메인 프로세서(710)는 센싱 데이터를 기초로 지문 이미지를 생성함으로써, 사용자 지문의 패턴을 인식할 수 있다.
박막 봉지층(TFEL)은 발광 소자층(EML)의 상부에 배치되어, 박막 트랜지스터층(TFTL)과 발광 소자층(EML)을 덮을 수 있다. 박막 봉지층(TFEL)은 발광 소자층(EML)의 발광 소자(ED) 및 수광 소자(PD)에 산소 또는 수분이 침투하는 것을 방지할 수 있다.
터치 센서층(TSL)은 박막 봉지층(TFEL) 상에 배치될 수 있다. 터치 센서층(TSL)은 사용자의 터치를 감지하기 위한 터치 전극들, 및 패드들과 터치 전극들을 연결하는 터치 전극 라인들을 포함할 수 있다. 터치 센서층(TSL)의 터치 전극들은 표시 패널(300)의 표시 영역(DA)과 중첩되는 터치 감지 영역에 배치될 수 있다.
커버 윈도우(100)는 표시 패널(300)의 상부에 배치될 수 있다. 커버 윈도우(100)는 표시 패널(300)의 터치 센서층(TSL) 상에 배치될 수 있다. 예를 들어, 커버 윈도우(100)는 투명 접착 부재에 의해 터치 센서층(TSL) 상에 부착될 수 있다. 커버 윈도우(100)는 사용자의 손가락(F)에 직접 접촉될 수 있다.
도 7은 일 실시예에 따른 표시 장치의 화소 및 지문 센서와 라인들의 연결 관계를 나타내는 도면이다.
도 7을 참조하면, 표시 패널(300)은 은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 복수의 화소(SP), 화소들(SP)에 접속되는 게이트 라인들(GL), 데이터 라인들(DL), 복수의 지문 센서(FPS), 지문 센서들(FPS)에 접속되는 센싱 라인들(SL), 및 리드 아웃 라인들(ROL)을 포함할 수 있다.
복수의 화소(SP) 각각은 적어도 하나의 게이트 라인(GL) 및 데이터 라인(DL)에 접속될 수 있다. 예를 들어, 복수의 화소(SP) 각각은 세 개의 게이트 라인(GL) 및 한 개의 데이터 라인(DL)에 접속될 수 있으나, 이에 한정되지 않는다.
복수의 화소(SP) 각각은 적어도 하나의 화소 트랜지스터(ST), 발광 소자(ED), 및 커패시터를 포함할 수 있다. 발광 소자(ED)는 화소 트랜지스터(ST)의 게이트 전극에 인가된 데이터 전압에 따라 구동 전류를 수신함으로써 발광할 수 있다. 발광 소자(ED)는 구동 전류의 크기에 따라 소정의 휘도를 갖는 광을 방출할 수 있다.
화소(SP)는 적어도 하나의 전원 공급 라인(미도시)에 접속될 수 있다. 화소(SP)는 적어도 하나의 전원 공급 라인으로부터 각종 전압을 수신할 수 있다. 예를 들어, 화소(SP)는 전원 공급 라인으로부터 구동 전압, 초기화 전압, 및 저전위 전압을 수신할 수 있으나, 이에 한정되지 않는다.
복수의 지문 센서(FPS) 각각은 적어도 하나의 센싱 라인(SL) 및 리드 아웃 라인(ROL)에 접속될 수 있다. 예를 들어, 복수의 지문 센서(FPS) 각각은 두 개의 센싱 라인(SL) 및 한 개의 리드 아웃 라인(ROL)에 접속될 수 있으나, 이에 한정되지 않는다.
복수의 지문 센서(FPS) 각각은 적어도 하나의 센서 트랜지스터(FT), 수광 소자(PD), 및 커패시터를 포함할 수 있다. 지문 센서(FPS)는 광을 수신하여 센싱 신호를 출력할 수 있다. 지문 센서(FPS)는 리드 아웃 라인(ROL)을 통해 표시 구동부(410)에 센싱 신호를 공급할 수 있다.
지문 센서(FPL)는 적어도 하나의 전원 공급 라인(미도시)에 접속될 수 있다. 지문 센서(FPL)는 적어도 하나의 전원 공급 라인으로부터 각종 전압을 수신할 수 있다. 예를 들어, 지문 센서(FPL)는 전원 공급 라인으로부터 리셋 전압, 공통 전압, 및 저전위 전압을 수신할 수 있으나, 이에 한정되지 않는다.
복수의 게이트 라인(GL) 및 복수의 센싱 라인(SL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 게이트 라인들(GL)과 센싱 라인들(SL)은 서로 나란하게 형성될 수 있다.
복수의 데이터 라인(DL) 및 복수의 리드 아웃 라인(ROL)은 제1 방향(X축 방향)으로 서로 이격될 수 있고, 제2 방향(Y축 방향)으로 연장될 수 있다. 데이터 라인들(DL)과 리드 아웃 라인들(ROL)은 서로 나란하게 형성될 수 있다.
비표시 영역(NDA)은 표시 패널(300)에서 표시 영역(DA)을 제외한 나머지 영역으로 정의될 수 있다. 비표시 영역(NDA)은 표시 구동부(410), 게이트 구동부(450), 팬 아웃 라인들(FOL), 및 패드부(DP)를 포함할 수 있다.
표시 구동부(410)는 패드부(DP)에 접속되어 디지털 비디오 데이터와 타이밍 신호들을 입력 받을 수 있다. 표시 구동부(410)는 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 팬 아웃 라인(FOL)을 통해 데이터 라인(DL)에 공급할 수 있다. 표시 구동부(410)는 리드 아웃 라인(ROL)을 통해 센싱 신호를 수신할 수 있다. 예를 들어, 표시 구동부(410)는 집적 회로(IC)로 형성되어 COG(Chip on Glass) 방식, COP(Chip on Plastic) 방식, 또는 초음파 접합 방식으로 기판(SUB) 상에 부착될 수 있으나, 이에 한정되지 않는다. 표시 구동부(410)는 게이트 제어 신호를 생성하여 게이트 제어 라인들(GCL)을 통해 게이트 구동부(450)에 공급할 수 있다.
게이트 구동부(450)는 비표시 영역(NDA)의 일측에 배치될 수 있다. 게이트 구동부(450)는 게이트 제어 신호를 기초로 게이트 신호를 생성하여 게이트 라인(GL)에 공급할 수 있다. 게이트 라인(GL)은 복수의 화소(SP)에 게이트 신호를 공급할 수 있고, 데이터 전압이 공급될 화소(SP)를 선택할 수 있다.
게이트 구동부(450)는 게이트 신호를 기초로 센싱 신호를 생성할 수 있고, 센싱 라인(SL)에 공급할 수 있다. 센싱 라인(SL)은 복수의 지문 센서(FPS)에 센싱 신호를 공급할 수 있고, 사용자의 지문을 센싱할 지문 센서(FPS)를 선택할 수 있다.
팬 아웃 라인(FOL)은 표시 구동부(410)와 표시 영역(DA) 사이에 배치될 수 있다. 팬 아웃 라인(FOL)은 표시 구동부(410)와 데이터 라인(DL)을 접속시킬 수 있고, 표시 구동부(410)와 리드 아웃 라인(ROL)을 접속시킬 수 있다.
패드부(DP)는 표시 구동부(410)보다 표시 패널(300)의 일측 가장자리에 인접하게 배치될 수 있다. 패드부(DP)는 회로 보드(420)에 접속될 수 있다.
도 8은 일 실시예에 따른 표시 장치의 게이트 구동부와 화소 및 지문 센서의 연결 관계를 나타내는 블록도이다.
도 8을 참조하면, 게이트 구동부(450)는 제1 게이트 신호 공급 모듈(451), 제2 게이트 신호 공급 모듈(452), 제3 게이트 신호 공급 모듈(453), 제1 스위칭 소자(ENT1), 및 제2 스위칭 소자(ENT2)를 포함할 수 있다. 게이트 라인(GL)은 제1 내지 제3 게이트 라인(GWL, GIL, GBL)을 포함할 수 있고, 센싱 라인(SL)은 제1 및 제2 센싱 라인(RSL, SCL)을 포함할 수 있다.
제1 게이트 신호 공급 모듈(451)은 제1 게이트 라인(GWL)에 제1 게이트 신호(GW)를 공급할 수 있다. 제1 게이트 신호(GW)는 제1 게이트 라인(GWL)을 통해 복수의 화소(SP)에 공급될 수 있다.
제2 게이트 신호 공급 모듈(452)은 제2 게이트 라인(GIL)에 제2 게이트 신호(GI)를 공급할 수 있다. 제2 게이트 신호(GI)는 제2 게이트 라인(GIL)을 통해 복수의 화소(SP)에 공급될 수 있다.
제3 게이트 신호 공급 모듈(453)은 제3 게이트 라인(GBL)에 제3 게이트 신호(GB)를 공급할 수 있다. 제3 게이트 신호(GB)는 제3 게이트 라인(GBL)을 통해 복수의 화소(SP)에 공급될 수 있다. 따라서, 복수의 화소(SP) 각각은 제1 내지 제3 게이트 라인(GWL, GIL, GBL)으로부터 제1 내지 제3 게이트 신호(GW, GI, GB)을 수신하여 구동될 수 있다.
제1 스위칭 소자(ENT1)는 리셋 인에이블 신호(RSEN)를 기초로 턴-온되어, 제1 게이트 라인(GWL)을 제1 센싱 라인(RSL)에 접속시킬 수 있다. 여기에서, 제1 게이트 신호(GW)는 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 가짐으로써, 표시 장치(10)는 복수의 화소(SP)의 히스테리시스 보상(Hysteresis Compensation)을 수행할 수 있다. 제1 스위칭 소자(ENT1)는 제1 게이트 신호(GW)가 게이트 온 레벨을 갖는 동안 리셋 인에이블 신호(RSEN)를 수신하면, 리셋 신호(RST)를 제1 센싱 라인(RSL)에 공급할 수 있다. 예를 들어, 제1 게이트 신호(GW)가 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 갖는 경우, 리셋 인에이블 신호(RSEN)는 복수의 수평 주사 기간 중 최후의 수평 주사 기간에 제1 스위칭 소자(ENT1)에 공급될 수 있다. 따라서, 제1 스위칭 소자(ENT1)는 리셋 인에이블 신호(RSEN)를 기초로 제1 게이트 신호(GW)로부터 독립적인 리셋 신호(RST)를 생성할 수 있다.
제2 스위칭 소자(ENT2)는 스캔 인에이블 신호(SCEN)를 기초로 턴-온되어, 제2 게이트 라인(GBL)을 제2 센싱 라인(SCL)에 접속시킬 수 있다. 여기에서, 제2 게이트 신호(GI)는 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 가짐으로써, 표시 장치(10)는 복수의 화소(SP)의 히스테리시스 보상(Hysteresis Compensation)을 수행할 수 있다. 제2 스위칭 소자(ENT2)는 제2 게이트 신호(GI)가 게이트 온 레벨을 갖는 동안 스캔 인에이블 신호(SCEN)를 수신하면, 스캔 신호(SC)를 제2 센싱 라인(SCL)에 공급할 수 있다. 예를 들어, 제2 게이트 신호(GI)가 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 갖는 경우, 스캔 인에이블 신호(SCEN)는 복수의 수평 주사 기간 중 최후의 수평 주사 기간에 제2 스위칭 소자(ENT2)에 공급될 수 있다. 따라서, 제2 스위칭 소자(ENT2)는 스캔 인에이블 신호(SCEN)를 기초로 제2 게이트 신호(GI)로부터 독립적인 스캔 신호(SC)를 생성할 수 있다.
복수의 화소(SP) 및 복수의 지문 센서(FPS)는 발광 소자층(EML)에 배치될 수 있고, 표시 구동부(410)와 게이트 구동부(450)는 동일 층에 배치된 복수의 화소(SP)와 복수의 지문 센서(FPS)를 구동할 수 있다. 게이트 구동부(450)는 제1 내지 제3 게이트 신호(GW, GI, GB)를 기초로 복수의 화소(SP)를 구동할 수 있다. 여기에서, 제1 내지 제3 게이트 신호(GW, GI, GB)는 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 가짐으로써, 표시 장치(10)는 복수의 화소(SP)의 히스테리시스 보상을 수행할 수 있다. 게이트 구동부(450)는 제1 및 제2 스위칭 소자(ENT1, ENT2)를 이용하여 제1 및 제2 게이트 신호(GW, GI)로부터 독립적인 리셋 신호(RST) 및 스캔 신호(SC)를 생성할 수 있다. 따라서, 게이트 구동부(450)는 제1 및 제2 게이트 신호(GW, GI)로부터 독립적인 리셋 신호(RST) 및 스캔 신호(SC)를 지문 센서(FPS)에 공급함으로써, 표시 장치(10)가 히스테리시스 보상을 수행하는 경우에도 지문 센서(FPS)의 광 노출 시간을 증가시킬 수 있고, 지문 센서(FPS)의 감도를 향상시킬 수 있다.
도 9는 일 실시예에 따른 표시 장치의 화소를 나타내는 회로도이다.
도 9를 참조하면, 복수의 화소(SP) 각각은 제1 게이트 라인(GWL), 제2 게이트 라인(GIL), 제3 게이트 라인(GBL), 발광 제어 라인(EML), 데이터 라인(DL), 구동 전압 라인(VDDL), 및 초기화 전압 라인(VIL)에 접속될 수 있다.
복수의 화소(SP) 각각은 발광 소자(ED), 제1 내지 제7 화소 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6, ST7), 및 제1 커패시터(C1)를 포함할 수 있다.
제1 화소 트랜지스터(ST1)는 게이트 전극, 소스 전극, 및 드레인 전극을 포함할 수 있다. 제1 화소 트랜지스터(ST1)의 소스 전극은 제1 노드(N1)에 접속되고, 드레인 전극은 제2 노드(N2)에 접속되며, 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제1 화소 트랜지스터(ST1)는 게이트 전극에 인가되는 데이터 전압(이하, "Vdata"로 표시함)에 따라 소스-드레인 간 전류(ID, 이하 "구동 전류"라 칭함)를 제어할 수 있다.
발광 소자(ED)는 구동 전류(ID)를 수신하여 발광할 수 있다. 발광 소자(ED)의 발광량 또는 휘도는 구동 전류(ID)의 크기에 비례할 수 있다.
발광 소자(ED)는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(ED)는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(ED)는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(ED)는 마이크로 발광 다이오드일 수 있다.
발광 소자(ED)의 제1 전극 또는 애노드 전극은 제4 노드(N4)에 접속될 수 있다. 발광 소자(ED)의 제1 전극은 제4 노드(N4)를 통해 제6 화소 트랜지스터(ST6)의 드레인 전극과 제7 화소 트랜지스터(ST7)의 드레인 전극에 접속될 수 있다. 발광 소자(ED)의 제2 전극은 저전위 라인(VSSL)에 접속될 수 있다. 발광 소자(ED)의 제1 전극과 제2 전극 사이에는 기생 용량이 형성될 수 있다.
제2 화소 트랜지스터(ST2)는 제1 게이트 라인(GWL)의 제1 게이트 신호에 의해 턴-온되어 데이터 라인(DL)과 제1 화소 트랜지스터(ST1)의 소스 전극인 제1 노드(N1)를 접속시킬 수 있다. 제2 화소 트랜지스터(ST2)는 제1 게이트 신호를 기초로 턴-온됨으로써, 데이터 전압(Vdata)을 제2 노드(N2)에 공급할 수 있다. 제2 화소 트랜지스터(ST2)의 게이트 전극은 제1 게이트 라인(GWL)에 접속되고, 소스 전극은 데이터 라인(DL)에 접속되며, 드레인 전극은 제1 노드(N1)에 접속될 수 있다. 제2 화소 트랜지스터(ST2)의 드레인 전극은 제1 노드(N1)를 통해 제1 화소 트랜지스터(ST1)의 소스 전극 및 제5 화소 트랜지스터(ST5)의 드레인 전극에 접속될 수 있다.
제3 화소 트랜지스터(ST3)는 제1 게이트 라인(GWL)의 제1 게이트 신호에 의해 턴-온되어 제1 화소 트랜지스터(ST1)의 드레인 전극인 제2 노드(N2)와 제1 화소 트랜지스터(ST1)의 게이트 전극인 제3 노드(N3)를 접속시킬 수 있다. 제3 화소 트랜지스터(ST3)의 게이트 전극은 제1 게이트 라인(GWL)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속될 수 있다. 제3 화소 트랜지스터(ST3)의 소스 전극은 제2 노드(N2)를 통해 제1 화소 트랜지스터(ST1)의 드레인 전극 및 제6 화소 트랜지스터(ST6)의 소스 전극에 접속될 수 있다. 제3 화소 트랜지스터(ST3)의 드레인 전극은 제3 노드(N3)를 통해 제1 화소 트랜지스터(ST1)의 게이트 전극, 제4 트랜지스터(ST4)의 드레인 전극, 및 제1 커패시터(C1)의 제1 전극에 접속될 수 있다.
제4 화소 트랜지스터(ST4)는 제2 게이트 라인(GIL)의 제2 게이트 신호에 의해 턴-온되어 초기화 전압 라인(VIL)과 제1 화소 트랜지스터(ST1)의 게이트 전극인 제2 노드(N2)를 접속시킬 수 있다. 제4 화소 트랜지스터(ST4)는 제2 게이트 신호를 기초로 턴-온됨으로써, 제1 화소 트랜지스터(ST1)의 게이트 전극을 초기화 전압으로 방전시킬 수 있다. 제4 화소 트랜지스터(ST4)의 게이트 전극은 제2 게이트 라인(GIL)에 접속되고, 소스 전극은 초기화 전압 라인(VIL)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속될 수 있다. 제4 화소 트랜지스터(ST4)의 드레인 전극은 제3 노드(N3)를 통해 제1 화소 트랜지스터(ST1)의 게이트 전극, 제3 트랜지스터(ST3)의 드레인 전극, 및 제1 커패시터(C1)의 제1 전극에 접속될 수 있다.
제5 화소 트랜지스터(ST5)는 발광 제어 라인(EML)의 발광 신호에 의해 턴-온되어 구동 전압 라인(VDDL)과 제1 화소 트랜지스터(ST1)의 소스 전극인 제1 노드(N1)를 접속시킬 수 있다. 제5 화소 트랜지스터(ST5)의 게이트 전극은 발광 제어 라인(EML)에 접속되고, 소스 전극은 구동 전압 라인(VDDL)에 접속되며, 드레인 전극은 제1 노드(N1)에 접속될 수 있다. 제5 화소 트랜지스터(ST5)의 드레인 전극은 제1 노드(N1)를 통해 제1 화소 트랜지스터(ST1)의 소스 전극 및 제2 화소 트랜지스터(ST2)의 드레인 전극에 접속될 수 있다.
제6 화소 트랜지스터(ST6)는 발광 제어 라인(EML)의 발광 신호에 의해 턴-온되어 제1 화소 트랜지스터(ST1)의 드레인 전극인 제2 노드(N2)와 발광 소자(ED)의 제1 전극인 제4 노드(N4)를 접속시킬 수 있다. 제6 화소 트랜지스터(ST6)의 게이트 전극은 발광 제어 라인(EML)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 제4 노드(N4)에 접속될 수 있다. 제6 화소 트랜지스터(ST6)의 소스 전극은 제2 노드(N2)를 통해 제1 화소 트랜지스터(ST1)의 드레인 전극 및 제3 화소 트랜지스터(ST3)의 소스 전극에 접속될 수 있다. 제6 화소 트랜지스터(ST6)의 드레인 전극은 제4 노드(N4)를 통해 발광 소자(ED)의 제1 전극 및 제7 화소 트랜지스터(ST7)의 드레인 전극에 접속될 수 있다.
제5 화소 트랜지스터(ST5), 제1 화소 트랜지스터(ST1), 및 제6 화소 트랜지스터(ST6)가 모두 턴-온되는 경우, 구동 전류(ID)는 발광 소자(ED)에 공급될 수 있다.
제7 화소 트랜지스터(ST7)는 제3 게이트 라인(GBL)의 게이트 신호에 의해 턴-온되어 초기화 전압 라인(VIL)과 발광 소자(ED)의 제1 전극인 제4 노드(N4)를 접속시킬 수 있다. 제7 화소 트랜지스터(ST7)는 게이트 신호를 기초로 턴-온됨으로써, 발광 소자(ED)의 제1 전극을 초기화 전압으로 방전시킬 수 있다. 제7 화소 트랜지스터(ST7)의 게이트 전극은 제3 게이트 라인(GBL)에 접속되고, 소스 전극은 초기화 전압 라인(VIL)에 접속되며, 드레인 전극은 제4 노드(N4)에 접속될 수 있다. 제7 화소 트랜지스터(ST7)의 드레인 전극은 제4 노드(N4)를 통해 발광 소자(ED)의 제1 전극 및 제6 화소 트랜지스터(ST6)의 드레인 전극에 접속될 수 있다.
제1 내지 제7 화소 트랜지스터(ST1~ST7) 각각은 실리콘 기반의 액티브층을 포함할 수 있다. 예를 들어, 제1 내지 제7 화소 트랜지스터(ST1~ST7) 각각은 저온 다결정 실리콘(LTPS)으로 이루어진 액티브층을 포함할 수 있다. 저온 다결정 실리콘으로 이루어진 액티브층은 전자 이동도가 높고 턴-온 특성이 우수할 수 있다. 따라서, 표시 장치(10)는 턴-온 특성이 우수한 제1 내지 제7 화소 트랜지스터(ST1~ST7)를 포함함으로써, 복수의 화소(SP)를 안정적이고 효율적으로 구동할 수 있다.
제1 내지 제7 화소 트랜지스터(ST1~ST7) 각각은 p-타입 화소 트랜지스터에 해당할 수 있다. 예를 들어, 제1 내지 제7 화소 트랜지스터(ST1~ST7) 각각은 게이트 전극에 인가되는 게이트 로우 전압을 기초로 소스 전극으로 유입되는 전류를 드레인 전극으로 출력할 수 있다.
커패시터(C1)는 제1 화소 트랜지스터(ST1)의 게이트 전극인 제3 노드(N3)와 구동 전압 라인(VDDL) 사이에 접속될 수 있다. 예를 들어, 커패시터(C1)의 제1 전극은 제3 노드(N3)에 접속되고, 커패시터(C1)의 제2 전극은 구동 전압 라인(VDDL)에 접속됨으로써, 구동 전압 라인(VDDL)과 제1 화소 트랜지스터(ST1)의 게이트 전극 사이의 전위 차를 유지할 수 있다.
도 10은 일 실시예에 따른 표시 장치의 지문 센서를 나타내는 회로도이다.
도 10을 참조하면, 복수의 지문 센서(FPS) 각각은 제1 센싱 라인(RSL), 제2 센싱 라인(SCL), 및 리드 아웃 라인(ROL)에 접속될 수 있다.
복수의 지문 센서(FPS) 각각은 제1 내지 제3 센서 트랜지스터(FT1, FT2, FT3), 수광 소자(ED), 및 제2 커패시터(C2)를 포함할 수 있다.
제1 센서 트랜지스터(FT1)는 제1 노드(N1)의 전압을 기초로 턴-온되어 공통 전압을 제2 노드(N2)에 공급할 수 있다. 제1 센서 트랜지스터(FT1)의 게이트 전극은 제1 노드(N1)에 접속되고, 소스 전극은 공통 전압 라인(VCL)에 접속되며, 드레인 전극은 제2 노드(N2)에 접속될 수 있다. 제1 센서 트랜지스터(FT1)는 수광 소자(PD)의 제1 전극인 제1 노드(N1)의 전압을 기초로 소스-드레인 간 전류(IS, 이하 "센싱 전류"라 칭함)를 제어할 수 있다. 제1 센서 트랜지스터(FT1)의 채널을 통해 흐르는 센싱 전류(IS)는 제1 센서 트랜지스터(FT1)의 소스 전극과 게이트 전극 간의 전압(Vsg)과 문턱 전압(Vth)의 차이의 제곱에 비례할 수 있다(IS = k' × (Vsg - Vth)2). 여기에서, k'은 제1 센서 트랜지스터(FT1)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 제1 센서 트랜지스터(FT1)의 소스-게이트 전압, Vth는 제1 센서 트랜지스터(FT1)의 문턱 전압을 의미한다. 제1 센서 트랜지스터(FT1)의 센싱 전류(IS)는 제2 센서 트랜지스터(FT2)를 통과하여 센싱 신호로서 리드 아웃 라인(ROL)에 공급될 수 있다.
제2 센서 트랜지스터(FT2)는 제2 센싱 라인(SCL)의 스캔 신호(SC)에 의해 턴-온되어 제1 센서 트랜지스터(FT1)의 드레인 전극인 제2 노드(N2)를 리드 아웃 라인(ROL)에 접속시킬 수 있다. 제2 센서 트랜지스터(FT2)의 게이트 전극은 제2 센싱 라인(SCL)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 리드 아웃 라인(ROL)에 접속될 수 있다.
제3 센서 트랜지스터(FT3)는 제1 센싱 라인(RSL)의 리셋 신호(RST)에 의해 턴-온되어 리셋 전압을 제1 노드(N1)에 공급할 수 있다. 제3 센서 트랜지스터(FT3)는 리셋 신호(RST)를 기초로 턴-온됨으로써, 제1 센서 트랜지스터(FT1)의 게이트 전극인 제1 노드(N1)를 리셋시킬 수 있다. 제3 센서 트랜지스터(FT3)의 게이트 전극은 제1 센싱 라인(RSL)에 접속되고, 소스 전극은 리셋 전압 라인(VRL)에 접속되며, 드레인 전극은 제1 노드(N1)에 접속될 수 있다.
수광 소자(PD)는 사용자의 손가락(F)에서 반사된 제2 광(L2)을 기초로 사용자 지문의 패턴을 인식할 수 있다. 수광 소자(PD)의 제1 전극은 제1 센서 트랜지스터(FT1)의 게이트 전극인 제1 노드(N1)에 접속되고, 제2 전극은 저전위 라인(VSSL)에 접속될 수 있다. 수광 소자(PD)의 제2 전극은 저전위 라인(VSSL)으로부터 저전위 전압을 인가받을 수 있다. 여기에서, 수광 소자(PD)의 제2 전극은 발광 소자(ED)의 제2 전극과 동일한 저전위 전압을 인가받을 수 있다. 제2 커패시터(C2)는 수광 소자(PD)의 제1 전극과 제2 전극 사이에 배치되어, 수광 소자(PD) 내에 과도한 전류가 흐르는 것을 방지할 수 있다.
수광 소자(PD)는 커버 윈도우(100) 상에 사용자의 손가락(F)이 접촉되면, 손가락(F)의 융선(FR) 또는 골(FV)에 의하여 반사된 제2 광(L2)을 수신할 수 있다. 발광 소자층(EML)에서 출력된 제1 광(L1)은 손가락(F)의 융선(FR) 또는 골(FV)에 의하여 반사되고, 반사된 제2 광(L2)은 지문 센서(FPS)의 수광 소자(PD)에 도달할 수 있다. 수광 소자(PD)는 제2 광(L2)의 에너지를 제1 전극과 제2 전극 사이에 형성되는 전기적 신호(전류 또는 전압)로 변환할 수 있고, 변환된 전기적 신호는 제1 노드(N1)에서 저전위 라인(VSSL)으로 흐를 수 있다.
표시 구동부(410)는 지문 센서(FPS)로부터 수신된 센싱 신호를 기초로 센싱 데이터를 생성할 수 있고, 메인 프로세서(710)는 해당 센싱 데이터가 손가락(F)의 융선(FR)에 대응되는지, 또는 손가락(F)의 골(FV)에 대응되는지 구분함으로써, 사용자 지문의 패턴을 인식할 수 있다.
예를 들어, 수광 소자(PD)는 포토 트랜지스터(Photo Transistor) 또는 포토 다이오드(Photo Diode)로 구현될 수 있으나, 이에 한정되지 않는다. 수광 소자(PD)는 광 에너지를 전기 에너지로 변환하는 광 센서에 해당할 수 있고, 광의 세기에 따라 흐르는 전류가 변화하는 광기전력 효과를 이용할 수 있다.
도 11은 도 9의 화소와 도 10의 지문 센서에 공급되는 신호들의 파형도이다.
도 11을 참조하면, 제1 내지 제3 게이트 라인(GWL, GIL, GBL) 각각은 제1 내지 제3 게이트 신호(GW, GI, GB)를 공급할 수 있다. 제1 및 제2 센싱 라인(RSL, SCL) 각각은 리셋 신호(RST) 및 스캔 신호(SC)를 공급할 수 있다.
하나의 프레임 기간은 제1 내지 제6 기간(t1~t6)을 포함할 수 있다. 제1 내지 제6 기간(t1~t6) 각각은 적어도 하나의 수평 주사 기간을 포함할 수 있다. 예를 들어, 제1, 제3 내지 제5 기간(t1, t3, t4, t5)은 하나의 수평 주사 기간을 포함할 수 있고, 제2 기간(t2)은 세 개의 수평 주사 기간을 포함할 수 있으며, 제6 기간(t6)은 제2 기간(t2)보다 많은 수평 주사 기간을 포함할 수 있다.
제1 내지 제3 게이트 신호(GW, GI, GB)는 한 프레임 기간(Frame 1) 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 가짐으로써, 표시 장치(10)는 복수의 화소(SP)의 히스테리시스 보상을 수행할 수 있다.
제1 게이트 신호(GW)가 한 프레임 기간(Frame 1) 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 갖는 경우, 리셋 인에이블 신호(RSEN)는 복수의 수평 주사 기간 중 최후의 수평 주사 기간에 제1 스위칭 소자(ENT1)에 공급될 수 있다. 예를 들어, 제N 행(N은 자연수)의 제1 게이트 라인(GWL)에 공급되는 제1 게이트 신호(GW[N])는 제2 및 제4 기간(t2, t4) 동안 세 번의 게이트 온 레벨을 가질 수 있다. 게이트 구동부(450)는 제4 및 제5 기간(t4, t5)에 리셋 인에이블 신호(RSEN)를 공급할 수 있다. 따라서, 제1 스위칭 소자(ENT1)는 리셋 인에이블 신호(RSEN)를 기초로 제4 기간(t4) 동안 게이트 온 레벨을 갖는 리셋 신호(RST(N))를 생성할 수 있다. 제1 스위칭 소자(ENT1)는 리셋 인에이블 신호(RSEN)를 기초로 제1 게이트 신호(GW(N))로부터 독립적인 리셋 신호(RST(N))를 생성할 수 있다.
제2 게이트 신호(GI)가 한 프레임 기간(Frame 1) 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 갖는 경우, 스캔 인에이블 신호(SCEN)는 복수의 수평 주사 기간 중 최후의 수평 주사 기간에 제2 스위칭 소자(ENT2)에 공급될 수 있다. 예를 들어, 제N 행(N은 자연수)의 제2 게이트 라인(GIL)에 공급되는 제2 게이트 신호(GI[N])는 제1 내지 제3 기간(t1, t2, t3) 동안 세 번의 게이트 온 레벨을 가질 수 있다. 게이트 구동부(450)는 제3 및 제4 기간(t3, t4)에 스캔 인에이블 신호(SCEN)를 공급할 수 있다. 따라서, 제2 스위칭 소자(ENT2)는 스캔 인에이블 신호(SCEN)를 기초로 제3 기간(t3) 동안 게이트 온 레벨을 갖는 스캔 신호(SC[N])를 생성할 수 있다. 제2 스위칭 소자(ENT2)는 스캔 인에이블 신호(SCEN)를 기초로 제2 게이트 신호(GI(N))로부터 독립적인 리셋 신호(RST(N))를 생성할 수 있다.
제1 및 제2 게이트 신호(GW, GI)는 복수의 프레임 기간 마다 게이트 온 레벨을 가질 수 있고, 리셋 인에이블 신호(RSEN) 및 스캔 인에이블 신호(SCEN)는 복수의 프레임 기간 중 적어도 하나의 프레임 기간 동안 게이트 온 레벨을 가질 수 있다. 따라서, 표시 장치(10)는 복수의 프레임 기간 동안 복수의 화소(SP)를 구동하는 경우에도, 복수의 프레임 기간 중 복수의 지문 센서(FPS)를 구동할 프레임 기간을 선택할 수 있다.
복수의 화소(SP) 및 복수의 지문 센서(FPS)는 발광 소자층(EML)에 배치될 수 있고, 표시 구동부(410)와 게이트 구동부(450)는 동일 층에 배치된 복수의 화소(SP)와 복수의 지문 센서(FPS)를 구동할 수 있다. 게이트 구동부(450)는 제1 내지 제3 게이트 신호(GW, GI, GB)를 기초로 복수의 화소(SP)를 구동할 수 있다. 여기에서, 제1 내지 제3 게이트 신호(GW, GI, GB)는 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 가짐으로써, 표시 장치(10)는 복수의 화소(SP)의 히스테리시스 보상을 수행할 수 있다. 게이트 구동부(450)는 제1 및 제2 스위칭 소자(ENT1, ENT2)를 이용하여 제1 및 제2 게이트 신호(GW, GI)로부터 독립적인 리셋 신호(RST) 및 스캔 신호(SC)를 생성할 수 있다. 따라서, 게이트 구동부(450)는 제1 및 제2 게이트 신호(GW, GI)로부터 독립적인 리셋 신호(RST) 및 스캔 신호(SC)를 지문 센서(FPS)에 공급함으로써, 표시 장치(10)가 히스테리시스 보상을 수행하는 경우에도 지문 센서(FPS)의 광 노출 시간(EIT[N])을 증가시킬 수 있고, 지문 센서(FPS)의 감도를 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 커버 윈도우
300: 표시 패널 SP: 화소
FPS: 지문 센서 SUB: 기판
TFTL: 박막 트랜지스터층 ST: 화소 트랜지스터
FT: 센서 트랜지스터 EML: 발광 소자층
ED: 발광 소자 PD: 수광 소자
TFEL: 박막 봉지층 TSL: 터치 센서층
410: 표시 구동부 420: 회로 보드
430: 전원 공급부 440: 터치 구동부
450: 게이트 구동부
451, 452, 453: 제1 내지 제3 게이트 신호 공급 모듈
ENT1, ENT2: 제1 및 제2 스위칭 소자

Claims (20)

  1. 게이트 라인과 데이터 라인에 접속된 복수의 화소, 및 센싱 라인과 리드 아웃 라인에 접속된 복수의 지문 센서를 포함하는 표시 패널; 및
    상기 게이트 라인에 게이트 신호를 공급하고, 상기 센싱 라인에 센싱 신호를 공급하는 게이트 구동부를 포함하고,
    상기 게이트 구동부는,
    상기 게이트 라인 중 제1 게이트 라인에 제1 게이트 신호를 공급하는 제1 게이트 신호 공급 모듈; 및
    리셋 인에이블 신호를 기초로 턴-온되어 상기 제1 게이트 라인을 상기 센싱 라인 중 제1 센싱 라인에 접속시키는 제1 스위칭 소자를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 스위칭 소자는 상기 제1 게이트 신호가 게이트 온 레벨을 갖는 동안 상기 리셋 인에이블 신호를 수신하면, 리셋 신호를 상기 제1 센싱 라인에 공급하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 게이트 신호가 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 갖는 경우, 상기 리셋 인에이블 신호는 상기 복수의 수평 주사 기간 중 최후의 수평 주사 기간에 상기 제1 스위칭 소자에 공급되는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 게이트 신호는 복수의 프레임 기간 마다 게이트 온 레벨을 갖고, 상기 리셋 인에이블 신호는 복수의 프레임 기간 중 적어도 하나의 프레임 기간 동안 상기 제1 스위칭 소자에 공급되는 표시 장치.
  5. 제2 항에 있어서,
    상기 게이트 구동부는,
    상기 게이트 라인 중 제2 게이트 라인에 제2 게이트 신호를 공급하는 제2 게이트 신호 공급 모듈; 및
    스캔 인에이블 신호를 기초로 턴-온되어 상기 제2 게이트 라인을 상기 센싱 라인 중 제2 센싱 라인에 접속시키는 제2 스위칭 소자를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 스위칭 소자는 상기 제2 게이트 신호가 게이트 온 레벨을 갖는 동안 상기 스캔 인에이블 신호를 수신하면, 스캔 신호를 상기 제2 센싱 라인에 공급하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 게이트 신호가 한 프레임 기간 중 복수의 수평 주사 기간 동안 게이트 온 레벨을 갖는 경우, 상기 스캔 인에이블 신호는 상기 복수의 수평 주사 기간 중 최후의 수평 주사 기간에 상기 제2 스위칭 소자에 공급되는 표시 장치.
  8. 제6 항에 있어서,
    상기 복수의 지문 센서 각각은,
    수광 소자;
    상기 수광 소자의 제1 전극인 제1 노드의 전압을 기초로 공통 전압을 제2 노드에 공급하는 제1 센서 트랜지스터;
    상기 제2 노드와 상기 리드 아웃 라인을 선택적으로 접속시키는 제2 센서 트랜지스터; 및
    리셋 전압을 상기 제1 노드에 선택적으로 공급하는 제3 센서 트랜지스터를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 센서 트랜지스터는 상기 스캔 신호를 기초로 턴-온되고, 상기 제3 센서 트랜지스터는 상기 리셋 신호를 기초로 턴-온되는 표시 장치.
  10. 제1 항에 있어서,
    상기 복수의 화소 각각은,
    발광 소자;
    상기 발광 소자에 공급되는 구동 전류를 제어하는 제1 화소 트랜지스터;
    데이터 전압을 상기 제1 화소 트랜지스터의 제1 전극인 제1 노드에 선택적으로 공급하는 제2 화소 트랜지스터;
    상기 제1 화소 트랜지스터의 제2 전극인 제2 노드와 상기 제1 화소 트랜지스터의 게이트 전극인 제3 노드를 선택적으로 접속시키는 제3 화소 트랜지스터; 및
    초기화 전압을 상기 제3 노드에 선택적으로 공급하는 제4 화소 트랜지스터를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 및 제3 화소 트랜지스터는 상기 제1 게이트 신호를 기초로 턴-온되고, 상기 제4 화소 트랜지스터는 상기 제2 게이트 신호를 기초로 턴-온되는 표시 장치.
  12. 제10 항에 있어서,
    상기 복수의 화소 각각은,
    구동 전압을 상기 제1 노드에 선택적으로 공급하는 제5 화소 트랜지스터;
    상기 제2 노드와 상기 발광 소자의 제1 전극인 제4 노드를 선택적으로 접속시키는 제6 화소 트랜지스터; 및
    상기 초기화 전압을 상기 제4 노드에 선택적으로 공급하는 제7 화소 트랜지스터를 더 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 복수의 화소는 서로 다른 색의 광을 방출하는 제1 내지 제3 화소를 포함하고,
    상기 표시 패널은 복수의 단위 화소 영역을 포함하며,
    상기 복수의 단위 화소 영역 각각은 상기 제1 내지 제3 화소 및 적어도 하나의 지문 센서를 포함하는 표시 장치.
  14. 제1 항에 있어서,
    상기 표시 패널은,
    기판;
    상기 기판 상에 배치된 박막 트랜지스터층; 및
    상기 박막 트랜지스터층 상에 배치된 발광 소자층을 포함하고,
    상기 박막 트랜지스터층은,
    상기 기판 상에 배치된 게이트 절연막; 및
    상기 게이트 절연막 상에 배치된 층간 절연막을 포함하며,
    상기 복수의 화소의 발광 소자 및 상기 복수의 지문 센서의 수광 소자는 상기 발광 소자층에 배치되는 표시 장치.
  15. 제14 항에 있어서,
    상기 복수의 화소 각각은,
    상기 기판 상에 배치된 화소 트랜지스터의 액티브 영역, 소스 전극, 및 드레인 전극;
    상기 게이트 절연막 상에 배치된 상기 화소 트랜지스터의 게이트 전극; 및
    상기 층간 절연막 상에 배치되어 상기 화소 트랜지스터의 드레인 전극에 접속된 제1 연결 전극을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 발광 소자는,
    상기 박막 트랜지스터층 상에 배치되고 상기 제1 연결 전극에 접속되는 화소 전극;
    상기 화소 전극 상에 배치된 발광층; 및
    상기 발광층 상에 배치된 공통 전극을 포함하는 표시 장치.
  17. 제14 항에 있어서,
    상기 복수의 지문 센서 각각은,
    상기 기판 상에 배치된 센서 트랜지스터의 액티브 영역, 소스 전극, 및 드레인 전극;
    상기 게이트 절연막 상에 배치된 상기 센서 트랜지스터의 게이트 전극; 및
    상기 층간 절연막 상에 배치되어 상기 센서 트랜지스터의 드레인 전극에 접속된 제2 연결 전극을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 수광 소자는,
    상기 박막 트랜지스터층 상에 배치되고 상기 제2 연결 전극에 접속되는 센서 전극;
    상기 센서 전극 상에 배치된 수광층; 및
    상기 수광층 상에 배치된 공통 전극을 포함하는 표시 장치.
  19. 제1 항에 있어서,
    상기 표시 패널은 상기 데이터 라인에 데이터 전압을 공급하고, 상기 리드 아웃 라인으로부터 센싱 신호를 수신하는 표시 구동부를 더 포함하는 표시 장치.
  20. 제1 항에 있어서,
    상기 게이트 라인 및 상기 센싱 라인은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되며,
    상기 데이터 라인 및 상기 리드 아웃 라인은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 서로 이격되는 표시 장치.
KR1020200159701A 2020-11-25 2020-11-25 지문 센서 및 이를 포함하는 표시 장치 KR20220072914A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200159701A KR20220072914A (ko) 2020-11-25 2020-11-25 지문 센서 및 이를 포함하는 표시 장치
US17/472,842 US20220165834A1 (en) 2020-11-25 2021-09-13 Display device
CN202111392575.9A CN114550660A (zh) 2020-11-25 2021-11-23 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200159701A KR20220072914A (ko) 2020-11-25 2020-11-25 지문 센서 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220072914A true KR20220072914A (ko) 2022-06-03

Family

ID=81657458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200159701A KR20220072914A (ko) 2020-11-25 2020-11-25 지문 센서 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20220165834A1 (ko)
KR (1) KR20220072914A (ko)
CN (1) CN114550660A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240003020A (ko) * 2022-06-29 2024-01-08 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN114550660A (zh) 2022-05-27
US20220165834A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
US20210202675A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US11877481B2 (en) Display device having a sensor area
KR20210127270A (ko) 표시 장치
KR20220097824A (ko) 표시 장치
KR20210049221A (ko) 표시 장치
KR20220023850A (ko) 지문 센서 및 이를 포함하는 표시 장치
KR20210119611A (ko) 표시 장치
KR20210024339A (ko) 표시 장치
KR20220072914A (ko) 지문 센서 및 이를 포함하는 표시 장치
KR20220039976A (ko) 표시 장치
US20210384284A1 (en) Display device including a lower metal line
KR20220007756A (ko) 표시 장치와 그의 제조 방법
KR20210149946A (ko) 표시 장치
KR20220007753A (ko) 표시 장치
US20240119889A1 (en) Display device
US11937476B2 (en) Display device
US20240119898A1 (en) Display device
US11989602B2 (en) Display device and sensing system including the same
US20230240103A1 (en) Display panel
US20240099087A1 (en) Display device
US20230108746A1 (en) Display device
KR20240049764A (ko) 표시 장치
KR20240074139A (ko) 표시 장치
CN116390582A (zh) 显示装置
KR20230128188A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination