KR20220068137A - 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법 - Google Patents

웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법 Download PDF

Info

Publication number
KR20220068137A
KR20220068137A KR1020210138954A KR20210138954A KR20220068137A KR 20220068137 A KR20220068137 A KR 20220068137A KR 1020210138954 A KR1020210138954 A KR 1020210138954A KR 20210138954 A KR20210138954 A KR 20210138954A KR 20220068137 A KR20220068137 A KR 20220068137A
Authority
KR
South Korea
Prior art keywords
wafer
defective
laser beam
region
street
Prior art date
Application number
KR1020210138954A
Other languages
English (en)
Inventor
김영숙
장병덕
아키히토 카와이
슌스케 테라니시
šœ스케 테라니시
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20220068137A publication Critical patent/KR20220068137A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

(과제) 적층 디바이스 칩의 수율의 저하를 억제하는 것이 가능한 웨이퍼의 제조 방법을 제공한다.
(해결 수단) 서로 교차하는 복수의 스트리트에 의해 구획된 복수의 영역에 각각 반도체 디바이스가 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계와, 웨이퍼에 형성된 복수의 반도체 디바이스 중 불량품이라고 판별된 반도체 디바이스를 포함하는 불량 디바이스 영역을 웨이퍼로부터 분리하는 제거 단계와, 불량품이라고 판별된 반도체 디바이스와 동일한 기능을 갖는 양품의 반도체 디바이스를 구비하고, 또한 불량 디바이스 영역을 웨이퍼로부터 분리함으로써 형성된 관통 구멍에 끼워 넣는 것이 가능한 사이즈의 디바이스를, 관통 구멍에 끼워 넣는 끼워 넣기 단계를 구비하는 웨이퍼의 제조 방법.

Description

웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법{METHOD FOR MANUFACTURING WAFER AND METHOD FOR MANUFACTURING STACKED DEVICE CHIP}
본 발명은, 복수의 반도체 디바이스를 구비하는 웨이퍼의 제조 방법, 및 적층된 복수의 반도체 디바이스를 구비하는 적층 디바이스 칩의 제조 방법에 관한 것이다.
디바이스 칩의 제조 프로세스에서는, 격자형으로 배열된 복수의 스트리트(분할 예정 라인)에 의해 구획된 복수의 영역에 각각 반도체 디바이스가 형성된 웨이퍼가 이용된다. 이 웨이퍼를 스트리트를 따라 분할함으로써, 반도체 디바이스를 각각 구비하는 복수의 디바이스 칩이 얻어진다. 디바이스 칩은, 휴대 전화, 퍼스널 컴퓨터 등의 다양한 전자 기기에 내장된다.
최근에는, 적층된 복수의 반도체 디바이스를 구비하는 디바이스 칩(적층 디바이스 칩)을 제조하는 기술이 실용화되고 있다. 예컨대, 복수의 디바이스 칩을 적층하며, 디바이스 칩을 상하로 관통하는 관통 전극(TSV: Through-Silicon Via)으로 반도체 디바이스끼리를 접속함으로써, 적층 디바이스 칩이 얻어진다. 관통 전극을 이용하면, 와이어 본딩 등을 이용하는 경우와 비교하여, 반도체 디바이스끼리를 접속하는 배선을 짧게 할 수 있기 때문에, 적층 디바이스 칩의 소형화나 처리 속도의 향상을 도모할 수 있다.
적층 디바이스 칩의 제조 방법으로는, WoW(Wafer on Wafer)라고 칭해지는 수법이 제안되어 있다. 이 수법에서는, 복수의 웨이퍼를 적층함과 함께, 적층된 웨이퍼를 관통하도록 형성된 전극으로 각 웨이퍼가 구비하는 반도체 디바이스끼리를 접속함으로써, 적층 웨이퍼가 형성된다. 그리고, 적층 웨이퍼를 스트리트를 따라 분할함으로써, 적층 디바이스 칩이 제조된다.
그러나, 적층 디바이스 칩의 제조에 이용되는 웨이퍼에는, 반도체 디바이스의 불량품(불량 디바이스)이 포함되는 경우가 있다. 그리고, 불량 디바이스를 포함하는 웨이퍼를 적층함으로써 형성된 적층 웨이퍼를 분할하면, 불량 디바이스를 포함하는 적층 디바이스 칩이 제조된다. 적층 디바이스 칩에 포함되는 일부의 반도체 디바이스가 불량품이면, 다른 반도체 디바이스가 양품이었다고 해도, 적층 디바이스 칩 전체로서는 불량품(불량 칩)으로 판별되어 버린다. 그 때문에, 적층 디바이스 칩의 제조에 있어서는, 불량 디바이스에 의한 수율의 저하의 영향이 크다.
그래서, 복수의 웨이퍼를 적층하기 전에는, 각 웨이퍼에 포함되는 반도체 디바이스가 각각 양품인지 불량품인지를 판별하는 검사가 실시된다. 그리고, 예컨대, 웨이퍼에 포함되는 불량 디바이스의 수, 배치 등에 기초하여, 적층 디바이스 칩에 제조에 이용되는 웨이퍼의 최적의 조합이 결정된다(특허문헌 1 참조). 이에 의해, 불량 디바이스를 포함하는 적층 디바이스 칩의 수가 최소한으로 억제되어, 수율의 저하가 억제된다.
일본 공개특허공보 2012-134334호
상기와 같이, 웨이퍼에 불량 디바이스가 포함되어 있어도, 반도체 디바이스의 검사 결과에 기초하여 웨이퍼의 조합을 결정함으로써, 불량 디바이스를 포함하는 적층 디바이스 칩(불량 칩)의 수를 최소한으로 억제할 수 있다. 그러나, 웨이퍼에 불량 디바이스가 포함되어 있는 이상, 이 웨이퍼를 이용하여 적층 디바이스 칩을 제조하면, 적어도 일정수의 불량 칩이 제조되게 된다. 그 때문에, 불량 칩의 수의 저감에는 한계가 있다.
본 발명은, 이러한 문제를 감안하여 이루어진 것으로, 적층 디바이스 칩의 수율의 저하를 억제하는 것이 가능한 웨이퍼의 제조 방법, 및, 상기 웨이퍼를 이용한 적층 디바이스 칩의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 따르면, 서로 교차하는 복수의 스트리트에 의해 구획된 복수의 영역에 각각 반도체 디바이스가 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계와, 상기 웨이퍼에 형성된 복수의 상기 반도체 디바이스 중 불량품이라고 판별된 상기 반도체 디바이스를 포함하는 불량 디바이스 영역을 상기 웨이퍼로부터 분리하는 제거 단계와, 불량품이라고 판별된 상기 반도체 디바이스와 동일한 기능을 갖는 양품의 반도체 디바이스를 구비하고, 또한, 상기 불량 디바이스 영역을 상기 웨이퍼로부터 분리함으로써 형성된 관통 구멍에 끼워 넣는 것이 가능한 사이즈의 디바이스 칩을, 상기 관통 구멍에 끼워 넣는 끼워 넣기 단계를 구비하고, 상기 제거 단계에서는, 불량품이라고 판별된 상기 반도체 디바이스를 둘러싸는 상기 스트리트를 따라서 레이저 빔을 조사하는 웨이퍼의 제조 방법이 제공된다.
또한, 바람직하게는, 상기 제거 단계에서는, 상기 웨이퍼에 대하여 투과성을 갖는 파장의 상기 레이저 빔의 집광점을 상기 웨이퍼의 내부에 위치시킨 상태로, 상기 레이저 빔을 상기 스트리트를 따라서 조사함으로써, 상기 불량 디바이스 영역의 분리의 기점으로서 기능하는 개질층을 상기 스트리트를 따라서 형성한다. 또한, 바람직하게는, 상기 제거 단계에서는, 상기 웨이퍼에 대하여 흡수성을 갖는 파장의 상기 레이저 빔의 집광점을 상기 스트리트에 위치시킨 상태에서, 상기 레이저 빔을 상기 스트리트를 따라 조사함으로써, 상기 웨이퍼의 상기 스트리트를 따르는 영역을 제거한다. 또한, 바람직하게는, 상기 제거 단계에서는, 상기 웨이퍼에 대하여 흡수성을 갖는 파장의 상기 레이저 빔의 집광점을, 상기 웨이퍼를 향해 액체를 분사함으로써 형성된 액주(液柱)의 내부에 위치시킨 상태에서, 상기 액주를 통해 상기 레이저 빔을 상기 스트리트를 따라 조사함으로써, 상기 웨이퍼의 상기 스트리트를 따르는 영역을 제거한다.
또한, 바람직하게는, 상기 웨이퍼의 제조 방법은, 상기 제거 단계의 실시 전에, 상기 웨이퍼의 상기 반도체 디바이스가 형성된 제1 면 측에 보호 부재를 첩착하고, 상기 웨이퍼의 상기 제1 면과는 반대측의 제2 면 측을 연삭하여 상기 웨이퍼를 미리 정해진 두께까지 박화하는 연삭 단계를 더 구비한다.
또한, 바람직하게는, 상기 제거 단계에서는, 상기 웨이퍼의 상기 반도체 디바이스가 형성된 제1 면 측과는 반대측의 제2 면 측을 연삭함으로써, 상기 레이저 빔의 조사에 의해 가공된 피가공 영역 또는 상기 피가공 영역으로부터 진전된 균열을 상기 웨이퍼의 상기 제2 면 측에서 노출시킨다.
또한, 바람직하게는, 상기 제거 단계에서는, 상기 레이저 빔의 조사에 의해 가공된 피가공 영역 또는 상기 피가공 영역으로부터 진전된 균열에 에칭액을 공급한다. 또한, 바람직하게는, 상기 제거 단계에서는, 상기 레이저 빔의 조사에 의해 가공된 피가공 영역 또는 상기 피가공 영역으로부터 진전된 균열에 플라즈마화한 가스를 공급한다.
또한, 바람직하게는, 상기 웨이퍼의 제조 방법은, 상기 끼워 넣기 단계의 실시 후에, 상기 디바이스 칩과 상기 웨이퍼의 간극에 수지를 충전하는 수지 충전 단계와, 상기 수지 충전 단계의 실시 후에, 상기 간극의 외측에 형성된 상기 수지를 연삭하는 수지 연삭 단계를 더 포함한다.
또한, 본 발명의 다른 일 양태에 따르면, 서로 교차하는 복수의 스트리트에 의해 구획된 복수의 영역에 각각 반도체 디바이스가 형성된 제1 웨이퍼 및 제2 웨이퍼를 준비하는 웨이퍼 준비 단계와, 상기 제1 웨이퍼에 형성된 복수의 상기 반도체 디바이스 중 불량품이라고 판별된 상기 반도체 디바이스를 포함하는 불량 디바이스 영역을 상기 제1 웨이퍼로부터 분리하는 제거 단계와, 불량품이라고 판별된 상기 반도체 디바이스와 동일한 기능을 갖는 양품의 반도체 디바이스를 구비하고, 또한, 상기 불량 디바이스 영역을 상기 제1 웨이퍼로부터 분리함으로써 형성된 관통 구멍에 끼워 넣는 것이 가능한 사이즈의 디바이스 칩을, 상기 관통 구멍에 끼워 넣는 끼워 넣기 단계와, 상기 제1 웨이퍼 상에 상기 제2 웨이퍼를 적층함으로써 적층 웨이퍼를 형성하는 웨이퍼 적층 단계와, 상기 적층 웨이퍼를 상기 스트리트를 따라서 분할함으로써, 적층된 복수의 상기 반도체 디바이스를 구비하는 적층 디바이스 칩을 형성하는 분할 단계를 구비하고, 상기 제거 단계에서는, 불량품이라고 판별된 상기 반도체 디바이스를 둘러싸는 상기 스트리트를 따라서 레이저 빔을 조사하는 적층 디바이스 칩의 제조 방법이 제공된다.
본 발명의 일 양태에 따른 웨이퍼의 제조 방법에 있어서는, 불량품이라고 판별된 반도체 디바이스를 포함하는 불량 디바이스 영역이 웨이퍼로부터 제거되고, 불량 디바이스 영역의 제거에 의해 형성된 간극에 양품의 반도체 디바이스를 구비하는 디바이스 칩이 끼워 넣어진다. 이에 따라, 불량 디바이스를 포함하지 않는 웨이퍼를 제조할 수 있다. 또한, 불량 디바이스를 포함하지 않는 웨이퍼를 적층하여 적층 웨이퍼를 형성하고, 이 적층 웨이퍼를 분할함으로써, 불량 디바이스를 포함하지 않는 적층 디바이스 칩을 제조할 수 있다. 그 결과, 적층 디바이스 칩의 수율의 저하가 억제된다.
도 1(A)는 웨이퍼를 나타내는 사시도이고, 도 1(B)는 웨이퍼를 나타내는 단면도이고, 도 1(C)는 반도체 디바이스를 나타내는 사시도이다.
도 2는 연삭 장치를 도시하는 정면도이다.
도 3(A)는 제거 단계에 있어서의 웨이퍼를 나타내는 단면도이고, 도 3(B)는 관통 구멍이 형성된 웨이퍼를 나타내는 사시도이다.
도 4(A)는 레이저 빔이 조사되는 웨이퍼를 도시한 단면도이고, 도 4(B)는 개질층이 형성된 웨이퍼를 도시한 단면도이고, 도 4(C)는 복수의 개질 영역을 포함하는 개질층을 도시한 단면도이다.
도 5(A)는 모서리가 둥근 사각 형상의 경로를 나타내는 평면도이며, 도 5(B)는 직사각 형상의 경로를 나타내는 평면도이며, 도 5(C)는 복수의 직선 형상의 경로를 나타내는 평면도이다.
도 6은 연삭 후의 웨이퍼를 나타내는 단면도이다.
도 7(A)는 플라즈마 에칭이 실시되는 웨이퍼를 나타내는 단면도이고, 도 7(B)는 플라즈마 에칭 후의 웨이퍼를 나타내는 단면도이다.
도 8(A)는 접착층에 사전 처리가 실시될 때의 웨이퍼를 나타내는 단면도이고, 도 8(B)는 불량 디바이스 영역이 분리될 때의 웨이퍼를 나타내는 단면도이다.
도 9는 초음파 조사 유닛을 나타내는 단면도이다.
도 10(A)는 레이저 빔이 조사되는 웨이퍼를 도시한 단면도이고, 도 10(B)는 홈이 형성된 웨이퍼를 도시한 단면도이다.
도 11(A)는 서포트 기판에 고정된 웨이퍼를 나타내는 단면도이고, 도 11(B)는 연삭 후의 웨이퍼를 나타내는 단면도이다.
도 12(A)는 레이저 빔이 조사되는 웨이퍼를 도시한 단면도이고, 도 12(B)는 서포트 기판에 고정된 웨이퍼를 도시한 단면도이다.
도 13(A)는 액주를 통해 레이저 빔이 조사되는 웨이퍼를 도시한 단면도이고, 도 13(B)는 서포트 기판에 고정된 웨이퍼를 도시한 단면도이다.
도 14(A)는 마스크층이 형성된 웨이퍼를 나타내는 단면도이고, 도 14(B)는 플라즈마 에칭이 실시되는 웨이퍼를 나타내는 단면도이고, 도 14(C)는 플라즈마 에칭 후의 웨이퍼를 나타내는 단면도이다.
도 15(A)는 디바이스 칩의 준비용의 웨이퍼를 도시한 사시도이고, 도 15(B)는 복수의 디바이스 칩으로 분할된 웨이퍼를 도시한 사시도이다.
도 16은 끼워 넣기 단계에 있어서의 웨이퍼를 나타내는 사시도이다.
도 17(A)는 디바이스 칩이 끼워 넣어진 웨이퍼를 도시한 단면도이고, 도 17(B)는 관통 구멍을 도시한 평면도이다.
도 18(A)는 접착층에 플라즈마 에칭이 실시될 때의 웨이퍼를 나타내는 단면도이고, 도 18(B)는 접착층의 일부가 제거된 상태의 웨이퍼를 나타내는 단면도이고, 도 18(C)는 접착층이 부착된 디바이스 칩이 끼워 넣어진 웨이퍼를 나타내는 단면도이다.
도 19(A)는 수지 충전 단계에 있어서의 웨이퍼를 도시한 단면도이고, 도 19(B)는 수지 연삭 단계에 있어서의 웨이퍼를 도시한 단면도이다.
도 20은 적층 웨이퍼를 나타내는 단면도이다.
도 21(A)는 분할 단계에 있어서의 적층 웨이퍼를 도시한 단면도이고, 도 21(B)는 복수의 적층 디바이스 칩으로 분할된 적층 웨이퍼를 도시한 단면도이다.
도 22(A)는 샌드 블라스트 가공에 의해 홈이 형성되는 웨이퍼를 나타내는 단면도이고, 도 22(B)는 워터 제트 가공에 의해 홈이 형성되는 웨이퍼를 나타내는 단면도이며, 도 22(C)는 드릴 가공에 의해 홈이 형성되는 웨이퍼를 나타내는 단면도이다.
도 23(A)는 서포트 기판에 고정된 웨이퍼를 나타내는 단면도이고, 도 23(B)는 연삭 후의 웨이퍼를 나타내는 단면도이다.
도 24(A)는 샌드 블라스트 가공에 의해 관통 구멍이 형성되는 웨이퍼를 나타내는 단면도이고, 도 24(B)는 워터 제트 가공에 의해 관통 구멍이 형성되는 웨이퍼를 나타내는 단면도이고, 도 24(C)는 드릴 가공에 의해 관통 구멍이 형성되는 웨이퍼를 나타내는 단면도이다.
도 25는 서포트 기판에 고정된 웨이퍼를 나타내는 단면도이다.
도 26은 플라즈마 에칭이 실시되는 웨이퍼를 나타내는 단면도이다.
도 27(A)는 샌드 블라스트 가공 또는 워터 제트 가공에 의해 가공되는 영역을 나타내는 평면도이고, 도 27(B)는 드릴 가공에 의해 가공되는 영역을 나타내는 평면도이다.
도 28(A)는 레이저 빔이 조사되는 웨이퍼를 도시한 단면도이고, 도 28(B)는 홈이 형성된 웨이퍼를 도시한 단면도이다.
도 29는 레이저 빔이 주사되는 경로를 도시하는 평면도이다.
도 30(A)는 서포트 기판에 고정된 웨이퍼를 나타내는 단면도이고, 도 30(B)는 연삭 후의 웨이퍼를 나타내는 단면도이다.
도 31(A)는 레이저 빔이 조사되는 웨이퍼를 도시한 단면도이고, 도 31(B)는 서포트 기판에 고정된 웨이퍼를 도시한 단면도이다.
도 32는 유지 테이블에 의해 유지된 웨이퍼를 나타내는 단면도이다.
도 33(A)는 샌드 블라스트 가공에 의해 불량 디바이스 영역이 제거되는 웨이퍼를 나타내는 단면도이고, 도 33(B)는 워터 제트 가공에 의해 불량 디바이스 영역이 제거되는 웨이퍼를 나타내는 단면도이고, 도 33(C)는 드릴 가공에 의해 불량 디바이스 영역이 제거되는 웨이퍼를 나타내는 단면도이다.
도 34(A)는 서포트 기판에 고정된 웨이퍼를 나타내는 단면도이고, 도 34(B)는 연삭 후의 웨이퍼를 나타내는 단면도이다.
도 35(A)는 샌드 블라스트 가공에 의해 관통 구멍이 형성되는 웨이퍼를 나타내는 단면도이고, 도 35(B)는 워터 제트 가공에 의해 관통 구멍이 형성되는 웨이퍼를 나타내는 단면도이고, 도 35(C)는 드릴 가공에 의해 관통 구멍이 형성되는 웨이퍼를 나타내는 단면도이다.
도 36은 서포트 기판에 고정된 웨이퍼를 나타내는 단면도이다.
도 37(A)는 샌드 블라스트 가공 또는 워터 제트 가공에 의해 가공되는 영역을 나타내는 평면도이고, 도 37(B)는 드릴 가공에 의해 가공되는 영역을 나타내는 평면도이다.
(실시형태 1)
이하, 첨부 도면을 참조하여 본 발명의 실시형태를 설명한다. 우선, 본 실시형태에 있어서 사용 가능한 웨이퍼의 구성예에 대해서 설명한다. 도 1(A)는 웨이퍼(11)를 도시하는 사시도이고, 도 1(B)는 웨이퍼(11)를 도시하는 단면도이다.
예컨대 웨이퍼(11)는, 원반형으로 형성된 실리콘 웨이퍼이며, 표면(제1 면)(11a)과, 표면(11a)과는 반대측의 이면(제2 면)(11b)을 구비한다. 표면(11a)과 이면(11b)은, 서로 대략 평행하게 형성되어 있다.
웨이퍼(11)는, 서로 교차하도록 격자형으로 배열된 복수의 스트리트(분할 예정 라인)(13)에 의해, 복수의 직사각형의 영역으로 구획되어 있다. 그리고, 웨이퍼(11)의 표면(11a) 측의 스트리트(13)에 의해 구획된 복수의 영역에는 각각, IC(Integrated Circuit), LSI(Large Scale Integration), LED(Light Emitting Diode), MEMS(Micro Electro Mechanical Systems) 등의 반도체 디바이스(15)가 형성되어 있다.
또한, 웨이퍼(11)의 재질, 형상, 구조, 크기 등에 제한은 없다. 예컨대 웨이퍼(11)는, 실리콘 이외의 반도체(GaAs, InP, GaN, SiC 등), 유리, 세라믹스, 수지, 금속 등으로 이루어지는 웨이퍼여도 좋다. 또한, 반도체 디바이스(15)의 종류, 수량, 형상, 구조, 크기, 배치 등에도 제한은 없다.
도 1(C)는 반도체 디바이스(15)를 나타내는 사시도이다. 예를 들면 반도체 디바이스(15)는, 반도체 디바이스(15)의 표면에서 노출되고, 다른 배선, 전극, 반도체 디바이스 등에 접속되는 복수의 전극(17)을 구비한다. 또한, 전극(17)의 표면에는, 범프 등의 접속 전극이 형성되어 있어도 된다.
또한, 웨이퍼(11)의 스트리트(13)에 의해 구획된 복수의 영역의 내부에는 각각, 복수의 전극(비아 전극, 관통 전극)(19)이 매립되어 있다. 전극(19)은 웨이퍼(11)의 두께 방향을 따라 기둥 형상으로 형성되고, 반도체 디바이스(15)의 전극(17)에 접속되어 있다. 또한, 전극(19)의 재질에 제한은 없고, 예를 들면, 구리, 텅스텐, 알루미늄 등의 금속이 이용된다.
전극(19)은 각각, 반도체 디바이스(15)로부터 웨이퍼(11)의 이면(11b) 측을 향하여 형성되어 있고, 전극(19)의 길이(높이)는 웨이퍼(11)의 두께 미만이다. 그 때문에, 전극(19)은 웨이퍼(11)의 이면(11b) 측에서 노출되어 있지 않고, 웨이퍼(11)의 내부에 매몰된 상태로 되어 있다. 또한, 웨이퍼(11)와 전극(19)의 사이에는, 웨이퍼(11)와 전극(19)을 절연하는 절연층(도시하지 않음)이 형성되어 있다.
웨이퍼(11)의 이면(11b) 측에 대하여 연삭 가공이나 에칭 처리 등을 실시하여 웨이퍼(11)를 박화하면, 전극(19)이 웨이퍼(11)의 이면(11b) 측에서 노출된다. 그리고, 전극(19)이 이면(11b) 측에서 노출된 상태의 웨이퍼(11)를 복수매 적층하면, 서로 겹치도록 적층된 복수의 반도체 디바이스(15)를 구비하는 적층 웨이퍼가 얻어진다. 적층된 반도체 디바이스(15)끼리는, 전극(19)을 통하여 접속된다.
적층 웨이퍼는, 절삭 가공, 레이저 가공 등에 의해, 스트리트(13)를 따라 분할된다. 그 결과, 적층된 복수의 반도체 디바이스(15)를 구비하는 디바이스 칩(적층 디바이스 칩)이 제조된다.
또한, 웨이퍼(11)에는, 반도체 디바이스(15)의 불량품(불량 디바이스)이 포함되는 경우가 있다. 도 1(A) 및 도 1(B)에는, 웨이퍼(11)에 불량 디바이스(15a)가 포함되어 있는 예를 나타내고 있다. 예를 들면 불량 디바이스(15a)는, 미리 정해진 소정의 전기적 특성의 기준을 만족시키고 있지 않은 반도체 디바이스(15)에 상당한다.
불량 디바이스(15a)를 포함하는 웨이퍼(11)를 적층함으로써 적층 웨이퍼를 형성하고, 이 적층 웨이퍼를 분할하면, 불량 디바이스(15a)를 포함하는 적층 디바이스 칩이 제조된다. 그리고, 적층 디바이스 칩에 포함되는 일부의 반도체 디바이스(15)가 불량 디바이스(15a)이면, 다른 반도체 디바이스(15)가 양품이었다고 해도, 적층 디바이스 칩 전체로서는 불량품(불량 칩)으로 판별되어 버린다.
그래서, 본 실시형태에 따른 웨이퍼의 제조 방법에서는, 웨이퍼(11)로부터 불량 디바이스(15a)를 제거한다. 그리고, 불량 디바이스(15a)의 제거에 의해 웨이퍼(11)에 형성된 제거 영역(간극)에, 양품의 반도체 디바이스(15)를 끼워 넣는다. 이에 따라, 불량 디바이스(15a)를 포함하지 않는 웨이퍼(11)가 제조된다. 이하, 본 실시형태에 따른 웨이퍼의 제조 방법의 구체예를 설명한다.
우선, 서로 교차하는 복수의 스트리트(13)에 의해 구획된 복수의 영역에 각각 반도체 디바이스(15)가 형성된 웨이퍼(11)(도 1(A) 및 도 1(B) 참조)를 준비한다(웨이퍼 준비 단계). 또한, 이후의 공정에서 복수의 웨이퍼를 적층함으로써 적층 웨이퍼를 형성하기 위해, 웨이퍼 준비 단계에서는 적어도 2 장 이상의 웨이퍼를 준비하는 것이 바람직하다.
다음으로, 웨이퍼(11)를 연삭하여 박화한다(연삭 단계). 웨이퍼(11)의 연삭에는, 예컨대 연삭 장치가 이용된다. 도 2는 연삭 장치(2)를 도시하는 정면도이다. 연삭 장치(2)는, 웨이퍼(11)를 유지하는 척 테이블(4)과, 웨이퍼(11)를 연삭하는 연삭 유닛(6)을 구비한다.
척 테이블(4)의 상면은, 웨이퍼(11)를 유지하는 평탄한 유지면(4a)을 구성하고 있다. 유지면(4a)은, 척 테이블(4)의 내부에 형성된 유로(도시하지 않음)를 통해, 이젝터 등의 흡인원(도시하지 않음)에 접속되어 있다. 또한, 척 테이블(4)에는, 척 테이블(4)을 수평 방향을 따라 이동시키는 이동 기구(도시하지 않음)가 연결되어 있다. 이동 기구로서는, 볼 나사식의 이동 기구나, 척 테이블(4)을 지지하여 회전하는 턴 테이블 등이 이용된다. 또한, 척 테이블(4)에는, 척 테이블(4)을 연직 방향(상하 방향)과 대략 평행한 회전축의 둘레로 회전시키는 모터 등의 회전 구동원(도시하지 않음)이 연결되어 있다.
척 테이블(4)의 상방에는, 연삭 유닛(6)이 배치되어 있다. 연삭 유닛(6)은, 연직 방향을 따라 배치된 원통형의 스핀들(8)을 구비한다. 스핀들(8)의 선단부(하단부)에는, 금속 등으로 이루어지는 원반형의 마운트(10)가 고정되어 있다. 또한, 스핀들(8)의 기단부(상단부)에는, 스핀들(8)을 회전시키는 모터 등의 회전 구동원(도시하지 않음)이 접속되어 있다.
마운트(10)의 하면 측에는, 웨이퍼(11)를 연삭하는 연삭 휠(12)이 장착된다. 연삭 휠(12)은, 스테인리스, 알루미늄 등의 금속으로 이루어지고 마운트(10)와 대략 동일한 직경으로 형성된 환형의 베이스(14)를 구비한다. 베이스(14)의 하면 측에는, 복수의 연삭 지석(16)이 고정되어 있다. 예컨대, 복수의 연삭 지석(16)은 직방체 형상으로 형성되고, 베이스(14)의 외주를 따라 대략 등간격으로 배열되어 있다.
연삭 휠(12)은, 회전 구동원으로부터 스핀들(8) 및 마운트(10)를 통해 전달되는 동력에 의해, 연직 방향과 대략 평행한 회전축의 둘레를 회전한다. 또한, 연삭 유닛(6)에는, 연삭 유닛(6)을 연직 방향을 따라 승강시키는 볼 나사식의 이동 기구(도시 생략)가 연결되어 있다. 또한, 연삭 유닛(6)의 근방에는, 척 테이블(4)에 의해 유지된 웨이퍼(11)와 복수의 연삭 지석(16)에 순수 등의 연삭액(20)을 공급하는 노즐(18)이 설치되어 있다.
연삭 장치(2)에 의해, 예컨대 웨이퍼(11)의 이면(11b) 측이 연삭된다. 이 경우에는, 우선, 반도체 디바이스(15)가 형성되어 있는 웨이퍼(11)의 표면(11a) 측에, 보호 부재(21)가 첩착된다. 이에 따라, 반도체 디바이스(15)가 보호 부재(21)에 의해 덮여 보호된다.
보호 부재(21)로서는, 필름형의 기재(基材)와, 기재 상의 접착층(풀층)을 포함하는 원형의 테이프(보호 테이프) 등을 이용할 수 있다. 예를 들어, 기재는 폴리올레핀, 폴리염화비닐, 폴리에틸렌테레프탈레이트 등의 수지로 이루어지고, 접착층은 에폭시계, 아크릴계, 또는 고무계의 접착제로 이루어진다. 또한, 접착층으로서, 자외선의 조사에 의해 경화되는 자외선 경화형 수지를 사용해도 된다.
그리고, 웨이퍼(11)가 척 테이블(4)에 의해 유지된다. 구체적으로는, 웨이퍼(11)는, 표면(11a) 측(보호 부재(21) 측)이 유지면(4a)에 대면하고, 이면(11b) 측이 상방으로 노출되도록, 척 테이블(4) 상에 배치된다. 이 상태에서, 유지면(4a)에 흡인원의 부압을 작용시키면, 웨이퍼(11)의 표면(11a) 측이 보호 부재(21)를 통해 척 테이블(4)에 의해 흡인 유지된다.
다음으로, 척 테이블(4)을 연삭 유닛(6)의 하방으로 이동시킨다. 그리고, 척 테이블(4)과 연삭 휠(12)을 각각 소정의 방향으로 미리 정해진 회전수로 회전시키면서, 연삭 휠(12)을 척 테이블(4)을 향해 하강시킨다. 이때의 연삭 휠(12)의 하강 속도는, 연삭 지석(16)이 적절한 힘으로 웨이퍼(11)에 압박되도록 조절된다.
연삭 지석(16)이 웨이퍼(11)의 이면(11b) 측에 접촉하면, 웨이퍼(11)의 이면(11b) 측이 깎인다. 이에 의해, 웨이퍼(11)의 이면(11b) 측이 연삭되어, 웨이퍼(11)가 박화된다. 그리고, 웨이퍼(11)가 소정의 두께까지 박화되면, 연삭이 정지된다. 그 후, 웨이퍼(11)로부터 보호 부재(21)가 박리되고, 제거된다.
또한, 연삭 단계의 전 또는 후에는, 웨이퍼(11)에 포함되는 반도체 디바이스(15)의 각각에 대하여, 반도체 디바이스(15)가 양품인지 불량품인지를 판별하는 검사가 실시된다. 반도체 디바이스(15)의 검사에서는, 예를 들어 반도체 디바이스(15)의 표면에서 노출되는 전극(17)에 금속 탐침(프로브)을 대서, 반도체 디바이스(15)의 전기적 특성을 측정한다(프로빙). 그리고, 측정된 전기적 특성이 미리 정해진 기준을 만족시키는지 여부에 기초하여, 반도체 디바이스(15)가 양품인지 불량품인지가 판별된다.
웨이퍼(11)에 반도체 디바이스(15)의 불량품(불량 디바이스(15a))이 포함되어 있으면, 그 반도체 디바이스(15)는 검사에 의해 불량품이라고 판별된다. 그리고, 불량품이라고 판별된 반도체 디바이스(15)의 위치가 기록된다.
다음으로, 웨이퍼(11)에 형성된 복수의 반도체 디바이스(15) 중 불량품이라고 판별된 반도체 디바이스(15)(불량 디바이스(15a))를 포함하는 불량 디바이스 영역을, 웨이퍼(11)로부터 제거한다(제거 단계). 도 3(A)는 제거 단계에 있어서의 웨이퍼(11)를 도시하는 단면도이다.
예컨대 제거 단계에서는, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 웨이퍼(11)를 제거한다. 이에 따라, 불량 디바이스(15a)를 포함하는 직방체형의 불량 디바이스 영역(11c)이, 웨이퍼(11)로부터 도려내어져 분리된다. 그리고, 웨이퍼(11)의 불량 디바이스 영역(11c)이 존재하고 있던 장소에는, 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 직방체형의 관통 구멍(제거 영역)(11d)이 형성된다.
도 3(B)는 관통 구멍(11d)이 형성된 웨이퍼(11)를 도시하는 사시도이다. 불량 디바이스 영역(11c)을 제거함으로써, 불량 디바이스(15a)를 포함하지 않는 웨이퍼(11)가 얻어진다. 또한, 제거 단계의 실시 전에, 전술한 연삭 단계(도 2 참조)를 실시해 두면, 웨이퍼(11)가 박화되고, 불량 디바이스 영역(11c)을 웨이퍼(11)로부터 제거하기 쉬워진다. 다만, 불량 디바이스 영역(11c)의 제거에 지장이 없는 경우에는, 연삭 단계를 생략해도 좋다.
불량 디바이스 영역(11c)의 제거에는, 다양한 방법을 이용할 수 있다. 예컨대, 불량 디바이스(15a)를 둘러싸는 스트리트(13)를 따라 레이저 빔을 조사함으로써, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분리한다. 이하, 제거 단계에 있어서 웨이퍼(11)에 레이저 가공이 실시되는 예에 대해서 설명한다.
도 4(A)는, 레이저 빔(32A)이 조사되는 웨이퍼(11)를 나타내는 단면도이다. 제거 단계에서는, 우선, 웨이퍼(11)의 표면(11a) 측이, 웨이퍼(11)를 지지하는 서포트 기판(23)에 고정된다. 예컨대, 서포트 기판(23)은 실리콘, 유리, 세라믹스 등으로 이루어지는 판형의 부재이며, 웨이퍼(11)의 표면(11a) 측이 접착층(25)을 통해 서포트 기판(23)에 고정된다. 이에 따라, 웨이퍼(11)는, 이면(11b) 측이 노출된 상태로 서포트 기판(23)에 의해 지지된다.
접착층(25)의 재질에 제한은 없고, 웨이퍼(11) 및 서포트 기판(23)의 재질에 따라 적절히 선택된다. 예를 들어 접착층(25)으로서, 가열에 의해 경화되는 열경화성 수지로 이루어지는 접착제, 가열에 의해 연화되는 열가소성 수지로 이루어지는 접착제, 자외선의 조사에 의해 경화되는 자외선 경화성 수지로 이루어지는 접착제 등을 사용할 수 있다.
또한, 접착층(25)은, 가열 및 가압에 의해 웨이퍼(11) 및 서포트 기판(23)에 고정 가능한 시트(열 압착 시트)여도 좋다. 예컨대 접착층(25)은, 웨이퍼(11) 및 서포트 기판(23)보다 융점이 낮은 열가소성 수지로 이루어지는 유연한 시트이며, 접착제(풀층)를 포함하지 않는다. 열압착 시트를 가열하면서, 열압착 시트를 개재하여 웨이퍼(11)를 서포트 기판(23)에 가압하면, 열압착 시트가 웨이퍼(11) 및 서포트 기판(23)에 밀착한다. 이에 의해, 웨이퍼(11)가 서포트 기판(23)에 고정된다. 시트의 구체예로서는, 폴리올레핀(PO)계 시트, 폴리에스테르(PE)계 시트를 들 수 있다.
폴리올레핀계 시트는, 알켄을 모노머로 하여 합성되는 폴리머로 이루어지는 시트이다. 폴리올레핀계 시트의 예로서는, 폴리에틸렌 시트, 폴리프로필렌 시트, 폴리스티렌 시트 등을 들 수 있다. 또한, 프로필렌과 에틸렌의 코폴리머로 이루어지는 시트나, 올레핀계 엘라스토머로 이루어지는 시트를 이용할 수도 있다.
폴리에스테르계 시트는, 디카르복실산(2 개의 카르복실기를 갖는 화합물)과, 디올(2 개의 히드록실기를 갖는 화합물)을 모노머로 하여 합성되는 폴리머로 이루어지는 시트이다. 폴리에스테르계 시트의 예로서는, 폴리에틸렌 테레프탈레이트 시트, 폴리에틸렌 나프탈레이트 시트 등을 들 수 있다. 또한, 폴리트리메틸렌테레프탈레이트 시트, 폴리부틸렌테레프탈레이트 시트, 또는 폴리부틸렌나프탈레이트를 사용할 수도 있다.
또한, 접착층(25)을 통해 웨이퍼(11)를 서포트 기판(23)에 고정할 때는, 접착층(25)을 웨이퍼(11) 및 서포트 기판(23)에 강고하게 접착시키지 않고, 웨이퍼(11)가 서포트 기판(23)에 가고정(假固定)된 상태로 하는 것이 바람직하다. 이에 따라, 이후의 공정에서 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분리할 때(도 8(B) 참조), 불량 디바이스 영역(11c)이 접착층(25)으로부터 박리되기 쉬워진다.
예를 들면, 접착층(25)이 열경화성 수지로 이루어지는 접착제인 경우에는, 열경화성 수지를 웨이퍼(11) 및 서포트 기판(23)에 완전히 고착시키는 경우보다 저온 또는 단시간의 가열 처리를 행하여, 웨이퍼(11)를 서포트 기판(23)에 고정한다. 또한, 접착층(25)이 열가소성 수지로 이루어지는 접착제인 경우에는, 열가소성 수지를 미리 정해진 온도로 가열하여 연화시킨 상태로, 웨이퍼(11)를 서포트 기판(23)에 고정한다.
접착층(25)이 자외선 경화성 수지로 이루어지는 접착제인 경우에는, 자외선 경화성 수지에 가열 처리를 행하지 않고 웨이퍼(11)를 서포트 기판(23)에 고정한다. 또한, 접착층(25)이 열압착 시트인 경우에는, 열압착 시트를 웨이퍼(11) 및 서포트 기판(23)에 완전히 고착시키는 경우보다도 저온 또는 단시간의 가열 처리를 행하여, 웨이퍼(11)를 서포트 기판(23)에 고정한다.
또한, 서포트 기판(23) 대신에, 수지 등으로 이루어지는 테이프를 웨이퍼(11)의 표면(11a) 측에 첩착하여도 좋다. 테이프의 구조 및 재질의 예는, 보호 부재(21)(도 2 참조)와 동일하다.
다음으로, 웨이퍼(11)에 레이저 가공을 실시한다. 웨이퍼(11)의 레이저 가공에는, 레이저 가공 장치가 이용된다. 레이저 가공 장치는, 웨이퍼(11)를 유지하는 척 테이블(도시하지 않음)과, 웨이퍼(11)에 레이저 빔(32A)을 조사하는 레이저 조사 유닛(30A)을 구비한다. 레이저 조사 유닛(30A)은, 미리 정해진 파장의 레이저를 발진하는 레이저 발진기와, 레이저 발진기로부터 출사된 레이저 빔을 집광시키는 집광기(집광 렌즈)를 구비한다.
레이저 빔(32A)의 조사 조건은, 웨이퍼(11)의 레이저 빔(32A)이 조사된 영역이 다광자 흡수에 의해 개질(변질)되도록 설정된다. 구체적으로는, 레이저 빔(32A)의 파장은, 적어도 레이저 빔(32A)의 일부가 웨이퍼(11)를 투과하도록 설정된다. 즉, 레이저 조사 유닛(30A)은, 웨이퍼(11)에 대하여 투과성을 갖는 파장의 레이저 빔(32A)을 조사한다. 또한, 레이저 빔(32A)의 다른 조사 조건(출력, 펄스 폭, 스폿 직경, 반복 주파수 등)도, 웨이퍼(11)가 적절히 개질되도록 설정된다.
그리고, 레이저 빔(32A)의 집광점을 웨이퍼(11)의 내부에 위치 부여한 상태로, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라서 레이저 빔(32A)을 조사한다. 또한, 레이저 빔(32A)은 불량 디바이스(15a)를 둘러싸도록 조사되면 되고, 레이저 빔(32A)의 구체적인 주사 경로는 적절히 설정된다.
도 5(A)~ 도 5(C)에, 레이저 빔(32A)의 주사 경로의 예를 나타낸다. 도 5(A)는 모서리가 둥근 사각 형상의 경로(34A)를 도시하는 평면도이고, 도 5(B)는 직사각 형상의 경로(34B)를 도시하는 평면도이고, 도 5(C)는 복수의 직선형의 경로(34C)를 도시하는 평면도이다. 경로(34A), 경로(34B), 복수의 경로(34C)는 각각, 스트리트(13)와 겹치도록 설정된다.
예를 들어 레이저 빔(32A)은, 네 모서리가 원호형으로 형성된 대략 직사각형 형상의 경로(34A)를 따라, 불량 디바이스(15a)를 둘러싸도록 주사된다. 또한, 레이저 빔(32A)은, 불량 디바이스(15a)를 둘러싸는 직사각형 형상의 경로(34B)를 따라 주사되어도 된다. 또한, 레이저 빔(32A)이 경로(34A) 또는 경로(34B)를 따라 주사되는 경우, 웨이퍼(11)에는 레이저 빔(32A)이 불량 디바이스(15a)를 둘러싸도록 연속적으로 조사된다(일필(一筆)(one-stroke) 쓰기).
또한, 레이저 빔(32A)은, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따르는 4 개의 직선 형상의 경로(34C)를 따라서 주사되어도 좋다. 또한, 경로(34C)끼리는 연결되어 있지 않고, 레이저 빔(32A)은 불량 디바이스(15a)를 둘러싸도록 단속적으로 조사된다.
도 4(B)는 개질층(변질층)(27)이 형성된 웨이퍼(11)를 도시하는 단면도이다. 불량 디바이스(15a)를 둘러싸는 스트리트(13)를 따라 레이저 빔(32A)이 조사되면, 웨이퍼(11)가 다광자 흡수에 의해 개질되고, 웨이퍼(11)의 내부에 개질층(27)이 스트리트(13)를 따라 형성된다. 그리고, 개질층(27)이 형성된 영역은, 웨이퍼(11)의 다른 영역보다 물러진다. 그 때문에, 예컨대 웨이퍼(11)에 외력을 부여하면, 웨이퍼(11)가 개질층(27)을 따라 파단된다. 즉, 개질층(27)은 불량 디바이스 영역(11c)의 분리의 기점(계기)으로서 기능한다.
특히, 도 5(A)에 나타내는 경로(34A) 또는 도 5(C)에 나타내는 경로(34C)를 따라 레이저 빔(32A)을 조사하면, 경로(34A, 34C)의 네 모퉁이(코너 부)에 있어서의 의도하지 않은 불규칙한 균열(크랙)의 발생이 효과적으로 억제되는 것이 확인되고 있다. 이 경우, 경로(34A, 34C)의 네 모서리에 형성된 개질층(27)이 분할의 기점으로서 정확하게 기능하고, 불량 디바이스 영역(11c)이 정확하게 분리되기 쉬워진다.
또한, 개질층(27)은, 레이저 빔(32A)의 집광점의 높이 위치를 바꾸면서 레이저 빔(32A)을 각 스트리트(13)를 따라서 복수회씩 조사함으로써 형성해도 좋다. 이 경우, 개질층(27)은, 웨이퍼(11)의 두께 방향을 따라서 복수단 형성된 개질 영역에 의해 구성된다.
도 4(C)는, 복수의 개질 영역(변질 영역)(27a)을 포함하는 개질층(27)을 나타내는 단면도이다. 예컨대, 웨이퍼(11)의 내부에는, 각 스트리트(13)를 따라서 복수단의 개질 영역(27a)이, 웨이퍼(11)의 두께 방향에서 상이한 깊이 위치에 형성된다.
또한, 복수의 개질 영역(27a)은, 평면에서 보아 겹치지 않도록 형성되어도 된다. 구체적으로는, 도 4(C)에 나타내는 바와 같이, 복수의 개질 영역(27a)은, 웨이퍼(11)의 이면(11b) 측에 형성된 개질 영역(27a)일수록, 수평 방향(웨이퍼(11)의 두께 방향과 수직인 방향)에서 불량 디바이스(15a)로부터 떨어진 위치에 형성된다. 이 경우, 웨이퍼(11)의 두께 방향에 대하여 경사진 개질층(27)이 형성되고(도 4(B) 참조), 이후의 공정에서 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분리하기 쉬워진다(도 8(B) 참조). 다만, 개질층(27)의 형상에 제한은 없고, 개질층(27)은 웨이퍼(11)의 두께 방향과 평행하게 형성되어도 좋다.
다음에, 웨이퍼(11)의 이면(11b) 측을 연삭함으로써, 레이저 빔(32A)의 조사에 의해 가공된 피가공 영역(개질층(27)), 또는, 피가공 영역(개질층(27))으로부터 진전된 균열(크랙)을 웨이퍼(11)의 이면(11b) 측에서 노출시킨다. 웨이퍼(11)의 연삭에는, 예컨대 도 2에 나타내는 연삭 장치(2)가 이용된다.
척 테이블(4)에 의해 유지된 웨이퍼(11)의 이면(11b) 측에 연삭 지석(16)을 접촉시킴으로써, 웨이퍼(11)의 이면(11b) 측이 연삭된다. 그리고, 예컨대 웨이퍼(11)는, 개질층(27)이 웨이퍼(11)의 이면(11b) 측에서 노출될 때까지 연삭, 박화된다.
도 6은 연삭 후의 웨이퍼(11)를 도시하는 단면도이다. 연삭 지석(16)(도 2 참조)을 웨이퍼(11)에 압박하여 웨이퍼(11)를 연삭하면, 웨이퍼(11)에 외력(압력)이 부여되고, 웨이퍼(11)가 개질층(27)을 따라 파단된다. 또한, 개질층(27)에서 발생한 균열(크랙)(29)이 진전되고, 웨이퍼(11)의 표면(11a)에 도달한다. 그 결과, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분단된다.
또한, 개질층(27)으로부터 웨이퍼(11)의 표면(11a)으로 진전되는 균열(29)은, 레이저 빔(32A)의 조사에 의해 개질층(27)이 형성되었을 때(도 4(A) 및 도 4(B) 참조)에 발생하는 경우도 있다. 구체적으로는, 레이저 빔(32A)의 조사 조건이나 개질층(27)이 형성되는 위치를 적절히 설정함으로써, 개질층(27)의 형성과 동시에 발생하는 균열(29)을 웨이퍼(11)의 표면(11a)에 도달시킬 수 있다.
또한, 웨이퍼(11)의 연삭 후에는, 웨이퍼(11)에 대하여 에칭 처리를 실시하는 것이 바람직하다. 예를 들어, 웨이퍼(11)에 대해 플라즈마 에칭이 실시된다. 플라즈마 에칭에는, 플라즈마 처리 장치가 이용된다. 플라즈마 처리 장치는, 웨이퍼(11)를 유지하는 유지면을 갖는 척 테이블과, 척 테이블을 수용하는 챔버(처리실)를 구비한다.
도 7(A)는, 플라즈마 에칭이 실시되는 웨이퍼(11)를 나타내는 단면도이다. 플라즈마 에칭을 실시할 때는, 웨이퍼(11)가 척 테이블에 의해 유지된 상태로, 챔버가 밀폐되고, 챔버 내에 에칭용의 가스(에칭 가스)(36)가 공급된다. 그리고, 플라즈마 처리 장치는, 챔버 내의 가스(36)를 고주파 전압에 의해 이온이나 라디칼을 포함하는 플라즈마 상태로 한다. 이에 의해, 플라즈마화한 가스(36)가 웨이퍼(11)에 공급된다.
예를 들면, 웨이퍼(11)가 실리콘 웨이퍼인 경우에는, 가스(36)로서, CF4, SF6 등의 불소계의 가스가 이용된다. 다만, 가스(36)의 성분은 웨이퍼(11)의 재질에 따라 적절히 선택된다. 그리고, 플라즈마 상태의 가스(36)가 웨이퍼(11)에 작용하고, 웨이퍼(11)에 플라즈마 에칭이 실시된다.
도 7(B)는, 플라즈마 에칭 후의 웨이퍼(11)를 나타내는 단면도이다. 플라즈마화한 가스(36)가 웨이퍼(11)의 이면(11b) 측에 공급되면, 가스(36)가 개질층(27) 및 균열(29)에 들어가고, 개질층(27) 및 균열(29)의 내부에 에칭이 실시된다. 그 결과, 웨이퍼(11)와 불량 디바이스 영역(11c)의 간극이 확장되고, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 확실하게 분단된다.
다만, 가스(36)는, 챔버의 외부에서 플라즈마화된 후, 금속제의 공급관을 통해서 챔버 내에 공급되어도 된다. 이 경우, 플라즈마화한 가스(36)가 공급관을 통과할 때, 가스에 포함되는 이온이 공급관의 내벽에 흡착되어, 챔버 내에 도달하기 어려워진다. 그 결과, 라디칼의 비율이 높은 가스(36)가 챔버 내에 도입되고, 웨이퍼(11)에 공급된다. 라디칼의 비율이 높은 가스(36)는, 웨이퍼(11) 내의 좁은 영역에 들어가기 쉽기 때문에, 가스(36)에 의해 개질층(27) 및 균열(29)의 내부에 에칭 처리가 실시되기 쉬워진다.
또한, 에칭 처리의 종류는 플라즈마 에칭에 한정되지 않는다. 예컨대, 웨이퍼(11)의 이면(11b) 측에 에칭액을 공급함으로써, 웨이퍼(11)에 웨트 에칭을 실시하여도 좋다. 구체적으로는, 웨이퍼(11)가 실리콘 웨이퍼인 경우에는, 수산화칼륨(KOH), 수산화테트라메틸암모늄(TMAH) 등을 포함하는 에칭액이 웨이퍼(11)에 공급된다. 그리고, 에칭액이 개질층(27) 및 균열(29)에 들어감으로써, 개질층(27) 및 균열(29)의 내부에 에칭이 실시되고, 개질층(27) 및 균열(29)이 확장된다.
또한, 레이저 빔(32A)의 조사에 의해 형성된 개질층(27)(도 4(B) 참조)이, 전극(19)보다 웨이퍼(11)의 이면(11b) 측에 존재하는 경우에는, 개질층(27)이 전부 제거될 때까지 웨이퍼(11)를 연삭, 박화하는 것이 바람직하다. 이 경우, 개질층(27)을 포함하지 않고, 개질층(27)으로부터 진전된 균열(29)만이 잔존하는 웨이퍼(11)가 얻어진다. 이와 같이 웨이퍼(11)로부터 개질층(27)을 제거해 두면, 최종적으로 웨이퍼(11)를 분할함으로써 얻어지는 디바이스 칩의 항절 강도(굽힘 강도)의 저하가 방지된다.
상기와 같이 웨이퍼(11)로부터 개질층(27)이 제거되는 경우에는, 연삭에 의해 웨이퍼(11)의 이면(11b) 측에서 균열(29)이 노출되고, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분단된다. 그리고, 균열(29)의 내부에 플라즈마화한 가스(36)나 에칭액이 공급되고, 균열(29)이 확장된다.
또한, 레이저 빔(32A)의 조사에 의해 개질층(27)이 형성되었을 때(도 4(A) 및 도 4(B) 참조), 또는 웨이퍼(11)의 이면(11b) 측이 연삭되었을 때(도 6 참조)에, 개질층(27)으로부터 웨이퍼(11)의 이면(11b) 측을 향해 진전되는 균열(크랙)이 발생하는 경우가 있다. 이 경우에는, 웨이퍼(11)의 연삭에 의해 상기 균열을 웨이퍼(11)의 이면(11b)에서 노출시키면, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분단된다.
다음으로, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 제거한다. 구체적으로는, 불량 디바이스 영역(11c)을 접착층(25)으로부터 박리하여 픽업함으로써, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분리한다.
웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분리할 때에는, 우선, 접착층(25)의 점착력을 부분적으로 저하시키는 처리(사전 처리)를 실시하는 것이 바람직하다. 예컨대, 개질층(27) 및 균열(29)을 통해 접착층(25)에 약액을 공급함으로써, 접착층(25)의 점착력을 부분적으로 저하시키거나, 또는 접착층(25)을 부분적으로 제거한다.
또한, 접착층(25)이 소정의 에너지의 부여(가열, 전자파의 조사 등)에 의해 점착력이 저하되는 재질로 이루어지는 경우에는, 접착층(25)에 에너지를 부여함으로써, 접착층(25)의 점착력을 저하시켜도 된다. 예를 들어, 접착층(25)이 열가소성 수지로 이루어지는 접착제인 경우에는, 접착층(25)을 가열함으로써 접착층(25)의 점착력을 저하시킬 수 있다. 또한, 접착층(25)이 자외선 경화성 수지로 이루어지는 접착제인 경우에는, 접착층(25)에 자외선을 조사함으로써 접착층(25)의 점착력을 저하시킬 수 있다.
또한, 접착층(25)으로서, 필름형의 기재와, 기재의 일방의 면 측에 형성된 열 발포층과, 기재의 타방의 면 측에 형성된 점착층을 구비하는 테이프를 사용할 수도 있다. 이 테이프의 열 발포층은, 가열에 의해 팽창하는 팽창재를 점착제에 함유시킴으로써 형성된다.
열 발포층의 점착제로서는, 아크릴계 점착제, 고무계 점착제, 비닐알킬에테르계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제, 폴리아미드계 점착제, 우레탄계 점착제 등을 사용할 수 있다. 또한, 열 발포층의 팽창재로서는, 가열에 의해 팽창하는 미소구(微小球)(열팽창성 미소구)나, 가열에 의해 발포하는 발포재 등을 사용할 수 있다.
열팽창성 미소구는, 탄성을 갖는 마이크로 캡슐에, 가열에 의해 팽창하는 물질을 내포시킴으로써 구성된다. 가열에 의해 팽창하는 물질로서는, 예를 들어 프로판, 프로필렌, 부텐 등을 사용할 수 있다. 열팽창성 미소구를 포함하는 테이프의 시판품의 예로서는, 닛토덴코 가부시키가이샤 제조의 리바알파(등록 상표)를 들 수 있다. 또한, 가열에 의해 발포하는 발포재로서는, 예를 들어 탄산암모늄, 탄산수소암모늄, 탄산수소나트륨, 아질산암모늄, 수산화붕소나트륨, 아지드류 등의 무기계 발포제나, 각종 유기계 발포제를 사용할 수 있다.
상기의 테이프는, 열 발포층 측이 웨이퍼(11)에 접촉하고 점착층 측이 서포트 기판(23)에 접촉하도록, 웨이퍼(11) 및 서포트 기판(23)에 첩착된다. 그리고, 테이프를 가열하면, 테이프의 가열된 영역에서 열 발포층에 포함되는 팽창재가 팽창하여 요철이 형성되고, 테이프의 웨이퍼(11)에 대한 점착력이 저하된다.
도 8(A)는 접착층(25)에 사전 처리가 실시될 때의 웨이퍼(11)를 도시하는 단면도이다. 예컨대, 서포트 기판(23)의 웨이퍼(11)가 고정되어 있는 면(상면)과는 반대측의 면(하면) 측에, 마스크(38)가 고정된다. 또한, 마스크(38)는 마스크(38)를 상하로 관통하는 개구(38a)를 구비하고 있고, 개구(38a)가 불량 디바이스 영역(11c)과 겹치도록 고정된다.
또한, 서포트 기판(23)의 하방에, 접착층(25)에 에너지를 부여하는 에너지 부여 유닛(40)이 배치된다. 에너지 부여 유닛(40)은, 마스크(38)의 개구(38a)를 통하여 접착층(25)에 에너지를 부여한다. 또한, 에너지 부여 유닛(40)으로부터 접착층(25)에 부여되는 에너지의 종류는, 접착층(25)의 성질에 따라 선택된다.
예컨대, 접착층(25)이 열가소성 수지로 이루어지는 접착제나 열 발포층을 포함하는 테이프인 경우에는, 에너지 부여 유닛(40)으로서 히터가 이용된다. 또한, 마스크(38)로서 단열 부재가 이용된다. 그리고, 에너지 부여 유닛(40)으로부터 서포트 기판(23) 중 마스크(38)의 개구(38a)와 겹치는 영역에 열이 부여되어, 서포트 기판(23)의 열이 접착층(25)에 전도된다. 이에 의해, 접착층(25) 중 마스크(38)의 개구(38a)와 겹치는 영역이 부분적으로 가열된다.
또한, 접착층(25)이 자외선 경화성 수지로 이루어지는 접착제인 경우에는, 에너지 부여 유닛(40)으로서 자외선을 조사하는 광원(램프)이 이용된다. 또한, 서포트 기판(23)으로서 자외선에 대하여 투과성을 갖는 부재가 이용되고, 마스크(38)로서 자외선에 대하여 차광성을 갖는 부재가 이용된다. 그리고, 에너지 부여 유닛(40)으로부터, 마스크(38)의 개구(38a) 및 서포트 기판(23)을 통하여, 접착층(25)에 자외선이 조사된다. 이에 의해, 접착층(25) 중 마스크(38)의 개구(38a)와 겹치는 영역에 자외선이 부분적으로 조사된다.
에너지 부여 유닛(40)으로부터 접착층(25)에 에너지가 부여되면, 접착층(25) 중 불량 디바이스 영역(11c)과 겹치는 영역의 점착력이 부분적으로 저하된다. 이에 의해, 불량 디바이스 영역(11c)을 접착층(25)으로부터 박리하기 쉬워진다.
도 8(B)는 불량 디바이스 영역(11c)이 분리될 때의 웨이퍼(11)를 도시하는 단면도이다. 필요에 따라 웨이퍼(11)에 사전 처리를 실시한 후, 불량 디바이스 영역(11c)을 유지하여 웨이퍼(11)로부터 이격시킨다. 이에 따라, 불량 디바이스 영역(11c)이 접착층(25)으로부터 박리되고, 웨이퍼(11)로부터 빠져나간다.
또한, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분리할 때, 웨이퍼(11) 또는 서포트 기판(23)에 초음파를 조사함으로써, 불량 디바이스 영역(11c)의 분리를 어시스트해도 좋다. 도 9는 초음파 조사 유닛(42)을 도시하는 단면도이다.
초음파 조사 유닛(42)은, 직육면체 형상으로 형성된 상자형의 용기(44)를 구비한다. 용기(44) 내에는, 순수 등의 액체(46)가 저류된다. 또한, 용기(44) 내에는, 초음파를 발하는 초음파 발신기(48)가 설치되어 있다.
개질층(27) 및 균열(29)이 형성된 웨이퍼(11)는, 액체(46)에 잠기도록 용기(44)에 수용된다. 이때 웨이퍼(11)는, 예컨대 서포트 기판(23)이 초음파 발신기(48)에 대면하도록 배치된다. 이 상태에서, 초음파 발신기(48)에 초음파를 발신시키면, 초음파가 액체(46)를 매체로 하여 전파되어 서포트 기판(23)에 도달하고, 서포트 기판(23)에 초음파 진동이 부여된다.
가령, 웨이퍼(11)가 개질층(27) 및 균열(29)을 따라 충분히 파단되지 않은 상태라도, 서포트 기판(23)에 초음파 진동을 부여하면, 서포트 기판(23)의 진동에 의해 웨이퍼(11)의 파단이 촉진된다. 또한, 서포트 기판(23)의 진동에 의해, 불량 디바이스 영역(11c)과 접착층(25)과의 접합이 약해진다. 그 결과, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분리되기 쉬워진다. 또한, 초음파는, 서포트 기판(23) 중 불량 디바이스 영역(11c)과 겹치는 영역에 부분적으로 조사되어도 된다.
이와 같이 하여, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리된다. 그리고, 웨이퍼(11)의 불량 디바이스 영역(11c)이 존재하고 있던 장소에는, 웨이퍼(11)를 두께 방향으로 관통하는 관통 구멍(11d)이 형성된다(도 8(B) 참조).
또한, 상기에서는 일례로서, 레이저 빔(32A)의 조사에 의해 형성된 개질층(27) 및 균열(29)을 따라 웨이퍼(11)를 파단시키는 방법에 대해서 설명하였다. 다만, 웨이퍼(11)에 실시되는 레이저 가공의 내용은, 개질층(27) 및 균열(29)의 형성에 한정되지 않는다. 예컨대, 제거 단계에서는, 웨이퍼(11)에 어블레이션 가공을 실시함으로써, 불량 디바이스 영역(11c)을 웨이퍼(11)로부터 분리할 수도 있다.
도 10(A)는 레이저 빔(32B)이 조사되는 웨이퍼(11)를 도시한 단면도이다. 웨이퍼(11)에 어블레이션 가공을 실시하는 경우에는, 웨이퍼(11)에 레이저 빔(32B)을 조사하는 레이저 조사 유닛(30B)이 사용된다. 또한, 레이저 조사 유닛(30B)의 구성은, 레이저 조사 유닛(30A)(도 4(A) 참조)과 동일하다.
다만, 레이저 빔(32B)의 조사 조건은, 웨이퍼(11)의 레이저 빔(32B)이 조사된 영역이 어블레이션 가공에 의해 제거되도록 설정된다. 구체적으로는, 레이저 빔(32B)의 파장은, 적어도 레이저 빔(32B)의 일부가 웨이퍼(11)에 흡수되도록 설정된다. 즉, 레이저 조사 유닛(30B)은, 웨이퍼(11)에 대하여 흡수성을 갖는 파장의 레이저 빔(32B)을 조사한다. 또한, 레이저 빔(32B)의 다른 조사 조건도, 웨이퍼(11)에 어블레이션 가공이 적절히 실시되도록 설정된다.
예컨대 레이저 빔(32B)은, 웨이퍼(11)의 표면(11a) 측에 조사된다. 구체적으로는, 웨이퍼(11)는, 표면(11a) 측이 노출되도록, 레이저 가공 장치의 척 테이블(도시하지 않음)에 의해 유지된다. 그리고, 레이저 빔(32B)의 집광점을 웨이퍼(11)의 스트리트(13)에 위치 부여한 상태로, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라서 레이저 빔(32B)을 조사한다. 또한, 레이저 빔(32B)의 주사 경로에 제한은 없다. 예를 들어, 도 5(A) 및 도 5(B)에 나타내는 경로(34A) 또는 경로(34B)를 따라, 레이저 빔(32B)이 주사된다.
도 10(B)는 홈(31)이 형성된 웨이퍼(11)를 도시하는 단면도이다. 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 레이저 빔(32B)이 조사되면, 웨이퍼(11)의 표면(11a) 측 중 스트리트(13)를 따르는 영역이 어블레이션 가공에 의해 제거된다. 그 결과, 웨이퍼(11)의 표면(11a) 측에는, 평면에서 보아 직사각형의 홈(31)이 스트리트(13)를 따라 형성된다.
또한, 홈(31)의 형상에 제한은 없다. 예컨대 홈(31)은, 웨이퍼(11)의 두께 방향에 있어서 폭이 일정해지도록 형성되어도 좋고, 도 10(B)에 도시된 바와 같이 웨이퍼(11)의 이면(11b) 측일수록 폭이 넓어지도록 형성되어도 좋다.
또한, 홈(31)을 형성할 때에는, 웨이퍼(11)의 표면(11a) 측을 보호막으로 덮고, 보호막을 통해 웨이퍼(11)에 레이저 빔(32B)을 조사해도 좋다. 예를 들어 보호막으로서는, 수지제의 테이프나, PVA(폴리비닐알코올), PEG(폴리에틸렌글리콜) 등의 수용성의 수지로 이루어지는 막을 사용할 수 있다. 웨이퍼(11)의 표면(11a) 측에 보호막이 형성되어 있으면, 어블레이션 가공시에 발생한 가공 부스러기(데브리)가 웨이퍼(11)의 표면(11a)에 부착되는 것을 방지할 수 있고, 웨이퍼(11) 및 반도체 디바이스(15)의 오염이 회피된다.
또한, 레이저 빔(32B)의 조사에 의해 가공된 피가공 영역(홈(31))에, 플라즈마화한 가스 또는 에칭액을 공급함으로써, 웨이퍼(11)에 에칭 처리를 실시해도 좋다. 이에 의해, 홈(31)이 확장됨과 함께, 어블레이션 가공에 의해 홈(31)의 내벽에 형성된 미세한 요철이 제거된다.
웨이퍼(11)에 에칭 처리를 실시할 때에는, 웨이퍼(11)의 표면(11a) 측을 덮는 마스크가 형성되는 것이 바람직하다. 이 마스크에는, 웨이퍼(11) 중 홈(31)이 형성된 영역을 노출시키는 개구가 형성된다. 그리고, 플라즈마화한 가스 또는 에칭액이, 마스크를 통해 웨이퍼(11)에 공급된다. 이에 따라, 웨이퍼(11)의 표면(11a) 측에 형성되어 있는 반도체 디바이스(15)가 보호된다.
또한, 에칭 처리에 사용되는 마스크의 재질에 제한은 없다. 예를 들어, 마스크로서 감광성의 수지로 이루어지는 레지스트가 사용된다. 또한, 마스크로서, 레이저 빔(32B)의 조사 시에 웨이퍼(11)의 표면(11a) 측에 형성된 전술한 보호막(PVA, PEG 등)을 이용할 수도 있다.
다음에, 웨이퍼(11)의 이면(11b) 측을 연삭함으로써, 레이저 빔(32B)의 조사에 의해 가공된 피가공 영역(홈(31))을 웨이퍼(11)의 이면(11b) 측에서 노출시킨다. 웨이퍼(11)를 연삭할 때는, 우선, 웨이퍼(11)를 서포트 기판에 고정한다. 도 11(A)는 서포트 기판(23)에 고정된 웨이퍼(11)를 나타내는 단면도이다. 웨이퍼(11)의 이면(11b) 측을 연삭하는 경우에는, 웨이퍼(11)의 표면(11a) 측이 접착층(25)을 통해 서포트 기판(23)에 고정된다.
다음에, 연삭 장치(2)(도 2 참조)에 의해 웨이퍼(11)를 연삭한다. 구체적으로는, 연삭 지석(16)을 웨이퍼(11)의 이면(11b) 측에 접촉시킴으로써, 웨이퍼(11)의 이면(11b) 측을 연삭한다. 그리고, 웨이퍼(11)는, 홈(31)이 웨이퍼(11)의 이면(11b) 측에서 노출될 때까지 연삭, 박화된다.
도 11(B)는 연삭 후의 웨이퍼(11)를 도시하는 단면도이다. 홈(31)이 웨이퍼(11)의 이면(11b) 측에 노출되면, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분단된다. 그 후, 전술한 바와 같이 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리되고, 웨이퍼(11)에 관통 구멍(11d)이 형성된다(도 8(A), 도 8(B), 도 9 참조).
또한, 제거 단계에서는, 레이저 빔의 조사에 의해 웨이퍼(11)를 절단하여도 좋다. 구체적으로는, 어블레이션 가공에 의해, 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 커프(절단 위치)를 스트리트(13)를 따라 형성한다.
도 12(A)는 레이저 빔(32C)이 조사되는 웨이퍼(11)를 도시하는 단면도이다. 웨이퍼(11)의 절단에는, 웨이퍼(11)에 레이저 빔(32C)을 조사하는 레이저 조사 유닛(30C)이 이용된다. 또한, 레이저 조사 유닛(30C)의 구성은, 레이저 조사 유닛(30A)(도 4(A) 참조)과 동일하다.
다만, 레이저 빔(32C)의 조사 조건은, 어블레이션 가공에 의해 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 영역이 제거되도록 설정된다. 구체적으로는, 레이저 빔(32C)의 파장은, 적어도 레이저 빔(32C)의 일부가 웨이퍼(11)에 흡수되도록 설정된다. 즉, 레이저 조사 유닛(30C)은, 웨이퍼(11)에 대해 흡수성을 갖는 파장의 레이저 빔(32C)을 조사한다. 또한, 레이저 빔(32C)의 다른 조사 조건도, 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 영역이 제거되도록 설정된다.
웨이퍼(11)에 레이저 빔(32C)을 조사할 때는, 우선, 웨이퍼(11)에 테이프 등의 보호 부재(33)가 첩착된다. 예컨대, 웨이퍼(11)의 표면(11a) 측에 레이저 빔(32C)을 조사하는 경우에는, 웨이퍼(11)의 이면(11b) 측에 보호 부재(33)로서 테이프가 첩착된다.
다음으로, 레이저 빔(32C)을 웨이퍼(11)의 표면(11a) 측에 조사한다. 구체적으로는, 레이저 빔(32C)의 집광점을 웨이퍼(11)의 스트리트(13)에 위치시킨 상태에서, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라서 레이저 빔(32C)을 조사한다. 또한, 레이저 빔(32C)의 주사 경로에 제한은 없다. 예를 들어, 도 5(A) 및 도 5(B)에 나타내는 경로(34A) 또는 경로(34B)를 따라, 레이저 빔(32C)이 주사된다.
불량 디바이스(15a)를 둘러싸는 스트리트(13)를 따라 레이저 빔(32C)이 조사되면, 웨이퍼(11)가 스트리트(13)를 따라 제거된다. 그 결과, 웨이퍼(11)에는, 표면(11a)으로부터 이면(11b)에 이르는 커프(절단 위치)(35)가 스트리트(13)를 따라 형성된다. 그 결과, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분단된다.
또한, 레이저 빔(32C)을 스트리트(13)를 따라서 1 회 주사하는 것만으로는 웨이퍼(11)의 이면(11b)에 이르는 커프(35)를 형성하는 것이 곤란한 경우에는, 각 스트리트(13)를 따라서 레이저 빔(32C)을 복수회씩 주사해도 좋다. 그 후, 전술한 바와 같이 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리되고, 웨이퍼(11)에 관통 구멍(11d)이 형성된다(도 8(A), 도 8(B), 도 9 참조).
웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리된 후, 웨이퍼(11)는 서포트 기판(23)에 고정된다. 도 12(B)는 서포트 기판(23)에 고정된 웨이퍼(11)를 도시하는 단면도이다. 웨이퍼(11)에 커프(35)가 형성되어 불량 디바이스 영역(11c)이 분리된 후, 웨이퍼(11)의 표면(11a) 측에 서포트 기판(23)이 접착층(25)을 통해 고정된다. 그 후, 웨이퍼(11)의 이면(11b) 측으로부터 보호 부재(33)가 박리되고, 제거된다.
또한, 제거 단계에서는, 액체를 통해 조사되는 레이저 빔(아쿠아 레이저)에 의해 웨이퍼(11)를 가공할 수도 있다. 도 13(A)는 액주(50)를 통해 레이저 빔(32C)이 조사되는 웨이퍼(11)를 도시한 단면도이다.
레이저 조사 유닛(30C)은, 웨이퍼(11)를 향해 액체를 분사하는 분사 유닛(노즐)을 내장하고 있어도 좋다. 이 경우, 분사 유닛으로부터 웨이퍼(11)에 액체가 연속적으로 공급됨으로써, 레이저 조사 유닛(30C)으로부터 웨이퍼(11)에 이르는 액주(50)가 형성된다. 액주(50)는, 유동하는 액체에 의해 구성되는 기둥이며, 레이저 빔(32C)을 전파시키기 위한 도광로로서 기능한다. 예를 들어, 분사 유닛으로부터 물이 분사되고, 물 기둥이 형성될 수 있다.
웨이퍼(11)는, 유지 테이블(52)에 의해 유지된다. 유지 테이블(52)의 상면은, 웨이퍼(11)를 유지하는 평탄한 유지면(52a)을 구성하고 있다. 또한, 유지 테이블(52)에는, 유지 테이블(52)을 상하로 관통하는 개구(52b)가 형성되어 있다. 개구(52b)는, 반도체 디바이스(15)를 둘러싸는 4 개의 스트리트(13)에 대응하여 평면에서 봤을 때 직사각형 형상으로 형성되어 있다. 웨이퍼(11)는, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)가 각각 개구(52b)와 중첩되도록, 유지 테이블(52) 상에 배치된다.
그리고, 레이저 조사 유닛(30C)으로부터 액체가 분사되어 액주(50)가 형성됨과 함께, 레이저 조사 유닛(30C)으로부터 레이저 빔(32C)이 조사된다. 이 때, 레이저 빔(32C)의 집광점은, 액주(50)의 내부에 위치된다. 그리고, 레이저 빔(32C)은 액주(50)를 통해 웨이퍼(11)에 조사된다.
상기와 같이, 레이저 빔(32C)을 액주(50)에 조사하면, 레이저 빔(32C)의 집광점의 높이 위치를 엄밀하게 제어하지 않아도, 레이저 빔(32C)을 웨이퍼(11)의 스트리트(13)로 유도할 수 있다. 또한, 레이저 가공에 의해 발생한 가공 부스러기(데브리)가, 액체에 의해 세정된다.
그리고, 레이저 빔(32C)이 액주(50)와 함께 스트리트(13)를 따라 주사된다. 이에 따라, 웨이퍼(11)에 커프(35)가 스트리트(13)를 따라 형성되고, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분단된다. 또한, 레이저 조사 유닛(30C)으로부터 분사된 액체는, 유지 테이블(52)에 설치된 개구(52b)를 통해 배출된다.
그 후, 웨이퍼(11)가 서포트 기판에 고정된다. 도 13(B)는, 서포트 기판(23)에 고정된 웨이퍼(11)를 나타내는 단면도이다. 웨이퍼(11)에 커프(35)가 형성되어 불량 디바이스 영역(11c)이 분리된 후, 웨이퍼(11)의 표면(11a) 측에 서포트 기판(23)이 접착층(25)을 통해 고정된다.
또한, 레이저 빔(32C)의 조사에 의해 가공된 피가공 영역(커프(35))에, 플라즈마화된 가스 또는 에칭액을 공급함으로써, 에칭 처리를 실시해도 된다. 이에 의해, 커프(35)가 확장됨과 함께, 어블레이션 가공에 의해 커프(35)의 내벽에 형성된 미세한 요철이 제거된다.
또한, 상기에서는 레이저 가공에 의해 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분리하는 방법에 대해서 설명했지만, 불량 디바이스 영역(11c)의 분리에는 레이저 가공 이외의 방법을 이용할 수도 있다. 예를 들어, 플라즈마 에칭에 의해 웨이퍼(11)를 절단하는, 소위 플라즈마 다이싱을 사용할 수도 있다.
플라즈마 다이싱을 실시하는 경우에는, 우선, 웨이퍼(11)의 표면(11a) 측에 서포트 기판(23)을 고정한다(도 4a 참조). 그 후, 웨이퍼(11)의 이면(11b) 측에 플라즈마 에칭용의 마스크를 형성한다.
도 14(A)는 마스크층(37)이 형성된 웨이퍼(11)를 도시하는 단면도이다. 마스크층(37)은, 플라즈마 에칭의 마스크로서 기능하는 재질로 이루어지고, 웨이퍼(11)의 이면(11b)의 전체를 피복하도록 형성된다. 예를 들어 마스크층(37)으로서, 감광성의 수지로 이루어지는 레지스트나, PVA, PEG 등의 수용성의 수지를 사용할 수 있다.
다음으로, 마스크층(37) 중, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)와 겹치는 영역을 제거한다. 예컨대, 레이저 조사 유닛(54)으로부터 마스크층(37)에 레이저 빔(56)을 조사함으로써, 마스크층(37)이 스트리트(13)를 따라 제거된다. 또한, 레이저 빔(56)의 조사 조건은, 마스크층(37)에 레이저 빔(56)이 조사되었을 때에, 어블레이션 가공에 의해 마스크층(37)이 제거되도록 설정된다.
레이저 빔(56)을, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 마스크층(37)에 조사하면, 마스크층(37)에는 4 개의 스트리트(13)를 노출시키는 직사각형 형상의 개구가 형성된다. 이에 의해, 마스크층(37)이 패터닝되고, 플라즈마 에칭용의 마스크(39)(도 14(B) 참조)가 형성된다.
다음으로, 마스크(39)를 사용하여 웨이퍼(11)에 플라즈마 에칭을 실시한다. 웨이퍼(11)의 플라즈마 에칭에는, 예컨대 전술한 플라즈마 처리 장치가 이용된다.
도 14(B)는, 플라즈마 에칭이 실시되는 웨이퍼(11)를 나타내는 단면도이다. 플라즈마 에칭을 실시하면, 플라즈마화한 에칭용의 가스(에칭 가스)(58)가, 마스크(39)의 개구를 통해 웨이퍼(11)에 공급된다. 이에 따라, 웨이퍼(11) 중 불량 디바이스(15a)를 둘러싸는 스트리트(13)를 따르는 영역에 에칭이 실시되고, 웨이퍼(11)의 이면(11b) 측에 홈이 형성된다.
도 14(C)는 플라즈마 에칭 후의 웨이퍼(11)를 도시하는 단면도이다. 에칭이 진행되어 웨이퍼(11)의 이면(11b) 측에 형성된 홈이 표면(11a)에 도달하면, 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 커프(35)가 스트리트(13)를 따라 형성되고, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분단된다. 그 후, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분리되고, 웨이퍼(11)에 관통 구멍(11d)이 형성된다(도 8(A), 도 8(B), 도 9 참조).
또한, 플라즈마 에칭은, 플라즈마화한 가스(58)를 웨이퍼(11)의 표면(11a) 측에 공급함으로써 실시하여도 좋다. 이 경우에는, 웨이퍼(11)를 서포트 기판(23)에 고정하기 전에, 웨이퍼(11)의 표면(11a) 측에 마스크(39)가 형성된다. 그리고, 마스크(39)를 통해 가스(58)가 웨이퍼(11)에 공급되고, 웨이퍼(11)의 표면(11a) 측에 홈이 형성된다. 이 홈이 이면(11b)에 도달하면, 커프(35)가 형성되고, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분단된다. 그 후, 웨이퍼(11)의 표면(11a) 측에 서포트 기판(23)이 고정된다.
이상과 같은 공정을 거쳐, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리되고, 웨이퍼(11)에 관통 구멍(11d)이 형성된다. 그 결과, 도 3(B)에 나타내는 바와 같이, 불량 디바이스(15a)를 포함하지 않는 웨이퍼(11)가 얻어진다.
다음으로, 불량품이라고 판별된 반도체 디바이스(15)(불량 디바이스(15a))와 동종이며 양품인 반도체 디바이스(15)를 구비하고, 관통 구멍(11d)에 끼워 넣는 것이 가능한 사이즈의 디바이스 칩을 준비한다. 디바이스 칩의 제조에는, 예컨대, 웨이퍼(11)와 동일한 구조를 갖는 웨이퍼가 이용된다. 도 15(A)는 디바이스 칩의 준비용의 웨이퍼(51)를 도시하는 사시도이다.
웨이퍼(51)는, 웨이퍼(11)와 동일한 재질로 이루어지고, 표면(제1 면)(51a) 및 이면(제2 면)(51b)을 구비한다. 또한, 웨이퍼(51)는, 서로 교차하도록 격자형으로 배열된 복수의 스트리트(분할 예정 라인)(53)에 의해, 복수의 영역으로 구획되어 있다. 그리고, 웨이퍼(51)의 표면(51a) 측의 스트리트(53)에 의해 구획된 복수의 영역에는 각각, 반도체 디바이스(55)가 형성되어 있다.
반도체 디바이스(55)는, 도 1(A) 등에 나타내는 반도체 디바이스(15)와 동일한 기능을 갖는다. 또한, 반도체 디바이스(55)의 구조는, 반도체 디바이스(15)와 마찬가지이고, 반도체 디바이스(55)에는 전극(비아 전극, 관통 전극)(57)(도 17(A) 참조)이 접속되어 있다. 전극(57)의 구조 및 재질은, 도 1(B) 등에 나타내는 전극(19)과 마찬가지이다.
웨이퍼(51)를 스트리트(53)를 따라 분할함으로써, 반도체 디바이스(55)를 각각 구비하는 복수의 디바이스 칩이 제조된다. 웨이퍼(51)의 분할은, 예컨대 전술한 레이저 가공 또는 플라즈마 에칭에 의해 실시된다.
또한, 웨이퍼(51)의 분할에는 절삭 장치를 이용할 수도 있다. 절삭 장치는, 웨이퍼(51)를 유지하는 척 테이블과, 척 테이블에 의해 유지된 웨이퍼(51)를 절삭하는 절삭 유닛을 구비한다. 절삭 유닛에는, 환형의 절삭 블레이드가 장착된다. 절삭 블레이드를 회전시켜서 웨이퍼(51)에 절입시킴으로써, 웨이퍼(51)가 스트리트(53)를 따라 분할된다. 그 결과, 반도체 디바이스(55)를 각각 구비하는 복수의 디바이스 칩이 얻어진다.
도 15(B)는 복수의 디바이스 칩(59)으로 분할된 웨이퍼(51)를 도시하는 사시도이다. 또한, 웨이퍼(11)의 분할 전 또는 후에는, 웨이퍼(51)에 형성된 복수의 반도체 디바이스(55)의 검사가 실시되고, 반도체 디바이스(55)가 각각 양품인지 불량품인지가 판별된다. 그리고, 웨이퍼(51)의 분할에 의해 얻어진 복수의 디바이스 칩(59)으로부터, 불량품이라고 판별된 반도체 디바이스(55)를 포함하는 디바이스 칩(59)이 제외된다.
이에 따라, 웨이퍼(11)에 형성된 양품의 반도체 디바이스(15)(도 1(A) 등 참조)와 동일한 반도체 디바이스(55)를 구비한 디바이스 칩(59)이 얻어진다. 즉, 디바이스 칩(59)은, 불량 디바이스(15a)(도 1(A) 등 참조)와 동일한 기능을 갖는 양품의 반도체 디바이스(55)(불량 디바이스(15a)가 본래 가져야 할 기능을 구비한 반도체 디바이스(55))를 구비한다.
또한, 디바이스 칩(59)을 준비하는 타이밍에 제한은 없다. 예컨대, 웨이퍼(51)의 준비 및 반도체 디바이스(55)의 검사가, 웨이퍼(11)의 준비 및 반도체 디바이스(15)의 검사와 동일한 타이밍에 실시된 후, 웨이퍼(51)의 분할에 의해 디바이스 칩(59)이 제조된다.
다음으로, 디바이스 칩(59)을 웨이퍼(11)의 관통 구멍(11d)에 끼워 넣는다(끼워 넣기 단계). 도 16은, 끼워 넣기 단계에 있어서의 웨이퍼(11)를 나타내는 사시도이다.
웨이퍼(11)의 표면(11a) 측(반도체 디바이스(15) 측)이 서포트 기판(23)에 고정되어 있는 경우에는, 디바이스 칩(59)은, 반도체 디바이스(55)가 형성되어 있는 면 측(표면 측)이 서포트 기판(23)과 대면하도록 위치 부여된다. 그리고, 디바이스 칩(59)이 웨이퍼(11)의 관통 구멍(11d)에 끼워 넣어진다.
도 17(A)는 디바이스 칩(59)이 끼워 넣어진 웨이퍼(11)를 도시하는 단면도이다. 디바이스 칩(59)은, 관통 구멍(11d) 내에서 노출되는 접착층(25)에 접촉하도록, 관통 구멍(11d)에 끼워 넣어진다. 이에 따라, 디바이스 칩(59)이 접착층(25)을 통해 서포트 기판(23)에 고정된다.
또한, 웨이퍼(11)가 접착층(25)에 의해 서포트 기판(23)에 가고정된 상태이고, 웨이퍼(11)와 서포트 기판(23)의 접합이 약한 경우에는, 관통 구멍(11d)에 디바이스 칩(59)이 끼워 넣어진 후, 웨이퍼(11)를 서포트 기판(23)에 강고하게 고정하는 처리(본 고정 처리)를 행한다. 이에 따라, 웨이퍼(11) 및 디바이스 칩(59)이 접착층(25)을 통해 서포트 기판(23)에 강고하게 고정된다.
예를 들어, 접착층(25)이 열경화성 수지로 이루어지는 접착제인 경우에는, 가고정 시보다도 고온 또는 장기간의 가열 처리를 행하여 열경화성 수지를 경화시킴으로써, 웨이퍼(11)와 서포트 기판(23)의 접합을 강화한다. 또한, 접착층(25)이 자외선 경화성 수지로 이루어지는 접착제인 경우에는, 자외선 경화성 수지에 가열 처리를 행함으로써, 웨이퍼(11)와 서포트 기판(23)의 접합을 강화한다. 또한, 접착층(25)이 열압착 시트인 경우에는, 가고정 때보다 고온 또는 장기간의 가열 처리를 행하면서 웨이퍼(11) 및 서포트 기판(23)을 열압착 시트에 압박하여, 웨이퍼(11)와 서포트 기판(23)의 접합을 강화한다.
또한, 제거 단계에 있어서, 점착력이 약한 접착층(25)을 이용하여 웨이퍼(11)를 서포트 기판(23)에 가고정한 경우에는, 끼워 넣기 단계 전에 일단 웨이퍼(11)와 서포트 기판(23)을 분리하고, 접착층(25)보다도 점착력이 높은 다른 접착층을 이용하여 웨이퍼(11)를 서포트 기판(23)에 다시 고정하여도 좋다.
도 17(B)는 관통 구멍(11d)을 도시하는 평면도이다. 전술한 제거 단계에 있어서, 관통 구멍(11d)은, 디바이스 칩(59)보다 크게 형성되어 있다. 구체적으로는, 관통 구멍(11d)의 제1 방향(지면 좌우 방향)에 있어서의 길이(LA1)은, 디바이스 칩(59)의 제1 방향에 있어서의 길이(LB1)보다 크다. 또한, 관통 구멍(11d)의 제2 방향(제1 방향과 수직인 방향, 지면 상하 방향)에 있어서의 길이(LA2)는, 디바이스 칩(59)의 제2 방향에 있어서의 길이(LB2)보다도 크다. 그 때문에, 관통 구멍(11d)에 디바이스 칩(59)이 끼워 넣어지면, 웨이퍼(11)와 디바이스 칩(59) 사이에는, 간극(61)이 디바이스 칩(59)을 둘러싸도록 형성된다.
또한, 이후의 공정(후술하는 수지 충전 단계)에 있어서, 간극(61)에는 수지가 충전된다. 그 때문에, 간극(61)의 폭(관통 구멍(11d)의 내벽과 디바이스 칩(59)의 측면의 거리)이 일정 이상 확보되는 것이 바람직하다. 예컨대, 간극(61)의 폭이 2 μm 이상, 바람직하게는 5 μm 이상, 더욱 바람직하게는 10 μm 이상이 되도록, 관통 구멍(11d) 또는 디바이스 칩(59)의 사이즈가 조절된다.
관통 구멍(11d)의 구체적인 치수는, 반도체 디바이스(15, 55)의 위치 등을 고려하여 적절히 설정할 수 있다. 예컨대, 웨이퍼(11)의 표면(11a) 측에 있어서, 관통 구멍(11d)의 단부(내벽)와 반도체 디바이스(15)의 단부의 거리는, 2 μm 이상, 바람직하게는 5 μm 이상으로 설정된다. 또한, 웨이퍼(11)의 표면(11a) 측에 있어서, 관통 구멍(11d)의 단부는 스트리트(13)의 폭 방향에 있어서의 중앙보다 반도체 디바이스(15) 측에 배치되어도 좋다. 또한, 도 17(A)에 도시된 바와 같이 관통 구멍(11d)의 내벽이 웨이퍼(11)의 두께 방향에 대하여 경사져 있는 경우, 관통 구멍(11d) 중 웨이퍼(11)의 이면(11b) 측의 영역의 일부는, 웨이퍼(11)에 형성되어 있는 반도체 디바이스(15)의 일부와 겹쳐 있어도 좋다.
디바이스 칩(59)의 구체적인 치수도, 디바이스 칩(59)을 관통 구멍(11d)에 끼워 넣는 것이 가능하면 제한은 없다. 예컨대, 디바이스 칩(59)의 표면 측에 있어서, 반도체 디바이스(55)의 단부와 디바이스 칩(59)의 단부와의 거리는, 웨이퍼(11)에 설정된 스트리트(13)의 폭의 1/2 이하로 설정된다.
또한, 끼워 넣기 단계에서는, 디바이스 칩(59)을 접착층(25)에 고착시키는 대신에, 접착층이 부착된 디바이스 칩(59)을 관통 구멍(11d)에 끼워 넣어도 좋다. 구체적으로는, 관통 구멍(11d)의 내부에서 노출되는 접착층(25)을 플라즈마 에칭이나 웨트 에칭(약액 처리) 등의 처리에 의해 제거한 후, 접착층이 부착된 디바이스 칩(59)을, 접착층을 통해 서포트 기판(23)에 고정하여도 좋다.
도 18(A)는, 접착층(25)에 플라즈마 에칭이 실시될 때의 웨이퍼(11)를 도시하는 단면도이다. 예컨대, 웨이퍼(11)의 이면(11b) 측에 플라즈마화한 가스(에칭 가스)(60)를 공급함으로써, 접착층(25) 중 관통 구멍(11d)과 중첩되는 영역이 제거된다.
도 18(B)는 접착층(25)의 일부가 제거된 상태의 웨이퍼(11)를 도시하는 단면도이다. 접착층(25) 중 관통 구멍(11d)과 중첩되는 영역이 제거되면, 서포트 기판(23)의 상면 중 관통 구멍(11d)과 중첩되는 영역이 노출된다. 또한, 웨이퍼(11)에 플라즈마 에칭을 실시할 때에는, 웨이퍼(11)의 이면(11b) 측에 관통 구멍(11d)을 노출시키는 마스크를 형성해도 된다.
다음으로, 접착층이 부착된 디바이스 칩(59)이, 관통 구멍(11d)에 끼워 넣어진다. 도 18(C)는 접착층(63)이 부착된 디바이스 칩(59)이 끼워 넣어진 웨이퍼(11)를 도시하는 단면도이다. 디바이스 칩(59)의 표면 측(반도체 디바이스(55) 측)에는, 접착층(63)이 마련되어 있다. 또한, 접착층(63)의 재질의 예는, 접착층(25)과 마찬가지이다. 디바이스 칩(59)은, 접착층(63)을 통해, 관통 구멍(11d)의 내측에서 노출되는 서포트 기판(23)의 상면에 고정된다.
그리고, 관통 구멍(11d)에 디바이스 칩(59)이 끼워 넣어진 후, 필요에 따라서 접착층(25, 63)에 대하여 본고정(本固定) 처리를 행한다. 이에 따라, 웨이퍼(11) 및 디바이스 칩(59)이 접착층(25, 63)을 통해 서포트 기판(23)에 강고하게 고정된다.
다음에, 웨이퍼(11)와 디바이스 칩(59)의 간극(61)에 수지를 충전한다(수지 충전 단계). 도 19(A)는 수지 충전 단계에 있어서의 웨이퍼(11)를 도시하는 단면도이다.
수지 충전 단계에서는, 웨이퍼(11)의 이면(11b) 측에 수지(65)가 형성된다. 수지(65)는, 예컨대, 에폭시 수지 등의 액상 수지를 웨이퍼(11)의 이면(11b) 측에 도포하여 경화시킴으로써 형성된다. 다만, 수지(65)의 재료에 제한은 없다.
웨이퍼(11)의 이면(11b) 측에 액상 수지를 도포하면, 액상 수지의 일부가 웨이퍼(11)와 디바이스 칩(59)과의 간극(61)(도 17(A), 도 17(B) 등 참조)에 유입되고, 간극(61)에 충전된다. 이 상태에서 액상 수지를 경화시키면, 웨이퍼(11)와 디바이스 칩(59)이 수지(65)를 통해 결합되어, 디바이스 칩(59)이 웨이퍼(11)에 고정된다.
다음에, 간극(61)의 외측에 형성된 수지(65)를 연삭한다(수지 연삭 단계). 수지 연삭 단계에서는, 웨이퍼(11)의 이면(11b) 측에 형성되어 있는 수지(65)가, 연삭 가공에 의해 제거된다. 수지(65)의 연삭에는, 예컨대 연삭 장치(2)(도 2 참조)가 이용된다.
도 19(B)는 수지 연삭 단계에 있어서의 웨이퍼(11)를 도시하는 단면도이다. 예컨대 수지 연삭 단계에서는, 간극(61)의 외측에 형성되어 있는 수지(65)가 연삭에 의해 제거되고, 웨이퍼(11)의 이면(11b) 측이 연삭된다. 그리고, 웨이퍼(11)의 이면(11b) 측에서 전극(19, 57)이 노출될 때까지, 웨이퍼(11)가 박화된다.
다만, 전극(19, 57)을 노출시키는 방법에 제한은 없다. 예컨대, 수지 연삭 단계에 있어서 웨이퍼(11)의 이면(11b) 측이 노출될 때까지 수지(65)를 연삭한 후, 웨이퍼(11)의 이면(11b) 측에 플라즈마 에칭, 웨트 에칭 등의 에칭 처리를 실시함으로써, 전극(19, 57)을 노출시켜도 좋다. 이 경우, 연삭 지석(16)(도 2 참조)이 전극(19, 57)에 접촉하여 전극(19, 57)에 포함되는 금속이 비산하는 것을 방지할 수 있다.
이상의 공정을 거쳐, 이면(11b) 측에서 노출되는 전극(19, 57)을 구비한 웨이퍼(11)가 얻어진다. 이에 따라, 반도체 디바이스(15, 55)와, 웨이퍼(11)의 이면(11b) 측에 적층되는 다른 웨이퍼에 포함되는 반도체 디바이스(도시하지 않음)를, 전극(19, 57)을 통해 접속하는 것이 가능해진다. 즉, 본 실시형태에 따른 웨이퍼의 제조 방법에 의해, 적층 웨이퍼의 형성에 이용하는 것이 가능한 웨이퍼(11)가 제조된다.
다음으로, 상기 웨이퍼(11)를 이용하여, 적층된 복수의 반도체 디바이스를 구비하는 디바이스 칩(적층 디바이스 칩)을 제조하는 방법의 구체예를 설명한다. 적층 디바이스 칩을 제조할 때는, 우선, 적층된 복수의 웨이퍼를 갖는 적층 웨이퍼를 형성한다(웨이퍼 적층 단계). 도 20은, 적층 웨이퍼(79)를 나타내는 단면도이다.
웨이퍼 적층 단계에서는, 수지 연삭 단계 후의 웨이퍼(11)(제1 웨이퍼)와, 전술한 웨이퍼 준비 단계에서 준비된 다른 웨이퍼(71)(제2 웨이퍼)가 이용된다. 또한, 웨이퍼(71)의 구성은, 웨이퍼(11)와 마찬가지이다.
구체적으로는, 웨이퍼(71)는, 웨이퍼(11)와 동일한 재질로 이루어지고, 표면(제1 면)(71a) 및 이면(제2 면)(71b)을 구비한다. 또한, 웨이퍼(71)는, 서로 교차하도록 격자형으로 배열된 복수의 스트리트(분할 예정 라인)(73)에 의해, 복수의 직사각형의 영역으로 구획되어 있다. 웨이퍼(71)의 표면(71a) 측의 스트리트(73)에 의해 구획된 복수의 영역에는 각각, 반도체 디바이스(75)가 형성되어 있다.
반도체 디바이스(75)의 구조는, 반도체 디바이스(15)와 마찬가지이다. 또한, 반도체 디바이스(75)에는, 전극(비아 전극, 관통 전극)(77)이 접속되어 있다. 전극(77)의 구조 및 재질은 전극(19)과 동일하다.
웨이퍼(71)는, 웨이퍼(11) 상에 적층된다. 예컨대 웨이퍼(71)는, 표면(71a) 측이 웨이퍼(11)의 이면(11b) 측과 대면하도록, 웨이퍼(11)에 접합된다. 또한, 웨이퍼(11)와 웨이퍼(71)를 접합하는 방법에 제한은 없다. 예를 들어, 웨이퍼(11)와 웨이퍼(71)는, 직접 접합에 의해 접합된다. 구체적으로는, 웨이퍼(11)의 이면(11b) 측과 웨이퍼(71)의 표면(71a) 측이, 표면 활성화 접합에 의해 접합된다.
다만, 웨이퍼(11)와 웨이퍼(71)는 간접 접합에 의해 접합되어도 좋다. 예컨대, 웨이퍼(11) 상에 영구 접착제를 통해 웨이퍼(71)를 적층함으로써, 웨이퍼(11)와 웨이퍼(71)를 접합할 수도 있다.
또한, 웨이퍼(71)에 형성된 복수의 반도체 디바이스(75)에 불량 디바이스가 포함되어 있는 경우에는, 웨이퍼(71)가 웨이퍼(11) 상에 적층되기 전 또는 후에, 웨이퍼(71)에 대하여 연삭 단계, 제거 단계, 끼워 넣기 단계, 수지 충전 단계, 수지 연삭 단계가 실시된다. 그 결과, 웨이퍼(71)로부터 불량 디바이스가 제거되고, 웨이퍼(71)에 양품의 반도체 디바이스(55)를 포함하는 디바이스 칩(59)이 끼워 넣어진다.
웨이퍼(11)와 웨이퍼(71)는, 스트리트(13)와 스트리트(73)가 중첩하고, 또한, 웨이퍼(11)에 포함되는 반도체 디바이스(15, 55)와 웨이퍼(71)에 포함되는 반도체 디바이스(75, 55)가 중첩하도록 접합된다. 그 결과, 웨이퍼(11)에 포함되는 반도체 디바이스(15, 55)와, 웨이퍼(71)에 포함되는 반도체 디바이스(75, 55)가, 전극(19, 57)을 통해 접속된다.
이와 같이 하여, 서로 적층된 웨이퍼(11)와 웨이퍼(71)를 구비하는 적층 웨이퍼(79)가 형성된다. 또한, 웨이퍼 적층 단계에서는, 웨이퍼(11) 상에 복수의 웨이퍼(71)를 적층해도 된다. 예컨대, 웨이퍼(11) 상에 적층된 웨이퍼(71) 상에, 또 다른 웨이퍼(71)를 적층하여도 좋다. 이 경우, 웨이퍼(11) 상에 적층되는 복수의 웨이퍼(71)의 각각에 대하여, 연삭 단계, 제거 단계, 끼워 넣기 단계, 수지 충전 단계, 수지 연삭 단계가 실시된다. 이에 의해, 3 층 이상의 웨이퍼를 구비하는 적층 웨이퍼(79)가 얻어진다.
다음에, 적층 웨이퍼(79)를 스트리트(13, 73)를 따라 분할함으로써, 적층된 복수의 반도체 디바이스를 구비하는 적층 디바이스 칩을 형성한다(분할 단계). 도 21(A)는 분할 단계에 있어서의 적층 웨이퍼(79)를 도시하는 단면도이다.
분할 단계에서는, 예컨대 절삭 장치로 적층 웨이퍼(79)를 절삭한다. 절삭 장치는, 적층 웨이퍼(79)를 유지하는 척 테이블과, 척 테이블에 의해 유지된 적층 웨이퍼(79)를 절삭하는 절삭 유닛을 구비한다. 절삭 유닛은, 모터 등의 회전 구동원에 의해 회전하는 원통형의 스핀들을 구비한다. 그리고, 스핀들의 선단부에, 적층 웨이퍼(79)를 절삭하기 위한 환형의 절삭 블레이드(62)가 장착된다.
절삭 블레이드(62)로서는, 예컨대 허브 타입의 절삭 블레이드(허브 블레이드)가 이용된다. 허브 블레이드는, 금속 등으로 이루어지는 환형의 베이스와, 베이스의 외주연을 따라 형성된 환형의 절삭날이 일체로 되어 구성된다. 허브 블레이드의 절삭날은, 다이아몬드 등으로 이루어지는 지립이 니켈 도금 등의 결합재에 의해 고정된 전기 주조 지석에 의해 구성된다.
또한, 절삭 블레이드(62)로서, 와셔 타입의 절삭 블레이드(와셔 블레이드)를 이용할 수도 있다. 와셔 블레이드는, 지립이 금속, 세라믹스, 수지 등으로 이루어지는 결합재에 의해 고정된 환형의 절삭날에 의해 구성된다.
절삭 블레이드(62)를 회전시켜 적층 웨이퍼(79)에 절입시킴으로써, 적층 웨이퍼(79)가 분할된다. 구체적으로는, 절삭 블레이드(62)의 하단을 웨이퍼(11)의 표면(11a)(접착층(25)의 상면)보다 하방에 위치시킨 상태에서, 절삭 블레이드(62)를 회전시키면서 절삭 블레이드(62)와 적층 웨이퍼(79)를 수평 방향을 따라 상대적으로 이동시킴으로써, 절삭 블레이드(62)를 스트리트(13, 73)를 따라 적층 웨이퍼(79)에 절입시킨다. 그리고, 모든 스트리트(13, 73)를 따라 적층 웨이퍼(79)를 절삭하면, 적층 웨이퍼(79)가 복수의 적층 디바이스 칩으로 분할된다.
도 21(B)는 복수의 적층 디바이스 칩(81)으로 분할된 적층 웨이퍼(79)를 도시하는 단면도이다. 적층 디바이스 칩(81)은 각각, 웨이퍼(11)에 포함되는 하나의 반도체 디바이스(15) 또는 반도체 디바이스(55)(제1 반도체 디바이스)와, 웨이퍼(71)에 포함되는 하나의 반도체 디바이스(75) 또는 반도체 디바이스(55)(제2 반도체 디바이스)를 구비한다. 그리고, 제1 반도체 디바이스와 제2 반도체 디바이스는, 서로 적층되어 있고, 전극(19) 또는 전극(57)을 통하여 접속되어 있다.
이상과 같이, 본 실시형태에 따른 웨이퍼의 제조 방법에서는, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거되고, 불량 디바이스 영역(11c)의 제거에 의해 형성된 공간(제거 영역)에 양품의 반도체 디바이스(15)를 구비하는 디바이스 칩(59)이 끼워 넣어진다. 이에 따라, 불량 디바이스(15a)를 포함하지 않는 웨이퍼(11)를 제조할 수 있다. 또한, 불량 디바이스(15a)를 포함하지 않는 웨이퍼(11)를 적층하여 적층 웨이퍼(79)를 형성하고, 적층 웨이퍼(79)를 분할함으로써, 불량 디바이스(15a)를 포함하지 않는 적층 디바이스 칩(81)을 제조할 수 있다. 그 결과, 적층 디바이스 칩(81)의 수율의 저하가 억제된다.
(실시형태 2)
실시형태 1 에서는, 제거 단계에 있어서 불량 디바이스 영역(11c)이 레이저 빔의 조사에 의해 분리되는 예에 대해 설명했지만, 불량 디바이스 영역(11c)의 분리에는 다른 방법을 사용해도 된다. 본 실시형태에서는, 웨이퍼 준비 단계 및 연삭 단계(도 2 참조)의 실시 후, 제거 단계에 있어서, 웨이퍼(11)를 파쇄하는 파쇄 가공에 의해 불량 디바이스 영역(11c)을 분리하는 방법에 대해 설명한다.
본 실시형태에 있어서 이용되는 파쇄 가공은, 웨이퍼(11)의 가공이 가능하면 제한은 없다. 웨이퍼(11)의 가공에 이용하는 것이 가능한 파쇄 가공의 예로서는, 샌드 블라스트 가공, 워터 제트 가공, 드릴 가공 등을 들 수 있다.
도 22(A)는, 샌드 블라스트 가공에 의해 홈(93)이 형성되는 웨이퍼(11)를 도시하는 단면도이다. 샌드 블라스트 가공에는, 연마재(74)를 분사하는 샌드 블라스트 유닛(72)이 사용된다. 예를 들면 샌드 블라스트 유닛(72)은, 에어 등의 기체를 압축하여 송출하는 컴프레서와, 압축된 기체와 함께 연마재(74)를 분사하는 블라스트 건을 구비한다. 샌드 블라스트 유닛(72)으로부터 분사된 연마재(74)가 웨이퍼(11)에 충돌함으로써, 웨이퍼(11)가 가공된다.
파쇄 가공을 실시할 때는, 우선, 웨이퍼(11)에 보호층(91)이 형성된다. 예컨대, 웨이퍼(11)의 표면(11a) 측을 가공하는 경우에는, 웨이퍼(11)의 표면(11a) 측이 보호층(91)에 의해 덮여, 반도체 디바이스(15)가 보호된다. 또한, 보호층(91)의 재질에 제한은 없고, 예를 들면 PVA, PEG 등의 수용성의 수지를 사용할 수 있다. 또한, 파쇄 가공에 의한 반도체 디바이스(15)의 손상이 생기기 어려운 경우에는, 보호층(91)의 형성을 생략해도 된다.
다음으로, 웨이퍼(11)가 유지 테이블(70)에 의해 유지된다. 유지 테이블(70)의 상면은, 웨이퍼(11)를 유지하는 평탄한 유지면(70a)을 구성하고 있다. 예컨대 웨이퍼(11)는, 표면(11a) 측이 위쪽으로 노출되고, 이면(11b) 측이 유지면(70a)과 대면하도록, 유지 테이블(70) 상에 배치된다.
그리고, 샌드 블라스트 유닛(72)으로부터 연마재(74)가, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 분사된다. 그 결과, 웨이퍼(11)의 표면(11a) 측에, 띠형의 홈(93)이 스트리트(13)를 따라 형성된다. 이 홈(93)은, 불량 디바이스(15a)를 둘러싸도록 평면에서 볼 때 직사각형 형상으로 형성된다.
도 22(B)는, 워터 제트 가공에 의해 홈(93)이 형성되는 웨이퍼(11)를 나타내는 단면도이다. 워터 제트 가공에는, 물 등의 액체(78)를 분사하는 워터 제트 유닛(76)이 이용된다. 워터 제트 유닛(76)은 펌프에 의해 가압된 액체(78)를 분사하는 노즐을 구비한다. 또한, 액체(78)에는 지립이 포함되어 있어도 된다. 워터 제트 유닛(76)으로부터 분사된 액체(78)가 웨이퍼(11)에 충돌함으로써, 웨이퍼(11)가 가공된다.
구체적으로는, 워터 제트 유닛(76)으로부터 분사된 액체(78)가, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 분사된다. 그 결과, 웨이퍼(11)의 표면(11a) 측에, 띠형의 홈(93)이 스트리트(13)를 따라 형성된다. 이 홈(93)은, 불량 디바이스(15a)를 둘러싸도록 평면에서 볼 때 직사각형 형상으로 형성된다.
도 22(C)는, 드릴 가공에 의해 홈(93)이 형성되는 웨이퍼(11)를 도시하는 단면도이다. 드릴 가공에는, 막대형의 드릴 비트(82)가 장착되는 드릴 유닛(80)이 사용된다. 드릴 유닛(80)은, 드릴 유닛(80)에 장착된 드릴 비트(82)를 회전시키는 모터 등의 회전 구동원을 구비한다. 드릴 비트(82)를 회전시키면서 드릴 비트(82)의 선단부를 웨이퍼(11)에 접촉시킴으로써, 웨이퍼(11)가 가공된다.
구체적으로는, 우선, 회전하는 드릴 비트(82)를 웨이퍼(11)의 스트리트(13)와 중첩하는 영역에 접촉시키고, 웨이퍼(11)에 원기둥형의 홈을 형성한다. 다음으로, 유지 테이블(70) 또는 드릴 비트(82)를 스트리트(13)를 따라 이동시킨다. 또한, 이 때의 이동량은, 웨이퍼(11)에 형성된 원기둥형의 홈의 직경 미만으로 설정한다. 그 후, 드릴 비트(82)로 웨이퍼(11)에 새로운 홈을 형성한다. 그 결과, 이미 웨이퍼(11)에 형성되어 있는 홈과 새롭게 형성된 홈이 연결된다.
상기의 순서를 반복하여, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 복수의 홈을 형성한다. 그 결과, 웨이퍼(11)의 표면(11a) 측에, 띠형의 홈(93)이 스트리트(13)를 따라 형성된다. 이 홈(93)은, 서로 연결하도록 형성된 복수의 원기둥 형상의 홈에 의해 구성된다.
상기와 같이, 불량 디바이스(15a)를 둘러싸는 스트리트(13)를 따라 파쇄 가공을 실시함으로써, 웨이퍼(11)에 홈(93)이 형성된다. 그 후, 웨이퍼(11)의 이면(11b) 측을 연삭함으로써, 파쇄 가공에 의해 가공된 피가공 영역(홈(93))을 웨이퍼(11)의 이면(11b) 측에서 노출시킨다.
웨이퍼(11)를 연삭할 때는, 우선, 웨이퍼(11)를 서포트 기판(23)에 고정한다. 도 23(A)는, 서포트 기판(23)에 고정된 웨이퍼(11)를 나타내는 단면도이다. 웨이퍼(11)의 이면(11b) 측을 연삭하는 경우에는, 웨이퍼(11)의 표면(11a) 측이 접착층(25)을 통해 서포트 기판(23)에 고정된다.
다음에, 연삭 장치(2)(도 2 참조)에 의해 웨이퍼(11)를 연삭한다. 구체적으로는, 연삭 지석(16)을 웨이퍼(11)의 이면(11b) 측에 접촉시킴으로써, 웨이퍼(11)의 이면(11b) 측을 연삭한다. 그리고, 웨이퍼(11)는, 홈(93)이 웨이퍼(11)의 이면(11b) 측에서 노출될 때까지 연삭, 박화된다.
도 23(B)는, 연삭 후의 웨이퍼(11)를 도시하는 단면도이다. 홈(93)이 웨이퍼(11)의 이면(11b) 측에 노출되면, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분단된다. 그 후, 실시형태 1과 동일하게 순서에 따라, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리되고, 웨이퍼(11)에 관통 구멍(11d)이 형성된다(도 8(A), 도 8(B), 도 9 참조).
또한, 제거 단계에서는, 파쇄 가공에 의해 웨이퍼(11)를 관통하는 관통 구멍을 형성함으로써, 불량 디바이스 영역(11c)을 분리해도 된다. 구체적으로는, 파쇄 가공에 의해, 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 관통 구멍을 스트리트(13)를 따라 형성한다.
도 24(A)는 샌드 블라스트 가공에 의해 관통 구멍(95)이 형성되는 웨이퍼(11)를 도시하는 단면도이다. 파쇄 가공에 의해 관통 구멍(95)을 형성하는 경우, 유지 테이블(70)에는, 유지 테이블(70)을 상하로 관통하는 개구(70b)가 형성된다. 개구(70b)는, 반도체 디바이스(15)를 둘러싸는 4 개의 스트리트(13)에 대응하여 평면에서 봤을 때 직사각형 형상으로 형성되어 있다. 그리고, 웨이퍼(11)는, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)가 각각 개구(70b)와 중첩되도록, 유지 테이블(70) 상에 배치된다.
이어서, 샌드 블라스트 유닛(72)으로부터 연마재(74)가, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 분사된다. 또한, 연마재(74)의 분사 조건은, 웨이퍼(11)의 연마재(74)가 충돌한 영역에, 웨이퍼(11)를 표면(11a)으로부터 이면(11b)까지 관통하는 구멍이 형성되도록 설정된다.
그 때문에, 연마재(74)가 스트리트(13)를 따라 분사되면, 웨이퍼(11)에는 표면(11a)으로부터 이면(11b)에 이르는 띠형의 관통 구멍(95)이, 스트리트(13)를 따라 형성된다. 이 관통 구멍(95)은, 불량 디바이스(15a)를 둘러싸도록 평면에서 볼 때 직사각형 형상으로 형성된다. 그 결과, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분단된다.
도 24(B)는, 워터 제트 가공에 의해 관통 구멍(95)이 형성되는 웨이퍼(11)를 나타내는 단면도이다. 워터 제트 가공에 의해 관통 구멍(95)을 형성하는 경우에는, 워터 제트 유닛(76)으로부터 분사된 액체(78)가, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 분사된다. 또한, 액체(78)의 분사 조건은, 웨이퍼(11)의 액체(78)가 충돌한 영역에, 웨이퍼(11)를 표면(11a)으로부터 이면(11b)까지 관통하는 구멍이 형성되도록 설정된다.
그 때문에, 액체(78)가 스트리트(13)를 따라 분사되면, 웨이퍼(11)에는 표면(11a)으로부터 이면(11b)에 이르는 띠형의 관통 구멍(95)이, 스트리트(13)를 따라 형성된다. 이 관통 구멍(95)은, 불량 디바이스(15a)를 둘러싸도록 평면에서 볼 때 직사각형 형상으로 형성된다. 그 결과, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분단된다.
도 24(C)는, 드릴 가공에 의해 관통 구멍(95)이 형성되는 웨이퍼(11)를 도시하는 단면도이다. 드릴 가공에 의해 관통 구멍(95)을 형성하는 경우에는, 우선, 드릴 비트(82)를 회전시키면서 웨이퍼(11)에 접촉시키고, 웨이퍼(11)를 표면(11a)으로부터 이면(11b)까지 관통하는 원기둥형의 구멍을 형성한다.
그 후, 동일한 순서를 반복하여, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)를 따라 복수의 구멍을 형성한다. 또한, 복수의 구멍은 각각, 이미 웨이퍼(11)에 형성되어 있는 구멍과 연결되도록 형성된다. 그 결과, 웨이퍼(11)에는 표면(11a)으로부터 이면(11b)에 이르는 띠형의 관통 구멍(95)이, 스트리트(13)를 따라 형성되고, 불량 디바이스 영역(11c)이 웨이퍼(11)로부터 분단된다.
샌드 블라스트 가공(도 24(A) 참조)의 실시 시, 웨이퍼(11)의 관통 구멍(95)을 통과한 연마재(74)는, 유지 테이블(70)의 개구(70b)를 통해 배출된다. 마찬가지로, 워터 제트 가공(도 24(B) 참조)의 실시 시, 웨이퍼(11)의 관통 구멍(95)을 통과한 액체(78)는, 유지 테이블(70)의 개구(70b)를 통해 배출된다. 그 때문에, 연마재(74)나 액체(78)가 유지 테이블(70)의 유지면(70a)에 충돌하여 유지 테이블(70)이 손상되는 것을 방지할 수 있다.
또한, 드릴 가공(도 24(C) 참조)의 실시 시, 드릴 비트(82)의 선단부는, 유지 테이블(70)의 개구(70b)에 삽입된다. 그 때문에, 드릴 비트(82)가 유지 테이블(70)과 접촉하여 유지 테이블(70)이 손상되는 것을 방지할 수 있다.
또한, 도 24(A), 도 24(B), 도 24(C)에서는, 웨이퍼(11)가 표면(11a) 측으로부터 가공되는 모습을 도시하고 있지만, 웨이퍼(11)는 이면(11b) 측으로부터 가공되어도 좋다. 즉, 연마재(74)나 액체(78)를 웨이퍼(11)의 이면(11b) 측에 충돌시켜도 되고, 드릴 비트(82)를 웨이퍼(11)의 이면(11b) 측에 접촉시켜도 된다.
다음으로, 웨이퍼(11)로부터 보호층(91)이 제거됨과 함께, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리된다. 그 후, 웨이퍼(11)가 서포트 기판(23)에 고정된다. 도 25는, 서포트 기판(23)에 고정된 웨이퍼(11)를 나타내는 단면도이다. 예컨대, 웨이퍼(11)의 표면(11a) 측이 접착층(25)을 통해 서포트 기판(23)에 고정된다.
또한, 파쇄 가공에 의해 관통 구멍(11d)이 형성된 웨이퍼(11)에는, 에칭 처리가 실시되어도 된다. 예를 들어, 웨이퍼(11)의 관통 구멍(11d)에 플라즈마 상태의 가스를 공급함으로써, 관통 구멍(11d)의 내부에 플라즈마 에칭이 실시된다. 또한, 웨이퍼(11)의 관통 구멍(11d)에 에칭액을 공급함으로써, 관통 구멍(11d)의 내부에 웨트 에칭이 실시된다.
도 26 은, 플라즈마 에칭이 실시되는 웨이퍼(11)를 나타내는 단면도이다. 웨이퍼(11)에 플라즈마화한 에칭용의 가스(에칭 가스)(84)를 공급하면, 관통 구멍(11d)의 내벽에 플라즈마 에칭이 실시된다. 이에 의해, 관통 구멍(11d)의 사이즈가 증대된다. 또한, 파쇄 가공에 의해 관통 구멍(11d)의 내벽에 형성된 미세한 요철이, 플라즈마 에칭에 의해 제거된다.
또한, 웨이퍼(11)의 파쇄 가공이 실시되는 영역은, 원하는 사이즈의 관통 구멍(11d)이 형성되도록 적절히 설정된다. 도 27(A)는, 샌드 블라스트 가공 또는 워터 제트 가공에 의해 가공되는 영역(피가공 영역)(97A)을 나타내는 평면도이다. 또한, 도 27(B)는 드릴 가공에 의해 가공되는 영역(피가공 영역)(97B)을 도시하는 평면도이다. 도 27(A) 및 도 27(B)에 있어서, 영역(97A, 97B)에는 모양을 부여하고 있다.
샌드 블라스트 가공에 의해 웨이퍼(11)를 가공하는 경우에는, 예를 들어 연마재(74)는, 불량 디바이스(15a)의 외주 가장자리를 따르는 영역(97A)에 분사된다. 마찬가지로, 워터 제트 가공에 의해 웨이퍼(11)를 가공하는 경우에는, 예컨대 액체(78)는, 불량 디바이스(15a)의 외주 가장자리를 따르는 영역(97A)에 분사된다. 이에 의해, 불량 디바이스(15a)를 둘러싸도록 홈(93)(도 22(A) 및 도 22(B) 참조) 또는 관통 구멍(95)(도 24(A) 및 도 24(B) 참조)이 형성된다. 또한, 연마재(74) 및 액체(78)는, 불량 디바이스(15a)의 일부에 충돌하도록 분사되어도 되고, 불량 디바이스(15a)에 충돌하지 않도록 스트리트(13) 상에만 분사되어도 된다.
드릴 가공에 의해 웨이퍼(11)를 가공하는 경우에는, 예컨대 드릴 비트(82)는, 불량 디바이스(15a)의 외주 가장자리를 따르는 복수의 영역(97B)을 순차 가공한다. 또한, 복수의 영역(97B)은 각각, 인접하는 다른 영역(97)의 일부와 겹치도록 설정된다. 이에 의해, 불량 디바이스(15a)를 둘러싸도록 홈(93)(도 22(C) 참조) 또는 관통 구멍(95)(도 24(C) 참조)이 형성된다. 또한, 드릴 비트(82)는, 불량 디바이스(15a)의 일부에 접촉해도 좋고, 불량 디바이스(15a)에 접촉하지 않도록 스트리트(13) 상에만 접촉해도 좋다.
또한, 드릴 가공에 의해 웨이퍼(11)를 가공하는 경우에는, 드릴 비트(82)가 웨이퍼(11)의 내부에 들어간 상태에서(도 22(C) 및 도 24(C) 참조), 드릴 비트(82)를 회전시키면서 스트리트(13)를 따라 수평 방향으로 이동시킴으로써, 홈(93) 또는 관통 구멍(95)을 형성하여도 좋다. 이 경우, 드릴 비트(82)를 스트리트(13) 상에서 다수회 승강시키는 작업이 불필요해진다.
그 후, 웨이퍼(11)에 에칭 처리(플라즈마 에칭 등, 도 26 참조)를 실시함으로써, 관통 구멍(11d)의 내벽이 에칭된다. 그 결과, 파쇄 가공이 실시된 영역(97A, 97B)에 잔존하는 미세한 요철이 제거됨과 함께, 관통 구멍(11d)의 폭이 커지고, 도 27(A) 및 도 27(B)에 도시하는 바와 같이 확대된 관통 구멍(11d)이 형성된다.
이상과 같이, 제거 단계에서는, 파쇄 가공에 의해 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분리할 수도 있다. 또한, 제거 단계에 포함되는 각 공정 중 본 실시형태에 있어서 설명을 생략하고 있는 공정은, 실시형태 1과 마찬가지이다. 또한, 본 실시형태에 있어서, 제거 단계 이외의 공정(웨이퍼 준비 단계, 연삭 단계, 끼워 넣기 단계, 수지 충전 단계, 수지 연삭 단계, 웨이퍼 적층 단계, 분할 단계 등)은, 실시형태 1과 동일하게 실시할 수 있다. 또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(제3 실시형태)
실시형태 1, 2에서는, 제거 단계에 있어서 웨이퍼(11)를 스트리트(13)를 따라 가공함으로써, 불량 디바이스 영역(11c)을 웨이퍼(11)로부터 분리하는 예에 관해 설명하였다. 다만, 불량 디바이스 영역(11c)을 웨이퍼(11)로부터 제거하는 방법에 제한은 없다. 본 실시형태에서는, 웨이퍼 준비 단계 및 연삭 단계(도 2 참조)의 실시 후, 제거 단계에 있어서, 레이저 빔의 조사에 의해 불량 디바이스 영역(11c)을 파괴하여 제거하는 방법에 대해 설명한다.
도 28(A)는 레이저 빔(32D)이 조사되는 웨이퍼(11)를 도시하는 단면도이다. 레이저 빔의 조사에 의해 불량 디바이스 영역(11c)을 파괴하는 경우에는, 웨이퍼(11)에 레이저 빔(32D)을 조사하는 레이저 조사 유닛(30D)이 사용된다. 또한, 레이저 조사 유닛(30D)의 구성은, 레이저 조사 유닛(30A)(도 4(A) 참조)과 동일하다.
다만, 레이저 빔(32D)의 조사 조건은, 웨이퍼(11)의 레이저 빔(32D)이 조사된 영역이 어블레이션 가공에 의해 제거되도록 설정된다. 구체적으로는, 레이저 빔(32D)의 파장은, 적어도 레이저 빔(32D)의 일부가 웨이퍼(11)에 흡수되도록 설정된다. 즉, 레이저 조사 유닛(30D)은, 웨이퍼(11)에 대하여 흡수성을 갖는 파장의 레이저 빔(32D)을 조사한다. 또한, 레이저 빔(32D)의 다른 조사 조건도, 웨이퍼(11)에 어블레이션 가공이 적절하게 실시되도록 설정된다.
예컨대 레이저 빔(32D)은, 웨이퍼(11)의 표면(11a) 측에 조사된다. 구체적으로는, 레이저 빔(32D)의 집광점을, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)의 내측에 위치 부여한 상태로, 레이저 빔(32D)을 조사한다. 이에 의해, 불량 디바이스 영역(11c)에 어블레이션 가공이 실시되고, 불량 디바이스 영역(11c)이 파괴된다. 그 결과, 웨이퍼(11)의 표면(11a) 측에는 홈(오목부)이 형성된다.
도 28(B)는, 홈(제거 영역)(101)이 형성된 웨이퍼(11)를 나타내는 단면도이다. 예컨대 레이저 빔(32D)은, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)의 내측에 위치하는 평면에서 봤을 때 직사각형의 영역의 전체에 걸쳐 조사되도록 주사된다. 그 결과, 웨이퍼(11)의 표면(11a) 측에는 어블레이션 가공에 의해 직육면체 형상의 홈(101)이 형성된다. 또한, 홈(101)의 깊이는, 홈(101)의 바닥면이 전극(19)의 하단보다도 하방에 형성되도록 조절된다. 그 결과, 불량 디바이스(15a) 및 전극(19)이 제거된다.
도 29는, 레이저 빔(32D)이 주사되는 경로(34D)를 나타내는 평면도이다. 예를 들면, 불량 디바이스 영역(11c)의 일단 측으로부터 타단 측을 향하는 복수의 경로(34D)가 설정된다. 그리고, 레이저 빔(32D)은, 불량 디바이스 영역(11c)의 일단과 타단 사이를 왕복하도록, 경로(34D)를 따라 주사된다. 이로써, 불량 디바이스 영역(11c)의 전역에 레이저 빔(32D)이 조사되고, 불량 디바이스 영역(11c)이 제거된다. 다만, 불량 디바이스 영역(11c)을 제거 가능하면, 레이저 빔(32D)의 주사 경로에 제한은 없다.
또한, 홈(101)을 형성할 때에는, 웨이퍼(11)의 표면(11a) 측을 보호막으로 덮고, 보호막을 통해 웨이퍼(11)에 레이저 빔(32D)을 조사해도 좋다. 예를 들어 보호막으로서는, 수지제의 테이프나, PVA, PEG 등의 수용성의 수지로 이루어지는 막을 사용할 수 있다. 웨이퍼(11)의 표면(11a) 측에 보호막이 형성되어 있으면, 어블레이션 가공시에 발생한 가공 부스러기(데브리)가 웨이퍼(11)의 표면(11a)에 부착되는 것을 방지할 수 있어, 웨이퍼(11) 및 반도체 디바이스(15)의 오염이 회피된다.
다음에, 웨이퍼(11)의 이면(11b) 측을 연삭함으로써, 레이저 빔(32D)의 조사에 의해 가공된 피가공 영역(홈(101))을 웨이퍼(11)의 이면(11b) 측에서 노출시킨다. 웨이퍼(11)를 연삭할 때는, 우선, 웨이퍼(11)를 서포트 기판에 고정한다. 도 30(A)는 서포트 기판(23)에 고정된 웨이퍼(11)를 도시하는 단면도이다. 웨이퍼(11)의 이면(11b) 측을 연삭하는 경우에는, 웨이퍼(11)의 표면(11a) 측이 접착층(25)을 통해 서포트 기판(23)에 고정된다.
다음에, 연삭 장치(2)(도 2 참조)에 의해 웨이퍼(11)를 연삭한다. 구체적으로는, 연삭 지석(16)을 웨이퍼(11)의 이면(11b) 측에 접촉시킴으로써, 웨이퍼(11)의 이면(11b) 측을 연삭한다. 그리고, 웨이퍼(11)는, 홈(101)이 웨이퍼(11)의 이면(11b) 측에서 노출될 때까지 연삭, 박화된다.
도 30(B)는, 연삭 후의 웨이퍼(11)를 도시하는 단면도이다. 홈(101)이 웨이퍼(11)의 이면(11b) 측에 노출되면, 웨이퍼(11)에는, 표면(11a)으로부터 이면(11b)에 이르는 관통 구멍(11d)이 형성된다.
또한, 제거 단계에서는, 레이저 빔(32D)의 조사에 의해 직접 관통 구멍(11d)을 형성해도 된다. 구체적으로는, 어블레이션 가공에 의해, 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 관통 구멍(11d)을 형성한다.
도 31(A)는, 레이저 빔(32D)이 조사되는 웨이퍼(11)를 도시하는 단면도이다. 우선, 웨이퍼(11)에 테이프 등의 보호 부재(103)가 첩착된다. 예컨대, 웨이퍼(11)의 표면(11a) 측에 레이저 빔(32D)을 조사하는 경우에는, 웨이퍼(11)의 이면(11b) 측에 보호 부재(103)가 첩착된다. 또한, 보호 부재(103)의 재질의 예는, 보호 부재(21)(도 2 참조)와 동일하다.
그리고, 레이저 빔(32D)의 집광점을 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)의 내측에 위치 부여한 상태로 레이저 빔(32D)을 조사한다. 또한, 레이저 빔(32D)의 주사 경로에 제한은 없다. 예를 들어, 도 29에 나타내는 경로(34D)를 따라, 레이저 빔(32D)이 주사된다.
레이저 빔(32D)의 조사 조건은, 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 영역이 어블레이션 가공에 의해 제거되도록 설정된다. 그 때문에, 웨이퍼(11)에 대한 레이저 빔(32D)의 조사가 완료되면, 웨이퍼(11)를 표면(11a)으로부터 이면(11b)까지 관통하는 관통 구멍(11d)이 형성된다.
그 후, 웨이퍼(11)가 서포트 기판에 고정된다. 도 31(B)는, 서포트 기판(23)에 고정된 웨이퍼(11)를 나타내는 단면도이다. 웨이퍼(11)에 관통 구멍(11d)이 형성된 후, 웨이퍼(11)의 표면(11a) 측에 서포트 기판(23)이 접착층(25)을 통해 고정된다. 그 후, 웨이퍼(11)의 표면(11a) 측으로부터 보호 부재(103)가 박리된다.
또한, 관통 구멍(11d)의 형성에는, 액체를 통하여 조사되는 레이저 빔(아쿠아 레이저)을 사용할 수도 있다. 이 경우에는, 레이저 조사 유닛(30D)에 액체를 분사하는 분사 유닛이 설치된다. 그리고, 레이저 조사 유닛(30D)으로부터 액체가 분사되어 액주(50)(도 13(A) 참조)가 형성됨과 함께, 레이저 조사 유닛(30D)으로부터 레이저 빔(32D)이 조사된다. 이 때, 레이저 빔(32D)의 집광점은, 액주(50)의 내부에 위치된다. 그리고, 레이저 빔(32D)은 액주(50)를 통하여 불량 디바이스 영역(11c)에 조사된다. 이에 의해, 불량 디바이스 영역(11c)이 제거된다.
또한, 불량 디바이스 영역(11c)의 파괴에 의해 관통 구멍(11d)이 형성된 웨이퍼(11)(도 30(B) 및 도 31(A) 참조)에는, 에칭 처리가 실시되어도 좋다. 예를 들어, 웨이퍼(11)의 관통 구멍(11d)에 플라즈마 상태의 가스를 공급함으로써, 관통 구멍(11d)의 내부에 플라즈마 에칭이 실시된다. 또한, 웨이퍼(11)의 관통 구멍(11d)에 에칭액을 공급함으로써, 관통 구멍(11d)의 내부에 웨트 에칭이 실시된다.
이상과 같이, 제거 단계에서는, 레이저 빔의 조사에 의해 불량 디바이스 영역(11c)을 파괴함으로써, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 제거할 수도 있다. 또한, 제거 단계에 포함되는 각 공정 중 본 실시형태에 있어서 설명을 생략하고 있는 공정은, 실시형태 1과 마찬가지이다. 또한, 본 실시형태에 있어서, 제거 단계 이외의 공정(웨이퍼 준비 단계, 연삭 단계, 끼워 넣기 단계, 수지 충전 단계, 수지 연삭 단계, 웨이퍼 적층 단계, 분할 단계 등)은, 실시형태 1과 동일하게 실시할 수 있다. 또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(제4 실시형태)
실시형태 3 에서는, 제거 단계에 있어서 불량 디바이스 영역(11c)이 레이저 빔의 조사에 의해 파괴되는 예에 대해 설명했지만, 불량 디바이스 영역(11c)을 파괴하는 방법에 제한은 없다. 본 실시형태에서는, 웨이퍼 준비 단계 및 연삭 단계(도 2 참조)의 실시 후, 제거 단계에 있어서, 파쇄 가공에 의해 불량 디바이스 영역(11c)을 파괴하여 제거하는 방법에 대해 설명한다.
본 실시형태에 있어서 이용되는 파쇄 가공은, 웨이퍼(11)의 가공이 가능하면 제한은 없다. 이하에서는 파쇄 가공의 구체예로서, 샌드 블라스트 유닛(72)(도 22(A) 등 참조)을 이용한 샌드 블라스트 가공, 워터 제트 유닛(76)(도 22(B) 등 참조)을 이용한 워터 제트 가공, 드릴 유닛(80)(도 22(C) 등 참조)을 이용한 드릴 가공에 대해 설명한다.
도 32는, 유지 테이블(70)에 의해 유지된 웨이퍼(11)를 도시하는 단면도이다. 파쇄 가공을 실시할 때는, 우선, 웨이퍼(11)에 보호층(91)이 형성된다. 예컨대, 웨이퍼(11)의 표면(11a) 측으로부터 가공하는 경우에는, 웨이퍼(11)의 표면(11a) 측이 보호층(91)에 의해 덮여, 반도체 디바이스(15)가 보호된다. 또한, 파쇄 가공에 의한 반도체 디바이스(15)의 손상이 생기기 어려운 경우에는, 보호층(91)의 형성을 생략해도 좋다.
다음으로, 웨이퍼(11)가 유지 테이블(70)에 의해 유지된다. 예컨대 웨이퍼(11)는, 표면(11a) 측이 상방으로 노출되고, 이면(11b) 측이 유지면(70a)과 대면하도록, 유지 테이블(70) 상에 배치된다. 그리고, 유지 테이블(70)에 의해 유지된 웨이퍼(11)에 대해, 파쇄 가공이 실시된다.
도 33(A)는, 샌드 블라스트 가공에 의해 불량 디바이스 영역(11c)이 제거되는 웨이퍼(11)를 도시하는 단면도이다. 샌드 블라스트 가공을 실시하는 경우에는, 샌드 블라스트 유닛(72)으로부터 연마재(74)가, 불량 디바이스(15a)(도 32 참조)를 둘러싸는 4 개의 스트리트(13)의 내측에 분사된다. 그 결과, 웨이퍼(11)의 연마재(74)가 충돌한 영역이 파괴되고, 웨이퍼(11)의 표면(11a) 측에 직방체형의 홈(제거 영역)(105)이 형성된다.
도 33(B)는, 워터 제트 가공에 의해 불량 디바이스 영역(11c)이 제거되는 웨이퍼(11)를 나타내는 단면도이다. 워터 제트 가공을 실시하는 경우에는, 워터 제트 유닛(76)으로부터 가압된 액체(78)가, 불량 디바이스(15a)(도 32 참조)를 둘러싸는 4 개의 스트리트(13)의 내측에 분사된다. 그 결과, 웨이퍼(11)의 액체(78)가 충돌한 영역이 파괴되고, 웨이퍼(11)의 표면(11a) 측에 직방체형의 홈(105)이 형성된다.
또한, 홈(105)은, 적어도 불량 디바이스(15a)가 형성되어 있는 영역의 전체에 걸쳐 형성된다. 또한, 홈(105)의 깊이는, 홈(105)의 바닥면이 전극(19)의 하단보다도 하방에 형성되도록 조절된다. 그 결과, 불량 디바이스(15a) 및 전극(19)이 제거된다.
도 33(C)는, 드릴 가공에 의해 불량 디바이스 영역(11c)이 제거되는 웨이퍼(11)를 도시하는 단면도이다. 드릴 가공을 실시하는 경우에는, 회전하는 드릴 비트(82)를, 불량 디바이스(15a)(도 32 참조)를 둘러싸는 4 개의 스트리트(13)의 내측에 접촉시키고, 웨이퍼(11)에 복수의 기둥형의 홈을 형성한다. 또한, 복수의 홈은, 불량 디바이스(15a)가 형성되어 있는 영역의 전체에 걸쳐, 서로 연결되도록 형성된다. 또한, 복수의 홈의 깊이는, 홈(105)의 바닥면이 전극(19)의 하단보다도 하방에 형성되도록 조절된다. 그 결과, 연결된 복수의 홈에 의해 구성되는 홈(105)이 웨이퍼(11)의 표면(11a) 측에 형성되고, 불량 디바이스(15a) 및 전극(19)이 제거된다.
상기와 같이, 불량 디바이스(15a)를 둘러싸는 스트리트(13)의 내측에 파쇄 가공을 실시함으로써, 불량 디바이스(15a)가 파괴된다. 이에 의해, 웨이퍼(11)로부터 불량 디바이스(15a)가 제거된다.
다음으로, 웨이퍼(11)의 이면(11b) 측을 연삭함으로써, 파쇄 가공에 의해 가공된 피가공 영역(홈(105))을 웨이퍼(11)의 이면(11b) 측에서 노출시킨다. 웨이퍼(11)를 연삭할 때는, 우선, 웨이퍼(11)를 서포트 기판(23)에 고정한다. 도 34(A)는, 서포트 기판(23)에 고정된 웨이퍼(11)를 나타내는 단면도이다. 웨이퍼(11)의 이면(11b) 측을 연삭하는 경우에는, 웨이퍼(11)의 표면(11a) 측이 접착층(25)을 통해 서포트 기판(23)에 고정된다.
다음에, 연삭 장치(2)(도 2 참조)에 의해 웨이퍼(11)를 연삭한다. 구체적으로는, 연삭 지석(16)을 웨이퍼(11)의 이면(11b) 측에 접촉시킴으로써, 웨이퍼(11)의 이면(11b) 측을 연삭한다. 그리고, 웨이퍼(11)는, 홈(105)이 웨이퍼(11)의 이면(11b) 측에서 노출될 때까지 연삭, 박화된다.
도 34(B)는, 연삭 후의 웨이퍼(11)를 도시하는 단면도이다. 홈(105)이 웨이퍼(11)의 이면(11b) 측에 노출되면, 웨이퍼(11)에는 표면(11a)으로부터 이면(11b)에 이르는 직방체형의 관통 구멍(11d)이 형성된다.
또한, 제거 단계에서는, 파쇄 가공에 의해 직접 관통 구멍(11d)을 형성해도 된다. 구체적으로는, 파쇄 가공에 의해, 웨이퍼(11)의 표면(11a)으로부터 이면(11b)에 이르는 관통 구멍(11d)이 형성된다.
도 35(A)는, 샌드 블라스트 가공에 의해 관통 구멍(11d)이 형성되는 웨이퍼(11)를 나타내는 단면도이다. 파쇄 가공에 의해 웨이퍼(11)에 관통 구멍(11d)을 형성하는 경우에는, 유지 테이블(70)에, 유지 테이블(70)을 상하로 관통하는 개구(70c)가 형성된다. 그리고, 웨이퍼(11)는, 불량 디바이스(15a)를 둘러싸는 4 개의 스트리트(13)의 내측의 영역이 개구(70c)와 중첩되도록, 유지 테이블(70) 상에 배치된다.
다음에, 샌드 블라스트 유닛(72)으로부터 연마재(74)가, 불량 디바이스(15a)(도 32 참조)를 둘러싸는 4 개의 스트리트(13)의 내측의 영역의 전체에 걸쳐 분사된다. 또한, 연마재(74)의 분사 조건은, 웨이퍼(11)의 연마재(74)가 충돌한 영역이 표면(11a)으로부터 이면(11b)까지 제거되도록 설정된다. 그 결과, 불량 디바이스 영역(11c)이 제거됨과 더불어, 웨이퍼(11)에 관통 구멍(11d)이 형성된다.
도 35(B)는, 워터 제트 가공에 의해 관통 구멍(11d)이 형성되는 웨이퍼(11)를 나타내는 단면도이다. 워터 제트 가공을 실시하는 경우에는, 워터 제트 유닛(76)으로부터 분사된 액체(78)가, 불량 디바이스(15a)(도 32 참조)를 둘러싸는 4 개의 스트리트(13)의 내측의 영역의 전체에 걸쳐 분사된다. 또한, 액체(78)의 분사 조건은, 웨이퍼(11)의 액체(78)가 충돌한 영역이 표면(11a)으로부터 이면(11b)까지 제거되도록 설정된다. 그 결과, 불량 디바이스 영역(11c)이 제거됨과 더불어, 웨이퍼(11)에 관통 구멍(11d)이 형성된다.
도 35(C)는, 드릴 가공에 의해 관통 구멍(11d)이 형성되는 웨이퍼(11)를 도시하는 단면도이다. 드릴 가공을 실시하는 경우에는, 회전하는 드릴 비트(82)를, 불량 디바이스(15a)(도 32 참조)를 둘러싸는 4 개의 스트리트(13)의 내측에 접촉시키고, 웨이퍼(11)에 복수의 기둥형의 홈을 형성한다.
드릴 비트(82)는, 드릴 비트(82)의 하단이 웨이퍼(11)의 이면(11b)에 도달할 때까지 웨이퍼(11)를 가공한다. 그 결과, 복수의 홈은 각각 웨이퍼(11)를 표면(11a)으로부터 이면(11b)으로 관통하도록 형성된다. 또한, 복수의 홈은, 적어도 불량 디바이스(15a)가 형성되어 있는 영역의 전체에 걸쳐, 서로 연결되도록 형성된다. 그 결과, 연결된 복수의 홈에 의해 구성되는 관통 구멍(11d)이 형성된다.
또한, 샌드 블라스트 가공(도 35(A) 참조)의 실시 시, 웨이퍼(11)의 관통 구멍(11d)을 통과한 연마재(74)는, 유지 테이블(70)의 개구(70c)를 통해 배출된다. 마찬가지로, 워터 제트 가공(도 35(B) 참조)의 실시 시, 웨이퍼(11)의 관통 구멍(11d)을 통과한 액체(78)는, 유지 테이블(70)의 개구(70c)를 통해 배출된다. 그 때문에, 연마재(74)나 액체(78)가 유지 테이블(70)의 유지면(70a)에 충돌하여 유지 테이블(70)이 손상되는 것을 방지할 수 있다.
또한, 드릴 가공(도 35(C) 참조)의 실시 시, 드릴 비트(82)의 선단부는, 유지 테이블(70)의 개구(70c)에 삽입된다. 그 때문에, 드릴 비트(82)가 유지 테이블(70)과 접촉하여 유지 테이블(70)이 손상되는 것을 방지할 수 있다.
또한, 도 35(A), 도 35(B), 도 35(C)에서는, 웨이퍼(11)가 표면(11a) 측으로부터 가공되는 모습을 나타내고 있지만, 웨이퍼(11)는 이면(11b) 측으로부터 가공되어도 된다. 즉, 연마재(74)나 액체(78)는 웨이퍼(11)의 이면(11b) 측에 충돌시켜도 되고, 드릴 비트(82)는 웨이퍼(11)의 이면(11b) 측에 접촉시켜도 된다.
그 후, 불량 디바이스 영역(11c)이 제거되고 관통 구멍(11d)이 형성된 웨이퍼(11)가, 서포트 기판(23)에 고정된다. 도 36은, 서포트 기판(23)에 고정된 웨이퍼(11)를 나타내는 단면도이다. 예컨대, 웨이퍼(11)의 표면(11a) 측이 접착층(25)을 통해 서포트 기판(23)에 고정된다.
또한, 파쇄 가공에 의해 관통 구멍(11d)이 형성된 웨이퍼(11)에는, 에칭 처리가 실시되어도 된다. 예를 들어, 웨이퍼(11)의 관통 구멍(11d)에 플라즈마 상태의 가스를 공급함으로써, 관통 구멍(11d)의 내부에 플라즈마 에칭이 실시된다(도 26 참조). 또한, 웨이퍼(11)의 관통 구멍(11d)에 에칭액을 공급함으로써, 관통 구멍(11d)의 내부에 웨트 에칭이 실시된다. 웨이퍼(11)에 에칭 처리를 실시함으로써, 관통 구멍(11d)의 사이즈가 증대됨과 함께, 파쇄 가공에 의해 관통 구멍(11d)의 내벽에 형성된 미세한 요철이 제거된다.
웨이퍼(11)의 파쇄 가공이 실시되는 영역은, 적어도 불량 디바이스(15a)(도 32 참조)를 둘러싸는 4 개의 스트리트(13)의 내측에 관통 구멍(11d)이 형성되도록 적절히 설정된다. 도 37(A)는, 샌드 블라스트 가공 또는 워터 제트 가공에 의해서 가공되는 영역(피가공 영역)(97C)을 나타내는 평면도이다. 또한, 도 37(B)는, 드릴 가공에 의해 가공되는 영역(피가공 영역)(97D)을 도시하는 평면도이다. 도 37(A) 및 도 37(B)에 있어서, 영역(97C, 97D)에는 모양을 부여하고 있다.
샌드 블라스트 가공에 의해 웨이퍼(11)를 가공하는 경우에는, 연마재(74)가, 불량 디바이스(15a)의 전체를 포함하는 영역(97C)에 분사된다. 마찬가지로, 워터 제트 가공에 의해 웨이퍼(11)를 가공하는 경우에는, 예컨대 액체(78)는, 불량 디바이스(15a)의 전체를 포함하는 영역(97C)에 분사된다. 이에 의해, 불량 디바이스(15a)가 제거되도록 홈(105)(도 33(A) 및 도 33(B) 참조) 또는 관통 구멍(11d)(도 35(A) 및 도 35(B) 참조)이 형성된다. 또한, 연마재(74) 및 액체(78)는, 불량 디바이스(15a)를 둘러싸는 스트리트(13)의 일부에 충돌하도록 분사되어도 된다.
드릴 가공에 의해 웨이퍼(11)를 가공하는 경우에는, 드릴 비트(82)가, 불량 디바이스(15a)와 중첩하는 복수의 영역(97D)을 순차 가공한다. 또한, 복수의 영역(97D)은 각각, 인접하는 다른 영역(97D)의 일부와 겹치도록 설정된다. 이에 의해, 불량 디바이스(15a)가 제거되도록 홈(105)(도 33(C) 참조) 또는 관통 구멍(11d)(도 35(C) 참조)이 형성된다. 또한, 드릴 비트(82)는 불량 디바이스(15a)를 둘러싸는 스트리트(13)의 일부에 접촉해도 좋다.
또한, 드릴 가공에 의해 웨이퍼(11)를 가공하는 경우에는, 드릴 비트(82)가 웨이퍼(11)의 내부에 들어간 상태에서(도 33(C) 및 도 35(C) 참조), 드릴 비트(82)를 회전시키면서 수평 방향으로 이동시킴으로써, 홈(105) 또는 관통 구멍(11d)을 형성해도 좋다. 이 경우, 드릴 비트(82)를 다수회 승강시키는 작업이 불필요해진다.
그 후, 웨이퍼(11)에 에칭 처리(플라즈마 에칭 등, 도 26 참조)를 실시함으로써, 관통 구멍(11d)의 내벽이 에칭된다. 그 결과, 파쇄 가공이 실시된 영역(97C, 97D)에 잔존하는 미세한 요철이 제거됨과 아울러, 관통 구멍(11d)의 폭이 커지고, 도 37(A) 및 도 37(B)에 나타내는 바와 같이 확대된 관통 구멍(11d)이 형성된다.
이상과 같이, 제거 단계에서는, 파쇄 가공에 의해 불량 디바이스 영역(11c)을 파괴함으로써, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 제거할 수도 있다. 또한, 제거 단계에 포함되는 각 공정 중 본 실시형태에 있어서 설명을 생략하고 있는 공정은, 실시형태 1과 마찬가지이다. 또한, 본 실시형태에 있어서, 제거 단계 이외의 공정(웨이퍼 준비 단계, 연삭 단계, 끼워 넣기 단계, 수지 충전 단계, 수지 연삭 단계, 웨이퍼 적층 단계, 분할 단계 등)은, 실시형태 1과 동일하게 실시할 수 있다. 또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(제5 실시형태)
본 실시형태에서는, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 제거하는 공정(제거 단계)과, 웨이퍼(11)를 서포트 기판(23)에 고정하는 공정(서포트 기판 고정 단계)의 관계에 대해서 설명한다. 구체적으로는, 본 실시형태에서는, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거된 후에, 웨이퍼(11)가 서포트 기판(23)에 고정되는 프로세스에 관해 상세히 서술한다.
먼저, 준비 단계에 있어서 준비된 웨이퍼(11)에 대해, 필요에 따라 연삭 가공(도 2 참조)이 실시된다(연삭 단계). 그리고, 웨이퍼(11)에 레이저 가공, 파쇄 가공 등의 가공이 실시됨으로써, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거된다(제거 단계). 그 후, 불량 디바이스 영역(11c)이 제거되어 관통 구멍(11d)이 형성된 웨이퍼(11)가, 서포트 기판(23)에 고정된다(서포트 기판 고정 단계).
불량 디바이스 영역(11c)의 제거에는, 레이저 가공을 이용할 수 있다. 예컨대, 레이저 가공에 의해 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리되고(도 12(A), 도 13(A) 등 참조), 그 후, 웨이퍼(11)가 서포트 기판(23)에 고정된다(도 12(B), 도 13(B) 등 참조). 또한, 예컨대, 레이저 가공에 의해 불량 디바이스 영역(11c)이 파괴되고(도 31(A) 등 참조), 그 후, 웨이퍼(11)가 서포트 기판(23)에 고정된다(도 31(B) 등 참조).
또한, 불량 디바이스 영역(11c)의 제거에는, 파쇄 가공을 사용할 수도 있다. 예를 들어, 파쇄 가공에 의해 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리되고(도 24(A), 도 24(B), 도 24(C) 등 참조), 그 후, 웨이퍼(11)가 서포트 기판(23)에 고정된다(도 25 등 참조). 또한, 예를 들어, 파쇄 가공에 의해 불량 디바이스 영역(11c)이 파괴되고(도 35(A), 도 35(B), 도 35(C) 등 참조), 그 후, 웨이퍼(11)가 서포트 기판(23)에 고정된다(도 36 등 참조).
그리고, 서포트 기판(23)에 고정된 웨이퍼(11)의 관통 구멍(11d)에, 디바이스 칩(59)이 끼워 넣어진다(끼워 넣기 단계, 도 16 ~ 도 18(C) 등 참조). 이에 따라, 불량 디바이스(15a)를 포함하지 않는 웨이퍼(11)가 제조된다.
상기와 같이, 제거 단계의 실시 후에 서포트 기판 고정 단계를 실시하는 경우에는, 웨이퍼(11)가 서포트 기판(23)에 고정된 시점에서, 이미 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거되어 있다. 그 때문에, 웨이퍼(11)를 서포트 기판(23)에 고정한 후에, 불량 디바이스 영역(11c)을 제거하기 위한 가공을 실시할 필요가 없다. 이에 따라, 웨이퍼(11)의 가공에 의해 생기는 부스러기(가공 부스러기)가 서포트 기판(23)에 부착되는 것을 회피할 수 있고, 서포트 기판(23)에 부착된 가공 부스러기에 의해 디바이스 칩(59)의 관통 구멍(11d)으로의 끼워 넣기가 방해되는 것을 방지할 수 있다.
또한, 웨이퍼(11)를 서포트 기판(23)에 고정하는 방법에 제한은 없다. 예컨대 웨이퍼(11)는, 접착층(25)을 통해 웨이퍼(11)에 고정된다. 전술한 바와 같이, 접착층(25)으로서는, 예컨대 열경화성 수지로 이루어지는 접착제, 열가소성 수지로 이루어지는 접착제, 자외선 경화성 수지로 이루어지는 접착제, 가열 및 가압에 의해 웨이퍼(11) 및 서포트 기판(23)에 고정 가능하고 접착제를 포함하지 않는 시트(열압착 시트), 열 발포층을 구비하는 테이프 등을 이용할 수 있다.
그 후, 수지 충전 단계(도 19(A) 참조), 수지 연삭 단계(도 19(B) 참조), 웨이퍼 적층 단계(도 20 참조), 분할 단계(도 21(A) 참조)가 순서대로 실시된다. 이에 따라, 적층된 복수의 반도체 디바이스를 구비하는 적층 디바이스 칩(81)이 제조된다(도 21(B) 참조).
이상과 같이, 제거 단계의 실시 후에 서포트 기판 고정 단계를 실시함으로써, 서포트 기판(23)으로의 가공 부스러기의 부착을 방지하여, 웨이퍼(11)에 디바이스 칩(59)을 끼워 넣는 작업을 원활하게 실시할 수 있다. 또한, 제거 단계 및 서포트 기판 고정 단계에 포함되는 각 공정 중 본 실시형태에 있어서 설명을 생략하고 있는 공정은 실시형태 1과 동일하다. 또한, 본 실시형태에 있어서, 제거 단계 및 서포트 기판 고정 단계 이외의 공정(웨이퍼 준비 단계, 연삭 단계, 끼워 넣기 단계, 수지 충전 단계, 수지 연삭 단계, 웨이퍼 적층 단계, 분할 단계 등)은, 실시형태 1과 동일하게 실시할 수 있다. 또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(제6 실시형태)
본 실시형태에서는, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 제거하는 공정(제거 단계)과, 웨이퍼(11)를 서포트 기판(23)에 고정하는 공정(서포트 기판 고정 단계)의 관계에 대해서 설명한다. 구체적으로는, 본 실시형태에서는, 웨이퍼(11)가 서포트 기판(23)에 고정된 후에, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거되는 프로세스에 관해 상세히 서술한다.
먼저, 준비 단계에 있어서 준비된 웨이퍼(11)에 대해, 필요에 따라 연삭 가공(도 2 참조)이 실시된다(연삭 단계). 그리고, 웨이퍼(11)가 서포트 기판(23)에 고정된다(서포트 기판 고정 단계). 그 후, 웨이퍼(11)에 레이저 가공, 파쇄 가공 등의 가공이 실시됨으로써, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거된다(제거 단계).
불량 디바이스 영역(11c)의 제거에는, 레이저 가공을 이용할 수 있다. 예컨대, 서포트 기판(23)에 고정된 웨이퍼(11)에 대하여 레이저 가공이 실시되고(도 4(A) 등 참조), 그 후, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 분리된다(도 8(B) 등 참조). 또한, 예를 들어, 서포트 기판(23)에 고정된 웨이퍼(11)에 대해 플라즈마 에칭이 실시되고(도 14(B) 등 참조), 그 후, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거된다(도 8(B) 등 참조).
또한, 예컨대, 레이저 가공이나 파쇄 가공 등에 의해 홈이 형성된 웨이퍼(11)가, 서포트 기판(23)에 고정된다(도 11(A), 도 23(A) 등 참조). 그 후, 웨이퍼(11)가 연삭됨으로써(도 11(B), 도 23(B) 등 참조), 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거된다.
또한, 웨이퍼(11)를 서포트 기판(23)에 고정하는 방법에 제한은 없다. 예컨대 웨이퍼(11)는, 접착층(25)을 통해 웨이퍼(11)에 고정된다. 전술한 바와 같이, 접착층(25)으로서는, 예컨대 열경화성 수지로 이루어지는 접착제, 열가소성 수지로 이루어지는 접착제, 자외선 경화성 수지로 이루어지는 접착제, 가열 및 가압에 의해 웨이퍼(11) 및 서포트 기판(23)에 고정 가능하고 접착제를 포함하지 않는 시트(열압착 시트), 열 발포층을 구비하는 테이프 등을 이용할 수 있다.
그리고, 서포트 기판(23)에 고정된 웨이퍼(11)의 관통 구멍(11d)에, 디바이스 칩(59)이 끼워 넣어진다(끼워 넣기 단계, 도 16 ~ 도 18(C) 참조). 이에 따라, 불량 디바이스(15a)를 포함하지 않는 웨이퍼(11)가 제조된다.
상기와 같이, 서포트 기판 고정 단계의 실시 후에 제거 단계를 실시하는 경우에는, 웨이퍼(11)로부터 불량 디바이스 영역(11c)이 제거된 단계에서, 웨이퍼(11)가 서포트 기판(23)에 지지되어 있는 상태가 된다. 그 때문에, 그 후에 끼워 넣기 단계를 연속하여 실시할 수 있고, 디바이스 칩(59)의 끼워 넣기를 원활하게 실시할 수 있다.
또한, 서포트 기판 고정 단계의 실시 후에 제거 단계를 실시하는 경우, 웨이퍼(11)로부터 불량 디바이스 영역(11c)을 분단하기 위한 연삭 가공(도 11(B), 도 23(B) 등 참조)이, 웨이퍼(11)를 서포트 기판(23)에 고정하는 작업 후에 실시된다. 그 때문에, 박화되어 변형되기 쉬운 상태의 웨이퍼(11)를 반송하여 서포트 기판(23)에 접합하는 작업이 불필요해져, 작업 효율을 향상시킴과 함께 웨이퍼의 파손을 방지하는 것이 가능해진다.
그 후, 수지 충전 단계(도 19(A) 참조), 수지 연삭 단계(도 19(B) 참조), 웨이퍼 적층 단계(도 20 참조), 분할 단계(도 21(A) 참조)가 순서대로 실시된다. 이에 따라, 적층된 복수의 반도체 디바이스를 구비하는 적층 디바이스 칩(81)이 제조된다(도 21(B) 참조).
이상과 같이, 서포트 기판 고정 단계의 실시 후에 제거 단계를 실시함으로써, 그 후에 실시되는 끼워 넣기 단계로 원활하게 이행할 수 있다. 또한, 서포트 기판 고정 단계 및 제거 단계에 포함되는 각 공정 중 본 실시형태에 있어서 설명을 생략하고 있는 공정은, 실시형태 1과 마찬가지이다. 또한, 본 실시형태에 있어서, 서포트 기판 고정 단계 및 제거 단계 이외의 공정(웨이퍼 준비 단계, 연삭 단계, 끼워 넣기 단계, 수지 충전 단계, 수지 연삭 단계, 웨이퍼 적층 단계, 분할 단계 등)은, 실시형태 1과 동일하게 실시할 수 있다. 또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
또한, 상기의 각 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한 적절히 변경하여 실시할 수 있다.
11 웨이퍼
11a 표면(제1 면)
11b 이면(제2 면)
11c 불량 디바이스 영역
11d 관통 구멍(제거 영역)
13 스트리트(분할 예정 라인)
15 반도체 디바이스
15a 불량 디바이스
17 전극
19 전극(비아 전극, 관통 전극)
21 보호 부재
23 서포트 기판
25 접착층
27 개질층(변질층)
27a 개질 영역(변질 영역)
29 균열(크랙)
31 홈
33 보호 부재
35 커프(절단 위치)
37 마스크층
39 마스크
51 웨이퍼
51a 표면(제1 면)
51b 이면(제2 면)
53 스트리트(분할 예정 라인)
55 반도체 디바이스
57 전극(비아 전극, 관통 전극)
59 디바이스 칩
61 간극
63 접착층
65 수지
71 웨이퍼
71a 표면(제1 면)
71b 이면(제2 면)
73 스트리트(분할 예정 라인)
75 반도체 디바이스
77 전극(비아 전극, 관통 전극)
79 적층 웨이퍼
81 적층 디바이스 칩
91 보호층
93 홈
95 관통 구멍
97A, 97B, 97C, 97D 영역(피가공 영역)
101 홈(제거 영역)
103 보호 부재
105 홈(제거 영역)
2 연삭 장치
4 척 테이블
4a 유지면
6 연삭 유닛
8 스핀들
10 마운트
12 연삭 휠
14 베이스
16 연삭 지석
18 노즐
20 연삭액
30A, 30B, 30C, 30D 레이저 조사 유닛
32A, 32B, 32C, 32D 레이저 빔
34A, 34B, 34C, 34D 경로
36 가스(에칭 가스)
38 마스크
38a 개구
40 에너지 부여 유닛
42 초음파 조사 유닛
44 용기
46 액체
48 초음파 발신기
50 액주
52 유지 테이블
52a 유지면
52b 개구
54 레이저 조사 유닛
56 레이저 빔
58 가스(에칭 가스)
60 가스(에칭 가스)
62 절삭 블레이드
70 유지 테이블
70a 유지면
70b, 70c 개구
72 샌드 블라스트 유닛
74 연마재
76 워터 제트 유닛
78 액체
80 드릴 유닛
82 드릴 비트
84 가스(에칭 가스)

Claims (10)

  1. 서로 교차하는 복수의 스트리트에 의해 구획된 복수의 영역에 각각 반도체 디바이스가 형성된 웨이퍼를 준비하는 웨이퍼 준비 단계와,
    상기 웨이퍼에 형성된 복수의 상기 반도체 디바이스 중 불량품이라고 판별된 상기 반도체 디바이스를 포함하는 불량 디바이스 영역을 상기 웨이퍼로부터 분리하는 제거 단계와,
    불량품이라고 판별된 상기 반도체 디바이스와 동일한 기능을 갖는 양품의 반도체 디바이스를 구비하고, 또한, 상기 불량 디바이스 영역을 상기 웨이퍼로부터 분리함으로써 형성된 관통 구멍에 끼워 넣는 것이 가능한 사이즈의 디바이스 칩을, 상기 관통 구멍에 끼워 넣는 끼워 넣기 단계
    를 구비하고,
    상기 제거 단계에서는, 불량품이라고 판별된 상기 반도체 디바이스를 둘러싸는 상기 스트리트를 따라서 레이저 빔을 조사하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 제거 단계에서는, 상기 웨이퍼에 대하여 투과성을 갖는 파장의 상기 레이저 빔의 집광점을 상기 웨이퍼의 내부에 위치시킨 상태로, 상기 레이저 빔을 상기 스트리트를 따라서 조사함으로써, 상기 불량 디바이스 영역의 분리의 기점으로서 기능하는 개질층을 상기 스트리트를 따라서 형성하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  3. 제1항에 있어서,
    상기 제거 단계에서는, 상기 웨이퍼에 대하여 흡수성을 갖는 파장의 상기 레이저 빔의 집광점을 상기 스트리트에 위치시킨 상태에서, 상기 레이저 빔을 상기 스트리트를 따라서 조사함으로써, 상기 웨이퍼의 상기 스트리트를 따르는 영역을 제거하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  4. 제1항에 있어서,
    상기 제거 단계에서는, 상기 웨이퍼에 대하여 흡수성을 갖는 파장의 상기 레이저 빔의 집광점을, 상기 웨이퍼를 향하여 액체를 분사함으로써 형성된 액주의 내부에 위치시킨 상태에서, 상기 액주를 통해 상기 레이저 빔을 상기 스트리트를 따라서 조사함으로써, 상기 웨이퍼의 상기 스트리트를 따르는 영역을 제거하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제거 단계의 실시 전에, 상기 웨이퍼의 상기 반도체 디바이스가 형성된 제1 면 측에 보호 부재를 첩착하고, 상기 웨이퍼의 상기 제1 면과는 반대측인 제2 면 측을 연삭하여 상기 웨이퍼를 미리 정해진 두께까지 박화하는 연삭 단계를 더 포함하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제거 단계에서는, 상기 웨이퍼의 상기 반도체 디바이스가 형성된 제1 면 측과는 반대측의 제2 면 측을 연삭함으로써, 상기 레이저 빔의 조사에 의해 가공된 피가공 영역 또는 상기 피가공 영역으로부터 진전된 균열을 상기 웨이퍼의 상기 제2 면 측에서 노출시키는 것을 특징으로 하는 웨이퍼의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제거 단계에서는, 상기 레이저 빔의 조사에 의해 가공된 피가공 영역 또는 상기 피가공 영역으로부터 진전된 균열에 에칭액을 공급하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제거 단계에서는, 상기 레이저 빔의 조사에 의해 가공된 피가공 영역 또는 상기 피가공 영역으로부터 진전된 균열에 플라즈마화한 가스를 공급하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 끼워 넣기 단계의 실시 후에, 상기 디바이스 칩과 상기 웨이퍼의 간극에 수지를 충전하는 수지 충전 단계와,
    상기 수지 충전 단계의 실시 후에, 상기 간극의 외측에 형성된 상기 수지를 연삭하는 수지 연삭 단계를 더 구비하는 것을 특징으로 하는 웨이퍼의 제조 방법.
  10. 서로 교차하는 복수의 스트리트에 의해 구획된 복수의 영역에 각각 반도체 디바이스가 형성된 제1 웨이퍼 및 제2 웨이퍼를 준비하는 웨이퍼 준비 단계와,
    상기 제1 웨이퍼에 형성된 복수의 상기 반도체 디바이스 중 불량품이라고 판별된 상기 반도체 디바이스를 포함하는 불량 디바이스 영역을 상기 제1 웨이퍼로부터 분리하는 제거 단계와,
    불량품이라고 판별된 상기 반도체 디바이스와 동일한 기능을 갖는 양품의 반도체 디바이스를 구비하고, 또한, 상기 불량 디바이스 영역을 상기 제1 웨이퍼로부터 분리함으로써 형성된 관통 구멍에 끼워 넣는 것이 가능한 사이즈의 디바이스 칩을, 상기 관통 구멍에 끼워 넣는 끼워 넣기 단계와,
    상기 제1 웨이퍼 상에 상기 제2 웨이퍼를 적층함으로써 적층 웨이퍼를 형성하는 웨이퍼 적층 단계와,
    상기 적층 웨이퍼를 상기 스트리트를 따라 분할함으로써, 적층된 복수의 상기 반도체 디바이스를 구비하는 적층 디바이스 칩을 형성하는 분할 단계
    를 구비하고,
    상기 제거 단계에서는, 불량품이라고 판별된 상기 반도체 디바이스를 둘러싸는 상기 스트리트를 따라서 레이저 빔을 조사하는 것을 특징으로 하는 적층 디바이스 칩의 제조 방법.
KR1020210138954A 2020-11-18 2021-10-19 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법 KR20220068137A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020191853A JP2022080653A (ja) 2020-11-18 2020-11-18 ウェーハの製造方法及び積層デバイスチップの製造方法
JPJP-P-2020-191853 2020-11-18

Publications (1)

Publication Number Publication Date
KR20220068137A true KR20220068137A (ko) 2022-05-25

Family

ID=81586871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210138954A KR20220068137A (ko) 2020-11-18 2021-10-19 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법

Country Status (5)

Country Link
US (1) US11854891B2 (ko)
JP (1) JP2022080653A (ko)
KR (1) KR20220068137A (ko)
CN (1) CN114520164A (ko)
TW (1) TW202221782A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682743B (zh) * 2023-05-15 2024-01-23 珠海妙存科技有限公司 一种内存芯片封装方法、内存芯片以及集成电路系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134334A (ja) 2010-12-22 2012-07-12 Disco Abrasive Syst Ltd 積層デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
JP4723915B2 (ja) * 2005-06-03 2011-07-13 株式会社東芝 液晶パネルのリペア方法及びリペア装置
US7952184B2 (en) * 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems
JP2009094457A (ja) * 2007-09-18 2009-04-30 Olympus Corp 積層実装構造体及び積層実装構造体の製造方法
WO2011108327A1 (ja) * 2010-03-04 2011-09-09 株式会社日立製作所 再配列ウェーハの製造方法および半導体装置の製造方法
JP5678958B2 (ja) 2010-05-27 2015-03-04 コニカミノルタ株式会社 ウェハレンズの製造方法
US8883565B2 (en) * 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
US11315910B2 (en) 2014-10-31 2022-04-26 eLux, Inc. System and method for the characterization and dispersal of emissive elements
US20170186730A1 (en) * 2015-12-26 2017-06-29 Invensas Corporation System and method for providing 3d wafer assembly with known-good-dies
US20180233410A1 (en) * 2017-02-14 2018-08-16 Psemi Corporation Wafer dicing methods
US20210005520A1 (en) * 2019-07-02 2021-01-07 Sharp Kabushiki Kaisha Method and apparatus for manufacturing array device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134334A (ja) 2010-12-22 2012-07-12 Disco Abrasive Syst Ltd 積層デバイスの製造方法

Also Published As

Publication number Publication date
TW202221782A (zh) 2022-06-01
JP2022080653A (ja) 2022-05-30
US11854891B2 (en) 2023-12-26
US20220157658A1 (en) 2022-05-19
CN114520164A (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
TWI826692B (zh) 晶圓之製造方法以及層積元件晶片之製造方法
KR20220068137A (ko) 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법
KR20220068140A (ko) 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법
KR20220068138A (ko) 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법
KR20220068142A (ko) 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법
KR20220068141A (ko) 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법
KR20220068139A (ko) 웨이퍼의 제조 방법 및 적층 디바이스 칩의 제조 방법
JP2021190557A (ja) ウェーハの加工方法
US20220293424A1 (en) Method of manufacturing wafer and method of manufacturing stacked device chip
JP2020027889A (ja) 被加工物の加工方法
JP7358011B2 (ja) 複数のデバイスチップの製造方法
US20180151370A1 (en) Wafer processing method
KR20230132694A (ko) 패키지 디바이스의 제조 방법
KR20230050240A (ko) 디바이스 칩의 제조 방법
JP2023101146A (ja) 洗浄機構
KR20230094980A (ko) 디바이스 칩의 제조 방법
JP2022014181A (ja) 積層ウェーハの加工方法
JP2005161460A (ja) 切断装置および切断方法

Legal Events

Date Code Title Description
A201 Request for examination