KR20220061911A - 멀티-컬러 led 픽셀 유닛 및 마이크로-led 디스플레이 패널 - Google Patents
멀티-컬러 led 픽셀 유닛 및 마이크로-led 디스플레이 패널 Download PDFInfo
- Publication number
- KR20220061911A KR20220061911A KR1020217035536A KR20217035536A KR20220061911A KR 20220061911 A KR20220061911 A KR 20220061911A KR 1020217035536 A KR1020217035536 A KR 1020217035536A KR 20217035536 A KR20217035536 A KR 20217035536A KR 20220061911 A KR20220061911 A KR 20220061911A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- type
- layer
- emitting layer
- led
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims description 209
- 239000002184 metal Substances 0.000 claims description 209
- 238000000034 method Methods 0.000 claims description 50
- 239000010410 layer Substances 0.000 description 547
- 238000002955 isolation Methods 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000005530 etching Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 239000003086 colorant Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
멀티-컬러 발광 픽셀 유닛(3000)은 기판(100)과, 기판(100) 상에 형성된 발광 트랜지스터를 포함한다. 발광 트랜지스터는 기판(100) 상에 형성된 하부 도전층 및 하부 도전층 위에 형성된 상부 도전층, 상부 도전층과 하부 도전층 사이에 형성된 상측 발광층, 상측 발광층과 하부 도전층 사이에 형성된 적어도 하나의 하측 발광층, 및 적어도 하나의 하측 발광층과 하부 도전층을 전기적으로 연결하는 전기 커넥터(303)를 포함한다.
Description
관련 출원에 대한 상호 참조
이 출원은 2019년 9월 11일에 출원된 미국특허출원 제16/567,123호에 기초하며 이에 대한 우선권의 이익을 주장한다. 위 출원의 내용은 그 전체가 본원에 참조에 의해 포함된다.
본 개시는 일반적으로 마이크로 발광 다이오드 기술 분야에 관한 것으로, 보다 상세하게는 멀티-컬러 LED 픽셀 유닛 및 마이크로 LED 디스플레이 패널에 관한 것이다.
반도체 다이오드의 일종인 LED(Light Emitting Diode)는 전기 에너지를 광 에너지로 변환할 수 있다. 종래의 발광 다이오드는 단방향 전도를 가지는 P-N 접합을 포함한다. 양의 바이어스 하에서, 정공은 P 영역에서 N 영역으로 흐르고 전자는 N 영역에서 P 영역으로 흐르며, N 영역의 전자와 P 영역의 정공 간의 결합이 여기광의 자발적 방사를 생성한다. 전자와 정공은 상이한 반도체 재료에서 상이한 에너지 상태를 가지며, 따라서 전자와 정공 간의 결합에 의해 생성되는 에너지는 상이하다. 에너지가 높을수록, 여기광의 파장은 짧아진다. 따라서, LED는 자외선에서 적외선에 이르기까지 서로 다른 파장에서 서로 다른 광을 방출하며, 이로써 멀티-컬러 LED를 생성할 수 있다.
백색광 또는 다른 컬러의 광을 방출하는 멀티-컬러 LED는 응용 분야가 광범위하며, 그 대부분은 디스플레이 분야에 있다. 종래의 LED 디스플레이 패널은 기판 위에 단색 LED를 하나씩 조립함으로써 형성된다. 단색 LED를 조립하는 방법은: 금속 와이어로 LED를 본딩하는 단계나 금속 본딩 공정 또는 다른 공정에 의해 LED의 전극을 상호 연결층과 연결하는 단계를 포함한다. 단색 LED를 조립하는 공정이 끝날 때까지 다른 컬러의 LED를 조립하는 공정이 수행되지 않아, 공정이 복잡해지고, 가공 난이도가 높아지며, 생산 비용이 증가한다. 또한, 단일의 LED를 하나씩 조립 또는 형성하여 제조되는 멀티-컬러 디스플레이 패널은 전력 소모가 크고 휘도 및 색상이 저하된다.
본 개시의 일 양상에 따르면, 멀티-컬러 발광 픽셀 유닛이 제공된다. 멀티-컬러 발광 픽셀 유닛은 기판과, 기판 상에 형성된 발광 트랜지스터를 포함한다. 발광 트랜지스터는 기판 상에 형성된 하부 도전층 및 하부 도전층 위에 형성된 상부 도전층, 상부 도전층과 하부 도전층 사이에 형성된 상측 발광층, 상측 발광층과 하부 도전층 사이에 형성된 적어도 하나의 하측 발광층, 및 적어도 하나의 하측 발광층과 하부 도전층을 전기적으로 연결하는 전기 커넥터를 포함한다.
본 개시의 다른 양상에 따르면, 마이크로 디스플레이 패널이 제공된다. 마이크로 디스플레이 패널은 상술한 멀티-컬러 발광 픽셀 유닛을 포함한다.
도 1은, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 2는, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 3은, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 4는, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 평면도이다.
도 5는, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 6은, 본 개시의 일 실시형태에 따른, 도 1에 도시된 멀티-컬러 발광 픽셀 유닛의 제조 방법을 나타내는 흐름도이다.
도 7 내지 도 10은, 본 개시의 일 실시형태에 따른, 도 6에서의 방법의 단계에서 형성된 구조를 나타내는 단면도이다.
도 11은, 본 개시의 일 실시형태에 따른, 도 6에서의 단계 S601의 상세를 나타내는 흐름도이다.
도 12 내지 도 21은, 본 개시의 일 실시형태에 따른, 도 11에서의 단계에서 형성된 구조를 나타내는 단면도이다.
도 22는, 본 개시의 일 실시형태에 따른, 도 6에서의 단계 S604의 상세를 나타내는 흐름도이다.
도 23 내지 도 25는, 본 개시의 일 실시형태에 따른, 도 22에서의 단계에서 형성된 구조를 나타내는 단면도이다.
도 26 및 도 27은, 본 개시의 일 실시형태에 따른, 제1 전기 커넥터를 제조하는 공정 동안에 형성된 구조를 나타내는 단면도이다.
도 28은, 본 개시의 일 실시형태에 따른, 마이크로-갭 구조를 가지는 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 29는, 본 개시의 일 실시형태에 따른, 도 3에 나타낸 멀티-컬러 발광 픽셀 유닛의 제조 방법을 나타내는 흐름도이다.
도 30 내지 도 34는, 본 개시의 일 실시형태에 따른, 도 29에서의 방법의 단계에서 형성된 구조를 나타내는 단면도이다.
도 35는, 본 개시의 일 실시형태에 따른, 도 29에서의 단계 S701의 상세를 나타내는 흐름도이다.
도 36은, 본 개시의 일 실시형태에 따른, 3가지 유형의 발광층에 형성된 마이크로-갭 구조의 단면도이다.
도 37은, 본 개시의 일 실시형태에 따른, 도 29에서의 단계 S705의 상세를 나타내는 흐름도이다.
도 38 내지 도 40은, 본 개시의 일 실시형태에 따른, 도 37에서의 단계에서 형성된 구조를 나타내는 단면도이다.
도 2는, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 3은, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 4는, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 평면도이다.
도 5는, 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 6은, 본 개시의 일 실시형태에 따른, 도 1에 도시된 멀티-컬러 발광 픽셀 유닛의 제조 방법을 나타내는 흐름도이다.
도 7 내지 도 10은, 본 개시의 일 실시형태에 따른, 도 6에서의 방법의 단계에서 형성된 구조를 나타내는 단면도이다.
도 11은, 본 개시의 일 실시형태에 따른, 도 6에서의 단계 S601의 상세를 나타내는 흐름도이다.
도 12 내지 도 21은, 본 개시의 일 실시형태에 따른, 도 11에서의 단계에서 형성된 구조를 나타내는 단면도이다.
도 22는, 본 개시의 일 실시형태에 따른, 도 6에서의 단계 S604의 상세를 나타내는 흐름도이다.
도 23 내지 도 25는, 본 개시의 일 실시형태에 따른, 도 22에서의 단계에서 형성된 구조를 나타내는 단면도이다.
도 26 및 도 27은, 본 개시의 일 실시형태에 따른, 제1 전기 커넥터를 제조하는 공정 동안에 형성된 구조를 나타내는 단면도이다.
도 28은, 본 개시의 일 실시형태에 따른, 마이크로-갭 구조를 가지는 멀티-컬러 발광 픽셀 유닛을 나타내는 단면도이다.
도 29는, 본 개시의 일 실시형태에 따른, 도 3에 나타낸 멀티-컬러 발광 픽셀 유닛의 제조 방법을 나타내는 흐름도이다.
도 30 내지 도 34는, 본 개시의 일 실시형태에 따른, 도 29에서의 방법의 단계에서 형성된 구조를 나타내는 단면도이다.
도 35는, 본 개시의 일 실시형태에 따른, 도 29에서의 단계 S701의 상세를 나타내는 흐름도이다.
도 36은, 본 개시의 일 실시형태에 따른, 3가지 유형의 발광층에 형성된 마이크로-갭 구조의 단면도이다.
도 37은, 본 개시의 일 실시형태에 따른, 도 29에서의 단계 S705의 상세를 나타내는 흐름도이다.
도 38 내지 도 40은, 본 개시의 일 실시형태에 따른, 도 37에서의 단계에서 형성된 구조를 나타내는 단면도이다.
이제, 본 발명의 추가적인 이해를 제공하기 위한 본 바람직한 실시형태를 상세히 참조한다. 논의되는 특정 실시형태 및 첨부 도면은, 단지 본 발명을 만들고 사용하는 특정 방법의 예시일 뿐이며, 첨부된 청구범위 및 본 발명의 범위를 제한하지 않는다.
이하, 도 1 내지 도 40을 결부지어, 본 개시의 실시형태에 의해 본 개시가 더욱 설명된다. 첨부된 모든 도면은 매우 단순화된 형태를 취하고 있으며, 부정확한 축척은 단지 본 개시의 실시형태를 편리하고 명료하게 설명하는 데 도움을 주기 위해 사용되었음에 유의한다.
본원에 개시되는 멀티-컬러 발광 픽셀 유닛은 적어도 한 유형의 발광 트랜지스터, 또는 여러 유형의 발광 트랜지스터를 포함한다. 각 유형의 발광 트랜지스터는 상부 도전층, 하부 도전층, 및 상부 도전층과 하부 도전층 사이의 발광층을 포함한다. 모든 발광 트랜지스터는 동일한 상부 도전층 및 동일한 하부 도전층을 공유한다. 발광층은 단일층 또는 다중층일 수 있음에 유의한다. 동일한 발광 다이오드에서 다수의 발광층 중 2개 사이에 중간층이 배열될 수 있다. 멀티-컬러 발광 픽셀 유닛은 제1 내지 제M 유형의 발광 트랜지스터를 포함하며, M은 2 이상의 정수로 가정한다. 제1 내지 제M 유형의 발광 트랜지스터 각각은 적어도 동일한 유형의 발광층을 포함한다. 예를 들어, 제1 내지 제M 유형의 발광 트랜지스터 각각은 제1 유형의 발광층을 포함한다. 제2 유형 내지 제M 유형의 발광층 중 임의의 하나는 제1 유형의 발광층과 상이하다. 본 개시에서는 또한, 매트릭스로 배열된 전술한 복수의 픽셀 유닛을 포함하는 마이크로 디스플레이 패널이 제공된다.
일부 실시형태에서, 발광 트랜지스터는 발광 다이오드(LED), 쇼트키 발광 트랜지스터 등 중 적어도 하나일 수 있다. 발광 트랜지스터의 상부 도전층은 투명 도전층이지만 이에 한정되지 않으며, 발광 트랜지스터의 하부 도전층은 금속층이지만 이에 한정되지 않는다. 이하에서, 발광 트랜지스터의 일례로서 LED를 사용하지만, 이는 본 개시의 범위를 한정시키지 않는다. 당업자는 종래의 기술 수단에 따라 LED를 다른 발광 트랜지스터로 변경할 수 있다.
도 1은 본 개시의 일 실시형태에 따른 멀티-컬러 발광 픽셀 유닛(1000)을 나타내는 단면도이다. 도 1을 참조하면, 멀티-컬러 발광 픽셀 유닛(1000)은 적어도 기판(100) 위에 나란히 배열된 제1 유형의 LED(01) 및 제2 유형의 LED(02)를 포함한다. 제1 유형의 LED(01)의 상부와 제2 유형의 LED(02)의 상부는 동일 수평면에 있지 않다. 제1 유형의 LED(01)의 유형은 제2 유형의 LED(02)의 유형과 상이하다. 여기서, 도 1에 도시된 바와 같이, 제1 유형의 LED(01)의 상부는 제2 유형의 LED(02)의 상부보다 낮다. 일 실시형태에 따르면, 제1 유형의 LED(01)는 적색 LED, 녹색 LED, 청색 LED, 황색 LED, 주황색 LED, 또는 청록색(cyan) LED 중 하나로부터 선택되고, 제2 유형의 LED(02)는 녹색 LED, 청색 LED, 적색 LED, 황색 LED, 주황색 LED 또는 청록색 LED 중 하나로부터 선택된다. 또한, 제1 유형의 LED(01)의 발광 영역의 사이즈는 제2 유형의 LED(02)의 발광 영역의 사이즈와 상이하다. 예를 들어, 제1 유형의 LED(01)는 적색 LED이고, 제2 유형의 LED(02)는 녹색 LED이며, 적색 LED의 발광 영역의 사이즈는 녹색 LED의 사이즈와 상이하다. 또한, 요구되어질 수 있는 상이한 색상에 따라, 녹색 LED의 발광 영역은 적색 LED의 발광 영역보다 작을 수 있다.
또한, 격리 구조(07)가 제1 유형의 LED와 제2 유형의 LED 사이에 배열된다. 도 1에 도시된 실시형태에서, 제1 유형의 LED(01)와 제2 유형의 LED(02) 사이의 격리 구조(07)는 격리 트렌치이다. 멀티-컬러 발광 픽셀 유닛(1000)은 제1 금속층, 제1 유형의 발광층, 제2 금속층 및 제2 유형의 발광층을 포함한다. 도 1에 도시된 바와 같이, 제1 유형의 LED(01)는, 적어도, 아래에서 위의 순서로 제1 금속층의 제1 세그먼트(101-1) 및 제1 유형의 발광층의 제1 세그먼트(102-1)를 포함한다. 제1 금속층의 제1 세그먼트(101-1)는 제1 유형의 LED(01)의 하부 도전층을 구성한다. 제2 유형의 LED(02)는, 적어도, 아래에서 위의 순서로 제1 금속층의 제2 세그먼트(101-2), 제1 유형의 발광층의 제2 세그먼트(102-2), 제2 금속층의 제1 세그먼트(201-1) 및 제2 유형의 발광층의 제1 세그먼트(202-2), 및 제1 전기 커넥터(203)를 포함한다. 제1 금속층의 제1 세그먼트(101-1) 및 제1 금속층의 제2 세그먼트(101-2)는 기판(100)과 전기적으로 연결된다. 격리 구조(07)는 제1 유형의 LED(01)에서의 제1 금속층의 제1 세그먼트(101-1)를 제2 유형의 LED(02)에서의 제1 금속층의 제2 세그먼트(101-2)로부터 격리시킨다. 격리 구조(07)는 또한, 제1 유형의 LED(01)에서의 제1 유형의 발광층의 제1 세그먼트(102-1)를 제2 유형의 LED(02)에서의 제1 유형의 발광층의 제2 세그먼트(102-2)로부터 격리시킨다. 또한, 제조 공정을 단순화하기 위해, 제2 유형의 LED(02)에서의 제2 금속층의 제1 세그먼트(201-1), 제1 유형의 발광층의 제2 세그먼트(102-2), 및 제1 금속층의 제2 세그먼트(101-2)는 제1 전기 커넥터(203)에 의해 서로 전기적으로 연결된다. 일 실시형태에 따르면, 제1 전기 커넥터(203)는 제2 유형의 LED(02)의 측벽 표면의 일부 또는 전부에 부착되고 접촉할 수 있다. 대안적으로, 제1 전기 커넥터(203)는 제2 유형의 LED(02)에서의 제2 금속층의 제1 세그먼트(201-1) 및 제1 금속층의 제2 세그먼트(101-2)의 표면에만 부착되고 접촉할 수 있다. 다른 대안으로서, 제1 전기 커넥터(203)는 제2 금속층의 제1 세그먼트(201-1), 제1 유형의 발광층의 제2 세그먼트(102-2), 및 제1 금속층의 제2 세그먼트(101-2)의 측벽에 부착되고 접촉하는 도전성 사이드 암으로서 형성될 수 있다. 제2 유형의 LED(02)에서의 제1 금속층의 제2 세그먼트(101-2)와 제2 금속층의 제1 세그먼트(201-1) 사이의 전기 커넥터(203)는 곡선과 같은 다른 형상을 가질 수 있다. 도 1에 도시된 실시형태에서, 제1 전기 커넥터(203)는 제2 유형의 LED(02)의 측벽에 부착되어, 제1 전기 커넥터(203)는 제2 유형의 LED(02)의 측벽의 표면 토포그래피(topography)와 일치한다.
도 1을 참조하면, 상부 격리층(04) 및 상부 투명 도전층(05)은 제1 유형의 LED(01)에서의 제1 유형의 발광층의 제1 세그먼트(102-1) 및 제2 유형의 LED(02)에서의 제2 유형의 발광층의 제1 세그먼트(202-1) 상에 배열된다. 상부 격리층(04)은 제1 유형의 발광층의 제1 세그먼트(102-1), 제2 유형의 발광층의 제1 세그먼트(202-1), 및 노출된 기판(100)을 덮는다. 상부 격리층(04)은 제1 유형의 발광층의 제1 세그먼트(102-1) 및 제2 유형의 발광층의 제1 세그먼트(202-1)의 상부 표면의 부분을 노출시키는 개구를 갖는다. 상부 투명 도전층(05)은 상부 격리층(04)을 덮고 상부 격리층(04)의 개구에 형성되며, 이로써 당해 개구를 통해 제1 유형의 발광층의 제1 세그먼트(102-1) 및 제2 유형의 발광층의 제1 세그먼트(202-1)의 노출된 상부 표면과 접촉한다.
기판(100)은 집적회로(IC) 기판이다. IC 기판은 제1 유형의 LED(01)에서의 제1 금속층의 제1 세그먼트(101-1) 및 제2 유형의 LED(02)에서의 제1 금속층의 제2 세그먼트(101-2)와 전기적으로 연결된 상호 연결층을 포함한다. 제1 전기 커넥터(203)는 제2 유형의 LED(02)에서의 제1 금속층의 제2 세그먼트(101-2)와 연결되기 때문에, 제1 전기 커넥터(203)는 기판(100)의 상호 연결층과 연결된다. 또한, 도 1을 참조하면, 제1 전기 커넥터(203)의 하부는 상호 연결층과 연결하기 위해 기판(100)까지 연장된다. 여기서, IC 기판은 적어도 구동 회로를 포함한다. 구동 회로는 모든 LED를 개별적으로 제어한다.
도 2는 본 발명의 일 실시형태에 따른, 멀티-컬러 발광 픽셀 유닛(2000)을 나타내는 단면도이다. 도 2를 참조하면, 멀티-컬러 발광 픽셀 유닛(2000)은, 적어도, 동일한 기판(100) 상에 배열된 제1 유형의 LED(01), 제2 유형의 LED(02) 및 제3 유형의 LED(03)를 포함한다. 제3 유형의 LED(03)는 제1 유형의 LED(01) 및 제2 유형의 LED(02)와 상이하다. 여기서, 제1 유형의 LED(01)는 적색 LED, 녹색 LED, 청색 LED, 황색 LED, 주황색 LED 또는 청록색 LED 중 하나로부터 선택되고; 제2 유형의 LED(02)는 녹색 LED, 청색 LED, 적색 LED, 황색 LED, 주황색 LED, 또는 청록색 LED 중 하나로부터 선택되고; 제3 유형의 LED(03)는 청색 LED, 적색 LED, 녹색 LED, 황색 LED, 주황색 LED, 또는 청록색 LED 중 하나로부터 선택된다. 예를 들어, 적색 LED가 제1 유형의 LED(01)로서 선택되고, 녹색 LED가 제2 유형의 LED(02)로서 선택되며, 청색 LED가 제3 유형의 LED(03)로서 선택된다. 도 2를 참조하면, 제3 유형의 LED(03)의 높이는 제1 유형의 LED(01)의 높이와 상이하다. 또한, 제1 유형의 LED(01)의 높이는 제2 유형의 LED(02)의 높이와 상이한 반면, 제2 유형의 LED(02)의 높이는 제3 유형의 LED(03)의 높이와 동일하다. 다른 실시형태에서, 제3 유형의 LED(03)의 높이, 제1 유형의 LED(01)의 높이, 및 제2 유형의 LED(02)의 높이는 도 3에 도시된 바와 같이 서로 상이할 수 있다.
멀티-컬러 발광 픽셀 유닛(2000)에서, 제1 유형의 LED(01) 및 제2 유형의 LED(02)의 구조는 멀티-컬러 발광 픽셀 유닛(2000)에서의 제1 유형의 LED(01) 및 제2 유형의 LED(02)의 구조와 동일하고, 따라서 그에 대한 상세한 설명은 반복하지 않는다. 멀티-컬러 발광 픽셀 유닛(2000)에서의 제3 유형의 LED(03)는, 적어도, 아래에서 위로의 순서로 제1 금속층의 제3 세그먼트(101-3), 제1 유형의 발광층의 제3 세그먼트(102-3), 제3 금속층의 제1 세그먼트(301-1) 및 제3 유형의 발광층의 제1 세그먼트(302-1), 제1 금속층의 제3 세그먼트(101-3)와 제3 금속층의 제1 세그먼트(301-1)를 연결하는 제2 전기 커넥터(303)를 포함한다. 멀티-컬러 발광 픽셀 유닛(2000)은 또한, 제1 유형의 LED(01), 제2 유형의 LED(02) 및 제3 유형의 LED(03)를 덮고, 제1 유형의 LED(01)에서의 제1 유형의 발광층의 제1 세그먼트(102-1)의 일부, 제2 유형의 발광층의 제1 세그먼트(202-1)의 일부, 및 제3 유형의 발광층의 제1 세그먼트(302-1)의 일부를 노출시키는 개구를 갖는 상부 격리층(04)을 포함한다. 상부 전극층(05)은 상부 격리층(04)의 상부에 형성되며 상부 격리층(04)의 개구를 통해 제1 유형의 발광층의 제1 세그먼트(102-1), 제2 유형의 발광층의 제1 세그먼트(202-1), 및 제3 유형의 발광층의 제1 세그먼트(302-1)와 접촉한다.
도 3은, 본 개시의 일 실시형태에 따른, 멀티-컬러 발광 픽셀 유닛(3000)을 나타내는 단면도이다. 도 3을 참조하면, 멀티-컬러 발광 픽셀 유닛(3000)에서, 제3 유형의 LED(03)의 상부는 제2 유형의 LED(02)의 상부보다 높고, 제1 유형의 LED의 높이는 제2 유형의 LED(03)의 높이와 상이하다.
도 4는, 본 개시의 일 실시형태에 따른, 멀티-컬러 발광 픽셀 유닛(4000)의 평면도이다. 멀티-컬러 발광 픽셀 유닛(4000)은 도 2에 도시된 멀티-컬러 발광 픽셀 유닛(2000)일 수 있거나, 또는 도 3에 도시된 멀티-컬러 발광 픽셀 유닛(3000) 일 수 있다. 도 4는 3가지 유형의 LED(01, 02 및 03)를 픽셀 단위로의 배열을 도시하고 있으나, 본 개시는 매트릭스와 같은 다른 배열도 포함한다. 여기서, 제3 유형의 LED(03)의 발광 영역의 사이즈는 제1 유형의 LED(01)의 발광 영역의 사이즈와 상이하며, 그리고 제2 유형의 LED(02)의 발광 영역의 사이즈와도 상이하다. 예를 들어, 제1 유형의 LED(01)는 적색 LED, 제2 유형의 LED(02)는 녹색 LED, 제3 유형의 LED(03)는 청색 LED이다. 제1, 제2 및 제3 LED(01, 02 및 03) 각각의 발광 영역의 사이즈는, 멀티-컬러 발광 픽셀 유닛(4000)에 의해 방출되는 요구되는 광의 컬러에 따라 결정될 수 있다. 백색광이 필요한 경우, 적색 LED의 발광 영역의 사이즈는 녹색 LED의 발광 영역의 사이즈보다 크고, 청색 LED의 발광 영역의 사이즈는 녹색 LED의 발광 영역의 사이즈보다 크다. 도 4에 도시된 바와 같이, 보다 나은 발광 효과를 얻기 위해, 적색 LED와 청색 LED 사이의 공간은 청색 LED와 녹색 LED 사이의 공간보다 크고; 적색 LED와 녹색 LED 사이의 공간은 청색 LED와 녹색 LED 사이의 공간보다 크다.
다시 도 3을 참조하면, 격리 구조(07)는 제1 유형의 LED(01), 제2 유형의 LED(02) 및 제3 유형의 LED(03) 중 2개 사이에 배열된다. 격리 구조는 격리 트렌치이다. 제1 유형의 LED(01), 제2 유형의 LED(02) 및 제3 유형의 LED(03)는 제1 금속층(101), 제1 유형의 발광층(102), 제2 금속층(201), 제2 유형의 발광층(202), 제3 금속층(301), 및 제3 유형의 발광층(302)으로 형성된다. 도 3의 제1 유형의 LED(01) 및 제2 유형의 LED(02)는 도 2의 제1 유형의 LED(01) 및 제2 유형의 LED(02)와 동일하다. 구체적으로, 도 3에 도시된 바와 같이, 제1 유형의 LED(01)는, 적어도, 아래에서 위로의 순서로 제1 금속층의 제1 세그먼트(101-1) 및 제1 유형의 발광층의 제1 세그먼트(102-1)를 포함한다. 제2 유형의 LED(02)는, 적어도, 아래에서 위로의 순서로 제1 금속층의 제2 세그먼트(101-2), 제1 유형의 발광층의 제2 세그먼트(102-2), 제2 금속층의 제1 세그먼트(201-1) 및 제2 유형의 발광층의 제1 세그먼트(202-1), 및 제1 전기 커넥터(203)를 포함한다. 제3 유형의 LED(03)는, 적어도, 아래에서 위로의 순서로 제1 금속층의 제3 세그먼트(101-3), 제1 유형의 발광층의 제3 세그먼트(102-3), 제2 금속층의 제2 세그먼트(201-2), 제2 유형의 발광층의 제2 세그먼트(202-2), 제3 금속층의 제1 세그먼트(301-1) 및 제3 유형의 발광층의 제1 세그먼트(302-1), 및 제2 전기 커넥터(303)를 포함한다. 도 3에 도시된 바와 같이, 제1 금속층의 제1 세그먼트(101-1), 제1 금속층의 제2 세그먼트(101-2), 및 제1 금속층의 제3 세그먼트(101-3)는 기판(100)과 전기적으로 연결된다. 제2 유형의 LED(02)에서의 제1 전기 커넥터(203)는 제2 금속층의 제1 세그먼트(201-1)를 제1 금속층의 제2 세그먼트(101-2)와 전기적으로 연결한다. 제3 유형의 LED(03)에서의 제2 전기 커넥터(303)는 제3 금속층의 제1 세그먼트(301-1)를 제2 금속층의 제2 세그먼트(201-2) 및 제1 금속층의 제3 세그먼트(101-3)와 전기적으로 연결한다. 격리 구조(07)는, 제1 유형의 LED(01)에서의 제1 금속층의 제1 세그먼트(101-1)를 제2 유형의 LED(02)에서의 제1 금속층의 제2 세그먼트(101-2) 및 제3 유형의 LED(03)에서의 제1 금속층의 제3 세그먼트(101-3)로부터 격리시키고, 제1 유형의 LED(01)에서의 제1 유형의 발광층의 제1 세그먼트(102-1)를 제2 유형의 LED(02)에서의 제1 유형의 발광층의 제2 세그먼트(102-2) 및 제3 유형의 LED(03)에서의 제1 유형의 발광층의 제3 세그먼트(102-3)로부터 격리시키고, 제2 유형의 LED(02)에서의 제2 금속층의 제1 세그먼트(201-1)를 제3 유형의 LED(03)에서의 제2 금속층의 제2 세그먼트(201-2)로부터 격리시키고, 그리고 제2 유형의 LED(02)에서의 제2 유형의 발광층의 제1 세그먼트(202-1)를 제3 유형의 LED(03)에서의 제2 유형의 발광층의 제2 세그먼트(202-2)로부터 격리시킨다. 제1 전기 커넥터(203)는 제1 유형의 발광층의 제2 세그먼트(102-2)를 제2 유형의 LED(02)에서의 제1 금속층의 제2 세그먼트(101-2)와 연결하는 데 사용되는 반면, 제2 전기 커넥터(303)는 제2 유형의 발광층의 제2 세그먼트(202-2)와 제1 유형의 발광층의 제3 세그먼트(102-3)를 제3 유형의 LED(03)에서의 제1 금속층의 제3 세그먼트(101-3)와 연결하는 데 사용되는 점에 유의한다. 따라서, 제조 공정을 단순화하기 위해, 도 1과 동일한 방식으로, 제1 전기 커넥터(203)는 제1 유형의 발광층의 제2 세그먼트(102-2)를 제1 금속층의 제2 세그먼트(101-2)와 더 연결한다. 즉, 제2 유형의 LED(02)에서, 제1 전기 커넥터(203)는 제2 금속층의 제1 세그먼트(201-1)와 제1 유형의 발광층의 제2 세그먼트(102-2)를 제1 금속층의 제2 세그먼트(101-2)와 연결한다. 제2 전기 커넥터(303)는 제2 유형의 발광층의 제2 세그먼트(202-2)를 제1 금속층의 제3 세그먼트(101-3)와 더 연결한다. 즉, 제3 유형의 LED(03)에서, 제2 전기 커넥터(303)는 제3 금속층의 제1 세그먼트(301-1), 제2 유형의 발광층의 제2 세그먼트(202-2) 및 제2 금속층의 제2 세그먼트(201-2)를 제1 금속층의 제3 세그먼트(101-3)와 연결한다. 대안적으로, 제2 전기 커넥터(303)는 제2 유형의 발광층의 제2 세그먼트(202-2)와 제1 유형의 발광층의 제3 세그먼트(102-3)를 제1 금속층의 제3 세그먼트(101-3)와 더 연결한다. 즉, 제3 유형의 LED(03)에서, 제2 전기 커넥터(303)는 제3 금속층의 제1 세그먼트(301-1), 제2 유형의 발광층의 제2 세그먼트(202-2), 제2 금속층의 제2 세그먼트(201-2) 및 제1 유형의 발광층의 제3 세그먼트(102-3)를 제1 금속층의 제3 세그먼트(101-3)와 연결한다. 또한, 제1 전기 커넥터(203)의 하부와 제2 전기 커넥터(303)의 하부가 기판(100)에 개별적으로 직접 접촉하여, 제조 공정을 단순화한다. 제1 전기 커넥터(203) 및 제2 전기 커넥터(303)의 재료는 도전성 금속으로 형성된다는 점에 유의한다. 일 실시형태에서, 제2 전기 커넥터(303)는 제3 유형의 LED(03)의 측벽 표면에 부착되고 접촉한다.
일 실시형태에서, 제1 유형의 발광층은 적색 발광층이고, 제2 유형의 발광층은 녹색 발광층이며, 제3 유형의 발광층은 청색 발광층이고, 제1 유형의 LED(01)는 적색 LED(01)이고, 제2 유형의 LED(02)는 녹색 LED(02)이며, 제3 유형의 LED(03)는 청색 LED(03)이다. 적색 LED(01)에서, 상부 투명 도전층(05)과 제1 금속층의 제1 세그먼트(101-1) 사이에 인가된 전압은 적색 발광층의 제1 세그먼트(102-1)에 인가된다. 그 결과, 적색 LED(01)에서 적색 발광층의 제1 세그먼트(102-1)는 적색광을 방출한다. 녹색 LED(02)에서, 제1 전기 커넥터(203)는 적색 발광층의 제2 세그먼트(102-2)를 제1 금속층의 제2 세그먼트(101-2)와 전기적으로 연결하여, 상부 투명 도전층(05)과 제1 금속층의 제2 세그먼트(101-2) 사이에 인가된 전압은 녹색 발광층의 제1 세그먼트(202-1)에만 인가된다. 그 결과, 녹색 LED(02)에서 녹색 발광층의 제1 세그먼트(202-1)만이 녹색 광을 방출하는 반면, 녹색 LED(02)에서 적색 발광층의 제2 세그먼트(102-2)는 발광하지 않는다. 제3 유형의 LED(03)에서, 제2 전기 커넥터(303)는 적색 발광층의 제3 세그먼트(102-3) 및 녹색 발광층의 제2 세그먼트(202-2)를 제1 금속층의 제3 세그먼트(101-3)와 전기적으로 연결하여, 상부 투명 도전층(05)과 제1 금속층의 제3 세그먼트(101-3) 사이에 인가된 전압은 청색 발광층의 제1 세그먼트(302-1)에만 인가된다. 그 결과, 청색 LED(03)에서 청색 발광층의 제1 세그먼트(302-1)만이 청색광을 방출하는 반면, 청색 LED(03)에서 녹색 발광층의 제2 세그먼트(202-2) 및 적색 발광층의 제3 세그먼트(102-3)는 발광하지 않는다.
다시 도 3을 참조하면, 상부 격리층(04) 및 상부 투명 도전층(05)은 제1 유형의 LED(01), 제2 유형의 LED(02) 및 제3 유형의 LED(03) 상에 배열된다. 상부 격리층(04)은 제1 유형의 발광층의 제1 세그먼트(102-1), 제2 유형의 발광층의 제1 세그먼트(202-1), 제3 유형의 발광층의 제1 세그먼트(302-1), 및 노출된 기판(100)을 덮는다. 제1 유형의 발광층의 제1 세그먼트(102-1), 제2 유형의 발광층의 제1 세그먼트(202-1), 및 제3 유형의 발광층의 제1 세그먼트(302-1)의 상부 표면 부분들을 노출시키도록 상부 격리층(04)에 개구들이 배열된다. 상부 투명 도전층(05)은 상부 격리층(04)을 덮고 상부 격리층(04)의 개구에 형성되고, 이로써 제1 유형의 발광층의 제1 세그먼트(102-1)의 노출된 상부 표면, 제2 유형의 발광층의 제1 세그먼트(202-1)의 노출된 상부 표면, 및 제3 유형의 발광층의 제1 세그먼트(302-1)의 노출된 상부 표면에 접촉한다.
적어도 3가지 유형의 LED를 구비한 멀티-컬러 발광 픽셀 유닛(3000)에서의 기판(100)에 대한 상세한 설명은 도 1의 설명에 대응하므로, 여기서 반복되지 않는다. IC 기판(100)의 상호 연결층은 제1 유형의 LED(01), 제2 유형의 LED(02) 및 제3 유형의 LED(03)에 전기적으로 연결된다는 점에 유의한다. IC 기판(100)의 구동 회로는 모든 LED를 개별적으로 제어한다.
도 1 내지 도 4의 멀티-컬러 발광 픽셀 유닛(1000 내지 4000)에서, 발광층(102, 202 및 302) 중 하나 이상은 마이크로-갭 구조를 가질 수 있다. 예를 들어, 도 1에 도시된 멀티-컬러 발광 픽셀 유닛(1000)에서, 제1 유형의 발광층(102)이 마이크로-갭 구조를 가질 수 있거나, 제2 유형의 발광층(202)이 마이크로-갭 구조를 가질 수 있거나, 또는 제1 유형의 발광층(102) 및 제2 유형의 발광층(202) 모두가 마이크로-갭 구조를 가질 수 있다. 다른 예로서, 도 3에 도시된 멀티-컬러 발광 픽셀 유닛(3000)에서, 제1 유형의 발광층(102)이 마이크로-갭 구조를 가질 수 있거나, 제2 유형의 발광층(202)이 마이크로-갭 구조를 가질 수 있거나, 또는 제3 유형의 발광층(302)이 마이크로-갭 구조를 가질 수 있거나, 또는 제1 유형의 발광층(102) 및 제2 유형의 발광층(202) 모두가 마이크로-갭 구조를 가질 수 있거나, 또는 제2 유형의 발광층(202) 및 제3 유형의 발광층(302) 모두가 마이크로-갭 구조를 가질 수 있거나, 또는 제1 유형의 발광층(102) 및 제3 유형의 발광층(302) 모두가 마이크로-갭 구조를 가질 수 있거나, 또는 제1 유형의 발광층(102), 제2 유형의 발광층(202) 및 제3 유형의 발광층(302) 모두가 마이크로-갭 구조를 가질 수 있다. 여기서, 도 1 내지 도 3에 도시된 멀티-컬러 발광 픽셀 유닛(1000 내지 3000)의 각각의 마이크로-갭 구조는 에어 갭일 수 있지만 이에 제한되지 않는다. 에어 갭은 밀봉된다. 바람직하게는, 발광층의 응력을 해제하고 발광층의 발광 효율에 영향을 미치지 않으면서 발광층의 만곡을 방지하도록, 에어 갭의 단면 치수는 2nm 이하이다. 여기서, 에어 갭의 단면 치수는 에어 갭의 단면의 직경, 또는 에어 갭의 단면의 길이 또는 폭일 수 있다.
도 5는, 본 개시의 일 실시형태에 따른, 멀티-컬러 발광 픽셀 유닛(5000)을 나타내는 단면도이다. 도 5에 도시된 바와 같이, 제1 유형의 발광층(102), 제2 유형의 발광층(202) 및 제3 유형의 발광층(302) 각각은 복수의 마이크로-갭 구조(06)를 가질 수 있다. 각각의 마이크로-갭 구조(06)는 기판(100)에 수직인 방향을 따라 연장되고, 제1 유형의 발광층(102), 제2 유형의 발광층(202) 또는 제3 유형의 발광층(302)과 같은, 대응하는 발광층을 관통한다. 일 실시형태에서 다수의 발광층이 사용되는 경우, 마이크로-갭 구조(06)는 적어도 하나의 발광층, 바람직하게는 상부 발광층에 배열된다.
계속해서 도 5를 참조하면, 마이크로-갭 구조(06)는 다수의 발광층에서 차례로 엇갈린다(staggered). 즉, 제1 유형의 발광층(102)에서의 마이크로-갭 구조(06)는 제2 유형의 발광층(202)에서의 마이크로-갭 구조(06)와 수직으로 정렬되지 않으며, 제2 유형의 발광층(202)에서의 마이크로-갭 구조(06)는 제3 유형의 발광층(302)에서의 마이크로-갭 구조(06)와 수직으로 정렬되지 않는다. 제2 유형의 LED(02) 및 제3 유형의 LED(03) 각각에서, 제1 유형의 발광층(102)에서의 마이크로-갭 구조는 제1 유형의 발광층(102)의 상부에 있는 제2 금속층(201)과 그 하부에 있는 제1 금속층(101) 사이에서 격리되고 밀봉된다. 제3 유형의 LED(03)에서, 제2 유형의 발광층(202)에서의 마이크로-갭 구조(06)는 제2 발광층(202)의 상부에 있는 제3 금속층(301)과 그 하부에 있는 제2 금속층(201) 사이에서 격리되고 밀봉되고, 제3 유형의 발광층(302)의 마이크로-갭 구조(06)는 제3 유형의 발광층(302)의 상부에 있는 상부 격리층(04)과 그 하부에 있는 제3 금속층(301) 사이에서 격리되고 밀봉된다.
유사한 방식으로, 본 개시의 다른 실시형태에 있어서 제1 내지 제M 유형의 LED를 포함하는 멀티-컬러 발광 픽셀 유닛에서, 제M 유형의 LED는 M개의 발광층을 가지며 금속층이 각 발광층의 하부에 배치되고, M은 2보다 크거나 같은 양의 정수이다. 제1 내지 제M 유형의 LED 각각에서, (상측 도전층으로서의) 상부 도전층은 상부 발광층의 상부에 배열되어, 상부 발광층에서의 마이크로-갭 구조가 상부 도전층과 상부 발광층의 하부에서의 금속층 사이에서 격리되고 밀봉된다. 모든 발광층의 마이크로-갭 구조는 상대적인 발광층의 상부와 하부에서 개별적으로 금속층들 사이에서 격리되고 밀봉된다.
또한, 도 1 내지 도 4의 멀티-컬러 발광 픽셀 유닛(1000 내지 4000)과 유사하게, 본 개시의 다른 실시형태에 따른 멀티-컬러 발광 픽셀 유닛은 제1 유형의 LED 내지 제M 유형의 LED를 포함하는 복수의 LED를 포함한다. 제M 유형의 LED는, 적어도, 제(M-1) 유형의 LED에서 구성된 모든 발광층 및 금속층, 및 제M 발광층 및 제M 금속층을 포함한다. 이에 기초하여, 제M 유형의 LED는 제M 금속층, 제(M-1) 금속층, ……, 및 제1 금속층에 연결하는 제(M-1) 전기 커넥터를 가진다. 또한, 제(M-1) 전기 커넥터는 제M 금속층, 제(M-1) 유형의 발광층, 제(M-1) 금속층, ……, 제1 유형의 발광층 및 제1 금속층에 연결될 수 있다. 제(M-1) 전기 커넥터의 배열은 도 1의 제1 전기 커넥터(203)의 설명을 참조할 수 있다. 제1 내지 제(M-1) 전기 커넥터는 제1 내지 제M 금속층을 연결하고, 제1 내지 제(M-1) 전기 커넥터는 기판 및 제1 금속층에 직접 접촉할 수 있다. 여기서, 제1 유형의 LED 내지 제M 유형의 LED에 차이가 있다. 또한, 모든 종류의 LED는 적색 LED, 녹색 LED, 청색 LED, 황색 LED, 주황색 LED, 보라색 LED 또는 청록색 LED 중의 하나로부터 선택될 수 있다. 여기서, 상이한 컬러의 LED는 종래의 LED이며, 이는 당업자에게 공지된 것으로 여기서 설명하지 않는다. 또한, 제1 유형의 LED 내지 제M 유형의 LED는 동일한 기판 상에 이격되어 있다. 상부 격리층은 기판의 노출된 표면과 제1 내지 제M 유형의 LED의 노출된 표면을 덮는다. 모든 유형의 LED의 상부 격리층은 그 개구를 가지며 투명 도전층이 상부 격리층의 표면을 덮고 그 개구에 채워지며, 개구의 하부에서 투명 도전층은 모든 유형의 LED의 상부 발광층과 전기적으로 접촉한다. 도 4 및 도 5를 참조하면, M 유형의 LED를 가지는 픽셀 유닛에서, 제1 내지 제M 유형의 LED의 발광 영역의 사이즈는 서로 다르다. 픽셀 유닛에서의 LED의 배열에 따라, 제1 유형의 LED의 발광 영역의 사이즈는 다른 유형의 LED의 발광 영역보다 크다. 선택적으로, 제1 유형의 LED는 다른 유형의 LED보다 더 큰 발광 영역을 가지는 적색 LED이다. 대안적으로, 다른 유형의 LED는 적어도 녹색 LED 또는 청색 LED를 포함한다.
또한, 본 개시의 일 실시형태에 따르면 멀티-컬러 마이크로-디스플레이 패널이 제공된다. 마이크로-디스플레이 패널은 매트릭스로 배열된 복수의 멀티-컬러 픽셀 유닛을 포함한다. 여기서 멀티-컬러 픽셀 유닛은 위에서 언급된 LED 픽셀 유닛일 수 있다.
이하 도면과 결부지어, 멀티-컬러 발광 픽셀 유닛의 제조 방법에 대해 보다 상세히 설명한다.
도 6은, 본 개시의 일 실시형태에 따른, 도 1에 도시된 멀티-컬러 발광 픽셀 유닛의 제조 방법을 나타내는 흐름도이다. 도 7 내지 도 10은, 본 개시의 일 실시형태에 따른, 도 6에 도시된 단계에서 형성된 구조를 나타내는 단면도이다. 도 6을 참조하면, 도 1에 도시된 멀티-컬러 발광 픽셀 유닛의 제조 방법은 다음의 단계를 포함한다.
단계 S601에서, 도 7을 참조하면, 제1 금속층(101), 제1 유형의 발광층(102), 제2 금속층(201) 및 제2 유형의 발광층(202)을 포함하는 적층 구조가 아래에서 위로 기판(100) 상에 형성된다. 환언하면, 제1 유형의 발광층(102) 및 제2 유형의 발광층(202)은 아래에서 위로 기판(100) 상에 적층된다. 제1 금속층(101)은 제1 유형의 발광층(102)의 하부에 형성된다. 제2 금속층(201)은 제2 유형의 발광층(202)의 하부에 형성된다. 제2 금속층(201)은 제1 유형의 발광층(102)과 제2 발광층(202) 사이에 배열된다.
보다 구체적으로, 기판(100)은 IC 기판일 수 있으나, 이에 한정되지 않는다.
도 11은, 본 개시의 일 실시형태에 따른, 도 6에서의 단계 S601의 상세를 나타내는 흐름도이다. 도 12 내지 도 21은, 본 개시의 일 실시형태에 따른, 도 11에 나타낸 단계에서 형성된 구조를 나타내는 단면도이다. 도 11을 참조하면, 단계 S601은 다음의 특정 단계를 더 포함한다.
단계 S101에서, 도 12를 참조하면, 기판(100) 상에 제1 금속 접합층(M01)이 형성되고, 제1 베이스(B1) 상에 제1 유형의 발광층(102)이 형성되고, 제1 유형의 발광층(102) 상부에 제2 금속 접합층(M02)이 형성된다.
보다 구체적으로, 제1 금속 접합층(M01)은 증착, 스퍼터링 등과 같은, 물리적 기상 증착에 의해 마련될 수 있지만 이에 제한되지 않는다. 제1 베이스(B1)의 재료는 제1 유형의 발광층(102)에 따라 설계된다. 예를 들어, 제1 베이스(B1)는 질화갈륨(GaN)계일 수 있다. 제1 유형의 발광층(102)은 제1 베이스(B1) 상의 에피택셜 성장에 의해 형성될 수 있지만, 이에 한정되지 않는다. 제2 금속 접합층(M02)은 증착과 같은 물리적 기상 증착에 의해 마련될 수 있지만, 이에 한정되지 않는다.
단계 S102에서, 도 12와 결부된 도 13을 참조하면, 제1 베이스(B1)를 뒤집어 제2 금속 접합층(M02)이 제1 금속 접합층(M01)과 대향하도록 하고, 이어서 제2 금속 접합층(M02)이 제1 금속 접합층(M01)과 접합되어 제1 금속층(101)을 형성한다.
단계 S103에서, 도 13과 결부된 도 14를 참조하면, 제1 베이스(B1)가 제거된다.
여기서, 제1 베이스(B1)가 제거된 후, 도 15를 참조하면, 단계 S103은 제1 유형의 발광층(102)을 박형화하는 단계를 더 포함할 수 있다.
또한, 일 실시형태에 따르면, 제1 베이스(B1)가 제거되거나 제1 유형의 발광층(102)이 박형화된 후, 그리고 제3 금속 접합층이 형성되기 전에, 도 16을 참조하면, 단계 S103은 제1 유형의 발광층(102)에 마이크로-갭 구조(06)를 형성하는 단계를 더 포함할 수 있다. 마이크로-갭 구조(06)는 포토리소그래피 및 에칭에 의해 형성되지만 이에 한정되지 않는다. 포토리소그래피에서, 리소그래피 패턴은 마이크로-갭 구조(06)의 치수에 따라 설계된다. 실시형태에 따르면, 마이크로-갭 구조 패턴의 단면 치수는 2nm 이하이다. 여기서, 에어 갭의 단면 치수는 에어 갭의 단면의 직경, 또는 에어 갭의 단면의 길이 또는 폭일 수 있다.
단계 S104에서, 도 17을 참조하면, 제1 유형의 발광층(102) 상에 제3 금속 접합층(M03)이 형성되고, 제2 베이스(B2) 상에 제2 유형의 발광층(202)이 형성되고, 제2 유형의 발광층(202)의 상부에 제4 금속 접합층(M04)이 형성된다.
단계 S105에서, 도 17과 결부된 도 18을 참조하면, 제2 베이스(B2)를 뒤집어 제4 금속 접합층(M04)이 제3 금속 접합층(M03)을 향하도록 하고, 제4 금속 접합층(M04)을 제3 금속 접합층(M03)과 접합하여 제2 금속층(201)을 형성한다.
단계 S106에서, 도 18과 결부된 도 19를 참조하면, 제2 베이스(B2)가 제거된다.
여기서, 제2 베이스(B2)가 제거된 후, 도 20을 참조하면, 단계 S106에서, 제2 유형의 발광층(202)이 박형화된다.
실시형태에 따르면, 제2 베이스(B2)가 제거되거나 제2 유형의 발광층(202)이 박형화된 후, 도 21을 참조하면, 단계 S106에서, 마이크로-갭 구조(06)가 제2 유형의 발광층(202)에 형성된다. 마이크로-갭 구조(06)는 제1 유형의 발광층(102)에서의 마이크로-갭 구조(06)를 형성하는 공정과 유사한 공정을 사용하여 형성된다. 따라서, 제2 유형의 발광층(202)에서의 마이크로-갭 구조(06)를 형성하는 공정의 설명은 반복하지 않는다.
이하 다시 도 6 내지 도 10을 참조하여, 본 개시의 실시형태에 따른 단계 S601 이후의 공정을 더 설명한다.
단계 S602에서, 도 8을 참조하면, 제2 유형의 발광층(202) 및 제2 금속층(201)은 제1 유형의 발광층(102)의 상부의 일부가 노출될 때까지 패터닝되고, 이로써 제1 유형의 발광층(102) 상의 제2 유형의 발광층(202)으로 이루어진 계단 구조를 형성한다.
보다 구체적으로, 제2 유형의 발광층(202) 및 제2 금속층(201)을 패터닝하는 공정은 포토리소그래피 및 플라즈마 에칭에 의해 수행될 수 있다. 제2 유형의 발광층(202) 및 제2 금속층(201)을 패터닝하는 공정은 또한, 제1 유형의 발광층(102)의 상부를 오버 에칭하는 단계를 포함한다. 패터닝 공정의 파라미터는 실제 필요에 따라 설정될 수 있으며, 여기에서 제한되지 않는다.
단계 S603에서, 도 9를 참조하면, 미리 설정된 제1 유형의 발광 영역(A01) 및 미리 설정된 제2 유형의 발광 영역(A02)에 따라, 제1 유형의 발광 영역(A01)에 있는 제1 유형의 발광층(102)을 제2 유형의 발광 영역(A02)에 있는 제1 유형의 발광층(102)으로부터 분할하도록, 그리고 제1 유형의 발광 영역(A01)에 있는 제1 금속층(101)을 제2 유형의 발광 영역(A02)에 있는 제1 금속층(101)으로부터 분할하도록, 제2 유형의 발광층(202), 제2 금속층(201), 제1 유형의 발광층(102) 및 제1 금속층(101)이 에칭된다. 단계 S603의 결과로서, 제1 금속층의 제1 세그먼트(101-1) 및 제1 유형의 발광층의 제1 세그먼트(102-1)를 포함하는 제1 유형의 LED(01)와, 제1 금속층의 제2 세그먼트(101-2), 제1 유형의 발광층의 제2 세그먼트(102-2), 제2 금속층의 제1 세그먼트(201-1), 및 제2 유형의 발광층의 제2 세그먼트(202-1)를 포함하는 제2 유형의 LED(02)가 형성된다.
여기서, 제2 유형의 발광층(202), 제2 금속층(201), 제1 유형의 발광층(102) 및 제1 금속층(101)을 에칭하는 공정은 포토리소그래피 및 에칭에 의해 수행된다. 에칭 공정의 파라미터는 실제 필요에 따라 설정될 수 있다.
실시형태에 따르면, 단계 S603의 결과로서, 복수의 멀티-컬러 발광 픽셀 유닛이 미리 설정된 픽셀 유닛 어레이에 따라 서로 분할된다. 이러한 방식으로, 픽셀 유닛 및/또는 픽셀 유닛의 어레이의 발광 트랜지스터는 하나의 분할 단계에 의해 마련될 수 있으며, 이는 공정을 단순화하고 생산 비용을 감소시키며, 특히 대량 생산을 용이하게 한다.
단계 S604에서, 도 10을 참조하면, 제1 유형의 발광층의 제1 세그먼트(102-1) 및 제2 유형의 발광 영역(A02)에 있는 제2 유형의 발광층의 제1 세그먼트(202-1)의 상부에 제2 금속층(201)의 추출 전극으로 기능하는 공유 상부 전극층(05)이 형성된다.
도 22는, 본 개시의 일 실시형태에 따른, 도 6에서의 단계 S604의 상세를 나타내는 흐름도이다. 도 23 내지 도 25는, 본 개시의 일 실시형태에 따른, 도 22에 도시된 단계에서 형성된 구조를 나타낸 단면도이다. 도 22를 참조하면, 단계 S604의 구체적인 공정은 다음의 단계를 포함한다.
단계 S401에서, 도 23을 참조하면, 제2 금속층의 제1 세그먼트(201-1)의 일부가 노출되도록, 제2 유형의 발광층의 제1 세그먼트(202-1)의 일부가 제거된다.
단계 S402에서, 도 24를 참조하면, 제1 전기 커넥터(203)가 제2 유형의 발광 영역(A02)에서 제2 금속층의 제1 세그먼트(201-1)의 측벽 및 상부, 제1 유형의 발광층의 제2 세그먼트(102-2)의 측벽, 및 제1 금속층의 제2 세그먼트(101-2)의 측벽에 형성된다.
도 26 내지 도 27은, 본 개시의 일 실시형태에 따른, 제1 전기 커넥터(203)를 제조하는 단계에서 형성된 구조를 나타낸 단면도들이다. 단계 S402에서, 제1 전기 커넥터(203)는 다음의 구체적인 단계에 의해 형성된다.
단계 S4021에서, 도 24와 결부된 도 26을 참조하면, 마스크(Y)가 제1 전기 커넥터(203)가 없는 영역을 차폐하도록 형성되고, 이로써 제2 유형의 발광 영역(A02)에서 제2 금속층의 제1 세그먼트(201-1)의 상부 및 측벽, 제1 유형의 발광층의 제2 세그먼트(102-2)의 측벽, 및 제1 금속층의 제2 세그먼트(101-2)의 측벽을 노출시킨다.
단계 S4022에서, 도 27을 참조하면, 단계 S4021을 완료한 후 기판(100) 상에 도전성 재료(203')가 증착된다.
단계 S4023에서, 도 10을 다시 참조하면, 제2 유형의 발광 영역(A02)에서 제2 금속층의 제1 세그먼트(201-1)의 상부 및 측벽, 제1 유형의 발광층의 제2 세그먼트(102-2)의 측벽, 및 제1 금속층의 제2 세그먼트(101-2)의 측벽에 제1 전기 커넥터(203)를 형성하도록, 마스크(Y) 및 마스크(Y) 상의 도전성 재료(203')가 제거된다.
이하, 공유 상부 전극층(05)을 제조하는 공정을 더 설명한다.
단계 S403에서, 도 25를 참조하면, 제1 유형의 발광 영역(A01), 제2 유형의 발광 영역(A02) 및 노출된 기판(100)의 표면을 덮도록 격리층(04)이 형성된다. 격리층(04)은 제1 유형의 발광 영역(A01)에서의 제1 유형의 발광층의 제1 세그먼트(102-1) 및 제2 유형의 발광 영역(A02)에서의 제2 유형의 발광층의 제1 세그먼트(202-1) 상에 개구를 갖는다.
단계 S404에서, 도 10을 다시 참조하면, 연속적인 공유 상부 전극층(05)이 예를 들어 증착에 의해 단계 S403 이후에 전체 기판(100) 상에 형성된다. 개구에 형성된 공유 상부 전극층(05)은 제1 유형의 발광 영역(A01)에서의 제1 유형의 발광층의 제1 세그먼트(102-1) 및 제2 유형의 발광 영역(A02)에서의 제2 유형의 발광층의 제1 세그먼트(202-1)에 연결된다.
도 28은, 본 개시의 일 실시형태에 따른, 제1 유형의 발광층(102) 및 제2 유형의 발광층(202)에 마이크로-갭 구조를 가지는 멀티-컬러 발광 픽셀 유닛의 구조를 나타낸다.
도 29는, 본 개시의 일 실시형태에 따른, 도 3에 도시된 바와 같은 멀티-컬러 발광 픽셀 유닛(3000)의 제조 방법을 나타내는 흐름도이다. 도 30 내지 도 34는, 본 개시의 일 실시형태에 따른, 도 6에 나타낸 단계에서 형성된 구조를 나타낸 단면도이다. 도 29를 참조하면, 도 3에 도시된 바와 같은, 멀티-컬러 발광 픽셀 유닛(3000)의 제조 방법은 다음의 단계를 포함한다.
단계 S701에서, 도 30을 참조하면, 아래에서 위로의 순서로 제1 금속층(101), 제1 유형의 발광층(102), 제2 금속층(201), 제2 유형의 발광층(202), 제3 금속층(301) 및 제3 유형의 발광층(302)을 포함하는 적층 구조가 기판(100) 상에 형성된다. 환언하면, 제1 유형의 발광층(102), 제2 유형의 발광층(202) 및 제3 유형의 발광층(302)은 아래에서 위로 기판(100) 상에 적층된다. 제1 금속층(101)은 제1 유형의 발광층(102)의 하부에 형성된다. 제2 금속층(201)은 제2 유형의 발광층(202)의 하부에 형성된다. 제3 금속층(301)은 제3 유형의 발광층(302)의 하부에 형성된다. 제2 금속층(201)은 제1 유형의 발광층(102)과 제2 유형의 발광층(202) 사이에 배열된다. 제3 금속층(301)은 제2 유형의 발광층(202)과 제3 유형의 발광층(302) 사이에 배열된다.
도 35는, 본 개시의 일 실시형태에 따른, 도 29에서의 단계 S701의 상세를 나타내는 흐름도이다. 도 30과 결부된 도 35를 참조하면, 단계 S701은 다음의 단계를 더 포함한다. 본 실시형태의 단계 S801 내지 S809에서 형성된 구조는 도면에 도시되지 않았음에 유의한다. 그러나, 본 실시형태의 단계 S801 내지 S809는 상술한 실시형태의 단계 S101 내지 S109를 참조하여 당업자에 의해 이해될 수 있다.
단계 S801에서, 기판(100) 상에 제1 금속 접합층이 형성되고, 제1 베이스 상에 제1 유형의 발광층(102)이 형성되고, 제1 유형의 발광층(102)의 상부에 제2 금속 접합층이 형성된다.
보다 구체적으로, 제1 금속 접합층은 증착, 스퍼터링 등과 같은 물리적 기상 증착에 의해 마련될 수 있지만 이에 제한되지 않는다. 제1 베이스의 재료는 제1 유형의 발광층(10)에 따라 설계된다. 예를 들어, 제1 베이스는 질화갈륨(GaN)계 일 수 있다. 제1 유형의 발광층(102)은 제1 베이스 상의 에피택셜 성장에 의해 만들어질 수 있지만 이에 제한되지 않는다. 제2 금속 접합층은 증착과 같은 물리적 기상 증착에 의해 마련될 수 있지만, 이에 제한되지 않는다.
단계 S802에서, 제2 금속 접합층이 제1 금속 접합층을 향하도록 제1 베이스를 뒤집고, 제2 금속 접합층이 제1 금속 접합층과 접합되어 제1 금속층(101)을 형성한다.
단계 S803에서, 제1 베이스가 제거된다.
여기서, 제1 베이스가 제거된 후, 단계 S803은 제1 유형의 발광층(102)을 박형화하는 단계를 더 포함할 수 있다. 또한, 제1 베이스가 제거되거나 제1 유형의 발광층(102)이 박형화된 후, 그리고 제3 금속 접합층이 형성되기 전에, 도 36을 참조하면, 단계 S803은 제1 유형의 발광층(102)에 마이크로-갭 구조(06)를 형성하는 단계를 더 포함할 수 있다. 마이크로-갭 구조(06)는 포토리소그래피 및 에칭에 의해 형성되지만 이에 제한되지 않는다. 포토리소그래피에서, 리소그래피 패턴은 마이크로-갭 구조(06)의 치수에 따라 설계된다. 실시형태에 따르면, 마이크로-갭 구조 패턴의 단면 치수는 2nm 이하이다.
단계 S804에서, 제1 유형의 발광층(102) 상에 제3 금속 접합층이 형성되고, 제2 베이스 상에 제2 유형의 발광층(202)이 형성되고, 제2 유형의 발광층(202)의 상부에 제4 금속 접합층이 형성된다.
단계 S805에서, 제4 금속 접합층이 제3 금속 접합층을 향하도록 제2 베이스를 뒤집고, 이어서 제4 금속 접합층이 제3 금속 접합층과 접합되어 제2 금속층(201)을 형성한다.
단계 S806에서, 제2 베이스가 제거된다.
여기서, 제2 베이스가 제거된 후, 단계 S106은 제2 유형의 발광층(202)을 박형화하는 단계를 더 포함할 수 있다. 또한, 제2 베이스가 제거되거나 제2 유형의 발광층(202)이 박형화된 후, 도 36을 참조하면, 단계 S106은 제2 유형의 발광층(202)에 마이크로-갭 구조(06)를 형성하는 단계를 더 포함한다. 마이크로-갭 구조(06)는 전술한 마이크로-갭 구조(06)를 형성하는 공정과 유사한 공정을 사용하여 형성될 수 있다. 따라서, 마이크로-갭 구조(06)를 형성하는 공정에 대한 설명은 반복하지 않는다.
단계 S807에서, 제2 유형의 발광층(202) 상에 제5 금속 접합층이 형성되고, 제3 베이스 상에 제3 유형의 발광층(302)이 형성되고, 제3 유형의 발광층(302) 상부에 제6 금속 접합층이 형성된다.
단계 S808에서, 제6 금속 접합층이 제5 금속 접합층을 향하도록 제3 베이스를 뒤집고, 이어서 제6 금속 접합층이 제5 금속 접합층과 접합되어 제3 금속층(301)을 형성한다.
단계 S809에서, 제3 베이스가 제거된다.
여기서, 제3 베이스가 제거된 후, 단계 S109는 제3 유형의 발광층(302)을 박형화하는 단계를 더 포함할 수 있다. 또한, 제3 베이스가 제거되거나 제3 유형의 발광층(302)이 박형화된 후, 도 36을 참조하면, 단계 S109는 제3 유형의 발광층(302)에 마이크로-갭 구조(06)를 형성하는 단계를 더 포함한다. 마이크로-갭 구조(06)는 전술한 마이크로-갭 구조(06)를 형성하는 공정과 유사한 공정을 사용하여 형성될 수 있다. 따라서, 마이크로-갭 구조(06)를 형성하는 공정에 대한 설명은 반복하지 않는다.
도 36은 제1 유형의 발광층(102), 제2 유형의 발광층(202) 및 제3 유형의 발광층(302)에서의 마이크로-갭 구조(06)를 예시한다.
이하, 다시 도 30 내지 도 34를 참조하여, 단계 S701 이후의 공정을 더 설명한다.
단계 S702에서, 도 31을 참조하면, 제3 유형의 발광층(302) 및 제3 금속층(301)이, 제2 유형의 발광층(202)의 상부의 일부가 노출될 때까지 패터닝되고, 이로써 제2 유형의 발광층(202) 상의 제3 유형의 발광층(302)으로 이루어진 계단 구조를 형성한다.
보다 구체적으로, 계단 구조는 제3 유형의 발광층(302) 및 제3 금속층(301)을 포함한다. 제3 유형의 발광층(302) 및 제3 금속층(301)을 패터닝하는 공정은 또한, 제1 유형의 발광층(102)의 상부를 오버 에칭하는 단계를 포함한다.
단계 S703에서, 도 32를 참조하면, 제2 유형의 발광층(202) 및 제2 금속층(201)이, 제1 유형의 발광층(202)의 상부의 일부가 노출될 때까지 더 패터닝되고, 이로써 제1 유형의 발광층(102) 상의 제2 유형의 발광층(202)에 의해 이루어진 계단 구조를 형성한다.
보다 구체적으로, 계단 구조는 제2 유형의 발광층(202) 및 제2 금속층(201)에 의해 이루어진다. 패터닝 공정은 포토리소그래피 및 플라즈마 에칭에 의해 수행될 수 있다. 제2 유형의 발광층(202) 및 제2 금속층(201)을 패터닝하는 공정은 또한, 제1 유형의 발광층(102)의 상부를 오버 에칭하는 단계를 포함한다. 패터닝 공정의 파라미터는 실제 필요에 따라 설정될 수 있고, 여기서 제한되지 않는다.
단계 S704에서, 도 33을 참조하면, 미리 설정된 제1 유형의 발광 영역(A01), 미리 설정된 제2 유형의 발광 영역(A02) 및 미리 설정된 제3 유형의 발광 영역(A03)에 따라, 제1 유형의 발광 영역(A01)에서의 제1 유형의 발광층(102)을 제2 유형의 발광 영역(A02)에서의 것과 제3 유형의 발광 영역(A03)에서의 것으로부터 분할하고, 제1 유형의 발광 영역(A01)에서의 제1 금속층(101)을 제2 유형의 발광 영역(A02)에서의 것과 제3 유형의 발광 영역(A03)에서의 것으로부터 분할하고, 제2 유형의 발광 영역(A02)에서의 제2 유형의 발광층(202)을 제3 유형의 발광 영역(A03)에서의 것으로부터 분할하고, 그리고 제2 유형의 발광 영역(A02)에서의 제2 금속층(201)을 제3 유형의 발광 영역(A03)에서의 것으로부터 분할하도록, 제3 유형의 발광층(302), 제3 금속층(301), 제2 유형의 발광층(202), 제2 금속층(201), 제1 유형의 발광층(102) 및 제1 금속층(101)이 에칭된다. 단계 S704의 결과로서, 제1 금속층의 제1 세그먼트(101-1) 및 제1 유형의 발광층의 제1 세그먼트(102-1)를 포함하는 제1 유형의 LED(01), 제1 금속층의 제2 세그먼트(101-2), 제1 유형의 발광층의 제2 세그먼트(102-2), 제2 금속층의 제1 세그먼트(201-1), 및 제2 유형의 발광층의 제1 세그먼트(202-1)를 포함하는 제2 유형의 LED(02), 및 제1 금속층의 제3 세그먼트(101-3), 제1 유형의 발광층의 제3 세그먼트(102-3), 제2 금속층의 제2 세그먼트(201-2), 제2 유형의 발광층의 제2 세그먼트(202-2), 제3 금속층의 제1 세그먼트(301-1), 및 제3 유형의 발광층의 제1 세그먼트(302-1)를 포함하는 제3 유형의 LED(03)가 형성된다.
여기서, 에칭 공정은 포토리소그래피 및 에칭 공정에 의해 수행되며, 그 파라미터는 실제 필요에 따라 설정될 수 있다.
일 실시형태에 따르면, 단계 S704의 결과로서, 복수의 멀티-컬러 발광 픽셀 유닛이 미리 설정된 픽셀 유닛 어레이에 따라 서로 분할된다. 따라서, 픽셀 유닛 및/또는 픽셀 유닛의 어레이의 발광 트랜지스터가 하나의 분할 단계에 의해 마련될 수 있으며, 이는 공정을 단순화하고 생산 비용을 감소시키며 특히 대규모 생산을 용이하게 한다.
단계 S705에서, 도 34를 참조하면, 제2 금속층의 제1 세그먼트(201-1)의 추출 전극 및 제3 금속층의 제1 세그먼트(301-1)의 추출 전극으로서 기능하는 공유 상부 전극층(05)이 제1 유형의 발광층의 제1 세그먼트(102-1), 제2 유형의 발광층의 제1 세그먼트(202-1), 및 제3 유형의 발광층의 제1 세그먼트(302-1)의 상부에 형성된다.
도 37은, 본 개시의 일 실시형태에 따른, 도 29의 단계 S705의 상세를 나타내는 흐름도이다. 도 38 내지 도 40은 도 37에 도시된 단계에서 형성된 구조를 나타낸 단면도이다. 도 37을 참조하면, 단계 S705는 다음의 단계를 더 포함한다.
단계 S501에서, 도 38을 참조하면, 제2 금속층의 제1 세그먼트(201-1)의 일부 및 제3 금속층의 제1 세그먼트(301-1)의 일부가 노출되도록, 제3 유형의 발광층의 제1 세그먼트(302-1)의 일부 및 제2 유형의 발광층의 제1 세그먼트(202-1)의 일부가 제거된다.
단계 S502에서, 도 39를 참조하면, 제1 전기 커넥터(203)는 제2 유형의 발광 영역(A02)에서 제2 금속층의 제1 세그먼트(201-1)의 측벽 및 상부, 제1 유형의 발광층의 제2 세그먼트(102-2)의 측벽, 및 제1 금속층의 제2 세그먼트(101-2)의 측벽에 형성되고, 제2 전기 커넥터(303)는 제3 유형의 발광 영역(A03)에서 제3 금속층의 제1 세그먼트(301-1)의 상부 및 측벽, 제2 유형의 발광층의 제2 세그먼트(202-2)의 측벽, 제2 금속층의 제2 세그먼트(201-2)의 측벽, 제1 유형의 발광층의 제3 세그먼트(102-3)의 측벽, 및 제1 금속층의 제3 세그먼트(101-3)의 측벽에 형성된다.
보다 구체적으로, 도 39를 참조하면, 제1 전기 커넥터(203) 및 제2 전기 커넥터(303)를 제조하는 공정은 다음의 단계를 더 포함한다. 다음의 단계 S5021 내지 S5023은 도면에 도시하지 않았지만, 단계 S5021 내지 S5023은 상술한 실시형태의 단계 S4021 내지 S4023을 참조하여 당업자에 의해 이해될 수 있음에 유의한다.
단계 S5021에서, 제1 전기 커넥터(203) 및 제2 전기 커넥터(303)가 없는 영역을 차폐하도록 기판(100) 상에 마스크가 형성되고, 이로써 제2 유형의 발광 영역(A02)에서 제2 금속층의 제1 세그먼트(201-1)의 상부 및 측벽, 제1 유형의 발광층의 제2 세그먼트(102-2)의 측벽, 및 제1 금속층의 제2 세그먼트(101-2)의 측벽을 노출시키고, 제3 유형의 발광 영역(A03)에서 제3 금속층의 제1 세그먼트(301-1)의 상부 및 측벽, 제2 유형의 발광층의 제2 세그먼트(202-2)의 측벽, 제2 금속층의 제2 세그먼트(201-2)의 측벽, 제1 유형의 발광층의 제3 세그먼트(102-3)의 측벽, 및 제1 금속층의 제3 세그먼트(101-3)의 측벽을 노출시킨다.
단계 S5022에서, 단계 S5021을 완료한 후 기판(100) 상에 도전성 재료가 증착된다.
단계 S5023에서, 도 39를 참조하면, 제2 유형의 발광 영역(A02)에서 제2 금속층의 제1 세그먼트(201-1)의 상부 및 측벽, 제1 유형의 발광층의 제2 세그먼트(102-2)의 측벽, 및 제1 금속층의 제2 세그먼트(101-2)의 측벽에 제1 전기 커넥터(203)를 형성하고, 제3 유형의 발광 영역(A03)에서 제3 금속층의 제1 세그먼트(301-1)의 상부 및 측벽, 제2 유형의 발광층의 제2 세그먼트(202-2)의 측벽, 제2 금속층의 제2 세그먼트(201-2)의 측벽, 제1 유형의 발광층의 제3 세그먼트(102-3)의 측벽, 및 제1 금속층의 제3 세그먼트(101-3)의 측벽에 제2 전기 커넥터(303)를 형성하도록, 마스크 및 마스크 상의 도전성 재료가 제거된다.
이하, 공유 상부 전극층(05)을 제조하는 공정을 더 설명한다.
단계 S503에서, 도 40을 참조하면, 제1 유형의 발광 영역(A01), 제2 유형의 발광 영역(A02), 제3 유형의 발광 영역(A03), 및 노출된 기판(100)의 표면을 덮도록 격리층(04)이 형성된다. 격리층(04)은 제1 유형의 발광층의 제1 세그먼트(102-1) 상에, 제2 유형의 발광층의 제1 세그먼트(202-1) 상에, 그리고 제3 유형의 발광층의 제1 세그먼트(302-1) 상에 개구를 갖는다.
단계 S504에서, 도 34를 다시 참조하면, 연속적인 공유 상부 전극층(05)이 단계 S503 이후에 전체 기판(100) 상에 형성된다. 개구에 증착된 공유 상부 전극층(05)은 제1 유형의 발광층의 제1 세그먼트(102-1)에, 제2 유형의 발광층의 제1 세그먼트(202-1)에, 그리고 제1 유형의 발광층의 제1 세그먼트(302)에 연결된다.
상술한 바와 같이, 본 개시의 실시형태에 따른 멀티-컬러 발광 픽셀 유닛의 제조 방법에서는, 모든 유형의 LED에서의 막 증착(film deposition) 공정이 동시에 수행될 수 있기 때문에, LED는 개별적으로 마련함이 없이 동시에 마련될 수 있으며, 이로써 멀티-컬러 발광 픽셀 유닛과 마이크로-LED 디스플레이 패널을 제조하는 공정을 단순화하고 대량 생산을 용이하게 한다. 본 개시의 실시형태들에 따른 제조 방법의 결과로, 서로 다른 유형의 LED들이 서로 간에 짧은 거리를 두고 동일한 기판 상에 나란히 배열된다. 따라서 LED 및 LED로 이루어진 디스플레이 패널의 사이즈를 줄일 수 있다. 예를 들어 각 LED의 사이즈는 40㎛×40㎛일 수 있다. 또한, 상이한 유형의 LED의 상부는 동일한 수평면에 있지 않다. 즉, 다른 유형의 LED의 상부에 다른 유형의 발광층을 노출시키도록, 다른 유형의 LED의 높이가 동일하지 않으므로, 발광 영역을 보장하고 모든 LED의 발광 효율을 향상시키고, 다양한 LED의 통합을 개선한다. 본 개시의 실시형태의 픽셀 유닛에 의해 형성된 마이크로-LED 디스플레이 패널은 선명한 화상 디스플레이 및 고해상도를 갖는다. 또한, 전기 커넥터는 제M 유형의 LED에서의 모든 금속층을 연결하므로, 제M 유형의 LED에서 최상부 발광층인 제M 유형의 발광층은 발광하는 반면 제M 유형의 LED에서 다른 발광층은 다른 발광층 각각의 양측에 배치된 금속층이 전기적으로 서로 연결되기 때문에 단락된다. 예를 들어, 제M 유형의 LED에서, 제1 유형의 발광층의 양측에 배치된 제1 유형의 금속층과 제2 유형의 금속층이 서고 전기적으로 연결되기 때문에, 제1 유형의 발광층이 단락되고; 제2 유형의 발광층의 양측에 배치된 제2 유형의 금속층과 제3 유형의 금속층이 서로 전기적으로 연결되기 때문에 제2 유형의 발광층이 단락되고; 등등이다. 따라서, 다양한 유형의 LED는 서로 영향을 미치지 않고 개별적으로 발광한다. 또한, 발광층에서의 마이크로-갭은 발광층의 발광 효율에 영향을 미치지 않으면서 발광층 내부의 응력을 해제하고 그 휘어짐을 방지할 수 있어 제품 수율을 향상시킬 수 있다.
본 발명을 그 바람직한 실시형태를 참조하여 구체적으로 도시하고 설명하였지만, 당업자라면 첨부된 청구범위에 의해 규정되는 본 발명의 사상 및 범위를 일탈하지 않으면서 형태 및 세부사항의 다양한 변경이 이루어질 수 있음을 이해할 것이다.
Claims (17)
- 멀티-컬러 발광 픽셀 유닛으로서,
기판; 및
상기 기판 상에 형성된 발광 트랜지스터를 포함하고, 상기 발광 트랜지스터는:
상기 기판 상에 형성된 하부 도전층 및 상기 하부 도전층 위에 형성된 상부 도전층;
상기 상부 도전층과 상기 하부 도전층 사이에 형성된 상측(upper) 발광층;
상기 상측 발광층과 상기 하부 도전층 사이에 형성된 적어도 하나의 하측(lower) 발광층; 및
상기 적어도 하나의 하측 발광층과 상기 하부 도전층을 전기적으로 연결하는 전기 커넥터를 포함하는,
멀티-컬러 발광 픽셀 유닛. - 제1항에 있어서,
상기 상측 발광층과 상기 적어도 하나의 하측 발광층 사이에 형성된 금속층을 더 포함하는, 멀티-컬러 발광 픽셀 유닛. - 제2항에 있어서,
상기 전기 커넥터는 상기 금속층, 상기 적어도 하나의 하측 발광층 및 상기 하부 도전층의 측면들에 부착되고 접촉하는, 멀티-컬러 발광 픽셀 유닛. - 제2항에 있어서,
상기 전기 커넥터는 상기 금속층 및 상기 하부 도전층의 측면들에 부착되고 접촉하는, 멀티-컬러 발광 픽셀 유닛. - 제1항에 있어서,
상기 전기 커넥터는 상기 발광 트랜지스터의 측면에 부착되고 접촉하는, 멀티-컬러 발광 픽셀 유닛. - 제1항에 있어서,
상기 적어도 하나의 하측 발광층은:
상기 상측 발광층과 상기 하부 도전층 사이에 형성된 제1 하측 발광층; 및
상기 제1 하측 발광층과 상기 하부 도전층 사이에 형성된 제2 하측 발광층을 포함하는, 멀티-컬러 발광 픽셀 유닛. - 제6항에 있어서,
상기 전기 커넥터는 상기 제1 하측 발광층과 상기 제2 하측 발광층을 전기적으로 연결하는, 멀티-컬러 발광 픽셀 유닛. - 제6항에 있어서,
상기 상측 발광층과 상기 제1 하측 발광층 사이에 형성된 제1 금속층; 및
상기 제1 하측 발광층과 상기 제2 하측 발광층 사이에 형성된 제2 금속층을 더 포함하는, 멀티-컬러 발광 픽셀 유닛. - 제8항에 있어서,
상기 전기 커넥터는 상기 제1 금속층, 상기 제2 금속층, 상기 제1 하측 발광층, 상기 제2 하측 발광층 및 상기 하부 도전층의 측면들에 부착되고 접촉하는, 멀티-컬러 발광 픽셀 유닛. - 제8항에 있어서,
상기 전기 커넥터는 상기 제1 금속층, 상기 제2 금속층 및 상기 하부 도전층의 측면들에 부착되고 접촉하는, 멀티-컬러 발광 픽셀 유닛. - 제1항에 있어서,
상기 발광 트랜지스터는 청색 발광 트랜지스터이고, 상기 상측 발광층은 청색 발광층인, 멀티-컬러 발광 픽셀 유닛. - 제11항에 있어서,
상기 적어도 하나의 하측 발광층은 적색 발광층 및 녹색 발광층을 포함하는, 멀티-컬러 발광 픽셀 유닛. - 제12항에 있어서,
상기 전기 커넥터는 상기 적색 발광층과 상기 녹색 발광층 모두를 상기 하부 도전층에 전기적으로 연결하는, 멀티-컬러 발광 픽셀 유닛. - 제1항에 있어서,
상기 발광 트랜지스터는 녹색 발광 트랜지스터이고, 상기 상측 발광층은 녹색 발광층인, 멀티-컬러 발광 픽셀 유닛. - 제14항에 있어서,
상기 적어도 하나의 하측 발광층은 적색 발광층을 포함하는, 멀티-컬러 발광 픽셀 유닛. - 제14항에 있어서,
상기 전기 커넥터는 상기 적색 발광층을 상기 하부 도전층에 전기적으로 연결하는, 멀티-컬러 발광 픽셀 유닛. - 제1항의 멀티-컬러 발광 픽셀 유닛을 포함하는, 마이크로 디스플레이 패널.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/567,123 US11362133B2 (en) | 2019-09-11 | 2019-09-11 | Multi-color LED pixel unit and micro-LED display panel |
| US16/567,123 | 2019-09-11 | ||
| PCT/IB2020/000733 WO2021048622A1 (en) | 2019-09-11 | 2020-09-11 | Multi-color led pixel unit and micro-led display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220061911A true KR20220061911A (ko) | 2022-05-13 |
Family
ID=74851390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217035536A KR20220061911A (ko) | 2019-09-11 | 2020-09-11 | 멀티-컬러 led 픽셀 유닛 및 마이크로-led 디스플레이 패널 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11362133B2 (ko) |
| EP (1) | EP4029057A4 (ko) |
| JP (1) | JP2022549041A (ko) |
| KR (1) | KR20220061911A (ko) |
| CN (1) | CN114788002A (ko) |
| AU (1) | AU2020346416A1 (ko) |
| SG (1) | SG11202109449PA (ko) |
| WO (1) | WO2021048622A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355480B1 (en) * | 2020-01-27 | 2022-06-07 | Facebook Technologies, Llc | Micropixellation for alignment-free assembly |
| US11114587B1 (en) * | 2020-02-25 | 2021-09-07 | Odyssey Semiconductor, Inc. | Streamlined GaN-based fabrication of light emitting diode structures |
| US11476299B2 (en) * | 2020-08-31 | 2022-10-18 | Hong Kong Beida Jade Bird Display Limited | Double color micro LED display panel |
| WO2024033904A1 (en) * | 2022-08-12 | 2024-02-15 | Jade Bird Display (shanghai) Limited | Multi-color led pixel unit and micro-led display panel |
| WO2024207420A1 (en) * | 2023-04-07 | 2024-10-10 | Jade Bird Display (shanghai) Limited | Micro led pixel and micro led panel |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3755521B2 (ja) * | 2003-06-13 | 2006-03-15 | セイコーエプソン株式会社 | 有機ｅｌ装置とその駆動方法、照明装置、及び電子機器 |
| KR100987451B1 (ko) * | 2003-12-04 | 2010-10-13 | 엘지전자 주식회사 | 면발광 소자 |
| US7816859B2 (en) | 2007-04-30 | 2010-10-19 | Global Oled Technology Llc | White light tandem OLED |
| KR101316752B1 (ko) * | 2007-05-31 | 2013-10-08 | 삼성디스플레이 주식회사 | 백색 유기발광소자 |
| KR101365824B1 (ko) | 2010-10-22 | 2014-02-20 | 엘지디스플레이 주식회사 | 유기전계발광소자 |
| JP5617700B2 (ja) | 2011-03-07 | 2014-11-05 | セイコーエプソン株式会社 | 発光装置および発光装置の製造方法 |
| JP6192431B2 (ja) * | 2013-08-21 | 2017-09-06 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置の駆動方法、及び有機ｅｌ表示装置 |
| US9142595B2 (en) * | 2013-10-18 | 2015-09-22 | OLEDWorks LLC | Color-tunable OLED lighting device |
| CN104681724A (zh) | 2013-11-29 | 2015-06-03 | 海洋王照明科技股份有限公司 | 有机电致发光器件及其制备方法 |
| KR102302850B1 (ko) * | 2014-10-22 | 2021-09-23 | 삼성디스플레이 주식회사 | 발광 소자 |
| US9825088B2 (en) * | 2015-07-24 | 2017-11-21 | Epistar Corporation | Light-emitting device and manufacturing method thereof |
| US10032757B2 (en) * | 2015-09-04 | 2018-07-24 | Hong Kong Beida Jade Bird Display Limited | Projection display system |
| CN106531772B (zh) | 2016-12-27 | 2020-01-31 | 武汉华星光电技术有限公司 | Oled显示装置及其制作方法 |
| US11282981B2 (en) * | 2017-11-27 | 2022-03-22 | Seoul Viosys Co., Ltd. | Passivation covered light emitting unit stack |
| CN110767670B (zh) | 2019-10-31 | 2022-11-15 | 成都辰显光电有限公司 | 显示面板、显示装置和显示面板的制作方法 |
-
2019
- 2019-09-11 US US16/567,123 patent/US11362133B2/en active Active
-
2020
- 2020-09-11 EP EP20863087.1A patent/EP4029057A4/en active Pending
- 2020-09-11 AU AU2020346416A patent/AU2020346416A1/en active Pending
- 2020-09-11 KR KR1020217035536A patent/KR20220061911A/ko unknown
- 2020-09-11 CN CN202080063585.5A patent/CN114788002A/zh active Pending
- 2020-09-11 WO PCT/IB2020/000733 patent/WO2021048622A1/en unknown
- 2020-09-11 JP JP2021552509A patent/JP2022549041A/ja active Pending
- 2020-09-11 SG SG11202109449PA patent/SG11202109449PA/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021048622A1 (en) | 2021-03-18 |
| SG11202109449PA (en) | 2021-09-29 |
| US11362133B2 (en) | 2022-06-14 |
| CN114788002A (zh) | 2022-07-22 |
| EP4029057A4 (en) | 2023-10-18 |
| JP2022549041A (ja) | 2022-11-24 |
| EP4029057A1 (en) | 2022-07-20 |
| US20210074761A1 (en) | 2021-03-11 |
| AU2020346416A1 (en) | 2021-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20220063118A (ko) | 멀티-컬러 led 픽셀 유닛 및 마이크로-led 디스플레이 패널 | |
| KR20220061911A (ko) | 멀티-컬러 led 픽셀 유닛 및 마이크로-led 디스플레이 패널 | |
| JP7555946B6 (ja) | 多色ｌｅｄピクセルユニットおよびマイクロｌｅｄディスプレイパネル | |
| KR20220061913A (ko) | 멀티-컬러 led 픽셀 유닛 및 마이크로-led 디스플레이 패널 | |
| JP4080456B2 (ja) | アクティブマトリクス有機電界発光表示装置 | |
| US10381400B2 (en) | Method of manufacturing light emitting device | |
| KR20180060704A (ko) | 수직 적층형 마이크로 디스플레이 | |
| KR20220061912A (ko) | 멀티-컬러 발광 픽셀 유닛을 제조하는 방법 | |
| CN113380929A (zh) | 显示面板制造方法、显示面板及显示设备 | |
| US20220392952A1 (en) | Multi-color led pixel unit and micro-led display panel | |
| JP7558185B6 (ja) | 多色ｌｅｄピクセル単位およびマイクロｌｅｄディスプレイパネル | |
| TWI856777B (zh) | 多色ｌｅｄ像素單元和微型ｌｅｄ顯示面板 | |
| US20220375987A1 (en) | Multi-color led pixel unit and micro-led display panel | |
| JP7558960B6 (ja) | 多色発光ピクセルユニットを製造する方法 | |
| WO2024033904A1 (en) | Multi-color led pixel unit and micro-led display panel | |
| WO2016064697A1 (en) | Wafer scale integration of red, green, and blue leds | |
| JP7091598B2 (ja) | 発光装置の製造方法 | |
| KR20230085351A (ko) | 마이크로 반도체 적층 발광소자 및 그 제조 방법 |