KR20220059740A

KR20220059740A - 인쇄회로기판

Info

Publication number: KR20220059740A
Application number: KR1020200145285A
Authority: KR
Inventors: 김정수; 이진원; 전우석
Original assignee: 삼성전기주식회사
Priority date: 2020-11-03
Filing date: 2020-11-03
Publication date: 2022-05-10
Also published as: CN114449750A; US11229117B1

Abstract

본 개시는, 일면과 타면에 금속층이 배치된 절연층; 상기 절연층 및 금속층을 관통하는 관통홀; 상기 관통홀의 두께 방향 중앙부에 배치된 제1 도금층; 및 상기 관통홀 내에 배치되는 플러그; 를 포함하는, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}

본 개시는 인쇄회로기판에 관한 것이다.

최근 고속 데이터 처리 및 데이터 양의 증가 등으로 인해 기존 CPU(Central Processing Unit) 시장 이외의 영역에서도 FCB(Flip-Chip Ball Grid Array)기판에 대한 다양한 시장에서의 수요가 증가되고 있으며, 기존 CPU 위주의 제품구조 에서 다양한 구조의 제품으로 다변화 되고 있다. 제품의 다변화에 따른 다양한 디자인의 패키지용 기판수요가 있으며, 층별 디자인의 밀집도 또한 기존대비 높아지고 있다.

최근 수요가 특히 증가되고 있는 서버, 2.5D Package 제품의 경우 입출력 단자(I/O) 및 메모리 추가에 따른 기판 사이즈가 커지는 추세이며,기판의 사이즈 증가로 인해 보이드(Void) 등의 문제가 발생할 수 있다.

본 개시의 여러 목적 중 하나는 관통홀 내 보이드(Void) 발생의 방지에 유리한 인쇄회로기판을 제공하는 것이다.

본 개시의 여러 목적 중 다른 하나는, 관통홀 내 도금 면적 증가를 통해 신호 전달 시 신뢰성이 향상된 인쇄회로기판을 제공하는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 코어가 두꺼운 인쇄회로기판에 있어서, 관통홀 내에 플러깅(Plugging) 시 발생하는 보이드 또는 미충진을 해결하기 위하여 관통홀 내 브릿지 도금 방식을 이용하여 플러그를 배치한 인쇄회로기판을 제공하는 것이다.

예를 들면, 일례에 따른 인쇄회로기판은 일면과 타면에 금속층이 배치된 절연층; 상기 절연층 및 금속층을 관통하는 관통홀; 상기 관통홀 내에 배치되어, 상기 관통홀을 제1 및 제2 영역으로 분리시키는 제1 도금층; 및 상기 관통홀 내에 배치되는 플러그; 를 포함하는 것일 수 있다.

또는, 일례에 따른 인쇄회로기판은 절연층; 상기 절연층을 관통하는 복수의 관통홀; 상기 복수의 관통홀 각각에 배치된 복수의 플러그; 및 상기 복수의 플러그 각각을 관통하는 제1 도금층; 을 포함하는 것일 수도 있다.

본 개시의 여러 효과 중 하나로 관통홀 내 보이드(Void) 발생의 방지에 유리한 인쇄회로기판을 제공할 수 있다.

본 개시의 여러 효과 중 다른 하나로 관통홀 내 도금 면적 증가를 통해 신호 전달 시 신뢰성이 향상된 인쇄회로기판을 제공할 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은, 본 발명의 일례에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.
도 4은 코어기판의 일례를 개략적으로 나타낸 단면도다.
도 5는 도 4의 코어기판에 관통홀을 가공한 구조를 개략적으로 나타낸 단면도다.
도 6은 도 5의 코어기판에 제1 도금층이 배치된 구조를 개략적으로 나타낸 단면도다.
도 7은 도 6의 A영역을 개략적으로 나타낸 확대도다.
도 8은 도 7의 구조에 플러그를 배치한 구조를 개략적으로 나타낸 단면도다.
도 9는 도 8의 구조에 브러쉬 공정을 수행한 구조를 개략적으로 나타낸 단면도다.
도 10은 도 9의 구조에 제2 도금층이 배치된 구조를 개략적으로 나타낸 공정 단면도다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.

도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 전자부품 내장기판 (1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자부품 내장기판(1121)은 다층 인쇄회로기판 내에 전자부품이 내장된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.

인쇄회로기판

도 3은, 본 발명의 일례에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.

도 3을 참조하면, 일례에 따른 인쇄회로기판(100)은, 절연층(20), 절연층의 일면과 타면에 배치된 금속층(30), 절연층(20) 및 금속층(30)을 관통하는 관통홀(40), 관통홀(40) 중앙부, 관통홀(40) 내벽 및 금속층(30) 상에 배치되는 제1 도금층(110), 관통홀(40) 내 제1 도금층(110) 상에 배치되는 플러그(210, 220) 및 플러그(220, 22) 및 제1 도금층(110) 상에 배치된 제2 도금층(120)을 포함할 수 있다.

일례에 따른 인쇄회로기판(100)은, 후술하는 공정에 따라, 플러그(210, 220)가 관통홀(40) 내부 영역 중 제1 도금층(110)에 의해 분리된 두 영역에 각각 별도로 배치될 수 있다. 따라서, 관통홀(40)에 일괄적으로 플러그를 배치하는 공정에 비하여, 보이드(Void) 발생 또는 미충진 영역 발생을 효과적으로 방지할 수 있다. 플러그(210, 220)는 각각 플러깅(Plugging) 공정의 수행을 통해 배치될 수 있다.

한편, 일례에 따른 인쇄회로기판(100)은, 후술하는 공정에 따라, 관통홀(40)이 플러그(210, 220)로 모두 충진된 구조에 비하여, 관통홀(40)의 두께 방향(T)(T) 중앙부에 제1 도금층(110)이 배치될 수 있다. 제1 도금층(110)은 관통홀(40)의 두께 방향(T)(T) 중앙부 뿐만 아니라 관통홀(40)의 내벽에도 배치되며, 금속층(30) 상에도 연장되어 배치될 수 있다. 이러한 구조를 통해, 관통홀(40)이 플러그(210, 220)로 모두 충진된 구조에 비하여 관통홀(40) 내부의 도금 면적이 증가하게 되므로 신호 전송 속도 및 신뢰성이 향상될 수 있다.

한편, 일례에 따른 인쇄회로기판(100)은, 후술하는 공정에 따라, 제1 도금층(110)이 관통홀(40)의 폭 방향 중앙부에서 두께가 가장 얇도록 배치될 수 있다. 본 발명에 따른 제1 도금층(110)은, 후술하는 바와 같이 펄스 전류의 방향이 주기적으로 역전하는 Pulse Periodical Reverse(PPR) 도금 공정에 의해 도금될 수 있으며, 그에 따라 관통홀(40)의 내벽에서부터 도금되어 관통홀(40)의 폭 방향 중앙부까지 도금되는 구조를 가질 수 있고, 이를 통해, 관통홀(40)을 두 영역으로 분리시키도록 제1 도금층(110)이 배치될 수 있다. 제1 도금층(110)이 관통홀(40) 내에 배치된 영역 중, 관통홀(40)의 폭 방향 중앙부에서 가장 적게 도금되어, 그 두께가 다른 관통홀(40) 내의 제1 도금층(110)에 비하여 얇을 수 있다.

이하, 본 발명에 따른 인쇄회로기판(100)의 구조를 각각 세분화하여 설명하도록 한다.

절연층(20)은, 본 발명에 따른 인쇄회로기판(100)에서, 코어 역할을 수행할 수 있도록 코어기판(10)의 일부로서 배치된다. 코어기판(10)은 동박적층판(CCL. Copper Clad Laminate)일 수 있으며, 절연층(20)의 양면에 얇은 금속층(30)으로써 동박층이 적층된 형태일 수 있다. 절연층(20)은 각각 복수의 관통홀(40)에 의해 관통된 구조를 가질 수 있다. 또한, 현재 도 3의 경우, 절연층(20)이 한 층 배치된 구조를 도시하나, 복수의 빌드업층이 적층되어. 한 층 이상의 복수의 절연층이 배치될 수도 있다.

절연층(20)의 재료로는 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric)에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있으며, 감광성 절연물질인 PID(Photo Image-able Dielectric)를 포함할 수도 있으나, 이에 한정되는 것은 아니고, 통상의 절연재료로 이용될 수 있는 물질은 제한되지 않고 이용될 수 있다.

관통홀(40)은, 상기 절연층(20) 및 금속층(30)을 포함하는 코어기판(10)을 관통하도록 형성된다. 관통홀(40)은, 코어기판(10) 상에 필요에 따라 복수 개 형성될 수 있다. 관통홀(40)은, 통상의 관통홀 또는 비아홀 가공 방법에 의해 가공될 수 있으며, 라우터(Router), 비트(bit) 등의 기계적 드릴링 방식이 이용될 수 있고, 두꺼운 코어기판(10)을 가공하는 본 발명과 같은 경우, CNC 드릴(Computer Numerical Control Drill) 공정을 통해 가공될 수 있다. 관통홀(40)이 테이퍼진 형상 또는 모래시계 형상을 가지게 되는 레이저 가공에 비하여, CNC 드릴 공정을 통해 상대적으로 두께 방향(T)에 있어서 관통홀(40)의 단면적, 폭 또는 직경이 실질적으로 일정할 수 있다.

제1 금속층(110)은, 관통홀(40)의 내벽으로부터 금속층(30) 상으로 연장되어 배치되며, 관통홀(40)의 두께 방향(T) 중앙부도 배치된다. 제1 금속층(110)은, 펄스 전류의 방향이 주기적으로 역전하는 Pulse Periodical Reverse(PPR) 도금 방식을 이용하여 도금될 수 있으며, 절연층(20) 상에도 배치되어야 하기 때문에, 무전해 도금 이후 펄스 도금 공정을 통해 배치될 수 있다. 따라서, 제1 금속층(110)은, 무전해 도금층인 시드층과 PPR 도금층을 모두 포함할 수 있다. PPR 도금을 통해 제1 금속층(110)을 형성함으로써 제1 도금층(110)은 매우 큰 결정립들을 포함할 수 있다.

무전해 도금 등의 화학동도금과 대조적으로 전해도금은 주어진 전류밀도를 조작하여 시스템의 반응속도를 제어할 수 있으며, 전극전위를 조절함으로써 반응 구동력의 양을 쉽게 선택할 수 있다. 본 발명의 제1 도금층(110)의 전해도금에 사용되는 전류의 파형으로는, 전류가 없는 주기 또는 양극펄스에 의해 나타나는 음극펄스, 포개진 변조를 가지는 직류, 양극펄스의 연속에 의한 음극펄스의 연속, 'galvanostatic' 또는 'potentiostatic' 펄스, 사각형 파형 또는 변조된 사인파형의 펄스가 사용될 수도 있다. PPR 도금 시 전류는 적어도 한번의 역(Reverse) 전류를 포함하는 것이 바람직할 수 있다. 역 전류 인가 시, 도금층이 에칭되어 절연층(20) 상에서 도금층의 두께를 낮출 수 있기 때문이다.

PPR 도금으로 도금된 제1 도금층은, 금속물질을 포함할 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다.

제1 도금층(110)이 PPR 도금으로 형성됨에 따라, 제1 도금층(110)은 결정립계가 크고 도금 성장이 빠르며, 회로패턴을 따라 도금층이 성장하는 정도인 패턴 추종성이 좋고, 도금의 불균형이 작은 특징을 가질 수 있다. 또한, 제1 도금층(110) 상에 직류도금으로 제2 도금층(120)을 도금할 경우, 직류도금의 결정립계가 작은 성질을 이용하여 도금층 표면의 평활성을 높일 수 있다. 또한, PPR 도금층의 경우, 그레인 사이즈(Grain Size)가 크게 형성된다. 따라서, 결정립계가 크기 때문에 도금층의 성장속도가 크고 도금편차가 작아 도금층의 생산성을 높일 수 있다.

제1 도금층(110)은, PPR 도금을 이용하여, 관통홀(40) 내에서 관통홀(40)의 폭 방향(W)으로 연장되어 관통홀(40)을 제1 및 제2 영역(41, 42)으로 분리시키는 형태로 배치될 수 있다. 이 때, 제1 도금층(110)이 관통홀(40) 내에 배치되는 영역의 두께(t)는, 관통홀(40)의 폭 방향(W) 중앙부 영역으로 갈수록 감소할 수 있다. 다시 말해, 제1 도금층(110)의 두께(t)는, 관통홀(40)의 폭 방향(W) 중앙부에서 가장 얇을 수 있다.

플러그(210, 220)는, 관통홀(40) 내에 배치될 수 있으며, 제1 도금층(110)의 도금 공정 이후에 배치되는 바, 관통홀(40) 중 제1 도금층(110)이 배치된 영역을 제외하고 배치될 수 있다. 따라서, 제1 도금층(110)에 의해 분리된 관통홀(40) 내 제1 및 제2 영역(41, 42)에 배치될 수 있다. 플러그(210, 220)는 제1 도금층(110)에 의해 분리된 제1 및 제2 영역(41, 42)에 각각 절연성 잉크 재질의 페이스트로 이루어진 플러깅 잉크를 도포 또는 충진함으로써 배치될 수 있다. 플러그(210, 220)는, 제1 금속층(110)과 접촉하지 않는 표면이 연마용 브러쉬 또는 버프(Buff)에 의해 연마되어, 높은 조도를 가질 수 있으며, 연마로 인해 제1 금속층(110)의 표면과 동일 평면을 가질 수 있다.

본 발명에 따른 인쇄회로기판(100)에 사용되는 플러그(210, 220)는, 절연성 재질을 포함할 수 있으며, 예를 들어 레진(Resin)을 포함하는 절연성 재질을 포함할 수 있다.

플러그(210, 220)가 제1 및 제2 영역(41, 42)를 각각 채움으로써 배치되는 바, 플러그가 관통홀(40)의 내부 전체에 배치되는 경우에 비하여, 관통홀(40) 내부 측의 보이드 발생 문제 또는 미충진 문제를 효과적으로 방지할 수 있다. 이는 코어기판(10)의 두께가 두꺼워 질수록 더더욱 대두되는 문제에 해당하며, 본 발명에 따른 인쇄회로기판(100)의 경우, 위와 같은 구조로 인해 두꺼운 두께의 코어기판을 포함하더라도, 플러그의 보이드 발생 또는 미충진 등의 불량을 효과적으로 방지할 수 있다. 또한, 한 번의 플러깅 공정에서 채워야 하는 영역이 절반 이상으로 감소하는 바, 각각의 공정이 간소화될 수 있고, 불량 방지로 인해 수율이 향상될 수 있다.

제2 도금층(120)은, 플러그(210, 220)의 배치 이후, 플러그(210, 220) 및 제1 금속층(110) 상에 배치될 수 있다. 제2 도금층(120)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다.

제2 도금층(120)은, 무전해 도금 이후, 제1 도금층(110)과 마찬가지로 PPR 도금을 이용하여 도금될 수 도 있고, Direct current(DC) 전해 도금으로 도금될 수 도 있다. 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.

제2 도금층(120)이 직류(DC) 전해 도금으로 도금된 경우, PPR 도금 공정으로 도금된 제1 도금층(110)에 비하여 작은 그레인 사이즈(Grain size)로 형성되어 있어, 상대적으로 제1 도금층(110)에 비하여 결정립계가 작기 때문에, 제2 도금층(120)이 부품이 실장되는 회로표면에 증착되었을 때, 동표면을 평탄하게 하고 요철문제를 발생시키지 않게 하는 장점을 가질 수 있다.

회로패턴(130)은, 금속층(30), 제1 도금층(110) 및 제2 도금층(120)을 패터닝하여 형성될 수 있으며, 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 회로패턴(130)은 라인, 플레인, 또는 패드 형태를 가질 수 있다. 회로패턴(130)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 제1 및 제2 도금층(110, 120) 각각은 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.

이하, 본 발명에 따른 인쇄회로기판(100)의 제조공정을 따라 보다 자세하게 설명한다.

도 4은 코어기판의 일례를 개략적으로 나타낸 단면도다.

도 4를 참조하면, 먼저 코어기판(10)을 준비한다. 코어기판(10)은 코어층으로 이용될 수 있으며 절연층(20) 및 금속층(30)을 포함한 동박적층판(CCL)일 수 있다.

도 5는 도 4의 코어기판에 관통홀을 가공한 구조를 개략적으로 나타낸 단면도다.

도 5를 참조하면, 코어기판(10)의 양면을 관통하는 관통홀(40)이 가공된다. 관통홀(40) 가공 시, 통상의 관통홀 또는 비아홀 가공 방법이 이용될 수 있다. 한편, 비트(Bit), 라우트(Route) 등의 기계적 드릴링 방식에 의해 관통홀(40)이 가공될 수 있으며, 특히 코어기판(10)이 상대적으로 두꺼운 경우, CNC 드릴 방식을 이용한 기계적 드릴링 방법이 효과적으로 적용될 수 있다.

레이저 가공이 아닌 CNC 드릴링을 통해 관통홀(40)을 가공할 경우, 레이저 가공에 의한 경우에 비하여 상대적으로 관통홀(40)의 폭이 일정할 수 있다. 따라서, 관통홀(40)이 두께 방향(T)에 있어서 실질적으로 일정한 폭, 직경 또는 단면적을 가질 수 있다.

도 6은 도 5의 코어기판에 제1 도금층이 배치된 구조를 개략적으로 나타낸 단면도이며, 도 7은 도 6의 A영역을 개략적으로 나타낸 확대도다.

제1 도금층(110)은, 관통홀(40)의 내벽과 금속층(30)상에 연장된 형태로 배치될 수 있으며, 관통홀(40) 내부에서 연결된 형태로서, 관통홀(40)을 제1 및 제2 영역(41, 42)로 각각 분리하도록 배치된다. 제1 도금층(110)은 상술한 바와 같이 무전해 도금 이후, PPR 도금 공정을 거쳐 배치될 수 있어, 무전해 도금층인 시드층 및 시드층 상에 배치된 PPR 도금층을 포함할 수 있다. PPR 도금을 통해 제1 금속층(110)을 형성함으로써 제1 도금층(110)은 직류 도금층에 비하여 상대적으로 큰 결정립들을 포함할 수 있다.

제1 도금층(110)은 관통홀(40)의 두께 방향(T) 중앙부에서 연결되어, 관통홀(40)을 제1 및 제2 영역(41, 42)으로 분리할 수 있다. 또한, 제1 도금층(110)이 관통홀(40) 내에 배치된 영역 중, 관통홀(40)의 폭 방향 중앙부에서 가장 적게 도금되어, 그 두께가 다른 관통홀(40) 내의 제1 도금층(110)에 비하여 얇을 수 있다.

제1 도금층(110)은 화학동도금을 통해 1차적으로 무전해 도금층을 포함하며, 2차적으로 PPR 도금을 통해 PPR 도금층을 포함할 수 있고, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 포함할 수 있다. 제1 도금층(110)이 PPR 도금으로 형성됨에 따라, 제1 도금층(110)은 결정립계가 크고 도금 성장이 빠르며, 회로패턴을 따라 도금층이 성장하는 정도인 패턴 추종성이 좋고, 도금의 불균형이 작은 특징을 가질 수 있다. 또한, 제1 도금층(110) 상에 직류도금으로 제2 도금층(120)을 도금할 경우, 직류도금의 결정립계가 작은 성질을 이용하여 도금층 표면의 평활성을 높일 수 있다. 또한, 결정립계가 크기 때문에 도금층의 성장속도가 크고 도금편차가 작아 도금층의 생산성을 높일 수 있다.

도 8은 도 7의 구조에 플러그를 배치한 구조를 개략적으로 나타낸 단면도다.

플러그(210, 220)는 관통홀(40)의 제1 및 제2 영역(41, 42)에 각각 배치될 수 있다. 관통홀(40)은 제1 도금층(110)에 의해 분리되어 있으며, 제1 및 제2 영역(41, 42)에 각각 플러그(210, 220)가 배치됨으로써, 관통홀(40) 전체에 일괄적으로 플러그(210, 220)가 배치되는 경우 비하여, 보이드(Void) 발생이 저하되며, 미충진으로 인한 불량 문제가 해소될 수 있다.

또한, 관통홀(40) 전체에 일괄적으로 플러그(210, 220)가 배치되는 경우 비하여, 관통홀(40)의 두께 방향(T) 중앙부에 제1 도금층(110)이 배치되기 때문에, 도금 면적이 향상되어, 제1 도금층(110)을 통한 전기적 신호 전달 시 신뢰성이 향상될 수 있고, 신호 손실을 방지할 수 있다.

플러그(210, 220)는. 절연성 재질을 포함하는 플러깅 잉크를 제1 및 제2 영역(41, 42)에 각각 도포 및/또는 충진하여 배치될 수 있다. 플러깅 잉크는 통상의 절연재질을 포함할 수 있으며, 레진(Resin)을 포함할 수 있으나, 이에 한정되는 것은 아니고, 레진에 필러(filler)가 포함될 수 도 있으며, 다른 통상의 절연재를 포함할 수 있다.

도 9는 도 8의 구조에 브러쉬 공정을 수행한 구조를 개략적으로 나타낸 단면도다.

도 9를 참조하면, 도 8에 배치된 플러그(210, 220)를 연마하여 평탄화시킬 수 있다. 본 공정은 플러그(210, 220)가 절연재(100) 외부로 돌출된 경우에만 수행되는 선택적인 공정이며, 연마용 브러쉬 또는 버프(Buff)를 사용한 연마공정으로 제1 금속층(110) 외부로 돌출된 플러그(210, 220)를 제거하여 평탄화한다. 이 때, 플러그(210, 220) 뿐만 아니라, 제1 금속층(110)도 함께 일부 연마될 수 있으며, 본 연마 공정을 통해, 제1 금속층(110) 및 플러그(210, 220)의 표면에 상대적으로 높은 조도가 형성될 수 있다. 따라서, 플러그(210, 220)의 표면 중, 제1 금속층(110)과 접촉하는 영역보다, 제1 금속층(110)과 접촉하지 않는 영역, 즉 연마 공정이 수행된 영역의 조도가 상대적으로 더 클 수 있다.

도 10은 도 9의 구조에 제2 도금층이 배치된 구조를 개략적으로 나타낸 공정 단면도다.

제2 도금층(120)은, 플러그(210, 220)의 연마 공정 이후, 플러그(210, 220) 및 제1 금속층(110) 상에 배치될 수 있다. 제2 도금층(120)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다.

한편, 제2 도금층(120)이 제1 도금층(110)과 마찬가지로 PPR 도금에 의해 도금될 경우, 제1 도금층(110)과 같이 그레인 사이즈(Grain Size)가 크게 형성될 수 있다. 따라서, 결정립계가 크기 때문에 도금층의 성장속도가 크고 도금편차가 작아 도금층의 생산성을 높일 수 있다.

이후, 패터닝 공정을 통하여, 도 3과 같은 본 발명에 따른 인쇄회로기판(100)이 도출될 수 있다. 패터닝 공정을 통해 형성된 회로패턴(130)은, 금속층(30), 제1 도금층(110) 및 제2 도금층(120)을 패터닝하여 형성될 수 있으며, 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 회로패턴(130)은 라인, 플레인, 또는 패드 형태를 가질 수 있다. 회로패턴(130)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 제1 및 제2 도금층(110, 120) 각각은 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.

현재 도 3을 참조하면, 절연층(20)의 양면에 각각 한 층의 회로패턴(130)이 배치된 구조를 도시하나, 이에 추가적으로 절연층, 도금층 및 플러그가 빌드업되어 다층의 빌드업 구조가 형성될 수도 있으며, 플러그를 제외한 절연층 및 도금층이 배치될 수도 있다. 또한, 인쇄회로기판(100)의 최외층에 회로패턴(130) 및 절연층(20) 보호를 위한 솔더레지스트가 더 배치될 수 있다. 솔더레지스트는 회로패턴(130)의 적어도 일부를 노출시키는 개구부를 가질 수 있으며, 상기 개구부에 솔더볼 또는 범프가 배치되어, 외부의 다른 소자, 패키지 등 외부 접속 요소와 전기적으로 접속될 수 있다.

본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

100: 인쇄회로기판
10: 코어기판
20: 절연층
30: 금속층
40: 관통홀
41, 42: 제1 및 제2 영역
110, 120: 제1 및 제2 도금층
130: 회로패턴
210, 220: 플러그

Claims

일면과 타면에 금속층이 배치된 절연층;
상기 절연층 및 금속층을 관통하는 관통홀;
상기 관통홀 내에 배치되어, 상기 관통홀을 제1 및 제2 영역으로 분리시키는 제1 도금층; 및
상기 관통홀 내에 배치되는 플러그; 를 포함하는, 인쇄회로기판.
제1 항에 있어서,
상기 제1 도금층은 상기 관통홀의 두께 방향 중앙부에 배치되는, 인쇄회로기판.
제2 항에 있어서,
상기 제1 도금층은, 상기 관통홀의 내벽 및 상기 금속층 상에 연장되어 배치되는, 인쇄회로기판.
제3 항에 있어서,
상기 플러그는 상기 제1 및 제2 영역에 배치되는, 인쇄회로기판.
제4 항에 있어서,
상기 플러그는, 상기 절연층의 표면으로부터 돌출되도록 배치되는, 인쇄회로기판.
제5 항에 있어서,
상기 플러그의 외면은, 상기 제1 도금층과 접촉하지 않는 영역의 조도가 상기 제1 도금층과 접촉하는 영역의 조도보다 더 큰, 인쇄회로기판.
제6 항에 있어서,
상기 금속층 상에 연장되어 배치된 상기 제1 도금층과 상기 플러그는 공면을 이루는, 인쇄회로기판.
제6 항에 있어서,
상기 제1 도금층 및 상기 플러그 상에 배치된 제2 도금층; 을 더 포함하는, 인쇄회로기판.
제8 항에 있어서,
상기 제1 및 제2 도금층은 서로 다른 평균 결정립 크기를 갖는, 인쇄회로기판.
제9 항에 있어서,
상기 제1 도금층의 평균 결정립 크기는 상기 제2 도금층의 평균 결정립 크기보다 큰, 인쇄회로기판.
제8 항에 있어서,
상기 관통홀은, 적층방향에 있어 직경이 실질적으로 일정한, 인쇄회로기판.
제11 항에 있어서,
상기 플러그는 레진(Resin)을 포함하는, 인쇄회로기판.
제12 항에 있어서,
상기 관통홀 내부에 배치된 상기 제1 도금층의 두께는, 상기 관통홀의 폭 방향 중앙부에서 최소인, 인쇄회로기판.
절연층;
상기 절연층을 관통하는 복수의 관통홀;
상기 복수의 관통홀 각각에 배치된 복수의 플러그; 및
상기 복수의 플러그 각각을 관통하는 제1 도금층; 을 포함하는, 인쇄회로기판.
제14 항에 있어서,
상기 절연층 상에 배치된 금속층; 을 더 포함하며,
상기 제1 도금층은, 상기 복수의 관통홀 각각의 내벽 및 상기 금속층 상에 연장 배치된, 인쇄회로기판.
제15 항에 있어,
상기 플러그 및 상기 제1 도금층 상에 배치된 제2 도금층; 을 더 포함하고,
상기 복수의 플러그 각각의 내부에 배치된 상기 제1 도금층은, 상기 복수의 플러그 각각의 폭 방향 중앙부로 갈수록 두께가 얇아지는, 인쇄회로기판.