KR20220052688A - Three dimensional flash memory for improving integration and manufactureing method thereof - Google Patents

Three dimensional flash memory for improving integration and manufactureing method thereof Download PDF

Info

Publication number
KR20220052688A
KR20220052688A KR1020200136919A KR20200136919A KR20220052688A KR 20220052688 A KR20220052688 A KR 20220052688A KR 1020200136919 A KR1020200136919 A KR 1020200136919A KR 20200136919 A KR20200136919 A KR 20200136919A KR 20220052688 A KR20220052688 A KR 20220052688A
Authority
KR
South Korea
Prior art keywords
extending
strings
flash memory
string bar
word lines
Prior art date
Application number
KR1020200136919A
Other languages
Korean (ko)
Other versions
KR102504650B1 (en
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200136919A priority Critical patent/KR102504650B1/en
Priority to PCT/KR2021/014067 priority patent/WO2022080842A1/en
Publication of KR20220052688A publication Critical patent/KR20220052688A/en
Application granted granted Critical
Publication of KR102504650B1 publication Critical patent/KR102504650B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11582—
    • H01L27/11565—
    • H01L27/11568—
    • H01L27/11587—
    • H01L27/1159—
    • H01L27/11597—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Abstract

Disclosed are a three-dimensional flash memory for improving integration and a manufacturing method thereof. According to an embodiment of the present invention, the three-dimensional flash memory comprises: a plurality of word lines horizontally extended and formed on a substrate and successively laminated; and a plurality of strings penetrating the plurality of word lines and extended and formed in one direction on the substrate, wherein each of the plurality of strings includes a channel layer extended and formed in one direction on a rectangular-shaped plane, and an electric charge storage layer coming in contact with the outer side of each of both surfaces facing each other among the four surfaces extended and formed on the channel layer, and extended and formed in one direction.

Description

집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법{THREE DIMENSIONAL FLASH MEMORY FOR IMPROVING INTEGRATION AND MANUFACTUREING METHOD THEREOF}TECHNICAL FIELD [0002] A three-dimensional flash memory improving the degree of integration and a manufacturing method thereof

아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, 집적도를 개선하는 3차원 플래시 메모리 및 그 제조 방법에 대한 기술이다.The following embodiments relate to a three-dimensional flash memory, and more particularly, a technology for a three-dimensional flash memory improving the degree of integration and a manufacturing method thereof.

플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 그 메모리는, 예를 들어, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다. 이러한, 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.A flash memory device is an Electrically Erasable Programmable Read Only Memory (EEPROM), the memory being, for example, a computer, a digital camera, an MP3 player, a game system, a memory stick. ) can be commonly used. Such a flash memory device electrically controls input/output of data by Fowler-Nordheimtunneling or hot electron injection.

구체적으로, 기존의 3차원 플래시 메모리를 나타낸 X-Y 평면도인 도 1 및 도 1의 3차원 플래시 메모리를 나타낸 X-Z 단면도인 도 2를 참조하면, 기존의 3차원 플래시 메모리(100)에서는 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(111) 및 채널층(111)을 감싸도록 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(112)을 포함하는 복수의 스트링들(110)이 평면(X-Y 평면) 상 원 형태를 갖는다.Specifically, referring to FIG. 1, which is an X-Y plan view showing the conventional three-dimensional flash memory, and FIG. 2, which is an X-Z cross-sectional view illustrating the three-dimensional flash memory of FIG. 1, in the conventional three-dimensional flash memory 100, in one direction (eg, A plurality of strings 110 including a channel layer 111 extending in the Z-axis direction) and a charge storage layer 112 extending in one direction (eg, Z-axis direction) to surround the channel layer 111 . ) has a circular shape on the plane (X-Y plane).

이와 같은 복수의 스트링들(110)은 원 형태의 수직 홀(Hole)들 내에 전하 저장층(112) 및 채널층(111)이 증착되어 형성되기 때문에, 기존의 3차원 플래시 메모리의 제조 공정에서는 수직 홀들을 각기 형성함에 의한 공정 복잡도가 높은 단점과 수직 홀들을 에칭하는 가스가 안정적으로 주입되지 않아 수직 홀들이 균일하게 형성되지 못하는 문제점이 발생될 수 있다.Since the plurality of strings 110 are formed by depositing the charge storage layer 112 and the channel layer 111 in the circular vertical holes, in the conventional manufacturing process of the 3D flash memory, vertical A disadvantage of high process complexity due to the formation of each hole and a problem that the vertical holes are not uniformly formed may occur because a gas etching the vertical holes is not stably injected.

또한, 기존의 3차원 플래시 메모리는 수직 홀들의 형성 공정상의 한계로 인해 평면(X-Y) 상 집적도가 떨어지는 단점을 갖는다.In addition, the conventional 3D flash memory has a disadvantage in that the degree of integration in the plane (X-Y) is lowered due to limitations in the process of forming vertical holes.

따라서, 평면 상 집적도를 개선하고, 스트링의 균일성을 향상시키는 동시에 스트링 형성 공정의 복잡도를 낮추기 위한 기술이 제안될 필요가 있다.Accordingly, there is a need to propose a technique for improving the degree of integration in a plane, improving the uniformity of the string, and lowering the complexity of the string forming process.

일 실시예들은 평면 상 집적도를 개선하고, 스트링의 균일성을 향상시키는 동시에 스트링 형성 공정의 복잡도를 낮추고자, 평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성되는 복수의 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법을 제안한다.In one embodiment, in order to improve the degree of integration on a plane, to improve the uniformity of the string and to lower the complexity of the string forming process, a string bar having a shape of a bar on a plane is divided and formed at once. A three-dimensional flash memory including a plurality of strings and a method for manufacturing the same are proposed.

일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 포함한다.According to an embodiment, a 3D flash memory may include a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and a plurality of strings extending in one direction on the substrate through the plurality of word lines, each of the plurality of strings having a rectangular shape in a plane and a channel layer extending in the one direction and a charge storage layer extending in the one direction in contact with the outside of each of opposite surfaces of the inclined surfaces extending and formed of the channel layer.

일 측면에 따르면, 상기 복수의 스트링들은, 일정 간격으로 이격된 채 동일 로우(Row) 또는 동일 컬럼(Column) 상에 배치되는 것을 특징으로 할 수 있다.According to an aspect, the plurality of strings may be disposed on the same row or the same column while being spaced apart from each other by a predetermined interval.

다른 일 측면에 따르면, 상기 복수의 스트링들은, 평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성되는 것을 특징으로 할 수 있다.According to another aspect, the plurality of strings may be characterized in that a string bar having a bar shape on a plane is divided and formed collectively.

또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 복수의 스트링들 각각에 대해 상기 전하 저장층이 형성된 양면에 접촉하는 상기 복수의 워드 라인들을 상기 복수의 스트링들 각각의 듀얼 게이트로 사용하는 것을 특징으로 할 수 있다.According to another aspect, the 3D flash memory may include using the plurality of word lines in contact with both surfaces on which the charge storage layer is formed for each of the plurality of strings as a dual gate of each of the plurality of strings. can be characterized as

일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들, 상기 복수의 희생층들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 희생층들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계; 상기 스트링 바 상에 일정 간격으로 분리 트렌치(Trench)들을 형성하는 단계; 및 상기 분리 트렌치들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계를 포함한다.According to an embodiment, in a method of manufacturing a 3D flash memory, a plurality of sacrificial layers are formed extending in a horizontal direction on a substrate and sequentially stacked, and a plurality of insulating layers are alternately stacked between the plurality of sacrificial layers. and a string bar penetrating the plurality of sacrificial layers and extending in one direction on the substrate. The string bar has a planar bar shape and extends in the one direction, and the channel layer and the channel layer are extended. Preparing a semiconductor structure comprising a-comprising a charge storage layer extending in the one direction and contacting the outside of each of opposite surfaces having a large area among the formed slopes; forming isolation trenches at regular intervals on the string bar; and the plurality of strings into which the string bar is divided by filling the isolation trenches with an insulating layer, each of the plurality of strings having a rectangular shape in a plane and extending in the one direction; and and collectively creating a charge storage layer extending in the one direction while in contact with the outside of each of the opposite both sides among the slopes extending in the channel layer.

일 측면에 따르면, 상기 3차원 플래시 메모리의 제조 방법은, 상기 복수의 희생층들을 제거하고, 상기 복수의 희생층들이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들을 형성하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to one aspect, the method of manufacturing the 3D flash memory further includes the steps of removing the plurality of sacrificial layers and filling the spaces from which the plurality of sacrificial layers are removed with a conductive material to form a plurality of word lines. It may be characterized by including.

다른 일 측면에 따르면, 상기 복수의 워드 라인들을 형성하는 단계는, 상기 분리 트렌치들을 통해 상기 복수의 희생층들이 제거된 공간들에 상기 전도성 물질을 채워 넣는 단계; 또는 상기 분리 트렌치들과 별도로 구비된 적어도 하나의 워드 라인 제거 패턴을 통해 상기 복수의 희생층들이 제거된 공간들에 상기 전도성 물질을 채워 넣는 단계 중 어느 하나의 단계를 포함하는 것을 특징으로 할 수 있다.According to another aspect, the forming of the plurality of word lines may include: filling the spaces from which the plurality of sacrificial layers are removed through the isolation trenches with the conductive material; or filling the spaces from which the plurality of sacrificial layers are removed through at least one word line removal pattern provided separately from the isolation trenches with the conductive material. .

일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계; 상기 스트링 바 상에 일정 간격으로 분리 트렌치(Trench)들을 형성하는 단계; 및 상기 분리 트렌치들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계를 포함한다.According to an embodiment, in a method of manufacturing a 3D flash memory, a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of word lines and a string bar extending in one direction on the substrate through the plurality of word lines. The string bar has a bar shape on a plane and a channel layer extending in the one direction and an extension of the channel layer. Preparing a semiconductor structure comprising a-comprising a charge storage layer extending in the one direction and contacting the outside of each of opposite surfaces having a large area among the formed slopes; forming isolation trenches at regular intervals on the string bar; and the plurality of strings into which the string bar is divided by filling the isolation trenches with an insulating layer, each of the plurality of strings having a rectangular shape in a plane and extending in the one direction; and and collectively creating a charge storage layer extending in the one direction while in contact with the outside of each of the opposite both sides among the slopes extending in the channel layer.

일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들, 상기 복수의 희생층들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 희생층들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계; 상기 복수의 희생층들을 제거하고, 상기 복수의 희생층들이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들을 형성하는 단계; 상기 스트링 바 상에 일정 간격으로 메탈 마스크들을 배치하는 단계; 상기 메탈 마스크들을 이용하는 포토 레지스트 공정을 통해, 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들을 에칭하는 단계; 및 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들이 에칭된 공간들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계를 포함한다.According to an embodiment, in a method of manufacturing a 3D flash memory, a plurality of sacrificial layers are formed extending in a horizontal direction on a substrate and sequentially stacked, and a plurality of insulating layers are alternately stacked between the plurality of sacrificial layers. and a string bar penetrating the plurality of sacrificial layers and extending in one direction on the substrate. The string bar has a planar bar shape and extends in the one direction, and the channel layer and the channel layer are extended. Preparing a semiconductor structure comprising a-comprising a charge storage layer extending in the one direction and contacting the outside of each of opposite surfaces having a large area among the formed slopes; removing the plurality of sacrificial layers and filling the spaces from which the plurality of sacrificial layers are removed with a conductive material to form a plurality of word lines; disposing metal masks at regular intervals on the string bar; etching portions of the string bar that are not covered by the metal masks through a photoresist process using the metal masks; and the plurality of strings in which the string bar is divided by filling spaces in which portions of the string bar not covered by the metal masks are etched with an insulating layer, each of the plurality of strings having a rectangular shape on a plane (Rectangle type) ) with a channel layer extending in one direction and a charge storage layer extending in the one direction while in contact with the outside of each of opposite surfaces of the inclined surfaces extending in the channel layer - comprising the steps of creating

일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계; 상기 스트링 바 상에 일정 간격으로 메탈 마스크들을 배치하는 단계; 상기 메탈 마스크들을 이용하는 포토 레지스트 공정을 통해, 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들을 에칭하는 단계; 및 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들이 에칭된 공간들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계를 포함한다.According to an embodiment, in a method of manufacturing a 3D flash memory, a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of word lines and a string bar extending in one direction on the substrate through the plurality of word lines. The string bar has a bar shape on a plane and a channel layer extending in the one direction and an extension of the channel layer. Preparing a semiconductor structure comprising a-comprising a charge storage layer extending in the one direction and contacting the outside of each of opposite surfaces having a large area among the formed slopes; disposing metal masks at regular intervals on the string bar; etching portions of the string bar that are not covered by the metal masks through a photoresist process using the metal masks; and the plurality of strings in which the string bar is divided by filling in spaces in which portions not covered by the metal masks in the string bar are etched, such that the string bar is divided into a rectangular shape in a plane (Rectangle type) ) with a channel layer extending in one direction and a charge storage layer extending in the one direction while in contact with the outside of each of the opposite surfaces of the slopes extending in the channel layer and extending in the one direction. comprising the steps of creating

일 실시예들은 평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성되는 복수의 스트링들을 포함하는 3차원 플래시 메모리 및 그 제조 방법을 제안함으로써, 평면 상 집적도를 개선하고, 스트링의 균일성을 향상시키는 동시에 스트링 형성 공정의 복잡도를 낮출 수 있다.In one embodiment, a three-dimensional flash memory including a plurality of strings in which a string bar having a bar shape on a plane is divided and integrally formed, and a manufacturing method thereof, are proposed, thereby improving the degree of integration on a plane and , it is possible to reduce the complexity of the string forming process while improving the uniformity of the string.

도 1은 기존의 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.
도 2는 도 1에 도시된 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 5a 내지 5d는 도 4에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 6은 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 7a 내지 7c는 도 6에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 8은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 9a 내지 9e는 도 8에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.
도 10은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.1 is an XY plan view showing a conventional three-dimensional flash memory.
FIG. 2 is an XZ cross-sectional view illustrating the three-dimensional flash memory shown in FIG. 1 .
3 is an XY plan view illustrating a three-dimensional flash memory according to an exemplary embodiment.
4 is a flowchart illustrating a method of manufacturing a 3D flash memory according to an exemplary embodiment.
5A to 5D are XY plan views illustrating a three-dimensional flash memory in order to explain the manufacturing method illustrated in FIG. 4 .
6 is a flowchart illustrating a method of manufacturing a 3D flash memory according to another exemplary embodiment.
7A to 7C are XY plan views illustrating a three-dimensional flash memory to explain the manufacturing method illustrated in FIG. 6 .
8 is a flowchart illustrating a method of manufacturing a 3D flash memory according to another exemplary embodiment.
9A to 9E are XY plan views illustrating a three-dimensional flash memory in order to explain the manufacturing method illustrated in FIG. 8 .
10 is a flowchart illustrating a method of manufacturing a 3D flash memory according to another exemplary embodiment.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terms used in this specification are terms used to properly express the preferred embodiment of the present invention, which may vary depending on the intention of a user or operator or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the content throughout this specification.

이하, 3차원 플래시 메모리를 나타낸 X-Y 평면도에서는 3차원 플래시 메모리가 설명의 편의를 위해 복수의 스트링들의 상부에 위치하는 비트 라인, 복수의 스트링들의 하부에 위치하는 소스 라인 등의 구성요소가 생략된 채 도시 및 설명될 수 있다. 그러나 후술되는 3차원 플래시 메모리는 이에 제한되거나 한정되지 않고 기존의 3차원 플래시 메모리의 구조에 기초하여 추가적인 구성요소를 더 포함할 수 있다.Hereinafter, in the X-Y plan view showing the three-dimensional flash memory, the three-dimensional flash memory has components such as a bit line positioned above the plurality of strings and a source line positioned under the plurality of strings omitted for convenience of description. can be illustrated and described. However, the 3D flash memory to be described later is not limited thereto, and may further include additional components based on the structure of the existing 3D flash memory.

도 3은 일 실시예에 따른 3차원 플래시 메모리를 나타낸 X-Y 평면도이다.3 is an X-Y plan view illustrating a three-dimensional flash memory according to an exemplary embodiment.

도 3을 참조하면, 일 실시예에 따른 3차원 플래시 메모리(300)는 복수의 워드 라인들(310) 및 복수의 스트링들(320)을 포함한다.Referring to FIG. 3 , the 3D flash memory 300 according to an embodiment includes a plurality of word lines 310 and a plurality of strings 320 .

복수의 워드 라인들(310)은 기판 상 수평 방향(예컨대, X축 방향)으로 연장 형성된 채 순차적으로 적층되며, 각각이 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Cu(구리), Mo(몰리브덴), Ru(루테늄) 또는 Au(금)과 같은 전도성 물질(설명된 금속 물질 이외에도 ALD 형성 가능한 모든 금속 물질이 포함됨)로 형성되어 각각에 대응하는 메모리 셀들로 전압을 인가하여 메모리 동작(판독 동작, 프로그램 동작 및 소거 동작 등)이 수행되도록 할 수 있다. 이러한 복수의 워드 라인들(310)의 사이에는 절연 물질로 형성되는 복수의 절연층들이 개재될 수 있다.The plurality of word lines 310 are sequentially stacked while extending in a horizontal direction (eg, X-axis direction) on a substrate, respectively, W (tungsten), Ti (titanium), Ta (tantalum), Cu (copper). , Mo (molybdenum), Ru (ruthenium), or Au (gold), such as a conductive material (all metal materials capable of forming an ALD are included in addition to the described metal materials), and applying a voltage to the corresponding memory cells to operate the memory (a read operation, a program operation, an erase operation, etc.) may be performed. A plurality of insulating layers formed of an insulating material may be interposed between the plurality of word lines 310 .

이러한 복수의 워드 라인들(310)의 상단에는 SSL(String Selection Line)(미도시)이 배치될 수 있으며, 하단에는 GSL(Ground Selection Line)(미도시)이 배치될 수 있다.A String Selection Line (SSL) (not shown) may be disposed at the upper end of the plurality of word lines 310 , and a Ground Selection Line (GSL) (not shown) may be disposed at the lower end of the plurality of word lines 310 .

복수의 스트링들(320)은 복수의 워드 라인들(310)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 가운데, 각각이 채널층(321) 및 전하 저장층(322)을 포함함으로써, 복수의 워드 라인들(310)에 대응하는 복수의 메모리 셀들을 구성할 수 있다.The plurality of strings 320 pass through the plurality of word lines 310 to extend in one direction (eg, the Z-axis direction) on the substrate, and respectively, the channel layer 321 and the charge storage layer 322 . By including , a plurality of memory cells corresponding to the plurality of word lines 310 may be configured.

채널층(321)은 복수의 워드 라인들(310), SSL, GSL, 비트 라인을 통해 인가되는 전압에 의해 전하 또는 홀을 전하 저장층(322)으로 전달하는 구성요소로서, 단결정질의 실리콘(Single crystal silicon) 또는 폴리 실리콘(Poly-silicon)으로 형성될 수 있다.The channel layer 321 is a component that transfers charges or holes to the charge storage layer 322 by a voltage applied through the plurality of word lines 310, SSL, GSL, and bit lines, and is a single crystalline silicon (Single) layer. crystal silicon) or poly-silicon.

여기서, 채널층(321)은 평면(X-Y 평면) 상 사각 형태(Rectangle type)를 가진 채 복수의 워드 라인들(310)을 관통하도록 일 방향(예컨대, Z축 방향)으로 연장 형성될 수 있다. 이하, 채널층(321)이 내부가 꽉 찬 직육면체의 형상으로 설명되나, 이에 제한되거나 한정되지 않고 그 내부의 속이 빈 튜브형으로 배치될 수 있으며 이 경우 채널층(321)의 내부를 채우는 매립막(미도시)이 더 배치될 수 있다.Here, the channel layer 321 may be formed to extend in one direction (eg, the Z-axis direction) to pass through the plurality of word lines 310 while having a rectangular shape on a plane (X-Y plane). Hereinafter, the channel layer 321 is described as a rectangular parallelepiped shape with a full interior, but is not limited thereto and may be disposed in a hollow tubular shape therein. In this case, a buried film filling the inside of the channel layer 321 ( (not shown) may be further disposed.

또한, 채널층(321)은 GSL에서의 누설 전류를 방지하기 위한 구조를 가질 수 있다. 예를 들어, 채널층(321) 중 복수의 워드 라인들(310)의 하단에 배치되는 GSL에 대응하는 영역은, 채널층(321) 중 GSL에 대응하는 영역에 B(boron)이 더 넣어져 해당 영역의 문턱 전압을 증가시키는 구조를 가질 수 있다.In addition, the channel layer 321 may have a structure to prevent leakage current in the GSL. For example, in the region corresponding to the GSL disposed under the plurality of word lines 310 in the channel layer 321 , a boron (B) is further added to the region corresponding to the GSL in the channel layer 321 . It may have a structure for increasing the threshold voltage of the corresponding region.

전하 저장층(322)은 채널층(321)의 연장 형성되는 사면 중 마주보는 양면(321-1, 321-2) 각각의 외부에 접촉하며 일 방향(Z축 방향)으로 연장 형성된 채, 복수의 워드 라인들(310)을 통해 인가되는 전압에 의한 전하 또는 홀을 트랩하거나, 전하들의 상태(예를 들어, 전하들의 분극 상태)를 유지하는 구성요소로서, 3차원 플래시 메모리(300)에서 데이터 저장소의 역할을 할 수 있다. 일례로, 전하 저장층(322)으로는 ONO(Oxide-Nitride-Oxide)층 또는 강유전체층이 사용될 수 있다.The charge storage layer 322 is formed to extend in one direction (Z-axis direction) while in contact with the outside of each of the opposite both surfaces 321-1 and 321-2 among the slopes formed to extend of the channel layer 321 , and includes a plurality of As a component that traps charges or holes by a voltage applied through the word lines 310 or maintains states of charges (eg, polarization states of charges), data storage in the three-dimensional flash memory 300 . can play the role of For example, an oxide-nitride-oxide (ONO) layer or a ferroelectric layer may be used as the charge storage layer 322 .

이처럼 채널층(321)이 평면 상 사각 형태를 가지며, 전하 저장층(322)이 채널층(321)의 연장 형성되는 사면 중 마주보는 양면(321-1, 321-2) 각각의 외부에 접촉하며 연장 형성되므로, 채널층(321) 및 전하 저장층(322)이 구성하는 복수의 스트링들(320) 각각은 사각 형태를 가질 수 있다.As such, the channel layer 321 has a rectangular shape in plan view, and the charge storage layer 322 is in contact with the outside of each of the opposite surfaces 321-1 and 321-2 among the slopes extending and formed of the channel layer 321, Since the extension is formed, each of the plurality of strings 320 included in the channel layer 321 and the charge storage layer 322 may have a rectangular shape.

특히, 복수의 스트링들(320)은 평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성됨을 특징으로 한다. 이에 따라, 복수의 스트링들(320)은 사이에 위치하는 절연막들(330)에 의해 서로 이격되며 배치될 수 있다.In particular, the plurality of strings 320 is characterized in that a string bar having a bar shape on a plane is divided and formed collectively. Accordingly, the plurality of strings 320 may be disposed to be spaced apart from each other by the insulating layers 330 interposed therebetween.

복수의 스트링들(320)이 스트링 바가 분할되어 형성됨으로써 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들에 비해 더 밀집해있어 평면 상 집적도가 개선될 수 있으며, 복수의 스트링들(320)이 각기 다른 공정을 통해 형성되는 것이 아닌 스트링 바가 분할되어 일괄적으로 형성됨으로써 기존의 스트링 형성 공정에 비해 공정 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 이에 대한 상세한 설명은 아래의 도 4 내지 10을 참조하여 기재하기로 한다.Since the plurality of strings 320 are formed by dividing the string bar, they are more dense than the existing strings formed through an individual process for each string, so that the degree of integration in a plane can be improved, and the plurality of strings 320 are each Since the string bars are not formed through other processes but are divided and formed collectively, process complexity may be lowered compared to the conventional string forming process and the uniformity of the strings may be improved. A detailed description thereof will be described with reference to FIGS. 4 to 10 below.

또한, 복수의 스트링들(320)은 일정 간격으로 이격된 채 동일 로우(Row) 또는 동일 컬럼(Column) 상에 배치되는 것을 특징으로 한다. 예를 들어, 복수의 스트링들(320)은 전하 저장층(322)이 배치되는 위치를 기준으로 동일 로우 또는 동일 컬럼으로 그룹핑될 수 있다. 보다 구체적인 예를 들면, 복수의 스트링들(320)은 채널층(321)의 연장 형성되는 사면 중 전하 저장층(322)이 배치되지 않는 마주보는 양면의 방향으로 그룹핑될 수 있으며, 도면과 같이 제1 로우에 위치하는 그룹 A 및 제2 로우에 위치하는 그룹 B로 그룹핑될 수 있다.In addition, it is characterized in that the plurality of strings 320 are disposed on the same row or the same column while being spaced apart by a predetermined interval. For example, the plurality of strings 320 may be grouped in the same row or in the same column based on a position where the charge storage layer 322 is disposed. As a more specific example, the plurality of strings 320 may be grouped in the direction of opposite surfaces on which the charge storage layer 322 is not disposed among the slopes extending and formed of the channel layer 321 , as shown in the drawing. It may be grouped into group A located in the first row and group B located in the second row.

이 때, 복수의 스트링들(320)이 그룹핑된 그룹들은, 그룹 별로 일괄적으로 형성될 수 있다. 일례로, 그룹 A에 포함되는 스트링들이 일괄적으로 동시에 형성된 이후, 그룹 B에 포함되는 스트링들이 일괄적으로 동시에 형성될 수 있다. 그러나 이에 제한되거나 한정되지 않고 복수의 스트링들(320)은 그룹과 무관하게 일괄적으로 동시에 형성될 수도 있다.In this case, the groups in which the plurality of strings 320 are grouped may be collectively formed for each group. For example, after the strings included in the group A are formed simultaneously, the strings included in the group B may be simultaneously formed simultaneously. However, the present invention is not limited thereto, and the plurality of strings 320 may be formed simultaneously irrespective of a group.

이외 같은 구조의 3차원 플래시 메모리(300)는 복수의 스트링들(320) 각각에 대해 전하 저장층(322)이 형성된 양면에 접촉하는 복수의 워드 라인들(310)을 복수의 스트링들(320) 각각의 듀얼 게이트로 사용할 수 있다. 따라서, 메모리 동작에서 듀얼 게이트가 활용될 수 있어, 동작 효율 및 속도가 향상될 수 있다.Other than that, the 3D flash memory 300 having the same structure includes a plurality of word lines 310 contacting both surfaces on which a charge storage layer 322 is formed for each of the plurality of strings 320 to the plurality of strings 320 . Each can be used as a dual gate. Accordingly, a dual gate may be utilized in a memory operation, and thus operation efficiency and speed may be improved.

이하, 설명되는 3차원 플래시 메모리의 제조 방법은, 도 3에 도시된 3차원 플래시 메모리(300)를 제조하기 위한 방법으로서 자동화 및 기계화된 시스템에 의해 수행됨을 전제로 한다.The manufacturing method of the 3D flash memory to be described below is a method for manufacturing the 3D flash memory 300 shown in FIG. 3 , and is assumed to be performed by an automated and mechanized system.

도 4는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 5a 내지 5d는 도 4에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.4 is a flowchart illustrating a method of manufacturing a 3D flash memory according to an exemplary embodiment, and FIGS. 5A to 5D are X-Y plan views illustrating the 3D flash memory to explain the manufacturing method illustrated in FIG. 4 .

도 4, 5a 내지 5d를 참조하면, 단계(S410)에서 제조 시스템은, 도 5a와 같이 반도체 구조체(510)를 준비할 수 있다. 여기서 반도체 구조체(510)는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들(511), 복수의 희생층들(511) 사이에 교번하며 적층되는 복수의 절연층들 및 복수의 희생층들(511)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 스트링 바(Bar)(512)를 포함할 수 있다. 또한, 스트링 바(512)는 평면(X-Y 평면) 상 바 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(513) 및 채널층(513)의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면(513-1, 513-2) 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(514)을 포함할 수 있다.Referring to FIGS. 4 and 5A to 5D , in step S410 , the manufacturing system may prepare the semiconductor structure 510 as shown in FIG. 5A . Here, the semiconductor structure 510 is formed extending in a horizontal direction on a substrate and includes a plurality of sacrificial layers 511 sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of sacrificial layers 511, and a plurality of It may include a string bar 512 extending in one direction (eg, Z-axis direction) on the substrate through the sacrificial layers 511 . In addition, the string bar 512 has a bar shape on a plane (X-Y plane) and is wider among the channel layer 513 extending in one direction (eg, the Z-axis direction) and the slopes extending from the channel layer 513 . It may include a charge storage layer 514 extending in one direction (eg, Z-axis direction) in contact with the outside of each of the opposite surfaces 513 - 1 and 513 - 2 having an area.

이어서, 단계(S420)에서 제조 시스템은, 도 5b와 같이 스트링 바(512) 상에 일정 간격으로 분리 트렌치들(520)을 형성할 수 있다.Subsequently, in step S420 , the manufacturing system may form isolation trenches 520 at regular intervals on the string bar 512 as shown in FIG. 5B .

그 다음, 단계(S430)에서 제조 시스템은, 도 5c와 같이 분리 트렌치들(520)에 절연막(521)을 채워 넣어 스트링 바(512)가 분할된 복수의 스트링들(530)을 일괄적으로 생성할 수 있다. 이에, 복수의 스트링들(530) 각각은, 평면(X-Y 평면) 상 사각 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(531) 및 채널층(531)의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(532)을 포함하게 될 수 있으며, 절연막(521)에 의해 서로 이격되며 배치될 수 있다.Next, in step S430 , the manufacturing system fills the isolation trenches 520 with an insulating layer 521 as shown in FIG. 5C to collectively generate a plurality of strings 530 in which the string bar 512 is divided. can do. Accordingly, each of the plurality of strings 530 has a rectangular shape on a plane (X-Y plane) and is formed to extend in one direction (eg, in the Z-axis direction) and is formed to extend the channel layer 531 . It may include a charge storage layer 532 extending in one direction (eg, the Z-axis direction) in contact with the outside of each of the opposite surfaces among the four sides, and may be disposed to be spaced apart from each other by the insulating film 521 . there is.

그 후, 단계(S440)에서 제조 시스템은, 도 5d와 같이 복수의 희생층들(511)을 제거하고, 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들(515)을 형성할 수 있다.Thereafter, in step S440 , the manufacturing system may remove the plurality of sacrificial layers 511 as shown in FIG. 5D , and fill the removed spaces with a conductive material to form a plurality of word lines 515 . there is.

이 때, 단계(S440)에서 제조 시스템은, 분리 트렌치들(520)과 별도로 구비된 적어도 하나의 워드 라인 제거 패턴(미도시)을 통해 복수의 희생층들(511)이 제거된 공간들에 전도성 물질을 채워 넣을 수 있다. 그러나 이에 제한되거나 한정되지 않고 복수의 희생층들(511)이 제거되는 것과 전도성 물질이 채워 넣어지는 것은 분리 트렌치들(520)을 통해 수행될 수도 있다. 이러한 경우, 단계(S440)는 단계(S420) 및 단계(S430) 사이에 수행될 수 있다.At this time, in step S440 , the manufacturing system conducts the spaces in which the plurality of sacrificial layers 511 are removed through at least one word line removal pattern (not shown) provided separately from the isolation trenches 520 . material can be filled. However, the present invention is not limited thereto, and the removal of the plurality of sacrificial layers 511 and the filling of the conductive material may be performed through the isolation trenches 520 . In this case, step S440 may be performed between steps S420 and S430.

이처럼 일 실시예에 따른 제조 방법에서는, 복수의 스트링들(530)이 스트링 바(512)가 분할되어 일괄적으로 형성되기 때문에, 스트링 형성 공정의 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 또한, 일 실시예에 따른 제조 방법을 통해 형성되는 복수의 스트링들(530)은 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들과 비교하여 상대적으로 밀집해있기 때문에, 평면 상 집적도가 향상될 수 있다.As described above, in the manufacturing method according to the exemplary embodiment, since the plurality of strings 530 are formed by dividing the string bar 512, the complexity of the string forming process may be lowered and the uniformity of the strings may be improved. In addition, since the plurality of strings 530 formed through the manufacturing method according to the embodiment are relatively dense compared to the existing strings formed through an individual process for each string, the degree of integration in a plane can be improved. there is.

이상, 3차원 플래시 메모리의 제조 방법이 복수의 희생층들(511)을 활용하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 복수의 희생층들(511)을 활용하지 않는 것으로도 수행될 수 있다. 이에 대한 상세한 설명은 아래의 도 6 내지 7c를 참조하여 기재하기로 한다.In the above, the method of manufacturing the 3D flash memory has been described as using the plurality of sacrificial layers 511 , but the present invention is not limited thereto and may also be performed without using the plurality of sacrificial layers 511 . A detailed description thereof will be described with reference to FIGS. 6 to 7C below.

도 6은 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 7a 내지 7c는 도 6에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.6 is a flowchart illustrating a manufacturing method of a 3D flash memory according to another exemplary embodiment, and FIGS. 7A to 7C are X-Y plan views illustrating the 3D flash memory to explain the manufacturing method shown in FIG. 6 .

도 6, 7a 내지 7c를 참조하면, 단계(S610)에서 제조 시스템은, 도 7a와 같이 반도체 구조체(710)를 준비할 수 있다. 여기서 반도체 구조체(710)는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들(711), 복수의 워드 라인들(711) 사이에 교번하며 적층되는 복수의 절연층들 및 복수의 워드 라인들(711)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 스트링 바(Bar)(712)를 포함할 수 있다. 또한, 스트링 바(712)는 평면(X-Y 평면) 상 바 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(713) 및 채널층(713)의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면(713-1, 713-2) 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(714)을 포함할 수 있다.Referring to FIGS. 6 and 7A to 7C , in step S610 , the manufacturing system may prepare the semiconductor structure 710 as shown in FIG. 7A . Here, the semiconductor structure 710 is formed extending in a horizontal direction on a substrate and includes a plurality of word lines 711 sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of word lines 711 and a plurality of A string bar 712 extending through the word lines 711 and extending in one direction (eg, the Z-axis direction) on the substrate may be included. In addition, the string bar 712 has a bar shape on a plane (X-Y plane) and is wider among the channel layer 713 extending in one direction (eg, the Z-axis direction) and the slopes extending from the channel layer 713 . A charge storage layer 714 that is in contact with the outside of each of the opposite surfaces 713 - 1 and 713 - 2 having an area and extends in one direction (eg, the Z-axis direction) may be included.

이어서, 단계(S620)에서 제조 시스템은, 도 7b와 같이 스트링 바(712) 상에 일정 간격으로 분리 트렌치들(720)을 형성할 수 있다.Subsequently, in operation S620 , the manufacturing system may form isolation trenches 720 at regular intervals on the string bar 712 as shown in FIG. 7B .

그 후, 단계(S630)에서 제조 시스템은, 도 7c와 같이 분리 트렌치들(720)에 절연막(721)을 채워 넣어 스트링 바(712)가 분할된 복수의 스트링들(730)을 일괄적으로 생성할 수 있다. 이에, 복수의 스트링들(730) 각각은, 평면(X-Y 평면) 상 사각 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(731) 및 채널층(731)의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(732)을 포함하게 될 수 있으며, 절연막(721)에 의해 서로 이격되며 배치될 수 있다.Thereafter, in step S630 , the manufacturing system fills the isolation trenches 720 with an insulating film 721 as shown in FIG. 7C to collectively generate a plurality of strings 730 in which the string bar 712 is divided. can do. Accordingly, each of the plurality of strings 730 has a rectangular shape on a plane (X-Y plane) and extends in one direction (eg, the Z-axis direction) and the channel layer 731 and the channel layer 731 are formed to extend. It may include a charge storage layer 732 extending in one direction (eg, in the Z-axis direction) in contact with the outside of each of the opposite surfaces among the slopes, and may be disposed to be spaced apart from each other by the insulating film 721 . there is.

이처럼 다른 일 실시예에 따른 제조 방법에서도, 복수의 스트링들(730)이 스트링 바(712)가 분할되어 일괄적으로 형성되기 때문에, 스트링 형성 공정의 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 또한, 다른 일 실시예에 따른 제조 방법을 통해 형성되는 복수의 스트링들(730) 역시 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들과 비교하여 상대적으로 밀집해있기 때문에, 평면 상 집적도가 향상될 수 있다.As such, even in the manufacturing method according to another exemplary embodiment, since the plurality of strings 730 are formed by dividing the string bar 712 at once, the complexity of the string forming process may be lowered and the uniformity of the strings may be improved. . In addition, since the plurality of strings 730 formed through the manufacturing method according to another embodiment are also relatively dense compared to the existing strings formed through an individual process for each string, the degree of integration in a plane may be improved. can

이상, 3차원 플래시 메모리의 제조 방법이 복수의 분리 트렌치들(720)의 에칭 공정을 활용하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 메탈 마스크들에 기반한 포토 레지스트 공정을 활용할 수도 있다. 이에 대한 상세한 설명은 아래에서 기재하기로 한다.As described above, the 3D flash memory manufacturing method has been described as utilizing the etching process of the plurality of isolation trenches 720 , but the present invention is not limited thereto, and a photoresist process based on metal masks may be used. A detailed description thereof will be provided below.

도 8은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 9a 내지 9e는 도 8에 도시된 제조 방법을 설명하기 위해 3차원 플래시 메모리는 나타낸 X-Y 평면도이다.8 is a flowchart illustrating a manufacturing method of a 3D flash memory according to another exemplary embodiment, and FIGS. 9A to 9E are X-Y plan views illustrating the 3D flash memory to explain the manufacturing method shown in FIG. 8 .

도 8, 9a 내지 9e를 참조하면, 단계(S810)에서 제조 시스템은, 도 9a와 같이 반도체 구조체(910)를 준비할 수 있다. 여기서 반도체 구조체(910)는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들(911), 복수의 희생층들(911) 사이에 교번하며 적층되는 복수의 절연층들 및 복수의 희생층들(911)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 스트링 바(Bar)(912)를 포함할 수 있다. 또한, 스트링 바(912)는 평면(X-Y 평면) 상 바 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(913) 및 채널층(913)의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면(913-1, 913-2) 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(914)을 포함할 수 있다.Referring to FIGS. 8 and 9A to 9E , in step S810 , the manufacturing system may prepare the semiconductor structure 910 as shown in FIG. 9A . Here, the semiconductor structure 910 is formed extending in a horizontal direction on a substrate and includes a plurality of sacrificial layers 911 sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of sacrificial layers 911, and a plurality of It may include a string bar 912 extending through the sacrificial layers 911 and extending in one direction (eg, the Z-axis direction) on the substrate. In addition, the string bar 912 has a bar shape on a plane (X-Y plane) and is wide among the channel layer 913 extending in one direction (eg, the Z-axis direction) and the slopes extending from the channel layer 913 . It may include a charge storage layer 914 extending in one direction (eg, Z-axis direction) in contact with the outside of each of the opposite surfaces 913 - 1 and 913 - 2 having an area.

이어서, 단계(S820)에서 제조 시스템은, 도 9b와 같이 복수의 희생층들(911)을 제거하고, 복수의 희생층들(911)이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들(915)을 형성할 수 있다.Subsequently, in step S820 , the manufacturing system removes the plurality of sacrificial layers 911 as shown in FIG. 9B , and fills the spaces from which the plurality of sacrificial layers 911 are removed with a conductive material to fill the plurality of word lines Fields 915 may be formed.

이 때, 단계(S820)에서 제조 시스템은, 적어도 하나의 워드 라인 제거 패턴(미도시)을 통해 복수의 희생층들(911)이 제거된 공간들에 전도성 물질을 채워 넣을 수 있다.In this case, in step S820 , the manufacturing system may fill the spaces from which the plurality of sacrificial layers 911 are removed through at least one word line removal pattern (not shown) with a conductive material.

그 다음, 단계(S830)에서 제조 시스템은, 도 9c와 같이 스트링 바(912) 상에 일정 간격으로 메탈 마스크들(920)을 배치할 수 있다.Next, in operation S830 , the manufacturing system may arrange the metal masks 920 at regular intervals on the string bar 912 as shown in FIG. 9C .

그 다음, 단계(S840)에서 제조 시스템은, 도 9d와 같이 메탈 마스크들(920)을 이용하는 포토 레지스트 공정을 통해, 스트링 바(912)에서 메탈 마스크들(920)에 의해 가려지지 않은 부분들을 에칭할 수 있다. 이 때, 포로 레지스트 공정은, 전도성 물질을 제외한 다른 물질을 제거하는 공정일 수 있다.Next, in step S840 , the manufacturing system etches portions not covered by the metal masks 920 in the string bar 912 through a photoresist process using the metal masks 920 as shown in FIG. 9D . can do. In this case, the captive resist process may be a process of removing materials other than the conductive material.

그 후, 단계(S850)에서 제조 시스템은, 도 9e와 같이 스트링 바(912)에서 메탈 마스크(920)에 의해 가려지지 않은 부분들이 에칭된 공간들(921)에 절연막(922)을 채워 넣어 스트링 바(912)가 분할된 복수의 스트링들(930)을 일괄적으로 생성할 수 있다. 이에, 복수의 스트링들(930) 각각은, 평면(X-Y 평면) 상 사각 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(931) 및 채널층(931)의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(932)을 포함하게 될 수 있으며, 절연막(922)에 의해 서로 이격되며 배치될 수 있다.Thereafter, in step S850 , the manufacturing system fills in the string bar 912 with an insulating film 922 in the etched spaces 921 of the portions not covered by the metal mask 920 as shown in FIG. 9E . A plurality of strings 930 in which the bar 912 is divided may be collectively generated. Accordingly, each of the plurality of strings 930 has a rectangular shape on a plane (X-Y plane) and is formed to extend in one direction (eg, in the Z-axis direction) and the channel layer 931 is formed to extend. It may include a charge storage layer 932 extending in one direction (eg, in the Z-axis direction) while contacting the outside of each of the opposite surfaces among the four sides, and may be disposed to be spaced apart from each other by the insulating film 922 . there is.

이처럼 또 다른 일 실시예에 따른 제조 방법에서도, 복수의 스트링들(930)이 스트링 바(912)가 분할되어 일괄적으로 형성되기 때문에, 스트링 형성 공정의 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 또한, 또 다른 일 실시예에 따른 제조 방법을 통해 형성되는 복수의 스트링들(930) 역시 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들과 비교하여 상대적으로 밀집해있기 때문에, 평면 상 집적도가 향상될 수 있다.As such, even in the manufacturing method according to another exemplary embodiment, since the plurality of strings 930 are formed by dividing the string bar 912, the complexity of the string forming process is lowered and the uniformity of the strings can be improved. there is. In addition, since the plurality of strings 930 formed through the manufacturing method according to another embodiment are also relatively dense compared to the existing strings formed through an individual process for each string, the degree of integration in a plane is improved. can be

이상, 3차원 플래시 메모리의 제조 방법이 복수의 희생층들(911)을 활용하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 복수의 희생층들(911)을 활용하지 않는 것으로도 수행될 수 있다. 이에 대한 상세한 설명은 아래의 도 10을 참조하여 기재하기로 한다.As described above, the manufacturing method of the 3D flash memory has been described as using the plurality of sacrificial layers 911 , but the present invention is not limited thereto and may also be performed without using the plurality of sacrificial layers 911 . A detailed description thereof will be described with reference to FIG. 10 below.

도 10은 또 다른 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다. 이하 설명되는 제조 방법은 도 8, 9a 내지 9e를 참조하여 설명된 제조 방법의 일부 단계들을 그대로 포함하는 바, 도 9b 내지 9e를 참조하여 설명하기로 한다.10 is a flowchart illustrating a method of manufacturing a 3D flash memory according to another exemplary embodiment. The manufacturing method described below includes some steps of the manufacturing method described with reference to FIGS. 8 and 9A to 9E as it is, and will be described with reference to FIGS. 9B to 9E .

도 10을 참조하면, 단계(S1010)에서 제조 시스템은, 도 9b와 같이 반도체 구조체(910)를 준비할 수 있다. 여기서 반도체 구조체(910)는 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들(915), 복수의 워드 라인들(915) 사이에 교번하며 적층되는 복수의 절연층들 및 복수의 워드 라인들(915)을 관통하여 기판 상 일 방향(예컨대, Z축 방향)으로 연장 형성되는 스트링 바(Bar)(912)를 포함할 수 있다. 또한, 스트링 바(912)는 평면(X-Y 평면) 상 바 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(913) 및 채널층(913)의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면(913-1, 913-2) 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(914)을 포함할 수 있다.Referring to FIG. 10 , in step S1010 , the manufacturing system may prepare a semiconductor structure 910 as shown in FIG. 9B . Here, the semiconductor structure 910 is formed to extend in a horizontal direction on a substrate, and includes a plurality of word lines 915 sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of word lines 915 , and a plurality of A string bar 912 extending through the word lines 915 and extending in one direction (eg, the Z-axis direction) on the substrate may be included. In addition, the string bar 912 has a bar shape on a plane (X-Y plane) and is wide among the channel layer 913 extending in one direction (eg, the Z-axis direction) and the slopes extending from the channel layer 913 . It may include a charge storage layer 914 extending in one direction (eg, Z-axis direction) in contact with the outside of each of the opposite surfaces 913 - 1 and 913 - 2 having an area.

이어서, 단계(S1020)에서 제조 시스템은, 도 9c와 같이 스트링 바(912) 상에 일정 간격으로 메탈 마스크들(920)을 배치할 수 있다.Subsequently, in operation S1020 , the manufacturing system may arrange the metal masks 920 at regular intervals on the string bar 912 as shown in FIG. 9C .

그 다음, 단계(S1030)에서 제조 시스템은, 도 9d와 같이 메탈 마스크들(920)을 이용하는 포토 레지스트 공정을 통해, 스트링 바(912)에서 메탈 마스크들(920)에 의해 가려지지 않은 부분들을 에칭할 수 있다.Next, in step S1030 , the manufacturing system etches portions not covered by the metal masks 920 in the string bar 912 through a photoresist process using the metal masks 920 as shown in FIG. 9D . can do.

그 후, 단계(S1040)에서 제조 시스템은, 스트링 바(912)에서 메탈 마스크(920)에 의해 가려지지 않은 부분들이 에칭된 공간들(921)에 절연막(922)을 채워 넣어 스트링 바(912)가 분할된 복수의 스트링들(930)을 일괄적으로 생성할 수 있다. 이에, 복수의 스트링들(930) 각각은, 평면(X-Y 평면) 상 사각 형태를 가진 채 일 방향(예컨대, Z축 방향)으로 연장 형성되는 채널층(931) 및 채널층(931)의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 일 방향(예컨대, Z축 방향)으로 연장 형성되는 전하 저장층(932)을 포함하게 될 수 있으며, 절연막(922)에 의해 서로 이격되며 배치될 수 있다.Thereafter, in step S1040 , the manufacturing system fills the spaces 921 in which portions not covered by the metal mask 920 of the string bar 912 are etched with an insulating film 922 to form the string bar 912 . A plurality of strings 930 in which are divided may be collectively generated. Accordingly, each of the plurality of strings 930 has a rectangular shape on a plane (X-Y plane) and is formed to extend in one direction (eg, in the Z-axis direction) and the channel layer 931 is formed to extend. It may include a charge storage layer 932 extending in one direction (eg, in the Z-axis direction) while contacting the outside of each of the opposite surfaces among the four sides, and may be disposed to be spaced apart from each other by the insulating film 922 . there is.

이처럼 또 다른 일 실시예에 따른 제조 방법에서도, 복수의 스트링들(930)이 스트링 바(912)가 분할되어 일괄적으로 형성되기 때문에, 스트링 형성 공정의 복잡도가 낮아지며 스트링의 균일성이 향상될 수 있다. 또한, 또 다른 일 실시예에 따른 제조 방법을 통해 형성되는 복수의 스트링들(930) 역시 스트링 별로 개별적인 공정을 통해 형성되는 기존의 스트링들과 비교하여 상대적으로 밀집해있기 때문에, 평면 상 집적도가 향상될 수 있다.As such, even in the manufacturing method according to another exemplary embodiment, since the plurality of strings 930 are formed by dividing the string bar 912, the complexity of the string forming process is lowered and the uniformity of the strings can be improved. there is. In addition, since the plurality of strings 930 formed through the manufacturing method according to another embodiment are also relatively dense compared to the existing strings formed through an individual process for each string, the degree of integration in a plane is improved. can be

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible from the above description by those skilled in the art. For example, the described techniques are performed in an order different from the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (10)

기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 및
상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-
을 포함하는 3차원 플래시 메모리.a plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked; and
a plurality of strings passing through the plurality of word lines and extending in one direction on the substrate; Including a charge storage layer extending in the one direction while in contact with the outside of each of the opposite both surfaces of the inclined surfaces extending and formed of the channel layer-
A three-dimensional flash memory comprising a. 제1항에 있어서,
상기 복수의 스트링들은,
일정 간격으로 이격된 채 동일 로우(Row) 또는 동일 컬럼(Column) 상에 배치되는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
The plurality of strings,
A three-dimensional flash memory, characterized in that the three-dimensional flash memory is disposed on the same row (Row) or the same column (Column) spaced apart at regular intervals. 제2항에 있어서,
상기 복수의 스트링들은,
평면 상 바(Bar) 형태를 갖는 스트링 바(Bar)가 분할되어 일괄적으로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.3. The method of claim 2,
The plurality of strings,
A three-dimensional flash memory characterized in that a string bar having a bar shape on a plane is divided and formed collectively. 제1항에 있어서,
상기 3차원 플래시 메모리는,
상기 복수의 스트링들 각각에 대해 상기 전하 저장층이 형성된 양면에 접촉하는 상기 복수의 워드 라인들을 상기 복수의 스트링들 각각의 듀얼 게이트로 사용하는 것을 특징으로 하는 3차원 플래시 메모리.According to claim 1,
The three-dimensional flash memory,
The three-dimensional flash memory, characterized in that for each of the plurality of strings, the plurality of word lines contacting both surfaces on which the charge storage layer is formed are used as a dual gate of each of the plurality of strings. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들, 상기 복수의 희생층들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 희생층들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계;
상기 스트링 바 상에 일정 간격으로 분리 트렌치(Trench)들을 형성하는 단계; 및
상기 분리 트렌치들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계
를 포함하는 3차원 플래시 메모리의 제조 방법.A plurality of sacrificial layers extending in a horizontal direction on a substrate and sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of sacrificial layers, and a plurality of sacrificial layers passing through the plurality of sacrificial layers in one direction on the substrate Extended string bar - The string bar has a bar shape on a plane and is formed outside the channel layer extending in the one direction and opposite both sides each having a large area among the slopes extending in the channel layer. Preparing a semiconductor structure comprising a - comprising a charge storage layer in contact and extending in the one direction;
forming isolation trenches at regular intervals on the string bar; and
the plurality of strings into which the string bar is divided by filling the isolation trenches with an insulating layer, each of the plurality of strings having a rectangular type on a plane and extending in the one direction; and the channel A step of collectively creating a charge storage layer extending in the one direction while contacting the outside of each of the opposite both sides among the slopes formed to extend the layer
A method of manufacturing a three-dimensional flash memory comprising a. 제5항에 있어서,
상기 복수의 희생층들을 제거하고, 상기 복수의 희생층들이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들을 형성하는 단계
를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.6. The method of claim 5,
removing the plurality of sacrificial layers, and filling the spaces from which the plurality of sacrificial layers are removed with a conductive material to form a plurality of word lines;
Method of manufacturing a three-dimensional flash memory further comprising a. 제6항에 있어서,
상기 복수의 워드 라인들을 형성하는 단계는,
상기 분리 트렌치들을 통해 상기 복수의 희생층들이 제거된 공간들에 상기 전도성 물질을 채워 넣는 단계; 또는
상기 분리 트렌치들과 별도로 구비된 적어도 하나의 워드 라인 제거 패턴을 통해 상기 복수의 희생층들이 제거된 공간들에 상기 전도성 물질을 채워 넣는 단계
중 어느 하나의 단계를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.7. The method of claim 6,
The forming of the plurality of word lines includes:
filling the spaces from which the plurality of sacrificial layers are removed through the isolation trenches with the conductive material; or
filling the spaces from which the plurality of sacrificial layers are removed with the conductive material through at least one word line removal pattern provided separately from the isolation trenches;
A method of manufacturing a three-dimensional flash memory comprising any one of the steps. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계;
상기 스트링 바 상에 일정 간격으로 분리 트렌치(Trench)들을 형성하는 단계; 및
상기 분리 트렌치들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계
를 포함하는 3차원 플래시 메모리의 제조 방법.A plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of word lines, and a plurality of word lines passing through the plurality of word lines in one direction on the substrate Extended string bar - The string bar has a bar shape on a plane and is formed outside the channel layer extending in the one direction and opposite both sides each having a large area among the slopes extending in the channel layer. Preparing a semiconductor structure comprising a - comprising a charge storage layer in contact and extending in the one direction;
forming isolation trenches at regular intervals on the string bar; and
the plurality of strings into which the string bar is divided by filling the isolation trenches with an insulating layer, each of the plurality of strings having a rectangular type on a plane and extending in the one direction; and the channel A step of collectively creating a charge storage layer extending in the one direction while contacting the outside of each of the opposite both sides among the slopes formed to extend the layer
A method of manufacturing a three-dimensional flash memory comprising a. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 희생층들, 상기 복수의 희생층들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 희생층들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계;
상기 복수의 희생층들을 제거하고, 상기 복수의 희생층들이 제거된 공간들에 전도성 물질을 채워 넣어 복수의 워드 라인들을 형성하는 단계;
상기 스트링 바 상에 일정 간격으로 메탈 마스크들을 배치하는 단계;
상기 메탈 마스크들을 이용하는 포토 레지스트 공정을 통해, 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들을 에칭하는 단계; 및
상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들이 에칭된 공간들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계
를 포함하는 3차원 플래시 메모리의 제조 방법.A plurality of sacrificial layers extending in a horizontal direction on a substrate and sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of sacrificial layers, and a plurality of sacrificial layers passing through the plurality of sacrificial layers in one direction on the substrate Extended string bar - The string bar has a bar shape on a plane and is formed outside the channel layer extending in the one direction and opposite both sides each having a large area among the slopes extending in the channel layer. Preparing a semiconductor structure comprising a - comprising a charge storage layer in contact and extending in the one direction;
removing the plurality of sacrificial layers and filling the spaces from which the plurality of sacrificial layers are removed with a conductive material to form a plurality of word lines;
disposing metal masks at regular intervals on the string bar;
etching portions not covered by the metal masks in the string bar through a photoresist process using the metal masks; and
The plurality of strings in which the string bar is divided by filling in spaces in which portions not covered by the metal masks of the string bar are etched by the string bar - Each of the plurality of strings has a rectangular shape on a plane including a channel layer extending in one direction with step to do
A method of manufacturing a three-dimensional flash memory comprising a. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들, 상기 복수의 워드 라인들 사이에 교번하며 적층되는 복수의 절연층들 및 상기 복수의 워드 라인들을 관통하여 상기 기판 상 일 방향으로 연장 형성되는 스트링 바(Bar)-상기 스트링 바는 평면 상 바 형태를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 넓은 면적을 갖는 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-를 포함하는 반도체 구조체를 준비하는 단계;
상기 스트링 바 상에 일정 간격으로 메탈 마스크들을 배치하는 단계;
상기 메탈 마스크들을 이용하는 포토 레지스트 공정을 통해, 상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들을 에칭하는 단계; 및
상기 스트링 바에서 상기 메탈 마스크들에 의해 가려지지 않은 부분들이 에칭된 공간들에 절연막을 채워 넣어 상기 스트링 바가 분할된 상기 복수의 스트링들-상기 복수의 스트링들 각각은 평면 상 사각 형태(Rectangle type)를 가진 채 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층의 연장 형성되는 사면 중 마주보는 양면 각각의 외부에 접촉하며 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-을 일괄적으로 생성하는 단계
를 포함하는 3차원 플래시 메모리의 제조 방법.A plurality of word lines extending in a horizontal direction on a substrate and sequentially stacked, a plurality of insulating layers alternately stacked between the plurality of word lines, and a plurality of word lines passing through the plurality of word lines in one direction on the substrate Extended string bar - The string bar has a bar shape on a plane and is formed outside the channel layer extending in the one direction and opposite both sides each having a large area among the slopes extending in the channel layer. Preparing a semiconductor structure comprising a - comprising a charge storage layer in contact and extending in the one direction;
disposing metal masks at regular intervals on the string bar;
etching portions not covered by the metal masks in the string bar through a photoresist process using the metal masks; and
The plurality of strings in which the string bar is divided by filling in spaces in which portions not covered by the metal masks of the string bar are etched by the string bar - Each of the plurality of strings has a rectangular shape on a plane including a channel layer extending in one direction with step to do
A method of manufacturing a three-dimensional flash memory comprising a.
KR1020200136919A 2020-10-13 2020-10-21 Three dimensional flash memory for improving integration and manufactureing method thereof KR102504650B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200136919A KR102504650B1 (en) 2020-10-21 2020-10-21 Three dimensional flash memory for improving integration and manufactureing method thereof
PCT/KR2021/014067 WO2022080842A1 (en) 2020-10-13 2021-10-13 Three-dimensional flash memory, method for manufacturing same, and method for operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200136919A KR102504650B1 (en) 2020-10-21 2020-10-21 Three dimensional flash memory for improving integration and manufactureing method thereof

Publications (2)

Publication Number Publication Date
KR20220052688A true KR20220052688A (en) 2022-04-28
KR102504650B1 KR102504650B1 (en) 2023-02-28

Family

ID=81446842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200136919A KR102504650B1 (en) 2020-10-13 2020-10-21 Three dimensional flash memory for improving integration and manufactureing method thereof

Country Status (1)

Country Link
KR (1) KR102504650B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100074543A (en) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 Vertical channel type non-volatile memory device and method for fabricating the same
US20150340369A1 (en) * 2014-05-21 2015-11-26 Macronix International Co., Ltd. 3d independent double gate flash memory
US20170125428A1 (en) * 2015-11-02 2017-05-04 Kohji Kanamori Semiconductor devices and methods of fabricating the same
WO2018144538A1 (en) * 2017-02-01 2018-08-09 Micron Technology, Inc. Nand memory arrays, and methods of forming nand memory arrays
KR20180126323A (en) * 2017-05-17 2018-11-27 연세대학교 산학협력단 3 dimensional non-volatile memory device and method of fabricating the same
KR20190135540A (en) * 2017-04-28 2019-12-06 마이크론 테크놀로지, 인크 Array of height extension string of memory cell and method of forming memory array

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100074543A (en) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 Vertical channel type non-volatile memory device and method for fabricating the same
US20150340369A1 (en) * 2014-05-21 2015-11-26 Macronix International Co., Ltd. 3d independent double gate flash memory
US20170125428A1 (en) * 2015-11-02 2017-05-04 Kohji Kanamori Semiconductor devices and methods of fabricating the same
WO2018144538A1 (en) * 2017-02-01 2018-08-09 Micron Technology, Inc. Nand memory arrays, and methods of forming nand memory arrays
KR20190135540A (en) * 2017-04-28 2019-12-06 마이크론 테크놀로지, 인크 Array of height extension string of memory cell and method of forming memory array
KR20180126323A (en) * 2017-05-17 2018-11-27 연세대학교 산학협력단 3 dimensional non-volatile memory device and method of fabricating the same

Also Published As

Publication number Publication date
KR102504650B1 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
JP6871404B2 (en) Memory device and method
TWI778334B (en) Three-dimensional memory device and forming method thereof
US8592890B2 (en) Semiconductor memory device and method for manufacturing same
CN109716521A (en) Contact structures for three-dimensional storage part
CN113206101B (en) 3D memory device and method of manufacturing the same
TW202143455A (en) Three dimensional nand memory device and fabrication method thereof
CN110024126A (en) Three-dimensional storage part and forming method thereof
CN109346473B (en) 3D memory device and method of manufacturing the same
CN109935596B (en) 3D memory device and method of manufacturing the same
CN110649033B (en) 3D memory device and method of manufacturing the same
CN109585454B (en) 3D memory device and method of manufacturing the same
KR102640175B1 (en) Semiconductor devices
JP2019161042A (en) Semiconductor device
TWI706548B (en) Memory device and manufacturing method thereof
WO2021086430A1 (en) Variable die size memory device and methods of manufacturing the same
JP2021536136A (en) New 3D NAND memory device and its formation method
CN110808254B (en) 3D memory device and method of manufacturing the same
US20220115398A1 (en) 3-dimensional flash memory having air gap, and method for manufacturing same
TW201603229A (en) Contact structure and forming method, and the circuit using the same
CN110676257A (en) 3D memory device and method of manufacturing the same
CN110767656B (en) 3D memory device and method of manufacturing the same
CN109545793B (en) 3D memory device and method of manufacturing the same
CN109686740B (en) 3D memory device and method of manufacturing the same
CN109273452B (en) 3D memory device and method of manufacturing the same
CN109148453B (en) Method of manufacturing semiconductor device and 3D memory device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant