KR20220049728A - Mibk를 이용한 그래핀 전사용 대면적 pmma 제거 방법 및 전계 효과 트랜지스터 제조 방법 - Google Patents

Mibk를 이용한 그래핀 전사용 대면적 pmma 제거 방법 및 전계 효과 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR20220049728A
KR20220049728A KR1020200133176A KR20200133176A KR20220049728A KR 20220049728 A KR20220049728 A KR 20220049728A KR 1020200133176 A KR1020200133176 A KR 1020200133176A KR 20200133176 A KR20200133176 A KR 20200133176A KR 20220049728 A KR20220049728 A KR 20220049728A
Authority
KR
South Korea
Prior art keywords
graphene
pmma
mibk
semiconductor substrate
field effect
Prior art date
Application number
KR1020200133176A
Other languages
English (en)
Inventor
안영환
손병희
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020200133176A priority Critical patent/KR20220049728A/ko
Publication of KR20220049728A publication Critical patent/KR20220049728A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 그래핀 상에 PMMA(poly methyl methacrylate)의 적어도 일부가 결합되어 적층된 구조체를 형성하는 단계;
상기 구조체를 반도체 기판 상에 전사하는 단계; 및
상기 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK(methyl isobutyl ketone)를 포함하는 유기 용액에 침지시켜 상기 구조체의 그래핀 상에서 잔류물 없이 PMMA를 제거하는 단계;를 포함하는 MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법 및 전계 효과 트랜지스터 제조 방법에 관한 것이다.

Description

MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법 및 전계 효과 트랜지스터 제조 방법{Method for Removing Large Area Poly Methyl Methacrylate for Graphene Transfer Using methyl isobutyl ketone and Method for Fabricating Field effect Transistor}
본 발명은 MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법 및 전계 효과 트랜지스터 제조 방법으로, 상세하게는, 대기 분위기의 상온 조건에서 MIBK를 이용하여 그래핀 상에서 잔류물 없이 대면적 PMMA를 제거하는 방법 및 이를 이용하여 전계 효과 트랜지스터를 제조하는 방법에 관한 것이다.
그래핀은 전기적, 기계적, 광학적 특성이 우수하여 전계 효과 트랜지스터(FETs), 대면적 투명 전극, 광전자 공학 및 센서 등과 같은 미래의 전기 및 광전자 소자 분야에서 사용가능성이 연구되고 있다.
초기에, 그래핀 플레이크(flake)는 기계적 박리를 통해 흑연으로부터 수득되었다. 그러나 최근 대규모 합성은, 금속 촉매를 이용한 화학기상증착법(CVD)이 사용된다. 구체적으로, 금속 호일 상에 화학기상증착법(CVD)을 이용하여 그래핀을 성장시키고, 성장된 그래핀 상에 PMMA 층을 적층한 후 금속 호일을 제거하여 수행되며, 이때 PMMA는 그래핀을 전사하기 위해 지지층으로서 이용되므로 그래핀의 전사 후에는 제거될 필요가 있다. 그러나 PMMA와 그래핀 간의 강한 결합력으로 인해 세척 후에도 그래핀 표면에 잔류물이 다량 형성될 수 있다. 그래핀 및 전이금속디칼코게나이드(Transition Metal Dichalcogenides)와 같은 2차원 재료는 이러한 잔류물에 매우 민감하여 그래핀의 전기적 특성과 광학적 특성이 저하될 수 있어 PMMA 잔류물의 철저한 제거는 그래핀 장치의 전기 및 광전자 특성을 개선하기 위해 매우 중요하다.
종래, 그래핀 전사를 위한 PMMA를 제거하기 위해 아세톤 용액을 사용하는 방법이 이용되었으나, PMMA와 그래핀 간의 강한 결합력으로 인해 아세톤 용액 처리 후에 상당한 양의 PMMA 잔류물이 관찰되었다. 이에, 아세트산, 클로로포름 및 포름 아미드 용액 등 유기 용액을 이용한 다양한 습식 화학 처리법이나, 열적 어닐링(thermal annealing), 레이저 클리닝 처리 및 오존 처리 등과 같은 기술도 연구되고 있다. 그러나 이러한 방법들은 상당히 복잡하여 제조 공정성, 경제성, 재현성 등이 부족한 경우가 많았다.
최근에는, 전자 빔을 이용하여 그래핀 전사를 위한 PMMA를 제거하는 방식이 보고되어 있다. 그러나 전자 빔을 이용한 방식은 전자의 거동 특성으로 인하여 고가의 진공 설비가 필요하며, 비교적 큰 전자빔 플루언스(e-beam fluence)를 사용하더라도 대량 처리 능력이 부족하여 생산성 및 경제성이 떨어지는 문제가 있다.
따라서, 그래핀 전사에 이용되는 PMMA를 효과적으로 제거하여 성능이 개선된 소자에 대한 필요성이 높은 실정이다.
본 발명은 상기와 같은 종래기술의 문제점과 과거로부터 요청되어온 기술적 과제를 해결하는 것을 목적으로 한다.
본 발명의 목적은 MIBK를 이용하여 그래핀 전사용 대면적 PMMA 제거 방법을 제공하는 것이다.
본 발명의 다른 목적은 MIBK를 이용하여 그래핀 전사용 대면적 PMMA 제거를 통해 우수한 성능을 나타내는 전계 효과 트랜지스터 제조 방법을 제공하는 것이다.
본 발명은,
그래핀 상에 PMMA(poly methyl methacrylate)의 적어도 일부가 결합되어 적층된 구조체를 형성하는 단계;
상기 구조체를 반도체 기판 상에 전사하는 단계; 및
상기 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK(methyl isobutyl ketone)를 포함하는 유기 용액에 침지시켜 상기 구조체의 그래핀 상에서 잔류물 없이 PMMA를 제거하는 단계;를 포함하는 MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법을 제공한다.
상기 유기 용액은 MIBK 및 이소프로필알코올을 포함하고, 상기 MIBK과 이소프로필알코올의 부피비는 2 ~ 4 : 1일 수 있다.
상기 침지 시간은 1 내지 5분일 수 있다.
상기 구조체가 전사된 반도체 기판을 상기 유기 용액에 침지시킨 후, 케톤계 용액에 20 내지 30 시간 동안 침지시키는 단계를 추가로 포함할 수 있다.
한편, 본 발명은,
반도체 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;
그래핀 상에 PMMA의 적어도 일부가 결합되어 적층된 구조체를 형성하는 단계;
상기 소스 전극 및 드레인 전극이 형성된 반도체 기판 상에, 상기 소스 전극 및 상기 드레인 전극을 덮도록 상기 구조체를 전사하는 단계;
상기 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK를 포함하는 유기 용액에 침지시켜 상기 구조체의 그래핀 상에서 잔류물 없이 PMMA를 제거하는 단계; 및
상기 PMMA가 제거된 그래핀을 패터닝하는 단계;를 포함하는 전계 효과 트랜지스터 제조 방법을 제공한다.
상기 구조체를 형성하는 단계는,
금속 호일 상에 상기 그래핀을 형성하는 단계;
상기 그래핀 상에 상기 PMMA를 형성하는 단계; 및
상기 금속 호일을 제거하는 단계;를 포함할 수 있다.
상기 금속 호일 상에 CVD(chemical vapor deposition)를 이용하여 대면적 그래핀을 형성할 수 있다.
상기 유기 용액은 MIBK 및 이소프로필알코올을 포함하고, 상기 MIBK과 이소프로필알코올의 부피비는 2 ~ 4 : 1일 수 있다.
상기 침지 시간은 1 내지 5분일 수 있다.
상기 구조체가 전사된 반도체 기판을 상기 유기 용액에 침지 후, 케톤계 용액에 20 내지 30 시간 동안 침지시키는 단계를 추가로 포함할 수 있다.
본 발명에 따르면, 대기분위기 상온의 마일드한 조건에서 MIBK를 이용하여 그래핀 전사용 대면적 PMMA를 잔류물 없이 효과적으로 제거할 수 있다. 이러한 그래핀 전사용 대면적 PMMA 제거는 MIBK를 포함하는 유기 용액에 소정 시간 침지하여 이루어질 수 있어 대량 공정이 가능하면서도 높은 생산성 및 경제성을 나타낸다.
본 발명에 따르면, 그래핀 손상이 적고 트랜스 컨덕턴스, 홀 이동도 및 전자 이동도가 큰 전계 효과 트랜지스터를 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 전계 효과 트랜지스터(FET)의 제조 방법을 나타내는 도면이다;
도 2는 본 발명의 비교예(a) 및 실시예(b)에 따른 PMMA 제거 후 그래핀 표면의 원자력 현미경(AFM)이미지이다;
도 3은 본 발명의 비교예(AT) 및 실시예(MT)에 따른 실험 결과를 나타낸 그래프이다;
도 4(a)는 본 발명의 비교예(AT) 및 실시예(MT)에 따른 I-VG 특성을 나타낸 그래프이다;
도 4(b)는 본 발명의 비교예(AT) 및 실시예(MT)에 따른 I-VG 특성을 나타낸 그래프이다;
도 5(a)는 본 발명의 실시예에 따른 디랙포인트를 나타낸 그래프이다;
도 5(b)는 본 발명의 비교예(AT) 및 실시예(MT)에 따른 홀 이동도를 나타낸 그래프이다; 및
도 5(c)는 본 발명의 실시예(MT)에 따른 전자이동도를 나타낸 그래프이다.
본 발명에서, 소자(devices) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다
이하, 도면을 참조하여 본 발명의 실시예에 대하여 구체적으로 설명한다.
본 발명은,
그래핀 상에 PMMA(poly methyl methacrylate)의 적어도 일부가 결합되어 적층된 구조체를 형성하는 단계;
상기 구조체를 반도체 기판 상에 전사하는 단계; 및
상기 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK(methyl isobutyl ketone)를 포함하는 유기 용액에 침지시켜 상기 구조체의 그래핀 상에서 잔류물 없이 PMMA를 제거하는 단계;를 포함하는 MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법을 제공한다.
그래핀/PMMA 구조체는 그래핀 상에 PMMA 층이 형성된 것으로, 그래핀과 PMMA의 적어도 일부가 강하게 결합되어 있다. 그래핀/PMMA 구조체를 형성하는 방법으로서, 예를 들어 금속 호일(미도시) 상에 화학기상증착법(CVD)에 의해 그래핀을 증착하고, 증착된 그래핀 상에 PMMA 층을 코팅한 후, 금속 호일을 제거하는 방법이 이용될 수 있다.
여기서, 화학기상증착(CVD)법은 메탄과 수소 가스를 이용하여 수행될 수 있으며, 금속 호일을 제거하기 위해 금속 호일/그래핀/PMMA를 과황산암모늄(Ammonium persulfate) 용액에 용해시킬 수 있다.
상기 금속 호일에 사용될 수 있는 금속은 제한이 없으나 예를 들어 구리일 수 있다.
이후 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK를 포함하는 유기 용액에 침지시킨다.
본 발명에서는 MIBK가 PMMA 층을 팽창 및 용해시켜 PMMA와 그래핀 표면 사이의 결합을 약화시키는 특성을 이용하여 대기분위기 상온의 마일드한 조건에서 그래핀 전사용 대면적 PMMA를 잔류물 없이 효과적으로 제거할 수 있다. 특히 MIBK를 포함하는 유기 용액에 소정 시간 침지하여 대면적의 PMMA를 간단하면서도 잔류물 없이 제거할 수 있어 별도의 장비가 필요없이 대량 처리가 가능하면서도 높은 생산성 및 경제성을 나타낼 수 있다.
상기 유기 용액은 MIBK 이외 추가로 이소프로필알코올을 포함할 수 있다. 이 경우 상기 MIBK과 이소프로필알코올의 부피비는 2 ~ 4 : 1일 수 있다. 상기 부피비를 넘어서 MIBK의 양이 지나치게 많거나 이소프로필알코올의 양이 적으면 부반응이 일어나 잔류물이 생성되거나 경제성이 저하될 우려가 있고, MIBK의 양이 지나치게 적거나 이소프로필알코올의 양이 많으면 구조체가 전사된 반도체 기판이 MIBK에 충분히 침지될 수 없어 본 발명이 의도하는 효과를 얻을 수 없다.
본 발명에서 침지(dipping)는 구조체가 전사된 반도체 기판을 MIBK를 포함하는 유기 용액에 담가 MIBK가 PMMA와 그래핀 표면 사이에 충분히 침투될 수 있도록 이루어진다는 점에서 도포 또는 코팅과 구별된다.
본 발명에서 상온은 반응이 수행되는 평균 온도로서 20±5℃일 수 있다.
상기 침지 시간은 1분 내지 5분일 수 있다. 상기 침지 시간이 1분 미만일 경우 구조체가 전사된 반도체 기판이 MIBK에 충분히 침지될 수 없어 본 발명이 의도하는 효과를 얻을 수 없고, 침지 시간이 5분을 초과할 경우 부반응이 일어나 잔류물이 생성되거나 경제성이 저하될 우려가 있어 바람직하지 않다. 상세하게는, 상기 침지 시간은 2분 내지 4분일 수 있다.
경우에 따라, 상기 구조체가 전사된 반도체 기판을 상기 유기 용액에 침지시킨 후, 연이어, 케톤계 용액에 20 내지 30시간 동안 침지시키는 단계를 추가로 진행하여 그래핀 전사용 대면적 PMMA를 잔류물을 보다 효과적으로 제거할 수 있다
상기 케톤계 용액은 예를 들어, 아세톤, 메틸에틸케톤, 사이클로헥사논 또는 이들의 조합일 수 있으나 이에 제한되는 것은 아니다.
상기 케톤계 용액의 침지 시간이 20시간 미만일 경우 본 발명이 의도하는 효과를 얻을 수 없고, 침지 시간이 30시간을 초과할 경우 부반응이 일어나 잔류물이 생성되거나 경제성이 저하될 우려가 있어 바람직하지 않다. 상세하게는 22 내지 26시간동안 침지가 이루어질 수 있다.
한편, 본 발명은,
반도체 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;
그래핀 상에 PMMA의 적어도 일부가 결합되어 적층된 구조체를 형성하는 단계;
상기 소스 전극 및 드레인 전극이 형성된 반도체 기판 상에, 상기 소스 전극 및 상기 드레인 전극을 덮도록 상기 구조체를 전사하는 단계;
상기 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK를 포함하는 유기 용액에 침지시켜 상기 구조체의 그래핀 상에서 잔류물 없이 PMMA를 제거하는 단계; 및
상기 PMMA가 제거된 그래핀을 패터닝하는 단계;를 포함하는 전계 효과 트랜지스터 제조 방법을 제공한다.
우선, 기판은 p-타입 Si 기판 상에 SiO2층이 형성된 Si/SiO2 기판일 수 있다. 그러나 본 발명은 이에 한하지 않으며, 기판에는 FET에 사용될 수 있는 다양한 물질이 사용될 수 있다
SiO2층 상에는 드레인 전극 및 소스 전극이 형성되어 있을 수 있다. 형성할 수 있는 드레인 전극 및 소스 전극의 수는 제한이 없으나, 예를 들어, 한 개의 드레인 전극과 한 개의 소스 전극은 한 개의 FET를 형성하며, 복수의 FET를 제조하기 위해 복수의 드레인 전극과 복수의 소스 전극을 형성할 수 있다. 드레인 전극과 소스 전극은 금속으로 형성되며, 예를 들어 드레인 전극은 Cr으로 형성되고, 소스 전극은 Au로 형성될 수 있다.
기판 상에 그래핀/PMMA 구조체가 적층된다. 그래핀/PMMA 구조체는 그래핀 상에 PMMA 층이 형성된 것으로, 그래핀과 PMMA의 적어도 일부가 강하게 결합되어 있다. 그래핀/PMMA 구조체를 형성하는 방법으로서, 예를 들어 금속 호일(미도시) 상에 화학기상증착법(CVD)에 의해 그래핀을 증착하고, 증착된 그래핀 상에 PMMA 층을 코팅한 후, 금속 호일을 제거하는 방법이 이용될 수 있다.
여기서, 화학기상증착법(CVD)은 메탄과 수소 가스를 이용하여 수행될 수 있으며, 금속 호일을 제거하기 위해 금속 호일/그래핀/PMMA를 과황산암모늄(Ammonium persulfate) 용액에 용해시킬 수 있다.
상기 금속 호일에 사용될 수 있는 금속은 제한이 없으나 예를 들어 구리일 수 있다.
이와 같이 소스 전극과 드레인 전극이 형성된 기판과, 그래핀/PMMA 구조체를 각각 형성한 후, 소스 전극과 드레인 전극이 형성된 기판 상에, 그래핀/PMMA 구조체를 적층(전사)한다.
다음으로, 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK를 포함하는 유기 용액에 침지시킨다.
본 발명에서는 MIBK가 PMMA 층을 팽창 및 용해시켜 PMMA와 그래핀 표면 사이의 결합을 약화시키는 특성을 이용하여 대기분위기 상온의 마일드한 조건에서 그래핀 전사용 대면적 PMMA를 잔류물 없이 효과적으로 제거할 수 있다. 특히 MIBK를 포함하는 유기 용액에 소정 시간 침지하여 대면적의 PMMA를 간단하면서도 잔류물 없이 제거할 수 있어 별도의 장비 없이 대량 처리가 가능하면서도 높은 생산성 및 경제성을 나타낼 수 있다.
상기 유기 용액은 MIBK 이외 추가로 이소프로필알코올을 포함할 수 있다. 이 경우 상기 MIBK과 이소프로필알코올의 부피비는 2 ~ 4 : 1일 수 있다. 상기 부피비를 넘어서 MIBK의 양이 지나치게 많거나 이소프로필알코올의 양이 적으면 부반응이 일어나 잔류물이 생성되거나 경제성이 저하될 우려가 있고, MIBK의 양이 지나치게 적거나 이소프로필알코올의 양이 많으면 구조체가 전사된 반도체 기판이 MIBK에 충분히 침지될 수 없어 본 발명이 의도하는 효과를 얻을 수 없다.
본 발명에서 침지(dipping)는 구조체가 전사된 반도체 기판을 MIBK를 포함하는 유기 용액에 담가 MIBK가 PMMA와 그래핀 표면 사이에 충분히 침투될 수 있도록 이루어진다는 점에서 도포 또는 코팅과 구별된다.
본 발명에서 상온은 반응이 수행되는 평균 온도로서 20±5℃일 수 있다.
상기 침지 시간은 1분 내지 5분일 수 있다. 상기 침지 시간이 1분 미만일 경우 구조체가 전사된 반도체 기판이 MIBK에 충분히 침지될 수 없어 본 발명이 의도하는 효과를 얻을 수 없고, 침지 시간이 5분을 초과할 경우 부반응이 일어나 잔류물이 생성되거나 경제성이 저하될 우려가 있어 바람직하지 않다. 상세하게는, 상기 침지 시간은 2분 내지 4분일 수 있다.
경우에 따라, 상기 구조체가 전사된 반도체 기판을 상기 유기 용액에 침지시킨 후, 연이어, 케톤계 용액에 20 내지 30시간 동안 침지시키는 단계를 추가로 진행하여 그래핀 전사용 대면적 PMMA를 잔류물 없이 보다 효과적으로 제거할 수 있다
상기 케톤계 용액은 예를 들어, 아세톤, 메틸에틸케톤, 사이클로헥사논 또는 이들의 조합일 수 있으나 이에 제한되는 것은 아니다.
상기 케톤계 용액의 침지 시간이 20시간 미만일 경우 본 발명이 의도하는 효과를 얻을 수 없고, 침지 시간이 30시간을 초과할 경우 부반응이 일어나 잔류물이 생성되거나 경제성이 저하될 우려가 있어 바람직하지 않다. 상세하게는 22 내지 26시간동안 침지가 이루어질 수 있다.
이후, PMMA가 제거된 그래핀을 패터닝하여 드레인 전극과 소스 전극이 연결되도록 할 수 있다.
이후, 게이트 전극의 형성 공정이 추가될 수 있다. 게이트 전극은 그래핀 패턴의 상측에 절연층을 개재하여 형성될 수도 있고, 기판의 하면에 백게이트 구조로 형성될 수도 있다.
<실시예>
메탄(2.5 sccm) 및 수소(50 sccm) 가스를 사용하여 Cu 호일(Alfa Aesar, No. 13382)에서 CVD를 통해 그래핀이 증착된 필름을 제조하였다. 전기 측정을 위해 미리 정의된 금속 전극을 사용하여 Cu 호일로부터 Si 기판 상으로 그래핀 필름을 전사하기 위해 PMMA를 그래핀 캐리어로서 사용하였다. 30nm 두께의 금속 전극은 기존의 포토 리소그래피 공정을 통해 제조되었다(Cr / Au). Cu 호일이 Si 기판 상에 전사되기 전에 암모늄 퍼 설페이트 용액을 사용하여 Cu 호일을 완전히 용해시켰다. 사용한 Si 기판의 크기는 약 20*20 mm2 이다. 다음으로 대기 분위기의 상온 조건에서 Si 기판 상에 전사된 PMMA/그래핀 구조체를 MIBK : IPA의 3 : 1(부피비) 용액에 3분 동안 침지시키고 이어서 아세톤 용액에 1일 동안 침지시켰다. 이 후, 장치의 성능을 테스트하기 위해 전자 빔 리소그래피를 사용하여 1 μm 이하의 폭과 10 μm의 채널 길이를 갖는 그래핀 패턴을 형성하였다.
<비교예>
실시예의 침지 과정에서 Si 기판 상에 전사된 PMMA/그래핀 구조체를 아세톤 용액에 1일 동안 단독으로 침지시킨 것을 제외하고는 실시예와 동일한 방법을 사용하였다.
이하에서는 본 실시예(MT: MIBK) 및 비교예 (AT: acetone)에 따른 관찰 및 실험 결과를 설명한다.
도 2는 본 발명의 비교예(a) 및 실시예(b)에서 PMMA 제거 후 그래핀 표면의 원자력 현미경(AFM)이미지이다.
도 2에 도시된 바와 같이 본 실시예(b)의 경우 비교예(a)와 비교하여 잔류하는 PMMA 입자 수가 상당히 감소한 것을 확인 수 있다. 제곱평균 표면 거칠기의 경우 비교예(a)는 5.8 nm인 반면 실시예(b)의 경우 2.1 nm로 개선되었다.
도 3은 본 발명의 비교예(AT) 및 실시예(MT)에서 PMMA 제거 후 그래핀의 라만 스펙트럼(Raman Spectra)을 나타낸 그래프이다. 라만 분광기 장비는 532 nm diode-pumped solid-state(DPSS) 레이저, 분광계(Andor Shamrock 303i) 및 전하 결합 장치(CCD)(Andor iDus401A)로 구성되며, 대물렌즈 (20Х, 개구 수 0.75)를 사용하여 1 μm 이하의 해상도로 레이저를 포커싱하고, 레이저 강도는 1 mW이다.
도 3에 도시된 바와 같이, 비교예(AT) 및 실시예(MT)에서 라만 스펙트럼은 1580cm-1(G 피크)과 2677cm-1(2D 피크)에서 두 개의 눈에 띄는 피크를 나타내었다. 비교예(AT) 및 실시예(MT) 간의 눈에 띄는 주파수 시프트는 관찰되지 않았지만, 10개 이상의 샘플에 대하여 실시예(MT)의 강도비 I2D/IG는 2.35로, 비교예(AT)의 강도비 I2D/IG 2.05 보다 높게 나타났다. 이는 p-타입 도핑 효과로 인해 PMMA 잔류물의 존재하에 2D 피크가 억제되기 때문으로 실시예(MT)에서 PMMA를 보다 효과적으로 제거하는 것을 확인할 수 있다.
도 4(a) 및 (b)는 비교예(AT) 및 실시예(MT)에 따른 FET의 I-VG 특성을 나타낸 그래프로, 여기서 VG는 300 nm의 산화물 두께를 갖는 백게이트 전극으로, VG = 5 m/s로 스윕되었고, 드레인-소스의 바이어스가 VDS=10 mV로 고정되었을 때 측정된 것이다. 비교예(AT)에서, 게이트 전압(VG)이 -80V에서 80V까지 5V/s의 속도로 스윕되었고, 본 실시예(MT)에서는 게이트 전압(VG)이 -60V에서 60V까지 5 V/s의 속도로 스윕되었다.
도 4(a) 및 (b)를 참조하면, 비교예(AT)의 디랙(Dirac) 포인트는 약 68.5V로 식별하는 것은 매우 어려운 반면, 실시예(MT)의 디랙(Dirac) 포인트는 평균 VG = 31.5V로서 VG = 0V에 가깝게 나타나는 것을 확인할 수 있다. 이때, 상이한 스윕 방향에서 얻어진 두 개의 디랙 포인트를 평균함으로써 계산되었다. PMMA 잔여물이 그래핀에서 p-타입 도핑을 발생시키는 것을 고려하면, 비교예(AT)에 비해 실시예(MT)에서 디랙 포인트가 시프트한 것은, PMMA 잔류물의 양이 감소되어 PMMA에 의해 발생된 도핑 효과의 감소로 인한 것임을 알 수 있다.
도 5의 (a) 내지 (c)는 비교예(AT) 및 실시예(MT)의 디랙 포인트, 홀 이동도 및/또는 전자 이동도를 각각 나타낸 것이다.
도 5의 (a)를 참조하면, 실시예(MT)의 디랙 포인트는 평균 32.5 V이고 비교예(AT)의 디랙 포인트는 평균 70 V인 것을 확인할 수 있다.
도 5의 (b)를 참조하면, 비교예(AT)의 평균 정공 이동도는 평균 2000 cm2/Vs이고, 본 실시예(MT)의 평균 정공 이동도는 4개의 소자를 각각 측정하여 평균 5400 cm2/Vs, 최대 7400 cm2/Vs로 실시예(MT)의 정공 이동도는 비교예(AT)와 비교하여 매우 큰 것을 확인할 수 있다.
도 5의 (c)를 참조하면, 본 실시예(MT)의 전자 이동도는 48개의 소자를 각각 측정하여 평균 5900 cm2/Vs, 최대 6000 cm2/Vs인 것을 확인할 수 있다. 비교예(AT)의 전자 이동도는 측정이 가능하지 않다.
즉, 본 실시예(MT)의 경우 PMMA 잔류물을 제거한 후 이동성이 크게 증가한 것을 알 수 있으며, 이에 비교예(AT)와 비교하여 그래핀 결합이나 오염 물질 등의 잔류물을 생성하지 않는다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 그래핀 상에 PMMA(poly methyl methacrylate)의 적어도 일부가 결합되어 적층된 구조체를 형성하는 단계;
    상기 구조체를 반도체 기판 상에 전사하는 단계; 및
    상기 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK(methyl isobutyl ketone)를 포함하는 유기 용액에 침지시켜 상기 구조체의 그래핀 상에서 잔류물 없이 PMMA를 제거하는 단계;
    를 포함하는 것을 특징으로 하는 MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법.
  2. 제 1 항에 있어서,
    상기 유기 용액은 MIBK 및 이소프로필알코올을 포함하고, 상기 MIBK과 이소프로필알코올의 부피비는 2 ~ 4 : 1인 것을 특징으로 하는 MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법.
  3. 제 1 항에 있어서,
    상기 침지 시간은 1 내지 5분인 것을 특징으로 하는 MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법.
  4. 제 1 항에 있어서,
    상기 구조체가 전사된 반도체 기판을 상기 유기 용액에 침지시킨 후, 케톤계 용액에 20 내지 30 시간 동안 침지시키는 단계를 추가로 포함하는 것을 특징으로 하는 MIBK를 이용한 그래핀 전사용 대면적 PMMA 제거 방법.
  5. 반도체 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    그래핀 상에 PMMA의 적어도 일부가 결합되어 적층된 구조체를 형성하는 단계;
    상기 소스 전극 및 드레인 전극이 형성된 반도체 기판 상에, 상기 소스 전극 및 상기 드레인 전극을 덮도록 상기 구조체를 전사하는 단계;
    상기 구조체가 전사된 반도체 기판을 대기 분위기의 상온에서 MIBK를 포함하는 유기 용액에 침지시켜 상기 구조체의 그래핀 상에서 잔류물 없이 PMMA를 제거하는 단계; 및
    상기 PMMA가 제거된 그래핀을 패터닝하는 단계;
    를 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제조 방법.
  6. 제 5 항에 있어서,
    상기 구조체를 형성하는 단계는,
    금속 호일 상에 상기 그래핀을 형성하는 단계;
    상기 그래핀 상에 상기 PMMA를 형성하는 단계; 및
    상기 금속 호일을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제조 방법.
  7. 제 6 항에 있어서,
    상기 금속 호일 상에 CVD(chemical vapor deposition)를 이용하여 대면적 그래핀을 형성하는 것을 특징으로 하는 전계 효과 트랜지스터 제조 방법.
  8. 제 5 항에 있어서,
    상기 유기 용액은 MIBK 및 이소프로필알코올을 포함하고, 상기 MIBK과 이소프로필알코올의 부피비는 2 ~ 4 : 1인 것을 특징으로 하는 전계 효과 트랜지스터 제조 방법.
  9. 제 5 항에 있어서,
    상기 침지 시간은 1 내지 5분인 것을 특징으로 하는 전계 효과 트랜지스터 제조 방법.
  10. 제 5 항에 있어서,
    상기 구조체가 전사된 반도체 기판을 상기 유기 용액에 침지 후, 케톤계 용액에 20 내지 30 시간 동안 침지시키는 단계를 추가로 포함하는 것을 특징으로 하는 전계 효과 트랜지스터 제조 방법.
KR1020200133176A 2020-10-15 2020-10-15 Mibk를 이용한 그래핀 전사용 대면적 pmma 제거 방법 및 전계 효과 트랜지스터 제조 방법 KR20220049728A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200133176A KR20220049728A (ko) 2020-10-15 2020-10-15 Mibk를 이용한 그래핀 전사용 대면적 pmma 제거 방법 및 전계 효과 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200133176A KR20220049728A (ko) 2020-10-15 2020-10-15 Mibk를 이용한 그래핀 전사용 대면적 pmma 제거 방법 및 전계 효과 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR20220049728A true KR20220049728A (ko) 2022-04-22

Family

ID=81452536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200133176A KR20220049728A (ko) 2020-10-15 2020-10-15 Mibk를 이용한 그래핀 전사용 대면적 pmma 제거 방법 및 전계 효과 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR20220049728A (ko)

Similar Documents

Publication Publication Date Title
Lim et al. Wafer‐scale, homogeneous MoS2 layers on plastic substrates for flexible visible‐light photodetectors
Yang et al. Multilayer MoS2 transistors enabled by a facile dry-transfer technique and thermal annealing
US9331151B2 (en) Method for coupling a graphene layer and a substrate and device comprising the graphene/substrate structure obtained
Van Veldhoven et al. Electronic properties of CVD graphene: The role of grain boundaries, atmospheric doping, and encapsulation by ALD
JP5352954B2 (ja) 電極膜／炭化珪素構造体
Xiao et al. Cleaning transferred graphene for optimization of device performance
KR20220049728A (ko) Mibk를 이용한 그래핀 전사용 대면적 pmma 제거 방법 및 전계 효과 트랜지스터 제조 방법
CN105304651A (zh) 阵列基板、显示器及阵列基板的制备方法
WO2014137180A1 (ko) 그래핀 산화물의 부분환원을 이용한 탄소기반 전자소자 및 이의 제조방법
Zhao et al. Surface cleaning process for plasma-etched SiC wafer
Son et al. Efficient large-scale removal of poly (methyl methacrylate) layers by using a methyl isobutyl ketone solution
CN113555497B (zh) 一种高迁移率的SiC基石墨烯器件及其制备方法
KR102127740B1 (ko) 전계 효과 트랜지스터의 제조 방법 및 그래핀 소자에서 pmma를 제거하는 방법
KR102700293B1 (ko) 표면 처리 공정을 실시하여 제조된 tft
JP2007053169A (ja) 半導体膜の成膜方法
JP5610387B2 (ja) 有機薄膜半導体装置及びその製造方法
US20230108628A1 (en) Artificial two-dimensional material and mehod of manufacturing same
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
Lemme et al. Multi-Project Wafer Runs for Electronic Graphene Devices in the European Project “2D-Experimental Pilot Line”
Wood et al. Improved graphene growth and fluorination on Cu with clean transfer to surfaces
Kozhakhmetov MOCVD Synthesis and Doping of FRONT-END-OF-LINE (FEOL) and BACK-END-OF-LINE (BEOL) Compatible Two-Dimensional WSe2
Amonoo The Study of Ohmic Contacts to Nitrogen-doped Nanocarbon Layers and Diamond Surfaces
Redepenning et al. POLYMER ON GRAPHENE
Firek et al. Influence of AlN etching process on MISFET structures
Swinnich Heterogeneous Integration of Beta-Gallium Oxide and Diamond for High Power and Ultraviolet Electronic Applications

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application