KR20220047664A - 발광 다이오드 칩 및 발광 다이오드 칩 이송 장치 - Google Patents

발광 다이오드 칩 및 발광 다이오드 칩 이송 장치 Download PDF

Info

Publication number
KR20220047664A
KR20220047664A KR1020227010672A KR20227010672A KR20220047664A KR 20220047664 A KR20220047664 A KR 20220047664A KR 1020227010672 A KR1020227010672 A KR 1020227010672A KR 20227010672 A KR20227010672 A KR 20227010672A KR 20220047664 A KR20220047664 A KR 20220047664A
Authority
KR
South Korea
Prior art keywords
emitting diode
light emitting
diode chip
electrode
substrate
Prior art date
Application number
KR1020227010672A
Other languages
English (en)
Inventor
샤오뱌오 동
쑤안 카오
지에 시아
지보 야오
샤오웨이 리
얀 왕
지안 구오
청공 왕
Original Assignee
청두 비스타 옵토일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201911040129.4A external-priority patent/CN112750716B/zh
Priority claimed from CN201921837787.1U external-priority patent/CN211480078U/zh
Application filed by 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. filed Critical 청두 비스타 옵토일렉트로닉스 씨오., 엘티디.
Publication of KR20220047664A publication Critical patent/KR20220047664A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

발광 다이오드 칩, 성장 기판, LED 칩 이송 장치를 제공한다. 발광 다이오드 칩(10)은 일측에 전극(104)이 설치된 칩 본체(100); 및 칩 본체(100)에서 전극(104)을 구비한 일측에 설치된 비전도성의 자기 평탄화층(102)을 포함한다. 전극(104)은 자기 평탄화층(102)으로부터 노출된다. 자기 평탄화층(102)은 외부 이송 장치(40)에 의해 생성되는 자기 흡착력의 작용 하에서 흡착될 수 있도록 설치되어, 발광 다이오드 칩(10)을 외부 이송 장치(40)에 의해 흡착시킨다. 상술한 방식을 통해 레이저 박리 시 자기 흡착력을 이용해 발광 다이오드 칩(10)을 고정할 수 있다.

Description

발광 다이오드 칩, 성장 기판, 발광 다이오드 칩 이송 장치
본 출원은 디스플레이 기술 분야에 관한 것으로, 더욱 상세하게는 발광 다이오드 칩, 성장 기판, 발광 다이오드 칩 이송 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED) 칩 디스플레이 기술은 고휘도, 높은 응답 속도, 낮은 전력 소비, 긴 수명 등의 장점을 가지고 있으며 사람들이 추가하는 차세대 디스플레이 기술의 연구 핵심이 되었다.
현재 발광 다이오드 디스플레이 패널 제조 과정에서 레이저 박리 및 대량 이송은 매우 중요한 두 가지 공정이다. 여기에서 레이저 박리 시 생성되는 순간 충격은 발광 다이오드 칩 파열, 모서리 손상 등의 현상을 유발할 수 있다. 또한 이송 헤드를 이용하여 대량 이송을 수행할 때, 이송 헤드 표면에 변형이 일어나 픽업한 발광 다이오드 칩 사이의 간격이 변경될 수 있다. 이는 후속 공정과 발광 다이오드 디스플레이 패널의 성능에 영향을 미친다.
본 출원에서 주로 해결하고자 하는 기술적 과제는, 레이저 박리 시 자기 흡착력을 이용하여 발광 다이오드 칩을 고정할 수 있는 발광 다이오드 칩, 성장 기판, 발광 다이오드 칩 이송 장치를 제공하는 것이다.
상술한 기술적 과제를 해결하기 위해, 본 출원에서 채택하는 기술적 해결책은 발광 다이오드 칩을 제공하는 것이다. 여기에는 일측에 전극이 설치된 칩 본체; 및 상기 칩 본체의 상기 전극을 구비한 일측에 설치되는 비전도성의 자기 평탄화층이 포함된다. 상기 자기 평탄화층은 외부 이송 장치에 의해 생성되는 자기 흡착력의 작용 하에서 흡착될 수 있도록 설치되어, 상기 발광 다이오드 칩을 상기 외부 이송 장치에 의해 흡착시킨다.
전술한 기술적 과제를 해결하기 위해, 본 출원에서 채택하는 다른 기술적 해결책은 성장 기판을 제공하는 것이다. 상기 성장 기판은 투명 기판; 및 상기 어느 하나의 실시예에 따른 발광 다이오드 칩을 포함한다. 상기 발광 다이오드 칩은 상기 투명 기판 상에 설치된다. 상기 칩 본체는 상기 비전도성의 자기 평탄화층이 설치되지 않은 일측이 상기 투명 기판과 직접 접촉된다.
전술한 기술적 과제를 해결하기 위해, 본 출원에서 채택하는 다른 기술적 해결책은 발광 다이오드 칩 이송 장치를 제공하는 것이다. 상기 이송 장치는 상기 어느 하나의 실시예에 따른 발광 다이오드 칩을 이송하는 데 사용된다. 상기 이송 장치는 상기 자기 평탄화층에 작용하는 자기 흡착력을 생성하여, 상기 발광 다이오드 칩의 위치를 고정하는 데 사용되는 자기 수신 기판을 포함한다.
본 출원의 유익한 효과는 다음과 같다. 종래 기술에 비해, 본 출원에서 제공하는 발광 다이오드 칩은 칩 본체 및 비전도성의 자기 평탄화층을 포함한다. 자기 평탄화층은 칩 본체의 전극을 구비한 일측을 덮고, 전극은 자기 평탄화층으로부터 노출된다. 후속적으로 발광 다이오드 칩 이송 장치를 이용하여 이송을 수행할 때, 자기 평탄화층과 자기 수신 기판 사이의 자기 흡착력은 발광 다이오드 칩을 고정할 수 있다. 상술한 자기 평탄화층은 발광 다이오드 칩과 자기 수신 기판이 접촉되는 일측을 비교적 평평하게 만들어, 발광 다이오드 칩과 자기 수신 기판의 접촉 면적을 증가시킬 수 있다. 이는 발광 다이오드 칩과 자기 수신 기판 사이의 공기를 배출시키는 데 유리하며, 자기 수신 기판 상에서 발광 다이오드 칩의 안정성을 향상시킨다. 따라서 레이저 박리 시 발광 다이오드 칩이 파열될 위험을 줄일 수 있다. 또한 자기 평탄화층은 발광 다이오드 칩이 자기 수신 기판 상에서 경사질 확률을 낮추는 데 도움이 되며, 후속 대량 이송 시 발광 다이오드 칩의 픽업에 유리하다. 또한 후속적으로 이송 헤드를 이용해 대량 이송을 수행할 때, 종래 기술처럼 임시 접착제를 가열 처리할 필요가 없기 때문에 이송 헤드가 변형될 가능성이 낮다. 따라서 픽업된 발광 다이오드 칩 사이의 간격이 변경될 가능성이 낮아져 발광 다이오드 디스플레이 패널의 성능이 향상된다. 또한 종래 기술에서 발광 다이오드 칩 상의 잔류 접착제를 세척하는 단계가 생략된다. 따라서 발광 다이오드 칩 탈락, 상호 간 간격 변경의 확률이 낮아지고 이송 헤드의 사용 수명이 향상된다.
도 1은 본 출원에 따른 발광 다이오드 칩의 일 실시방식의 구조도이다.
도 2는 본 출원에 따른 발광 다이오드 칩의 다른 일 실시방식의 구조도이다.
도 3은 본 출원에 따른 발광 다이오드 칩의 또 다른 일 실시방식의 구조도이다.
도 4는 본 출원에 따른 성장 기판의 일 실시방식의 구조도이다.
도 5는 본 출원에 따른 발광 다이오드 칩 이송 장치의 일 실시방식의 구조도이다.
도 6은 본 출원에 따른 발광 다이오드 칩 이송 장치의 다른 일 실시방식의 구조도이다.
도 7은 본 출원에 따른 발광 다이오드 칩 이송 장치의 또 다른 일 실시방식의 구조도이다.
도 8은 도 4에서의 성장 기판과 도 5에서의 이송 장치가 정렬된 일 실시방식의 구조도이다.
도 9는 도 5에서 레이저 박리 장치의 일 실시방식의 구조도이다.
도 10은 도 5에서 레이저 박리 장치의 다른 일 실시방식의 구조도이다.
도 11은 도 5에서 레이저 박리 장치의 다른 일 실시방식의 구조도이다.
이하에서는 본 출원 실시예 중의 첨부 도면을 참고하여 본 출원 실시예 중의 기술적 해결책을 명확하고 완전하게 설명한다. 설명된 실시예는 본 출원의 전부가 아닌 일부 실시예일 뿐이다. 본 출원의 실시예를 기반으로 창의적인 작업 없이 당업자에 의해 획득된 다른 모든 실시예는 본 출원의 보호 범위에 속한다.
현재 발광 다이오드 디스플레이 패널 제조 과정에서 레이저 박리 및 대량 이송은 매우 중요한 두 가지 공정이다. 레이저 박리의 구체적인 과정은 다음과 같다. 먼저 투명 기판이 있는 복수의 발광 다이오드 칩을 임시 접착제가 있는 임시 기판 상에 가압하여, 복수의 발광 다이오드 칩을 임시 접착제로 고정한다. 그 후 레이저를 투명 기판 일측으로부터 조사하여, 복수의 발광 다이오드 칩을 투명 기판과 분리한다. 대량 이송의 구체적인 과정은 다음과 같다. 먼저 임시 기판을 가열하여 임시 접착제의 점도를 낮추어 접착해제(de-bonding)를 구현한다. 그 다음 이송 헤드를 이용해 복수의 발광 다이오드 칩을 이송한다. 발광 다이오드 칩 표면이 평평하지 않거나 발광 다이오드 칩과 임시 접착제 가압 시 칩 바닥부 기포가 배출되지 않는다. 따라서 레이저 박리 시 발생하는 순간 충격이 발광 다이오드 칩 파열, 모서리 손상 등의 현상을 유발할 수 있다. 또한 이송 헤드를 이용하여 대량 이송을 수행할 때, 이송 헤드 표면이 변형되어 픽업한 발광 다이오드 칩 사이의 간격이 변경될 수 있다. 이는 후속 공정과 발광 다이오드 디스플레이 패널의 성능에 영향을 미친다.
이를 기반으로 본 출원에서 제공하는 발광 다이오드 칩, 발광 다이오드 칩 이송 장치는 상술한 문제를 해결할 수 있다.
도 1를 참조하면, 도 1은 본 출원에 따른 발광 다이오드 칩의 일 실시방식의 구조도이다. 상기 발광 다이오드 칩(10)은 Micro-LED 칩 등일 수 있다 상기 발광 다이오드 칩(10)은 적색광, 청색광, 녹색광, 자색광 등일 수 있다. 발광 다이오드 칩(10)은 칩 본체(100) 및 비전도성의 자기 평탄화층(102)을 포함한다. 칩 본체(100) 일측에는 전극(104)이 설치된다. 비전도성의 자기 평탄화층(102)은 칩 본체(100)에서 전극(104)이 구비된 일측에 설치된다. 전극(104)은 자기 평탄화층(102)으로부터 노출된다. 예를 들어, 도 1에 도시된 바와 같이, 자기 평탄화층(102)은 전극(104)과 동일 평면에서 가지런하다. 전극(104)은 자기 평탄화층(102)으로부터 노출된다. 물론 다른 실시예에 있어서, 도 2에 도시된 바와 같이, 자기 평탄화층(102a)은 전극(104c)으로부터 돌출될 수도 있다. 자기 평탄화층(102a)은 전극(104c)에 대응하는 위치에 비아 홀(미도시)이 설치된다. 전극(104c)은 비아 홀로부터 노출된다. 여기에서, 자기 평탄화층(102)은 외부 이송 장치에 의해 생성되는 자기 흡착력 작용 하에서 흡착될 수 있도록 설치되어, 발광 다이오드 칩(10)을 흡착시킨다.
상기 자기 평탄화층(102)은 후속적으로 발광 다이오드 칩(10)을 이송할 때, 발광 다이오드 칩(10)과 자기 수신 기판이 접촉하는 일측이 비교적 평평하여, 발광 다이오드 칩과 자기 수신 기판의 접촉 면적을 증가시킬 수 있다. 이는 발광 다이오드 칩(10)과 자기 수신 기판 사이의 공기를 배출하고, 자기 수신 기판 상에서 발광 다이오드 칩의 안정성을 향상시키는 데 도움이 된다. 따라서 레이저 박리 시 발광 다이오드 칩(10)의 파열 위험이 줄어든다. 또한 자기 평탄화층(102)은 발광 다이오드 칩(10)이 자기 수신 기판 상에서 기울어질 확률을 낮추는 데 도움이 되며, 후속적인 대량 이송 시 발광 다이오드 칩(10)의 픽업에 유리하다. 또한 후속적으로 이송 헤드를 이용해 대량 이송을 수행할 때, 종래 기술처럼 임시 접착제를 가열 처리할 필요가 없기 때문에 이송 헤드에 변형이 일어날 가능성이 낮다. 따라서 픽업된 발광 다이오드 칩(10) 사이의 간격이 변경될 가능성이 낮아져 발광 다이오드 디스플레이 패널의 성능이 향상된다. 또한 발광 다이오드 칩 상의 잔류 접착제를 세척하는 단계가 생략된다. 따라서 발광 다이오드 칩 탈락, 상호 간 간격 변경 확률이 낮아지고 이송 헤드의 사용 수명이 향상된다.
일 응용 시나리오에 있어서, 도 1에 도시된 바와 같이, 상기 발광 다이오드 칩(10)은 수평형 발광 다이오드 칩일 수 있다. 예를 들어, 상기 칩 본체(100)는 순차적으로 적층된 제1 도핑 반도체층(106), 다층 양자우물층(108) 및 제2 도핑 반도체층(101)을 포함한다. 여기에서, 제1 도핑 반도체층(106)은 제1 영역(미도시) 및 제2 영역(미도시)을 포함한다. 다층 양자우물층(108)과 제2 도핑 반도체층(101)은 제1 영역만 덮는다. 상기 칩 본체(100)는 동일측에 위치한 제2 전극(104a)과 제1 전극(104b)을 포함한다. 제2 전극(104a)은 제2 도핑 반도체층(101)의 다층 양자우물층(108)에서 먼 일측에 위치한다. 제1 전극(104b)은 제2 영역에서 연장되기 시작해 제2 전극(104a)과 동일 평면에서 가지런하다. 또한 제1 전극(104b)과 제2 전극(104a)은 제1 도핑 반도체층(106) 상에서의 정투영 사이가 합쳐지지 않는다. 이때, 자기 평탄화층(102)은 칩 본체(100)에서 제2 전극(104a)과 제1 전극(104b)이 설치된 일측을 덮을 수 있다. 또한 제2 전극(104a) 및 제1 전극(104b)과 동일 평면에서 가지런하다. 또는 도 2에 도시된 바와 같이, 자기 평탄화층(102a)은 전극(104c)에 돌출될 수 있다. 자기 평탄화층(102a)은 전극(104c)에 대응하는 위치에 비아 홀이 설치될 수 있으며, 전극(104c)은 비아 홀로부터 노출된다. 또한 자기 평탄화층(102a)에 도 2에 도시된 설계 방식이 채택될 경우, 칩 본체(100) 상의 2개의 전극(104c)은 동일 수평 높이 상에 있지 않을 수 있다. 상기 비전도성의 자기 평탄화층(102)의 설계는 동일측에 위치한 제2 전극(104a)과 제1 전극(104b) 사이에 단락이 발생할 확률을 낮출 수도 있다. 물론 다른 실시예에 있어서, 수평형 발광 다이오드 칩의 구조는 다를 수도 있다. 예를 들어 수직형 발광 다이오드 칩이 있으며, 본 출원은 이를 한정하지 않는다.
다른 일 응용 시나리오에 있어서, 도 3에 도시된 바와 같이, 도 3은 본 출원에 따른 발광 다이오드 칩의 다른 일 실시방식의 구조도이다. 상기 발광 다이오드 칩(20)은 수직형 발광 다이오드 칩일 수 있다. 예를 들어, 상기 발광 다이오드 칩(20) 중의 칩 본체(200)는 순차적으로 적층된 제1 도핑 반도체층(202), 다층 양자우물층(204), 제2 도핑 반도체층(206) 및 제2 전극(208)을 포함한다. 이때 자기 평탄화층(201)은 제2 도핑 반도체층(206)의 다층 양자우물층(204)에서 먼 일측을 덮을 수 있으며, 제2 전극(208)과 동일 평면에서 가지런하다. 물론 자기 평탄화층(201)은 제2 전극(208)에 돌출될 수도 있다. 자기 평탄화층(201)은 제2 전극(208)에 대응하는 위치에 비아 홀이 설치될 수 있다. 제2 전극(208)은 비아 홀로부터 노출된다. 또한 상기 발광 다이오드 칩(20)은 제1 전극(미도시)을 더 포함할 수 있으며, 이는 제1 도핑 반도체층(202)의 다층 양자우물층(204)에서 먼 일측에 위치한다. 이때 자기 평탄화층(201)은 상기 제1 전극을 덮거나 덮지 않을 수 있다. 물론 다른 실시예에 있어서, 수직형 발광 다이오드 칩의 구조는 다를 수도 있으며, 본 출원은 이를 한정하지 않는다.
상기 실시예에서 제1 도핑 반도체층은 N형 도핑 반도체층일 수 있으며, 대응하는 제1 전극은 N 전극일 수 있다. 제2 도핑 반도체층은 P형 도핑 반도체층일 수 있으며, 제2 전극은 P 전극일 수 있다. 또는 상기 실시예에서 제1 도핑 반도체층은 P형 도핑 반도체층일 수 있으며, 대응하는 제1 전극은 P 전극일 수 있다. 제2 도핑 반도체층은 N형 도핑 반도체층일 수 있으며, 제2 전극은 N 전극일 수 있다.
또한 상기 도 1에서 비전도성의 자기 평탄화층(102)은 포토레지스트 및 비전도성 자기 입자를 포함한다. 비전도성 자기 입자는 구체, 타원체, 프리즘체 등일 수 있다. 상기 설계 방식은 자기 평탄화층(102)을 형성할 때의 공정을 더욱 간소화시킬 수 있다. 본 실시예에 있어서, 상기 비전도성 자기 입자는 연자성 페라이트를 포함한다. 연자성 페라이트는 주요 성분이 페릭옥사이드(ferric oxide)인 자기 산화물이다. 이는 비전도 특성을 가지며 비용이 비교적 낮다. 물론 다른 실시예에 있어서 상기 비전도성 자기 입자는 예를 들어 육방정계 페라이트 등과 같은 다른 것일 수도 있다.
도 4에 도시된 바와 같이, 도 4는 본 출원에 따른 성장 기판의 일 실시방식의 구조도이다. 상기 성장 기판(30)은 투명 기판(300) 및 복수의 상기 어느 하나의 실시예 중의 발광 다이오드 칩(302)을 포함한다. 여기에서 복수의 발광 다이오드 칩(302)은 투명 기판(300) 상에 설치된다. 발광 다이오드 칩(302)의 칩 본체(미도시)에서 비전도성의 자기 평탄화층(304)이 설치되지 않은 일측(306)은 투명 기판(300)과 직접 접촉된다. 본 실시예에 있어서, 투명 기판(300)은 사파이어 기판 등일 수 있다.
도 5에 도시된 바와 같이, 도 5는 본 출원에 따른 발광 다이오드 칩 이송 장치의 일 실시방식의 구조도이다. 상기 이송 장치(40)는 상기 도 4에서의 발광 다이오드 칩(302)을 이송하는 데 사용된다. 여기에서 발광 다이오드 칩(302)의 구조는 상술한 어느 하나의 실시예를 참조할 수 있으므로 반복하여 설명하지 않는다. 상기 이송 장치(40)는 자기 수신 기판(400)을 포함한다. 자기 수신 기판(400)은 도 4에서의 자기 평탄화층(304)에 작용하는 자기 흡착력을 생성하여 발광 다이오드 칩(302)의 위치를 고정하는 데 사용된다.
일 실시방식에 있어서, 상기 복수의 발광 다이오드 칩(302) 일측에는 투명 기판(300)(도 4에 도시된 바와 같음)이 설치되어 성장 기판(30)을 형성한다. 칩 본체에서 비전도성의 자기 평탄화층(304)이 설치되지 않은 일측은 투명 기판(300)과 직접 접촉한다. 상기 이송 장치(40)는 레이저 박리 장치(402)를 더 포함하며, 이는 레이저를 생성하고 칩 본체에 작용하여 칩 본체를 투명 기판(300)과 분리시키는 데 사용된다. 발광 다이오드 칩(302)의 칩 본체와 투명 기판(300)이 접촉하는 일측(306)의 재질은 통상적으로 GaAs, GaN, GaP 등 일반적인 반도체 재료이다. 레이저 박리 장치(402)에 의해 생성되는 레이저 에너지는 접촉 위치의 반도체 재료에 작용할 수 있다. 또한 상기 접촉 위치의 반도체 재료를 분리시켜, 발광 다이오드 칩(302)과 투명 기판(300)의 분리를 구현한다.
일 실시방식에 있어서, 상기 자기 수신 기판(400)은 전자기판이다. 자기 수신 기판(400)의 자기 흡착력은 특정 상황에서 생성 또는 소실될 수 있다. 예를 들어, 자기 수신 기판(400)은 레이저 박리 과정에서 자기 흡착력을 가질 수 있으며, 레이저 박리 후 이송 헤드가 발광 다이오드 칩(302)을 이송하는 과정에서 자기 흡착력이 소실된다. 구체적으로, 상기 자기 수신 기판(400)은 기판 본체(4000) 및 기판 본체(4000) 내부에 설치되는 코일(4002)을 포함한다. 이송 장치(40)는 제어 어셈블리(404)를 더 포함한다. 제어 어셈블리(404)는 코일(4002)과 전기적으로 연결된다. 제어 어셈블리(404)는 코일(4002)이 자기 흡착력을 생성 또는 제거하도록 제어한다. 일 응용 시나리오에 있어서, 상기 제어 어셈블리(404)는 직렬 연결된 전원과 스위치를 포함한다. 스위치가 온(ON)되면, 전원에 의해 생성된 전류가 코일(4002)에 전송되며, 코일(4002)은 자기장을 생성한다. 스위치가 오프(OFF)되면, 코일(4002)에 전류가 통과하지 않으며, 코일(4002)은 자기장을 생성하지 않는다. 상술한 설계 구조는 비교적 간단하며, 후속적으로 이송 헤드가 발광 다이오드 칩(302)을 대량 이송할 때의 효율이 비교적 높아질 수 있다.
다른 일 실시방식에 있어서, 계속해서 도 5를 참조하면, 자기 수신 기판(400)은 평평한 판상이다. 이송 장치(40)는 자기 수신 기판(400)의 일측에 설치되며 복수의 어레이로 배열된 오목홈(4060)을 포함하는 위치제한 기판(406)을 더 포함한다. 하나의 오목홈(4060)은 하나의 도 4에 도시된 바와 같은 발광 다이오드 칩(302)을 대응하도록 수용한다. 또한 오목홈(4060)의 깊이(h1)는 발광 다이오드 칩(302)의 두께(d1)를 초과하지 않는다. 상기 위치제한 기판(406)의 설치는 발광 다이오드 칩(302)의 위치를 더욱 잘 한정할 수 있다. 따라서 레이저 박리 및 이송 과정에서 발광 다이오드 칩(302) 위치가 쉽게 변동되지 않도록 하고, 발광 다이오드 칩(302) 상호 간의 영향을 경감시킨다.
또 다른 일 실시방식에 있어서, 도 6을 참조하면, 도 6은 본 출원에 따른 발광 다이오드 칩 이송 장치의 다른 일 실시방식의 구조도이다. 자기 수신 기판(400a)은 평평한 판상이다. 이송 장치(40a)는 자기 수신 기판(400a) 일측에 설치되며 복수의 어레이로 배열된 관통홈(4060a)을 포함하는 위치제한 기판(406a)을 더 포함한다. 도 4와 결합하여 참조하면, 하나의 관통홈(4060a)은 하나의 발광 다이오드 칩(302)을 대응하도록 수용한다. 관통홈(4060a)의 깊이(h2)는 발광 다이오드 칩(302)의 두께(d1)를 초과하지 않는다. 상기 위치제한 기판(406a)의 설치는 발광 다이오드 칩(302)의 위치를 더욱 잘 한정할 수 있다. 따라서 레이저 박리 및 이송 과정에서 발광 다이오드 칩(302) 위치가 쉽게 변동되지 않도록 하고, 발광 다이오드 칩(302) 상호 간의 영향을 감소시킨다. 또한 상기 위치제한 기판(406a) 상의 관통홈(4060a)의 설계는 발광 다이오드 칩(302) 상의 자기 평탄화층(304)을 직접 자기 수신 기판(400a)과 접촉시킨다. 따라서 자기 수신 기판(400a)과 발광 다이오드 칩(302) 사이의 자기 흡착력이 비교적 크다.
또 다른 일 실시방식에 있어서, 도 7을 참조하면, 도 7은 본 출원에 따른 발광 다이오드 칩 이송 장치의 또 다른 일 실시방식의 구조도이다. 상기 이송 장치(40b)는 접착층(408)을 더 포함할 수 있다. 접착층(408)은 자기 수신 기판(400b)과 위치제한 기판(406b) 사이에 위치하며, 자기 수신 기판(400b)과 위치제한 기판(406b) 위치를 고정하는 데 사용된다. 상기 접착층(408)은 양면 접착제 등일 수 있다. 위치제한 기판(406b)의 구조가 도 6에 도시된 바와 같을 때, 접착층(408)은 위치제한 기판(406b)의 관통홈에 대응하는 영역을 덮지 않음에 유의한다. 상기 접착층(408)의 설계 방식은 자기 수신 기판(400b)과 위치제한 기판(406b)을 더욱 편리하게 고정시킬 수 있다. 물론 위치제한 기판(406b)이 자기 수신 기판(400b) 상에서 직접 형성될 경우, 상기 접착층(408)을 설계할 필요가 없을 수 있다. 또는 위치제한 기판(406b)과 자기 수신 기판(400b)의 재질이 같으면, 자기 수신 기판(400b) 일측을 직접 에칭하여 위치제한 기판(406b)이 있는 구조로 만들 수 있다.
다른 일 실시방식에 있어서, 다시 도 5를 참조하면, 본 출원에서 제공하는 이송 장치(40)는 이송 헤드(미도시)를 더 포함한다. 이는 레이저 박리 장치(402)에서 칩 본체를 투명 기판(300)과 분리시킨 후, 발광 다이오드 칩(302)을 자기 수신 기판(400)으로부터 이송하는 데 사용된다. 상기 이송 헤드는 반데르발스 힘 흡착 이송 헤드, 정전기 이송 헤드, 진공 이송 헤드, 자기 이송 헤드 등일 수 있다. 상기 이송 장치(40)의 설계 방식은 이송 헤드를 이용하여 레이저 박리 후의 발광 다이오드 칩(302)을 대량 이송하는 목적을 달성할 수 있다.
이하에서는 하나의 구체적인 응용 시나리오로 본 출원에서 제공하는 이송 장치의 작업 프로세스를 보다 상세하게 설명한다. 도 4 및 도 5를 함께 참조하면, 본 출원의 발광 다이오드 칩의 이송 과정은 하기 단계를 포함한다.
A. 자기 수신 기판(400) 및 자기 수신 기판(400) 상에 위치한 위치제한 기판(406)을 제공한다.
일 응용 시나리오에 있어서, 위치제한 기판(406)을 제공하는 과정은 다음과 같다. 즉, 하나의 실리콘 웨이퍼 상에서 에칭을 수행하여 규칙적인 돌기 구조를 갖는 실리콘계 템플릿을 형성한다. 실리콘계 템플릿 상에 한 층의 유기 폴리머를 도포한다. 유기 폴리머는 모든 규칙적 돌기 구조를 덮을 수 있거나 규칙적 돌기 구조는 유기 폴리머로부터 노출될 수 있다. 실리콘계 템플릿을 제거하여 오목홈 또는 관통홈이 있는 위치제한 기판(406)을 획득한다. 이때 위치제한 기판(406)과 자기 수신 기판(400)을 고정시키기 위해, 위치제한 기판(406)과 자기 수신 기판(400) 사이에 접착층을 도입할 수 있다.
다른 일 응용 시나리오에 있어서, 상기 위치제한 기판(406)은 자기 수신 기판(400) 상에 직접 형성할 수 있다. 예를 들어, 자기 수신 기판(400) 상에 한 층의 포토레지스트를 코팅한다. 그 후 리소그래피 현상 공정을 이용하여 포토레지스트 상에 복수의 오목홈 또는 관통홈을 형성하여 위치제한 기판(406)을 형성한다. 이때 위치제한 기판(406)과 자기 수신 기판(400) 사이에는 접착층이 필요하지 않을 수 있다.
B. 도 4에 도시된 바와 같은 성장 기판(30)을 제공한다.
구체적으로, 먼저 투명 기판(300) 일측에 복수의 이격 배치된 칩 본체를 성장 및 형성할 수 있다. 상기 칩 본체는 투명 기판(300)에서 먼 일측에 1개 또는 2개의 전극이 형성된다. 그 후 칩 본체는 투명 기판(300)에서 먼 일측에 비전도성 자기 입자가 혼합된 한 층의 포토레지스트를 스핀 코팅한다. 상기 포토레지스트층에 대해 리소그래피를 수행하여, 형성된 비전도성의 자기 평탄화층(304)과 전극(308)을 동일 평면에서 가지런하게 만든다. 전극(308)은 자기 평탄화층(304)으로부터 노출된다. 물론 상기 단계 A와 단계 B의 순서는 바꿀 수 있다.
C. 도 8을 참조하면, 도 8은 도 4에서의 성장 기판과 도 5에서의 이송 장치가 정렬된 일 실시방식의 구조도이다. 성장 기판(30)을 위치제한 기판(406)과 정렬 접합한다. 하나의 위치제한 기판(406)의 하나의 오목홈(4060)은 하나의 발광 다이오드 칩(302)을 수용한다. 또한 오목홈(4060)의 깊이(h1)는 발광 다이오드 칩(302)의 두께(d1)를 초과하지 않는다. 예를 들어 오목홈(4060)의 깊이(h1)가 발광 다이오드 칩(302)의 두께(d1)보다 작으면, 발광 다이오드 칩(302)은 오목홈(4060)으로부터 노출되는 부분을 갖는다. 상기 노출 부분은 후속적으로 이송 헤드가 발광 다이오드 칩(302)을 이송하는 데 도움이 된다.
D. 제어 어셈블리(404)는 자기 수신 기판(400) 중의 코일(4002)이 통전되도록 제어하여, 자기 수신 기판(400)이 자기 흡착력을 생성하도록 한다. 자기 수신 기판(400)은 발광 다이오드 칩(302)의 자기 평탄화층(304)에 대해 자기 흡인력을 생성하여 발광 다이오드 칩(302)의 위치를 고정한다.
E. 레이저 박리 장치(402)는 투명 기판(300) 일측으로부터 조사하여, 투명 기판(300)과 발광 다이오드 칩(302)을 분리시킨다. 즉, 투명 기판(300)과 칩 본체 사이를 분리시킨다.
F. 투명 기판(300)을 제거한다.
G. 제어 어셈블리(404)는 자기 수신 기판(400) 중의 코일(4002)이 통전되지 않도록 제어한다. 이를 통해 발광 다이오드 칩(302)과 자기 수신 기판(400)의 접착해제를 구현하고, 이송 헤드를 이용해 발광 다이오드 칩(302)을 대량 이송한다. 접착해제 시 발광 다이오드 칩(302)과 자기 수신 기판(400) 사이의 자기 흡인력이 완전히 소실된다. 이송 헤드와 발광 다이오드 칩(302) 사이의 작용력은 위치제한 기판(406)과 발광 다이오드 칩(302) 사이의 마찰력보다 훨씬 크다. 따라서 대량 이송 시 발광 다이오드 칩(302)의 픽업률을 향상시킬 수 있다.
또한 본 실시예에 있어서, 레이저 박리 장치(402)는 발광 다이오드 칩(302)을 선택적으로 박리할 수 있다. 구체적으로 도 9를 참조하면, 도 9는 도 5에서 레이저 박리 장치의 일 실시방식의 구조도이다. 상기 레이저 박리 장치(도 9에 미도시)는 광원(5)을 포함한다. 광원(5)은 박리 빔(51)을 출력하는 데 사용된다. 박리 빔(51)이 투명 기판(300) 상에 조사된 후, 조사 지점의 발광 다이오드 칩(302)과 투명 기판(300)의 결합력이 약해질 수 있다. 따라서 발광 다이오드 칩(302)이 투명 기판(300) 상으로부터 박리된다. 광원(5)에서 출력되는 박리 빔(51)은 레이저 등일 수 있다. 물론 다른 실시예에 있어서, 광원(5)에서 출력되는 박리 빔(51)은 다른 유형의 빔일 수도 있다. 이는 여기에서 한정하지 않는다.
도 9를 계속해서 참조하면, 레이저 박리 장치(402)는 광학 스위치 소자(6)를 더 포함한다. 광학 스위치 소자(6)는 박리 빔(51)의 전송 경로 상에 설치된다. 광원(5)에서 출력되는 박리 빔(51)은 광학 스위치 소자(6)를 거쳐 투명 기판(300)에 도달하여, 발광 다이오드 칩(302)에 대한 박리를 수행한다. 또한 광학 스위치 소자(6)는 비교적 빠른 스위칭 속도를 가지므로, 제1 상태와 제2 상태 사이에서 신속하게 전환할 수 있다.
구체적으로, 제1 상태에서 광학 스위치 소자(6)를 거치는 박리 빔(51)은 투명 기판(300)에서 소정 에너지 밀도를 갖는 광점을 형성할 수 있다. 또한 광점에서의 발광 다이오드 칩(302)을 박리할 수 있다. 제2 상태에서는 광학 스위치 소자(6)를 거치는 박리 빔(51)은 투명 기판(300)에서 소정 에너지 밀도를 갖는 광점을 형성할 수 없다. 이는 투명 기판(300) 상에 광점을 형성할 수 없거나, 형성된 광점의 에너지 밀도가 상기 소정 에너지 밀도에 도달할 수 없다. 따라서 발광 다이오드 칩(302)을 박리시킬 수 없다.
소정 에너지 밀도는 발광 다이오드 칩(302) 박리에 필요한 에너지 밀도로 정의된다. 박리 빔(51)이 투명 기판(300) 상에 형성한 광점의 에너지 밀도가 상기 소정 에너지 밀도에 도달하면, 광점의 에너지는 광점에서의 발광 다이오드 칩(302)을 박리하기에 충분하다. 그 반대의 경우도 마찬가지이다. 또한 광점의 에너지 밀도는 광점에 대응하는 광에너지와 상기 광점의 면적의 비율이다.
상기에서 알 수 있듯이, 종래의 레이저 및 기계식 셔터의 스위칭 속도에 비해, 본 출원의 광학 스위치 소자는 충분한 스위칭 속도를 갖는다. 따라서 제1 상태와 제2 상태 사이에서 신속하게 전환할 수 있다. 이는 발광 다이오드 칩의 선택적 박리에 도움이 된다. 불량품 발광 다이오드 칩은 박리하지 않고 우량품 발광 다이오드 칩만 박리시킴으로써, 후속적으로 불량품 발광 다이오드 칩을 선별하는 추가적인 공정이 필요 없어 전체 공정 수율 및 생산 효율 개선에 유리하다.
계속해서 도 9를 참조한다. 일 실시예에 있어서, 광학 스위치 소자(6)는 제1 편광판(61), 전기 광학 결정(62) 및 제2 편광판(63)을 포함한다. 박리 빔(51)은 순차적으로 제1 편광판(61), 전기 광학 결정(62) 및 제2 편광판(63)을 거쳐 투명 기판(300)에 도달한다. 이를 통해 투명 기판(300) 상의 발광 다이오드 칩(302)을 박리한다.
전기 광학 결정(62)은 제1 편광 전환 상태와 제2 편광 전환 상태 사이에서 스위칭할 수 있다. 또한 충분한 스위칭 속도를 가져 전기 광학 결정(62)으로 구성된 광학 스위치 소자(6)가 충분한 스위칭 속도를 구비하도록 만든다. 구체적으로, 제1 편광 전환 상태에서 제1 편광판(61)과 전기 광학 결정(62) 작용을 거친 박리 빔(51)은 제2 편광판(63)에서 제1 투과율을 구비한다. 제2 편광 전환 상태에서는 제1 편광판(61)과 전기 광학 결정(62) 작용을 거친 박리 빔(51)은 제2 편광판(63)에서 제2 투과율을 구비한다. 여기에서 제1 투과율은 제2 투과율보다 크다. 따라서 박리 빔(51)이 제2 편광판(63)에서 제1 투과율을 가질 때, 제2 편광판(63)을 통과하는 박리 빔(51)은 충분한 에너지를 가져 투명 기판(300)에서 소정 에너지 밀도를 갖는 광점을 형성할 수 있다. 박리 빔(51)이 제2 편광판(63)에서 제2 투과율을 갖는 경우에는, 제2 편광판(63)을 통과하는 박리 빔(51)의 에너지가 비교적 작기 때문에, 투명 기판(300)에서 소정 에너지 밀도를 갖는 광점을 형성할 수 없다.
또한 제1 편광 전환 상태에서 제1 편광판(61)과 전기 광학 결정(62) 작용을 거친 박리 빔(51)의 편광 방향은 제2 편광판(63)의 투광축의 연장 방향과 평행하다. 제2 편광판(63)은 박리 빔(51)이 투과하도록 허용하며, 비교적 큰 투과율을 갖는다. 제2 편광 전환 상태에서는 제1 편광판(61)과 전기 광학 결정(62) 작용을 거친 박리 빔(51)의 편광 방향이 제2 편광판(63)의 투광축의 연장 방향과 수직이다. 제2 편광판(63)이 박리 빔(51)의 투과를 차단하여, 박리 빔(51)은 제2 편광판(63)에서 비교적 작은 투과율을 갖는다. 이때 박리 빔(51)은 제2 편광판(63)에서의 투과율이 가장 작다. 박리 빔(51)이 투명 기판(300)에 도달할 때 갖는 에너지를 최소화하고, 박리 빔(51)이 투명 기판(300)에서 형성하는 광점의 에너지 밀도를 최소화하여, 해당 상황에서 발광 다이오드 칩(302)이 박리되지 않도록 보장한다.
물론 본 출원의 다른 실시예에 있어서, 제2 편광 전환 상태에서 제1 편광판(61)과 전기 광학 결정(62) 작용을 거친 박리 빔(51)의 편광 방향은 제2 편광판(63)의 투광축의 연장 방향과 교차하나 수직을 이루지 않는다. 제2 편광판(63)은 마찬가지로 박리 빔(51)의 투과를 차단하여 박리 빔(51)이 제2 편광판(63)에서 비교적 작은 투과율을 갖도록 한다. 이를 통해 해당 상황에서 발광 다이오드 칩(302)이 박리될 가능성을 감소시킨다.
전기 광학 결정(62)은 전기 신호의 구동 하에서 그 자체적인 광학 복굴절률을 변경하여 전기 광학 결정(62)을 지나는 빔의 편광 방향을 변경할 수 있음에 유의한다.
본 실시예에 있어서, 제1 편광판(61)의 투광축의 연장 방향은 제2 편광판(63)의 투광축의 연장 방향에 평행할 수 있다. 또한 제1 편광 전환 상태에서의 전기 광학 결정(62)은 비통전 상태이다. 박리 빔(51)은 전기 광학 결정(62)을 지나며 그 편광 방향이 변경되지 않고, 전기 광학 결정(62)을 지나는 박리 빔(51)은 제2 편광판(63)에서 비교적 큰 투과율로 투과될 수 있다. 또한 투명 기판(300) 상에는 소정 에너지 밀도를 갖는 광점이 형성된다. 제2 편광 전환 상태에서의 전기 광학 결정(62)은 통전 상태이다. 전기 광학 결정(62)의 광학 복굴절률에 변화가 생겨 박리 빔(51)이 전기 광학 결정(62)을 지난 후 편광 방향이 변경된다. 따라서 제2 편광판(63)은 박리 빔(51) 투과를 차단하게 되며, 박리 빔(51)은 투명 기판(300) 상에서 소정 에너지 밀도를 갖는 광점을 형성할 수 없다.
물론 본 출원의 다른 실시예에 있어서, 제1 편광판(61)의 투광축의 연장 방향은 제2 편광판(63)의 투광축의 연장 방향과 교차할 수도 있으며, 이 둘은 수직일 수 있다. 이와 같이 제1 편광 전환 상태에서의 전기 광학 결정(62)은 통전 상태에 놓인다. 박리 빔(51)은 전기 광학 결정(62)을 지나며 그 편광 방향이 변경되고, 박리 빔(51)은 제2 편광판(63)에서 비교적 큰 투과율로 투과될 수 있다. 제2 편광 전환 상태에서의 전기 광학 결정(62)은 비통전 상태이다. 박리 빔(51)은 전기 광학 결정(62)을 지나며 그 편광 방향이 변경되지 않으며, 제2 편광판(63)은 박리 빔(51)의 투과를 차단하게 된다.
선택적으로, 전기 광학 결정(62)은 액정 등일 수 있다. 이는 여기에서 한정하지 않는다.
또한 도 9를 다시 참조하면, 레이저 박리 장치는 포커싱 렌즈(7)를 더 포함한다. 포커싱 렌즈(7)는 박리 빔(51)의 전송 경로 상에 설치되며 광학 스위치 소자(6)에 대해 광원(5)에서 멀리 설치된다. 또한 포커싱 렌즈(7)를 거치는 박리 빔(51)은 투명 기판(300) 상에서 포커싱할 수 있으며, 소정 에너지 밀도를 갖는 광점을 형성할 수 있다. 여기에서, 포커싱 렌즈(7)는 볼록 렌즈 또는 렌즈 세트 등일 수 있으며, 이는 빔을 집속시키는 작용을 나타낸다.
도 10을 참조하면, 도 10은 도 5에서 레이저 박리 장치의 다른 일 실시방식의 구조도이다. 본 실시예에 있어서, 광학 스위치 소자(6a)는 줌 렌즈(64a)를 포함한다. 줌 렌즈(64a)의 초점 거리는 제1 초점 거리와 제2 초점 거리 사이에서 전환될 수 있다. 또한 충분한 전환 속도를 가져 줌 렌즈(64a)로 구성되는 광학 스위치 소자(6a)가 충분한 스위칭 속도를 갖도록 한다.
구체적으로, 제1 초점 거리에서 줌 렌즈(64a) 작용을 거친 박리 빔(51)이 투명 기판(300) 상에 형성하는 광점은 제1 면적을 갖는다. 제2 초점 거리에서 줌 렌즈(64a) 작용을 거친 박리 빔(51)이 투명 기판(300) 상에 형성하는 광점은 제2 면적을 갖는다. 여기에서 제1 면적은 제2 면적보다 작다. 제1 초점 거리에서 줌 렌즈(64a) 작용을 거친 박리 빔(51)은 투명 기판(300) 상에서 포커싱할 수 있으며, 박리 빔(51)이 투명 기판(300) 상에 형성하는 광점이 비교적 작은 면적, 즉 제1 면적을 갖게 된다. 박리 빔(51) 총 에너지가 일정한 경우 광점의 에너지 밀도가 비교적 높게 반영되어 상기 소정 에너지 밀도를 갖게 되며, 광점에서의 발광 다이오드 칩(302)을 박리한다. 제2 초점 거리에서 줌 렌즈(64a) 작용을 거친 박리 빔(51)은 투명 기판(300) 상에서 포커싱을 수행할 수 없거나 포커싱 수준이 불충분하여, 박리 빔(51)이 투명 기판(300) 상에 형성하는 광점이 비교적 큰 면적, 즉 제2 면적을 갖게 된다. 박리 빔(51) 총 에너지가 일정한 경우 광점의 에너지 밀도가 비교적 낮게 반영되어 상기 소정 에너지 밀도를 갖지 못하게 되며, 광점에서의 발광 다이오드 칩(302)을 박리할 수 없다.
또한 계속해서 도 10을 참조하면, 본 실시예에 있어서, 레이저 박리 장치는 마찬가지로 포커싱 렌즈(7)를 더 포함할 수 있다. 포커싱 렌즈(7)는 박리 빔(51)의 전송 경로 상에 설치된다. 여기에서, 포커싱 렌즈(7)의 초점 거리는 고정된다.
제1 초점 거리에서 줌 렌즈(64a)와 포커싱 렌즈(7) 작용을 거친 박리 빔(51)은 투명 기판(300) 상에서 포커싱을 수행할 수 있다. 제2 초점 거리에서는 줌 렌즈(64a)와 포커싱 렌즈(7) 작용을 거친 박리 빔(51)이 투명 기판(300) 상에서 포커싱을 수행할 수 없다.
선택적으로, 포커싱 렌즈(7)는 볼록 렌즈 또는 렌즈 세트 등일 수 있으며, 이는 빔을 집속시키는 작용을 나타낸다. 이는 여기에서 한정하지 않는다.
도 9 및 도 11을 참조하면, 도 11은 도 5에서 레이저 박리 장치의 다른 일 실시방식의 구조도이다. 일 실시예에 있어서, 광원(5)에서 출력된 박리 빔(51)은 상이한 발광 다이오드 칩(302)을 가리키도록 제어될 수 있다. 이를 통해 발광 다이오드 칩(302)을 하나씩 스캔할 수 있다. 여기에서 광학 스위치 소자(6)가 제1 상태와 제2 상태 사이에서 스위칭하는 데 필요한 시간은, 인접한 2개의 발광 다이오드 칩(302) 사이에서 박리 빔(51)이 가리키는 방향이 전이되는 데 필요한 시간보다 짧다. 따라서 박리 빔(51)이 가리키는 방향이 하나의 발광 다이오드 칩(302)에서 다른 하나의 인접한 발광 다이오드 칩(302)으로 전이되는 과정에서, 광학 스위치 소자(6)는 제1 상태와 제2 상태 사이의 스위칭을 완료할 수 있다. 이는 박리 빔(52)이 다음 발광 다이오드 칩(302)을 스캔했을 때 바로 발광 다이오드 칩(302)을 박리하는 작업을 수행하거나 발광 다이오드 칩(302)을 박리하지 않도록 만든다. 따라서 광학 스위치 소자(6)가 제1 상태와 제2 상태 사이에서 스위칭되는 시간을 절약하여 공정 소모 시간을 단축시킬 수 있다. 심지어 박리 빔(1)이 간헐적으로 스캔 작업을 실행하도록 허용한다. 박리 빔(51)의 간헐적인 스캔 과정에서, 광학 스위치 소자(6)의 제1 상태와 제2 상태 사이의 스위칭을 통해, 발광 다이오드 칩(302)의 선택적 박리를 구현할 수 있다.
또한 레이저 박리 장치는 제어 메커니즘(8)을 더 포함한다. 광원(5)과 광학 스위치 소자(6)는 제어 메커니즘(8) 상에 설치된다. 제어 메커니즘(8)은 광원(5)에서 출력하는 박리 빔(51)이 상이한 발광 다이오드 칩(302)을 가리키도록 제어할 수 있다. 이는 구체적으로 다음과 같다. 즉, 제어 메커니즘(8)은 광원(5)과 광학 스위치 소자(6)가 함께 병진하도록 제어하여, 광원(5)에서 출력하는 박리 빔(51)이 투명 기판(300) 상의 발광 다이오드 칩(302)에 대해 하나씩 스캐닝을 수행하도록 한다. 이는 도 9에 도시된 바와 같다. 또는 제어 메커니즘(8)은 광원(5)과 광학 스위치 소자(6)를 함께 회전하도록 제어하고, 광원(5)에서 출력하는 박리 빔(51)의 가리키는 방향을 변경한다. 이를 통해 박리 빔(51)이 투명 기판(300) 상의 발광 다이오드 칩(302)에 대해 하나씩 스캐닝을 수행하도록 구현한다. 이는 도 11에 도시된 바와 같다. 물론 본 출원의 다른 실시예에 있어서, 제어 메커니즘(8)은 광원(5)에서 출력하는 박리 빔(51)이 상이한 발광 다이오드 칩(302)을 가리키도록 제어하는 과정은 다른 방식을 채택할 수도 있다. 이는 여기에서 한정하지 않는다.
구체적인 일 응용 시나리오에 있어서, 상기 레이저 박리 장치의 구체적인 작업 프로세스를 상세히 설명한다. 레이저 박리 장치의 작업 과정은 하기 단계를 포함한다.
A. 투명 기판 상에서 박리할 발광 다이오드 칩을 확정한다.
본 실시예에 있어서, 투명 기판이 그 상방의 발광 다이오드 칩 제작을 완료한 후, 검출을 거쳐 투명 기판 상에 정상 상태에 있는 발광 다이오드 칩, 즉 상술한 우량품 발광 다이오드 칩 및 이상 상태에 있는 발광 다이오드 칩, 즉 상술한 불량품 발광 다이오드 칩을 확정할 수 있다. 본 실시예의 공정에서는 우량품 발광 다이오드 칩만 박리하고 불량품 발광 다이오드 칩는 박리하지 않도록 요구된다. 또한 불량품 발광 다이오드 칩은 다음 공정 단계에 진입하지 않도록 함으로써, 전체 공정 수율 및 생산 효율을 향상시킨다. 발광 다이오드 칩의 검출 방식은 종래의 검출 방식으로 구현한다. 이는 본 기술분야의 당업자의 이해 범주 내에 속하므로 여기에서 반복하여 설명하지 않는다.
다시 말해, 본 실시예에서 박리하도록 확정한 발광 다이오드 칩은 정상 상태에 있는 발광 다이오드 칩이다. 물론 다른 실시예의 공정에서는 다를 수 있다. 박리할 발광 다이오드 칩이 소정 조건을 충족하는 발광 다이오드 칩일 수 있으며, 본 실시예에서 설명한 정상 상태에 있는 발광 다이오드 칩에 한정되지 않는다.
B. 레이저 박리 장치가 투명 기판 상의 발광 다이오드 칩을 하나씩 스캔하도록 제어한다.
본 실시예에 있어서, 레이저 박리 장치가 투명 기판 상의 발광 다이오드 칩을 하나씩 스캔하도록 제어한다. 이를 통해 레이저 박리 장치가 발광 다이오드 칩에 대한 박리 여부를 하나씩 판단할 수 있도록 함으로써, 발광 다이오드 칩의 선택적 박리를 구현한다.
C. 스캔한 발광 다이오드 칩이 박리할 발광 다이오드 칩인지 여부를 판단한다.
본 실시예에 있어서, 스캔한 발광 다이오드 칩이 박리할 발광 다이오드 칩이면, 단계 D를 실행한다. 스캔한 발광 다이오드 칩이 박리할 발광 다이오드 칩이 아니면, 단계 F를 실행한다.
D. 레이저 박리 장치의 광학 스위치 소자가 제1 상태로 전환되도록 제어한다.
본 실시예에 있어서, 레이저 박리 장치에서 스캔한 발광 다이오드 칩이 박리할 발광 다이오드 칩인 경우, 레이저 박리 장치의 광학 스위치 소자는 제1 상태로 전환된다. 따라서 레이저 박리 장치로부터의 광원이 광학 스위치 소자를 거친 박리 빔은 투명 기판에서 소정 에너지 밀도를 갖는 광점을 형성할 수 있다. 또한 상기 레이저 박리 장치가 스캔한 발광 다이오드 칩을 박리할 수 있다. 이후 프로세스를 종료한다.
E. 레이저 박리 장치의 광학 스위치 소자가 제2 상태로 전환되도록 제어한다.
본 실시예에 있어서, 레이저 박리 장치에서 스캔한 발광 다이오드 칩이 박리할 발광 다이오드 칩이 아닌 경우, 레이저 박리 장치의 광학 스위치 소자는 제2 상태로 전환된다. 따라서 레이저 박리 장치로부터의 광원이 광학 스위치 소자를 거친 박리 빔은 투명 기판에서 소정 에너지 밀도를 갖는 광점을 형성할 수 없다. 또한 상기 레이저 박리 장치가 스캔한 발광 다이오드 칩을 박리할 수 없다.
상기 내용은 본 출원의 실시방식에 불과하므로 본 출원의 특허범위를 제한하지 않는다. 본 출원의 명세서 및 첨부 도면을 이용하여 수행한 등가의 구조 또는 등가의 프로세스 변경, 또는 직간접적으로 다른 관련 기술 분야에 적용하는 것은 모두 본 출원의 특허범위 내에 속한다.

Claims (20)

  1. 발광 다이오드 칩에 있어서,
    일측에 전극이 설치된 칩 본체; 및
    상기 칩 본체의 상기 전극을 구비한 일측에 설치되는 비전도성의 자기 평탄화층을 포함하고, 상기 전극은 상기 자기 평탄화층으로부터 노출되고, 상기 자기 평탄화층은 외부 이송 장치에 의해 생성되는 자기 흡착력의 작용 하에서 흡착될 수 있도록 설치되어, 상기 발광 다이오드 칩을 상기 외부 이송 장치에 의해 흡착시키는 발광 다이오드 칩.
  2. 제1항에 있어서,
    상기 자기 평탄화층은 상기 전극과 동일 평면에서 가지런하고, 상기 전극은 상기 자기 평탄화층으로부터 노출되거나, 또는
    상기 자기 평탄화층은 상기 전극에 돌출되고, 상기 자기 평탄화층은 상기 전극에 대응하는 위치에 비아 홀이 설치되며, 상기 전극은 상기 비아 홀로부터 노출되는 발광 다이오드 칩.
  3. 제1항에 있어서,
    상기 비전도성의 자기 평탄화층은 포토레지스트 및 비전도성 자기 입자를 포함하는 발광 다이오드 칩.
  4. 제3항에 있어서,
    상기 비전도성 자기 입자는 연자성 페라이트 또는 육방정계 페라이트이고, 및/또는
    상기 비전도성 자기 입자는 구체, 타원체, 프리즘체 중 적어도 하나를 포함하는 발광 다이오드 칩.
  5. 제1항에 있어서,
    상기 칩 본체는 순차적으로 적층된 제1 도핑 반도체층, 다층 양자우물층 및 제2 도핑 반도체층을 포함하고, 여기에서 제1 도핑 반도체층은 제1 영역 및 제2 영역을 포함하고, 상기 다층 양자우물층 및 제2 도핑 반도체층은 제1 영역만 덮고,
    상기 칩 본체는 동일측에 위치한 제2 전극 및 제1 전극을 포함하고, 상기 제2 전극은 상기 제2 도핑 반도체층의 상기 다층 양자우물층에서 먼 일측에 위치하고, 상기 제1 전극은 상기 제2 영역에서 연장되기 시작해 상기 제2 전극과 동일 평면에서 가지런하고, 상기 제1 전극과 상기 제2 전극은 상기 제1 도핑 반도체층 상에서의 정투영 사이가 합쳐지지 않고, 상기 자기 평탄화층, 상기 제2 전극은 상기 제1 전극과 동일 평면에서 가지런한 발광 다이오드 칩.
  6. 제1항에 있어서,
    상기 칩 본체는 순차적으로 적층된 제1 도핑 반도체층, 다층 양자우물층, 제2 도핑 반도체층 및 제2 전극을 포함하고, 자기 평탄화층은 제2 도핑 반도체층의 상기 다층 양자우물층에서 먼 일측을 덮고, 상기 제2 전극과 동일 평면에서 가지런한 발광 다이오드 칩.
  7. 발광 다이오드 칩 이송 장치에 있어서,
    상기 이송 장치는 제1항 또는 제2항에 따른 발광 다이오드 칩을 이송하는 데 사용되고,
    상기 이송 장치는,
    상기 자기 평탄화층에 작용하는 자기 흡착력을 생성하여, 상기 발광 다이오드 칩의 위치를 고정하는 데 사용되는 자기 수신 기판을 포함하는 이송 장치.
  8. 제7항에 있어서,
    상기 자기 수신 기판은 기판 본체 및 상기 기판 본체 내부에 설치된 코일을 포함하고, 상기 이송 장치는 제어 어셈블리를 더 포함하고, 상기 제어 어셈블리는 상기 코일과 전기적으로 연결되고, 상기 제어 어셈블리는 상기 코일이 상기 자기 흡착력을 생성 또는 제거하도록 제어하는 이송 장치.
  9. 제7항에 있어서,
    상기 자기 수신 기판은 평평한 판상이고,
    상기 이송 장치는,
    상기 자기 수신 기판의 일측에 설치되며, 복수의 어레이로 배치된 오목홈을 포함하는 위치제한 기판 - 하나의 상기 오목홈은 하나의 상기 발광 다이오드 칩을 대응하도록 수용하고, 상기 오목홈의 깊이는 상기 발광 다이오드 칩의 두께를 초과하지 않음 - 을 더 포함하거나,
    상기 이송 장치는,
    상기 자기 수신 기판의 일측에 설치되며, 복수의 어레이로 배치된 관통홈을 포함하는 위치제한 기판 - 하나의 상기 관통홈은 하나의 상기 발광 다이오드 칩을 대응하도록 수용하고, 상기 관통홈의 깊이는 상기 발광 다이오드 칩의 두께를 초과하지 않음 - 을 더 포함하는 이송 장치.
  10. 제9항에 있어서,
    상기 이송 장치는,
    상기 자기 수신 기판과 상기 위치제한 기판 사이에 위치하며, 상기 자기 수신 기판과 상기 위치제한 기판의 위치를 고정하는 데 사용되는 접착층을 더 포함하는 이송 장치.
  11. 제7항에 있어서,
    상기 발광 다이오드 칩의 일측에는 투명 기판이 설치되고, 상기 칩 본체는 상기 비전도성의 자기 평탄화층이 설치되지 않은 일측이 상기 투명 기판과 직접 접촉되고,
    상기 이송 장치는,
    레이저를 생성하고 상기 칩 본체에 작용하여, 상기 칩 본체를 상기 투명 기판과 분리시키는 데 사용되는 레이저 박리 장치를 더 포함하는 이송 장치.
  12. 제11항에 있어서,
    상기 이송 장치는,
    상기 레이저 박리 장치가 상기 칩 본체와 상기 투명 기판을 분리시킨 후, 상기 발광 다이오드 칩을 상기 자기 수신 기판으로부터 이송하는 데 사용되는 이송 헤드를 더 포함하는 이송 장치.
  13. 제11항에 있어서,
    상기 레이저 박리 장치는,
    박리 빔을 출력하는 데 사용되는 광원; 및
    상기 박리 빔의 전송 경로 상에 설치되는 광학 스위치 소자를 포함하고,
    여기에서 상기 광학 스위치 소자는 제1 상태와 제2 상태 사이에서 스위칭을 수행할 수 있고, 제1 상태에서 상기 광학 스위치 소자를 거치는 박리 빔은 상기 투명 기판에서 소정 에너지 밀도를 갖는 광점을 형성할 수 있고, 제2 상태에서 상기 광학 스위치 소자를 거치는 박리 빔은 상기 투명 기판에서 상기 소정 에너지 밀도를 갖는 광점을 형성할 수 없고, 여기에서 상기 소정 에너지 밀도는 상기 발광 다이오드 칩을 박리시키는 데 요구되는 에너지 밀도로 정의되는 이송 장치.
  14. 제13항에 있어서,
    상기 광학 스위치 소자는 제1 편광판, 전기 광학 결정 및 제2 편광판을 포함하고, 상기 박리 빔은 순차적으로 상기 제1 편광판, 상기 전기 광학 결정 및 상기 제2 편광판을 거치고,
    상기 전기 광학 결정은 제1 편광 전환 상태와 제2 편광 전환 상태 사이에서 스위칭될 수 있고, 상기 제1 편광 전환 상태에서 상기 제1 편광판과 상기 전기 광학 결정의 작용을 거친 박리 빔은 상기 제2 편광판에서 제1 투과율을 구비하고, 상기 제2 편광 전환 상태에서 상기 제1 편광판과 상기 전기 광학 결정의 작용을 거친 박리 빔은 상기 제2 편광판에서 제2 투과율을 구비하고, 상기 제1 투과율은 상기 제2 투과율보다 큰 이송 장치.
  15. 제14항에 있어서,
    상기 제1 편광 전환 상태에서 상기 제1 편광판과 상기 전기 광학 결정의 작용을 거친 박리 빔의 편광 방향은 상기 제2 편광판의 투광축의 연장 방향과 평행하고, 상기 제2 편광 전환 상태에서 상기 제1 편광판과 상기 전기 광학 결정의 작용을 거친 박리 빔의 편광 방향은 상기 제2 편광판의 투광축의 연장 방향과 수직인 이송 장치.
  16. 제14항 또는 제15항에 있어서,
    상기 레이저 박리 장치는 포커싱 렌즈를 더 포함하고, 상기 포커싱 렌즈는 상기 박리 빔의 전송 경로 상에 설치되며 상기 광학 스위치 소자에 대해 상기 광원에서 멀리 설치되고, 상기 포커싱 렌즈를 거친 박리 빔을 상기 투명 기판 상에서 포커싱시켜, 상기 소정 에너지 밀도를 갖는 광점을 형성할 수 있도록 만드는 데 사용되는 이송 장치.
  17. 제13항에 있어서,
    상기 광학 스위치 소자는 줌 렌즈를 포함하고, 상기 줌 렌즈의 초점 거리는 제1 초점 거리와 제2 초점 거리 사이에서 스위칭되고,
    상기 제1 초점 거리에서 상기 줌 렌즈 작용을 거친 박리 빔은 상기 투명 기판 상에 형성된 광점이 제1 면적을 구비하고,
    상기 제2 초점 거리에서 상기 줌 렌즈 작용을 거친 박리 빔은 상기 투명 기판 상에 형성된 광점이 제2 면적을 구비하고, 여기에서 제1 면적은 제2 면적보다 작은 이송 장치.
  18. 제17항에 있어서,
    상기 레이저 박리 장치는 포커싱 렌즈를 더 포함하고, 상기 포커싱 렌즈는 상기 박리 빔의 전송 경로 상에 설치되고, 상기 포커싱 렌즈의 초점 거리는 고정되고,
    상기 제1 초점 거리에서 상기 줌 렌즈와 상기 포커싱 렌즈의 작용을 거친 박리 빔은 상기 투명 기판 상에서 포커싱할 수 있고,
    상기 제2 초점 거리에서 상기 줌 렌즈와 상기 포커싱 렌즈의 작용을 거친 박리 빔은 상기 투명 기판 상에서 포커싱할 수 없는 이송 장치.
  19. 제13항에 있어서,
    상기 레이저 박리 장치는,
    제어 메커니즘을 더 포함하고, 상기 광원과 상기 광학 스위치 소자는 상기 제어 메커니즘 상에 설치되고, 상기 제어 메커니즘은 상기 광원에서 출력하는 상기 박리 빔이 상이한 상기 발광 다이오드 칩을 가리키도록 제어할 수 있고, 여기에서 상기 광학 스위치 소자가 상기 제1 상태와 상기 제2 상태 사이에서 스위칭을 수행하는 데 필요한 시간은, 인접한 2개의 상기 발광 다이오드 칩 사이에서 상기 박리 빔이 가리키는 방향이 전이되는 데 필요한 시간보다 짧은 이송 장치.
  20. 성장 기판에 있어서,
    투명 기판; 및
    제1항 또는 제2항에 따른 발광 다이오드 칩을 포함하고, 상기 발광 다이오드 칩은 상기 투명 기판 상에 설치되고, 상기 칩 본체는 상기 비전도성의 자기 평탄화층이 설치되지 않은 일측이 상기 투명 기판과 직접 접촉되는 성장 기판.
KR1020227010672A 2019-10-29 2020-07-07 발광 다이오드 칩 및 발광 다이오드 칩 이송 장치 KR20220047664A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201911040129.4A CN112750716B (zh) 2019-10-29 2019-10-29 微元件的剥离装置以及剥离方法
CN201921837787.1 2019-10-29
CN201921837787.1U CN211480078U (zh) 2019-10-29 2019-10-29 一种led芯片、生长基板、led芯片转移装置
CN201911040129.4 2019-10-29
PCT/CN2020/100721 WO2021082516A1 (zh) 2019-10-29 2020-07-07 发光二极管芯片、生长基板、发光二极管芯片转移装置

Publications (1)

Publication Number Publication Date
KR20220047664A true KR20220047664A (ko) 2022-04-18

Family

ID=75714825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227010672A KR20220047664A (ko) 2019-10-29 2020-07-07 발광 다이오드 칩 및 발광 다이오드 칩 이송 장치

Country Status (2)

Country Link
KR (1) KR20220047664A (ko)
WO (1) WO2021082516A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084337B (zh) * 2022-07-21 2022-11-04 罗化芯显示科技开发(江苏)有限公司 一种微型发光二极管芯片的巨量转移方法
CN115911219B (zh) * 2023-01-06 2023-05-26 惠科股份有限公司 球形发光芯片及其制备方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730438A (zh) * 2013-11-26 2014-04-16 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
CN208690298U (zh) * 2018-08-01 2019-04-02 厦门多彩光电子科技有限公司 一种miniLED芯片及封装装置
CN109065692A (zh) * 2018-08-01 2018-12-21 厦门多彩光电子科技有限公司 一种led的封装方法
CN109273565B (zh) * 2018-10-15 2021-02-02 华映科技（集团）股份有限公司 一种微发光二极管芯片的转移方法

Also Published As

Publication number Publication date
WO2021082516A1 (zh) 2021-05-06

Similar Documents

Publication Publication Date Title
US10978429B2 (en) Light emitting diode (LED) mass-transfer apparatus and method of manufacture
TW202036838A (zh) 發光二極體(led)巨量轉移裝置及製造方法
CN107680983B (zh) Micro LED阵列器件、拾取装置及相关制作方法、转运方法
KR20220047664A (ko) 발광 다이오드 칩 및 발광 다이오드 칩 이송 장치
CN111584519B (zh) 驱动背板、发光二极管芯片的转移方法及显示装置
CN211480078U (zh) 一种led芯片、生长基板、led芯片转移装置
US20220352000A1 (en) Light-emitting diode substrate and manufacturing method thereof, display device
WO2011093405A1 (ja) チップサイズパッケージの光半導体装置
US20230045160A1 (en) Method for manufacturing a display device using a semiconductor light emitting device and a self-assembly apparatus used therefor
CN102142397A (zh) 发光二极管及其制造方法
JP2002368289A (ja) 樹脂形成素子、画像表示装置及び照明装置とその製造方法
US20220006010A1 (en) Method and apparatus for manufacturing flexible light emitting device
JP2002344028A (ja) 素子の転写方法及び画像表示装置の製造方法
US9070849B2 (en) Parallel plate slot emission array
JP2003078170A (ja) 回路素子の検査方法及びその検査構造、回路素子内蔵基板及びその製造方法、並びに電気回路装置及びその製造方法
CN116013834B (zh) 暂态基板及led芯片转移方法
JP2003218392A (ja) 画像表示装置及びその製造方法
KR20230021016A (ko) 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법
KR101578768B1 (ko) 발광 소자 패키지 모듈과, 백라이트 유닛 및 조명 장치
TW202207492A (zh) 磁性發光結構及磁性發光元件的製造方法
JP2002158237A (ja) 素子の転写方法及び素子の実装方法
CN112635368B (zh) 微型发光二极管转移设备及转移方法
TWI838752B (zh) 發光裝置、發光裝置製作方法及發光裝置修補方法
JP2003218394A (ja) 半導体発光素子及びその製造方法
KR20120099549A (ko) 발광 소자 패키지, 발광 소자 패키지 제조방법 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal