CN111584519B - 驱动背板、发光二极管芯片的转移方法及显示装置 - Google Patents

驱动背板、发光二极管芯片的转移方法及显示装置 Download PDF

Info

Publication number
CN111584519B
CN111584519B CN202010447024.7A CN202010447024A CN111584519B CN 111584519 B CN111584519 B CN 111584519B CN 202010447024 A CN202010447024 A CN 202010447024A CN 111584519 B CN111584519 B CN 111584519B
Authority
CN
China
Prior art keywords
emitting diode
transfer
carrier plate
diode chip
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010447024.7A
Other languages
English (en)
Other versions
CN111584519A (zh
Inventor
吕志军
张锋
刘文渠
宋晓欣
崔钊
董立文
孟德天
王利波
侯东飞
张立震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010447024.7A priority Critical patent/CN111584519B/zh
Publication of CN111584519A publication Critical patent/CN111584519A/zh
Priority to US17/922,139 priority patent/US20230215851A1/en
Priority to PCT/CN2021/093886 priority patent/WO2021238681A1/zh
Application granted granted Critical
Publication of CN111584519B publication Critical patent/CN111584519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H01F7/064—Circuit arrangements for actuating electromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H01F7/20—Electromagnets; Actuators including electromagnets without armatures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种驱动背板、发光二极管芯片的转移方法及显示装置，驱动背板，包括：衬底基板，驱动电路，多个电磁结构，以及多个接触电极；驱动背板中的多个电磁结构关于第一直线和第二直线对称设置，由于驱动背板中的多个电磁结构关于第一直线和第二直线对称设置，在转移发光二极管芯片的对位过程中，可以通过驱动电路向各电磁结构施加电流信号，使各电磁结构产生与发光二极管芯片磁性相同的磁场，根据各电磁结构的磁力对转移载板产生的应力，移动转移载板，转移载板在平行于转移载板表面的各方向受力平衡时，发光二极管芯片与对应的接触电极精准对位，提高了发光二极管芯片的转移精度。

Description

驱动背板、发光二极管芯片的转移方法及显示装置
技术领域
本发明涉及显示技术领域，尤指一种驱动背板、发光二极管芯片的转移方法及显示装置。
背景技术
发光二极管芯片是一种可以把电能转化成光能的半导体二极管，由于发光二极管芯片具有体积小、亮度高、能耗小等特点，因而被广泛地应用在显示屏、背光源、照明等领域。
微型发光二极管(Micro-LED)芯片是尺寸达到100微米以内的发光二极管芯片。通常微型发光二极管芯片在制作完成之后，需要进行巨量转移工艺，具体地，将大量(通常为几万至几十万)的微型发光二极管芯片转移到驱动电路板上。然而，目前微型发光二极管芯片的转移精度较低，导致显示装置的良率较低。
发明内容
本发明实施例提供一种驱动背板、发光二极管芯片的转移方法及显示装置，用以解决现有技术中存在的微型发光二极管芯片的转移精度较低的问题。
第一方面，本发明实施例提供了一种驱动背板，包括：衬底基板，位于所述衬底基板之上的驱动电路和多个电磁结构，以及位于所述驱动电路背离所述衬底基板一侧的多个接触电极；
所述驱动背板中的多个所述接触电极在第一方向和第二方向上呈阵列排布，所述第一方向与所述第二方向相互交叉；所述驱动背板中的多个所述接触电极围成显示区域；
所述驱动背板中的多个所述电磁结构关于第一直线和第二直线对称设置；所述第一直线为所述显示区域在所述第一方向上的中线所在的直线，所述第二直线为所述显示区域在所述第二方向上的中线所在的直线；
所述驱动电路，与各所述电磁结构电连接，用于在转移发光二极管芯片的对位过程中，向各所述电磁结构施加电流信号，以使各所述电磁结构产生与所述发光二极管芯片磁性相同的磁场，并在对位完成后，停止向各所述电磁结构施加电流信号，以使所述发光二极管芯片在压力的作用下与对应的接触电极接触。
在一种可能的实现方式中，在本发明实施例提供的驱动背板中，在所述显示区域的至少部分区域中，所述接触电极的周围设有至少四个关于该接触电极对称设置的所述电磁结构。
在一种可能的实现方式中，在本发明实施例提供的驱动背板中，所述驱动背板包括位于边缘区域且关于所述第一直线和所述第二直线对称设置的至少四个对位区域；所述边缘区域为所述显示区域以外的区域；
在各所述对位区域内均设有所述电磁结构。
在一种可能的实现方式中，在本发明实施例提供的驱动背板中，所述电磁结构，包括：导电柱，以及围绕所述导电柱的导电线圈；
所述导电柱的延伸方向垂直于所述驱动背板的表面。
在一种可能的实现方式中，在本发明实施例提供的驱动背板中，所述导电线圈，包括：层叠设置的多个子线圈；
所述电磁结构，还包括：位于相邻所述子线圈之间的绝缘层；
相邻的两个所述子线圈通过所述绝缘层中的通孔电连接。
在一种可能的实现方式中，在本发明实施例提供的驱动背板中，所述驱动电路，包括：薄膜晶体管；
所述导电线圈的至少部分所述子线圈分别与所述薄膜晶体管的源极、栅极同层设置。
第二方面，本发明实施例还提供了一种显示装置，包括：上述驱动背板，以及位于所述驱动背板之上的多个发光二极管芯片。
第三方面，本发明实施例还提供了一种发光二极管芯片的转移方法，包括：
提供一转移载板；所述转移载板一侧的表面具有多个发光二极管芯片；所述发光二极管芯片包括两个引出电极，所述引出电极位于所述发光二极管芯片背离所述转移载板的一侧；对各所述发光二极管芯片的所述引出电极进行磁化，以使各所述引出电极的磁性相同；
将所述转移载板移至上述驱动背板之上，且所述转移载板具有所述发光二极管芯片的一面，与所述驱动背板具有接触电极的一面相对；
采用对位标记对所述转移载板与所述驱动背板进行第一次对位后，向所述驱动背板中的各电磁结构施加电流信号，以使各所述电磁结构产生与所述引出电极磁性相同的磁场；
向所述转移载板施加压力，以使所述转移载板靠近所述驱动背板，且所述转移载板与所述驱动背板具有一定距离；根据检测到的各所述电磁结构磁力对所述转移载板产生的应力，移动所述转移载板；当所述转移载板在平行于转移载板表面的各方向受力平衡时，停止移动所述转移载板，以完成对所述转移载板与所述驱动背板的第二次对位；
停止向各所述电磁结构施加电流信号，以使各所述电磁结构的磁场消失；对所述转移载板和所述驱动背板进行加热并压合，以使所述引出电极与对应的接触电极固定连接；将所述转移载板与各所述发光二极管芯片分离，并移走所述转移载板。
在一种可能的实现方式中，在本发明实施例提供的转移方法中，所述转移载板的表面具有热解粘胶；所述转移载板通过所述热解粘胶粘合多个所述发光二极管芯片；
所述将所述转移载板与各所述发光二极管芯片分离，包括：
对所述转移载板进行加热，降低所述热解粘胶的粘度，以使所述转移载板与所述发光二极管芯片分离；
或者，所述转移载板的表面具有光解粘胶；所述转移载板通过所述光解粘胶粘合多个所述发光二极管芯片；
所述将所述转移载板与各所述发光二极管芯片分离，包括：
采用设定波长范围的光线照射所述光解粘胶，降低所述光解粘胶的粘度，以使所述转移载板与所述发光二极管芯片分离。
在一种可能的实现方式中，在本发明实施例提供的转移方法中，所述提供一转移载板，包括：
在晶片上形成多个所述发光二极管芯片；所述发光二极管芯片的引出电极位于发光二极管芯片背离所述晶片的一侧；
对所述晶片上的各所述发光二极管芯片进行检测；
将所述晶片移至中间载板之上，并且所述晶片具有所述发光二极管芯片的一面朝向所述中间载板，将检测合格的所述发光二极管芯片转移到所述中间载板之上；
将所述中间载板之上的所述发光二极管芯片转移到所述转移载板之上，以使所述发光二极管芯片的引出电极位于发光二极管芯片背离所述转移载板的一侧。
本发明有益效果如下：
本发明实施例提供的驱动背板、发光二极管芯片的转移方法及显示装置，该驱动背板，包括：衬底基板，位于衬底基板之上的驱动电路和多个电磁结构，以及位于驱动电路背离衬底基板一侧的多个接触电极；驱动背板中的多个接触电极在第一方向和第二方向上呈阵列排布，第一方向与第二方向相互交叉；驱动背板中的多个接触电极围成显示区域；驱动背板中的多个电磁结构关于第一直线和第二直线对称设置；第一直线为显示区域在第一方向上的中线所在的直线，第二直线为显示区域在第二方向上的中线所在的直线；驱动电路，与各电磁结构电连接，用于在转移发光二极管芯片的对位过程中，向各电磁结构施加电流信号，以使各电磁结构产生与发光二极管芯片磁性相同的磁场，并在对位完成后，停止向各电磁结构施加电流信号，以使发光二极管芯片在压力的作用下与对应的接触电极接触。本发明实施例提供的驱动背板，通过在衬底基板之上设置多个电磁结构，且驱动背板中的多个电磁结构关于第一直线和第二直线对称设置，在转移发光二极管芯片的对位过程中，可以通过驱动电路向各电磁结构施加电流信号，使各电磁结构产生与发光二极管芯片磁性相同的磁场，根据各电磁结构的磁力对转移载板产生的应力，移动转移载板，当转移载板在平行于转移载板表面的各方向受力平衡时，发光二极管芯片与对应的接触电极的能够精准对位，从而提高了发光二极管芯片的转移精度。
附图说明
图1为本发明实施例提供的驱动背板的截面结构示意图；
图2为本发明实施例提供的驱动背板的俯视结构示意图之一；
图3为本发明实施例提供的驱动背板的俯视结构示意图之二；
图4为本发明实施例提供的驱动背板的俯视结构示意图之三；
图5为电磁结构的放大示意图；
图6为本发明实施例提供的发光二极管芯片的转移方法流程图之一；
图7至图9、图11及图12为本发明实施例中转移方法各步骤对应的结构示意图；
图10为转移载板在第二次对位过程中的受力分析示意图；
图13为本发明实施例中将发光二极管芯片转移到转移载板的方法流程示意图；
图14至图16为图13中各步骤对应的结构示意图。
具体实施方式
针对现有技术中存在的微型发光二极管芯片的转移精度较低的问题，本发明实施例提供了一种驱动背板、发光二极管芯片的转移方法及显示装置。
下面结合附图，对本发明实施例提供的驱动背板、发光二极管芯片的转移方法及显示装置的具体实施方式进行详细地说明。附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
第一方面，本发明实施例提供了一种驱动背板，图1为本发明实施例提供的驱动背板的截面结构示意图，图2为本发明实施例提供的驱动背板的俯视结构示意图，如图1和图2所示，包括：衬底基板10，位于衬底基板10之上的驱动电路11和多个电磁结构13，以及位于驱动电路11背离衬底基板10一侧的多个接触电极12；
驱动背板中的多个接触电极12在第一方向X和第二方向Y上呈阵列排布，第一方向X与第二方向Y相互交叉；驱动背板中的多个接触电极12围成显示区域A；
驱动背板中的多个电磁结构13关于第一直线L1和第二直线L2对称设置；第一直线L1为显示区域A在第一方向X上的中线所在的直线，第二直线L2为显示区域A在第二方向Y上的中线所在的直线；
驱动电路，与各电磁结构13电连接，用于在转移发光二极管芯片的对位过程中，向各电磁结构13施加电流信号，以使各电磁结构13产生与发光二极管芯片磁性相同的磁场，并在对位完成后，停止向各电磁结构13施加电流信号，以使发光二极管芯片在压力的作用下与对应的接触电极12接触。
本发明实施例提供的驱动背板，通过在衬底基板之上设置多个电磁结构，且驱动背板中的多个电磁结构关于第一直线和第二直线对称设置，在转移发光二极管芯片的对位过程中，可以通过驱动电路向各电磁结构施加电流信号，使各电磁结构产生与发光二极管芯片磁性相同的磁场，根据各电磁结构的磁力对转移载板产生的应力，移动转移载板，当转移载板在平行于转移载板表面的各方向受力平衡时，发光二极管芯片与对应的接触电极的能够精准对位，从而提高了发光二极管芯片的转移精度。
本发明实施例中，发光二极管芯片可以为尺寸小于100微米的微型发光二极管芯片，也可以为其他尺寸的发光二极管芯片，此处不做限定。在实际应用中，发光二极管芯片形成于晶片上，晶片上各发光二极管芯片之间的间距，可以与驱动背板上各接触电极之间的间距相同或成倍数关系，发光二极管芯片一般包括外延结构以及两个引出电极，本发明实施例中，以发光二极管芯片的两个引出电极位于外延结构的同一侧为例进行说明，在具体实施时，发光二极管芯片的两个引出电极也可以位于外延结构的两侧。
如图2所示，驱动背板中的多个接触电极12在第一方向X和第二方向Y上呈阵列排布，图中以第一方向X与第二方向Y相互垂直为例进行示意，在具体实施时，第一方向X与第二方向Y也可以不垂直，此处不做限定。驱动电路11与各接触电极12电连接，每一个接触电极12可以与发光二极管芯片中的一个引出电极对应，将发光二极管芯片转移到驱动背板上之后，可以通过驱动电路11向各接触电极12施加驱动信号，以实现画面显示。并且，驱动电路11与各电磁结构13电连接，从而可以通过驱动电路11向各电磁结构13施加电流信号，使各电磁结构13产生磁场，并且，可以通过控制电流方向，控制电磁结构13产生磁场的磁性。
为了便于后续发光二极管芯片与驱动背板实现电连接，需要将形成于晶片上的发光二极管芯片转移到转移载板上，使转移载板上发光二极管芯片与驱动背板上的接触电极的位置相对应，然后再将转移载板上的发光二极管芯片转移到驱动背板上，从而实现发光二极管芯片与驱动背板的电连接。
将转移载板上的发光二极管芯片转移到驱动背板上的过程中，先采用对位标记对转移载板与驱动背板进行第一次对位，使发光二极管芯片与对应的接触电极的距离较近。由于驱动背板中的多个电磁结构13关于第一直线L1和第二直线L2对称设置，且各电磁结构13产生的电场与转移载板上的发光二极管芯片的磁性相同，因而，根据同极相斥原理，当转移载板在平行于转移载板表面的方向上达到受力平衡时，完成转移载板与驱动背板的第二次对位，使发光二极管芯片位于对应的接触电极的正上方，实现发光二极管芯片与接触电极的精准对位。由于驱动背板中的各电磁结构关于第一直线和第二直线对称设置，在第二次对位过程中，转移载板至少在第一方向X和第二方向Y的受力达到平衡时，才能停止移动转移载板。并且，转移载板在平行于转移载板表面的方向上达到受力平衡，可以理解为转移载板在该方向上的受力近似平衡，即是在一定的误差范围内达到受力平衡即可。
此外，为了便于将发光二极管芯片与对应的接触电极进行对位，可以将接触电极的尺寸设置为大于发光二极管芯片的引出电极的尺寸，防止由于对位偏离而导致的连接失败。
在具体实施时，本发明实施例提供的上述驱动背板中，可以至少按照以下两种方式设置电磁结构。
方式一：
如图2所示，在显示区域A的至少部分区域C中，接触电极12的周围设有至少四个关于该接触电极12对称设置的电磁结构13。
图2中以在区域C中设置电磁结构13为例进行示意，在区域C中，接触电极12的周围可以设置四个对称设置的电磁结构13，在具体实施时，也可以在接触电极12的周围设置更多个电磁结构13，此处不做限定。
图2中以区域C位于显示区域A的中间位置处为例进行示意，在具体实施时，区域C也可以位于其他位置，例如区域C可以包括关于第一直线L1设置的两个子区域，或者，如图3所示，区域C也可以与显示区域A重合，即，可以在显示区域A中的每一个接触电极12的周围均设置电磁结构13，图3中以接触电极12的周围可以设置四个电磁结构13为例，在具体实施时，接触电极12的周围设置的电磁结构13也可以为其他数量，并且，相邻的接触电极12之间也可以共用电磁结构13，此处不对电磁结构13的分布进行限定，在具体实施时，可以根据实际情况进行设置，只要使驱动背板中的多个电磁结构13关于第一直线L1和第二直线L2对称设置即可。
方式二：
如图4所示，驱动背板包括位于边缘区域且关于第一直线L1和第二直线L2对称设置的至少四个对位区域D；边缘区域为显示区域A以外的区域；
在各对位区域D内均设有电磁结构13。
图4中，以对位区域D中设置四个电磁结构13为例进行示意，在具体实施时，对位区域D中也可以设置其他数量的电磁结构13，此处不做限定，在具体实施时，可以根据实际情况在对位区域D内设置电磁结构，只要使驱动背板中的多个电磁结构13关于第一直线L1和第二直线L2对称设置即可。
在实际应用中，可以根据所需的磁力来设置驱动背板中的电磁结构13，可以仅采用上述方式一进行设置，或者，也可以仅采用方式二进行设置，或者，也可以将方式一和方式二进行结合，即在显示区域A和边缘区域均设置电磁结构13，此处不做限定。
应该说明的是，为了清楚的实施驱动背板的结构，图2至图4中以有限数量的接触电极进行示意，并不对接触电极的数量和排布方式进行限定，在具体实施时，可以根据实际需要设置接触电极的数量和排布方式。
具体地，本发明实施例提供的上述驱动背板中，图5为电磁结构的放大示意图，如图5所示，电磁结构，包括：导电柱131，以及围绕导电柱131的导电线圈132；
导电柱131的延伸方向垂直于驱动背板的表面。
通过设置导电柱131和导电线圈132，向导电线圈132施加电流信号后，可以使导电柱131产生磁极。具体地，导电线圈132的材料可以为氧化铟锡(ITO)、钼(Mo)、铜(Cu)、铝(Al)、银(Ag)中的一种或组合。导电柱131的材料可以为金属材料，例如铁。
更具体地，本发明实施例提供的上述驱动背板中，如图5所示，导电线圈132，包括：层叠设置的多个子线圈；
电磁结构，还包括：位于相邻子线圈之间的绝缘层133；
相邻的两个子线圈通过绝缘层133中的通孔电连接。
图5中以导电线圈132包括子线圈132a、132b及132c为例进行示意，在具体实施时，导电线圈132也可以包括其他数量的子线圈，此处不做限定。如图5所示，子线圈132a通过通孔V1与子线圈132b电连接，子线圈132b通过通孔V2与子线圈132c电连接。
此外，电磁结构还可以包括连接端子134，电磁结构可以通过连接端子134与驱动电路实现电连接。连接端子134可以通过绝缘层133中的通孔V3与导电线圈132电连接。
在具体实施时，本发明实施例提供的上述驱动背板中，驱动电路，可以包括：薄膜晶体管；
导电线圈的至少部分子线圈分别与薄膜晶体管的源极、栅极同层设置。
通过将导电线圈中的至少部分子线圈与源极、栅极同层设置，在制作工艺过程中，可以将子线圈与源极、栅极采用同一次构图工艺制作，从而可以节省工艺步骤，节约制作成本。并且，电磁结构中的绝缘层，也可以与驱动电路中的绝缘层同层设置，以进一步降低制作成本。
此外，也可以在驱动电路制作完成后，逐层制作电磁结构中的各子线圈和各绝缘层。
第二方面，基于同一发明构思，本发明实施例还提供了一种显示装置，包括：上述驱动背板，以及位于驱动背板之上的多个发光二极管芯片。该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与上述驱动背板相似，因此该显示装置的实施可以参见上述驱动背板的实施，重复之处不再赘述。
第三方面，基于同一发明构思，本发明实施例还提供了一种发光二极管芯片的转移方法，由于该转移方法解决问题的原理与上述驱动背板相似，因此该转移方法的实施可以参见上述驱动背板的实施，重复之处不再赘述。
本发明实施例提供的发光二极管芯片的转移方法，如图6所示，包括：
S301、如图7所示，提供一转移载板20；转移载板20一侧的表面具有多个发光二极管芯片21；发光二极管芯片21包括两个引出电极212，引出电极212位于发光二极管芯片21背离转移载板20的一侧；对各发光二极管芯片21的引出电极212进行磁化，以使各引出电极212的磁性相同，以各引出电极212的磁性均为N极为例；
S302、如图8所示，将转移载板20移至上述驱动背板之上，且转移载板20具有发光二极管芯片21的一面，与驱动背板具有接触电极12的一面相对；为了更清楚的示意发光二极管芯片的转移过程，图8、图9、图11及图12中仅以一个发光二极管芯片的转移过程为例进行示意。
S303、采用对位标记对转移载板与驱动背板进行第一次对位后，如图9所示，向驱动背板中的各电磁结构13施加电流信号，以使各电磁结构13产生与引出电极212磁性相同的磁场，以各电磁结构13产生的磁场均为N极为例；
S304、同样参照图9，向转移载板20施加压力F，以使转移载板20靠近驱动背板，且转移载板20与驱动背板具有一定距离；根据检测到的各电磁结构13磁力对转移载板20产生的应力，移动转移载板20；当转移载板20在平行于转移载板20表面的各方向受力平衡时，停止移动转移载板20，以完成对转移载板20与驱动背板的第二次对位；
S305、停止向各电磁结构施加电流信号，以使各电磁结构的磁场消失；参照图11，对转移载板20和驱动背板进行加热并压合，以使引出电极212与对应的接触电极12固定连接；将转移载板20与各发光二极管芯片21分离，并移走转移载板20，以得到如图12所示的结构。
本发明实施例提供的发光二极管芯片的转移方法，在转移发光二极管芯片的对位过程中，可以通过驱动电路向各电磁结构施加电流信号，使各电磁结构产生与发光二极管芯片磁性相同的磁场，根据各电磁结构的磁力对转移载板产生的应力，移动转移载板，当转移载板在平行于转移载板表面的各方向受力平衡时，发光二极管芯片与对应的接触电极的能够精准对位，从而提高了发光二极管芯片的转移精度，并且，该转移方法工艺过程简单，转移成本低，转移效率和精度较高，适合量产需要。
在上述步骤S301中，转移载板20上的多个发光二极管芯片21分别与驱动背板中的各接触电极的位置相对应。发光二极管芯片21可以包括外延结构211及引出电极212，发光二极管芯片21中的两个引出电极212位于外延结构211的同一侧，且引出电极212位于外延结构211背离转移载板20的一侧。在具体实施时，可以将转移载板置于强磁体的磁场内一段时间，以使各引出电极212磁化。
此外，转移载板的尺寸可以与驱动背板的尺寸一致，并且，转移载板上的各发光二极管芯片分别与驱动背板中的接触电极对应，从而可以通过一次转移工艺，将转移载板上的发光二极管芯片转移到驱动背板上，并且，可以采用液晶显示装置制作过程中对彩膜基板与阵列基板进行对盒的对盒设备，从而可以节省工艺设备，节约制作成本。
在上述步骤S303中，可以在转移载板和驱动背板中设置位置对应的对位标记，在第一次对位过程中，可以采用对位标记将转移载板与驱动背板进行对位。可以通过控制电流信号的电流方向，使各电磁结构13产生与引出电极212磁性相同的磁场。
在上述步骤S304中，由于驱动背板上的电磁结构13具有与转移载板20上的引出电极212磁性相同的磁场，因而，需要向转移载板20施加压力F，以使转移载板20靠近驱动背板，并使转移载板20与驱动背板之间具有一定距离。
图10为转移载板在第二次对位过程中的受力分析示意图，图10中以转移载板在第一方向X上的受力情况进行示意，其他方向的受力情况与之类似，并且图10中第三方向Z可以为垂直于转移载板表面的方向。如图10所示，由于驱动背板中的电磁结构对称设置，因而，在第二次对位过程中，驱动背板上的各电磁结构对转移载板产生第一应力M及第二应力N，其中，第一应力M在第一方向X上的分力为M1，在第二方向Y上的分力为M2，第二应力N在第一方向X上的分力为N1，在第二方向Y上的分力为N2，可以通过压力F平衡分力M2和分力N2，使转移载板可以与驱动背板靠近且保持一定距离，并且转移载板可以在平行于转移载板表面的方向移动。具体地，可以根据分力M1与分力N1的大小，来移动转移载板，例如图10中分力M1大于分力N1，则可以将转移载板向左移动相应的距离，以减小分力M1与分力N1之间的差距，分力M1与分力N1近似相等时，表示转移载板在第一方向X上受力平衡。由于驱动背板上的各电磁结构关于第一直线和第二直线对称设置，因而在第二对位过程中，转移载板至少在第一方向X和第二方向Y的受力达到平衡时，才能停止移动转移载板，以完成转移载板与驱动背板的第二次对位。
在具体实施时，可以在转移载板上设置压力感测传感器，以检测转移载板上在各个方向的受力情况。
应该说明的是，在本发明实施例中，转移载板在某方向受力平衡，可以理解为转移载板在该方向上的受力近似平衡，即是在一定的误差范围内达到受力平衡即可。
在上述步骤S305中，在第二次对位完成后，锁定转移载板与驱动背板之间的位置，停止向各电磁结构施加电流信号，则各电磁结构的磁场消失，使转移载板不再受电磁结构的磁力作用，因而，使转移载板在压力的作用下与驱动背板接触，然后，对转移载板和驱动背板进行加热，并继续向转移载板施加压力。
在加热过程中，引出电极的磁性消失，这是由于被磁化后的材料受到外来能量(例如加热、冲击等)的影响时，其中的各磁畴的磁矩方向变得不一致，从而使磁性减弱或消失，因而，在加热过程中，引出电极吸收的能量会增加电子动能，使电子的运动加速打乱原来整齐的电子排布，并且冷却后电子无法恢复整齐的排布状态，使磁性消失。
另外，在引出电极或接触电极的表面会事先涂覆焊接材料，例如焊接材料可以为导电胶、银浆或锡膏等热固型材料，可以采用打印或印刷的方式将焊接材料涂覆在引出电极或接触电极的表面，在加热和压力的作用下，例如压力可以控制在0.1～0.5Mpa的范围内，使引出电极与接触电极完成电气连接，即引出电极与对应的接触电极实现固定连接。
具体地，本发明实施例提供的上述转移方法中，转移载板的表面具有热解粘胶；转移载板通过热解粘胶粘合多个发光二极管芯片；
上述步骤S305中，将转移载板与各发光二极管芯片分离，包括：
对转移载板进行加热，降低热解粘胶的粘度，以使转移载板与发光二极管芯片分离；
如图7所示，转移载板20表面的粘合层22为热解粘胶，转移载板20通过粘合层22与发光二极管芯片21粘合，对热解粘胶进行加热时，热解粘胶的粘度会降低，冷却后热解粘胶可以恢复粘性。在上述步骤S305中，参照图11，通过对转移载板20进行加热，可以降低热解粘胶的粘度，从而使转移载板20与发光二极管芯片21分离，移走转移载板20后，得到如图12所示的结构，在具体实施时，在步骤S305中，对转移载板和驱动背板进行加热并压合的过程中，可以降低转移载板表面的热解粘胶的粘度，无需增加对转移载板的加热过程。
或者，转移载板的表面具有光解粘胶；转移载板通过光解粘胶粘合多个发光二极管芯片；
上述步骤S305中，将转移载板与各发光二极管芯片分离，包括：
采用设定波长范围的光线照射光解粘胶，降低光解粘胶的粘度，以使转移载板与发光二极管芯片分离。
如图7所示，转移载板20表面的粘合层22为光解粘胶，转移载板20通过粘合层22与发光二极管芯片21粘合，光解粘胶被设定波长的光线照射时，粘度会降低，其他波长的光线照射时，光解粘胶可以恢复粘性。在上述步骤S305中，将转移载板和驱动背板进行加热并压合后，可以采用设定波长范围的光线照射转移载板具有光解粘胶的位置，以降低光解粘胶的粘度，使转移载板与发光二极管芯片分离，具体地，设定波长的光线可以为紫外光线或红外光线。
此外，上述步骤S305之后，还可以对发光二极管芯片进行封装，以延长发光二极管芯片的寿命，并且避免发光二极管芯片由于发光时发热而影响其他部件，具体地，可以采用硅胶、环氧树脂等材料，在发光二极管芯片之上形成封装层，封装层可以为整层设置，也可以仅覆盖各发光二极管芯片。
在具体实施时，本发明实施例提供的上述转移方法中，如图13所示，上述步骤S301中，提供一转移载板，可以包括：
S401、参照图14，在晶片23上形成多个发光二极管芯片21；发光二极管芯片21的引出电极212位于发光二极管芯片21背离晶片23的一侧；也就是说，在工艺过程中，先在晶片23的表面生长外延结构211，然后在外延结构211的表面形成引出电极212。在具体实施时，晶片23上相邻的发光二极管芯片21之间的间距与驱动背板中相邻的接触电极之间的间距相同或成倍数关系。
S402、对晶片23上的各发光二极管芯片21进行检测；具体地，可以在不对发光二极管芯片施加电信号的情况下，采用光激发的方式激发各发光二极管芯片发光，来检测发光二极管芯片是否能够正常发光，并且，可以采用自动光学检测装置检测发光二极管芯片的形状，并将形状异常的发光二极管芯片记录下来，通过这两种方式可以确定各位置处的发光二极管芯片是否合格，可以根据检测结果生成相应的检测图谱，以便于后续快速查询各位置处的发光二极管芯片是否合格。
S403、参照图15，将晶片23移至中间载板24之上，并且晶片23具有发光二极管芯片21的一面朝向中间载板24，将检测合格的发光二极管芯片21转移到中间载板24之上；
中间载板24的尺寸可以大于或等于晶片23的尺寸，或者，中间载板24的尺寸也可以小于晶片23的尺寸，图15中以中间载板24的尺寸小于晶片23的尺寸为例进行示意，通过多次转移的方式将晶片上的发光二极管芯片转移到中间载板上，并且转移过程中，仅转移合格的发光二极管芯片，跳过不合格的发光二极管芯片，从而在转移过程中筛选出检测合格的发光二极管芯片。
在具体实施时，在中间载板24的表面可以涂覆一层粘合层22，例如粘合层22为光解粘胶或热解粘胶，光解粘胶在设定波长的光线照射下粘度降低，其他波长的光线照射下可以恢复粘性，热解粘胶在加热时降低粘度，在冷却后恢复粘性。可以将粘合层22进行图形化，以拾取晶片23上设定位置处的发光二极管芯片21，例如图15中，中间载板24的粘合层22的图形与晶片23上奇数列(或偶数列)的发光二极管芯片21对应，从而使中间载板24仅拾取晶片23上奇数列(或偶数列)的发光二极管芯片21。
具体地，将晶片23移至中间载板24之上，并使发光二极管芯片21与粘合层22接触并粘合后，采用激光对待转移的发光二极管芯片21位置处进行照射，以使发光二极管芯片21与晶片23分离，并且，根据上述步骤S402中对发光二极管芯片的检测结果，仅将合格的发光二极管芯片转移到中间载板上，即仅对检测合格的发光二极管芯片进行激光照射，从而提高发光二极管芯片的良率。
S404、参照图16，将中间载板24之上的发光二极管芯片21转移到转移载板20之上，以使发光二极管芯片21的引出电极212位于发光二极管芯片21背离转移载板20的一侧。图16中以中间载板24的尺寸小于转移载板20的尺寸为例进行示意，在转移过程中，可以采用多次转移的方式，或者采用多个中间载板24的方式，将发光二极管芯片21转移到转移载板20上。
具体地，在转移载板20的表面涂覆粘合层22(以粘合层22为热解粘胶为例)，将中间载板24移至转移载板20之上，且中间载板24具有发光二极管芯片21的一面，与转移载板20具有粘合层22的一面相对，将发光二极管芯片21与转移载板20表面的粘合层22粘合后，对中间载板24上的粘合层22进行加热，以使发光二极管芯片21与中间载板24分离，然后移走中间载板20，以得到如图7所示的结构。
此外，在上述步骤S404的过程中或之后，可以根据步骤S402的检测结果，在坏点位置处补上合格的发光二极管芯片，以使转移到转移载板上的发光二极管芯片均为合格的发光二极管芯片，提高发光二极管芯片的良率。
本发明实施例中，在发光二极管芯片转移到中间载板之间，对晶片上的各发光二极管芯片进行检测，在后续转移过程中，仅将检测合格的发光二极管芯片转移到中间载板上，从而提高了发光二极管芯片的良率。
本发明实施例提供的驱动背板、发光二极管芯片的转移方法及显示装置，通过在衬底基板之上设置多个电磁结构，且驱动背板中的多个电磁结构关于第一直线和第二直线对称设置，在转移发光二极管芯片的对位过程中，可以通过驱动电路向各电磁结构施加电流信号，使各电磁结构产生与发光二极管芯片磁性相同的磁场，根据各电磁结构的磁力对转移载板产生的应力，移动转移载板，当转移载板在平行于转移载板表面的各方向受力平衡时，发光二极管芯片与对应的接触电极的能够精准对位，从而提高了发光二极管芯片的转移精度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种驱动背板，其特征在于，包括：衬底基板，位于所述衬底基板之上的驱动电路和多个电磁结构，以及位于所述驱动电路背离所述衬底基板一侧的多个接触电极；
所述驱动背板中的多个所述接触电极在第一方向和第二方向上呈阵列排布，所述第一方向与所述第二方向相互交叉；所述驱动背板中的多个所述接触电极围成显示区域；
所述驱动背板中的多个所述电磁结构关于第一直线和第二直线对称设置；所述第一直线为所述显示区域在所述第一方向上的中线所在的直线，所述第二直线为所述显示区域在所述第二方向上的中线所在的直线；
所述驱动背板包括位于边缘区域且关于所述第一直线和所述第二直线对称设置的至少四个对位区域；所述边缘区域为所述显示区域以外的区域；
在各所述对位区域内均设有所述电磁结构；
所述驱动电路，与各所述电磁结构电连接，用于在转移发光二极管芯片的对位过程中，向各所述电磁结构施加电流信号，以使各所述电磁结构产生与所述发光二极管芯片磁性相同的磁场，并在对位完成后，停止向各所述电磁结构施加电流信号，以使所述发光二极管芯片在压力的作用下与对应的接触电极接触。
2.如权利要求1所述的驱动背板，其特征在于，在所述显示区域的至少部分区域中，所述接触电极的周围设有至少四个关于该接触电极对称设置的所述电磁结构。
3.如权利要求1所述的驱动背板，其特征在于，所述电磁结构，包括：导电柱，以及围绕所述导电柱的导电线圈；
所述导电柱的延伸方向垂直于所述驱动背板的表面。
4.如权利要求3所述的驱动背板，其特征在于，所述导电线圈，包括：层叠设置的多个子线圈；
所述电磁结构，还包括：位于相邻所述子线圈之间的绝缘层；
相邻的两个所述子线圈通过所述绝缘层中的通孔电连接。
5.如权利要求4所述的驱动背板，其特征在于，所述驱动电路，包括：薄膜晶体管；
所述导电线圈的至少部分所述子线圈分别与所述薄膜晶体管的源极、栅极同层设置。
6.一种显示装置，其特征在于，包括：如权利要求1～5任一项所述的驱动背板，以及位于所述驱动背板之上的多个发光二极管芯片。
7.一种发光二极管芯片的转移方法，其特征在于，包括：
提供一转移载板；所述转移载板一侧的表面具有多个发光二极管芯片；所述发光二极管芯片包括两个引出电极，所述引出电极位于所述发光二极管芯片背离所述转移载板的一侧；对各所述发光二极管芯片的所述引出电极进行磁化，以使各所述引出电极的磁性相同；
将所述转移载板移至如权利要求1～5任一项所述的驱动背板之上，且所述转移载板具有所述发光二极管芯片的一面，与所述驱动背板具有接触电极的一面相对；
采用对位标记对所述转移载板与所述驱动背板进行第一次对位后，向所述驱动背板中的各电磁结构施加电流信号，以使各所述电磁结构产生与所述引出电极磁性相同的磁场；
向所述转移载板施加压力，以使所述转移载板靠近所述驱动背板，且所述转移载板与所述驱动背板具有一定距离；根据检测到的各所述电磁结构磁力对所述转移载板产生的应力，移动所述转移载板；当所述转移载板在平行于转移载板表面的各方向受力平衡时，停止移动所述转移载板，以完成对所述转移载板与所述驱动背板的第二次对位；
停止向各所述电磁结构施加电流信号，以使各所述电磁结构的磁场消失；对所述转移载板和所述驱动背板进行加热并压合，以使所述引出电极与对应的接触电极固定连接；将所述转移载板与各所述发光二极管芯片分离，并移走所述转移载板。
8.如权利要求7所述的转移方法，其特征在于，所述转移载板的表面具有热解粘胶；所述转移载板通过所述热解粘胶粘合多个所述发光二极管芯片；
所述将所述转移载板与各所述发光二极管芯片分离，包括：
对所述转移载板进行加热，降低所述热解粘胶的粘度，以使所述转移载板与所述发光二极管芯片分离；
或者，所述转移载板的表面具有光解粘胶；所述转移载板通过所述光解粘胶粘合多个所述发光二极管芯片；
所述将所述转移载板与各所述发光二极管芯片分离，包括：
采用设定波长范围的光线照射所述光解粘胶，降低所述光解粘胶的粘度，以使所述转移载板与所述发光二极管芯片分离。
9.如权利要求7所述的转移方法，其特征在于，所述提供一转移载板，包括：
在晶片上形成多个所述发光二极管芯片；所述发光二极管芯片的引出电极位于发光二极管芯片背离所述晶片的一侧；
对所述晶片上的各所述发光二极管芯片进行检测；
将所述晶片移至中间载板之上，并且所述晶片具有所述发光二极管芯片的一面朝向所述中间载板，将检测合格的所述发光二极管芯片转移到所述中间载板之上；
将所述中间载板之上的所述发光二极管芯片转移到所述转移载板之上，以使所述发光二极管芯片的引出电极位于发光二极管芯片背离所述转移载板的一侧。
CN202010447024.7A 2020-05-25 2020-05-25 驱动背板、发光二极管芯片的转移方法及显示装置 Active CN111584519B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010447024.7A CN111584519B (zh) 2020-05-25 2020-05-25 驱动背板、发光二极管芯片的转移方法及显示装置
US17/922,139 US20230215851A1 (en) 2020-05-25 2021-05-14 Driving backplane, transfer method for light-emitting diode chip, display apparatus
PCT/CN2021/093886 WO2021238681A1 (zh) 2020-05-25 2021-05-14 驱动背板、发光二极管芯片的转移方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010447024.7A CN111584519B (zh) 2020-05-25 2020-05-25 驱动背板、发光二极管芯片的转移方法及显示装置

Publications (2)

Publication Number Publication Date
CN111584519A CN111584519A (zh) 2020-08-25
CN111584519B true CN111584519B (zh) 2024-01-23

Family

ID=72127084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010447024.7A Active CN111584519B (zh) 2020-05-25 2020-05-25 驱动背板、发光二极管芯片的转移方法及显示装置

Country Status (3)

Country Link
US (1) US20230215851A1 (zh)
CN (1) CN111584519B (zh)
WO (1) WO2021238681A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584519B (zh) * 2020-05-25 2024-01-23 京东方科技集团股份有限公司 驱动背板、发光二极管芯片的转移方法及显示装置
CN112802941A (zh) * 2020-12-30 2021-05-14 深圳市华星光电半导体显示技术有限公司 一种显示面板
CN113764551B (zh) * 2021-09-07 2023-01-03 东莞市中麒光电技术有限公司 一种led芯片转移方法
CN115207173A (zh) * 2022-06-29 2022-10-18 上海天马微电子有限公司 发光芯片的转移方法
CN115347088A (zh) * 2022-08-12 2022-11-15 闻泰通讯股份有限公司 一种芯片生长阵列及芯片转移方法
CN116300182B (zh) * 2023-05-11 2023-08-25 惠科股份有限公司 显示面板和显示装置
CN117080335B (zh) * 2023-10-12 2024-01-26 惠科股份有限公司 微型发光二极管及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106170849A (zh) * 2015-10-20 2016-11-30 歌尔股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN109801868A (zh) * 2019-01-15 2019-05-24 严光能 芯片转移装置及其制作方法、led芯片转移方法
CN110400861A (zh) * 2019-07-30 2019-11-01 上海天马有机发光显示技术有限公司 显示面板的制备方法、显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721931B2 (en) * 2015-01-15 2017-08-01 Industrial Technology Research Institute Semiconductor light emitting device and fabricating method thereof
CN110323309B (zh) * 2019-07-05 2020-11-13 深超光电（深圳）有限公司 显示面板制作方法及显示面板制作系统
CN110364607B (zh) * 2019-07-18 2020-08-07 京东方科技集团股份有限公司 发光二极管、显示基板、转移装置及其方法
CN110416139B (zh) * 2019-09-11 2021-08-31 京东方科技集团股份有限公司 一种转移载板、其制作方法及发光二极管芯片的转移方法
CN111584519B (zh) * 2020-05-25 2024-01-23 京东方科技集团股份有限公司 驱动背板、发光二极管芯片的转移方法及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106170849A (zh) * 2015-10-20 2016-11-30 歌尔股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
CN109801868A (zh) * 2019-01-15 2019-05-24 严光能 芯片转移装置及其制作方法、led芯片转移方法
CN110400861A (zh) * 2019-07-30 2019-11-01 上海天马有机发光显示技术有限公司 显示面板的制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
WO2021238681A1 (zh) 2021-12-02
US20230215851A1 (en) 2023-07-06
CN111584519A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111584519B (zh) 驱动背板、发光二极管芯片的转移方法及显示装置
US10037980B2 (en) Fabricating method of a semiconductor light emitting device
US9935136B2 (en) Manufacturing method of display with lighting devices
US6262696B1 (en) Tiled flat panel displays
US11404403B2 (en) Micro LED display module and method of manufacturing the same
KR20200007498A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
CN109494292B (zh) 一种微型发光二极管灯板、其制作方法及显示装置
KR20200056911A (ko) 전자 장치 및 이를 제조하기 위한 방법
KR20190035319A (ko) 발광 칩들을 포함하는 디스플레이 및 그 제조 방법
CN112635400B (zh) 一种磁吸式MicroLED巨量转移结构及方法
US11094740B2 (en) Backboard, display device, and method for fabricating backboard
US20230045160A1 (en) Method for manufacturing a display device using a semiconductor light emitting device and a self-assembly apparatus used therefor
JP6600060B2 (ja) マイクロコンポーネントデバイスの大量配列方法およびシステム
US7786747B2 (en) Microdisplay assemblies and methods of packaging microdisplays
KR102288309B1 (ko) 마이크로 led 디스플레이 제조방법
KR20220047664A (ko) 발광 다이오드 칩 및 발광 다이오드 칩 이송 장치
US11508872B2 (en) Alignment module for transferring a magnetic light-emitting die and alignment method thereof
CN109637699A (zh) 异方性导电膜制造方法及其设备
KR20180119096A (ko) 검사 지그의 제조 방법
CN114121914A (zh) 显示面板及其制作方法、显示装置
JPH06112270A (ja) 半導体素子の実装方法
KR20220102412A (ko) 다이 본딩 방법
CN115145066A (zh) 硅基液晶面板及其制备方法
CN113380777A (zh) 异质集成透明MicroLED显示装置及其制作方法
KR20210032217A (ko) 정전척 및 이를 이용한 검사장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant