KR20220031808A

KR20220031808A - 디지타이저 및 이를 포함한 전자 장치

Info

Publication number: KR20220031808A
Application number: KR1020200112903A
Authority: KR
Inventors: 히로츠구 키시모토; 황현빈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-09-04
Filing date: 2020-09-04
Publication date: 2022-03-14
Also published as: US20220075416A1; CN114138060A; US20240004429A1; US11789496B2

Abstract

디지타이저는 서로 대향하는 전면 및 배면을 포함하고 베이스 부재, 상기 베이스 부재에 배치되고, 상기 베이스층의 상기 전면과 인접하고, 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 제1 감지 배선들, 상기 베이스 부재에 배치되고, 상기 베이스 부재의 상기 배면과 인접하고, 상기 제1 감지 배선들과 이격되고, 상기 제2 방향으로 연장되고 상기 제1 방향을 따라 서로 이격되어 배열된 제2 감지 배선들, 상기 베이스 부재는, 상기 제2 방향을 따라 연장된 가상의 폴딩 축을 따라 폴딩되고, 상기 베이스 부재의 적어도 일부가 관통된 관통 홀을 포함한다.

Description

디지타이저 및 이를 포함한 전자 장치{DIGITIZER AND ELECTRONIC APPARATUS INCLUDING THE SAME}

본 발명은 전자 장치에 관한 것으로, 상세하게는 폴딩 특성이 향상된 디지타이저를 포함한 전자 장치에 관한 것이다.

정보화 사회에서 전자 장치는 시각정보 전달매체로서 그 중요성이 대두되고 있다. 현재 알려져 있는 전자 장치에 포함된 전자 장치는, 액정 전자 장치(liquid crystal display: LCD), 플라즈마 전자 장치(plasma display panel: PDP), 유기 전계 발광 전자 장치(organic light emitting display: OLED), 전계 효과 전자 장치(field effect display: FED), 전기 영동 전자 장치(eletrophoretic display: EPD) 등이 있다.

전자 장치는 전기적 신호를 인가 받아 활성화된다. 전자 장치는 영상을 표시하는 표시 패널 외부로부터 인가되는 입력을 감지하는 디지타이저를 포함한다.

전자 장치는 전기적 신호에 의해 활성화 되도록 다양한 전극 패턴들을 포함할 수 있다. 전극 패턴들이 활성화된 영역은 정보가 표시되거나 외부로부터 인가되는 신호에 반응한다.

본 발명은 디지타이저의 베이스 부재를 관통하는 관통 홀을 포함함에 따라, 폴딩 특성이 향상된 디지타이저를 포함한 전자 장치를 제공하는 것을 목적으로 한다.

본 발명에 따른 디지타이저는, 서로 대향하는 전면 및 배면을 포함하는 베이스 부재, 상기 베이스 부재에 배치되고, 제1 방향을 따라 배열되고, 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 감지 배선들, 상기 베이스 부재에 배치되고, 상기 제1 감지 배선들과 이격되고, 상기 제2 방향을 따라 배열되고, 상기 제1 방향을 따라 연장된 제2 감지 배선들, 상기 베이스 부재는, 상기 제2 방향을 따라 연장된 가상의 폴딩 축을 따라 폴딩되고, 상기 베이스 부재의 적어도 일부가 관통되어 정의된 관통 홀을 포함하고, 상기 관통 홀은, 상기 제1 감지 배선들 및 상기 제2 감지 배선들로부터 에워 싸인다.

상기 관통 홀의 상기 제1 방향에서의 폭은, 10um 이상 내지 300um 이하인 것을 특징으로 할 수 있다.

상기 관통 홀은 복수로 제공되고, 상기 관통 홀들은 상기 제1 방향 및 상기 제2 방향으로 이격 배열된 것을 특징으로 할 수 있다.

상기 제1 감지 배선들과 상기 제2 감지 배선들은 상기 베이스 부재에 함침(embedded)된 것을 특징으로 할 수 있다.

상기 베이스 부재는, 상기 베이스 부재의 상기 전면과 인접한 제1 감지 배선들 및 상기 베이스 부재의 상기 배면과 인접한 상기 제2 감지 배선들이 배치된 배선 영역, 및 상기 제1 감지 배선들과 상기 제2 감지 배선들 사이에 배치된 비배선 영역으로 구분되고, 상기 관통 홀은, 상기 비배선 영역에 중첩하고, 상기 베이스 부재의 상기 전면에서부터 상기 베이스 부재의 상기 배면을 관통하여 정의되는 것을 특징으로 할 수 있다.

상기 제1 감지 배선들이 배치된 배선 영역과 중첩하고, 상기 베이스 부재의 상기 배면에서부터 상기 베이스 부재의 일부가 제거되어 정의된 제1 추가 관통 홀을 더 포함하는 것을 특징으로 할 수 있다.

상기 제2 감지 배선들이 배치된 배선 영역과 중첩하고, 상기 베이스 부재의 상기 전면에서부터 상기 베이스 부재의 일부가 제거되어 정의된 제2 추가 관통 홀을 더 포함하는 것을 특징으로 할 수 있다.

상기 베이스 부재는 폴리이미드(PI, polyimide)를 포함하는 것을 특징으로 할 수 있다.

상기 베이스 부재는, 상기 제1 감지 배선들이 배치되는 전면 및 상기 전면과 대향하고 상기 제2 감지 배선들이 배치된 배면을 포함하는 베이스층, 상기 베이스층의 상기 전면 상에 배치되고 상기 베이스 부재의 상기 전면을 제공하는 제1 감광성 수지층, 상기 베이스층의 상기 배면 상에 배치되고 상기 베이스 부재의 상기 배면을 제공하는 제2 감광성 수지층을 포함하고, 상기 베이스층의 상기 전면은, 상기 제1 감지 배선들이 배치된 제1 배선 영역 및 상기 제1 감지 배선들 사이에 배치된 제1 비배선 영역으로 구분되고, 상기 베이스층의 상기 배면은, 상기 제2 감지 배선들이 배치된 제2 배선 영역 및 상기 제2 감지 배선들 사이에 배치된 제2 비배선 영역으로 구분되는 것을 특징으로 할 수 있다.

상기 관통 홀은, 상기 제1 비배선 영역과 중첩하고, 상기 제1 감광성 수지층을 관통하여 상기 베이스층의 상기 전면을 노출시키며 정의된 제1 관통 홀, 및 상기 제2 비배선 영역과 중첩하고, 상기 제2 감광성 수지층을 관통하여 상기 베이스층의 상기 배면을 노출시키며 정의된 제2 관통 홀을 포함하는 것을 특징으로 할 수 있다.

상기 제1 배선 영역과 중첩하고 상기 제1 감광성 수지층의 일부가 제거되어 정의된 제1 추가 관통 홀, 및 상기 제2 배선 영역과 중첩하고 상기 제2 감광성 수지층의 일부가 제거되어 정의된 제2 추가 관통 홀을 더 포함하는 것을 특징으로 할 수 있다.

상기 관통 홀은, 상기 제1 방향에서 서로 다른 폭을 갖는 제1 관통 홀 및 제2 관통 홀을 포함하는 것을 특징으로 할 수 있다.

상기 관통 홀의 상기 제2 방향에서의 폭은 1mm 이상 내지 5mm 이하인 것을 특징으로 할 수 있다.

상기 관통 홀의 상기 제1 방향 및 제 제2 방향과 교차하는 제3 방향에서의 깊이는 10um 이상 내지 50um 이하인 것을 특징으로 할 수 있다.

본 발명에 따른 전자 장치는, 윈도우, 상기 윈도우 하측에 배치된 표시 모듈, 및 상기 표시 모듈 하측에 배치된 디지타이저를 포함하고, 상기 디지타이저는, 상기 표시 모듈과 인접한 전면 및 상기 전면과 대향하는 배면을 포함하는 베이스 부재, 상기 베이스 부재에 배치되고, 서로 교차하는 제1 방향 및 제2 방향에서 이격되어 절연 배치된 제1 감지 배선들 및 제2 감지 배선들을 포함하고, 상기 표시 모듈은, 상기 제2 방향을 따라 연장된 가상의 폴딩 축을 따라 폴딩되고, 상기 디지타이저는, 상기 베이스 부재의 적어도 일부가 관통된 관통 홀을 포함하고, 상기 관통 홀은, 상기 제1 감지 배선들 및 상기 제2 감지 배선들로부터 에워 싸인다.

상기 베이스 부재는 제1 감지 배선들 및 상기 제2 감지 배선들이 배치된 배선 영역 및 제1 감지 배선들과 상기 제2 감지 배선들 사이에 배치된 비배선 영역으로 구분되고, 상기 관통 홀은, 상기 비배선 영역에 중첩하고, 상기 베이스 부재의 상기 전면에서부터 상기 베이스 부재의 상기 배면을 관통하여 정의되는 것을 특징으로 할 수 있다.

상기 제1 감지 배선들이 배치된 배선 영역과 중첩하고, 상기 베이스 부재의 상기 배면에서부터 상기 베이스 부재의 일부가 제거되어 정의된 제1 추가 관통 홀, 및 상기 제2 감지 배선들이 배치된 배선 영역과 중첩하고, 상기 베이스 부재의 상기 전면에서부터 상기 베이스 부재의 일부가 제거되어 정의된 제2 추가 관통 홀을 더 포함하는 것을 특징으로 할 수 있다.

상기 관통 홀의 상기 제2 방향에서의 폭은, 1mm 이상 내지 5mm 이하인 것을 특징으로 할 수 있다.

상기 관통 홀의 상기 제1 방향 및 제 제2 방향과 교차하는 제3 방향에서의 깊이는, 10um 이상 내지 50um 이하인 것을 특징으로 할 수 있다.

본 발명에 따르면, 디지타이저는 디지타이저의 적어도 일부가 관통되어 정의된 관통 홀을 포함함에 따라, 폴딩 시 디지타이저에 가해지는 스트레스를 저감시킬 수 있다. 이에 따라, 신뢰성이 향상된 디지타이저를 제공할 수 있으며, 폴딩 특성이 향상된 전자 장치를 제공할 수 있다.

도 1a은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 1c는 본 발명의 일 실시예에 따른 전자 장치의 폴딩된 상태의 평면도이다.
도 1d는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 2b는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 2c는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 3b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들의 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다.
도 7b는 도 7a에 도시된 I-I'를 따라 한 디지타이저의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 디지타이저의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 디지타이저의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 디지타이저의 단면도이다.
도 11은 본 발명의 일 실시예에 따른 디지타이저의 단면도이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1a은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 1c는 본 발명의 일 실시예에 따른 전자 장치의 폴딩된 상태의 평면도이다. 도 1d는 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.

도 1a를 참조하면, 전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.

전자 장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 제1 표시면(FS)을 포함할 수 있다. 전자 장치(EA)는 제3 방향(DR3)을 향해 제1 표시면(FS)으로 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 제1 표시면(FS)은 전자 장치(EA)의 전면(front surface)과 대응될 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 인터넷 검색 창 및 시계 창이 도시되었다

본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 구성들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.

제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는, 전자 장치(EA)의 제3 방향(D3)에서의 두께/높이와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.

전자 장치(EA)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 전자 장치(EA)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다.

예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 전자 장치(EA)와 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 힘, 압력, 온도, 광 등 다양한 형태를 가질 수 있다.

도 1a는 사용자의 펜(SP)을 통한 외부 입력을 예시적으로 도시하였다. 도시되지 않았으나, 펜(SP)은 전자 장치(EA) 내부 또는 외부에 장착 및 탈착 될 수 있으며, 전자 장치(EA)는 펜(SP)의 장착 및 탈착에 대응되는 신호를 제공하고 수신 받을 수 있다.

본 실시예에 따른 전자 장치(EA)는 제1 표시면(FS) 및 제2 표시면(RS)을 포함할 수 있다. 제1 표시면(FS)은 제1 액티브 영역(F-AA), 제1 주변 영역(F-NAA), 및 전자 모듈 영역(EMA)을 포함할 수 있다. 제2 표시면(RS)는 제1 표시면(FS)의 적어도 일부와 대향하는 면으로 정의될 수 있다.

제1 액티브 영역(F-AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 제1 액티브 영역(F-AA)은 영상(IM)이 표시되고, 다양한 형태의 외부 입력을 감지할 수 있는 영역이다.

제1 주변 영역(F-NAA)은 제1 액티브 영역(F-AA)에 인접한다. 제1 주변 영역(F-NAA)은 소정의 컬러를 가질 수 있다. 제1 주변 영역(F-NAA)은 제1 액티브 영역(F-AA)을 에워쌀 수 있다. 이에 따라, 제1 액티브 영역(F-AA)의 형상은 실질적으로 제1 주변 영역(F-NAA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 주변 영역(F-NAA)은 제1 액티브 영역(F-AA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.

전자 모듈 영역(EMA)은 다양한 전자 모듈들이 중첩하여 배치될 수 있다. 예를 들어, 전자 모듈은 카메라, 스피커, 광 디지타이저, 및 열 디지타이저 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈 영역(EMA)은 표시면들(FS, RS)을 통해 수신되는 외부 피사체를 감지하거나 표시면들(FS, RS)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 전자 모듈은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

전자 모듈 영역(EMA)은 제1 액티브 영역(F-AA)과 제1 주변 영역(F-NAA)에 에워 싸일 수 있다. 다만, 이에 한정되는 것은 아니며, 전자 모듈 영역(EMA)은 제1 액티브 영역(F-AA) 내에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

본 실시예에 따른 전자 장치(EA)는 적어도 하나의 폴딩 영역(FA) 및 폴딩 영역(FA)으로부터 연장된 복수의 비폴딩 영역들(NFA1, NFA2)을 포함할 수 있다.

도 1b를 참조하면, 일 실시예에 따른 전자 장치(EA)는 제2 방향(DR2)으로 연장된 가상의 제1 폴딩 축(AX1)을 포함한다. 제1 폴딩 축(AX1)은 제1 표시면(FS) 상에서 제2 방향(DR2)을 따라 연장될 수 있다. 본 실시예에서 비폴딩 영역들(NFA1, NFA2)은 폴딩 영역(FA)을 사이에 두고 폴딩 영역(FA)으로부터 연장될 수 있다.

예를 들어, 제1 비폴딩 영역(NFA1)은 제1 방향(DR1)을 따라 폴딩 영역(FA)의 일 측을 따라 연장되고, 제2 비폴딩 영역(NFA2)은 제1 방향(DR1)을 따라 폴딩 영역(FA)의 타 측을 따라 연장될 수 있다.

전자 장치(EA)는 제1 폴딩 축(AX1)을 기준으로 폴딩되어 제1 표시면(FS) 중 제1 비폴딩 영역(NFA1)과 중첩하는 일 영역 및 제2 비폴딩 영역(NFA2)과 중첩하는 타 영역이 마주하는 인 폴딩(in-folding) 상태로 변형될 수 있다.

도 1c를 참조하면, 일 실시예에 따른 전자 장치(EA)는 인 폴딩 된 상태에서 제2 표시면(RS)이 사용자에게 시인될 수 있다. 이때, 제2 표시면(RS)는 영상을 표시하는 제2 액티브 영역(R-AA)을 포함할 수 있다. 제2 액티브 영역(R-AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 제2 액티브 영역(R-AA)은 영상이 표시되고, 다양한 형태의 외부 입력을 감지할 수 있는 영역이다.

제2 주변 영역(R-NAA)은 제2 액티브 영역(R-AA)에 인접한다. 제2 주변 영역(R-NAA)은 소정의 컬러를 가질 수 있다. 제2 주변 영역(R-NAA)은 제2 액티브 영역(R-AA)을 에워쌀 수 있다. 또한, 도시되지 않았으나, 제2 표시면(RS)에도 다양한 구성들을 포함하는 전자 모듈이 배치되는 전자 모듈 영역을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

도 1d를 참조하면, 일 실시예에 따른 전자 장치(EA)는 제2 방향(DR2)으로 연장된 가상의 제2 폴딩 축(AX2)을 포함한다. 제2 폴딩 축(AX2)은 제2 표시면(RS) 상에서 제2 방향(DR2)을 따라 연장될 수 있다.

전자 장치(EA)는 제2 폴딩 축(AX2)을 기준으로 폴딩되어 제2 표시면(RS) 중 제1 비폴딩 영역(NFA1)과 중첩하는 일 영역 및 제2 비폴딩 영역(NFA2)과 중첩하는 타 영역이 마주하는 아웃 폴딩(out-folding) 상태로 변형될 수 있다.

다만, 이에 한정되는 것은 아니며, 복수개의 폴딩 축들을 기준으로 폴딩되어 제1 표시면(FS) 및 제2 표시면(RS) 각각의 일부가 마주하도록 폴딩될 수 있으며, 폴딩 축의 개수 및 이에 따른 비폴딩 영역의 개수는 어느 하나에 한정되지 않는다.

도 2a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 2b는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 2c는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.

도 2a를 참조하면, 본 실시예에 따른 전자 장치(EA)는 윈도우(WM), 광학 부재(OM), 표시 모듈(DM), 하부 필름(FM), 보호 부재(PM), 및 디지타이저(ZM)를 포함할 수 있다.

윈도우(WM)는 표시 모듈(DM)의 상에 배치된다. 윈도우(WM)는 미도시된 하우징과 결합되어 외관을 정의하며, 표시 모듈(DM)을 보호할 수 있다.

윈도우(WM)는 광 투과율이 높은 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 기판, 사파이어 기판, 또는 플라스틱 필름을 포함할 수 있다. 윈도우(WM)는 다층 또는 단층구조를 가질 수 있다.

예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다. 도시되지 않았으나, 윈도우(WM) 상에는 윈도우(WM)를 보호하는 기능층들을 더 포함할 수 있다. 예를 들어, 기능층들은 지문 방지층, 및 충격 흡수층 중 적어도 어느 하나를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

광학 부재(OM)는 윈도우(WM)의 하부에 배치된다. 광학 부재(OM)는 표시 모듈(DM)에 입사되는 광에 대한 표시 모듈(DM)의 외광 반사율을 감소시킬 수 있다. 예를 들어, 광학 부재(OM)는 반사 방지 필름, 편광 필름, 컬러 필터, 및 그레이 필터 중 적어도 어느 하나를 포함할 수 있다.

표시 모듈(DM)은 출력 장치로의 기능을 할 수 있다. 예를 들어, 표시 모듈(DM)은 액티브 영역들(F-AA, R-AA)에 영상을 표시하고 사용자는 영상을 통해 정보를 습득할 수 있다. 또한, 표시 모듈(DM)은 액티브 영역들(F-AA, R-AA)에 인가되는 외부 입력을 감지하는 입력 장치로서 기능할 수 있다.

하부 필름(FM)은 표시 모듈(DM)의 하부에 배치된다. 하부 필름(FM)은 전자 장치(EA)가 폴딩될 때, 표시 모듈(DM)에 가해지는 스트레스를 저감시킬 수 있다. 또한, 하부 필름(FM)은 외부의 습기가 표시 모듈(DM)에 침투하는 것을 방지하고, 외부 충격을 흡수할 수 있다.

하부 필름(FM)은 플라스틱 필름을 기저층으로써 포함할 수 있다. 하부 필름(FM)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌나프탈레이트(PEN, polyethylenenaphthalate), 폴리에틸렌테레프탈레이트(PET, polyethyleneterephthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycarbonate), 폴리아릴렌에테르술폰(poly(arylene ethersulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함하는 플라스틱 필름을 포함할 수 있다.

하부 필름(FM)을 구성하는 물질은 플라스틱 수지들에 제한되지 않고, 유/무기 복합재료를 포함할 수 있다. 하부 필름(FM)은 다공성 유기층 및 유기층의 기공들에 충전된 무기물을 포함할 수 있다.

하부 필름(FM)은 플라스틱 필름에 형성된 기능층을 더 포함할 수 있다. 상기 기능층은 수지층을 포함할 수 있다. 상기 기능층은 코팅 방식에 의해 형성될 수 있다.

보호 부재(PM)는 표시 모듈(DM) 하부에 배치된다. 보호 부재(PM)는 표시 모듈(DM)을 보호하는 적어도 하나의 기능층들을 포함할 수 있다. 예를 들어, 보호 부재(PM)은 차광층, 방열층, 쿠션층, 및 복수의 접착층들을 포함할 수 있다.

차광층은 액티브 영역들(F-AA, R-AA)을 통해 표시 모듈(DM)에 배치되는 구성들이 윈도우(WM)로 비치는 문제를 개선하는 역할을 할 수 있다. 도시되지 않았으나, 차광층은 바인더 및 이에 분산된 복수의 안료 입자들을 포함할 수 있다. 안료 입자들은 카본 블랙 등을 포함할 수 있다. 일 실시예에 따른 전자 장치(EA)는 차광층을 포함하는 보호 부재(PM)을 포함함으로써, 광 차폐성 향상 효과를 가질 수 있다.

방열층은 표시 모듈(DM)에서 발생하는 열을 효과적으로 방열할 수 있다. 방열층은 방열 특성이 좋은 흑연(graphite), 구리(Cu), 및 알루미늄(Al) 중 적어도 어느 하나를 포함할 수 있으며, 이에 한정되는 것은 아니다. 방열층은 방열 특성을 향상시킬 뿐만 아니라, 전자파 차폐 또는 전자파흡수 특성을 가질 수 있다.

쿠션층은 합성수지 발포 폼(form)일 수 있다. 쿠션층은 매트릭스 및 복수의 공극들을 포함할 수 있다. 쿠션층은 탄성을 가지며 다공성 구조를 가질 수 있다.

매트릭스는 유연한 물질을 포함할 수 있다. 매트릭스는 합성 수지를 포함한다. 예를 들어, 매트릭스는 아크릴로나이트릴 부타디엔 스티렌 공중합체(Acrylonitrile butadiene styrene copolymer, ABS), 폴리우레탄(Polyurethane, PU), 폴리에틸렌(Polyethylene, PE), 에틸렌 비닐 아세테이트(Ethylene Vinyl Acetate, EVA), 및 폴리염화비닐(Polyvinyl chloride, PVC) 중 적어도 어느 하나를 포함할 수 있다.

복수의 공극들는 쿠션층에 인가되는 충격을 용이하게 흡수한다. 복수의 공극들은 쿠션층이 다공성 구조를 가짐에 따라 정의될 수 있다.

다만, 이에 한정되는 것은 아니며, 차광층, 방열층, 및 쿠션층 중 적어도 어느 하나는 생략될 수도 있고, 복수의 층들이 단일의 층으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

디지타이저(ZM)는 표시 모듈(DM)의 하부에 배치된다. 디지타이저(ZM)는 외부 입력 중 펜(SP, 도 1a 참조)에 의해 전달된 신호를 감지할 수 있다. 디지타이저(ZM)는 전자기 공명(EMR, ElectroMagnetic Resonance)방식으로 외부 입력을 감지할 수 있다. 전자기 공명(EMR) 방식은, 펜(SP) 내부에 구성된 공진회로에서 자계를 발생시키고, 진동하는 자계는 디지타이저(ZM)에 포함된 복수의 코일들에 신호를 유도하고, 코일들에 유도된 신호를 통해 펜(SP)의 위치를 검출할 수 있다. 디지타이저(ZM)에 관한 설명은 후술한다.

본 실시예에 따른 전자 장치(EA)는 제3 방향(DR3)을 따라 디지타이저(ZM), 보호 부재(PM), 하부 필름(FM), 표시 모듈(DM), 광학 부재(OM), 및 윈도우(WM)가 순차적으로 적층된 구조를 가질 수 있다.

도시되지 않았으나, 전자 장치(EA)에 포함된 구성들 간의 결합은, 구성들 사이에 배치된 접착층에 의해 결합될 수 있다. 이하, 본 발명에서 설명될 접착층은 광학투명접착필름(OCA, Optically Clear Adhesive film), 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있다. 또한, 접착층은 광경화 접착물질 또는 열경화 접착물질을 포함하고, 그 재료는 특별히 제한되지 않는다.

도 2b를 참조하면, 본 실시예에 따른 전자 장치(EA-1)는 윈도우(WM-1), 광학 부재(OM-1), 표시 모듈(DM-1), 하부 필름(FM-1), 디지타이저(ZM-1), 및 보호 부재(PM-1)를 포함할 수 있다. 도 2b의 전자 장치(EA-1)에 포함된 구성들은 도 2a에서 설명한 전자 장치(EA)에 포함된 구성들과 동일한 구성일 수 있으며, 적층 순서에 따른 차이만을 설명한다.

본 실시예에 따른 전자 장치(EA-1)는 제3 방향(DR3)을 따라 보호 부재(PM-1), 디지타이저(ZM-1), 하부 필름(FM-1), 표시 모듈(DM-1), 광학 부재(OM-1), 및 윈도우(WM-1)가 순차적으로 적층된 구조를 가질 수 있다.

도 2c를 참조하면, 본 실시예에 따른 전자 장치(EA-2)는 윈도우(WM-2), 광학 부재(OM-2), 표시 모듈(DM-2), 디지타이저(ZM-2), 하부 필름(FM-2), 및 보호 부재(PM-2)를 포함할 수 있다. 도 2c의 전자 장치(EA-1)에 포함된 구성들은 도 2a에서 설명한 전자 장치(EA)에 포함된 구성들과 동일한 구성일 수 있으며, 적층 순서에 따른 차이만을 설명한다.

본 실시예에 따른 전자 장치(EA-2)는 제3 방향(DR3)을 따라 보호 부재(PM-2), 하부 필름(FM-2), 디지타이저(ZM-2), 표시 모듈(DM-2), 광학 부재(OM-2), 및 윈도우(WM-2)가 순차적으로 적층된 구조를 가질 수 있다.

도 3a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 3b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 4는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다. 도 1a 내지 도 2c와 동일한 구성에 대해 동일한 참조 부호를 사용하며, 중복된 설명은 생략한다. 도 2a 내지 도 2c에서 설명한 표시 모듈(DM, DM-1, DM-2)은 표시 패널(DP) 및 입력 감지 패널(ISL)을 포함할 수 있다.

도 3a를 참조하면, 표시 패널(DP)은 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL, ECL), 및 복수의 표시 패드들(PDD)을 포함할 수 있다.

표시 패널(DP)의 표시 영역(DA)은 영상(IM)이 표시되는 영역이고, 비표시 영역(NDA)은 구동 회로나 구동 라인 등이 배치된 영역일 수 있다. 표시 영역(DA)은 전자 장치(EA)의 액티브 영역들(F-AA, R-AA)의 적어도 일부와 중첩할 수 있다. 또한, 비표시 영역(NDA)은 전자 장치(EA)의 주변 영역들(F-NAA, R-NAA)과 중첩할 수 있다.

복수의 신호 라인들(GL, DL, PL, ECL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 패널(DP)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 전원 라인(PL), 및 발광제어 라인(ECL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL, ECL)은 초기화 전압 라인을 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

화소들(PX)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 서로 이격되어 배열되어 평면상에서 매트릭스(matrix) 형상을 가질 수 있다.

도 3b를 참조하면, 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 도 3b에는 i번째 스캔 라인(GLi) 및 i번째 발광제어 라인(ECLi)에 연결된 화소(PX)를 예시적으로 도시하였다.

화소(PX)는 발광 소자(EE) 및 화소 회로(CC)를 포함할 수 있다. 화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(Cp)를 포함할 수 있다. 복수의 트랜지스터들(T1-T7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.

화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다. 발광 소자(EE)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광 소자(EE)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.

복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.

제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(EE)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.

제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다.

제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.

제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.

제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 스캔 신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.

제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.

제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.

제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 스캔 신호가 제공될 때 턴-온되어 초기화전압(Vint)을 발광 소자(EE)의 애노드전극으로 제공한다.

제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(EE)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(EE)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.

추가적으로, 도 3b에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.

커패시터(Cp)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(Cp)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(Cp)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.

본 발명에서 화소(PX)의 등가 회로는 도 3b에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(EE)를 발광시키기 위한 다양한 형태로 구현될 수 있다. 도 3b에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.

다시, 도 3a를 참조하면, 전원 패턴(VDD)은 비표시 영역(NDA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 패널(DP) 은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들(PX)에 동일한 제1 전원 신호를 제공할 수 있다.

표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 패널(DP)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

도 4를 참조하면, 입력 감지 패널(ISL)은 표시 패널(DP) 상에 배치될 수 있다. 입력 감지 패널(ISL)은 연속 공정에 의해 표시 패널(DP) 상에 직접 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 입력 감지 패널(ISL)은 별도의 접착층을 통해 표시 패널(DP)과 결합될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

입력 감지 패널(ISL)은 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 트래이스 라인들(TL1, TL2, TL3), 복수의 감지 패드들(TP1, TP2, TP3)을 포함할 수 있다. 입력 감지 패널(ISL)은 감지 영역(SA) 및 비감지 영역(NSA)이 정의될 수 있다. 비감지 영역(NSA)은 감지 영역(SA)을 에워쌀 수 있다. 감지 영역(SA)은 외부에서 인가되는 입력을 감지하는 센싱 영역(sensing area)일 수 있다. 감지 영역(SA)은 표시 패널(DP)의 표시 영역(DA)과 중첩할 수 있다.

입력 감지 패널(ISL)은 자기 정전 용량식(self-capacitance type) 및 상호 정전 용량식(mutual capacitance type) 중 어느 한 방식에 의해 외부 입력을 감지할 수 있다. 제1 감지 전극(TE1), 제2 감지 전극(TE2)은 방식에 부합하게 다양하게 변형되어 배치 및 연결될 수 있다.

제1 감지 전극(TE1)은 제1 감지 패턴들(SP1) 및 제1 브릿지 패턴들(BP1)을 포함할 수 있다. 제1 감지 전극(TE1)은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 배열될 수 있다. 제1 감지 패턴들(SP1)은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 적어도 하나의 제1 브릿지 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(SP1) 사이에 배치될 수 있다.

제2 감지 전극(TE2)은 제2 감지 패턴들(SP2) 및 제2 브릿지 패턴들(BP2)을 포함할 수 있다. 제2 감지 전극(TE2)은 제2 방향(DR2)을 따라 연장되고, 제1 방향(DR1)을 따라 배열될 수 있다. 제2 감지 패턴들(SP2)은 제2 방향(DR2)을 따라 이격되어 배열될 수 있다. 적어도 하나의 제2 브릿지 패턴(BP2)은 서로 인접한 두 개의 제2 감지 패턴들(SP2) 사이에 배치될 수 있다.

트래이스 라인들(TL1, TL2, TL3)은 비감지 영역(NSA)에 배치된다. 트래이스 라인들(TL1, TL2, TL3)은 제1 트래이스 라인(TL1), 제2 트래이스 라인(TL2), 및 제3 트래이스 라인(TL3)을 포함할 수 있다.

제1 트래이스 라인(TL1)은 제1 감지 전극(TE1)의 일 단에 연결된다. 제2 트래이스 라인(TL2)은 제2 감지 전극(TE2)의 일 단에 연결된다. 제3 트래이스 라인(TL3)은 제2 감지 전극(TE2)의 타 단에 각각 연결된다. 제2 감지 전극(TE2)의 타 단은 제2 감지 전극(TE2)의 일 단과 대향되는 부분일 수 있다.

본 발명에 따르면, 제2 감지 전극(TE2)은 제2 트래이스 라인(TL2) 및 제3 트래이스 라인(TL3)에 연결될 수 있다. 이에 따라, 제1 감지 전극(TE1)에 비해 상대적으로 긴 길이를 가진 제2 감지 전극(TE2)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제3 트래이스 라인(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

감지 패드들(TP1, TP2, TP3)은 비감지 영역(NSA)에 배치된다. 감지 패드들(TP1, TP2, TP3)은 제1 감지 패드(TP1), 제2 감지 패드(TP2), 및 제3 감지 패드(TP3)를 포함할 수 있다. 제1 감지 패드(TP1)는 제1 트래이스 라인(TL1)에 연결되어 제1 감지 전극(TE1)과 전기적으로 연결된다. 제2 감지 패드(TP2)는 제2 트래이스 라인(TL2)에 연결되고, 제3 감지 패드(TP3)는 제3 트래이스 라인(TL3)에 연결된다. 따라서, 제2 감지 패드(TP2) 및 제3 감지 패드(TP3)는 대응되는 제2 감지 전극(TE2)과 전기적으로 연결된다.

도 5는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다. 도 6은 본 발명의 일 실시예에 따른 전자 장치의 일부 구성들의 단면도이다. 도 1a 내지 도 4와 동일한 구성에 대해 동일한 참조 부호를 사용하며, 중복된 설명은 생략한다. 본 발명에 따른 디지타이저(ZM)는 전자기 공명(EMR, ElectroMagnetic Resonance)방식으로 외부 입력을 감지할 수 있다.

도 5를 참조하면, 디지타이저(ZM)는 베이스 부재(PI), 디지타이저 센서들(CF1, CF2, RF1, RF2), 및 복수의 디지타이저 패드들(TC1, TC2)을 포함할 수 있다.

베이스 부재(PI)는 디지타이저 센서들(RF1, RF2, CF1, CF2)이 배치되는 기저층일 수 있다. 베이스 부재(PI)은 유기물을 포함할 수 있다. 예를 들어, 베이스 부재(PI)은 폴리이미드(PI, Polyimide)를 포함할 수 있다.

제1 디지타이저 센서들(RF1, RF2) 각각은 복수의 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3)을 포함하고, 제2 디지타이저 센서들(CF1, CF2) 각각은 복수의 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3)을 포함한다.

제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3)은 제2 방향(DR2)으로 연장될 수 있다. 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3)은 제1 방향(DR1)을 따라 서로 이격되어 배열될 수 있다. 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3)의 연장 방향은 도 1b 및 도 1c에서 설명한 폴딩 축들(AX1, AX2)과 동일 방향으로 연장될 수 있다.

제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3)은 제1 방향(DR1)으로 연장될 수 있다. 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3)은 제2 방향(DR2)을 따라 서로 이격되어 배열될 수 있다.

제1 디지타이저 센서들(RF1, RF2)은 전자기 공명 방식의 디지타이저(ZM)의 입력 코일들에 대응하고, 제2 디지타이저 센서들(CF1, CF2)은 전자기 공명 방식의 디지타이저(ZM)의 출력 코일들에 대응된다.

제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3) 및 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3)은 베이스 부재(PI) 내에서 서로 절연되어 배치될 수 있다. 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3) 각각은 대응하는 제1 디지타이저 패드들(TC1)에 연결되고, 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3) 각각은 대응하는 제2 디지타이저 패드들(TC2)에 연결된다.

제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3) 각각은, 서로 다른 구간에서 활성화되는 스캔 신호들을 수신한다. 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3) 각각은 대응하는 스캔 신호에 응답하여 자기장을 발생시킨다.

펜(SP, 도 1a 참조)이 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3)에 인접하면, 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3)로부터 유도된 자기장이 펜(SP)의 공진회로와 공진하며, 펜(SP)은 공진 주파수를 발생시킨다. 여기서, 펜(SP)은 인덕터와 커패시터를 포함하는 LC 공진회로를 구비한 펜(SP)일 수 있다.

제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3)은 입력수단의 공진 주파수에 따른 감지 신호들을 제2 디지타이저 패드들(TC2)로 출력한다.

제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3) 중 제2 코일(RF2-2)과, 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3) 중 제2 코일(CF2-2)이 교차하는 영역 중 중심부를 입력지점(PP)으로 가정한다.

제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3) 중 제2 코일(RF2-2)로부터 출력된 감지 신호는 나머지 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-3)로부터 출력된 감지 신호들보다 높은 레벨을 갖는다.

제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3) 중 제2 코일(CF2-2)로부터 출력된 감지 신호는 나머지 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-3)로부터 출력된 감지 신호들 보다 높은 레벨을 갖는다.

제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3) 중 제1 코일(CF2-1) 및 제3 코일(CF2-3)으로부터 출력된 감지 신호들은, 제2 코일(CF2-2)로부터 출력된 감지 신호보다 낮고, 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3) 중 제1 코일(CF2-1) 및 제3 코일(CF2-3)으로부터 출력된 감지 신호들은, 나머지 제2 감지 배선들(CF1-1, CF1-2, CF1-3)로부터 출력된 감지 신호들 보다 높은 레벨을 갖는다.

레벨이 높은 제2 코일(CF2-2)로부터 출력된 감지 신호가 검출된 시간 및 상기 제2 코일(CF2-2)의 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-3) 에 대한 상대적 위치에 근거하여, 펜(SP)에 의한 입력지점(PP)의 2차원 좌표 정보를 산출할 수 있다.

본 발명에 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-3, CF1-1, CF1-2, CF1-3, CF2-1, CF2-3) 중 일부는 폴딩 영역(FA)와 중첩하는 영역에서 일부가 생략되어 폴딩 영역(FA)으로부터 이격될 수 있다.

도 6을 참조하면, 본 실시예에 따른 디지타이저(ZM)는 전면(Z-U) 및 배면(Z-B)을 포함할 수 있다. 전면(Z-U)은 배면(Z-B)에 비해 상대적으로 표시 모듈(DM)과 인접하게 배치될 수 있다. 본 실시예에서, 전면(Z-U)은 배면(Z-B)에 비해 상대적으로 평탄할 수 있다. 전면(Z-U)과 배면(Z-B)은 서로 다른 표면 거칠기를 가질 수 있다.

상대적으로 평탄한 전면(Z-U)은 접착층(AL)을 통해 보호 부재(PM)의 하부에 결합될 수 있다. 본 발명에 따르면, 배면(Z-B)보다 상대적으로 평탄한 면을 갖는 전면(Z-U)이 표시 모듈(DM)과 인접하게 배치됨에 따라, 표시 모듈(DM)을 투과한 광에 의해 불균일한 면이 사용자에게 시인되는 문제를 개선할 수 있다. 따라서, 시인성이 개선된 전자 장치(EM)를 제공할 수 있다.

도 7a는 본 발명의 일 실시예에 따른 디지타이저의 평면도이다. 도 7b는 도 7a에 도시된 I-I'를 따라 한 디지타이저의 단면도이다. 도 1a 내지 도 6과 동일한 구성에 대해 동일한 참조 부호를 사용하며, 중복된 설명은 생략한다.

도 7a 및 도 7b를 참조하면, 본 실시예에서 디지타이저(ZM-A)는 베이스 부재(PI-A), 제1 감지 배선(RF), 및 제2 감지 배선(CF)을 포함할 수 있다.

본 실시예에 따른 디지타이저(ZM-A)는 베이스 부재(PI-A)에 정의된 관통 홀(CP)을 포함할 수 있다. 관통 홀(CP)은 제1 감지 배선(RF) 및 제2 감지 배선(CF)에 의해 에워싸일 수 있다. 다만, 이에 한정되는 것은 아니며, 관통 홀(CP)은 감지 배선들(RF, CF) 중 적어도 어느 하나와 중첩할 수 있다.

본 발명의 관통 홀(CP)은 베이스 부재(PI-A)의 전면(Z-U)에서부터 배면(Z-B)까지 관통되어 형성될 수 있다. 또한, 디지타이저(ZM-A)의 두께 방향인 제3 방향(DR3)을 따라, 베이스 부재(PI-A)의 전면(Z-U)에서부터 일부가 제거되거나, 베이스 부재(PI-A)의 배면(Z-B)에서부터 일부가 제거되어 형성된 홀일 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

또한, 관통 홀(CP)은 복수로 제공되어 4행x3열의 매트릭스 형상으로 배열된 것을 도시하였으나, 이에 한정되는 것은 아니며, 복수로 제공된 관통 홀들(CP)은 랜덤하게 배치될 수 있다.

또한, 관통 홀(CP)은 평면상에서 직사각형 형상으로 도시되었으나, 원형, 타원형, 다각형 중 어느 하나의 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

이하, 도면들에서 설명된 제1 감지 배선(RF)은 도 5에서 설명한 제1 감지 배선들(RF1-1, RF1-2, RF1-3, RF2-1, RF2-2, RF2-3) 중 어느 하나일 수 있고, 제2 감지 배선(CF)은 도 5에서 설명한 제2 감지 배선들(CF1-1, CF1-2, CF1-3, CF2-1, CF2-2, CF2-3) 중 어느 하나일 수 있다.

베이스 부재(PI-A)는 도 6에서 설명한 표시 모듈(DM)과 인접한 전면(Z-U) 및 전면(Z-U)과 대향하는 배면(Z-B)을 포함할 수 있다. 베이스 부재(PI-A)는 감지 배선들(RF, CF)이 배치된 배선 영역(CA) 및 감지 배선들(RF, CF) 사이에 배치된 비배선 영역(NCA)을 포함할 수 있다.

베이스 부재(PI-A)는 전면(Z-U)에서부터 배면(Z-B)을 관통하여 정의된 관통 홀(CP)이 정의될 수 있다. 본 실시예에서 관통 홀(CP)은 비배선 영역(NCA)과 중첩하고, 배선 영역(CA)과 이격될 수 있다.

관통 홀(CP)의 제1 방향(DR1)에서의 제1 폭(WT1)은 10um 이상 내지 300um 이하일 수 있다. 관통 홀(CP)의 제1 폭(WT1)은 도 1b 및 도 1d에서 설명한 폴딩 축(AX1, AX2)의 연장 방향인 제2 방향(DR2)과 교차하는 제1 방향(DR1)에서의 폭으로 정의될 수 있다. 제1 폭(WT1)이 10um 미만인 경우, 표시 모듈(DM) 하부에 배치된 디지타이저(ZM)에 의해 표시 모듈(DM)의 폴딩 특성이 저하될 수 있다. 제1 폭(WT1)이 300um 초과인 경우, 관통 홀(CP)에 의해 형성된 요철이 표시 모듈(DM)을 통해 사용자에게 시인되는 문제가 발생될 수 있다.

관통 홀(CP)의 제2 방향(DR2)에서의 제2 폭은 1mm 이상 내지 5mm 이하일 수 있다. 제2 폭은 폴딩 축(AX1, AX2)의 연장 방향과 동일 방향에서의 폭으로 정의될 수 있다. 관통 홀(CP)의 제3 방향(DR3)에서의 깊이는 10um 이상 내지 50um 이하일 수 있다.

본 실시예에서 제1 감지 배선(RF) 및 제2 감지 배선(CF)은 서로 이격되어 베이스 부재(PI-A)에 함침(embedded)될 수 있다. 본 발명에서 "함침(embedded)"된 의미는, 제1 감지 배선(RF) 및 제2 감지 배선(CF)이 층 구분 없이 베이스 부재(PI-A)의 내부에 배치된 것을 의미할 수 있다.

본 발명에 따르면, 베이스 부재(PI)는 전면(Z-U)에서부터 배면(Z-B)이 관통되어 정의된 관통 홀(CP)을 포함함에 따라, 폴딩 시 디지타이저(ZM-A)에 가해지는 스트레스를 저감시킬 수 있다. 이에 따라, 신뢰성이 향상된 디지타이저(ZM-A)를 제공할 수 있으며, 폴딩 특성이 향상된 전자 장치(EA)를 제공할 수 있다.

도 8은 본 발명의 일 실시예에 따른 디지타이저의 단면도이다. 도 9는 본 발명의 일 실시예에 따른 디지타이저의 단면도이다. 도 10은 본 발명의 일 실시예에 따른 디지타이저의 단면도이다. 도 11은 본 발명의 일 실시예에 따른 디지타이저의 단면도이다. 도 8 내지 도 11은 도 7b와 대응되는 영역의 단면도들이다. 도 1a 내지 도 7b와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.

도 8을 참조하면, 본 실시예에 따른 디지타이저(ZM-B)는 베이스 부재(PI-B), 제1 감지 배선(RF), 및 제2 감지 배선(CF)을 포함할 수 있다.

베이스 부재(PI-B)는 전면(Z-U) 및 전면(Z-U)과 대향하는 배면(Z-B)을 포함할 수 있다. 베이스 부재(PI-B)는 감지 배선들(RF, CF)이 배치된 배선 영역(CA) 및 감지 배선들(RF, CF) 사이에 배치된 비배선 영역(NCA)으로 구분될 수 있다.

본 실시예에서 베이스 부재(PI-B)는 베이스 부재(PI-B)의 적어도 일부가 관통되어 정의된 관통 홀(CP) 및 추가 관통 홀들(CP-1, CP-2)을 포함할 수 있다.

관통 홀(CP)은 비배선 영역(NCA)과 중첩하고, 배선 영역(CA)과 이격될 수 있다. 관통 홀(CP)은 베이스 부재(PI-B)는 전면(Z-U)에서부터 배면(Z-B)을 관통하여 정의될 수 있다.

제1 추가 관통 홀(CP-1)은 제1 감지 배선(RF)이 배치된 배선 영역(CA)과 중첩하고, 베이스 부재(PI-B)의 배면(Z-B)에서부터 베이스 부재(PI-B)의 일부가 제거되어 정의될 수 있다. 제1 추가 관통 홀(CP-1)은 제1 감지 배선(RF)을 노출시키지 않을 수 있다.

제2 추가 관통 홀(CP-2)은 제2 감지 배선(CF)이 배치된 배선 영역(CA)과 중첩하고, 베이스 부재(PI-B)의 전면(Z-U)에서부터 베이스 부재(PI-B)의 일부가 제거되어 정의될 수 있다. 제2 추가 관통 홀(CP-2)은 제2 감지 배선(CF)을 노출시키지 않을 수 있다.

다만, 이에 한정되는 것은 아니며, 제1 감지 배선(RF)이 배치된 배선 영역(CA)과 중첩하고, 베이스 부재(PI-B)의 전면(Z-U)에서부터 베이스 부재(PI-B)의 일부가 제거된 추가 관통 홀을 포함하거나, 제2 감지 배선(CF)이 배치된 배선 영역(CA)과 중첩하고, 베이스 부재(PI-B)의 배면(Z-B)에서부터 베이스 부재(PI-B)의 일부가 제거된 추가 관통 홀을 더 포함할 수 있다.

도 9를 참조하면, 본 실시예에 따른 디지타이저(ZM-C)는 베이스 부재(PI-C), 제1 감지 배선(RF), 및 제2 감지 배선(CF)을 포함할 수 있다.

본 실시예에서 베이스 부재(PI-C)는 베이스층(BS), 제1 감광성 수지층(PI1), 및 제2 감광성 수지층(PI2)을 포함할 수 있다. 베이스층(BS)은 제1 감지 배선들(RF)이 배치되는 전면(B-U) 및 제2 감지 배선들(CF)이 배치되는 배면(B-B)을 포함할 수 있다. 전면(B-U)은 배면(B-B)과 대향될 수 있다.

베이스층(BS)은 폴리이미드(PI, Polyimide)를 포함할 수 있다. 제1 감광성 수지층(PI1) 및 제2 감광성 수지층(PI2)은 감광성 폴리이미드(Photosensitive Polyimide)를 포함할 수 있다.

도 7b의 베이스 부재(PI-A)는 층 구분이 없이 감지 배선들(RF, CF)이 베이스 부재(PI-A) 내부에 함침된 것과 달리, 본 실시예에서 감지 배선들(RF, CF)은 베이스층(BS)의 전면(B-U) 및 배면(B-B)에 배치되고, 감광성 수지층(PI1, PI2)들로 커버될 수 있다.

베이스 부재(PI-C)는 전면(Z-U) 및 전면(Z-U)과 대향하는 배면(Z-B)을 포함할 수 있다. 본 실시예에서 제1 감광성 수지층(PI1)은 베이스 부재(PI-C)의 전면(Z-U)를 제공하고, 제2 감광성 수지층(PI2)은 베이스 부재(PI-C)의 배면(Z-U)을 제공할 수 있다.

베이스층(BS)의 전면(B-U)은 제1 감지 배선(RF)이 배치된 제1 배선 영역(CA1) 및 복수로 제공된 제1 감지 배선들 사이에 배치된 제1 비배선 영역(NCA1)으로 구분될 수 있다.

베이스층(BS)의 배면(B-B)은 제2 감지 배선(CF)이 배치된 제2 배선 영역(CA2) 및 복수로 제공된 제2 감지 배선들 사이에 배치된 제2 비배선 영역(NCA2)으로 구분될 수 있다.

본 실시예에서 베이스 부재(PI-C)는 베이스 부재(PI-C)의 적어도 일부가 관통되어 정의된 관통 홀들(CP-A, CP-B)을 포함할 수 있다.

제1 관통 홀(CP-A)은 제1 비배선 영역(NCA1)과 중첩하고, 제1 감광성 수지층(PI1)을 관통하여 베이스층(BS)의 전면(B-U)을 노출시키며 정의될 수 있다.

제2 관통 홀(CP-B)은 제2 비배선 영역(NCA2)과 중첩하고, 제2 감광성 수지층(PI2)을 관통하여 베이스층(BS)의 배면(B-B)을 노출시키며 정의될 수 있다.

관통 홀들(CP-A, CP-B)의 제1 방향(DR1)에서의 제2 폭(WT2)은 10um 이상 내지 300um 이하일 수 있다. 관통 홀들(CP-A, CP-B)의 제2 폭(WT2)은 도 1b 및 도 1d에서 설명한 폴딩 축(AX1, AX2)의 연장 방향인 제2 방향(DR2)과 교차하는 제1 방향(DR1)에서의 폭으로 정의될 수 있다.

제2 폭(WT2)이 10um 미만인 경우, 표시 모듈(DM) 하부에 배치된 디지타이저(ZM-C)에 의해 표시 모듈(DM)의 폴딩 특성이 저하될 수 있다. 제2 폭(WT2)이 300um 초과인 경우, 제1 관통 홀(CP-A)에 의해 형성된 요철이 표시 모듈(DM)을 통해 사용자에게 시인되는 문제가 발생될 수 있다.

제1 관통 홀(CP-A)은 제1 비배선 영역들(NCA1)과 중첩하고, 제1 배선 영역(CA1)과 이격될 수 있다. 제2 관통 홀(CP-B)은 제2 비배선 영역들(NCA2)과 중첩하고, 제2 배선 영역(CA2)과 이격될 수 있다. 따라서, 관통 홀들(CP-A, CP-B)은 배선 영역들(CA1, CA2)과 이격될 수 있다.

도 10을 참조하면, 본 실시예에 따른 디지타이저(ZM-D)는 베이스 부재(PI-D), 제1 감지 배선(RF), 및 제2 감지 배선(CF)을 포함할 수 있다.

본 실시예에서 베이스 부재(PI-D)는 베이스층(BS), 제1 감광성 수지층(PI1), 및 제2 감광성 수지층(PI2)을 포함할 수 있다. 베이스층(BS)은 제1 감지 배선들(RF)이 배치되는 전면(B-U) 및 제2 감지 배선들(CF)이 배치되는 배면(B-B)을 포함할 수 있다. 전면(B-U)은 배면(B-B)과 대향될 수 있다.

베이스 부재(PI-D)는 전면(Z-U) 및 전면(Z-U)과 대향하는 배면(Z-B)을 포함할 수 있다. 본 실시예에서 제1 감광성 수지층(PI1)은 베이스 부재(PI-D)의 전면(Z-U)를 제공하고, 제2 감광성 수지층(PI2)은 베이스 부재(PI-D)의 배면(Z-B)을 제공할 수 있다.

본 실시예에서 베이스 부재(PI-D)는 베이스 부재(PI-D)의 적어도 일부가 관통되어 정의된 관통 홀들(CP-A1, CP-B1) 및 추가 관통 홀들(CP-A2, CP-B2)을 포함할 수 있다.

제1 관통 홀(CP-A1)은 제1 비배선 영역(NCA1)과 중첩하고, 제1 감광성 수지층(PI1)을 관통하여 베이스층(BS)의 전면(B-U)을 노출시키며 정의될 수 있다.

제2 관통 홀(CP-B1)은 제2 비배선 영역(NCA2)과 중첩하고, 제2 감광성 수지층(PI2)을 관통하여 베이스층(BS)의 배면(B-B)을 노출시키며 정의될 수 있다.

제1 추가 관통 홀(CP-A2)은 제1 감지 배선(RF)이 배치된 제1 배선 영역(CA1)과 중첩하고, 제1 감광성 수지층(PI1)의 전면(베이스 부재(PI-D)의 전면(Z-U))에서부터 제1 감광성 수지층(PI1)의 일부가 제거되어 정의될 수 있다. 제1 추가 관통 홀(CP-A2)은 제1 감지 배선(RF)을 노출시키지 않을 수 있다.

제2 추가 관통 홀(CP-B2)은 제2 감지 배선(CF)이 배치된 제2 배선 영역(CA2)과 중첩하고, 제2 감광성 수지층(PI2)의 배면(베이스 부재(PI-D)의 배면(Z-B))에서부터 제2 감광성 수지층(PI2)의 일부가 제거되어 정의될 수 있다. 제2 추가 관통 홀(CP-B2)은 제2 감지 배선(CF)을 노출시키지 않을 수 있다.

도 11을 참조하면, 본 실시예에 따른 디지타이저(ZM-E)는 베이스 부재(PI-E)에 정의된 관통 홀들(CP-3, CP-4)을 포함할 수 있다.

베이스 부재(PI-E)는 전면(Z-U) 및 전면(Z-U)과 대향하는 배면(Z-B)을 포함할 수 있다. 베이스 부재(PI-E)는 감지 배선들(RF, CF)이 배치된 배선 영역(CA) 및 감지 배선들(RF, CF) 사이에 배치된 비배선 영역(NCA)을 포함할 수 있다.

본 실시예에서 관통 홀들(CP-3, CP-4)은 제1 방향(DR1)에서 서로 다른 폭을 가질 수 있다. 예를 들어, 제3 관통 홀(CP-3)은 제3 폭(WT3)을 가지고, 제4 관통 홀(CP-4)은 제4 폭(WT4)을 가질 수 있다. 제4 폭(WT4)은 제3 폭(WT3)보다 클 수 있다. 제3 폭(WT3) 및 제4 폭(WT4) 각각은 10um 이상 내지 300um 이하일 수 있다.

도 11에는 서로 다른 폭을 갖는 두 개의 관통 홀들(CP-3, CP-4)을 도시하였으나, 이에 한정되는 것은 아니며, 베이스 부재(PI-E)에는 세 개 이상의 서로 다른 폭을 가진 관통 홀들이 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

ZM: 디지타이저
RF: 제1 감지 배선
CF: 제2 감지 배선
PI: 베이스 부재
BS: 베이스층
PI1: 제1 감광성 수지층
PI2: 제2 감광성 수지층
CP: 관통 홀

Claims

서로 대향하는 전면 및 배면을 포함하는 베이스 부재;
상기 베이스 부재에 배치되고, 제1 방향을 따라 배열되고, 상기 제1 방향과 교차하는 제2 방향으로 연장된 제1 감지 배선들; 및
상기 베이스 부재에 배치되고, 상기 제1 감지 배선들과 이격되고, 상기 제2 방향을 따라 배열되고, 상기 제1 방향을 따라 연장된 제2 감지 배선들을 포함하고,
상기 베이스 부재는,
상기 제2 방향을 따라 연장된 가상의 폴딩 축을 따라 폴딩되고, 상기 베이스 부재의 적어도 일부가 관통되어 정의된 관통 홀을 포함하고,
상기 관통 홀은,
상기 제1 감지 배선들 및 상기 제2 감지 배선들로부터 에워 싸인 디지타이저.
제1 항에 있어서,
상기 관통 홀의 상기 제1 방향에서의 폭은,
10um 이상 내지 300um 이하인 것을 특징으로 하는 디지타이저.
제1 항에 있어서,
상기 관통 홀은 복수로 제공되고,
상기 관통 홀들은 상기 제1 방향 및 상기 제2 방향으로 이격 배열된 것을 특징으로 하는 디지타이저.
제1 항에 있어서,
상기 제1 감지 배선들과 상기 제2 감지 배선들은 상기 베이스 부재에 함침(embedded)된 것을 특징으로 하는 디지타이저.
제4 항에 있어서,
상기 베이스 부재는,
상기 베이스 부재의 상기 전면과 인접한 제1 감지 배선들 및 상기 베이스 부재의 상기 배면과 인접한 상기 제2 감지 배선들이 배치된 배선 영역, 및
상기 제1 감지 배선들과 상기 제2 감지 배선들 사이에 배치된 비배선 영역으로 구분되고,
상기 관통 홀은,
상기 비배선 영역에 중첩하고, 상기 베이스 부재의 상기 전면에서부터 상기 베이스 부재의 상기 배면을 관통하여 정의되는 것을 특징으로 하는 디지타이저.
제5 항에 있어서,
상기 제1 감지 배선들이 배치된 배선 영역과 중첩하고, 상기 베이스 부재의 상기 배면에서부터 상기 베이스 부재의 일부가 제거되어 정의된 제1 추가 관통 홀을 더 포함하는 것을 특징으로 하는 디지타이저.
제5 항에 있어서,
상기 제2 감지 배선들이 배치된 배선 영역과 중첩하고, 상기 베이스 부재의 상기 전면에서부터 상기 베이스 부재의 일부가 제거되어 정의된 제2 추가 관통 홀을 더 포함하는 것을 특징으로 하는 디지타이저.
제1 항에 있어서,
상기 베이스 부재는 폴리이미드(PI, polyimide)를 포함하는 것을 특징으로 하는 디지타이저.
제1 항에 있어서,
상기 베이스 부재는,
상기 제1 감지 배선들이 배치되는 전면 및 상기 전면과 대향하고 상기 제2 감지 배선들이 배치된 배면을 포함하는 베이스층;
상기 베이스층의 상기 전면 상에 배치되고 상기 베이스 부재의 상기 전면을 제공하는 제1 감광성 수지층; 및
상기 베이스층의 상기 배면 상에 배치되고 상기 베이스 부재의 상기 배면을 제공하는 제2 감광성 수지층을 포함하고,
상기 베이스층의 상기 전면은,
상기 제1 감지 배선들이 배치된 제1 배선 영역 및 상기 제1 감지 배선들 사이에 배치된 제1 비배선 영역으로 구분되고,
상기 베이스층의 상기 배면은,
상기 제2 감지 배선들이 배치된 제2 배선 영역 및 상기 제2 감지 배선들 사이에 배치된 제2 비배선 영역으로 구분되는 것을 특징으로 하는 디지타이저.
제9 항에 있어서,
상기 관통 홀은,
상기 제1 비배선 영역과 중첩하고, 상기 제1 감광성 수지층을 관통하여 상기 베이스층의 상기 전면을 노출시키며 정의된 제1 관통 홀, 및
상기 제2 비배선 영역과 중첩하고, 상기 제2 감광성 수지층을 관통하여 상기 베이스층의 상기 배면을 노출시키며 정의된 제2 관통 홀을 포함하는 것을 특징으로 하는 디지타이저.
제10 항에 있어서,
상기 제1 배선 영역과 중첩하고 상기 제1 감광성 수지층의 일부가 제거되어 정의된 제1 추가 관통 홀, 및
상기 제2 배선 영역과 중첩하고 상기 제2 감광성 수지층의 일부가 제거되어 정의된 제2 추가 관통 홀을 더 포함하는 것을 특징으로 하는 디지타이저.
제1 항에 있어서,
상기 관통 홀은,
상기 제1 방향에서 서로 다른 폭을 갖는 제1 관통 홀 및 제2 관통 홀을 포함하는 것을 특징으로 하는 디지타이저.
제1 항에 있어서,
상기 관통 홀의 상기 제2 방향에서의 폭은 1mm 이상 내지 5mm 이하인 것을 특징으로 하는 디지타이저.
제1 항에 있어서,
상기 관통 홀의 상기 제1 방향 및 제 제2 방향과 교차하는 제3 방향에서의 깊이는 10um 이상 내지 50um 이하인 것을 특징으로 하는 디지타이저.
윈도우;
상기 윈도우 하측에 배치된 표시 모듈; 및
상기 표시 모듈 하측에 배치된 디지타이저를 포함하고,
상기 디지타이저는,
상기 표시 모듈과 인접한 전면 및 상기 전면과 대향하는 배면을 포함하는 베이스 부재; 및
상기 베이스 부재에 배치되고, 서로 교차하는 제1 방향 및 제2 방향에서 이격되어 절연 배치된 제1 감지 배선들 및 제2 감지 배선들을 포함하고,
상기 표시 모듈은,
상기 제2 방향을 따라 연장된 가상의 폴딩 축을 따라 폴딩되고,
상기 디지타이저는,
상기 베이스 부재의 적어도 일부가 관통된 관통 홀을 포함하고,
상기 관통 홀은,
상기 제1 감지 배선들 및 상기 제2 감지 배선들로부터 에워 싸인 전자 장치.
제15 항에 있어서,
상기 관통 홀의 상기 제1 방향에서의 폭은,
10um 이상 내지 300um 이하인 것을 특징으로 하는 전자 장치.
제15 항에 있어서,
상기 제1 감지 배선들과 상기 제2 감지 배선들은 상기 베이스 부재에 함침(embedded)된 것을 특징으로 하는 전자 장치.
제17 항에 있어서,
상기 베이스 부재는 제1 감지 배선들 및 상기 제2 감지 배선들이 배치된 배선 영역 및 제1 감지 배선들과 상기 제2 감지 배선들 사이에 배치된 비배선 영역으로 구분되고,
상기 관통 홀은,
상기 비배선 영역에 중첩하고, 상기 베이스 부재의 상기 전면에서부터 상기 베이스 부재의 상기 배면을 관통하여 정의되는 것을 특징으로 하는 전자 장치.
제18 항에 있어서,
상기 제1 감지 배선들이 배치된 배선 영역과 중첩하고, 상기 베이스 부재의 상기 배면에서부터 상기 베이스 부재의 일부가 제거되어 정의된 제1 추가 관통 홀, 및
상기 제2 감지 배선들이 배치된 배선 영역과 중첩하고, 상기 베이스 부재의 상기 전면에서부터 상기 베이스 부재의 일부가 제거되어 정의된 제2 추가 관통 홀을 더 포함하는 것을 특징으로 하는 전자 장치.
제15 항에 있어서,
상기 베이스 부재는,
상기 제1 감지 배선들이 배치되는 전면 및 상기 전면과 대향하고 상기 제2 감지 배선들이 배치된 배면을 포함하는 베이스층;
상기 베이스층의 상기 전면 상에 배치되고 상기 베이스 부재의 상기 전면을 제공하는 제1 감광성 수지층; 및
상기 베이스층의 상기 배면 상에 배치되고 상기 베이스 부재의 상기 배면을 제공하는 제2 감광성 수지층을 포함하고,
상기 베이스층의 상기 전면은,
상기 제1 감지 배선들이 배치된 제1 배선 영역 및 상기 제1 감지 배선들 사이에 배치된 제1 비배선 영역으로 구분되고,
상기 베이스층의 상기 배면은,
상기 제2 감지 배선들이 배치된 제2 배선 영역 및 상기 제2 감지 배선들 사이에 배치된 제2 비배선 영역으로 구분되는 것을 특징으로 하는 전자 장치.
제20 항에 있어서,
상기 관통 홀은,
상기 제1 비배선 영역과 중첩하고, 상기 제1 감광성 수지층을 관통하여 상기 베이스층의 상기 전면을 노출시키며 정의된 제1 관통 홀, 및
상기 제2 비배선 영역과 중첩하고, 상기 제2 감광성 수지층을 관통하여 상기 베이스층의 상기 배면을 노출시키며 정의된 제2 관통 홀을 포함하는 것을 특징으로 하는 전자 장치.
제21 항에 있어서,
상기 제1 배선 영역과 중첩하고 상기 제1 감광성 수지층의 일부가 제거되어 정의된 제1 추가 관통 홀, 및
상기 제2 배선 영역과 중첩하고 상기 제2 감광성 수지층의 일부가 제거되어 정의된 제2 추가 관통 홀을 더 포함하는 것을 특징으로 하는 전자 장치.
제15 항에 있어서,
상기 관통 홀의 상기 제2 방향에서의 폭은,
1mm 이상 내지 5mm 이하인 것을 특징으로 하는 전자 장치.
제15 항에 있어서,
상기 관통 홀의 상기 제1 방향 및 제 제2 방향과 교차하는 제3 방향에서의 깊이는,
10um 이상 내지 50um 이하인 것을 특징으로 하는 전자 장치.