KR20220030166A - 지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법 - Google Patents

지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220030166A
KR20220030166A KR1020210109309A KR20210109309A KR20220030166A KR 20220030166 A KR20220030166 A KR 20220030166A KR 1020210109309 A KR1020210109309 A KR 1020210109309A KR 20210109309 A KR20210109309 A KR 20210109309A KR 20220030166 A KR20220030166 A KR 20220030166A
Authority
KR
South Korea
Prior art keywords
layer
cavity
dielectric layer
transmission channel
support frame
Prior art date
Application number
KR1020210109309A
Other languages
English (en)
Other versions
KR102586694B1 (ko
Inventor
씨엔밍 천
레이 펑
번시아 후앙
원스 왕
리나 지앙
Original Assignee
주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 filed Critical 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Publication of KR20220030166A publication Critical patent/KR20220030166A/ko
Application granted granted Critical
Publication of KR102586694B1 publication Critical patent/KR102586694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like

Abstract

본 발명은 지향성 광전 전송 채널을 구비한 캐비티 기판을 개시한다. 여기에는 지지 프레임, 상기 지지 프레임의 제1 표면에 위치한 제1 유전체층 및 상기 지지 프레임의 제2 표면에 위치한 제2 유전체층이 포함된다. 상기 지지 프레임은 상기 제1 유전체층 및 상기 제2 유전체층과 상기 기판 길이 방향의 일측에 개구가 있는 폐쇄 캐비티를 구성한다. 상기 제1 유전체층의 상기 캐비티를 향한 내표면에 제1 회로층이 설치되고, 상기 제1 회로층 상에 광통신 소자를 연결하는 적어도 하나의 전극이 설치되며, 상기 전극은 상기 제1 회로층에 전기적으로 도통된다. 상기 제1 유전체층과 상기 제2 유전체층의 외표면에 제2 회로층이 설치되고, 상기 제1 회로층과 상기 제2 회로층은 비아 필러를 통해 연통된다. 본 발명은 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법을 더 개시한다.

Description

지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법 {CAVITY SUBSTRATE HAVING DIRECTIONAL OPTOELECTRONIC TRANSMISSION CHANNEL AND MANUFACTURING METHOD THEREOF}
본 발명은 전자 소자 패키지 구조에 관한 것으로, 더욱 상세하게는 지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법에 관한 것이다.
광섬유 기술이 점점 더 대중화되면서 광전 모듈이 광범위하게 사용되고 있다. 종래의 광전 모듈은 주로 광학 수신 서브 어셈블리, 광학 송신 서브 어셈블리, 광 인터페이스, 내부 회로판, 열전도 프레임 및 하우징 등 부분을 조립하여 구성한다. 광전 송수신기의 송신측에서 레이저 다이오드 및 관련 회로를 사용하여 출력 신호 경로(광섬유, 도파관 등)에 최종적으로 결합되는(데이터를 나타냄) 변조 광신호를 생성한다. 광학 수신 서브 어셈블리는 수광 소자를 수신측 PCB 상에 조립한다. 수광 소자는 일반적으로 광전 검출기(APD 튜브 또는 PIN 튜브), 전치 증폭기 및 서미스터(thermistor) 등 요소를 하나의 금속 튜브 쉘 내부에 집적시키고, 광전 다이오드 또는 유사한 장비 내에서 하나 이상의 입력된 광신호를 광신호에서 전기신호로 변환한다. 상기 전기신호가 매우 약한 점을 고려하여, 상기 수신된 신호에서 데이터 정보를 복구하기 전에 통상적으로 증폭 장비(예를 들어 트랜스임피던스 증폭기)를 사용하여 신호 강도를 높인다.
광 송수신기 모듈에 대한 수요가 지속적으로 증가함에 따라 개별 유닛 조립 방법이 문제가 되면서 광 송수신기 조립의 상이한 방법에 대한 수요가 여전히 존재한다. 상기의 상이한 방법은 모듈의 무결성(필요한 요소 간의 정확한 광학 정렬 포함)을 유지하는 동시에 구성 과정의 효율을 향상시킬 수 있다.
광전 송수신 일체형 모듈 구조의 제조를 완료하려면, 종래의 제조 공정에서는 한 단계씩 조립하여 완료해야 하나 전체 공정이 많기 때문에 생산 효율이 비교적 낮다. 또한 조립식 광전 송수신 일체형 모듈 구조는 외부 힘에 대한 저항이 비교적 떨어지며, 조립식 광전 송수신 일체형 모듈 구조는 기밀성도 좋지 않아 수증기 침식이 일어나기 쉽다.
CN107422429B는 광전 송수신 기능 일체형 시스템 패키지(SIP) 구조 및 이의 제조 방법을 개시하였다. 이는 특수한 금속 하우징 부재에 시스템 패키지 공정을 결합해 광전 모듈의 송신 모듈과 수신 모듈 및 광전 모듈의 제어 회로를 하나의 시스템 패키지로 집적시킨다. 그러나 상기 구조는 광전 소자와 수동 소자를 기판 표면에만 실장할 수 있어 패키지 면적과 부피가 비교적 크기 때문에 소형화 요건을 충족시킬 수 없다. 또한 발광 소자와 수광 소자는 패키지 과정에서 금속 차단벽을 사용해 분리하여 신호 간섭을 방지해야 하므로 제조 단계가 추가되고 패키지 부피가 증가한다.
본 발명의 실시예는 상기 기술적 문제를 해결하기 위해 지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법을 제공한다. 본 발명은 패키지 기판 내에 광통신 소자가 장착된 캐비티를 설치함으로써, 광통신 소자 표면 실장의 문제를 해결하였으며, 패키징 후 부피가 종래 기술보다 현저하게 감소할 수 있다. 또한 수광 소자와 발광 소자의 위치가 분리되어 광신호의 간섭을 차단하고 신호의 노이즈를 줄였다. 그 외 금속 차단벽을 장착할 필요가 없도록 하여 공정 단계를 줄이고 제조 비용을 낮추었다.
본 발명의 일 양상은 지향성 광전 전송 채널을 구비한 캐비티 기판에 관한 것이다. 여기에는 지지 프레임, 상기 지지 프레임의 제1 표면에 위치한 제1 유전체층 및 상기 지지 프레임의 제2 표면에 위치한 제2 유전체층이 포함된다. 상기 지지 프레임은 상기 제1 유전체층 및 상기 제2 유전체층과 상기 기판 길이 방향의 일측에 개구가 있는 폐쇄 캐비티를 구성한다. 상기 제1 유전체층의 상기 캐비티를 향한 내표면에 제1 회로층이 설치되고, 상기 제1 회로층 상에 광통신 소자를 연결하는 적어도 하나의 전극이 설치되며, 상기 전극은 상기 제1 회로층에 전기적으로 도통된다. 상기 제1 유전체층과 상기 제2 유전체층의 외표면에 제2 회로층이 설치되고, 상기 제1 회로층과 상기 제2 회로층은 비아 필러를 통해 연통된다.
일부 실시예에 있어서, 상기 광통신 소자는 발광 소자 또는 수광 소자를 포함하여, 상기 캐비티의 개방측이 광통신 소자의 지향성 광전 전송 채널을 형성하도록 만든다.
일부 실시예에 있어서, 상기 캐비티 내에 광통신 소자를 배치할 때, 상기 전극은 상기 광통신 소자의 단자에 연결되고, 상기 광통신 소자의 광통신 작용면은 상기 캐비티의 개방측을 향한다.
일부 실시예에 있어서, 상기 지지 프레임은 절연층을 포함한다. 바람직하게는 상기 절연층은 폴리이미드, 에폭시 수지, 비스말레이미드/트리아진 수지, 폴리페닐렌 에테르, 폴리아크릴레이트, 프리프레그, 필름형 유기 수지 또는 이들의 조합을 포함한다.
일부 실시예에 있어서, 상기 제1 유전체층과 상기 제2 유전체층은 열경화성 유전체 재료를 포함한다. 바람직하게는 상기 제1 유전체층과 상기 제2 유전체층은 유리 섬유를 강화 재료로 함유하는 열경화성 유전체 재료를 포함한다. 제1 유전체층과 제2 유전체층의 재료는 같거나 다를 수 있다.
본 발명의 다른 일 양상은 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법을 제공하며, 여기에는 하기 단계가 포함된다.
(a) 지지 프레임을 준비한다. 상기 지지 프레임은 절연층, 두께 방향으로 상기 절연층을 관통하는 비아 필러 및 상기 절연층에 의해 둘러싸인 캐비티를 포함한다.
(b) 상기 지지 프레임의 제1 표면에 접착층을 적용하고, 상기 캐비티 내에 노출된 접착층 상에 활성 금속 블록을 실장한다. 상기 활성 금속 블록은 그 바닥부에 있는, 에칭 레지스트 금속을 덮는 전극을 포함한다.
(c) 상기 지지 프레임의 제2 표면에 제2 유전체층을 적층하고, 상기 캐비티의 갭을 채운다.
(d) 상기 접착층을 제거한다.
(e) 상기 지지 프레임의 제1 표면에 제1 회로층을 형성하여 상기 전극을 상기 제1 회로층에 연결한다.
(f) 상기 제1 회로층 상에 제1 유전체층을 적층한다.
(g) 상기 제1 유전체층과 상기 제2 유전체층의 외표면에 제2 회로층을 형성한다.
(h) 상기 캐비티 내의 유전체를 제거하여 상기 활성 금속 블록을 노출시킨다.
(i) 상기 활성 금속 블록 및 상기 전극을 덮는 에칭 레지스트 금속을 에칭한다.
(j) 상기 지지 프레임의 절단 경로를 따라 절단하여 지향성 광전 전송 채널을 구비한 캐비티 기판을 획득한다.
바람직하게는, 상기 단계 (b)의 상기 접착층은 테이프를 포함한다.
바람직하게는, 상기 단계 (b)의 상기 활성 금속 블록은 구리 블록 또는 알루미늄 블록이다.
바람직하게는, 상기 전극 상에 덮인 상기 에칭 레지스트 금속은 니켈 또는 티타늄 중 적어도 하나로부터 선택된다.
일부 실시예에 있어서, 상기 제1 유전체층과 상기 제2 유전체층은 열경화성 유전체 재료를 포함한다. 바람직하게는 상기 제1 유전체층과 상기 제2 유전체층은 유리 섬유를 강화 재료로 함유하는 열경화성 유전체 재료를 포함한다.
일부 실시예에 있어서, 상기 단계 (e)는 다음 하위 단계를 포함한다.
(e1) 상기 지지 프레임의 제1 표면에 제1 금속 시드층을 스퍼터링한다.
(e2) 상기 제1 금속 시드층 표면에 제1 포토레지스트층을 적용하여 부착한다.
(e3) 상기 제1 포토레지스트층을 패턴화하여 회로 패턴을 형성한다.
(e4) 상기 회로 프레임 내에 구리를 증착하여 제1 회로층을 형성하고, 상기 전극을 상기 제1 회로층에 연결한다.
(e5) 상기 제1 회로층 상에 제2 포토레지스트층을 적용한다.
(e6) 상기 제2 포토레지스트층을 패턴화하여 제1 도통 홀을 형성한다.
(e7) 상기 도통 홀 내에 구리를 증착하여 제1 도통 필러를 형성한다.
(e8) 상기 제1 포토레지스트층과 상기 제2 포토레지스트층을 제거하고, 상기 제1 금속 시드층을 에칭한다.
바람직하게는, 전기 도금의 방식을 통해 구리를 증착한다.
일부 실시예에 있어서, 상기 단계 (f)는 상기 제1 회로층과 상기 제1 도통 필러 상에 제1 유전체층을 적층하고, 연마판 또는 플라즈마 에칭의 방식을 통해 상기 제1 유전체층을 얇고 평탄하게 만들어 상기 제1 도통 필러의 단부를 노출시키는 단계를 포함한다.
일부 실시예에 있어서, 상기 단계 (g)는 다음 하위 단계를 포함한다.
- 상기 제2 유전체층 내에 제2 도통 홀을 형성한다.
- 상기 제1 유전체층과 상기 제2 유전체층 상에 제2 금속 시드층을 스퍼터링한다.
- 상기 제2 금속 시드층 상에 구리를 전기 도금하여 구리층을 형성한다.
- 상기 구리층 상에 제3 포토레지스트층을 적용한다.
- 상기 제3 포토레지스트층을 패턴화하여 회로 패턴을 형성한다.
- 상기 구리층과 상기 제2 금속 시드층을 에칭하여 제2 회로층을 형성한다.
- 상기 제3 포토레지스트층을 제거한다.
바람직하게는, 상기 제2 유전체층 내에 레이저 드릴링을 통해 제2 도통 홀을 형성한다.
바람직하게는, 상기 단계 (h)는 레이저 공정을 통해 상기 캐비티를 개방하고 상기 캐비티 내의 유전체를 제거하여 상기 활성 금속 블록을 노출시키는 단계를 포함한다.
바람직하게는, 상기 단계 (i)는 레이저에 의해 개방된 개구를 통해 상기 캐비티 내에 에칭액을 도입하여 상기 활성 금속 블록 및 상기 전극을 덮는 에칭 레지스트 금속을 에칭하는 단계를 포함한다.
바람직하게는, 상기 절단 경로는 상기 캐비티의 중심선을 포함하며, 절단 후 기판 측변에 캐비티 개구를 형성한다.
바람직하게는, 캐비티 기판 유닛을 형성한 후, 상기 캐비티 내에 광통신 소자를 설치하는 단계 및/또는 상기 제2 회로층 상에 광통신 소자의 표면 실장을 수행하는 단계를 포함할 수 있다.
본 발명과 본 발명의 실시예에 대한 이해를 돕기 위해, 이하에서는 단순하게 예시와 첨부 도면을 통해 설명한다.
구체적으로 첨부 도면을 참조할 때 특정 도면에 도시된 것은 예시적이며 본 발명의 바람직한 실시예를 논의하기 위한 설명임에 유의해야 한다. 또한 이하에서는 본 발명의 원리 및 개념을 설명하기 위해 가장 유용하고 이해하기 쉬운 것으로 간주되는 도면을 제공하였다. 이와 관련하여, 본 발명의 기본적인 이해에 필요한 상세함의 수준을 넘어서 본 발명의 구조적 세부 사항을 설명하려는 시도는 하지 않았다. 첨부 도면을 참조한 설명을 통해 본 발명이 속한 기술 분야의 당업자는 본 발명의 여러 형태가 실제로 어떻게 구현될 수 있는지 이해할 수 있다. 첨부 도면은 하기와 같다.
도 1은 본 발명의 일 실시예에 따른 지향성 광전 전송 채널을 구비한 캐비티 기판의 단면도이다.
도 2a 내지 도 2k는 도 1에 도시된 패키지 기판의 제조 방법에서 각 단계 중간 구조의 단면도이다.
도 1은 지향성 광전 전송 채널을 구비한 캐비티 기판(100)의 단면도이다. 캐비티 기판(100)은 지지 프레임(101), 지지 프레임(101)의 하표면에 위치한 제1 유전체층(102) 및 지지 프레임(101)의 상표면에 위치한 제2 유전체층(103)을 포함한다. 지지 프레임(101)은 제1 유전체층(102) 및 제2 유전체층(103)과 캐비티 기판(100) 길이 방향의 일측 상에 개구가 있는 폐쇄 캐비티(104)를 구성한다. 제1 유전체층(102)의 캐비티(104)를 향한 내표면에 제1 회로층(1021)이 설치되고, 제1 회로층(1021) 상에 광통신 소자를 연결하는 적어도 하나의 전극(105)이 설치되고, 전극(105)은 제1 회로층(1021)과 전기적으로 도통한다. 제1 유전체층(102)과 제2 유전체층(103)의 외표면에 제2 회로층(1022)이 설치되고, 제1 회로층(1021)과 제2 회로층(1022)은 비아 필러(1011)를 통해 연통된다. 지지 프레임(101) 내에 IO 채널로서 복수의 비아 필러(1011)가 설치될 수 있으며, 그 크기는 같거나 다를 수 있다. 비아 필러(1011)는 통상적으로 구리 비아 필러이다.
캐비티(104)는 기본적으로 지지 프레임(101)과 제1 유전체층(102), 제2 유전체층(103)에 의해 밀폐되며, 길이 방향의 일측에서만 개방된다. 즉, 개방측이 캐비티 기판(100)의 측변에 위치한다. 캐비티(104) 내에 광통신 소자를 설치하여, 캐비티(104)의 개방측이 광통신 소자의 지향성 광전 전송 채널을 형성하도록 만들 수 있다.
캐비티(104) 내에 광통신 소자를 설치할 때, 캐비티(104) 내의 전극(105)은 광통신 소자의 단자에 연결되고, 광통신 소자의 광통신 작용면은 캐비티(104)의 개방측을 향한다. 상기 광통신 소자는 발광 소자 또는 수광 소자를 포함하며, 그 설치 방식은 실제 필요에 따라 변경될 수 있다. 예를 들어, 수광 소자는 캐비티(104) 내에 배치할 수 있고, 발광 소자는 캐비티 기판(100)의 표면에 실장할 수 있다. 이러한 방식으로 패키지의 부피를 현저하게 줄일 수 있을 뿐만 아니라, 수광 소자와 발광 소자가 별도로 배치되고 각각의 광 경로가 기판의 길이와 두께 방향에 위치하기 때문에, 금속 차단벽을 장착할 필요가 없다. 따라서 광신호의 간섭을 막고 신호 노이즈를 낮출 수 있으며 공정 단계를 줄이고 제조 비용을 줄일 수 있다.
지지 프레임(101)은 절연층 및 절연층을 관통하는 금속 비아 필러를 포함한다. 바람직하게는, 절연층은 폴리이미드, 에폭시 수지, 비스말레이미드/트리아진 수지(BT), 폴리페닐렌 에테르, 폴리아크릴레이트, 프리프레그(PP), 필름형 유기 수지(ABF) 또는 이들의 조합, 예를 들어 PP와 ABF의 조합일 수 있다.
제1 유전체층(102)과 제2 유전체층(103)은 열경화성 유전체 재료 또는 감광성 수지 재료를 포함할 수 있다. 바람직하게는 유리 섬유를 강화 재료로 사용하는 열경화성 유전체 재료를 함유하여 캐비티 기판(100)의 강도를 보장할 수 있다. 제1 유전체층(102)과 제2 유전체층(103)은 동일한 재료를 포함하거나 상이한 재료를 포함할 수 있다.
도 1에 도시된 바와 같이, 제1 유전체층(102)과 제2 유전체층 외부에 제1 저항용접층(106)과 제2 저항용접층(107)을 더 형성할 수 있다. 또한 제1 유전체층(102)에 도통 필러(1023)를 형성하여 제2 회로층(1022)과 제1 회로층(1021)을 연통시킬 수도 있다.
도 2a 내지 도 2i는 도 1의 지향성 광전 전송 채널을 구비한 캐비티 기판(100)의 제조 방법에서 각 단계 중간 구조의 단면도이다.
지향성 광전 전송 채널을 구비한 캐비티 기판(100)의 제조 방법은 다음 단계를 포함한다. 지지 프레임(101)을 준비하는 단계 (a)는 도 2a에 도시된 바와 같다. 지지 프레임(101)은 절연층(1012), 절연층을 관통하는 비아 필러(1011) 및 절연층에 위치하는 캐비티(104)를 포함하고, 캐비티(104) 중간에는 절단선(1013)이 설치된다.
통상적으로 지지 프레임(101)의 제조 방법은 다음의 하위 단계를 포함한다.
- 희생 캐리어를 획득한다.
- 희생 캐리어 상에 구리 시드층을 적용한다.
- 구리 시드층 상에 에칭 레지스트층을 적용한다.
- 에칭 레지스트층 상에 다른 구리 시드층을 적용한다.
- 포토레지스트층을 적용한다;
- 포토레지스트층이 구리 비아 패턴을 갖도록 패턴화한다.
- 패턴에 구리를 도금하여 비아 필러(1011)를 형성한다.
- 포토레지스트층을 벗겨낸다.
- 폴리머 유전체층을 이용해 수직 구리 필러(및 임의 선택한 구리 비아)를 적층하여 절연층(1012)을 형성한다.
- 얇고 평탄하게 만들어 구리 필러(및 구리 비아)의 단부를 노출시킨다.
- 에칭 레지스트 재료를 적용한다.
- 캐리어와 구리 필러를 제거한다.
- 정지층을 제거한다.
- 에칭 보호층을 제거하고 캐비티(104)를 형성한다.
다음으로, 지지 프레임(101)의 하표면에 접착층(110)을 적용하고, 노출된 접착층(110) 상에 활성 금속 블록(111)을 실장하는 단계 (b)는 도 2b에 도시된 바와 같다. 활성 금속 블록(111)의 바닥면에는 에칭 레지스트 금속을 덮는 전극(105)이 배치된다. 접착층은 테이프일 수 있으며, 통상적으로 테이프는 시중에 판매되는 것으로 열분해가 가능하거나 자외선 조사에 의해 분해 가능한 투명 필름이다. 활성 금속 블록(111)을 캐비티(104) 내에 설치하고 노출된 접착층(110) 상에 실장한다. 활성 금속 블록(111)은 부식액에 의해 부식되기 쉬운 금속이며, 통상적으로 구리 블록 또는 알루미늄 블록이다. 전극(105)은 금속 구리로 구성되며, 그 표면을 통상적으로 덮는 에칭 레지스트 금속은 니켈 또는 티타늄 중 적어도 하나이다. 통상적으로 에칭 레지스트 금속은 활성 금속 블록(111)을 부식시키는 부식액과 다른 특정 에칭액으로 제거해야 한다.
다음으로, 지지 프레임(101)의 상표면에 제2 유전체층(103)을 적층하여, 캐비티(104)의 갭을 유전체로 채우는 단계 (c)는 도 2c에 도시된 바와 같다. 활성 금속 블록(111)이 고정된 후, 지지 프레임(101)의 상표면에 제2 유전체층(103)을 적층하여 캐비티(104)를 채우고 활성 금속 블록(111)을 더욱 고정한다. 통상적으로, 제2 유전체층 재료는 열경화성 유전체 재료이다. 바람직하게는 유리 섬유를 강화 재료로 사용하는 열경화성 유전체 재료를 함유하여 견고한 제2 유전체층(103)을 형성함으로써 캐비티 기판(100)의 강도를 보장한다.
다음으로 접착층(110)을 제거하는 단계 (d)는 도 2d에 도시된 바와 같다. 직접 박리하거나 가열 또는 광 조사를 통해 접착층(110)을 제거할 수 있다.
다음으로, 지지 프레임(101)의 하표면에 제1 회로층(1021)을 형성하고, 전극(105)을 제1 회로층(1021)에 연결한 후, 제1 회로층(1021) 상에 도통 필러(1023)를 제조하는 단계 (e)는 도 2e에 도시된 바와 같다. 통상적으로 다음 하위 단계를 포함한다.
(e1) 지지 프레임(101)의 하표면에 제1 금속 시드층을 스퍼터링한다.
(e2) 제1 금속 시드층 상에 제1 포토레지스트층을 적용한다.
(e3) 제1 포토레지스트층을 패턴화하여 회로 패턴을 형성한다.
(e4) 상기 회로 패턴 내에 구리를 증착하여 제1 회로층(1021)을 형성하여, 전극(105)을 제1 회로층(1021)에 연결시킨다.
(e5) 제1 회로층(1021) 상에 제2 포토레지스트층을 적용한다.
(e6) 제2 포토레지스트층을 패턴화하여 제1 도통 홀을 형성한다.
(e7) 제1 도통 홀 내에 구리를 증착하여 제1 도통 필러(1023)를 형성한다.
(e8) 제1 포토레지스트층과 제2 포토레지스트층을 제거하고, 제1 금속 시드층을 에칭한다.
통상적으로 구리, 티타늄 등 금속을 지지 프레임(101)의 하표면에 스퍼터링하여 제1 금속 시드층을 형성할 수 있다. 제1 포토레지스트층 및 제2 포토레지스트층은 감광성 드라이 필름일 수 있다. 금속 구리를 전기 도금하는 방식을 통해 회로 패턴 내에 구리를 증착하여 제1 회로층(1021)을 형성하고, 전극(105)을 제1 회로층(1021)에 연결시킨다. 광통신 소자의 단자는 전극(105)을 통해 제1 회로층(1021)에 연결되고 비아 필러(1011)를 통해 팬 아웃(fan out)될 수 있다. 기계적 홀 개설, 포토리소그래피 홀 개설 또는 레이저 홀 개설의 방식을 통해 제2 포토레지스트층에 제1 도통 홀을 형성할 수 있다. 그 후 금속 구리를 전기 도금하는 방식을 통해 제1 도통 홀 내에 구리를 증착하여 제1 도통 필러(1023)를 형성한다. 제1 도통 필러(1023)는 속이 꽉 찬 구리 필러일 수 있으며, 에지가 구리로 도금되고 속이 빈 구리 필러일 수도 있다.
이어서, 제1 회로층(1021)과 제1 도통 필러(1023) 상에 제1 유전체층(102)을 적층하는 단계 (f)는 도 2f에 도시된 바와 같다. 다음으로, 연마판 또는 플라즈마 에칭의 방식을 통해 제1 유전체층(102)을 얇고 평탄하게 만들어 제1 도통 필러(1023)의 단부를 노출시킬 수 있다. 통상적으로, 제1 유전체층(102)은 열경화성 유전체 재료를 포함한다. 바람직하게는 유리 섬유를 강화 재료로 사용하는 열경화성 유전체 재료를 함유하여 견고한 제1 유전체층(102)을 형성함으로써 캐비티 기판(100)의 강도를 보장한다.
다음으로, 제1 유전체층(102)과 제2 유전체층(103)의 외표면에 제2 회로층(1022)을 형성하는 단계 (g)는 도 2g에 도시된 바와 같다. 통상적으로 다음 하위 단계를 포함한다.
- 제2 유전체층(103) 내에 홀을 개설하여 제2 도통 홀을 형성한다.
- 제1 유전체층(102)과 제2 유전체층(103) 상에 제2 금속 시드층을 스퍼터링한다.
- 제2 금속 시드층 상에 구리를 전기 도금하여 구리층을 형성한다.
- 구리층 상에 제3 포토레지스트층을 적용한다.
- 제3 포토레지스트층을 패턴화하여 회로 패턴을 형성한다.
- 구리층과 제2 금속 시드층을 에칭하여 제2 회로층(1022)을 형성한다.
- 제3 포토레지스트층을 제거한다.
통상적으로, 기계적 홀 개설, 포토리소그래피 홀 개설 또는 레이저 홀 개설의 방식을 통해 제2 유전체층(103) 내에 제2 도통 홀을 개설하고, 구리, 티타늄 등 금속을 스퍼터링하여 제2 금속 시드층을 형성한다.비아 필러(1011)를 통해 제1 회로층(1021)과 제2 회로층(1022)을 연통시킨다.
다음으로, 캐비티 기판(100) 상하표면의 제2 회로층(1022) 상에 각각 제1 저항용접층(106)과 제2 저항용접층(107)을 형성하는 단계 (h)는 도 2h에 도시된 바와 같다. 제1 저항용접층(106)과 제2 저항용접층(107)을 형성한 후, 제2 회로층(1022)의 노출 금속면에 패드를 형성하며, 패드에 금속 표면 처리를 수행할 수 있다. 예를 들어 녹색 오일 등이 코팅된다.
다음으로, 캐비티(104) 내의 유전체를 제거하여 활성 금속 블록(111)을 노출시키고, 활성 금속 블록(111) 및 전극(105)을 덮는 에칭 레지스트 금속을 에칭하는 단계 (i)는 도 2i에 도시된 바와 같다. 통상적으로, 레이저 공정을 통해 캐비티(104) 내의 유전체를 에칭하여 제거함으로써 활성 금속 블록(111)을 노출시킨다. 레이저 공정에 의해 형성된 오픈 홀을 통해 부식액을 캐비티(104) 내로 도입하여 활성 금속 블록(111)을 부식시킨 후, 특정 에칭액을 도입하여 전극(105)을 덮는 에칭 레지스트 금속을 제거함으로써 전극(105)을 노출시킬 수 있다.
마지막으로, 캐비티(104)의 절단선(1013)을 따라 절단하여 지향성 광전 전송 채널을 구비한 캐비티 기판(100) 유닛을 획득하는 단계 (j)는 도 2j에 도시된 바와 같다. 절단은 회전 톱날 또는 레이저와 같은 기타 절단 기술을 사용하여 절단선(1013)을 따라 절단하여 캐비티 기판 유닛(100)을 획득할 수 있다.
도 2k는 절단 후 획득한 하나의 캐비티 기판 유닛(100)을 도시하였다.
캐비티 기판 유닛(100)의 실제 적용에서는 캐비티(104) 내에 광통신 소자를 장착하여, 광통신 소자의 단자를 전극(105)에 연결시키고, 제1 회로층(1021)과 비아 필러(1011) 및 제1 도통 필러(1023)를 통해 팬 아웃시켜 제2 회로층(1022)에 연결할 수 있다. 또한 제2 회로층(1022) 상에 광통신 소자의 표면 실장을 수행하여, 캐비티 기판(100)이 광 경로 방향이 상이한 광통신 소자를 구비하도록 만들 수도 있다. 광통신 소자가 장착된 복수의 캐비티 기판(100)을 조립하여 사용함으로써, 광 경로가 결합된 발광 및 수광 회로를 형성할 수 있다. 따라서 광통신 소자는 모든 표면을 실장할 필요가 없기 때문에, 패키지의 부피를 현저하게 감소시킬 수 있다. 또한 수광 소자와 발광 소자가 분리 배치되고 각각의 광 경로가 기판의 길이 및 두께 방향으로 위치하므로, 광신호의 간섭을 막아 신호 노이즈를 줄일 수 있다. 따라서 금속 차단벽을 설치할 필요가 없어 공정 단계를 줄이고 제조 비용을 낮출 수 있다.
본 발명이 속한 기술 분야의 당업자는 본 발명이 문맥상 구체적으로 예시되고 설명된 것으로 한정되지 않음을 알 수 있다. 또한 본 발명의 범위는 첨부한 청구범위에 의해 한정되며, 여기에는 본원의 각 기술적 특징의 조합과 하위 조합 및 이의 변경과 수정이 포함된다. 본 발명이 속한 기술 분야의 당업자는 전술한 설명을 읽은 후 이러한 조합, 변경 및 수정을 예견할 수 있다.
청구 범위에서 "포함" 및 이의 변형인 "포괄", "함유" 등의 용어는 나열된 구성 요소를 포함하나 일반적으로 다른 구성 요소를 배제하지 않음을 의미한다.

Claims (20)

  1. 지향성 광전 전송 채널을 구비한 캐비티 기판에 있어서,
    지지 프레임, 상기 지지 프레임의 제1 표면에 위치한 제1 유전체층 및 상기 지지 프레임의 제2 표면에 위치한 제2 유전체층을 포함하고, 상기 지지 프레임은 상기 제1 유전체층 및 상기 제2 유전체층과 상기 기판 길이 방향의 일측에 개구가 있는 폐쇄 캐비티를 구성하고, 상기 제1 유전체층의 상기 캐비티를 향한 내표면에 제1 회로층이 설치되고, 상기 제1 회로층 상에 광통신 소자를 연결하는 적어도 하나의 전극이 설치되고, 상기 전극은 상기 제1 회로층에 전기적으로 도통되고, 상기 제1 유전체층과 상기 제2 유전체층의 외표면에 제2 회로층이 설치되고, 상기 제1 회로층과 상기 제2 회로층은 비아 필러를 통해 연통되는 지향성 광전 전송 채널을 구비한 캐비티 기판.
  2. 제1항에 있어서,
    상기 광통신 소자는 발광 소자 또는 수광 소자를 포함하며, 상기 캐비티의 개방측이 광통신 소자의 지향성 광전 전송 채널을 형성하도록 만드는 지향성 광전 전송 채널을 구비한 캐비티 기판.
  3. 제1항에 있어서,
    상기 캐비티 내에 광통신 소자를 배치할 때, 상기 전극은 상기 광통신 소자의 단자에 연결되고, 상기 광통신 소자의 광통신 작용면은 상기 캐비티의 개방측을 향하는 지향성 광전 전송 채널을 구비한 캐비티 기판.
  4. 제1항에 있어서,
    상기 지지 프레임은 절연층을 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판.
  5. 제4항에 있어서,
    상기 절연층은 폴리이미드, 에폭시 수지, 비스말레이미드/트리아진 수지, 폴리페닐렌 에테르, 폴리아크릴레이트, 프리프레그, 필름형 유기 수지 또는 이들의 조합을 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판.
  6. 제1항에 있어서,
    상기 제1 유전체층과 상기 제2 유전체층은 열경화성 유전체 재료를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판.
  7. 제6항에 있어서,
    상기 제1 유전체층과 상기 제2 유전체층은 유리 섬유를 강화 재료로 함유하는 열경화성 유전체 재료를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판.
  8. 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법에 있어서,
    (a) 지지 프레임을 준비하는 단계-상기 지지 프레임은 절연층, 두께 방향으로 상기 절연층을 관통하는 비아 필러 및 상기 절연층에 의해 둘러싸인 캐비티를 포함함-;
    (b) 상기 지지 프레임의 제1 표면에 접착층을 적용하고, 상기 캐비티 내에 노출된 접착층 상에 활성 금속 블록을 실장하는 단계-상기 활성 금속 블록은 그 바닥부에 있는, 에칭 레지스트 금속을 덮는 전극을 포함함-;
    (c) 상기 지지 프레임의 제2 표면에 제2 유전체층을 적층하고, 상기 캐비티의 갭을 채우는 단계;
    (d) 상기 접착층을 제거하는 단계;
    (e) 상기 지지 프레임의 제1 표면에 제1 회로층을 형성하여, 상기 전극을 상기 제1 회로층에 연결하는 단계;
    (f) 상기 제1 회로층 상에 제1 유전체층을 적층하는 단계;
    (g) 상기 제1 유전체층과 상기 제2 유전체층의 외표면에 제2 회로층을 형성하는 단계;
    (h) 상기 캐비티 내의 유전체를 제거하여 상기 활성 금속 블록을 노출시키는 단계;
    (i) 상기 활성 금속 블록 및 상기 전극을 덮는 에칭 레지스트 금속을 에칭하는 단계; 및
    (j) 상기 지지 프레임의 절단 경로를 따라 절단하여 지향성 광전 전송 채널을 구비한 캐비티 기판을 획득하는 단계를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 단계 (b)의 상기 접착층은 테이프를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  10. 제8항에 있어서,
    상기 단계 (b)의 상기 활성 금속 블록은 구리 블록 또는 알루미늄 블록인 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  11. 제8항에 있어서,
    상기 전극 위를 덮는 상기 에칭 레지스트 금속은 니켈 또는 티타늄 중 적어도 하나로부터 선택되는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  12. 제8항에 있어서,
    상기 제1 유전체층과 상기 제2 유전체층은 열경화성 유전체 재료를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 유전체층과 상기 제2 유전체층은 유리 섬유를 강화 재료로 함유하는 열경화성 유전체 재료를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  14. 제8항에 있어서,
    상기 단계 (e)는,
    (e1) 상기 지지 프레임의 제1 표면에 제1 금속 시드층을 증착하는 단계;
    (e2) 상기 제1 금속 시드층 표면에 제1 포토레지스트층을 적용하여 부착하는 단계;
    (e3) 상기 제1 포토레지스트층을 패턴화하여 회로 패턴을 형성하는 단계;
    (e4) 상기 회로 프레임 내에 구리를 증착하여 제1 회로층을 형성하고, 상기 전극을 상기 제1 회로층에 연결하는 단계;
    (e5) 상기 제1 회로층 상에 제2 포토레지스트층을 적용하는 단계;
    (e6) 상기 제2 포토레지스트층을 패턴화하여 제1 도통 홀을 형성하는 단계;
    (e7) 상기 도통 홀 내에 구리를 증착하여 제1 도통 필러를 형성하는 단계; 및
    (e8) 상기 제1 포토레지스트층과 상기 제2 포토레지스트층을 제거하고, 상기 제1 금속 시드층을 에칭하는 하위 단계를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  15. 제14항에 있어서,
    전기 도금의 방식을 통해 구리를 증착하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  16. 제8항에 있어서,
    상기 단계 (f)는 상기 제1 회로층과 상기 제1 도통 필러 상에 제1 유전체층을 적층하고, 연마판 또는 플라즈마 에칭의 방식을 통해 상기 제1 유전체층을 얇고 평탄하게 만들어 상기 제1 도통 필러의 단부를 노출시키는 단계를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  17. 제8항에 있어서,
    상기 단계 (g)는,
    상기 제2 유전체층 내에 제2 도통 홀을 형성하는 단계;
    상기 제1 유전체층과 상기 제2 유전체층 상에 제2 금속 시드층을 스퍼터링하는 단계;
    상기 제2 금속 시드층 상에 구리를 전기 도금하여 구리층을 형성하는 단계;
    상기 구리층 상에 제3 포토레지스트층을 적용하는 단계;
    상기 제3 포토레지스트층을 패턴화하여 회로 패턴을 형성하는 단계;
    상기 구리층과 상기 제2 금속 시드층을 에칭하여 제2 회로층을 형성하는 단계; 및
    상기 제3 포토레지스트층을 제거하는 하위 단계를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  18. 제8항에 있어서,
    상기 단계 (h)는 레이저 공정을 통해 상기 캐비티를 개방하고 상기 캐비티 내의 유전체를 제거하여 상기 활성 금속 블록을 노출시키는 단계를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  19. 제18항에 있어서,
    상기 단계 (i)는 레이저에 의해 개방된 개구를 통해 상기 캐비티에 에칭액을 도입하여 상기 활성 금속 블록 및 상기 전극을 덮는 에칭 레지스트 금속을 에칭하는 단계를 포함하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
  20. 제8항에 있어서,
    상기 절단 경로는 상기 캐비티의 중심선을 포함하여 절단 후 상기 기판 측변에 캐비티 개구를 형성하도록 하는 지향성 광전 전송 채널을 구비한 캐비티 기판의 제조 방법.
KR1020210109309A 2020-09-02 2021-08-19 지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법 KR102586694B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010912209.0 2020-09-02
CN202010912209.0A CN112216656B (zh) 2020-09-02 2020-09-02 一种具有定向光电传输通道的空腔基板及其制造方法

Publications (2)

Publication Number Publication Date
KR20220030166A true KR20220030166A (ko) 2022-03-10
KR102586694B1 KR102586694B1 (ko) 2023-10-10

Family

ID=74048992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210109309A KR102586694B1 (ko) 2020-09-02 2021-08-19 지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법

Country Status (5)

Country Link
US (2) US11579362B2 (ko)
JP (1) JP7423579B2 (ko)
KR (1) KR102586694B1 (ko)
CN (1) CN112216656B (ko)
TW (1) TWI797723B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007033698A (ja) * 2005-07-25 2007-02-08 Fuji Xerox Co Ltd 光学部品実装用サブマウント、及び光送受信モジュール
US20120081864A1 (en) * 2010-09-30 2012-04-05 Kyocera Slc Technologies Corporation Collective printed circuit board
KR20130134060A (ko) * 2012-05-30 2013-12-10 엘지이노텍 주식회사 광 인쇄회로기판 및 이의 제조 방법
KR20130134061A (ko) * 2012-05-30 2013-12-10 엘지이노텍 주식회사 광 인쇄회로기판 및 이의 제조 방법
EP3018509A1 (en) * 2013-07-05 2016-05-11 Furukawa Electric Co., Ltd. Optical module, optical module mounting method, optical module-mounted circuit substrate, optical module evaluation kit system, circuit substrate and communication system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894903B2 (en) * 2001-02-28 2005-05-17 Sumitomo Electric Industries, Ltd. Optical data link
JP4411506B2 (ja) * 2002-09-18 2010-02-10 住友電気工業株式会社 光通信器
JP2006156885A (ja) * 2004-12-01 2006-06-15 Matsushita Electric Ind Co Ltd 基板間接合構造
DE102009051188A1 (de) * 2009-10-29 2011-05-19 Siemens Aktiengesellschaft Lichtsignalgeber und Lichtempfänger für einen optischen Sensor
WO2013008415A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
FR2996356B1 (fr) * 2012-09-28 2015-08-07 Centre Nat Rech Scient Composant photovoltaique a fort rendement de conversion
TW201731127A (zh) * 2016-02-16 2017-09-01 聯京光電股份有限公司 紫外光發光二極體封裝方法
CN108305864B (zh) * 2017-01-12 2020-08-18 珠海越亚半导体股份有限公司 端子
CN107422429B (zh) 2017-06-27 2019-08-23 江苏长电科技股份有限公司 光电收发功能一体的SiP封装结构及其制造方法
DE102017220175A1 (de) * 2017-11-13 2019-05-16 Andus Electronic Gmbh Leiterplattentechnik Platinentechnologie für leistungselektronische Schaltungen
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US11018124B2 (en) * 2018-08-31 2021-05-25 Intel Corporation Embedded memory device and method for embedding memory device in a substrate
EP3663818B1 (en) * 2018-12-04 2022-05-11 IMEC vzw A method for manufacturing a waveguide for guiding an electro-magnetic wave
EP3674759A1 (en) * 2018-12-31 2020-07-01 Indigo Diabetes N.V. Integration of active component on photonics platform
CN112103268B (zh) * 2020-08-05 2021-08-03 珠海越亚半导体股份有限公司 一种嵌入式封装结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007033698A (ja) * 2005-07-25 2007-02-08 Fuji Xerox Co Ltd 光学部品実装用サブマウント、及び光送受信モジュール
US20120081864A1 (en) * 2010-09-30 2012-04-05 Kyocera Slc Technologies Corporation Collective printed circuit board
KR20130134060A (ko) * 2012-05-30 2013-12-10 엘지이노텍 주식회사 광 인쇄회로기판 및 이의 제조 방법
KR20130134061A (ko) * 2012-05-30 2013-12-10 엘지이노텍 주식회사 광 인쇄회로기판 및 이의 제조 방법
EP3018509A1 (en) * 2013-07-05 2016-05-11 Furukawa Electric Co., Ltd. Optical module, optical module mounting method, optical module-mounted circuit substrate, optical module evaluation kit system, circuit substrate and communication system

Also Published As

Publication number Publication date
US11579362B2 (en) 2023-02-14
US11822121B2 (en) 2023-11-21
JP2022042484A (ja) 2022-03-14
CN112216656B (zh) 2021-07-06
US20230161103A1 (en) 2023-05-25
TWI797723B (zh) 2023-04-01
CN112216656A (zh) 2021-01-12
KR102586694B1 (ko) 2023-10-10
TW202225749A (zh) 2022-07-01
US20220066096A1 (en) 2022-03-03
JP7423579B2 (ja) 2024-01-29

Similar Documents

Publication Publication Date Title
JP6269127B2 (ja) 高周波モジュール及びその製造方法
KR101013325B1 (ko) 베이스에 부품을 삽입하고 콘택을 형성하는 방법
US6707124B2 (en) HID land grid array packaged device having electrical and optical interconnects
CN1949506B (zh) 混合模块和其制造方法
JP4260650B2 (ja) 光電気複合基板及びその製造方法
US20060198570A1 (en) Hybrid module and production method for same, and hybrid circuit device
JP7176060B2 (ja) 埋め込み型パッケージ構造及びその製造方法
US20100328913A1 (en) Method for the producing an electronic subassembly, as well as electronic subassembly
KR102586694B1 (ko) 지향성 광전 전송 채널을 구비한 캐비티 기판 및 이의 제조 방법
JP2011075811A (ja) 光基板の製造方法
KR101079867B1 (ko) 광기판 및 그 제조방법
EP0604005A1 (en) Device packaged in a high interconnect density land grid array package having electrical and optical interconnects
CN111884613B (zh) 一种具有空气谐振腔的嵌埋封装结构的制造方法
US20200083154A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
JP5387240B2 (ja) 光基板およびその製造方法
US20240063055A1 (en) Manufacturing method for device embedded packaging structure
US20230170602A1 (en) Antenna module, antenna module manufacturing method, and electronic device
JP5477576B2 (ja) 光基板の製造方法
TW202410221A (zh) 一種器件嵌埋封裝結構的製造方法
JP2013232022A (ja) 光基板およびその製造方法
KR20230139287A (ko) 필터링 기능을 구비한 도통 기판, 캐리어 기판 배선 구조 및 이의 제조 방법
CN114628256A (zh) 芯片背面连接的封装基板及其制作方法
CN113009625A (zh) 一种集成光波导的多层lcp光传输模块的制造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant