KR20220027356A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20220027356A KR20220027356A KR1020200108001A KR20200108001A KR20220027356A KR 20220027356 A KR20220027356 A KR 20220027356A KR 1020200108001 A KR1020200108001 A KR 1020200108001A KR 20200108001 A KR20200108001 A KR 20200108001A KR 20220027356 A KR20220027356 A KR 20220027356A
- Authority
- KR
- South Korea
- Prior art keywords
- pixels
- area
- dummy
- interval
- light emitting
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 18
- 239000003086 colorant Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 96
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 description 23
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 101150056821 spx1 gene Proteins 0.000 description 11
- 101150091285 spx2 gene Proteins 0.000 description 11
- 239000012790 adhesive layer Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 101100072419 Caenorhabditis elegans ins-6 gene Proteins 0.000 description 6
- 101100166255 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CEP3 gene Proteins 0.000 description 6
- 101100495436 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CSE4 gene Proteins 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 101150080924 CNE1 gene Proteins 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 3
- 101100072420 Caenorhabditis elegans ins-5 gene Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 101100179594 Caenorhabditis elegans ins-4 gene Proteins 0.000 description 2
- 101150089655 Ins2 gene Proteins 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- H01L27/3223—
-
- H01L27/3218—
-
- H01L27/3244—
-
- H01L51/52—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
- H04M1/026—Details of the structure or mounting of specific components
- H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
- H04M1/0268—Details of the structure or mounting of specific components for a display module assembly including a flexible display panel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
- H10K59/65—OLEDs integrated with inorganic image sensors
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 장치는 제1 영역에 배치된 복수 개의 제1 화소들, 상기 제1 영역 주변의 제2 영역에 배치된 복수 개의 제2 화소들, 및 상기 제1 영역 및 상기 제2 영역 사이의 경계 영역에 배치된 복수 개의 더미 화소들을 포함하고, 상기 경계 영역을 따라 상기 더미 화소들과 상기 제2 화소들 사이의 간격들은 균일하게 유지된다.
Description
본 발명은 표시 장치에 관한 것이다.
일반적으로 사용자에게 영상을 제공하는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 생성된 영상을 표시 화면을 통해 사용자에게 제공한다.
표시 장치는 영상을 생성하기 위한 복수 개의 화소들을 포함하는 표시 패널, 화소들을 구동하기 위한 구동부, 및 다양한 기능들을 사용자에게 제공하는 기능 소자들을 포함한다. 기능 소자들은 스피커, 카메라, 및 센서 등을 포함한다. 표시 장치에 복수 개의 홀들이 정의되고, 기능 소자들은 홀들에 배치된다.
본 발명의 목적은, 제1 표시 영역과 제2 표시 영역 사이의 경계 영역에서, 띠 얼룩의 발생을 방지할 수 있는 표시 장치를 제공하는데 있다.
본 발명의 일 실시 예에 따른 표시 장치는, 제1 영역에 배치된 복수 개의 제1 화소들, 상기 제1 영역 주변의 제2 영역에 배치된 복수 개의 제2 화소들, 및 상기 제1 영역 및 상기 제2 영역 사이의 경계 영역에 배치된 복수 개의 더미 화소들을 포함하고, 상기 경계 영역을 따라 상기 더미 화소들과 상기 제2 화소들 사이의 간격들은 균일하게 유지될 수 있다.
본 발명의 일 실시 예에 따른 표시 장치는, 제1 영역에 배치된 복수 개의 제1 화소들, 상기 제1 영역 주변의 제2 영역에 배치된 복수 개의 제2 화소들, 상기 제1 영역 및 상기 제2 영역 사이의 경계 영역에 배치된 복수 개의 더미 화소들, 및 상기 더미 화소들과 상기 더미 화소들에 인접한 제1 화소들 사이 및 상기 제1 화소들 사이에 배치된 복수 개의 투과 영역들을 포함하고, 상기 더미 화소들 및 상기 제2 화소들 중 서로 인접한 더미 화소와 제2 화소 사이의 제1 간격은 상기 제1 화소들 중 서로 인접한 제1 화소들 사이의 제2 간격보다 작을 수 있다.
본 발명의 일 실시 예에 따른 표시 장치는, 제1 영역에 배치된 복수 개의 제1 화소들, 상기 제1 영역 주변의 제2 영역에 배치된 복수 개의 제2 화소들, 및 상기 제1 영역 및 상기 제2 영역 사이의 경계 영역에 배치된 복수 개의 더미 화소들을 포함하고, 상기 제2 화소들은 제1 대각 방향 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열되고 복수 개의 색들을 표시하는 복수 개의 발광 영역들을 포함하고, 상기 더미 화소들 및 상기 제2 화소들 중 서로 인접한 더미 화소와 제2 화소 사이의 제1 간격은, 상기 제1 화소들 중 서로 인접한 제1 화소들 사이의 제2 간격보다 작고, 상기 발광 영역들 중 상기 제1 대각 방향으로 서로 인접하고 동일색을 갖는 발광 영역들 사이의 간격과 동일할 수 있다.
본 발명의 실시 예에 따르면, 경계 영역에 배치된 더미 화소들과 경계 영역 주변의 제2 화소들 사이의 간격들이 경계 영역을 따라 일정하게 유지됨으로서, 제1 표시 영역과 제2 표시 영역 사이의 경계 영역에서 발생할 수 있는 띠 얼룩이 방지될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 2는 도 1에 도시된 표시 장치의 블록도이다.
도 3은 도 1에 도시된 I-I'선의 단면도이다.
도 4는 도 3에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 5는 도 4에 도시된 표시 패널의 평면도이다.
도 6은 도 5에 도시된 제1 표시 영역, 경계 영역, 및 경계 영역에 인접한 제2 표시 영역의 구성을 보여주는 도면이다.
도 7은 도 6에 도시된 제1 영역(AA1)의 확대도이다.
도 8은 도 6에 도시된 제2 영역(AA2)의 확대도이다.
도 9는 도 6에 도시된 제3 영역(AA3)의 확대도이다.
도 10은 도 6에 도시된 제1 화소들의 평면 구성을 보여주는 도면이다.
도 11은 도 10에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 12는 도 6에 도시된 어느 하나의 제1 더미 화소 및 제1 더미 화소에 인접한 제2 화소들의 평면 구성을 보여주는 도면이다.
도 13은 도 12에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 14, 도 15, 및 도 16은 본 발명의 다른 실시 예들에 따른 더미 화소와 제2 화소 사이의 제1 간격을 도시한 도면이다.
도 17은 본 발명의 다른 실시 예에 따른 더미 화소의 구조를 도시한 도면이다.
도 2는 도 1에 도시된 표시 장치의 블록도이다.
도 3은 도 1에 도시된 I-I'선의 단면도이다.
도 4는 도 3에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 5는 도 4에 도시된 표시 패널의 평면도이다.
도 6은 도 5에 도시된 제1 표시 영역, 경계 영역, 및 경계 영역에 인접한 제2 표시 영역의 구성을 보여주는 도면이다.
도 7은 도 6에 도시된 제1 영역(AA1)의 확대도이다.
도 8은 도 6에 도시된 제2 영역(AA2)의 확대도이다.
도 9는 도 6에 도시된 제3 영역(AA3)의 확대도이다.
도 10은 도 6에 도시된 제1 화소들의 평면 구성을 보여주는 도면이다.
도 11은 도 10에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 12는 도 6에 도시된 어느 하나의 제1 더미 화소 및 제1 더미 화소에 인접한 제2 화소들의 평면 구성을 보여주는 도면이다.
도 13은 도 12에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 14, 도 15, 및 도 16은 본 발명의 다른 실시 예들에 따른 더미 화소와 제2 화소 사이의 제1 간격을 도시한 도면이다.
도 17은 본 발명의 다른 실시 예에 따른 더미 화소의 구조를 도시한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 영역(DA), 표시 영역(DA)에 배치된 기능 소자(FE), 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 소정의 색으로 인쇄되는 표시 장치(DD)의 테두리를 정의할 수 있다.
기능 소자(FE)는 표시 장치(DD)의 상단 및 표시 장치(DD)의 우측에 인접한 표시 영역(DA)의 부분에 배치될 수 있으나, 기능 소자(FE)의 배치 위치가 이에 한정되는 것은 아니다. 예시적으로, 기능 소자(FE)는 카메라를 포함할 수 있으나, 이에 한정되지 않고, 스피커 및 다양한 기능들을 갖는 센서들을 포함할 수 있다. 기능 소자(FE)가 복수 개로 제공될 경우, 복수 개의 기능 소자들은 표시 영역(DA)의 다양한 위치들에 배치될 수 있다.
표시 장치(DD)는 제1 방향(DR1)으로 연장하는 장변들 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다. 표시 장치(DD)의 사각형 형상의 꼭지점은 곡선으로 형성될 수 있다.
이하 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 본 명세서에서, "평면 상에서 봤을 때"의 의미는 제3 방향(DR3)에서 바라본 상태를 의미할 수 있다.
표시 장치(DD)의 상면은 표시면으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면을 통해 표시 장치(DD)에서 생성된 영상이 사용자에게 제공될 수 있다. 사용자가 표시면에 표시된 아이콘 이미지들(IM)을 터치할 때, 아이콘 이미지들에 대응하는 영상들이 사용자에게 제공될 수 있다.
도 1에서는 표시 장치(DD)가 휴대폰인 것을 예시적으로 도시하였다. 그러나, 표시 장치(DD)는 텔레비전 또는 외부 광고판과 같은 대형 전자 장치들 뿐만 아니라, 퍼스널 컴퓨터, 노트북 컴퓨터, 자동차 내비게이션, 게임기, 및 태블릿과 같은 중소형 전자 장치들에 사용될 수도 있다. 또한, 이것들은 단지 실시예로 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기들에도 채용될 수 있다.
도 2는 도 1에 도시된 표시 장치의 블록도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 표시 모듈(DM), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 표시 모듈(DM), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 전원공급 모듈(PM)은 배터리를 포함하여 표시 장치(DD)의 동작에 필요한 전원을 공급할 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 표시 장치(DD)를 동작시키기 위한 다양한 기능성 모듈들을 포함할 수 있다. 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 표시 모듈(DM)과 전기적으로 연결된 메인 보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 메인 보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 제어 모듈(CM)은 표시 장치(DD)의 전반적인 동작을 제어하고, 표시 모듈(DM)을 활성화 시키거나, 비활성화 시킬 수 있다. 제어 모듈(CM)은 표시 모듈(DM)로부터 수신된 터치 신호에 기초하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신하거나 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 신호를 송신하는 송신부(TM1)와 신호를 수신하는 수신부(TM2)를 포함할 수 있다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 모듈(DM)에 표시 가능한 영상 데이터로 변환할 수 있다. 음향입력 모듈(AIM)은 녹음 모드 또는 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환할 수 있다. 외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드 및 SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력할 수 있다.
발광 모듈(LM)은 적외선 광을 생성하여 출력할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지될 때 활성화될 수 있는 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 적외선 광이 출력된 후, 외부 물체에서 반사되고, 반사된 적외선 광이 수광 모듈(LRM)에 입사될 수 있다.
카메라 모듈(CMM)은 외부의 이미지를 촬영할 수 있다. 음향출력 모듈(AOM)의 스피커, 카메라 모듈(CMM)의 카메라, 및 수광 모듈(LRM)의 센서 등은 전술한 기능 소자들로 정의될 수 있다.
표시 모듈(DM)은 표시 패널(DP) 및 입력 감지부(ISP)를 포함할 수 있다. 표시 패널(DP)은 제어 모듈(CM)로부터 제공된 영상 데이터를 이용하여 영상을 표시할 수 있다. 입력 감지부(ISP)는 외부의 입력(사용자의 손)을 감지하고, 감지된 신호는 입력 신호로 변환되어 제어 모듈(CM)에 전송될 수 있다. 제어 모듈(CM)은 입력 감지부(ISP)의 입력 신호에 응답하여 표시 패널(DP)의 동작을 제어할 수 있다.
도 3은 도 1에 도시된 I-I'선의 단면도이다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP), 입력 감지부(ISP), 반사 방지층(RPL), 윈도우(WIN), 커버층(CVL), 및 제1 내지 제3 점착층들(AL1~AL3)을 포함할 수 있다. 도 2에 도시된 표시 모듈(DM)은 도 3에 도시된 표시 패널(DP) 및 입력 감지부(ISP) 뿐만 아니라 반사 방지층(RPL), 윈도우(WIN), 및 커버층(CVL)을 더 포함할 수 있다.
표시 패널(DP)은 표시 영역(DA) 및 표시 영역(DA) 주변에 배치된 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 제1 표시 영역(DA1), 제1 표시 영역(DA1) 주변에 배치된 제2 표시 영역(DA2), 및 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이에 배치된 경계 영역(BA)을 포함할 수 있다. 제1 표시 영역(DA1)은 제1 영역으로 정의되고, 제2 표시 영역(DA2)은 제2 영역으로 정의될 수 있다.
표시 패널(DP)은 가요성 표시 패널일 수 있다. 또한, 본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 감지부(ISP)는 표시 패널(DP) 상에 배치될 수 있다. 입력 감지부(ISP)는 외부의 입력을 감지하기 위한 복수 개의 센서부들(미 도시됨)을 포함할 수 있다. 센서부들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 입력 감지부(ISP)는 표시 패널(DP)의 제조 시, 표시 패널(DP) 상에 바로 제조될 수 있다. 그러나, 이에 한정되지 않고, 입력 감지부(ISP)는 표시 패널(DP)과는 별도의 패널로 제조되어, 점착층에 의해 표시 패널(DP)에 부착될 수도 있다.
반사 방지층(RPL)은 입력 감지부(ISP) 상에 배치될 수 있다. 반사 방지층(RPL)은 외광 반사 방지 필름으로 정의될 수 있다. 반사 방지층(RPL)은 표시 장치(DD) 위에서부터 표시 패널(DP)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다. 예시적으로 반사 방지층(RPL)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다.
윈도우(WIN)는 반사 방지층(RPL) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치 및 충격으로부터 표시 패널(DP), 입력 감지부(ISP), 및 반사 방지층(RPL)을 보호할 수 있다. 윈도우(WIN)는 광학적으로 투명한 성질을 가질 수 있다.
커버층(CVL)은 표시 패널(DP) 아래에 배치될 수 있다. 커버층(CVL)은 표시 패널(DP)의 하부에 인가되는 외부의 충격을 흡수하여 표시 패널(DP)을 보호할 수 있다. 쿠션층은 소정의 탄성력을 갖는 발포(foam) 시트를 포함할 수 있다.
제1 점착층(AL1)은 표시 패널(DP)과 커버층(CVL) 사이에 배치될 수 있다. 제1 점착층(AL1)에 의해 표시 패널(DP)과 커버층(CVL)이 서로 합착될 수 있다. 제2 점착층(AL2)은 반사 방지층(RPL)과 입력 감지부(ISP) 사이에 배치될 수 있다. 제2 점착층(AL2)에 의해 반사 방지층(RPL)과 입력 감지부(ISP)가 서로 합착될 수 있다. 제3 점착층(AL3)은 윈도우(WIN)와 반사 방지층(RPL) 사이에 배치될 수 있다. 제3 점착층(AL3)에 의해 윈도우(WIN)와 반사 방지층(RPL)이 서로 합착될 수 있다.
기능 소자(FE)는 제1 표시 영역(DA1) 아래에 배치될 수 있다. 평면 상에서 봤을 때, 제1 표시 영역(DA1)에 중첩하는 커버층(CVL)의 부분에 홀(HO)이 정의될 수 있다. 기능 소자(FE)는 홀(HO)에 배치될 수 있다. 예시적으로, 기능 소자(FE)는 카메라를 포함할 수 있다. 윈도우(WIN)를 통해 외부 광이 카메라에 제공될 수 있다.
도 4는 도 3에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 4를 참조하면, 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 기판(SUB)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리 이미드(PI:polyimide)를 포함할 수 있다.
표시 소자층(DP-OLED)은 표시 영역(DA) 상에 배치될 수 있다. 박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 덮도록 회로 소자층(DP-CL) 상에 배치될 수 있다.
회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 복수 개의 화소들이 배치될 수 있다. 예를 들어, 화소들 각각은 회로 소자층(DP-CL)에 배치된 트랜지스터 및 표시 소자층(DP-OLED)에 배치되어 트랜지스터에 연결된 발광 소자를 포함할 수 있다.
도 5는 도 4에 도시된 표시 패널의 평면도이다.
도 5를 참조하면, 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 발광 구동부(EDV)(emission driver), 인쇄 회로 기판(PCB), 및 타이밍 컨트롤러(T-CON)를 포함할 수 있다. 표시 패널(DP)은 제1 방향(DR1)으로 연장하는 장변들 및 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있으나, 표시 패널(DP)의 형상이 이에 한정되는 것은 아니다.
표시 패널(DP)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 제1 표시 영역(DA1), 제1 표시 영역(DA1)을 둘러싸는 경계 영역(BA), 및 경계 영역(BA)을 둘러싸는 제2 표시 영역(DA2)을 포함할 수 있다.
예시적으로, 제1 표시 영역(DA1)은 원형 형상을 가질 수 있으나, 제1 표시 영역(DA1)의 형상이 이에 한정되는 것은 아니다. 전술한 바와 같이, 제1 표시 영역(DA1) 아래에는 기능 소자(FE)가 배치될 수 있다. 예시적으로, 제1 표시 영역(DA1)이 제2 표시 영역(DA2)의 상측 및 우측에 인접하도록 배치되었으나, 제1 표시 영역(DA1)의 배치 위치가 이에 한정되는 것은 아니다.
표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL), 복수 개의 데이터 라인들(DL), 복수 개의 발광 라인들(EL), 제1 및 제2 제어 라인들(CSL1,CSL2), 제1 및 제2 전원 라인들(PL1, PL2), 연결 라인들(CNL), 및 복수 개의 패드들(PD)을 포함할 수 있다. m 및 n은 자연수이다.
화소들(PX)은 표시 영역(DA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 표시 패널(DP)의 장변들에 각각 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 표시 패널(DP)의 단변들 중 어느 하나의 단변에 인접한 비표시 영역(NDA)에 배치될 수 있다. 평면상에서 봤을 때, 데이터 구동부(DDV)는 표시 패널(DP)의 하단에 인접할 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 표시 패널(DP) 상에 실장될 수 있다.
주사 라인들(SL)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL)은 제1 방향(DR1)으로 연장되어 화소들(PX) 및 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 발광 구동부(EDV)에 연결될 수 있다.
제1 전원 라인(PL1)은 제1 방향(DR1)으로 연장하여 비표시 영역(NDA)에 배치될 수 있다. 제1 전원 라인(PL1)은 표시 영역(DA)과 발광 구동부(EDV) 사이에 배치될 수 있으나, 이에 한정되지 않고, 제1 전원 라인(PL1)은 표시 영역(DA)과 주사 구동부(SDV) 사이에 배치될 수 있다.
연결 라인들(CNL)은 제2 방향(DR2)으로 연장하고 제1 방향(DR1)으로 배열되어 제1 전원 라인(PL1) 및 화소들(PX)에 연결될 수 있다. 제1 전압이 서로 연결된 제1 전원 라인(PL1) 및 연결 라인들(CNL)을 통해 화소들(PX)에 인가될 수 있다.
제2 전원 라인(PL2)은 비표시 영역(NDA)에 배치될 수 있다. 제2 전원 라인(PL2)은 표시 패널(DP)의 장변들 및 데이터 구동부(DDV)가 배치되지 않은 표시 패널(DP)의 다른 하나의 단변을 따라 연장할 수 있다. 제2 전원 라인(PL2)은 주사 구동부(SDV) 및 발광 구동부(EDV)보다 외곽에 배치될 수 있다.
도시하지 않았으나, 제2 전원 라인(PL2)은 표시 영역(DA)을 향해 연장되어 화소들(PX)에 연결될 수 있다. 제1 전압보다 낮은 레벨을 갖는 제2 전압이 제2 전원 라인(PL2)을 통해 화소들(PX)에 인가될 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 표시 패널(DP)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 표시 패널(DP)의 하단을 향해 연장될 수 있다. 데이터 구동부(DDV)는 제1 제어 라인(CSL1) 및 제2 제어 라인(CSL2) 사이에 배치될 수 있다.
패드들(PD)은 표시 패널(DP)의 하단에 인접한 표시 패널(DP) 상에 배치될 수 있다. 데이터 구동부(DDV), 제1 전원 라인(PL1), 제2 전원 라인(PL2), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 연결될 수 있다. 데이터 라인들(DL)은 데이터 구동부(DDV)에 연결되고, 데이터 구동부(DDV)는 데이터 라인들(DL)에 대응하는 패드들(PD)에 연결될 수 있다.
인쇄 회로 기판(PCB)은 패드들(PD)에 연결될 수 있다. 타이밍 컨트롤러(T-CON)는 집적 회로 칩으로 제조되어 인쇄 회로 기판(PCB) 상에 실장될 수 있다. 타이밍 컨트롤러(T-CON)는 인쇄 회로 기판(PCB)을 통해 데이터 구동부(DDV) 및 제1 및 제2 제어 라인들(CSL1,CSL2)에 연결된 패드들(PD)에 연결될 수 있다. 도시하지 않았으나, 제1 및 제2 전압들을 생성하기 위한 전압 생성부가 인쇄 회로 기판(PCB) 상에 배치되고, 제1 및 제2 전원 라인들(PL1,PL2)에 연결된 패드들(PD)에 연결될 수 있다.
타이밍 컨트롤러(T-CON)는 주사 제어 신호, 데이터 제어 신호, 발광 제어 신호, 및 영상 신호들을 출력할 수 있다. 주사 제어 신호는 제1 제어 라인(CSL1)을 통해 주사 구동부(SDV)에 제공되고, 발광 제어 신호는 제2 제어 라인(CSL2)을 통해 발광 구동부(EDV)에 제공될 수 있다. 데이터 제어 신호 및 영상 신호들은 데이터 구동부(DDV)에 제공될 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 복수 개의 주사 신호들을 생성하고, 주사 신호들은 주사 라인들(SL)을 통해 화소들(PX)에 인가될 수 있다. 데이터 구동부(DDV)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 복수 개의 데이터 전압들을 생성할 수 있다. 데이터 전압들은 데이터 라인들(DL)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 발광 제어 신호에 응답하여 복수 개의 발광 신호들을 생성하고, 발광 신호들은 발광 라인들(EL)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 6은 도 5에 도시된 제1 표시 영역, 경계 영역, 및 경계 영역에 인접한 제2 표시 영역의 구성을 보여주는 도면이다.
도 6을 참조하면, 화소들(PX)은 복수 개의 제1 화소들(PX1), 복수 개의 제2 화소들(PX2), 및 복수 개의 더미 화소들(DPX)을 포함할 수 있다. 제1 화소들(PX1)은 제1 표시 영역(DA1)에 배치될 수 있다. 제2 화소들(PX2)은 제2 표시 영역(DA2)에 배치 수 있다. 더미 화소들(DPX)은 경계 영역(BA)에 배치될 수 있다.
예시적으로 제2 표시 영역(DA2)에 인접한 경계 영역(BA)은 개략적으로 8각형 형상을 가질 수 있다. 그러나, 경계 영역(BA)의 형상이 이에 한정되는 것은 아니다.
제1 화소들(PX1)은 제1 표시 영역(DA1) 내에서 매트릭스 형태로 배열될 수 있다. 예를 들어, 제1 화소들(PX1)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 그러나, 제1 화소들(PX1)의 배열 형태에 이에 한정되는 것은 아니다.
제2 화소들(PX2)은 제2 표시 영역(DA2) 내에서 매트릭스 형태로 배열될 수 있다. 예를 들어, 제2 화소들(PX2)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 그러나, 제2 화소들(PX2)의 배열 형태에 이에 한정되는 것은 아니다.
더미 화소들(DPX)은 경계 영역(BA)을 따라 제1 표시 영역(DA1)을 둘러싸도록 배치될 수 있다. 제1 표시 영역(DA1) 아래에 기능 소자(FE)가 배치되므로, 더미 화소들(DPX)은, 평면 상에서 봤을 때, 기능 소자(FE)를 둘러싸도록 배치될 수 있다. 따라서, 평면 상에서 봤을 때, 더미 화소들(DPX)은 기능 소자(FE)와 제2 표시 영역(DA2) 사이에 배치될 수 있다.
예시적으로, 더미 화소들(DPX)이 한 줄로 경계 영역(BA)을 따라 제1 표시 영역(DA1)을 둘러싸도록 배치되었으나, 이에 한정되지 않고, 더미 화소들(DPX)은 복수 개의 줄로 배치될 수도 있다. 여기서 한 줄은 더미 화소들(DPX)이 한 개씩 특정 방향(예를 들어 도 6에서 원을 이루는 곡선 방향)으로 배열된 상태를 의미한다.
제1 표시 영역(DA1)은 제1 화소들(PX1)에 의해 영상을 표시할 수 있다. 제2 표시 영역(DA2)은 제2 화소들(PX2)에 의해 영상을 표시할 수 있다. 경계 영역(BA)은 더미 화소들(DPX)에 의해 영상을 표시할 수 있다. 실질적으로, 제1 화소들(PX1), 제2 화소들(PX2), 및 더미 화소들(DPX)에서 생성된 광에 의해 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.
더미 화소들(DPX)이 경계 영역(BA)에 배치되지 않는다면, 경계 영역(BA)이 링 형태로 외부에 시인될 수 있다. 그러나, 본 발명의 실시 예에서, 더미 화소들(DPX)에 의해 경계 영역(BA)에서 광이 생성되므로, 경계 영역(BA)이 외부에 시인되지 않을 수 있다.
제1 화소들(PX1)은 더미 화소들(DPX)과 같은 형상을 가질 수 있다. 제2 화소들(PX2)은 제1 화소들(PX1) 및 더미 화소들(DPX)과 다른 형상을 가질 수 있다. 제1 화소들(PX1), 더미 화소들(DPX), 및 제2 화소들(PX2)의 형상들은 이하 상세히 설명될 것이다.
표시 패널(DP)은 복수 개의 투과 영역들(TA)을 포함할 수 있다. 투과 영역들(TA)은 제1 화소들(PX1) 사이에 배치될 수 있다. 또한, 투과 영역들(TA)은 더미 화소들(DPX) 및 더미 화소들(DPX)에 인접한 제1 화소들(PX1) 사이에 배치될 수 있다.
예시적으로, 투과 영역들(TA)은 십자가 형상을 가질 수 있으나, 투과 영역들(TA)의 형상이 이에 한정되는 것은 아니다. 투과 영역들(TA)은 제1 화소들(PX1) 각각의 주변에 배치될 수 있다. 투과 영역들(TA)은 제1 화소들(PX1) 각각에 대해 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 배치될 수 있다.
제1 대각 방향(DDR1)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다. 제2 대각 방향(DDR2)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 대각 방향(DDR1)과 교차하는 방향으로 정의될 수 있다. 예시적으로, 제1 및 제2 방향들(DR1,DR2)은 서로 수직하게 교차하고, 제1 및 제2 대각 방향들(DDR1,DDR2)은 서로 수직하게 교차할 수 있다.
예시적으로, 제1 화소들(PX1)은 제1 방향(DR1)에 평행한 변들 및 제2 방향(DR2)에 평행한 변들을 갖는 사각형 형상을 가질 수 있다. 투과 영역들(TA)은 제1 화소들(PX1) 각각의 꼭지점들에 인접하게 배치됨으로써, 제1 화소들(PX1) 각각에 대해 제1 및 제2 대각 방향들(DDR1,DDR2)로 배치될 수 있다. 그러나, 이는 예시적으로 설명한 것으로서, 투과 영역들(TA)의 배치 위치에 이에 한정되는 것은 아니다.
더미 화소들(DPX)은 제1 방향(DR1)에 평행한 변들 및 제2 방향(DR2)에 평행한 변들을 갖는 사각형 형상을 가질 수 있다. 투과 영역들(TA)은 더미 화소들(DPX) 각각의 꼭지점들 중 일부 꼭지점들에 인접하게 배치될 수 있다.
더미 화소들(DPX) 각각에 인접한 투과 영역들(TA)의 개수는 제1 화소들(PX1) 각각에 인접한 투과 영역들(TA)의 개수보다 작을 수 있다. 예를 들어, 제1 화소(PX1_1)에 인접한 투과 영역들(TA)의 개수는 4개일 수 있다. 일부 더미 화소(DPX')에 인접한 투과 영역들(TA)의 개수는 2개이고, 다른 일부 더미 화소(DPX'')에 인접한 투과 영역(TA)의 개수는 1개일 수 있다.
투과 영역들(TA)은 제1 및 제2 화소들(PX1,PX2)보다 높은 광 투과율을 가질 수 있다. 투과 영역들(TA)을 투과한 광은 제1 표시 영역(DA1) 아래에 배치된 기능 소자(FE)에 제공될 수 있다.
제1 표시 영역(DA1)에서 제1 화소들(PX1)에 의해 영상이 표시되고, 투과 영역들(TA)을 통해 기능 소자(FE)에 광이 제공될 수 있다. 따라서, 제1 표시 영역(DA1)이 영상을 표시하고, 광을 제공받은 기능 소자(FE)가 특정 기능으로 동작할 수 있다.
서로 인접한 더미 화소(DPX)와 제2 화소(PX2) 사이의 간격은 제1 간격(DT1)으로 정의될 수 있다. 서로 인접한 제1 화소들(PX1) 사이의 간격은 제2 간격(DT2)으로 정의될 수 있다. 본 명세서에서, "서로 인접한 구성들 사이의 간격"의 의미는 서로 인접한 2개의 구성들 사이의 간격을 의미할 수 있다.
제2 간격(DT2)은 제1 방향(DR1)으로 서로 인접한 제1 화소들(PX1) 사이의 간격 및 제2 방향(DR2)으로 서로 인접한 제1 화소들(PX1) 사이의 간격으로 정의될 수 있다. 제1 간격(DT1)은 제2 간격(DT2)보다 작을 수 있다. 제1 간격(DT1)의 보다 구체적인 정의는 이하 도 7, 도 8, 및 도 9에서 상세히 설명될 것이다.
제1 표시 영역(DA1)을 둘러싸는 경계 영역(BA)을 따라, 더미 화소들(DPX)과 제2 화소들(PX2) 사이의 간격들은 균일하게 유지될 수 있다. 예를 들어, 더미 화소들(DPX)과 제2 화소들(PX2) 사이의 제1 간격들(DT1)은 경계 영역(BA)을 따라 일정하게 유지될 수 있다.
더미 화소들(DPX)과 제2 화소들(PX2) 사이의 간격들이 일정하게 유지되지 않을 경우, 휘도차가 시인될 수 있다. 예를 들어, 더미 화소들(DPX)과 제2 화소들(PX2) 사이의 간격들이 보다 큰 부분에서, 휘도가 주변보다 낮게 시인되어, 곡선의 띄 얼룩으로 시인될 수 있다.
그러나, 본 발명의 실시 예에서, 더미 화소들(DPX)과 제2 화소들(PX2) 사이의 간격들이 균일하게 유지되므로, 경계 영역(BA)에서 휘도가 일정하게 유지될 수 있다. 그 결과, 경계 영역(BA)에서 발생할 수 있는 띠 얼룩이 방지될 수 있다.
도 7은 도 6에 도시된 제1 영역(AA1)의 확대도이다. 도 8은 도 6에 도시된 제2 영역(AA2)의 확대도이다. 도 9는 도 6에 도시된 제3 영역(AA3)의 확대도이다.
예시적으로, 도 7에는 8각형 형상의 경계 영역(BA) 중 경계 영역(BA)의 하단을 정의하고 제2 방향(DR2)에 평행한 경계 영역(BA)이 도시되었다. 예시적으로, 도 8에는 8각형 형상의 경계 영역(BA) 중 경계 영역(BA)의 우측을 정의하고 제1 방향(DR1)에 평행한 경계 영역(BA)이 도시되었다. 예시적으로, 도 9에는 8각형 형상의 경계 영역(BA) 중 개략적으로 제1 대각 방향(DDR1)에 평행한 어느 하나의 경계 영역(BA)이 도시되었다. 이하, 설명의 필요에 따라, 도 6이 함께 설명될 것이다.
도 6 및 도 7을 참조하면, 더미 화소들(DPX)은 제2 방향(DR2)에 평행한 경계 영역(BA)에 배치된 복수 개의 제1 더미 화소들(DPX1)을 포함할 수 있다. 제1 더미 화소들(DPX1)은 제2 방향(DR2)으로 배열될 수 있다.
제1 방향(DR1)으로 서로 인접한 제1 더미 화소(DPX1)와 제2 화소(PX2) 사이의 제1 간격(DT1)은 제2 간격(DT2)보다 작을 수 있다. 제1 간격(DT1)은 제1 방향(DR1)으로 측정된 제1 더미 화소(DPX1)와 제2 화소(PX2) 사이의 간격으로 정의될 수 있다.
예시적으로, 경계 영역(BA)의 하단을 정의하는 경계 영역(BA)이 도시되었으나, 제2 방향(DR2)에 평행하며 경계 영역(BA)의 상단을 정의하는 경계 영역(BA)에서도, 제1 간격(DT1)은 제1 방향(DR1)으로 측정된 더미 화소(DPX)와 제2 화소(PX2) 사이의 간격으로 정의될 수 있다.
도 6 및 도 8을 참조하면, 더미 화소들(DPX)은 제1 방향(DR1)에 평행한 경계 영역(BA)에 배치된 복수 개의 제2 더미 화소들(DPX2)을 포함할 수 있다. 제2 더미 화소들(DPX2)은 제1 방향(DR1)으로 배열될 수 있다.
제2 방향(DR2)으로 서로 인접한 제2 더미 화소(DPX2)와 제2 화소(PX2) 사이의 제1 간격(DT1)은 제2 간격(DT2)보다 작을 수 있다. 제1 간격(DT1)은 제2 방향(DR2)으로 측정된 제2 더미 화소(DPX2)와 제2 화소(PX2) 사이의 간격으로 정의될 수 있다.
예시적으로, 경계 영역(BA)의 우측을 정의하는 경계 영역(BA)이 도시되었으나, 제1 방향(DR1)에 평행하며 경계 영역(BA)의 좌측을 정의하는 경계 영역(BA)에서도, 제1 간격(DT1)은 제2 방향(DR2)으로 측정된 더미 화소(DPX)와 제2 화소(PX2) 사이의 간격으로 정의될 수 있다.
도 6 및 도 9를 참조하면, 더미 화소들(DPX)은 제1 대각 방향(DDR1)에 평행한 경계 영역(BA)에 배치된 복수 개의 제3 더미 화소들(DPX3)을 포함할 수 있다. 제3 더미 화소들(DPX3)은 제1 대각 방향(DDR1)으로 배열될 수 있다.
제1 방향(DR1)으로 서로 인접한 제3 더미 화소(DPX3)와 제2 화소(PX2) 사이의 제1 간격(DT1)은 제2 간격(DT2)보다 작을 수 있다. 또한, 제2 방향(DR2)으로 서로 인접한 제3 더미 화소(DPX3)와 제2 화소(PX2) 사이의 제1 간격(DT1)은 제2 간격(DT2)보다 작을 수 있다. 즉, 제1 간격(DT1)은 제1 방향(DR1)으로 측정된 제3 더미 화소(DPX3)와 제2 화소(PX2) 사이의 간격 및 제2 방향(DR2)으로 측정된 제3 더미 화소(DPX3)와 제2 화소(PX2) 사이의 간격으로 정의될 수 있다.
예시적으로, 제1 대각 방향(DDR1)에 평행한 어느 하나의 경계 영역(BA)이 도시되었으나, 제1 대각 방향(DDR1)에 평행한 다른 하나의 경계 영역(BA) 및 제2 대각 방향(DDR2)에 평행한 경계 영역들(BA)에서도, 제1 간격(DT1)은 제1 및 제2 방향들(DR1,DR2) 각각으로 측정된 더미 화소(DPX)와 제2 화소(PX2) 사이의 간격으로 정의될 수 있다.
도 6 내지 도 9를 참조하면, 경계 영역(BA)을 따라, 제1 방향(DR1) 및 제2 방향(DR2)에 대한 더미 화소들(DPX)과 제2 화소들(PX2) 사이의 제1 간격들(DT1)이 일정하게 유지될 수 있다.
도 10은 도 6에 도시된 제1 화소들의 평면 구성을 보여주는 도면이다.
예시적으로, 도 10에는 제2 방향(DR2)으로 서로 인접한 2개의 제1 화소들(PX1)이 도시되었다. 이하, 어느 하나의 제1 화소(PX1)의 구조가 설명될 것이다.
도 10을 참조하면, 제1 화소(PX1)는 복수 개의 색들을 표시할 수 있는 복수 개의 발광 영역들(PA1_1,PA2_1,PA3_1)을 포함할 수 있다. 발광 영역들(PA1_1,PA2_1,PA3_1)은 복수 개의 제1 발광 영역들(PA1_1), 복수 개의 제2 발광 영역들(PA2_1), 및 복수 개의 제3 발광 영역들(PA3_1)을 포함할 수 있다.
예시적으로 제1 화소(PX1)는 2개의 제1 발광 영역들(PA1_1), 4개의 제2 발광 영역들(PA2_1), 및 2개의 제3 발광 영역들(PA3_1)을 포함할 수 있다. 그러나, 제1 화소(PX1)에 배치된 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)의 개수가 이에 한정되는 것은 아니다.
예시적으로, 제1 발광 영역들(PA1_1)은 적색을 표시하고, 제2 발광 영역들(PA2_1)은 녹색을 표시하고, 제3 발광 영역들(PA3_1)은 청색을 표시할 수 있다. 그러나, 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)에 의해 표시되는 색들이 이에 한정되는 것은 아니다.
예시적으로, 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)은 직사각형 형상을 가질 수 있으나, 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)의 형상들이 이에 한정되는 것은 아니다.
제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)은 화소 정의막(PDL)에 의해 구획될 수 있다. 또한, 화소 정의막(PDL)은 투과 영역(TA)에 배치되지 않을 수 있다. 화소 정의막(PDL)은 이하 도 11에 도시될 것이다.
제1 발광 영역들(PA1_1) 및 제3 발광 영역들(PA3_1)은 제1 방향(DR1)으로 연장할 수 있다. 한 쌍의 제1 및 제3 발광 영역들(PA1_1,PA3_1)은 제3 발광 영역(PA3_1) 및 제1 발광 영역(PA1_1)의 순서로 배열될 수 있다. 다른 한 쌍의 제1 및 제3 발광 영역들(PA1_1,PA3_1)은 제1 발광 영역(PA1_1) 및 제3 발광 영역(PA3_1)의 순서로 배열될 수 있다. 한 쌍의 제1 및 제3 발광 영역들(PA1_1,PA3_1) 및 다른 한 쌍의 제1 및 제3 발광 영역들(PA1_1,PA3_1)은 제2 방향(DR2)으로 서로 이격될 수 있다.
제2 발광 영역들(PA2_1)은 제2 방향(DR2)으로 연장하고, 제1 방향(DR1)으로 배열될 수 있다. 제2 발광 영역들(PA2_1)은 한 쌍의 제1 및 제3 발광 영역들(PA1_1,PA3_1) 및 다른 한 쌍의 제1 및 제3 발광 영역들(PA1_1,PA3_1) 사이에 배치될 수 있다.
도 11은 도 10에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
이하, 어느 하나의 제1 화소(PX1)의 단면 구조가 설명될 것이다.
도 11을 참조하면, 제1 화소(PX1)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(AE), 제2 전극(CE), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다. 트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다.
제1 표시 영역(DA1)은 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치될 수 있다. 발광 영역(PA)은 도 10에 도시된 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1) 중 어느 하나일 수 있다.
기판(SUB) 상에 버퍼층(BFL)이 배치되고, 버퍼층(BFL) 상에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리 실리콘을 포함할 수 있으나 이에 제한되지 않고, 비정질 실리콘 또는 금속 산화물을 포함할 수도 있다.
도핑 여부에 따라 반도체 패턴의 전기적 성질이 달라질 수 있다. 반도체 패턴은 도핑 영역과 비-도핑 영역을 포함할 수 있다. 도핑 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 도핑 영역의 전도성은 비-도핑 영역보다 크고, 실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다. 비-도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S), 액티브(A), 및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1) 상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다. 게이트(G) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED) 사이에 배치되어 트랜지스터(TR)와 발광 소자(OLED)를 연결할 수 있다. 연결 전극(CNE)은 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(INS3) 상에 배치되고, 제1 내지 제3 절연층들(INS1~INS3)에 정의된 제1 컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다. 제4 절연층(INS4)은 제1 연결 전극(CNE1) 상에 배치될 수 있다. 제4 절연층(INS4)상에 제5 절연층(INS5)이 배치될 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(INS5) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(INS5)에 정의된 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다. 제2 연결 전극(CNE2) 상에 제6 절연층(INS6)이 배치될 수 있다. 버퍼층(BFL)부터 제6 절연층(INS6)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다.
제6 절연층(INS6) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 애노드 전극일 수 있다. 제1 전극(AE)은 제6 절연층(INS6)에 정의된 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다. 제1 전극(AE) 및 제6 절연층(INS6) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다.
전자 제어층(ECL)은 발광층(EML) 및 정공 제어층(HCL) 상에 배치될 수 있다. 전자 제어층(ECL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 캐소드 전극일 수 있다. 제2 전극(CE)은 제1 화소들(PX1)에 공통으로 배치될 수 있다. 발광 소자(OLED)가 배치된 층은 표시 소자층(DP-OLED)으로 정의될 수 있다. 박막 봉지층(TFE)은 발광 소자(OLED) 상에 배치될 수 있다.
제1 전압이 트랜지스터(TR)를 통해 제1 전극(AE)에 인가되고, 제2 전압이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OLED)가 발광할 수 있다.
투과 영역(TA)에는 발광 소자(OLED)가 배치되지 않을 수 있다. 투과 영역(TA)에서 제6 절연층(INS6) 상에 박막 봉지층(TFE)이 배치될 수 있다. 발광 소자(OLED)가 투과 영역(TA)에 배치되지 않으므로, 투과 영역(TA)의 광 투과율이 향상될 수 있다.
도 12는 도 6에 도시된 어느 하나의 제1 더미 화소 및 제1 더미 화소에 인접한 제2 화소들의 평면 구성을 보여주는 도면이다.
예시적으로, 도 12에 도시된 더미 화소(DPX)는 도 9에 도시된 제3 더미 화소(DPX3)일 수 있다.
도 12를 참조하면, 더미 화소(DPX)는 복수 개의 발광 영역들(DPA1_1,DPA2_1,DPA3_1)을 포함할 수 있다. 발광 영역들(DPA1_1,DPA2_1,DPA3_1)은 복수 개의 제1 발광 영역들(DPA1_1), 복수 개의 제2 발광 영역들(DPA2_1), 및 복수 개의 제3 발광 영역들(DPA3_1)을 포함할 수 있다.
더미 화소(DPX)는 실질적으로, 도 10에 도시된 제1 화소(PX1)와 동일한 구성을 가질 수 있다. 예를 들어, 제1 발광 영역들(DPA1_1)은 제1 화소(PX1)의 제1 발광 영역들(PA1_1)과 동일하고, 제2 발광 영역들(DPA2_1)은 제1 화소(PX1)의 제2 발광 영역들(PA2_1)과 동일하고, 제3 발광 영역들(DPA3_1)은 제1 화소(PX1)의 제3 발광 영역들(PA3_1)과 동일할 수 있다.
제2 화소들(PX2)은 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 배열되어 복수 개의 색들을 표시할 수 있는 복수 개의 발광 영역들(PA1_2,PA2_2,PA3_2)을 포함할 수 있다. 발광 영역들(PA1_2,PA2_2,PA3_2)은 적색을 표시하는 복수 개의 제1 발광 영역들(PA1_2), 녹색을 표시하는 복수 개의 제2 발광 영역들(PA2_2), 및 청색을 표시하는 복수 개의 제3 발광 영역들(PA3_2)을 포함할 수 있다.
제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2)은 더미 화소(DPX)의 제1, 제2, 및 제3 발광 영역들(DPA1_1,DPA2_1,DPA3_1) 및 제1 화소(PX1)의 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)과 다른 형상들을 가질 수 있다. 예를 들어, 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2)은 마름모 형상들을 가질 수 있다.
그러나, 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2)이 더미 화소(DPX)의 제1, 제2, 및 제3 발광 영역들(DPA1_1,DPA2_1,DPA3_1) 및 제1 화소(PX1)의 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)과 다른 형상을 갖는 한, 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2)의 형상들이 이에 한정되는 것은 아니다.
제1 발광 영역들(PA1_2) 각각의 크기는 제2 발광 영역들(PA2_2) 각각의 크기보다 클 수 있다. 제1 발광 영역들(PA1_2) 각각의 크기는 제3 발광 영역들(PA3_2) 각각의 크기보다 작을 수 있다. 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2)의 크기들은 평면 상에서 바라본 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2)의 면적들로 정의될 수 있다.
제1 화소(PX1) 및 더미 화소(DPX) 각각의 면적은 4개의 제2 화소(PX2)의 면적과 같을 수 있다. 제1 화소(PX1)의 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)의 면적들의 합 및 더미 화소(DPX)의 제1, 제2, 및 제3 발광 영역들(DPA1_1,DPA2_1,DPA3_1)의 면적들의 합 각각은 4개의 제2 화소들(PX2)의 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2)의 면적들의 합보다 클 수 있다.
도 6에서 제1 표시 영역(DA1)에는 투과 영역들(TA)이 배치되므로, 광을 생성하기 위한 제1 화소들(PX1)의 배치 면적이 줄어들 수 있다. 제1 화소들(PX1)의 배치 면적이 줄어드는 대신, 제1 화소들(PX1)에서 생성된 광의 휘도를 높이기 위해, 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)의 면적들이 확대될 수 있다.
예를 들어, 도 10에 도시된 바와 같이, 사각형 형상을 갖는 제1 화소(PX1)의 제1, 제2, 및 제3 발광 영역들(PA1_1,PA2_1,PA3_1)의 면적들이 4개의 제2 화소들(PX2)의 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2)의 면적들보다 상대적으로 확대될 수 있다.
제2 화소들(PX2)은 복수 개의 제1 서브 화소들(SPX1) 및 복수 개의 제2 서브 화소들(SPX2)을 포함할 수 있다. 제1 서브 화소들(SPX1) 및 제2 서브 화소들(SPX2)은 제1 방향(DR1)으로 교대로 배열될 수 있다. 또한, 제1 서브 화소들(SPX1) 및 제2 서브 화소들(SPX2)은 제2 방향(DR2)으로 교대로 배열될 수 있다.
제1 서브 화소들(SPX1) 각각은 제1 발광 영역(PA1_2) 및 제2 발광 영역(PA2_2)을 포함할 수 있다. 제1 서브 화소들(SPX1) 각각에서, 제1 발광 영역(PA1_2) 및 제2 발광 영역(PA2_2)은, 제1 발광 영역(PA1_2) 및 제2 발광 영역(PA2_2)의 순서로 제1 대각 방향(DDR1)으로 배열될 수 있다.
제2 서브 화소들(SPX2) 각각은 제2 발광 영역(PA2_2) 및 제3 발광 영역(PA3_2)을 포함할 수 있다. 제2 서브 화소들(SPX2) 각각에서, 제2 발광 영역(PA2_2) 및 제3 발광 영역(PA3_2)은, 제3 발광 영역(PA3_2) 및 제2 발광 영역(PA2_2)의 순서로 제1 대각 방향(DDR1)으로 배열될 수 있다.
제1 간격(DT1)은 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2) 중 제1 대각 방향(DDR1)으로 서로 인접하고 동일색을 표시하는 발광 영역들 사이의 간격과 같을 수 있다. 예를 들어, 제1 간격(DT1)은 제1 대각 방향(DDR1)으로 서로 인접한 제1 서브 화소들(SPX1)의 제1 발광 영역들(PA1_2) 사이의 제1 서브 간격(DT1_1)과 동일할 수 있다. 즉, 제1 간격(DT1)은 적색을 표시하고 서로 인접한 제1 발광 영역들(PA1_2) 사이의 간격과 동일할 수 있다.
도 13은 도 12에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 13을 참조하면, 더미 화소(DPX)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 경계 영역(BA)은 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치될 수 있다. 발광 영역(PA)은 제1, 제2, 및 제3 발광 영역들(DPA1_1,DPA2_1,DPA3_1) 중 어느 하나일 수 있다.
제2 화소(PX2)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 제2 표시 영역(DA2)은 발광 영역(PA') 및 발광 영역(PA') 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA')에 배치될 수 있다. 발광 영역(PA')은 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2) 중 어느 하나일 수 있다.
더미 화소(DPX)의 단면 구성은, 실질적으로, 제1 화소(PX1)의 단면 구성과 동일하므로, 설명을 생략한다. 또한, 평면상에서 봤을 때, 발광 영역(PA')의 형상만 다를 뿐, 제2 화소(PX2)의 단면 구성은, 실질적으로, 제1 화소(PX1)의 단면 구성과 동일하므로, 설명을 생략한다.
더미 화소(DPX)의 발광 영역(PA) 및 제2 화소(PX2)의 발광 영역(PA') 사이에는 화소 정의막(PDL)이 배치될 수 있다. 즉, 화소 정의막(PDL)에 의해 더미 화소(DPX)와 제2 화소(PX2) 사이의 경계가 정의될 수 있다. 화소 정의막(PDL) 상에 정공 제어층(HCL), 전자 제어층(ECL), 및 제2 전극(CE)이 배치될 수 있다.
도 14, 도 15, 및 도 16은 본 발명의 다른 실시 예들에 따른 더미 화소와 제2 화소 사이의 제1 간격을 도시한 도면이다.
예시적으로, 도 14, 도 15, 및 도 16은 도 12에 대응하는 평면도로 도시하였다. 도 14, 도 15, 및 도 16에 도시된 제1 간격들(DT11,DT12,DT13)이 도 12에 도시된 제1 간격(DT1)과 달라지는 구성을 제외하면, 도 14, 도 15, 및 도 16에 도시된 다른 구성들은 실질적으로, 도 12에 도시된 구성들과 동일하다. 따라서, 이하 도 14, 도 15, 및 도 16에 도시된 제1 간격들(DT11,DT12,DT13)에 대해 설명될 것이며, 다른 구성들에 대한 설명은 생략된다.
도 14를 참조하면, 제1 간격(DT11)은 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2) 중 서로 인접하고 동일색을 갖는 발광 영역들 사이의 간격과 같을 수 있다. 예를 들어, 제1 간격(DT11)은 제1 대각 방향(DDR1)으로 서로 인접한 제1 서브 화소들(SPX1)의 제2 발광 영역들(PA2_2) 사이의 제2 서브 간격(DT1_2)과 동일할 수 있다. 즉, 제1 간격(DT11)은 녹색을 표시하고 서로 인접한 제2 발광 영역들(PA2_2) 사이의 간격과 동일할 수 있다.
제2 서브 간격(DT1_2)은 제1 대각 방향(DDR1)으로 서로 인접한 제2 서브 화소들(SPX2)의 제2 발광 영역들(PA2_2) 사이의 간격으로 정의될 수도 있다.
도 15를 참조하면, 제1 간격(DT12)은 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2) 중 서로 인접하고 동일색을 갖는 발광 영역들 사이의 간격과 같을 수 있다. 예를 들어, 제1 간격(DT12)은 제1 대각 방향(DDR1)으로 서로 인접한 제2 서브 화소들(SPX2)의 제3 발광 영역들(PA3_2) 사이의 제3 서브 간격(DT1_3)과 동일할 수 있다. 즉, 제1 간격(DT12)은 청색을 표시하고 서로 인접한 제3 발광 영역들(PA3_2) 사이의 간격과 동일할 수 있다.
도 16을 참조하면, 제1 간격(DT13)은 제1, 제2, 및 제3 발광 영역들(PA1_2,PA2_2,PA3_2) 중 서로 인접하고 동일색을 갖는 발광 영역들 사이의 간격보다 크고 제2 간격(DT2)보다 작을 수 있다. 예를 들어, 제1 간격(DT13)은 제1 대각 방향(DDR1)으로 서로 인접한 제1 발광 영역들(PA1_2) 사이의 제1 서브 간격(DT1_1)보다 크고 제2 간격(DT2)보다 작을 수 있다.
그러나, 이에 한정되지 않고, 제1 간격(DT13)은 제1 대각 방향(DDR1)으로 서로 인접한 제2 발광 영역들(PA2_2) 사이의 제2 서브 간격(DT1_2)보다 크고 제2 간격(DT2)보다 작을 수 있다. 또한, 제1 간격(DT13)은 제1 대각 방향(DDR1)으로 서로 인접한 제3 발광 영역들(PA3_2) 사이의 제3 서브 간격(DT1_3)보다 크고 제2 간격(DT2)보다 작을 수 있다.
도 17은 본 발명의 다른 실시 예에 따른 더미 화소의 구조를 도시한 도면이다.
예시적으로, 도 17은 도 12에 대응하는 평면도로 도시하였다.
도 17을 참조하면, 더미 화소(DPX_1)는 제2 화소들(PX2)과 동일한 구성을 가질 수 있다. 예를 들어, 더미 화소(DPX_1)는 제1 방향(DR1) 및 제2 방향(DR2)으로 교대로 배열된 복수 개의 제1 및 제2 서브 화소들(SPX1,SPX2)을 포함할 수 있다.
더미 화소(DPX_1)의 제1 서브 화소들(SPX1) 각각은 제1 대각 방향(DDR1)으로 배열되고, 마름모 형상을 갖는 제1 발광 영역(PA1_2) 및 제2 발광 영역(PA2_2)을 포함할 수 있다. 더미 화소(DPX_1)의 제2 서브 화소들(SPX2) 각각은 제1 대각 방향(DDR1)으로 배열되고, 마름모 형상을 갖는 제2 발광 영역(PA2_2) 및 제3 발광 영역(PA3_2)을 포함할 수 있다.
도시하지 않았으나, 제1 표시 영역(DA1)에 배치된 제1 화소들(PX1)도 더미 화소(DPX_1)와 동일하게 복수 개의 제1 및 제2 서브 화소들(SPX1,SPX2)을 포함할 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치
DA1,DA2: 제1 및 제2 표시 영역
BA: 경계 영역 PX1,PX2: 제1 및 제2 화소
DPX: 더미 화소 TA: 투과 영역
PA,PA': 발광 영역 SPX1,SPX2: 제1 및 제2 서브 화소
PA1_1,PA1_2,PA1_3,PA2_1,PA2_2,PA2_3: 제1, 제2, 및 제3 발광 영역
DT1,DT2: 제1 및 제2 간격
BA: 경계 영역 PX1,PX2: 제1 및 제2 화소
DPX: 더미 화소 TA: 투과 영역
PA,PA': 발광 영역 SPX1,SPX2: 제1 및 제2 서브 화소
PA1_1,PA1_2,PA1_3,PA2_1,PA2_2,PA2_3: 제1, 제2, 및 제3 발광 영역
DT1,DT2: 제1 및 제2 간격
Claims (20)
- 제1 영역에 배치된 복수 개의 제1 화소들;
상기 제1 영역 주변의 제2 영역에 배치된 복수 개의 제2 화소들; 및
상기 제1 영역 및 상기 제2 영역 사이의 경계 영역에 배치된 복수 개의 더미 화소들을 포함하고,
상기 경계 영역을 따라 상기 더미 화소들과 상기 제2 화소들 사이의 간격들은 균일하게 유지되는 표시 장치. - 제 1 항에 있어서,
상기 더미 화소들 및 상기 제2 화소들 중 서로 인접한 더미 화소와 제2 화소 사이의 제1 간격은 상기 제1 화소들 중 서로 인접한 제1 화소들 사이의 제2 간격보다 작은 표시 장치. - 제 2 항에 있어서,
상기 제1 화소들 및 상기 제2 화소들은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열되고,
상기 제1 간격은 상기 제1 방향으로 서로 인접한 더미 화소와 제2 화소 사이의 간격 및 상기 제2 방향으로 서로 인접한 더미 화소와 제2 화소 사이의 간격으로 정의되는 표시 장치. - 제 3 항에 있어서,
상기 제2 화소들은 상기 제1 및 제2 방향들과 교차하는 제1 대각 방향 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열되고 복수 개의 색들을 표시하는 복수 개의 발광 영역들을 포함하고,
상기 제1 간격은 상기 발광 영역들 중 상기 제1 대각 방향으로 서로 인접하고 동일색을 갖는 발광 영역들 사이의 간격과 동일한 표시 장치. - 제 3 항에 있어서,
상기 제2 화소들은,
제1 발광 영역 및 제2 발광 영역을 각각 포함하는 복수 개의 제1 서브 화소들; 및
상기 제2 발광 영역 및 제3 발광 영역을 각각 포함하는 복수 개의 제2 서브 화소들을 포함하고,
상기 제1 서브 화소들 및 상기 제2 서브 화소들은 상기 제1 방향 및 상기 제2 방향으로 교대로 배열되는 표시 장치. - 제 5 항에 있어서,
상기 제1 서브 화소들 각각의 상기 제1 발광 영역 및 상기 제2 발광 영역은 상기 제1 및 제2 방향들과 교차하는 제1 대각 방향으로 배열되고,
상기 제2 서브 화소들 각각의 상기 제3 발광 영역 및 상기 제2 발광 영역은 상기 제1 대각 방향으로 배열되는 표시 장치. - 제 6 항에 있어서,
상기 제1 간격은 상기 제1 서브 화소들 중 상기 제1 대각 방향으로 서로 인접한 제1 서브 화소들의 제1 발광 영역들 사이의 간격과 동일한 표시 장치. - 제 6 항에 있어서,
상기 제1 간격은 상기 제1 서브 화소들 중 상기 제1 대각 방향으로 서로 인접한 제1 서브 화소들의 제2 발광 영역들 사이의 간격과 동일한 표시 장치. - 제 6 항에 있어서,
상기 제1 간격은 상기 제2 서브 화소들 중 상기 제1 대각 방향으로 서로 인접한 제2 서브 화소들의 제3 발광 영역들 사이의 간격과 동일한 표시 장치. - 제 5 항에 있어서,
상기 제1 화소들 및 상기 더미 화소들 각각은 상기 제1, 제2, 및 제3 발광 영역들과 다른 형상을 갖는 복수 개의 발광 영역들을 포함하는 표시 장치. - 제 5 항에 있어서,
상기 제1 화소들 및 상기 더미 화소들 각각은 상기 제1, 제2, 및 제3 발광 영역들과 같은 형상을 갖는 복수 개의 발광 영역들을 포함하는 표시 장치. - 제 2 항에 있어서,
상기 제2 화소들은 상기 제1 및 제2 방향들과 교차하는 제1 대각 방향 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열되고 복수 개의 색들을 표시하는 복수 개의 발광 영역들을 포함하고,
상기 제1 간격은 상기 발광 영역들 중 상기 제1 대각 방향으로 서로 인접하고 동일색을 갖는 발광 영역들 사이의 간격보다 큰 표시 장치. - 제 1 항에 있어서,
상기 더미 화소들과 상기 더미 화소들에 인접한 제1 화소들 사이 및 상기 제1 화소들 사이에 배치된 복수 개의 투과 영역들을 더 포함하는 표시 장치. - 제 13 항에 있어서,
상기 투과 영역들 중 상기 더미 화소들 각각에 인접한 투과 영역들의 개수는 상기 투과 영역들 중 상기 제1 화소들 각각에 인접한 투과 영역들의 개수보다 작은 표시 장치. - 제 1 항에 있어서,
상기 제1 영역 아래에 배치된 기능 소자를 더 포함하는 표시 장치. - 제1 영역에 배치된 복수 개의 제1 화소들;
상기 제1 영역 주변의 제2 영역에 배치된 복수 개의 제2 화소들;
상기 제1 영역 및 상기 제2 영역 사이의 경계 영역에 배치된 복수 개의 더미 화소들; 및
상기 더미 화소들과 상기 더미 화소들에 인접한 제1 화소들 사이 및 상기 제1 화소들 사이에 배치된 복수 개의 투과 영역들을 포함하고,
상기 더미 화소들 및 상기 제2 화소들 중 서로 인접한 더미 화소와 제2 화소 사이의 제1 간격은 상기 제1 화소들 중 서로 인접한 제1 화소들 사이의 제2 간격보다 작은 표시 장치. - 제 16 항에 있어서,
상기 경계 영역을 따라 상기 제2 화소들과 상기 더미 화소들 사이의 간격들은 균일하게 유지되고,
상기 투과 영역들 중 상기 더미 화소들 각각에 인접한 투과 영역들의 개수는 상기 투과 영역들 중 상기 제1 화소들 각각에 인접한 투과 영역들의 개수보다 작은 표시 장치. - 제 16 항에 있어서,
상기 제2 화소들은 상기 제1 및 제2 방향들과 교차하는 제1 대각 방향 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열되고 복수 개의 색들을 표시하는 복수 개의 발광 영역들을 포함하고,
상기 제1 간격은 상기 발광 영역들 중 상기 제1 대각 방향으로 서로 인접하고 동일색을 갖는 발광 영역들 사이의 간격과 동일한 표시 장치. - 제1 영역에 배치된 복수 개의 제1 화소들;
상기 제1 영역 주변의 제2 영역에 배치된 복수 개의 제2 화소들; 및
상기 제1 영역 및 상기 제2 영역 사이의 경계 영역에 배치된 복수 개의 더미 화소들을 포함하고,
상기 제2 화소들은 제1 대각 방향 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열되고 복수 개의 색들을 표시하는 복수 개의 발광 영역들을 포함하고,
상기 더미 화소들 및 상기 제2 화소들 중 서로 인접한 더미 화소와 제2 화소 사이의 제1 간격은, 상기 제1 화소들 중 서로 인접한 제1 화소들 사이의 제2 간격보다 작고, 상기 발광 영역들 중 상기 제1 대각 방향으로 서로 인접하고 동일색을 갖는 발광 영역들 사이의 간격과 동일한 표시 장치. - 제 19 항에 있어서,
상기 경계 영역을 따라 상기 제2 화소들과 상기 더미 화소들 사이의 간격들은 균일하게 유지되는 표시 장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200108001A KR20220027356A (ko) | 2020-08-26 | 2020-08-26 | 표시 장치 |
US17/355,914 US11877496B2 (en) | 2020-08-26 | 2021-06-23 | Display device including dummy pixels disposed in boundary region |
CN202110884100.5A CN114122063A (zh) | 2020-08-26 | 2021-08-03 | 显示装置 |
US18/411,302 US20240147823A1 (en) | 2020-08-26 | 2024-01-12 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200108001A KR20220027356A (ko) | 2020-08-26 | 2020-08-26 | 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220027356A true KR20220027356A (ko) | 2022-03-08 |
Family
ID=80359081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200108001A KR20220027356A (ko) | 2020-08-26 | 2020-08-26 | 표시 장치 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11877496B2 (ko) |
KR (1) | KR20220027356A (ko) |
CN (1) | CN114122063A (ko) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180049296A (ko) | 2016-10-31 | 2018-05-11 | 엘지디스플레이 주식회사 | 관통 홀을 구비한 평판 표시장치 |
CN110071160A (zh) | 2019-04-30 | 2019-07-30 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN110061014B (zh) | 2019-04-30 | 2021-06-08 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
-
2020
- 2020-08-26 KR KR1020200108001A patent/KR20220027356A/ko active Search and Examination
-
2021
- 2021-06-23 US US17/355,914 patent/US11877496B2/en active Active
- 2021-08-03 CN CN202110884100.5A patent/CN114122063A/zh active Pending
-
2024
- 2024-01-12 US US18/411,302 patent/US20240147823A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240147823A1 (en) | 2024-05-02 |
CN114122063A (zh) | 2022-03-01 |
US20220069032A1 (en) | 2022-03-03 |
US11877496B2 (en) | 2024-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230361098A1 (en) | Display module and system applications | |
KR20210092365A (ko) | 표시 장치 및 그것의 구동 방법 | |
US11683970B2 (en) | Display device | |
KR20210041664A (ko) | 표시 장치 | |
US20220367766A1 (en) | Display module and electronic apparatus including the same | |
KR102413395B1 (ko) | 터치 스크린 일체형 표시 장치 | |
US11672144B2 (en) | Display device | |
KR20220027356A (ko) | 표시 장치 | |
WO2022206607A1 (zh) | 显示模组、电子设备及其控制方法和控制装置 | |
US11295106B2 (en) | Display device and driving method thereof | |
KR20210128554A (ko) | 표시 패널 및 표시 장치 | |
US11436861B2 (en) | Display device | |
KR20220014351A (ko) | 표시 장치 | |
KR20210157527A (ko) | 표시 장치 및 그것의 제조 방법 | |
KR102666867B1 (ko) | 표시장치 | |
US20220028934A1 (en) | Display device | |
US20210126173A1 (en) | Electronic apparatus | |
KR20220030515A (ko) | 해상력 측정 장치 및 그것을 이용한 해상력 측정 방법 | |
KR20220083006A (ko) | 표시 장치 및 그것의 제조 방법 | |
KR20210115084A (ko) | 표시 장치 | |
KR20230157547A (ko) | 표시 장치 | |
KR20220169062A (ko) | 표시 장치 및 그 구동 방법 | |
KR20230100790A (ko) | 발광 표시 장치 및 그 제조 방법 | |
KR20210148537A (ko) | 표시 장치 | |
CN113345930A (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |