KR20220010509A

KR20220010509A - 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법 및 시스템

Info

Publication number: KR20220010509A
Application number: KR1020217040124A
Authority: KR
Inventors: 지아전 정; 친밍 천; 킨 펑 로우
Original assignee: 쉬저우 신징 세미컨덕터 테크놀러지 컴퍼니 리미티드
Priority date: 2019-05-07
Filing date: 2020-05-07
Publication date: 2022-01-25
Also published as: EP3968363A1; JP7329077B2; WO2020224612A1; EP3968363A4; US20220223481A1; JP2022533565A

Abstract

웨이퍼 상의 결함을 자동 감지하고 제어하는 방법 및 시스템에 있어서, 상기 방법은, 적어도 하나의 적층 설치된 웨이퍼를 제공하는 단계; 각각의 상기 웨이퍼 상의 결함 정보를 기반으로 결함 분포도를 구성하는 단계; 상기 결함 분포도에서 적어도 하나의 소정 영역(30)을 구획하는 단계; 결함 위치를 기반으로 각각의 상기 소정 영역(30) 중의 소정 결함의 수량을 결정하는 단계; 및 각각의 상기 소정 영역(30) 중의 상기 소정 결함의 수량과 설정 임계값을 비교하고, 비교 결과를 기반으로 검출 결과를 결정하는 단계를 포함한다.

Description

웨이퍼 상의 결함을 자동 감지하고 제어하는 방법 및 시스템

본 발명은 2019년 5월 7일에 중국 특허청에 제출한 출원번호가 201910376534.7인 중국 특허 출원 및 2020년 4월 3일에 중국 특허청에 제출한 출원 번호가 202010257939.1인 중국 특허 출원의 우선권을 주장하는 바, 상기 출원의 모든 내용은 참조로서 본 발명에 원용된다.

본 발명은 웨이퍼 검출 기술분야에 관한 것으로, 구체적으로 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법 및 시스템에 관한 것이다.

웨이퍼 제조 공정에서, 웨이퍼 표면에는 cop(결정 오리지널 파티클), pits(피트), particles(입자), scratches(스크래치), slip(슬립), bright field defects(명시야 결함), pin hole(air pocket)(기공)과 같은 다양한 결함이 발생될 수 있으며, 현재에는 다양한 검출 기기를 사용하여 웨이퍼의 결함을 검출하는데, 단일 기기의 검출 결과에 따라 단일 결함만 판정할 뿐이고, 이러한 검출 및 판정 방법은 생산되는 웨이퍼의 품질을 보장하기에 충분하지 않으므로, 후속되는 칩의 불량률이 여전히 높다.

또한, 가공 프로세스 중 오염이나 가공 자체로 인해, 와이어 커팅 후 형성된 쏘우 마크(saw mark), 단일면/양면의 불균일한 그라인딩으로 인해 형성된 그라인딩 마크(grinding mark), 폴리싱 후 형성된 범프(bump) 또는 결함(PID), 열처리 후 발생된 전위 슬립(slip), 이송 과정 중 기계 핸드에 의한 마모 또는 스크래치 등과 같은 많은 결함이 발생될 수도 있다. 상기 결함 유형은 웨이퍼 각 위치에서 발생될 수 있고, 웨이퍼의 에지 부위에서 가장 많이 발생된다. 검출 기기는 모두 모놀리식 검출이기에 모놀리식 웨이퍼 상의 결함 정보로부터 발생 원인을 찾아내기 어렵다. 특히 에지에 결함이 있는 웨이퍼들은 여전히 고객이 요구하는 규격에 부합되므로, 부적절한 가공 프로세스로 인해 연속적으로 발생할 수 있는 문제를 모니터링하기 더욱 어렵다.

따라서, 현재의 웨이퍼 검출 관련 기술은 여전히 개선될 필요가 있다.

본 발명은 관련 기술의 기술적 과제 중 하나를 적어도 어느 정도 해결하는 것을 목적으로 한다. 이를 위해, 본 발명의 일 목적은 생산되는 칩 품질을 더욱 잘 보장할 수 있는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법 및 시스템을 제공하는데 있다.

본 발명의 일 측면에서, 본 발명은 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법을 제공한다. 본 발명의 실시예에 따르면, 상기 방법은, 적어도 하나의 적층 설치된 웨이퍼를 제공하는 단계; 각각의 상기 웨이퍼 상의 결함 정보를 기반으로 결함 분포도를 구성하는 단계 - 상기 결함 정보는 결함 수량, 결함 유형 및 결함 위치를 포함함 -; 상기 결함 분포도에서 적어도 하나의 소정 영역을 구획하는 단계; 상기 결함 위치를 기반으로 각각의 상기 소정 영역 중의 소정 결함의 수량을 결정하는 단계; 각각의 상기 소정 영역 중의 상기 소정 결함의 수량과 설정 임계값을 비교하고, 비교 결과를 기반으로 검출 결과를 결정하는 단계를 포함한다. 상기 방법을 통해 웨이퍼 상의 결함 수량 및 결함 유형을 제어할 수 있는 동시에, 결함의 분포 상황도 제어할 수 있어, 결함 분포가 집중되어 발생하는 문제를 방지함으로써, 생산되는 칩의 품질을 더욱 잘 보장하고, 소정 결함 유형의 선택을 통해, 웨이퍼 가공 프로세스에 존재하는 문제를 효과적으로 반영할 수 있으며, 이는 웨이퍼 제조 공법을 가이드하는데 중요한 의미가 있다.

본 발명의 실시예에 따르면, 하나의 상기 웨이퍼의 제1 표면 상의 상기 결함 수량 및 상기 결함 위치를 기반으로 2차원 결함 분포도를 구성한다.

본 발명의 실시예에 따르면, 상기 제1 표면의 외주선에 의해 제1 원형이 형성되고, 상기 제1 원형과 동심인 복수 개의 제2 원형 및 복수 개의 상기 제1 원형의 원심을 통과하는 직경이 교차하여 복수 개의 상기 소정 영역을 한정해낸다.

본 발명의 실시예에 따르면, 상기 소정 영역은 하나의 상기 결함을 원심으로 하여 소정 반경에 따라 획정된 원형 영역이고, 각각의 결함은 하나의 상기 소정 영역에 대응된다.

본 발명의 실시예에 따르면, 각각의 상기 소정 영역의 면적은 상기 2차원 결함 분포도의 총 면적의 0.5％～5％이다.

본 발명의 실시예에 따르면, 상기 소정 결함의 수량은 상기 소정 영역 중의 모든 결함의 수량의 합이다.

본 발명의 실시예에 따르면, 상기 비교 결과를 기반으로 검출 결과를 결정하는 단계는, 상기 소정 결함의 수량이 설정 임계값보다 작은 상기 소정 영역을 합격 영역으로 판정하고, 상기 소정 결함의 수량이 상기 설정 임계값보다 크거나 같은 상기 소정 영역을 불합격 영역으로 판정하는 단계를 포함한다.

본 발명의 실시예에 따르면, 복수 개의 상기 웨이퍼가 차지하는 입체 공간 및 복수 개의 상기 웨이퍼 상의 상기 결함 수량 및 상기 결함 위치를 기반으로 3차원 결함 분포도를 구성한다.

본 발명의 실시예에 따르면, 상기 소정 영역은 복수 개의 상기 웨이퍼가 차지하는 입체 공간이다.

본 발명의 실시예에 따르면, 각각의 상기 소정 영역은 하나의 상기 결함을 통과하면서 복수 개의 상기 웨이퍼의 적층 방향에 평행되는 직경을 중심축선으로 하여 소정 바닥면 반형에 따라 획정된 원기둥형 영역이고, 각각의 상기 결함은 하나의 상기 소정 영역에 대응된다.

본 발명의 실시예에 따르면, 상기 소정 결함의 수량은 상이한 상기 웨이퍼 상의 상기 결함 위치가 동일한 결함의 수량이다.

본 발명의 실시예에 따르면, 상기 비교 결과를 기반으로 검출 결과를 결정하는 단계는, 상기 소정 결함의 수량이 설정 임계값보다 작은 상기 소정 영역을 합격 영역으로 판정하고, 상기 소정 결함의 수량이 상기 설정 임계값보다 크거나 같은 상기 소정 영역을 불합격 영역으로 판정하는 단계; 및 복수 개의 적층 설치된 웨이퍼가 동일한 결정막대로부터의 웨이퍼이고, 상기 소정 결함의 수량이 상기 설정 임계값보다 크거나 같으면, 상기 소정 결함이 상기 웨이퍼의 제조 가공 프로세스로부터 유래된 것으로 판정하는 단계 중 어느 하나를 포함한다.

본 발명의 실시예에 따르면, 각각의 상기 소정 영역의 부피는 복수 개의 상기 웨이퍼가 차지하는 입체 공간의 총 부피의 0.5％～5％이다.

본 발명의 실시예에 따르면, 상기 소정 영역은 복수 개의 상기 웨이퍼가 차지하는 입체 공간이고, 상기 방법은, 복수 개의 상기 웨이퍼의 이미지를 획득하는 단계 - 복수 개의 웨이퍼는 동일한 결정막대로부터의 웨이퍼이고, 복수 개의 상기 웨이퍼의 에지에는 위치 결정점이 각각 형성됨 -; 복수 개의 상기 웨이퍼의 이미지를 입체화 오버레이 처리하는 단계 - 상기 입체화 오버레이 처리는 상기 복수 개의 웨이퍼의 오버레이 이미지를 획득하도록 상기 위치 결정점을 기반으로 수행됨 -; 상기 오버레이 이미지에서 결함을 찾고, 연속형 결함이 존재하는지 여부를 결정하는 단계 - 상기 연속형 결함은 적어도 두 개의 웨이퍼의 동일한 위치에서 나타나고, 상기 연속형 결함의 존재는 상기 결함이 상기 웨이퍼의 제조 가공 프로세스로부터 유래됨을 나타냄 - 를 포함한다.

본 발명의 실시예에 따르면, 상기 복수 개의 웨이퍼의 상기 이미지는 상기 복수 개의 웨이퍼에 대해 영상 처리를 수행하거나 상기 복수 개의 웨이퍼의 데이터 세트에 대해 재구성을 수행하여 획득된다.

본 발명의 실시예에 따르면, 상기 연속형 결함은 적어도 3개의 웨이퍼 상에 나타나고, 바람직하게는 적어도 5개의 웨이퍼 상에 나타난다.

본 발명의 실시예에 따르면, 상기 연속형 결함은 상기 웨이퍼의 에지에 위치하고, 연속형 결함은, X-Y-Z 공간 직각 좌표계를 구성하고, 상기 오버레이 이미지의 표면을 Z축에 수직되게 설치하는 단계; 각 결함의 상기 웨이퍼의 에지에서의 대응되는 호 선분을 결정하고, 상기 호 선분의 중심점을 상기 결함의 특성화 포인트로 하는 단계; 상기 특성화 포인트가 상기 X-Y-Z 공간 직각 좌표계에서의 좌표를 결정하는 단계; 및 인접되는 두 개의 웨이퍼 상에서, (1) 두 개의 특성화 포인트의 x축 및 y축의 좌표 차이가 각각 제1 소정 임계값보다 작은 것;(2) 두 개의 특성화 포인트에 대응되는 호 선분의 상기 오버레이 이미지의 표면 상에서의 투영이 적어도 부분적으로 중첩되는 것 중 적어도 하나의 조건을 만족하는 상기 두 개의 특성화 포인트에 대응되는 두 개의 결함을 상기 연속형 결함으로 하는 단계를 통해 결정된다.

본 발명의 실시예에 따르면, 상기 제1 소정 임계값은 상기 두 개의 특성화 포인트에 대응되는 호 선분의 길이를 기반으로 결정된다.

본 발명의 실시예에 따르면, 상기 제1 소정 임계값은 상기 두 개의 특성화 포인트에 대응되는 호 선분 중 더 작은 호 선분의 길이의 50％보다 작다.

본 발명의 실시예에 따르면, 상기 연속형 결함은 상기 웨이퍼의 내부에 위치하고, 상기 방법은, X-Y-Z 공간 직각 좌표계를 구성하는 단계; 상기 복수 개의 웨이퍼의 데이터 세트를 획득하고, 상기 데이터 세트를 기반으로 상기 X-Y-Z 공간 직각 좌표계에서 상기 복수 개의 웨이퍼의 구조를 재구성하는 단계; 상기 복수 개의 웨이퍼의 각각의 표면 상에서 결함 영역을 각각 결정하는 단계; 상기 결함 영역의 중심점을 상기 결함 영역의 특성화 포인트로 결정하는 단계; 및 인접되는 두 개의 웨이퍼 상에서, (1) 두 개의 중심점의 x축 및 y축의 좌표 차이가 각각 제2 소정 임계값보다 작은 것; 및 (2) 두 개의 중심점에 대응되는 결함 영역의 상기 오버레이 이미지의 표면 상에서의 투영이 적어도 부분적으로 중첩되는 것 중 적어도 하나의 조건을 만족하는 상기 두 개의 중심점에 대응되는 두 개의 결함 영역을 상기 연속형 결함으로 하는 단계를 포함한다.

본 발명의 실시예에 따르면, 제2 소정 임계값은 두 개의 결함 영역에 의해 결정될 수 있는 가장 긴 선분에 의해 결정된다.

본 발명의 실시예에 따르면, 상기 제2 소정 임계값은 상기 가장 긴 선분의 50％보다 작다.

본 발명의 실시예에 따르면, 상기 결함 영역은 복수 개의 결함 포인트에 의해 형성된다.

본 발명의 다른 측면에서, 본 발명은 웨이퍼 상의 결함을 자동 감지하고 제어하는 시스템을 제공한다. 본 발명의 실시예에 따르면, 상기 시스템은, 적어도 하나의 상기 웨이퍼 상의 결함 정보를 기반으로 결함 분포도를 구성하는 도면 구성 유닛 - 상기 결함 정보는 결함 수량, 결함 유형 및 결함 위치를 포함함 -; 상기 도면 구성 유닛에 연결되고, 상기 결함 분포도에서 적어도 하나의 소정 영역을 구획하기 위한 영역 구획 유닛; 상기 도면 구성 유닛 및 상기 영역 구획 유닛에 연결되고, 각각의 상기 소정 영역 중의 소정 결함의 수량을 통계하기 위한 통계 유닛; 및 상기 통계 유닛에 연결되고, 각각의 상기 소정 영역 중의 상기 소정 결함의 수량과 설정 임계값을 비교하며, 비교 결과를 기반으로 검출 결과를 결정하기 위한 비교 유닛을 포함한다. 상기 시스템은 웨이퍼 상의 결함을 자동으로 감지하고 적어도 하나의 웨이퍼 상의 결함에 대해 영역 구획 통계 및 제어를 수행할 수 있어, 생산되는 칩의 품질을 잘 보장하고 수율을 향상시킬 수 있다.

본 발명의 실시예에 따르면, 전술한 시스템은 전술한 방법을 효과적으로 수행할 수 있다.

도 1은 본 발명의 일 실시예에 따른 2차원 결함 분포도의 모식도이다.
도 2는 본 발명의 일 실시예에 따른 2차원 결함 분포도의 영역 구획 모식도이다.
도 3은 본 발명의 다른 실시예에 따른 2차원 결함 분포도의 영역 구획 모식도이다.
도 4는 본 발명의 일 실시예에 따른 3차원 결함 분포도의 모식도이다.
도 5는 본 발명의 일 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 시스템의 구조 모식도이다.
도 6은 본 발명의 일 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 시스템의 구조 모식도이다.
도 7은 본 발명의 일 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 시스템의 구조 모식도이다.
도 8은 본 발명의 일 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 방법 중 복수 개의 웨이퍼의 오버레이 이미지를 획득하는 방법의 흐름 모식도이다.
도 9는 본 발명의 일 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 방법에 의해 획득한 복수 개의 웨이퍼의 오버레이 이미지이다.
도 10은 본 발명의 다른 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 방법에 의해 획득한 복수 개의 웨이퍼의 오버레이 이미지이다.
도 11은 본 발명의 다른 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 방법에 의해 획득한 복수 개의 웨이퍼의 오버레이 이미지이다.
도 12는 본 발명의 다른 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 방법에 의해 획득한 복수 개의 웨이퍼의 오버레이 이미지이다.
도 13은 본 발명의 다른 실시예에 따른 웨이퍼 상의 결함을 감지하고 제어하는 방법에 의해 획득한 복수 개의 웨이퍼의 오버레이 이미지이다.

이하, 본 발명의 실시예를 상세히 설명한다. 이하에서 설명되는 실시예는 예시적인 것으로서, 본 발명을 해석하기 위한 것일 뿐, 본 발명을 제한하는 것으로 이해해서는 아니된다. 실시예에서 구체적인 기술 또는 조건이 표기되지 않은 경우, 본 분야의 문헌에 설명된 기술 또는 조건 또는 제품 설명서에 따라 수행된다. 제조업체가 표기되지 않은 사용된 시약 또는 기기는 모두 시중에서 구매할 수 있는 통상적인 제품이다.

본 발명은 공개자의 다음과 같은 발견 및 인식을 기반으로 완성된 것이다.

현재, 웨이퍼를 검출하고 있으나 생산되는 웨이퍼의 품질이 제대로 보장되지 않는 문제가 여전히 존재하고 있고, 웨이퍼 가공 프로세스에 존재하는 문제도 효과적으로 반영할 수 없으며, 발명자는 보다 깊은 분석을 거쳐, 현재의 웨이퍼 검출이 일반적으로 결함 유형 및 수량에만 의해 제어된다는 것이 주요한 원인 중 하나임을 발견하였는바, 예를 들어, 10개의 입자 결함이 제어되는데, 이 10개의 입자 결함은 웨이퍼 전체에 걸쳐 표면에 흩어져 있을 수 있고, 특정 영역에 집중되거나 연속형 결함(전면 및 후면)일 수도 있으며, 분산 분포될 경우, 생산되는 칩의 품질에 대한 영향이 비교적 작을 수 있지만, 하나의 영역에 집중 분포되면 결함이 집중 분포된 영역에서 생산되는 칩의 품질에 큰 영향을 미칠 수 있고, 즉 현재의 검출 방법은 결함 분포 상황이 생산되는 칩 품질에 대한 영향을 고려하지 않았다. 또한, 현재의 검출 기기는 모두 모놀리식 검출로서, 모놀리식 웨이퍼에 존재하는 결함으로부터 그 발생 원인을 모니터링하기 매우 어렵다. 특히, 에지에 결함이 있는 웨이퍼들은 여전히 고객이 요구하는 규격에 부합되므로, 부적절한 가공 프로세스로 인해 연속적으로 발생할 수 있는 문제를 모니터링하기 더욱 어렵고, 특정 방법으로 공법 프로세스에 존재하는 문제를 신속하게 찾아낼 수 있다면 해당 유형의 결함의 중복 발생 확률을 근본적으로 줄일 수 있다. 상기 발견을 바탕으로, 발명자는 연구를 거쳐 단일 웨이퍼 출력 검출 결과(TFF, Klarf, CSV, 이미지 등 포맷)를 이용하여, 결함 수량, 결함 유형 및 결함 위치 분포 등 조건을 자동으로 판정함으로써, 생산되는 칩 품질을 보장하거나 웨이퍼 가공 프로세스 중의 문제를 효과적으로 반영할 수 있는, 결함 유형, 결함 수량 및 결함 분포를 동시에 고려하는 검출 및 제어 방법을 제기하였다.

이를 근거로, 본 발명의 일 측면에서, 본 발명은 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법을 제공한다. 본 발명의 실시예에 따르면, 상기 방법은, 적어도 하나의 적층 설치된 웨이퍼를 제공하는 단계; 각각의 상기 웨이퍼 상의 결함 정보를 기반으로 결함 분포도를 구성하는 단계 - 상기 결함 정보는 결함 수량, 결함 유형 및 결함 위치를 포함함 -; 상기 결함 분포도에서 적어도 하나의 소정 영역을 구획하는 단계; 상기 결함 위치를 기반으로 각각의 상기 소정 영역 중의 소정 결함의 수량을 결정하는 단계; 및 각각의 상기 소정 영역 중의 상기 소정 결함의 수량과 설정 임계값을 비교하고, 비교 결과를 기반으로 검출 결과를 결정하는 단계를 포함한다. 상기 방법을 통해 웨이퍼 상의 결함 수량 및 결함 유형을 제어할 수 있는 동시에, 결함의 분포 상황도 제어할 수 있어, 결함 분포가 집중되어 발생하는 문제를 방지함으로써, 생산되는 칩의 품질을 더욱 잘 보장하고, 아울러, 결함 분포 상황을 통해 웨이퍼 가공 프로세스에 존재하는 문제를 효과적으로 반영할 수도 있어, 웨이퍼 제조 공법에 지도적 의미가 있다.

본 발명의 실시예에 따르면, 웨이퍼의 구체적인 재료로는 실리콘 웨이퍼, 사파이어, 실리콘 카바이드 등일 수 있고, 웨이퍼의 구체적인 크기에는 특별히 제한이 없으며, 임의의 크기의 웨이퍼일 수 있고, 구체적으로, 직경이 100mm, 150mm, 200mm, 300mm, 400mm, 450mm, 660mm 등인 웨이퍼를 포함하나 이에 제한되지 않으며, 웨이퍼의 두께는 수십 마이크로미터 내지 수백 마이크로미터일 수 있고, 구체적으로 18 마이크로미터, 20 마이크로미터, 52 마이크로미터, 67 마이크로미터, 600 마이크로미터, 725 마이크로미터, 755 마이크로미터, 770 마이크로미터 등이며, 모두 실제 수요에 따라 유연하게 선택될 수 있고, 여기서 더이상 설명하지 않는다.

일부 실시예에서, 상기 방법은 하나의 웨이퍼 상의 결함을 감지 및 제어할 수 있고, 이때에는 하나의 웨이퍼만 제공하면 된다. 다른 일부 실시예에서, 상기 방법은 복수 개의 웨이퍼를 동시에 검출할 수도 있으며, 이때에는 복수 개의 웨이퍼를 적층 설치하고, 구체적으로, 복수 개의 웨이퍼의 원심을 하나의 직선에 위치하도록 하되 복수 개의 웨이퍼의 방향이 일치하며, 즉 웨이퍼 생산 시 웨이퍼의 특정 위치에 위치 결정 마크(예컨대, 위치 결정점, 위치 결정홈 등)를 설치하고, 적층 설치된 복수 개의 웨이퍼 상의 위치 결정 마크는 적층 방향에서 정렬 설치된다. 이로써 웨이퍼 상의 복수 개의 결함의 위치는 하나의 좌표계에서 직접적으로 위치 결정될 수 있어 분석 통계에 편리하다.

본 발명의 실시예에 따르면, 상기 방법은 cop(결정 오리지널 파티클), pits(피트), particles(입자), scratches(스크래치), slip(슬립), bright field defects(명시야 결함), pin hole(air pocket)(기공) 등과 같은 웨이퍼 상의 상이한 유형의 결함을 감지 및 제어할 수 있으며, 구체적으로 수요에 따라 특정 결함, 몇 개 유형의 결함 또는 모든 유형의 결함을 감지 및 제어하도록 선택할 수 있다.

본 발명의 실시예에 따르면, 상이한 수요에 따라, 상기 방법은 2차원 평면 상의 결함을 감지 및 제어할 수 있고, 3차원 입체 공간 중의 결함을 감지 및 제어할 수도 있다.

일 실시형태에서, 하나의 상기 웨이퍼의 제1 표면 상의 상기 결함 정보를 기반으로 2차원 결함 분포도를 구성한다. 여기서, 웨이퍼의 제1 표면은 웨이퍼의 하나의 원형 표면을 가리키고, 상응하게, 상기 2차원 결함 분포도는 제1 표면에 대응되는 하나의 원형 2차원 평면이며, 상기 2차원 평면에는 상기 표면의 모든 결함 및 그 위치가 태깅된다. 하나의 구체적인 실시예에서, 원형 2차원 결함 분포도는 도 1에 도시된 것을 참조할 수 있고, 원형 영역 중의 점은 결함 1이며, 색상 명암이 상이한 점은 상이한 유형의 결함이다.

본 발명의 실시예에 따르면, 상이한 구획 방식으로 2차원 결함 분포도에 대해 영역 구획을 수행할 수 있고, 영역 구획 방식은 2차원 원형 평면 상의 결함의 분포 상황을 최대한으로 잘 반영할 수 있어야 한다. 일부 구체적인 실시예에서, 도 2를 참조하면, 상기 제1 표면의 외주선에 의해 제1 원형(10)이 형성되고, 상기 제1 원형(10)과 동심인 복수 개의 제2 원형(20) 및 상기 제1 원형(10)의 원심을 통과하는 복수 개의 직경(11)이 교차하여 복수 개의 상기 소정 영역(30)을 한정해낸다. 다른 일부 구체적인 실시예에서, 도 3(도 3은 4개의 소정 영역만 도시하고, 전체 소정 영역을 도시하지 않았다)을 참조하면, 상기 소정 영역(30)은 하나의 상기 결함을 원심으로 하여 소정 반경에 따라 획정된 원형 영역이고, 각각의 결함은 하나의 상기 소정 영역에 대응된다. 상기 영역 구획 방식을 통해 결함이 집중 분포되는 상황을 더욱 잘 감지하고 제어할 수 있어, 생산되는 칩의 품질을 더욱 잘 보장할 수 있다.

설명해야 할 것은, 각각의 결함은 하나의 점이 아닌 소정의 면적을 차지할 수 있고, 본 명세서에서 하나의 결함을 원심으로 취하는 것은 결함 중의 임의의 하나의 점을 원심으로 취하는 것일 수 있으며, 일부 구체적인 실시예에서, 결함 외주선에 의해 형성된 도형의 기하학적 중심을 원심으로 취할 수 있다.

상기 복수 개의 제2 원형의 반경은 상이하고, 제1 원형에서 점차 안쪽으로 축소될 수 있으며, 인접되는 두 개의 제2 원형의 반경 사이의 차이 값은 특별히 제한되지 않고, 실제 영역 구획 수요에 따라 유연하게 선택될 수 있으며, 인접되는 임의의 두 개의 제2 원형의 반경 사이의 차이 값은 동일하거나 상이할 수 있음을 이해할 수 있다. 상기 복수 개의 직경은 상이한 방향의 직경이고, 인접되는 두 개의 직경 사이에는 소정의 협각이 형성되며, 상기 협각의 크기도 영역 구획 수요에 따라 유연하게 선택될 수 있고, 인접되는 임의의 두 개의 직경 사이의 협각은 동일하거나 상이할 수 있다.

본 발명의 실시예에 따르면, 결함의 분포 상황을 더욱 잘 감지하고 제어하기 위해, 각각의 소정 영역의 면적은 작을수록 좋고, 복수 개의 소정 영역은 2차원 결함 분포도 전체에 걸쳐 가능한 균일하게 분포되어야 하지만, 소정 영역 면적이 작을수록 통계가 복잡하므로, 상이한 요소를 종합적으로 고려하여, 각각의 상기 소정 영역의 면적이 상기 2차원 결함 분포도의 총 면적의 0.5％～5％(구체적으로, 0.5％, 1％, 1.5％, 2％, 2.5％, 3％, 3.5％, 4％, 4.5％, 5％ 등)이도록 할 수 있다. 각각의 소정 영역의 면적은 동일하거나 상이할 수 있으며, 구체적으로 실제 수요에 따라 선택할 수 있다.

본 발명의 실시예에 따르면, 본 명세서에서 “소정 결함”은 소정 조건을 만족하는 결함을 가리키고, 구체적으로 만족해야 하는 조건은 실제 수요에 따라 선택될 수 있으며, 예를 들어, 특정 유형의 결함, 몇 개 유형의 결함 등을 포함하나 이에 제한되지 않는다. 일부 구체적인 실시예에서, 2차원 평면 상의 결함을 감지 및 제어 시, 상기 소정 결함의 수량은 상기 소정 영역 중의 모든 결함의 수량의 합이다. 다시 말해서, 2차원 결함 분포도에서 복수 개의 소정 영역을 구획한 후, 각각의 소정 영역 중 모든 유형의 결함의 수량을 통계하고, 통계하여 얻은 모든 유형의 결함의 수량과 설정 임계값을 비교한다.

구체적으로, 2차원 결함 분포도에 대해, 상기 비교 결과를 기반으로 검출 결과를 결정하는 단계는, 상기 소정 결함의 수량이 설정 임계값보다 작은 상기 소정 영역을 합격 영역으로 판정하고, 상기 소정 결함의 수량이 상기 설정 임계값보다 크거나 같은 상기 소정 영역을 불합격 영역으로 판정하는 단계를 포함할 수 있다.

본 발명의 실시예에 따르면, 본 명세서에서 설정 임계값은 상이한 사용 요구에 따라 수동으로 설정될 수 있고, 품질 요구가 비교적 높은 제품의 경우, 설정 임계값이 비교적 작을 수 있으며, 품질 요구가 상대적으로 여유 있는 제품의 경우, 설정 임계값이 상대적으로 클 수 있고, 구체적으로 실제 수요에 따라 유연하게 조절하면 된다.

하나의 구체적인 실시예에서, 웨이퍼 상의 결함을 감지하고 제어하는 방법은 하기와 같은 단계를 포함할 수 있다. 하나의 직경이 300mm인 웨이퍼를 제공하고, 상기 웨이퍼 상의 결함 수량 및 결함 위치를 기반으로, 2차원 결함 분포도를 구성하며(도 1을 참조), 웨이퍼의 외주선에 의해 형성된 제1 원형과 동심인 복수 개의 제2 원형(20) 및 복수 개의 제1 원형의 직경 사이의 교차를 이용해 소정 영역을 구획하되(도 2를 참조), 복수 개의 제2 원형의 반경은 각각 65mm, 93mm, 113mm, 131mm 및 148mm이며, 인접되는 두 개의 직경 사이의 협각은 15도이고, 다음, 각각의 소정 영역 중의 모든 유형의 결함의 수량을 통계하며, 설정 임계값은 4이고, 각각의 소정 영역 중의 모든 유형의 결함의 수량과 설정 임계값 4를 비교하여, 모든 유형의 결함의 수량이 설정 임계값 4보다 작은 소정 영역을 합격 영역으로 판정하고, 모든 유형의 결함의 수량이 4보다 크거나 같은 소정 영역을 불합격 영역을 판정하며(도 2의 검은색 프레임 영역을 참조), 여기서, 색상 명암이 상이한 점은 상이한 유형의 결함이다.

다른 구체적인 실시예에서, 상기 웨이퍼 상의 결함을 감지하고 제어하는 방법은 하기와 같은 단계를 포함할 수 있다. 하나의 직경이 300mm인 웨이퍼를 제공하고, 상기 웨이퍼 상의 결함 수량 및 결함 위치를 기반으로, 2차원 결함 분포도를 구성하며(도 1을 참조), 획득된 2차원 결함 분포도 중의 각 결함을 원심으로 하여 소정 반경 20mm에 따라 원형의 소정 영역을 획정하고(도 3을 참조), 각각의 결함은 하나의 상기 소정 영역에 대응되며, 다음, 각각의 소정 영역 중의 모든 유형의 결함의 수량을 통계하고, 설정 임계값은 6이며, 각각의 소정 영역 중의 모든 유형의 결함의 수량과 설정 임계값 6을 비교하여, 모든 유형의 결함의 수량이 설정 임계값 6보다 작은 소정 영역을 합격 영역으로 판정하고, 모든 유형의 결함의 수량이 6보다 크거나 같은 소정 영역을 불합격 영역으로 판정하며(도 3의 검은색 프레임 영역을 참조), 여기서, 색상 명암이 상이한 점은 상이한 유형의 결함이다.

다른 실시형태에서, 복수 개의 적층 설치된 상기 웨이퍼가 차지하는 입체 공간 및 복수 개의 상기 웨이퍼 상의 상기 결함 정보를 기반으로 3차원 결함 분포도를 구성한다. 구체적으로, 상기 3차원 결함 분포도는 하나의 원기둥형의 입체 공간에 대응되고, 구체적인 크기는 복수 개의 적층 설치된 웨이퍼가 차지하는 부피와 동일하며, 여기서, 복수 개의 웨이퍼 상의 모든 결함 및 그 위치가 표기된다. 하나의 구체적인 실시예에서, 원기둥형 3차원 결함 분포도는 도 4에 도시된 것을 참조할 수 있고, 원기둥형 공간 중의 점은 결함 1이며, 색상 명암이 상이한 점은 상이한 유형의 결함이다.

본 발명의 실시예에 따르면, 3차원 입체 공간 중의 결함을 감지 및 제어할 경우, 영역을 구획하는 일반적인 원칙은 2차원 평면 상의 결함을 감지하고 제어하는 것과 일치하며, 단지 각각의 소정 영역이 모두 하나의 입체 공간이다. 일부 구체적인 실시예에서, 복수 개의 웨이퍼가 차지하는 입체 공간은 하나의 소정 영역을 형성할 수 있다. 다른 일부 구체적인 실시예에서, 도 4를 참조하면(도 4는 하나의 소정 영역만 도시하고, 전체 소정 영역을 도시하지 않았다), 각각의 상기 소정 영역은 하나의 상기 결함을 통과하면서 복수 개의 상기 웨이퍼의 적층 방향에 평행되는 직선을 중심축선으로 하여 소정 바닥면 반경에 따라 획정된 원기둥형 영역이고, 각각의 상기 결함은 하나의 상기 소정 영역에 대응된다. 상기 영역 구획 방식을 통해 결함이 집중 분포되는 상황을 더욱 잘 감지하고 제어할 수 있어, 생산되는 칩의 품질을 더욱 잘 보장할 수 있다.

설명해야 할 것은, 전술한 바와 같이, 결함은 일정한 면적을 차지하게 되고, 본 명세서에서 하나의 상기 결함을 통과하면서 복수 개의 상기 웨이퍼의 적층 방향에 평행되는 직선을 중심축선으로 하는 것은, 상기 직선이 결함 중의 임의의 하나의 점을 통과하는 것일 수 있으며, 구체적으로, 상기 직선은 상기 결함의 외주선으로 형성된 도형의 기하학적 중심을 통과할 수 있다.

본 발명의 실시예에 따르면, 각각의 소정 영역의 소정 바닥면 반경은 실제 수요에 따라 유연하게 조절될 수 있고, 결함의 분포 상황을 더욱 잘 반영할 수 있으면 되고, 복수 개의 소정 영역의 소정 바닥면 반경은 동일하거나 상이할 수 있다. 일부 구체적인 실시예에서, 결함 분포 상황을 더욱 잘 반영하기 위해, 각각의 상기 소정 영역의 부피는 복수 개의 상기 웨이퍼가 차지하는 입체 공간의 총 부피의 0.5％～5％이다(구체적으로, 0.5％, 1％, 1.5％, 2％, 2.5％, 3％, 3.5％, 4％, 4.5％, 5％ 등). 이로써, 복수 개의 웨이퍼 상의 결함을 효과적으로 제어할 수 있을 뿐만아니라 영역 구획이 합리적이므로 통계 작업량이 크지 않다.

일부 구체적인 실시예에서, 3차원 입체 공간 중의 결함을 감지 및 제어할 경우, 상기 소정 결함의 수량은 상이한 상기 웨이퍼 상의 상기 결함 위치가 동일한 결함의 수량(또는 연속형 결함)이다. 다시 말해서, 3차원 결함 분포도에서 복수 개의 소정 영역을 구획한 후, 상기 영역 중 각각의 웨이퍼 상의 결함을 통계하고, 상이한 웨이퍼 상의 결함의 위치가 동일한지 여부를 비교하며, 위치가 동일하되 상이한 웨이퍼 상에 위치하는 결함의 수량을 기록한다(여기서, 위치가 동일한 결함은 복수 개의 웨이퍼가 적층되는 방향으로 정렬되거나, 또는 위치가 동일한 결함이 복수 개의 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영은 적어도 부분적으로 중첩된다). 이로써, 웨이퍼 상의 결함을 감지 및 제어하는 것 외에도, 웨이퍼 생산 라인에 존재할 수 있는 문제를 반영할 수 있으며, 즉 복수 개의 웨이퍼가 모두 동일한 위치에서 결함이 나타날 경우, 웨이퍼 생산 라인의 상기 위치에 대응되는 공정에 문제가 존재할 가능성이 높다.

본 발명의 실시예에 따르면, 상이한 웨이퍼 상에 위치하되 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영이 적어도 부분적으로 중첩되는 결함을 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 할 수 있다.

본 발명의 일 실시예에 다르면, 상기 소정 결함은 상기 웨이퍼의 에지에 위치하고, 상이한 웨이퍼 상의 결함 위치가 동일한 결함은,

X-Y-Z 공간 직각 좌표계를 구성하고, 복수 개의 적층 설치된 웨이퍼가 자치하는 원기둥형 공간의 바닥면을 Z축에 수직되게 설치하여, 각 결함의 상기 웨이퍼의 에지에서의 대응되는 호 선분을 결정하며, 상기 호 선분의 중심점을 상기 결함의 특성화 포인트로 하는 단계; 상기 특성화 포인트의 상기 X-Y-Z 공간 직각 좌표계에서의 좌표를 결정하는 단계를 통해 결정된다. 인접되는 두 개의 웨이퍼 상에서, 하기 조건 중 적어도 하나를 만족하는 두 개의 특성화 포인트에 대응되는 두 개의 결함을 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 한다.

(1) 상기 두 개의 특성화 포인트의 x축 및 y축의 좌표 차이가 각각 제1 소정 임계값보다 작다.

(2) 상기 두 개의 특성화 포인트에 대응되는 호 선분이 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영이 적어도 부분적으로 중첩된다.

따라서, 본 발명의 일 실시예에 따르면, 두 개의 특성화 포인트의 x축 및 y축의 좌표 차이가 각각 제1 소정 임계값보다 작으면, 상기 두 개의 특성화 포인트에 대응되는 두 개의 결함은 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 사용될 수 있다.

본 발명의 다른 실시예에 따르면, 두 개의 특성화 포인트에 대응되는 호 선분이 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영이 적어도 부분적으로 중첩되면, 상기 두 개의 특성화 포인트에 대응되는 두 개의 결함은 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 사용될 수 있다. 구체적으로, 상기 중첩 부분의 길이는 짧은 호 선분의 길이의 적어도 50％이다.

본 발명의 또 다른 실시예에 따르면, 두 개의 특성화 포인트의 x축 및 y축의 좌표 차이가 각각 제1 소정 임계값보다 작고, 두 개의 특성화 포인트에 대응되는 호 선분이 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영이 여전히 적어도 부분적으로 중첩되면, 상기 두 개의 특성화 포인트에 대응되는 두 개의 결함은 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 사용될 수 있다.

본 발명의 구체적인 실시예에 따르면, 두 개의 특성화 포인트에 대응되는 호 선분이 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영이 적어도 부분적으로 중첩되는 것은, 두 개의 호 선분의 일부 X 좌표 및 일부 Y 좌표가 동일한 것으로 이해될 수도 있다.

본 발명의 구체적인 실시예에 따르면, 상기 제1 소정 임계값은 상기 두 개의 특성화 포인트에 대응되는 호 선분의 길이를 기반으로 결정된다. 구체적으로, 상기 제1 소정 임계값은 상기 두 개의 특성화 포인트에 대응되는 호 선분 중 더 작은 호 선분의 길이의 50％보다 작다. 따라서, 구체적으로, 두 개의 특성화 포인트의 x축 및 y축의 좌표 차이가 작을수록 두 개의 결함의 호 선분이 더 많이 중첩되고, 두 개의 결함의 위치가 더 가까우며 연관성이 더 큼을 나타낸다. 또한, 상기 소정 결함을 분석하는 것은 웨이퍼의 제조 공법을 최적화하고 조절하는데 더욱 의미가 있다.

본 발명의 일 실시예에 따르면, 상기 소정 결함은 상기 웨이퍼의 내부에 위치하고, 상이한 웨이퍼 상의 결함 위치가 동일한 결함을 결정하는 방법은,

X-Y-Z 공간 직각 좌표계를 구성하는 단계; 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면이 Z축에 수직되게 설치하고, 상기 복수 개의 웨이퍼의 각각의 표면 상에서 결함 영역을 각각 결정하는 단계; 상기 결함 영역의 중심점을 상기 결함 영역의 특성화 포인트로 결정하는 단계(도 13에 도시된 웨이퍼 표면 결함 이미지의 스택);

복수 개의 웨이퍼에서,

(1) 두 개의 중심점의 x축 및 y축의 좌표 차이가 각각 제2 소정 임계값보다 작은 것; 및

(2) 두 개의 중심점에 대응되는 결함 영역이 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영이 적어도 부분적으로 중첩되는 것 중 적어도 하나의 조건을 만족하는 상기 두 개의 중심점에 대응되는 두 개의 결함 영역을 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 하는 단계를 포함할 수 있다.

따라서, 상이한 웨이퍼 상의 결함 위치가 동일한 결함이 상기 웨이퍼의 내부에 위치할 경우, 본 발명은 하나의 웨이퍼 상의 분포가 비교적 밀집된 복수 개의 결함을 하나의 결함 영역으로 하고, 연속되는 복수 개의 웨이퍼 상의 동일한 위치에서 모두 상기 결함 영역이 나타나면, 상기 복수 개의 결함 영역을 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 한다. 인접되는 두 개의 결함 영역이 완전히 동일하지 않을 경우, 결함 영역 중심점의 좌표 차이에 따라, 동일한 웨이퍼 상의 결함 위치가 동일한 결함인지 여부를 판정할 수 있다. 예를 들어, 두 개의 중심점의 x축 및 y축의 좌표 차이가 각각 제2 소정 임계값보다 작을 경우, 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 간주할 수 있다. 또한, 두 개의 결함 영역이 중첩되는지 여부에 따라, 상이한 웨이퍼 상의 결함 위치가 동일한 결함인지 여부를 판정할 수 있다. 예를 들어, 두 개의 웨이퍼 상의 두 개의 결함 영역이 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영이 적어도 부분적으로 중첩될 경우, 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 간주할 수 있다. 이로부터, 상기 상이한 웨이퍼 상의 결함 위치가 동일한 결함을 분석하여, 웨이퍼 제조 공법의 최적화를 가이드하여, 웨이퍼 품질을 근본적으로 향상시킬 수 있다.

본 발명의 일 실시예에 따르면, 제2 소정 임계값은 두 개의 결함 영역에 의해 결정될 수 있는 가장 긴 선분에 의해 결정된다. 즉 각각의 결함 영역은 불규칙적인 영역일 수 있고, 상기 불규칙적인 영역의 에지 상의 가장 멀리 떨어진 두 개의 점 사이의 거리를 가장 긴 선분으로 설정한다. 상기 제2 소정 임계값은 가장 긴 선분의 50％보다 작다. 두 개의 중심점의 x축 및 y축의 좌표 차이가 각각 제2 소정 임계값보다 작을 경우, 구체적으로, 두 개의 중심점의 x축 및 y축의 좌표 차이가 작을수록 두 개의 결함 영역의 중첩 면적이 더 크고 두 개의 결함 영역의 위치가 더 가까우며 연관성이 더 큼을 나타낸다. 또한, 상기 상이한 웨이퍼 상의 결함 위치가 동일한 결함을 분석하는 것은 웨이퍼의 제조 공법을 최적화하고 조절하는 데 더욱 의미가 있다.

본 발명의 구체적인 실시예에 따르면, 상기 웨이퍼 상의 결함 영역은 복수 개의 결함으로 형성된다. Z축 방향에서 상이한 웨이퍼 상의 결함 위치가 동일한 결함으로 결정된 상기 두 개의 결함 영역 내의 적어도 1％의 결함은 완전하게 동일하며, 즉 적어도 1％ 결함이 Z축에서 유사한 x좌표 및 y좌표를 갖는다.

본 발명의 구체적인 실시예에 따르면, 상기 상이한 웨이퍼 상의 결함 위치가 동일한 결함을 결정하는 방법에서, 상기 두 개의 중심점에 대응되는 결함 영역이 복수 개의 적층 설치된 웨이퍼가 차지하는 원기둥형 공간의 바닥면에서의 투영은 적어도 부분적으로 중첩된다. 구체적으로, 상기 중첩되는 면적은 작은 결함 영역 면적의 적어도 50％이다. 이로부터, 상기 두 개의 결함 영역의 연관성을 보장할 수 있어, 상기 결함이 발생되는 원인을 더욱 정확하게 분석함으로써, 웨이퍼 제조 방법을 가이드하고 웨이퍼의 품질을 향상시킨다.

구체적으로, 3차원 결함 분포도에 대해, 일부 실시예에서, 상기 비교 결과를 기반으로 검출 결과를 결정하는 단계는, 상기 소정 결함의 수량이 설정 임계값보다 작은 상기 소정 영역을 합격 영역으로 판정하고, 상기 소정 결함의 수량이 상기 설정 임계값보다 크거나 같은 상기 소정 영역을 불합격 영역으로 판정하는 단계를 포함한다. 다른 일부 실시예에서, 복수 개의 적층 설치된 웨이퍼는 동일한 결정막대로부터의 웨이퍼이고, 상기 비교 결과를 기반으로 검출 결과를 결정하는 단계는, 상기 소정 결함의 수량은 상기 설정 임계값보다 크거나 같으며, 상기 소정 결함이 상기 웨이퍼의 제조 가공 프로세스로부터 유래된 것으로 판정하는 단계를 포함한다.

하나의 구체적인 실시예에서, 상기 웨이퍼 상의 결함을 감지하고 제어하는 방법은 하기와 같은 단계를 포함할 수 있다. 복수 개의 300mm이고 적층 설치된 복수 개의 웨이퍼를 제공하고, 복수 개의 적층 설치된 상기 웨이퍼가 차지하는 입체 공간 및 복수 개의 상기 웨이퍼 상의 상기 결함 수량 및 상기 결함 위치를 기반으로 3차원 결함 분포도를 구성한 다음(도 4를 참조), 3차원 결함 분포도 에서 소정 영역을 구획하되, 각각의 소정 영역은 하나의 상기 결함을 통과하면서 복수 개의 상기 웨이퍼의 적층 방향에 평행되는 직선을 중심축선으로 하여 소정 바닥면 반경 2mm에 따라 획정된 원기둥형 영역이며, 각각의 상기 결함은 하나의 상기 소정 영역에 대응되고, 다음, 각각의 소정 영역 중 상이한 웨이퍼 상의 결함 위치가 동일한 결함의 수량을 통계하며, 설정 임계값 2와 비교하여, 상이한 웨이퍼 상의 결함 위치가 동일한 결함의 수량이 설정 임계값보다 작은 소정 영역을 합격 영역으로 판정하고, 상이한 웨이퍼 상의 결함 위치가 동일한 결함의 수량이 설정 임계값 2보다 크거나 같은 소정 영역을 불합격 영역으로 판정한다(도 4에 도시된 소정 영역(30)을 참조).

다른 구체적인 실시예에서, 상기 웨이퍼 상의 결함을 감지하고 제어하는 방법은 하기와 같은 단계를 포함할 수 있다. 복수 개의 300mm이고 적층 설치된 복수 개의 웨이퍼를 제공하고, 복수 개의 적층 설치된 상기 웨이퍼가 차지하는 입체 공간 및 복수 개의 상기 웨이퍼 상의 상기 결함 수량 및 상기 결함 위치를 기반으로 3차원 결함 분포도를 구성하며, 복수 개의 웨이퍼가 차지하는 공간을 하나의 소정 영역으로 한 다음, 상기 소정 영역 중 상이한 웨이퍼 상의 결함 위치가 동일한 결함의 수량을 통계하고, 설정 임계값 2와 비교하여, 상이한 웨이퍼 상의 결함 위치가 동일한 결함의 수량이 2보다 크거나 같으면, 상기 소정 결함이 상기 웨이퍼의 제조 가공 프로세스로부터 유래되는 것으로 판정한다.

본 발명의 실시예에 따르면, 각각의 웨이퍼 상의 결함 수량, 결함 유형 및 결함 위치는 통상적인 방법을 사용하여 검출될 수 있고, 예를 들어, 결정 오리지널 파티클, 피트, 입자, 스크래치, 명시야 결함 및 슬립 등 결함은 레이저 스캐닝(예컨대, KLA SP 시리즈, Hitachi LS 시리즈 레이저 스캐닝 기기를 사용), SIRD 검출, 적외선 스캐닝 등 방식으로 검출될 수 있으며, 기공은 적외선 스캐닝, X-ray 등 방식으로 검출될 수 있고, 검출 후 기기는 검출 데이터를 출력한다. 여기서, 검`출 데이터는 웨이퍼의 이미지일 수 있고, 모든 결함 정보 파일일 수도 있으며, 상기 방법에서는 직접 상기 웨이퍼의 이미지(결함 이미지, 검출 이미지) 또는 결함 정보 파일을 기반으로 결함 분포도를 구성할 수 있다.

다른 구체적인 실시예에서, 상기 웨이퍼 상의 결함을 감지하고 제어하는 방법은, 복수 개의 웨이퍼가 차지하는 공간을 하나의 소정 영역으로 하여 복수 개의 웨이퍼의 이미지를 획득하는 단계 - 상기 복수 개의 웨이퍼는 동일한 결정막대로부터의 웨이퍼이고, 상기 복수 개의 웨이퍼의 에지에는 위치 결정점이 각각 형성됨 -; 상기 복수 개의 웨이퍼의 이미지를 입체화 오버레이 처리하는 단계 - 상기 입체화 오버레이 처리는 상기 복수 개의 웨이퍼의 오버레이 이미지를 획득하도록 상기 위치 결정점을 기반으로 수행됨 -; 상기 오버레이 이미지에서 결함을 찾고, 연속형 결함이 존재하는지 여부를 결정하는 단계 - 상기 연속형 결함은 적어도 두 개의 웨이퍼의 동일한 위치에서 나타나고, 상기 연속형 결함의 존재는 상기 결함이 상기 웨이퍼의 제조 가공 프로세스로부터 유래되는것 임을 나타냄 - 를 포함할 수 있다. 현재, 웨이퍼를 검출하는 종래 방법은 대부분 모놀리식 웨이퍼를 검출하는 것이다. 발명자는 모놀리식 검출이 웨이퍼의 결함을 더욱 독립적으로 만들고, 결함의 통계 분석에 대한 편의성이 양호하지 않으며, 나아가 실제로 연관되는 결함을 분리할 수 있다는 것을 발견하였다. 따라서, 발명자는 모놀리식 웨이퍼에 대한 검출은 다중 웨이퍼 간에 결함이 존재하는 공통성과 연관성을 발견할 수 없어 상기 결함이 발생되는 원인을 분석하는데 어려움을 증가시킨다고 생각하였다. 이를 위해, 동일한 결정막대로부터의 복수 개의 웨이퍼의 이미지를 오버레이 이미지로 통합하고, 오버레이 이미지에서 결함을 찾으며, 적어도 두 개의 웨이퍼의 동일한 위치에 나타나는 연속형 결함이 존재하는지 여부를 결정하는 것이 제안되고, 여기서, 상기 연속형 결함의 존재는 결함이 웨이퍼의 제조 공법으로 유래됨을 나타낸다. 따라서, 본 발명의 상기 실시예의 방법은 각 웨이퍼 상의 결함 사이에 존재하는 공통성 및 연관성을 더욱 편리하고 명확하게 발견할 수 있어, 결함의 통계 분석에 유리하다. 웨이퍼 프로세스에서 생성되는 결함은 가공 기기 또는 부적절한 프로세스로 인해 연속적으로 생성될 수 있으므로, 상기 방법은 각 생산 롯트의 웨이퍼 상의 결함 분포 상황을 모니터링하는데 사용될 수 있고, 연속적으로 생성될 경우 실시간으로 가능한 빨리 발견하고 수정할 수 있어, 생산성을 향상시키고 손실을 줄인다.

구체적으로, 복수 개의 웨이퍼의 이미지를 획득하고, 상기 복수 개의 웨이퍼는 동일한 결정막대로부터의 웨이퍼이며, 상기 복수 개의 웨이퍼의 에지에는 위치 결정점이 각각 형성된다. 상기 복수 개의 웨이퍼의 이미지를 입체화 오버레이 정렬 처리하고, 상기 입체화 오버레이 처리는 상기 복수 개의 웨이퍼의 오버레이 이미지를 획득하도록 상기 위치 결정점을 기반으로 수행된다. 상기 입체화 오버레이 처리 방식은 평행 정렬 처리, 경사 정렬 처리, 회전 정렬 처리 등 방식일 수 있다. 하기 실시예에서 입체화 오버레이 처리는 평행 정렬 처리 방식을 사용하여 설명되며, 상기 기술적 해결수단은 구체적인 정렬 방식의 제한을 받지 않는다.

본 발명의 실시예에 따르면, 복수 개의 웨이퍼의 이미지는 복수 개의 웨이퍼에 대해 영상 처리를 수행하거나 복수 개의 웨이퍼의 데이터 세트에 대해 재구성을 수행하여 획득된다. 즉 하나의 웨이퍼가 제조된 후, 이를 스캔하여 상기 모놀리식 웨이퍼의 입체 이미지 또는 하나의 웨이퍼 데이터 세트에 따라 재구성을 수행하여 획득된 상기 모놀리식 웨이퍼의 입체 이미지를 획득한다.

구체적으로, 각 웨이퍼의 이미지의 에지에는 위치 결정점이 각각 형성되고, 각각의 이미지 상의 위치 결정점을 기반으로, 복수 개의 웨이퍼의 이미지를 고유 순서에 따라 평행 정렬 처리하여, 복수 개의 웨이퍼의 오버레이 이미지를 획득한다.

본 발명의 구체적인 실시예에 따르면, OPENGL 플랫폼 또는 DirectX 플랫폼을 사용하여 복수 개의 웨이퍼의 오버레이 이미지를 작성 할수 있다.

본 발명의 일 구체적인 실시예에 따르면, 오버레이 이미지를 작성하는 것은, 오버레이 이미지 유형을 선택하고 선택된 이미지 파일 또는 자료 파일을 로딩하는 단계; 이미지 파일을 커팅 처리하거나 자료 파일을 이미지 파일로 변환하는 단계; 이미지 파일을 투명화 처리하는 단계; 3D 공간을 구축하고, 상기 3D 공간을 사용하여 이미지 파일을 로딩 및 오버레이하여 오버레이 이미지를 획득하는 단계를 따라 수행된다(도 8을 참조).

본 발명의 구체적인 실시예에 따르면, 상기 단계에서 이미지 파일은 가공 파라미터 및 표면 파라미터를 포함할 수 있다. 여기서, 가공 파라미터는 두께, 곡률, 뒤틀림, 평탄도, 나노토포그래피 등을 포함할 수 있고, 표면 파라미터는 스크래치, 크랙, 선 자국, 기공, 치핑 노치 등을 포함할 수 있다.

본 발명의 구체적인 실시예에 따르면, 상기 방법으로 제조된 오버레이 이미지는 도 9 내지 도 12와 같다. 여기서, 구체적으로, 도 9는 웨이퍼 두께 이미지의 오버레이이고, 도 10은 웨이퍼 포면 나노토폴로지 이미지의 오버레이이며, 도 11은 웨이퍼 SPV 이미지의 오버레이이고, 도 12는 3D 웨이퍼 두께 이미지의 오버레이이다.

구체적으로, 상기 오버레이 이미지에서 결함을 찾고, 연속형 결함이 존재하는지 여부를 결정하며, 상기 연속형 결함은 적어도 두 개의 웨이퍼의 동일한 위치에서 나타나며, 여기서, 상기 연속형 결함의 존재는 상기 결함이 상기 웨이퍼의 제조 공법으로부터 유래됨을 나타낸다.

이로부터, 복수 개의 웨이퍼의 오버레이에 의해 형성된 오버레이 이미지를 관찰함으로써 결함의 연관성을 발견할 수 있다. 예를 들어, 연속되는 몇 개의 웨이퍼 상의 동일한 위치에서 모두 동일한 결함이 나타난다. 나아가, 이 연속되는 결함으로 연관성을 구축하고 연속형 결함으로 정의하여, 상기 연속형 결함이 생성되는 원인이 웨이퍼 제조 공법 중의 어느 단계로부터 유래되는지 분석함으로써, 제조 공법에 대한 최적화 또는 조절을 위해 가이드를 제공할 수 있다.

본 발명의 일 실시예에 따르면, 상기 연속형 결함은 적어도 3개의 웨이퍼 상에 나타나야 한다. 하나 또는 두 개의 웨이퍼 상에 나타난 결함은 우연이거나 랜덤으로 나타난 것일 수도 있으므로 분석할 가치가 없으며, 나아가 이를 연속형 결함으로 확인할 수 없다.

본 발명의 구체적인 실시예에 따르면, 상기 연속형 결함은 바람직하게는 적어도 5개의 웨이퍼 상에 나타난다. 이로부터, 상기 결함은 웨이퍼 제조 과정에서 생성된 것으로 간주할 수 있다. 그 생성 원인을 분석하는 것은 제조 공법을 최적화하고 조절하는 데 더 가치가 있다.

설명해야 할 것은, 상기 연속형 결함의 결정 방법은 전술한 상이한 웨이퍼 상의 결함 위치가 동일한 결함의 결정 방법과 일치하므로, 여기서 더이상 설명하지 않는다.

본 발명의 상기 방법은 웨이퍼 표면 결함 분포를 자동으로 모니터링하고, 표면에 특정 결함이 존재하는 웨이퍼를 효과적으로 차단할 수 있어, 현재의 실리콘 칩 표면 결함 수량의 검출 방법으로 달성할 수 없는 결함 분포를 고려하는 효과를 달성할 수 있어, 클라이언트에서 특정 결함 웨이퍼에 이상이 생기고 클라이언트 수율에 영향을 미치는 문제를 방지하여, 고객의 만족도를 향상시킬 수 있다.

본 발명의 다른 측면에서, 본 발명은 웨이퍼 상의 결함을 자동 감지하고 제어하는 시스템을 제공한다. 본 발명의 실시예에 따르면, 도 5를 참조하면, 상기 시스템은, 적어도 하나의 상기 웨이퍼 상의 결함 정보를 기반으로 결함 분포도를 구성하는 도면 구성 유닛(100); 상기 도면 구성 유닛(100)에 연결되고, 상기 결함 분포도에서 적어도 하나의 소정 영역을 구획하기 위한 영역 구획 유닛(200); 상기 도면 구성 유닛(100) 및 상기 영역 구획 유닛(200)에 연결되고, 각각의 상기 소정 영역 중의 소정 결함의 수량 통계하기 위한 통계 유닛(300); 및 상기 통계 유닛(300)에 연결되고, 각각의 상기 소정 영역 중의 상기 소정 결함의 수량과 설정 임계값을 비교하며, 비교 결과를 기반으로 검출 결과를 결정하기 위한 비교 유닛(400)을 포함한다. 상기 시스템은 웨이퍼 상의 결함을 자동으로 감지하고 적어도 하나의 웨이퍼 상의 결함에 대해 영역 구획 통계 및 제어를 수행할 수 있어, 생산되는 웨이퍼의 품질을 잘 보장하고 수율을 향상시킬 수 있다.

본 발명의 실시예에 따르면, 도 6을 참조하면, 상기 시스템은 상기 비교 유닛(400)에 연결되고, 상기 검출 결과를 출력하기 위한 결과 출력 유닛(500)을 더 포함할 수 있다. 이로써 기술자는 검출 결과를 편히 열람할수 있게 된다.

본 발명의 실시예에 따르면, 전술한 시스템은 전술한 방법을 효과적으로 수행할 수 있고, 여기서, 각 유닛의 구체적인 작업 과정은 모두 앞서 설명된 방법을 참조하여 수행될 수 있으며, 여기서 더이상 설명하지 않는다.

일부 실시예에서, 검출하여 획득한 상기 검출 데이터 파일을 직접 도면 구성 유닛에 입력하여 결함 분포도의 구성을 수행한 다음, 후속되는 단계를 수행할 수 있다. 다른 일부 실시예에서, 도 7을 참조하면, 상기 시스템은 웨이퍼 상의 결함을 검출하기 위한 검출 유닛(600)을 더 포함할 수 있고, 상기 검출 유닛(600)은 도면 구성 유닛에 연결되어, 웨이퍼 상의 결함을 자동으로 검출하고 검출 데이터를 생성할 수 있으며, 그 다음 후속되는 단계를 순차적으로 수행한다.

본 명세서의 설명에서, 용어 “일 실시예”, “일부 실시예”, “예시”, “구체적인 예시” 또는 “일부 예시” 등 설명은 상기 실시예 또는 예시를 결합하여 설명된 구체적인 특징, 구조, 재료 또는 특점이 본 발명의 적어도 하나의 실시예 또는 예시에 포함됨을 의미한다. 본 명세서에서 상기 용어에 대한 예시적인 표현은 반드시 동일한 실시예 또는 예시를 지칭하는 것은 아니다. 또한, 설명된 구체적인 특징, 구조, 재료 또는 특점은 임의의 하나 또는 복수 개의 실시예 또는 예시에서 적절한 방식으로 결합될 수 있다. 또한, 서로 모순되지 않을 경우, 본 기술분야의 통상의 기술자는 본 명세서에서 설명된 상이한 실시예 또는 예시 및 상이한 실시예 또는 예시의 특징을 결합하고 조합할 수 있다.

이상, 본 발명의 실시예를 도시하고 설명하였으나, 상기 실시예는 예시적일 뿐 본 발명을 제한하는 것으로 이해해서는 아니되며, 본 기술분야의 통상의 기술자는 본 발명의 범위 내에 상기 실시예를 변경, 수정, 대체 및 변형시킬 수 있음을 이해해야 한다.

Claims

웨이퍼 상의 결함을 자동 감지하고 제어하는 방법으로서,
적어도 하나의 적층 설치된 웨이퍼를 제공하는 단계;
각각의 상기 웨이퍼 상의 결함 정보를 기반으로 결함 분포도를 구성하는 단계 - 상기 결함 정보는 결함 수량, 결함 유형 및 결함 위치를 포함함 -;
상기 결함 분포도에서 적어도 하나의 소정 영역을 구획하는 단계;
상기 결함 위치를 기반으로 각각의 상기 소정 영역 중의 소정 결함의 수량을 결정하는 단계; 및
각각의 상기 소정 영역 중의 상기 소정 결함의 수량과 설정 임계값을 비교하고, 비교 결과를 기반으로 검출 결과를 결정하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제1항에 있어서,
하나의 상기 웨이퍼의 제1 표면 상의 상기 결함 정보를 기반으로 2차원 결함 분포도를 구성하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제2항에 있어서,
상기 소정 영역은,
상기 제1 표면의 외주선에 의해 제1 원형이 형성되고, 상기 제1 원형과 동심인 복수 개의 제2 원형 및 복수 개의 상기 제1 원형의 직경이 교차하여 복수 개의 상기 소정 영역을 한정해내는 것; 및
상기 소정 영역은 하나의 상기 결함을 원심으로 하여 소정 반경에 따라 획정된 원형 영역이고, 각각의 결함은 하나의 상기 소정 영역에 대응되는 것 중 어느 하나의 조건을 만족하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제2항 또는 제3항에 있어서,
상기 소정 결함의 수량은 상기 소정 영역 중의 모든 결함의 수량의 합이고,
선택적으로, 상기 비교 결과를 기반으로 검출 결과를 결정하는 단계는,
상기 소정 결함의 수량이 설정 임계값보다 작은 상기 소정 영역을 합격 영역으로 판정하고, 상기 소정 결함의 수량이 상기 설정 임계값보다 크거나 같은 상기 소정 영역을 불합격 영역으로 판정하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제2항 내지 제4항 중 어느 한 항에 있어서,
각각의 상기 소정 영역의 면적은 상기 2차원 결함 분포도의 총 면적의 0.5％～5％인 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제1항에 있어서,
복수 개의 상기 웨이퍼가 차지하는 입체 공간 및 복수 개의 상기 웨이퍼 상의 상기 결함 정보를 기반으로 3차원 결함 분포도를 구성하고,
선택적으로, 각각의 상기 소정 영역의 부피는 복수 개의 상기 웨이퍼가 차지하는 입체 공간의 총 부피의 0.5％～5％인 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제6항에 있어서,
상기 소정 영역은,
상기 소정 영역은 복수 개의 상기 웨이퍼가 차지하는 입체 공간인 것; 및
각각의 상기 소정 영역은 하나의 상기 결함을 통과하면서 복수 개의 상기 웨이퍼의 적층 방향에 평행되는 직선을 중심축선으로 하여 소정 바닥면 반경에 따라 획정된 원기둥형 영역이고, 각각의 상기 결함은 하나의 상기 소정 영역에 대응되는 것 중 어느 하나의 조건을 만족하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제6항 또는 제7항에 있어서,
상기 소정 결함의 수량은 상이한 상기 웨이퍼 상의 상기 결함 위치가 동일한 결함의 수량이고,
선택적으로, 상기 비교 결과를 기반으로 검출 결과를 결정하는 단계는,
상기 소정 결함의 수량이 설정 임계값보다 작은 상기 소정 영역을 합격 영역으로 판정하고, 상기 소정 결함의 수량이 상기 설정 임계값보다 크거나 같은 상기 소정 영역을 불합격 영역으로 판정하는 단계; 및
복수 개의 적층 설치된 웨이퍼가 동일한 결정막대로부터의 웨이퍼이고, 상기 소정 결함의 수량이 상기 설정 임계값보다 크거나 같으면, 상기 소정 결함이 상기 웨이퍼의 제조 가공 프로세스로부터 유래된 것으로 판정하는 단계 중 어느 하나를 포함하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제1항, 제6항 내지 제8항 중 어느 한 항에 있어서,
상기 소정 영역은 복수 개의 상기 웨이퍼가 차지하는 입체 공간이고, 상기 방법은,
복수 개의 상기 웨이퍼의 이미지를 획득하는 단계 - 복수 개의 웨이퍼는 동일한 결정막대로부터의 웨이퍼이고, 복수 개의 상기 웨이퍼의 에지에는 위치 결정점이 각각 형성됨 -;
복수 개의 상기 웨이퍼의 이미지를 입체화 오버레이 처리하는 단계 - 상기 입체화 오버레이 처리는 상기 복수 개의 웨이퍼의 오버레이 이미지를 획득하도록 상기 위치 결정점을 기반으로 수행됨 -;
상기 오버레이 이미지에서 결함을 찾고, 연속형 결함이 존재하는지 여부를 결정하는 단계 - 상기 연속형 결함은 적어도 두 개의 웨이퍼의 동일한 위치에서 나타나고, 상기 연속형 결함의 존재는 상기 결함이 상기 웨이퍼의 제조 가공 프로세스로부터 유래됨을 나타냄 - 를 포함하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제9항에 있어서,
상기 복수 개의 웨이퍼의 상기 이미지는 상기 복수 개의 웨이퍼에 대해 영상 처리를 수행하거나 상기 복수 개의 웨이퍼의 데이터 세트에 대해 재구성을 수행하여 획득되는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제9항 또는 제10항에 있어서,
상기 연속형 결함은 적어도 3개의 웨이퍼 상에 나타나고, 바람직하게는 적어도 5개의 웨이퍼 상에 나타나는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제9항 내지 제11항 중 어느 한 항에 있어서,
상기 연속형 결함은 상기 웨이퍼의 에지에 위치하고, 연속형 결함은,
X-Y-Z 공간 직각 좌표계를 구성하고, 상기 오버레이 이미지의 표면을 Z축에 수직되게 설치하는 단계;
각 결함의 상기 웨이퍼의 에지에서의 대응되는 호 선분을 결정하고, 상기 호 선분의 중심점을 상기 결함의 특성화 포인트로 하는 단계;
상기 특성화 포인트가 상기 X-Y-Z 공간 직각 좌표계에서의 좌표를 결정하는 단계; 및
인접되는 두 개의 웨이퍼 상에서,
(1) 두 개의 특성화 포인트의 x축 및 y축의 좌표 차이가 각각 제1 소정 임계값보다 작은 것; 및
(2) 두 개의 특성화 포인트에 대응되는 호 선분의 상기 오버레이 이미지의 표면 상에서의 투영이 적어도 부분적으로 중첩되는 것 중 적어도 하나의 조건을 만족하는 상기 두 개의 특성화 포인트에 대응되는 두 개의 결함을 상기 연속형 결함으로 하는 단계를 통해 결정되는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제12항에 있어서,
상기 제1 소정 임계값은 상기 두 개의 특성화 포인트에 대응되는 호 선분의 길이를 기반으로 결정되는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제12항 또는 제13항에 있어서,
상기 제1 소정 임계값은 상기 두 개의 특성화 포인트에 대응되는 호 선분 중 더 작은 호 선분의 길이의 50％보다 작은 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제9항에 있어서,
상기 연속형 결함은 상기 웨이퍼의 내부에 위치하고, 상기 방법은,
X-Y-Z 공간 직각 좌표계를 구성하는 단계;
상기 복수 개의 웨이퍼의 데이터 세트를 획득하고, 상기 데이터 세트를 기반으로 상기 X-Y-Z 공간 직각 좌표계에서 상기 복수 개의 웨이퍼의 구조를 재구성하는 단계;
상기 복수 개의 웨이퍼의 각각의 표면 상에서 결함 영역을 각각 결정하는 단계;
상기 결함 영역의 중심점을 상기 결함 영역의 특성화 포인트로 결정하는 단계; 및
인접되는 두 개의 웨이퍼 상에서,
(1) 두 개의 중심점의 x축 및 y축의 좌표 차이가 각각 제2 소정 임계값보다 작은 것; 및
(2) 두 개의 중심점에 대응되는 결함 영역의 상기 오버레이 이미지의 표면 상에서의 투영이 적어도 부분적으로 중첩되는 것 중 적어도 하나의 조건을 만족하는 상기 두 개의 중심점에 대응되는 두 개의 결함 영역을 상기 연속형 결함으로 하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제15항에 있어서,
제2 소정 임계값은 두 개의 결함 영역에 의해 결정될 수 있는 가장 긴 선분에 의해 결정되는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제15항 또는 제16항에 있어서,
상기 제2 소정 임계값은 상기 가장 긴 선분의 50％보다 작은 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
제15항 내지 제17항 중 어느 한 항에 있어서,
상기 결함 영역은 복수 개의 결함 포인트에 의해 형성되는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 방법.
적어도 하나의 상기 웨이퍼 상의 결함 정보를 기반으로 결함 분포도를 구성하는 도면 구성 유닛 - 상기 결함 정보는 결함 수량, 결함 유형 및 결함 위치를 포함함 -;
상기 도면 구성 유닛에 연결되고, 상기 결함 분포도에서 적어도 하나의 소정 영역을 구획하기 위한 영역 구획 유닛;
상기 도면 구성 유닛 및 상기 영역 구획 유닛에 연결되고, 각각의 상기 소정 영역 중의 소정 결함의 수량을 통계하기 위한 통계 유닛; 및
상기 통계 유닛에 연결되고, 각각의 상기 소정 영역 중의 상기 소정 결함의 수량과 설정 임계값을 비교하며, 비교 결과를 기반으로 검출 결과를 결정하기 위한 비교 유닛을 포함하는 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 시스템.
제19항에 있어서,
제1항 내지 제18항 중 어느 한 항에 따른 방법을 수행하기 위한 것을 특징으로 하는 웨이퍼 상의 결함을 자동 감지하고 제어하는 시스템.