KR20220010434A - 에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법 - Google Patents

에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법 Download PDF

Info

Publication number
KR20220010434A
KR20220010434A KR1020210089121A KR20210089121A KR20220010434A KR 20220010434 A KR20220010434 A KR 20220010434A KR 1020210089121 A KR1020210089121 A KR 1020210089121A KR 20210089121 A KR20210089121 A KR 20210089121A KR 20220010434 A KR20220010434 A KR 20220010434A
Authority
KR
South Korea
Prior art keywords
coating film
plasma
processing apparatus
quartz member
cover ring
Prior art date
Application number
KR1020210089121A
Other languages
English (en)
Inventor
도시히코 기쿠치
노부유키 나가야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220010434A publication Critical patent/KR20220010434A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 개시 내용에 의하면, 파티클 발생을 억제하는 에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법을 제공하는데, 에칭 처리 장치는, 기판을 탑재하는 탑재대와, 상기 탑재대를 수용하는 챔버와, 상기 챔버 내에 플라즈마를 생성하는 플라즈마 생성부와, 상기 플라즈마를 생성하는 공간에 배치되는 환형의 석영 부재를 포함하며, 상기 석영 부재는 상기 플라즈마를 생성하는 공간에 노출되는 표면을 덮는 코팅막을 구비하며, 상기 코팅막은 석영과는 다른 재료로 형성되며 10nm 이상 800nm 미만의 두께를 갖는다.

Description

에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법{ETCHING PROCESSING APPARATUS, QUARTZ MEMBER AND PLASMA PROCESSING METHOD}
본 개시 내용은 에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법에 관한 것이다.
챔버 내로 처리 가스를 공급하고, 처리 가스로부터 플라즈마를 생성함으로써, 기판을 에칭 처리하는 에칭 처리 장치가 알려져 있다. 챔버 안에는 석영 부재가 구비되어 있다. 챔버 내 석영 부재의 표면에는, 에칭 처리에 의해 발생한 물질이 퇴적된다. 이러한 퇴적 물질이 석영 부재로부터 떨어짐에 따라 파티클이 발생하며, 이 파티클이 기판 표면 등에 부착할 우려가 있다.
특허문헌 1에는, 처리실 내에 여기된 플라즈마에 의해 피처리체에 대해 소정 처리를 행하는 플라즈마 처리 장치에 실장되며, 상기 처리실 내에 노출되는 노출면을 갖는 석영 부재의 표면 가공 방법으로서, 상기 석영 부재의 노출면은 제1 입자 직경을 갖는 연마 입자에 의해 표면 가공된 후에 산에 의해 웨트 에칭 처리되는 것을 특징으로 하는, 플라즈마 처리 장치용 석영 부재의 가공 방법이 개시되어 있다.
일본국 공개특허공보 특개2003-174017호
일 측면에서, 본 개시 내용은 파티클 발생을 억제하는 에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법을 제공한다.
상기 과제를 해결하기 위해, 일 양태에 의하면, 기판을 탑재하는 탑재대와, 상기 탑재대를 수용하는 챔버와, 상기 챔버 내에 플라즈마를 생성하는 플라즈마 생성부와, 상기 플라즈마를 생성하는 공간에 배치되는 환형의 석영 부재를 포함하며, 상기 석영 부재는 상기 플라즈마를 생성하는 공간에 노출되는 표면을 덮는 코팅막을 구비하며, 상기 코팅막은 석영과는 다른 재료로 형성되며 10nm 이상 800nm 미만의 두께를 갖는 것인 에칭 처리 장치가 제공된다.
일 측면에 의하면, 파티클 발생을 억제하는 에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법을 제공할 수 있다.
도 1은 본 실시형태에 따른 에칭 처리 장치의 일 예를 나타내는 단면 모식도이다.
도 2는 본 실시형태에 따른 커버 링의 사시도이다.
도 3은 본 실시형태에 따른 커버 링의 제작 및 운용을 설명하는 플로우 챠트의 일 예이다.
도 4a 및 도 4b는 본 실시형태에 따른 커버 링을 제작할 때의 커버 링 단면 모식도의 일 예이다.
도 5a 내지 도 5c는 본 실시형태에 따른 커버 링을 운용할 때의 커버 링 단면 모식도의 일 예이다.
도 6은 참고예에 따른 커버 링을 제작할 때의 커버 링 단면 모식도의 일 예이다.
도 7a 및 도 7b는 참고예에 따른 커버 링을 운용할 때의 커버 링 단면 모식도의 일 예이다.
도 8a 및 도 8b는 반응 부생성물막이 퇴적된 후의 커버 링 단면도의 일 예이다.
도 9는 본 실시형태에 따른 커버 링과 참고예에 따른 커버 링에서의 먼지 발생 갯수를 설명하는 그래프의 일 예이다.
도 10a 및 도 10b는 반응 부생성물막이 퇴적된 후의 커버 링 단면도의 일 예이다.
도 11은 플라즈마에 의한 소모율를 나타내는 그래프의 일 예이다.
이하에서는, 도면을 참조하여 본 개시 내용을 실시하기 위한 형태에 대해 설명한다. 각 도면에서, 동일한 구성 부분에 대해서는 동일한 부호를 붙이며 중복되는 설명을 생략하는 경우가 있다.
본 실시형태에 따른 에칭 처리 장치(1)에 대해, 도 1을 이용하여 설명한다. 도 1은 본 실시형태에 따른 에칭 처리 장치(1)의 일 예를 나타내는 단면 모식도이다. 이하의 설명에서, 에칭 처리 장치(1)는, 예를 들어, 기판(W)에 형성된 절연막(SiO2막, SiN막)을 에칭하는 플라즈마 에칭 장치인 것으로 하여 설명한다.
에칭 처리 장치(1)는 챔버(10)를 구비한다. 챔버(10)는 그 안에 내부 공간(10s)이 형성되어 있다. 챔버(10)는 챔버 본체(12)를 포함한다. 챔버 본체(12)는 대략 실린더 형상으로 되어 있다. 챔버 본체(12)는, 예를 들어 알루미늄으로 형성된다. 챔버 본체(12)의 내벽면 상에는 내부식성을 갖는 막이 형성되어 있다. 당해 막은 산화알루미늄, 산화이트륨 등과 같은 세라믹일 수 있다.
챔버 본체(12)의 측벽에는 통로(12p)가 형성되어 있다. 기판(W)은 통로(12p)를 통해 내부 공간(10s)과 챔버(10) 외부 간에 반송된다. 통로(12p)는 챔버 본체(12)의 측벽에 구비되는 게이트 밸브(12g)에 의해 개폐된다.
챔버 본체(12)의 바닥부 상에는 지지부(13)가 구비되어 있다. 지지부(13)는 절연 재료에 의해 형성된다. 지지부(13)는 대략 실린더 형상으로 되어 있다. 지지부(13)는 내부 공간(10s) 안에서 챔버 본체(12)의 바닥부로부터 상방으로 연장되어 있다. 지지부(13)는 상부에 지지대(14)를 구비한다. 지지대(14)는 내부 공간(10s) 안에서 기판(W)을 지지하도록 구성되어 있다.
지지대(14)는 하부 전극(18) 및 정전 척(20)을 구비한다. 지지대(14)는 또한 전극 플레이트(16)를 구비할 수 있다. 전극 플레이트(16)는 알루미늄 등의 도체에 의해 형성되며 대략 원반 형상으로 되어 있다. 하부 전극(18)은 전극 플레이트(16) 상에 구비되어 있다. 하부 전극(18)은 알루미늄 등의 도체에 의해 형성되며 대략 원반 형상으로 되어 있다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은 하부 전극(18) 상에 구비되어 있다. 정전 척(20)의 상면에 기판(W)이 탑재된다. 정전 척(20)은 본체 및 전극을 구비한다. 정전 척(20)의 본체는 대략 원반 형상을 가지며 유전체에 의해 형성된다. 정전 척(20)의 전극은 막 형상의 전극이며 정전 척(20)의 본체 내에 구비되어 있다. 정전 척(20)의 전극은 스위치(20s)를 통해 직류 전원(20p)에 접속되어 있다. 직류 전원(20p)으로부터의 전압이 정전 척(20)의 전극으로 인가되면, 정전 척(20)과 기판(W) 사이에 정전 인력이 발생한다. 이 정전 인력에 의해 기판(W)이 정전 척(20)에 홀딩된다.
하부 전극(18)의 둘레 가장자리부 상에는, 기판(W)의 가장자리를 둘러싸도록 에지 링(25)이 배치된다. 에지 링(25)은 기판(W)에 대한 플라즈마 처리의 면내 균일성을 향상시킨다. 에지 링(25)은 실리콘, 탄화실리콘, 석영 등에 의해 형성될 수 있다.
또한, 에지 링(25)의 바깥쪽에는, 에지 링(25)을 둘러싸도록 커버 링(26)이 구비되어 있다. 커버 링(26)은, 예를 들어, 석영 등과 같은 절연체에 의해 구성된다. 커버 링(26)은 지지부(13)의 상면 및 하부 전극(18)의 측벽을 플라즈마로부터 보호한다. 커버 링(26)은 교환할 수 있도록 구성되어 있다.
하부 전극(18)의 내부에는 유로(18f)가 구비되어 있다. 챔버(10) 외부에 구비되어 있는 칠러 유닛(미도시)으로부터 배관(22a)을 통해 열교환 매체(예를 들어, 냉매)가 유로(18f)로 공급된다. 유로(18f)로 공급된 열교환 매체는 배관(22b)을 통해 칠러 유닛으로 돌아온다. 에칭 처리 장치(1)에서는, 정전 척(20) 상에 탑재된 기판(W)의 온도가 열교환 매체와 하부 전극(18)의 열교환에 의해 조정된다.
에칭 처리 장치(1)에는 가스 공급 라인(24)이 구비되어 있다. 가스 공급 라인(24)을 통해, 전열 가스 공급 기구로부터의 전열 가스(예를 들어, He 가스)가 정전 척(20) 상면과 기판(W) 뒷면 사이로 공급된다.
에칭 처리 장치(1)는 또한 상부 전극(30)을 구비한다. 상부 전극(30)은 지지대(14) 상방에 구비되어 있다. 상부 전극(30)은 부재(32,33)를 사이에 두고 챔버 본체(12) 상부에 의해 지지되어 있다. 부재(32,33)는 절연성을 갖는 재료에 의해 형성된다. 상부 전극(30) 및 부재(32,33)는 챔버 본체(12)의 상부 개구를 막고 있다. 부재(33)는 천정판(34)을 둘러싸도록 천정판(34) 바깥쪽에 구비되어 있다. 부재(33)는 내부 공간(10s)으로 노출되어 있으며 예를 들어 석영 등의 절연체에 의해 구성된다. 부재(32,33)를 별도의 부품으로 함으로써, 플라즈마에 의해 소모되는 부재(33)를 교환할 수 있도록 구성되어 있다.
상부 전극(30)은 천정판(34)과 지지체(36)를 포함할 수 있다. 천정판(34)의 하면은 내부 공간(10s)쪽의 하면이며 내부 공간(10s)의 경계를 결정한다. 천정판(34)은 발생하는 주울열이 적은 저저항 도전체 또는 반도체에 의해 형성될 수 있다. 천정판(34)은 천정판(34)을 두께 방향으로 관통하는 복수 개의 가스 토출 구멍(34a)을 갖는다.
지지체(36)는 천정판(34)을 탈착 가능하게 지지한다. 지지체(36)는 알루미늄 등과 같은 도전성 재료에 의해 형성된다. 지지체(36)의 내부에는 가스 확산실(36a)이 구비되어 있다. 지지체(36)는 가스 확산실(36a)로부터 아랫쪽으로 연장되는 복수 개의 가스 구멍(36b)을 구비한다. 복수 개의 가스 구멍(36b)은 복수 개의 가스 토출 구멍(34a)에 각각 연통되어 있다. 지지체(36)에는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는 가스 확산실(36a)에 접속되어 있다. 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42), 유량 제어기군(44), 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(42), 유량 제어기군(44)은 가스 공급부를 구성한다. 가스 소스군(40)은 복수 개의 가스 소스를 포함한다. 밸브군(42)은 복수 개의 개폐 밸브를 포함한다. 유량 제어기군(44)은 복수 개의 유량 제어기를 포함한다. 유량 제어기군(44)의 복수 개의 유량 제어기 각각은 매스 플로우 컨트롤러 또는 압력 제어식 유량 제어기이다. 가스 소스군(40)의 복수 개의 가스 소스 각각은 밸브군(42)의 대응하는 개폐 밸브 및 유량 제어기군(44)의 대응하는 유량 제어기를 사이에 두고 가스 공급관(38)에 접속되어 있다.
에칭 처리 장치(1)에서는, 챔버 본체(12)의 내벽면 및 지지부(13)의 외주를 따라 실드(46)가 탈착 가능하게 구비되어 있다. 이로써 실드(46)는 교환할 수 있도록 구성되어 있다. 실드(46)는 챔버 본체(12)에 반응 부생성물이 부착하는 것을 방지한다. 실드(46)는, 예를 들어 알루미늄으로 형성된 모재의 표면(내주면)에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은 알루마이트(alumite), 산화이트륨 등과 같은 세라믹에 의해 형성될 수 있다.
지지부(13)와 챔버 본체(12) 측벽의 사이에는 배플 플레이트(48)가 구비되어 있다. 배플 플레이트(48)는, 예를 들어 알루미늄으로 형성된 모재의 표면에 내부식성을 갖는 막(산화이트륨 등의 막)을 형성하여 구성된다. 배플 플레이트(48)에는 복수 개의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 아랫쪽이면서 챔버 본체(12)의 바닥부에는 배기구(12e)가 구비되어 있다. 배기구(12e)에는 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 조정 밸브 및 터보 분자 펌프 등과 같은 진공 펌프를 포함한다.
에칭 처리 장치(1)는 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 구비한다. 제1 고주파 전원(62)은 제1 고주파 전력을 발생시키는 전원이다. 제1 고주파 전력은 플라즈마 생성에 적합한 주파수를 갖는다. 제1 고주파 전력의 주파수는 예를 들어 27MHz~100MHz이다. 제1 고주파 전원(62)은 정합기(66) 및 전극 플레이트(16)를 사이에 두고 하부 전극(18)에 접속되어 있다. 정합기(66)는 제1 고주파 전원(62)의 출력 임피던스와 부하쪽(하부 전극(18)쪽) 임피던스를 정합시키기 위한 회로를 갖는다. 한편, 제1 고주파 전원(62)은 정합기(66)를 사이에 두고 상부 전극(30)에 접속될 수도 있다. 제1 고주파 전원(62)은 일 예로서 플라즈마 생성부를 구성하고 있다.
제2 고주파 전원(64)은 제2 고주파 전력을 발생시키는 전원이다. 제2 고주파 전력은 제1 고주파 전력의 주파수보다 낮은 주파수를 갖는다. 제1 고주파 전력과 함께 제2 고주파 전력이 사용되는 경우에는, 제2 고주파 전력은 이온을 기판(W)으로 끌어당기기 위한 바이어스용 고주파 전력으로서 사용된다. 제2 고주파 전력의 주파수는 예를 들어 400kHz~13.56MHz이다. 제2 고주파 전원(64)은 정합기(68) 및 전극 플레이트(16)를 사이에 두고 하부 전극(18)에 접속되어 있다. 정합기(68)는 제2 고주파 전원(64)의 출력 임피던스와 부하쪽(하부 전극(18)쪽) 임피던스를 정합시키기 위한 회로를 갖는다.
한편, 제1 고주파 전력을 사용하지 않고 제2 고주파 전력을 사용함으로써, 즉, 단일의 고주파 전력만을 사용하여 플라즈마를 생성할 수도 있다. 이 경우에 제2 고주파 전력의 주파수는 13.56MHz보다 큰 주파수, 예를 들어 40MHz일 수 있다. 에칭 처리 장치(1)는 제1 고주파 전원(62) 및 정합기(66)를 구비하지 않을 수도 있다. 제2 고주파 전원(64)은 일 예로서 플라즈마 생성부를 구성한다.
에칭 처리 장치(1)에서는, 가스가 가스 공급부로부터 내부 공간(10s)으로 공급되어 플라즈마를 생성한다. 또한, 제1 고주파 전력 및/또는 제2 고주파 전력이 공급됨으로써, 상부 전극(30)과 하부 전극(18)의 사이에 고주파 전계가 생성된다. 생성된 고주파 전계가 플라즈마를 생성한다.
에칭 처리 장치(1)는 전원(70)을 구비한다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은 내부 공간(10s) 안에 존재하는 양이온을 천정판(34)으로 끌어당기기 위한 전압을 상부 전극(30)에 인가한다.
에칭 처리 장치(1)는 또한 제어부(80)를 구비할 수 있다. 제어부(80)는 프로세서, 메모리 등의 기억부, 입력 장치, 표시 장치, 신호 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는 에칭 처리 장치(1)의 각 부를 제어한다. 제어부(80)에서는, 오퍼레이터가 에칭 처리 장치(1)를 관리하기 위해 입력 장치를 이용하여 지령 입력 조작 등을 할 수 있다. 또한, 제어부(80)에서는, 에칭 처리 장치(1)의 가동 상황을 가시화하여 표시 장치에 의해 표시할 수 있다. 또한, 기억부에는 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은 에칭 처리 장치(1)에서 각종 처리를 실행하기 위해 프로세서에 의해 실행된다. 프로세서가 제어 프로그램을 실행하여 레시피 데이터에 따라 에칭 처리 장치(1)의 각 부를 제어한다.
에칭 처리 장치(1)의 동작의 일 예에 대해 설명한다. 기판(W)에는 에칭 대상막으로서 절연막(SiO2막, SiN막 등)이 형성되어 있다. 또한, 절연막 상에는 개구를 갖는 마스크가 형성되어 있다.
제어부(80)는 가스 소스군(40), 밸브군(42), 유량 제어기군(44)을 제어함으로써 가스 구멍(36b)으로부터 내부 공간(10s)으로 에칭 가스 및 아르곤 가스를 공급한다. 에칭 가스로는 플루오로카본, 하이드로플루오로카본 등이 사용된다. 플루오로카본은, 예를 들어 CF4, C4F6, C4F8이며, 하이드로플루오로카본은, 예를 들어 CHF3, CH2F2이다. 또한, 제어부(80)는 제1 고주파 전원(62)을 제어함으로써 플라즈마를 생성하기 위한 제1 고주파 전력을 하부 전극(18)에 인가한다. 또한, 제어부(80)는 제2 고주파 전원(64)을 제어함으로써 이온을 기판(W)으로 끌어당기기 위한 제2 고주파 전력을 하부 전극(18)에 인가한다.
이로써 내부 공간(10s)에 생성된 플라즈마에 의해 마스크를 통해 절연막이 에칭된다. 또한, 내부 공간(10s)에 생성된 플라즈마에 의해 에지 링(25), 커버 링(26), 부재(33), 실드(46) 등이 소모된다.
한편, 절연막이 에칭될 때에는 반응 부생성물이 생성된다. 반응 부생성물로는, 예를 들어 플루오로카본, 탄화수소 등이 생성된다. 반응 부생성물은 배기 장치(50)에 의해 내부 공간(10s)으로부터 배출된다. 또한, 반응 부생성물의 일부는 에지 링(25), 커버 링(26), 부재(33), 실드(46) 등에 부착된다.
이어서, 본 실시형태에 따른 커버 링(26)에 대해, 도 2 내지 도 5c를 이용하여 설명한다. 도 2는 본 실시형태에 따른 커버 링(26)의 사시도이다.
커버 링(26)은 기판(W)을 둘러싸도록 구비되는 원환 부재이다. 커버 링(26)은, 도 4b에 나타내는 바와 같이, 베이스 부재(200)와 코팅막(210)을 구비한다.
도 3은 본 실시형태에 따른 커버 링(26)의 제작 및 운용을 설명하는 플로우 챠트의 일 예이다. 도 4a 및 도 4b는 본 실시형태에 따른 커버 링(26) 제작시의 커버 링(26)의 A-A 단면 모식도의 일 예이다. 도5a~도5c는 본 실시형태에 따른 커버 링(26) 운용시의 커버 링(26)의 A-A 단면 모식도의 일 예이다.
단계 S101에서 석영제 커버 링(26)의 베이스 부재(200)를 제작한다(도 4a 참조).
단계 S102에서 석영제 커버 링(26)의 베이스 부재(200) 표면에 코팅막(210)을 형성한다(도 4b 참조). 코팅막(210)은 석영 부재에 비해 퇴적되는 반응 부생성물과의 밀착성이 큰 막 및/또는 반응 부생성물의 퇴적을 억제하는 막으로 형성된다.
여기에서 코팅막(210)은, 커버 링(26)을 에칭 처리 장치(1)에 배치했을 때에 플라즈마를 생성하는 공간(내부 공간(10s))에 노출되는 표면 전체를 덮도록 형성된다. 또한, 코팅막(210)은 도5a 내지 도5c에서 후술하는 영역(301)과 영역(302)에 걸쳐 형성된다.
또한, 코팅막(210)은 석영과는 다른 재료로 형성되며 10nm 이상 800nm 미만의 두께로 되어 있다. 또한, 코팅막(210)은 후술하는 시즈닝(seasoning) 처리에 의해 제거될 때에 배기 장치(50)에 의해 내부 공간(10s)으로부터 배출되기 쉽도록 가벼운 원소로 구성된다. 다만, 기판(W)을 오염시키는 오염원이 될 수 있는 원소(예를 들어 Al)는 포함하지 않는 것이 바람직하다. 구체적으로, C, Si, F, N, O, B 중 어느 것만을 포함하는 막으로 구성되는 바, 예를 들어, C, Si, F, N, O, B 중 어느 하나를 포함하는 화합물로 구성될 수 있다. 보다 구체적으로, 코팅막(210)은 SiC, Si3N4, B4C, C(카본막) 중 어느 막임이 바람직하다.
또한, 코팅막(210)은, ALD, PVD 또는 CVD에 의해 성막함으로써 원하는 박막을 형성할 수 있다.
단계 S103에서 에칭 처리 장치(1)에 커버 링(26)을 설치한다. 한편, 전술한 단계 S101 및 단계 S102를 커버 링 제작 공정이라고도 한다. 또한, 이하의 단계 S104 및 단계 S105를 커버 링 운용 공정이라고도 한다.
단계 S104에서 에칭 처리 장치(1)의 시즈닝 처리를 실시한다. 시즈닝 처리에서는, 가스 소스군(40)으로부터 내부 공간(10s)으로 시즈닝 가스(프로세스 가스)를 공급하여 내부 공간(10s) 안에 플라즈마를 생성함으로써 에칭 처리 장치(1)의 시즈닝 처리를 실시한다.
도 5a는 에칭 처리 장치(1)의 시즈닝 처리에 있어 커버 링(26) 단면도의 일 예를 나타낸다. 내부 공간(10s)에 플라즈마(300)를 생성함으로써, 플라즈마(300)에 가까운 쪽 영역(301)에서는 코팅막(210)이 시즈닝 처리에 의해 소실된다. 한편으로, 플라즈마(300)에서 먼 쪽 영역(302)에서는 코팅막(210)이 잔존한다. 이 때 코팅막(210)이 두꺼우면, 시즈닝 처리에 의해 영역(301)의 코팅막(210)이 소실되지 않고, 그 후에 행해지는 기판 처리(에칭 처리)시에 소실될 수가 있다. 영역(301)에서의 코팅막(210) 소실 전후로 기판(W)의 주변 환경이 변화하므로, 기판 처리에 영향을 미칠 우려가 있다. 따라서 코팅막(210)은 박막인 것이 바람직하다. 시즈닝 처리에 의해 영역(301)의 코팅막(210)이 확실하게 소실될 수 있는 막두께로는, 800nm 미만임이 바람직하다. 다만, 지나치게 얇으면, 영역(302)에서 코팅이 충분하게 이루어지지 않아 베이스 부재(200)가 노출될 수 있다. 베이스 부재(200)를 노출시키지 않고 충분히 코팅하려면, 코팅막(210)의 두께를 적어도 10nm 이상으로 하는 것이 바람직하다. 따라서, 코팅막(210)은 10nm 이상 800nm 미만의 박막으로 하는 것이 바람직하다. 이로써, 영역(301)의 코팅막(210)을 신속하게 소실시킬 수 있으며, 영역(302)에서 베이스 부재(200)가 노출되지 않을 정도의 충분한 코팅을 행할 수가 있다.
단계 S105에서 에칭 처리 장치(1)의 기판 처리를 실시한다. 기판 처리에서는, 챔버(10)의 기판(W)을 반송하여 지지대(14)에 탑재한다. 에칭 가스(프로세스 가스)를 가스 소스군(40)으로부터 내부 공간(10s)으로 공급하고 내부 공간(10s) 안에 플라즈마를 생성함으로써, 지지대(14)에 의해 지지된 기판(W)에 대해 에칭 처리를 한다.
여기에서 플라즈마(300)에 가까운 쪽 영역(301)은, 커버 링(26) 표면에 부착된 반응 부생성물의 에칭율이 반응 생성물의 데포(depo)율보다 높은 영역이다. 영역(301) 내의 커버 링(26) 표면에서는 부착된 반응 부생성물이 플라즈마에 의해 에칭되어, 커버 링(26) 표면이 노출된 상태를 유지한다. 또한, 영역(301)보다 바깥쪽의 영역(302)은, 커버 링(26) 표면에 부착된 반응 부생성물의 에칭율이 반응 부생성물의 데포율보다 낮은 영역이다. 영역(302) 내의 커버 링(26) 표면에서는 부착된 반응 부생성물에 의해 커버 링(26) 표면이 덮여 간다.
도 5b는 기판 처리 초기 상태에서의 커버 링(26)의 단면도의 일 예를 나타낸다. 도 5c는 기판 처리 후기 상태에서의 커버 링(26)의 단면도의 일 예를 나타낸다. 여기에서, 반응 부생성물의 데포율이 반응 부생성물의 에칭율보다 높은 영역(302)에서 코팅막(210) 상에 반응 부생성물이 퇴적하여 반응 부생성물막(350)이 형성된다.
참고예에 따른 커버 링(26C)에 대해, 도 6 내지 도 7b를 이용하여 설명한다. 도 6은 참고예에 따른 커버 링(26C)을 제작할 때의 커버 링(26)의 단면 모식도의 일 예이다. 도 7a 및 도 7b는 참고예에 따른 커버 링(26C)을 운용할 때의 커버 링(26)의 단면 모식도의 일 예이다. 그 중에서 도 7a는 기판 처리 초기 상태에서의 커버 링(26C) 단면도의 일 예를 나타내고, 도 7b는 기판 처리 후기 상태에서의 커버 링(26C) 단면도의 일 예를 나타낸다.
도 6에 나타내는 바와 같이, 참고예에 따른 커버 링(26C)은 베이스 부재(200)로 형성된다. 즉, 참고예에 따른 커버 링(26C)은, 본 실시형태에 따른 커버 링(26)과 비교하면 코팅막(210)을 갖지 않는다는 점에서 서로 다르다. 또한, 커버 링(26C)의 제작 공정은 단계 S102를 포함하지 않는다.
참고예의 커버 링(26C)의 운용 공정에서는, 도 7a에 나타내는 바와 같이, 기판 처리의 초기 상태에서부터 커버 링(26C)의 영역(302)에 반응 부생성물막(350)이 성막된다. 그리고, 도 7b에 나타내는 바와 같이, 후기 상태에서 반응 부생성물막(350)의 두께가 증가한다.
여기에서는, 참고예에 따른 커버 링(26C)과 대비하면서 본 실시형태에 따른 커버 링(26)의 효과를 설명한다.
<제1 실시예>
제1 실시예에서는, 에칭 처리 장치(1)의 에칭 가스로서 CF4/O2를 희석시킨 가스를 사용하여 기판(W)의 에칭 처리를 실시하였다. 이렇게 하여, 본 실시형태에 따른 SiC 코팅막(210)을 갖는 커버 링(26) 및 참고예에 따른 코팅막(210)을 갖지 않는 커버 링(26C)의 영역(302)에 반응 부생성물막(350)을 퇴적시켰다. 도 8a 및 도 8b는 반응 부생성물막(350)이 형성된 후의 커버 링 단면도의 일 예이다. 그 중에서 도 8a는 본 실시형태에 따른 커버 링(26)의 예를 나타내고, 도 8b는 참고예에 따른 커버 링(26C)의 예를 나타낸다.
이러한 가스 조건 하에, 참고예에 따른 커버 링(26C)에서는, 도 8b에 나타내는 바와 같이 커버 링(26C)과 반응 부생성물막(350)의 계면에 보이드(351)가 발생하였다. 따라서, 커버 링(26)과 반응 부생성물막(350)의 계면 밀착성이 저하되어 반응 부생성물막(350)의 박리가 발생할 우려가 있다.
이에 대해, 도 8a에 나타내는 바와 같이 본 실시형태에 따른 커버 링(26)에서는, 커버 링(26)과 반응 부생성물막(350)의 계면에 보이드가 관측되지 않았다. 즉, 본 실시형태에 따른 커버 링(26)에서는 커버 링(26)과 반응 부생성물막(350)의 계면 밀착성이 향상된 것이다. 따라서, 반응 부생성물막(350)의 박리를 억제할 수가 있다.
도 9는 본 실시형태에 따른 SiC 코팅막(210)을 갖는 커버 링(26)과 참고예에 따른 코팅막(210)을 갖지 않는 커버 링(26C)에서의 먼지 발생 갯수를 설명하는 그래프의 일 예이다. 이는 반응 부생성물막(350)이 퇴적된 본 실시형태에 따른 커버 링(26) 및 참고예에 따른 커버 링(26C)에 대해 초음파를 조사하여 박리 분쇄된 반응 부생성물의 입자 갯수를 측정한 결과이다.
도 9에 나타내는 바와 같이, 본 실시형태에 따른 커버 링(26)에서는, 코팅막(210)을 구비함으로써 반응 부생성물막(350)과의 계면 밀착성이 향상되어 반응 부생성물의 입자 갯수를 저감시킬 수 있음이 확인되었다.
<제2 실시예>
제2 실시예에서는, 에칭 처리 장치(1)의 에칭 가스로서 CF계/O2를 희석시킨 가스를 사용하여 기판(W)의 에칭 처리를 실시하였다. 이렇게 하여, 본 실시형태에 따른 커버 링(26) 및 참고예에 따른 커버 링(26C)의 영역(302)에 반응 부생성물막(350)을 퇴적시켰다. 도 10a 및 도 10b는 반응 부생성물막(350)이 형성된 후의 커버 링 단면도의 일 예이다. 그 중에서 도 10a는 본 실시형태에 따른 SiC 코팅막(210)을 갖는 커버 링(26)의 예를 나타내고, 도 10b는 참고예에 따른 코팅막(210)을 갖지 않는 커버 링(26C)의 예를 나타낸다.
이러한 가스 조건 하에, 도 10a 및 도 10b에 나타내는 바와 같이 기둥 형상의 반응 부생성물이 형성되었다. 기둥 형상의 반응 부생성물의 크기를 비교하면, 도 10b에 나타내는 참고예에 따른 커버 링(26C)에서는, 선단 쪽이 큼직한 기둥 형상의 반응 부생성물이 길다랗게 형성되어 있다. 그리하여, 기둥 형상의 반응 부생성물이 끊어지기 쉽기 때문에, 반응 부생성물이 비산하여 먼지가 발생할 우려가 있다.
이에 대해, 도 10a에 나타내는 본 실시형태에 따른 커버 링(26)에서는, 기단이 두껍고 선단이 가는 기둥 형상(뿔 형상)의 반응 부생성물이 짤막하게 형성되어 있다. 그리하여, 기둥 형상의 반응 부생성물이 끊어지기 어렵기 때문에, 반응 부생성물이 비산하여 먼지가 발생하는 것을 억제할 수 있다.
이어서, 시즈닝 처리시의 코팅막(210) 소실에 대해, 도 11을 이용하여 설명한다. 도 11은 플라즈마에 의한 소모율을 나타내는 그래프의 일 예이다. 여기에서는, 내플라즈마성이 좋은 보호막으로 사용되는 Y2O3와, 베이스 부재(200)로 사용되는 Si와, 코팅막(210)의 일 예인 SiC에서의 플라즈마에 의한 소모율을 나타낸다.
코팅막(210)은 보호막(Y2O3)에 비해 소모율이 높다. 그러므로, 영역(301)에서의 코팅막(210)을 신속하게 소실시킬 수 있다. 이 때, 기판이 처리되는(S105) 동안 내부 공간(10s)에 노출되는 표면이 SiC(코팅막(210))에서 Si(베이스 부재(200))로 변화하면, 기판 처리에 영향을 미칠 우려가 있다. 그러나, 본 실시형태에 따른 커버 링(26)에서는, 시즈닝하는 동안에 영역(301)에서의 코팅막(210)을 신속하게 소실시킬 수 있으므로, 기판 처리에 미치는 영향을 억제할 수가 있다.
한편, 영역(301,302) 간의 경계는 프로세스 조건 등에 따라 변화한다. 이에 대해, 전체면이 코팅막(210)으로 덮인 커버 링(26)에 단계 S104의 시즈닝 처리를 실시함으로써, 영역(301)의 코팅막(210)을 소실시킬 수가 있다.
이상에서, 에칭 처리 장치(1)의 실시형태 등에 대해 설명하였으나, 본 개시 내용은 상기 실시형태 등에 한정되는 것이 아니며, 청구범위에 기재된 본 개시 내용 요지의 범위 내에서 다양한 변형, 개량이 가능하다.
표면이 코팅막(210)으로 덮이는 환형의 석영 부재로서 커버 링(26)을 예로 들어 설명하였으나, 이에 한정되는 것이 아니다. 지지대(14) 상방에 구비되는 원환 부재인 부재(보호 링)(33)의 표면에 코팅막을 설치할 수도 있다.
본원은 일본 특허청에 2020년 7월 17일에 출원된 특허출원 2020-123270호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용을 참조로써 여기에 원용한다.

Claims (20)

  1. 기판을 탑재하는 탑재대와,
    상기 탑재대를 수용하는 챔버와,
    상기 챔버 내에 플라즈마를 생성하는 플라즈마 생성부와,
    상기 플라즈마를 생성하는 공간에 배치되는 환형의 석영 부재를 포함하며,
    상기 석영 부재는 상기 플라즈마를 생성하는 공간에 노출되는 표면을 덮는 코팅막을 구비하며,
    상기 코팅막은 석영과는 다른 재료로 형성되며 10nm 이상 800nm 미만의 두께를 갖는 것인 에칭 처리 장치.
  2. 제1항에 있어서,
    상기 코팅막은 C, Si, F, N, O, B 중 어느 하나를 포함하는 화합물로 구성되는 것인 에칭 처리 장치.
  3. 제2항에 있어서,
    상기 코팅막은 SiC, Si3N4, B4C 중 어느 하나로 구성되는 것인 에칭 처리 장치.
  4. 제3항에 있어서,
    상기 코팅막은 SiC로 구성되는 것인 에칭 처리 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 기판을 둘러싸도록 구비된 에지 링을 더 포함하고,
    상기 환형의 석영 부재는 상기 에지 링을 둘러싸도록 구비되는 것인 에칭 처리 장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 탑재대의 상방에 구비된 상부 전극을 더 포함하고,
    상기 환형의 석영 부재는 상기 탑재대의 상방에 구비되며 상기 상부 전극을 지지하는 것인 에칭 처리 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 코팅막은 ALD, PVD, CVD 중 어느 하나에 의해 형성되는 것인 에칭 처리 장치.
  8. 기판을 탑재하는 탑재대와, 상기 탑재대를 수용하는 챔버와, 상기 챔버 내에 플라즈마를 생성하는 플라즈마 생성부를 포함하는 에칭 처리 장치에 사용되며, 상기 플라즈마를 생성하는 공간에 배치되는 환형의 석영 부재로서,
    석영으로 형성되는 환형의 기재와,
    상기 플라즈마를 생성하는 공간에 노출되는 상기 기재의 표면을 덮는 코팅막을 포함하며,
    상기 코팅막은 석영과는 다른 재료로 형성되며 10nm 이상 800nm 미만의 두께를 갖는 것인 환형의 석영 부재.
  9. 제8항에 있어서,
    상기 코팅막은 C, Si, F, N, O, B 중 어느 하나를 포함하는 화합물로 구성되는 것인 환형의 석영 부재.
  10. 제9항에 있어서,
    상기 코팅막은 SiC, Si3N4, B4C 중 어느 하나로 구성되는 것인 환형의 석영 부재.
  11. 제10항에 있어서,
    상기 코팅막은 SiC로 구성되는 것인 환형의 석영 부재.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    상기 코팅막은 ALD, PVD, CVD 중 어느 하나에 의해 형성되는 것인 환형의 석영 부재.
  13. 환형의 석영 부재에 두께가 10nm 이상 800nm 미만인 코팅막을 형성하는 공정과,
    상기 환형의 석영 부재를 에칭 처리 장치에 설치하는 공정과,
    상기 에칭 처리 장치 내에서 플라즈마를 생성함으로써 상기 환형의 석영 부재의 상기 코팅막의 일부를 제거하는 공정과,
    상기 에칭 처리 장치에 기판을 반입하는 공정과,
    상기 기판을 에칭 처리하는 공정을 포함하는 플라즈마 처리 방법.
  14. 제13항에 있어서,
    상기 코팅막은 C, Si, F, N, O, B 중 어느 하나를 포함하는 화합물로 구성되는 것인 플라즈마 처리 방법.
  15. 제14항에 있어서,
    상기 코팅막은 SiC, Si3N4, B4C 중 어느 하나로 구성되는 것인 플라즈마 처리 방법.
  16. 제15항에 있어서,
    상기 코팅막은 SiC로 구성되는 것인 플라즈마 처리 방법.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서,
    상기 에칭 처리 장치는 상기 기판을 둘러싸도록 구비된 에지 링을 포함하고,
    상기 환형의 석영 부재는 상기 에지 링을 둘러싸도록 구비되는 것인 플라즈마 처리 방법.
  18. 제13항 내지 제16항 중 어느 한 항에 있어서,
    상기 에칭 처리 장치는, 상기 기판을 탑재하는 탑재대와, 상기 탑재대의 상방에 구비된 상부 전극을 포함하고,
    상기 환형의 석영 부재는 상기 탑재대의 상방에 구비되며 상기 상부 전극을 지지하는 것인 플라즈마 처리 방법.
  19. 제13항 내지 제18항 중 어느 한 항에 있어서,
    상기 코팅막은 ALD, PVD, CVD 중 어느 하나에 의해 형성되는 것인 플라즈마 처리 방법.
  20. 제13항 내지 제19항 중 어느 한 항에 있어서,
    상기 환형의 석영 부재의 상기 코팅막의 일부를 제거하는 공정에서는, 상기 환형의 석영 부재의 내주쪽의 상기 코팅막을 제거하는 것인 플라즈마 처리 방법.
KR1020210089121A 2020-07-17 2021-07-07 에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법 KR20220010434A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020123270A JP7503951B2 (ja) 2020-07-17 2020-07-17 エッチング処理装置、石英部材及びプラズマ処理方法
JPJP-P-2020-123270 2020-07-17

Publications (1)

Publication Number Publication Date
KR20220010434A true KR20220010434A (ko) 2022-01-25

Family

ID=79292729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210089121A KR20220010434A (ko) 2020-07-17 2021-07-07 에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법

Country Status (5)

Country Link
US (1) US20220020596A1 (ko)
JP (1) JP7503951B2 (ko)
KR (1) KR20220010434A (ko)
CN (1) CN113948363A (ko)
TW (1) TW202209477A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102585287B1 (ko) * 2020-09-08 2023-10-05 세메스 주식회사 기판 처리 장치 및 이의 커버링
US11515195B2 (en) * 2020-10-26 2022-11-29 Applied Materials, Inc. Semiconductor chamber components with high-performance coating

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174017A (ja) 2001-09-25 2003-06-20 Tokyo Electron Ltd プラズマ処理装置用石英部材の加工方法，プラズマ処理装置用石英部材およびプラズマ処理装置用石英部材が実装されたプラズマ処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638917B1 (ko) * 2000-05-17 2006-10-25 동경 엘렉트론 주식회사 처리 장치 부품의 조립 기구 및 그 조립 방법
US9711334B2 (en) * 2013-07-19 2017-07-18 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based thin film coatings on process rings
US9850573B1 (en) 2016-06-23 2017-12-26 Applied Materials, Inc. Non-line of sight deposition of erbium based plasma resistant ceramic coating
US10460978B2 (en) * 2017-03-08 2019-10-29 Lam Research Corporation Boltless substrate support assembly
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
JP2020072190A (ja) 2018-10-31 2020-05-07 東京エレクトロン株式会社 洗浄方法及び洗浄システム
JP2022117671A (ja) * 2021-02-01 2022-08-12 東京エレクトロン株式会社 収納容器及び処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174017A (ja) 2001-09-25 2003-06-20 Tokyo Electron Ltd プラズマ処理装置用石英部材の加工方法，プラズマ処理装置用石英部材およびプラズマ処理装置用石英部材が実装されたプラズマ処理装置

Also Published As

Publication number Publication date
CN113948363A (zh) 2022-01-18
JP2022019436A (ja) 2022-01-27
TW202209477A (zh) 2022-03-01
US20220020596A1 (en) 2022-01-20
JP7503951B2 (ja) 2024-06-21

Similar Documents

Publication Publication Date Title
KR20220010434A (ko) 에칭 처리 장치, 석영 부재 및 플라즈마 처리 방법
TWI725034B (zh) 電漿處理方法
CN112103164A (zh) 载置台和等离子体处理装置
US11251048B2 (en) Plasma processing method and plasma processing apparatus
KR20210029100A (ko) 플라즈마 처리 장치, 처리 방법 및 상부 전극 구조
US10553409B2 (en) Method of cleaning plasma processing apparatus
KR20200140198A (ko) 정전 척, 지지대 및 플라즈마 처리 장치
JP4584572B2 (ja) プラズマ処理装置および処理方法
CN110021524B (zh) 蚀刻方法
US10811274B2 (en) Etching method and plasma processing apparatus
TWI521594B (zh) 電漿處理方法及電漿處理裝置
JP2020177959A (ja) クリーニング処理方法及びプラズマ処理装置
JP2007324186A (ja) プラズマ処理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
JP2021057526A (ja) 載置台及びプラズマ処理装置
CN109923648B (zh) 处理被处理体的方法
US8974600B2 (en) Deposit protection cover and plasma processing apparatus
JP7357513B2 (ja) プラズマ処理装置
US11501976B2 (en) Substrate processing method and substrate processing apparatus
US11664198B2 (en) Plasma processing apparatus
JP2001230234A (ja) プラズマ処理装置及び方法
JP2023038801A (ja) 基板処理方法
JP2021114551A (ja) エッチング方法及びプラズマ処理装置
TW202205348A (zh) 邊緣環及電漿處理裝置
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置

Legal Events

Date Code Title Description
A201 Request for examination