KR20210122955A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210122955A
KR20210122955A KR1020200039940A KR20200039940A KR20210122955A KR 20210122955 A KR20210122955 A KR 20210122955A KR 1020200039940 A KR1020200039940 A KR 1020200039940A KR 20200039940 A KR20200039940 A KR 20200039940A KR 20210122955 A KR20210122955 A KR 20210122955A
Authority
KR
South Korea
Prior art keywords
layer
bending
display area
area
region
Prior art date
Application number
KR1020200039940A
Other languages
English (en)
Inventor
방기호
최원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200039940A priority Critical patent/KR20210122955A/ko
Priority to US17/081,541 priority patent/US11764252B2/en
Priority to CN202110180129.5A priority patent/CN113497100A/zh
Publication of KR20210122955A publication Critical patent/KR20210122955A/ko
Priority to US18/239,171 priority patent/US20230402492A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 표시 영역 및 벤딩 영역을 포함하는 표시 패널을 포함한다. 상기 표시 패널은 상기 표시 영역에 위치하는 발광 다이오드, 상기 발광 다이오드를 봉지하는 봉지층, 상기 봉지층 위에 위치하며 패시베이션층 및 평탄층을 포함하는 마이크로 광 제어 패턴, 그리고 상기 벤딩 영역에 위치하는 벤딩 보호층을 포함하고, 상기 평탄층은 상기 벤딩 영역으로 연장하여 상기 벤딩 보호층을 이룬다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
스마트폰(smartphone), 모바일폰(mobile phone), 태블릿(tablet PC), 멀티미디어 단말기 같은 전자 장치에는 발광 표시 장치와 같은 표시 장치가 적용된다. 표시 장치, 특히 표시 장치의 화면은 전자 장치에서 외부로 드러나는 부분이므로, 표시 장치는 전자 장치의 디자인에서 핵심적인 요소이다.
표시 장치는 기판 위에 화소들과 이를 구동하기 위한 회로 소자들을 형성하여 제조된 표시 패널을 포함한다. 표시 패널의 기판으로서 유리(glass)가 사용되고 있는데, 유리 기판은 무겁고 파손되기 쉬우며 변형시키기 어렵다. 최근에는 가볍고 충격에 강하며 변형이 쉬운 연성(flexible) 기판을 사용하는 표시 패널이 개발되고 있다.
연성 기판을 사용하는 표시 패널은 신호의 입출력을 위한 패드들이 배열되어 있는 패드부가 표시 패널의 배면에 위치하게 벤딩(bending)될 수 있도록 설계될 수 있다. 이에 따라, 표시 장치의 데드 스페이스(dead space)를 줄일 수 있고, 표시 장치의 화면 비율(screen-to-body ratio)을 증가시킬 수 있다.
표시 장치의 내부 공간의 활용도를 높이고 표시 장치를 콤팩트(compact)하게 제조하기 위해서는 표시 패널의 벤딩 영역이 작은 곡률 반경으로 벤딩되는 것이 유리할 수 있다. 하지만, 벤딩 영역의 곡률 반경을 줄일수록 벤딩 영역에 위치하는 배선이 손상되기 쉽다. 벤딩 보호층(bending protection layer)을 벤딩 영역에 형성하여 충격으로부터 벤딩 영역을 보호하고 벤딩 영역의 배선의 응력을 완화할 수 있다.
실시예들은 표시 패널의 벤딩 영역에 벤딩 보호층을 포함하는 표시 장치를 제공하는 것이다.
일 실시예에 따른 표시 장치는 표시 영역 및 벤딩 영역을 포함하는 표시 패널을 포함한다. 상기 표시 패널은 상기 표시 영역에 위치하는 발광 다이오드, 상기 발광 다이오드를 봉지하는 봉지층, 상기 봉지층 위에 위치하며 패시베이션층 및 평탄층을 포함하는 마이크로 광 제어 패턴, 그리고 상기 벤딩 영역에 위치하는 벤딩 보호층을 포함하고, 상기 평탄층은 상기 벤딩 영역으로 연장하여 상기 벤딩 보호층을 이룬다.
상기 평탄층은 상기 표시 영역에서 상기 벤딩 영역으로 연속적으로 연장할 수 있다.
상기 표시 장치는 상기 표시 패널에 실장된 집적회로 칩을 더 포함할 수 있고, 상기 벤딩 영역은 상기 표시 영역과 상기 집적회로 칩 사이에 위치할 수 있고, 상기 평탄층의 가장자리가 상기 벤딩 영역과 상기 집적회로 칩 사이에 위치할 수 있다.
상기 패시베이션층은 상기 발광 다이오드의 출광 영역과 중첩하는 개구를 가질 수 있고, 상기 평탄층은 상기 개구를 채우면서 상기 패시베이션층 위에 위치할 수 있다.
상기 표시 패널은 상기 봉지층과 상기 패시베이션층 사이에 위치하는 버퍼층을 더 포함할 수 있고, 상기 평탄층은 상기 개구 내에서 상기 패시베이션층의 측면 및 상기 버퍼층의 상면과 접할 수 있다.
상기 평탄층은 상기 벤딩 영역에 인접하는 상기 패시베이션층의 측면을 덮고 있을 수 있다.
상기 평탄층은 상기 벤딩 영역에 인접하는 상기 봉지층의 측면을 덮고 있을 수 있다.
상기 표시 패널은 상기 봉지층 위에 위치하는 버퍼층, 그리고 상기 버퍼층 위에 위치하는 터치 전극을 더 포함할 수 있고, 상기 패시베이션층은 상기 터치 전극을 덮고 있을 수 있다.
상기 벤딩 보호층은 상기 벤딩 영역에서 최상부층일 수 있다.
상기 패시베이션층은 상기 벤딩 영역과 중첩하지 않을 수 있다.
일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 표시 영역에 위치하는 발광 다이오드, 상기 발광 다이오드를 봉지하도록 상기 표시 영역을 덮는 봉지층, 그리고 상기 표시 영역에서 상기 봉지층 위에 위치하며 유기 물질을 포함하는 평탄층을 포함한다. 상기 비표시 영역은 벤딩 영역을 포함하고, 상기 평탄층은 상기 표시 영역에서 상기 벤딩 영역으로 연속적으로 위치하여 상기 벤딩 영역을 덮는 벤딩 보호층을 형성한다.
상기 표시 장치는 상기 비표시 영역에 위치하는 집적회로 칩을 더 포함할 수 있고, 상기 벤딩 영역은 상기 표시 영역과 상기 집적회로 칩 사이에 위치할 수 있고, 상기 평탄층의 가장자리가 상기 벤딩 영역과 상기 집적회로 칩 사이에 위치할 수 있다.
상기 표시 장치는 상기 봉지층과 상기 평탄층 사이에 위치하며 상기 발광 다이오드의 출광 영역과 중첩하는 개구를 가진 패시베이션층을 더 포함할 수 있고, 상기 평탄층은 상기 개구 내에 위치하는 부분을 포함할 수 있다.
상기 표시 장치는 상기 봉지층과 상기 패시베이션층 사이에 위치하는 버퍼층을 더 포함할 수 있고, 상기 평탄층은 상기 개구 내에서 상기 패시베이션층의 측면 및 상기 버퍼층의 상면과 접할 수 있다.
상기 평탄층은 상기 벤딩 영역에 인접하는 상기 패시베이션층의 측면 및 상기 봉지층의 측면을 덮고 있을 수 있다.
상기 표시 장치는 상기 봉지층 위에 위치하는 버퍼층, 그리고 상기 버퍼층 위에 위치하는 터치 전극을 더 포함할 수 있고, 상기 패시베이션층은 상기 터치 전극을 덮고 있을 수 있다.
상기 패시베이션층 및 상기 버퍼층은 상기 벤딩 영역과 중첩하지 않을 수 있다.
상기 벤딩 보호층은 상기 벤딩 영역에서 최상부층일 수 있다.
상기 표시 장치는 상기 벤딩 영역에 위치하는 연결 배선, 그리고 상기 벤딩 영역에서 상기 연결 배선과 상기 벤딩 보호층 사이에 위치하는 유기 절연층을 더 포함할 수 있다.
상기 유기 절연층은 상기 표시 영역에서 상기 기판과 상기 봉지층 사이에 위치하는 유기 절연층과 동일 재료로 형성될 수 있다.
실시예들에 따르면, 표시 패널의 벤딩 영역에 벤딩 보호층을 추가 공정 없이 형성할 수 있고, 표시 장치의 데드 스페이스를 줄일 수 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 장치에서 벤딩 영역이 벤딩된 상태를 개략적으로 나타낸 도면이다.
도 4는 평탄층의 형성 가능 영역을 개략적으로 나타낸 도면이다.
도 5는 일시예에 따른 표시 장치에서 대략 하나의 화소 영역의 개략적인 단면도이다.
도 6은 일 실시예에 따른 평탄층의 재료의 조성을 나타낸 도면이다.
도 7은 벤딩 보호층의 모듈러스와 벤딩 영역의 배선의 변형 관계 나타낸 그래프이다.
첨부한 도면을 참고하여 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 구성 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 구성이 있는 경우도 포함한다. 반대로 어떤 구성이 다른 구성 "바로 위에" 있다고 할 때에는 중간에 다른 구성이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다는 반대되는 기재가 없는 한 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "연결"된다는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우뿐만 아니라, 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 경우를 포함할 수 있다.
도면에서, 부호 x, y 및 z는 방향을 나타내는데 사용된다. "x"는 제1 방향이고, "y"는 제1 방향과 수직인 제2 방향이고, "z"는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이고, 도 2는 도 1에서 A-A'선을 따라 취한 일 실시예의 개략적인 단면도이다.
도 1을 참고하면, 표시 장치는 표시 패널(10), 표시 패널(10)에 연결(예컨대, 접합)되어 있는 연성 인쇄 회로막(20), 그리고 집적회로 칩(30)을 포함한다.
표시 패널(10)은 영상을 표시하는 표시 영역(display area)(DA), 그리고 표시 영역(DA) 주변의 비표시 영역(non-display area)(NA)을 포함한다. 표시 영역(DA)은 화면에 대응할 수 있다. 비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호를 생성 및/또는 전달하기 위한 소자들 및/또는 신호선들이 배치되어 있다. 도 1에서 선(BL)의 내측과 외측이 각각 표시 영역(DA)과 비표시 영역(NA)에 해당한다.
표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 배치되어 있다. 표시 영역(DA)에는 데이터선들, 게이트선들 같은 신호선들이 또한 배치되어 있다. 게이트선들은 대략 제1 방향(x)(예컨대, 행(row) 방향)으로 연장할 수 있고, 데이터선들은 대략 제2 방향(y)(예컨대, 열(column) 방향)으로 연장할 수 있다. 각각의 화소(PX)에는 게이트선 및 데이터선이 연결되어, 이들 신호선으로부터 게이트 신호(스캔 신호라고도 함) 및 데이터 전압(데이터 신호라고도 함)을 인가받을 수 있다. 표시 영역(DA)에는 화소(PX)에 구동 전압을 전달하는 구동 전압선들(driving power lines)이 배치될 수 있고, 화소(PX)에 초기화 전압을 전달하는 초기화 전압선들(initializing voltage lines)이 배치될 수 있다. 구동 전압선은 대략 제2 방향(y)으로 연장할 수 있고, 초기화 전압선은 대략 제1 방향(x)으로 연장할 수 있다.
표시 패널(10)은 사용자의 접촉 또는 비접촉 터치를 감지하기 위한 터치 전극들이 배열되어 있는 터치 센서층을 포함할 수 있다. 터치 전극들은 표시 영역(DA)에 위치할 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 접속 단자들인 패드들이 배열되어 있는 패드부(pad portion)(PP)가 위치한다. 패드부(PP)는 표시 패널(10)의 한 가장자리 부근을 따라 제1 방향(x)으로 길게 위치할 수 있다. 패드부(PP)에는 연성 인쇄 회로막(20)이 접합(bonding)될 수 있고, 연성 인쇄 회로막(20)의 패드들은 패드부(PP)의 패드들에 전기적으로 연결될 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치할 수 있다. 구동 장치는 데이터선에 데이터 전압을 인가하는 데이터 구동부(data driver), 게이트선에 게이트 신호를 인가하는 게이트 구동부(gate driver), 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다.
게이트 구동부는 표시 패널(10)의 비표시 영역(NA)에 구동 회로로서 집적되어 있을 수 있다. 구동 회로는 표시 영역(DA)의 양측에 제2 방향(y)으로 길게 위치할 수 있다. 구동 회로는 종속적으로 연결되어 있는 스테이지들(stages)을 포함하는 시프트 레지스터(shift register)를 포함할 수 있다. 각각의 스테이지는 게이트 신호를 생성하여 게이트선으로 출력할 수 있다.
데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(30)으로 제공될 수 있고, 집적회로 칩(30)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수 있다. 집적회로 칩(30)은 연성 인쇄 회로막(20) 등에 실장되어 표시 패널(10)에 전기적으로 연결될 수도 있다.
표시 패널(10)은 벤딩 영역(bending region)(BR)을 포함한다. 벤딩 영역(BR)은 표시 영역(DA)과 패드부(PP) 사이의 비표시 영역(NA)에 위치할 수 있다. 벤딩 영역(BR)은 제1 방향(x)으로 표시 패널(10)을 가로질러 위치할 수 있다. 표시 패널(10)은 벤딩 영역(BR)에서 제1 방향(x)과 평행한 벤딩축을 기준으로 소정의 곡률 반경, 예컨대 약 1mm 이하, 약 0.5mm 이하, 또는 약 0.3mm 이하의 내경을 갖도록 벤딩될 수 있다. 표시 패널(10)이 전면 발광형(top emission type)인 경우, 벤딩 영역(BR)보다 표시 영역(DA)으로부터 멀리 있는 패드부(PP) 및 연성 인쇄 회로막(20)이 표시 패널(10)의 배면에 위치하도록 벤딩될 수 있다. 표시 장치가 적용되는 전자 장치에서 표시 패널(10)은 이와 같이 벤딩된 상태일 수 있다. 벤딩 영역(BR)은 하나의 벤딩축을 중심으로 벤딩될 수 있고, 두 개 이상의 벤딩축을 중심으로 벤딩될 수도 있다. 벤딩 영역(BR)은 표시 영역(DA)과 비표시 영역(NA)에 걸쳐 있거나, 표시 영역(DA)에 위치할 수도 있다.
도 2를 참고하여 표시 패널(10)의 단면 구조에 대해 설명한다. 먼저, 표시 영역(DA)에 대해 설명하고, 벤딩 영역(BR)을 포함하는 비표시 영역(NA)에 대해서는 차이점을 위주로 설명한다.
표시 패널(10)은 기판(110) 및 그 위에 형성된 여러 층, 배선, 소자를 포함한다. 표시 패널(10)의 표시 영역(DA)에는 매우 많은 화소(PX)가 배치되어 있지만, 도면의 복잡화를 피하기 위해 하나의 화소(PX)를 간략하게 도시하여 설명하기로 한다. 각각의 화소(PX)는 트랜지스터들과 축전기, 그리고 발광 소자로서 발광 다이오드(LED)를 포함하지만, 하나의 트랜지스터(TR)와 이에 연결되어 있는 하나의 발광 다이오드(LED)를 중심으로, 표시 패널(10)의 적층 구조에 대해 설명한다.
기판(110)은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 같은 폴리머로 이루어진 연성 기판일 수 있다. 기판(110)은 수분, 산소 등이 침투하는 것을 방지하는 배리어층을 포함할 수 있다. 예컨대, 기판(110)은 하나 이상의 폴리머층과 하나 이상의 배리어층을 포함할 수 있고, 폴리머층과 배리어층이 교대로 적층되어 있을 수 있다. 기판(110)의 가장 하부층은 폴리머층일 수 있고 가장 상부층은 배리어층일 수 있다. 배리어층은 규소 산화물(SiOx), 규소 질화물(SiNx) 등의 무기 절연 물질을 포함할 수 있다.
기판(110) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 반도체층(154)을 형성하는 과정에서 기판(110)으로부터 반도체층(154)으로 확산될 수 있는 불순물을 차단하고 기판(110)이 받는 스트레스를 줄일 수 있다. 버퍼층(120)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(120) 위에는 트랜지스터(TR)의 반도체층(154)이 위치할 수 있다. 반도체층(154)은 소스 영역, 드레인 영역, 그리고 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다. 반도체층(AL)은 다결정 규소, 산화물 반도체, 비정질 규소 등의 반도체 물질을 포함할 수 있다.
반도체층(154) 위에는 제1 절연층(140)이 위치할 수 있다. 제1 절연층(140)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 제1 절연층(140)은 게이트 절연층으로 불릴 수 있다.
제1 절연층(140) 위에는 게이트 전극(124), 게이트선 등을 포함할 수 있는 제1 도전체가 위치할 수 있다. 제1 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속을 포함할 수 있다.
제1 절연층(140) 및 제1 도전체 위에는 제2 절연층(160)이 위치할 수 있다. 제2 절연층(160)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다. 제2 절연층(160)은 층간 절연층으로 불릴 수 있다.
제2 절연층(160) 위에는 소스 전극(173) 및 드레인 전극(175), 데이터선, 구동 전압선 등을 포함할 수 있는 제2 도전체가 위치할 수 있다. 소스 전극(173) 및 드레인 전극(175)은 제2 절연층(160) 및 제1 절연층(140)의 개구들(openings)을 통해 반도체층(154)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다.
제2 도전체는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있다. 제2 도전체는 티타늄/알루미늄/티타늄, 티타늄/구리/티타늄, 몰리브덴/알루미늄/티타늄 같은 다중층일 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(154)과 함께 트랜지스터(TR)를 이룬다. 도시된 트랜지스터(TR)는 톱 게이트형(top-gate type)이지만, 트랜지스터의 구조는 다양하게 변경될 수 있다.
제2 절연층(160) 및 제2 도전체 위에는 제3 절연층(180)이 위치할 수 있다. 제3 절연층(180)은 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등을 유기 절연 물질을 포함할 수 있다. 제3 절연층(180)은 평탄화층으로 불릴 수 있다.
제3 절연층(180) 위에는 발광 다이오드(LED)의 제1 전극(E1)이 위치할 수 있다. 제1 전극(E1)은 제3 절연층(180)의 개구를 통해 드레인 전극(175)에 연결되어 발광 다이오드(LED)의 휘도를 제어하는 데이터 신호를 인가받을 수 있다. 제1 전극(E1)이 연결되는 트랜지스터(TR)는 구동 트랜지스터(driving transistor)이거나 구동 트랜지스터와 전기적으로 연결된 트랜지스터일 수 있다. 제1 전극(E1)은 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 알루미늄(Al), 구리(Cu), 알루미늄네오듐(AlNd), 알루미늄니켈란타늄(AlNiLa) 등의 금속을 포함할 수 있다. 제1 전극(E1)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 제1 전극(E1)은 ITO/은/ITO, ITO/알루미늄 같은 다중층일 수 있다. 제1 전극(E1)은 화소 전극으로 불릴 수 있다.
제3 절연층(180) 위에는 제1 전극(E1)과 중첩하는 개구를 가지는 제4 절연층(360)이 위치할 수 있다. 제4 절연층(360)의 개구는 화소 영역을 정의할 수 있고, 화소 정의층으로 불릴 수 있다. 제4 절연층(360)은 유기 절연 물질을 포함할 수 있다.
제1 전극(E1) 위에는 발광 부재(EM)가 위치하고, 발광 부재(EM) 위에는 제2 전극(E2)이 위치한다. 발광 부재(EM)는 발광층을 포함하고, 전자 주입층, 전자 수송층, 정공 주입층, 정공 수송층 같은 층들을 포함할 수 있다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 일함수가 낮은 금속으로 얇게 층을 형성함으로써 광 투과성을 가지도록 할 수 있다. 제2 전극(E2)은 ITO, IZO 같은 투명 도전 물질로 형성될 수도 있다. 제2 전극(E2)은 공통 전극으로 불릴 수 있다.
제1 전극(E1), 발광 부재(EM) 및 제2 전극(E2)은 유기 발광 다이오드일 수 있는 발광 다이오드(LED)를 구성할 수 있다. 제1 전극(E1) 및 제2 전극은 각각 발광 다이오드(LED)의 애노드(anode) 및 캐소드(cathode)일 수 있다.
제2 전극(E2) 위에는 봉지층(EN)이 위치할 수 있다. 발광 다이오드(LED)를 봉지하여 외부로부터 수분이나 산소가 침투하는 것을 방지할 수 있다. 봉지층(EN)은 하나 이상의 무기 물질층과 하나 이상의 유기 물질층을 포함하는 박막 봉지층일 수 있다. 봉지층(EN)은 표시 영역(DA) 전체를 덮고 있으며, 봉지층(EN)의 가장자리(edge)는 비표시 영역(NA)에 위치할 수 있다.
봉지층(EN) 위에는 버퍼층(310)이 위치할 수 있다. 버퍼층(310)은 규소 질화물, 규소 산화물 같은 무기 절연 물질을 포함할 수 있다.
버퍼층(310) 위에는 터치 전극(TE)이 위치할 수 있다. 터치 전극(TE)은 화소 영역(제4 절연층(360)의 개구 또는 발광 다이오드(LED)의 출광 영역에 대응함)과 중첩하는 개구를 가진 메시(mesh) 형상일 수 있다. 터치 전극(TE)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 은(Ag), 크롬(Cr), 니켈(Ni) 등의 금속을 포함할 수 있다. 터치 전극(TE)은 은 나노와이어(silver nanowire), 탄소 나노튜브(carbon nanotube) 등의 도전성 나노 물질을 포함할 수 있다.
터치 전극(TE) 위에는 패시베이션층(320)이 위치할 수 있다. 패시베이션층(320)은 아크릴계 폴리머 같은 유기 절연 물질을 포함할 수 있다. 패시베이션층(320)은 포토레지스트(photoresist)로 형성될 수 있다. 패시베이션층(320)은 제4 절연층(360)의 개구와 중첩하는 개구를 가질 수 있다. 패시베이션층(320)은 벤딩 영역(BR)에는 위치하지 않을 수 있다.
버퍼층(310), 터치 전극(TE) 및 패시베이션층(320)은 터치 센서층을 구성할 수 있다.
패시베이션층(320) 위에는 평탄층(fattening layer)(400)이 위치할 수 있다. 평탄층(400)은 패시베이션층(320)보다 높은 굴절률을 가질 수 있다. 평탄층(400)은 아크릴계 폴리머, 실록산계 폴리머 같은 유기 물질을 포함할 수 있고, 굴절률을 높이기 위해 무기 나노입자를 포함할 수 있다. 평탄층(400)은 잉크젯 프린팅 방식, 스크린 프린팅 방식 등을 사용하여 도포될 수 있다. 평탄층(400)은 표시 영역(DA)은 물론 벤딩 영역(BR)까지 도포될 수 있다. 평탄층(400)은 약 50μm 이하의 두께, 예컨대 약 20μm의 두께로 형성될 수 있다.
패시베이션층(320)과 평탄층(400)은 조합하여 마이크로 광 제어 패턴(micro-light-control pattern)을 형성할 수 있다. 마이크로 광 제어 패턴에 대해서는 후술한다.
패시베이션층(320) 위에는 외광 반사를 줄이기 위한 반사 방지층(도시되지 않음)이 위치할 수 있다.
기판(110) 아래에는 보호 필름(PF)이 위치할 수 있다. 보호 필름(PF)은 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리이미드, 폴리에틸렌 설파이드(polyethylene sulfide) 같은 폴리머로 이루어진 필름일 수 있고, 접착제에 의해 기판(110)에 부착될 수 있다.
벤딩 영역(BR)을 포함하는 비표시 영역(NA)에 대해 설명하면, 벤딩 영역(BR)에는 그 양측에 위치하는 제1 배선(127)과 제2 배선(129)을 전기적으로 연결하는 연결 배선(179)이 위치한다. 이에 의해, 집적회로 칩(30)으로부터 출력되는 신호(예컨대, 데이터 신호, 제어 신호, 전압 신호), 패드부(PP)의 패드로 입력되는 신호(예컨대, 구동 전압, 공통 전압) 등이 제2 배선(129), 연결 배선(179) 및 제1 배선(127)을 통해 표시 영역(DA)의 화소, 비표시 영역(NA)의 구동 장치 등으로 전달될 수 있다. 연결 배선(179)은 벤딩 영역(BR)의 벤딩 시 벤딩되므로, 유연성이 좋고 영률(Young's modulus)이 작은 금속으로 형성될 수 있다. 연결 배선(179)은 소스 전극(173) 및 드레인 전극(175)과 동일 공정에서 동일 재료로 형성될 수 있다. 연결 배선(179)의 유연성이 증가하면 변형(strain)에 대한 응력이 작아지므로 벤딩 시 열화(예컨대, 크랙 발생)되거나 단선될 위험을 줄일 수 있다.
벤딩 영역(BR)에서, 기판(110)과 연결 배선(179) 사이에는 제1 보호층(protection layer)(165)이 위치할 수 있다. 제1 보호층(165)은 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
연결 배선(179) 위에는 제2 보호층(185) 및/또는 제3 보호층(365)이 위치할 수 있다. 제2 보호층(185)은 제3 절연층(180)과 동일 공정에서 동일 재료로 형성될 수 있다. 제3 보호층(365)은 제4 절연층(360)과 동일 공정에서 동일 재료로 형성될 수 있다.
제3 보호층(365) 위에는 벤딩 영역(BR)을 보호하기 위한 벤딩 보호층(bending protection layer)(405)이 위치한다. 벤딩 보호층(405)은 외부 충격에 대해 벤딩 영역(BR)을 보호하고 연결 배선(179)의 인장 응력을 완화할 수 있다. 벤딩 보호층(405)은 벤딩 영역(BR)의 벤딩 시 연결 배선(179)의 변형을 최소화할 수 있도록 중립면의 위치를 조절할 수 있고, 응력 중립화층(stress neutralization layer)으로 불릴 수 있다. 벤딩 보호층(405)은 벤딩 영역(BR)에서 가장 상부에 위치할 수 있고, 벤딩 영역(BR)을 완전히 덮을 수 있다.
표시 영역(DA)의 평탄층(400)은 벤딩 영역(BR)으로 연속적으로 연장하여 벤딩 보호층(405)을 이룰 수 있다. 벤딩 보호층(405)은 평탄층(400)의 일부이거나, 평탄층(400)과 동일 공정에서 동일 재료로 형성될 수 있다. 따라서 벤딩 보호층(405)의 형성을 위한 추가 공정을 요하지 않는다. 또한, 벤딩 보호층(405)은 벤딩 영역(BR)에 유기 물질을 도포하여 형성되는 벤딩 보호층보다 공차 마진을 줄일 수 있고 얇은 두께(예컨대, 약 20μm)로 형성될 수 있으므로, 비표시 영역(NA) 및 데드 스페이스를 줄일 수 있다.
무기 절연 물질을 포함하는 무기 절연층일 수 있는 배리어층, 버퍼층(120), 제1 절연층(140), 제2 절연층(160) 및 버퍼층(310)은 벤딩 영역(BR)에서 제거될 수 있다. 무기 절연층은 벤딩 시 크랙에 취약하며, 크랙에 의해 배선들이 손상될 수 있기 때문이다.
보호 필름(PF)은 기판(110)의 배면을 전체적으로 덮도록 위치할 수 있지만, 벤딩 영역(BR)의 벤딩 응력(bending stress)과 곡률 반경을 줄이기 위해 벤딩 영역(BR)에는 위치하지 않을 수 있다.
도 3은 일 실시예에 따른 표시 장치에서 벤딩 영역(BR)이 벤딩된 상태를 개략적으로 나타낸 도면이다.
도 3을 참고하면, 표시 패널(10)은 평탄층(400) 위에 위치하는 반사 방지층(AR)을 더 포함할 수 있다. 반사 방지층(AR)은 편광자 또는 편광층을 포함할 수 있다.
표시 장치는 표시 패널(10) 위에 위치하는 커버 윈도우(CW)를 더 포함할 수 있다. 커버 윈도우(CW)는 외부 충격 등으로부터 보호하는 일종의 커버이다. 커버 윈도우(CW)는 표시 패널(10)의 화면에 표시되는 영상을 사용자가 볼 수 있도록, 유리 또는 플라스틱 같이 투명하고 단단한 재료로 이루어질 있다.
표시 패널(10)의 벤딩 영역(BR)은 소정의 곡률 반경으로 벤딩될 수 있다. 벤딩 영역(BR)이 벤딩됨으로써 연성 인쇄 회로막(20)과 집적회로 칩(30)은 표시 패널(10)의 배면에 위치할 수 있다. 이에 따라 전자 장치에서 데드 스페이스로 고려되는 비표시 영역(NA)의 폭을 줄일 수 있다. 벤딩 영역(BR)의 벤딩에 의해 서로 마주보는 보호 필름(PF) 사이의 공간에는 양면테이프 같은 스페이서(spacer)(도시되지 않음)가 위치하여, 벤딩 영역(BR)의 벤딩 상태를 유지시킬 수 있다.
표시 영역(DA)에서 터치 센서층(TSL) 위에 위치하는 평탄층(400)은 벤딩 영역(BR)에도 위치하여 벤딩 영역(BR)을 보호하는 벤딩 보호층(405)을 형성할 수 있다. 평탄층(400)은 터치 센서층(TSL)의 측면(따라서 패시베이션층(320)의 측면)과 봉지층(EN)의 측면을 덮으면서 벤딩 영역(BR) 쪽으로 연장할 수 있다.
도 4는 평탄층(400)의 형성 가능 영역을 개략적으로 나타낸 도면이다.
도 4를 참고하면, 기판(110)과 평탄층(400) 사이에 위치하는 층들은 생략하고, 표시 패널(10)의 벤딩 영역(BR)을 포함하는 비표시 영역(NA)의 벤딩 전의 상태를 개략적으로 도시한다. 전술한 바와 같이, 평탄층(400)은 표시 영역(DA)에서 벤딩 영역(BR)까지 형성될 수 있다. 평탄층(400)은 벤딩 영역(BR)을 완전히 덮도록 형성될 수 있다. 평탄층(400)은 가장자리가 벤딩 영역(BR)과 집적회로 칩(30) 사이의 영역(FR)에 위치하도록 형성될 수 있다. 평탄층(400)이 벤딩 영역(BR)을 완전히 덮지 않으면 벤딩 보호층(405)으로서 미흡할 수 있고, 집적회로 칩(30)이 위치하는 영역까지 형성되면 집적회로 칩(30)의 실장이 어려울 수 있다.
도 5는 일시예에 따른 표시 장치에서 대략 하나의 화소 영역의 개략적인 단면도이다.
도 5를 참고하여, 전술한 마이크로 광 제어 패턴과 관련된 특징을 좀 더 상세하게 설명한다. 도 5는 표시 패널(10)에서 제2 절연층(160) 아래에 위치하는 층들은 도시하지 않는다.
버퍼층(310) 위에 형성된 터치 전극(TE)을 덮는 패시베이션층(320)은 제4 절연층(360)의 개구(OP1)에 대응하는 발광 다이오드(LED)의 출광면(또는 화소 영역)과 중첩하는 개구(OP2)를 포함할 수 있다. 패시베이션층(320)은 대략 1.5 이하, 예컨대 약 1.4 내지 약 1.5의 굴절률을 가질 수 있다.
패시베이션층(320) 위에 위치하는 평탄층(400)은 패시베이션층(320)의 개구(OP2)를 채우도록 형성될 수 있다. 평탄층(400)의 상부 표면은 평탄할 수 있다. 평탄층(400)은 개구(OP2) 내에서 패시베이션층(320)의 측면 및 버퍼층(310)의 상면과 접할 수 있다. 평탄층(400)은 패시베이션층(320)보다 높은 굴절률을 가질 수 있다. 평탄층(400)은 아크릴 수지 같은 유기 물질을 포함하는 유기층일 수 있지만, 지르코늄 산화물(ZrOx) 입자, 티타늄 산화물(TiOx) 입자, 알루미늄 산화물(AlOx) 같이 굴절률을 높이기 위한 물질을 포함할 수 있다. 평탄층(400)은 대략 1.6 이상의 굴절률을 가질 수 있다.
저굴절률의 패시베이션층(320)과 개구(OP2) 내의 고굴절률의 평탄층(400)은 집광 렌즈(오목 렌즈)를 형성할 수 있다. 따라서 패시베이션층(320)과 평탄층(400)은 표시 영역(DA)에 걸쳐 마이크로 광 제어 패턴을 형성할 수 있다. 발광 다이오드(LED)에서 경사 방향으로 출사된 광은 집광 렌즈에 의해 반사, 굴절 및/또는 회절되어 정면 쪽으로 진행하도록 변경될 수 있다. 예컨대, 집광 렌즈는 발광 다이오드(LED)에서 방출된 경사 방향의 광을 개구(OP2)의 경사면에 의해 정면 방향으로 굴절(전반사)시킬 수 있다. 따라서 표시 장치의 출광 효율 및 정면 휘도를 향상시킬 수 있고, 인접 화소 간의 혼색을 줄일 수 있다.
도 6은 일 실시예에 따른 평탄층(400)의 재료의 조성을 나타낸 도면이다.
도 6을 참고하여, 벤딩 영역(BR)에서 벤딩 보호층(405)을 형성하는 평탄층(400)의 재료를 도식으로 설명한다.
평탄층(400)의 재료는 모노머(monomer), 나노입자(nanoparticle), 분산제, 계면활성제, 광개시제(photoinitiator)(PI) 등을 포함하는 광 경화성 수지일 수 있다. 모노머는 모노아크릴레이트(monoacrylate)일 수 있다. 모노머는 무용제 타입(solventless type)일 수 있고, 스웰링(swelling)(재료가 경화 후 흐름) 개선을 위해 고점도 모노머의 비율이 저점도 모노머의 비율보다 높을 수 있다 (예컨대 8:2). 나노입자는 고굴절 특성을 부여하기 위한 것으로서, 헤이즈(haze) 개선을 위해 약 50nm 이하, 예컨대 약 25nm의 크기를 가질 수 있다. 나노입자는 지르코늄 산화물 입자를 포함할 수 있다.
도 7은 벤딩 보호층(405)의 모듈러스와 벤딩 영역(BR)의 배선의 변형 관계 나타낸 그래프이다.
도 7은 도 5에 도시된 것과 같이 벤딩된 표시 패널(10)에서 벤딩 영역(BR)의 시작 지점(보호 필름(PF)의 가장자리에 대응함)에 위치하는 연결 배선(179)의 변형(strain)을 나타낸다. 벤딩 보호층(405)의 모듈러스가 작으면 연결 배선(179)의 변형이 증가하여 연결 배선(179)이 열화(크랙 발생)되거나 단선될 수 있다. 벤딩 보호층(405)의 모듈러스가 약 70㎫ 이상이면 변형이 약 1.05% 이하이고, 연결 배선(179)이 열화되거나 단선될 위험을 현저하게 줄일 수 있다. 따라서 평탄층(400) 및 벤딩 보호층(405)은 약 70㎫ 이상의 모듈러스를 갖는 것이 벤딩 영역(BR)을 보호하는데 유리할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 패널 110: 기판
140, 150, 180, 360: 절연층 165, 185, 365: 보호층
179: 연결 배선 20: 연성 인쇄 회로막
30: 집적회로 칩 310: 버퍼층
320: 패시베이션층 400: 평탄층
405: 벤딩 보호층 AR: 반사 방지층
BR: 벤딩 영역 CW: 커버 윈도우
DA: 표시 영역 EN: 봉지층
LED: 발광 다이오드 NA: 비표시 영역
OP1, OP2: 개구 PF: 보호 필름
PP: 패드부 TE: 터치 전극

Claims (20)

  1. 표시 영역 및 벤딩 영역을 포함하는 표시 패널을 포함하며,
    상기 표시 패널은
    상기 표시 영역에 위치하는 발광 다이오드,
    상기 발광 다이오드를 봉지하는 봉지층,
    상기 봉지층 위에 위치하며, 패시베이션층 및 평탄층을 포함하는 마이크로 광 제어 패턴, 그리고
    상기 벤딩 영역에 위치하는 벤딩 보호층을 포함하고,
    상기 평탄층은 상기 벤딩 영역으로 연장하여 상기 벤딩 보호층을 이루는 표시 장치.
  2. 제1항에서,
    상기 평탄층은 상기 표시 영역에서 상기 벤딩 영역으로 연속적으로 연장하는 표시 장치.
  3. 제1항에서,
    상기 표시 패널에 실장된 집적회로 칩을 더 포함하며,
    상기 벤딩 영역은 상기 표시 영역과 상기 집적회로 칩 사이에 위치하고,
    상기 평탄층의 가장자리가 상기 벤딩 영역과 상기 집적회로 칩 사이에 위치하는 표시 장치.
  4. 제1항에서,
    상기 패시베이션층은 상기 발광 다이오드의 출광 영역과 중첩하는 개구를 갖고,
    상기 평탄층은 상기 개구를 채우면서 상기 패시베이션층 위에 위치하는 표시 장치.
  5. 제4항에서,
    상기 표시 패널은 상기 봉지층과 상기 패시베이션층 사이에 위치하는 버퍼층을 더 포함하고,
    상기 평탄층은 상기 개구 내에서 상기 패시베이션층의 측면 및 상기 버퍼층의 상면과 접하는 표시 장치.
  6. 제1항에서,
    상기 평탄층은 상기 벤딩 영역에 인접하는 상기 패시베이션층의 측면을 덮고 있는 표시 장치.
  7. 제1항에서,
    상기 평탄층은 상기 벤딩 영역에 인접하는 상기 봉지층의 측면을 덮고 있는 표시 장치.
  8. 제1항에서,
    상기 표시 패널은 상기 봉지층 위에 위치하는 버퍼층, 그리고 상기 버퍼층 위에 위치하는 터치 전극을 더 포함하고,
    상기 패시베이션층은 상기 터치 전극을 덮고 있는 표시 장치.
  9. 제1항에서,
    상기 벤딩 보호층은 상기 벤딩 영역에서 최상부층인 표시 장치.
  10. 제1항에서,
    상기 패시베이션층은 상기 벤딩 영역과 중첩하지 않는 표시 장치.
  11. 표시 영역 및 비표시 영역을 포함하는 기판,
    상기 표시 영역에 위치하는 발광 다이오드,
    상기 발광 다이오드를 봉지하도록 상기 표시 영역을 덮는 봉지층, 그리고
    상기 표시 영역에서 상기 봉지층 위에 위치하며, 유기 물질을 포함하는 평탄층
    을 포함하며,
    상기 비표시 영역은 벤딩 영역을 포함하고, 상기 평탄층은 상기 표시 영역에서 상기 벤딩 영역으로 연속적으로 위치하여 상기 벤딩 영역을 덮는 벤딩 보호층을 형성하는 표시 장치.
  12. 제11항에서,
    상기 비표시 영역에 위치하는 집적회로 칩을 더 포함하며,
    상기 벤딩 영역은 상기 표시 영역과 상기 집적회로 칩 사이에 위치하고,
    상기 평탄층의 가장자리가 상기 벤딩 영역과 상기 집적회로 칩 사이에 위치하는 표시 장치.
  13. 제11항에서,
    상기 봉지층과 상기 평탄층 사이에 위치하며, 상기 발광 다이오드의 출광 영역과 중첩하는 개구를 가진 패시베이션층을 더 포함하며,
    상기 평탄층은 상기 개구 내에 위치하는 부분을 포함하는 표시 장치.
  14. 제13항에서,
    상기 봉지층과 상기 패시베이션층 사이에 위치하는 버퍼층을 더 포함하며,
    상기 평탄층은 상기 개구 내에서 상기 패시베이션층의 측면 및 상기 버퍼층의 상면과 접하는 표시 장치.
  15. 제13항에서,
    상기 평탄층은 상기 벤딩 영역에 인접하는 상기 패시베이션층의 측면 및 상기 봉지층의 측면을 덮고 있는 표시 장치.
  16. 제13항에서,
    상기 봉지층 위에 위치하는 버퍼층, 그리고 상기 버퍼층 위에 위치하는 터치 전극을 더 포함하며,
    상기 패시베이션층은 상기 터치 전극을 덮고 있는 표시 장치.
  17. 제16항에서,
    상기 패시베이션층 및 상기 버퍼층은 상기 벤딩 영역과 중첩하지 않는 표시 장치.
  18. 제11항에서,
    상기 벤딩 보호층은 상기 벤딩 영역에서 최상부층인 표시 장치.
  19. 제11항에서,
    상기 벤딩 영역에 위치하는 연결 배선, 그리고
    상기 벤딩 영역에서 상기 연결 배선과 상기 벤딩 보호층 사이에 위치하는 유기 절연층
    을 더 포함하는 표시 장치.
  20. 제19항에서,
    상기 유기 절연층은 상기 표시 영역에서 상기 기판과 상기 봉지층 사이에 위치하는 유기 절연층과 동일 재료를 형성되어 있는 표시 장치.
KR1020200039940A 2020-04-01 2020-04-01 표시 장치 KR20210122955A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200039940A KR20210122955A (ko) 2020-04-01 2020-04-01 표시 장치
US17/081,541 US11764252B2 (en) 2020-04-01 2020-10-27 Display device
CN202110180129.5A CN113497100A (zh) 2020-04-01 2021-02-08 显示设备
US18/239,171 US20230402492A1 (en) 2020-04-01 2023-08-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200039940A KR20210122955A (ko) 2020-04-01 2020-04-01 표시 장치

Publications (1)

Publication Number Publication Date
KR20210122955A true KR20210122955A (ko) 2021-10-13

Family

ID=77922102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200039940A KR20210122955A (ko) 2020-04-01 2020-04-01 표시 장치

Country Status (3)

Country Link
US (2) US11764252B2 (ko)
KR (1) KR20210122955A (ko)
CN (1) CN113497100A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110873A (ja) 2007-10-31 2009-05-21 Toppan Printing Co Ltd 表示装置
KR101796813B1 (ko) 2013-02-01 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치의 제조 방법
US9276055B1 (en) 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
KR20180005323A (ko) 2016-07-05 2018-01-16 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN110537154B (zh) 2017-06-08 2021-07-13 谷歌有限责任公司 利用薄的高模量层的可折叠显示器中性轴管理
KR102370406B1 (ko) * 2017-07-10 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102547209B1 (ko) 2018-04-11 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN113497100A (zh) 2021-10-12
US20210313387A1 (en) 2021-10-07
US20230402492A1 (en) 2023-12-14
US11764252B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
US20200379595A1 (en) Display device
KR102433889B1 (ko) 표시 장치
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
KR102625708B1 (ko) 표시 장치
KR102403197B1 (ko) 표시 장치
US20210200363A1 (en) Touch display panel
CN111192882A (zh) 显示装置
KR102402597B1 (ko) 표시 장치
JP6867461B2 (ja) 表示装置
KR20220060607A (ko) 표시 장치
US11416091B2 (en) Touch display device
US11764252B2 (en) Display device
KR20210027626A (ko) 표시 장치
US20240090282A1 (en) Display device and method of providing the same
US20240096903A1 (en) Display device and method of manufacturing the same
US20240081125A1 (en) Electronic apparatus
KR20220089019A (ko) 터치 표시 패널
KR20240013945A (ko) 표시 장치 및 이의 제조 방법
KR20220014371A (ko) 표시 장치와 그의 제조 방법
KR20220009851A (ko) 표시 장치
CN117423717A (zh) 显示装置和制造该显示装置的方法
CN113540160A (zh) 发光显示装置和发光显示装置的制造方法
CN113363291A (zh) 显示装置
KR20200075411A (ko) 플렉서블 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination