KR20210117344A - 희생 마스크 (sacrificial mask) 를 사용하는 선택적인 에칭 - Google Patents

희생 마스크 (sacrificial mask) 를 사용하는 선택적인 에칭 Download PDF

Info

Publication number
KR20210117344A
KR20210117344A KR1020217029107A KR20217029107A KR20210117344A KR 20210117344 A KR20210117344 A KR 20210117344A KR 1020217029107 A KR1020217029107 A KR 1020217029107A KR 20217029107 A KR20217029107 A KR 20217029107A KR 20210117344 A KR20210117344 A KR 20210117344A
Authority
KR
South Korea
Prior art keywords
silicon
region
metal
sacrificial mask
reactant
Prior art date
Application number
KR1020217029107A
Other languages
English (en)
Inventor
다니엘 피터
다 리
정이 유
알렉산더 카반스키
케이티 나르디
사만다 시암화 탄
용희 이
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210117344A publication Critical patent/KR20210117344A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

보다 낮은 산소 실리콘 함유 영역에 대해 실리콘 옥사이드 영역을 선택적으로 에칭하기 위한 방법이 제공된다. 희생 마스크가 실리콘 옥사이드 영역에 대해 보다 낮은 산소 실리콘 함유 영역 상에 선택적으로 증착된다. 원자 층 에칭이 보다 낮은 산소 실리콘 함유 영역 상의 희생 마스크에 대해 실리콘 옥사이드 영역을 선택적으로 에칭한다.

Description

희생 마스크 (SACRIFICIAL MASK) 를 사용하는 선택적인 에칭
본 개시는 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법들에 관한 것이다. 보다 구체적으로, 본 개시는 실리콘 옥사이드 (SiO2) 의 선택적인 에칭에 관한 것이다.
반도체 디바이스들을 형성할 때, 실리콘 옥사이드는 다른 실리콘 함유 영역들에 대해 선택적으로 에칭될 수도 있고 그 반대일 수도 있다.
관련 출원에 대한 교차 참조
본 출원은 2019년 2월 14일에 출원된 미국 특허 출원 번호 제 62/805,474 호의 우선권의 이익을 주장하고, 이는 모든 목적들을 위해 참조로서 본 명세서에 인용된다.
전술한 바를 달성하기 위해 그리고 본 개시의 목적에 따라, 보다 낮은 산소 실리콘 함유 영역에 대해 실리콘 옥사이드 영역을 선택적으로 에칭하기 위한 방법이 제공된다. 희생 마스크 (sacrificial mask) 가 실리콘 옥사이드 영역에 대해 보다 낮은 산소 실리콘 함유 영역 상에 선택적으로 증착된다. 원자 층 에칭이 보다 낮은 산소 실리콘 함유 영역 상의 희생 마스크에 대해 실리콘 옥사이드 영역을 선택적으로 에칭한다.
또 다른 현상에서, OH 표면 종단을 갖는 SiOCN, SiN 또는 금속 옥사이드와 같은 보다 높은 산소 함유 영역에 대해 실리콘 또는 SiN 영역을 선택적으로 에칭하기 위한 방법이 제공된다. 희생 마스크는 실리콘 또는 SiN 영역에 대해 보다 높은 산소 함유 영역 상에 선택적으로 증착된다. 실리콘 또는 SiN 영역은 보다 높은 산소 함유 영역 상의 희생 마스크에 대해 선택적으로 에칭된다.
본 개시의 이들 및 다른 특징들은 본 개시의 상세한 기술 (description) 및 이하의 도면들과 함께 본 개시의 발명을 실시하기 위한 구체적인 내용에 보다 상세히 기술될 것이다.
본 개시는 유사한 참조 번호들이 유사한 엘리먼트들을 참조하는 첨부된 도면들의 도면들에, 제한이 아니라 예로서 예시된다.
도 1은 일 실시 예의 고 레벨 플로우차트이다.
도 2a 내지 도 2c는 일 실시 예에 따라 프로세싱된 구조체들의 개략적 단면도들이다.
도 3은 또 다른 실시 예의 고 레벨 플로우차트이다.
도 4a 내지 도 4d는 도 3의 실시 예에 따라 프로세싱된 구조체의 개략적인 단면도들이다.
본 개시는 첨부한 도면들에 예시된 바와 같이 개시의 몇몇 예시적인 실시 예들을 참조하여 이제 상세히 기술될 것이다. 이하의 기술 (description) 에서, 본 개시의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 본 개시가 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자에게 명백할 것이다. 다른 예들에서, 공지된 프로세스 단계들 및/또는 구조체들은 본 개시를 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다.
도 1은 일 실시 예의 고 레벨 플로우차트이다. 실리콘 옥사이드 영역을 갖는 구조체가 제공된다 (단계 104). 도 2a는 실리콘 옥사이드 영역 (204) 을 갖는 구조체 (200) 의 일부의 개략적인 단면도이다. 이 예에서, 구조체 (200) 는 또한 실리콘 옥시카보나이트라이드 (SiOCN) 영역 (208), 및 실리콘 (Si) 영역 (212) 을 갖는다. 실리콘 영역 (212) 은 결정질 또는 다결정질, 또는 비정질 실리콘일 수도 있다. SiOCN 재료는 실리콘 옥시나이트라이드 (SiON), 실리콘 옥시카바이드 (SiOC), 실리콘 카보나이트라이드 (SiCN), 유기실리콘 옥사이드 (SiOCHx) (BEOL (Back End Of Line) 로우-k (low-k)), 실리콘 나이트라이드 (SiN), 및 실리콘 카바이드 (SiC) 를 포함한다. SiOCN 영역 (208) 및 Si 영역 (212) 은 실리콘 옥사이드 영역들 (204) 보다 저 농도의 산소를 갖기 때문에, 보다 낮은 산소 실리콘 함유 영역들로 지정된다.
희생 마스크 (sacrificial mask) 가 실리콘 옥사이드 영역 (204) 에 대해 보다 낮은 산소 실리콘 함유 영역들 (208, 212) 상에 선택적으로 증착된다 (단계 108). 이 실시 예에서, 탄소 함유 희생 마스크가 보다 낮은 산소 실리콘 함유 영역들 (208, 212) 상에 선택적으로 증착된다. 일 예에서, 실리콘 옥사이드 영역 (204), SiOCN 영역 (208), 및 Si 영역 (212) 의 표면들은 0.5 ％ 수소 플루오라이드 (HF) 수용액으로 세정된다. 수소 플루오라이드는 가스 또는 수용액일 수도 있다. 아르곤 (Ar), 헬륨 (He), 또는 수소 (H2) 를 사용하는 플라즈마전 (preplasma) 처리가 SiOCN 영역 (208) 및 Si 영역 (212) 을 더 세정하고 활성화하도록 사용될 수도 있다. 5 내지 50 sccm 메탄 (CH4), 0 내지 200 sccm H2, 및 50 내지 500 sccm 아르곤 (Ar) 의 증착 가스가 50 내지 500 W 무선 주파수 (Radio Frequency; RF) 전력을 제공함으로써 플라즈마로 형성된다. 압력은 5 내지 150 mT로 유지된다. 0 내지 200 V의 바이어스 전력이 제공된다. 도 2b는 희생 마스크 (216) 가 증착된 후 구조체 (200) 의 일부의 개략적인 단면도이다. 증착 프로세스는 SiOCN 영역 (208) 및 Si 영역 (212) 상에서보다 실리콘 옥사이드 영역 (204) 상에 보다 박형 희생 마스크를 선택적으로 증착한다. 보다 두꺼운 희생 마스크 (216) 가 목표된다면, 플라즈마전 처리 및 마스크 증착이 순환적으로 복수 회 반복될 수도 있다. 다른 실시 예들에서, 비활성 가스 (noble gas) Ar은 헬륨, 네온, 제논, 또는 크립톤과 같은 다른 비활성 가스들로 대체될 수도 있다.
실리콘 옥사이드 영역 (204) 은 원자 층 에칭을 사용하여 선택적으로 에칭된다 (단계 112). 이 실시 예에서, 원자 층 에칭은 헥사플루오로-2-부틴 (C4F6) 의 반응 물질 가스를 제공한다. C4F6는 이 실리콘 옥사이드 영역 (204) 위에 증착 층을 선택적으로 형성한다. 반응 물질 가스는 퍼지되고, Ar의 활성화 가스가 제공된다. Ar은 증착 층을 활성화하여 증착된 불소로 하여금 실리콘 옥사이드 영역 (204) 을 에칭하게 한다. 원자 층 에칭 프로세스는 복수의 사이클들 동안 반복될 수도 있다. 도 2c는 원자 층 에칭이 완료된 후 구조체 (200) 의 단면도이다. 이 예에서, 실리콘 옥사이드 영역 (204) 은 부분적으로 에칭되고, 희생 마스크 (216) 는 에칭 제거되었다 (etched away). 선택적인 마스크 증착 (단계 108) 및 실리콘 옥사이드 영역 (204) 을 선택적으로 에칭하는 것 (단계 112) 는 실리콘 옥사이드 영역 (204) 이 충분히 에칭될 때까지 반복될 수도 있다 (단계 116).
선택적인 마스크 증착 (단계 108) 없이 실리콘 옥사이드 영역 (204) 을 선택적으로 에칭하는 것 (단계 112) 은 SiOCN 영역 (208) 및 Si 영역 (212) 을 상당히 에칭할 것이다. 선택적인 마스크 증착 (단계 108) 을 제공함으로써, 실리콘 옥사이드 영역 (204) 의 에칭 (단계 112) 의 선택도가 상당히 개선된다.
또 다른 실시 예에서, 희생 마스크는 ALD (Atomic Layer Deposition) 프로세스를 사용하는 금속 함유 층을 포함한다. 도 3은 또 다른 실시 예의 고 레벨 플로우차트이다. 억제제 층의 증착은 금속 함유 층 증착 전에 증착될 수 있다. 이 금속 함유 층은 금속 옥사이드, 금속 카바이드, 금속 나이트라이드 또는 이들의 혼합물일 수 있다. 억제제 및 금속 옥사이드의 증착의 이 사이클은 순환될 수 있다. 실리콘 옥사이드 영역을 갖는 구조체가 제공된다 (단계 304). 도 4a는 실리콘 옥사이드 영역 (404) 을 갖는 구조체 (400) 의 일부의 개략적인 단면도이다. 이 예에서, 구조체 (400) 는 또한 실리콘 옥시카보나이트라이드 (SiOCN) 영역 (408), 및 실리콘 (Si) 영역 (412) 을 갖는다. 실리콘 영역 (412) 은 결정질 또는 다결정질, 또는 비정질 실리콘일 수도 있다. SiOCN 재료는 SiON, SiOC, SiCN, SiOCHx (BEOL low-k), SiN 및 SiC를 포함한다. SiOCN 영역 (408) 및 Si 영역 (412) 은 실리콘 옥사이드 영역들보다 저 농도의 산소를 갖기 때문에, 보다 낮은 산소 실리콘 함유 영역들로 지정된다. 이 실시 예에서, 실리콘 옥사이드 영역 (404), SiOCN 영역 (408), 및 Si 영역 (412) 의 표면들은 0.5 ％ HF 수용액으로 세정된다. 실리콘 옥사이드 영역 (404), SiOCN 영역 (408), 및 Si 영역 (412) 의 표면들은 탈이온수 (deionized water; DIW) 로 린싱된다 (rinse).
억제제 층이 SiOCN 영역 (408) 및 Si 영역 (412) 에 대해 실리콘 옥사이드 영역 (404) 상에 선택적으로 증착된다 (단계 306). 이 예에서, 억제제 층 (414) 은 표면 실라놀기에 선택적으로 결합하는 자기 조립된 단층 (self assembled monolayer) 이다. 억제제 층의 증착은 액체 스핀 코팅 프로세스 또는 가스상 (gas phase) 프로세스에서 수행될 수 있다. 억제제 분자들은 다음과 같은 유기실란 화합물들을 포함할 수 있다: 헥사메틸디실라잔 (HMDS), 옥타데실트리클로로실란 (ODTS), FOTS (1H, 1H, 2H, 2H-퍼플루오로옥틸트리클로로실란), (1-옥타데센, 1-옥텐, 1-펜텐과 같은) 알켄들. 액체 프로세스를 위해, 전구체 분자들은 유기 무극성 용매에 용해된다. 가스상 프로세스는 분자들의 증기압을 사용한다. 액체상 프로세스를 위해, 다음 시퀀스가 사용된다: 이소프로필 알코올 (IPA) 이 전구체의 무극성 용매와의 비혼화성 (non-miscibility) 으로 인해 DIW를 대체하도록 사용된다. 그 후에, 전구체를 갖는 무극성 용매가 IPA를 대체한다. 전구체는 실리콘 옥사이드 상의 표면 커버리지 (coverage) 가 달성될 때까지 디스펜싱된다 (dispense). 마지막으로, 전구체는 IPA로 대체되고 표준 IPA 건조를 사용하여 건조된다. IPA 건조는 이전에 기술된 바와 같은 건조 방법을 포함할 수도 있다. 미국 특허 출원 2017/0345681에 기술된 건조 방법들은 다양한 실시 예들에서 사용될 수도 있다. 가스상 프로세스를 위해, 기판은 가열된 페데스탈 상에 배치된다. 온도는 20 내지 250 ℃일 수도 있다. 압력은 10 mTorr 내지 30 Torr일 수도 있다. 억제제로부터의 증기는 웨이퍼 위로 흐른 다음 챔버로부터 퍼지된다. 물 또는 암모니아 가스와 같은 촉매가 웨이퍼 위로 흐를 수도 있다. 사이클은 목표된 막이 달성될 때까지 반복될 수도 있다. 도 4b는 억제제 층 (414) 이 실리콘 옥사이드 영역 (404) 위에 선택적으로 증착된 후 구조체 (400) 의 일부의 개략적인 단면도이다.
희생 마스크가 실리콘 옥사이드 영역 (404) 에 대해 보다 낮은 산소 실리콘 함유 영역들 (408, 412) 상에 선택적으로 증착된다 (단계 308). 이 실시 예에서, 희생 마스크를 제공하도록 원자 층 증착 프로세스가 사용되고, 억제제 층 (414) 이 증착의 선택도를 상승시킨다. 이 실시 예에서, 희생 마스크의 선택적인 증착 (단계 308) 은 선택적인 원자 층 증착 프로세스를 제공하기 위해 금속 전구체 증착 단계 (전구체 단계) (단계 310) 및 반응 물질 단계 (단계 312) 의 복수의 사이클들을 포함한다. 일부 실시 예들에서, 금속 전구체 증착 단계 (단계 310) 와 반응 물질 단계 (단계 312) 사이에 퍼지가 제공된다. 금속 전구체 증착 단계 (단계 310) 는 금속 함유 전구체 증착을 제공한다.
금속 함유 전구체 층이 SiOCN 영역 (408) 및 Si 영역 (412) 상에 선택적으로 증착된 후, 반응 물질은 반응 물질 단계 (단계 312) 에서 제공된 금속 옥사이드, 금속 카바이드, 또는 금속 나이트라이드와 같은 금속 함유 층을 형성한다. 다양한 실시 예들에서, 반응 물질은 산소 함유 반응 물질, 질소 함유 반응 물질, 또는 탄소 함유 반응 물질일 수도 있다.
억제제의 선택적인 증착은 실리콘 옥사이드 영역 (404) 상의 금속 함유 층의 증착을 감소시켜, 보다 많은 금속 옥사이드, 금속 카바이드, 또는 금속 나이트라이드가 SiOCN 영역 (408) 및 Si 영역 (412) 상에 증착된다. 억제제 막의 표면 밀도는 증착이 방지되는 시간을 결정한다. SiOCN 영역 (408) 및 Si 영역 (412) 상의 억제제의 부분적인 증착은 실리콘 옥사이드 영역 (404) 상의 전체 억제제 층과 비교하여 금속 옥사이드, 금속 카바이드, 또는 금속 나이트라이드 중 적어도 하나의 보다 이른 성장을 허용한다.
일 실시 예에서, 금속 옥사이드, 금속 카바이드, 및 금속 나이트라이드 중 적어도 하나는 열적 ALD 프로세스에 의해 증착된 티타늄 다이옥사이드이다. Ti 함유 전구체 (단계 310) 와 반응 물질로서의 산화제 (단계 312) 사이의 순환적 프로세스가 티타늄 다이옥사이드를 증착하도록 사용된다. Ti 전구체는 티타늄 (IV) 이소프로폭사이드, 테트라키스(디에틸아미도)티타늄 (IV), 테트라키스(디메틸아미도)티타늄 (IV), 테트라키스(에틸메틸아미도)티타늄 (IV), 티타늄 테트라클로라이드일 수 있다. 산화제는 수 (H2O) 증기, 산소 (O2), 퍼옥사이드 (H2O2), 또는 오존 (O3) 일 수 있다. 도 4c는 희생 마스크 (416) 가 실리콘 옥사이드 영역 (404) 위에 선택적으로 증착된 후 구조체 (400) 의 일부의 개략적인 단면도이다. 이 실시 예에서, 희생 마스크 (416) 의 증착은 억제제 층 (414) 을 제거한다. 증착 프로세스는 억제제 층 (414) 으로 인해, SiOCN 영역 (408) 및 Si 영역 (412) 상보다 실리콘 옥사이드 영역 (404) 상에 보다 박형의 희생 마스크 (416) 를 선택적으로 증착한다. 보다 두꺼운 희생 마스크 (416) 가 목표된다면, 억제제 층의 선택적인 증착 (단계 306) 및 희생 마스크의 선택적인 증착 (단계 308) 은 순환적으로 반복될 수도 있다 (단계 316).
다른 실시 예들에서, 금속 함유 전구체들은 텅스텐 (W), 몰리브덴 (Mo), 티타늄 (Ti), 지르코늄 (Zr), 하프늄 (Hf), 안티몬 (Sb), 바나듐 (V), 탄탈룸 (Ta), 알루미늄 (Al), 이트륨 (Y), 또는 니켈 (Ni) 을 함유할 수도 있다. 다양한 실시 예들에서, 적어도 하나의 금속 옥사이드, 금속 카바이드, 또는 금속 나이트라이드 희생 마스크는 티타늄 다이옥사이드 (TiO2), 지르코늄 다이옥사이드 (ZrO2), 하프늄 다이옥사이드 (HfO2), 안티모닐 (SbO), 바나듐 옥사이드 (V2O3), 이트리아 (YO), 탄탈룸 옥사이드 (TaO), 또는 알루미늄 옥사이드 (Al2O3) 중 적어도 하나일 수도 있다.
다양한 실시 예들에서, HfO2의 희생 마스크가 사용된다. 이러한 실시 예에서, Hf 함유 전구체 (단계 310) 및 반응 물질로서의 산화제 (단계 312) 가 하프늄 다이옥사이드를 증착하도록 사용된다. Hf 함유 전구체는 하프늄 (IV) tert-부톡사이드, 테트라키스(디에틸아미도)하프늄 (IV), 테트라키스(디메틸아미도)하프늄 (IV), 테트라키스(에틸메틸아미도)하프늄 (IV), 하프늄 테트라클로라이드 중 적어도 하나일 수 있다. HfO2 및 TiO2 대 SiO2의 에칭 선택도는 각각 30:1 및 5:1이다. 산화제는 수 (H2O) 증기, 산소 (O2), 퍼옥사이드 (H2O2), 또는 오존 (O3) 중 하나 이상일 수 있다. 다양한 실시 예들에서, 희생 층이 금속 나이트라이드이면, 반응 물질은 암모니아 (NH3), 하이드라진 (N2H4) 중 적어도 하나일 수도 있다. 다른 실시 예들에서, 희생 층이 금속 카바이드이면, 반응 물질은 메탄 (CH4), 에틸렌 (C2H4) 및 아세틸렌 (C2H2) 중 적어도 하나일 수도 있다.
다른 실시 예들에서, ZrO2의 희생 마스크가 사용된다. 이러한 실시 예들에서, Zr 함유 전구체 (단계 310) 및 반응 물질로서의 산화제 (단계 312) 가 ZrO2를 증착하도록 사용된다. Zr 함유 전구체는 지르코늄 (IV) tert-부톡사이드, 테트라키스(디에틸아미도)지르코늄 (IV), 테트라키스(디메틸아미도)지르코늄 (IV), 테트라키스(에틸메틸아미도)지르코늄 (IV), 지르코늄 테트라클로라이드 중 적어도 하나일 수 있다. 산화제는 수 (H2O) 증기, 산소 (O2), 퍼옥사이드 (H2O2), 또는 오존 (O3) 중 하나 이상일 수 있다.
전용 결함 제어 단계가 실리콘 옥사이드 표면 상의 모든 잔류 금속 옥사이드를 세정하기 위해 사용될 수 있다. 이는 5 내지 150 mT의 압력에서 5 내지 100 sccm (standard cubic centimeters per minute) 의 BCl3, 50 내지 300 sccm의 염소 (Cl2), 및 0 내지 500 sccm의 헬륨 (He) 의 결함 제어 가스를 사용하는 붕소 트리클로라이드 (BCl3) 기반 플라즈마 프로세스일 수 있다. RF 전력은 100 내지 500 W로 제공된다. 0 내지 50 V의 바이어스가 제공된다.
실리콘 영역 (412) 및 SiOCN 영역 (408) 에 대해 실리콘 옥사이드 영역 (404) 을 선택적으로 에칭하기 위해 원자 층 에칭이 사용된다. 원자 층 에칭이 실리콘 옥사이드 영역들에 대해 보다 낮은 산소 함유 실리콘 영역들을 선택적으로 에칭하기 때문에, 이전 실시 예에서 기술된 원자 층 에칭이 사용될 수도 있다. 이 실시 예에서, 원자 층 에칭은 헥사플루오로-2-부틴 (C4F6) 또는 옥타플루오로시클로부탄 (C4F8) 과 같은 플루오로카본의 반응 물질 가스를 제공한다. 플루오로카본은 이 실리콘 옥사이드 영역 (404) 위에 증착 층을 선택적으로 형성한다. 반응 물질 가스는 퍼지되고, Ar의 활성화 가스가 제공된다. Ar은 증착 층을 활성화하여 증착된 불소로 하여금 실리콘 옥사이드 영역 (404) 을 에칭하게 한다. 원자 층 에칭 프로세스는 복수의 사이클들 동안 반복될 수도 있다. 도 4d는 원자 층 에칭이 완료된 후 구조체 (400) 의 일부의 개략적인 단면도이다.
반도체 디바이스들의 계속적인 스케일링으로, 피처들 사이의 거리가 축소되고, 리소그래피의 에지 배치 에러가 중요한 문제가 된다. 이를 완화시키기 위해 산업계는 예를 들어, 콘택트 홀들의 에칭을 위해 자기 정렬 스킴들 (self aligned schemes) 을 채택하였다. 이 스킴에서, 콘택트 홀의 배치는 게이트 스페이서와 중첩될 수 있다. 그 결과, 콘택트 실리콘 옥사이드 에칭은 스페이서 재료에 대해 선택적이어야 한다. 동시에, 재료 예산은 축소된다. 축소되는 예산은 남아 있는 것 (손상되지 않은 재료) 에 대한 타겟팅된 에칭의 선택도 요건을 상승시킨다. 종래의 플루오로카본 (CxFy)/Ar 기반 실리콘 옥사이드 ALE는 보다 높은 재료 선택도를 보였지만, 여전히 수십 Å의 초기 손실을 겪는다.
또 다른 접근법은 에칭되지 않을 재료들을 선택적으로 보호하기 위한 부가적인 희생 마스크로서의 재료의 선택적인 증착이다. 이는 증착 프로세스 동안 에칭될 영역 상에 재료가 핵생성되지 않는 높은 선택도를 필요로 한다. 모든 핵생성들은 후속 에칭 프로세스에 결함들의 기초를 형성할 것이고, 따라서 용인될 수 없다.
다양한 실시 예들은 선택적인 핵생성 지연을 향상시키는 표면 처리를 제공한다. 표면 처리는 억제제 층을 포함할 수도 있다. 다양한 실시 예들은 희생 마스크의 재료 선택적인 증착을 제공한다. 다양한 실시 예들은 희생 마스크의 개방 영역 상의 결함 제어를 제공한다. 다양한 실시 예들은 희생 마스크의 개방 영역의 아래에 놓인 재료의 선택적인 에칭을 제공한다.
적절한 전처리를 선택하는 것은 반응성 사이트들 (reactive sites) 의 밀도에 기초하여 재료들을 차별화함으로써 희생 마스크의 선택적인 증착을 가능하게 한다 (enable). 전처리는 플라즈마 처리와 같은 활성화 또는 억제제에 의한 비활성화에 의해 반응성 사이트들을 강화할 수 있다. 예들은 자기 조립된 단층들 (가스 및 액체) 상, 폴리머, 또는 탄소 기반 억제제, 인-시츄 전처리: 암모니아 (NH3), 하이드라진 (N2H4), 수소 (H2), 물 (H2O), 퍼옥사이드 (H2O2), 산소 (O2), 오존 (O3), 및 증기상 반응들이다.
희생 마스크의 증착은 증착 외에 표면의 화학적 개질을 제한하지 않거나 제한하는 조건들을 선택함으로써 반응성 사이트들의 밀도에 종속된다.
다른 실시 예들에서, 실리사이드들 (silicides) 의 희생 마스크가 사용될 수도 있다. 일부 실시 예들에서, 실리콘 옥사이드 영역은 실리콘 옥사이드를 함유하고 부가적인 도펀트 (dopant) 를 가질 수도 있지만, 보다 저 산소 실리콘 함유 영역들보다 고 농도의 산소를 갖는다.
다른 실시 예들에서, 하이드록사이드 (OH) 표면 종단을 갖는 SiOCN, SiN 또는 금속 옥사이드와 같은 보다 고 산소 함유 영역에 대해 실리콘 또는 실리콘 나이트라이드 (SiN) 영역을 선택적으로 에칭하기 위한 방법이 제공된다. 희생 마스크는 실리콘 또는 SiN 영역에 대해 보다 높은 산소 함유 영역 상에 선택적으로 증착된다. 실리콘 또는 SiN 영역은 보다 높은 산소 함유 영역 상의 희생 마스크에 대해 선택적으로 에칭된다. 일부 실시 예들에서, 희생 마스크는 금속 옥사이드에 기초한다. 금속 옥사이드는 보다 고 산소 함유 영역 상에 선택적으로 증착된다. 금속 옥사이드는 티타늄, 지르코늄, 또는 하프늄 옥사이드를 증착하도록 사용된 Ti, Zr, 또는 Hf 함유 전구체와 산화제 사이의 순환적 프로세스를 사용하여, 열적 ALD 프로세스에 의해 증착된 티타늄 옥사이드, 지르코늄 옥사이드, 또는 하프늄 옥사이드일 수 있고, 산화제는 H2O 증기, O2, 또는 O3일 수 있다. 일부 실시 예들에서, 보다 고 산소 함유 영역 상의 희생 마스크의 증착은 표면 처리에 의해 향상된다.
본 개시가 몇몇의 예시적인 실시 예들의 측면에서 기술되었지만, 본 개시의 범위 내에 속하는 변경들, 수정들, 치환들, 및 다양한 대체 등가물들이 있다. 또한 본 개시의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 있다는 것에 유의해야 한다. 따라서 이하의 첨부된 청구항들은 본 개시의 진정한 정신 및 범위 내에 속하는 이러한 변경들, 수정들, 치환들, 및 다양한 대체 등가물들을 모두 포함하는 것으로 해석되는 것이 의도된다.

Claims (21)

  1. 보다 낮은 산소 실리콘 함유 영역에 대해 실리콘 옥사이드 영역을 선택적으로 에칭하기 위한 방법에 있어서,
    a) 실리콘 옥사이드 영역에 대해 보다 낮은 산소 실리콘 함유 영역 상에 희생 마스크 (sacrificial mask) 를 선택적으로 증착하는 단계; 및
    b) 상기 보다 낮은 산소 실리콘 함유 영역 상의 상기 희생 마스크에 대해 상기 실리콘 옥사이드 영역을 원자 층 에칭으로 선택적으로 에칭하는 단계를 포함하는, 선택적 에칭 방법.
  2. 제 1 항에 있어서,
    상기 단계 a) 및 상기 단계 b) 는 복수 회 반복되는, 선택적 에칭 방법.
  3. 제 1 항에 있어서,
    상기 보다 낮은 산소 실리콘 함유 영역은 실리콘, 실리콘 카바이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 실리콘 카보나이트라이드 및 실리콘 옥시카보나이트라이드 중 적어도 하나인, 선택적 에칭 방법.
  4. 제 1 항에 있어서,
    상기 실리콘 옥사이드 영역 상에 억제제 층을 선택적으로 증착하는 단계를 더 포함하고, 상기 희생 마스크는 금속 옥사이드, 금속 카바이드, 또는 금속 나이트라이드 중 적어도 하나에 기초하고, 상기 금속 옥사이드, 상기 금속 카바이드, 또는 상기 금속 나이트라이드 중 상기 적어도 하나는 상기 억제제 층에 의해 상기 실리콘 옥사이드 영역 상의 증착으로부터 지연되는 동안 상기 보다 낮은 산소 함유 막 상에 선택적으로 증착되는, 선택적 에칭 방법.
  5. 제 4 항에 있어서,
    상기 금속 옥사이드, 상기 금속 카바이드, 또는 상기 금속 나이트라이드 중 상기 적어도 하나는 금속 함유 전구체 단계 및 반응 물질 단계를 포함하는 순환적 프로세스를 사용하여 원자 층 증착 프로세스에 의해 증착되는, 선택적 에칭 방법.
  6. 제 5 항에 있어서,
    상기 금속 함유 전구체 단계는 텅스텐, 몰리브덴, 티타늄, 지르코늄, 하프늄, 안티몬, 바나듐, 탄탈룸, 알루미늄, 이트륨, 또는 니켈 중 적어도 하나를 함유하는 금속 함유 전구체를 증착하는 단계를 포함하는, 선택적 에칭 방법.
  7. 제 5 항에 있어서,
    상기 반응 물질 단계는 산소 함유 반응 물질, 질소 함유 반응 물질, 또는 탄소 함유 반응 물질 중 적어도 하나인 반응 물질을 제공하는 단계를 포함하는, 선택적 에칭 방법.
  8. 제 5 항에 있어서,
    상기 금속 함유 전구체 단계와 상기 반응 물질 단계 사이에 퍼지를 제공하는 단계를 더 포함하는, 선택적 에칭 방법.
  9. 제 5 항에 있어서,
    상기 희생 마스크는 하프늄 다이옥사이드를 포함하는, 선택적 에칭 방법.
  10. 제 9 항에 있어서,
    상기 금속 함유 전구체 단계는 하프늄 (IV) tert-부톡사이드, 테트라키스(디에틸아미도)하프늄 (IV), 테트라키스(디메틸아미도)하프늄 (IV), 테트라키스(에틸메틸아미도)하프늄 (IV), 하프늄 테트라클로라이드 중 적어도 하나의 금속 함유 전구체를 증착하는 단계를 포함하고, 그리고 상기 반응 물질 단계는 수증기, 산소, 퍼옥사이드, 또는 오존 중 적어도 하나인 반응 물질을 제공하는 단계를 포함하는, 선택적 에칭 방법.
  11. 제 5 항에 있어서,
    상기 희생 마스크는 지르코늄 다이옥사이드를 포함하는, 선택적 에칭 방법.
  12. 제 11 항에 있어서,
    상기 금속 함유 전구체 단계는 지르코늄 (IV) tert-부톡사이드, 테트라키스(디에틸아미도)지르코늄 (IV), 테트라키스(디메틸아미도)지르코늄 (IV), 테트라키스(에틸메틸아미도)지르코늄 (IV), 지르코늄 테트라클로라이드 중 적어도 하나의 금속 함유 전구체를 증착하는 단계를 포함하고, 그리고 상기 반응 물질 단계는 수증기, 산소, 퍼옥사이드, 또는 오존 중 적어도 하나인 반응 물질을 제공하는 단계를 포함하는, 선택적 에칭 방법.
  13. 제 5 항에 있어서,
    상기 희생 마스크는 티타늄 옥사이드를 포함하는, 선택적 에칭 방법.
  14. 제 13 항에 있어서,
    상기 금속 함유 전구체 단계는 티타늄 (IV) 이소프로폭사이드, 테트라키스(디에틸아미도)티타늄 (IV), 테트라키스(디메틸아미도)티타늄 (IV), 테트라키스(에틸메틸아미도)티타늄 (IV), 티타늄 테트라클로라이드 중 적어도 하나의 금속 함유 전구체를 증착하는 단계를 포함하고, 그리고 상기 반응 물질 단계는 수증기, 산소, 퍼옥사이드, 또는 오존 중 적어도 하나인 반응 물질을 제공하는 단계를 포함하는, 선택적 에칭 방법.
  15. 제 4 항에 있어서,
    상기 억제제 층을 선택적으로 증착하는 단계는 상기 보다 낮은 산소 실리콘 함유 영역에 대해 상기 실리콘 옥사이드 영역 상에 선택적으로 증착하는 자기 조립된 단층 (self assembled monolayer) 을 증착하는 단계를 포함하는, 선택적 에칭 방법.
  16. 제 4 항에 있어서,
    상기 억제제 층을 증착하는 단계 전에 수소 플루오라이드 가스 또는 수용액으로 상기 실리콘 옥사이드 영역 및 상기 보다 낮은 산소 실리콘 함유 영역을 세정하는 단계를 더 포함하는, 선택적 에칭 방법.
  17. 제 4 항에 있어서,
    상기 희생 마스크를 증착하는 단계 후 세정을 제공하는 단계를 더 포함하는, 선택적 에칭 방법.
  18. 제 4 항에 있어서,
    상기 억제제 층을 증착하는 단계 후 그리고 상기 희생 마스크를 증착하는 단계 전에 전처리를 제공하는 단계를 더 포함하고, 상기 전처리는 상기 억제제 층을 활성화 또는 비활성화함으로써 상기 보다 낮은 산소 실리콘 함유 영역의 반응성 사이트들 (reactive sites) 을 강화하는, 선택적 에칭 방법.
  19. OH 표면 종단을 갖는 SiOCN, SiN 또는 금속 옥사이드와 같은 보다 높은 산소 함유 영역에 대해 실리콘 또는 SiN 영역을 선택적으로 에칭하기 위한 방법에 있어서,
    a) 실리콘 또는 SiN 영역에 대해 보다 높은 산소 함유 영역 상에 희생 마스크를 선택적으로 증착하는 단계; 및
    b) 상기 보다 높은 산소 함유 영역 상의 상기 희생 마스크에 대해 상기 실리콘 또는 SiN 영역을 선택적으로 에칭하는 단계를 포함하는, 선택적 에칭 방법.
  20. 제 19 항에 있어서,
    상기 희생 마스크는 금속 옥사이드를 포함하고, 상기 금속 옥사이드는 상기 보다 높은 산소 함유 영역 상에 선택적으로 증착되는, 선택적 에칭 방법.
  21. 제 20 항에 있어서,
    상기 금속 옥사이드는 상기 티타늄 옥사이드를 증착하도록 사용된 Ti 함유 전구체와 산화제 사이의 순환적 프로세스를 사용하는 열적 원자 층 증착 (Atomic Layer Deposition; ALD) 프로세스에 의해 증착된 티타늄 옥사이드를 포함하고, 상기 산화제는 수증기, 산소, 퍼옥사이드, 또는 오존 중 적어도 하나인, 선택적 에칭 방법.
KR1020217029107A 2019-02-14 2020-02-11 희생 마스크 (sacrificial mask) 를 사용하는 선택적인 에칭 KR20210117344A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962805474P 2019-02-14 2019-02-14
US62/805,474 2019-02-14
PCT/US2020/017659 WO2020167765A1 (en) 2019-02-14 2020-02-11 Selective etch using a sacrificial mask

Publications (1)

Publication Number Publication Date
KR20210117344A true KR20210117344A (ko) 2021-09-28

Family

ID=72045343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217029107A KR20210117344A (ko) 2019-02-14 2020-02-11 희생 마스크 (sacrificial mask) 를 사용하는 선택적인 에칭

Country Status (5)

Country Link
US (1) US20220122848A1 (ko)
KR (1) KR20210117344A (ko)
CN (1) CN113454763A (ko)
TW (1) TW202044342A (ko)
WO (1) WO2020167765A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230268192A1 (en) * 2021-06-15 2023-08-24 Lam Research Corporation In-situ hydrocarbon-based layer for non-conformal passivation of partially etched structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201224190A (en) * 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
US20140051256A1 (en) * 2012-08-15 2014-02-20 Lam Research Corporation Etch with mixed mode pulsing
US9396990B2 (en) * 2013-01-31 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capping layer for improved deposition selectivity
KR102112705B1 (ko) * 2016-12-09 2020-05-21 주식회사 원익아이피에스 박막 증착 방법
US10985014B2 (en) * 2017-07-23 2021-04-20 Applied Materials, Inc. Methods for selective deposition on silicon-based dielectrics
KR20210136143A (ko) * 2019-04-05 2021-11-16 도쿄엘렉트론가부시키가이샤 고도로 선택적인 실리콘 산화물/실리콘 질화물 에칭을 위한 에칭 가스 성분과 패시베이션 가스 성분의 독립적 제어

Also Published As

Publication number Publication date
CN113454763A (zh) 2021-09-28
TW202044342A (zh) 2020-12-01
US20220122848A1 (en) 2022-04-21
WO2020167765A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
TWI804706B (zh) 氧化矽之拓撲選擇性膜形成之方法
KR102434504B1 (ko) 토폴로지상 제한된 플라즈마-강화 순환 증착의 방법
JP7267926B2 (ja) 半導体デバイス製造における酸化スズ膜
CN108411281B (zh) 通过热ald和peald沉积氧化物膜的方法
CN110313054B (zh) 自限制原子热蚀刻系统和方法
TWI743249B (zh) 用於高深寬比結構之移除方法
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
US9865451B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US8440568B2 (en) Substrate etching method and system
KR102550244B1 (ko) 유전체 재료의 식각을 위한 사전 세척
JP2018142698A (ja) エアギャップの形成方法
CN109087885B (zh) 金属膜的选择性沉积
TW202205394A (zh) 處理裝置及處理系統
KR20210021050A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20180114679A1 (en) Technique to prevent aluminum fluoride build up on the heater
TWI792002B (zh) 使用氟及金屬鹵化物來蝕刻金屬氧化物
KR102004046B1 (ko) 산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법
TW202205364A (zh) 使用類金屬或含金屬硬遮罩的沉積之選擇性蝕刻
US11450532B2 (en) Deposition of self assembled monolayer for enabling selective deposition and etch
KR20210117344A (ko) 희생 마스크 (sacrificial mask) 를 사용하는 선택적인 에칭
WO2022072158A1 (en) Method of in situ ceramic coating deposition
CN115769365A (zh) 改良阻挡性质的钛材料的氮化物覆盖
TWI758464B (zh) 含矽間隔物的選擇性形成
US20240030026A1 (en) Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium
US20240105443A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium