KR20210113530A - 클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법 - Google Patents

클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20210113530A
KR20210113530A KR1020200028617A KR20200028617A KR20210113530A KR 20210113530 A KR20210113530 A KR 20210113530A KR 1020200028617 A KR1020200028617 A KR 1020200028617A KR 20200028617 A KR20200028617 A KR 20200028617A KR 20210113530 A KR20210113530 A KR 20210113530A
Authority
KR
South Korea
Prior art keywords
clock signal
training
period
clock
data
Prior art date
Application number
KR1020200028617A
Other languages
English (en)
Inventor
김수연
임태곤
서희정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200028617A priority Critical patent/KR20210113530A/ko
Priority to US17/011,967 priority patent/US11670215B2/en
Priority to CN202110239076.XA priority patent/CN113362757A/zh
Publication of KR20210113530A publication Critical patent/KR20210113530A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는 복수의 화소들을 포함하는 표시 패널, 액티브 구간에서 영상 데이터를 포함하고 블랭크 구간에서 트레이닝 패턴을 포함하는 클록 임베디드 데이터(Clock-Embedded Data) 신호를 전송하는 컨트롤러, 및 액티브 구간에서 내부 클록 신호에 기초하여 클록 임베디드 데이터 신호로부터 영상 데이터를 복원하여 복원된 영상 데이터에 상응하는 데이터 전압들을 복수의 화소들에 제공하고, 블랭크 구간에서 클록 임베디드 데이터 신호에 포함된 트레이닝 패턴을 이용하여 내부 클록 신호에 대한 트레이닝 동작을 수행하는 데이터 드라이버를 포함한다. 블랭크 구간에서의 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 제1 시간 후 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함한다.

Description

클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법{DISPLAY DEVICE INCLUDING A DATA DRIVER PERFORMING CLOCK TRAINING, AND METHOD OF OPERATING THE DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로, 클록 트레이닝(clock training)을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 상기 표시 장치의 구동 방법에 관한 것이다.
표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하는 데이터 드라이버, 상기 복수의 화소들에 게이트 신호들을 제공하는 게이트 드라이버, 및 상기 데이터 드라이버 및 상기 게이트 드라이버를 제어하는 컨트롤러를 포함할 수 있다.
상기 컨트롤러는 상기 복수의 화소들에 상기 데이터 전압들을 제공하도록 상기 데이터 드라이버에 영상 데이터를 전송할 수 있다. 이러한 영상 데이터의 전송을 위하여, 상기 컨트롤러와 상기 데이터 드라이버 사이에는 고속 인터페이스, 예를 들어 USI-T(Unified Standard Interface for TV) 인터페이스, USI-GF(Unified Standard Interface for Notebook and Monitor) 인터페이스 등이 이용될 수 있다.
상기 USI-T 인터페이스 또는 상기 USI-GF 인터페이스를 채용한 표시 장치에서는, 상기 컨트롤러가 클록 임베디드 데이터(Clock-Embedded Data) 신호를 전송하고, 상기 데이터 드라이버는 클록 데이터 복원(Clock Data Recovery; CDR) 회로를 이용하여 상기 클록 임베디드 데이터 신호로부터 클록 신호를 복원하고, 상기 복원된 클록 신호를 이용하여 영상 데이터를 복원할 수 있다. 한편, 상기 복원된 클록 신호가 원하는 주파수 및/또는 위상을 가지게 하도록, 상기 컨트롤러는 상기 클록 임베디드 데이터 신호로서 주기적으로 토글링(toggling)하는 트레이닝 패턴(training pattern)을 전송하고, 상기 데이터 드라이버는 상기 트레이닝 패턴을 이용하여 클록 트레이닝 동작(또는 락킹(locking) 동작)을 수행할 수 있다.
다만, 프레임 주파수가 급격히 변경되는 경우, 예를 들어, 프레임 주파수가 이의 절반으로 변경되는 경우, 언락(unlock) 상태의 상기 복원된 클록 신호를 락 상태인 것으로 판단하는 상기 데이터 드라이버의 락 센싱 에러가 발생될 수 있고, 상기 변경된 프레임 주파수에 상응하는 클록 신호가 복원되지 못하며, 상기 데이터 드라이버의 동작 오류가 발생될 수 있다.
본 발명의 일 목적은 프레임 주파수가 급격히 변경되더라도 데이터 드라이버의 동작 오류를 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 프레임 주파수가 급격히 변경되더라도 데이터 드라이버의 동작 오류를 방지할 수 있는 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 액티브 구간에서 영상 데이터를 포함하고 블랭크 구간에서 트레이닝 패턴을 포함하는 클록 임베디드 데이터(Clock-Embedded Data) 신호를 전송하는 컨트롤러, 및 상기 액티브 구간에서 내부 클록 신호에 기초하여 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하여 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 복수의 화소들에 제공하고, 상기 블랭크 구간에서 상기 클록 임베디드 데이터 신호에 포함된 상기 트레이닝 패턴을 이용하여 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 데이터 드라이버를 포함한다. 상기 블랭크 구간에서의 상기 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함한다.
일 실시예에서, 상기 데이터 드라이버는, 상기 액티브 구간에서 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하고, 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호에 기초하여 상기 내부 클록 신호를 트레이닝하는 상기 트레이닝 동작을 수행하며, 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 응답하여 공유 백 채널(Shared Back Channel)을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 락 상태를 알리는 클록 데이터 복원 회로, 및 상기 액티브 구간에서 상기 복원된 영상 데이터를 상기 데이터 전압들로 변환하고, 상기 데이터 전압들을 상기 복수의 화소들에 제공하는 데이터 변환 회로를 포함할 수 있다.
일 실시예에서, 상기 클록 데이터 복원 회로는, 상기 액티브 구간에서 상기 내부 클록 신호에 응답하여 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하는 데이터 복원 회로, 상기 내부 클록 신호를 생성하고, 트레이닝 인에이블 신호에 응답하여 상기 내부 클록 신호에 대한 상기 트레이닝 동작을 수행하는 클록 복원 회로, 및 상기 내부 클록 신호의 매 클록 주기마다 상기 클록 임베디드 데이터 신호가 에지를 가지는지 여부를 판단하여 상기 내부 클록 신호가 상기 락 상태인지 또는 언락 상태인지를 검출하고, 상기 내부 클록 신호가 상기 언락 상태인 경우 상기 클록 복원 회로에 상기 트레이닝 인에이블 신호를 제공하는 락 센싱 회로를 포함할 수 있다.
일 실시예에서, 상기 락 센싱 회로는, 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호에 응답하여, 상기 클록 복원 회로에 상기 트레이닝 인에이블 신호를 제공하고, 상기 공유 백 채널을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 상기 언-락 상태를 알리며, 상기 락 센싱 회로는, 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 응답하여 상기 공유 백 채널을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 상기 락 상태를 알릴 수 있다.
일 실시예에서, 상기 제1 시간은 상기 컨트롤러와 상기 데이터 드라이버 사이의 인터페이스의 표준에서 정의된 클록 위상 락킹 시간일 수 있다.
일 실시예에서, 상기 제1 변조 주기는 상기 내부 클록 신호의 클록 주기의 3배에 상응하고, 상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응할 수 있다.
일 실시예에서, 상기 제1 변조 주기는 상기 내부 클록 신호의 클록 주기의 4배에 상응하고, 상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응할 수 있다.
일 실시예에서, 상기 데이터 드라이버는 상기 내부 클록 신호의 언락 상태를 검출하고, 공유 백 채널(Shared Back Channel)을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 상기 언락 상태를 알리고, 상기 컨트롤러는, 상기 액티브 구간에서 수신된 상기 내부 클록 신호의 상기 언락 상태에 응답하여, 상기 영상 데이터를 포함하는 상기 클록 임베디드 데이터 신호의 전송을 중단하고, 상기 액티브 구간에서 상기 트레이닝 패턴을 포함하는 상기 클록 임베디드 데이터 신호를 전송할 수 있다.
일 실시예에서, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 블랭크 구간에서의 상기 트레이닝 패턴과 동일할 수 있다.
일 실시예에서, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 블랭크 구간에서의 상기 트레이닝 패턴과 다를 수 있다.
일 실시예에서, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호만을 포함할 수 있다.
일 실시예에서, 상기 제2 트레이닝 클록 신호의 상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응할 수 있다.
일 실시예에서, 상기 데이터 드라이버는 복수의 데이터 드라이버 집적 회로들로 구현되고, 상기 복수의 데이터 드라이버 집적 회로들은 상기 공유 백 채널을 공유할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 액티브 구간에서 영상 데이터를 포함하고 블랭크 구간에서 트레이닝 패턴을 포함하는 클록 임베디드 데이터(Clock-Embedded Data) 신호를 전송하는 컨트롤러, 및 상기 액티브 구간에서 내부 클록 신호에 기초하여 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하여 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 복수의 화소들에 제공하고, 상기 블랭크 구간에서 상기 클록 임베디드 데이터 신호에 포함된 상기 트레이닝 패턴을 이용하여 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 데이터 드라이버를 포함한다. 상기 컨트롤러는 프레임 주파수의 변경을 검출하고, 상기 프레임 주파수가 변경된 경우, 상기 블랭크 구간에서 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함하는 상기 트레이닝 패턴을 전송한다.
일 실시예에서, 상기 컨트롤러는, 상기 프레임 주파수가 변경되지 않은 경우, 상기 블랭크 구간에서 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호만을 포함하는 상기 트레이닝 패턴을 전송할 수 있다.
일 실시예에서, 상기 제1 변조 주기는 상기 내부 클록 신호의 클록 주기의 3배에 상응하고, 상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응할 수 있다.
일 실시예에서, 상기 제1 변조 주기는 상기 내부 클록 신호의 클록 주기의 4배에 상응하고, 상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 구동 방법에서, 액티브 구간에서 상기 표시 장치의 컨트롤러가 상기 표시 장치의 데이터 드라이버에 영상 데이터를 포함하는 클록 임베디드 데이터(Clock-Embedded Data) 신호를 전송하고, 상기 액티브 구간에서 상기 데이터 드라이버가 내부 클록 신호에 기초하여 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하여 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 표시 장치의 표시 패널의 복수의 화소들에 제공하고, 블랭크 구간에서 상기 컨트롤러가 상기 데이터 드라이버에 트레이닝 패턴을 포함하는 상기 클록 임베디드 데이터 신호를 전송하고, 상기 블랭크 구간에서 상기 데이터 드라이버가 상기 클록 임베디드 데이터 신호에 포함된 상기 트레이닝 패턴을 이용한 상기 내부 클록 신호에 대한 트레이닝 동작을 수행한다. 상기 블랭크 구간에서의 상기 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함한다.
일 실시예에서, 상기 데이터 드라이버가 상기 내부 클록 신호의 언락 상태를 검출하고, 상기 데이터 드라이버가 공유 백 채널(Shared Back Channel)을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 상기 언락 상태를 알릴 수 있다.
일 실시예에서, 상기 컨트롤러가, 상기 액티브 구간에서 수신된 상기 내부 클록 신호의 상기 언락 상태에 응답하여, 상기 영상 데이터를 포함하는 상기 클록 임베디드 데이터 신호의 전송을 중단하고, 상기 컨트롤러가 상기 데이터 드라이버에 상기 액티브 구간에서 상기 트레이닝 패턴을 포함하는 상기 클록 임베디드 데이터 신호를 전송할 수 있다.
본 발명의 실시예들에 따른 표시 장치, 및 표시 장치의 구동 방법에서, 블랭크 구간에서 컨트롤러로부터 데이터 드라이버에 전송되는 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함할 수 있다. 이에 따라, 표시 장치의 프레임 주파수가 변경되더라도, 상기 데이터 드라이버의 락 센싱 에러가 방지될 수 있고, 상기 데이터 드라이버의 동작 오류가 방지될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치에 포함된 클록 데이터 복원 회로의 일 예를 나타내는 블록도이다.
도 3은 클록 임베디드 데이터(Clock-Embedded Data) 신호, 내부 클록 신호, 2 클록 주기에 상응하는 변조 주기로 변조된 트레이닝 클록 신호, 3 클록 주기에 상응하는 변조 주기로 변조된 트레이닝 클록 신호, 및 4 클록 주기에 상응하는 변조 주기로 변조된 트레이닝 클록 신호의 일 예를 나타내는 도면이다.
도 4는 프레임 주파수가 변경된 경우의 락 센싱 에러의 일 예를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시 장치의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 14는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 본 발명의 실시예들에 따른 표시 장치에 포함된 클록 데이터 복원 회로의 일 예를 나타내는 블록도이며, 도 3은 클록 임베디드 데이터 신호, 내부 클록 신호, 2 클록 주기에 상응하는 변조 주기로 변조된 트레이닝 클록 신호, 3 클록 주기에 상응하는 변조 주기로 변조된 트레이닝 클록 신호, 및 4 클록 주기에 상응하는 변조 주기로 변조된 트레이닝 클록 신호의 일 예를 나타내는 도면이고, 도 4는 프레임 주파수가 변경된 경우의 락 센싱 에러의 일 예를 설명하기 위한 도면이다.
도 1을 참조하면, 표시 장치(100)는 복수의 화소들(PX)을 포함하는 표시 패널(110), 복수의 화소들(PX)에 게이트 신호들(GS)을 제공하는 게이트 드라이버(120), 복수의 화소들(PX)에 데이터 전압들(DV)을 제공하는 데이터 드라이버(130), 및 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어하는 컨트롤러(160)를 포함할 수 있다.
표시 패널(110)은 복수의 데이터 라인들, 복수의 게이트 라인들, 및 상기 복수의 데이터 라인들과 상기 복수의 게이트 라인들에 연결된 복수의 화소들(PX)을 포함할 수 있다. 일 실시예에서, 각 화소(PX)는 스위칭 트랜지스터, 및 상기 스위칭 트랜지스터에 연결된 액정 커패시터를 포함할 수 있고, 표시 패널(110)은 액정 표시(Liquid Crystal Display; LCD) 패널일 수 있다. 다른 실시예에서, 각 화소(PX)는 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터(capacitor) 및 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 포함할 수 있고, 표시 패널(110)은 OLED 표시 패널일 수 있다. 또 다른 실시예에서, 각 화소(PX)는 무기 발광 다이오드(inorganic light emitting diode) 또는 양자점 발광 다이오드(quantum dot light emitting diode)를 포함할 수 있고, 표시 패널(110)은 무기 발광 다이오드 표시 패널 또는 양자점 발광 다이오드 표시 패널일 수 있다. 다만, 표시 패널(110)은 상기 LCD 패널, 상기 OLED 표시 패널, 상기 무기 발광 다이오드 표시 패널 및 상기 양자점 발광 다이오드 표시 패널에 한정되지 않고, 임의의 표시 패널일 수 있다.
게이트 드라이버(120)는 컨트롤러(160)로부터 수신된 게이트 제어 신호(GCTRL)에 기초하여 게이트 신호들(GS)을 생성하고, 상기 복수의 게이트 라인들을 통하여 복수의 화소들(PX)에 게이트 신호들(GS)을 제공할 수 있다. 일 실시예에서, 게이트 제어 신호(GCTRL)는 게이트 시작 신호 및 게이트 클록 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 게이트 드라이버(120)는 표시 패널(110)의 주변부에 집적되는 비정질 실리콘 게이트(Amorphous Silicon Gate; ASG) 드라이버로 구현될 수 있다. 다른 실시예에서, 게이트 드라이버(120)는 하나 이상의 게이트 집적 회로(Integrated Circuit; IC)들로 구현될 수 있다. 또한, 실시예에 따라, 게이트 드라이버(120)는 표시 패널(110)상에 직접 실장되거나, 유연 필름을 통하여 COF(Chip On Film) 형태로 표시 패널(110)에 연결될 수 있다.
데이터 드라이버(130)는 컨트롤러(160)로부터 영상 데이터(IDAT)가 포함된 클록 임베디드 데이터(Clock-Embedded Data) 신호(CEDS)를 수신하고, 클록 임베디드 데이터 신호(CEDS)에 기초하여 데이터 전압들(DV)을 생성하고, 상기 복수의 데이터 라인들을 통하여 복수의 화소들(PX)에 데이터 전압들(DV)을 제공할 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 데이터 드라이버(130)는 복수의 데이터 드라이버 IC들(132, …, 134)로 구현될 수 있다. 이 경우, 도 1에 도시된 바와 같이, 복수의 데이터 드라이버 IC들(132, …, 134)은 복수의 클록 임베디드 데이터 라인들을 통하여 컨트롤러(160)로부터 상응하는 클록 임베디드 데이터 신호들(CEDS)을 각각 수신할 수 있다. 실시예에 따라, 복수의 데이터 드라이버 IC들(132, …, 134)은 표시 패널(110) 상에 직접 실장(mounted)되거나, COF 형태로 표시 패널(110)에 연결될 수 있다. 다른 실시예에서, 데이터 드라이버(130)는 단일한 데이터 드라이버 IC로 구현되거나, 표시 패널(110)의 주변부에 집적(integrated)될 수 있다.
컨트롤러(예를 들어, 타이밍 컨트롤러(Timing Controller; TCON)(160)는 외부의 호스트 프로세서(예를 들어, 그래픽 처리 유닛(Graphic Processing Unit; GPU) 또는 그래픽 카드)로부터 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 일 실시예에서, 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 영상 데이터일 수 있다. 또한, 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(160)는 영상 데이터(IDAT) 및 제어 신호(CTRL)에 기초하여 클록 임베디드 데이터(Clock-Embedded Data) 신호(CEDS) 및 게이트 제어 신호(GCTRL)를 생성할 수 있다. 컨트롤러(160)는 게이트 드라이버(120)에 게이트 제어 신호(GCTRL)를 제공하여 게이트 드라이버(120)의 동작을 제어하고, 데이터 드라이버(130)에 클록 임베디드 데이터 신호(CEDS)를 제공하여 데이터 드라이버(130)의 동작을 제어할 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)에서, 컨트롤러(160)와 데이터 드라이버(130) 사이에는 영상 데이터(IDAT)의 전송을 위한 고속 인터페이스, 예를 들어 USI-T(Unified Standard Interface for TV) 인터페이스, USI-GF(Unified Standard Interface for Notebook and Monitor) 인터페이스 등이 채용될 수 있고, 영상 데이터(IDAT)는 상기 고속 인터페이스의 표준에서 정의된 클록 임베디드 데이터 신호(CEDS)의 형태로 컨트롤러(160)로부터 데이터 드라이버(130)에 전송될 수 있다. 예를 들어, 클록 임베디드 데이터 신호(CEDS)는, 도 3에 도시된 바와 같이, 복수의 데이터 비트들(D0 내지 D8), 및 복수의 데이터 비트들(D0 내지 D8)에 부가된(appended) 추가 비트(AD)를 포함하는 포맷을 가질 수 있다. 이 경우, 추가 비트(AD)가 마지막 데이터 비트(D8)의 레벨과 반대되는 레벨을 가짐으로써, 클록 임베디드 데이터 신호(CEDS)가 마지막 데이터 비트(D8)와 추가 비트(AD) 사이에서 주기적으로 에지를 가질 수 있다. 데이터 드라이버(130)는 클록 임베디드 데이터 신호(CEDS)의 상기 주기적인 에지에 기초하여 데이터 드라이버(130)의 내부 클록 신호를 생성할 수 있다.
또한, 본 발명의 실시예들에 따른 표시 장치(100)에서, 컨트롤러(160)는 표시 장치(100)의 프레임 구간의 액티브(active) 구간에서 데이터 드라이버(130)에 영상 데이터(IDAT)를 포함하는 클록 임베디드 데이터 신호(CEDS)를 전송하고, 상기 프레임 구간의 블랭크(blank) 구간에서 데이터 드라이버(130)에 트레이닝 패턴을 포함하는 클록 임베디드 데이터 신호(CEDS)를 전송할 수 있다. 데이터 드라이버(130)는 상기 액티브 구간에서 데이터 드라이버(130)의 상기 내부 클록 신호에 기초하여 클록 임베디드 데이터 신호(CEDS)로부터 영상 데이터(IDAT)를 복원하여 복원된 영상 데이터(RDAT)에 상응하는 데이터 전압들(DV)을 복수의 화소들(PX)에 제공하고, 상기 블랭크 구간에서 클록 임베디드 데이터 신호(CEDS)에 포함된 상기 트레이닝 패턴을 이용하여 상기 내부 클록 신호에 대한 트레이닝 동작을 수행할 수 있다. 여기서, 상기 내부 클록 신호에 대한 상기 트레이닝 동작(또는 락킹 동작이라 불림)은 상기 내부 클록 신호가 상기 트레이닝 패턴에 상응하는 원하는 주파수 및/또는 위상을 가지도록 상기 내부 클록 신호의 주파수 및/또는 위상을 조절하는 동작일 수 있다.
또한, 본 발명의 실시예들에 따른 표시 장치(100)은, 컨트롤러(160)와 데이터 드라이버(130) 사이에, 컨트롤러(160)가 데이터 드라이버(130)에 클록 임베디드 데이터 신호(CEDS)로서 상기 트레이닝 패턴이 전송됨을 알리는 공유 포워드 채널(Shared Forward Channel)(SFC), 및 데이터 드라이버(130)가 컨트롤러(160)에 상기 내부 클록 신호의 락 상태 또는 언락 상태를 알리는 공유 백 채널(Shared Back Channel)(SBC)을 더 포함할 수 있다. 예를 들어, 컨트롤러(160)는 공유 포워드 채널(SFC)을 로우(low) 레벨로 변경하여 데이터 드라이버(130)에 상기 트레이닝 패턴이 전송됨을 알릴 수 있다. 또한, 예를 들어, 데이터 드라이버(130)는 공유 백 채널(SBC)을 로우 레벨로 변경하여 컨트롤러(160)에 상기 내부 클록 신호가 상기 언락 상태임을 알릴 수 있고, 공유 백 채널(SBC)을 하이(high) 레벨로 변경하여 컨트롤러(160)에 상기 내부 클록 신호가 상기 락 상태임을 알릴 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 데이터 드라이버(130)는 복수의 데이터 드라이버 IC들(132, …, 134)로 구현되고, 복수의 데이터 드라이버 IC들(132, …, 134)은 공유 포워드 채널(SFC) 및 공유 백 채널(SBC)을 공유할 수 있다. 즉, 컨트롤러(160)는 단일한 공유 포워드 채널(SFC)을 통하여 복수의 데이터 드라이버 IC들(132, …, 134)에 상기 트레이닝 패턴이 전송됨을 알릴 수 있고, 복수의 데이터 드라이버 IC들(132, …, 134)은 단일한 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 복수의 데이터 드라이버 IC들(132, …, 134)의 복수의 내부 클록 신호들의 상기 락 상태 또는 상기 언락 상태를 알릴 수 있다. 예를 들어, 복수의 데이터 드라이버 IC들(132, …, 134)의 상기 복수의 내부 클록 신호들 중 임의의 하나가 상기 언락 상태인 경우, 단일한 공유 백 채널(SBC)이 상기 로우 레벨로 변경될 수 있다.
상기 액티브 구간에서 복수의 화소들(PX)에 데이터 전압들(DV)을 제공하고, 상기 블랭크 구간에서 상기 내부 클록 신호에 대한 상기 트레이닝 동작을 수행하도록, 데이터 드라이버(130)는 클록 데이터 복원(Clock Data Recovery; CDR) 회로(140)는 상기 액티브 구간에서 클록 임베디드 데이터 신호(CEDS)에 기초하여 복원된 영상 데이터(RDAT)를 생성하고, 상기 블랭크 구간에서 상기 트레이닝 패턴을 이용하여 상기 내부 클록 신호에 대한 상기 트레이닝 동작을 수행하는 클록 데이터 복원 회로(140), 및 상기 액티브 구간에서 복원된 영상 데이터(RDAT)를 데이터 전압들(DV)로 변환하고, 복수의 화소들(PX)에 데이터 전압들(DV)을 제공하는 데이터 변환 회로(150)를 포함할 수 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 데이터 드라이버(130)가 복수의 데이터 드라이버 IC들(132, …, 134)로 구현된 경우, 복수의 데이터 드라이버 IC들(132, …, 134) 각각이 클록 데이터 복원 회로(140) 및 데이터 변환 회로(150)를 포함할 수 있다.
일 실시예에서, 도 2에 도시된 바와 같이, 클록 데이터 복원 회로(140)는 데이터 복원 회로(141), 클록 복원 회로(142) 및 락 센싱 회로(147)를 포함할 수 있다. 데이터 복원 회로(141)는 클록 복원 회로(142)로부터 내부 클록 신호(ICLK)를 수신하고, 상기 액티브 구간에서 내부 클록 신호(ICLK)에 응답하여 (예를 들어, 클록 임베디드 데이터 신호(CEDS)에 포함된 영상 데이터(IDAT)를 샘플링함으로써) 클록 임베디드 데이터 신호(CEDS)로부터 복원된 영상 데이터(RDAT)를 생성할 수 있다. 예를 들어, 데이터 복원 회로(141)는 클록 복원 회로(142)로부터 다중 위상(예를 들어, 10개의 위상들)을 가지는 내부 클록 신호(ICLK)를 수신하고, 상기 다중 위상을 가지는 내부 클록 신호(ICLK)에 기초하여 1 UI(Unit Interval)마다 클록 임베디드 데이터 신호(CEDS)를 샘플링하여 복원된 영상 데이터(RDAT)를 생성할 수 있으나, 데이터 복원 회로(141)의 동작은 이에 한정되지 않는다.
클록 복원 회로(142)는 내부 클록 신호(ICLK)를 생성하고, 트레이닝 인에이블 신호(TES)에 응답하여 내부 클록 신호(ICLK)에 대한 상기 트레이닝 동작을 수행할 수 있다. 일 실시예에서, 클록 복원 회로(142)는 위상 검출기(phase detector)(143), 차지 펌프(charge pump)(144), 로우 패스 필터(low pass filter)(145) 및 전압 제어 발진기(voltage control oscillator)(146)를 포함할 수 있다. 위상 검출기(143)는 내부 클록 신호(ICLK)와 클록 임베디드 데이터 신호(CEDS)의 위상 차를 검출하여 상기 위상 차에 상응하는 신호(예를 들어, 업 신호 및/또는 다운 신호)를 생성할 수 있다. 차지 펌프(144)는 위상 검출기(143)의 상기 신호에 응답하여 로우 패스 필터(145)에 전류를 제공하거나, 로우 패스 필터(145)로부터 전류를 끌어당길(draw) 수 있다. 로우 패스 필터(145)는, 차지 펌프(144)로부터의 양의 또는 음의 전류에 응답하여, 제어 전압을 증가시키거나 감소시킬 수 있다. 또한, 로우 패스 필터(145)는 내부 클록 신호(ICLK)의 고주파 노이즈 성분을 제거할 수 있다. 전압 제어 발진기(146)는 로우 패스 필터(145)로부터의 상기 제어 전압에 응답하여 내부 클록 신호(ICLK)의 주파수 및/또는 위상을 조절할 수 있다. 한편, 도 2에는 클록 복원 회로(142)의 구성의 일 예가 도시되어 있으나, 본 발명의 실시예들에 따른 클록 복원 회로(142)의 구성은 도 2의 예에 한정되지 않는다. 또한, 일 실시예에서, 클록 복원 회로(142)는, 도 2에 도시된 바와 같이, 위상 고정 루프(Phase Locked Loop; PLL) 회로로 구현될 수 있으나, 이에 한정되지 않는다. 다른 실시예에서, 클록 복원 회로(142)는 지연 고정 루프(Delay Locked Loop; DLL) 회로로 구현될 수 있다. 상기 지연 고정 루프 회로는 위상 비교기(phase comparator), 디지털 루프 필터(digital loop filter) 및 지연 라인(delay line)을 포함할 수 있으나, 이에 한정되지 않는다.
락 센싱 회로(147)는 (예를 들어, 상기 블랭크 구간에서뿐만 아니라, 상기 액티브 구간에서) 내부 클록 신호(ICLK)의 매 클록 주기마다 클록 임베디드 데이터 신호(CEDS)가 에지(edge)를 가지는지 여부를 판단하여 내부 클록 신호(ICLK)가 상기 락 상태인지 또는 상기 언락 상태(또는 락 페일(Lock Fail))인지를 검출할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 락 센싱 회로(147)는 내부 클록 신호(ICLK)의 매 클록 주기(T)마다 클록 임베디드 데이터 신호(CEDS)가 복수의 데이터 비트들(D0 내지 D8) 중 마지막 데이터 비트(D8)와 추가 비트(AD) 사이에서 상기 에지를 가지는지 여부를 판단할 수 있다. 일 실시예에서, 락 센싱 회로(147)는 마지막 데이터 비트(D8)와 추가 비트(AD) 사이의 시점에 대하여 일정한 시간 마진(margin)을 가지는 구간 내에서 클록 임베디드 데이터 신호(CEDS)가 상기 에지를 가지는지 여부를 판단할 수 있다. 예를 들어, 락 센싱 회로(147)는, 마지막 데이터 비트(D8)와 추가 비트(AD) 사이의 시점으로부터 1 UI 전의 시점으로부터 1 UI 후의 시점까지의 구간 내에 클록 임베디드 데이터 신호(CEDS)가 상기 에지를 가지는 경우, 내부 클록 신호(ICLK)가 상기 락 상태인 것으로 판단할 수 있다. 락 센싱 회로(147)는, 클록 임베디드 데이터 신호(CEDS)가 마지막 데이터 비트(D8)와 추가 비트(AD) 사이에 상기 에지를 가지지 않는 경우, 내부 클록 신호(ICLK)가 상기 언락 상태(또는 락 페일)인 것으로 판단하고, 클록 복원 회로(142)에 트레이닝 인에이블 신호(TES)를 제공할 수 있다. 클록 복원 회로(142)는 락 센싱 회로(147)로부터의 트레이닝 인에이블 신호(TES)에 응답하여 내부 클록 신호(ICLK)에 대한 상기 트레이닝 동작을 수행할 수 있다. 또한, 일 실시예에서, 락 센싱 회로(147)는 공유 포워드 채널(SFC)을 통하여 클록 임베디드 데이터 신호(CEDS)로서 상기 트레이닝 패턴이 전송됨을 알 수 있고, 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 락 상태 또는 상기 언락 상태를 알릴 수 있다.
데이터 변환 회로(150)는, 일 실시예에서, 복원된 영상 데이터(RDAT)를 순차적으로 저장하는 쉬프트 레지스터 어레이(shift register array), 로드(load) 신호에 응답하여 상기 쉬프트 레지스터 어레이에 저장된 영상 데이터(RDAT)를 로딩(loading)하는 데이터 래치 어레이(data latch array), 감마 전압들을 이용하여 상기 데이터 래치 어레이로부터 출력된 영상 데이터(RDAT)를 데이터 전압들(DV)로 변환하는 디지털-아날로그 변환기 어레이(digital-to-analog converter array), 및 데이터 전압들(DV)을 상기 복수의 데이터 라인들에 출력하는 출력 버퍼 어레이(output buffer array)를 포함할 수 있으나, 이에 한정되지 않는다.
한편, 일반적인 표시 장치에서, 도 3에 도시된 바와 같이, 상기 트레이닝 패턴으로서, 내부 클록 신호(ICLK)의 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK), 내부 클록 신호(ICLK)의 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK), 및 내부 클록 신호(ICLK)의 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)가 이용될 수 있다. 예를 들어, 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)는 6 UI(Unit Interval)의 하이 구간, 4 UI의 로우 구간, 4 UI의 하이 구간 및 6 UI의 로우 구간을 주기적으로 가질 수 있고, 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)는 4 UI의 하이 구간, 5 UI의 로우 구간, 7 UI의 하이 구간, 5 UI의 로우 구간, 4 UI의 하이 구간 및 5 UI의 로우 구간을 주기적으로 가질 수 있고, 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)는 는 4 UI의 하이 구간, 7 UI의 로우 구간, 5 UI의 하이 구간, 4 UI의 로우 구간, 4 UI의 하이 구간, 5 UI의 로우 구간, 7 UI의 하이 구간 및 4 UI의 로우 구간을 주기적으로 가질 수 있다. 여기서, UI는 클록 임베디드 데이터 신호(CEDS)의 1비트의 전송에 할당된 시간을 나타낼 수 있다.
도 3에 도시된 바와 같이, 표시 장치(100)의 프레임 주파수가 변경되지 않고, 내부 클록 신호(ICLK)가 클록 임베디드 데이터 신호(CEDS)와 동기화된 상기 락 상태를 가지더라도, 락 센싱 회로(147)가 상기 트레이닝 패턴으로서 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)를 수신하는 경우, 락 센싱 회로(147)는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)가 마지막 데이터 비트(D8)와 추가 비트(AD) 사이에서 상기 에지를 가지지 않는 것으로 판단하고, 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 잘못 판단할 수 있다. 즉, 표시 장치(100)의 상기 프레임 주파수가 변경되지 않고, 내부 클록 신호(ICLK)가 클록 임베디드 데이터 신호(CEDS)와 동기화된 상기 락 상태를 가지더라도, 컨트롤러(160)가 상기 트레이닝 패턴으로서 3 클록 주기(3T) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK 또는 4T_TCLK)를 전송하는 경우, 데이터 드라이버(130)는 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 잘못 판단하여 공유 백 채널(SBC)을 상기 언락 상태를 알리는 로우 레벨로 계속적으로 유지 하고, 컨트롤러(160)는 상기 로우 레벨로 계속적으로 유지된 공유 백 채널(SBC)에 응답하여 임베디드 데이터 신호(CEDS)로서 상기 트레이닝 패턴을 계속적으로 전송할 수 있다. 이에 따라, 일반적인 표시 장치에서는, 표시 장치(100)의 상기 프레임 주파수가 변경되지 않고, 내부 클록 신호(ICLK)가 클록 임베디드 데이터 신호(CEDS)와 동기화된 상기 락 상태를 가지더라도, 락 센싱 회로(147)가 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 잘못 판단하는 것을 방지하도록, 상기 트레이닝 패턴으로서, 내부 클록 신호(ICLK)의 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)가 이용될 수 있다.
다만, 상기 트레이닝 패턴으로서 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)가 이용되더라도, 도 4에 도시된 바와 같이, 표시 장치(100)의 프레임 주파수가 급격히 변경되는 경우, 예를 들어, 표시 장치(100)의 상기 프레임 주파수가 약 120Hz로부터 약 60Hz로 변경되는 경우, 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)의 주파수가 절반이 되고, 클록 주기가 두 배가 되었으나, 락 센싱 회로(147)는 상기 프레임 주파수의 변경 전인 약 120Hz에 상응하는 내부 클록 신호(ICLK)가 상기 프레임 주파수의 변경 후에도 여전히 상기 락 상태인 것으로 잘못 판단할 수 있다. 이에 따라, 표시 장치(100)의 상기 프레임 주파수가 약 120Hz로부터 약 60Hz로 변경되더라도, 상기 트레이닝 패턴으로서 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)가 이용되는 경우, 데이터 드라이버(130)는 상기 언락 상태인 내부 클록 신호(ICLK)를 상기 락 상태로 잘못 판단하여 내부 클록 신호(ICLK)에 대한 상기 트레이닝 동작을 수행하지 않을 수 있다. 즉, 상기 프레임 주파수가 급격히 변경되는 경우, 락 센싱 회로(147)가 상기 언락 상태의 내부 클록 신호(ICLK)가 상기 락 상태인 것으로 판단하는 락 센싱 에러가 발생될 수 있고, 데이터 드라이버(130)의 동작 오류가 발생될 수 있다. 다른 예에서, 표시 장치(100)의 상기 프레임 주파수가 약 60Hz로부터 약 120Hz로 변경되는 경우에도, 상기 트레이닝 패턴으로서 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)가 이용되면, 락 센싱 회로(147)가 상기 프레임 주파수의 변경 전인 약 60Hz에 상응하는 내부 클록 신호(ICLK)가 상기 프레임 주파수의 변경 후에도 여전히 상기 락 상태인 것으로 잘못 판단하는 상기 락 센싱 에러가 발생될 수 있다. 다만, 도 3을 참조하여 설명한 바와 같이, 상기 트레이닝 패턴으로서 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)가 이용되는 경우, 락 센싱 회로(147)는, 상기 프레임 주파수가 변경된 것과 무관하게, 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 판단할 수 있다. 즉, 상기 트레이닝 패턴으로서 3 클록 주기(3T) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK 또는 4T_TCLK)가 이용되면, 상기 프레임 주파수가 변경되지 않은 경우뿐만 아니라 상기 프레임 주파수가 변경된 경우에도, 락 센싱 회로(147)는 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 판단하고, 클록 데이터 복원 회로(140)는 상기 변경된 프레임 주파수에 상응하는 트레이닝 클록 신호(3T_TCLK 또는 4T_TCLK)에 기초하여 상기 변경된 프레임 주파수에 상응하도록 내부 클록 신호(ICLK)를 트레이닝할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 상기 트레이닝 패턴으로서 3 클록 주기(3T) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK 또는 4T_TCLK)가 이용되면, 락 센싱 회로(147)가 상기 프레임 주파수가 변경되지 않은 경우뿐만 아니라 상기 프레임 주파수가 변경된 경우에도 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 판단하는 점을 활용하여, 상기 트레이닝 패턴으로서 3 클록 주기(3T) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK 또는 4T_TCLK)와 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)의 조합이 이용될 수 있다.
즉, 본 발명의 실시예들에 따른 표시 장치(100)에서, 상기 블랭크 구간에서 컨트롤러(160)로부터 데이터 드라이버(130)에 클록 임베디드 데이터 신호(CEDS)로서 전송되는 상기 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함할 수 있다. 일 실시예에서, 상기 제1 시간은 컨트롤러(160)와 데이터 드라이버(130) 사이의 인터페이스의 표준, 예를 들어, 상기 USI-T 인터페이스 표준 또는 상기 USI-GF 인터페이스에서 정의된 (최소) 클록 위상 락킹 시간, 예를 들어 약 4500 클록 주기(T)일 수 있다.
일 실시예에서, 상기 제1 트레이닝 클록 신호의 상기 제1 변조 주기는 내부 클록 신호(ICLK)의 클록 주기(T)의 3배(3T)에 상응하고, 상기 제2 트레이닝 클록 신호의 상기 제2 변조 주기는 내부 클록 신호(ICLK)의 클록 주기(T)의 2배(2T)에 상응할 수 있다. 즉, 컨트롤러(160)는 상기 블랭크 구간에서, 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)를 전송하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다. 락 센싱 회로(147)는, 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)에 응답하여, 내부 클록 신호(ICLK)가 상기 언락 상태를 가지는 것으로 판단하고, 클록 복원 회로(142)에 트레이닝 인에이블 신호(TES)를 제공하고, 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 언-락 상태를 알릴 수 있다. 또한, 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)가 전송되는 동안, 클록 복원 회로(142)는 트레이닝 인에이블 신호(TES)에 응답하여 내부 클록 신호(ICLK)에 대한 상기 트레이닝 동작을 수행할 수 있다. 한편, 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)가 상기 제1 시간, 예를 들어 상기 USI-T 인터페이스 표준 또는 상기 USI-GF 인터페이스 표준에서 정의된 상기 클록 위상 락킹 시간 동안 전송되므로, 상기 제1 시간 후의 시점에서는, 락 센싱 회로(147)가 내부 클록 신호(ICLK)가 상기 언락 상태를 가지는 것으로 판단하더라도, 클록 복원 회로(142)에 의해 생성된 내부 클록 신호(ICLK)는 실제로 상기 락 상태일 수 있다. 또한, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)가 전송되면, 락 센싱 회로(147)는, 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)에 응답하여, 내부 클록 신호(ICLK)가 상기 락 상태를 가지는 것으로 판단하고, 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 락 상태를 알릴 수 있다. 컨트롤러(160)는 공유 백 채널(SBC)을 통하여 수신된 내부 클록 신호(ICLK)의 상기 락 상태에 응답하여 상기 트레이닝 패턴의 전송을 중단할 수 있다.
다른 실시예에서, 상기 제1 트레이닝 클록 신호의 상기 제1 변조 주기는 내부 클록 신호(ICLK)의 클록 주기(T)의 4배(4T)에 상응하고, 상기 제2 트레이닝 클록 신호의 상기 제2 변조 주기는 내부 클록 신호(ICLK)의 클록 주기(T)의 2배(2T)에 상응할 수 있다. 즉, 컨트롤러(160)는 상기 블랭크 구간에서, 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)를 전송하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다. 클록 데이터 복원 회로(140)는 상기 제1 시간 동안 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)에 기초하여 내부 클록 신호(ICLK)를 트레이닝하는 상기 트레이닝 동작을 수행하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)에 응답하여 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 락 상태를 알릴 수 있다.
표시 장치(100)의 상기 프레임 주파수가 급격히 변경되더라도(예를 들어, 상기 프레임 주파수가 약 120Hz로부터 약 60Hz로 변경되거나, 약 60Hz로부터 약 120Hz로 변경되더라도), 상술한 바와 같이 상기 제1 시간 동안 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)가 전송되는 경우, 락 센싱 회로(147)가 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)에 응답하여 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 판단하므로, 상기 언락 상태의 내부 클록 신호(ICLK)가 상기 락 상태인 것으로 판단하는 상기 락 센싱 에러가 방지될 수 있다. 따라서, 표시 장치(100)의 상기 프레임 주파수가 급격히 변경된 경우, 예를 들어, 상기 프레임 주파수가 약 120Hz로부터 약 60Hz로 변경된 경우, 락 센싱 회로(147)는 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 판단하고, 클록 데이터 복원 회로(140)는 상기 제1 시간 동안 상기 변경된 프레임 주파수인 약 60Hz에 상응하는 트레이닝 클록 신호(3T_TCLK 또는 4T_TCLK)에 기초하여 상기 변경된 프레임 주파수인 약 60Hz에 상응하도록 내부 클록 신호(ICLK)를 트레이닝할 수 있다. 즉, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 표시 장치(100)의 상기 프레임 주파수가 급격히 변경되더라도, 내부 클록 신호(ICLK)가 상기 변경된 프레임 주파수에 상응하도록 트레이닝될 수 있고, 상기 트레이닝 패턴으로서 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)만이 이용되는 경우에 내부 클록 신호(ICLK)가 상기 락 상태인 것으로 판단되어 내부 클록 신호(ICLK)가 트레이닝되지 못하는 문제가 방지될 수 있다. 또한, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)가 전송되므로, 상기 트레이닝 패턴으로서 3 클록 주기(3T) 또는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK 또는 4T_TCLK)만이 인용되는 경우에 공유 백 채널(SBC)이 상기 락 상태를 알리는 하이 레벨로 변경되지 못하는 문제 또한 방지될 수 있다.
또한, 락 센싱 회로(147)는 상기 블랭크 구간에서뿐만 아니라 상기 액티브 구간에서도 내부 클록 신호(ICLK)의 매 클록 주기마다 내부 클록 신호(ICLK)의 상기 언락 상태를 검출할 수 있고, 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 언락 상태를 알릴 수 있다. 예를 들어, 데이터 드라이버(130)에서 정전기 방전(Electrostatic Discharge)이 발생된 경우, 내부 클록 신호(ICLK)가 상기 언락 상태가 될 수 있고, 락 센싱 회로(147)는 공유 백 채널(SBC)을 로우 레벨로 변경함으로써 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 언락 상태를 알릴 수 있다. 컨트롤러(160)가 상기 액티브 구간에서 공유 백 채널(SBC)을 통하여 내부 클록 신호(ICLK)의 상기 언락 상태를 통지 받으면, 컨트롤러(160)는 영상 데이터(IDAT)를 포함하는 클록 임베디드 데이터 신호(CEDS)의 전송을 중단하고, 상기 액티브 구간에서 상기 트레이닝 패턴을 포함하는 클록 임베디드 데이터 신호(CEDS)를 전송할 수 있다. 한편, 상기 액티브 구간에서의 상기 트레이닝 패턴의 전송이 완료되면, 컨트롤러(160)는 영상 데이터(IDAT)를 포함하는 클록 임베디드 데이터 신호(CEDS)의 전송을 재개할 수 있다.
일 실시예에서, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 블랭크 구간에서의 상기 트레이닝 패턴과 동일할 수 있다. 예를 들어, 컨트롤러(160)는, 상기 액티브 구간에서의 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)를 전송하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다. 다른 예에서, 컨트롤러(160)는, 상기 액티브 구간에서의 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)를 전송하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다.
다른 실시예에서, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 블랭크 구간에서의 상기 트레이닝 패턴과 다를 수 있다. 예를 들어, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호만을 포함할 수 있다. 즉, 컨트롤러(160)는, 상기 액티브 구간에서의 상기 트레이닝 패턴으로서, 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다. 일 예에서, 컨트롤러(160)는 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 약 2000 클록 주기(T) 동안 전송할 수 있으나, 이에 한정되지 않는다.
본 발명의 다른 실시예들에 따른 표시 장치(100)에서, 컨트롤러(160)는 표시 장치(100)의 상기 프레임 주파수의 변경을 검출할 수 있다. 일 실시예에서, 컨트롤러(160)는 영상 데이터(IDAT)의 입력 프레임 주파수(IFF)의 변경을 검출함으로써 상기 프레임 주파수의 변경을 검출할 수 있다. 또한, 컨트롤러(160)는, 상기 프레임 주파수가 변경되지 않은 경우, 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호(예를 들어 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK))만을 포함하는 상기 트레이닝 패턴을 전송할 수 있다. 상기 프레임 주파수가 변경된 경우, 컨트롤러(160)는, 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호(예를 들어, 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK) 또는 내부 클록 신호(ICLK)의 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK))를 전송하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호(예를 들어 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK))를 전송할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(100)에서, 컨트롤러(160)는, 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호(예를 들어, 트레이닝 클록 신호(3T_TCLK) 또는 트레이닝 클록 신호(4T_TCLK))를 전송하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호(예를 들어, 트레이닝 클록 신호(2T_TCLK))를 전송할 수 있다. 이에 따라, 표시 장치(100)의 상기 프레임 주파수가 변경되더라도, 데이터 드라이버(130)의 상기 락 센싱 에러가 방지될 수 있고, 데이터 드라이버(130)의 동작 오류가 방지될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이고, 도 6은 본 발명의 일 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 7은 본 발명의 일 실시예에 따른 표시 장치의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 1 내지 도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)의 구동 방법에서, 액티브 구간(AP)에서 컨트롤러(160)가 데이터 드라이버(130)에 영상 데이터(IDAT)를 포함하는 클록 임베디드 데이터 신호(CEDS)를 전송할 수 있다(S310). 데이터 드라이버(130)의 내부 클록 신호(ICLK)가 락 상태인 경우(S320: NO), 데이터 드라이버(130)는, 액티브 구간(AP)에서, 내부 클록 신호(ICLK)에 기초하여 클록 임베디드 데이터 신호(CEDS)로부터 영상 데이터(IDAT)를 복원하여 복원된 영상 데이터(RDAT)에 상응하는 데이터 전압들(DV)을 표시 패널(110)의 복수의 화소들(PX)에 제공할 수 있다(S330).
블랭크 구간(BP)에서, 컨트롤러(160)는 데이터 드라이버(130)에 트레이닝 패턴을 포함하는 클록 임베디드 데이터 신호(CEDS)를 전송하고, 데이터 드라이버(130)는 클록 임베디드 데이터 신호(CEDS)에 포함된 상기 트레이닝 패턴을 이용하여 내부 클록 신호(ICLK)에 대한 트레이닝 동작을 수행할 수 있다(S340 내지 S355). 블랭크 구간(BP)에서의 상기 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함할 수 있다.
일 실시예에서, 도 6에 도시된 바와 같이, 블랭크 구간(BP)에서, 컨트롤러(160)는 데이터 드라이버(130)에 상기 제1 시간(예를 들어, 약 4500T) 동안, 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호로서, 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)를 전송할 수 있다(S340). 컨트롤러(160)는 공유 포워드 채널(SFC)을 로우 레벨로 변경함으로써, 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)가 전송됨을 알릴 수 있다. 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)에 응답하여, 데이터 드라이버(130)는 내부 클록 신호(ICLK)가 언락 상태인 것으로 판단하고, 공유 백 채널(SBC)을 로우 레벨로 변경함으로써 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 언락 상태를 알리고, 내부 클록 신호(ICLK)에 대한 트레이닝 동작을 수행할 수 있다(S345). 상기 제1 시간 후, 컨트롤러(160)는 데이터 드라이버(130)에, 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호로서, 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다(S350). 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)에 응답하여, 데이터 드라이버(130)는 내부 클록 신호(ICLK)가 락 상태인 것으로 판단하고, 공유 백 채널(SBC)을 하이 레벨로 변경함으로써 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 락 상태를 알릴 수 있다(S355). 컨트롤러는, 공유 백 채널(SBC)을 통하여 수신된 내부 클록 신호(ICLK)의 상기 락 상태에 응답하여, 공유 포워드 채널(SFC)을 하이 레벨로 변경하고, 상기 트레이닝 패턴의 전송을 중단할 수 있다.
다른 실시예에서, 도 7에 도시된 바와 같이, 블랭크 구간(BP)에서, 컨트롤러(160)는 데이터 드라이버(130)에 상기 제1 시간(예를 들어, 약 4500T) 동안, 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호로서, 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)를 전송할 수 있다(S340). 컨트롤러(160)는 공유 포워드 채널(SFC)을 로우 레벨로 변경함으로써, 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)가 전송됨을 알릴 수 있다. 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)에 응답하여, 데이터 드라이버(130)는 내부 클록 신호(ICLK)가 언락 상태인 것으로 판단하고, 공유 백 채널(SBC)을 로우 레벨로 변경함으로써 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 언락 상태를 알리고, 내부 클록 신호(ICLK)에 대한 트레이닝 동작을 수행할 수 있다(S345). 상기 제1 시간 후, 컨트롤러(160)는 데이터 드라이버(130)에, 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호로서, 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다(S350). 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)에 응답하여, 데이터 드라이버(130)는 내부 클록 신호(ICLK)가 락 상태인 것으로 판단하고, 공유 백 채널(SBC)을 하이 레벨로 변경함으로써 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 락 상태를 알릴 수 있다(S355). 컨트롤러는, 공유 백 채널(SBC)을 통하여 수신된 내부 클록 신호(ICLK)의 상기 락 상태에 응답하여, 공유 포워드 채널(SFC)을 하이 레벨로 변경하고, 상기 트레이닝 패턴의 전송을 중단할 수 있다.
한편, 데이터 드라이버(130)는 블랭크 구간(BP)에서뿐만 아니라 액티브 구간(AP)에서도 내부 클록 신호(ICLK)의 매 클록 주기마다 내부 클록 신호(ICLK)의 상기 언락 상태를 검출할 수 있다. 액티브 구간(AP)에서 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 판단되면(S320: YES), 데이터 드라이버(130)는 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 언락 상태를 알릴 수 있다(S360). 액티브 구간(AP)에서 수신된 내부 클록 신호(ICLK)의 상기 언락 상태에 응답하여, 컨트롤러(160)는 영상 데이터(IDAT)를 포함하는 클록 임베디드 데이터 신호(CEDS)의 전송을 중단하고(S365), 데이터 드라이버(130)에 액티브 구간(AP)에서 상기 트레이닝 패턴을 포함하는 클록 임베디드 데이터 신호(CEDS)를 전송할 수 있다(S340 내지 S355).
일 실시예에서, 도 6에 도시된 바와 같이, 데이터 드라이버(130)에서 정전기 방전(ESD)이 발생된 경우, 데이터 드라이버(130)는 공유 백 채널(SBC)을 로우 레벨로 변경함으로써 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 언락 상태를 알릴 수 있다. 컨트롤러(160)는 상기 로우 레벨의 공유 백 채널(SBC)에 응답하여, 영상 데이터(IDAT)를 포함하는 클록 임베디드 데이터 신호(CEDS)의 전송을 중단하고(S365), 상기 제1 시간(예를 들어, 약 4500T) 동안 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)를 전송할 수 있다(S340). 컨트롤러(160)는 공유 포워드 채널(SFC)을 로우 레벨로 변경함으로써, 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)가 전송됨을 알릴 수 있다. 데이터 드라이버(130)는 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)에 기초하여 내부 클록 신호(ICLK)에 대한 상기 트레이닝 동작을 수행할 수 있다(S345). 컨트롤러(160)는 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다(S350). 데이터 드라이버(130)는 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)에 응답하여 공유 백 채널(SBC)을 하이 레벨로 변경함으로써 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 락 상태를 알릴 수 있다(S355). 컨트롤러는, 공유 백 채널(SBC)을 통하여 수신된 내부 클록 신호(ICLK)의 상기 락 상태에 응답하여, 공유 포워드 채널(SFC)을 하이 레벨로 변경하고, 상기 트레이닝 패턴의 전송을 중단할 수 있다.
다른 실시예에서, 도 7에 도시된 바와 같이, 데이터 드라이버(130)에서 정전기 방전(ESD)이 발생된 경우, 컨트롤러(160)는 영상 데이터(IDAT)를 포함하는 클록 임베디드 데이터 신호(CEDS)의 전송을 중단하고(S365), 상기 제1 시간(예를 들어, 약 4500T) 동안 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)를 전송할 수 있다(S340). 데이터 드라이버(130)는 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)에 기초하여 내부 클록 신호(ICLK)에 대한 상기 트레이닝 동작을 수행할 수 있다(S345). 컨트롤러(160)는 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다(S350). 데이터 드라이버(130)는 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)에 응답하여 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 락 상태를 알릴 수 있다(S355).
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치(100)의 구동 방법에서, 컨트롤러(160)는, 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호(예를 들어, 트레이닝 클록 신호(3T_TCLK) 또는 트레이닝 클록 신호(4T_TCLK))를 전송하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호(예를 들어, 트레이닝 클록 신호(2T_TCLK))를 전송할 수 있다. 이에 따라, 표시 장치(100)의 상기 프레임 주파수가 변경되더라도, 데이터 드라이버(130)의 락 센싱 에러가 방지될 수 있고, 데이터 드라이버(130)의 동작 오류가 방지될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이고, 도 9는 본 발명의 다른 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 10은 본 발명의 다른 실시예에 따른 표시 장치의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 8에 도시된 표시 장치(100)의 구동 방법은, 액티브 구간(AP)에서의 트레이닝 패턴이 블랭크 구간(BP)에서의 트레이닝 패턴으로부터 상이한 것을 제외하고, 도 5에 도시된 표시 장치(100)의 구동 방법과 실질적으로 동일할 수 있다.
도 1 내지 도 3, 및 도 8 내지 도 10을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(100)의 구동 방법에서, 데이터 드라이버(130)는 블랭크 구간(BP)에서뿐만 아니라 액티브 구간(AP)에서도 내부 클록 신호(ICLK)의 매 클록 주기마다 내부 클록 신호(ICLK)의 언락 상태를 검출할 수 있다. 액티브 구간(AP)에서 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 판단되면(S320: YES), 데이터 드라이버(130)는 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 상기 언락 상태를 알릴 수 있다(S360). 액티브 구간(AP)에서 수신된 내부 클록 신호(ICLK)의 상기 언락 상태에 응답하여, 컨트롤러(160)는 영상 데이터(IDAT)를 포함하는 클록 임베디드 데이터 신호(CEDS)의 전송을 중단하고(S365), 데이터 드라이버(130)에 액티브 구간(AP)에서 상기 트레이닝 패턴을 포함하는 클록 임베디드 데이터 신호(CEDS)를 전송할 수 있다(S470 내지 S480). 한편, 내부 클록 신호(ICLK)가 상기 언락 상태인 것으로 이미 판단되었으므로, 상기 언락 상태의 내부 클록 신호(ICLK)가 락 상태인 것으로 판단하는 락 센싱 에러가 발생되지 않고, 이에 따라 액티브 구간(AP)에서의 상기 트레이닝 패턴은, 블랭크 구간(BP)에서의 트레이닝 패턴과 달리, 제2 변조 주기로 변조된 제2 트레이닝 클록 신호, 예를 들어 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)만을 포함할 수 있다. 즉, 컨트롤러(160)는 제2 시간 동안 데이터 드라이버(130)에 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호를 전송하고(S470), 데이터 드라이버(130)는 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 기초하여 내부 클록 신호(ICLK)에 대한 트레이닝 동작을 수행하고(S475), 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 응답하여 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 락 상태를 알릴 수 있다(S480). 예를 들어, 상기 제2 시간은 약 2000T에 상응할 수 있으나, 이에 한정되지 않는다.
일 실시예에서, 도 9에 도시된 바와 같이, 컨트롤러(160)는 데이터 드라이버(130)에, 블랭크 구간(BP)에서의 상기 트레이닝 패턴으로서, 상기 제1 시간(예를 들어, 약 4500T) 동안 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)를 전송하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다. 또한, 컨트롤러(160)는 데이터 드라이버(130)에, 액티브 구간(AP)에서의 상기 트레이닝 패턴으로서, 상기 제2 시간(예를 들어, 약 2000T) 동안 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다.
다른 실시예에서, 도 10에 도시된 바와 같이, 컨트롤러(160)는 데이터 드라이버(130)에, 블랭크 구간(BP)에서의 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)를 전송하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다. 또한, 컨트롤러(160)는 데이터 드라이버(130)에, 액티브 구간(AP)에서의 상기 트레이닝 패턴으로서, 상기 제2 시간 동안 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 순서도이고, 도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이고, 도 13은 본 발명의 또 다른 실시예에 따른 표시 장치의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 11에 도시된 표시 장치(100)의 구동 방법은, 표시 장치(100)의 프레임 주파수가 변경되는지 여부에 따라 서로 다른 트레이닝 패턴들이 이용되는 것을 제외하고, 도 5 또는 도 8에 도시된 표시 장치(100)의 구동 방법과 실질적으로 동일할 수 있다.
도 1 내지 도 3, 및 도 11 내지 도 13을 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치(100)의 구동 방법에서, 컨트롤러(160)는 표시 장치(100)의 프레임 주파수의 변경을 검출할 수 있다(S570). 일 실시예에서, 컨트롤러(160)는 영상 데이터(IDAT)의 입력 프레임 주파수(IFF)의 변경을 검출함으로써 상기 프레임 주파수의 변경을 검출할 수 있다.
상기 프레임 주파수가 변경된 경우(S570: YES), 컨트롤러(160)는 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 전송하고(S340), 데이터 드라이버(130)는 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호에 기초하여 내부 클록 신호(ICLK)에 대한 트레이닝 동작을 수행하며, 컨트롤러(160)는 상기 제1 시간 후 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 전송하고(S350), 데이터 드라이버(130)는 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 응답하여 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 락 상태를 알릴 수 있다(S355).
또한, 상기 프레임 주파수가 변경되지 않은 경우(S570: NO), 컨트롤러(160)는 제2 시간 동안 데이터 드라이버(130)에 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호를 전송하고(S580), 데이터 드라이버(130)는 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 기초하여 내부 클록 신호(ICLK)에 대한 상기 트레이닝 동작을 수행하고(S585), 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 응답하여 공유 백 채널(SBC)을 통하여 컨트롤러(160)에 내부 클록 신호(ICLK)의 락 상태를 알릴 수 있다(S590).
일 실시예에서, 도 12에 도시된 바와 같이, 상기 프레임 주파수가 변경되지 않은 경우, 컨트롤러(160)는 데이터 드라이버(130)에, 블랭크 구간(BP)에서의 상기 트레이닝 패턴 또는 액티브 구간(AP)에서의 상기 트레이닝 패턴으로서, 상기 제2 시간(예를 들어, 약 2000T) 동안 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다. 또한, 상기 프레임 주파수가 변경된 경우, 상기 프레임 주파수가 변경된 프레임 구간에서, 컨트롤러(160)는 데이터 드라이버(130)에, 블랭크 구간(BP)에서의 상기 트레이닝 패턴 또는 액티브 구간(AP)에서의 상기 트레이닝 패턴으로서, 상기 제1 시간(예를 들어, 약 4500T) 동안 3 클록 주기(3T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(3T_TCLK)를 전송하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다.
다른 실시예에서, 도 13에 도시된 바와 같이, 상기 프레임 주파수가 변경되지 않은 경우, 컨트롤러(160)는 데이터 드라이버(130)에, 블랭크 구간(BP)에서의 상기 트레이닝 패턴 또는 액티브 구간(AP)에서의 상기 트레이닝 패턴으로서, 상기 제2 시간 동안 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다. 또한, 상기 프레임 주파수가 변경된 경우, 상기 프레임 주파수가 변경된 프레임 구간에서, 컨트롤러(160)는 데이터 드라이버(130)에, 블랭크 구간(BP)에서의 상기 트레이닝 패턴 또는 액티브 구간(AP)에서의 상기 트레이닝 패턴으로서, 상기 제1 시간 동안 4 클록 주기(4T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(4T_TCLK)를 전송하고, 상기 제1 시간 후 2 클록 주기(2T)에 상응하는 변조 주기로 변조된 트레이닝 클록 신호(2T_TCLK)를 전송할 수 있다.
도 14는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 14를 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)에서, 컨트롤러로부터 데이터 드라이버에 전송되는 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함할 수 있다. 이에 따라, 표시 장치(1160)의 프레임 주파수가 변경되더라도, 상기 데이터 드라이버의 락 센싱 에러가 방지될 수 있고, 상기 데이터 드라이버의 동작 오류가 방지될 수 있다.
실시예에 따라, 전자 기기(1100)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 데이터 드라이버가 클록 트레이닝을 수행하는 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 표시 장치를 포함하는 TV(Television), 디지털 TV, 3D TV, 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Table Computer), 노트북 컴퓨터(Laptop Computer), 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 임의의 전자 기기에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치
110: 표시 패널
120: 게이트 드라이버
130: 데이터 드라이버
140: 클록 데이터 복원 회로
150: 데이터 변환 회로
160: 컨트롤러
141: 데이터 복원 회로
142: 클록 복원 회로
147: 락 센싱 회로

Claims (20)

  1. 복수의 화소들을 포함하는 표시 패널;
    액티브 구간에서 영상 데이터를 포함하고 블랭크 구간에서 트레이닝 패턴을 포함하는 클록 임베디드 데이터(Clock-Embedded Data) 신호를 전송하는 컨트롤러; 및
    상기 액티브 구간에서 내부 클록 신호에 기초하여 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하여 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 복수의 화소들에 제공하고, 상기 블랭크 구간에서 상기 클록 임베디드 데이터 신호에 포함된 상기 트레이닝 패턴을 이용하여 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 데이터 드라이버를 포함하고,
    상기 블랭크 구간에서의 상기 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함하는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서, 상기 데이터 드라이버는,
    상기 액티브 구간에서 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하고, 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호에 기초하여 상기 내부 클록 신호를 트레이닝하는 상기 트레이닝 동작을 수행하며, 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 응답하여 공유 백 채널(Shared Back Channel)을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 락 상태를 알리는 클록 데이터 복원 회로; 및
    상기 액티브 구간에서 상기 복원된 영상 데이터를 상기 데이터 전압들로 변환하고, 상기 데이터 전압들을 상기 복수의 화소들에 제공하는 데이터 변환 회로를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 클록 데이터 복원 회로는,
    상기 액티브 구간에서 상기 내부 클록 신호에 응답하여 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하는 데이터 복원 회로;
    상기 내부 클록 신호를 생성하고, 트레이닝 인에이블 신호에 응답하여 상기 내부 클록 신호에 대한 상기 트레이닝 동작을 수행하는 클록 복원 회로; 및
    상기 내부 클록 신호의 매 클록 주기마다 상기 클록 임베디드 데이터 신호가 에지를 가지는지 여부를 판단하여 상기 내부 클록 신호가 상기 락 상태인지 또는 언락 상태인지를 검출하고, 상기 내부 클록 신호가 상기 언락 상태인 경우 상기 클록 복원 회로에 상기 트레이닝 인에이블 신호를 제공하는 락 센싱 회로를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 락 센싱 회로는, 상기 제1 변조 주기로 변조된 상기 제1 트레이닝 클록 신호에 응답하여, 상기 클록 복원 회로에 상기 트레이닝 인에이블 신호를 제공하고, 상기 공유 백 채널을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 상기 언-락 상태를 알리며,
    상기 락 센싱 회로는, 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호에 응답하여 상기 공유 백 채널을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 상기 락 상태를 알리는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 제1 시간은 상기 컨트롤러와 상기 데이터 드라이버 사이의 인터페이스의 표준에서 정의된 클록 위상 락킹 시간인 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 제1 변조 주기는 상기 내부 클록 신호의 클록 주기의 3배에 상응하고,
    상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서, 상기 제1 변조 주기는 상기 내부 클록 신호의 클록 주기의 4배에 상응하고,
    상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응하는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서, 상기 데이터 드라이버는 상기 내부 클록 신호의 언락 상태를 검출하고, 공유 백 채널(Shared Back Channel)을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 상기 언락 상태를 알리고,
    상기 컨트롤러는, 상기 액티브 구간에서 수신된 상기 내부 클록 신호의 상기 언락 상태에 응답하여, 상기 영상 데이터를 포함하는 상기 클록 임베디드 데이터 신호의 전송을 중단하고, 상기 액티브 구간에서 상기 트레이닝 패턴을 포함하는 상기 클록 임베디드 데이터 신호를 전송하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 블랭크 구간에서의 상기 트레이닝 패턴과 동일한 것을 특징으로 하는 표시 장치.
  10. 제8 항에 있어서, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 블랭크 구간에서의 상기 트레이닝 패턴과 다른 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 액티브 구간에서의 상기 트레이닝 패턴은 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호만을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서, 상기 제2 트레이닝 클록 신호의 상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응하는 것을 특징으로 하는 표시 장치.
  13. 제8 항에 있어서, 상기 데이터 드라이버는 복수의 데이터 드라이버 집적 회로들로 구현되고,
    상기 복수의 데이터 드라이버 집적 회로들은 상기 공유 백 채널을 공유하는 것을 특징으로 하는 표시 장치.
  14. 복수의 화소들을 포함하는 표시 패널;
    액티브 구간에서 영상 데이터를 포함하고 블랭크 구간에서 트레이닝 패턴을 포함하는 클록 임베디드 데이터(Clock-Embedded Data) 신호를 전송하는 컨트롤러; 및
    상기 액티브 구간에서 내부 클록 신호에 기초하여 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하여 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 복수의 화소들에 제공하고, 상기 블랭크 구간에서 상기 클록 임베디드 데이터 신호에 포함된 상기 트레이닝 패턴을 이용하여 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 데이터 드라이버를 포함하고,
    상기 컨트롤러는 프레임 주파수의 변경을 검출하고, 상기 프레임 주파수가 변경된 경우, 상기 블랭크 구간에서 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함하는 상기 트레이닝 패턴을 전송하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 컨트롤러는, 상기 프레임 주파수가 변경되지 않은 경우, 상기 블랭크 구간에서 상기 제2 변조 주기로 변조된 상기 제2 트레이닝 클록 신호만을 포함하는 상기 트레이닝 패턴을 전송하는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서, 상기 제1 변조 주기는 상기 내부 클록 신호의 클록 주기의 3배에 상응하고,
    상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응하는 것을 특징으로 하는 표시 장치.
  17. 제14 항에 있어서, 상기 제1 변조 주기는 상기 내부 클록 신호의 클록 주기의 4배에 상응하고,
    상기 제2 변조 주기는 상기 내부 클록 신호의 클록 주기의 2배에 상응하는 것을 특징으로 하는 표시 장치.
  18. 표시 장치의 구동 방법에 있어서,
    액티브 구간에서 상기 표시 장치의 컨트롤러가 상기 표시 장치의 데이터 드라이버에 영상 데이터를 포함하는 클록 임베디드 데이터(Clock-Embedded Data) 신호를 전송하는 단계;
    상기 액티브 구간에서 상기 데이터 드라이버가 내부 클록 신호에 기초하여 상기 클록 임베디드 데이터 신호로부터 상기 영상 데이터를 복원하여 상기 복원된 영상 데이터에 상응하는 데이터 전압들을 상기 표시 장치의 표시 패널의 복수의 화소들에 제공하는 단계;
    블랭크 구간에서 상기 컨트롤러가 상기 데이터 드라이버에 트레이닝 패턴을 포함하는 상기 클록 임베디드 데이터 신호를 전송하는 단계; 및
    상기 블랭크 구간에서 상기 데이터 드라이버가 상기 클록 임베디드 데이터 신호에 포함된 상기 트레이닝 패턴을 이용한 상기 내부 클록 신호에 대한 트레이닝 동작을 수행하는 단계를 포함하고,
    상기 블랭크 구간에서의 상기 트레이닝 패턴은 제1 시간 동안 제1 변조 주기로 변조된 제1 트레이닝 클록 신호를 포함하고, 상기 제1 시간 후 상기 제1 변조 주기와 다른 제2 변조 주기로 변조된 제2 트레이닝 클록 신호를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제18 항에 있어서,
    상기 데이터 드라이버가 상기 내부 클록 신호의 언락 상태를 검출하는 단계; 및
    상기 데이터 드라이버가 공유 백 채널(Shared Back Channel)을 통하여 상기 컨트롤러에 상기 내부 클록 신호의 상기 언락 상태를 알리는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제19 항에 있어서,
    상기 컨트롤러가, 상기 액티브 구간에서 수신된 상기 내부 클록 신호의 상기 언락 상태에 응답하여, 상기 영상 데이터를 포함하는 상기 클록 임베디드 데이터 신호의 전송을 중단하는 단계; 및
    상기 컨트롤러가 상기 데이터 드라이버에 상기 액티브 구간에서 상기 트레이닝 패턴을 포함하는 상기 클록 임베디드 데이터 신호를 전송하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020200028617A 2020-03-06 2020-03-06 클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법 KR20210113530A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200028617A KR20210113530A (ko) 2020-03-06 2020-03-06 클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법
US17/011,967 US11670215B2 (en) 2020-03-06 2020-09-03 Display device including a data driver performing clock training, and method of operating the display device
CN202110239076.XA CN113362757A (zh) 2020-03-06 2021-03-04 包括数据驱动器的显示装置以及操作显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200028617A KR20210113530A (ko) 2020-03-06 2020-03-06 클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20210113530A true KR20210113530A (ko) 2021-09-16

Family

ID=77524949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200028617A KR20210113530A (ko) 2020-03-06 2020-03-06 클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법

Country Status (3)

Country Link
US (1) US11670215B2 (ko)
KR (1) KR20210113530A (ko)
CN (1) CN113362757A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023027557A1 (ko) 2021-08-26 2023-03-02 주식회사 엘지에너지솔루션 전기 차량을 위한 하이브리드 충전 장치, 그것을 포함하는 충전 시스템 및 그것을 이용한 충전 방법
US11972730B2 (en) 2022-06-21 2024-04-30 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831072B (zh) * 2022-12-07 2024-06-25 Tcl华星光电技术有限公司 源极驱动器以及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법
KR20140090761A (ko) * 2013-01-10 2014-07-18 삼성전자주식회사 디스플레이 구동회로 및 디스플레이 구동 회로의 데이터 전송 방법
KR102151949B1 (ko) * 2013-12-30 2020-09-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102237140B1 (ko) 2014-11-21 2021-04-08 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR101619693B1 (ko) 2015-02-16 2016-05-18 포항공과대학교 산학협력단 디스플레이 장치 및 그 구동 방법
KR102260670B1 (ko) * 2015-03-27 2021-06-08 삼성디스플레이 주식회사 데이터 구동회로, 그것을 포함하는 표시 장치 및 그것의 동작 방법
KR102576753B1 (ko) * 2016-11-18 2023-09-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR102522653B1 (ko) 2018-04-26 2023-04-19 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023027557A1 (ko) 2021-08-26 2023-03-02 주식회사 엘지에너지솔루션 전기 차량을 위한 하이브리드 충전 장치, 그것을 포함하는 충전 시스템 및 그것을 이용한 충전 방법
US11972730B2 (en) 2022-06-21 2024-04-30 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US11670215B2 (en) 2023-06-06
CN113362757A (zh) 2021-09-07
US20210280125A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
CN111292693B (zh) 数据驱动器、显示设备及操作显示设备的方法
US11043184B2 (en) Display device supporting variable frame mode, and method of operating display device
KR20210113530A (ko) 클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법
US9589524B2 (en) Display device and method for driving the same
US10249235B2 (en) Timing controller, electronic apparatus using the same, image data processing method
US10297232B2 (en) Source driver
KR102471042B1 (ko) 표시 장치 및 이의 불량 검출 방법
KR20130032718A (ko) 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치
US11368159B2 (en) Clock data recovery circuit, display device, and method of operating a clock data recovery circuit
US11227555B2 (en) Display device performing adaptive refresh
KR20190107218A (ko) 단락 검출 회로 및 이를 포함하는 표시 장치
US20200211495A1 (en) Display device and interface operation thereof
EP3876223A1 (en) Display device
CN114387923A (zh) 支持可变帧模式的显示装置
US9525545B2 (en) Phase locked loop for preventing harmonic lock, method of operating the same, and devices including the same
US20200035144A1 (en) Display device and method of driving the same
KR20230016767A (ko) 클록 게이팅을 수행하는 표시 장치
US9697756B2 (en) Timing controller including configurable clock signal generators according to display mode and display device having the same
CN110782821B (zh) 显示设备及其驱动方法
US20230162644A1 (en) Display device and method of operating the same
US11908383B2 (en) Display device
US20240038138A1 (en) Display apparatus and data transmission methods thereof
KR102545589B1 (ko) 표시 시스템 및 이를 위한 감마 전압 생성 방법
CN118280319A (zh) 显示装置、显示系统和用于驱动显示系统的方法
KR20230139910A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal